本ドキュメントはCypress (サイプレス) 製品に関する情報が記載されております。 富士通マイクロエレクトロニクス DATA SHEET DS07–13755–2 16 ビット・マイクロコントローラ CMOS ® MB90910 シリーズ MB90911AS/F912BS/V950AMAS ■ 概要 MB90910 シリーズは , 1 チャネルの FULL-CAN コントローラおよび Flash ROM を搭載し , 自動車およびその他の産業 機器向けに設計された , 汎用の富士通 16 ビットマイクロコントローラです。Ver 2.0 パート A およびパート B に準拠した オンボード CAN コントローラを備え , 非常に柔軟性のあるメッセージ・バッファリング機能をサポートしています。その ため , 通常の FULL-CAN より多くの機能が利用可能です。0.18 μm CMOS テクノロジを新たに採用することにより , 128K バイトのオンチップ Flash ROM プログラムメモリを実現しました。 また , 内蔵降圧回路より MCU コアへ 1.8 V 電源が供給されるため , EMI および消費電力の点で有利になります。 PLL クロック逓倍回路を内蔵し , 外部クロック 4 MHz で内部命令実行時間 31.25 ns を実現しています。 周辺リソースとして , 4 チャネルのインプットキャプチャ, 1 チャネルの独立 16 ビットフリーランタイマ , 2 チャネルの LIN-UART, 1 チャネルの UART, 16 チャネルの 8/10 ビットの A/D コンバータを内蔵しています。 (注意事項)F2MC は FUJITSU Flexible Microcontroller の略で , 富士通マイクロエレクトロニクス株式会社の登録商標です。 ■ 特長 ・クロック ・ PLL クロック逓倍回路内蔵 ・ 発振クロックの 2 分周または発振クロックの 1 逓倍∼ 8 逓倍 ( 発振クロック 4 MHz の場合 , 4 MHz ∼ 32 MHz) の マシンクロック (PLL クロック ) を選択可能 ・ 最小命令実行時間:31.25 ns ( 発振クロック 4 MHz, PLL クロック 8 逓倍で動作した場合 ) (続く) 富士通マイクロエレクトロニクスのマイコンを効率的に開発するための情報を下記 URL にてご紹介いたします。 ご採用を検討中 , またはご採用いただいたお客様に有益な情報を公開しています。 http://edevice.fujitsu.com/micom/jp-support/ Copyright©2008-2009 FUJITSU MICROELECTRONICS LIMITED All rights reserved 2009.6 MB90910 シリーズ ・コントローラ用途に最適な命令体系 ・ 16 M バイトの CPU メモリ空間 ・ 内部は 24 ビットアドレッシング ・ 豊富なデータタイプ ( ビット , バイト , ワード , ロングワード ) ・ 豊富なアドレッシングモード (23 種類 ) ・ 符号付き乗除算命令 , RETI 命令機能強化 ・ 32 ビットのアキュムレータ採用による高精度演算の強化 ・高級言語 (C 言語 ) / マルチタスクに対応する命令体系 ・ システムスタックポインタの採用 ・ 各種ポインタ間接命令の強化 ・ バレルシフト命令 ・実行速度の向上 4 バイトの命令キュー ・強力な割込み機能 ・ 8 レベル , 34 要因の強力な割込み機能 ・ 最大 8 チャネルの外部割込みに対応 ・CPU に依存しない自動データ転送機能 拡張インテリジェント I/O サービス機能 (EI2OS):最大 16 チャネル ・低消費電力 ( スタンバイ ) モード ・ スリープモード (CPU 動作クロックを停止するモード ) ・ メインタイマモード ( メインクロックモードから移行したタイムベースタイマモード ) ・ PLL タイマモード (PLL クロックモードから移行したタイムベースタイマモード ) ・ ストップモード ( 発振クロックを停止するモード ) ・ CPU 間欠動作モード ・プロセス CMOS テクノロジ ・I/O ポート 汎用入出力ポート (CMOS 出力 ): − 36 本 ・タイマ ・ タイムベースタイマ , ウォッチドッグタイマ:1 チャネル ・ 8/16 ビット PPG タイマ:8 ビット× 6 チャネル , または 16 ビット× 3 チャネル ・ 16 ビットリロードタイマ:2 チャネル ・ 16 ビット入出力タイマ − 16 ビットフリーランタイマ:1 チャネル (FRT0:ICU0/1/2/3) − 16 ビットインプットキャプチャ (ICU):4 チャネル ・FULL-CAN コントローラ:1 チャネル ・ CAN 仕様 Ver 2.0A および Ver 2.0B に準拠 ・ 16 個のメッセージバッファ内蔵 ・ CAN ウェイクアップ ・UART (LIN/SCI) :LIN-UART × 2 チャネル、UART × 1 チャネル ・ 全二重ダブルバッファ付き ・ クロック非同期 , またはクロック同期シリアル転送が使用可能 ・DTP/ 外部割込み:8 チャネル , CAN ウェイクアップ:1 チャネル 外部入力により拡張インテリジェント I/O サービス (EI2OS) の起動 , および外部割込みを発生 ・遅延割込み発生モジュール タスク切換え用の割込み要求を発生 (続く) 2 DS07–13755–2 MB90910 シリーズ (続き) ・8/10 ビット A/D コンバータ:16 チャネル ・ 8/10 ビットの分解能切換え可能 ・ 外部トリガ入力による起動が可能 ・ 変換時間:3 μs ( マシンクロック 24 MHz の場合 , サンプリング時間含む ) ・プログラムパッチ機能 6 アドレスポインタ分のアドレス一致検出 ・ポートの入力電圧レベルを変更可能 Automotive 入力レベル /CMOS シュミット入力レベル ( シングルチップモードの初期設定は Automotive レベル ) ・ROM セキュリティ機能 ROM の内容を保護することができます ( マスク ROM 品のみ )。 ・フラッシュメモリセキュリティ機能 フラッシュメモリ内容を保護 DS07–13755–2 3 MB90910 シリーズ ■ 品種構成 品種 MB90V950AMAS MB90F912BS MB90911AS 評価用品 フラッシュメモリ品 マスク ROM 品 項目 分類 F2MC-16LX CPU CPU システムクロック オンチップ PLL クロック逓倍回路 ( × 1, × 2, × 3, × 4, × 6, × 8, PLL 停止時は 1/2) 最小命令実行時間:31.25 ns (4 MHz osc. PLL × 8) ROM 外部 128 K バイト 64K バイト RAM 30 K バイト 8 K バイト 4 K バイト エミュレータ 専用電源 *1 FPGA データ *2 アダプタボード * テクノロジ 動作電圧 動作周囲温度 パッケージ UART I2C (400 kbps) A/D コンバータ 16 ビット リロードタイマ 2 あり ⎯ 050617 版 ⎯ MB2147-20 04C 版以降 ⎯ 内蔵電源 レギュレータ搭載 0.35 μm CMOS 5 V ± 10 % 3.0 V ∼ 5.5 V:通常動作時 ⎯ − 40 °C ∼+ 105 °C PGA-299 LQFP-48 LIN-UART × 7 チャネル LIN-UART × 2 チャネル , UART × 1 チャネル 専用リロードタイマによって広範囲ボーレート設定が可能 異なる同期シリアルプロトコルを適合させるための特別同期オプション LIN マスタまたは LIN スレイブデバイスとして使用可能 (LIN-UART のみ対応可 ) 2 チャネル ⎯ 24 入力チャネル 16 入力チャネル 10 ビットあるいは 8 ビット分解能 変換時間:最小 3 μs ( サンプル時間を含む ) (1 チャネルあたり ) 4 チャネル 16 ビット アウトプット コンペア 16 ビット インプット キャプチャ 2 チャネル 動作クロック周波数:fsys/2 , fsys/2 , fsys/2 (fsys =マシンクロック周波数 ) 外部イベントカウント機能をサポート 1 2 チャネル 16 ビット 入出力タイマ 内蔵電源レギュレータ搭載 0.18 μm CMOS 3 5 1 チャネル オーバフロー時に割込み信号を通知 動作クロック周波数:fsys, fsys/21, fsys/22, fsys/23, fsys/24, fsys/25, fsys/26, fsys/27 (fsys =マシンクロック周波数 ) 入出力タイマ 0 ( クロック入力 FRCK0) は , ICU 0/1/2/3, OCU0/1/2/3 に対応 入出力タイマ 1 ( クロック入力 FRCK1) は , ICU 4/5/6/7, OCU4/5/6/7 に対応 8 チャネル ⎯ 16 ビット入出力タイマとコンペアレジスタとの一致時に割込みを通知 複数のコンペアレジスタを使用して出力信号を生成可能 8 チャネル 4 チャネル 立上りエッジ , 立下りエッジ , 両エッジによるフリーランタイマ値の保持 , 割込み通知 (続く) 4 DS07–13755–2 MB90910 シリーズ (続き) 品種 MB90V950AMAS MB90F912BS MB90911AS 項目 8/16 ビット PPG 8 チャネル (16 ビット ) / 16 チャネル (8 ビット ) 8 ビット リロードカウンタ× 16 下位用 8 ビット リロードレジスタ× 16 上位用 8 ビット リロードレジスタ× 16 3 チャネル (16 ビット ) /6 チャネル (8 ビット ) 8 ビットリロードカウンタ× 6 下位用 8 ビットリロードレジスタ× 6 上位用 8 ビットリロードレジスタ× 6 8 ビットおよび 16 ビット動作モードをサポート 1 対の 8 ビットリロードカウンタで , 16 ビットリロードカウンタを 1 個 , あるいは 8 ビットプリス ケーラ+ 8 ビットリロードカウンタを構成することが可能 動作クロック周波数:fsys, fsys/21, fsys/22, fsys/23, fsys/24 あるいは 128 μs@fosc = 4 MHz (fsys =マシンクロック周波数 , fosc =発振クロック周波数 ) 3 チャネル CAN コントローラ DTP/ 外部割込み (8 チャネル ) D/A コンバータ 入出力ポート 1 チャネル CAN 規格バージョン 2.0 パート A および B 準拠 エラー発生時に自動的に再転送 リモートフレームに応答した自動転送 データおよび ID 用の,優先順位のある 16 個のメッセージバッファ 複数のメッセージをサポート アクセプタブル・フィルタリングの柔軟な構成: フルビットコンペア / フルビットマスク / パーシャルビットマスク 2 個 最大 1 Mbps をサポート 立上りエッジ,立下りエッジ,H/L レベル入力により起動,外部割込み, 拡張インテリジェント I/O サービス (EI2OS) 8 ビット× 2 チャネル なし すべての外部ピンは汎用入出力ポートとして使用可 すべてプッシュプル出力 入力 / 出力あるいは周辺モジュール信号としてビット単位で設定可能 CMOS シュミットトリガ入力 / オートモーティブ入力として 8 端子単位で設定可能 外部バス用に , TTL 入力レベルに設定可能 ( 外部バス用端子 32 本のみ ) 自動プログラミング , Embedded Algorithm 書込み / 消去 / 消去一時停止 / 消去再開コマンドをサポート フラッシュメモリ アルゴリズム完了を示すフラグ ( フラッシュ ブートブロック構成 メモリ品のみ ) 各ブロックで消去を実行可能 フラッシュメモリセキュリティ * 1 : エミュレータ (MB2147-01) をご使用いただく際のジャンパスイッチ (TOOL VCC) の設定です。 詳細につきましてはエミュレータハードウェアマニュアルを参照してください。 * 2 : 上記以外の FPGA データ , アダプタボードを使用される場合は , 営業部門にご相談ください。 DS07–13755–2 5 MB90910 シリーズ ■ 端子配列図 ・MB90F912BS,MB90911AS P86/SOT1 P87/SCK1 P85/SIN1 37 40 38 P43/TX1 41 39 P83/SOT0/TOT2 P42/RX1/INT9R 42 P82/SIN0/INT14R/TIN2 P44/FRCK0 45 P84/SCK0/INT15R P40 46 43 P41 47 44 AVss 48 (TOP VIEW) AVcc 1 36 P20 ∗ AVR 2 35 P21/PPGB(A) ∗ P60/AN0 3 34 P61/AN1 4 33 P22/PPGD(C) ∗ P23/PPGF(E) ∗ P62/AN2 5 32 P24/IN0 P63/AN3 6 31 P25/IN1 LQFP-48 20 21 22 23 24 MD2 MD1 MD0 RST Vcc Vss 19 C 25 P57/AN15/INT13 26 12 18 11 P50/AN8/SIN2 17 P80/ADTG/INT12R P56/AN14/INT11 X0 P55/AN13/INT10 X1 27 16 28 10 P54/AN12/TOT3/INT8 9 P67/AN7/PPGE(F) P53/AN11/TIN3 P66/AN6/PPGC(D) 15 P27/IN3 14 P26/IN2 29 P52/AN10/SCK2 30 8 13 7 P51/AN9/SOT2 P64/AN4 P65/AN5/PPGA(B) (FPT-48P-M26) *:高電流出力ポート 6 DS07–13755–2 MB90910 シリーズ ■ 端子機能説明 端子番号 端子名 入出力 回路形式 * 1 AVCC I 2 AVR ⎯ 3∼7 P60 ∼ P64 H AN0 ∼ AN4 ADTG A/D コンバータ用アナログ入力端子 PPG 用出力端子 汎用入出力ポート F INT12R AN8 汎用入出力ポート L SIN2 AN9 汎用入出力ポート H SOT2 AN10 汎用入出力ポート H SCK2 AN11 汎用入出力ポート H TIN3 16 TOT3 汎用入出力ポート H INT8 用外部割込み要求入力端子 P55 AN13 汎用入出力ポート H INT10 AN14 汎用入出力ポート (MB90V950AMAS とは入出力回路形式が異なります。) H INT11 AN15 汎用入出力ポート (MB90V950AMAS とは入出力回路形式が異なります。) H INT13 20 MD2 A/D コンバータ用アナログ入力端子 INT11 用外部割込み要求入力端子 P57 19 A/D コンバータ用アナログ入力端子 INT10 用外部割込み要求入力端子 P56 18 A/D コンバータ用アナログ入力端子 リロードタイマ 3 用出力端子 INT8 17 A/D コンバータ用アナログ入力端子 リロードタイマ 3 用イベント入力端子 P54 AN12 A/D コンバータ用アナログ入力端子 UART2 用クロック入出力端子 P53 15 A/D コンバータ用アナログ入力端子 UART2 用シリアルデータ出力端子 P52 14 A/D コンバータ用アナログ入力端子 UART2 用シリアルデータ入力端子 P51 13 A/D コンバータ用トリガ入力端子 INT12R 用外部割込み要求入力端子 P50 12 汎用入出力ポート H P80 11 A/D コンバータ用電源 (Vref + ) 入力端子 VCC 以下の入力にしてください。 汎用入出力ポート AN5 ∼ AN7 PPGA (B) , PPGC (D) , PPGE (F) アナログ回路用 VCC 電源入力端子 A/D コンバータ用アナログ入力端子 P65 ∼ P67 8 ∼ 10 機能 A/D コンバータ用アナログ入力端子 INT13 用外部割込み要求入力端子 D 動作モード指定用入力端子 (続く) DS07–13755–2 7 MB90910 シリーズ 端子番号 端子名 入出力 回路形式 * 21, 22 MD1, MD0 C 動作モード指定用入力端子 23 RST E リセット入力 24 VCC ⎯ 電源入力端子 (3.5 V ∼ 5.5 V) 25 VSS ⎯ 電源入力端子 (0 V) 26 C I 27 X0 28 X1 29 ∼ 32 P27 ∼ P24 A 38 39 40 G P23 ∼ P21 汎用入出力ポート レジスタの設定によって , プルアップ抵抗の有無を設定できます。 この機能はシングルチップモード時に有効となります。 高電流出力ポートです。 (MB90V950AMAS とは入出力回路形式が異なります。) J P20 P85 SIN1 P87 SCK1 P86 SOT1 P43 TX1 PPG 用出力端子 J K RX1 F F F INT15R 汎用入出力ポート 汎用入出力ポート CAN1 コントローラ用 TX 出力端子 汎用入出力ポート F CAN1 コントローラ用 RX 入力端子 INT9R 用外部割込み要求入力端子 汎用入出力ポート F UART0 用シリアルデータ出力端子 リロードタイマ 2 用出力端子 P84 SCK0 汎用入出力ポート UART1 用シリアルデータ出力端子 TOT2 43 汎用入出力ポート UART1 用クロック入出力端子 P83 SOT0 汎用入出力ポート レジスタの設定によって , プルアップ抵抗の有無を設定できます。 この機能はシングルチップモード時に有効となります。 高電流出力ポートです。 (MB90V950AMAS とは入出力回路形式が異なります。) UART1 用シリアルデータ入力端子 INT9R 42 汎用入出力ポート レジスタの設定によって , プルアップ抵抗の有無を設定できます。こ の機能はシングルチップモード時に有効となります。 インプットキャプチャ 0 ∼ 3 用イベント入力端子 P42 41 発振入力端子 発振出力端子 PPGF (E), PPGD (C), PPGB (A) 37 電源安定化容量端子。0.1 μF 以上のセラミックコンデンサを接続して ください。 IN3 ∼ IN0 33 ∼ 35 36 機能 汎用入出力ポート F UART0 用クロック入出力端子 INT15R 用外部割込み要求入力端子 (続く) 8 DS07–13755–2 MB90910 シリーズ (続き) 端子番号 端子名 入出力 回路形式 * P82 44 SIN0 INT14R 汎用入出力ポート K P44 UART0 用シリアルデータ入力端子 INT14R 用外部割込み要求入力端子 TIN2 45 機能 リロードタイマ 2 用イベント入力端子 F FRCK0 汎用入出力ポート (MB90V950AMAS とは入出力回路形式が異なります。) フリーランタイマ 0 クロック入力端子 46, 47 P40, P41 F 汎用入出力ポート 48 AVSS I アナログ回路用 VSS 電源入力端子 *:入出力回路形式については , 「■ 入出力回路形式」を参照してください。 DS07–13755–2 9 MB90910 シリーズ ■ 入出力回路形式 分類 回路 備考 A X1 発振回路 高速発振帰還抵抗=約 1 MΩ ( マスク ROM 品 , フラッシュメモリ 品) Xout X0 スタンバイ制御信号 X1 発振回路 高速発振帰還抵抗=約 1 MΩ ( 評価用品 ) Xout X0 スタンバイ制御信号 B 未使用 X1A Xout X0A スタンバイ制御信号 C CMOS ヒステリシス入力 ・ マスク ROM 品 / 評価用品 CMOS ヒステリシス入力 ・ フラッシュメモリ品 CMOS 入力 CMOS ヒステリシス入力 ・ マスク ROM 品 / 評価用品 CMOS ヒステリシス入力 ・ フラッシュメモリ品 - CMOS 入力 - プルダウンなし R D R プルダウン 抵抗 E CMOS ヒステリシス入力 プルアップ 抵抗 R CMOS ヒステリシス入力 (続く) 10 DS07–13755–2 MB90910 シリーズ 分類 回路 備考 F ・ CMOS レベル出力 (IOL = 4 mA, IOH =− 4 mA) ・ CMOS ヒステリシス入力 (VIH0.8Vcc VIL0.2Vcc) P-ch Pout N-ch Nout R CMOS ヒステリシス入力 ( スタンバイ時入力遮断機能付き ) ・ Automotive 入力 ( スタンバイ時入力遮断機能付き ) Automotive 入力 入力遮断用スタンバイ制御 G プルアップ 抵抗 プルアップ制御 P-ch P-ch Pout ・ CMOS レベル出力 (IOL = 4 mA, IOH =− 4 mA) ・ CMOS ヒステリシス入力 (VIH0.8Vcc VIL0.2Vcc) ( スタンバイ時入力遮断機能付き ) ・ Automotive 入力 ( スタンバイ時入力遮断機能付き ) N-ch Nout R CMOS ヒステリシス入力 Automotive 入力 入力遮断用 スタンバイ制御 H P-ch Pout N-ch Nout R CMOS ヒステリシス入力 ・ CMOS レベル出力 (IOL = 4 mA, IOH =− 4 mA) ・ CMOS ヒステリシス入力 (VIH0.8Vcc VIL0.2Vcc) ( スタンバイ時入力遮断機能付き ) ・ Automotive 入力 ( スタンバイ時入力遮断機能付き ) ・ A/D アナログ入力 Automotive 入力 入力遮断用 スタンバイ制御 アナログ入力 I 電源入力保護回路 P-ch N-ch (続く) DS07–13755–2 11 MB90910 シリーズ (続き) 回路 分類 備考 J プルアップ制御 プルアップ 抵抗 P-ch P-ch Pout 高電流出力 Nout 高電流出力 N-ch R CMOS ヒステリシス入力 ・ CMOS レベル出力 (IOL = 20 mA, IOH =− 14 mA) (MB90V950AMAS: IOL = 4 mA, IOH =− 4 mA) ・ CMOS ヒステリシス入力 (VIH0.8Vcc VIL0.2Vcc) ( スタンバイ時入力遮断機能付き ) ・ Automotive 入力 ( スタンバイ時入力遮断機能付き ) Automotive 入力 入力遮断用 スタンバイ制御 K P-ch N-ch ・ CMOS レベル出力 (IOL = 4 mA, IOH =− 4 mA) ・ CMOS ヒステリシス入力 (VIH0.7Vcc VIL0.3Vcc) Pout Nout R CMOS ヒステリシス 入力 Automotive 入力 ( スタンバイ時入力遮断機能付き ) ・ Automotive 入力 ( スタンバイ時入力遮断機能付き ) ・ CMOS ヒステリシス入力 (VIH0.8Vcc VIL0.2Vcc) ( スタンバイ時入力遮断機能付き ) CMOS ヒステリシス入力 入力遮断用 スタンバイ制御 L P-ch N-ch ・ CMOS レベル出力 (IOL = 4 mA, IOH = − 4 mA) ・ CMOS ヒステリシス入力 (VIH0.8Vcc VIL0.2Vcc) Pout Nout R CMOS ヒステリシス入力 Automotive 入力 ( スタンバイ時入力遮断機能付き ) ・ Automotive 入力 ( スタンバイ時入力遮断機能付き ) ・ CMOS ヒステリシス入力 (VIH0.7Vcc VIL0.3Vcc) ( スタンバイ時入力遮断機能付き ) ・ A/D アナログ入力 CMOS ヒステリシス 入力 入力遮断用 スタンバイ制御 アナログ入力 12 DS07–13755–2 MB90910 シリーズ ■ デバイス使用上の注意 1. ラッチアップの防止について CMOS IC では , 以下のような状態でラッチアップ現象を生じることがあります。 ・ 入力端子や出力端子に VCC 端子より高い電圧あるいは VSS 端子より低い電圧が印加された場合 ・ VCC 端子と VSS 端子の間に定格を超える電圧が印加された場合 ・ VCC 電圧の前に AVCC 電源を印加された場合 ラッチアップ現象が発生すると電源電流が激増し , デバイスの熱破壊に至る場合がありますので , 使用に際しては , 最 大定格を超えることのないよう十分注意してください。 同様の理由により, アナログ電源電圧 (AVCC, AVR) がデジタル電源電圧を超えることのないよう十分注意してください。 2. 未使用端子の処理 使用していない端子を開放のままにしておくと , 誤動作およびラッチアップによる永久破損の原因となることがありま すので , 抵抗を介して , プルアップまたはプルダウンなどの処理をしてください。この場合 , 抵抗は 2 kΩ 以上にしてくだ さい。 また , 使用していない入出力端子については出力状態にして開放とするか , 入力状態の場合は入力端子と同じ処置をし てください。 3. 外部クロックの使用 高速発振端子 (X0, X1) は , 外部クロック入力は使用できません。 4. PLL クロックモード動作中の注意 MB90910 シリーズで PLL クロックを選択しているときに発振子が外れたり , あるいはクロック入力が停止した場合 , MB90910 シリーズは PLL 内部の自励発振回路の自走周波数で動作を継続し続ける場合があります。この動作は保証外の 動作です。 DS07–13755–2 13 MB90910 シリーズ 5. 電源端子 (VCC/VSS) ・ VCC 端子 , VSS 端子が複数ある場合 , デバイス設計上はラッチアップなどの誤動作を防止するために , 同電位にすべき 端子はデバイス内部で接続してありますが , 不要輻射の低減 , グランドレベルの上昇によるストローブ信号の誤動作防 止 , 総出力電流規格を守るなどのために , 必ず VCC 端子 , VSS 端子を外部で電源 , およびグランドに接続してください。 また , 電流供給源からできる限り低インピーダンスでこのデバイスの VCC 端子 , VSS 端子に接続してください。さら に , このデバイスの近くで , VCC 端子と VSS 端子の間に 0.1 μF 程度のコンデンサをバイパスコンデンサとして接続する ことを推奨します。 ・ 電源ノイズ対策として , このデバイスの VCC 端子と VSS 端子の近くで , VCC 端子と VSS 端子の間に 0.1 μF 程度のコンデ ンサをバイパスコンデンサとして接続することを推奨します。 VCC VSS VCC VSS VSS VCC MB90910 シリーズ VCC VSS VSS VCC 6. プルアップ / プルダウン抵抗 MB90910 シリーズは内蔵のプルアップ / プルダウン抵抗器をサポートしていません ( ただし Port 2 はプルアップ抵抗を 内蔵しています ) 。必要に応じて外付けしてください。 7. 水晶発振回路 X0, X1 端子の近辺のノイズはこのデバイスの誤動作の原因となります。X0, X1 端子および水晶振動子 ( あるいはセラ ミック振動子 ) , さらにグランドへのバイパスコンデンサはできる限り近くになるように , またその配線は , 他の配線とで きる限り交差しないようにプリント基板を設計してください。 また , X0, X1 端子の回りをグランドで囲むようなプリント基板アートワークは , 安定した動作を期待できますので , 強 くお薦めします。各量産品において , ご使用される発振子メーカに発振評価依頼をしてください。 8. A/D コンバータの電源 , アナログ入力の投入順序 A/D コンバータの電源 (AVCC, AVR) およびアナログ入力 (AN0 ∼ AN15) の印加は必ずデジタル電源 (VCC) の投入後に 行ってください。 また , 電源切断時は A/D コンバータの電源およびアナログ入力の遮断の後で , デジタル電源の遮断を行ってください。 その際 , 電圧は AVRH または , AVCC を超えないように投入・切断を行ってください。 9. A/D コンバータの未使用時の端子処理 A/D コンバータを使用しないときは , AVCC = VCC, AVSS = AVR = VSS に接続してください。 10.電源投入時の注意 内蔵している降圧回路の誤動作を防ぐために , 電源投入時における電圧の立上り時間は , 50 μs (0.2 V と 2.7 V の間 ) 以 上を確保してください。 11.供給電圧の安定化 VCC 電源電圧の動作保証範囲内においても , 電源電圧が急激に変化した場合は , 誤動作を起こしますので , VCC 電源電圧 を安定させてください。 安定化の基準としては , 商用周波数 (50 Hz/60 Hz) での VCC リプル変動 (peak to peak 値 ) を標準 VCC 電源電圧値の 10%以下に , また電源の切換えを行う場合の瞬時変化においては , 過度変動率が 0.1 V/ms 以下になるように電源電圧を安 定させてください。 14 DS07–13755–2 MB90910 シリーズ 12.初期化 デバイス内には , パワーオンリセットによってのみ初期化される内蔵レジスタがあります。これらのレジスタを初期化 するには , 電源の再投入してください。 13.CAN 使用時の設定について CAN を使用する場合は , CAN ダイレクトモードレジスタ (CDMR) の DIRECT ビットを必ず “1” に設定してください。 DIRECT ビットが正しく設定されていないと CAN が正しく動作しませんのでご注意ください。 (注意事項)CAN ダイレクトモードについては「MB90910 シリーズハードウェアマニュアル 21.12 CAN ダイレクトモー ドレジスタ」を参照してください。 14.フラッシュセキュリティ機能について セキュリティビットはフラッシュメモリの領域内に配置されています。セキュリティビットに保護コード 01H を書き込 むとセキュリティがかかりますので , セキュリティ機能を使用しない場合はこのアドレスには 01H を書き込まないでくだ さい。 セキュリティビットのアドレスは下表を参照してください。 MB90F912BS フラッシュメモリサイズ セキュリティビットのアドレス 1 M ビットフラッシュメモリ搭載 FE0001H 15.TA =+ 105 °C 以上での対応について TA =+ 105 °C を超えて使用される場合は , 信頼性上の制限がありますので弊社までお問い合わせください。 フラッシュメモリへの書込み・消去は TA =− 40 °C ∼+ 105 °C までの保証となります。 DS07–13755–2 15 MB90910 シリーズ ■ ブロックダイヤグラム ・MB90V950AMAS X0, X1 RST クロック 制御 F2MC-16LX コア 16 ビット 入出力 タイマ 0 インプット キャプチャ 8 チャネル RAM 30 K バイト アウトプット コンペア 8 チャネル プリスケーラ (7 チャネル ) SOT6 ~ SOT0 SCK6 ~ SCK0 SIN6 ~ SIN0 LIN-UART 7 チャネル AVCC AVSS AN23 ~ AN0 AVRH AVRL ADTG 8/10 ビット A/D コンバータ 24 チャネル 16 ビット フリーラン タイマ 1 内 部 デ | タ バ ス CAN コントローラ 3 チャネル 16 ビット リロードタイマ 4 チャネル FRCK0 IN7 ~ IN0 OUT7 ~ OUT0 FRCK1 RX2 ~ RX0 TX2 ~ TX0 TIN3 ~ TIN0 TOT3 ~ TOT0 AD15 ~ AD00 A23 ~ A16 ALE DA01, DA00 PPGF ~ PPG0 SDA1, SDA0 SCL1, SCL0 8 ビット D/A コンバータ 2 チャネル I2C インタ フェース 2 チャネル RD WRL WRH HRQ HAK RDY CLK 8/16 ビット PPG 16 チャネル DMA 16 外部バス DTP/ 外部割込み クロック モニタ INT15 ~ INT8 (INT15R ~ INT8R) INT7 ~ INT0 CKOT DS07–13755–2 MB90910 シリーズ ・MB90F912BS, MB90911AS X0, X1 RST クロック 制御 F2MC-16LX コア RAM Flash*1 プリスケーラ 3 チャネル SOT0, SOT1, SOT2 SCK0, SCK1, SCK2 SIN0, SIN1, SIN2 AVCC AVSS AN15 AN0 AVR ADTG PPGA(B), PPGB(A), PPGF(E), PPGD(C), PPGC(D), PPGE(F) LIN-UART 2 チャネル UART 1 チャネル 8/10 ビット A/D コンバータ 16 チャネル 8/16 ビット PPG 3 チャネル 内 部 デ | タ バ ス インプット キャプチャ 4 チャネル IN0 16 ビット 入出力 タイマ 0 FRCK0 CAN コントローラ 1 チャネル RX1 TX1 16 ビット リロード タイマ 2 チャネル TIN2, TIN3 TOT2, TOT3 IN3 マスク ROM*2 DTP/ 外部割込み 8 チャネル INT8, INT9R, INT10, INT11, INT12R, INT13, INT14R, INT15R * 1:MB90F912BS のみ * 2:MB90911AS のみ DS07–13755–2 17 MB90910 シリーズ ■ メモリマップ FFFFFFH FF0000H FEFFFFH FE0000H FDFFFFH FD0000H FCFFFFH FC0000H FBFFFFH FB0000H FAFFFFH FA0000H F9FFFFH F90000H F8FFFFH FFFFFFH ROM (FF バンク ) FF0000H FEFFFFH ROM (FE バンク ) 007900H 0078FFH ROM (FF バンク ) FF0000H ROM (FE バンク ) ROM (FD バンク ) ROM (FC バンク ) ROM (FB バンク ) ROM (FA バンク ) ROM (F9 バンク ) F77FFFH ROM (F8 バンク ) 外部アクセス領域 008000H 007FFFH FFFFFFH ROM (FF バンク ) FE0000H F80000H 00FFFFH MB90911AS MB90F912BS MB90V950AMAS ROM (FF バンク のイメージ ) 周辺 F70000H 010000H 00FFFFH 008000H 007FFFH ROM (FF バンク のイメージ ) 周辺 007900H 00FFFFH 008000H 007FFFH ROM (FF バンク のイメージ ) 周辺 007900H RAM 30K バイト 0020FFH RAM 8K バイト 000100H 外部アクセス領域 0000EFH 000000H 周辺 000100H 0000FFH 0000F0H 0000EFH 000000H 周辺 0010FFH RAM4K バイト 000100H 0000FFH 0000F0H 0000EFH 000000H 周辺 :アクセス禁止 (注意事項)00 バンクの上位に FF バンクの ROM データがイメージで見えるようになっていますが , これは C コンパイ ラのスモールモデルを有効に生かすためです。FF バンクの下位 16 ビットアドレスと 00 バンクの下位 16 ビッ トアドレスは同じになるようにしてありますので , ポインタで far 指定を宣言しなくとも ROM 内のテーブル を参照できます。例えば , 00C000H をアクセスした場合に , 実際には FFC000H の ROM の内容がアクセスされ ることになります。ここで , FF バンクの ROM 領域は , 32 K バイトを超えますので , 00 バンクのイメージに すべての領域を見せることができません。 したがって , “FF8000H ∼ FFFFFFH” の ROM データは 00 バンクのイメージに見えますが , 一方 “FF0000H ∼ “FF7FFFH” は FF バンクのイメージにしか見えません。 18 DS07–13755–2 MB90910 シリーズ ■ I/O マップ アドレス レジスタ 000000H, 000001H 000002H 略称 アクセス リソース 初期値 R/W ポート 2 XXXXXXXXB 予約領域 ポート 2 データレジスタ PDR2 000004H ポート 4 データレジスタ PDR4 R/W ポート 4 XXXXXXXXB 000005H ポート 5 データレジスタ PDR5 R/W ポート 5 XXXXXXXXB 000006H ポート 6 データレジスタ PDR6 R/W ポート 6 XXXXXXXXB ポート 8 データレジスタ PDR8 R/W ポート 8 XXXXXXXXB 000003H 予約領域 000007H 000008H 予約領域 000009H, 00000AH 予約領域 00000BH ポート 5 アナログ入力許可レジスタ ADER5 R/W ポート 5, A/D 1 1 1 1 1 1 1 1B 00000CH ポート 6 アナログ入力許可レジスタ ADER6 R/W ポート 6, A/D 1 1 1 1 1 1 1 1B 00000DH 予約領域 00000EH 入力レベル選択レジスタ 0 ILSR0 R/W ポート XXXXXXXXB 00000FH 入力レベル選択レジスタ 1 ILSR1 R/W ポート XXXX0XXXB R/W ポート 2 0 0 0 0 0 0 0 0B 000010H, 000011H 000012H 予約領域 ポート 2 方向レジスタ 000013H DDR2 予約領域 000014H ポート 4 方向レジスタ DDR4 R/W ポート 4 0 0 0 0 0 0 0 0B 000015H ポート 5 方向レジスタ DDR5 R/W ポート 5 0 0 0 0 0 0 0 0B 000016H ポート 6 方向レジスタ DDR6 R/W ポート 6 0 0 0 0 0 0 0 0B R/W ポート 8 0 0 0 0 0 0 0 0B W ポート A 0 0 0 0 0 1 1 1B R/W ポート 2 0 0 0 0 0 0 0 0B 000017H 000018H 予約領域 ポート 8 方向レジスタ 000019H 00001AH DDR8 予約領域 ポート A 方向レジスタ DDRA 00001BH ∼ 00001DH 00001EH 予約領域 ポート 2 プルアップ制御レジスタ PUCR2 000020H シリアルモードレジスタ 0 SMR0 W, R/W 0 0 0 0 0 0 0 0B 000021H シリアル制御レジスタ 0 SCR0 W, R/W 0 0 0 0 0 0 0 0B 000022H 受信 / 送信データレジスタ 0 RDR0/ TDR0 R/W 0 0 0 0 0 0 0 0B/ 1 1 1 1 1 1 1 1B 000023H シリアルステータスレジスタ 0 SSR0 R, R/W 000024H 拡張通信制御レジスタ 0 ECCR0 R, W, R/W 0 0 0 0 0 0XXB 000025H 拡張ステータス制御レジスタ 0 ESCR0 R/W 0 0 0 0 0 X0 0B 000026H ボーレートジェネレータレジスタ 00 BGR00 R/W, R 0 0 0 0 0 0 0 0B 000027H ボーレートジェネレータレジスタ 01 BGR01 R/W, R 0 0 0 0 0 0 0 0B 00001FH 予約領域 UART0 0 0 0 0 1 0 0 0B (続く) DS07–13755–2 19 MB90910 シリーズ アドレス レジスタ 略称 アクセス リソース 初期値 000028H シリアルモードレジスタ 1 SMR1 W, R/W 0 0 0 0 0 0 0 0B 000029H シリアル制御レジスタ 1 SCR1 W, R/W 0 0 0 0 0 0 0 0B 00002AH 受信 / 送信データレジスタ 1 RDR1/ TDR1 R/W 0 0 0 0 0 0 0 0B/ 1 1 1 1 1 1 1 1B 00002BH シリアルステータスレジスタ 1 SSR1 R, R/W 00002CH 拡張通信制御レジスタ 1 ECCR1 R, W, R/W 0 0 0 0 0 0 XXB 00002DH 拡張ステータス制御レジスタ 1 ESCR1 R/W 0 0 0 0 0 X0 0B 00002EH ボーレートジェネレータレジスタ 10 BGR10 R/W, R 0 0 0 0 0 0 0 0B 00002FH ボーレートジェネレータレジスタ 11 BGR11 R/W, R 0 0 0 0 0 0 0 0B UART1 0 0 0 0 1 0 0 0B 000030H ∼ 00003AH 00003BH 予約領域 アドレス検出制御レジスタ 1 PACSR1 R/W アドレス 一致検出 1 1 1 0 0 0 0 0 0B 00003CH ∼ 000043H 000044H 予約領域 PPGA 動作モード制御レジスタ PPGCA W, R/W 000045H PPGB 動作モード制御レジスタ PPGCB W, R/W 000046H PPGA/B カウントクロック選択レジスタ PPGAB R/W PPGC 動作モード制御レジスタ PPGCC 000047H 000048H 0 1 0 0 0 0 0 1B 0 0 0 0 0 0 1 0B 予約領域 W, R/W 000049H PPGD 動作モード制御レジスタ PPGCD W, R/W 00004AH PPGC/D カウントクロック選択レジスタ PPGCD R/W PPGE 動作モード制御レジスタ PPGCE 00004BH 00004CH 0 1 0 0 0 1 1 1B 16 ビット PPG C/D 0 1 0 0 0 1 1 1B 16 ビット PPG C/D 0 1 0 0 0 0 0 1B 0 0 0 0 0 0 1 0B 予約領域 W, R/W 00004DH PPGF 動作モード制御レジスタ PPGCF W, R/W 00004EH PPGE/F カウントクロック選択レジスタ PPGEF R/W 00004FH 0 1 0 0 0 1 1 1B 16 ビット PPG E/F 0 1 0 0 0 0 0 1B 0 0 0 0 0 0 1 0B 予約領域 000050H インプットキャプチャ制御ステータス 0/1 ICS01 R/W 000051H インプットキャプチャエッジ 0/1 ICE01 R/W, R 000052H インプットキャプチャ制御ステータス 2/3 ICS23 R/W 000053H インプットキャプチャエッジ 2/3 ICE23 R インプット キャプチャ 0/1 インプット キャプチャ 2/3 0 0 0 0 0 0 0 0B 1 1 1 0 1 0 XXB 0 0 0 0 0 0 0 0B 1 1 1 1 1 1 XXB 000054H ∼ 000063H 予約領域 000064H タイマ制御ステータス 2 TMCSR2 R/W 000065H タイマ制御ステータス 2 TMCSR2 R/W 000066H タイマ制御ステータス 3 TMCSR3 R/W 000067H タイマ制御ステータス 3 TMCSR3 R/W 16 ビット リロード タイマ 2 16 ビット リロード タイマ 3 0 0 0 0 0 0 0 0B 1 1 1 1 0 0 0 0B 0 0 0 0 0 0 0 0B 1 1 1 1 0 0 0 0B (続く) 20 DS07–13755–2 MB90910 シリーズ アドレス レジスタ 略称 アクセス リソース 初期値 000068H A/D 制御ステータス 0 ADCS0 R/W 0 0 0 1 1 1 1 0B 000069H A/D 制御ステータス 1 ADCS1 R/W, W 0 0 0 0 0 0 0 1B 00006AH A/D データ 0 ADCR0 R A/D 0 0 0 0 0 0 0 0B 00006BH A/D データ 1 ADCR1 R コンバータ 1 1 1 1 1 1 0 0B 00006CH A/D コンバータセッティング 0 ADSR0 R/W 0 0 0 0 0 0 0 0B 00006DH A/D コンバータセッティング 1 ADSR1 R/W 0 0 0 0 0 0 0 0B 00006EH 00006FH 予約領域 ROM ミラー機能選択レジスタ ROMM W ROM ミラー 1 1 1 1 1 1 0 1B 000070H ∼ 00007FH 予約領域 000080H ∼ 00008FH CAN コントローラ用予約領域。「■ CAN コントローラ」参照 000090H ∼ 00009DH 予約領域 PACSR0 R/W アドレス 一致検出 0 1 1 0 0 0 0 0 0B DIRR R/W 遅延割込み発生 モジュール 1 1 1 1 1 1 1 0B 低消費電力モード制御レジスタ LPMCR W, R/W 低消費電力 制御回路 0 0 0 1 1 0 0 0B クロック選択レジスタ CKSCR R, R/W 低消費電力 制御回路 1 1 1 1 1 1 0 0B 00009EH アドレス検出制御レジスタ 0 00009FH 遅延割込み要因発生 / 解除レジスタ 0000A0H 0000A1H 0000A2H ∼ 0000A7H 予約領域 0000A8H ウォッチドッグタイマ制御レジスタ WDTC R, W ウォッチ ドッグタイマ XXXXX1 1 1B 0000A9H タイムベースタイマ制御レジスタ TBTC W, R/W タイムベース タイマ 1 1 1 0 0 1 0 0B R, R/W フラッシュ メモリ 0 0 0 X 0 0 0 0B 0000AAH 予約領域 0000ABH ∼ 0000ADH 0000AEH 予約領域 フラッシュメモリコントロールステータ スレジスタ ( フラッシュのみ。他は予約領域 ) 0000AFH FMCS 予約領域 (続く) DS07–13755–2 21 MB90910 シリーズ アドレス レジスタ 略称 アクセス リソース 初期値 0000B0H 割込み制御レジスタ 00 ICR00 W, R/W 0 0 0 0 0 1 1 1B 0000B1H 割込み制御レジスタ 01 ICR01 W, R/W 0 0 0 0 0 1 1 1B 0000B2H 割込み制御レジスタ 02 ICR02 W, R/W 0 0 0 0 0 1 1 1B 0000B3H 割込み制御レジスタ 03 ICR03 W, R/W 0 0 0 0 0 1 1 1B 0000B4H 割込み制御レジスタ 04 ICR04 W, R/W 0 0 0 0 0 1 1 1B 0000B5H 割込み制御レジスタ 05 ICR05 W, R/W 0 0 0 0 0 1 1 1B 0000B6H 割込み制御レジスタ 06 ICR06 W, R/W 0 0 0 0 0 1 1 1B 0000B7H 割込み制御レジスタ 07 ICR07 W, R/W 0000B8H 割込み制御レジスタ 08 ICR08 W, R/W 0000B9H 割込み制御レジスタ 09 ICR09 W, R/W 0 0 0 0 0 1 1 1B 0000BAH 割込み制御レジスタ 10 ICR10 W, R/W 0 0 0 0 0 1 1 1B 0000BBH 割込み制御レジスタ 11 ICR11 W, R/W 0 0 0 0 0 1 1 1B 0000BCH 割込み制御レジスタ 12 ICR12 W, R/W 0 0 0 0 0 1 1 1B 0000BDH 割込み制御レジスタ 13 ICR13 W, R/W 0 0 0 0 0 1 1 1B 0000BEH 割込み制御レジスタ 14 ICR14 W, R/W 0 0 0 0 0 1 1 1B 0000BFH 割込み制御レジスタ 15 ICR15 W, R/W 0 0 0 0 0 1 1 1B 0000C0H 予約領域 0000C1H 予約領域 0000C2H 予約領域 0 0 0 0 0 1 1 1B 割込み制御 0 0 0 0 0 1 1 1B 0000C3H ∼ 0000C9H 予約領域 0000CAH 外部割込み許可 1 ENIR1 0 0 0 0 0 0 0 0B 0000CBH 外部割込み要因 1 EIRR1 XXXXXXXXB 検出レベル設定 1 ELVR1 0000CEH 外部割込み要因選択 EISSR 0000CFH PLL クロック制御レジスタ PSCCR 0000CCH 0000CDH R/W DTP/ 外部割込み 0 0 0 0 0 0 0 0B 0 0 0 0 0 0 0 0B 0 0 0 0 0 0 0 0B W PLL 1 1 1 1 0 0 0 0B 0000D0H ∼ 0000D7H 予約領域 0000D8H シリアルモードレジスタ 2 SMR2 W, R/W 0 0 0 0 0 0 0 0B 0000D9H シリアル制御レジスタ 2 SCR2 W, R/W 0 0 0 0 0 0 0 0B 0000DAH 受信 / 送信データレジスタ 2 RDR2/ TDR2 R/W 0 0 0 0 0 0 0 0B/ 1 1 1 1 1 1 1 1B 0000DBH シリアルステータスレジスタ 2 SSR2 R, R/W 0000DCH 拡張通信制御レジスタ 2 ECCR2 R, W, R/W 0 0 0 0 0 0XXB 0000DDH 拡張ステータス制御レジスタ 2 ESCR2 R/W 0 0 0 0 0 X0 0B 0000DEH ボーレートジェネレータレジスタ 20 BGR20 R/W, R 0 0 0 0 0 0 0 0B 0000DFH ボーレートジェネレータレジスタ 21 BGR21 R/W, R 0 0 0 0 0 0 0 0B UART2 0 0 0 0 1 0 0 0B (続く) 22 DS07–13755–2 MB90910 シリーズ アドレス レジスタ 略称 アクセス リソース 初期値 0000E0H ∼ 0000FFH 予約領域 007900H ∼ 007913H 予約領域 007914H リロードレジスタ LA PRLLA R/W 007915H リロードレジスタ HA PRLHA R/W 007916H リロードレジスタ LB PRLLB R/W 007917H リロードレジスタ HB PRLHB R/W XXXXXXXXB 007918H リロードレジスタ LC PRLLC R/W XXXXXXXXB 007919H リロードレジスタ HC PRLHC R/W 00791AH リロードレジスタ LD PRLLD R/W 00791BH リロードレジスタ HD PRLHD R/W XXXXXXXXB 00791CH リロードレジスタ LE PRLLE R/W XXXXXXXXB 00791DH リロードレジスタ HE PRLHE R/W 00791EH リロードレジスタ LF PRLLF R/W 00791FH リロードレジスタ HF PRLHF R/W XXXXXXXXB 007920H インプットキャプチャレジスタ 0 IPCP0 R 0 0 0 0 0 0 0 0B 007921H インプットキャプチャレジスタ 0 IPCP0 R 007922H インプットキャプチャレジスタ 1 IPCP1 R 007923H インプットキャプチャレジスタ 1 IPCP1 R 0 0 0 0 0 0 0 0B 007924H インプットキャプチャレジスタ 2 IPCP2 R 0 0 0 0 0 0 0 0B 007925H インプットキャプチャレジスタ 2 IPCP2 R 007926H インプットキャプチャレジスタ 3 IPCP3 R 007927H インプットキャプチャレジスタ 3 IPCP3 R 0 0 0 0 0 0 0 0B 0 0 0 0 0 0 0 0B XXXXXXXXB 16 ビット PPG A/B 16 ビット PPG C/D 16 ビット PPG E/F インプット キャプチャ 0/1* インプット キャプチャ 2/3* XXXXXXXXB XXXXXXXXB XXXXXXXXB XXXXXXXXB XXXXXXXXB XXXXXXXXB 0 0 0 0 0 0 0 0B 0 0 0 0 0 0 0 0B 0 0 0 0 0 0 0 0B 0 0 0 0 0 0 0 0B 007928H ∼ 00793FH 予約領域 007940H タイマデータレジスタ 0 TCDT0 R/W 007941H タイマデータレジスタ 0 TCDT0 R/W 007942H タイマ制御ステータスレジスタ 0 TCCSL0 R/W 007943H タイマ制御ステータスレジスタ 0 TCCSH0 R/W 0 1 1 0 0 0 0 0B R, W XXXXXXXXB 16 ビット リロードタイマ 2 XXXXXXXXB 0 0 0 0 0 0 0 0B I/O タイマ 0 0 0 0 0 0 0 0 0B 007944H ∼ 00794BH 予約領域 00794CH 00794DH タイマレジスタ 2/ リロードレジスタ 2 TMR2/ TMRLR2 タイマレジスタ 3/ リロードレジスタ 3 TMR3/ TMRLR3 00794EH 00794FH R, W R, /W R, /W XXXXXXXXB 16 ビット リロードタイマ 3 XXXXXXXXB 007950H ∼ 00795FH 予約領域 (続く) DS07–13755–2 23 MB90910 シリーズ アドレス レジスタ 007960H 略称 アクセス リソース 初期値 R/W CAN クロック 同期 1 1 1 1 1 1 1 0B 予約領域 007961H ∼ 00796DH 00796EH 予約領域 CAN ダイレクトモードレジスタ CDMR 00796FH ∼ 0079A1H 予約領域 0079A2H Flash 書込みコントロール レジスタ 0 FWR0 0079A3H Flash 書込みコントロール レジスタ 1 FWR1 R/W 0 0 0 0 0 0 0 0B Flash 0079A4H ∼ 0079B1H 予約領域 0079B2H 予約領域 0079B3H ~ 0079B7H 予約領域 0079B8H 予約領域 0079B9H 予約領域 0079BAH 予約領域 0079BBH 予約領域 0079BCH 予約領域 0079BDH 予約領域 0079BEH 予約領域 0079BFH 予約領域 0079C0H ∼ 0079DFH 予約領域 R/W 0 0 0 0 0 0 0 0B (続く) 24 DS07–13755–2 MB90910 シリーズ (続き) アドレス レジスタ 略称 アクセス リソース 初期値 0079E0H 検出アドレス設定レジスタ 0 PADR0 R/W XXXXXXXXB 0079E1H 検出アドレス設定レジスタ 0 PADR0 R/W XXXXXXXXB 0079E2H 検出アドレス設定レジスタ 0 PADR0 R/W XXXXXXXXB 0079E3H 検出アドレス設定レジスタ 1 PADR1 R/W XXXXXXXXB アドレス 一致検出 0 0079E4H 検出アドレス設定レジスタ 1 PADR1 R/W 0079E5H 検出アドレス設定レジスタ 1 PADR1 R/W XXXXXXXXB 0079E6H 検出アドレス設定レジスタ 2 PADR2 R/W XXXXXXXXB 0079E7H 検出アドレス設定レジスタ 2 PADR2 R/W XXXXXXXXB 0079E8H 検出アドレス設定レジスタ 2 PADR2 R/W XXXXXXXXB XXXXXXXXB 0079E9H ∼ 0079EFH 予約領域 0079F0H 検出アドレス設定レジスタ 3 PADR3 R/W XXXXXXXXB 0079F1H 検出アドレス設定レジスタ 3 PADR3 R/W XXXXXXXXB 0079F2H 検出アドレス設定レジスタ 3 PADR3 R/W XXXXXXXXB 0079F3H 検出アドレス設定レジスタ 4 PADR4 R/W XXXXXXXXB アドレス 一致検出 1 0079F4H 検出アドレス設定レジスタ 4 PADR4 R/W 0079F5H 検出アドレス設定レジスタ 4 PADR4 R/W XXXXXXXXB 0079F6H 検出アドレス設定レジスタ 5 PADR5 R/W XXXXXXXXB 0079F7H 検出アドレス設定レジスタ 5 PADR5 R/W XXXXXXXXB 0079F8H 検出アドレス設定レジスタ 5 PADR5 R/W XXXXXXXXB XXXXXXXXB 0079F9H ∼ 007BFFH 予約領域 007C00H ∼ 007CFFH CAN コントローラ 用予約領域。「■ CAN コントローラ」参照 007D00H ∼ 007DFFH CAN コントローラ 用予約領域。「■ CAN コントローラ」参照 007E00H ∼ 007FFFH 予約領域 *:MB90V950AMAS の初期値は XXXXXXXXB です。 (注意事項)・初期値の “X” は不定のビットを示します。 ・“ 予約領域 ” への書込みは行わないでください。“ 予約領域 ” を読み出した場合は不定が読み出されます。 DS07–13755–2 25 MB90910 シリーズ ■ CAN コントローラ ・ CAN 規格バージョン 2.0, パート A および B 準拠 - 標準フレームフォーマットおよび拡張フレームフォーマットでの送信 / 受信機能をサポート ・ リモートフレームを受信することによるデータ・フレーム送信機能をサポート ・ 16 本のメッセージ送信 / 受信バッファ - 29 ビット ID および 8 バイトデータ - マルチレベルメッセージバッファ構成 ・ 各メッセージバッファにおいて , ID アクセプタンスマスクとしてフルビットコンペア , フルビットマスク , アクセプタ ンスレジスタ 0/ アクセプタンスレジスタ 1 を提供 - 標準フレームフォーマットまたは拡張フレームフォーマットでの 2 個のアクセプタンスマスクレジスタ ・ ビット伝送速度は 10 kbps ∼ 1 Mbps の範囲内でプログラミング可能 ( 入力クロックが 16 MHz の場合 ) コントロールレジスタ一覧 (1) アドレス CAN1 レジスタ名称 レジスタ略称 読出し / 書込み 初期値 メッセージバッファ有効レジスタ BVALR R/W 00000000 00000000B 送信要求レジスタ TREQR R/W 00000000 00000000B 送信解除レジスタ TCANR W 00000000 00000000B 送信完了レジスタ TCR R/W 00000000 00000000B 受信完了レジスタ RCR R/W 00000000 00000000B リモート要求受信レジスタ RRTRR R/W 00000000 00000000B 受信オーバランレジスタ ROVRR R/W 00000000 00000000B 受信割込み許可レジスタ RIER R/W 00000000 00000000B 000080H 000081H 000082H 000083H 000084H 000085H 000086H 000087H 000088H 000089H 00008AH 00008BH 00008CH 00008DH 00008EH 00008FH 26 DS07–13755–2 MB90910 シリーズ コントロールレジスタ一覧 (2) アドレス レジスタ名称 CAN1 007D00H CSR R/W, W R/W, R 00XXX000 0XXXX0X1B ラストイベント表示レジスタ LEIR R/W XXXXXXXX 000X0000B 受信および送信エラーカウンタ RTEC R 00000000 00000000B ビットタイミングレジスタ BTR R/W X1111111 11111111B IDE レジスタ IDER R/W XXXXXXXX XXXXXXXXB 送信 RTR レジスタ TRTRR R/W 00000000 00000000B リモートフレーム受信待機レジスタ RFWTR R/W XXXXXXXX XXXXXXXXB 送信割込み許可レジスタ TIER R/W 00000000 00000000B 007D02H 007D03H 007D04H 007D05H 007D06H 007D07H 007D08H 007D09H 007D0AH 007D0BH 007D0CH 007D0EH 007D0FH 007D10H XXXXXXXX XXXXXXXXB 007D11H 007D12H 初期値 制御ステータスレジスタ 007D01H 007D0DH レジスタ略称 読出し / 書込み アクセプタンスマスク選択レジスタ AMSR R/W XXXXXXXX XXXXXXXXB 007D13H 007D14H XXXXXXXX XXXXXXXXB 007D15H 007D16H アクセプタンスマスクレジスタ 0 AMR0 R/W XXXXXXXX XXXXXXXXB 007D17H 007D18H 007D19H DS07–13755–2 アクセプタンスマスクレジスタ 1 AMR1 R/W XXXXXXXX XXXXXXXXB 27 MB90910 シリーズ メッセージバッファ一覧 (ID レジスタ ) アドレス CAN1 レジスタ名称 レジスタ略称 読出し / 書込み 汎用 RAM ⎯ R/W 007C00H ∼ 007C1FH XXXXXXXXB 007C20H ID レジスタ 0 IDR0 R/W XXXXXXXX XXXXXXXXB 007C23H 007C24H XXXXXXXX XXXXXXXXB 007C25H 007C26H ID レジスタ 1 IDR1 R/W XXXXXXXX XXXXXXXXB 007C27H 007C28H XXXXXXXX XXXXXXXXB 007C29H 007C2AH ID レジスタ 2 IDR2 R/W XXXXXXXX XXXXXXXXB 007C2BH 007C2CH XXXXXXXX XXXXXXXXB 007C2DH 007C2EH ID レジスタ 3 IDR3 R/W XXXXXXXX XXXXXXXXB 007C2FH 007C30H XXXXXXXX XXXXXXXXB 007C31H 007C32H ID レジスタ 4 IDR4 R/W XXXXXXXX XXXXXXXXB 007C33H 007C34H XXXXXXXX XXXXXXXXB 007C35H 007C36H ID レジスタ 5 IDR5 R/W XXXXXXXX XXXXXXXXB 007C37H 007C38H XXXXXXXX XXXXXXXXB 007C39H 007C3AH ID レジスタ 6 IDR6 R/W XXXXXXXX XXXXXXXXB 007C3BH 007C3CH XXXXXXXX XXXXXXXXB 007C3DH 007C3EH 007C3FH ∼ XXXXXXXXB XXXXXXXX XXXXXXXXB 007C21H 007C22H 初期値 ID レジスタ 7 IDR7 R/W XXXXXXXX XXXXXXXXB (続く) 28 DS07–13755–2 MB90910 シリーズ (続き) アドレス CAN1 レジスタ名称 レジスタ略称 読出し / 書込み 007C40H XXXXXXXX XXXXXXXXB 007C41H 007C42H ID レジスタ 8 IDR8 R/W XXXXXXXX XXXXXXXXB 007C43H 007C44H XXXXXXXX XXXXXXXXB 007C45H 007C46H ID レジスタ 9 IDR9 R/W XXXXXXXX XXXXXXXXB 007C47H 007C48H XXXXXXXX XXXXXXXXB 007C49H 007C4AH ID レジスタ 10 IDR10 R/W XXXXXXXX XXXXXXXXB 007C4BH 007C4CH XXXXXXXX XXXXXXXXB 007C4DH 007C4EH ID レジスタ 11 IDR11 R/W XXXXXXXX XXXXXXXXB 007C4FH 007C50H XXXXXXXX XXXXXXXXB 007C51H 007C52H ID レジスタ 12 IDR12 R/W XXXXXXXX XXXXXXXXB 007C53H 007C54H XXXXXXXX XXXXXXXXB 007C55H 007C56H ID レジスタ 13 IDR13 R/W XXXXXXXX XXXXXXXXB 007C57H 007C58H XXXXXXXX XXXXXXXXB 007C59H 007C5AH ID レジスタ 14 IDR14 R/W XXXXXXXX XXXXXXXXB 007C5BH 007C5CH XXXXXXXX XXXXXXXXB 007C5DH 007C5EH 007C5FH DS07–13755–2 初期値 ID レジスタ 15 IDR15 R/W XXXXXXXX XXXXXXXXB 29 MB90910 シリーズ メッセージバッファ一覧 (DLC レジスタおよびデータレジスタ ) アドレス CAN1 レジスタ名称 レジスタ略称 読出し / 書込み 初期値 DLC レジスタ 0 DLCR0 R/W XXXXXXXXB DLC レジスタ 1 DLCR1 R/W XXXXXXXXB DLC レジスタ 2 DLCR2 R/W XXXXXXXXB DLC レジスタ 3 DLCR3 R/W XXXXXXXXB DLC レジスタ 4 DLCR4 R/W XXXXXXXXB DLC レジスタ 5 DLCR5 R/W XXXXXXXXB DLC レジスタ 6 DLCR6 R/W XXXXXXXXB DLC レジスタ 7 DLCR7 R/W XXXXXXXXB DLC レジスタ 8 DLCR8 R/W XXXXXXXXB DLC レジスタ 9 DLCR9 R/W XXXXXXXXB DLC レジスタ 10 DLCR10 R/W XXXXXXXXB DLC レジスタ 11 DLCR11 R/W XXXXXXXXB DLC レジスタ 12 DLCR12 R/W XXXXXXXXB DLC レジスタ 13 DLCR13 R/W XXXXXXXXB DLC レジスタ 14 DLCR14 R/W XXXXXXXXB DLC レジスタ 15 DLCR15 R/W XXXXXXXXB データレジスタ 0 (8 バイト ) DTR0 R/W 007C60H 007C61H 007C62H 007C63H 007C64H 007C65H 007C66H 007C67H 007C68H 007C69H 007C6AH 007C6BH 007C6CH 007C6DH 007C6EH 007C6FH 007C70H 007C71H 007C72H 007C73H 007C74H 007C75H 007C76H 007C77H 007C78H 007C79H 007C7AH 007C7BH 007C7CH 007C7DH 007C7EH 007C7FH 007C80H ∼ 007C87H XXXXXXXXB ∼ XXXXXXXXB (続く) 30 DS07–13755–2 MB90910 シリーズ (続き) アドレス レジスタ名称 レジスタ略称 読出し / 書込み データレジスタ 1 (8 バイト ) DTR1 R/W データレジスタ 2 (8 バイト ) DTR2 R/W データレジスタ 3 (8 バイト ) DTR3 R/W データレジスタ 4 (8 バイト ) DTR4 R/W データレジスタ 5 (8 バイト ) DTR5 R/W データレジスタ 6 (8 バイト ) DTR6 R/W データレジスタ 7 (8 バイト ) DTR7 R/W データレジスタ 8 (8 バイト ) DTR8 R/W データレジスタ 9 (8 バイト ) DTR9 R/W データレジスタ 10 (8 バイト ) DTR10 R/W データレジスタ 11 (8 バイト ) DTR11 R/W データレジスタ 12 (8 バイト ) DTR12 R/W データレジスタ 13 (8 バイト ) DTR13 R/W データレジスタ 14 (8 バイト ) DTR14 R/W データレジスタ 15 (8 バイト ) DTR15 R/W CAN1 007C88H ∼ 007C8FH XXXXXXXXB 007C90H ∼ 007C97H ∼ XXXXXXXXB XXXXXXXXB 007CF8H ∼ 007CFFH ∼ XXXXXXXXB XXXXXXXXB 007CF0H ∼ 007CF7H ∼ XXXXXXXXB XXXXXXXXB 007CE8H ∼ 007CEFH ∼ XXXXXXXXB XXXXXXXXB 007CE0H ∼ 007CE7H ∼ XXXXXXXXB XXXXXXXXB 007CD8H ∼ 007CDFH ∼ XXXXXXXXB XXXXXXXXB 007CD0H ∼ 007CD7H ∼ XXXXXXXXB XXXXXXXXB 007CC8H ∼ 007CCFH ∼ XXXXXXXXB XXXXXXXXB 007CC0H ∼ 007CC7H ∼ XXXXXXXXB XXXXXXXXB 007CB8H ∼ 007CBFH ∼ XXXXXXXXB XXXXXXXXB 007CB0H ∼ 007CB7H ∼ XXXXXXXXB XXXXXXXXB 007CA8H ∼ 007CAFH ∼ XXXXXXXXB XXXXXXXXB 007CA0H ∼ 007CA7H ∼ XXXXXXXXB XXXXXXXXB 007C98H ∼ 007C9FH 初期値 ∼ XXXXXXXXB XXXXXXXXB DS07–13755–2 ∼ XXXXXXXXB 31 MB90910 シリーズ ■ 割込み要因と割込みベクタ , 割込み制御レジスタ 割込みベクタ 割込み制御レジスタ EI2OS 対応 番号 アドレス 番号 アドレス リセット N #08 FFFFDCH ⎯ ⎯ INT9 命令 N #09 FFFFD8H ⎯ ⎯ 例外処理 N #10 FFFFD4H ⎯ ⎯ 予約 N #11 FFFFD0H N #12 FFFFCCH ICR00 0000B0H 予約 CAN 1 受信 N #13 FFFFC8H N #14 FFFFC4H ICR01 0000B1H CAN 1 送信 / ノードステータス 予約 N #15 FFFFC0H N #16 FFFFBCH ICR02 0000B2H 予約 予約 N #17 FFFFB8H N #18 FFFFB4H ICR03 0000B3H 予約 16 ビットリロードタイマ 2 Y1 #19 FFFFB0H Y1 #20 FFFFACH ICR04 0000B4H 16 ビットリロードタイマ 3 予約 N #21 FFFFA8H N #22 FFFFA4H ICR05 0000B5H 予約 PPG C/D N #23 FFFFA0H PPG A/B/E/F N #24 FFFF9CH ICR06 0000B6H タイムベースタイマ N #25 FFFF98H Y1 #26 FFFF94H ICR07 0000B7H 外部割込み 8 ∼ 11 予約 N #27 FFFF90H Y1 #28 FFFF8CH ICR08 0000B8H 外部割込み 12 ∼ 15 8/10 ビット A/D コンバータ Y1 #29 FFFF88H N #30 FFFF84H ICR09 0000B9H I/O タイマ 0 予約 N #31 FFFF80H N #32 FFFF7CH ICR10 0000BAH 予約 インプットキャプチャ 0 ∼ 3 Y1 #33 FFFF78H N #34 FFFF74H ICR11 0000BBH 予約 UART 0 受信 Y2 #35 FFFF70H Y1 #36 FFFF6CH ICR12 0000BCH UART 0 送信 UART 1 受信 Y2 #37 FFFF68H Y1 #38 FFFF64H ICR13 0000BDH UART 1 送信 UART 2 受信 Y2 #39 FFFF60H Y1 #40 FFFF5CH ICR14 0000BEH UART 2 送信 フラッシュメモリ N #41 FFFF58H N #42 FFFF54H ICR15 0000BFH 遅延割込み発生モジュール 割込み要因 Y1 :使用可能 Y2 :使用可能 , EI2OS 停止機能付 N :使用不可 (注意事項) ・ ICR レジスタを共用している周辺機能は , 割込みレベルが同一になります。 ・ ICR レジスタを共用している周辺機能で拡張インテリジェント I/O サービスを使用する場合は , どちらか 一方しか利用できません。 ・ ICR レジスタを共用している周辺機能の場合 , 片方で拡張インテリジェント I/O サービスを指定すると , もう一方での割り込みの使用はできなくなります。 32 DS07–13755–2 MB90910 シリーズ ■ 電気的特性 1. 絶対最大定格 項目 *1 電源電圧 *1 入力電圧 *1 出力電圧 最大クランプ電流 最大総クランプ電流 “L” レベル最大出力電流 “L” レベル平均出力電流 “L” レベル最大総出力電流 “L” レベル平均総出力電流 “H” レベル最大出力電流 “H” レベル平均出力電流 “H” レベル最大総出力電流 “H” レベル平均総出力電流 記号 定格値 最小 最大 単位 備考 VCC VSS − 0.3 VSS + 6.0 V AVCC VSS − 0.3 VSS + 6.0 V VCC = AVCC * 2 AVR VSS − 0.3 VSS + 6.0 V AVCC ≧ AVR * 2 VI VSS − 0.3 VSS + 6.0 V *3 VO VSS − 0.3 VSS + 6.0 V *3 *6 ICLAMP − 2.0 + 2.0 mA Σ|ICLAMP| ⎯ 40 mA *6 IOL1 ⎯ 15 mA *4 IOL2 ⎯ 40 mA *5 IOLAV1 ⎯ 4 mA *4 IOLAV2 ⎯ 30 mA *5 ΣIOL1 ⎯ 125 mA *4 ΣIOL2 ⎯ 160 mA *5 ⎯ 40 mA IOH1 ⎯ − 15 mA *4 ΣIOLAV1 ΣIOLAV2 *4 *5 IOH2 ⎯ − 40 mA *5 IOHAV1 ⎯ −4 mA *4 IOHAV2 ⎯ − 30 mA *5 ΣIOH1 ⎯ − 125 mA *4 ΣIOH2 ⎯ − 160 mA *5 ⎯ − 40 mA ⎯ 420 mW − 40 + 105 °C − 40 + 125 °C − 55 + 150 °C ΣIOHAV1 ΣIOHAV2 消費電力 PD 動作温度 TA 保存温度 TSTG *4 *5 *7 * 1:VSS = AVSS = 0 V を基準にしています。 * 2:AVCC と VCC を同じ電圧に設定してください。AVCC は VCC を超えてはいけません。また , 電源投入時にアナログ 入力の電圧が AVCC を超えてはいけません。 * 3:VI および VO は VCC + 0.3 V を超えてはいけません。VI は定格電流を超えてはいけません。ただし , 外部の部品を 使用して入力への電流または入力からの電流の最大値を制限する場合は, VI に代わってICLAMP 定格が適用されます。 * 4:該当端子:P24 ∼ P27, P40 ∼ P44, P50 ∼ P57, P60 ∼ P67, P80, P82 ∼ P87 * 5:該当端子:P20 ∼ P23 (続く) DS07–13755–2 33 MB90910 シリーズ (続き) * 6:該当端子:P20 ∼ P27, P40 ∼ P44, P50 ∼ P55 , P57, P60 ∼ P67, P80, P82 ∼ P87 ・推奨動作条件内でご使用ください。 ・直流電圧 ( 電流 ) でご使用ください。 ・+ B 信号とマイクロコントローラの間には , 必ず制限抵抗を接続し+ B 信号を印加してください。 ・+ B 入力時にマイクロコントローラ端子に入力される電流が , 瞬時および定常を問わず規格値以下になるように 制限抵抗の値を設定してください。 ・低消費電力モード時のマイクロコントローラの駆動電流が少ない動作状態では , + B 入力電位が保護ダイオード を通して VCC 端子の電位を上昇させ , 他の機器へ影響を及ぼす可能性がありますのでご注意ください。 ・マイクロコントローラ電源が OFF 時 (0 V に固定していない場合 ) に+ B 入力がある場合は , 端子から電源が供給 されているため , 不完全な動作を行う可能性がありますのでご注意ください。 ・電源投入時に+ B 入力がある場合は , 端子から電源が供給されているため , パワーオンリセットが動作しない 電源電圧になる可能性がありますのでご注意ください。 ・+ B 入力端子は , オープン状態にならないようにご注意ください。 ・推奨回路例: ・入出力等価回路 保護ダイオード VCC P-ch 制限抵抗 + B 入力 (0 V ∼ 16 V) N-ch R * 7:TA =+ 105 °C を超えて使用される場合は , 信頼性上の制限がありますので弊社までお問い合わせください。 フラッシュメモリへの書込み・消去は TA =− 40 °C ∼+ 105 °C までの保証となります。 <注意事項> 絶対最大定格を超えるストレス ( 電圧 , 電流 , 温度など ) の印加は , 半導体デバイスを破壊する可能性があ ります。したがって , 定格を一項目でも超えることのないようご注意ください。 34 DS07–13755–2 MB90910 シリーズ 2. 推奨動作条件 (VSS = AVSS = 0 V) 項目 電源電圧 記号 VCC, AVCC 平滑コンデンサ CS 動作温度 TA 規格値 単位 備考 最小 標準 最大 3.0 5.0 5.5 V 通常動作時 2.6 ⎯ 5.5 V ストップ動作時の RAM データ保持 セラミックコンデンサ , または同程度 の交流規格のコンデンサを使用してく ださい。VCC 端子のバイパスコンデン サはこのコンデンサよりも大きい容量 値のものを使用してください。 0.1 ⎯ 1.0 μF − 40 ⎯ + 105 °C − 40 ⎯ + 125 °C * * : TA =+ 105 °C を超えて使用される場合は , 信頼性上の制限がありますので弊社までお問い合わせください。 フラッシュメモリへの書込み・消去は TA =− 40 °C ∼+ 105 °C までの保証となります。 ・C 端子接続図 C CS <注意事項> 推奨動作条件は , 半導体デバイスの正常な動作を保証する条件です。電気的特性の規格値は , すべてこの条 件の範囲内で保証されます。常に推奨動作条件下で使用してください。この条件を超えて使用すると , 信頼 性に悪影響を及ぼすことがあります。 データシートに記載されていない項目 , 使用条件 , 論理の組合せでの使用は , 保証していません。記載され ている以外の条件での使用をお考えの場合は , 必ず事前に営業部門までご相談ください。 DS07–13755–2 35 MB90910 シリーズ 3. 直流規格 項目 “H” レベル 入力電圧 記号 端子名 条件 VIHS ⎯ VIHA 規格値 単位 備考 VCC + 0.3 V CMOS ヒステリシス入力 レベルが選択された場合 の端子入力 ⎯ VCC + 0.3 V Automotive 入力レベルが 選択された場合の端子入 力 0.7 VCC ⎯ VCC + 0.3 V CMOS ヒステリシス入力 レベルが選択された場合 の端子入力 ⎯ 0.8 VCC ⎯ VCC + 0.3 V RST 入力端子 (CMOS ヒステリシス ) 最小 標準 最大 ⎯ 0.8 VCC ⎯ ⎯ ⎯ 0.8 VCC VIHS P50, P82, P85 ⎯ VIHR RST MD0 “L” レベル 入力電圧 VIHM ∼ MD2 ⎯ VCC − 0.3 ⎯ VCC + 0.3 V MD 入力端子 VILS ⎯ ⎯ VSS − 0.3 ⎯ 0.2 VCC V CMOS ヒステリシス入力 レベルが選択された場合 の端子入力 VILA ⎯ ⎯ VSS − 0.3 ⎯ 0.5 VCC V Automotive 入力レベルが 選択された場合の端子入 力 VILS P50, P82, P85 ⎯ VSS − 0.3 ⎯ 0.3 VCC V CMOS ヒステリシス入力 レベルが選択された場合 の端子入力 VILR RST ⎯ VSS − 0.3 ⎯ 0.2 VCC V RST 入力端子 (CMOS ヒステリシス ) ⎯ VSS − 0.3 ⎯ VSS + 0.3 V MD 入力端子 MD0 VILM “H” レベル 出力電圧 “L” レベル 出力電圧 ∼ MD2 VOH P20 ∼ P23 以外 VCC = 4.5 V, IOH =− 4.0 mA VCC − 0.5 ⎯ ⎯ V VOHI P20 ∼ P23 VCC = 4.5 V, VCC − 0.5 IOH =− 14.0 mA ⎯ ⎯ V VOL P20 ∼ P23 以外 VCC = 4.5 V, IOL = 4.0 mA ⎯ ⎯ 0.4 V VOLI P20 ∼ P23 VCC = 4.5 V, IOL = 20.0 mA ⎯ ⎯ 0.4 V 入力リーク 電流 IIL ⎯ VCC = 5.5 V, VSS < VI < VCC −3 ⎯ +3 μA プルアップ 抵抗値 RUP P20 ∼ P27 , RST ⎯ 25 50 100 kΩ プルダウン 抵抗値 RDOWN MD2 ⎯ 25 50 100 kΩ マスク ROM 品 , 評価用品 のみ マスク ROM 品 , 評価用品 のみ マスク ROM 品 , 評価用品 のみ (続く) 36 DS07–13755–2 MB90910 シリーズ (続き) 項目 記号 端子名 規格値 最小 標準 最大 単位 VCC = 5.0 V, 内部 32 MHz 動作 , 通常動作時 ⎯ 30 40 mA VCC = 5.0 V, 内部 24 MHz 動作 , 通常動作時 ⎯ 22.5 30 mA VCC = 5.0 V, 内部 2 MHz 動作 , 通常動作時 ⎯ 3 7 mA VCC = 5.0 V, 内部 32 MHz 動作 , フラッシュメモリ書込み時 ⎯ 50 65 mA VCC = 5.0 V, 内部 32 MHz 動作 , フラッシュメモリ消去時 ⎯ 50 65 mA ICCS VCC = 5.0 V, 内部 32 MHz 動作 , スリープ時 ⎯ 13 23 mA ICTS VCC = 5.0 V, 内部 2 MHz 動作 , メインタイマモード時 ⎯ 0.3 0.9 mA ICTSPLL8 VCC = 5.0 V, 内部 32 MHz 動作 , PLL タイマモード時 , 外部周波数= 4 MHz ⎯ 4 7 mA VCC = 5.0 V, ストップ時 , TA =+ 25 °C ⎯ 25 100 μA ⎯ 5 15 pF ICC VCC * 電源電流 ICCH 入力容量 条件 CIN AVCC, AVSS, AVR, VCC, VSS, C 以外 ⎯ 備考 *:電源電流の試験条件は外部のクロックを使用した場合です。 DS07–13755–2 37 MB90910 シリーズ 4. 交流規格 (1) クロックタイミング 項目 記号 端子名 規格値 最小 標準 X0, X1 単位 備考 3 16 1/2 逓倍 (PLL 停止時 ) 発振回路使用時 4 16 PLL 1 逓倍 発振回路使用時 4 fC クロック周波数 最大 ⎯ 4 16 10 MHz PLL 2 逓倍 発振回路使用時 PLL 3 逓倍 発振回路使用時 4 8 PLL 4 逓倍 発振回路使用時 4 5 PLL 6 逓倍 発振回路使用時 4 4 クロックサイクルタイム tCYL X0, X1 62.5 ⎯ 333 内部動作クロック周波数 ( マシンクロック ) fCP ⎯ 1.5 ⎯ 32 内部動作クロックサイクル タイム ( マシンクロック ) tCP ⎯ 31.25 ⎯ 666 PLL 8 逓倍 発振回路使用時 ns 発振回路使用時 MHz メインクロック使用時 ns メインクロック使用時 ・発振回路使用時 tCYL X0, X1 振幅について 外部に付加する抵抗、 容量およびデバイスの バラツキにより変動し ます。 参考値:1 V ∼ 2.5 V (注意事項)MB90V950AMAS の振幅は , VCC と同じです。 38 DS07–13755–2 MB90910 シリーズ ・PLL 動作保証範囲 動作保証範囲 電源電圧 VCC (V) 5.5 3.0 PLL 動作保証範囲 1.5 4 32 内部クロック fCP (MHz) MB90910 シリーズの動作保証範囲 動作保証振動子周波数範囲 8 逓倍 6 逓倍 4 逓倍 内部クロック fCP (MHz) 32 3 逓倍 2 逓倍 1 逓倍 24 ×1/2 16 (PLL 停止時 ) 12 8 4.0 1.5 3 4 8 12 16 24 32 外部クロック fC (MHz) * *:発振回路使用時 , 最大発振クロック周波数は 16 MHz となります。 DS07–13755–2 39 MB90910 シリーズ (2) リセットスタンバイ入力 項目 リセット入力 時間 記号 tRSTL 端子名 RST 規格値 単位 備考 最小 最大 500 ⎯ ns 通常動作時 振動子の発振時間 + 100 μs ⎯ μs ストップモード 100 ⎯ μs タイムベースタイマモード時 * *:振動子の発振時間は , 振幅の 90%に達した時間です。水晶振動子は数 ms ∼数十 ms, セラミック振動子は 数百 μs ∼数 ms, 外部クロックは 0 ms となります。 ・通常動作時 tRSTL RST VILR VILR ・ストップモード時 tRSTL RST VILR X0 VILR 振幅の 90% 内部動作クロック 100 μs 振動子の 振幅時間 発振安定待ち時間 命令実行 内部リセット 40 DS07–13755–2 MB90910 シリーズ (3) 電源投入規格 ( パワーオンリセット ) 項目 電源立上り時間 電源切断時間 記号 端子名 tR VCC tOFF VCC 条件 ⎯ 規格値 単位 最小 最大 0.05 30 ms 1 ⎯ ms 備考 繰り返し動作のため tR VCC 2.7 V 0.2 V 0.2 V 0.2 V tOFF (注意事項)電源電圧を急激に変化させると , パワーオンリセットが起動される場合があります。動作中に電源電圧を変 化させる場合は , 下図のように電圧の変動をおさえて滑らかに立ち上げることを推奨します。また , この場 合 PLL クロックを使用していない状態で行ってください。ただし , 電圧降下が 1 V/s 以内であれば , PLL ク ロック使用中でも動作可能です。 VCC 立上りの傾きを , 50 mV/ms 以下 にすることを推奨します。 3V VSS DS07–13755–2 RAM データホールド時間 41 MB90910 シリーズ (4) UART ESCR : SCES = 0, ECCR : SCDE = 0 項目 記号 tSCYC tSLOVI tIVSHI tSHIXI tSLSH tSHSL tSLOVE tIVSHE tSHIXE tF tR シリアルクロックサイクルタイム SCK ↓→ SOT 遅延時間 SIN → SCK ↑セットアップ時間 SCK ↑→ SIN ホールド時間 シリアルクロック “L” パルス幅 シリアルクロック “H” パルス幅 SCK ↓→ SOT 遅延時間 SIN → SCK ↑セットアップ時間 SCK ↑→ SIN ホールド時間 SCK 立下り時間 SCK 立上り時間 条件 内部シフトクロック 動作 CL = 80pF + 1 TTL. 規格値 最大 5 tcp* ⎯ ns − 50 + 50 ns tcp + 80 ⎯ ns 0 ⎯ ns ⎯ ns tcp + 10 ⎯ ns ⎯ 2 tcp + 60 ns 30 ⎯ ns tcp + 30 ⎯ ns ⎯ 10 ns ⎯ 10 ns 3 tcp − 外部シフトクロック 動作 CL = 80pF + 1 TTL. 単位 最小 tR * : tcp はマシンクロックを示す tSCYC 2.4 V SCK 0.8 V tSLOVI 2.4 V SOT 0.8 V tIVSHI tSHIXI VIH SIN VIL 内部クロックシフト動作 42 DS07–13755–2 MB90910 シリーズ tSHSL tSLSH VIH SCK VIL tR tF tSLOVE 2.4 V SOT 0.8 V tIVSHE tSHIXE VIH SIN VIL 外部クロックシフト動作 DS07–13755–2 43 MB90910 シリーズ ESCR : SCES = 1, ECCR : SCDE = 0 項目 記号 条件 tSCYC tSHOVI tIVSLI tSLIXI tSHSL tSLSH tSHOVE tIVSLE tSLIXE tF tR シリアルクロックサイクルタイム SCK ↑→ SOT 遅延時間 SIN → SCK ↓セットアップ時間 SCK ↓→ SIN ホールド時間 シリアルクロック “H” パルス幅 シリアルクロック “L” パルス幅 SCK ↑→ SOT 遅延時間 SIN → SCK ↓セットアップ時間 SCK ↓→ SIN ホールド時間 SCK 立下り時間 SCK 立上り時間 内部シフトクロック 動作 CL = 80pF + 1 TTL. 規格値 最大 5 tcp* ⎯ ns − 50 + 50 ns tcp + 80 ⎯ ns 0 ⎯ ns ⎯ ns tcp + 10 ⎯ ns ⎯ 2 tcp + 60 ns 30 ⎯ ns tcp + 30 ⎯ ns ⎯ 10 ns ⎯ 10 ns 3 tcp − 外部シフトクロック 動作 CL = 80pF + 1 TTL. 単位 最小 tR * : tcp はマシンクロックを示す tSCYC 2.4 V SCK 0.8 V tSHOVI 2.4 V SOT 0.8 V tIVSLI tSLIXI VIH SIN VIL 内部クロックシフト動作 44 DS07–13755–2 MB90910 シリーズ tSLSH tSHSL VIH SCK VIL tF tR tSHOVE 2.4 V SOT 0.8 V tIVSLE tSLIXE VIH SIN VIL 外部クロックシフト動作 DS07–13755–2 45 MB90910 シリーズ ESCR : SCES = 0, ECCR : SCDE = 1 項目 記号 tSCYC tSHOVI tIVSLI tSLIXI tSOVLI シリアルクロックサイクルタイム SCK ↑→ SOT 遅延時間 SIN → SCK ↓セットアップ時間 SCK ↓→ SIN ホールド時間 SOT → SCK ↓遅延時間 規格値 条件 内部シフトクロック 動作 CL = 80pF + 1 TTL. 単位 最小 最大 5 tcp* ⎯ ns − 50 + 50 ns tcp + 80 ⎯ ns 0 ⎯ ns 3 tcp − 70 ⎯ ns * : tcp はマシンクロックを示す tSCYC 2.4 V SCK 0.8 V 0.8 V tSHOVI tSOVLI SOT 2.4 V 2.4 V 0.8 V 0.8 V tIVSLI SIN 46 tSLIXI VIH VIH VIL VIL DS07–13755–2 MB90910 シリーズ ESCR : SCES = 1, ECCR : SCDE = 1 項目 記号 tSCYC tSLOVI tIVSHI tSHIXI tSOVHI シリアルクロックサイクルタイム SCK ↓→ SOT 遅延時間 SIN → SCK ↑セットアップ時間 SCK ↑→ SIN ホールド時間 SOT → SCK ↑遅延時間 規格値 条件 内部シリアルクロック 動作 CL = 80pF + 1 TTL. 単位 最小 最大 5 tcp* ⎯ ns − 50 + 50 ns tcp + 80 ⎯ ns 0 ⎯ ns 3 tcp − 70 ⎯ ns * : tcp はマシンクロックを示す tSCYC 2.4 V SCK 2.4 V 0.8 V tSLOVI tSOVHI SOT 2.4 V 2.4 V 0.8 V 0.8 V tIVSHI SIN tSHIXI VIH VIH VIL VIL (5) トリガ入力タイミング 項目 入力パルス幅 記号 端子名 条件 tTRGH tTRGL INT8, INT9R, INT10, INT11, INT12R, INT13, INT14R, INT15R, ADTG ⎯ 規格値 最小 最大 5 tCP ⎯ 単位 ns (注意事項) tCP は内部動作クロックサイクルタイム ( マシンクロック ) です。「 (1) クロックタイミング」を参照して ください。 INT8, INT9R, INT10, INT11, INT12R, INT13, INT14R, INT15R, ADTG DS07–13755–2 VIH VIH VIL VIL tTRGH tTRGL 47 MB90910 シリーズ (6) タイマ関係リソース入力タイミング 項目 入力パルス幅 記号 端子名 条件 tTIWH TIN2, TIN3 tTIWL IN0 ∼ IN3 ⎯ 規格値 最小 最大 4 tCP ⎯ 単位 ns (注意事項) tCP は内部動作クロックサイクルタイム ( マシンクロック ) です。「 (1) クロックタイミング」を参照して ください。 VIH VIH TIN2, TIN3 IN0 ~ IN3 VIL VIL tTIWH tTIWL (7) タイマ関係リソース出力タイミング 項目 記号 CLK ↑ → TOUT 変化時間 CLK tTO 端子名 条件 TOT2, TOT3 ⎯ PPGA ∼ PPGF 規格値 最小 最大 30 ⎯ 単位 ns 2.4 V 2.4 V TOT2, TOT3 PPGA ~ PPGF 0.8 V tTO 48 DS07–13755–2 MB90910 シリーズ (8) CAN PLL ジッタ 項目 CAN PLL ジッタ ( ロック時 ) 記号 端子名 条件 tPJ ⎯ ⎯ 規格値 最小 標準 − 10 ⎯ 最大 + 10 単位 備考 ns FCP = 16 MHz (4MHz × 4 逓倍 ) 24 MHz (4MHz × 6 逓倍 ) 32 MHz (4MHz × 8 逓倍 ) CAN PLL ジッタ 20000 サイクル内で 1 サイクル周期ごと , 理想クロックからのズレ時間を保証します。 PLL 出力 t1 t2 tn-1 t3 tn 理想クロック 遅い t1 ズレ時間 t2 t3 tn-1 tn 早い DS07–13755–2 49 MB90910 シリーズ 5. A/D コンバータ (3.0 V ≦ AVR − AVSS) 項目 記号 端子名 分解能 ⎯ 総合誤差 規格値 単位 最小 標準 最大 ⎯ ⎯ ⎯ 10 bit ⎯ ⎯ ⎯ ⎯ ± 3.0 LSB 非直線性誤差 ⎯ ⎯ ⎯ ⎯ ± 2.5 LSB 微分非直線性誤差 ⎯ ⎯ ⎯ ⎯ ± 1.9 LSB ゼロリーディング電圧 VOT AN0 ∼ AN15 AVSS − 1.5LSB AVSS + 0.5LSB AVSS + 2.5LSB V フルスケール リーディング電圧 VFST AN0 ∼ AN15 AVR − 3.5LSB AVR − 1.5LSB AVR + 0.5 LSB V ⎯ 16500 μs ⎯ ∞ μs 0.66 コンペア時間 ⎯ ⎯ サンプリング時間 ⎯ ⎯ アナログポート入力電流 IAIN AN0 ∼ AN15 −3 ⎯ +3 μA アナログ入力電圧 VAIN AN0 ∼ AN15 AVSS ⎯ AVR V ⎯ AVR AVSS + 2.7 ⎯ AVCC V IA AVCC ⎯ 3.5 7.5 mA IAH AVCC ⎯ ⎯ 5 μA IR AVR ⎯ 600 900 μA IRH AVR ⎯ ⎯ 5 μA ⎯ AN0 ∼ AN15 ⎯ ⎯ 4 LSB 基準電圧 電源電流 基準電圧供給電流 チャネル間ばらつき 2.2 0.4 1.0 備考 4.5 V ≦ AVCC ≦ 5.5 V 3.0 V ≦ AVCC < 4.5 V 4.5 V ≦ AVCC ≦ 5.5 V 3.0 V ≦ AVCC < 4.5 V * * *:A/D コンバータを動作させていないときは , CPU を停止させたときの電流 (VCC = AVCC = AVR = 5.0 V) になります。 ・アナログ入力の外部インピーダンスとサンプリング時間について サンプルホールド付き A/D コンバータです。外部インピーダンスが高くサンプリング時間を十分に確保できない場合に は,内部サンプルホールド用 4.1 コンデンサに十分にアナログ電圧が充電されず, A/D 変換精度に影響を及ぼします。した がって , A/D 変換精度規格を満足するために,外部インピーダンスと最小サンプリング時間の関係から,サンプリング時間 を最小値より長くなるようにレジスタ値と動作周波数を調整するか,外部インピーダンスを下げてご使用ください。また , サンプリング時間を十分に確保できない場合は , アナログ入力端子に 0.1μF 程度のコンデンサを接続してください。 ・アナログ入力等価回路 アナログ入力 R コンパレータ C MB90V950AMAS 4.5 V ≦ AVCC ≦ 5.5 V:R ≒ 2.52 kΩ, C ≒ 10.7 pF 4.0 V ≦ AVCC < 4.5 V:R ≒ 13.6 kΩ, C ≒ 10.7 pF MB90F912BS MB90911AS 4.5 V ≦ AVCC ≦ 5.5 V:R ≒ 4.1 kΩ, C ≒ 8.5 pF 3.0 V ≦ AVCC < 4.5 V:R ≒ 10.33 kΩ, C ≒ 8.5 pF ( 注意事項 ) 数値は参考値です。 50 DS07–13755–2 MB90910 シリーズ 6. A/D コンバータの用語の定義 分解能 : A/D コンバータにより識別可能なアナログ変化 非直線性誤差 : ゼロトランジション線 ( “00 0000 0000B” ← → “00 0000 0001B” ) とフルスケールトランジション線 ( “11 1111 1110B” ← → “11 1111 1111B” ) とを結んだ線と実際の変換特性との誤差 微分直線性誤差 : 出力コードを 1 LSB 変化させるのに必要な入力電圧の理想値からの偏差 総合誤差 : 実際の値と理論値との差をいい , ゼロトランジション誤差 / フルスケールトランジション誤差 / 直線性誤差を含む誤差 総合誤差 3FFH 1.5 LSB 3FEH 実際の変換特性 デジタル出力 3FDH {1 LSB × (N − 1) + 0.5 LSB} 004H VNT ( 実測値 ) 003H 実際の 変換特性 002H 理想特性 001H 0.5 LSB AVSS AVR アナログ入力 デジタル出力 “N” の総合誤差= 1 LSB ( 理想値 ) = VNT − {1 LSB × (N − 1) + 0.5 LSB} 1 LSB AVR − AVSS [V] 1024 [LSB] N:A/D コンバータデジタル出力値 VOT ( 理想値 ) = AVSS + 0.5 LSB [V] VFST ( 理想値 ) = AVR − 1.5 LSB [V] VNT:デジタル出力が (N − 1) から N に遷移する電圧 (続く) DS07–13755–2 51 MB90910 シリーズ (続き) 非直線性誤差 微分直線性誤差 3FFH デジタル出力 3FDH N+1 {1 LSB × (N − 1) + VOT } VFST ( 実測値 ) 004H VNT ( 実測値 ) 003H 実際の変換特性 実際の変換特性 デジタル出力 3FEH 理想特性 実際の変換特性 N V (N + 1) T ( 実測値 ) N−1 VNT ( 実測値 ) 002H 001H 理想特性 実際の変換特性 N−2 VOT ( 実測値 ) AVSS AVR AVSS AVR アナログ入力 アナログ入力 デジタル出力 N の非直線性誤差= デジタル出力 N の微分直線性誤差= 1 LSB = VNT − {1 LSB × (N − 1) + VOT} 1 LSB V (N+1) T − VNT 1 LSB VFST − VOT 1022 [LSB] − 1 LSB [LSB] [V] N :A/D コンバータデジタル出力値 VOT :デジタル出力が “000H” から “001H” に遷移する電圧 VFST :デジタル出力が “3FEH” から “3FFH” に遷移する電圧 52 DS07–13755–2 MB90910 シリーズ ・外部インピーダンスと最小サンプリング時間の関係 ・4.5 V ≦ AVCC ≦ 5.5 V 時 ( 外部インピーダンス= 0 kΩ ∼ 20 kΩ) MB90911AS MB90F912BS 100 90 80 70 60 50 40 30 20 外部インピーダンス [kΩ] 外部インピーダンス [kΩ] ( 外部インピーダンス= 0 kΩ ∼ 100 kΩ) MB90V950AMAS 10 0 0 1 2 3 4 7 8 5 6 MB90911AS MB90F912BS 20 18 16 14 12 MB90V950AMAS 10 8 6 4 2 0 0 9 10 1 2 5 4 3 最小サンプリング時間 [μs] 最小サンプリング時間 [μs] 最小サンプリング時間 [μs](4.5 V ≦ AVcc ≦ 5.5 V) 外部インピーダンス [kΩ] 5 10 50 MB90911AS/MB90F912BS 0.54 0.84 3.22 MB90V950AMAS 0.56 0.94 3.93 ・3.0 V ≦ AVCC < 4.5 V 時 ( 外部インピーダンス= 0 kΩ ∼ 20 kΩ) MB90911AS MB90F912BS 100 90 80 70 60 50 40 30 20 外部インピーダンス [kΩ] 外部インピーダンス [kΩ] ( 外部インピーダンス= 0 kΩ ∼ 100 kΩ) MB90V950AMAS 10 0 0 1 2 3 4 5 6 7 8 20 18 MB90911AS MB90F912BS 16 14 12 10 MB90V950AMAS 8 6 4 2 0 0 9 10 1 2 3 4 5 最小サンプリング時間 [μs] 最小サンプリング時間 [μs] 最小サンプリング時間 [μs] (3.0 V ≦ AVcc ≦ 4.5 V) 外部インピーダンス [kΩ] 5 10 50 MB90911AS/MB90F912BS 0.91 1.21 3.59 MB90V950AMAS 1.39 1.77 4.76 ・誤差について |AVR − AVSS| が小さくなるに従って , 相対的な誤差は大きくなります。 DS07–13755–2 53 MB90910 シリーズ 7. フラッシュメモリ書込み / 消去特性 項目 条件 バイト (8 ビット幅 ) 書込み時間 標準 最大 ⎯ 0.9 3.6 s ⎯ 5.4 21.6 s ⎯ 15 240 μs ⎯ 23 370 μs TA >+ 85 °C 10000 ⎯ ⎯ cycle TA ≦+ 85 °C 100000 ⎯ ⎯ cycle 平均 TA =+ 85 °C 20 ⎯ ⎯ year TA =+ 25 °C VCC = 5.0 V ワード (16 ビット幅 ) 書込み時間 書込み / 消去回数 フラッシュメモリ データ保持時間 単位 最小 セクタ消去時間 チップ消去時間 規格値 備考 内部での消去前書込み時 間を除く システムレベルのオーバ ヘッド時間を除く * *:テクノロジ信頼性評価時の高温加速試験結果を平均温度+ 85 °C に換算したものです。 54 DS07–13755–2 MB90910 シリーズ ■ オーダ型格 型格 MB90F912BSPMC MB90911ASPMC MB90V950AMASCR-ES DS07–13755–2 パッケージ 備考 プラスチック・LQFP, 48 ピン (FPT-48P-M26) セラミック・PGA, 299 ピン (PGA-299C-A01) 評価用品 55 MB90910 シリーズ ■ パッケージ・外形寸法図 プラスチック・LQFP, 48 ピン (FPT-48P-M26) リードピッチ 0.50mm パッケージ幅× パッケージ長さ 7 × 7mm リード形状 ガルウイング 封止方法 プラスチックモールド 取付け高さ 1.70mm MAX 質量 0.17g コード(参考) P-LFQFP48-7×7-0.50 プラスチック・LQFP, 48 ピン (FPT-48P-M26) 注 1)* 印寸法はレジン残りを含む。 注 2)端子幅および端子厚さはメッキ厚を含む。 注 3)端子幅はタイバ切断残りを含まず。 9.00±0.20(.354±.008)SQ +0.40 +.016 * 7.00 –0.10 .276 –.004 SQ 36 0.145±0.055 (.006±.002) 25 37 24 0.08(.003) Details of "A" part +0.20 1.50 –0.10 +.008 48 13 "A" 0˚~8˚ LEAD No. 1 0.50(.020) (Mounting height) .059 –.004 INDEX 0.10±0.10 (.004±.004) (Stand off) 12 0.20±0.05 (.008±.002) 0.08(.003) 0.25(.010) M 0.60±0.15 (.024±.006) ©2003-2008 FUJITSU MICROELECTRONICS LIMITED F48040S-c-2-3 C 2003 FUJITSU LIMITED F48040S-c-2-2 単位:mm (inches) 注意:括弧内の値は参考値です。 最新の外形寸法図については , 下記の URL にてご確認ください。 http://edevice.fujitsu.com/package/jp-search/ 56 DS07–13755–2 MB90910 シリーズ ■ 本版での主な変更内容 ページ 場所 ― ― 変更箇所 品種名を変更 MB90F912AS → MB90F912BS MB90V950MAS → MB90V950AMAS 4 ■ 品種構成 7 ■ 端子機能説明 8 端子番号 33 ∼ 35, 端子番号 36 P23 ∼ P21, P20 の機能に追加 (MB90V950AMAS とは入出力回路形式が異なります。) 10 ■ 入出力回路形式 備考に評価用品を追加 12 回路形式 K, 回路形式 L 回路を訂正 CMOS 入力→ CMOS ヒステリシス入力 13 ■ デバイス使用上の注意 以下の項目を追加 3. 外部クロックの使用 16 ■ ブロックダイヤグラム プリスケーラを訂正 5 チャネル→ 7 チャネル MB90V950AMAS 端子番号 18, 端子番号 19 アダプタボードを訂正 MB2147-20 04C 版→ MB2147-20 04C 版以降 P56, P57 の機能に追加 (MB90V950AMAS とは入出力回路形式が異なります。) 回路形式 C, 回路形式 D MB90V950AMAS ■ 電気的特性 3. 直流規格 “H” レベル入力電圧 VIHS の端子を訂正 “⎯” → P50, P82, P85 VIHR の端子を訂正 “⎯” → RST VIHM の端子を訂正 “⎯” → MD0 ∼ MD2 “L” レベル入力電圧 VILS の端子を訂正 “⎯” → P50, P82, P85 VILR の端子を訂正 “⎯” → RST VILM の端子を訂正 “⎯” → MD0 ∼ MD2 “H” レベル出力電圧 VOHI の備考に追加 マスク ROM 品 , 評価用品のみ “L” レベル出力電圧 VOLI の備考に追加 マスク ROM 品 , 評価用品のみ 入力リーク電流 規格値を訂正 最小:− 1 →− 3 最大:+ 1 →+ 3 プルダウン抵抗値 備考を訂正 マスク品のみ→マスク ROM 品 , 評価用品のみ 36 「振動子の発振時間+ 100 μs」の単位を訂正 ns → μs 40 4. 交流規格 (2) リセットスタンバイ入力 49 (8) CAN PLL ジッタ 項目を追加 5.A/D コンバータ コンペア時間の備考を訂正 4.5 V ≦ AVCC → 4.5 V ≦ AVCC ≦ 5.5 V 3.0 V ≦ AVCC → 3.0 V ≦ AVCC < 4.5 V サンプリング時間の備考を訂正 4.5 V ≦ AVCC → 4.5 V ≦ AVCC ≦ 5.5 V 3.0 V ≦ AVCC → 3.0 V ≦ AVCC < 4.5 V 50 アナログポート入力電流の規格値を訂正 最小:− 0.3 →− 3 最大:+ 0.3 →+ 3 ■オーダ型格 55 型格を変更 MB90F912ASPMC → MB90F912BSPMC MB90V950MASCR-ES → MB90V950AMASCR-ES 変更箇所は , 本文中のページ左側の|によって示しています。 DS07–13755–2 57 MB90910 シリーズ MEMO 58 DS07–13755–2 MB90910 シリーズ MEMO DS07–13755–2 59 MB90910 シリーズ 富士通マイクロエレクトロニクス株式会社 〒 163-0722 東京都新宿区西新宿 2-7-1 新宿第一生命ビル http://jp.fujitsu.com/fml/ お問い合わせ先 富士通エレクトロニクス株式会社 〒 163-0731 東京都新宿区西新宿 2-7-1 新宿第一生命ビル http://jp.fujitsu.com/fei/ 電子デバイス製品に関するお問い合わせは , こちらまで , 0120-198-610 受付時間 : 平日 9 時∼ 17 時 ( 土・日・祝日 , 年末年始を除きます ) 携帯電話・PHS からもお問い合わせができます。 ※電話番号はお間違えのないよう , お確かめのうえおかけください。 本資料の記載内容は , 予告なしに変更することがありますので , ご用命の際は営業部門にご確認ください。 本資料に記載された動作概要や応用回路例は , 半導体デバイスの標準的な動作や使い方を示したもので , 実際に使用する機器での動作を保証するも のではありません。従いまして , これらを使用するにあたってはお客様の責任において機器の設計を行ってください。これらの使用に起因する損害な どについては , 当社はその責任を負いません。 本資料に記載された動作概要・回路図を含む技術情報は , 当社もしくは第三者の特許権 , 著作権等の知的財産権やその他の権利の使用権または実施 権の許諾を意味するものではありません。また , これらの使用について , 第三者の知的財産権やその他の権利の実施ができることの保証を行うもので はありません。したがって , これらの使用に起因する第三者の知的財産権やその他の権利の侵害について , 当社はその責任を負いません。 本資料に記載された製品は , 通常の産業用 , 一般事務用 , パーソナル用 , 家庭用などの一般的用途に使用されることを意図して設計・製造されてい ます。極めて高度な安全性が要求され , 仮に当該安全性が確保されない場合 , 社会的に重大な影響を与えかつ直接生命・身体に対する重大な危険性を 伴う用途(原子力施設における核反応制御 , 航空機自動飛行制御 , 航空交通管制 , 大量輸送システムにおける運行制御 , 生命維持のための医療機器 , 兵 器システムにおけるミサイル発射制御をいう), ならびに極めて高い信頼性が要求される用途(海底中継器 , 宇宙衛星をいう)に使用されるよう設計・ 製造されたものではありません。したがって , これらの用途にご使用をお考えのお客様は , 必ず事前に営業部門までご相談ください。ご相談なく使用 されたことにより発生した損害などについては , 責任を負いかねますのでご了承ください。 半導体デバイスはある確率で故障が発生します。当社半導体デバイスが故障しても , 結果的に人身事故 , 火災事故 , 社会的な損害を生じさせないよ う , お客様は , 装置の冗長設計 , 延焼対策設計 , 過電流防止対策設計 , 誤動作防止設計などの安全設計をお願いします。 本資料に記載された製品を輸出または提供する場合は , 外国為替及び外国貿易法および米国輸出管理関連法規等の規制をご確認の上 , 必要な手続き をおとりください。 本書に記載されている社名および製品名などの固有名詞は , 各社の商標または登録商標です。 編集 プロモーション推進部