MB96380 - Spansion

本ドキュメントはCypress (サイプレス) 製品に関する情報が記載されております。
富士通マイクロエレクトロニクス
DATA SHEET
DS07–13803–2
16 ビット・マイクロコントローラ
CMOS
®
MB96380 シリーズ
MB96384*1/385*1/F385*1/F386/F387/F388*1/F389*1
■ 概要
MB96380 シリーズは , 富士通の先進的な 16FX アーキテクチャ(RISC と同様な性能をもつための命令パイプラインをも
つ 16 ビットアーキテクチャ) をベースにしています。CPU は , 確立された 16LX シリーズと同じ命令を使用しており , 16LX
ソフトウェアを新しい 16FX 製品に簡単に移行できます。前世代の製品と比較した 16FX の改善点には , 同じ動作周波数
での大幅な性能の改善 , 消費電力の削減 , 起動時間の短縮があります。
最適な電力消費での最速処理を実現するため , 4 MHz の外部振動子から CPU に最高 56 MHz の動作周波数を提供するよ
うに内部 PLL を選択することができます。その結果 , 17.8 ns という最小の命令サイクルタイムと , 優れた EMI 動作を実現
できました。オンチップクロック変調回路によって , 周波数スペクトルにおける放射ピークが大幅に減少されます。放射
電力は , CPU 内部電圧を減少させるオンチップ電圧レギュレータによって最小化されます。柔軟なクロックツリーによっ
て , CPU 速度に関係なく , 周辺リソースに適した動作周波数を選択できます。
＊ 1: これらのデバイスは開発中であり , 仕様は暫定的なものです。開発途中のこれらの製品は予告なしに仕様を変更する
ことがあります。
（注意事項）F2MC は FUJITSU Flexible Microcontroller の略で , 富士通マイクロエレクトロニクス株式会社の登録商標です。
富士通マイクロエレクトロニクスのマイコンを効率的に開発するための情報を下記 URL にてご紹介いたします。
ご採用を検討中 , またはご採用いただいたお客様に有益な情報を公開しています。
開発における最新の注意事項に関しては , 「デザインレビューシート」を参照してください。
「デザインレビューシート」はシステム開発において , 問題を未然に防ぐことを目的として , 最低限必要と思われる
チェック項目をリストにしたものです。
http://edevice.fujitsu.com/micom/jp-support/
Copyright©2009 FUJITSU MICROELECTRONICS LIMITED All rights reserved
2009.9
MB96380 シリーズ
■ 特長
特長
テクノロジ
説明
・ 0.18μm CMOS
・ F2MC-16FX CPU
CPU
・ 内部最大 56 MHz, 17.8 ns の命令サイクル時間
・ コントローラアプリケーション用に最適化された命令セット ( 豊富なデータタイプ
( ビット , バイト , ワード , ロングワード ), 23 種類の豊富なアドレッシングモード ( バレ
ルシフト , 多様なポインタ ))
・ 8 バイトの命令実行キュー
・ 符号付き乗算 (16 ビット× 16 ビット ) と除算 (32 ビット /16 ビット ) 命令
システムクロック
・ オンチップ PLL クロック逓倍 (x1 ∼ x25, PLL 停止時 x1)
・ 3 MHz ∼ 16 MHz の水晶発振器クロック ( セラミック発振子使用時の最大周波数は Q 係
数によって決まる )
・ 高速クロック入力機能を備えたデバイスに対して最大 56 MHz の外部クロックを提供
・ 32 ∼ 100 kHz のサブシステムクォーツクロック
・ すばやく安全な起動 , 振動子停止検出 , ウォッチドッグ用の 100kHz/2MHz の内部 RC ク
ロック
・ CPU と周辺装置の 2 つのクロックドメインに対して , ソースクロックをメインクロック
とサブクロックの振動子 ( 品名語尾が W), およびオンチップ RC 振動子から個別に選択
可能。
・ 低消費電力 - 13 の動作モード：( 多様な実行 , スリープ , タイマモード , ストップモード )
・ クロックモジュレータ
オンチップ電圧
レギュレータ
・ 内部電圧レギュレータは低電圧の内部 MCU をサポートしているため , EMI 値および電力
消費値の低減化を実現
低電圧リセット
・ 電源電圧が最小値を下回ると , リセットされる
コードセキュリティ
・ 予期せぬ読み取りから ROM の内容を保護
メモリパッチ機能
・ ROM 内容の置き換え
・ 埋め込み型デバッグサポートの実装にも使用可能
DMA
・ CPU とは無関係に自動転送機能をリソースに自由に割り当てることが可能
割込み
・ 高速割込み処理
・ 8 つのプログラム可能な優先度レベル
・ NMI (Non-Maskable Interrupt)
タイマ
・ 3 つの独立したクロックタイマ (23 ビットの RC クロックタイマ , 23 ビットのメインク
ロックタイマ , 17 ビットのサブクロックタイマ )
・ ウォッチドッグタイマ
CAN
・ CAN 仕様 Ver2.0A および Ver.2.0B に準拠
・ ISO16845 認証済み
・ 最大 1 Mbit/s のビットレート
・ 32 のメッセージオブジェクト
・ 各メッセージオブジェクトには独自の ID マスク
・ プログラム可能な FIFO モード ( メッセージオブジェクトの連結 )
・ マスク可能な割込み
・ タイムアウトによりトリガがかけられたCANアプリケーションに対する自動再送信モー
ドの無効化
・ 自己診断動作に対するプログラム可能なループバックモード
USART
・ 全二重 USART (SCI/LIN)
・ 専用リロードタイマを使った , 広い範囲に対応するボーレート設定
・ さまざまな同期シリアルプロトコルに適用させるための専用の同期オプション
・ マスタまたはスレーブ LIN デバイスとして動作する LIN 機能
2
DS07-13803-2
MB96380 シリーズ
特長
説明
I2C
・ 最大 400 kbps
・ マスタおよびスレーブ機能 (8 ビットと 10 ビットのアドレッシング )
A/D コンバータ
・ SAR タイプ
・ 10 ビットの分解能
・ 変換部での割込み信号送信 , 単発変換モード , 継続変換モード , 停止変換モードのソフト
ウェア , 外部トリガ , またはリロードタイマによる起動
A/D コンバータ基準電圧
スイッチ
・ 2 系統の独立した A/D コンバータ基準電圧が使用可能
リロードタイマ
・ 16 ビット幅
・ 周辺クロック周波数の 1/21, 1/22, 1/23, 1/24, 1/25, 1/26 のプリスケーラが可能
・ イベントカウント機能
フリーランタイマ
・ オーバフロー時に割込み信号送信。アウトプットコンペア(0, 4)との一致でタイマクリア。
周辺クロック周波数の 1, 1/21, 1/22, 1/23, 1/24, 1/25, 1/26, 1/27, 1/28 のプリスケーラが可能
インプット
キャプチャ部
・ 16 ビット幅
・ 外部イベント発生時に割込み信号送信
・ 立上りエッジ , 立下りエッジまたは両エッジの対応可能
アウトプット
コンペアユニット
・ 16 ビット幅
・ 16 ビットの I/O タイマとの一致発生時に割込み信号を送信
・ 1 ペアのコンペアレジスタを使って出力信号の生成が可能
プログラマブル
パルスジェネレータ
・ 16 ビットのダウンカウンタ , サイクル , デューティ設定レジスタ
・ トリガ , カウンタボロー, デューティ致発生時の割込み
・ PWM 動作とワンショット動作
・ 内部プリスケーラにより , カウンタクロックとして周辺クロックのクロックの , およびク
ロック入力としてリロードタイマオーバフローの 1, 1/4, 1/16, 1/64 の分周が可能
・ ソフトウェアまたはリロードタイマによるトリガが可能
ステッパモータ
コントローラ
・ 高電流出力ドライバが統合されているステッパモータコントローラ
・ チャネルごとに 4 系統の高電流出力
・ チャネルごとに 2 つの同期した 8/10 ビット PWM
・ PWM クロック用の内部プリスケーラ処理 : 周辺クロックの 1, 1/4, 1/5, 1/6, 1/8, 1/10, 1/12,
1/16 に分周
・ 高電流出力ドライバ用に別個の電源
LCD コントローラ
・ 最大 4 COM ∼ 65 SEG を備えた LCD コントローラ
・ 内部または外部での電圧生成
・ デューティ周期 : 選択可能オプション : 1/2, 1/3, 1/4
・ 1/3 バイアスに固定
・ プログラム可能なフレーム周期
・ 3 つのオプション ( 周辺クロック , サブクロック , RC 発振子クロック ) から選択可能なク
ロックソース
・ 内部分割抵抗または外部分割抵抗用オンチップドライバ
・ 表示用のオンチップデータメモリ
・ LCD ディスプレイはタイマモードで動作可能
・ ブランクディスプレイ : 選択可能
・ すべての SEG, COM, および V 端子は , 汎用と専用で切り換え可能
・ LCD 非動作時 , 外部分割抵抗を使って電流をシャットオフすることも可能
サウンドジェネレータ
・ 8 ビット PWM 信号が , 16 ビットリロードカウンタからのトーン周波数と混成
・ 内部プリスケーラによる PWM クロック : 周辺クロックの 1, 1/2, 1/4, 1/8
DS07-13803-2
3
MB96380 シリーズ
特長
説明
リアルタイムクロック
・ サブ発振子 ( 品名語尾が W のデバイス ), メイン発振子 , または RC 発振子のいずれかか
らクロックを選択可能
・ サブクロックまたは RC 振動子の振動誤差修正機能 ( クロック補正 )
・ 秒 / 分 / 時レジスタの読み取り / 書込みアクセス可能
・ 0.5 秒 /1 秒 / 分 / 時 / 日ごとに割込み信号生成可能
・ 内部クロック分周器とプリスケーラにより , 正確な 1 秒クロックを提供
外部割込み
・ エッジまたはレベル対応可能
・ チャネルごとに割込みマスクと保留ビット
・ 使用可能な CAN チャネルの RX ごとにウェイクアップ用の外部割込み
・ 選択した USART チャネル SIN にウェイクアップ用の外部割込み
NMI
(Non Maskable Interrupt)
・ リセット後に無効
・ 有効にした後は , リセット以外の方法で無効にすることはできない
・ 高レベルまたは低レベルで対応可能
・ 外部割込み 0 と端子を共有
外部バス
インタフェース
・ 8 ビットまたは 16 ビットの双方向データ
・ 最大 24 ビットのアドレス
・ 6 チップ選択信号
・ 多重化したアドレス / データ回線
・ 多重化していないアドレス / データ回線
・ ウェイト状態要求
・ 外部バスマスタ可能
・ タイミングプログラム可能
アラームコンパレータ
・ 外部電圧を監視し , 定義したスレッショルドよりも電圧が低くなるか高くなると , 割込み
を生成する
・ スレッショルド電圧は外部で定義するか , 内部生成する
・ 状態は読み取り可能で , 割込みは個別にマスク可能
I/O ポート
・ 実質的にすべての外部端子を汎用 I/O として使用可能
・ すべてプッシュプル出力 (I2C SDA/SCL ラインとして使われた場合を除く )
・ 入出力または周辺信号としてビット単位でプログラム可能
・ ビット単位でプログラム可能な入力イネーブル
・ ビット単位でプログラム可能な入力レベル : 車載用 /CMOS- シュミットトリガ /TTL
・ ビット単位でプログラム可能なプルアップ抵抗
・ EMI を最適化するため , ビット単位でプログラム可能な出力駆動強度
パッケージ
・ プラスチック・LQFP, 120 ピン
フラッシュメモリ
・ 自動プログラミング , 組み込みアルゴリズムをサポート
・ 書込み / 消去 / 消去一時停止 / 再開コマンド
・ アルゴリズムの終了を示すフラグ
・ 消去サイクル回数 : 10,000 回
・ データ保持時間 : 20 年
・ 消去はセクタ単位で個別に実行可能
・ セクタ保護
・ フラッシュの内容を保護するフラッシュセキュリティ機能
・ フラッシュ消去中の低電圧検出
4
DS07-13803-2
MB96380 シリーズ
■ 品種構成
特徴
製品の種類
MB96V300B
MB96(F)38x
評価サンプル
フラッシュ製品：MB96F38x
マスク ROM 製品：MB9638x
製品オプション
YS
低電圧リセットが永続的にオン /1 系統クロック
RS
低電圧リセットを禁止できる /1 系統クロック
YW
低電圧リセットが永続的にオン /2 系統クロック
RW
低電圧リセットを禁止できる /2 系統クロック
TS
独立型 32 K バイトフラッシュ /
低電圧リセットが永続的にオン /
1 系統クロック
HS
独立型 32 K バイトフラッシュ /
低電圧リセットを禁止できる /
1 系統クロック
TW
独立型 32 K バイトフラッシュ /
低電圧リセットが永続的にオン /
2 系統クロック
HW
独立型 32 K バイトフラッシュ /
低電圧リセットを禁止できる /
2 系統クロック
NA
フラッシュ /ROM
RAM
128 K バイト
6 K バイト
MB96384Y*1, MB96384R*1
160 K バイト
8 K バイト
MB96385Y*1, MB96385R*1, MB96F385Y*1, MB96F385R*1
288 K バイト
16 K バイト
MB96F386Y, MB96F386R
416 K バイト
16 K バイト
576 K バイト
[ フラッシュ A：
544 K バイト ,
フラッシュ B：
32 K バイト ]
28 K バイト
832 K バイト
[ フラッシュ A：
544 K バイト ,
フラッシュ B：
288 K バイト ]
32 K バイト
MB96F387Y, MB96F387R
外部 RAM による
ROM/ フラッシュ
メモリの
エミュレーション ,
92 K バイト内部 RAM
MB96F388T*1, MB96F388H*1
MB96F389Y*1, MB96F389R*1,
BGA416
FPT-120P-M21
DMA
16 チャネル
7 チャネル
USART
10 チャネル
5 チャネル
IC
2 チャネル
1 チャネル
A/D コンバータ
40 チャネル
16 チャネル
パッケージ
2
A/D コンバータ基準電圧スイッチ
あり
MB96F386Y, MB96F386R, MB96F387Y,
MB96F387R 専用
6 チャネル +
1 チャネル (PPG 用 )
4 チャネル + 1 チャネル (PPG 用 )
16 ビットフリーランタイマ
4 チャネル
2 チャネル
16 ビットアウトプットコンペア
12 チャネル
4 チャネル
16 ビットインプットキャプチャ
12 チャネル
8 チャネル
16 ビットリロードタイマ
DS07-13803-2
5
MB96380 シリーズ
特徴
MB96V300B
MB96(F)38x
16 ビット
プログラマブルパルスジェネレータ
20 チャネル
8 チャネル
CAN インタフェース
5 チャネル
以下以外：2 チャネル
MB96384Y*1, MB96384R*1, MB96(F)385Y*1,
MB96(F)385R*1：1 チャネル
ステッピングモータコントローラ
6 チャネル
5 チャネル
外部割込み
16 チャネル
8 チャネル
マスク不可割込み
サウンドジェネレータ
LCD コントローラ
1 チャネル
2 チャネル
2 チャネル
4 COM × 72 SEG
4 COM × 65 SEG
1
リアルタイムクロック
I/O ポート
アラームコンパレータ
136
2 チャネル
サフィックス “W” 付きの品種番号には 94,
サフィックス “S” 付きの品種番号には 96
以下以外：2 チャネル
MB96384Y*1, MB96384R*1, MB96(F)385Y*1,
MB96(F)385R*1：1 チャネル
外部バスインタフェース
あり
チップセレクト
6 つの信号
クロック出力機能
2 チャネル
低電圧リセット
あり
オンチップ RC 発振器
あり
＊ 1: これらのデバイスは開発中であり , 仕様は暫定的なものです。開発途中のこれらの製品の仕様は , 予告なしに変更す
ることがあります。
6
DS07-13803-2
MB96380 シリーズ
■ ブロックダイヤグラム
MB96(F)38x のブロックダイヤグラム
AD00 ... AD15
A00 ... A23
ALE
RDX
WR(L)X, WRHX
HRQ
HAKX
NMI
RDY
ECLK
LBX, UBX
CS0 ... CS5, CS3_R
外部バス
インタフェース
16FX
CPU
CKOT0, CKOT1, CKOT1_R
CKOTX0, CKOTX1, CKOTX1_R
X0, X1
X0A, X1A *1
RSTX
MD0...MD2
割り込み
コントローラ
フラッシュ
メモリ A
フラッシュ
メモリ B *2
メモリパッチ
ユニット
クロックおよび
モード
コントローラ
16FX コアバス (CLKB)
SCL0
AVCC
AVSS
AVRH
AVRL/AVRH2 *4
AN0 ... AN15
ADTG
TIN2_R
TIN0 ... TIN3
TOT1_R, TOT2_R
TOT0 ... TOT3
FRCK0
FRCK0_R
IN0, IN1
IN0_R ... IN3_R
OUT0 ... OUT3
OUT0_R...OUT3_R
周辺
バスブリッジ
周辺
バスブリッジ
I2C
1 チャネル
周辺バス 2 (CLKP2)
SDA0
ウォッチドッグ
10 ビット ADC
16 チャネル
16 ビット
リロード
タイマ
4 チャネル
I/O タイマ 0
ICU 0/1/2/3
OCU 0/1/2/3
周辺バス 1 (CLKP1)
DMA
コントローラ
USART
5 チャネル
INT0 ... INT7
I/O タイマ 1
ICU 4/5/6/7
INT1_R ... INT7_R
外部
割り込み
V0 ... V3
COM0 ... COM3
SEG0 ... SEG64
LCD
コントローラ /
ドライバ
ブート ROM
電圧
レギュレータ
VCC
VSS
C
CAN
インタフェース
2 チャネル *3
サウンド
ジェネレータ
2 チャネル
TX0, TX1 *3
RX0, TX1 *3
SGO0, SGO1, SGO0_R, SGO1_R
SGA0, SGA1, SGA0_R, SGA1_R
SIN0...SIN2, SIN4, SIN5
SOT0...SOT2, SOT4, SOT5
SCK0...SCK2, SCK4, SCK5
アラーム
コンパレータ
2 チャネル *3
ALARM0
16 ビット PPG
8 チャネル
TTG0 ... TTG7
PPG0 ... PPG7
PPG0_R ... PPG5_R
RLT6
FRCK1
IN6 ... IN7
IN4_R ... IN7_R
RAM
ALARM1 *3
ステッパ
モータ
コントローラ
5 チャネル
PWM1M0 ... PWM1M4
PWM1P0 ... PWM1P4
PWM2M0 ... PWM2M4
PWM2P0 ... PWM2P4
DVCC
DVSS
リアルタイム
クロック
WOT
＊ 1：X0A, X1A は , サフィックス “W” 付きのデバイス上でのみ利用可能です。
＊ 2：フラッシュ B は , MB96F388, MB96F389 上でしか利用できません。
＊ 3：CAN1, ALARM1 は , MB96384, MB96(F)385 上では利用できません。
＊ 4：AVRH2 は , MB96F386, MB96F387 上でしか利用できません。
DS07-13803-2
7
MB96380 シリーズ
■ 端子配列図
Vcc
P00_2/INT5_R/RDY/SEG14
P00_1/INT4_R/WRHX/SEG13
P00_0/INT3_R/HAKX/SEG12
P12_7/INT1_R/HRQ/SEG11
P12_6/TOT2_R/A15/SEG10
P12_5/TIN2_R/A14/SEG9
P12_4/OUT3_R/A13/SEG8
P12_3/OUT2_R/A12/SEG7
P12_2/TOT1_R/A11/SEG6
P12_1/TIN1_R/A10/SEG5
P12_0/IN1_R/A09/SEG4
P11_7/IN0_R/A08/SEG3
P11_6/FRCK0_R/A07/SEG2
P11_5/PPG4_R/A06/SEG1
P11_4/PPG3_R/A05/SEG0
P11_3/PPG2_R/A04/COM3
P11_2/PPG1_R/A03/COM2
P11_1/PPG0_R/A02/COM1
P11_0/A01/COM0/CS5
RSTX
X1A/P04_1 *1
X0A/P04_0 *1
Vss
X1
X0
MD2
MD1
MD0
Vss
MB96(F)38x の端子配列図
91
90 89 88 87 86 85 84 83 82 81 80 79 78 77 76 75 74 73 72 71 70 69 68 67 66 65 64 63 62 61
60
92
59
93
58
94
57
95
56
96
55
97
54
98
53
99
52
100
51
101
50
102
49
LQFP - 120
103
104
48
47
105
46
106
45
Package code (mold)
FPT-120P-M21
107
108
109
44
43
42
110
41
111
40
112
39
113
38
114
37
115
36
116
35
117
34
118
33
119
32
120
2
3
4
5
6
7
8
31
9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30
Vss
C
P03_7/INT1/SIN1/CS0/A20/SEG40
P13_0/INT2/SOT1/CS1/A21/SEG41
P13_1/INT3/SCK1/CS2/A22/SEG42
P13_2/PPG0/TIN0/FRCK1/CS3/A23/SEG43
P13_3/PPG1/TOT0/WOT/UBX/SEG44
P13_4/SIN0/INT6/SEG45
P13_5/SOT0/ADTG/INT7/SEG46
P13_6/SCK0/CKOTX0/LBX/SEG47
P13_7/PPG2/CKOT0/CS4/SEG48
P04_4/PPG3/SDA0
P04_5/PPG4/SCL0
P06_0/AN0/SCK5/IN2_R/SEG49
P06_1/AN1/SOT5/IN3_R/SEG50
P06_2/AN2/INT5/SIN5/SEG51
P06_3/AN3/FRCK0/SEG52
P06_4/AN4/IN0/TTG0/TTG4/SEG53
P06_5/AN5/IN1/TTG1/TTG5/SEG54
P06_6/AN6/TIN1/IN4_R/SEG55
P06_7/AN7/TOT1/IN5_R/SEG56
AVcc
AVRH
1
Vcc
P10_3/PWM2M4/PPG7
P10_2/PWM2P4/SCK2/PPG6
P10_1/PWM1M4/SOT2/TOT3
P10_0/PWM1P4/SIN2/TIN3
P09_7/PWM2M3
DVss
DVcc
P09_6/PWM2P3
P09_5/PWM1M3
P09_4/PWM1P3
P09_3/PWM2M2
P09_2/PWM2P2
P09_1/PWM1M2
P09_0/PWM1P2
P08_7/PWM2M1
P08_6/PWM2P1
P08_5/PWM1M1
DVss
DVcc
P08_4/PWM1P1
P08_3/PWM2M0
P08_2/PWM2P0
P08_1/PWM1M0
P08_0/PWM1P0
P05_7/AN15/TOT2/SGA1_R/SEG64
P05_6/AN14/TIN2/SGO1_R/SEG63
P05_5/AN13/TX1/SEG62 *3
P05_4/AN12/RX1/INT2_R/SEG61 *3
Vss
AVRL/AVRH2 *4
AVss
P05_0/AN8/ALARM0/SEG57
P05_1/AN9/ALARM1/SEG58 *2
P05_2/AN10/OUT2/SGO1/SEG59
P05_3/AN11/OUT3/SGA1/SEG60
Vcc
Vss
P00_3/INT6_R/A00/CS3_R/SEG15
P00_4/INT7_R/ALE/SEG16
P00_5/TTG2/TTG6/IN6/RDX/SEG17
P00_6/TTG3/IN7/WR(L)X/TTG7/SEG18
P00_7/SGO0/ECLK/SEG19
P01_0/SGA0/AD00/SEG20
P01_1/OUT0/CKOT1/AD01/SEG21
P01_2/OUT1/CKOTX1/AD02/SEG22
P01_3/PPG5/AD03/SEG23
P01_4/AD04/SIN4/SEG24
P01_5/AD05/SOT4/SEG25
P01_6/AD06/SCK4/SEG26
P01_7/CKOTX1_R/AD07/SEG27
P02_0/CKOT1_R/AD08/SEG28
P02_1/IN6_R/AD09/SEG29
P02_2/IN7_R/AD10/SEG30
P02_3/SGO0_R/AD11/SEG31
P02_4/SGA0_R/AD12/SEG32
P02_5/OUT0_R/AD13/SEG33
P02_6/OUT1_R/AD14/SEG34
P02_7/PPG5_R/AD15/SEG35
P03_0/V0/A16/SEG36
P03_1/V1/A17/SEG37
P03_2/V2/A18/SEG38
P03_3/V3/A19/SEG39
P03_4/INT4/RX0
P03_5/TX0
P03_6/NMI/INT0
Vcc
(FPT-120P-M21)
＊ 1： サフィックスが “W” のデバイス：X0A, X1A
サフィックスが “S” のデバイス：P04_0, P04_1
＊ 2： アラーム 1 は , MB96384, MB96(F)385 上では利用できません。
＊ 3： TX1, RX1 はそれぞれ , MB96384, MB96(F)385 上では利用できません。
＊ 4： AVRH2 は , MB96F386, MB96F387 上でしか利用できません。
8
DS07-13803-2
MB96380 シリーズ
■ 端子機能説明
端子機能説明 (1/2)
端子記号
機能
説明
ADn
外部バス
ADTG
ADC
A/D コンバータのトリガ入力
ALARMn
アラームコンパレータ
アラームコンパレータ n 入力
ALE
外部バス
外部バスのアドレスラッチイネーブル出力
An
外部バス
外部バス非多重化アドレス出力
ANn
ADC
A/D コンバータのチャネル n 入力
AVCC
電源
アナログ回路電源
AVRH
ADC
A/D コンバータ高基準電圧入力
AVRH2
ADC
代替 A/D コンバータ高基準電圧入力
AVRL
ADC
A/D コンバータ低基準電圧入力
AVSS
電源
アナログ回路電源
C
電圧レギュレータ
内部制御電源安定化コンデンサ端子
CKOTn
クロック出力機能
クロック出力機能 n 出力
CKOTn_R
クロック出力機能
再配置クロック出力機能 n 出力
CKOTXn
クロック出力機能
クロック出力機能 n 反転出力
CKOTXn_R
クロック出力機能
再配置クロック出力機能 n 反転出力
COMn
LCD
ECLK
外部バス
外部バスクロック出力
CSn
外部バス
外部バスチップセレクト n 出力
CSn_R
外部バス
再配置外部バスチップセレクト n 出力
DVCC
電源
FRCKn
フリーランタイマ
フリーランタイマ n 入力
FRCKn_R
フリーランタイマ
再配置フリーランタイマ n 入力
HAKX
外部バス
外部バスホールドアクノリッジ
HRQ
外部バス
外部バスホールド要求
INn
ICU
インプットキャプチャユニット n 入力
INn_R
ICU
再配置インプットキャプチャユニット n 入力
INTn
外部割込み
外部割込み n 入力
INTn_R
外部割込み
再配置外部割込み n 入力
LBX
外部バス
外部バスインタフェース ( 非多重化モード ) データ
入力 / 出力 外部バスインタフェース ( 多重化モード ) の
アドレス出力およびデータ入力 / 出力
LCD COM 端子
SMC 端子電源
外部バスインタフェース下位バイト選択ストローブ出力
（続く）
DS07-13803-2
9
MB96380 シリーズ
端子機能説明 (2/3)
端子記号
機能
説明
MDn
コア
NMI
外部割込み
OUTn
OCU
出力コンペアユニット n 波形出力
OUTn_R
OCU
再配置出力コンペアユニット n 波形出力
Pxx_n
GPIO
汎用入出力
PPGn
PPG
プログラマブルパルスジェネレータ n 出力
PPGn_R
PPG
再配置プログラマブルパルスジェネレータ n 出力
PWMn
SMC
SMC PWM 高電流
RDX
外部バス
外部バスインタフェースリードストローブ出力
RDY
外部バス
外部バスインタフェース外部待ち状態要求入力
RSTX
コア
リセット入力
RXn
CAN
CAN インタフェース n RX 入力
SCKn
USART
SCLn
I2C
I2C インタフェース n クロック I/O 入力 / 出力
SDAn
I2C
I2C インタフェース n シリアルデータ I/O 入力 / 出力
SEGn
LCD
SGA
サウンドジェネレータ
SG 振幅出力
SGO
サウンドジェネレータ
SG サウンド / トーン出力
SGA_R
サウンドジェネレータ
再配置 SG 振幅出力
SGO_R
サウンドジェネレータ
再配置 SG サウンド / トーン出力
SINn
USART
USART n シリアルデータ入力
SOTn
USART
USART n シリアルデータ出力
TINn
リロードタイマ
リロードタイマ n イベント入力
TINn_R
リロードタイマ
再配置リロードタイマ n イベント入力
TOTn
リロードタイマ
リロードタイマ n 出力
TOTn_R
リロードタイマ
再配置リロードタイマ n 出力
TTGn
PPG
プログラマブルパルスジェネレータ n トリガ入力
TXn
CAN
CAN インタフェース n TX 出力
UBX
外部バス
Vn
LCD
LCD 電圧基準
VCC
電源
電源
VSS
電源
電源
動作モードを指定するための入力端子
マスク不可割込み入力
USART n シリアルクロック入力 / 出力
LCD セグメント n
外部バスインタフェース上位バイト選択ストローブ出力
（続く）
10
DS07-13803-2
MB96380 シリーズ
（続き）
端子機能説明 (3/3)
端子記号
機能
WOT
RTC
WRHX
外部バス
外部バス上位バイトライトストローブ出力
WRLX/WRX
外部バス
外部バス下位バイト / ワードライトストローブ出力
X0
クロック
発振入力
X0A
クロック
サブクロック発振入力 ( サフィックス “W” のデバイス専用 )
X1
クロック
発振出力
X1A
クロック
サブクロック発振出力 ( サフィックス “W” のデバイス専用 )
DS07-13803-2
説明
リアルタイマクロック出力
11
MB96380 シリーズ
■ 端子回路形式
端子回路形式 (1/2)
FPT-120P-M21
端子番号
回路形式 ＊ 1
1
電源
2
F
3 ∼ 11
J
12, 13
N
14 ∼ 21
K
22
電源
23 ∼ 24
G
25
電源
26 ∼ 29
K
30, 31
電源
32 ∼ 35
K
36 ∼ 40
M
41, 42
電源
43 ∼ 52
M
53, 54
電源
55 ∼ 59
M
60, 61
電源
62 ∼ 64
C
65, 66
A
67
電源
68, 69
B*2
68, 69
H*3
70
E
71 ∼ 89
J
90 ∼ 91
電源
92 ∼ 112
J
113 ∼ 116
L
12
DS07-13803-2
MB96380 シリーズ
端子回路形式 (1/2)
FPT-120P-M21
端子番号
回路形式 ＊ 1
117 ∼ 119
H
120
電源
＊ 1：入出力回路形式の詳細については , 「■ 入出力回路形式」を参照してください。
＊ 2：サフィックスが “W” のデバイス
＊ 3：サフィックス “W” がないデバイス
DS07-13803-2
13
MB96380 シリーズ
■ 入出力回路形式
形式
回路
備考
X1
R
A
0
Xout
MRFBE
1
高速発振回路
・ 発振モード (X0/X1 端子に接続された外部水晶
または外部振動子 ) と高速外部クロック入力
(FCI) モード (X0 端子に接続された外部クロッ
ク ) との間でプログラマブル
・ プログラマブル帰還抵抗 = 約 2 × 0.5 MΩ。
帰還抵抗は , 発振器が使用禁止または FCI モー
ドのときに中央で接地されます。
FCI
R
X0
FCI または osc 禁止
Xout
X1A
低速発振回路
・ プログラマブル帰還抵抗 = 約 2 × 5 MΩ。帰還
抵抗は , 発振器が使用禁止のときに中央で接
地されます。
R
B
SRFBE
R
X0A
osc 禁止
C
・ マスク ROM および評価用品
CMOS ヒステリシス入力端子
ヒステリシス ・ フラッシュデバイス
入力
CMOS 入力端子
R
・ CMOS ヒステリシス入力端子
・ プルアップ抵抗値：約 50 kΩ
E
プルアップ
抵抗値
R
ヒステリシス
入力
・ 電源入力保護回路
F
14
DS07-13803-2
MB96380 シリーズ
形式
回路
備考
ANE
G
AVR
ANE
プルアップ制御
Pout
Nout
・ 保護回路付きの A/D コンバータ基準 +
(AVRH/AVRH2) 電源入力端子
・ フラッシュデバイスには , 端子 AVRH/AVRH2
の VCC に対する保護回路がありません。
・ AVRH 基準スイッチをもたないデバイスには ,
AVRL 端子用のアナログスイッチがありませ
ん。
・ CMOS レベル出力 ( プログラマブル IOL =
5 mA, IOH = -5 mA および IOL = 2 mA, IOH = -2 mA)
・ 入力シャットダウン機能付きの 2 つの異なる
CMOS ヒステリシス入力
・ 入力シャットダウン機能付きのオートモー
ティブ入力
・ 入力シャットダウン機能付きの TTL 入力
・ プログラマブルプルアップ抵抗：約 50 kΩ
R
H
ヒステリシス入力
入力シャットダウンの
ためのスタンドバイ制御
入力シャットダウンの
ためのスタンドバイ制御
ヒステリシス入力
入力シャットダウンの
ためのスタンドバイ制御
オートモーティブ
入力
入力シャットダウンの
ためのスタンドバイ制御
TTL 入力
プルアップ制御
Pout
Nout
R
J
入力シャットダウンの
ためのスタンドバイ制御
入力シャットダウンの
ためのスタンドバイ制御
入力シャットダウンの
ためのスタンドバイ制御
入力シャットダウンの
ためのスタンドバイ制御
・ CMOS レベル出力 ( プログラマブル IOL =
5 mA, IOH = -5 mA および IOL = 2 mA, IOH = -2 mA)
・ 入力シャットダウン機能付きの 2 つの異なる
CMOS ヒステリシス入力
・ 入力シャットダウン機能付きのオートモー
ティブ入力
・ 入力シャットダウン機能付きの TTL 入力
・ プログラマブルプルアップ抵抗：約 50 kΩ
・ SEG または COM 出力
ヒステリシス入力
ヒステリシス入力
オートモーティブ
入力
TTL 入力
SEG, COM 出力
DS07-13803-2
15
MB96380 シリーズ
形式
回路
備考
プルアップ制御
Pout
Nout
R
K
ヒステリシス入力
入力シャットダウンの
ためのスタンドバイ制御
・ CMOS レベル出力 ( プログラマブル IOL =
5 mA, IOH = -5 mA および IOL = 2 mA, IOH = -2 mA)
・ 入力シャットダウン機能付きの 2 つの異なる
CMOS ヒステリシス入力
・ 入力シャットダウン機能付きのオートモー
ティブ入力
・ 入力シャットダウン機能付きの TTL 入力
・ プログラマブルプルアップ抵抗：約 50 kΩ
・ アナログ入力
・ SEG 出力
ヒステリシス入力
入力シャットダウンの
ためのスタンドバイ制御
オートモーティブ
入力
入力シャットダウンの
ためのスタンドバイ制御
TTL 入力
入力シャットダウンの
ためのスタンドバイ制御
アナログ入力
SEG 出力
プルアップ制御
Pout
Nout
R
L
入力シャットダウン
のためのスタンドバイ
制御
入力シャットダウン
のためのスタンドバイ
制御
入力シャットダウン
のためのスタンドバイ
制御
入力シャットダウン
のためのスタンドバイ
制御
ヒステリシス入力
・ CMOS レベル出力 ( プログラマブル IOL =
5 mA, IOH = -5 mA および IOL = 2 mA, IOH = -2 mA)
・ 入力シャットダウン機能付きの 2 つの異なる
CMOS ヒステリシス入力
・ 入力シャットダウン機能付きのオートモー
ティブ入力
・ 入力シャットダウン機能付きの TTL 入力
・ プログラマブルプルアップ抵抗：約 50 kΩ
・ アナログ入力
・ Vx 入力
・SEG 出力
ヒステリシス入力
オートモーティブ
入力
TTL 入力
アナログ入力
SEG 出力
Vx 入力
16
DS07-13803-2
MB96380 シリーズ
形式
回路
備考
プルアップ制御
Pout
Nout
R
M
・ CMOS レベル出力 ( プログラマブル IOL =
5 mA, IOH = -5 mA および IOL = 2 mA, IOH =
-2 mA, IOL = 30 mA, IOH = -30 mA)
・ 入力シャットダウン機能付きの 2 つの異なる
CMOS ヒステリシス入力
・ 入力シャットダウン機能付きのオートモー
ティブ入力
・ 入力シャットダウン機能付きの TTL 入力
・ プログラマブルプルアップ抵抗：約 50 kΩ
ヒステリシス入力
入力シャットダウンの
ためのスタンドバイ制御
ヒステリシス入力
入力シャットダウンの
ためのスタンドバイ制御
オートモーティブ
入力
入力シャットダウンの
ためのスタンドバイ制御
TTL 入力
入力シャットダウンの
ためのスタンドバイ制御
プルアップ制御
Pout
Nout
・ CMOS レベル出力 (IOL = 3 mA, IOH = -3 mA)
・ 入力シャットダウン機能付きの 2 つの異なる
CMOS ヒステリシス入力
・ 入力シャットダウン機能付きのオートモー
ティブ入力
・ 入力シャットダウン機能付きの TTL 入力
・ プログラマブルプルアップ抵抗：約 50 kΩ
R
N
入力シャットダウンの
ためのスタンドバイ制御
入力シャットダウンの
ためのスタンドバイ制御
入力シャットダウンの
ためのスタンドバイ制御
入力シャットダウンの
ためのスタンドバイ制御
DS07-13803-2
ヒステリシス入力
ヒステリシス入力
オートモーティブ
入力
TTL 入力
17
MB96380 シリーズ
■ メモリマップ
MB96V300B
MB96(F)38x
エミュレーション
ROM
ユーザ ROM /
外部バス
外部バス
ブート ROM
ブート ROM
FF:FFFFH
外部バス *4
DE:0000H
10:0000H
0F:E000H
予約
0E:0000H
予約
外部 RAM
02:0000H
内部 RAM
バンク 1
RAMEND1*2
RAMSTART12
01:0000H
ROM/RAM ミラー
予約
内部 RAM
バンク 1
予約
RAM の使用可否は ,
デバイスによって
異なります。
ROM/RAM ミラー
00:8000H
内部 RAM
内部 RAM
RAMSTART0*2
バンク 0
予約
外部バスエンド
アドレス *2
外部バス
RAMSTART0*3
00:0C00H
バンク 0
外部バス
周辺
周辺
GPR*1
GPR*1
DMA
DMA
00:00F0H
外部バス
外部バス
00:0000H
周辺
周辺
00:0380H
00:0180H
00:0100H
*1: 未使用の GPR バンクは RAM 領域として使用できます。
*2: 外部バスエンドアドレスと RAMSTART/END アドレスについては次ページの表を参照してください。
*3: 評価用デバイスの RAMSTART0 は , エミュレートしたデバイスの設計によって異なります。
*4: ユーザ ROM の詳細については , 次ページ以降の「■ フラッシュデバイスのユーザ ROM メモリマップ」
を参照してください。
外部バス領域および DMA 領域は , デバイスに対応するリソースが組み込まれている場合にのみ使用可能と
なります。
RAM と ROM の使用可能な領域はデバイス構成によって異なります。
18
DS07-13803-2
MB96380 シリーズ
■ RAMSTART/END と外部バスエンドアドレス
デバイス
バンク 0
バンク 1
外部バスエンド RAMSTART0
RAM サイズ RAM サイズ
アドレス
RAMSTART1
RAMEND1
MB96384
6 K バイト
-
00:61FFH
00:6A40H
-
-
MB96385/F385
8 K バイト
-
00:61FFH
00:6240H
-
-
MB96F386,
MB96F387
16 K バイト
-
00:41FFH
00:4240H
-
-
MB96F388
28 K バイト
-
00:11FFH
00:1240H
-
-
MB96F389
28 K バイト
4 K バイト
00:11FFH
00:1240H
01:8000H
01:8FFFH
DS07-13803-2
19
MB96380 シリーズ
■ フラッシュデバイスのユーザ ROM メモリマップ
オータナティブモード フラッシュメモリ
CPU アドレス
モードアドレス
FF:FFFFH
FF:0000H
FE:FFFFH
FE:0000H
FD:FFFFH
FD:0000H
FC:FFFFH
FC:0000H
FB:FFFFH
FB:0000H
FA:FFFFH
FA:0000H
F9:FFFFH
F9:0000H
F8:FFFFH
F8:0000H
F7:FFFFH
F7:0000H
F6:FFFFH
F6:0000H
F5:FFFFH
F5:0000H
F4:FFFFH
F4:0000H
F3:FFFFH
F3:0000H
F2:FFFFH
F2:0000H
F1:FFFFH
F1:0000H
F0:FFFFH
F0:0000H
E0:FFFFH
3F:FFFFH
3F:0000H
3E:FFFFH
3E:0000H
3D:FFFFH
3D:0000H
3C:FFFFH
3C:0000H
3B:FFFFH
3B:0000H
3A:FFFFH
3A:0000H
39:FFFFH
39:0000H
38:FFFFH
38:0000H
37:FFFFH
37:0000H
36:FFFFH
36:0000H
35:FFFFH
35:0000H
34:FFFFH
34:0000H
33:FFFFH
33:0000H
32:FFFFH
32:0000H
31:FFFFH
31:0000H
30:FFFFH
30:0000H
E0:0000H
DF:FFFFH
DF:8000H
DF:7FFFH
DF:6000H
DF:5FFFH
DF:4000H
DF:3FFFH
DF:2000H
DF:1FFFH
DF:0000H
DE:FFFFH
DE:0000H
1F:7FFFH
1F:6000H
1F:5FFFH
1F:4000H
1F:3FFFH
1F:2000H
1F:1FFFH
1F:0000H
MB96F385R
MB96F385Y
MB96F386R
MB96F386Y
MB96F387R
MB96F387Y
フラッシュサイズ
160 K バイト
フラッシュサイズ
288 K バイト
フラッシュサイズ
416 K バイト
S39 - 64K
S38 - 64K
S39 - 64K
S38 - 64K
S37 - 64K
S36 - 64K
S39 - 64K
S38 - 64K
S37 - 64K
S36 - 64K
S35 - 64K
S34 - 64K
フラッシュ
A
外部バス
外部バス
外部バス
予約
予約
予約
SA3 - 8K
SA2 - 8K
SA1 - 8K
SA0 - 8K *1
SA3 - 8K
SA2 - 8K
SA1 - 8K
SA0 - 8K *1
SA3 - 8K
SA2 - 8K
SA1 - 8K
SA0 - 8K *1
予約
予約
予約
フラッシュ
A
*1: セクタ SA0 は CPU アドレス DF:0000H - DF:007FH の ROM 構成ブロック RCBA を含みます。
20
DS07-13803-2
MB96380 シリーズ
オータナティブモード フラッシュメモリ
CPU アドレス
モードアドレス
FF:FFFFH
FF:0000H
FE:FFFFH
FE:0000H
FD:FFFFH
FD:0000H
FC:FFFFH
FC:0000H
FB:FFFFH
FB:0000H
FA:FFFFH
FA:0000H
F9:FFFFH
F9:0000H
F8:FFFFH
F8:0000H
F7:FFFFH
F7:0000H
F6:FFFFH
F6:0000H
F5:FFFFH
F5:0000H
F4:FFFFH
F4:0000H
F3:FFFFH
F3:0000H
F2:FFFFH
F2:0000H
F1:FFFFH
F1:0000H
F0:FFFFH
F0:0000H
E0:FFFFH
3F:FFFFH
3F:0000H
3E:FFFFH
3E:0000H
3D:FFFFH
3D:0000H
3C:FFFFH
3C:0000H
3B:FFFFH
3B:0000H
3A:FFFFH
3A:0000H
39:FFFFH
39:0000H
38:FFFFH
38:0000H
37:FFFFH
37:0000H
36:FFFFH
36:0000H
35:FFFFH
35:0000H
34:FFFFH
34:0000H
33:FFFFH
33:0000H
32:FFFFH
32:0000H
31:FFFFH
31:0000H
30:FFFFH
30:0000H
E0:0000H
DF:FFFFH
DF:8000H
DF:7FFFH
DF:6000H
DF:5FFFH
DF:4000H
DF:3FFFH
DF:2000H
DF:1FFFH
DF:0000H
DE:FFFFH
DE:8000H
DE:7FFFH
DE:6000H
DE:5FFFH
DE:4000H
DE:3FFFH
DE:2000H
DE:1FFFH
DE:0000H
1F:7FFFH
1F:6000H
1F:5FFFH
1F:4000H
1F:3FFFH
1F:2000H
1F:1FFFH
1F:0000H
1E:7FFFH
1E:6000H
1E:5FFFH
1E:4000H
1E:3FFFH
1E:2000H
1E:1FFFH
1E:0000H
MB96F388T
MB96F388H
MB96F389R
MB96F389Y
フラッシュサイズ
576 K バイト
フラッシュサイズ
832 K バイト
S39 - 64K
S38 - 64K
S37 - 64K
S36 - 64K
S35 - 64K
S34 - 64K
S33 - 64K
S32 - 64K
S39 - 64K
S38 - 64K
S37 - 64K
S36 - 64K
S35 - 64K
S34 - 64K
S33 - 64K
S32 - 64K
S31 - 64K
S30 - 64K
S29 - 64K
S28 - 64K
フラッシュ
A
フラッシュ
B
外部バス
外部バス
予約
予約
SA3 - 8K
SA2 - 8K
SA1 - 8K
SA0 - 8K *1
SA3 - 8K
SA2 - 8K
SA1 - 8K
SA0 - 8K *1
予約
予約
SB3 - 8K
SB2 - 8K
SB1 - 8K
SB0 - 8K *2
SB3 - 8K
SB2 - 8K
SB1 - 8K
SB0 - 8K *2
フラッシュ
A
フラッシュ
B
*1: セクタ SA0 は CPU アドレス DF:0000H - DF:007FH の ROM 構成ブロック RCBA を含みます。
*2: セクタ SB0 は CPU アドレス DE:0000H - DE:002FH の ROM 構成ブロック RCBB を含みます。
DS07-13803-2
21
MB96380 シリーズ
■ マスク ROM デバイスのユーザ ROM メモリマップ
CPU アドレス
MB96384
MB96385
ROM サイズ
128K バイト
ROM サイズ
160 K バイト
128 K ROM
128 K ROM
外部バス
外部バス
FF:FFFFH
FF:0000H
FE:FFFFH
FE:0000H
FD:FFFFH
E0:0000H
DF:FFFFH
DF:8000H
DF:7FFFH
予約
予約
32 K ROM
DF:0080H
DF:007FH
DF:0000H
DE:FFFFH
DE:0000H
22
ROM 構成ブロック
RCB
ROM 構成ブロック
RCB
予約
予約
DS07-13803-2
MB96380 シリーズ
■ シリアルプログラミング通信インタフェース
フラッシュシリアルプログラミング用の USART 端子 (MD[2:0] ＝ 010, シリアル通信モード )
MB96F38x
端子番号
USART 番号
通常機能
LQFP-120
8
9
SIN0
USART0
SOT0
10
SCK0
3
SIN1
4
USART1
SOT1
5
SCK1
56
SIN2
57
58
USART2
SOT2
SCK2
（注意事項）ハンドシェイク用端子が必要な場合には , 少なくとも端子 88 の端子 P00_1 をサポートすることをお勧めしま
す。
ツールがハンドシェイクを使用するが , P00_1 が顧客のアプリケーションで使用できない場合は、ツールの
マニュアルを確認するか , ツールベンダにお問い合わせのうえ , ほかのハンドシェイク用端子の有無を確認
するようお勧めします。
DS07-13803-2
23
MB96380 シリーズ
■ I/O マップ
I/O マップ MB96(F)38x ( １ / ２６ )
アドレス
24
レジスタ
略称 8 ビット
アクセス
略称 16 ビット
アクセス
アクセス
000000H
I/O ポート P00 - ポートデータレジスタ
PDR00
-
R/W
000001H
I/O ポート P01 - ポートデータレジスタ
PDR01
-
R/W
000002H
I/O ポート P02 - ポートデータレジスタ
PDR02
-
R/W
000003H
I/O ポート P03 - ポートデータレジスタ
PDR03
-
R/W
000004H
I/O ポート P04 - ポートデータレジスタ
PDR04
-
R/W
000005H
I/O ポート P05 - ポートデータレジスタ
PDR05
-
R/W
000006H
I/O ポート P06 - ポートデータレジスタ
PDR06
-
R/W
000007H
予約
-
-
-
000008H
I/O ポート P08 - ポートデータレジスタ
PDR08
-
R/W
000009H
I/O ポート P09 - ポートデータレジスタ
PDR09
-
R/W
00000AH
I/O ポート P10 - ポートデータレジスタ
PDR10
-
R/W
00000BH
I/O ポート P11 - ポートデータレジスタ
PDR11
-
R/W
00000CH
I/O ポート P12 - ポートデータレジスタ
PDR12
-
R/W
00000DH
I/O ポート P13 - ポートデータレジスタ
PDR13
-
R/W
00000EH000017H
予約
-
-
-
000018H
ADC0 - コントロールステータスレジスタ下位
ADCSL
ADCS
R/W
000019H
ADC0 - コントロールステータスレジスタ上位
ADCSH
-
R/W
00001AH
ADC0 - データレジスタ下位
ADCRL
ADCR
R
00001BH
ADC0 - データレジスタ上位
ADCRH
-
R
00001CH
ADC0 - 設定レジスタ
-
ADSR
R/W
00001DH
ADC0 - 設定レジスタ
-
-
R/W
00001EH
ADC0 - 拡張構成レジスタ
ADECR
-
R/W
00001FH
予約
-
-
-
000020H
FRT0 - フリーランタイマデータレジスタ
-
TCDT0
R/W
000021H
FRT0 - フリーランタイマデータレジスタ
-
-
R/W
000022H
FRT0 - フリーランタイマコントロールステータス
レジスタ下位
TCCSL0
TCCS0
R/W
000023H
FRT0 - フリーランタイマコントロールステータス
レジスタ上位
TCCSH0
-
R/W
000024H
FRT1 - フリーランタイマデータレジスタ
-
TCDT1
R/W
000025H
FRT1 - フリーランタイマデータレジスタ
-
-
R/W
000026H
FRT1 - フリーランタイマコントロールステータス
レジスタ下位
TCCSL1
TCCS1
R/W
000027H
FRT1 - フリーランタイマコントロールステータス
レジスタ上位
TCCSH1
-
R/W
DS07-13803-2
MB96380 シリーズ
I/O マップ MB96(F)38x ( ２ / ２６ )
アドレス
レジスタ
略称 8 ビット
アクセス
略称 16 ビット
アクセス
アクセス
000028H
OCU0 - アウトプットコンペア制御ステータス
OCS0
-
R/W
000029H
OCU1 - アウトプットコンペア制御ステータス
OCS1
-
R/W
00002AH
OCU0 - コンペアレジスタ
-
OCCP0
R/W
00002BH
OCU0 - コンペアレジスタ
-
-
R/W
00002CH
OCU1 - コンペアレジスタ
-
OCCP1
R/W
00002DH
OCU1 - コンペアレジスタ
-
-
R/W
00002EH
OCU2 - アウトプットコンペア制御ステータス
OCS2
-
R/W
00002FH
OCU3 - アウトプットコンペア制御ステータス
OCS3
-
R/W
000030H
OCU2 - コンペアレジスタ
-
OCCP2
R/W
000031H
OCU2 - コンペアレジスタ
-
000032H
OCU3 - コンペアレジスタ
-
OCCP3
R/W
000033H
OCU3 - コンペアレジスタ
-
-
R/W
000034H00003FH
予約
-
-
-
000040H
ICU0/ICU1 - コントロールステータスレジスタ
ICS01
-
R/W
000041H
ICU0/ICU1 - エッジレジスタ
ICE01
-
R/W
000042H
ICU0 - キャプチャレジスタ下位
IPCPL0
IPCP0
R
000043H
ICU0 - キャプチャレジスタ上位
IPCPH0
-
R
000044H
ICU1 - キャプチャレジスタ下位
IPCPL1
IPCP1
R
000045H
ICU1 - キャプチャレジスタ上位
IPCPH1
-
R
000046H
ICU2/ICU3 - コントロールステータスレジスタ
ICS23
-
R/W
000047H
ICU2/ICU3 - エッジレジスタ
ICE23
-
R/W
000048H
ICU2 - キャプチャレジスタ下位
IPCPL2
IPCP2
R
000049H
ICU2 - キャプチャレジスタ上位
IPCPH2
-
R
00004AH
ICU3 - キャプチャレジスタ下位
IPCPL3
IPCP3
R
00004BH
ICU3 - キャプチャレジスタ上位
IPCPH3
-
R
00004CH
ICU4/ICU5 - コントロールステータスレジスタ
ICS45
-
R/W
00004DH
ICU4/ICU5 - エッジレジスタ
ICE45
-
R/W
00004EH
ICU4 - キャプチャレジスタ下位
IPCPL4
IPCP4
R
00004FH
ICU4 - キャプチャレジスタ上位
IPCPH4
-
R
000050H
ICU5 - キャプチャレジスタ下位
IPCPL5
IPCP5
R
000051H
ICU5 - キャプチャレジスタ上位
IPCPH5
-
R
000052H
ICU6/ICU7 - コントロールステータスレジスタ
ICS67
-
R/W
000053H
ICU6/ICU7 - エッジレジスタ
ICE67
-
R/W
000054H
ICU6 - キャプチャレジスタ下位
IPCPL6
IPCP6
R
000055H
ICU6 - キャプチャレジスタ上位
IPCPH6
-
R
DS07-13803-2
R/W
25
MB96380 シリーズ
I/O マップ MB96(F)38x ( ３ / ２６ )
アドレス
26
レジスタ
略称 8 ビット
アクセス
略称 16 ビット
アクセス
アクセス
000056H
ICU7 - キャプチャレジスタ下位
IPCPL7
IPCP7
R
000057H
ICU7 - キャプチャレジスタ上位
IPCPH7
-
R
000058H
EXTINT0 - 外部割込み許可レジスタ
ENIR0
-
R/W
000059H
EXTINT0 - 外部割込み割込み要求レジスタ
EIRR0
-
R/W
00005AH
EXTINT0 - 外部割込みレベル選択下位
ELVRL0
ELVR0
R/W
00005BH
EXTINT0 - 外部割込みレベル選択上位
ELVRH0
-
R/W
00005CH00005FH
予約
-
-
-
000060H
RLT0 - タイマコントロールステータスレジスタ下位
TMCSRL0
TMCSR0
R/W
000061H
RLT0 - タイマコントロールステータスレジスタ上位
TMCSRH0
-
R/W
000062H
RLT0 - リロードレジスタ - 書込み用
-
TMRLR0
W
000062H
RLT0 - リロードレジスタ - 読出し用
-
TMR0
R
000063H
RLT0 - リロードレジスタ - 書込み用
-
-
W
000063H
RLT0 - リロードレジスタ - 読出し用
-
-
R
000064H
RLT1 - タイマコントロールステータスレジスタ下位
TMCSRL1
TMCSR1
R/W
000065H
RLT1 - タイマコントロールステータスレジスタ上位
TMCSRH1
-
R/W
000066H
RLT1 - リロードレジスタ - 書込み用
-
TMRLR1
W
000066H
RLT1 - リロードレジスタ - 読出し用
-
TMR1
R
000067H
RLT1 - リロードレジスタ - 書込み用
-
-
W
000067H
RLT1 - リロードレジスタ - 読出し用
-
-
R
000068H
RLT2 - タイマコントロールステータスレジスタ下位
TMCSRL2
TMCSR2
R/W
000069H
RLT2 - タイマコントロールステータスレジスタ上位
TMCSRH2
-
R/W
00006AH
RLT2 - リロードレジスタ - 書込み用
-
TMRLR2
W
00006AH
RLT2 - リロードレジスタ - 読出し用
-
TMR2
R
00006BH
RLT2 - リロードレジスタ - 書込み用
-
-
W
00006BH
RLT2 - リロードレジスタ - 読出し用
00006CH
RLT3 - タイマコントロールステータスレジスタ下位
TMCSRL3
TMCSR3
R/W
00006DH
RLT3 - タイマコントロールステータスレジスタ上位
TMCSRH3
-
R/W
00006EH
RLT3 - リロードレジスタ - 書込み用
-
TMRLR3
W
00006EH
RLT3 - リロードレジスタ - 読出し用
-
TMR3
R
00006FH
RLT3 - リロードレジスタ - 書込み用
-
-
W
00006FH
RLT3 - リロードレジスタ - 読出し用
-
R
000070H
RLT6 - タイマコントロールステータスレジスタ下位
(PPG 専用 RLT)
TMCSRL6
TMCSR6
R/W
000071H
RLT6 - タイマコントロールステータスレジスタ上位
(PPG 専用 RLT)
TMCSRH6
-
R/W
000072H
RLT6 - リロードレジスタ (PPG 専用 RLT) - 書込み用
-
TMRLR6
W
R
DS07-13803-2
MB96380 シリーズ
I/O マップ MB96(F)38x ( ４ / ２６ )
アドレス
レジスタ
略称 8 ビット
アクセス
略称 16 ビット
アクセス
アクセス
000072H
RLT6 - リロードレジスタ (PPG 専用 RLT) - 読出し用
-
TMR6
R
000073H
RLT6 - リロードレジスタ (PPG 専用 RLT) - 書込み用
-
-
W
000073H
RLT6 - リロードレジスタ (PPG 専用 RLT) - 読出し用
-
-
R
000074H
PPG3-PPG0 - 汎用制御レジスタ 1 下位
GCN1L0
GCN10
R/W
000075H
PPG3-PPG0 - 汎用制御レジスタ 1 上位
GCN1H0
-
R/W
000076H
PPG3-PPG0 - 汎用制御レジスタ 2 下位
GCN2L0
GCN20
R/W
000077H
PPG3-PPG0 - 汎用制御レジスタ 2 上位
GCN2H0
-
R/W
000078H
PPG0 - タイマレジスタ
-
PTMR0
R
000079H
PPG0 - タイマレジスタ
-
-
R
00007AH
PPG0 - 周期設定レジスタ
-
PCSR0
W
00007BH
PPG0 - 周期設定レジスタ
-
-
W
00007CH
PPG0 - デューティ周期レジスタ
-
PDUT0
W
00007DH
PPG0 - デューティ周期レジスタ
-
-
W
00007EH
PPG0 - コントロールステータスレジスタ下位
PCNL0
PCN0
R/W
00007FH
PPG0 - コントロールステータスレジスタ上位
PCNH0
-
R/W
000080H
PPG1 - タイマレジスタ
-
PTMR1
R
000081H
PPG1 - タイマレジスタ
-
-
R
000082H
PPG1 - 周期設定レジスタ
-
PCSR1
W
000083H
PPG1 - 周期設定レジスタ
-
-
W
000084H
PPG1 - デューティ周期レジスタ
-
PDUT1
W
000085H
PPG1 - デューティ周期レジスタ
-
-
W
000086H
PPG1 - コントロールステータスレジスタ下位
PCNL1
PCN1
R/W
000087H
PPG1 - コントロールステータスレジスタ上位
PCNH1
-
R/W
000088H
PPG2 - タイマレジスタ
-
PTMR2
R
000089H
PPG2 - タイマレジスタ
-
-
R
00008AH
PPG2 - 周期設定レジスタ
-
PCSR2
W
00008BH
PPG2 - 周期設定レジスタ
-
-
W
00008CH
PPG2 - デューティ周期レジスタ
-
PDUT2
W
00008DH
PPG2 - デューティ周期レジスタ
-
-
W
00008EH
PPG2 - コントロールステータスレジスタ下位
PCNL2
PCN2
R/W
00008FH
PPG2 - コントロールステータスレジスタ上位
PCNH2
-
R/W
000090H
PPG3 - タイマレジスタ
-
PTMR3
R
000091H
PPG3 - タイマレジスタ
-
-
R
000092H
PPG3 - 周期設定レジスタ
-
PCSR3
W
000093H
PPG3 - 周期設定レジスタ
-
-
W
000094H
PPG3 - デューティ周期レジスタ
-
PDUT3
W
DS07-13803-2
27
MB96380 シリーズ
I/O マップ MB96(F)38x ( ５ / ２６ )
アドレス
28
レジスタ
略称 8 ビット
アクセス
略称 16 ビット
アクセス
アクセス
-
-
W
000095H
PPG3 - デューティ周期レジスタ
000096H
PPG3 - コントロールステータスレジスタ下位
PCNL3
PCN3
R/W
000097H
PPG3 - コントロールステータスレジスタ上位
PCNH3
-
R/W
000098H
PPG7-PPG4 - 汎用制御レジスタ 1 下位
GCN1L1
GCN11
R/W
000099H
PPG7-PPG4 - 汎用制御レジスタ 1 上位
GCN1H1
-
R/W
00009AH
PPG7-PPG4 - 汎用制御レジスタ 2 下位
GCN2L1
GCN21
R/W
00009BH
PPG7-PPG4 - 汎用制御レジスタ 2 上位
GCN2H1
-
R/W
00009CH
PPG4 - タイマレジスタ
-
PTMR4
R
00009DH
PPG4 - タイマレジスタ
-
-
R
00009EH
PPG4 - 周期設定レジスタ
-
PCSR4
W
00009FH
PPG4 - 周期設定レジスタ
-
-
W
0000A0H
PPG4 - デューティ周期レジスタ
-
PDUT4
W
0000A1H
PPG4 - デューティ周期レジスタ
-
-
W
0000A2H
PPG4 - コントロールステータスレジスタ下位
PCNL4
PCN4
R/W
0000A3H
PPG4 - コントロールステータスレジスタ上位
PCNH4
-
R/W
0000A4H
PPG5 - タイマレジスタ
-
PTMR5
R
0000A5H
PPG5 - タイマレジスタ
-
-
R
0000A6H
PPG5 - 周期設定レジスタ
-
PCSR5
W
0000A7H
PPG5 - 周期設定レジスタ
-
-
W
0000A8H
PPG5 - デューティ周期レジスタ
-
PDUT5
W
0000A9H
PPG5 - デューティ周期レジスタ
-
-
W
0000AAH
PPG5 - コントロールステータスレジスタ下位
PCNL5
PCN5
R/W
0000ABH
PPG5 - コントロールステータスレジスタ上位
PCNH5
-
R/W
0000ACH
I2C0 - バスステータスレジスタ
IBSR0
-
R
0000ADH
I2C0 - バス制御レジスタ
IBCR0
-
R/W
0000AEH
I2C0 - 10 ビットスレーブアドレスレジスタ下位
ITBAL0
ITBA0
R/W
0000AFH
I2C0 - 10 ビットスレーブアドレスレジスタ上位
ITBAH0
-
R/W
0000B0H
I2C0 - 10 ビットアドレスマスクレジスタ下位
ITMKL0
ITMK0
R/W
0000B1H
I2C0 - 10 ビットアドレスマスクレジスタ上位
ITMKH0
-
R/W
0000B2H
I2C0 - 7 ビットスレーブアドレスレジスタ
ISBA0
-
R/W
0000B3H
I2C0 - 7 ビットアドレスマスクレジスタ
ISMK0
-
R/W
0000B4H
I2C0 - データレジスタ
IDAR0
-
R/W
0000B5H
I2C0 - クロック制御レジスタ
ICCR0
-
R/W
0000B6H0000BFH
予約
-
-
-
0000C0H
USART0 - シリアルモードレジスタ
SMR0
-
R/W
DS07-13803-2
MB96380 シリーズ
I/O マップ MB96(F)38x ( ６ / ２６ )
アドレス
レジスタ
略称 8 ビット
アクセス
略称 16 ビット
アクセス
アクセス
0000C1H
USART0 - シリアル制御レジスタ
SCR0
-
R/W
0000C2H
USART0 - TX レジスタ
TDR0
-
W
0000C2H
USART0 - RX レジスタ
RDR0
-
R
0000C3H
USART0 - シリアルステータス
SSR0
-
R/W
0000C4H
USART0 - 通信制御レジスタ
ECCR0
-
R/W
0000C5H
USART0 - 拡張ステータスレジスタ
ESCR0
-
R/W
0000C6H
USART0 - ボーレートジェネレータレジスタ下位
BGRL0
BGR0
R/W
0000C7H
USART0 - ボーレートジェネレータレジスタ上位
BGRH0
-
R/W
0000C8H
USART0 - 拡張シリアル割込みレジスタ
ESIR0
-
R/W
0000C9H
予約
-
-
-
0000CAH
USART1 - シリアルモードレジスタ
SMR1
-
R/W
0000CBH
USART1 - シリアル制御レジスタ
SCR1
-
R/W
0000CCH
USART1 - TX レジスタ
TDR1
-
W
0000CCH
USART1 - RX レジスタ
RDR1
-
R
0000CDH
USART1 - シリアルステータス
SSR1
-
R/W
0000CEH
USART1 - 通信制御レジスタ
ECCR1
-
R/W
0000CFH
USART1 - 拡張ステータスレジスタ
ESCR1
-
R/W
0000D0H
USART1 - ボーレートジェネレータレジスタ下位
BGRL1
BGR1
R/W
0000D1H
USART1 - ボーレートジェネレータレジスタ上位
BGRH1
-
R/W
0000D2H
USART1 - 拡張シリアル割込みレジスタ
ESIR1
-
R/W
0000D3H
予約
-
-
-
0000D4H
USART2 - シリアルモードレジスタ
SMR2
-
R/W
0000D5H
USART2 - シリアル制御レジスタ
SCR2
-
R/W
0000D6H
USART2 - TX レジスタ
TDR2
-
W
0000D6H
USART2 - RX レジスタ
RDR2
-
R
0000D7H
USART2 - シリアルステータス
SSR2
-
R/W
0000D8H
USART2 - 通信制御レジスタ
ECCR2
-
R/W
0000D9H
USART2 - 拡張ステータスレジスタ
ESCR2
-
R/W
0000DAH
USART2 - ボーレートジェネレータレジスタ下位
BGRL2
BGR2
R/W
0000DBH
USART2 - ボーレートジェネレータレジスタ上位
BGRH2
-
R/W
0000DCH
USART2 - 拡張シリアル割込みレジスタ
ESIR2
-
R/W
0000DDH0000EFH
予約
-
-
-
0000F0H0000FFH
外部バス領域
EXTBUS0
-
R/W
000100H
DMA0 - バッファアドレスポインタ下位バイト
BAPL0
-
R/W
000101H
DMA0 - バッファアドレスポインタ中位バイト
BAPM0
-
R/W
DS07-13803-2
29
MB96380 シリーズ
I/O マップ MB96(F)38x ( ７ / ２６ )
アドレス
30
レジスタ
略称 8 ビット
アクセス
略称 16 ビット
アクセス
アクセス
BAPH0
-
R/W
DMACS0
-
R/W
000102H
DMA0 - バッファアドレスポインタ上位バイト
000103H
DMA0 - DMA 制御レジスタ
000104H
DMA0 - I/O レジスタアドレスポインタ下位バイト
IOAL0
IOA0
R/W
000105H
DMA0 - I/O レジスタアドレスポインタ上位バイト
IOAH0
-
R/W
000106H
DMA0 - データカウンタ下位バイト
DCTL0
DCT0
R/W
000107H
DMA0 - データカウンタ上位バイト
DCTH0
-
R/W
000108H
DMA1 - バッファアドレスポインタ下位バイト
BAPL1
-
R/W
000109H
DMA1 - バッファアドレスポインタ中位バイト
BAPM1
-
R/W
00010AH
DMA1 - バッファアドレスポインタ上位バイト
BAPH1
-
R/W
00010BH
DMA1 - DMA 制御レジスタ
DMACS1
-
R/W
00010CH
DMA1 - I/O レジスタアドレスポインタ下位バイト
IOAL1
IOA1
R/W
00010DH
DMA1 - I/O レジスタアドレスポインタ上位バイト
IOAH1
-
R/W
00010EH
DMA1 - データカウンタ下位バイト
DCTL1
DCT1
R/W
00010FH
DMA1 - データカウンタ上位バイト
DCTH1
-
R/W
000110H
DMA2 - バッファアドレスポインタ下位バイト
BAPL2
-
R/W
000111H
DMA2 - バッファアドレスポインタ中位バイト
BAPM2
-
R/W
000112H
DMA2 - バッファアドレスポインタ上位バイト
BAPH2
-
R/W
000113H
DMA2 - DMA 制御レジスタ
DMACS2
-
R/W
000114H
DMA2 - I/O レジスタアドレスポインタ下位バイト
IOAL2
IOA2
R/W
000115H
DMA2 - I/O レジスタアドレスポインタ上位バイト
IOAH2
-
R/W
000116H
DMA2 - データカウンタ下位バイト
DCTL2
DCT2
R/W
000117H
DMA2 - データカウンタ上位バイト
DCTH2
-
R/W
000118H
DMA3 - バッファアドレスポインタ下位バイト
BAPL3
-
R/W
000119H
DMA3 - バッファアドレスポインタ中位バイト
BAPM3
-
R/W
00011AH
DMA3 - バッファアドレスポインタ上位バイト
BAPH3
-
R/W
00011BH
DMA3 - DMA 制御レジスタ
DMACS3
-
R/W
00011CH
DMA3 - I/O レジスタアドレスポインタ下位バイト
IOAL3
IOA3
R/W
00011DH
DMA3 - I/O レジスタアドレスポインタ上位バイト
IOAH3
-
R/W
00011EH
DMA3 - データカウンタ下位バイト
DCTL3
DCT3
R/W
00011FH
DMA3 - データカウンタ上位バイト
DCTH3
-
R/W
000120H
DMA4 - バッファアドレスポインタ下位バイト
BAPL4
-
R/W
000121H
DMA4 - バッファアドレスポインタ中位バイト
BAPM4
-
R/W
000122H
DMA4 - バッファアドレスポインタ上位バイト
BAPH4
-
R/W
000123H
DMA4 - DMA 制御レジスタ
DMACS4
-
R/W
000124H
DMA4 - I/O レジスタアドレスポインタ下位バイト
IOAL4
IOA4
R/W
000125H
DMA4 - I/O レジスタアドレスポインタ上位バイト
IOAH4
-
R/W
DS07-13803-2
MB96380 シリーズ
I/O マップ MB96(F)38x ( ８ / ２６ )
アドレス
レジスタ
略称 8 ビット
アクセス
略称 16 ビット
アクセス
アクセス
000126H
DMA4 - データカウンタ下位バイト
DCTL4
DCT4
R/W
000127H
DMA4 - データカウンタ上位バイト
DCTH4
-
R/W
000128H
DMA5 - バッファアドレスポインタ下位バイト
BAPL5
-
R/W
000129H
DMA5 - バッファアドレスポインタ中位バイト
BAPM5
-
R/W
00012AH
DMA5 - バッファアドレスポインタ上位バイト
BAPH5
-
R/W
00012BH
DMA5 - DMA 制御レジスタ
DMACS5
-
R/W
00012CH
DMA5 - I/O レジスタアドレスポインタ下位バイト
IOAL5
IOA5
R/W
00012DH
DMA5 - I/O レジスタアドレスポインタ上位バイト
IOAH5
-
R/W
00012EH
DMA5 - データカウンタ下位バイト
DCTL5
DCT5
R/W
00012FH
DMA5 - データカウンタ上位バイト
DCTH5
-
R/W
000130H
DMA6 - バッファアドレスポインタ下位バイト
BAPL6
-
R/W
000131H
DMA6 - バッファアドレスポインタ中位バイト
BAPM6
-
R/W
000132H
DMA6 - バッファアドレスポインタ上位バイト
BAPH6
-
R/W
000133H
DMA6 - DMA 制御レジスタ
DMACS6
-
R/W
000134H
DMA6 - I/O レジスタアドレスポインタ下位バイト
IOAL6
IOA6
R/W
000135H
DMA6 - I/O レジスタアドレスポインタ上位バイト
IOAH6
-
R/W
000136H
DMA6 - データカウンタ下位バイト
DCTL6
DCT6
R/W
000137H
DMA6 - データカウンタ上位バイト
DCTH6
-
R/W
000138H00017FH
予約
-
-
-
000180H00037FH
CPU - 汎用レジスタ (RAM アクセス )
GPR_RAM
-
R/W
000380H
DMA0 - 割込み選択
DISEL0
-
R/W
000381H
DMA1 - 割込み選択
DISEL1
-
R/W
000382H
DMA2 - 割込み選択
DISEL2
-
R/W
000383H
DMA3 - 割込み選択
DISEL3
-
R/W
000384H
DMA4 - 割込み選択
DISEL4
-
R/W
000385H
DMA5 - 割込み選択
DISEL5
-
R/W
000386H
DMA6 - 割込み選択
DISEL6
-
R/W
000387H00038FH
予約
-
-
-
000390H
DMA - ステータスレジスタ下位バイト
DSRL
DSR
R/W
000391H
DMA - ステータスレジスタ上位バイト
DSRH
-
R/W
000392H
DMA - 停止ステータスレジスタ下位バイト
DSSRL
DSSR
R/W
000393H
DMA - 停止ステータスレジスタ上位バイト
DSSRH
-
R/W
000394H
DMA - 許可レジスタ下位バイト
DERL
DER
R/W
000395H
DMA - 許可レジスタ上位バイト
DERH
-
R/W
DS07-13803-2
31
MB96380 シリーズ
I/O マップ MB96(F)38x ( ９ / ２６ )
アドレス
32
レジスタ
略称 8 ビット
アクセス
略称 16 ビット
アクセス
アクセス
-
-
-
000396H00039FH
予約
0003A0H
割込みレベルレジスタ
ILR
ICR
R/W
0003A1H
割込みインデックスレジスタ
IDX
-
R/W
0003A2H
割込みベクタテーブルベースレジスタ下位
TBRL
TBR
R/W
0003A3H
割込みベクタテーブルベースレジスタ上位
TBRH
-
R/W
0003A4H
遅延割込みレジスタ
DIRR
-
R/W
0003A5H
マスク不可能割込みレジスタ
NMI
-
R/W
0003A6H0003ABH
予約
-
-
-
0003ACH
EDSU 通信割込み選択レジスタ下位
EDSU2L
EDSU2
R/W
0003ADH
EDSU 通信割込み選択レジスタ上位
EDSU2H
-
R/W
0003AEH
ROM ミラー制御レジスタ
ROMM
-
R/W
0003AFH
EDSU 構成レジスタ
EDSU
-
R/W
0003B0H
メモリパッチ制御 / ステータスレジスタ ch.0/ch.1
-
PFCS0
R/W
0003B1H
メモリパッチ制御 / ステータスレジスタ ch.0/ch.1
-
-
R/W
0003B2H
メモリパッチ制御 / ステータスレジスタ ch.2/ch.3
-
PFCS1
R/W
0003B3H
メモリパッチ制御 / ステータスレジスタ ch.2/ch.3
-
-
R/W
0003B4H
メモリパッチ制御 / ステータスレジスタ ch.4/ch.5
-
PFCS2
R/W
0003B5H
メモリパッチ制御 / ステータスレジスタ ch.4/ch.5
-
-
R/W
0003B6H
メモリパッチ制御 / ステータスレジスタ ch.6/ch.7
-
PFCS3
R/W
0003B7H
メモリパッチ制御 / ステータスレジスタ ch.6/ch.7
-
-
R/W
0003B8H
メモリパッチ機能 - パッチアドレスレジスタ 0
下位
PFAL0
-
R/W
0003B9H
メモリパッチ機能 - パッチアドレスレジスタ 0
中位
PFAM0
-
R/W
0003BAH
メモリパッチ機能 - パッチアドレスレジスタ 0
上位
PFAH0
-
R/W
0003BBH
メモリパッチ機能 - パッチアドレスレジスタ 1
下位
PFAL1
-
R/W
0003BCH
メモリパッチ機能 - パッチアドレスレジスタ 1
中位
PFAM1
-
R/W
0003BDH
メモリパッチ機能 - パッチアドレスレジスタ 1
上位
PFAH1
-
R/W
0003BEH
メモリパッチ機能 - パッチアドレスレジスタ 2
下位
PFAL2
-
R/W
0003BFH
メモリパッチ機能 - パッチアドレスレジスタ 2
中位
PFAM2
-
R/W
0003C0H
メモリパッチ機能 - パッチアドレスレジスタ 2
上位
PFAH2
-
R/W
DS07-13803-2
MB96380 シリーズ
I/O マップ MB96(F)38x ( １０ / ２６ )
アドレス
レジスタ
略称 8 ビット
アクセス
略称 16 ビット
アクセス
アクセス
0003C1H
メモリパッチ機能 - パッチアドレスレジスタ 3
下位
PFAL3
-
R/W
0003C2H
メモリパッチ機能 - パッチアドレスレジスタ 3
中位
PFAM3
-
R/W
0003C3H
メモリパッチ機能 - パッチアドレスレジスタ 3
上位
PFAH3
-
R/W
0003C4H
メモリパッチ機能 - パッチアドレスレジスタ 4
下位
PFAL4
-
R/W
0003C5H
メモリパッチ機能 - パッチアドレスレジスタ 4
中位
PFAM4
-
R/W
0003C6H
メモリパッチ機能 - パッチアドレスレジスタ 4
上位
PFAH4
-
R/W
0003C7H
メモリパッチ機能 - パッチアドレスレジスタ 5
下位
PFAL5
-
R/W
0003C8H
メモリパッチ機能 - パッチアドレスレジスタ 5
中位
PFAM5
-
R/W
0003C9H
メモリパッチ機能 - パッチアドレスレジスタ 5
上位
PFAH5
-
R/W
0003CAH
メモリパッチ機能 - パッチアドレスレジスタ 6
下位
PFAL6
-
R/W
0003CBH
メモリパッチ機能 - パッチアドレスレジスタ 6
中位
PFAM6
-
R/W
0003CCH
メモリパッチ機能 - パッチアドレスレジスタ 6
上位
PFAH6
-
R/W
0003CDH
メモリパッチ機能 - パッチアドレスレジスタ 7
下位
PFAL7
-
R/W
0003CEH
メモリパッチ機能 - パッチアドレスレジスタ 7
中位
PFAM7
-
R/W
0003CFH
メモリパッチ機能 - パッチアドレスレジスタ 7
上位
PFAH7
-
R/W
0003D0H
メモリパッチ機能 - パッチデータ 0 下位
PFDL0
PFD0
R/W
0003D1H
メモリパッチ機能 - パッチデータ 0 上位
PFDH0
-
R/W
0003D2H
メモリパッチ機能 - パッチデータ 1 下位
PFDL1
PFD1
R/W
0003D3H
メモリパッチ機能 - パッチデータ 1 上位
PFDH1
-
R/W
0003D4H
メモリパッチ機能 - パッチデータ 2 下位
PFDL2
PFD2
R/W
0003D5H
メモリパッチ機能 - パッチデータ 2 上位
PFDH2
-
R/W
0003D6H
メモリパッチ機能 - パッチデータ 3 下位
PFDL3
PFD3
R/W
0003D7H
メモリパッチ機能 - パッチデータ 3 上位
PFDH3
-
R/W
0003D8H
メモリパッチ機能 - パッチデータ 4 下位
PFDL4
PFD4
R/W
0003D9H
メモリパッチ機能 - パッチデータ 4 上位
PFDH4
-
R/W
0003DAH
メモリパッチ機能 - パッチデータ 5 下位
PFDL5
PFD5
R/W
0003DBH
メモリパッチ機能 - パッチデータ 5 上位
PFDH5
-
R/W
DS07-13803-2
33
MB96380 シリーズ
I/O マップ MB96(F)38x ( １１ / ２６ )
アドレス
34
レジスタ
略称 8 ビット
アクセス
略称 16 ビット
アクセス
アクセス
0003DCH
メモリパッチ機能 - パッチデータ 6 下位
PFDL6
PFD6
R/W
0003DDH
メモリパッチ機能 - パッチデータ 6 上位
PFDH6
-
R/W
0003DEH
メモリパッチ機能 - パッチデータ 7 下位
PFDL7
PFD7
R/W
0003DFH
メモリパッチ機能 - パッチデータ 7 上位
PFDH7
-
R/W
0003E0H0003F0H
予約
-
-
-
0003F1H
メモリコントロールステータスレジスタ A
MCSRA
-
R/W
0003F2H
メモリタイミング構成レジスタ A 下位
MTCRAL
MTCRA
R/W
0003F3H
メモリタイミング構成レジスタ A 上位
MTCRAH
-
R/W
0003F4H
予約
-
-
-
0003F5H
メモリコントロールステータスレジスタ B
MCSRB
-
R/W
0003F6H
メモリタイミング構成レジスタ B 下位
MTCRBL
MTCRB
R/W
0003F7H
メモリタイミング構成レジスタ B 上位
MTCRBH
-
R/W
0003F8H
フラッシュメモリ書込み制御レジスタ 0
FMWC0
-
R/W
0003F9H
フラッシュメモリ書込み制御レジスタ 1
FMWC1
-
R/W
0003FAH
フラッシュメモリ書込み制御レジスタ 2
FMWC2
-
R/W
0003FBH
フラッシュメモリ書込み制御レジスタ 3
FMWC3
-
R/W
0003FCH
フラッシュメモリ書込み制御レジスタ 4
FMWC4
-
R/W
0003FDH
フラッシュメモリ書込み制御レジスタ 5
FMWC5
-
R/W
0003FEH0003FFH
予約
-
-
-
000400H
スタンバイモード制御レジスタ
SMCR
-
R/W
000401H
クロック選択レジスタ
CKSR
-
R/W
000402H
クロック安定化選択レジスタ
CKSSR
-
R/W
000403H
クロックモニタレジスタ
CKMR
-
R
000404H
クロック周波数制御レジスタ下位
CKFCRL
CKFCR
R/W
000405H
クロック周波数制御レジスタ上位
CKFCRH
-
R/W
000406H
PLL 制御レジスタ下位
PLLCRL
PLLCR
R/W
000407H
PLL 制御レジスタ上位
PLLCRH
-
R/W
000408H
RC クロックタイマ制御レジスタ
RCTCR
-
R/W
000409H
メインクロックタイマ制御レジスタ
MCTCR
-
R/W
00040AH
サブクロックタイマ制御レジスタ
SCTCR
-
R/W
00040BH
クリア機能のあるリセット要因およびクロックス
テータスレジスタ
RCCSRC
-
R
00040CH
リセット構成レジスタ
RCR
-
R/W
00040DH
リセット要因およびクロックステータスレジスタ
RCCSR
-
R
00040EH
ウォッチドッグタイマ構成レジスタ
WDTC
-
R/W
DS07-13803-2
MB96380 シリーズ
I/O マップ MB96(F)38x ( １２ / ２６ )
アドレス
レジスタ
略称 8 ビット
アクセス
略称 16 ビット
アクセス
アクセス
WDTCP
-
W
-
-
-
00040FH
ウォッチドッグタイマクリアパターンレジスタ
000410H000414H
予約
000415H
クロック出力起動レジスタ
COAR
-
R/W
000416H
クロック出力構成レジスタ 0
COCR0
-
R/W
000417H
クロック出力構成レジスタ 1
COCR1
-
R/W
000418H
クロックモジュレータ制御レジスタ
CMCR
-
R/W
000419H
予約
-
-
-
00041AH
クロック変調パラメータレジスタ下位
CMPRL
CMPR
R/W
00041BH
クロック変調パラメータレジスタ上位
CMPRH
-
R/W
00041CH00042BH
予約
-
-
-
00042CH
電圧レギュレータ制御レジスタ
VRCR
-
R/W
00042DH
クロック入力および LVD 制御レジスタ
CILCR
-
R/W
00042EH00042FH
予約
-
-
-
000430H
I/O ポート P00 - データ方向レジスタ
DDR00
-
R/W
000431H
I/O ポート P01 - データ方向レジスタ
DDR01
-
R/W
000432H
I/O ポート P02 - データ方向レジスタ
DDR02
-
R/W
000433H
I/O ポート P03 - データ方向レジスタ
DDR03
-
R/W
000434H
I/O ポート P04 - データ方向レジスタ
DDR04
-
R/W
000435H
I/O ポート P05 - データ方向レジスタ
DDR05
-
R/W
000436H
I/O ポート P06 - データ方向レジスタ
DDR06
-
R/W
000437H
予約
-
-
-
000438H
I/O ポート P08 - データ方向レジスタ
DDR08
-
R/W
000439H
I/O ポート P09 - データ方向レジスタ
DDR09
-
R/W
00043AH
I/O ポート P10 - データ方向レジスタ
DDR10
-
R/W
00043BH
I/O ポート P11 - データ方向レジスタ
DDR11
-
R/W
00043CH
I/O ポート P12 - データ方向レジスタ
DDR12
-
R/W
00043DH
I/O ポート P13 - データ方向レジスタ
DDR13
-
R/W
00043EH000443H
予約
-
-
-
000444H
I/O ポート P00 - ポート入力許可レジスタ
PIER00
-
R/W
000445H
I/O ポート P01 - ポート入力許可レジスタ
PIER01
-
R/W
000446H
I/O ポート P02 - ポート入力許可レジスタ
PIER02
-
R/W
000447H
I/O ポート P03 - ポート入力許可レジスタ
PIER03
-
R/W
000448H
I/O ポート P04 - ポート入力許可レジスタ
PIER04
-
R/W
DS07-13803-2
35
MB96380 シリーズ
I/O マップ MB96(F)38x ( １３ / ２６ )
アドレス
36
レジスタ
略称 8 ビット
アクセス
略称 16 ビット
アクセス
アクセス
000449H
I/O ポート P05 - ポート入力許可レジスタ
PIER05
-
R/W
00044AH
I/O ポート P06 - ポート入力許可レジスタ
PIER06
-
R/W
00044BH
予約
-
-
-
00044CH
I/O ポート P08 - ポート入力許可レジスタ
PIER08
-
R/W
00044DH
I/O ポート P09 - ポート入力許可レジスタ
PIER09
-
R/W
00044EH
I/O ポート P10 - ポート入力許可レジスタ
PIER10
-
R/W
00044FH
I/O ポート P11 - ポート入力許可レジスタ
PIER11
-
R/W
000450H
I/O ポート P12 - ポート入力許可レジスタ
PIER12
-
R/W
000451H
I/O ポート P13 - ポート入力許可レジスタ
PIER13
-
R/W
000452H000457H
予約
-
-
-
000458H
I/O ポート P00 - ポート入力レベルレジスタ
PILR00
-
R/W
000459H
I/O ポート P01 - ポート入力レベルレジスタ
PILR01
-
R/W
00045AH
I/O ポート P02 - ポート入力レベルレジスタ
PILR02
-
R/W
00045BH
I/O ポート P03 - ポート入力レベルレジスタ
PILR03
-
R/W
00045CH
I/O ポート P04 - ポート入力レベルレジスタ
PILR04
-
R/W
00045DH
I/O ポート P05 - ポート入力レベルレジスタ
PILR05
-
R/W
00045EH
I/O ポート P06 - ポート入力レベルレジスタ
PILR06
-
R/W
00045FH
予約
-
-
-
000460H
I/O ポート P08 - ポート入力レベルレジスタ
PILR08
-
R/W
000461H
I/O ポート P09 - ポート入力レベルレジスタ
PILR09
-
R/W
000462H
I/O ポート P10 - ポート入力レベルレジスタ
PILR10
-
R/W
000463H
I/O ポート P11 - ポート入力レベルレジスタ
PILR11
-
R/W
000464H
I/O ポート P12 - ポート入力レベルレジスタ
PILR12
-
R/W
000465H
I/O ポート P13 - ポート入力レベルレジスタ
PILR13
-
R/W
000466H00046BH
予約
-
-
-
00046CH
I/O ポート P00 - 拡張ポート入力レベルレジスタ
EPILR00
-
R/W
00046DH
I/O ポート P01 - 拡張ポート入力レベルレジスタ
EPILR01
-
R/W
00046EH
I/O ポート P02 - 拡張ポート入力レベルレジスタ
EPILR02
-
R/W
00046FH
I/O ポート P03 - 拡張ポート入力レベルレジスタ
EPILR03
-
R/W
000470H
I/O ポート P04 - 拡張ポート入力レベルレジスタ
EPILR04
-
R/W
000471H
I/O ポート P05 - 拡張ポート入力レベルレジスタ
EPILR05
-
R/W
000472H
I/O ポート P06 - 拡張ポート入力レベルレジスタ
EPILR06
-
R/W
000473H
予約
-
-
-
000474H
I/O ポート P08 - 拡張ポート入力レベルレジスタ
EPILR08
-
R/W
000475H
I/O ポート P09 - 拡張ポート入力レベルレジスタ
EPILR09
-
R/W
DS07-13803-2
MB96380 シリーズ
I/O マップ MB96(F)38x ( １４ / ２６ )
アドレス
レジスタ
略称 8 ビット
アクセス
略称 16 ビット
アクセス
アクセス
000476H
I/O ポート P10 - 拡張ポート入力レベルレジスタ
EPILR10
-
R/W
000477H
I/O ポート P11 - 拡張ポート入力レベルレジスタ
EPILR11
-
R/W
000478H
I/O ポート P12 - 拡張ポート入力レベルレジスタ
EPILR12
-
R/W
000479H
I/O ポート P13 - 拡張ポート入力レベルレジスタ
EPILR13
-
R/W
00047AH00047FH
予約
-
-
-
000480H
I/O ポート P00 - ポート出力駆動レジスタ
PODR00
-
R/W
000481H
I/O ポート P01 - ポート出力駆動レジスタ
PODR01
-
R/W
000482H
I/O ポート P02 - ポート出力駆動レジスタ
PODR02
-
R/W
000483H
I/O ポート P03 - ポート出力駆動レジスタ
PODR03
-
R/W
000484H
I/O ポート P04 - ポート出力駆動レジスタ
PODR04
-
R/W
000485H
I/O ポート P05 - ポート出力駆動レジスタ
PODR05
-
R/W
000486H
I/O ポート P06 - ポート出力駆動レジスタ
PODR06
-
R/W
000487H
予約
-
-
-
000488H
I/O ポート P08 - ポート出力駆動レジスタ
PODR08
-
R/W
000489H
I/O ポート P09 - ポート出力駆動レジスタ
PODR09
-
R/W
00048AH
I/O ポート P10 - ポート出力駆動レジスタ
PODR10
-
R/W
00048BH
I/O ポート P11 - ポート出力駆動レジスタ
PODR11
-
R/W
00048CH
I/O ポート P12 - ポート出力駆動レジスタ
PODR12
-
R/W
00048DH
I/O ポート P13 - ポート出力駆動レジスタ
PODR13
-
R/W
00048EH00049BH
予約
-
-
-
00049CH
I/O ポート P08 - ポート上位駆動レジスタ
PHDR08
-
R/W
00049DH
I/O ポート P09 - ポート上位駆動レジスタ
PHDR09
-
R/W
00049EH
I/O ポート P10 - ポート上位駆動レジスタ
PHDR10
-
R/W
00049FH0004A7H
予約
-
-
-
0004A8H
I/O ポート P00 - プルアップ抵抗制御レジスタ
PUCR00
-
R/W
0004A9H
I/O ポート P01 - プルアップ抵抗制御レジスタ
PUCR01
-
R/W
0004AAH
I/O ポート P02 - プルアップ抵抗制御レジスタ
PUCR02
-
R/W
0004ABH
I/O ポート P03 - プルアップ抵抗制御レジスタ
PUCR03
-
R/W
0004ACH
I/O ポート P04 - プルアップ抵抗制御レジスタ
PUCR04
-
R/W
0004ADH
I/O ポート P05 - プルアップ抵抗制御レジスタ
PUCR05
-
R/W
0004AEH
I/O ポート P06 - プルアップ抵抗制御レジスタ
PUCR06
-
R/W
0004AFH
予約
-
-
-
0004B0H
I/O ポート P08 - プルアップ抵抗制御レジスタ
PUCR08
-
R/W
0004B1H
I/O ポート P09 - プルアップ抵抗制御レジスタ
PUCR09
-
R/W
DS07-13803-2
37
MB96380 シリーズ
I/O マップ MB96(F)38x ( １５ / ２６ )
アドレス
38
レジスタ
略称 8 ビット
アクセス
略称 16 ビット
アクセス
アクセス
0004B2H
I/O ポート P10 - プルアップ抵抗制御レジスタ
PUCR10
-
R/W
0004B3H
I/O ポート P11 - プルアップ抵抗制御レジスタ
PUCR11
-
R/W
0004B4H
I/O ポート P12 - プルアップ抵抗制御レジスタ
PUCR12
-
R/W
0004B5H
I/O ポート P13 - プルアップ抵抗制御レジスタ
PUCR13
-
R/W
0004B6H0004BBH
予約
-
-
-
0004BCH
I/O ポート P00 - 外部端子状態レジスタ
EPSR00
-
R
0004BDH
I/O ポート P01 - 外部端子状態レジスタ
EPSR01
-
R
0004BEH
I/O ポート P02 - 外部端子状態レジスタ
EPSR02
-
R
0004BFH
I/O ポート P03 - 外部端子状態レジスタ
EPSR03
-
R
0004C0H
I/O ポート P04 - 外部端子状態レジスタ
EPSR04
-
R
0004C1H
I/O ポート P05 - 外部端子状態レジスタ
EPSR05
-
R
0004C2H
I/O ポート P06 - 外部端子状態レジスタ
EPSR06
-
R
0004C3H
予約
-
-
-
0004C4H
I/O ポート P08 - 外部端子状態レジスタ
EPSR08
-
R
0004C5H
I/O ポート P09 - 外部端子状態レジスタ
EPSR09
-
R
0004C6H
I/O ポート P10 - 外部端子状態レジスタ
EPSR10
-
R
0004C7H
I/O ポート P11 - 外部端子状態レジスタ
EPSR11
-
R
0004C8H
I/O ポート P12 - 外部端子状態レジスタ
EPSR12
-
R
0004C9H
I/O ポート P13 - 外部端子状態レジスタ
EPSR13
-
R
0004CAH0004CFH
予約
-
-
-
0004D0H
ADC アナログ入力許可レジスタ 0
ADER0
-
R/W
0004D1H
ADC アナログ入力許可レジスタ 1
ADER1
-
R/W
0004D2H
ADC アナログ入力許可レジスタ 2
ADER2
-
R/W
0004D3H
ADC アナログ入力許可レジスタ 3
ADER3
-
R/W
0004D4H
ADC アナログ入力許可レジスタ 4
ADER4
-
R/W
0004D5H
予約
-
-
-
0004D6H
周辺リソースリロケーションレジスタ 0
PRRR0
-
R/W
0004D7H
周辺リソースリロケーションレジスタ 1
PRRR1
-
R/W
0004D8H
周辺リソースリロケーションレジスタ 2
PRRR2
-
R/W
0004D9H
周辺リソースリロケーションレジスタ 3
PRRR3
-
R/W
0004DAH
周辺リソースリロケーションレジスタ 4
PRRR4
-
R/W
0004DBH
周辺リソースリロケーションレジスタ 5
PRRR5
-
R/W
0004DCH
周辺リソースリロケーションレジスタ 6
PRRR6
-
R/W
0004DDH
周辺リソースリロケーションレジスタ 7
PRRR7
-
R/W
0004DEH
周辺リソースリロケーションレジスタ 8
PRRR8
-
R/W
DS07-13803-2
MB96380 シリーズ
I/O マップ MB96(F)38x ( １６ / ２６ )
アドレス
レジスタ
略称 8 ビット
アクセス
略称 16 ビット
アクセス
アクセス
PRRR9
-
R/W
0004DFH
周辺リソースリロケーションレジスタ 9
0004E0H
RTC - サブセカンドレジスタ L
WTBRL0
WTBR0
R/W
0004E1H
RTC - サブセカンドレジスタ M
WTBRH0
-
R/W
0004E2H
RTC - サブセカンドレジスタ H
WTBR1
-
R/W
0004E3H
RTC - セカンドレジスタ
WTSR
-
R/W
0004E4H
RTC - 分
WTMR
-
R/W
0004E5H
RTC - 時
WTHR
-
R/W
0004E6H
RTC - タイマ制御拡張レジスタ
WTCER
-
R/W
0004E7H
RTC - クロック選択レジスタ
WTCKSR
-
R/W
0004E8H
RTC - タイマ制御レジスタ下位
WTCRL
WTCR
R/W
0004E9H
RTC - タイマ制御レジスタ上位
WTCRH
-
R/W
0004EAH
CAL - 補正ユニット制御レジスタ
CUCR
-
R/W
0004EBH
予約
-
-
-
0004ECH
CAL - 経過時間タイマデータレジスタ下位
CUTDL
CUTD
R/W
0004EDH
CAL - 経過時間タイマデータレジスタ上位
CUTDH
-
R/W
0004EEH
CAL - 補正タイマレジスタ 2 下位
CUTR2L
CUTR2
R
0004EFH
CAL - 補正タイマレジスタ 2 上位
CUTR2H
-
R
0004F0H
CAL - 補正タイマレジスタ 1 下位
CUTR1L
CUTR1
R
0004F1H
CAL - 補正タイマレジスタ 1 上位
CUTR1H
-
R
0004F2H0004F9H
予約
-
-
-
0004FAH
RLT - タイマ入力選択 ( カスケード用 )
TMISR
-
R/W
0004FBH00051FH
予約
-
-
-
000520H
USART4 - シリアルモードレジスタ
SMR4
-
R/W
000521H
USART4 - シリアル制御レジスタ
SCR4
-
R/W
000522H
USART4 - TX レジスタ
TDR4
-
W
000522H
USART4 - RX レジスタ
RDR4
-
R
000523H
USART4 - シリアルステータス
SSR4
-
R/W
000524H
USART4 - 通信制御レジスタ ( 内部 )
ECCR4
-
R/W
000525H
USART4 - 拡張ステータスレジスタ
ESCR4
-
R/W
000526H
USART4 - ボーレートジェネレータレジスタ下位
BGRL4
BGR4
R/W
000527H
USART4 - ボーレートジェネレータレジスタ上位
BGRH4
-
R/W
000528H
USART4 - 拡張シリアル割込みレジスタ
ESIR4
-
R/W
000529H
予約
-
-
-
00052AH
USART5 - シリアルモードレジスタ
SMR5
-
R/W
00052BH
USART5 - シリアル制御レジスタ
SCR5
-
R/W
DS07-13803-2
39
MB96380 シリーズ
I/O マップ MB96(F)38x ( １７ / ２６ )
アドレス
40
レジスタ
略称 8 ビット
アクセス
略称 16 ビット
アクセス
アクセス
00052CH
USART5 - RX レジスタ
TDR5
-
W
00052CH
USART5 - TX レジスタ
RDR5
-
R
00052DH
USART5 - シリアルステータス
SSR5
-
R/W
00052EH
USART5 - 通信制御レジスタ
ECCR5
-
R/W
00052FH
USART5 - 拡張ステータスレジスタ
ESCR5
-
R/W
000530H
USART5 - ボーレートジェネレータレジスタ下位
BGRL5
BGR5
R/W
000531H
USART5 - ボーレートジェネレータレジスタ上位
BGRH5
-
R/W
000532H
USART5 - 拡張シリアル割込みレジスタ
ESIR5
-
R/W
000533H00055FH
予約
-
-
-
000560H
ALARM0 - コントロールステータスレジスタ
ACSR0
-
R/W
000561H
ALARM0 - 拡張コントロールステータスレジスタ
AECSR0
-
R/W
000562H
ALARM1 - コントロールステータスレジスタ
ACSR1
-
R/W
000563H
ALARM1 - 拡張コントロールステータスレジスタ
AECSR1
-
R/W
000564H
PPG6 - タイマレジスタ
-
PTMR6
R
000565H
PPG6 - タイマレジスタ
-
-
R
000566H
PPG6 - 周期設定レジスタ
-
PCSR6
W
000567H
PPG6 - 周期設定レジスタ
-
-
W
000568H
PPG6 - デューティ周期レジスタ
-
PDUT6
W
000569H
PPG6 - デューティ周期レジスタ
-
-
W
00056AH
PPG6 - コントロールステータスレジスタ下位
PCNL6
PCN6
R/W
00056BH
PPG6 - コントロールステータスレジスタ上位
PCNH6
-
R/W
00056CH
PPG7 - タイマレジスタ
-
PTMR7
R
00056DH
PPG7 - タイマレジスタ
-
-
R
00056EH
PPG7 - 周期設定レジスタ
-
PCSR7
W
00056FH
PPG7 - 周期設定レジスタ
-
000570H
PPG7 - デューティ周期レジスタ
-
PDUT7
W
000571H
PPG7 - デューティ周期レジスタ
-
-
W
000572H
PPG7 - コントロールステータスレジスタ下位
PCNL7
PCN7
R/W
000573H
PPG7 - コントロールステータスレジスタ上位
PCNH7
-
R/W
000574H0005DFH
予約
-
-
-
0005E0H
SMC0 - PWM 制御レジスタ
PWC0
-
R/W
0005E1H
SMC0 - 拡張制御レジスタ ( 出力許可 )
PWEC0
-
R/W
0005E2H
SMC0 - PWM コンペアレジスタ PWM 1
-
PWC10
R/W
0005E3H
SMC0 - PWM コンペアレジスタ PWM 1
-
-
R/W
0005E4H
SMC0 - PWM コンペアレジスタ PWM 2
-
PWC20
R/W
W
DS07-13803-2
MB96380 シリーズ
I/O マップ MB96(F)38x ( １８ / ２６ )
アドレス
レジスタ
略称 8 ビット
アクセス
略称 16 ビット
アクセス
アクセス
-
-
R/W
0005E5H
SMC0 - PWM コンペアレジスタ PWM 2
0005E6H
SMC0 - PWM 選択レジスタ
PWS10
-
R/W
0005E7H
SMC0 - PWM 選択レジスタ
PWS20
-
R/W
0005E8H0005E9H
予約
-
-
-
0005EAH
SMC1 - PWM 制御レジスタ
PWC1
-
R/W
0005EBH
SMC1 - 拡張制御レジスタ ( 出力許可 )
PWEC1
-
R/W
0005ECH
SMC1 - PWM コンペアレジスタ PWM 1
-
PWC11
R/W
0005EDH
SMC1 - PWM コンペアレジスタ PWM 1
-
-
R/W
0005EEH
SMC1 - PWM コンペアレジスタ PWM 2
-
PWC21
R/W
0005EFH
SMC1 - PWM コンペアレジスタ PWM 2
-
-
R/W
0005F0H
SMC1 - PWM 選択レジスタ
PWS11
-
R/W
0005F1H
SMC1 - PWM 選択レジスタ
PWS21
-
R/W
0005F2H0005F3H
予約
-
-
-
0005F4H
SMC2 - PWM 制御レジスタ
PWC2
-
R/W
0005F5H
SMC2 - 拡張制御レジスタ ( 出力許可 )
PWEC2
-
R/W
0005F6H
SMC2 - PWM コンペアレジスタ PWM 1
-
PWC12
R/W
0005F7H
SMC2 - PWM コンペアレジスタ PWM 1
-
-
R/W
0005F8H
SMC2 - PWM コンペアレジスタ PWM 2
-
PWC22
R/W
0005F9H
SMC2 - PWM コンペアレジスタ PWM 2
-
-
R/W
0005FAH
SMC2 - PWM 選択レジスタ
PWS12
-
R/W
0005FBH
SMC2 - PWM 選択レジスタ
PWS22
-
R/W
0005FCH0005FDH
予約
-
-
-
0005FEH
SMC3 - PWM 制御レジスタ
PWC3
-
R/W
0005FFH
SMC3 - 拡張制御レジスタ ( 出力許可 )
PWEC3
-
R/W
000600H
SMC3 - PWM コンペアレジスタ PWM 1
-
PWC13
R/W
000601H
SMC3 - PWM コンペアレジスタ PWM 1
-
-
R/W
000602H
SMC3 - PWM コンペアレジスタ PWM 2
-
PWC23
R/W
000603H
SMC3 - PWM コンペアレジスタ PWM 2
-
-
R/W
000604H
SMC3 - PWM 選択レジスタ
PWS13
-
R/W
000605H
SMC3 - PWM 選択レジスタ
PWS23
-
R/W
000606H000607H
予約
-
-
-
000608H
SMC4 - PWM 制御レジスタ
PWC4
-
R/W
000609H
SMC4 - 拡張制御レジスタ ( 出力許可 )
PWEC4
-
R/W
DS07-13803-2
41
MB96380 シリーズ
I/O マップ MB96(F)38x ( １９ / ２６ )
アドレス
42
レジスタ
略称 8 ビット
アクセス
略称 16 ビット
アクセス
アクセス
00060AH
SMC4 - PWM コンペアレジスタ PWM 1
-
PWC14
R/W
00060BH
SMC4 - PWM コンペアレジスタ PWM 1
-
-
R/W
00060CH
SMC4 - PWM コンペアレジスタ PWM 2
-
PWC24
R/W
00060DH
SMC4 - PWM コンペアレジスタ PWM 2
-
-
R/W
00060EH
SMC4 - PWM 選択レジスタ
PWS14
-
R/W
00060FH
SMC4 - PWM 選択レジスタ
PWS24
-
R/W
000610H00061BH
予約
-
-
-
00061CH
LCD - 出力許可レジスタ 0 ( セグメント 7 ∼ 0)
LCDER0
-
R/W
00061DH
LCD - 出力許可レジスタ 1 ( セグメント 15 ∼ 8)
LCDER1
-
R/W
00061EH
LCD - 出力許可レジスタ 2 ( セグメント 23 ∼ 16)
LCDER2
-
R/W
00061FH
LCD - 出力許可レジスタ 3 ( セグメント 31 ∼ 24)
LCDER3
-
R/W
000620H
LCD - 出力許可レジスタ 4 ( セグメント 39 ∼ 32)
LCDER4
-
R/W
000621H
LCD - 出力許可レジスタ 5 ( セグメント 47 ∼ 40)
LCDER5
-
R/W
000622H
LCD - 出力許可レジスタ 6 ( セグメント 55 ∼ 48)
LCDER6
-
R/W
000623H
LCD - 出力許可レジスタ 7 ( セグメント 63 ∼ 56)
LCDER7
-
R/W
000624H
LCD - 出力許可レジスタ 8 ( セグメント 71 ∼ 64)
LCDER8
-
R/W
000625H
予約
-
-
-
000626H
LCD - 出力許可レジスタ V (Vx)
LCDVER
-
R/W
000627H
LCD - 拡張制御レジスタ
LECR
-
R/W
000628H
LCD - 共通端子切換えレジスタ
LCDCMR
-
R/W
000629H
LCD - 制御レジスタ
LCR
-
R/W
00062AH
LCD - セグメント 1-0 のデータレジスタ
VRAM0
-
R/W
00062BH
LCD - セグメント 3-2 のデータレジスタ
VRAM1
-
R/W
00062CH
LCD - セグメント 5-4 のデータレジスタ
VRAM2
-
R/W
00062DH
LCD - セグメント 7-6 のデータレジスタ
VRAM3
-
R/W
00062EH
LCD - セグメント 9-8 のデータレジスタ
VRAM4
-
R/W
00062FH
LCD - セグメント 11-10 のデータレジスタ
VRAM5
-
R/W
000630H
LCD - セグメント 13-12 のデータレジスタ
VRAM6
-
R/W
000631H
LCD - セグメント 15-14 のデータレジスタ
VRAM7
-
R/W
000632H
LCD - セグメント 17-16 のデータレジスタ
VRAM8
-
R/W
000633H
LCD - セグメント 19-18 のデータレジスタ
VRAM9
-
R/W
000634H
LCD - セグメント 21-20 のデータレジスタ
VRAM10
-
R/W
000635H
LCD - セグメント 23-22 のデータレジスタ
VRAM11
-
R/W
000636H
LCD - セグメント 25-24 のデータレジスタ
VRAM12
-
R/W
000637H
LCD - セグメント 27-26 のデータレジスタ
VRAM13
-
R/W
DS07-13803-2
MB96380 シリーズ
I/O マップ MB96(F)38x ( ２０ / ２６ )
アドレス
レジスタ
略称 8 ビット
アクセス
略称 16 ビット
アクセス
アクセス
000638H
LCD - セグメント 29-28 のデータレジスタ
VRAM14
-
R/W
000639H
LCD - セグメント 31-30 のデータレジスタ
VRAM15
-
R/W
00063AH
LCD - セグメント 33-32 のデータレジスタ
VRAM16
-
R/W
00063BH
LCD - セグメント 35-34 のデータレジスタ
VRAM17
-
R/W
00063CH
LCD - セグメント 37-36 のデータレジスタ
VRAM18
-
R/W
00063DH
LCD - セグメント 39-38 のデータレジスタ
VRAM19
-
R/W
00063EH
LCD - セグメント 41-40 のデータレジスタ
VRAM20
-
R/W
00063FH
LCD - セグメント 43-42 のデータレジスタ
VRAM21
-
R/W
000640H
LCD - セグメント 45-44 のデータレジスタ
VRAM22
-
R/W
000641H
LCD - セグメント 47-46 のデータレジスタ
VRAM23
-
R/W
000642H
LCD - セグメント 49-48 のデータレジスタ
VRAM24
-
R/W
000643H
LCD - セグメント 51-50 のデータレジスタ
VRAM25
-
R/W
000644H
LCD - セグメント 53-52 のデータレジスタ
VRAM26
-
R/W
000645H
LCD - セグメント 55-54 のデータレジスタ
VRAM27
-
R/W
000646H
LCD - セグメント 57-56 のデータレジスタ
VRAM28
-
R/W
000647H
LCD - セグメント 59-58 のデータレジスタ
VRAM29
-
R/W
000648H
LCD - セグメント 61-60 のデータレジスタ
VRAM30
-
R/W
000649H
LCD - セグメント 63-62 のデータレジスタ
VRAM31
-
R/W
00064AH
LCD - セグメント 65-64 のデータレジスタ
VRAM32
-
R/W
00064BH00065FH
予約
-
-
-
000660H
周辺リソースリロケーションレジスタ 10
PRRR10
-
R/W
000661H
周辺リソースリロケーションレジスタ 11
PRRR11
-
R/W
000662H
周辺リソースリロケーションレジスタ 12
PRRR12
-
R/W
000663H
周辺リソースリロケーションレジスタ 13
PRRR13
-
W
000664H0006DFH
予約
-
-
-
0006E0H
外部バス - 領域構成レジスタ 0 下位
EACL0
EAC0
R/W
0006E1H
外部バス - 領域構成レジスタ 0 上位
EACH0
-
R/W
0006E2H
外部バス - 領域構成レジスタ 1 下位
EACL1
EAC1
R/W
0006E3H
外部バス - 領域構成レジスタ 1 上位
EACH1
-
R/W
0006E4H
外部バス - 領域構成レジスタ 2 下位
EACL2
EAC2
R/W
0006E5H
外部バス - 領域構成レジスタ 2 上位
EACH2
-
R/W
0006E6H
外部バス - 領域構成レジスタ 3 下位
EACL3
EAC3
R/W
0006E7H
外部バス - 領域構成レジスタ 3 上位
EACH3
-
R/W
0006E8H
外部バス - 領域構成レジスタ 4 下位
EACL4
EAC4
R/W
0006E9H
外部バス - 領域構成レジスタ 4 上位
EACH4
-
R/W
DS07-13803-2
43
MB96380 シリーズ
I/O マップ MB96(F)38x ( ２１ / ２６ )
アドレス
44
レジスタ
略称 8 ビット
アクセス
略称 16 ビット
アクセス
アクセス
0006EAH
外部バス - 領域構成レジスタ 5 下位
EACL5
EAC5
R/W
0006EBH
外部バス - 領域構成レジスタ 5 上位
EACH5
-
R/W
0006ECH
外部バス - 領域選択レジスタ 2
EAS2
-
R/W
0006EDH
外部バス - 領域選択レジスタ 3
EAS3
-
R/W
0006EEH
外部バス - 領域選択レジスタ 4
EAS4
-
R/W
0006EFH
外部バス - 領域選択レジスタ 5
EAS5
-
R/W
0006F0H
外部バス - モードレジスタ
EBM
-
R/W
0006F1H
外部バス - クロックおよび機能レジスタ
EBCF
-
R/W
0006F2H
外部バス - アドレス出力許可レジスタ 0
EBAE0
-
R/W
0006F3H
外部バス - アドレス出力許可レジスタ 1
EBAE1
-
R/W
0006F4H
外部バス - アドレス出力許可レジスタ 2
EBAE2
-
R/W
0006F5H
外部バス - 制御信号レジスタ
EBCS
-
R/W
0006F6H0006FFH
予約
-
-
-
000700H
CAN0 - 制御レジスタ下位
CTRLRL0
CTRLR0
R/W
000701H
CAN0 - 制御レジスタ上位 ( 予約 )
CTRLRH0
-
R
000702H
CAN0 - ステータスレジスタ下位
STATRL0
STATR0
R/W
000703H
CAN0 - ステータスレジスタ上位 ( 予約 )
STATRH0
-
R
000704H
CAN0 - エラーカウンタ下位 ( 送信 )
ERRCNTL0
ERRCNT0
R
000705H
CAN0 - エラーカウンタ上位 ( 受信 )
ERRCNTH0
-
R
000706H
CAN0 - ビットタイミングレジスタ下位
BTRL0
BTR0
R/W
000707H
CAN0 - ビットタイミングレジスタ上位
BTRH0
-
R/W
000708H
CAN0 - 割込みレジスタ下位
INTRL0
INTR0
R
000709H
CAN0 - 割込みレジスタ上位
INTRH0
-
R
00070AH
CAN0 - テストレジスタ下位
TESTRL0
TESTR0
R/W
00070BH
CAN0 - テストレジスタ上位 ( 予約 )
TESTRH0
-
R
00070CH
CAN0 - BRP 拡張レジスタ下位
BRPERL0
BRPER0
R/W
00070DH
CAN0 - BRP 拡張レジスタ上位 ( 予約 )
BRPERH0
-
R
00070EH00070FH
予約
-
-
-
000710H
CAN0 - IF1 コマンドリクエストレジスタ下位
IF1CREQL0
IF1CREQ0
R/W
000711H
CAN0 - IF1 コマンドリクエストレジスタ上位
IF1CREQH0
-
R/W
000712H
CAN0 - IF1 コマンドマスクレジスタ下位
IF1CMSKL0
IF1CMSK0
R/W
000713H
CAN0 - IF1 コマンドマスクレジスタ上位 ( 予約 )
IF1CMSKH0
-
R
000714H
CAN0 - IF1 マスク 1 レジスタ下位
IF1MSK1L0
IF1MSK10
R/W
000715H
CAN0 - IF1 マスク 1 レジスタ上位
IF1MSK1H0
-
R/W
000716H
CAN0 - IF1 マスク 2 レジスタ下位
IF1MSK2L0
IF1MSK20
R/W
DS07-13803-2
MB96380 シリーズ
I/O マップ MB96(F)38x ( ２２ / ２６ )
アドレス
レジスタ
略称 8 ビット
アクセス
略称 16 ビット
アクセス
アクセス
000717H
CAN0 - IF1 マスク 2 レジスタ上位
IF1MSK2H0
-
R/W
000718H
CAN0 - IF1 アービトレーション 1 レジスタ下位
IF1ARB1L0
IF1ARB10
R/W
000719H
CAN0 - IF1 アービトレーション 1 レジスタ上位
IF1ARB1H0
-
R/W
00071AH
CAN0 - IF1 アービトレーション 2 レジスタ下位
IF1ARB2L0
IF1ARB20
R/W
00071BH
CAN0 - IF1 アービトレーション 2 レジスタ上位
IF1ARB2H0
-
R/W
00071CH
CAN0 - IF1 メッセージ制御レジスタ下位
IF1MCTRL0
IF1MCTR0
R/W
00071DH
CAN0 - IF1 メッセージ制御レジスタ上位
IF1MCTRH0
-
R/W
00071EH
CAN0 - IF1 データ A1 下位
IF1DTA1L0
IF1DTA10
R/W
00071FH
CAN0 - IF1 データ A1 上位
IF1DTA1H0
-
R/W
000720H
CAN0 - IF1 データ A2 下位
IF1DTA2L0
IF1DTA20
R/W
000721H
CAN0 - IF1 データ A2 上位
IF1DTA2H0
-
R/W
000722H
CAN0 - IF1 データ B1 下位
IF1DTB1L0
IF1DTB10
R/W
000723H
CAN0 - IF1 データ B1 上位
IF1DTB1H0
-
R/W
000724H
CAN0 - IF1 データ B2 下位
IF1DTB2L0
IF1DTB20
R/W
000725H
CAN0 - IF1 データ B2 上位
IF1DTB2H0
-
R/W
000726H00073FH
予約
-
-
-
000740H
CAN0 - IF2 コマンドリクエストレジスタ下位
IF2CREQL0
IF2CREQ0
R/W
000741H
CAN0 - IF2 コマンドリクエストレジスタ上位
IF2CREQH0
-
R/W
000742H
CAN0 - IF2 コマンドマスクレジスタ下位
IF2CMSKL0
IF2CMSK0
R/W
000743H
CAN0 - IF2 コマンドマスクレジスタ上位 ( 予約 )
IF2CMSKH0
-
R
000744H
CAN0 - IF2 マスク 1 レジスタ下位
IF2MSK1L0
IF2MSK10
R/W
000745H
CAN0 - IF2 マスク 1 レジスタ上位
IF2MSK1H0
-
R/W
000746H
CAN0 - IF2 マスク 2 レジスタ下位
IF2MSK2L0
IF2MSK20
R/W
000747H
CAN0 - IF2 マスク 2 レジスタ上位
IF2MSK2H0
-
R/W
000748H
CAN0 - IF2 アービトレーション 1 レジスタ下位
IF2ARB1L0
IF2ARB10
R/W
000749H
CAN0 - IF2 アービトレーション 1 レジスタ上位
IF2ARB1H0
-
R/W
00074AH
CAN0 - IF2 アービトレーション 2 レジスタ下位
IF2ARB2L0
IF2ARB20
R/W
00074BH
CAN0 - IF2 アービトレーション 2 レジスタ上位
IF2ARB2H0
-
R/W
00074CH
CAN0 - IF2 メッセージ制御レジスタ下位
IF2MCTRL0
IF2MCTR0
R/W
00074DH
CAN0 - IF2 メッセージ制御レジスタ上位
IF2MCTRH0
-
R/W
00074EH
CAN0 - IF2 データ A1 下位
IF2DTA1L0
IF2DTA10
R/W
00074FH
CAN0 - IF2 データ A1 上位
IF2DTA1H0
-
R/W
000750H
CAN0 - IF2 データ A2 下位
IF2DTA2L0
IF2DTA20
R/W
000751H
CAN0 - IF2 データ A2 上位
IF2DTA2H0
-
R/W
000752H
CAN0 - IF2 データ B1 下位
IF2DTB1L0
IF2DTB10
R/W
DS07-13803-2
45
MB96380 シリーズ
I/O マップ MB96(F)38x ( ２３ / ２６ )
アドレス
46
レジスタ
略称 8 ビット
アクセス
略称 16 ビット
アクセス
アクセス
000753H
CAN0 - IF2 データ B1 上位
IF2DTB1H0
-
R/W
000754H
CAN0 - IF2 データ B2 下位
IF2DTB2L0
IF2DTB20
R/W
000755H
CAN0 - IF2 データ B2 上位
IF2DTB2H0
-
R/W
000756H00077FH
予約
-
-
-
000780H
CAN0 - 送信リクエスト 1 レジスタ下位
TREQR1L0
TREQR10
R
000781H
CAN0 - 送信リクエスト 1 レジスタ上位
TREQR1H0
-
R
000782H
CAN0 - 送信リクエスト 2 レジスタ下位
TREQR2L0
TREQR20
R
000783H
CAN0 - 送信リクエスト 2 レジスタ上位
TREQR2H0
-
R
000784H00078FH
予約
-
-
-
000790H
CAN0 - 新規データ 1 レジスタ下位
NEWDT1L0
NEWDT10
R
000791H
CAN0 - 新規データ 1 レジスタ上位
NEWDT1H0
-
R
000792H
CAN0 - 新規データ 2 レジスタ下位
NEWDT2L0
NEWDT20
R
000793H
CAN0 - 新規データ 2 レジスタ上位
NEWDT2H0
-
R
000794H00079FH
予約
-
-
-
0007A0H
CAN0 - 割込み保留 1 レジスタ下位
INTPND1L0
INTPND10
R
0007A1H
CAN0 - 割込み保留 1 レジスタ上位
INTPND1H0
-
R
0007A2H
CAN0 - 割込み保留 2 レジスタ下位
INTPND2L0
INTPND20
R
0007A3H
CAN0 - 割込み保留 2 レジスタ上位
INTPND2H0
-
R
0007A4H0007AFH
予約
-
-
-
0007B0H
CAN0 - メッセージ有効 1 レジスタ下位
MSGVAL1L0
MSGVAL10
R
0007B1H
CAN0 - メッセージ有効 1 レジスタ上位
MSGVAL1H0
-
R
0007B2H
CAN0 - メッセージ有効 2 レジスタ下位
MSGVAL2L0
MSGVAL20
R
0007B3H
CAN0 - メッセージ有効 2 レジスタ上位
MSGVAL2H0
-
R
0007B4H0007CDH
予約
-
-
-
0007CEH
CAN0 - 出力許可レジスタ
COER0
-
R/W
0007CFH
予約
-
-
-
0007D0H
SG0 - サウンドジェネレータ制御レジスタ下位
SGCRL0
SGCR0
R/W
0007D1H
SG0 - サウンドジェネレータ制御レジスタ上位
SGCRH0
-
R/W
0007D2H
SG0 - サウンドジェネレータ周波数レジスタ
SGFR0
-
R/W
0007D3H
SG0 - サウンドジェネレータ振幅レジスタ
SGAR0
-
R/W
0007D4H
SG0 - サウンドジェネレータデクリメントレジスタ
SGDR0
-
R/W
0007D5H
SG0 - サウンドジェネレータトーンレジスタ
SGTR0
-
R/W
0007D6H
SG1 - サウンドジェネレータ制御レジスタ下位
SGCRL1
SGCR1
R/W
DS07-13803-2
MB96380 シリーズ
I/O マップ MB96(F)38x ( ２４ / ２６ )
アドレス
レジスタ
略称 8 ビット
アクセス
略称 16 ビット
アクセス
アクセス
SGCRH1
-
R/W
0007D7H
SG1 - サウンドジェネレータ制御レジスタ上位
0007D8H
SG1 - サウンドジェネレータ周波数レジスタ
SGFR1
-
R/W
0007D9H
SG1 - サウンドジェネレータ振幅レジスタ
SGAR1
-
R/W
0007DAH
SG1 - サウンドジェネレータデクリメントレジスタ
SGDR1
-
R/W
0007DBH
SG1 - サウンドジェネレータトーンレジスタ
SGTR1
-
R/W
0007DCH0007FFH
予約
-
-
-
000800H
CAN1 - 制御レジスタ下位
CTRLRL1
CTRLR1
R/W
000801H
CAN1 - 制御レジスタ上位 ( 予約 )
CTRLRH1
-
R
000802H
CAN1 - ステータスレジスタ下位
STATRL1
STATR1
R/W
000803H
CAN1 - ステータスレジスタ上位 ( 予約 )
STATRH1
-
R
000804H
CAN1 - エラーカウンタ下位 ( 送信 )
ERRCNTL1
ERRCNT1
R
000805H
CAN1 - エラーカウンタ上位 ( 受信 )
ERRCNTH1
-
R
000806H
CAN1 - ビットタイミングレジスタ下位
BTRL1
BTR1
R/W
000807H
CAN1 - ビットタイミングレジスタ上位
BTRH1
-
R/W
000808H
CAN1 - 割込みレジスタ下位
INTRL1
INTR1
R
000809H
CAN1 - 割込みレジスタ上位
INTRH1
-
R
00080AH
CAN1 - テストレジスタ下位
TESTRL1
TESTR1
R/W
00080BH
CAN1 - テストレジスタ上位 ( 予約 )
TESTRH1
-
R
00080CH
CAN1 - BRP 拡張レジスタ下位
BRPERL1
BRPER1
R/W
00080DH
CAN1 - BRP 拡張レジスタ上位 ( 予約 )
BRPERH1
-
R
00080EH00080FH
予約
-
-
-
000810H
CAN1 - IF1 コマンドリクエストレジスタ下位
IF1CREQL1
IF1CREQ1
R/W
000811H
CAN1 - IF1 コマンドリクエストレジスタ上位
IF1CREQH1
-
R/W
000812H
CAN1 - IF1 コマンドマスクレジスタ下位
IF1CMSKL1
IF1CMSK1
R/W
000813H
CAN1 - IF1 コマンドマスクレジスタ上位
( 予約 )
IF1CMSKH1
-
R
000814H
CAN1 - IF1 マスク 1 レジスタ下位
IF1MSK1L1
IF1MSK11
R/W
000815H
CAN1 - IF1 マスク 1 レジスタ上位
IF1MSK1H1
-
R/W
000816H
CAN1 - IF1 マスク 2 レジスタ下位
IF1MSK2L1
IF1MSK21
R/W
000817H
CAN1 - IF1 マスク 2 レジスタ上位
IF1MSK2H1
-
R/W
000818H
CAN1 - IF1 アービトレーション 1 レジスタ下位
IF1ARB1L1
IF1ARB11
R/W
000819H
CAN1 - IF1 アービトレーション 1 レジスタ上位
IF1ARB1H1
-
R/W
00081AH
CAN1 - IF1 アービトレーション 2 レジスタ下位
IF1ARB2L1
IF1ARB21
R/W
00081BH
CAN1 - IF1 アービトレーション 2 レジスタ上位
IF1ARB2H1
-
R/W
00081CH
CAN1 - IF1 メッセージ制御レジスタ下位
IF1MCTRL1
IF1MCTR1
R/W
DS07-13803-2
47
MB96380 シリーズ
I/O マップ MB96(F)38x ( ２５ / ２６ )
アドレス
48
レジスタ
略称 8 ビット
アクセス
略称 16 ビット
アクセス
アクセス
00081DH
CAN1 - IF1 メッセージ制御レジスタ上位
IF1MCTRH1
-
R/W
00081EH
CAN1 - IF1 データ A1 下位
IF1DTA1L1
IF1DTA11
R/W
00081FH
CAN1 - IF1 データ A1 上位
IF1DTA1H1
-
R/W
000820H
CAN1 - IF1 データ A2 下位
IF1DTA2L1
IF1DTA21
R/W
000821H
CAN1 - IF1 データ A2 上位
IF1DTA2H1
-
R/W
000822H
CAN1 - IF1 データ B1 下位
IF1DTB1L1
IF1DTB11
R/W
000823H
CAN1 - IF1 データ B1 上位
IF1DTB1H1
-
R/W
000824H
CAN1 - IF1 データ B2 下位
IF1DTB2L1
IF1DTB21
R/W
000825H
CAN1 - IF1 データ B2 上位
IF1DTB2H1
-
R/W
000826H00083FH
予約
-
-
-
000840H
CAN1 - IF2 コマンドリクエストレジスタ下位
IF2CREQL1
IF2CREQ1
R/W
000841H
CAN1 - IF2 コマンドリクエストレジスタ上位
IF2CREQH1
-
R/W
000842H
CAN1 - IF2 コマンドマスクレジスタ下位
IF2CMSKL1
IF2CMSK1
R/W
000843H
CAN1 - IF2 コマンドマスクレジスタ上位
( 予約 )
IF2CMSKH1
-
R
000844H
CAN1 - IF2 マスク 1 レジスタ下位
IF2MSK1L1
IF2MSK11
R/W
000845H
CAN1 - IF2 マスク 1 レジスタ上位
IF2MSK1H1
-
R/W
000846H
CAN1 - IF2 マスク 2 レジスタ下位
IF2MSK2L1
IF2MSK21
R/W
000847H
CAN1 - IF2 マスク 2 レジスタ上位
IF2MSK2H1
-
R/W
000848H
CAN1 - IF2 アービトレーション 1 レジスタ下位
IF2ARB1L1
IF2ARB11
R/W
000849H
CAN1 - IF2 アービトレーション 1 レジスタ上位
IF2ARB1H1
-
R/W
00084AH
CAN1 - IF2 アービトレーション 2 レジスタ下位
IF2ARB2L1
IF2ARB21
R/W
00084BH
CAN1 - IF2 アービトレーション 2 レジスタ上位
IF2ARB2H1
-
R/W
00084CH
CAN1 - IF2 メッセージ制御レジスタ下位
IF2MCTRL1
IF2MCTR1
R/W
00084DH
CAN1 - IF2 メッセージ制御レジスタ上位
IF2MCTRH1
-
R/W
00084EH
CAN1 - IF2 データ A1 下位
IF2DTA1L1
IF2DTA11
R/W
00084FH
CAN1 - IF2 データ A1 上位
IF2DTA1H1
-
R/W
000850H
CAN1 - IF2 データ A2 下位
IF2DTA2L1
IF2DTA21
R/W
000851H
CAN1 - IF2 データ A2 上位
IF2DTA2H1
-
R/W
000852H
CAN1 - IF2 データ B1 下位
IF2DTB1L1
IF2DTB11
R/W
000853H
CAN1 - IF2 データ B1 上位
IF2DTB1H1
-
R/W
000854H
CAN1 - IF2 データ B2 下位
IF2DTB2L1
IF2DTB21
R/W
000855H
CAN1 - IF2 データ B2 上位
IF2DTB2H1
-
R/W
000856H00087FH
予約
-
-
-
000880H
CAN1 - 送信リクエスト 1 レジスタ下位
TREQR1L1
TREQR11
R
DS07-13803-2
MB96380 シリーズ
I/O マップ MB96(F)38x ( ２６ / ２６ )
アドレス
レジスタ
略称 8 ビット
アクセス
略称 16 ビット
アクセス
アクセス
000881H
CAN1 - 送信リクエスト 1 レジスタ上位
TREQR1H1
-
R
000882H
CAN1 - 送信リクエスト 2 レジスタ下位
TREQR2L1
TREQR21
R
000883H
CAN1 - 送信リクエスト 2 レジスタ上位
TREQR2H1
-
R
000884H00088FH
予約
-
-
-
000890H
CAN1 - 新規データ 1 レジスタ下位
NEWDT1L1
NEWDT11
R
000891H
CAN1 - 新規データ 1 レジスタ上位
NEWDT1H1
-
R
000892H
CAN1 - 新規データ 2 レジスタ下位
NEWDT2L1
NEWDT21
R
000893H
CAN1 - 新規データ 2 レジスタ上位
NEWDT2H1
-
R
000894H00089FH
予約
-
-
-
0008A0H
CAN1 - 割込み保留 1 レジスタ下位
INTPND1L1
INTPND11
R
0008A1H
CAN1 - 割込み保留 1 レジスタ上位
INTPND1H1
-
R
0008A2H
CAN1 - 割込み保留 2 レジスタ下位
INTPND2L1
INTPND21
R
0008A3H
CAN1 - 割込み保留 2 レジスタ上位
INTPND2H1
-
R
0008A4H0008AFH
予約
-
-
-
0008B0H
CAN1 - メッセージ有効 1 レジスタ下位
MSGVAL1L1
MSGVAL11
R
0008B1H
CAN1 - メッセージ有効 1 レジスタ上位
MSGVAL1H1
-
R
0008B2H
CAN1 - メッセージ有効 2 レジスタ下位
MSGVAL2L1
MSGVAL21
R
0008B3H
CAN1 - メッセージ有効 2 レジスタ上位
MSGVAL2H1
-
R
0008B4H0008CDH
予約
-
-
-
0008CEH
CAN1 - 出力許可レジスタ
COER1
-
R/W
0008CFH000BFFH
予約
-
-
-
（注意事項）I/O マップの予約アドレスへの書込みアクセスは一切できません。予約アドレスへの読出しアクセスは ,「X」
の読出しになります。
本テーブルで説明はされているが , デバイスによってサポートされていないリソースのレジスタについても ,
「予約」として扱われる必要があります。
DS07-13803-2
49
MB96380 シリーズ
■ 割込みベクタテーブル
割込みベクタテーブル MB96(F)38x ( １ / ２ )
ベクタ
ベクタ
テーブルの
番号
オフセット
50
ベクタ名
DMA
クリア
プログラムへの
ICR
インデックス
説明
0
3FCH
CALLV0
なし
-
1
3F8H
CALLV1
なし
-
2
3F4H
CALLV2
なし
-
3
3F0H
CALLV3
なし
-
4
3ECH
CALLV4
なし
-
5
3E8H
CALLV5
なし
-
6
3E4H
CALLV6
なし
-
7
3E0H
CALLV7
なし
-
8
3DCH
RESET
なし
-
9
3D8H
INT9
なし
-
10
3D4H
EXCEPTION
なし
-
11
3D0H
NMI
なし
-
12
3CCH
DLY
なし
12
遅延割込み
13
3C8H
RC_TIMER
なし
13
RC タイマ
14
3C4H
MC_TIMER
なし
14
メインクロックタイマ
15
3C0H
SC_TIMER
なし
15
サブクロックタイマ
16
3BCH
予約
なし
16
予約
17
3B8H
EXTINT0
あり
17
外部割込み 0
18
3B4H
EXTINT1
あり
18
外部割込み 1
19
3B0H
EXTINT2
あり
19
外部割込み 2
20
3ACH
EXTINT3
あり
20
外部割込み 3
21
3A8H
EXTINT4
あり
21
外部割込み 4
22
3A4H
EXTINT5
あり
22
外部割込み 5
23
3A0H
EXTINT6
あり
23
外部割込み 6
24
39CH
EXTINT7
あり
24
外部割込み 7
25
398H
CAN0
なし
25
CAN コントローラ 0
26
394H
CAN1*
なし
26
CAN コントローラ 1
27
390H
PPG0
あり
27
プログラマブルパルスジェネレータ 0
28
38CH
PPG1
あり
28
プログラマブルパルスジェネレータ 1
29
388H
PPG2
あり
29
プログラマブルパルスジェネレータ 2
30
384H
PPG3
あり
30
プログラマブルパルスジェネレータ 3
31
380H
PPG4
あり
31
プログラマブルパルスジェネレータ 4
32
37CH
PPG5
あり
32
プログラマブルパルスジェネレータ 5
33
378H
PPG6
あり
33
プログラマブルパルスジェネレータ 6
34
374H
PPG7
あり
34
プログラマブルパルスジェネレータ 7
35
370H
RLT0
あり
35
リロードタイマ 0
36
36CH
RLT1
あり
36
リロードタイマ 1
37
368H
RLT2
あり
37
リロードタイマ 2
マスク不可割込み
DS07-13803-2
MB96380 シリーズ
割込みベクタテーブル MB96(F)38x ( ２ / ２ )
ベクタ
ベクタ
テーブルの
番号
オフセット
ベクタ名
DMA
クリア
プログラムへの
ICR
インデックス
説明
38
364H
RLT3
あり
38
リロードタイマ 3
39
360H
PPGRLT
あり
39
リロードタイマ 6 - PPG 専用
40
35CH
ICU0
あり
40
インプットキャプチャユニット 0
41
358H
ICU1
あり
41
インプットキャプチャユニット 1
42
354H
ICU2
あり
42
インプットキャプチャユニット 2
43
350H
ICU3
あり
43
インプットキャプチャユニット 3
44
34CH
ICU4
あり
44
インプットキャプチャユニット 4
45
348H
ICU5
あり
45
インプットキャプチャユニット 5
46
344H
ICU6
あり
46
インプットキャプチャユニット 6
47
340H
ICU7
あり
47
インプットキャプチャユニット 7
48
33CH
OCU0
あり
48
出力コンペアユニット 0
49
338H
OCU1
あり
49
出力コンペアユニット 1
50
334H
OCU2
あり
50
出力コンペアユニット 2
51
330H
OCU3
あり
51
出力コンペアユニット 3
52
32CH
FRT0
あり
52
フリーランタイマ 0
53
328H
FRT1
あり
53
フリーランタイマ 1
54
324H
RTC0
なし
54
リアルタイムクロック
55
320H
CAL0
なし
55
クロックキャリブレーションユニット
56
31CH
SG0
なし
56
サウンドジェネレータ 0
57
318H
SG1
なし
57
サウンドジェネレータ 1
58
314H
IIC0
あり
58
I2C インターフェイス
59
310H
ADC0
あり
59
A/D コンバータ
60
30CH
ALARM0
なし
60
アラームコンパレータ 0
61
308H
ALARM1*
なし
61
アラームコンパレータ 1
62
304H
LINR0
あり
62
LIN USART 0 RX
63
300H
LINT0
あり
63
LIN USART 0 TX
64
2FCH
LINR1
あり
64
LIN USART 1 RX
65
2F8H
LINT1
あり
65
LIN USART 1 TX
66
2F4H
LINR2
あり
66
LIN USART 2 RX
67
2F0H
LINT2
あり
67
LIN USART 2 TX
68
2ECH
LINR4
あり
68
LIN USART 4 RX
69
2E8H
LINT4
あり
69
LIN USART 4 TX
70
2E4H
LINR5
あり
70
LIN USART 5 RX
71
2E0H
LINT5
あり
71
LIN USART 5 TX
72
2DCH
FLASH_A
なし
72
フラッシュメモリ A
( フラッシュデバイスのみ )
73
2D8H
FLASH_B
なし
73
フラッシュメモリ B
(MB96F388/F389 のみ )
＊ : ALARM1 と CAN1 は MB96384 と MB96(F)385 デバイスにはありません。
DS07-13803-2
51
MB96380 シリーズ
■ デバイス使用上の注意
デバイスを取り扱う際には , 特別な注意が必要です。
・ラッチアップの防止
・未使用端子の取り扱い
・外部クロックの使用
・未使用サブクロック信号
・PLL クロックモード動作に関する注意事項
・電源端子 (VCC/VSS)
・水晶発振器の回路
・A/D コンバータおよびアナログ入力に対する電源投入シーケンス
・A/D コンバータを使用しないときの端子の取り扱い
・通電に関する注意事項
・電源電圧の安定化
・SMC 電源端子
・シリアル通信
1. ラッチアップの防止
CMOS IC チップでは , 次の条件下でラッチアップが発生することがあります。
・VCC を超過する電圧または VSS 未満の電圧が入力端子または出力端子に印加されます。
・VCC 端子と VSS 端子の間に定格電圧を超える電圧が印加されます。
・VCC 電圧の前に , AVCC 電源が印加されます。
ラッチアップによって電源電流が急激に増加し , デバイスに対し熱破壊を発生させる可能性があります。
同じ理由により , アナログ電源電圧 (AVCC, AVRH) がデジタル電源電圧を超過しないようにさらに注意が必要です。
2. 未使用端子の取り扱い
未使用入力端子は , 入力が禁止されている ( ポート入力イネーブルレジスタ (PIER) の対応ビット = 0) ときに開放状態に
することができます。
入力が許可されているときに未使用入力端子を開放状態にしておくと , デバイスの動作不良および永久的な損傷の可能
性があります。したがって , これらの端子は , 抵抗によりプルアップまたはプルダウンしなければなりません。ラッチアッ
プを防止するため , これらの抵抗は , 2 kΩ を超える必要があります。
未使用の双方向端子は , 出力状態に設定した後 , 開放状態にするか , または入力状態に設定したうえで , 入力禁止にする
かあるいは外部プルアップ / プルダウン抵抗を上述のように設定することができます。
52
DS07-13803-2
MB96380 シリーズ
3. 外部クロックの使用
外部クロックに許容される周波数範囲は , 発振器の種類と構成によって異なります。詳細なモードと周波数の制限につ
いては ,「AC 特性」を参照してください。単相および逆位相の外部クロックは , 次のように接続しなければなりません。
1. 単相の外部クロック
・単相外部クロックを使用する際には , X0 端子を駆動し , X1 端子を開放状態にしておかなければなりません。
X0
X1
2. 逆位相の外部クロック
・逆位相外部クロックを使用する際には , X1 (X1A) に対し , X0 (X0A) 端子と逆位相のクロック信号を供給しなければなり
ません。
X0
X1
4. 未使用サブクロック信号
端子 X0A および X1A が発振器に接続されていないとき , プルダウン抵抗は , X0A 端子に接続し , X1A 端子を開放して
おかなければなりません。
5. PLL クロックモード動作に関する注意事項
PLL クロックモードが選択され , かつ外部発振器が動作していないか , または外部クロックが提供されていない場合は ,
マイクロコントローラが自由振動 PLL との動作を試みます。ただし , この動作の性能は保証できません。
6. 電源端子 (VCC/VSS)
すべての VCC レベルとすべての VSS レベルの電源端子が同じ電位であることが必要です。VCC レベルまたは VSS レベル
が複数存在する場合, デバイスは正しく動作しないか, または保証動作範囲内であっても損傷を受ける可能性があります。
VCC および VSS は , 可能な最も低いインピーダンスの電源からデバイスに接続しなければなりません。
電源ノイズに対する対策として , VCC 端子と VSS 端子との間で , かつ VCC 端子および VSS 端子にできるだけ近い場所で ,
約 0.1 μF のバイパスコンデンサを接続する必要があります。
7. 水晶発振器およびセラミック振動子の回路
X0, X1 端子または X0A, X1A 端子でのノイズは , 異常な動作の原因となることがあります。X0, X1 端子および X0A, X1A
端子 , 水晶発振器 ( またはセラミック振動子 ), アース線までの距離が可能な限り最短となるようにバイパスコンデンサを
提供し , 発振回路の線がその他の回路の線と交差しないように最大限注意することが必要です。
動作を安定させるため , X0, X1 端子および X0A, X1A 端子を囲むプリント基板上のパターンに接地エリアを設けること
が強く推奨されます。
特に高周波数で低 Q 振動子を使用する際には , 水晶メーカーまたは振動子メーカーで水晶 /MCU 装置または振動子 /
MCU 装置を評価することが強く推奨されます。
DS07-13803-2
53
MB96380 シリーズ
8. A/D コンバータおよびアナログ入力に対する電源投入シーケンス
デジタル電源 (VCC) を投入した後 , A/D コンバータの電源 (AVCC, AVRH, AVRL) およびアナログ入力 (ANn) をオンにする
必要があります。
A/D コンバータの電源およびアナログ入力をオフにした後 , デジタル電源をオフにすることも必要です。この場合 , 電
圧は AVRH または AVCC を超過してはなりません ( アナログ電源およびデジタル電源を同時に投入または切断することは
容認されます )。
9. A/D コンバータを使用しないときの端子の取り扱い
A/D コンバータの未使用の端子を AVCC = VCC, AVSS = AVRH = AVRL = VSS として接続することが必要です。
10.電源投入に関する注意事項
内部電圧レギュレータの誤動作を防止するため , 電源投入時の供給電圧プロフィールは , 0.2 V から 2.7 V に変化するの
に 50μs より時間がかかる必要があります。
11.電源電圧の安定化
電源電圧の変動が , 電源電圧 Vcc の安全動作範囲内であったとしても急な場合は , 誤動作が発生する可能性があります。
したがって , 電源電圧 Vcc は安定していなければなりません。安定化の基準として , 電源電圧は , 商用周波数 (50 ∼ 60 Hz)
における Vcc のリップル変動 ( ピークとピークの間の値 ) が標準的な電源電圧 Vcc の 10％以内に収まり , かつ過渡変動率
が電源切り替えのための瞬間変動で 0.1V/μs 以下となるように安定化しなければなりません。
12.SMC 電源端子
すべての DVSS 端子は , VSS 端子と同じレベルに設定しなければなりません。
DVCC 電源レベルは , VCC 電源レベルとは独立して設定することができます。しかし , DVCC に電源が投入され , かつ VCC
が 3V 以下のとき , SMC I/O 端子の状態は不定です。このことを回避するため , 常に DVCC の前に , VCC を投入することを
推奨しています。
13.シリアル通信
シリアル通信上のノイズまたは他の原因により不正なデータを受信する可能性があります。
したがって , ノイズを回避するようにプリント基板を設計します。
装置を設計する際には不正データの受信を考慮します。例えば , エラーが発生したら , チェックサムを適用し , データを再
送信します。
54
DS07-13803-2
MB96380 シリーズ
■ 電気的特性
1. 絶対最大定格
項目
記号
定格値
単位
備考
最小
最大
VCC
VSS - 0.3
VSS + 6.0
V
AVCC
VSS - 0.3
VSS + 6.0
V
VCC = AVCC *1
AVRH,
AVRL
VSS - 0.3
VSS + 6.0
V
AVCC ≧ AVRH, AVCC ≧ AVRL, AVRH ＞
AVRL, AVRL ≧ AVSS
DVCC
VSS - 0.3
VSS + 6.0
V
*7 を参照してください。
V0 ∼ V3
VSS - 0.3
VSS + 6.0
V
V0 ∼ V3 は VCC よりも大きく設定できませ
ん。
入力電圧
VI
VSS - 0.3
VSS + 6.0
V
VI ≦ (D)VCC + 0.3V
出力電圧
VO
VSS - 0.3
VSS + 6.0
V
VO ≦ (D)VCC + 0.3V *2
ICLAMP
- 4.0
+4.0
mA
汎用入出力端子に印加可能 *3
Σ|ICLAMP|
-
40
mA
汎用入出力端子に印加可能 *3
IOL1
-
15
mA
駆動強度を 5 mA に設定した通常出力
IOLSMC
-
40
mA
駆動強度を 30 mA に設定した高電流出力
IOLAV1
-
5
mA
駆動強度を 5 mA に設定した通常出力
IOLAVSMC
-
30
mA
駆動強度を 30 mA に設定した高電流出力
ΣIOL1
-
100
mA
通常出力
ΣIOLSMC
-
330
mA
高電流出力
ΣIOLAV1
-
50
mA
通常出力
ΣIOLAVSMC
-
250
mA
高電流出力
IOH1
-
-15
mA
駆動強度を 5 mA に設定した通常出力
IOHSMC
-
-40
mA
駆動強度を 30 mA に設定した高電流出力
IOHAV1
-
-5
mA
駆動強度を 5 mA に設定した通常出力
IOHAVSMC
-
-30
mA
駆動強度を 30 mA に設定した高電流出力
ΣIOH1
-
-100
mA
通常出力
ΣIOHSMC
-
-330
mA
高電流出力
ΣIOHAV1
-
-50
mA
通常出力
ΣIOHASMC
-
-250
mA
高電流出力
電源電圧
A/D コンバータ基準電圧
SMC 電源
LCD 用電源電圧
最大クランプ電流
最大総クランプ電流
“L” レベル最大出力電流
“L” レベル平均出力電流
“L” レベル最大総出力電流
“L” レベル総平均出力電流
“H” レベル最大出力電流
“H” レベル平均出力電流
“H” レベル最大総出力電流
“H” レベル総平均出力電流
DS07-13803-2
*2
55
MB96380 シリーズ
項目
許容消費電力 (MB96F385) *4
許容消費電力
(MB96F386/F387/F388/F389) *4
許容消費電力
(MB96384/385) *4
動作周囲温度
保存温度
記号
定格値
単位
最大
-
295*5
mW
TA ＝＋ 105 °C
-
*5
mW
TA ＝＋ 85 °C
-
*5
820
mW
TA ＝＋ 70 °C
-
370*5
mW
TA ＝＋ 125 °C, フラッシュプログラミング /
消去なし *6
-
670*5
mW
TA ＝＋ 105 °C, フラッシュプログラミング /
消去なし *6
-
370*5
mW
TA ＝＋ 105 °C
-
740*5
mW
TA ＝＋ 85 °C
-
1000*5
mW
TA ＝＋ 70 °C
-
460*5
mW
TA ＝＋ 125 °C, フラッシュプログラミング /
消去なし *6
-
800*5
mW
TA ＝＋ 105 °C, フラッシュのプログラミング /
消去なし *6
-
310*5
mW
TA ＝＋ 105 °C
-
*5
mW
TA ＝＋ 85 °C
*5
mW
TA ＝＋ 70 °C
-
*5
390
mW
TA ＝＋ 125 °C *6
-
700*5
mW
TA ＝＋ 105 °C *6
0
+70
-40
+105
-40
+125
-55
+150
595
PD
PD
PD
TA
TSTG
備考
最小
-
625
800
MB96V300B
°C
*6
°C
＊ 1:AVCC と VCC は , 同じ電圧に設定する必要があります。電源オン時 , AVCC を VCC よりも大きく設定したり , アナログ入
力の電圧を AVCC よりも大きく設定することはできません。
＊ 2:VI と VO は , (D)VCC + 0.3 V よりも大きく設定できません。また VI は指定範囲よりも大きく設定できません。ただし ,
入力から最大電流または入力への最大電流が外部コンポーネントによってある程度制限される場合 , ICLAMP 定格が VI
定格より優先されます。高電流ポートの入出力電圧は DVCC によって決まります。標準ポートの入出力電圧は VCC に
よって決まります。
＊ 3:・すべての汎用 I/O 端子 (Pnn_m) に印加できます。ただし , SEG または COM 機能を持つ I/O 端子を除きます。
・推奨動作条件内で使用してください。
・DC 電圧 ( 電流 ) で使用してください。
・+B 信号は必ず , +B 信号とマイクロコントローラ間に配置された制限抵抗に印加する必要があります。
・制限抵抗の値は , +B 信号が印加された場合 , マイクロコントローラ端子への入力電流が瞬間的または一定期間定格
値を超えないように設定する必要があります。
・マイクロコントローラの駆動電流が低い ( 電力セーブモードなど ) 場合 , +B 入力電位が保護ダイオードを通過し ,
VCC 端子の電位が上昇することにより , 他のデバイスに影響を与えないようにご注意ください。
・+B 信号が入力の場合 , マイクロコントローラの電源がオフ (0V に固定されていない ) 時 , 電源は端子から提供され
るため , 不完全な動作が発生する可能性があることにご注意ください。
・電源オン時に +B 入力が印加される場合 , 電源は端子から提供されるため , パワーリセットを動作させるために十
分な電源電圧が得られないことがある点にご注意ください(内部ベクタモードでの永続的な低電圧リセットを行う
デバイスを除きます )。
・LCD I/O 端子には +B 信号を印加できません ( 未使用の SEG/COM 端子を含みます )。
（続く）
56
DS07-13803-2
MB96380 シリーズ
（続き）
・推奨回路例
保護ダイオード
VCC
P-ch
制限抵抗
+B 入力 (0V ∼ 16V)
N-ch
R
＊ 4: 最大許容消費電力は , 周囲温度 , 気流の速度 , および PCB のパッケージの熱伝導によって決まります。
実際の消費電力は , お客様の用途によって決まり , 以下のように計算することができます。
PD = PIO + PINT
PIO = Σ (VOL * IOL + VOH * IOH) (IO 負荷電力消費合計は , すべての IO ポート上で実行されます )
PINT = VCC * (ICC + IA) ( 内部電力消費 )
ICC は , 「DC 特性」で説明したように , VCC へのコア電流消費合計で , 選択した動作モードとクロック周波数 , およ
び機能の使用方法 ( フラッシュプログラミングやクロックモジュレータなど ) によって決まります。
IA は , AVCC へのアナログ電流消費です。
＊ 5: 気流なしの指定 TA で単一層 PCB に取り付けられたパッケージの最悪値。
＊ 6: この条件下での使用時の信頼性の制限については , 富士通にお問い合わせください。
＊ 7: VCC より前に DVCC をオンにした場合 , SMC I/O 端子は未定義状態になります。このような状況を回避するため , 必
ず VCC をオンしてから DVCC をオンにすることを推奨します。必ずしも VCC と DVCC を同じ値に設定する必要はあり
ません。
＜注意事項＞ 絶対最大定格を超えるストレス ( 電圧 , 電流 , 温度など ) の印加は , 半導体デバイスを破壊する可能性があ
ります。したがって , 定格を一項目でも超えることのないようご注意ください。
DS07-13803-2
57
MB96380 シリーズ
2. 推奨動作条件
項目
電源電圧
C 端子の平滑コンデンサ
記号
規格値
単位
最小
標準
最大
VCC, DVCC
3.0
-
5.5
V
CS
3.5
4.7 - 10
15
μF
備考
低インダクタンスコンデンサを使用
する (X7R セラミットコンデンサ )
＜注意事項＞ 推奨動作条件は , 半導体デバイスの正常な動作を保証する条件です。電気的特性の規格値は , すべてこの条
件の範囲内で保証されます。常に推奨動作条件下で使用してください。この条件を超えて使用すると , 信頼
性に悪影響を及ぼすことがあります。
データシートに記載されていない項目 , 使用条件 , 論理の組合せでの使用は , 保証していません。記載され
ている以外の条件での使用をお考えの場合は , 必ず事前に営業部門までご相談ください。
58
DS07-13803-2
MB96380 シリーズ
3. 直流規格
(TA = -40 °C ∼ 125 °C, VCC = AVCC = 3.0 V ∼ 5.5 V, DVCC = 3.0 V ∼ 5.5 V, VSS = AVSS = DVSS = 0 V)
項目
記号
端子
条件
ポート入力
Pnn_m
入力 “H” 電圧
単位
標準
最大
0.8 VCC
-
(D)VCC
+ 0.3
V
0.7 VCC
-
(D)VCC
+ 0.3
V
(D)VCC ≧ 4.5V
0.74
VCC
-
(D)VCC
+ 0.3
V
(D)VCC ＜ 4.5V
オートモーティブ
ヒステリシス入力
選択時
0.8 VCC
-
(D)VCC
+ 0.3
V
TTL 入力選択時
2.0
-
(D)VCC
+ 0.3
V
CMOS ヒステリシス
0.7/0.3 入力選択時
VIHX0F
X0
「高速クロック入力
モード」の
外部クロック
0.8 VCC
-
VCC
+ 0.3
V
VIHX0S
X0, X1,
X0A, X1A
「発振モード」の
外部クロック
2.5
-
VCC
+ 0.3
V
VIHR
RSTX
-
0.8 VCC
-
VCC
+ 0.3
V
VIHM
MD2 ∼ MD0
-
VCC
- 0.3
-
VCC
+ 0.3
V
CMOS ヒステリシス
0.8/0.2 入力選択時
VSS
- 0.3
-
0.2
(D)VCC
V
CMOS ヒステリシス
0.7/0.3 入力選択時
VSS
- 0.3
-
0.3
(D)VCC
V
VSS
- 0.3
-
0.5
(D)VCC
V
VSS
- 0.3
-
0.46
(D)VCC
TTL 入力選択時
VSS
- 0.3
-
0.8
V
VIL
ポート入力
Pnn_m
入力 “L” 電圧
備考
最小
CMOS ヒステリシス
0.8/0.2 入力選択時
VIH
規格値
オートモーティブ
ヒステリシス入力
選択時
MB96F386xxA/
F387xxA では
使用不可
CMOS ヒステリ
シス入力
(D)VCC ≧ 4.5V
(D)VCC ＜ 4.5V
VILX0F
X0
「高速クロック入力
モード」の
外部クロック
VSS
- 0.3
-
0.2 VCC
V
VILX0S
X0, X1,
X0A, X1A
「発振モード」の
外部クロック
VSS
- 0.3
-
0.4
V
VILR
RSTX
-
VSS
- 0.3
-
0.2 VCC
V
VILM
MD2 ∼ MD0
-
VSS
- 0.3
-
VSS
+ 0.3
V
MB96F386xxA/
F387xxA では
使用不可
CMOS ヒステリ
シス入力
（続く）
DS07-13803-2
59
MB96380 シリーズ
(TA = -40 °C ∼ 125 °C, VCC = AVCC = 3.0 V ∼ 5.5 V, DVCC = 3.0 V ∼ 5.5 V, VSS = AVSS = DVSS = 0 V)
項目
記号
端子
VOH2
通常と
高電流出力
条件
規格値
単位
備考
-
V
2 mA に設定され
た駆動強度
-
-
V
5 mA に設定され
た駆動強度
DVCC
- 0.5
-
-
V
30 mA に設定さ
れた駆動強度
VCC
- 0.5
-
-
V
-
-
0.4
V
2 mA に設定され
た駆動強度
-
-
0.4
V
5 mA に設定され
た駆動強度
-
-
0.5
V
30 mA に設定さ
れた駆動強度
最小
4.5V ≦ (D)VCC ≦ 5.5V
IOH = -2mA
(D)VCC
- 0.5
3.0V ≦ (D)VCC ＜ 4.5V
標準
最大
-
IOH = -1.6mA
VOH5
通常と
高電流出力
4.5V ≦ (D)VCC ≦ 5.5V
IOH = -5mA
(D)VCC
3.0 V ≦ (D)VCC < 4.5 V - 0.5
IOH = -3 mA
出力 “H” 電圧
VOH30
VOH3
VOL2
VOL5
出力 “L” 電圧
VOL30
4.5V ≦ DVCC ≦ 5.5V
IOH = -30mA
高電流出力
3.0V ≦ DVCC ＜ 4.5V
IOH = -20mA
4.5V ≦ VCC ≦ 5.5V
IOH = -3mA
3 mA 出力
通常と
高電流出力
通常と
高電流出力
3.0V ≦ VCC ＜ 4.5V
IOH = -2mA
4.5V ≦ (D)VCC ≦ 5.5V
IOL = +2mA
3.0V ≦ (D)VCC ＜ 4.5V
IOL = +1.6mA
4.5V ≦ (D)VCC ≦ 5.5V
IOL = +5mA
3.0V ≦ (D)VCC ＜ 4.5V
IOL = +3mA
4.5V ≦ DVCC ≦ 5.5V
IOL = +30mA
高電流出力
3.0V ≦ DVCC ＜ 4.5V
IOL = +20mA
VOL3
3 mA 出力
3.0V ≦ VCC ≦ 5.5V
IOL = +3mA
-
-
0.4
V
IIL
Pnn_m
VSS ＜ VI ＜ VCC
AVSS, AVRL ＜ VI ＜
AVCC, AVRH
-1
-
+1
μA
単一ポート端子
Σ|IILCD|
全 SEG/COM
端子
VCC = 5.0V
-
0.5
10
μA
全 LCD 端子の
最大リーク電流
内部 LCD 分
割抵抗値
RLCD
V3 と VSS 間
VCC = 5.0V
25
40
65
kΩ
プルアップ
抵抗値
RUP
Pnn_m, RSTX
VCC ＝ 3.3 V ± 10％
40
100
160
kΩ
VCC ＝ 5.0 V ± 10％
25
50
100
kΩ
入力リーク
電流
LCD 総リーク
電流
（注意事項）高電流ポートの入出力電圧は , VCC 上の他のポートの DVCC によって決まります。
60
DS07-13803-2
MB96380 シリーズ
(TA = -40 °C ∼ 125 °C, VCC = AVCC = 3.0 V ∼ 5.5 V, DVCC = 3.0 V ∼ 5.5 V, VSS = AVSS = DVSS = 0 V)
項目
記号
規格値
条件 (TA 時 )
+25 °C
CLKS1/2 = 48MHz での
PLL ランモード ,
CLKB = CLKP1/2 = 24 MHz
44
+125 °C
36
47
+25 °C
38
46
49
16
22
+125 °C
17
23.5
+25 °C
44
57
(CLKRC および CLKSC 停止。
コア電圧 1.9 V)
CLKS1/2 = 72 MHz での
PLL ランモード ,
CLKB = CLKP1 = 36 MHz,
CLKP2 = 18MHz
(CLKRC および CLKSC 停止。
コア電圧 1.9 V)
CLKS1/2 = 80 MHz での
PLL ランモード ,
CLKB = CLKP1 = 40 MHz,
CLKP2 = 20 MHz
+125 °C
45
60
+25 °C
24
34
+125 °C
25
35.5
+25 °C
38
50
+125 °C
39
53
+25 °C
43
55
+125 °C
44
57
+25 °C
(CLKRC および CLKSC 停止。
コア電圧 1.9 V)
+125 °C
48
60
CLKS1/2 = 96 MHz での
PLL ランモード ,
CLKB = CLKP1 = 48 MHz,
CLKP2 = 24 MHz
(CLKRC および CLKSC 停止。
コア電圧 1.9 V)
DS07-13803-2
35
39
56 MHz での PLL ランモード ,
CLKP2 = 28 MHz
ICCPLL
最大
(CLKRC および CLKSC 停止。 +125 °C
コア電圧 1.9 V)
+25 °C
CLKS1/2 = CLKB = CLKP1=
ランモードでの
電源電流 *
通常
+25 °C
+125 °C
49
63
25
35
26
36.5
単位
備考
mA
フラッシュ待ち状態が
0 の MB96F385/F386/
F387
mA
フラッシュ待ち状態が
0 の MB96F388/F389
mA
ROM 待ち状態が 0 の
MB96384/385
mA
フラッシュ待ち状態が
2 つの MB96F386/F387
mA
ROM 待ち状態が 2 つの
MB96384/385
mA
フラッシュ待ち状態が
1 つの MB96F386/F387
mA
フラッシュ待ち状態が
1 つの MB96F385
mA
フラッシュ待ち状態が
1 つの MB96F388/F389
mA
ROM 待ち状態が 1 つの
MB96384/385
61
MB96380 シリーズ
(TA = -40 °C ∼ 125 °C, VCC = AVCC = 3.0 V ∼ 5.5 V, DVCC = 3.0 V ∼ 5.5 V, VSS = AVSS = DVSS = 0 V)
項目
記号
規格値
条件 (TA 時 )
+25 °C
CLKS1/2 = CLKB =
ICCMAIN
CLKP1/2= 4 MHz での
メインランモード
(CLKPLL, CLKSC
および CLKRC 停止 )
CLKS1/2 = CLKB =
ICCRCH
CLKP1/2= 2 MHz での
RC ランモード
(CLKMC, CLKPLL
および CLKSC 停止 )
ランモードでの
電源電流 *
通常
最大
4.5
5.5
+125 °C
5.1
7.5
+25 °C
4.5
5.5
+125 °C
5.1
8.5
+25 °C
4.8
6
+125 °C
5.4
8.5
+25 °C
2.5
3.5
+125 °C
3.1
5
+25 °C
2.5
3.6
+125 °C
3.1
5.1
+25 °C
2.9
4
+125 °C
3.5
6.5
+25 °C
1.7
2.7
+125 °C
2.3
4.2
+25 °C
0.4
0.6
CLKS1/2 = CLKB =
CLKP1/2= 100 kHz での
RC ランモード ,
SMCR:LPMS = 0
(CLKMC, CLKPLL および
CLKSC 停止。高電力
モードでの電圧
レギュレータ )
+125 °C
0.9
3.5
+25 °C
0.4
0.6
+125 °C
0.9
2.9
+25 °C
0.4
0.6
+125 °C
0.9
2
+25 °C
0.15
0.25
単位
備考
mA
フラッシュ待ち状態が
1 つの MB96F385
mA
フラッシュ待ち状態が
1 つの MB96F386/F387
mA
フラッシュ待ち状態が
1 つの MB96F388/F389
mA
ROM 待ち状態が 1 つの
MB96384/385
mA
フラッシュ待ち状態が
1 つの MB96F385
mA
フラッシュ待ち状態が
1 つの MB96F386/F387/
F388/F389
mA
ROM 待ち状態が 1 つの
MB96384/385
mA
フラッシュ待ち状態が
1 つの MB96F386/F387
フラッシュ待ち状態が
1 つの MB96F388/F389
ROM/ フラッシュ待ち
状態が 1 つの MB96384/
385/F385
ICCRCL
CLKS1/2 = CLKB =
CLKP1/2= 100 kHz での
RC ランモード ,
SMCR:LPMS = 1
(CLKMC, CLKPLL
および CLKSC 停止。
低電力モードでの電圧
レギュレータ ,
フラッシュ書込み /
消去不可 )
62
+125 °C
0.65
3.2
+25 °C
0.15
0.25
+125 °C
0.65
2.6
+25 °C
0.15
0.25
+125 °C
0.65
1.75
mA
フラッシュ待ち状態が
1 つの MB96F386/F387
mA
フラッシュ待ち状態が
1 つの MB96F388/F389
mA
ROM/ フラッシュ待ち
状態が 1 つの MB96384/
385/F385
DS07-13803-2
MB96380 シリーズ
(TA = -40 °C ∼ 125 °C, VCC = AVCC = 3.0 V ∼ 5.5 V, DVCC = 3.0 V ∼ 5.5 V, VSS = AVSS = DVSS = 0 V)
項目
記号
規格値
条件 (TA 時 )
+25 °C
CLKS1/2 = CLKB =
ランモードでの
電源電流 *
ICCSUB
CLKP1/2 = 32 kHz での
サブランモード
(CLKMC, CLKPLL
および CLKRC 停止。
フラッシュ書込み /
消去不可 )
最大
0.1
0.2
+125 °C
0.6
3
+25 °C
0.1
0.2
+125 °C
0.6
2.4
+25 °C
0.1
0.2
+125 °C
DS07-13803-2
通常
0.6
1.7
単位
備考
mA
フラッシュ待ち状態が
1 つの MB96F386/F387
mA
フラッシュ待ち状態が
1 つの MB96F388/F389
mA
ROM/ フラッシュ待ち
状態が 1 つの MB96384/
385/F385
63
MB96380 シリーズ
(TA = -40 °C ∼ 125 °C, VCC = AVCC = 3.0 V ∼ 5.5 V, DVCC = 3.0 V ∼ 5.5 V, VSS = AVSS = DVSS = 0 V)
項目
記号
規格値
条件 (TA 時 )
通常
最大
+25 °C
7.5
9
+125 °C
8.2
10.5
+25 °C
9
10.5
9.7
13
11
13
11.7
15.5
+25 °C
7
8.5
+125 °C
7.7
10
+25 °C
14
15.5
14.8
18
12
13.5
12.8
15
+25 °C
10.5
12
CLKP2 = 18MHz での
PLL スリープモード
+125 °C
(CLKRC および CLKSC 停止。
コア電圧 1.9 V)
11.3
14.5
14
17
14.8
19.5
13
14.5
13.8
16
CLKS1/2 = 48MHz,
CLKP1/2 = 24MHz での
+125 °C
PLL スリープモード
(CLKRC および CLKSC 停止。 +25 °C
コア電圧 1.9 V)
+125 °C
CLKS1/2 = CLKP1= 56MHz,
スリープモード
での電源電流 *
ICCSPLL
CLKP2 = 28MHz での
+125 °C
PLL スリープモード
(CLKRC および CLKSC 停止。 +25 °C
コア電圧 1.9 V)
+125 °C
CLKS1/2 = 72MHz,
CLKP1 = 36MHz,
CLKS1/2 = 80 MHz,
CLKP1= 40 MHz,
+25 °C
CLKP2 = 20 MHz での
PLL スリープモード
+125 °C
(CLKRC および CLKSC 停止。
コア電圧 1.9 V)
CLKS1/2 = 96 MHz,
CLKP1= 48 MHz,
+25 °C
CLKP2 = 24 MHz での
PLL スリープモード
+125 °C
(CLKRC および CLKSC 停止。
コア電圧 1.9 V)
64
単位
備考
mA
MB96F385
mA
MB96F386/F387
mA
MB96F388/F389
mA
MB96384/385
mA
MB96F386/F387
mA
MB96384/385
mA
MB96F386/F387
mA
MB96F388/F389
mA
MB96384/385/F385
DS07-13803-2
MB96380 シリーズ
(TA = -40 °C ∼ 125 °C, VCC = AVCC = 3.0 V ∼ 5.5 V, DVCC = 3.0 V ∼ 5.5 V, VSS = AVSS = DVSS = 0 V)
項目
記号
CLKS1/2 = CLKP1/2 = 4MHz
ICCSMAIN
でのメイン
スリープモード
(CLKPLL, CLKSC
および CLKRC 停止 )
スリープモード
での電源電流 *
CLKS1/2 = CLKP1/2 = 2MHz
ICCSRCH
での RC スリープモード
(CLKMC, CLKPLL
および CLKSC 停止 )
DS07-13803-2
規格値
条件 (TA 時 )
通常
最大
+25 °C
1.5
1.8
+125 °C
2
4.5
+25 °C
1.6
2
+125 °C
2.1
4.2
+25 °C
1.5
1.8
+125 °C
2
3.3
+25 °C
0.9
1.4
+125 °C
1.5
4
+25 °C
0.9
1.4
+125 °C
1.5
3.5
+25 °C
0.9
1.4
+125 °C
1.5
2.8
単位
備考
mA
MB96F386/F387
mA
MB96F388/F389
mA
MB96384/385/F385
mA
MB96F386/F387
mA
MB96F388/F389
mA
MB96384/385/F385
65
MB96380 シリーズ
(TA = -40 °C ∼ 125 °C, VCC = AVCC = 3.0 V ∼ 5.5 V, DVCC = 3.0 V ∼ 5.5 V, VSS = AVSS = DVSS = 0 V)
項目
記号
規格値
条件 (TA 時 )
通常
最大
+25 °C
0.3
0.5
+125 °C
0.8
3.4
+25 °C
0.3
0.5
+125 °C
0.8
2.8
+25 °C
0.3
0.5
+125 °C
0.8
2
+25 °C
0.06
0.15
+125 °C
0.56
3
+25 °C
0.06
0.15
+125 °C
0.56
2.4
+25 °C
0.06
0.15
+125 °C
0.56
1.6
+25 °C
0.04
0.12
+125 °C
0.54
2.9
+25 °C
0.04
0.12
+125 °C
0.54
2.3
+25 °C
0.04
0.12
+125 °C
0.54
1.55
+25 °C
1.6
2
+125 °C
2.1
4.8
CLKPLL = 48 MHz での
+25 °C
PLL タイマモード
(CLKRC および CLKSC 停止。 +125 °C
コア電圧 1.9 V)
+25 °C
1.6
2
2.1
4.2
1.6
2
+125 °C
2.1
3.5
CLKS1/2 = CLKP1/2 = 100kHz
での RC
スリープモード ,
SMCR:LPMSS = 0
(CLKMC, CLKPLL
および CLKSC 停止。
高電力モードでの電圧
レギュレータ )
単位
備考
mA
MB96F386/F387
mA
MB96F388/F389
mA
MB96384/385/F385
mA
MB96F386/F387
mA
MB96F388/F389
mA
MB96384/385/F385
mA
MB96F386/F387
mA
MB96F388/F389
mA
MB96384/385/F385
mA
MB96F386/F387
mA
MB96F388/F389
mA
MB96384/385/F385
ICCSRCL
CLKS1/2 = CLKP1/2 = 100 kHz
での RC スリープモード ,
SMCR:LPMSS = 1
(CLKMC, CLKPLL
スリープモード
での電源電流 *
および CLKSC 停止。
低電力モードでの電圧
レギュレータ )
ICCSSUB
CLKS1/2 = CLKP1/2 = 32 kHz で
のサブスリープモード
(CLKMC, CLKPLL
および CLKRC 停止 )
CLKMC = 4 MHz,
タイマモードで
の電源電流 *
66
ICCTPLL
DS07-13803-2
MB96380 シリーズ
(TA = -40 °C ∼ 125 °C, VCC = AVCC = 3.0 V ∼ 5.5 V, DVCC = 3.0 V ∼ 5.5 V, VSS = AVSS = DVSS = 0 V)
項目
記号
規格値
条件 (TA 時 )
CLKMC = 4 MHz での
メインタイマモード ,
SMCR:LPMSS = 0
(CLKPLL, CLKRC
および CLKSC 停止。
高電力モードでの電圧
レギュレータ )
通常
最大
+25 °C
0.35
0.5
+125 °C
0.85
3.3
+25 °C
0.35
0.5
+125 °C
0.85
2.7
+25 °C
0.35
0.5
+125 °C
0.85
2
+25 °C
0.1
0.15
+125 °C
0.6
2.9
+25 °C
0.1
0.15
+125 °C
0.6
2.3
+25 °C
0.1
0.18
+125 °C
0.6
1.6
+25 °C
0.35
0.5
+125 °C
0.85
3.3
+25 °C
0.35
0.5
+125 °C
0.85
2.7
+25 °C
0.35
0.5
+125 °C
0.85
2
+25 °C
0.1
0.15
+125 °C
0.6
2.9
+25 °C
0.1
0.15
+125 °C
0.6
2.3
+25 °C
0.1
0.15
+125 °C
0.6
1.6
単位
備考
mA
MB96F386/F387
mA
MB96F388/F389
mA
MB96384/385/F385
mA
MB96F386/F387
mA
MB96F388/F389
ICCTMAIN
CLKMC = 4 MHz での
メインタイマモード ,
SMCR:LPMSS = 1
(CLKPLL, CLKRC
および CLKSC 停止。
低電力モードでの電圧
レギュレータ )
タイマモードで
の電源電流 *
CLKRC = 2 MHz での
RC タイマモード ,
SMCR:LPMSS = 0
(CLKMC, CLKPLL
および CLKSC 停止。
高電力モードでの電圧
レギュレータ )
MB96384/385/F385
mA
MB96F386/F387
mA
MB96F388/F389
mA
MB96384/385/F385
mA
MB96F386/F387
mA
MB96F388/F389
mA
MB96384/385/F385
ICCTRCH
CLKRC = 2 MHz での RC タイ
マモード ,
SMCR:LPMSS = 1
(CLKMC, CLKPLL
および CLKSC 停止。
低電力モードでの電圧
レギュレータ )
DS07-13803-2
67
MB96380 シリーズ
(TA = -40 °C ∼ 125 °C, VCC = AVCC = 3.0 V ∼ 5.5 V, DVCC = 3.0 V ∼ 5.5 V, VSS = AVSS = DVSS = 0 V)
項目
記号
規格値
条件 (TA 時 )
CLKRC = 100 kHz での
RC タイマモード ,
SMCR:LPMSS = 0
(CLKMC, CLKPLL
および CLKSC 停止。
高電力モードでの電圧
レギュレータ )
通常
最大
+25 °C
0.3
0.45
+125 °C
0.8
3.2
+25 °C
0.3
0.45
+125 °C
0.8
2.6
+25 °C
0.3
0.45
+125 °C
0.8
1.95
+25 °C
0.05
0.1
+125 °C
0.55
2.8
+25 °C
0.05
0.1
+125 °C
0.55
2.2
+25 °C
0.05
0.1
+125 °C
0.55
1.55
+25 °C
0.03
0.1
+125 °C
0.53
2.8
+25 °C
0.03
0.1
+125 °C
0.53
2.2
+25 °C
0.03
0.1
+125 °C
0.53
1.55
単位
備考
mA
MB96F386/F387
mA
MB96F386/F387
mA
MB96384/385/F385
mA
MB96F386/F387
mA
MB96F388/F389
mA
MB96384/385/F385
mA
MB96F386/F387
mA
MB96F388/F389
mA
MB96384/385/F385
ICCTRCL
CLKRC = 100 kHz での
RC タイマモード ,
SMCR:LPMSS = 1
(CLKMC, CLKPLL
タイマモードで
の電源電流 *
および CLKSC 停止。
低電力モードでの電圧
レギュレータ )
ICCTSUB
CLKSC = 32kHz での
サブタイマモード
(CLKMC, CLKPLL
および CLKRC 停止 )
68
DS07-13803-2
MB96380 シリーズ
(TA = -40 °C ∼ 125 °C, VCC = AVCC = 3.0 V ∼ 5.5 V, DVCC = 3.0 V ∼ 5.5 V, VSS = AVSS = DVSS = 0 V)
項目
記号
VRCR:LPMB[2:0] = 110B
( コア電圧 1.8V)
ストップモード
での電源電流 *
規格値
条件 (TA 時 )
通常
最大
+25 °C
0.02
0.08
+125 °C
0.52
2.8
+25 °C
0.02
0.08
+125 °C
0.52
2.2
+25 °C
0.02
0.08
+125 °C
0.52
1.5
+25 °C
0.015
0.06
+125 °C
0.4
2.3
+25 °C
0.015
0.06
+125 °C
0.4
1.65
+25 °C
0.015
0.06
+125 °C
0.4
1.2
+25 °C
90
140
+125 °C
100
150
単位
備考
mA
MB96F386/F387
mA
MB96F388/F389
mA
MB96384/385/F385
mA
MB96F386/F387
mA
MB96F388/F389
mA
MB96384/385/F385
μA
この電流は , 上記すべ
ての電源電流に印加
ICCH
VRCR:LPMB[2:0] = 000B
( コア電圧 1.2V)
動作中の
低電圧検出器の
電源電流
ICCLVD
動作中の
クロック変調器
の電源電流
ICCCLOMO
クロックモジュレータ有効時
(CMCR:PDX = 1)
-
3
4.5
mA
上記すべての電流に印
加
フラッシュ書き
込み / 消去電流
ICCFLASH
1 つのフラッシュ
モジュール用の電流
-
15
40
mA
上記すべての電流に印
加
CIN
-
15
30
pF
高電流出力
pF
C, AVCC, AVSS, AVRH,
AVRL, VCC, VSS, DVCC,
DVSS,
高電流出力以外
入力容量
入力容量
CIN
低電圧検出有効時
(RCR:LVDE = 1)
-
-
5
15
＊：電源電流は , 主発振器に接続された 4 MHz の外部クロックおよび副発振器に接続された 32kHz の外部クロックで測
定されます。電圧レギュレータの制御の詳細については , ハードウェアマニュアルの「スタンバイモードおよび電圧
レギュレータ制御回路」を参照してください。
DS07-13803-2
69
MB96380 シリーズ
4. 交流規格
ソースクロックタイミング
(TA = -40 °C ∼ 125 °C, VCC = AVCC = 3.0 V ∼ 5.5 V, DVCC = 3.0 V ∼ 5.5 V, VSS = AVSS = DVSS = 0 V)
項目
記号
fC
クロック周波数
fFCI
クロック周波数
fCL
クロック周波数
端子
規格値
単位
備考
最小
標準
最大
3
-
16
MHz 水晶発振器使用時 , PLL オフ
0
-
16
MHz 逆位相外部クロック使用時 ,
PLL オフ
3.5
-
16
MHz 水晶発振器または逆位相外部ク
ロック使用時 , PLL オン
0
-
56
「高速クロック入力モード」での
MHz 単一位相外部クロック使用時
( MB96F386xxA と MB96F387xxA
では使用不可 ), PLL オフ
X0, X1
X0
3.5
-
56
「高速クロック入力モード」での
MHz 単一位相外部クロック使用時
( MB96F386xxA と MB96F387xxA
では使用不可 ), PLL オン
X0A,
X1A
32
32.768
100
kHz
発振回路使用時
0
-
100
kHz
逆位相外部クロック使用時
X0A
0
-
50
kHz
単一位相外部クロック使用時
50
100
200
kHz
RC 発振器の低速周波数使用時
1
2
4
fCR
-
PLL クロック周波数
fCLKVCO
-
64
-
200
PLL 位相ジッタ
TPSKEW
-
-
-
±5
ns
CLKMC (PLL 入力クロック ) の
場合≧ 4 MHz
PWH, PWL
X0, X1
8
-
-
ns
デューティ比は約 30 ∼ 70%
PWHL, PWLL
X0A,
X1A
5
-
-
μs
クロック周波数
入力クロックパルス幅
入力クロックパルス幅
MHz RC 発振器の高速周波数使用時
MHz PLL の許容 VCO 出力周波数
(CLKVCO)
tCYL
VIH
X0
VIL
PWH
PWL
tCYLL
VIH
X0A
VIL
PWHL
70
PWLL
DS07-13803-2
MB96380 シリーズ
内部クロックタイミング
(TA = -40 °C ∼ 125 °C, VCC = AVCC = 3.0 V ∼ 5.5 V, DVCC = 3.0 V ∼ 5.5 V, VSS = AVSS = DVSS = 0 V)
コア電圧設定
項目
内部システムクロック周波数
(CLKS1 と CLKS2)
fCLKS1, fCLKS2
内部 CPU クロック周波数
(CLKB),
内部周辺クロック周波数
(CLKP1)
fCLKB, fCLKP1
内部周辺クロック周波数
(CLKP2)
fCLKP2
DS07-13803-2
1.8 V
記号
1.9 V
単位
備考
最小
最大
最小
最大
0
92
0
96
MHz
下記以外
0
72
0
80
MHz
MB96F385/F388/F389
0
68
0
74
MHz
MB96F386/F387
0
52
0
56
MHz
下記以外
0
36
0
40
MHz
MB96F385/F388/F389
0
28
0
32
MHz
下記以外
0
26
0
28
MHz
MB96F386/F387
71
MB96380 シリーズ
外部リセットタイミング
(TA = -40 °C ∼ 125 °C, VCC = AVCC = 3.0 V ∼ 5.5 V, DVCC = 3.0 V ∼ 5.5V, VSS = AVSS = DVSS = 0 V)
項目
記号
端子
リセット入力時間
tRSTL
RSTX
規格値
最小
標準
最大
500
-
-
単位
備考
ns
tRSTL
RSTX
0.2 VCC
72
0.2 VCC
DS07-13803-2
MB96380 シリーズ
パワーオンリセットタイミング
(TA = -40 °C ∼ 125 °C, VCC = AVCC = 3.0 V ∼ 5.5 V, DVCC = 3.0 V ∼ 5.5 V, VSS = AVSS = DVSS = 0 V)
項目
記号
端子
tR
tOFF
パワーオン立上り時間
パワーオフ時間
規格値
単位
最小
標準
最大
Vcc
0.05
-
30
ms
Vcc
1
-
-
ms
備考
tR
2.7V
VCC
0.2 V
0.2 V
0.2 V
tOFF
電源を急激に変更した場合 , パワーオンリセットが発生することがあります。
動作中に電源電圧を変更する場合は , 下図に示すように , 電圧を抑えてスムーズ
に起動することを推奨します。
VCC
3V
DS07-13803-2
最大 50 mV/ms の立上りエッジ
が許可されます。
73
MB96380 シリーズ
外部入力タイミング
(TA = -40 °C ∼ 125 °C, VCC = AVCC = 3.0 V ∼ 5.5 V, DVCC = 3.0 V ∼ 5.5 V, VSS = AVSS = DVSS = 0 V)
項目
記号
端子
規格値
条件
INTn(_R)
NMI(_R)
最小
最大
200
⎯
単位
ns
Pnn_m
入力パルス
幅
tINH
tINL
使用端子入力機能
外部割込み
NMI
汎用入出力
TINn(_R)
リロードタイマ
⎯
TTGn(_R)
2*tCLKP1 + 200
(tCLKP1=1/
fCLKP1)
ADTG(_R)
PPG トリガ入力
⎯
ns
A/D コンバータトリガ
フリーランタイマ
外部クロック
FRCKn(_R)
INn(_R)
インプットキャプチャ
（注意事項）再割り当てされたリソース入力の特性は同じです。
外部端子入力
VIH
VIH
tINH
74
VIL
VIL
tINL
DS07-13803-2
MB96380 シリーズ
スルーレート高電流出力
(TA = -40 °C ∼ 125 °C, VCC = AVCC = 3.0 V ∼ 5.5 V, DVCC = 3.0 V ∼ 5.5 V, VSS = AVSS = DVSS = 0 V)
項目
出力立上り /
立下り時間
記号
tR30
tF30
規格値
端子
条件
I/O 回路形式 M
出力駆動
強度を
「30mA」に
設定
最小
最大
15
⎯
単位
備考
ns
（注意事項）再配置リソース入力は同じ特性を持ちます。
・スルーレート出力タイミング
VH
VH = VOL30 + 0.9 × (VOH30 - VOL30)
VL = VOL30 + 0.1 × (VOH30 - VOL30)
VH
VL
VL
tR30
DS07-13803-2
tF30
75
MB96380 シリーズ
外部バスタイミング
（注意事項）以下の値は , I/O 駆動強度 IOdrive = 5mA のものです。IOdrive が 2mA の場合 , 別表に示されているすべての最大
出力タイミングを 10 ns 増やす必要があります。
基本タイミング
(TA ＝− 40 °C ∼＋ 125 °C, VCC ＝ 5.0 V ± 10％, VSS ＝ 0.0 V, IOdrive = 5 mA, CL = 50 pF)
項目
記号
端子
条件
最小
最大
25
⎯
tCYC/2-5
tCYC/2+5
tCLCH
tCYC/2-5
tCYC/2+5
tCHCBH
-20
20
-20
20
-20
20
tCLCBL
-20
20
tCHLH
-10
10
-10
10
-10
10
-10
10
-15
15
-15
15
-15
15
-15
15
-15
15
-15
15
-10
10
-10
10
-10
10
-10
10
tCYC
ECLK
ECLK →
UBX/ LBX / CSn 時間
tCHCL
tCHCBL
tCLCBH
tCHLL
ECLK → ALE 時間
tCLLH
ECLK
CSn, UBX, LBX,
ECLK
ALE, ECLK
⎯
⎯
⎯
tCLLL
ECLK → アドレス有効時間
( 非多重化 )
tCHAV
tCLAV
tCHAV
ECLK → アドレス有効時間
( 多重化 )
tCLAV
tCLADV
tCHADV
A[23:0], ECLK
EBM:NMS=1
A[23:16], ECLK
EBM:NMS=0
AD[15:0], ECLK
EBM:NMS=0
tCHRWH
tCHRWL
ECLK → RDX /WRX 時間
tCLRWH
tCLRWL
76
規格値
RDX, WRX,
WRLX, WRHX,
ECLK
⎯
単位
備考
ns
ns
ns
ns
ns
ns
ns
DS07-13803-2
MB96380 シリーズ
(TA ＝− 40 °C ∼＋ 125 °C, VCC ＝ 3.0 V ∼ 4.5 V, VSS ＝ 0.0 V, IOdrive = 5 mA, CL = 50 pF)
項目
記号
端子
条件
最小
最大
30
⎯
tCYC/2-8
tCYC/2+8
tCLCH
tCYC/2-8
tCYC/2+8
tCHCBH
-25
25
-25
25
-25
25
tCLCBL
-25
25
tCHLH
-15
15
-15
15
-15
15
-15
15
-20
20
-20
20
-20
20
-20
20
-20
20
-20
20
-15
15
-15
15
-15
15
-15
15
tCYC
ECLK
ECLK →
UBX/ LBX / CSn 時間
tCHCL
tCHCBL
tCLCBH
tCHLL
ECLK → ALE 時間
tCLLH
ECLK
CSn, UBX, LBX,
ECLK
ALE, ECLK
⎯
⎯
⎯
tCLLL
ECLK → アドレス有効時間
( 非多重化 )
tCHAV
tCLAV
tCHAV
ECLK → アドレス有効時間
( 多重化 )
tCLAV
tCLADV
tCHADV
A[23:0], ECLK
EBM:NMS=1
A[23:16], ECLK
EBM:NMS=0
AD[15:0], ECLK
EBM:NMS=0
tCHRWH
tCHRWL
ECLK → RDX /WRX 時間
tCLRWH
tCLRWL
DS07-13803-2
規格値
RDX, WRX,
WRLX, WRHX,
ECLK
⎯
単位
備考
ns
ns
ns
ns
ns
ns
ns
77
MB96380 シリーズ
tCYC
tCHCL
ECLK
tCLCH
0.8*Vcc
0.2*Vcc
tCLAV
tCHAV
A[23:0]
tCHCBL
tCLCBH
tCLCBL
tCHCBH
tCHRWL
tCLRWH
tCLRWL
tCHRWH
CSn
LBX
UBX
RDX
WRX (WRLX, WRHX)
tCLLH
tCHLL
tCHLH
tCLLL
ALE
tCHADV
tCLADV
AD[15:0]
アドレス
詳細なタイミングチャートについては ,「ハードウェアマニュアル」
を参照してください。
78
DS07-13803-2
MB96380 シリーズ
バスタイミング ( 読み取り )
(TA ＝− 40 °C ∼＋ 125 °C, VCC ＝ 5.0 V ± 10％, VSS ＝ 0.0 V, IOdrive = 5 mA, CL = 50 pF)
項目
ALE パルス幅
( 多重化 )
記号
tLHLL
tAVLL
端子
ALE
ALE, A[23:16],
有効なアドレス
⇒ ALE ↓ 時間
( 多重化 )
tADVLL
ALE,AD[15:0]
ALE ↓
⇒ アドレス有効時間
( 多重化 )
tLLAX
ALE, AD[15:0]
有効なアドレス
⇒ RDX ↓ 時間
( 非多重化 )
tAVRL
RDX, A[23:0]
tAVRL
RDX, A[23:16]
有効なアドレス
⇒ RDX ↓ 時間
( 多重化 )
tADVRL
有効なアドレス
⇒ 有効データ入力
( 非多重化 )
DS07-13803-2
tAVDV
RDX, AD[15:0]
A[23:0], AD[15:0]
条件
規格値
最小
最大
EACL:STS=0 と
EACL:ACE=0
tCYC/2 − 5
⎯
EACL:STS=1
tCYC − 5
⎯
EACL:STS=0 と
EACL:ACE=1
3tCYC/2 − 5
⎯
EACL:STS=0 と
EACL:ACE=0
tCYC − 15
⎯
EACL:STS=1 と
EACL:ACE=0
3tCYC/2 − 15
⎯
EACL:STS=0 と
EACL:ACE=1
2tCYC − 15
⎯
EACL:STS=1 と
EACL:ACE=1
5tCYC/2 − 15
⎯
EACL:STS=0 と
EACL:ACE=0
tCYC/2 − 15
⎯
EACL:STS=1 と
EACL:ACE=0
tCYC − 15
⎯
EACL:STS=0 と
EACL:ACE=1
3tCYC/2 − 15
⎯
EACL:STS=1 と
EACL:ACE=1
2tCYC − 15
⎯
EACL:STS=0
tCYC/2 − 15
⎯
EACL:STS=1
-15
⎯
EBM:NMS = 1
tCYC/2 − 15
⎯
EACL:ACE=0
EBM:NMS=0
3tCYC/2 − 15
⎯
EACL:ACE=1
EBM:NMS=0
5tCYC/2 − 15
⎯
EACL:ACE=0
EBM:NMS=0
tCYC − 15
⎯
EACL:ACE=1
EBM:NMS=0
2tCYC − 15
⎯
EBM:NMS = 1
⎯
2tCYC − 55
単位
備考
ns
ns
EBM:NMS =
0
ns
ns
ns
ns
ns
ns
サイクル
拡張なし
79
MB96380 シリーズ
(TA ＝− 40 °C ∼＋ 125 °C, VCC ＝ 5.0 V ± 10％, VSS ＝ 0.0 V, IOdrive = 5 mA, CL = 50 pF)
項目
記号
tAVDV
端子
A[23:16],
AD[15:0]
有効なアドレス
⇒ 有効データ入力
( 多重化 )
tADVDV
AD[15:0]
条件
規格値
最小
最大
EACL:ACE=0
EBM:NMS=0
⎯
3tCYC − 55
EACL:ACE=1
EBM:NMS=0
⎯
4tCYC − 55
EACL:ACE=0
EBM:NMS=0
⎯
5tCYC/2 − 55
EACL:ACE=1
EBM:NMS=0
⎯
7tCYC/2 − 55
単位
備考
ns
サイクル
拡張なし
ns
サイクル
拡張なし
RDX パルス幅
tRLRH
RDX
⎯
3 tCYC/2 − 5
⎯
ns
サイクル
拡張なし
RDX ↓ ⇒ 有効データ入
力
tRLDV
RDX, AD[15:0]
⎯
⎯
3 tCYC/2 − 50
ns
サイクル
拡張なし
RDX ↑ ⇒ データ保持時
間
tRHDX
RDX, AD[15:0]
⎯
0
⎯
ns
有効なアドレス ⇒
データ保持時間
tAXDX
A[23:0], AD[15:0]
⎯
0
⎯
ns
EACL:STS=1 と
EACL:ACE=1
3tCYC/2 − 10
⎯
RDX ↑ ⇒ ALE ↑時間
tRHLH
RDX, ALE
その他の
ECL:STS,
ns
tCYC/2 − 10
⎯
tCYC − 15
⎯
tCYC/2 − 15
⎯
⎯
tCYC/2 − 10
⎯
EACL:STS=0
tCYC/2 − 10
⎯
EACL:STS=1
− 10
⎯
⎯
⎯
tCYC − 50
EACL:ACE 設定
有効なアドレス
⇒ ECLK ↑ 時間
tAVCH
A[23:0], ECLK
tADVCH
AD[15:0], ECLK
RDX ↓ ⇒ ECLK ↑ 時間
tRLCH
RDX, ECLK
ALE ↓ ⇒ RDX ↓ 時間
tLLRL
ALE, RDX
ECLK ↑ ⇒ 有効データ
入力
tCHDV
80
AD[15:0], ECLK
⎯
ns
ns
ns
ns
DS07-13803-2
MB96380 シリーズ
(TA ＝− 40 °C ∼＋ 125 °C, VCC ＝ 3.0 V ∼ 4.5 V, VSS ＝ 0.0 V, IOdrive = 5 mA, CL = 50pF)
項目
ALE パルス幅
( 多重化 )
記号
tLHLL
tAVLL
端子
ALE
ALE, A[23:16],
有効なアドレス
⇒ ALE ↓ 時間
( 多重化 )
tADVLL
ALE, AD[15:0]
ALE ↓
⇒ アドレス有効時間
( 多重化 )
tLLAX
ALE, AD[15:0]
有効なアドレス
⇒ RDX ↓ 時間
( 非多重化 )
tAVRL
RDX, A[23:0]
tAVRL
RDX, A[23:16]
有効なアドレス
⇒ RDX ↓ 時間
( 多重化 )
tADVRL
有効なアドレス
⇒ 有効データ入力
( 非多重化 )
DS07-13803-2
tAVDV
RDX, AD[15:0]
A[23:0],
AD[15:0]
条件
規格値
最小
最大
EACL:STS=0 と
EACL:ACE=0
tCYC/2 − 8
⎯
EACL:STS=1
tCYC − 8
⎯
EACL:STS=0 と
EACL:ACE=1
3tCYC/2 − 8
⎯
EACL:STS=0 と
EACL:ACE=0
tCYC − 20
⎯
EACL:STS=1 と
EACL:ACE=0
3tCYC/2 − 20
⎯
EACL:STS=0 と
EACL:ACE=1
2tCYC − 20
⎯
EACL:STS=1 と
EACL:ACE=1
5tCYC/2 − 20
⎯
EACL:STS=0 と
EACL:ACE=0
tCYC/2 − 20
⎯
EACL:STS=1 と
EACL:ACE=0
tCYC − 20
⎯
EACL:STS=0 と
EACL:ACE=1
3tCYC/2 − 20
⎯
EACL:STS=1 と
EACL:ACE=1
2tCYC − 20
⎯
EACL:STS=0
tCYC/2 − 20
⎯
EACL:STS=1
-20
⎯
EBM:NMS = 1
tCYC/2 − 20
⎯
EACL:ACE=0
EBM:NMS=0
3tCYC/2 − 20
⎯
EACL:ACE=1
EBM:NMS=0
5tCYC/2 − 20
⎯
EACL:ACE=0
EBM:NMS=0
tCYC − 20
⎯
EACL:ACE=1
EBM:NMS=0
2tCYC − 20
⎯
EBM:NMS = 1
⎯
2tCYC − 60
単位
備考
ns
ns
EBM:NMS
=0
ns
ns
ns
ns
ns
ns
サイクル
拡張なし
81
MB96380 シリーズ
(TA ＝− 40 °C ∼＋ 125 °C, VCC ＝ 3.0 V ∼ 4.5 V, VSS ＝ 0.0 V, IOdrive = 5 mA, CL = 50pF)
項目
記号
端子
tAVDV
A[23:16],
AD[15:0]
有効なアドレス
⇒ 有効データ入力
( 多重化 )
tADVDV
AD[15:0]
条件
規格値
最小
最大
EACL:ACE=0
EBM:NMS=0
⎯
3tCYC − 60
EACL:ACE=1
EBM:NMS=0
⎯
4tCYC − 60
EACL:ACE=0
EBM:NMS=0
⎯
5tCYC/2 − 60
EACL:ACE=1
EBM:NMS=0
⎯
7tCYC/2 − 60
単位
備考
ns
サイクル
拡張なし
ns
サイクル
拡張なし
RDX パルス幅
tRLRH
RDX
⎯
3tCYC/2 − 8
⎯
ns
サイクル
拡張なし
RDX ↓ ⇒ 有効データ入
力
tRLDV
RDX, AD[15:0]
⎯
⎯
3tCYC/2 − 55
ns
サイクル
拡張なし
RDX ↑ ⇒ データ保持時
間
tRHDX
RDX, AD[15:0]
⎯
0
⎯
ns
有効なアドレス ⇒ デー
タ保持時間
tAXDX
A[23:0]
⎯
0
⎯
ns
EACL:STS=1 と
EACL:ACE=1
3tCYC/2 − 15
⎯
その他の ECL:STS
と EACL:ACE 設 tCYC/2 − 15
定
⎯
RDX ↑ ⇒ ALE ↑ 時間
tRHLH
RDX, ALE
有効なアドレス
⇒ ECLK ↑ 時間
tAVCH
A[23:0], ECLK
tADVCH
AD[15:0], ECLK
RDX ↓ ⇒ ECLK ↑ 時間
tRLCH
RDX, ECLK
ALE ↓ ⇒ RDX ↓ 時間
tLLRL
ECLK ↑ ⇒ 有効データ
入力
tCHDV
82
ALE, RDX
AD[15:0], ECLK
⎯
⎯
ns
tCYC − 20
⎯
tCYC/2 − 20
⎯
tCYC/2 − 15
⎯
EACL:STS=0
tCYC/2 − 15
⎯
EACL:STS=1
− 15
⎯
⎯
⎯
tCYC − 55
ns
ns
ns
ns
DS07-13803-2
MB96380 シリーズ
tAVCH
tRLCH
tADVCH
ECLK
tCHDV
0.8*Vcc
tAVLL
tLLAX
tADVLL
ALE
tRHLH
0.2*VCC
tLHLL
tAVRL
tADVRL
tRLRH
RDX
tLLRL
A[23:0]
tRLDV
tAXDX
tAVDV
tRHDX
tADVDV
AD[15:0]
VIH
VIH
アドレス
VIL
読み取りデータ
VIL
詳細なタイミングチャートについては「ハードウェアマニュアル」
,
を参照してください。
DS07-13803-2
83
MB96380 シリーズ
バスタイミング ( 書込み )
(TA ＝− 40 °C ∼＋ 125 °C, VCC ＝ 5.0 V ± 10％, VSS ＝ 0.0 V, IOdrive = 5mA, CL = 50 pF)
項目
有効なアドレス
⇒ WRX ↓ 時間
( 非多重化 )
記号
端子
tAVWL
WRX, WRLX,
WRHX,
A[23:0],
tAVWL
WRX, WRLX,
WRHX, A[23:16]
有効なアドレス
⇒ WRX ↓ 時間
( 多重化 )
tADVWL
WRX, WRLX,
WRHX, AD[15:0]
条件
規格値
最小
最大
tCYC/2 − 15
⎯
EACL:STS=1
EBM:NMS=1
tCYC − 15
⎯
EACL:ACE=0
EBM:NMS=0
3tCYC/2 − 15
⎯
EACL:ACE=1
EBM:NMS=0
5tCYC/2 − 15
⎯
EACL:ACE=0
EBM:NMS=0
tCYC − 15
⎯
EACL:ACE=1
EBM:NMS=0
2tCYC − 15
⎯
EACL:STS=0
EBM:NMS=1
単位
備考
ns
ns
ns
WRX パルス幅
tWLWH
WRX, WRXL,
WRHX
⎯
tCYC − 5
⎯
ns
サイクル
拡張なし
有効データ出力
⇒ WRX ↑ 時間
tDVWH
WRX, WRLX,
WRHX, AD[15:0]
⎯
tCYC − 20
⎯
ns
サイクル
拡張なし
WRX ↑
⇒ データ保持時間
tWHDX
WRX, WRLX,
WRHX, AD[15:0]
⎯
tCYC/2 − 15
⎯
ns
EACL:STS=1
EBM:NMS=1
− 15
⎯
ns
EACL:STS=0
EBM:NMS=1
tCYC/2 − 15
⎯
ns
EBM:NMS=0
tCYC/2 − 15
⎯
ns
EBM:ACE=1 と
EACL:STS=1
2tCYC − 10
⎯
WRX ↑
⇒ アドレス有効時間
( 非多重化 )
tWHAX
WRX ↑
⇒ アドレス有効時間
( 多重化 )
tWHAX
WRX ↑ ⇒ ALE ↑ 時間
( 多重化 )
WRX ↓ ⇒ ECLK ↑
時間
CSn ⇒ WRX 時間
( 非多重化 )
CSn ⇒ WRX 時間
( 多重化 )
84
tWHLH
tWLCH
tCSLWL
tCSLWL
WRX, WRLX,
WRHX, A[23:0]
WRX, WRLX,
WRHX, A[23:16]
WRX, WRLX,
WRHX, ALE
WRX, WRLX,
WRHX, ECLK
WRX, WRLX,
WRHX, CSn
WRX, WRLX,
WRHX, CSn
ns
その他の
EBM:ACE と
EACL:STS の設定
tCYC − 10
⎯
⎯
tCYC/2 − 10
⎯
EACL:STS=0
EBM:NMS=1
⎯
tCYC/2 − 15
EACL:STS=1
EBM:NMS=1
⎯
tCYC − 15
EACL:ACE=0
EBM:NMS=0
⎯
3tCYC/2 − 15
EACL:ACE=1
EBM:NMS=0
⎯
EBM:NM
S=0
ns
ns
ns
5tCYC/2 − 15
DS07-13803-2
MB96380 シリーズ
(TA ＝− 40 °C ∼＋ 125 °C, VCC ＝ 5.0 V ± 10％, VSS ＝ 0.0 V, IOdrive = 5mA, CL = 50 pF)
項目
WRX ⇒ CSn 時間
( 非多重化 )
WRX ⇒ CSn 時間
( 多重化 )
有効なアドレス
⇒ WRX ↓ 時間
( 非多重化 )
DS07-13803-2
記号
tWHCSH
端子
WRX, WRLX,
WRHX, CSn
tWHCSH
WRX, WRLX,
WRHX, CSn
tAVWL
WRX, WRLX,
WRHX,
A[23:0],
条件
規格値
単位
最小
最大
EACL:STS=1
EBM:NMS=1
− 15
⎯
ns
EACL:STS=0
EBM:NMS=1
tCYC/2 − 15
⎯
ns
EBM:NMS=0
tCYC/2 − 15
⎯
ns
EACL:STS=0
EBM:NMS=1
tCYC/2 − 20
⎯
tCYC − 20
⎯
EACL:STS=1
EBM:NMS=1
備考
ns
85
MB96380 シリーズ
(TA ＝− 40 °C ∼＋ 125 °C, VCC ＝ 3.0 V ∼ 4.5 V, VSS ＝ 0.0 V, IOdrive = 5mA, CL = 50 pF)
項目
記号
端子
tAVWL
WRX, WRLX,
WRHX, A[23:16]
有効なアドレス
⇒ WRX ↓ 時間
( 多重化 )
tADVWL
WRX, WRLX,
WRHX, AD[15:0]
条件
規格値
最小
最大
3tCYC/2 − 20
⎯
EACL:ACE=1
EBM:NMS=0
5tCYC/2 − 20
⎯
EACL:ACE=0
EBM:NMS=0
tCYC − 20
⎯
EACL:ACE=1
EBM:NMS=0
2tCYC − 20
⎯
EACL:ACE=0
EBM:NMS=0
単位
備考
ns
ns
WRX パルス幅
tWLWH
WRX, WRXL,
WRHX
⎯
tCYC − 8
⎯
ns
サイクル
拡張なし
有効データ出力
⇒ WRX ↑ 時間
tDVWH
WRX, WRLX,
WRHX, AD[15:0]
⎯
tCYC − 25
⎯
ns
サイクル
拡張なし
WRX ↑
⇒ データ保持時間
tWHDX
WRX, WRLX,
WRHX, AD[15:0]
⎯
tCYC/2 − 20
⎯
ns
WRX ↑
⇒ アドレス有効時間
( 非多重化 )
EACL:STS=1
EBM:NMS=1
− 20
⎯
ns
tWHAX
WRX, WRLX,
WRHX, A[23:0]
EACL:STS=0
EBM:NMS=1
tCYC/2 − 20
⎯
ns
WRX ↑
⇒ アドレス有効時間
( 多重化 )
tWHAX
EBM:NMS=0
tCYC/2 − 20
⎯
ns
EBM:ACE=1 と
EACL:STS=1
2tCYC − 15
⎯
WRX, WRLX,
WRHX, A[23:16]
WRX ↑ ⇒ ALE ↑
時間
( 多重化 )
tWHLH
WRX ↓ ⇒ ECLK ↑
時間
tWLCH
WRX, WRLX,
WRHX, ECLK
tCSLWL
WRX, WRLX,
WRHX, CSn
CSn ⇒ WRX 時間
( 非多重化 )
CSn ⇒ WRX 時間
( 多重化 )
WRX ⇒ CSn 時間
( 非多重化 )
WRX ⇒ CSn 時間
( 多重化 )
86
tCSLWL
tWHCSH
tWHCSH
WRX, WRLX,
WRHX, ALE
WRX, WRLX,
WRHX, CSn
WRX, WRLX,
WRHX, CSn
WRX, WRLX,
WRHX, CSn
ns
その他の
EBM:ACE と
EACL:STS の設定
tCYC − 15
⎯
⎯
tCYC/2 − 15
⎯
EACL:STS=0
EBM:NMS=1
⎯
tCYC/2 − 20
EACL:STS=1
EBM:NMS=1
⎯
tCYC − 20
EACL:ACE=0
EBM:NMS=0
⎯
3tCYC/2 − 20
EACL:ACE=1
EBM:NMS=0
⎯
5tCYC/2 − 20
EACL:STS=1
EBM:NMS=1
− 20
⎯
ns
EACL:STS=0
EBM:NMS=1
tCYC/2 − 20
⎯
ns
EBM:NMS=0
tCYC/2 − 20
⎯
ns
EBM:NMS=
0
ns
ns
ns
DS07-13803-2
MB96380 シリーズ
tWLCH
0.8*VCC
ECLK
tWHLH
ALE
tAVWL
tADVWL
WRX (WRLX, WRHX)
tWLWH
0.2*VCC
tCSLWL
tWHCSH
CSn
tWHAX
A[23:0]
tDVWH
AD[15:0]
アドレス
tWHDX
書込みデータ
詳細なタイミングチャートについては ,「ハードウェアマニュアル」
を参照してください。
.
DS07-13803-2
87
MB96380 シリーズ
レディ入力タイミング
(TA ＝− 40 °C ∼＋ 125 °C, VCC ＝ 5.0 V ± 10％, VSS ＝ 0.0 V, IOdrive = 5mA, CL = 50 pF)
項目
記号
端子
RDY セットアップ時間
tRYHS
RDY
RDY 保持時間
tRYHH
RDY
テスト条件
定格値
単位
最小
最大
35
⎯
ns
0
⎯
ns
⎯
備考
(TA ＝− 40 °C ∼＋ 125 °C, VCC ＝ 3.0 V ∼ 4.5 V, VSS ＝ 0.0 V, IOdrive = 5 mA, CL = 50 pF)
項目
記号
端子
RDY セットアップ時間
tRYHS
RDY
RDY 保持時間
tRYHH
RDY
テスト条件
定格値
単位
最小
最大
45
⎯
ns
0
⎯
ns
⎯
備考
（注意事項）RDY セットアップ時間が不十分な場合は , 自動準備機能を使用してください。
ECLK
RDY
0.8*VCC
tRYHS
tRYHH
VIH
VIH
WAIT 未使用時
RDY
WAIT 使用時
VIL
詳細なタイミングチャートについては ,「ハードウェアマニュアル」
を参照してください。
88
DS07-13803-2
MB96380 シリーズ
保持時間
(TA ＝− 40 °C ∼＋ 125 °C, VCC ＝ 5.0 V ± 10％, VSS ＝ 0.0 V, IOdrive = 5 mA, CL = 50 pF)
項目
記号
端子
端子フロート状態 ⇒ HAKX ↓
時間
tXHAL
HAKX
HAKX ↑ 時間 ⇒ 端子有効時間
tHAHV
HAKX
条件
⎯
規格値
単位
最小
最大
tCYC − 20
tCYC + 20
ns
tCYC − 20
tCYC + 20
ns
備考
(TA ＝− 40 °C ∼＋ 125 °C, VCC ＝ 3.0 V ∼ 4.5V, VSS ＝ 0.0 V, IOdrive = 5mA, CL = 50pF)
項目
記号
端子
端子フロート状態 ⇒ HAKX ↓
時間
tXHAL
HAKX
HAKX ↑ 時間 ⇒ 端子有効時間
tHAHV
HAKX
条件
⎯
規格値
単位
最小
最大
tCYC − 25
tCYC + 25
ns
tCYC − 25
tCYC + 25
ns
備考
0.8*VCC
HAKX
0.2*VCC
tHAHV
tXHAL
各端子
0.8*VCC
High-Z
0.2*VCC
詳細なタイミングチャートについては ,「ハードウェアマニュアル」を参照してください。
DS07-13803-2
89
MB96380 シリーズ
I2C タイミング
(TA = -40 °C ∼ 125 °C, VCC = AVCC = 3.0 V ∼ 5.5 V, VSS = AVSS = 0 V)
項目
記号
条件
標準モード
高速モード *4
単位
最小
最大
最小
最大
fSCL
0
100
0
400
kHz
START 条件の ( 繰り返し ) 保持時間
SDA ↓→ SCL ↓
tHDSTA
4.0
⎯
0.6
⎯
μs
SCL クロックの “L” 幅
tLOW
4.7
⎯
1.3
⎯
μs
SCL クロックの “H” 幅
tHIGH
4.0
⎯
0.6
⎯
μs
繰り返される START 条件のセットアップ時間
SCL ↑→ SDA ↓
tSUSTA
4.7
⎯
0.6
⎯
μs
データ保持時間
SCL ↓→ SDA ↓↑
tHDDAT
0
3.45*2
0
0.9*3
μs
データセットアップ時間
SDA ↓↑→ SCL ↑
tSUDAT
250
⎯
100
⎯
ns
STOP 条件のセットアップ時間
SCL ↑→ SDA ↑
tSUSTO
4.0
⎯
0.6
⎯
μs
tBUS
4.7
⎯
1.3
⎯
μs
SCL クロック周波数
STOP と START 条件間のバスフリー時間
R ＝ 1.7 kΩ,
C ＝ 50 pF*1
＊ 1：R,C：SCL と SDA ラインのプルアップ抵抗と負荷コンデンサ
＊ 2：デバイスによって SCL 信号の “L” 幅 (tLOW) が拡大されない場合 , 最大 tHDDAT だけを満たす必要があります。
＊ 3：高速モード I2C バスデバイスを標準モードの I2C バスシステムで使用できますが , tSUDAT ≧ 250 ns という条件を満た
す必要があります。
＊ 4：100 kHz 以上で使用する場合は , 周辺クロック 1 を最低 6 MHz に設定してください。
SDA
tSUDAT
tLOW
tBUS
tHDSTA
SCL
tHDSTA
90
tHDDAT
tHIGH
tSUSTA
tSUSTO
DS07-13803-2
MB96380 シリーズ
USART のタイミング規格
（注意事項）以下の値は , I/O 駆動強度 IOdrive ＝ 5 mA のものです。IOdrive が 2 mA の場合 , 別表に示されているすべての最
大出力タイミングを 10 ns 増やす必要があります。
(TA = -40 °C ∼ 125 °C, VCC = 3.0 V ∼ 5.5 V, VSS = AVSS = 0 V, IOdrive = 5 mA, CL = 50 pF)
項目
記号
端子
条件
VCC = AVCC=
4.5 V ∼ 5.5 V
VCC = AVCC=
3.0 V ∼ 4.5 V
最小
最大
最小
最大
単位
シリアルクロックサイクルタイム
tSCYCI
SCKn
4 tCLKP1
⎯
4 tCLKP1
⎯
ns
SCK ↓ → SOT 遅延時間
tSLOVI
SCKn, SOTn
-20
＋ 20
-30
＋ 30
ns
SOT → SCK ↑遅延時間
tOVSHI
SCKn, SOTn
N*tCLKP1
- 20 *1
⎯
N*tCLKP1
- 30 *1
⎯
ns
有効な SIN → SCK ↑
tIVSHI
SCKn, SINn
tCLKP1
+ 45
⎯
tCLKP1
+ 55
⎯
ns
SCK ↑ → 有効 SIN 保持時間
tSHIXI
SCKn, SINn
0
⎯
0
⎯
ns
シリアルクロック “L” パルス幅
tSLSHE
SCKn
tCLKP1
+ 10
⎯
tCLKP1
+ 10
⎯
ns
シリアルクロック “H” パルス幅
tSHSLE
SCKn
tCLKP1
+ 10
⎯
tCLKP1
+ 10
⎯
ns
SCK ↓ → SOT 遅延時間
tSLOVE
SCKn, SOTn
⎯
2 tCLKP1
+ 45
⎯
2 tCLKP1
+ 55
ns
有効な SIN → SCK ↑
tIVSHE
SCKn, SINn
tCLKP1/2
+ 10
⎯
tCLKP1/2
+ 10
⎯
ns
SCK ↑ → 有効 SIN 保持時間
tSHIXE
SCKn, SINn
tCLKP1
+ 10
⎯
tCLKP1
+ 10
⎯
ns
tFE
SCKn
⎯
20
⎯
20
ns
SCKn
⎯
20
⎯
20
SCK 立下り時間
内部シフト
クロック
モード
外部シフト
クロック
モード
ns
SCK 立上り時間
（注意事項）・ CLK 同期モードの直流規格。
・ CL は , 試験時の端子の負荷容量値。
・ 使用するマシンのクロック周波数によって , 一部のパラメータによって最大ボーレートを制限することが
できます。これのパラメータは , 「MB96300 Super シリーズハードウェアマニュアル」に示されています。
・ tCLKP1 は , 周辺クロック 1 (CLKP1) のサイクルタイムです。単位：ns
tRE
＊ 1：パラメータ N は tSCYCI によって決まり , 以下のように算出できます。
・tSCYCI = 2*k*tCLKP1 の場合 , N = k(k は 2 より大きな整数 )。
・tSCYCI = (2*k+1)*tCLKP1 の場合 , N = k+1(k は 1 より大きな整数 )。
例:
DS07-13803-2
tSCYCI
N
4*tCLKP1
2
5*tCLKP1, 6*tCLKP1
3
7*tCLKP1, 8*tCLKP1
4
...
...
91
MB96380 シリーズ
tSCYCI
ESCR:SCES = 0 の
0.8*VCC
場合の SCK
0.2*VCC
ESCR:SCES = 1 の
0.8*VCC
0.2*VCC
0.8*VCC
場合の SCK
0.2*VCC
tSLOVI
tOVSHI
0.8*VCC
SOT
0.2*VCC
tSHIXI
tIVSHI
SIN
VIH
VIH
VIL
VIL
内部シフトクロックモード
tSLSHE
ESCR:SCES = 0 の
tSHSLE
VIH
場合の SCK
VIL
ESCR:SCES = 1 の
VIH
場合の SCK
VIH
VIL
VIL
VIH
VIL
tFE
VIH
VIL
tSLOVE
tRE
SOT
0.8*VCC
0.2*VCC
tIVSHE
SIN
tSHIXE
VIH
VIH
VIL
VIL
外部シフトクロックモード
92
DS07-13803-2
MB96380 シリーズ
5. A/D コンバータ
(TA = -40 °C ∼ +125 °C, 3.0 V ≦ AVRH - AVRL, VCC = AVCC = 3.0 V ∼ 5.5 V, VSS = AVSS = 0V)
項目
記号
端子
分解能
-
総合誤差
規格値
単位
備考
最小
標準
最大
-
-
-
10
ビット
-
-
-3
-
+3
LSB
非直線性誤差
-
-
-2.5
-
+2.5
LSB
微分非直線性誤差
-
-
-1.9
-
+1.9
LSB
ゼロリーディング電圧
VOT
ANn
AVRL1.5 LSB
AVRL+
0.5 LSB
AVRL+
2.5 LSB
V
フルスケール
リーディング電圧
VFST
ANn
AVRH3.5 LSB
AVRH1.5 LSB
AVRH+0.
5 LSB
V
-
-
1.0
-
16,500
μs
4.5 V ≦ AVCC ≦ 5.5V
2.0
-
-
μs
3.0 V ≦ AVCC ＜ 4.5V
0.5
-
-
μs
4.5 V ≦ AVCC ≦ 5.5V
1.2
-
-
μs
3.0 V ≦ AVCC ＜ 4.5V
-3
-
+3
μA
AVSS, AVRL ＜ VI ＜ AVCC,
AVRH
-1
-
+1
μA
TA = 25 °C,
AVSS, AVRL ＜ VI ＜ AVCC,
AVRH
-3
-
+3
μA
TA = 125 °C,
AVSS, AVRL ＜ VI ＜ AVCC,
AVRH
比較時間
サンプリング時間
アナログポート
入力電流
アナログ入力
リーク電流 ( 変換中 )
アナログ入力電圧範囲
IAIN
IAIN
ANn
ANn
AVRL
-
AVRH
V
AVRH
AVRH/
AVRH2
0.75
AVcc
-
AVcc
V
AVRL
AVRL
AVSS
-
0.25 AVCC
V
IA
AVcc
-
2.5
5
mA
A/D コンバータ動作時
IAH
AVcc
-
-
5
μA
A/D コンバータ非動作時
IR
AVRH/
AVRL
-
0.7
1
mA
A/D コンバータ動作時
IRH
AVRH/
AVRL
-
-
5
μA
A/D コンバータ非動作時
-
ANn
-
-
4
LSB
基準電圧電流
入力チャネル間のばら
つき
ANn
VAIN
基準電圧範囲
電源電流
-
（注意事項）|AVRH - AVRL| が小さくなるほど , 相対的な誤差は大きくなります。
DS07-13803-2
93
MB96380 シリーズ
A/D コンバータの用語の定義
分解能
：A/D コンバータが識別可能なアナログ変化
総合誤差
：実際の値と理論値の差。総合誤差は , ゼロトランジション誤差 , フルスケールトランジション
誤差 , および非直線性誤差が含まれる
非直線性誤差
：ゼロトランジション点 (00 0000 0000 ←→ 00 0000 0001) とフルスケールトランジション点
(11 1111 1110 ←→ 11 1111 1111) を結んだ直線と , 実際の変換特性との偏差
微分非直線性誤差
：出力コードを 1 LSB 変化させるために必要な入力電圧の理想値からの偏差
ゼロリーディング電圧 ：最小変換値を生成する入力電圧
フルスケール
：最大変換値を生成する入力電圧
リーディング電圧
総合誤差
3FF
3FE
1.5 LSB
実際の変換特性
デジタル出力
3FD
{1 LSB × (N − 1) + 0.5 LSB}
004
VNT
( 実測値 )
003
実際の変換特性
002
理想特性
001
0.5 LSB
AVRL
AVRH
アナログ入力
VNT − {1 LSB × (N − 1) ＋ 0.5 LSB}
1 LSB
デジタル出力 “N” の総合誤差＝
1 LSB ＝ ( 理想値 )
AVRH − AVRL
1024
[LSB]
[V]
N: A/D コンバータデジタル出力値
VOT ( 理想値 ) ＝ AVRL ＋ 0.5 LSB [V]
VFST ( 理想値 ) ＝ AVRH − 1.5 LSB [V]
VNT：デジタル出力が (N − 1) から N に遷移する電圧
94
DS07-13803-2
MB96380 シリーズ
非直線性誤差
微分非直線性誤差
3FF
デジタル出力
3FD
実際の変換特性
{1 LSB × (N − 1)
+ VOT }
N+1
実際の変換特性
VFST
( 実測値 )
デジタル出力
3FE
理想特性
VNT
( 実測値 )
004
実際の変換特性
003
N
V(N + 1)T
( 実測値 )
N−1
VNT
( 実測値 )
実際の変換特性
002
理想特性
N−2
001
VOT ( 実測値 )
AVRL
AVRH
AVRL
AVRH
アナログ入力
アナログ入力
デジタル出力 N の非直線性誤差＝
デジタル出力 N の微分非直線性誤差＝
1 LSB ＝
VNT − {1 LSB × (N − 1) ＋ VOT}
1 LSB
V (N+1) T − VNT
1 LSB
VFST − VOT
[LSB]
− 1 LSB [LSB]
[V]
1022
N
: A/D コンバータデジタル出力値
VOT : デジタル出力が “000H” から “001H” に遷移する電圧
VFST : デジタル出力が “3FEH” から “3FFH” に遷移する電圧
DS07-13803-2
95
MB96380 シリーズ
A/D コンバータ部の注意事項
アナログ入力の外部インピーダンスと A/D コンバータ ( サンプルホールド回路付き ) のサンプリング時間について
外部インピーダンスが高くサンプリング時間を十分に確保できない場合 , 内部サンプルホールド用コンデンサに十分に
アナログ電圧が充電されず , A/D 変換精度に影響を及ぼします。
・アナログ入力等価回路
R
コンパレータ
アナログ入力
C
サンプリングスイッチ
参考値 :
・C = 8.5 pF ( 最大 )
A/D 変換精度規格を満足させるため , 外部インピーダンスと最小サンプリング時間の関係から , サンプリング時間 (Tsamp)
が最小値より長くなるように , 抵抗値や動作周波数を調整するか , 外部インピーダンスを下げて , ご使用ください。通常こ
の値は 7τ に設定されます。ここで , τ = RC です。アナログ入力に接続されている外部入力抵抗 (Rext) が含まれている場合 ,
サンプリング時間は , 次のように表されます。
Tsamp [min] = 7 × (Rext + 2.6kΩ) × C (4.5 ≦ AVcc ≦ 5.5 の場合 )
Tsamp [min] = 7 × (Rext + 12.1kΩ) × C (3.0 ≦ AVcc ≦ 4.5 の場合 )
サンプリング時間が十分に確保できない場合 , アナログ入力端子に 0.1 μF 程度のコンデンサを接続してください。
・ 誤差について
|AVRH - AVRL| が小さくなるほど , 相対的な誤差は大きくなります。
96
DS07-13803-2
MB96380 シリーズ
6. アラームコンパレータ
(TA = -40 °C ∼ +125 °C, VCC = AVCC = 3.0 V ∼ 5.5 V, VSS = AVSS = 0 V)
項目
記号
端子
IA5ALMF
電源電流
IA5ALMS
AVCC
IA5ALMH
規格値
単位
備考
45
μA
高速モード (1 チャネ
ル ) で有効なアラー
ムコンパレータ
7
13
μA
低速モード (1 チャネ
ル ) で有効なアラー
ムコンパレータ
-
-
5
μA
無効なアラーム
コンパレータ
-1
-
+1
μA
TA = 25 °C
-3
-
+3
μA
TA = 125 °C
最小
標準
最大
-
25
-
ALARM 端子入力電流
IALIN
ALARM 端子
入力電圧範囲
VALIN
0
-
AVCC
V
外部低スレッショルド
高から低への遷移
VEVTL(H->L)
0.36 *
AVCC -0.25
0.36 *
AVCC -0.1
-
V
外部低スレッショルド
低から高への遷移
VEVTL(L->H)
-
0.36 *
AVCC +0.1
0.36 *
AVCC +0.25
V
外部高スレッショルド
高から低への遷移
VEVTH(H->L)
0.78 *
AVCC -0.25
0.78 *
AVCC -0.1
-
V
外部高スレッショルド
低から高への遷移
VEVTH(L->H)
0.78 *
AVCC +0.1
0.78 *
AVCC +0.25
V
内部低スレッショルド
高から低への遷移
VIVTL(H->L)
0.9
1.1
-
V
内部低スレッショルド
低から高への遷移
VIVTL(L->H)
-
1.3
1.55
V
内部高スレッショルド
高から低への遷移
VIVTH(H->L)
2.2
2.4
-
V
内部高スレッショルド
低から高への遷移
VIVTH(L->H)
-
2.6
2.85
V
スイッチヒステリシス
VHYS
50
-
300
mV
tCOMPF
-
0.1
1
μs
CMD = 1 ( 高速 )
tCOMPS
-
1
10
μs
CMD = 0 ( 低速 )
アラームコンパレータ
有効化後の電源立上り
安定時間
tPD
-
1
5
ms
低 / 高速モード遷移時間
tCMD
-
100
500
μs
比較時間
DS07-13803-2
ALARM0,
ALARM1
INTREF = 0
INTREF = 1
上で指定したスレッ
ショルドレベルは ,
この時間内では保証
されません。
97
MB96380 シリーズ
コンパレータ
出力
H
L
VxVTx(H->L)
VHYS
VALIN
VxVTx(L->H)
98
DS07-13803-2
MB96380 シリーズ
7. 低電圧検出特性
(TA = -40 °C ∼ +125 °C, Vcc = AVcc = 3.0 V ∼ 5.5 V, Vss = AVss = 0 V)
項目
記号
規格値
単位
備考
75
μs
起動または検出レベル変更後
2.7
2.9
V
CILCR:LVL[3:0]=0000
VDL1
2.9
3.1
V
CILCR:LVL[3:0]=0001
レベル 2
VDL2
3.1
3.3
V
CILCR:LVL[3:0]=0010
レベル 3
VDL3
3.5
3.75
V
CILCR:LVL[3:0]=0011
レベル 4
VDL4
3.6
3.85
V
CILCR:LVL[3:0]=0100
レベル 5
VDL5
3.7
3.95
V
CILCR:LVL[3:0]=0101
レベル 6
VDL6
3.8
4.05
V
CILCR:LVL[3:0]=0110
レベル 7
VDL7
3.9
4.15
V
CILCR:LVL[3:0]=0111
レベル 8
VDL8
4.0
4.25
V
CILCR:LVL[3:0]=1000
レベル 9
VDL9
4.1
4.35
V
CILCR:LVL[3:0]=1001
レベル 10
VDL10
未使用
レベル 11
VDL11
未使用
レベル 12
VDL12
未使用
レベル 13
VDL13
未使用
レベル 14
VDL14
未使用
レベル 15
VDL15
未使用
最小
最大
TLVDSTAB
-
レベル 0
VDL0
レベル 1
安定化時間
CILCR:LVL[3:0] は , CILCR レジスタの低電圧検出器レベル選択ビットです。
レベル 10 ∼ 15 は , このデバイスでは使用しません。
dV
V
≤ 0.004 μs を満たす必要があります。
検出を適切に実行するため , 電圧レベルの傾斜は
dt
変動が速すぎるとノイズと見なされ , 検出できないことがあります。
MCU の機能動作は , Vcc = 2.7 V の最小低電圧検出レベルまで保証されて います。ただし , 電気的特性は指定範囲 ( 通常は
3.0 V まで ) でのみ有効です。
DS07-13803-2
99
MB96380 シリーズ
低電圧検出動作
下図に , 低電圧の動作を示します。リセットや立上り動作の詳細については , ハードウェアマニュアルをご覧ください。
電圧 [V]
VCC
VDLx, Max
VDLx, Min
dV
dt
時間 [s]
通常動作
100
低電圧リセットアサーション
パワーリセット延長時間
DS07-13803-2
MB96380 シリーズ
8. フラッシュメモリプログラム / 消去特性
(TA = -40 °C ∼ 105 °C, VCC = AVCC = 3.0 V ∼ 5.5 V, DVCC = 3.0 V ∼ 5.5 V, VSS = AVSS = DVSS = 0 V)
項目
規格値
単位
備考
最小
標準
最大
セクタ消去時間
-
0.9
3.6
秒
消去事前プログラミング時間なし
チップ消去時間
-
n* × 0.9
n × 3.6
秒
消去事前プログラミング時間なし
(n はデバイスのフラッシュセクタ数 )
ワード (16 ビット幅 )
プログラミング時間
-
23
370
us
書込みコマンドをサブミットするた
めのオーバヘッド時間なし
10000
-
-
cycle
プログラム / 消去サイクル
20
year
*1
フラッシュデータ保持時間
＊ 1:表内の数値は , テクノロジの信頼性評価結果を変換したものです ( アレニウスの式で高温測定を＋ 85 °C の正規化数
に変換 )。
DS07-13803-2
101
MB96380 シリーズ
■ 特性例
次図に , 一般的な処理パラメータを使って測定したサンプルの特性を示します。
ランモード
100.00
Icc [mA]
10.00
PLL クロック (56 MHz)
メイン発振 (4 MHz)
RC クロック (2 MHz)
1.00
RC クロック (100 kHz)
サブ発振 (32 kHz)
0.10
0.01
-50.00
0.00
50.00
100.00
150.00
Ta [°C]
スリープモード
100.00
PLL クロック (56 MHz)
Icc [mA]
10.00
メイン発振 (4 MHz)
1.00
RC クロック (2 MHz)
RC クロック (100 kHz)
0.10
サブ発振 (32 kHz)
0.01
-50.00
0.00
50.00
100.00
150.00
Ta [°C]
102
DS07-13803-2
MB96380 シリーズ
タイマモード
10.00
PLL クロック (56 MHz)
Icc [mA]
1.00
メイン発振 (4 MHz)
RC クロック (2 MHz)
RC クロック (100 kHz)
0.10
サブ発振 (32 kHz)
0.01
-50.00
0.00
50.00
100.00
150.00
100.00
150.00
Ta [°C]
ストップモード
1.00
Icc [mA]
0.10
0.01
0.00
-50.00
0.00
50.00
Ta [°C]
DS07-13803-2
103
MB96380 シリーズ
測定条件
モード
ランモード
スリープモード
104
選択したソース
クロック
クロック / レギュレータ設定
PLL
CLKS1 = CLKS2 = CLKB = CLKP1 = 56 MHz
CLKP2 = 28 MHz
高パワーモードのレギュレータ
コア電圧 = 1.9V
メイン発振
CLKS1 = CLKS2 = CLKB = CLKP1 = CLKP2 = 4 MHz
高パワーモードのレギュレータ
コア電圧 = 1.8V
RC クロック
( 高速 )
CLKS1 = CLKS2 = CLKB = CLKP1 = CLKP2 = 2 MHz
高パワーモードのレギュレータ
コア電圧 = 1.8V
RC クロック
( 低速 )
CLKS1 = CLKS2 = CLKB = CLKP1 = CLKP2 = 100 kHz
高パワーモードのレギュレータ
コア電圧 = 1.8V
サブ発振
CLKS1 = CLKS2 = CLKB = CLKP1 = CLKP2 = 32 kHz
低パワーモード A のレギュレータ
コア電圧 = 1.8V
PLL
CLKS1 = CLKS2 = CLKP1 = 56 MHz
CLKP2 = 28 MHz
(CLKB はこのモードでは停止状態 )
高パワーモードのレギュレータ
コア電圧 = 1.9V
メイン発振
CLKS1 = CLKS2 = CLKP1 = CLKP2 = 4 MHz
(CLKB はこのモードでは停止状態 )
高パワーモードのレギュレータ
コア電圧 = 1.8V
RC クロック
( 高速 )
CLKS1 = CLKS2 = CLKP1 = CLKP2 = 2 MHz
(CLKB はこのモードでは停止状態 )
高パワーモードのレギュレータ
コア電圧 = 1.8V
RC クロック
( 低速 )
CLKS1 = CLKS2 = CLKP1 = CLKP2 = 100 kHz
(CLKB はこのモードでは停止状態 )
高パワーモードのレギュレータ
コア電圧 = 1.8V
サブ発振
CLKS1 = CLKS2 = CLKP1 = CLKP2 = 32 kHz
(CLKB はこのモードでは停止状態 )
低パワーモード A のレギュレータ
コア電圧 = 1.8V
DS07-13803-2
MB96380 シリーズ
測定条件
モード
タイマモード
ストップモード
DS07-13803-2
選択したソース
クロック
クロック / レギュレータ設定
PLL
CLKMC = 4 MHz, CLKPLL = 56 MHz
( システムクロックはこのモードでは停止状態 )
高パワーモードのレギュレータ , コア電圧 = 1.9V
メイン発振
CLKMC = 4 MHz
( システムクロックはこのモードでは停止状態 )
高パワーモードのレギュレータ , コア電圧 = 1.8V
RC クロック
( 高速 )
CLKRC = 2 MHz
( システムクロックはこのモードでは停止状態 )
高パワーモードのレギュレータ , コア電圧 = 1.8V
RC クロック
( 低速 )
CLKRC = 100 kHz
( システムクロックはこのモードでは停止状態 )
高パワーモードのレギュレータ , コア電圧 = 1.8V
サブ発振
CLKSC = 100 kHz
( システムクロックはこのモードでは停止状態 )
低パワーモード A のレギュレータ , コア電圧 = 1.8V
停止状態
( すべてのクロックはこのモードでは停止状態 )
低パワーモード B のレギュレータ , コア電圧 = 1.8V
105
MB96380 シリーズ
■ パッケージ・外形寸法図
プラスチック・LQFP, 120 ピン
(FPT-120P-M21)
リードピッチ
0.50mm
パッケージ幅×
パッケージ長さ
16.0 × 16.0mm
リード形状
ガルウィング
封止方法
プラスチックモールド
取付け高さ
1.70mm MAX
質量
0.88g
コード（参考）
P-LFQFP120-16×16-0.50
プラスチック・LQFP, 120 ピン
（FPT-120P-M21）
注 1）* 印寸法はレジン残りを含む。
レジン残りは、片側 +0.25（.010）MAX。
注 2）端子幅および端子厚さはメッキ厚を含む。
注 3）端子幅はタイバ切断残りを含まず。
18.00±0.20(.709±.008)SQ
+0.40
* 16.00 –0.10 .630 +.016
–.004 SQ
90
61
60
91
0.08(.003)
Details of "A" part
+0.20
1.50 –0.10
+.008
(Mounting height)
.059 –.004
INDEX
0~8˚
120
LEAD No.
"A"
31
1
30
0.50(.020)
0.22±0.05
(.009±.002)
0.08(.003)
M
©2002-2008 FUJITSU MICROELECTRONICS LIMITED F120033S-c-4-6
C
2002 FUJITSU LIMITED F120033S-c-4-4
0.145
.006
+0.05
–0.03
+.002
–.001
0.60±0.15
(.024±.006)
0.10±0.05
(.004±.002)
(Stand off)
0.25(.010)
単位：mm （inches）
注意：括弧内の値は参考値です。
最新の外形寸法図については , 下記 URL にてご確認ください。
http://edevice.fujitsu.com/package/jp-search/
106
DS07-13803-2
MB96380 シリーズ
■ オーダ型格
型格
フラッシュ /ROM
サブクロッ
ク
MB96384YSB PMC-GSE2 *1
MB96384RSB PMC-GSE2 *1
MB96384YWB PMC-GSE2 *1
なし
ROM (128KB)
あり
MB96384RWB PMC-GSE2 *1
MB96385YSB PMC-GSE2 *1
MB96385RSB PMC-GSE2 *1
MB96385YWB PMC-GSE2 *1
なし
ROM (160KB)
あり
MB96385RWB PMC-GSE2 *1
MB96F385YSA PMC-GSE2 *1
なし
MB96F385RSA PMC-GSE2 *1
MB96F385YWA PMC-GSE2 *1
フラッシュ A (160KB)
あり
MB96F385RWA PMC-GSE2 *1
MB96F386YSB PMC-GSE2
なし
MB96F386RSB PMC-GSE2
MB96F386YWB PMC-GSE2
フラッシュ A (288KB)
あり
MB96F386RWB PMC-GSE2
MB96F387YSB PMC-GSE2
なし
MB96F387RSB PMC-GSE2
MB96F387YWB PMC-GSE2
フラッシュ A (416KB)
あり
MB96F387RWB PMC-GSE2
MB96F388TSA PMC-GSE2 *1
MB96F388HSA PMC-GSE2 *1
MB96F388TWA PMC-GSE2 *1
なし
フラッシュ A (544KB)
フラッシュ B (32KB)
あり
MB96F388HWA PMC-GSE2 *1
MB96F389YSA PMC-GSE2 *1
MB96F389RSA PMC-GSE2 *1
MB96F389YWA PMC-GSE2 *1
なし
フラッシュ A (544KB)
フラッシュ B (288kB)
あり
MB96F389RWA PMC-GSE2 *1
MB96V300BRB-ES
( 評価用 )
外部 RAM による
エミュレート
あり
永続的
低電圧の
リセット
パッケージ
あり
なし
あり
プラスチック LQFP,
120 ピン
(FPT-120P-M21)
なし
あり
なし
あり
プラスチック LQFP,
120 ピン
(FPT-120P-M21)
なし
あり
なし
あり
プラスチック LQFP,
120 ピン
(FPT-120P-M21)
なし
あり
なし
あり
プラスチック LQFP,
120 ピン
(FPT-120P-M21)
なし
あり
なし
あり
プラスチック LQFP,
120 ピン
(FPT-120P-M21)
なし
あり
なし
あり
プラスチック LQFP,
120 ピン
(FPT-120P-M21)
なし
あり
なし
あり
プラスチック LQFP,
120 ピン
(FPT-120P-M21)
なし
なし
プラスチック BGA,
416 ピン
(BGA-416P-M02)
＊ 1: これらのデバイスは開発中であり , 仕様は暫定的なものです。開発途中のこれらの製品の仕様は、予告なしに変更す
ることがあります。
このデータシートは , 旧式となった次のデバイスにも有効です。
MB96F386YSA, MB96F386RSA, MB96F386YWA, MB96F386RWA,
MB96F387YSA, MB96F387RSA, MB96F387YWA, MB96F387RWA
DS07-13803-2
107
MB96380 シリーズ
富士通マイクロエレクトロニクス株式会社
〒 163-0722 東京都新宿区西新宿 2-7-1 新宿第一生命ビル
http://jp.fujitsu.com/fml/
お問い合わせ先
富士通エレクトロニクス株式会社
〒 163-0731 東京都新宿区西新宿 2-7-1 新宿第一生命ビル
http://jp.fujitsu.com/fei/
電子デバイス製品に関するお問い合わせは , こちらまで ,
0120-198-610
受付時間 : 平日 9 時∼ 17 時 ( 土・日・祝日 , 年末年始を除きます )
携帯電話・PHS からもお問い合わせができます。
※電話番号はお間違えのないよう , お確かめのうえおかけください。
本資料の記載内容は , 予告なしに変更することがありますので , ご用命の際は営業部門にご確認ください。
本資料に記載された動作概要や応用回路例は , 半導体デバイスの標準的な動作や使い方を示したもので , 実際に使用する機器での動作を保証するも
のではありません。従いまして , これらを使用するにあたってはお客様の責任において機器の設計を行ってください。これらの使用に起因する損害な
どについては , 当社はその責任を負いません。
本資料に記載された動作概要・回路図を含む技術情報は , 当社もしくは第三者の特許権 , 著作権等の知的財産権やその他の権利の使用権または実施
権の許諾を意味するものではありません。また , これらの使用について , 第三者の知的財産権やその他の権利の実施ができることの保証を行うもので
はありません。したがって , これらの使用に起因する第三者の知的財産権やその他の権利の侵害について , 当社はその責任を負いません。
本資料に記載された製品は , 通常の産業用 , 一般事務用 , パーソナル用 , 家庭用などの一般的用途に使用されることを意図して設計・製造されてい
ます。極めて高度な安全性が要求され , 仮に当該安全性が確保されない場合 , 社会的に重大な影響を与えかつ直接生命・身体に対する重大な危険性を
伴う用途（原子力施設における核反応制御 , 航空機自動飛行制御 , 航空交通管制 , 大量輸送システムにおける運行制御 , 生命維持のための医療機器 , 兵
器システムにおけるミサイル発射制御をいう）, ならびに極めて高い信頼性が要求される用途（海底中継器 , 宇宙衛星をいう）に使用されるよう設計・
製造されたものではありません。したがって , これらの用途にご使用をお考えのお客様は , 必ず事前に営業部門までご相談ください。ご相談なく使用
されたことにより発生した損害などについては , 責任を負いかねますのでご了承ください。
半導体デバイスはある確率で故障が発生します。当社半導体デバイスが故障しても , 結果的に人身事故 , 火災事故 , 社会的な損害を生じさせないよ
う , お客様は , 装置の冗長設計 , 延焼対策設計 , 過電流防止対策設計 , 誤動作防止設計などの安全設計をお願いします。
本資料に記載された製品を輸出または提供する場合は , 外国為替及び外国貿易法および米国輸出管理関連法規等の規制をご確認の上 , 必要な手続き
をおとりください。
本書に記載されている社名および製品名などの固有名詞は , 各社の商標または登録商標です。
編集 プロモーション推進部