2.4 MB

本ドキュメントはCypress (サイプレス) 製品に関する情報が記載されております。
富士通マイクロエレクトロニクス
DATA SHEET
DS07–16306–5
マイクロコントローラ 32 ビットオリジナル
CMOS
FR30 ファミリ MB91150 シリーズ
MB91F155A/MB91155/MB91154
■ 概 要
MB91150 シリーズは 32 ビット RISC-CPU (FR*30 ファミリ ) をコアとし , 低消費電力動作を要求されるオーディオ , MD
等に適した周辺 I/O リソースを内蔵した , シングルチップ指向のマイクロコントローラです。
＊：FR は , FUJITSU RISC controller の略で , 富士通マイクロエレクトロニクス株式会社の製品です。
■ 特 長
1. CPU
・ 32 ビット RISC (FR30) , ロード / ストア・アーキテクチャ, 5 段パイプライン
・ 汎用レジスタ 32 ビット× 16 本
・ 16 ビット固定長命令 ( 基本命令 ) , 1 命令 /1 サイクル
・ メモリ−メモリ間転送 , ビット処理 , バレルシフト等の命令：組込み用途に適した命令
・ 関数入口 / 出口命令 , レジスタ内容のマルチロード / ストア命令：高級言語対応命令
・ レジスタ インターロック機能：アセンブラ記述の容易化
・ 遅延スロット付分岐命令：分岐処理時のオーバヘッドの低減
・ 乗算器の内蔵 / 命令レベルでのサポート
・ 符号付 32 ビット乗算：5 サイクル
・ 符号付 16 ビット乗算：3 サイクル
・ 割込み (PC, PS の退避 )：6 サイクル , 16 プライオリティ・レベル
（続く）
富士通マイクロエレクトロニクスのマイコンを効率的に開発するための情報を下記 URL にてご紹介いたします。
ご採用を検討中 , またはご採用いただいたお客様に有益な情報を公開しています。
http://edevice.fujitsu.com/micom/jp-support/
Copyright©2001-2008 FUJITSU MICROELECTRONICS LIMITED All rights reserved
2008.10
MB91150 シリーズ
2. バス・インタフェース
・ 16 ビット・アドレス出力 , 8/16 ビット・データ入出力
・ 基本バス・サイクル：2 クロック・サイクル
・ 各種メモリに対するインタフェースのサポート
・ 未使用データ / アドレス端子は , 入出力ポードとして使用可能
・ Little endian モード・サポート
3. 内蔵 ROM
MB91F155A
フラッシュ品：510 K バイト
MB91155
マスク品：510 K バイト
MB91154
マスク品：384 K バイト
4. 内蔵 RAM
マスク品 , フラッシュ品：2 K バイト
5. 内蔵データ RAM
MB91F155A, MB91155
フラッシュ品 , マスク品：32 K バイト
MB91154
フラッシュ品 , マスク品：20 K バイト
6. DMAC
転送パラメータを主記憶上に配置するディスクリプタ形式の DMAC
内部と外部合わせて最大 8 要因の転送が可能
外部要因は 3 チャネル
7. ビット・サーチ・モジュール
1 ワード中の MSB から最初の 1/0 に変化ビットの位置を 1 サイクルでサーチ
8. タイマ
・ 16 ビット OCU × 8 チャネル , ICU × 4 チャネル , フリーランタイマ× 1 チャネル
・ 8/16 ビット アップダウンタイマ / カウンタ (8 ビット× 2 チャネルまたは 16 ビット× 1 チャネル )
・ 16 ビット PPG タイマ× 6 チャネル , 出力パルスの周期・デューティを任意に可変が可能
・ 16 ビット リロードタイマ× 4 チャネル
9. D/A コンバータ
・ 8 ビット× 3 チャネル
10.A/D コンバータ ( 逐次比較型 )
・ 10 ビット× 8 チャネル
・ 逐次変換方式 ( 変換時間 5.0 µs@33 MHz)
・ シングル変換 , スキャン変換の選択ができ , 単発 / 連続 / 停止変換モードの設定が可能
・ ハード / ソフトによる変換スタート機能
11.シリアル I/O
・ UART × 4 チャネル , いずれも LSB/MSB 切換え機能付きクロック同期シリアル転送が可能
・ シリアルデータ出力およびシリアルクロック出力はプッシュプル / オープンドレインのソフトウェアによる選択が可
能
・ 専用ボーレートジェネレータとして 16 ビットタイマ (U-Timer) 内蔵 任意のボーレートを発生
（続く）
2
DS07–16306–5
MB91150 シリーズ
（続き）
12.I2C バスインタフェース
・ 1 チャネルマスタ / スレーブ送受信
・ アービトレーション機能 , クロック同期化機能
13.クロック切換え機能
・ ギア機能：基本クロックに対する動作クロック比を CPU および周辺のおのおので独立に
1：1, 1：2, 1：4, 1：8 の 4 種から設定可能
14.時計機能 ( カレンダマクロ )
・ 32 kHz による時計機能を内蔵
・ ストップモード時においても 32 kHz 発振による時計機能動作が可能
( ストップモード時 32 kHz 発振は停止しません。)
15.割込みコントローラ
外部割込み入力 ( 合計 16 チャネル )
・立上り / 立下り /H レベル /L レベルの設定が可能
内部割込み要因
・リソースによる割込み , 遅延割込み
16.その他の特長
・ リセット要因
パワーオンリセット / ウォッチドックタイマ / ソフトウェアリセット / 外部リセット
・ 低消費電力モード
スリープ / ストップモード
・ パッケージ
LQFP-144 / QFP-144
・ CMOS テクノロジ (0.35 µm)
・ 電源
3. 15 V ∼ 3.6 V
・ MB91F155 は , MB91F155A となりました。
DS07–16306–5
3
MB91150 シリーズ
■ 端子配列図
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
108
107
106
105
104
103
102
101
100
99
98
97
96
95
94
93
92
91
90
89
88
87
86
85
84
83
82
81
80
79
78
77
76
75
74
73
PH5/SCK1/TO1
PI0/SIN2
PI1/SOT2
PI2/SCK2/TO2
PI3/SIN3
PI4/SOT3
PI5/SCK3/TO3
VSS
PJ0/SCL
PJ1/SDA
VSS
VCC
PG5/PPG5
PG4/PPG4
PG3/PPG3
PG2/PPG2
PG1/PPG1
PG0/PPG0
PF4
PF3/IN3
PF2/IN2
PF1/IN1
PF0/IN0
PE7/OC7
PE6/OC6
PE5/OC5
PE4/OC4
PE3/OC3
PE2/OC2
PE1/OC1
PE0/OC0
VCC
PD7/ATG/INT15
PD6/DEOP2/INT14
PD5/ZIN1/INT13/TRG5
PD4/ZIN0/INT12/TRG4
P61/A17
P62/A18
P63/A19
P64/A20
P65/A21
P66/A22
P67/A23
VSS
P80/RDY
P81/BGRNT
P82/BRQ
P83/RD
P84/WR0
P85/WR1
P86/CLK
MD2
MD1
MD0
RST
VCC
X1
X0
VSS
PC0/INT0
PC1/INT1
PC2/INT2
PC3/INT3
PC4/INT4/CS0
PC5/INT5/CS1
PC6/INT6/CS2
PC7/INT7/CS3
VCC
PD0/AIN0/INT8/TRG0
PD1/BIN0/INT9/TRG1
PD2/AIN1/INT10/TRG2
PD3/BIN1/INT11/TRG3
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
P20/D16
P21/D17
P22/D18
P23/D19
P24/D20
P25/D21
P26/D22
P27/D23
VSS
P30/D24
P31/D25
P32/D26
P33/D27
P34/D28
P35/D29
P36/D30
P37/D31
P40/A00
P41/A01
P42/A02
P43/A03
P44/A04
P45/A05
P46/A06
P47/A07
VSS
VCC
P50/A08
P51/A09
P52/A10
P53/A11
P54/A12
P55/A13
P56/A14
P57/A15
P60/A16
144
143
142
141
140
139
138
137
136
135
134
133
132
131
130
129
128
127
126
125
124
123
122
121
120
119
118
117
116
115
114
113
112
111
110
109
VSS
X1A
X0A
TEST
VCC
PK7/AN7
PK6/AN6
PK5/AN5
PK4/AN4
PK3/AN3
PK2/AN2
PK1/AN1
PK0/AN0
AVSS
AVRL
AVRH
AVCC
DAVC
DAVS
DA0
DA1
DA2
VCC
PL7/DACK2
PL6/DREQ2
PL5/DEOP1
PL4/DACK1
PL3/DREQ1
PL2/DEOP0
PL1/DACK0
PL0/DREQ0
PH0/SIN0
PH1/SOT0
PH2/SCK0/TO0
PH3/SIN1
PH4/SOT1
(TOP VIEW)
(FPT-144P-M08)
(FPT-144P-M01：MB91F155A のみ )
4
DS07–16306–5
MB91150 シリーズ
■ 端子機能説明
Pin No.
端子名
1
2
3
4
5
6
7
8
P20/D16
P21/D17
P22/D18
P23/D19
P24/D20
P25/D21
P26/D22
P27/D23
C
外部データバスの bit16 ∼ bit23 です。
外バス 16 ビットモードの時のみ有効となります。
シングルチップおよび外バス 8 ビットモードの時はポートとして使用できま
す。
10
11
12
13
14
15
16
17
P30/D24
P31/D25
P32/D26
P33/D27
P34/D28
P35/D29
P36/D30
P37/D31
C
外部データバスの bit24 ∼ bit31 です。
シングルチップモードの時はポートとして使用できます。
18
19
20
21
22
23
24
25
28
29
30
31
32
33
34
35
P40/A00
P41/A01
P42/A02
P43/A03
P44/A04
P45/A05
P46/A06
P47/A07
P50/A08
P51/A09
P52/A10
P53/A11
P54/A12
P55/A13
P56/A14
P57/A15
F
外部アドレスバスの bit0 ∼ bit15 です。
外バスモードの時有効となります。
シングルチップモードの時はポートとして使用できます。
36
37
38
39
40
41
42
43
P60/A16
P61/A17
P62/A18
P63/A19
P64/A20
P65/A21
P66/A22
P67/A23
O
外部アドレスバスの bit16 ∼ bit23 です。
アドレスバスが未使用時はポートとして使用できます。
C
外部 RDY 入力
この機能は外部 RDY 入力が許可の時有効となります。
実行中のバスサイクルが完了しない時に “0” を入力します。
外部 RDY 入力が未使用時はポートとして使用できます。
F
外部バス開放受付出力
この機能は外部バス開放受付出力が許可の時有効となります。
外部バスを開放した時に “L” 出力します。
外部バス開放受付出力が禁止の時ポートとして使用できます。
45
46
P80/RDY
P81/BGRNT
回路形式
機 能 説 明
（続く）
DS07–16306–5
5
MB91150 シリーズ
Pin No.
端子名
回路形式
機 能 説 明
47
P82/BRQ
C
外部バス開放要求入力
この機能は外部バス開放要求入力が許可の時有効となります。
外部バスを開放してほしい時に “1” 入力します。
外部バス開放要求入力が未使用時はポートとして使用できます。
48
P83/RD
F
外部バスリードストローブ出力
この機能は外部バスリードストローブ出力が許可の時に有効となります。
外部バスリードストローブ出力が禁止の時ポートとして使用できます。
49
P84/WR0
F
外部バスライトストローブ出力
この機能は外バスモード時に有効となります。
シングルチップモードの時はポートとして使用できます。
50
P85/WR1
F
外部バスライトストローブ出力
この機能は外バスモードかつバス幅 16 ビットの時に有効となります。
シングルチップモードあるいは外バス 8 ビットの時はポートとして使用
できます。
51
P86/CLK
F
システムクロック出力です
外部バス動作周波数と同じクロックを出力します。
未使用時はポートとして使用できます。
52
53
54
MD2
MD1
MD0
G
モード端子
VCC または VSS に直接つないで使用してください。
これらの端子により MCU の基本動作モードを設定します。
55
RST
B
外部リセット入力
57
58
X1
X0
A
高速クロック用発振端子 (16.5 MHz)
60
61
62
63
PC0/INT0
PC1/INT1
PC2/INT2
PC3/INT3
H
外部割込み要求入力の 0-3 です。
対応する外部割込みを許可している間はこの入力を随時使用しています
ので , 意図的に行う以外はポートによる出力を停止させておく必要があり
ます。
このポートはスタンバイ時も入力が許可されますので , スタンバイの解除
用に使用できます。
外部割込み要求入力が未使用時はポートとして使用できます。
H
チップセレクト出力と外部割込み要求入力の 4 ∼ 7 の兼用です。
チップセレクト出力禁止時に外部割込み要求 , もしくはポートとして使用
できます。
対応する外部割込みを許可している間はこの入力を随時使用しています
ので , 意図的に行う以外はポートによる出力を停止させておく必要があり
ます。
このポートはスタンバイ時も入力が許可されますので , スタンバイの解除
用に使用できます。
外部割込み要求入力 , チップセレクト出力が未使用時はポートとして使用
できます。
H
外部割込み要求入力の 8-13 です。
対応する外部割込みを許可している間はこの入力を随時使用しています
ので , 意図的に行う以外はポートによる出力を停止させておく必要があり
ます。
［AIN, BIN］アップダウンタイマの入力
［TRG］PPG 外部トリガの入力
入力を許可している場合にはこの入力を随時使用していますので , 意図的
に行う以外はポートによる出力を停止させておく必要があります。
外部割込み要求入力 , アップタイマカウンタの入力 , PPG の外部トリガの
入力が未使用時はポートとして使用できます。
64
65
66
67
69
70
71
72
73
74
PC4/INT4/CS0
PC5/INT5/CS1
PC6/INT6/CS2
PC7/INT7/CS3
PD0/AIN0/INT8/TRG0
PD1/BIN0/INT9/TRG1
PD2/AIN1/INT10/TRG2
PD3/BIN1/INT11/TRG3
PD4/ZIN0/INT12/TRG4
PD5/ZIN1/INT13/TRG5
（続く）
6
DS07–16306–5
MB91150 シリーズ
Pin No.
75
端子名
PD6/DEOP2/INT14
回路形式
機 能 説 明
H
外部割込み要求入力の 14 です。
対応する外部割込みを許可している間はこの入力を随時使用していますので ,
意図的に行う以外はポートによる出力を停止させておく必要があります。
［DEOP2］DMA 外部転送終了出力
この機能は DMAC の外部転送終了出力指定が許可の時に有効となります。
外部割込み要求入力 , DMA 外部転送終了出力として未使用時は , ポートとし
て使用できます。
76
PD7/ATG/INT15
H
外部割込み要求入力の 15 です。
対応する外部割込みを許可している間はこの入力を随時使用していますので ,
意図的に行う以外はポートによる出力を停止させておく必要があります。
［ATG］A/D コンバータ外部トリガ入力
A/D の起動要因として選択した場合はこの入力を随時使用していますので ,
意図的に行う以外はポートによる出力を停止させておく必要があります。
外部割込み要求入力 , A/D コンバータ外部トリガ入力として未使用時はポー
トとして使用できます。
78
79
80
81
82
83
84
85
PE0/OC0
PE1/OC1
PE2/OC2
PE3/OC3
PE4/OC4
PE5/OC5
PE6/OC6
PE7/OC7
F
アウトプットコンペアの出力
アウトプットコンペア出力指定が禁止のときはポートとして使用できます。
86
87
88
89
PF0/IN0
PF1/IN1
PF2/IN2
PF3/IN3
F
インプットキャプチャの入力
この機能はインプットキャプチャが入力動作のときに有効になります。
インプットキャプチャの入力が未使用時はポートとして使用できます。
90
PF4
F
汎用入出力ポート
91
92
93
94
95
96
PG0/PPG0
PG1/PPG1
PG2/PPG2
PG3/PPG3
PG4/PPG4
PG5/PPG5
F
PPG タイマ出力
この機能は PPG タイマの出力指定が許可のときに有効になります。
PPG タイマの出力指定が禁止の時はポートとして使用できます。
Q
I2C インタフェースのデータ入出力端子
この機能は I2C インタフェースが動作許可のときに有効となります。
I2C インタフェースが動作している間はポート出力を Hi-Z としてください。
I2C 未使用時はポートとして使用できます。
Q
I2C インタフェースの入出力端子
この機能は I2C インタフェースが動作許可のときに有効となります。
I2C インタフェースが動作している間はポート出力を Hi-Z としてください。
I2C 未使用時はポートとして使用できます。
99
100
PJ1/SDA
PJ0/SCL
102
PI5/SCK3/TO3
P
UART3 のクロック入出力 , リロードタイマ 3 の出力
UART3 クロック出力禁止時 , リロードタイマ 3 の出力許可を行うと , リロー
ドタイマ 3 を出力できます。
UART3 のクロック出力 , リロードタイマ出力を共に禁止のときはポートとし
て使用できます。
103
PI4/SOT3
P
UART3 のデータ出力
この機能は UART3 のデータ出力指定が許可のときに有効となります。
UART3 のクロック出力指定が禁止のときはポートとして使用できます。
（続く）
DS07–16306–5
7
MB91150 シリーズ
Pin No.
104
端子名
PI3/SIN3
回路形式
機 能 説 明
P
UART3 のデータ入力
UART3 が入力動作をしている間はこの入力を随時使用していますので ,
意図的に行う以外はポートによる出力を停止させておく必要があります。
UART3 の出力データ入力が未使用時はポートとして使用できます。
105
PI2/SCK2/TO2
P
UART2 のクロック入出力 , リロードタイマ 2 の出力
UART2 のクロック出力禁止時 , リロードタイマ 2 の出力許可を行うと ,
リロードタイマ 2 を出力できます。
UART2 のクロック出力 , リロードタイマ出力を共に禁止のときはポートとし
て使用できます。
106
PI1/SOT2
P
UART2 のデータ出力
この機能は UART2 のデータ出力指定が許可のときに有効となります。
UART2 のクロック出力指定が禁止のときはポートとして使用できます。
P
UART2 のデータ入力
UART2 が入力動作をしている間はこの入力を随時使用していますので ,
意図的に行う以外はポートによる出力を停止させておく必要があります。
UART2 のデータ入力が未使用時はポートとして使用できます。
107
PI0/SIN2
108
PH5/SCK1/TO1
P
UART1 のクロック入出力 , リロードタイマ 1 の出力
UART1 のクロック出力禁止時 , リロードタイマ 1 の出力許可を行うと ,
リロードタイマ 1 を出力できます。
UART1 のクロック出力 , リロードタイマ出力を共に禁止のときはポートとし
て使用できます。
109
PH4/SOT1
P
UART1 のデータ出力
この機能は UART1 のデータ出力指定が許可のときに有効となります。
UART1 のクロック出力指定が禁止のときはポートとして使用できます。
P
UART1 のデータ入力
UART1 が入力動作をしている間はこの入力を随時使用していますので ,
意図的に行う以外はポートによる出力を停止させておく必要があります。
UART1 のデータ入力が未使用時はポートとして使用できます。
110
PH3/SIN1
111
PH2/SCK0/TO0
P
UART0 のクロック入出力 , リロードタイマ 0 の出力
UART0 のクロック出力禁止時 , リロードタイマ 0 の出力許可を行うと ,
リロードタイマ 0 を出力できます。
UART0 のクロック出力 , リロードタイマ出力を共に禁止のときはポートとし
て使用できます。
112
PH1/SOT0
P
UART0 のデータ出力
この機能は UART0 のデータ出力指定が許可のときに有効となります。
UART0 のクロック出力指定が禁止のときはポートとして使用できます。
P
UART0 のデータ入力
UART0 が入力動作をしている間はこの入力を随時使用していますので ,
意図的に行う以外はポートによる出力を停止させておく必要があります。
UART0 のデータ入力が未使用時はポートとして使用できます。
113
PH0/SIN0
114
PL0/DREQ0
F
DMA 外部転送要求入力
DMAC の転送要因として選択した場合はこの入力を随時使用していますの
で , 意図的に行う以外はポートによる出力を停止させておく必要があります。
DMA 外部転送要求入力が未使用時はポートとして使用できます。
115
PL1/DACK0
F
DMA 外部転送要求受付出力
この機能は DMAC の外部転送要求受付出力指定が許可のときに有効となります。
DMAC の転送要求受付出力指定が禁止のときはポートとして使用できます。
116
PL2/DEOP0
F
DMA 外部転送終了出力
この機能は DMAC の外部転送終了出力指定が許可のときに有効となります。
F
DMA 外部転送要求入力
DMAC の転送要因として選択した場合にはこの入力を随時使用していますの
で , 意図的に行う以外はポートによる出力を停止させておく必要があります。
DMA 外部転送要求入力が未使用時はポートとして使用できます。
117
PL3/DREQ1
（続く）
8
DS07–16306–5
MB91150 シリーズ
（続き）
Pin No.
端子名
回路形式
機 能 説 明
118
PL4/DACK1
F
DMA 外部転送要求受付出力
この機能は DMAC の外部転送要求受付出力指定が許可の時に有効となります。
DMAC の転送要求受付出力指定が禁止の時はポートとして使用できます。
119
PL5/DEOP1
F
DMA 外部転送終了出力
この機能は DMAC の外部転送終了出力指定が許可のときに有効となります。
F
DMA 外部転送要求入力
DMAC の転送要因として選択した場合はこの入力を随時使用していますの
で , 意図的に行う以外はポートによる出力を停止させておく必要があります。
DMA 外部転送要求入力が未使用時はポートとして使用できます。
120
PL6/DREQ2
121
PL7/DACK2
F
DMA 外部転送要求受付出力
この機能は DMAC の外部転送要求受付出力指定が許可のときに有効となりま
す。
DMAC の転送要求受付出力指定が禁止のときはポートとして使用できます。
123
124
125
DA2
DA1
DA0
⎯
D/A コンバータの出力
この機能は D/A コンバータの出力指定が許可のときに有効となります。
126
DAVS
⎯
D/A コンバータの電源端子
127
DAVC
⎯
D/A コンバータの電源端子
128
AVCC
⎯
A/D コンバータ用 VCC 電源
129
AVRH
⎯
A/D コンバータ基準電圧 ( 高電位側 )
この端子の投入 / 切断は必ず VCC に AVRH 以上の電位が印可してある状態で
行ってください。
130
AVRL
⎯
A/D コンバータ基準電圧 ( 低電位側 )
131
AVSS
⎯
A/D コンバータ用 VSS 電源
132
133
134
135
136
137
138
139
PK0/AN0
PK1/AN1
PK2/AN2
PK3/AN3
PK4/AN4
PK5/AN5
PK6/AN6
PK7/AN7
N
A/D コンバータアナログ入力
AIC レジスタの指定がアナログ入力のときに有効となります。
A/D コンバータアナログ入力が未使用時はポートとして使用できます。
141
TEST
G
必ず VCC 電源に接続してください。
142
143
X0A
X1A
K
低速クロック用発振端子 (32 kHz)
27, 56, 68,
77, 97,
122, 140
VCC
⎯
デジタル回路の電源端子
必ず全 VCC 端子に電源を接続して使用してください。
9, 26, 44,
59, 98,
101, 144
VSS
⎯
デジタル回路の接地レベル
必ず全 VSS 端子に電源を接地して使用してください。
（注意事項）上記の大部分の端子は, PXX/XXXXといったようにI/Oポートとリソースの入出力がマルチプレクスされます。
これらの端子でポートとリソースの出力どうしが競合した場合 , リソースが優先されます。
DS07–16306–5
9
MB91150 シリーズ
■ 入出力回路形式
分類
回 路
備 考
・ 高速発振回路 (16.5 MHz)
発振帰還抵抗＝約 1 MΩ
X1
Xout
A
X0
スタンバイ制御信号
・ CMOS ヒステリシス入力
( スタンバイ制御なし )
プルアップ抵抗あり
B
CMOS ヒステリシス入力
Pout
Nout
C
・ CMOS レベル出力
・ CMOS レベル入力
( スタンバイ制御付き )
IOL ＝ 4 mA
R
CMOS レベル入力
スタンバイ制御
Pout
Nout
F
・ CMOS レベル出力
・ CMOS ヒステリシス入力
( スタンバイ制御付き )
IOL ＝ 4 mA
R
CMOS ヒステリシス入力
スタンバイ制御
（続く）
10
DS07–16306–5
MB91150 シリーズ
分類
回 路
備 考
・ CMOS レベル入力
( スタンバイ制御なし )
G
R
CMOS レベル入力
プルアップ制御
Pout
R
H
・ CMOS レベル出力
・ CMOS ヒステリシス入力
( スタンバイ制御なし )
・ プルアップ制御
プルアップ抵抗値＝約 50 kΩ (TYP)
Nout
IOL ＝ 4 mA
R
CMOS ヒステリシス入力
・ 時計発振回路 (32 kHz)
X1A
Xout
K
X0A
Pout
Nout
N
・ CMOS レベル出力
・ CMOS レベル入力
( スタンバイ制御付 )
・ アナログ入力
(AICの対応するビットが“1”のとき
アナログ入力が有効となります )
R
IOL ＝ 4 mA
CMOS レベル入力
スタンバイ制御
アナログ入力
（続く）
DS07–16306–5
11
MB91150 シリーズ
（続き）
分類
回 路
備 考
プルアップ制御
Pout
R
O
・ CMOS レベル出力
・ CMOS ヒステリシス入力
( スタンバイ制御付き )
・ プルアップ制御
プルアップ抵抗値＝約 50 kΩ (TYP)
Nout
IOL ＝ 4 mA
R
CMOS ヒステリシス入力
スタンバイ制御
プルアップ制御
オープンドレイン制御
R
P
・ CMOS レベル出力
( オープンドレイン制御付き )
・ CMOS ヒステリシス入力
( スタンバイ制御付き )
・ プルアップ制御
プルアップ抵抗値＝約 50 kΩ (TYP)
Nout
IOL ＝ 4 mA
R
CMOS ヒステリシス入力
スタンバイ制御
Nout
Q
・ オープンドレイン出力
・ 5 V 耐圧
・ CMOS ヒステリシス入力
( スタンバイ制御付き )
IOL ＝ 15 mA
R
CMOS ヒステリシス入力
スタンバイ制御
12
DS07–16306–5
MB91150 シリーズ
■ デバイスの取扱いについて
1. ラッチアップ防止のために
CMOS IC では入力端子や出力端子に VCC より高い電圧や VSS より低い電圧を印加した場合 , または , VCC ∼ VSS 間に
定格を超える電圧を印加した場合に , ラッチアップ現象を生じることがあります。ラッチアップが生じると電源電流が激
増し , 素子の熱破壊に至ることがありますので , 使用に際しては最大定格を超えることのないよう十分に注意してくださ
い。
2. 端子処理について
・未使用端子の処理について
使用していない入力端子を開放のままにしておくと誤動作の原因となることがありますので , プルアップまたは , プ
ルダウンなどの処理をしてください。
・OPEN 端子の処理について
OPEN 端子は , 必ず開放にして使用してください。
・出力端子の処理について
出力端子を電源や他の出力端子とショートしたり , 大きな容量負荷を接続すると大電流が流れる場合があります。こ
のような状態が長時間続くとデバイスが劣化しますので , 使用に際しては最大定格を超えることのないよう十分に注意
してください。
・モード (MD0 ∼ MD2) 端子について
これらの端子は , VCC または VSS に直接つないで使用してください。ノイズにより誤ってテスト・モードに入ってしま
うことを防ぐために , プリント板上の各モード端子と VCC または VSS 間のパターン長をできる限り短くし , これらを低
インピーダンスで接続するようにしてください。
・電源端子について
VCC・VSS が複数ある場合 , デバイス設計上はラッチアップなどの誤動作を防止するために , デバイス内部で同電位に
すべきもの同士を接続してありますが , 不要輻射の低減・グラウンドレベルの上昇によるストローブ信号の誤作動の防
止・総出力電流規格を遵守などのために , 必ずそれらすべてを外部で電源およびグラウンドに接続してください。
また , 電流供給源から出来るかぎり低インピーダンスで本デバイスの VCC, VSS に接続するような配慮をお願い致しま
す。さらに , 本デバイスの近くで , VCC と VSS の間に 0.1 µF 程度のセラミック・コンデンサをバイパス・コンデンサとして
接続することをお勧めいたします。
・水晶発振回路について
X0, X1, X0A, X1A 端子の近辺のノイズは本デバイスの誤作動のもととなります。
X0 と X1 (X0A と X1A) および水晶発
振子 ( あるいはセラミック発振子 ) さらにグラウンドへのバイパス・コンデンサは出来るかぎり近くに配置するように
プリント板を設計してください。
また , X0, X1, X0A, X1A 端子の回りをグラウンドで囲むようなプリント板アートワークは安定した動作を期待できま
すので , 強くお勧めいたします。
MB91150 シリーズは帰還抵抗を内蔵していませんので , 時計機能を使用する場合は外部に抵抗を接続してください。
X0A
X1A
MB91150 シリーズ
3. 使用上の注意
・外部リセット入力について
RST端子に“L”レベルを入力し, 内部が確実にリセット状態となるためには, RST端子の“L”レベル入力が最低5マシン
サイクルが必要です。
・外部クロックについて
外部クロックを使用する際には , 原則として X0 端子 , また X1 端子には X0 と逆相のクロックを同時に供給してくだ
さい。ただし , STOP モード ( 発振停止モード ) を併用する場合は , STOP モード時に X1 端子が “H” 出力で停止しますの
で , 出力どうしの衝突を避けるために , 外部に 1 kΩ 程度の抵抗を入れるようにしてください。
DS07–16306–5
13
MB91150 シリーズ
下図に外部クロック使用方法例について示します。
図 3-1. 外部クロック使用例
X0
X1
MB91150 シリーズ
4. 電源投入時の注意
・電源投入時について
電源投入時には , 必ず RST 端子を “L” レベル状態から開始し , 電源が VCC レベルになってから , 最低でも内部動作ク
ロックの 5 サイクル分の時間を確保してから “H” レベルにしてください。
・源発振入力について
電源投入時は , 必ず発振安定待ちが解除されるまでの間クロックを入力してください。
・パワーオンリセットについて
電源投入時および , 電源電圧が動作保証電圧を下回った場合の再投入時は必ずパワーオンリセットをかけてくださ
い。
・電源投入順序について
電源投入は , VCC → AVCC → AVRH の順に投入し , 切断時はこの逆の順序で行ってください。
・A/D コンバータを使用しない場合においても , AVCC ＝ VCC レベル , AVSS ＝ VSS レベルに接続してください。
・D/A コンバータを使用しない場合においても , DAVC ＝ VCC レベル , DAVS ＝ VSS レベルに接続してください。
5. 時計機能 ( カレンダマクロ ) を使用していない場合
時計機能を使用しない場合は , 時計用発振端子を以下のようにしてください。
X0A
OPEN
X1A
MB91150 シリーズ
本品種では , 時計用水晶発振器をソフトウェアで停止させることはできません。
14
DS07–16306–5
MB91150 シリーズ
■ ブロックダイヤグラム
・MB91F155A, MB91155
FR30 CPU Core
D - Bus
( )
I - Bus
4
OSC
(2)
Calendar
∼
24
P86/CLK (O)
P85/WR1 (O)
P84/WR0
P83/RD (O)
P82/BRQ (I)
P81/BGRNT (O)
P80/RDY (I)
P
O
R
T
Up/Down
Counter
External
Interrupt
PD7/INT15/ATG (I)
PD6/INT14/DEOP2
PD5/INT13/ZIN1
PD4/INT12/ZIN0
PD3/INT11/BIN1
PD2/INT10/AIN1
PD1/INT9/BIN0 (I)
PD0/INT8/AIN0 (I)
PC7/INT7/CS3
PC6/INT6/CS2
PC5/INT5/CS1
PC4/INT4/CS0
PC3/INT3
PC2/INT2
PC1/INT1
PC0/INT0 (I)
DS07–16306–5
C - Bus
External
Bus CTL
( )
RAM
2 KB
P
O
R
T
ROM
510 KB
UART 4 ch
UTIMER 4 ch
16 bit
Reload Timer
4 ch
16 bit
Free RUN Timer
1 ch
16 bit PPG
P
O
R
T
Clock
Control
Interrupt
Controller
8
P
O
R
T
C
8
16 ch
6
P
O
R
T
J
2
P
O
R
T
16 bit
Output Compare
8 ch
K
8 bit
Up/Down
Counter
2 ch
External
Interrupt
I
16 bit
Input Capture
4 ch
10 bit 8 input
A/D converter
D
P
O
R
T
6 ch
8
OSC
(2)
H
6
( )
L
P
O
R
T
D - Bus
)
A/D
DMAC
I - Bus
7
(
X0 (I)
X1 (I)
Clock
6
8
)
PL7/DACK2
PL6/DREQ2
PL5/DEOP1
PL4/DACK1
PL3/DREQ1
PL2/DEOP0 (O)
PL1/DACK0 (O)
PL0/DREQ0 (I)
G
8
P
O
R
T
F
5
8 bit 3 output
D/A converter
I2C
Interface
1 ch
D
A
3
X0A
X1A
Clock
PE7/OC7
PE6/OC6
PE5/OC5
PE4/OC4
PE3/OC3
PE2/OC2
PE1/OC1
PE0/OC0
Output
Compare
PG5/PPG5
PG4/PPG4
PG3/PPG3
PG2/PPG2
PG1/PPG1
PG0/PPG0
PPG
PH0/SIN0
PH1/SOT0
PH2/SCK0/TO0
PH3/SIN1
PH4/SOT1
UART
PH5/SCK1/TO1 TOX:
Reload
PI0/SIN2
Timer
PI1/SOT2
PI2/SCK2/TO2
PI3/SIN3
PI4/SOT3
PI5/SCK3/TO3
PJ0/SCL
PJ1/SDA
I2C
PK0/AN0
PK1/AN1
PK2/AN2
PK3/AN3
PK4/AN4
PK5/AN5
PK6/AN6
PK7/AN7
A/D
PF4
PF3/IN3
PF2/IN2
PF1/IN1
PF0/IN0
Input
Capture
DA2
DA1
DA0
(
DMAC
( )
∼
Bus
Control
P40/A0
R - Bus
( )
∼
P50/A8
P47/A7
P
O
R
T
Bit Search
D - Bus
( )
P
O
R
T
6
/
5
/
4
8
( )
P67/A23 (O)
DMAC 8 ch
( )
16
∼
Address
( )
∼
∼
P20/D16
P60/A16
P57/A15
E
( )
P30/D24
P27/D23
P
O
R
T
Data RAM
32 KB
( )
∼
∼
DATA
P
O
R
T
3
/
2
( )
P37/D31 (IO)
( )
M
O
D
E
MD0
MD1
MD2
RST
15
MB91150 シリーズ
・MB91154
M
O
D
E
FR30 CPU Core
I - Bus
D - Bus
)
MD0
MD1
MD2
RST
4
(
OSC
(2)
Calendar
P
O
R
T
6
/
5
/
4
)
∼
24
)
I - Bus
P
O
R
T
D - Bus
16
)
(
(
ROM
384 KB
16 bit PPG
6
P
O
R
T
J
2
6 ch
16 bit
Input Capture
4 ch
P
O
R
T
16 bit
Output Compare
8 ch
K
)
L
I
( )
P
O
R
T
16 bit
Free RUN Timer
1 ch
P
O
R
T
Output
Compare
PG5/PPG5
PG4/PPG4
PG3/PPG3
PG2/PPG2
PG1/PPG1
PG0/PPG0
PPG
PH0/SIN0
PH1/SOT0
PH2/SCK0/TO0
PH3/SIN1
PH4/SOT1
UART
PH5/SCK1/TO1 TOX:
Reload
PI0/SIN2
Timer
PI1/SOT2
PI2/SCK2/TO2
PI3/SIN3
PI4/SOT3
PI5/SCK3/TO3
PJ0/SCL
PJ1/SDA
I2C
PK0/AN0
PK1/AN1
PK2/AN2
PK3/AN3
PK4/AN4
PK5/AN5
PK6/AN6
PK7/AN7
A/D
P
O
R
T
Clock
Control
Interrupt
Controller
10 bit 8 input
A/D converter
D
8
P
O
R
T
C
8
8
(
OSC
(2)
)
(
8
8 bit
Up/Down
Counter
2 ch
P
O
R
T
F
)
External
Interrupt
16 bit
Reload Timer
4 ch
PE7/OC7
PE6/OC6
PE5/OC5
PE4/OC4
PE3/OC3
PE2/OC2
PE1/OC1
PE0/OC0
5
PF4
PF3/IN3
PF2/IN2
PF1/IN1
PF0/IN0
Input
Capture
(
Up/Down
Counter
PD7/INT15/ATG (I)
PD6/INT14/DEOP2
PD5/INT13/ZIN1
PD4/INT12/ZIN0
PD3/INT11/BIN1
PD2/INT10/AIN1
PD1/INT9/BIN0 (I)
PD0/INT8/AIN0 (I)
PC7/INT7/CS3
PC6/INT6/CS2
PC5/INT5/CS1
PC4/INT4/CS0
PC3/INT3
PC2/INT2
PC1/INT1
PC0/INT0 (I)
RAM
2 KB
H
6
)
A/D
DMAC
X0 (I)
X1 (I)
External
Bus CTL
7
(
Clock
C - Bus UART 4 ch
UTIMER 4 ch
8
)
DMAC
PL7/DACK2
PL6/DREQ2
PL5/DEOP1
PL4/DACK1
PL3/DREQ1
PL2/DEOP0 (O)
PL1/DACK0 (O)
PL0/DREQ0 (I)
P
O
R
T
Clock
External
Interrupt
16 ch
8 bit 3 output
D/A converter
I2C
Interface
1 ch
D
A
3
DA2
DA1
DA0
(
Bus
Control
P86/CLK (O)
P85/WR1 (O)
P84/WR0
P83/RD (O)
P82/BRQ (I)
P81/BGRNT (O)
P80/RDY (I)
G
6
(
P40/A0
R - Bus
)
P50/A8
P47/A7
D - Bus
(
∼
Address
P
O
R
T
Bit Search
(
∼
P60/A16
P57/A15
8
(
P67/A23 (O)
DMAC 8 ch
(
16
∼
P20/D16
)
)
∼
∼
E
)
P30/D24
P27/D23
P
O
R
T
Data RAM
20 KB
)
∼
∼
DATA
P
O
R
T
3
/
2
(
P37/D31 (IO)
X0A
X1A
DS07–16306–5
MB91150 シリーズ
■ CPU コア
1. メモリ空間
FR ファミリの論理アドレス空間は 4 Gbyte (232 番地 ) あり , CPU はリニアにアクセスを行います。
・ダイレクトアドレシング領域
アドレス空間の下記の領域は I/O 用に使用されます。
この領域をダイレクトアドレシング領域とよび , 命令中で直接オペランドのアドレスを指定できます。
ダイレクト領域は , アクセスするデータのサイズにより , 以下の様に異なります。
→ byte data access
：000H ∼ 0FFH
→ half word data access：000H ∼ 1FFH
→ word data access
：000H ∼ 3FFH
2. メモリマップ
・MB91F155A, MB91155 メモリ空間
外 ROM 外バスモード
内 ROM 外バスモード
シングルチップモード
0000 0000H
I/O
I/O
I/O
ダイレクト
アドレッシング
領域
I/O
I/O
I/O
I/O マップ参照
アクセス禁止
アクセス禁止
アクセス禁止
内蔵 RAM 32 KB
内蔵 RAM 32 KB
内蔵 RAM 32 KB
アクセス禁止
アクセス禁止
アクセス禁止
0000 0400H
0000 0800H
0000 1000H
0000 9000H
0001 0000H
0001 0000H
外部領域
アクセス禁止
0008 0000H
内蔵 RAM 2 KB
内蔵 RAM 2 KB
内蔵 ROM
510 KB
内蔵 ROM
510 KB
0008 0800H
外部領域
0010 0000H
外部領域
アクセス禁止
FFFF FFFFH
FFFF FFFFH
（注意事項）シングルチップモードでは , 外部領域へのアクセスはできません。
DS07–16306–5
17
MB91150 シリーズ
・MB91154 メモリ空間
外 ROM 外バスモード
内 ROM 外バスモード
シングルチップモード
I/O
I/O
I/O
ダイレクト
アドレッシング
領域
I/O
I/O
I/O
I/O マップ参照
アクセス禁止
アクセス禁止
アクセス禁止
内蔵 RAM 20 KB
内蔵 RAM 20 KB
内蔵 RAM 20 KB
アクセス禁止
アクセス禁止
アクセス禁止
外部領域
アクセス禁止
0000 0000H
0000 0400H
0000 0800H
0000 1000H
0000 6000H
0001 0000H
0001 0000H
0008 0000H
内蔵 RAM 2 KB
内蔵 RAM 2 KB
0008 0800H
外部領域
アクセス禁止
アクセス禁止
内蔵 ROM
384 KB
内蔵 ROM
384 KB
000A 0000H
0010 0000H
外部領域
アクセス禁止
FFFF FFFFH
FFFF FFFFH
（注意事項）シングルチップモードでは , 外部領域へのアクセスはできません。
18
DS07–16306–5
MB91150 シリーズ
3. レジスタ
FR ファミリには CPU 内にある用途専用のレジスタとメモリ上にある汎用レジスタの 2 つの種類があります。
・専用レジスタ
プログラムカウンタ (PC)
プログラムステータス (PS)
：32 ビット長 , 命令格納位置を示します。
：32 ビット長 , レジスタポインタやコンディションコードを格納するレジスタで
す。
テーブルベースレジスタ (TBR) ：EIT ( 例外 / 割込み / トラップ ) 処理のときに使用されるベクタテーブルの先頭ア
ドレスを保持します。
リターンポインタ (RP)
：サブルーチンから復帰するアドレスを保持します。
システムスタックポインタ (SSP)：システムスタック空間を示します。
ユーザズスタックポインタ (USP)：ユーザズスタック空間を示します。
乗除算結果レジスタ (MDH/MDL)：32 ビット長 , 乗除算用のレジスタです。
32 bits
PC
プログラムカウンタ
PS
プログラムステータス
初期値
XXXX XXXXH ( 不定 )
テーブルベースレジスタ
000F FC00H
リターンポインタ
XXXX XXXXH ( 不定 )
SSP
システムスタックポインタ
0000 0000H
USP
ユーザズスタックポインタ
XXXX XXXXH ( 不定 )
TBR
RP
MDH
XXXX XXXXH ( 不定 )
乗除算結果レジスタ
XXXX XXXXH ( 不定 )
MDL
・プログラムステータス (PS)
PS はプログラムステータスを保持するレジスタで , コンディションコード・レジスタ (CCR) , システムコンディション
コード・レジスタ (SCR) と割込みレベルマスク・レジスタ (ILM) の 3 つに分かれています。
bit 31
PS
⎯
20
19
18
17
16
ILM4 ILM3 ILM2 ILM1 ILM0
ILM
DS07–16306–5
⎯
10
9
8
7
6
5
4
3
2
1
0
D1
D0
T
⎯
⎯
S
I
N
Z
V
C
SCR
CCR
19
MB91150 シリーズ
・コンディションコード・レジスタ (CCR)
S フラグ ：R15 として使用されるスタックポインタを指定します。
I フラグ ：ユーザ割込み要求の許可・禁止を制御します。
N フラグ ：演算結果を 2 の補数で表現された整数とみなしたときの符号を示します。
Z フラグ ：演算結果を“0”であったかを示します。
V フラグ ：演算に用いたオペランドを 2 の補数で表現される整数であるとみなし , 演算の結果 , オーバフローが生じた
かを示します。
C フラグ ：演算により , 最上位ビットからのキャリ , またはボローが発生したかを示します。
・システムコンディションコード・レジスタ (SCR)
T フラグ：ステップトレーストラップを有効にするかを指定するフラグです。
・割込みレベルマスク・レジスタ (ILM)
ILM4 ∼ ILM0：割込みレベルマスク値を保持するレジスタで , この ILM の保持する値がレベルマスクに使用されます。
CPU に入力される割込み要求の中で対応する割込みレベルが , この ILM で示されるレベルよりも強い
ときだけ割込み要求が受け付けられます。
ILM2
ILM1
ILM0
割込みレベル
強弱
0
0
0
0
0
0
強い
0
1
0
0
1
1
1
1
0
…
ILM3
…
ILM4
…
…
20
1
15
31
弱い
DS07–16306–5
MB91150 シリーズ
■ 汎用レジスタ
汎用レジスタは , CPU のレジスタ R0 ∼ R15 で , 各種演算でのアキュムレータ , およびメモリアクセスのポインタ ( ア
ドレスを示すフィールド ) として使用します。
・レジスタバンクの構成
32 bits
R0
初期値
XXXX XXXXH
R1
R12
R13
AC (Accumulator)
R14
FP (Frame Pointer)
XXXX XXXXH
R15
SP (Stack Pointer)
0000 0000H
16 本のレジスタのうち , 次のレジスタは特殊な用途を想定しています。そのため , 一部の命令が強化されています。
R13：仮想アキュムレータ (AC)
R14：フレームポインタ (FP)
R15：スタックポインタ (SP)
リセットによる R0 ∼ R14 の初期値は不定です。R15 の初期値は , 0000 0000H (SSP の値 ) となります。
DS07–16306–5
21
MB91150 シリーズ
■ モード設定
1. モード端子
MD2 ∼ MD0 の 3 端子で表 1 に示す様に動作の指定を行います。
表 1. モード端子と設定モード
モード端子
リセット・ベクトル
外部
アクセス領域
データ・バス幅
モード名
MD2 MD1 MD0
0
0
0
外部ベクタ・モード 0
外部
8 bits
0
0
1
外部ベクタ・モード 1
外部
16 bits
0
1
0
外部ベクタ・モード 2
外部
32 bits
0
1
1
外部ベクタ・モード
内部
1
⎯
⎯
⎯
⎯
外部 ROM バス・モード
本品種では使用禁止
( モードレジスタ ) シングル・チップ・モード
⎯
使用禁止
2. モード・データ
リセット後 CPU が “0000 07FFH” に書き込むデータをモード・データとよびます。
“0000 07FFH” に存在するのはモード・レジスタ (MODR) で , 本レジスタに設定した後は本レジスタの設定モードで動作
します。モード・レジスタには , リセット後 1 度だけしか書き込むことができません。
本レジスタによる設定値は , 書込み直後に有効となります。
MODR
アドレス：0000 07FFH
M1
M0
∗
∗
∗
∗
∗
∗
初期値
アクセス
XXXXXXXXB
W
バス・モード設定ビット
W: ライトオンリ , X: 不定
[bit7, bit6]：M1, M0
バス・モード設定ビットです。モード・レジスタ書込み後のバス・モードの指定を行います。
M1
M0
0
0
シングル・チップ・モード
0
1
内 ROM 外バス・モード
1
0
外 ROM 外バス・モード
1
1
機 能
備 考
⎯
設定禁止
[bit5 ∼ bit0]：＊
システム予約ビットです。
これらのビットには , 常に “0” を書込んでください。
【MODR 書込み時の注意点】
MODR に書込む前には必ず AMD0 ∼ AMD5 を設定し , 各 CS (Chip Select) 領域のバス幅を決定してください。
MODR にはバス幅を設定するビットはありません。
バス幅に関しては , MODR 書込み前はモード端子 MD2 ∼ MD0 の値が , MODR 書込み後は AMD0 ∼ AMD5 の BW1,
BW0 の設定値が有効になります。
例えば , 外部リセット・ベクタは通常領域 0 (CS0 がアクティブな領域 ) で行いますが , そのときのバス幅は MD2 ∼ MD0
端子で決まります。MD2 ∼ MD0 でその時のバス幅を 32 もしくは16 ビットに設定し AMD0 には何も設定しないまま MODR
に書込みを行ってしまうと , AMD0 のバス幅の初期値は 8 ビットになっているため , 領域 0 は MODR に書込み後 8 ビッ
ト・バス・モードに遷移してバス動作をしてしまい , 誤動作をします。
このような問題を防ぐため , MODR を書き込む前には必ず AMD0 ∼ AMD5 を設定しておくとことが必要です。
MODR 書込み
RST ( リセット )
バス幅指定：MD2 ∼ MD0
22
AMD0 ∼ AMD5 の BW1, BW0
DS07–16306–5
MB91150 シリーズ
■ I/O マップ
Register
Address
＋0
＋1
000000H
PDR3 (R/W)
XXXXXXXX
PDR2 (R/W)
XXXXXXXX
000004H
⎯
PDR6 (R/W)
XXXXXXXX
＋2
PDR5 (R/W)
XXXXXXXX
PDR4 (R/W)
XXXXXXXX
PDR8 (R/W)
- XXXXXXX
⎯
00000CH
Port Data Register
000010H
PDRF (R/W)
- - - XXXXX
PDRE (R/W)
XXXXXXXX
PDRD (R/W)
XXXXXXXX
PDRC (R/W)
XXXXXXXX
000014H
PDRJ (R/W)
- - - - - - 11
PDRI (R/W)
- - XXXXXX
PDRH (R/W)
- - XXXXXX
PDRG (R/W)
- - XXXXXX
PDRL (R/W)
XXXXXXXX
PDRK (R/W)
XXXXXXXX
⎯
000018H
Block
⎯
⎯
000008H
＋3
00001CH
SSR0 (R, R/W)
00001000
SIDR0/SODR0
(R, W)
XXXXXXXX
SCR0 (R/W, W)
00000100
SMR0 (R/W)
00000 - 00
UART0
000020H
SSR1 (R, R/W)
00001000
SIDR1/SODR1
(R, W)
XXXXXXXX
SCR1 (R/W, W)
00000100
SMR1 (R/W)
00000 - 00
UART1
000024H
SSR2 (R, R/W)
00001000
SIDR2/SODR2
(R, W)
XXXXXXXX
SCR2 (R/W, W)
00000100
SMR2 (R/W)
00000 - 00
UART2
000028H
SSR3 (R, R/W)
00001000
SIDR3/SODR3
(R, W)
XXXXXXXX
SCR3 (R/W, W)
00000100
SMR3 (R/W)
00000 - 00
UART3
TMRLR0 (W)
XXXXXXXX XXXXXXXX
TMR0 (R)
XXXXXXXX XXXXXXXX
000030H
⎯
TMCSR0 (R/W)
- - - - 0000 00000000
000034H
TMRLR1 (W)
XXXXXXXX XXXXXXXX
TMR1 (R)
XXXXXXXX XXXXXXXX
000038H
⎯
TMCSR1 (R/W)
- - - - 0000 00000000
00003CH
TMRLR2 (W)
XXXXXXXX XXXXXXXX
TMR2 (R)
XXXXXXXX XXXXXXXX
000040H
⎯
TMCSR2 (R/W)
- - - - 0000 00000000
000044H
TMRLR3 (W)
XXXXXXXX XXXXXXXX
TMR3 (R)
XXXXXXXX XXXXXXXX
⎯
TMCSR3 (R/W)
- - - - 0000 00000000
00002CH
000048H
Reload Timer 0
Reload Timer 1
Reload Timer 2
Reload Timer 3
（続く）
DS07–16306–5
23
MB91150 シリーズ
Address
Register
00004CH
CDCR1 (R/W)
0 - - - 0000
000050H
CDCR3 (R/W)
0 - - - 0000
Block
⎯
CDCR0 (R/W)
0 - - - 0000
⎯
⎯
CDCR2 (R/W)
0 - - - 0000
⎯
通信プリスケーラ 1
000054H
∼
⎯
Reserved
000058H
00005CH
RCR1 (W)
00000000
RCR0 (W)
00000000
UDCR1 (R)
00000000
UDCR0 (R)
00000000
000060H
CCRH0 (R/W)
00000000
CCRL0 (R/W, W)
- 000X000
⎯
CSR0 (R/W, R)
00000000
000064H
CCRH1 (R/W)
- 0000000
CCRL1 (R/W, W)
- 000X000
⎯
CSR1 (R/W, R)
00000000
000068H
IPCP1 (R)
XXXXXXXX XXXXXXXX
IPCP0 (R)
XXXXXXXX XXXXXXXX
00006CH
IPCP3 (R)
XXXXXXXX XXXXXXXX
IPCP2 (R)
XXXXXXXX XXXXXXXX
000070H
⎯
ICS23 (R/W)
00000000
⎯
OCCP1 (R/W)
XXXXXXXX XXXXXXXX
OCCP0 (R/W)
XXXXXXXX XXXXXXXX
000078H
OCCP3 (R/W)
XXXXXXXX XXXXXXXX
OCCP2 (R/W)
XXXXXXXX XXXXXXXX
00007CH
OCCP5 (R/W)
XXXXXXXX XXXXXXXX
OCCP4 (R/W)
XXXXXXXX XXXXXXXX
000080H
OCCP7 (R/W)
XXXXXXXX XXXXXXXX
OCCP6 (R/W)
XXXXXXXX XXXXXXXX
000084H
OCS2, 3 (R/W)
XXX00000 0000XX00
OCS0, 1 (R/W)
XXX00000 0000XX00
000088H
OCS6, 7 (R/W)
XXX00000 0000XX00
OCS4, 5 (R/W)
XXX00000 0000XX00
00008CH
TCDT (R/W)
00000000 00000000
TCCS (R/W)
0 - - - - - - - 00000000
STPR0 (R/W)
0000 - - - -
STPR1 (R/W)
00000000
000094H
GCN1 (R/W)
00110010 00010000
000098H
PTMR0 (R)
11111111 11111111
00009CH
PDUT0 (W)
XXXXXXXX XXXXXXXX
0000A0H
PTMR1 (R)
11111111 11111111
0000A4H
PDUT1 (W)
XXXXXXXX XXXXXXXX
16 bit ICU
ICS01 (R/W)
00000000
000074H
000090H
8/16 bit U/D Counter
16 bit OCU
16 bit Free-run Timer
STPR2 (R/W)
000000 - -
⎯
Stop Register 0, 1, 2
⎯
GCN2 (R/W)
00000000
PPG ctl
PCSR0 (W)
XXXXXXXX XXXXXXXX
PCNH0 (R/W)
0000000 -
PCNL0 (R/W)
00000000
PCSR1 (W)
XXXXXXXX XXXXXXXX
PCNH1 (R/W)
0000000 -
PCNL1 (R/W)
00000000
PPG0
PPG1
（続く）
24
DS07–16306–5
MB91150 シリーズ
Address
Register
0000A8H
PTMR2 (R)
11111111 11111111
0000ACH
PDUT2 (W)
XXXXXXXX XXXXXXXX
0000B0H
PTMR3 (R)
11111111 11111111
0000B4H
PDUT3 (W)
XXXXXXXX XXXXXXXX
0000B8H
PTMR4 (R)
11111111 11111111
0000BCH
PDUT4 (W)
XXXXXXXX XXXXXXXX
0000C0H
PTMR5 (R)
11111111 11111111
0000C4H
PDUT5 (W)
XXXXXXXX XXXXXXXX
0000C8H
0000CCH
EIRR0 (R/W)
00000000
Block
PCSR2 (W)
XXXXXXXX XXXXXXXX
PCNH2 (R/W)
0000000 -
PCNL2 (R/W)
00000000
PCSR3 (W)
XXXXXXXX XXXXXXXX
PCNH3 (R/W)
0000000 -
PCNL3 (R/W)
00000000
PCSR4 (W)
XXXXXXXX XXXXXXXX
PCNH4 (R/W)
0000000 -
PCNL4 (R/W)
00000000
PCSR5 (W)
XXXXXXXX XXXXXXXX
ENIR0 (R/W)
00000000
ELVR0 (R/W)
00000000 00000000
PCNH5 (R/W)
0000000 -
PCNL5 (R/W)
00000000
EIRR1 (R/W)
00000000
ENIR1 (R/W)
00000000
ELVR1 (R/W)
00000000 00000000
PPG2
PPG3
PPG4
PPG5
Ext int
0000D0H
∼
⎯
Reserved
0000D8H
⎯
DACR2 (R/W)
-------0
DACR1 (R/W)
-------0
DACR0 (R/W)
-------0
0000E0H
⎯
DADR2 (R/W)
XXXXXXXX
DADR1 (R/W)
XXXXXXXX
DADR0 (R/W)
XXXXXXXX
0000E4H
ADCR (R, W)
00101- XX XXXXXXXX
ADCS1 (R/W, W)
00000000
ADCS0 (R/W)
00000000
0000DCH
AICK (R/W)
00000000
⎯
0000E8H
D/A Converter
A/D Converter
( 逐次型 )
Analog Input Control
0000ECH
∼
⎯
Reserved
0000F0H
0000F4H
PCRI (R/W)
- - 000000
PCRH (R/W)
- - 000000
0000F8H
OCRI (R/W)
- - 000000
OCRH (R/W)
- - 000000
0000FCH
DDRF (R/W)
- - - 00000
DDRE (R/W)
00000000
DDRD (R/W)
00000000
DDRC (R/W)
00000000
000100H
⎯
DDRI (R/W)
- 0000000
DDRH (R/W)
- - 000000
DDRG (R/W)
- - 000000
DDRL (R/W)
00000000
DDRK (R/W)
00000000
000104H
⎯
PCRD (R/W)
00000000
PCRC (R/W)
00000000
⎯
Pull Up Control
Opendrain Control
Data Direction Register
（続く）
DS07–16306–5
25
MB91150 シリーズ
Address
Register
Block
⎯
Reserved
∼
000108H
00011CH
000120H
000124H
IBCR (R/W)
00000000
IBSR (R)
00000000
⎯
IDAR (R/W)
XXXXXXXX
IADR (R/W)
- XXXXXXX
ICCR (R/W)
- - 0XXXXX
I2C Interface
⎯
000128H
∼
⎯
Reserved
0001FCH
000200H
DPDP (R/W)
- - - - - - - - - - - - - - - - - - - - - - - - - 0000000
000204H
DACSR (R/W)
00000000 00000000 00000000 00000000
000208H
DATCR (R/W)
XXXXXXXX XXXX0000 XXXX0000 XXXX0000
00020CH
⎯
DMAC
Reserved
000210H
CAC (R/W)
00000000
CA1 (R/W)
- - XXXXXX
CA2 (R/W)
- - XXXXXX
CA3 (R/W)
- - - XXXXX
000214H
CA4 (R/W)
- - - XXXXX
CA5 (R/W)
- - - - - XXX
CA6 (R/W)
- - - - XXXX
CA7 (R/W)
- XXXXXXX
⎯
000218H
Reserved
CAS (R/W)
0------0
⎯
00021CH
Calendar
Calendar
000220H
∼
⎯
Reserved
0003ECH
0003F0H
BSD0 (W)
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
0003E4H
BSD1 (R/W)
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
0003F8H
BSDC (W)
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
0003FCH
BSRR (R)
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
000400H
ICR00 (R/W)
- - - - 1111
ICR01 (R/W)
- - - - 1111
ICR02 (R/W)
- - - - 1111
ICR03 (R/W)
- - - - 1111
000404H
ICR04 (R/W)
- - - - 1111
ICR05 (R/W)
- - - - 1111
ICR06 (R/W)
- - - - 1111
ICR07 (R/W)
- - - - 1111
000408H
ICR08 (R/W)
- - - - 1111
ICR09 (R/W)
- - - - 1111
ICR10 (R/W)
- - - - 1111
ICR11 (R/W)
- - - - 1111
00040CH
ICR12 (R/W)
- - - - 1111
ICR13 (R/W)
- - - - 1111
ICR14 (R/W)
- - - - 1111
ICR15 (R/W)
- - - - 1111
Bit Search Module
Interrupt Control unit
（続く）
26
DS07–16306–5
MB91150 シリーズ
Address
Register
Block
000410H
ICR16 (R/W)
- - - - 1111
ICR17 (R/W)
- - - - 1111
ICR18 (R/W)
- - - - 1111
ICR19 (R/W)
- - - - 1111
000414H
ICR20 (R/W)
- - - - 1111
ICR21 (R/W)
- - - - 1111
ICR22 (R/W)
- - - - 1111
ICR23 (R/W)
- - - - 1111
000418H
ICR24 (R/W)
- - - - 1111
ICR25 (R/W)
- - - - 1111
ICR26 (R/W)
- - - - 1111
ICR27 (R/W)
- - - - 1111
00041CH
ICR28 (R/W)
- - - - 1111
ICR29 (R/W)
- - - - 1111
ICR30 (R/W)
- - - - 1111
ICR31 (R/W)
- - - - 1111
000420H
ICR32 (R/W)
- - - - 1111
ICR33 (R/W)
- - - - 1111
ICR34 (R/W)
- - - - 1111
ICR35 (R/W)
- - - - 1111
000424H
ICR36 (R/W)
- - - - 1111
ICR37 (R/W)
- - - - 1111
ICR38 (R/W)
- - - - 1111
ICR39 (R/W)
- - - - 1111
000428H
ICR40 (R/W)
- - - - 1111
ICR41 (R/W)
- - - - 1111
ICR42 (R/W)
- - - - 1111
ICR43 (R/W)
- - - - 1111
00042CH
ICR44 (R/W)
- - - - 1111
ICR45 (R/W)
- - - - 1111
ICR46 (R/W)
- - - - 1111
ICR47 (R/W)
- - - - 1111
000430H
DICR (R/W)
-------0
HRCL (R/W)
- - - - 1111
⎯
Interrupt Control unit
Delay int
000434H
∼
⎯
Reserved
00047CH
RSRR/WTCR
(R, W)
1-XXX-00
STCR (R/W, W)
000111- -
000484H
GCR (R/W, R)
110011-1
WPR (W)
XXXXXXXX
000488H
PTCR (R/W)
00XX0XXX
000480H
PDRR (R/W)
- - - - 0000
CTBR (W)
XXXXXXXX
Clock Control unit
⎯
⎯
PLL Control
00048CH
∼
⎯
Reserved
0005FCH
000600H
DDR3 (W)
00000000
DDR2 (W)
00000000
⎯
⎯
000604H
⎯
DDR6 (W)
00000000
DDR5 (W)
00000000
DDR4 (W)
00000000
000608H
⎯
Data Direction Register
DDR8 (W)
- 0000000
00060CH
ASR1 (W)
00000000 00000001
AMR1 (W)
00000000 00000000
000610H
ASR2 (W)
00000000 00000010
AMR2 (W)
00000000 00000000
000614H
ASR3 (W)
00000000 00000011
AMR3 (W)
00000000 00000000
000618H
ASR4 (W)
00000000 00000100
AMR4 (W)
00000000 00000000
T-unit
（続く）
DS07–16306–5
27
MB91150 シリーズ
（続き）
Address
00061CH
Register
ASR5 (W)
00000000 00000101
000620H
AMD0 (R/W)
- - - 00111
000624H
AMD5 (R/W)
0 - - 00000
000628H
AMR5 (W)
00000000 00000000
AMD1 (R/W)
0 - - 00000
AMD32 (R/W)
00000000
AMD4 (R/W)
0 - - 00000
T-unit
⎯
EPCR0 (W)
- - - - 1100 -1111111
EPCR1 (W)
- - - - - - - - 11111111
⎯
00062CH
000630H
Block
Reserved
PCR6 (R/W)
00000000
⎯
⎯
Pull Up Control
000634H
∼
⎯
Reserved
0007BCH
0007C0H
FLCR (R/W, R)
000XXXX0
⎯
0007C4H
FWTC (R/W, W)
- - - - - 000
⎯
FLASH Control
0007C8H
∼
⎯
Reserved
0007F8H
⎯
0007FCH
LER (W)
- - - - - 000
MODR (W)
XXXXXXXX
Little Endian Register
Mode Register
（注意事項）ライトオンリビットのあるレジスタに対して RMW 系の命令を行わないでください。
RMW 系の命令 (RMW：リードモディファイライト )
AND
Rj, @Ri
OR
Rj, @Ri
EOR
Rj, @Ri
ANDH
Rj, @Ri
ORH Rj, @Ri
EORH Rj, @Ri
ANDB
Rj, @Ri
ORB Rj, @Ri
EORB Rj, @Ri
BANDL #u4, @Ri
BORL #u4, @Ri
BEORL #u4, @Ri
BANDH #u4, @Ri
BORH #u4, @Ri
BEORH #u4, @Ri
Reserved または ( − ) の領域のデータは不定です。
( ) ：アクセス
R/W：リード / ライト可能
R ：リードオンリ
W ：ライトオンリ
⎯ ：未使用
X ：不定
28
DS07–16306–5
MB91150 シリーズ
■ 割込み要因と割込みベクタ , 割込みレジスタ割当て
割込み要因
割込み番号
割込みレベル
オフセット
TBR のデフォルト
のアドレス
10 進
16 進
リセット
0
00
⎯
3FCH
000FFFFCH
システム予約
1
01
⎯
3F8H
000FFFF8H
システム予約
2
02
⎯
3F4H
000FFFF4H
システム予約
3
03
⎯
3F0H
000FFFF0H
システム予約
4
04
⎯
3ECH
000FFFECH
システム予約
5
05
⎯
3E8H
000FFFE8H
システム予約
6
06
⎯
3E4H
000FFFE4H
システム予約
7
07
⎯
3E0H
000FFFE0H
システム予約
8
08
⎯
3DCH
000FFFDCH
システム予約
9
09
⎯
3D8H
000FFFD8H
システム予約
10
0A
⎯
3D4H
000FFFD4H
システム予約
11
0B
⎯
3D0H
000FFFD0H
システム予約
12
0C
⎯
3CCH
000FFFCCH
システム予約
13
0D
⎯
3C8H
000FFFC8H
未定義命令例外
14
0E
⎯
3C4H
000FFFC4H
システム予約
15
0F
⎯
3C0H
000FFFC0H
外部割込み 0
16
10
ICR00
3BCH
000FFFBCH
外部割込み 1
17
11
ICR01
3B8H
000FFFB8H
外部割込み 2
18
12
ICR02
3B4H
000FFFB4H
外部割込み 3
19
13
ICR03
3B0H
000FFFB0H
外部割込み 4
20
14
ICR04
3ACH
000FFFACH
外部割込み 5
21
15
ICR05
3A8H
000FFFA8H
外部割込み 6
22
16
ICR06
3A4H
000FFFA4H
外部割込み 7
23
17
ICR07
3A0H
000FFFA0H
外部割込み 8 ∼ 15
24
18
ICR08
39CH
000FFF9CH
システム予約
25
19
⎯
398H
000FFF98H
UART0 ( 受信完了 )
26
1A
ICR10
394H
000FFF94H
UART1 ( 受信完了 )
27
1B
ICR11
390H
000FFF90H
UART2 ( 受信完了 )
28
1C
ICR12
38CH
000FFF8CH
UART3 ( 受信完了 )
29
1D
ICR13
388H
000FFF88H
システム予約
30
1E
⎯
384H
000FFF84H
UART0 ( 送信完了 )
31
1F
ICR15
380H
000FFF80H
UART1 ( 送信完了 )
32
20
ICR16
37CH
000FFF7CH
UART2 ( 送信完了 )
33
21
ICR17
378H
000FFF78H
UART3 ( 送信完了 )
34
22
ICR18
374H
000FFF74H
IC
35
23
ICR19
370H
000FFF70H
DMAC ( 終了 , エラー )
36
24
ICR20
36CH
000FFF6CH
2
（続く）
DS07–16306–5
29
MB91150 シリーズ
割込み番号
割込みレベル
オフセット
TBR のデフォルト
のアドレス
25
ICR21
368H
000FFF68H
38
26
ICR22
364H
000FFF64H
リロードタイマ 2
39
27
ICR23
360H
000FFF60H
リロードタイマ 3
40
28
ICR24
35CH
000FFF5CH
A/D ( 逐次型 )
42
2A
ICR26
354H
000FFF54H
PPG0
43
2B
ICR27
350H
000FFF50H
PPG1
44
2C
ICR28
34CH
000FFF4CH
PPG2
45
2D
ICR29
348H
000FFF48H
PPG3
46
2E
ICR30
344H
000FFF44H
PPG4
47
2F
ICR31
340H
000FFF40H
PPG5
48
30
ICR32
33CH
000FFF3CH
U/D カウンタ 0
( コンペア / アンダフロー , オーバフロー ,
アップダウン反転 )
49
31
ICR33
338H
000FFF38H
U/D カウンタ 1
( コンペア / アンダフロー , オーバフロー ,
アップダウン反転 )
50
32
ICR34
334H
000FFF34H
ICU0 ( 取込み )
51
33
ICR35
330H
000FFF30H
ICU1 ( 取込み )
52
34
ICR36
32CH
000FFF2CH
ICU2 ( 取込み )
53
35
ICR37
328H
000FFF28H
ICU3 ( 取込み )
54
36
ICR38
324H
000FFF24H
OCU0 ( 一致 )
55
37
ICR39
320H
000FFF20H
OCU1 ( 一致 )
56
38
ICR40
31CH
000FFF1CH
OCU2 ( 一致 )
57
39
ICR41
318H
000FFF18H
OCU3 ( 一致 )
58
3A
ICR42
314H
000FFF14
OCU4/5 ( 一致 )
59
3B
ICR43
310H
000FFF10H
OCU6/7 ( 一致 )
60
3C
ICR44
30CH
000FFF0CH
システム予約
61
3D
⎯
308H
000FFF08H
16 ビットフリーランタイマ
62
3E
ICR46
304H
000FFF04H
割込み要因
10 進
16 進
リロードタイマ 0
37
リロードタイマ 1
遅延割込み要因ビット
63
3F
ICR47
300H
000FFF00H
＊
64
40
⎯
2FCH
000FFEFCH
＊
システム予約 (REALOS にて使用 )
65
41
⎯
2F8H
000FFEF8H
システム予約
66
42
⎯
2F4H
000FFEF4H
システム予約
67
43
⎯
2F0H
000FFEF0H
システム予約
68
44
⎯
2ECH
000FFEECH
システム予約
69
45
⎯
2E8H
000FFEE8H
システム予約
70
46
⎯
2E4H
000FFEE4H
システム予約
71
47
⎯
2E0H
000FFEE0H
システム予約 (REALOS にて使用 )
＊：REALOS/FR は , システムコード用に 40H, 41H の割込みを使用します。
（続く）
30
DS07–16306–5
MB91150 シリーズ
（続き）
割込み番号
TBR のデフォルト
のアドレス
48
⎯
2DCH
000FFEDCH
73
49
⎯
2D8H
000FFED8H
システム予約
74
4A
⎯
2D4H
000FFED4H
システム予約
75
4B
⎯
2D0H
000FFED0H
システム予約
76
4C
⎯
2CCH
000FFECCH
システム予約
77
4D
⎯
2C8H
000FFEC8H
システム予約
78
4E
⎯
2C4H
000FFEC4H
システム予約
79
4F
⎯
2C0H
000FFEC0H
80
50
2BCH
000FFEBCH
72
システム予約
INT 命令で使用
DS07–16306–5
∼
システム予約
∼
16 進
255
FF
⎯
000H
∼
オフセット
10 進
∼
割込みレベル
割込み要因
000FFC00H
31
MB91150 シリーズ
■ 周辺リソース
1. I/O ポート
(1) ポートブロック図
本 LSI は , 各端子に対応するリソースが入出力として端子を使用しない設定になっているとき , I/O ポートとして使用で
きます。
ポート (PDR) の読み出し値は , ポートが入力に設定されている場合は端子のレベルが読み出されます。また , 出力に設
定されている場合にはデータレジスタの値が読み出されます。これはリードモディファイライトでのリロードでも同じで
す。
入力設定から出力設定に変更する場合 , あらかじめデータレジスタに出力データを設定しますが , この時にリードモ
ディファイライト系の命令 ( ビットセットなど ) を使用しますと , リードしてくるデータは端子からの入力データであり ,
データレジスタのラッチの値ではありませんので注意が必要です。
・基本入出力ポート
図 PORT-1 ポート基本ブロック
Data bus
リソース入力
0
1
PDR read
pin
0
PDR
リソース出力
1
リソース出力許可
DDR
PDR : Port Data Register
DDR : Data Direction Register
I/O ポートは , PDR ( ポートデータレジスタ /Port Data Register) と DDR ( ポート方向レジスタ /Data Direction Register) で
構成されています。
・入力モード (DDR ＝ 0) 時 →
PDR リード時：対応する外部端子のレベルが読み出されます。
PDR ライト時：PDR に設定値が書き込まれます。
・出力モード (DDR ＝ 1) 時 →
PDR リード時：PDR の値が読み出されます。
PDR ライト時：PDR の値が対応する外部端子に出力されます。
（注意事項）・アナログ端子 (A/D) のリソースとポートの切換え制御は AIC で行います。
AICK (Analog Input Control register on port-K)
ポート K をアナログに使用するか , 汎用ポートとして使用するかを制御します。
0：汎用ポート
1：アナログ入力 (A/D)
32
DS07–16306–5
MB91150 シリーズ
・入出力ポート ( プルアップ抵抗付き )
図 PORT-2 プルアップ付きポートブロック
Data bus
リソース入力
0
1
プルアップ抵抗
( 約 50 kΩ)
PDR read
pin
0
PDR
リソース出力
1
リソース出力許可
DDR
PCR
PDR : Port Data Register
DDR : Data Direction Register
PCR : Pull-up Control Register
（注意事項）・プルアップ抵抗制御レジスタ (PCR) R/W
プルアップ抵抗 ON/OFF 制御を行います。
0：プルアップ抵抗なし
1：プルアップ抵抗あり
・ストップモード時でもプルアップ抵抗制御レジスタの設定が優先されます。
・当該端子を外バス端子として使用する場合は , 本機能は使用禁止です。本レジスタに “1” を書き込まないよ
うにしてください。
DS07–16306–5
33
MB91150 シリーズ
・入出力ポート ( オープンドレイン出力機能 , プルアップ抵抗付き )
図 PORT-3 オープンドレイン・プルアップ抵抗付きポートブロック
Data bus
リソース入力
0
1
PDR read
pin
0
PDR
リソース出力
1
リソース出力許可
DDR
ODCR
PCR
PDR : Port Data Register
DDR : Data Direction Register
ODCR : OpenDrain Control Register
PCR : Pull-up Control Register
（注意事項）・プルアップ抵抗設定レジスタ (PCR) R/W
プルアップ抵抗 ON/OFF 制御を行います。
0：プルアップ抵抗なし
1：プルアップ抵抗あり
・オープンドレイン制御レジスタ (ODCR) R/W
出力モード時のオープンドレイン制御を行います。
0：出力モード時標準出力ポート
1：出力ポート時オープンドレイン出力ポート
入力モード時は意味を持ちません ( 出力 Hi-Z) 。入出力モードは方向レジスタ (DDR) で決まります。
・ストップモード時でもプルアップ抵抗制御レジスタの設定が優先されます。
・当該端子を外バス端子として使用する場合は , 両機能とも使用禁止です。両レジスタともに “1” を書き込
まないようにしてください。
34
DS07–16306–5
MB91150 シリーズ
・入出力ポート ( オープンドレイン )
図 PORT-4 プルアップ付きポートブロック
Data bus
RMW
リソース出力
リソース入力
RMW = 0
RMW = 1
pin
PDR read
PDR
PDR : Port Data Register
（注意事項）・入力ポート , リソース入力として使用する場合は , PDR, リソース出力を “1” としてください。
・RMW によるリード時は , 端子の値ではなく PDR の値が読み込まれます。
DS07–16306–5
35
MB91150 シリーズ
(2) レジスタ説明
・Port Data Register (PDR)
PDR2
bit
7
6
5
4
3
2
1
0
初期値
アクセス
P24
P23
P22
P21
P20
XXXXXXXXB
R/W
アドレス：000001H
P27
P26
P25
PDR3
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：000000H
P37
P36
P35
P34
P33
P32
P31
P30
XXXXXXXXB
R/W
PDR4
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：000007H
P47
P46
P45
P44
P43
P42
P41
P40
XXXXXXXXB
R/W
PDR5
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：000006H
P57
P56
P55
P54
P53
P52
P51
P50
XXXXXXXXB
R/W
PDR6
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：000005H
P67
P66
P65
P64
P63
P62
P61
P60
XXXXXXXXB
R/W
PDR8
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：00000BH
⎯
P86
P85
P84
P83
P82
P81
P80
- XXXXXXXB
R/W
PDRC
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：000013H
PC7
PC6
PC5
PC4
PC3
PC2
PC1
PC0
XXXXXXXXB
R/W
PDRD
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：000012H
PD7
PD6
PD5
PD4
PD3
PD2
PD1
PD0
XXXXXXXXB
R/W
PDRE
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：000011H
PE7
PE6
PE5
PE4
PE3
PE2
PE1
PE0
XXXXXXXXB
R/W
PDRF
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：000010H
⎯
⎯
⎯
PF4
PF3
PF2
PF1
PF0
- - - XXXXXB
R/W
PDRG
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：000017H
⎯
⎯
PG5
PG4
PG3
PG2
PG1
PG0
- - XXXXXXB
R/W
PDRH
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：000016H
⎯
⎯
PH5
PH4
PH3
PH2
PH1
PH0
- - XXXXXXB
R/W
PDRI
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：000015H
⎯
⎯
PI5
PI4
PI3
PI2
PI1
PI0
- - XXXXXXB
R/W
PDRJ
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：000014H
⎯
⎯
⎯
⎯
⎯
⎯
PJ1
PJ0
- - - - - - 11B
R/W
PDRK
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：00001BH
PK7
PK6
PK5
PK4
PK3
PK2
PK1
PK0
XXXXXXXXB
R/W
PDRL
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：00001AH
PL7
PL6
PL5
PL4
PL3
PL2
PL1
PL0
XXXXXXXXB
R/W
PDR2 ∼ PDR6, PDR8, PDRC ∼ PDRL は , I/O ポートの入出力データレジスタです。
対応する DDR2 ∼ DDR6, DDR8, DDRC ∼ DDRI, DDRK, DDRL で , 入出力制御が行われます。
R/W：リード / ライト可能 , X：不定 , ⎯：未使用
36
DS07–16306–5
MB91150 シリーズ
・Data Direction Register (DDR)
DDR2
bit 7
6
5
4
3
2
1
0
初期値
アクセス
P27
P26
P25
P24
P23
P22
P21
P20
00000000B
W
DDR3
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：000600H
P37
P36
P35
P34
P33
P32
P31
P30
00000000B
W
DDR4
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：000607H
P47
P46
P45
P44
P43
P42
P41
P40
00000000B
W
DDR5
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：000606H
P57
P56
P55
P54
P53
P52
P51
P50
00000000B
W
DDR6
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：000605H
P67
P66
P65
P64
P63
P62
P61
P60
00000000B
W
DDR8
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：00060BH
⎯
P86
P85
P84
P83
P82
P81
P80
- 0000000B
W
DDRC
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：0000FFH
PC7
PC6
PC5
PC4
PC3
PC2
PC1
PC0
00000000B
R/W
DDRD
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：0000FEH
PD7
PD6
PD5
PD4
PD3
PD2
PD1
PD0
00000000B
R/W
DDRE
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：0000FDH
PE7
PE6
PE5
PE4
PE3
PE2
PE1
PE0
00000000B
R/W
DDRF
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：0000FCH
⎯
⎯
⎯
PF4
PF3
PF2
PF1
PF0
- - - 00000B
R/W
DDRG
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：000103H
⎯
⎯
PG5
PG4
PG3
PG2
PG1
PG0
- - 000000B
R/W
DDRH
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：000102H
⎯
⎯
PH5
PH4
PH3
PH2
PH1
PH0
- - 000000B
R/W
DDRI
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：000101H
⎯
TEST
PI5
PI4
PI3
PI2
PI1
PI0
- 0000000B
R/W
DDRK
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：000107H
PK7
PK6
PK5
PK4
PK3
PK2
PK1
PK0
00000000B
R/W
DDRL
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：000106H
PL7
PL6
PL5
PL4
PL3
PL2
PL1
PL0
00000000B
R/W
アドレス：000601H
DDR2 ∼ DDR6, DDR8, DDRC ∼ DDRI, DDRK, DDRL は , 対応する I/O ポートの入出力方向をビット単位で制御します。
DDR ＝ 0：ポート入力
DDR ＝ 1：ポート出力
（注意事項）DDRI の bit 6 はテストビットです。必ず “0” を書き込んでください。
リードの値は “0” です。
R/W：リード / ライト可能 , W：ライトオンリ , ⎯：未使用
DS07–16306–5
37
MB91150 シリーズ
・Pull-up Control Register (PCR)
PCR6
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：000631H
P67
P66
P65
P64
P63
P62
P61
P60
00000000B
R/W
PCRC
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：0000F7H
PC7
PC6
PC5
PC4
PC3
PC2
PC1
PC0
00000000B
R/W
PCRD
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：0000F6H
PD7
PD6
PD5
PD4
PD3
PD2
PD1
PD0
00000000B
R/W
PCRH
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：0000F5H
⎯
⎯
PH5
PH4
PH3
PH2
PH1
PH0
PCRI
7
6
5
4
3
2
1
0
アドレス：0000F4H
⎯
⎯
PI5
PI4
PI3
PI2
PI1
PI0
- -
000000B
初期値
- -
000000B
R/W
アクセス
R/W
PCR6, PCRC, PCRD, PCRH, PCRI は , 対応する I/O ポートの入力モード時のプルアップ抵抗制御を行います。
PCR ＝ 0：入力モード時プルアップ抵抗なし
PCR ＝ 1：入力モード時プルアップ抵抗あり
出力モード時は意味を持ちません ( プルアップ抵抗なし ) 。
・Open Drain Control Register (ODCR)
OCRH
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：0000F9H
⎯
⎯
PH5
PH4
PH3
PH2
PH1
PH0
- - 000000B
R/W
OCRI
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：0000F8H
⎯
⎯
PI5
PI4
PI3
PI2
PI1
PI0
- - 000000B
R/W
OCRH, OCRI は , 対応する I/O ポートの出力モード時のオープンドレイン制御を行います。
OCR ＝ 0：出力モード時標準出力ポート
OCR ＝ 1：出力モード時オープンドレイン出力ポート
入力モード時は意味を持ちません ( 出力 Hi-Z) 。
・Analog Input Control Register (AICR)
AICK
7
6
アドレス：0000EBH
PK7
PK6
5
4
3
2
1
0
初期値
アクセス
PK5
PK4
PK3
PK2
PK1
PK0
00000000B
R/W
AICK は , 対応する I/O ポートの各端子を以下のように制御します。
AIC ＝ 0 ：ポート入力モード
AIC ＝１ ：アナログ入力モード
リセットで “0” になります。
R/W：リード / ライト可能 , ⎯：未使用
38
DS07–16306–5
MB91150 シリーズ
2. DMA コントローラ (DMAC)
DMA コントローラは , FR ファミリのデバイスに内蔵されているモジュールで , DMA (Direct Memory Access) 転送を行
います。
DMA コントローラの制御による DMA 転送で , CPU を介せず各種データ転送を高速に行うことができるため , システ
ムのパフォーマンスを増加させます。
・ 8 チャネル
・ モード：シングル / ブロック転送 , バースト転送 , 連続転送の 3 種
・ アドレス全領域とアドレス全領域の間での転送
・ 最大 65536 回の転送回数
・ 転送終了時割込み機能
・ 転送アドレス増加 / 減少をソフトウェアで選択可能
・ 外部転送要求入力端子 , 外部転送要求受付け出力端子 , 外部転送終了出力端子 , 各 3 本
・ブロックダイヤグラム
DREQ0 ∼ DREQ2
3
エッジ / レベル
検出回路
3
3
シーケンサ
内蔵リソース
転送要求
DACK0 ∼ DACK2
3
DEOP0 ∼ DEOP2
8
割込み要求
5
データバッファ
スイッチャ
DPDP
DACSR
DATCR
デ
｜
タ
バ
ス
モード
BLK DEC
BLK
DMACT
INC / DEC
SADR
DADR
DS07–16306–5
39
MB91150 シリーズ
・レジスタ (DMAC 内部レジスタ )
アドレス
00000200H
00000201H
00000202H
00000203H
bit 31
bit 16
bit 0
DPDP
初期値
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB (R/W)
X0000000B
00000204H
00000205H
00000206H
00000207H
DACSR
00000000B
00000000B
0 0 0 0 0 0 0 0 B (R/W)
00000000B
00000208H
00000209H
0000020AH
0000020BH
DATCR
XXXXXXXXB
XXXX0000 B
XXXX0000 B (R/W)
XXXX0000 B
( )：アクセス
R/W：リード / ライト可能
X ：不定
・レジスタ (DMA ディスクリプタ )
アドレス
DPDP + 0H
DPDP + 0CH
DPDP + 54H
40
bit 31
bit 0
DMA
ch.0
ディスクリプタ
DMA
ch.1
ディスクリプタ
DMA
ch.7
ディスクリプタ
DS07–16306–5
MB91150 シリーズ
3. UART
UART は , 非同期 ( 調歩同期 ) 通信 , または CLK 同期通信を行うためのシリアル I/O ポートで , 次の特長があります。
本品種は , UART を 4 チャネル内蔵しています。
・ 全二重ダブルバッファ
・ 非同期 ( 調歩同期 ) , CLK 同期通信が可能
・ マルチプロセッサモードのサポート
・ 専用ボーレートジェネレータによるボーレート
・ 内部タイマによるボーレート
16 ビットリロードタイマによりボーレートを設定可能
・ 外部クロックによる自由なボーレートの設定が可能
・ エラー検出機能 ( パリティ, フレーミング , オーバラン )
・ 転送信号は NRZ 符号
・ 割込みによる DMA 転送が起動可能
DS07–16306–5
41
MB91150 シリーズ
・ブロックダイヤグラム
コントロールバス
受信割込み信号
#26 ∼ 29 ＊
専用ボーレート
ジェネレータ
16 ビット
リロードタイマ
受信クロック
(SCK0 ~ SCK3)
送信割込み信号
#31 ∼ 34 ＊
送信クロック
クロック
セレクタ
端子
受信制御
回路
送信制御
回路
スタートビット
検出回路
送信スタート
回路
受信ビット
カウンタ
送信ビット
カウンタ
受信パリティ
カウンタ
送信パリティ
カウンタ
受信用
シフトレジスタ
送信用
シフトレジスタ
SIDR0 ∼ SIDR3
SODR0 ∼ SODR3
(SOT0 ~ SOT3)
端子
(SIN0 ~ SIN3)
端子
受信状態判定回路
送信開始
発生信号
(CPU へ )
受信エラー
内部データバス
SMR0~
SMR3
レジスタ
MD1
MD0
CS2
CS1
CS0
SCKE
SOE
SCR0~
SCR3
レジスタ
PEN
P
SBL
CL
A/D
REC
RXE
TXE
SSR0~
SSR3
レジスタ
PE
ORE
FRE
RDRF
TDRE
BDS
RIE
TIE
＊：割込み番号
42
DS07–16306–5
MB91150 シリーズ
・レジスタ一覧
アドレス
bit 15
bit 8
bit 0
初期値
0000001EH
SCR0
00000100B
(R/W, W)
00000022H
SCR1
00000100B
(R/W, W)
00000026H
SCR2
00000100B
(R/W, W)
0000002AH
SCR3
00000100B
(R/W, W)
0000001FH
SMR0
00000-00B
(R/W)
00000023H
SMR1
00000-00B
(R/W)
00000027H
SMR2
00000-00B
(R/W)
0000002BH
SMR3
00000-00B
(R/W)
0000001CH
SSR0
00001000B
(R, R/W)
00000020H
SSR1
00001000B
(R, R/W)
00000024H
SSR2
00001000B
(R, R/W)
00000028H
SSR3
00001000B
(R, R/W)
0000001DH
SIDR0/SODR0
XXXXXXXXB (R, W)
00000021H
SIDR1/SODR1
XXXXXXXXB (R, W)
00000025H
SIDR2/SODR2
XXXXXXXXB (R, W)
00000029H
SIDR3/SODR3
XXXXXXXXB (R, W)
( )：アクセス
R/W：リード / ライト可能
R ：リードオンリ
W ：ライトオンリ
⎯ ：未使用
X ：不定
DS07–16306–5
43
MB91150 シリーズ
4. PPG タイマ
PPG タイマは , 精度の高い PWM 波形を効率良く出力できます。
本 LSI は , PPG タイマを 6 チャネル内蔵し , 次の特長があります。
・ 各チャネルは , 16 ビットダウンカウンタ , 周期設定用バッファ付き 16 ビットデータレジスタ , デューティ設定用バッ
ファ付き 16 ビットコンペアレジスタ , 端子制御部から構成
・ 16 ビットダウンカウンタのカウントクロックは , 4 種類から選択が可能
内部クロック φ, φ/4, φ/16, φ/64
・ カウンタ値は , リセット , カウンタボローで “FFFFH” 初期化することが可能
・ PWM 出力 ( 各チャネルごと )
・ 割込みによる DMA 転送が起動可能
・ブロックダイヤグラム ( 全体構成 )
16 bit リロードタイマ
ch.0
TRG 入力
PWM タイマ ch.0
PWM0
TRG 入力
PWM タイマ ch.1
PWM1
TRG 入力
PWM タイマ ch.2
PWM2
TRG 入力
PWM タイマ ch.3
PWM3
外部 TRG4
TRG 入力
PWM タイマ ch.4
PWM4
外部 TRG5
TRG 入力
PWM タイマ ch.5
PWM5
16 bit リロードタイマ
ch.1
ぜネラル
コントロール
レジスタ 2
4
4
外部 TRG0 ∼ TRG3
44
ぜネラル
コントロール
レジスタ 1
( 要因選択 )
DS07–16306–5
MB91150 シリーズ
・ブロックダイヤグラム (1 チャネル分 )
PCSR
PDUT
プリスケーラ
1/1
1/4
1 / 16
1 / 64
ck
cmp
ロード
16 ビットダウンカウンタ
スタート
ボロー
PPG マスク
S
周辺系クロック
PWM 出力
Q
R
反転ビット
イネーブル
TRG 入力
エッジ検出
ソフトトリガ
DS07–16306–5
割
込
み
選
択
IRQ
45
MB91150 シリーズ
・レジスタ一覧
アドレス
bit 15
bit 8
00000094H
00000095H
bit 0
GCN1
00000097H
初期値
00110010B
0 0 0 1 0 0 0 0 B (R/W)
GCN2
0 0 0 0 0 0 0 0 B (R/W)
00000098H
00000099H
PTMR0
11111111B
(R )
11111111B
0000009AH
0000009BH
PCSR0
XXXXXXXXB
(W)
XXXXXXXXB
0000009CH
0000009DH
PDUT0
XXXXXXXXB
XXXXXXXXB (W)
0000009EH
0 0 0 0 0 0 0 - B (R/W)
PCNH0
0000009FH
PCNL0
0 0 0 0 0 0 0 0 B (R/W)
000000A0H
000000A1H
PTMR1
11111111B
1 1 1 1 1 1 1 1 B (R)
000000A2H
000000A3H
PCSR1
XXXXXXXXB
XXXXXXXXB (W)
000000A4H
000000A5H
PDUT1
XXXXXXXXB
XXXXXXXXB (W)
000000A6H
0 0 0 0 0 0 0 - B (R/W)
PCNH1
000000A7H
PCNL1
0 0 0 0 0 0 0 0 B (R/W)
000000A8H
000000A9H
PTMR2
11111111B
1 1 1 1 1 1 1 1 B (R)
000000AAH
000000ABH
PCSR2
XXXXXXXXB
XXXXXXXXB (W)
000000ACH
000000ADH
PDUT2
XXXXXXXXB
(W)
XXXXXXXXB
000000AEH
0 0 0 0 0 0 0 - B (R/W)
PCNH2
000000AFH
PCNL2
0 0 0 0 0 0 0 0 B (R/W)
000000B0H
000000B1H
PTMR3
11111111B
(R)
11111111B
000000B2H
000000B3H
PCSR3
XXXXXXXXB
XXXXXXXXB (W)
000000B4H
000000B5H
PDUT3
XXXXXXXXB
(W)
XXXXXXXXB
000000B6H
000000B7H
( )：アクセス
R ：リードオンリ
⎯ ：未使用
0 0 0 0 0 0 0 - B (R/W)
PCNH3
PCNL3
0 0 0 0 0 0 0 0 B (R/W)
R/W：リード / ライト可能
W ：ライトオンリ
X ：不定
（続く）
46
DS07–16306–5
MB91150 シリーズ
（続き）
アドレス
bit 15
bit 8
初期値
PTMR4
11111111B
(R )
11111111B
000000BAH
000000BBH
PCSR4
XXXXXXXXB
(W)
XXXXXXXXB
000000BCH
000000BDH
PDUT4
XXXXXXXXB
XXXXXXXXB (W)
000000BEH
0 0 0 0 0 0 0 - B (R/W)
PCNH4
000000BFH
PCNL4
0 0 0 0 0 0 0 0 B (R/W)
000000C0H
000000C1H
PTMR5
11111111B
1 1 1 1 1 1 1 1 B (R)
000000C2H
000000C3H
PCSR5
XXXXXXXXB
XXXXXXXXB (W)
000000C4H
000000C5H
PDUT5
XXXXXXXXB
XXXXXXXXB (W)
000000C6H
000000C7H
( )：アクセス
R ：リードオンリ
⎯ ：未使用
DS07–16306–5
bit 0
000000B8H
000000B9H
0 0 0 0 0 0 0 - B (R/W)
PCNH5
PCNL5
0 0 0 0 0 0 0 0 B (R/W)
R/W：リード / ライト可能
W ：ライトオンリ
X ：不定
47
MB91150 シリーズ
5. 16 ビットリロードタイマ
16 ビットリロードタイマは , 16 ビットのダウンカウンタ , 16 ビットのリロードレジスタ , 内部カウントクロック作成用
プリスケーラ , コントロールレジスタで構成されています。
入力クロックとして内部クロック 3 種類 ( 周辺クロックの 2/8/32 分周 ) から選択できます。
割込みによる DMA 転送の起動が可能です。
本品種は , この 16 ビットリロードタイマを 4 チャネル内蔵しています。
・ブロックダイヤグラム
16
16 ビットリロードレジスタ
8
リロード
RELD
16
16 ビットダウンカウンタ UF
OUTE
OUTL
2
OUT
CTL.
GATE
INTE
R-BUS
2
IRQ
UF
CSL1
クロックセレクタ
CNTE
CSL0
2
リトリガ
TRG
IN CTL.
EXCK
1
3
5
プリスケーラ
クリア
3
PWM (ch.0, ch.1)
A/D (ch.2)
MOD2
MOD1
内部クロック
MOD0
3
48
DS07–16306–5
MB91150 シリーズ
・レジスタ一覧
アドレス
bit 15
bit 0
初期値
00000032H
00000033H
TMCSR0
----0000B
(R/W)
00000000B
0000003AH
0000003BH
TMCSR1
----0000B
(R/W)
00000000B
00000042H
00000043H
TMCSR2
----0000B
0 0 0 0 0 0 0 0 B (R/W)
0000004AH
0000004BH
TMCSR3
----0000B
(R/W)
00000000B
0000002EH
0000002FH
TMR0
XXXXXXXXB
(R)
XXXXXXXXB
00000036H
00000037H
TMR1
XXXXXXXXB
XXXXXXXXB (R)
0000003EH
0000003FH
TMR2
XXXXXXXXB
XXXXXXXXB (R)
00000046H
00000047H
TMR3
XXXXXXXXB
XXXXXXXXB (R)
0000002CH
0000002DH
TMRLR0
XXXXXXXXB
(W)
XXXXXXXXB
00000034H
00000035H
TMRLR1
XXXXXXXXB
XXXXXXXXB (W)
0000003CH
0000003DH
TMRLR2
XXXXXXXXB
(W)
XXXXXXXXB
00000044H
00000045H
TMRLR3
XXXXXXXXB
(W)
XXXXXXXXB
( )：アクセス
R/W：リード / ライト可能
R ：リードオンリ
W ：ライトオンリ
⎯ ：未使用
X ：不定
DS07–16306–5
49
MB91150 シリーズ
6. ビットサーチモジュール
入力レジスタに書き込まれたデータに対して , “0” または “1” または変化点を検索し , 検出したビット位置を返します。
・ブロックダイヤグラム
入力ラッチ
アドレス
デコーダ
検出モード
D-BUS
1 検出データ化
ビットサーチ回路
検索結果
・レジスタ一覧
アドレス
000003F0H
000003F1H
000003F2H
000003F3H
bit 31
000003F4H
000003F5H
000003F6H
000003F7H
000003F8H
000003F9H
000003FAH
000003FBH
000003FCH
000003FDH
000003FEH
000003FFH
bit 16
BSD0
bit 0
初期値
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB (W)
XXXXXXXXB
BSD1
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB (R/W)
XXXXXXXXB
BSDC
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB (W)
XXXXXXXXB
BSRR
XXXXXXXXB
XXXXXXXXB
XXXXXXXXB (R)
XXXXXXXXB
( )：アクセス
R/W：リード / ライト可能
R ：リードオンリ
W ：ライトオンリ
X ：不定
50
DS07–16306–5
MB91150 シリーズ
7. 8/10 ビット A/D コンバータ ( 逐次変換型 )
A/D コンバータは , アナログ入力電圧をデジタル値に変換するモジュールで , 次の特長があります。
・ 最小変換時間 5.0 µs/ch ( 周辺クロック 33 MHz 時 , サンプリング時間含む )
・ サンプル & ホールド回路内蔵
・ 分解能 10 ビットまたは 8 ビットの選択可能
・ アナログ入力は 8 チャネルからプログラムで選択
シングル変換モード：1 チャネルを選択変換
連続変換モード：指定チャネルを繰り返し変換
停止変換モード：1 チャネルを変換したら一時停止して次の起動がかかるまで待機 ( 変換開始の同期が可能 )
・ 割込みによる DMA 転送の起動が可能
・ 起動要因は , ソフト , 外部端子トリガ ( 立下りエッジ ) , 16 ビットリロードタイマ ( 立上りエッジ ) から選択
・ブロックダイヤグラム
AVRH,
AVSS AVRL AVSS
MPX
D/A コンバータ
入
力
回
路
逐次比較レジスタ
比較器
R - BUS
AN0
AN1
AN2
AN3
AN4
AN5
AN6
AN7
サンプル &
ホールド回路
デ
コ
｜
ダ
データレジスタ
ADCR
A/D 制御レジスタ 1
A/D 制御レジスタ 2
16 ビットリロードタイマ 2
外部端子トリガ
ADCS1, 2
動作クロック
プリスケーラ
DS07–16306–5
51
MB91150 シリーズ
・レジスタ一覧
アドレス
000000E4H
000000E5H
000000E6H
bit 15
bit 0
ADCR
初期値
0 0 1 0 1 - X X B (W, R)
XXXXXXXXB (R)
0 0 0 0 0 0 0 0 B (R/W, W)
ADCS1
000000E7H
ADCS0
0 0 0 0 0 0 0 0 B (R/W)
000000EBH
AICK
0 0 0 0 0 0 0 0 B (R/W)
( )：アクセス
R/W：リード / ライト可能
R ：リードオンリ
W ：ライトオンリ
⎯ ：未使用
X ：不定
52
DS07–16306–5
MB91150 シリーズ
8. 割込みコントローラ
割込みコントローラは , 割込み受付けと調停処理を行います。
・ブロックダイヤグラム
INT0∗2
ILM
優先度判定
OR
NMI∗6
5
5
NMI 処理
4
レベル判定
RI00
.
.
.
ICR00
.
.
.
.
.
ベクタ判定
6
HLDCAN∗3
VCT5
∼ VCT0∗5
ICR47
RI47
(DLYIRQ)
6
レベル
ベクタ
発生
HLDREQ
取下げ
要求
LEVEL4
∼ LEVEL0∗4
DLYI
1
R バス
＊ 1：DLYI は , 遅延割込みモジュール ( 遅延割込み発生部 ) を意味します ( 詳細は「10. 遅延割込みモジュール」
参照 ) 。
＊ 2：INT0 は , スリープ , ストップ時のクロック制御部に対するウェイクアップ信号です。
＊ 3：HLDCAN は , CPU 以外のバスマスタに対するバス明渡し要求信号です。
＊ 4：LEVEL4 ∼ LEVEL0 は , 割込みレベル出力。
＊ 5：VCT5 ∼ VCT0 は , 割込みベクタ出力。
＊ 6：本品種には , NMI 機能はありません。
DS07–16306–5
53
MB91150 シリーズ
・レジスタ一覧
アドレス
bit 7
bit 0
初期値
アドレス
bit 7
bit 0
初期値
00000400H
ICR00
- - - - 1 1 1 1 B (R/W)
00000414H
ICR20
- - - - 1 1 1 1 B (R/W)
00000401H
ICR01
- - - - 1 1 1 1 B (R/W)
00000415H
ICR21
- - - - 1 1 1 1 B (R/W)
00000402H
ICR02
- - - - 1 1 1 1 B (R/W)
00000416H
ICR22
- - - - 1 1 1 1 B (R/W)
00000403H
ICR03
- - - - 1 1 1 1 B (R/W)
00000417H
ICR23
- - - - 1 1 1 1 B (R/W)
00000404H
ICR04
- - - - 1 1 1 1 B (R/W)
00000418H
ICR24
- - - - 1 1 1 1 B (R/W)
00000405H
ICR05
- - - - 1 1 1 1 B (R/W)
00000419H
ICR25
- - - - 1 1 1 1 B (R/W)
00000406H
ICR06
- - - - 1 1 1 1 B (R/W)
0000041AH
ICR26
- - - - 1 1 1 1 B (R/W)
00000407H
ICR07
- - - - 1 1 1 1 B (R/W)
0000041BH
ICR27
- - - - 1 1 1 1 B (R/W)
00000408H
ICR08
- - - - 1 1 1 1 B (R/W)
0000041CH
ICR28
- - - - 1 1 1 1 B (R/W)
00000409H
ICR09
- - - - 1 1 1 1 B (R/W)
0000041DH
ICR29
- - - - 1 1 1 1 B (R/W)
0000040AH
ICR10
- - - - 1 1 1 1 B (R/W)
0000041EH
ICR30
- - - - 1 1 1 1 B (R/W)
0000040BH
ICR11
- - - - 1 1 1 1 B (R/W)
0000041FH
ICR31
- - - - 1 1 1 1 B (R/W)
0000040CH
ICR12
- - - - 1 1 1 1 B (R/W)
00000420H
ICR32
- - - - 1 1 1 1 B (R/W)
0000040DH
ICR13
- - - - 1 1 1 1 B (R/W)
00000421H
ICR33
- - - - 1 1 1 1 B (R/W)
0000040EH
ICR14
- - - - 1 1 1 1 B (R/W)
00000422H
ICR34
- - - - 1 1 1 1 B (R/W)
0000040FH
ICR15
- - - - 1 1 1 1 B (R/W)
00000423H
ICR35
- - - - 1 1 1 1 B (R/W)
00000410H
ICR16
- - - - 1 1 1 1 B (R/W)
00000424H
ICR36
- - - - 1 1 1 1 B (R/W)
00000411H
ICR17
- - - - 1 1 1 1 B (R/W)
00000425H
ICR37
- - - - 1 1 1 1 B (R/W)
00000412H
ICR18
- - - - 1 1 1 1 B (R/W)
00000426H
ICR38
- - - - 1 1 1 1 B (R/W)
00000413H
ICR19
- - - - 1 1 1 1 B (R/W)
00000427H
ICR39
- - - - 1 1 1 1 B (R/W)
( )：アクセス
R/W：リード / ライト可能
⎯ ：未使用
（続く）
54
DS07–16306–5
MB91150 シリーズ
（続き）
アドレス
bit 7
bit 0
初期値
00000428H
ICR40
- - - - 1 1 1 1 B (R/W)
00000429H
ICR41
- - - - 1 1 1 1 B (R/W)
0000042AH
ICR42
- - - - 1 1 1 1 B (R/W)
0000042BH
ICR43
- - - - 1 1 1 1 B (R/W)
0000042CH
ICR44
- - - - 1 1 1 1 B (R/W)
0000042DH
ICR45
- - - - 1 1 1 1 B (R/W)
0000042EH
ICR46
- - - - 1 1 1 1 B (R/W)
0000042FH
ICR47
- - - - 1 1 1 1 B (R/W)
00000431H
HRCL
- - - - 1 1 1 1 B (R/W)
00000430H
DICR
- - - - - - - 0 B (R/W)
( )：アクセス
R/W：リード / ライト可能
⎯ ：未使用
DS07–16306–5
55
MB91150 シリーズ
9. 外部割込み
外部割込み・制御部は , INT0 ∼ INT15 端子に入力される外部割込み要求を制御します。
検出する要求のレベルとして“H”,“L”, 立上りエッジ , 立下りエッジから選択できます。
・ブロックダイヤグラム
16
R-BUS
16
割込み要求
割込み許可レジスタ
ゲート
エッジ検出回路
要因 F/F
16
16
INT0 ∼ INT15
割込み要因レジスタ
32
要求レベル設定レジスタ
・レジスタ一覧
アドレス
bit 15
bit 8
bit 0
初期値
000000C8H
000000C9H
EIRR0
ENIR0
00000000B
(R/W)
00000000B
000000CAH
000000CBH
EIRR1
ENIR1
00000000B
(R/W)
00000000B
000000CCH
000000CDH
ELVR0
00000000B
0 0 0 0 0 0 0 0 B (R/W)
000000CEH
000000CFH
ELVR1
00000000B
(R/W)
00000000B
( )：アクセス
R/W：リード / ライト可能
10.遅延割込みモジュール
遅延割込みモジュールは , タスク切換え用の割込みを発生するためのモジュールです。遅延割込みモジュールの使用に
より , ソフトウェアで CPU に対して割込み要求の発生 / 取消しを行うことができます。
遅延割込みモジュールのブロックダイヤグラムは ,「8．割込みコントローラ」を参照してください。
・レジスタ一覧
アドレス
bit 7
00000430H
bit 0
DICR
初期値
-------0
B (R/W)
( )：アクセス
R/W：リード / ライト可能
⎯ ：未使用
56
DS07–16306–5
MB91150 シリーズ
11.クロック発生部 ( 低消費電力メカニズム )
クロック発生部は , 次の機能を受け持つモジュールです。
・ CPU クロック生成 ( ギア機能含む )
・ 周辺クロック生成 ( ギア機能含む )
・ リセット発生および要因の保持
・ スタンバイ機能 ( ハードウェアスタンバイ含む )
・ PLL ( 逓倍回路 ) 内蔵
・ブロックダイヤグラム
【ギア制御部】
GCR レジスタ
CPU ギア
周辺ギア
1/2
発振
回路
X0
X1
PLL
M
P
X
CPU クロック
内部 バスクロック
内部
クロック
生成回路
内部周辺 クロック
【ストップ・スリープ制御部】
内部割込み
内部リセット
STCR レジスタ
STOP 状態
SLEEP 状態
CPU Hold 要求
DMA 要求
PDRR レジスタ
パワー・オン検出回路
VCC
状態遷移
制御回路
リセット
発生 F/F
内部リセット
【リセット要因回路】
R
GND
RSRR レジスタ
RST 端子
【ウォッチドック制御部】
WPR レジスタ
ウォッチ
ドック F/F
CTBR レジスタ
カウント
クロック
タイムベースタイマ
DS07–16306–5
57
MB91150 シリーズ
・レジスタ一覧
アドレス
00000480H
bit 15
bit 8
RSRR/WTCH
00000481H
00000482H
STCR
PDRR
00000483H
00000484H
bit 0
CTBR
1-XXX-00B
(R, W)
000111--B
(R/W, W)
----0000B
(R/W)
XXXXXXXXB (W)
110011-1B
GCR
00000485H
初期値
WPR
(R/W, R)
XXXXXXXXB (W)
( )：アクセス
R/W：リード / ライト可能
R ：リードオンリ
W ：ライトオンリ
⎯ ：未使用
X ：不定
58
DS07–16306–5
MB91150 シリーズ
12.外部バスインタフェース
外部バスインタフェースは , 外部メモリおよび外部 I/O とのインタフェースを制御し , 次の特長があります。
・ 24 ビット (16 MB) のアドレス出力
・ チップセレクト領域ごとに 8/16 ビットのバス幅の設定が可能
・ プログラマブルな自動メモリウェイト ( 最大で 7 サイクル分 ) の挿入
・ 未使用のアドレス / データ端子は I/O ポートとして使用可能
・ リトル・エンディアンモードサポート
・ クロックダブラ使用 内部 33 MHz 外部バス 16.5 MHz 動作
A-Out
DATA BUS
ADDRESS BUS
・ブロックダイヤグラム
Write
buffer
Switch
Read
buffer
Switch
M
U
X
External DATA Bus
DATA BLOCK
ADDRESS BLOCK
+1 or +2
Address
buffer
External
Address Bus
Shifter
Inpage
4
ASR
AMR
Comparator
CS0 ~ CS3
3
RD
WR0, WR1
4
BRQ
BGRNT
RDY
CLK
外部端子制御部
全 Block 制御
Registers
&
Control
DS07–16306–5
59
MB91150 シリーズ
・レジスタ一覧
アドレス
0000060CH
0000060DH
bit 31
bit 16
bit 0
ASR1
0000060EH
0000060F H
00000610 H
00000611 H
00000000B
(W)
00000010B
ASR2
AMR2
00000000B
(W)
00000100B
ASR4
AMR4
AMR5
0 - - 0 0 0 0 0 B (R/W)
AMD1
00000622 H
00000628 H
00000629 H
0 0 0 0 0 0 0 0 B (R/W)
AMD32
00000623 H
00000624 H
AMD4
----1100B
(W)
-1111111B
EPCR0
000007FEH
000007FF H
0 - - 0 0 0 0 0 B (R/W)
0 - - 0 0 0 0 0 B (R/W)
AMD5
0000062AH
0000062BH
00000000B
(W)
00000000B
- - - 0 0 1 1 1 B (R/W)
AMD0
00000621 H
0 0 0 0 0 0 0 0 B (W)
00000000B
00000000B
(W)
00000101B
ASR5
0000061EH
0000061F H
00000620 H
00000000B
(W)
00000000B
AMR3
0000061AH
0000061BH
0000061CH
0000061DH
00000000B
(W)
00000000B
00000000B
(W)
00000011B
ASR3
00000616 H
00000617 H
00000618 H
00000619 H
00000000B
(W)
00000000B
AMR1
00000612 H
00000613 H
00000614 H
00000615 H
初期値
00000000B
0 0 0 0 0 0 0 1 B (W)
EPCR1
--------B
(W)
11111111B
- - - - - 0 0 0 B (W)
LER
MODR
XXXXXXXXB (W)
( )：アクセス
R/W：リード / ライト可能
W ：ライトオンリ
⎯ ：未使用
X ：不定
60
DS07–16306–5
MB91150 シリーズ
13.多機能タイマ
多機能タイマユニットは , 16 ビットフリーランタイマ 1 本 , 16 ビットアウトプットコンペア 8 本 , 16 ビットインプット
キャプチャ4 本 , 16 ビット PPG タイマ 6 ch から構成されています。本機能を用いることにより 16 ビットフリーランタイ
マをベースにした波形出力が可能であり , また , 入力パルス幅測定 , 外部クロック周期の測定が可能です。
・多機能タイマの構成
・ 16 ビットフリーランタイマ ( × 1)
16 ビットフリーランタイマは 16 ビットのアップカウンタ , コントロールレジスタ , 16 ビットコンペアクリアレジス
タ , プリスケーラより構成されています。本カウンタの出力値はアウトプットコンペア , インプットキャプチャの基本
時間 ( ベースタイマ ) として使用されます。
・ アウトプットコンペア ( × 8)
アウトプットコンペア 8 本の 16 ビットコンペレジスタ , コンペア出力用ラッチ , コントロールレジスタより構成され
ています。16 ビットフリーランタイマ値とコンペアレジスタ値が , 一致したとき出力レベルを反転すると共に割込みを
発生できます。
・ インプットキャプチャ ( × 4)
インプットキャプチャは独立した 4 本の外部入力端子と対応したキャプチャレジスタ , コントロールレジスタにより
構成されています。外部入力端子より入力された信号の任意エッジを検出することにより 16 ビットフリーランタイマ
値をキャプチャレジスタに保持し , 同時に割込みを発生できます。
・ 16 ビット PPG タイマ ( × 6)
「4. PPG タイマ」を参照してください。
DS07–16306–5
61
MB91150 シリーズ
・ブロックダイヤグラム
φ
割込み
IVF
IVFE
STOP
MODE
SCLR
CLK2
CLK1
分周期
CLK0
クロック
16 bit フリーランタイマ
16 bit コンペアクリアレジスタ
(Ch. 6 のコンペアレジスタ )
MS13 ∼ 0
コンペアレジスタ 0/2/4/6
コンペア回路
コンペアレジスタ 1/3/5/7
割込み
コンペア回路
ICLR
ICRE
R-BUS
T
Q
OC0/2/4/6
T
Q
OC1/3/5/7
CMOD
セレ
クト
コンペア回路
IOP1
IOP0
IOE1
IOE0
割込み
割込み
エッジ検出
キャプチャデータレジスタ 0/2
EG11
EG10
EG01
エッジ検出
キャプチャデータレジスタ 1/3
ICP0
ICP1
ICE0
IN 0/2
EG00
IN 1/3
ICE1
割込み
割込み
62
DS07–16306–5
MB91150 シリーズ
・レジスタ一覧
アドレス
000068H
000069H
bit15
bit8 bit7
IPCP1
初期値
XXXXXXXXB ( R )
XXXXXXXXB ( R )
00006AH
00006BH
IPCP0
XXXXXXXXB ( R )
XXXXXXXXB ( R )
00006CH
00006DH
IPCP3
XXXXXXXXB ( R )
XXXXXXXXB ( R )
00006EH
00006FH
IPCP2
XXXXXXXXB ( R )
XXXXXXXXB ( R )
000071H
ICS23
000073H
ICS01
00000000B ( R/W )
00000000B ( R/W )
000074H
000075H
OCCP1
XXXXXXXXB ( R/W )
XXXXXXXXB ( R/W )
000076H
000077H
OCCP0
XXXXXXXXB ( R/W )
XXXXXXXXB ( R/W )
000078H
000079H
OCCP3
XXXXXXXXB ( R/W )
XXXXXXXXB ( R/W )
00007AH
00007BH
OCCP2
XXXXXXXXB ( R/W )
XXXXXXXXB ( R/W )
00007CH
00007DH
OCCP5
XXXXXXXXB ( R/W )
XXXXXXXXB ( R/W )
00007EH
00007FH
OCCP4
XXXXXXXXB ( R/W )
XXXXXXXXB ( R/W )
000080H
000081H
OCCP7
XXXXXXXXB ( R/W )
XXXXXXXXB ( R/W )
000082H
000083H
OCCP6
XXXXXXXXB ( R/W )
XXXXXXXXB ( R/W )
000084H
000085H
OCS3,2
XXX00000B ( R/W )
0000XX00B ( R/W )
000086H
000087H
OCS1,0
XXX00000B ( R/W )
0000XX00B ( R/W )
000088H
000089H
OCS7,6
XXX00000B ( R/W )
0000XX00B ( R/W )
00008AH
00008BH
OCS5,4
XXX00000B ( R/W )
0000XX00B ( R/W )
00008CH
00008DH
TCDT
00000000B ( R/W )
00000000B ( R/W )
00008EH
00008FH
TCCS
0 - - - - - - - B ( R/W )
00000000B ( R/W )
( )
R/W
R
⎯
X
DS07–16306–5
bit0
：アクセス
：リード / ライト可能
：リードオンリ
：未使用
：不定
63
MB91150 シリーズ
14.カレンダーマクロ
本マクロは 32.768 kHz を基本クロックとした , カレンダーマクロです。
年 , 月 , 日 , 時 , 分 , 秒 , 曜日 , うるう年の時計機能を行います。
年のカウントは , 西暦の下位 2 桁の 0 ∼ 99 をカウントします。
・ブロックダイヤグラム
発振器
カレンダー回路
32 kHz
D
バス制御
b
u
s
・レジスタ一覧
アドレス
000210H
000211H
bit15
bit8
bit0
初期値
00000000B ( R/W )
- - XXXXXXB ( R/W )
CAC
CA1
000212H
000213H
CA2
CA3
- - XXXXXXB ( R/W )
- - - XXXXXB ( R/W )
000214H
000215H
CA4
CA5
- - -XXXXXB ( R/W )
- - - - - XXXB ( R/W )
000216H
000217H
CA6
CA7
- - - - XXXXB ( R/W )
- XXXXXXXB ( R/W )
00021FH
( )
R/W
⎯
X
64
bit7
CAS
0 - - - - - - 0B ( R/W )
：アクセス
：リード / ライト可能
：未使用
：不定
DS07–16306–5
MB91150 シリーズ
15.I2C インタフェース
I2C インタフェースは , Inter IC BUS をサポートするシリアル I/O ポートで , I2C バス上のマスタ / スレーブデバイスとし
て動作します。
・I2C インタフェースの特長
I2C インタフェースを 1 チャネル内蔵しています。
以下に I2C インタフェースの特長を示します。
・ マスタ / スレーブ送受信
・ アービレーション機能
・ クロック同期化機能
・ スレーブアドレス / ゼネラルコールアドレス検出機能
・ 転送方向検出機能
・ スタートコンディションの繰り返し発生および検出機能
・ バスエラー検出機能
・レジスタ一覧
・バスコントロールレジスタ (IBCR)
アドレス
bit 15
bit 14
0000-0120H
bit 13
bit 12
bit 11
bit 10
bit 9
bit 8
初期値
00000000B
BER
BEIE
SCC
MSS
ACK
GCAA
INTE
INT
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
・バスステータスレジスタ (IBSR)
アドレス
bit 7
bit 6
0000-0121H
BB
RSC
bit 5
bit 4
bit 3
bit 2
bit 1
bit ?0
初期値
AL
LRB
TRX
AAS
GCA
FBT
00000000B
R
R
R
R
R
R
R
bit 14
bit 13
bit 12
bit 11
bit 10
bit 9
bit 8
初期値
⎯
A6
A5
A4
A3
A2
A1
A0
- XXXXXXXB
⎯
R/W
R/W
R/W
R/W
R/W
R/W
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
初期値
- - 0XXXXXB
R
・アドレスレジスタ (IADR)
アドレス
bit 15
0000-0122H
・クロックコントロールレジスタ (ICCR)
アドレス
bit 7
bit 6
R/W
⎯
⎯
EN
CS4
CS3
CS2
CS1
CS0
⎯
⎯
R/W
R/W
R/W
R/W
R/W
R/W
・データレジスタ (IDAR)
アドレス
bit 7
0000-0125H
D7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
初期値
D6
D5
D4
D3
D2
D1
D0
XXXXXXXXB
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
0000-0123H
R/W：リード / ライト可能
R ：リードオンリ
X ：不定
⎯ ：未使用
DS07–16306–5
65
MB91150 シリーズ
・ブロックダイヤグラム
ICCR
I2C イネーブル
EN
周辺クロック
クロック分周 1
5
6
7
8
ICCR
クロック選択 1
CS4
R
｜
バ
ス
CS3
クロック分周 2
CS2
2
4
8
16
32
64
128
256
Sync
CS1
CS0
クロック選択 2
シフトクロック
エッジ変化タイミング
IBSR
BB
シフトクロック発生
バスビジィ
リピートスタート
RSC
スタート・ストップ
コンディション検出
Last Bit
LRB
エラー
送/受
TRX
First Byte
FBT
アービトレーションロスト検出
AL
IBCR
SCL
BER
SDA
BEIE
割込み要求
IRQ
INTE
INT
IBCR
終了
スタート
SCC
マスタ
MSS
スタート・ストップ
コンディション検出
ACK 許可
ACK
GC-ACK 許可
GCAA
IDAR
IBSR
AAS
スレーブ
グローバルコール
GCA
スレーブアドレス
比較
IADR
66
DS07–16306–5
MB91150 シリーズ
16.フラッシュメモリ
MB91F155A は 510 Kbyte (4 Mbit) の容量で , 3 V 単一電源による全セクタ一括消去 , およびセクタ単位での消去と FRCPU によるハーフワード (16 bit) 単位での書込みが可能なフラッシュメモリを内蔵しています。
MB91F155A では , フラッシュメモリマクロと FR-CPU インタフェース回路の組み合わせにより , 以下の機能を実現しま
す。
・ CPU のプログラム / データ格納用メモリとして機能
ROM として使用する際は 32 bit バス幅でアクセス可能
CPU による読出し / 書込み / 消去 ( 自動プログラムアルゴリズム＊ ) が可能
・ 単体フラッシュメモリ製品の MBM29LV400C 相当の機能
ROM ライタによる読出し / 書込み / 消去 ( 自動プログラムアルゴリズム＊ ) が可能
ここでは , FR-CPU から本フラッシュメモリを使用する場合について記載しています。
ROM ライタから本フラッシュメモリを使用する場合の詳細につきましては , 別途 ROM ライタの取り扱い説明書を参照
ください。
＊：自動プログラムアルゴリズム＝ Embedded Algorithm
・ブロックダイヤグラム
立上りエッジ検出
RDY/BUSY
RESET
BYTE
フラッシュメモリ
OE
制御信号生成
WE
CE
INTE
RDYINT
RDY
WE
バス制御信号
割込み要求
FA18 - 0
アドレスバッファ
CA18 - 0
DI15 - 0
DO31 - 0
データバッファ
CD31 - 0
FR-C バス ( 命令 / データ )
DS07–16306–5
67
MB91150 シリーズ
・メモリマップ
フラッシュメモリのアドレスマッピングはフラッシュメモリモードとCPUモードでは異なります。以下に各モードでの
マッピングを示します。
・MB91F155A のフラッシュメモリモードでのメモリマップ
0FFFFFH
SA13
SA12
SA11
フラッシュ
メモリイメージ
SA10
SA9
SA8
SA7
07FFFFH
SA6
SA5
SA4
フラッシュメモリモード
SA3
SA2
010000H
SA1
SA0
( SAn : sector address n )
000000H
・MB91F155A の CPU モードでのメモリマップ
0FFFFFH
0FFFFFH
SA6
SA13
SA5
SA12
SA4
SA11
SA3
SA10
SA2
SA9
SA1
SA8
0F8000H
0F4000H
0F0000H
フラッシュメモリ領域
0E0000H
0C0000H
080800H
RAM 領域
2 K バイト
080000H
0A0000H
CPU モード
SA0
0007C0H
ステータスレジスタ
SA7
080800H
000000H
080000H
68
( SAn : sector address n )
DS07–16306–5
MB91150 シリーズ
・セクタアドレス表
セクタアドレス
アドレス範囲
対応ビット位置
セクタ容量
SA7
080802, 3H ∼ 09FFFE, FH (LSB 側 16 bit)
bit15 ∼ 0
64 Kbyte
SA8
0A0002, 3H ∼ 0BFFFE, FH (LSB 側 16 bit)
bit15 ∼ 0
64 Kbyte
SA9
0C0002, 3H ∼ 0DFFFE, FH (LSB 側 16 bit)
bit15 ∼ 0
64 Kbyte
SA10
0E0002, 3H ∼ 0EFFFE, FH (LSB 側 16 bit)
bit15 ∼ 0
32 Kbyte
SA11
0F0002, 3H ∼ 0F3FFE, FH (LSB 側 16 bit)
bit15 ∼ 0
8 Kbyte
SA12
0F4002, 3H ∼ 0F7FFE, FH (LSB 側 16 bit)
bit15 ∼ 0
8 Kbyte
SA13
0F8002, 3H ∼ 0FFFFE, FH (LSB 側 16 bit)
bit15 ∼ 0
16 Kbyte
SA0
080800, 1H ∼ 09FFFC, DH (MSB 側 16 bit)
bit31 ∼ 16
64 Kbyte
SA1
0A0000, 1H ∼ 0BFFFC, DH (MSB 側 16 bit)
bit31 ∼ 16
64 Kbyte
SA2
0C0000, 1H ∼ 0DFFFC, DH (MSB 側 16 bit)
bit31 ∼ 16
64 Kbyte
SA3
0E0000, 1H ∼ 0EFFFC, DH (MSB 側 16 bit)
bit31 ∼ 16
32 Kbyte
SA4
0F0000, 1H ∼ 0F3FFC, DH (MSB 側 16 bit)
bit31 ∼ 16
8 Kbyte
SA5
0F4000, 1H ∼ 0F7FFC, DH (MSB 側 16 bit)
bit31 ∼ 16
8 Kbyte
SA6
0F8000, 1H ∼ 0FFFFC, DH (MSB 側 16 bit)
bit31 ∼ 16
16 Kbyte
・レジスタ
FLCR：ステータスレジスタ (CPU モード )
フラッシュメモリの動作状態を示すレジスタです。
CPU に対する割込みの制御や , フラッシュメモリへの書込み制御を
行います。
CPU モードでのみアクセスすることが可能です。本レジスタは , リードモディファイライト系命令ではアクセスしない
でください。
0007C0H
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
INTE
RDYINT
WE
RDY
⎯
⎯
⎯
LPM
R/W
(0)
R/W
(0)
R/W
(0)
R
(X)
⎯
(X)
⎯
(X)
⎯
(X)
R/W
(0)
R/W：リード / ライト可能
R ：リードオンリ
X ：不定
⎯ ：未使用
FWTC：ウェイトレジスタ
CPU モードにおいて , フラッシュメモリのウェイト制御を行います。
また , フラッシュメモリの高速リード (33 MHz 動作 ) アクセスを行うための制御をします。
0007C4H
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
⎯
⎯
⎯
⎯
⎯
FACH
WTC1
WTC0
⎯
(⎯)
⎯
(⎯)
⎯
(⎯)
⎯
(⎯)
W
(0)
R/W
(0)
R/W
(0)
⎯
(⎯)
R/W：リード / ライト可能
W ：ライトオンリ
X ：不定
⎯ ：未使用
DS07–16306–5
69
MB91150 シリーズ
17.8 ビット D/A コンバータ
本ブロックは , 8 ビット分解能 , R-2R 方式の D/A コンバータです。D/A コンバータ 3 チャネル内蔵しており , D/A 制御レ
ジスタにてそれぞれ独立に出力制御を行うことができます。
D/A コンバータの端子は専用端子となっております。
・ブロックダイヤグラム
R − BUS
DA27 ∼ DA20
DA17 ∼ DA10
DAVC
DAVC
DAVC
DA27
DA17
DA07
DA20
DA10
DA00
DAE2
DAE1
スタンバイ制御
スタンバイ制御
DA 出力
ch. 2
70
DA07 ∼ DA00
DA 出力
ch. 1
DAE0
スタンバイ制御
DA 出力
ch. 0
DS07–16306–5
MB91150 シリーズ
・レジスタ一覧
bit
DADR0
00000E3H
bit
DADR1
00000E2H
bit
DADR2
00000E1H
bit
DACR0
00000DFH
bit
DACR1
00000DEH
bit
DACR2
00000DDH
7
6
5
4
3
2
1
0
DA07
DA06
DA05
DA04
DA03
DA02
DA01
DA00
15
14
13
12
11
10
9
8
DA17
DA16
DA15
DA14
DA13
DA12
DA11
DA10
23
22
21
20
19
18
17
16
DA27
DA26
DA25
DA24
DA23
DA22
DA21
DA20
7
6
5
4
3
2
1
0
⎯
⎯
⎯
⎯
⎯
⎯
⎯
DAE0
15
14
13
12
11
10
9
8
⎯
⎯
⎯
⎯
⎯
⎯
⎯
DAE1
23
22
21
20
19
18
17
16
⎯
⎯
⎯
⎯
⎯
⎯
⎯
DAE2
初期値
XXXXXXXXB ( R/W )
XXXXXXXXB ( R/W )
XXXXXXXXB ( R/W )
- - - - - - - 0B ( R/W )
- - - - - - - 0B ( R/W )
- - - - - - - 0B ( R/W )
( ) ：アクセス
R/W ：リード / ライト可能
X
：不定
⎯ ：未使用
DS07–16306–5
71
MB91150 シリーズ
18.8/16 ビットアップダウンカウンタ / タイマ
本ブロックは , イベント入力端子 6 本 , 8 ビットアップ / ダウンカウンタ× 2 本 , 8 ビットリロード / コンペアレジスタ×
2 本とそれらの制御回路から構成されるアップダウンカウンタ / タイマです。
以下に本モジュールの特長を挙げます。
・ 8 ビットカウントレジスタにより , (0) d ∼ (256) d の範囲でカウント可能
(16 ビット× 1 動作モードでは (0) d ∼ (65535) d の範囲でカウント可能 )
・ カウントクロックの選択による 4 種のカウントモード
・ タイマモード時には , カウントクロックとして内部クロック 2 種類を選択可能
・ アップ / ダウンカウントモード時には , 外部端子入力信号の検出エッジを選択可能
・ 位相差カウントモードは , モータ等のエンコーダのカウントに適し , エンコーダの A 相 , B 相 , Z 相出力をそれぞれ入
力することで , 高精度で回転角度 , 回転数等のカウントを容易に行うことが可能
・ ZIN 端子は , 2 種の機能を選択可能 ( 全てのモードで有効 )
・ コンペア機能およびリロード機能を有し , それぞれの機能のみ、または組み合わせた使用が可能。両機能を組み合わせ
た使用により , 任意幅でのアップダウンカウントを行う事が可能
・ カウント方向フラグにより , 直前のカウント方向を識別可能
・ コンペア一致時 , リロード ( アンダフロー) 時またはオーバフロー時 , およびカウント方向が変わった場合の割込みの
発生を , それぞれ個別に制御可能
72
DS07–16306–5
MB91150 シリーズ
・ブロックダイヤグラム
・8/16 ビットアップダウンカウンタ / タイマ (ch.0)
データバス
8 bit
CGE1
CGE0
RCR0
( リロード / コンペアレジスタ 0)
C/GS
RCUT
リロード制御
UCRE
RLDE
エッジ / レベル検出
ZIN0
カウンタ
クリア
UDCC
8 bit
UDCR0
( アップ / ダウンカウントレジスタ 0)
Carry
CES1
CES0
CMS1
CMS0
UDFF
CITE
OVFF
UDIE
カウントクロック
AIN0
BIN0
CMPF
アップダウンカウント
クロック選択
プリスケーラ
UDF1
UDF0
CDCF
CFIE
CSTR
割込み出力
CLKS
DS07–16306–5
73
MB91150 シリーズ
・8/16 ビットアップダウンカウンタ / タイマ (ch.1)
データバス
8 bit
CGE1
ZIN1
CGE0
RCR1
( リロード / コンペアレジスタ 1)
C/GS
RCUT
リロード制御
UCRE
RLDE
エッジ / レベル検出
カウンタ
クリア
UDCC
8 bit
UDCR1
( アップ / ダウンカウントレジスタ 1)
CMPF
UDFF
CMS1
CMS0
CES1
CES0
OVFF
M16E
CITE
UDIE
Carry
カウントクロック
AIN1
BIN1
アップダウンカウント
クロック選択
プリスケーラ
UDF1
UDF0
CDCF
CFIE
CSTR
割込み出力
CLKS
74
DS07–16306–5
MB91150 シリーズ
・レジスタ一覧
bit
7
6
5
4
アドレス：00005FH
3
2
1
0
00000000B
UDCR0
bit
15
14
13
12
アドレス：00005EH
11
10
9
8
bit
7
6
5
4
3
2
1
0
bit
15
14
13
12
アドレス：00005CH
11
10
9
8
bit
7
6
5
4
アドレス：000063H
3
2
1
0
7
6
5
4
アドレス：000067H
3
2
1
0
7
6
5
4
アドレス：000061H
3
2
1
0
7
6
5
4
アドレス：000065H
3
2
1
0
15
14
13
12
アドレス：000060H
11
10
9
8
アドレス：000064H
15
14
13
12
11
CCRH1
初期値
初期値
00000000B
CCRH0
bit
初期値
-000X000B (R/W, W)
CCRL1
bit
初期値
-000X000B (R/W, W)
CCRL0
bit
初期値
00000000B (R/W, R)
CSR1
bit
(W)
00000000B (R/W, R)
CSR0
bit
(W)
初期値
00000000B
RCR1
(R)
初期値
00000000B
RCR0
(R)
初期値
00000000B
UDCR1
アドレス：00005DH
初期値
10
9
8
(R/W)
初期値
-0000000B
(R/W)
( ) ：アクセス
R/W：リード / ライト可能
R ：リードオンリ
W ：ライトオンリ
X ：不定
⎯ ：未使用
DS07–16306–5
75
MB91150 シリーズ
19.周辺 STOP 制御
本機能により使用しないリソースのクロックを停止させ , より低消費電力化が可能となります。
・レジスタ一覧
アドレス
bit7
bit0
初期値
000090H
STPR0
0000 - - - - B ( R/W )
000091H
STPR1
00000000B ( R/W )
000092H
STPR2
000000 - - B ( R/W )
( ) ：アクセス
R/W：リード / ライト可能
⎯ ：未使用
76
DS07–16306–5
MB91150 シリーズ
■ 電気的特性
1. 絶対最大定格
(VSS ＝ AVSS ＝ 0.0 V)
項 目
記 号
定 格 値
単 位
備 考
最 小
最 大
VCC
VSS − 0.3
VSS ＋ 3.6
V
アナログ電源電圧
AVCC
VSS − 0.3
VSS ＋ 3.6
V
＊1
アナログ基準電圧
AVRH
VSS − 0.3
VSS ＋ 3.6
V
＊1
入力電圧
VI
VSS − 0.3
VCC ＋ 0.3
V
入力電圧
( オープンドレインポート J)
VI2
VSS − 0.3
VSS ＋ 5.5
V
アナログ端子入力電圧
VIA
VSS − 0.3
AVCC ＋ 0.3
V
出力電圧
VO
VSS − 0.3
VCC ＋ 0.3
V
“L” レベル最大出力電流
IOL
⎯
10
mA
＊2
“L” レベル平均出力電流
IOLAV
⎯
4
mA
＊3
“L” レベル最大総出力電流
ΣIOL
⎯
100
mA
“L” レベル平均総出力電流
ΣIOLAV
⎯
50
mA
＊4
“H” レベル最大出力電流
IOH
⎯
− 10
mA
＊2
“H” レベル平均出力電流
IOHAV
⎯
−4
mA
＊3
“H” レベル最大総出力電流
ΣIOH
⎯
− 50
mA
“H” レベル平均総出力電流
ΣIOHAV
⎯
− 20
mA
PD
⎯
500
mW
動作温度
TA
0
＋ 70
°C
保存温度
Tstg
− 55
＋ 150
°C
電源電圧
消費電力
＊4
＊ 1：電源投入時など VCC ＋ 0.3 V を超えないよう注意してください。
また , 電源投入時など AVCC が VCC を超えないよう注意してください。
＊ 2：最大出力電流は , 該当する端子一本のピーク値を規定します。
＊ 3：平均出力電流は , 該当する端子一本に流れる電流の 100 ms の期間内での平均電流を規定します。
＊ 4：平均総出力電流は , 該当する端子全てに流れる電流の 100 ms の期間内での平均電流を規定します。
＜注意事項＞ 絶対最大定格を超えるストレス ( 電圧 , 電流 , 温度など ) の印加は , 半導体デバイスを破壊する可能性があ
ります。したがって , 定格を一項目でも超えることのないようご注意ください。
2. 推奨動作条件
(VSS ＝ AVSS ＝ 0.0 V)
項 目
電源電圧
記 号
VCC
規 格 値
最 小
最 大
3.15
3.6
2.0
3.6
単位
V
アナログ電源電圧
AVCC
VSS ＋ 3.15
VSS ＋ 3.6
V
アナログ基準電圧 ( 高電位側 )
AVRH
AVCC − 0.3
AVCC
V
アナログ基準電圧 ( 低電位側 )
AVRL
AVSS
AVSS ＋ 0.3
V
TA
0
＋ 70
°C
動作温度
備 考
通常動作時
ストップ時 RAM 状態保持
＜注意事項＞ 推奨動作条件は , 半導体デバイスの正常な動作を保証する条件です。電気的特性の規格値は , すべてこの条
件の範囲内で保証されます。常に推奨動作条件下で使用してください。この条件を超えて使用すると , 信頼
性に悪影響を及ぼすことがあります。
データシートに記載されていない項目 , 使用条件 , 論理の組合せでの使用は , 保証していません。記載され
ている以外の条件での使用をお考えの場合は , 必ず事前に営業部門までご相談ください。
DS07–16306–5
77
MB91150 シリーズ
3. 直流特性
(VCC ＝ 3.15 V ∼ 3.6 V, VSS ＝ AVSS ＝ 0 V, TA ＝ 0 °C ∼＋ 70 °C)
項 目
記号
端 子
条 件
VIH
ヒステリシス入力
端子＊を除く入力
VIHS
規 格 値
単位
備 考
最 小
標 準
最 大
⎯
0.65 ×
VCC
⎯
VCC ＋ 0.3
V
ヒステリシス入力
端子＊
⎯
0.8 × VCC
⎯
VCC ＋ 0.3
V
VIL
ヒステリシス入力
端子＊を除く入力
⎯
VSS − 0.3
⎯
0.25 ×
VCC
V
VILS
ヒステリシス入力
端子＊
⎯
VSS − 0.3
⎯
0.2 × VCC
V
“H” レベル
出力電圧
VOH
ポート J を除く
VCC ＝ 3.15 V,
IOH ＝ 4.0 mA
VCC − 0.5
⎯
⎯
V
“L” レベル
出力電圧
VOL
ポート J を除く
VCC ＝ 3.15 V,
IOL ＝ 4.0 mA
⎯
⎯
0.4
V
入力リーク
電流
ILI
VCC ＝ 3.6 V,
VSS ＜ VI ＜ VCC
⎯
⎯
±5
µA
VCC ＝ 3.15 V,
IOL ＝ 15 mA
⎯
⎯
0.4
V
オープンドレイン
⎯
VCC − 0.3
⎯
VSS ＋ 5.0
V
オープンドレイン
⎯
⎯
50
⎯
kΩ
“H” レベル
入力電圧
“L” レベル
入力電圧
“L” レベル
出力電圧
出力印加
電圧
プルアップ
抵抗値
電源電流
入力容量
⎯
VOL2 ポート J
VD
ポート J
RPULL RST, プルアップ
端子
ICC
VCC
VCC ＝ 3.3 V,
33 MHz
⎯
85
120
mA
外バスアクセス有り
ICCS
VCC
VCC ＝ 3.3 V,
33 MHz
⎯
60
100
mA
Sleep 時
ICCH
VCC
VCC ＝ 3.3 V,
TA ＝＋ 25 °C
⎯
15
150
µA
STOP 時
カレンダ未使用
(32 kHz 停止 ) 時
CIN
VCC, VSS, AVCC,
AVSS, AVRH 以外
⎯
10
⎯
pF
⎯
＊：「■入出力回路形式」参照
78
DS07–16306–5
MB91150 シリーズ
4. フラッシュメモリ書込み／消去特性
項
目
規 格 値
最 小
標 準
最 大
セクタ消去時間
⎯
1＊
15 ＊
ハーフワード書込み時間
⎯
チップ書込み時間
⎯
消去 / 書込みサイクル
10000
備 考
s
内部でのイレーズ前書込み時間は除く
µs
システムレベルのオーバヘッド時間は除く
⎯
s
システムレベルのオーバヘッド時間は除く
⎯
cycle
16
＊
3600
2.1
＊
⎯
単位
＊
＊：TA ＝＋ 25 °C, VCC ＝ 3.3 V
DS07–16306–5
79
MB91150 シリーズ
5. 交流特性
(1) クロック・タイミング規格
(VCC ＝ 3.15 V ∼ 3.6 V, VSS ＝ AVSS ＝ 0 V, TA ＝ 0 °C ∼＋ 70 °C)
項
目
記号
端子
条 件
規 格 値
最 小
単位
最 大
クロック周波数
( 高速・自励発振 )
自励発振可能範囲
クロック周波数
( 高速・PLL 使用 )
fC
クロック周波数
( カレンダマクロ用 )
fCA
X0A, X1A
クロック・サイクルタイム
tC
X0, X1
PWH
入力クロックパルス幅
PWL
入力クロック立ち上がり
tcr
入力クロック立ち下がり
tcf
内部動作
クロック・サイクル
タイム
CPU 系
fCP
バス系
fCPB
周辺系
fCPP
CPU 系
tCP
バス系
tCPB
周辺系
10
16.5
10
18
MHz 自励発振および外部
クロック入力におけ
る PLL 使用可能範囲
X0, X1
クロック周波数
( 高速・1/2 分周入力 )
内部動作
クロック周波数
備 考
⎯
32
X0, X1
X0, X1
⎯
Wait 制御部
で 1Wait
設定あり
⎯
tCPP
MHz
外部クロック入力可
能範囲
kHz
自励発振および外部
クロック
55.6
100
ns
25
⎯
ns
15
⎯
ns
⎯
8
ns
0.625 ＊ 3
33
0.625 ＊ 3
25 ＊ 2
0.625 ＊ 3
33
1
33
30.3
1600 ＊ 3
40 ＊ 2
1600 ＊ 3
30.3
1600 ＊ 3
30.3
1000
MHz
(tcr ＋ tcf)
アナログ部を除く＊ 1
アナログ部＊ 1
ns
アナログ部を除く＊ 1
アナログ部＊ 1
＊ 1：対象となるアナログ部は , A/D です。
＊ 2：外バスの動作周波数は , 25 MHz までです。
＊ 3：X0 にクロック周波数の最小値 10 MHz を入力して , 発振回路の 1/2 分周かつギア 1/8 を使用した場合の値です。
tC
PWH
PWL
tcf
80
tcr
DS07–16306–5
MB91150 シリーズ
VCC
電源電圧 (V)
動作保証範囲
3.6
fCPP
3.15
fCP
0.625 M
33 M
周波数 (Hz)
X0 入力と , GCR ( ギア制御レジスタ ) の CHC/CCK1/CCK0 ビットの設定による内部クロックとの関係は以下のように
なります。
X0 入力
源発振× 1
(GCR の CHC ビット：0 設定 )
(a) ギア× 1
内部クロック
CCK1, CCK0：00
(b) ギア× 1/2 内部クロック
CCK1, CCK0：01
tCYC
tCYC
tCYC
(c) ギア× 1/4 内部クロック
CCK1, CCK0：10
tCYC
(d) ギア× 1/8 内部クロック
CCK1, CCK0：11
源発振× 1/2
(GCR の CHC ビット：1 設定 )
(a) ギア× 1
内部クロック
CCK1, CCK0：00
(b) ギア× 1/2 内部クロック
CCK1, CCK0：01
(c) ギア× 1/4 内部クロック
CCK1, CCK0：10
(d) ギア× 1/8 内部クロック
CCK1, CCK0：11
DS07–16306–5
tCYC
tCYC
tCYC
tCYC
81
MB91150 シリーズ
(2) クロック出力タイミング
(VCC ＝ 3.15 V ∼ 3.6 V, VSS ＝ AVSS ＝ 0 V, TA ＝ 0 °C ∼＋ 70 °C)
項
目
サイクル時間
記号
端子
tCYC
CLK
CLK ↑→ CLK ↓
tCHCL
CLK
CLK ↓→ CLK ↑
tCLCH
CLK
規 格 値
条 件
最 小
最 大
tCP
⎯
単位
ns
tCPB
備 考
*1
ダブラ使用時
tCYC/2 − 10
tCYC/2 ＋ 10
ns
*2
tCYC/2 − 10
tCYC/2 ＋ 10
ns
*3
tCYC
tCHCL
tCLCH
VOH
VOH
VOL
CLK
＊ 1：tCYC はギア周期を含む 1 クロックサイクルの周波数です。
CPU が 25 MHz 以上のときはダブラを使用します。
＊ 2：本規格はギア周期× 1 の場合です。
ギア周期 1/2, 1/4, 1/8 を設定した場合には , 下記の計算式の n にそれぞれ 1/2, 1/4, 1/8 を代入して計算してください。
・最小：(1 − n/2) × tCYC − 10
・最大：(1 − n/2) × tCYC ＋ 10
ダブラ使用時にはギア周期× 1 としてください。
＊ 3：本規格はギア周期× 1 の場合です。
ギア周期 1/2, 1/4, 1/8 を設定した場合には , 下記の計算式の n にそれぞれ 1/2, 1/4, 1/8 を代入して計算してください。
・最小：n/2 × tCYC − 10
・最大：n/2 × tCYC ＋ 10
ダブラ使用時にはギア周期× 1 としてください。
82
DS07–16306–5
MB91150 シリーズ
(3) リセット入力規格
(VCC ＝ 3.15 V ∼ 3.6 V, VSS ＝ AVSS ＝ 0 V, TA ＝ 0 °C ∼＋ 70 °C)
項
目
リセット入力時間
記号
端子
条 件
tRSTL
RST
⎯
規 格 値
最 小
最 大
tCP × 5
⎯
単位
備 考
ns
tRSTL
RST
0.2 VCC
(4) パワーオンリセット
(VCC ＝ 3.15 V ∼ 3.6 V, VSS ＝ AVSS ＝ 0 V, TA ＝ 0 °C ∼＋ 70 °C)
項
目
電源立上り時間
記号
端子
fR
電源遮断時間
VCC
条 件
⎯
tOFF
tR
VCC
規 格 値
単位
最 小
最 大
⎯
20
ms
2
⎯
ms
備 考
電源立上げ前は
VCC ＜ 0.2 V
tOFF
0.9 × VCC
0.2 V
電源電圧を急激に変化させるとパワーオンリセットが起動される場合があります。
動作中に電源電圧を変化させる場合は , 電圧の変動をおさえて滑らかに立ち上げることを推奨致します。
VCC
RAM データ保持
立上りの傾きを , 50 mV/ms 以下に
することを推奨します。
VSS
VCC
RST
tRSTL
DS07–16306–5
電源投入時には必ず RST 端子を L レベル状態
で開始し , 電源 VCC レベル後 tRSTL 分の時間を
確保して H レベルにしてください。
83
MB91150 シリーズ
(5) シリアル I/O (ch.0 ∼ ch.4)
(VCC ＝ 3.15 V ∼ 3.6 V, VSS ＝ AVSS ＝ 0 V, TA ＝ 0 °C ∼＋ 70 °C)
項
目
記号
端子
シリアル・クロック・サイクルタイム
tSCYC
⎯
SCK ↓→ SO 遅延時間
tSLOV
⎯
有効 SI → SCK ↑
tIVSH
⎯
SCK ↑→有効 SI ホールド時間
tSHIX
シリアル・クロック
H パルス幅
条 件
規 格 値
単位
最 小
最 大
8 tCPP
⎯
ns
− 10
50
ns
50
⎯
ns
⎯
50
⎯
ns
tSHSL
⎯
4 tCPP − 10
⎯
ns
シリアル・クロック
L パルス幅
tSLSH
⎯
4 tCPP − 10
⎯
ns
SCK ↓→ SO 遅延時間
tSLOV
⎯
0
50
ns
有効 SI → SCK ↑
tIVSH
⎯
50
⎯
ns
SCK ↑→有効 SI ホールド時間
tSHIX
⎯
50
⎯
ns
シリアルビジー期間
tBUSY
⎯
⎯
6 tCPP
ns
SCS ↓→ SCK, SO 遅延時間
tCLZO
⎯
⎯
50
ns
SCS ↓→ SCK 入力マスク時間
tCLSL
⎯
⎯
3 tCPP
ns
SCS ↑→ SCK, SO Hi-Z 時間
tCHOZ
⎯
50
⎯
ns
内部クロック
外部クロック
備 考
・内部シフト・クロック・モード
tSCYC
SCK
tSLOV
SO
SI
tSHIX
tIVSH
・外部シフト・クロック・モード
tCLZO
tSLSH
tSHSL
tBUSY
tCHOZ
SCK
tSLOV
SO
SI
tIVSH
tSHIX
SCS
tCLSL
84
DS07–16306–5
MB91150 シリーズ
(6) インプットキャプチャ入力 , アップダウンタイマ入力 , PPG タイマ入力 , 外部割込み入力タイミング
(VCC ＝ 3.15 V ∼ 3.6 V, VSS ＝ AVSS ＝ 0 V, Ta ＝ 0 °C ∼＋ 70 °C)
項目
記号
tTIWH
tTIWL
入力パルス幅
端子名
規格値
条件
IN0 ∼ IN3,
AIN0, AIN1,
BIN0, BIN1,
ZIN0, ZIN1,
単位
備考
最小
最大
2 tCPP
⎯
ns
*1
3 tCPP
⎯
ns
*1
1.0
⎯
µs
*2
⎯
TRG0 ∼ TRG5
INT0 ∼ INT15
＊ 1：tCPPは, 周辺系クロックのサイクル時間です(ストップ時は除く)。
「(1) クロックタイミング規格」を参照してください。
＊ 2：ストップ時
IN0 ∼ IN3,
AIN0, AIN1,
BIN0, BIN1,
ZIN0, ZIN1,
TRG0 ∼ TRG5,
INT0 ∼ INT15
tTIWL
tTIWH
(7) トリガ系入力タイミング
(VCC ＝ 3.15 V ∼ 3.6 V, VSS ＝ AVSS ＝ 0 V, Ta ＝ 0 °C ∼＋ 70 °C)
項目
A/D 起動トリガ入力時間
記号
端子名
条件
tATGX
ATG
⎯
規格値
最小
最大
5 tCPP
⎯
単位
ns
（注意事項）tCPP は , 周辺系クロックのサイクル時間です。「(1) クロックタイミング規格」を参照してください。
tATGX
ATG
DS07–16306–5
85
MB91150 シリーズ
(8) 外部バス測定条件
特に規定のない項目については , 以下の条件が適用されます。
・交流規格測定条件
VCC：3.3 V
VCC
入力
出力
VIH
VOH
VIL
VOL
0V
VIH
2.4 V
VOH
1/2VCC
VIL
0.8 V
VOL
1/2VCC
( 入力の rise/fall time は 10 ns 以下 )
・負荷条件
出力端子
C = 50 pF
( VCC : 3.3 V )
86
DS07–16306–5
MB91150 シリーズ
(9) 通常バスアクセス リード / ライト動作
(VCC ＝ 3.15 V ∼ 3.6 V, VSS ＝ AVSS ＝ 0 V, TA ＝ 0 °C ∼＋ 70 °C)
項
目
記号
端子
CS0 ∼ CS3 遅延時間
tCHCSL
CS0 ∼ CS3 遅延時間
tCHCSH
アドレス遅延時間
tCHAV
データ遅延時間
tCHDV
RD 遅延時間
tCLRL
RD 遅延時間
tCLRH
WR0, WR1 遅延時間
tCLWL
WR0, WR1 遅延時間
tCLWH
有効アドレス→
有効データ入力時間
tAVDV
RD ↓→有効データ入力時間
tRLDV
データセットアップ→
RD ↑時間
tDSRH
RD ↑→データホールド時間
tRHDX
条 件
規 格 値
単位
備 考
最 小
最 大
CLK
⎯
15
ns
CS0 ∼ CS3
⎯
15
ns
CLK
⎯
15
ns
⎯
15
ns
⎯
10
ns
⎯
10
ns
CLK
WR0, WR1
⎯
10
ns
⎯
10
ns
A23 ∼ A00
D31 ∼ D16
⎯
3/2×
tCYC − 40
ns
＊ 1, ＊ 2
⎯
tCYC − 25
ns
＊1
25
⎯
ns
0
⎯
ns
A23 ∼ A00
CLK
D31 ∼ D16
CLK
RD
RD
D31 ∼ D16
⎯
＊ 1：自動ウェイト挿入や RDY 入力でバスを伸ばしている場合には , (tCYC ×延ばしたサイクル数 ) の時間を本規格に追
加してください。
＊ 2：本規格は ( ギア周期× 1) の場合の値です。
ギア周期 1/2, 1/4, 1/8 を設定した場合には , 下記計算式の n にそれぞれ 1/2, 1/4, 1/8 を代入して計算してください。
計算式：(2 − n / 2) × tCYC − 40
DS07–16306–5
87
MB91150 シリーズ
tCYC
BA1
BA2
VOH
VOH
VOL
CLK
VOH
VOL
tCHCSH
tCHCSL
VOH
CS0 ~ CS3
VOL
tCHAV
VOH
VOL
A23 ~ A00
tCLRL
tCLRH
VOH
RD
VOL
tRLDV
tRHDX
tAVDV
tDSRH
VIH
VIL
D31 ~ D16
tCLWL
リード
VIH
VIL
tCLWH
VOH
WR0 , WR1
VOL
tCHDV
D31 ~ D16
88
VOH
VOL
ライト
DS07–16306–5
MB91150 シリーズ
(10) レディ入力タイミング
(VCC ＝ 3.15 V ∼ 3.6 V, VSS ＝ AVSS ＝ 0 V, TA ＝ 0 °C ∼＋ 70 °C)
項
目
RDY セットアップ時間→ CLK ↓
CLK ↓→ RDY ホールド時間
記号
端子
tRDYS
RDY
CLK
tRDYH
条 件
規 格 値
単位
最 小
最 大
20
⎯
ns
0
⎯
ns
備 考
⎯
RDY
CLK
tCYC
CLK
VOH
VOH
VOL
VOL
tRDYS tRDYH
RDY
ウェイトを
かける時
VIL
RDY
ウェイトを
かけない時
VIH
DS07–16306–5
tRDYS tRDYH
VIH
VIL
VIL
VIH
VIH
VIL
89
MB91150 シリーズ
(11) ホールドタイミング
(VCC ＝ 3.15 V ∼ 3.6 V, VSS ＝ AVSS ＝ 0 V, TA ＝ 0 °C ∼＋ 70 °C)
項
目
記号
端子
BGRNT 遅延時間
tCHBGL
BGRNT 遅延時間
tCHBGH
CLK
BGRNT
端子フローティング
→ BGRNT ↓時間
tXHAL
BGRNT ↑
→端子有効時間
tHAHV
条 件
⎯
規 格 値
単位
最 小
最 大
⎯
10
ns
⎯
10
ns
tCYC − 10
tCYC ＋ 10
ns
tCYC − 10
tCYC ＋ 10
ns
備 考
BGRNT
（注意事項）BRQ が取り込まれてから , BGRNT が変化するまで 1 サイクル以上あります。
tcyc
CLK
VOH
VOH
VOH
BRQ
tCHBGL
tCHBGH
VOH
BGRNT
VOL
tXHAL
各端子
90
tHAHV
ハイインピーダンス
DS07–16306–5
MB91150 シリーズ
(12) DMA コントローラタイミング
(VCC ＝ 3.15 V ∼ 3.6 V, VSS ＝ AVSS ＝ 0 V, TA ＝ 0 °C ∼＋ 70 °C)
項
目
記号
端子
DREQ 入力パルス幅
tDRWH
DACK 遅延時間
( 通常バス )
( 通常 DRAM)
DEOP 遅延時間
( 通常バス )
( 通常 DRAM)
単位
最 大
DREQ0 ∼ DREQ2
2 tCYC
⎯
ns
tCLDL
CLK
⎯
6
ns
tCLDH
DACK0 ∼ DACK2
⎯
6
ns
CLK
⎯
6
ns
⎯
6
ns
CLK
⎯
n / 2 × tCYC
ns
tCHDH
DACK0 ∼ DACK2
⎯
6
ns
tCHEL
CLK
⎯
n / 2 × tCYC
ns
tCHEH
DEOP0 ∼ DEOP2
⎯
6
ns
tCLEH
DEOP0 ∼ DEOP2
tCHDL
DEOP 遅延時間
(Single DRAM)
(Hyper DRAM)
規 格 値
最 小
tCLEL
DACK 遅延時間
(Single DRAM)
(Hyper DRAM)
条 件
⎯
備 考
tcyc
VOH
VOH
CLK
VOL
VOL
tCLDH
tCLEH
tCLDL
tCLEL
DACK0 - DACK2
DEOP0 - DEOP2
VOH
( 通常バス )
( 通常 DRAM)
VOL
tCHDH
DACK0 - DACK2
DEOP0 - DEOP2
( Single DRAM )
( Hyper DRAM )
tCHDL
VOH
VOL
tCHEL
tDRWH
VIH
VIH
DREQ0 - DREQ2
DS07–16306–5
91
MB91150 シリーズ
6. A/D 変換部電気的特性
(VCC ＝ 3.15 V ∼ 3.6 V, VSS ＝ AVSS ＝ 0 V, TA ＝ 0 °C ∼＋ 70 °C)
項 目
記号
端子名
分解能
⎯
⎯
変換時間
⎯
⎯
総合誤差
⎯
⎯
条件
⎯
AVCC ＝ 3.3 V,
AVRH ＝ 3.3 V
直線性誤差
⎯
⎯
微分直線性誤差
⎯
⎯
ゼロトランジション
電圧
VOT
AN0 ∼
AN7
フルスケール
トランジション電圧
VFST
AN0 ∼
AN7
アナログ入力電流
IAIN
AN0 ∼
AN7
アナログ入力電圧
VAIN
AN0 ∼
AN7
基準電圧
AVRH
AVRH
⎯
AVCC
AVCC ＝ 3.3 V
AVRH
AVCC ＝ 3.3 V,
AVRH ＝ 3.3 V
AN0 ∼
AN7
⎯
電源電流
基準電圧
供給電流
変換動作時
IA
変換停止時
IAH
変換動作時
IR
変換停止時
IRH
チャネル間バラツキ
⎯
AVCC ＝ 3.3 V,
AVRH ＝ 3.3 V
規 格 値
単位
最 小
標 準
最 大
⎯
⎯
10
Bit
5.1
⎯
⎯
µs
⎯
⎯
± 4.0
LSB
⎯
⎯
± 3.5
LSB
⎯
⎯
± 2.0
LSB
AVSS −
1.5 LSB
AVSS ＋
0.5 LSB
AVSS ＋
2.5 LSB
V
AVRH −
5.5 LSB
AVRH −
1.5 LSB
AVRH ＋
0.5 LSB
V
⎯
0.1
10
µA
AVSS
⎯
AVRH
V
⎯
⎯
AVCC
V
⎯
3.0
5.0
mA
⎯
⎯
5.0
µA
⎯
2.0
3.0
mA
⎯
⎯
10
µA
⎯
⎯
4
LSB
備考
⎯
（注意事項）
・ ｜ AVRH − AVSS ｜が小さくなるに従って , 相対的に誤差は大きくなります。
・ アナログ入力の外部回路の出力インピーダンスは , 以下の様な条件で使用してください。
外部回路の出力インピーダンス≦ 2 (kΩ)
外部回路の出力インピーダンスが高すぎる場合 , アナログ電圧のサンプリング期間が不足する場合があります。
( サンプリング期間＝ 1.4 µs：＠ 33 MHz 時 )
92
DS07–16306–5
MB91150 シリーズ
・A/D コンバータの用語の定義
・分解能
： A/D 変換器により識別可能なアナログ変化。
・直線性誤差
： ゼロトランジション点 (00 0000 0000 ←→ 00 0000 0001) と
フルスケールトランジション点 (11 1111 1110 ←→ 11 1111 1111) とを結んだ直線と実際の変換特性
との偏差
・微分直線性誤差 ： 出力コードを 1 LSB 変化させるのに必要な入力電圧の理想値からの偏差。
・総合誤差
： 実際の値と理想値との差を言い , ゼロトランジション誤差 / フルスケールトランジション誤差 / 直
線性誤差を含む誤差。
総合誤差
3FF
1.5 LSB'
3FE
デジタル出力
3FD
実際の変換特性
{1 LSB' ( N − 1 ) + 0.5 LSB'}
004
VNT
( 実測値 )
実際の変換特性
003
002
理想特性
001
0.5 LSB'
AVSS
1 LSB' ( 理想値 ) ＝
VOT' ( 理想値 ) ＝
アナログ入力
AVRH − AVSS ［V］
デジタル出力 N の総合誤差＝
1024
AVRH
VNT − {1 LSB' × (N − 1) ＋ 0.5 LSB’}
1 LSB'
AVSS ＋ 0.5 LSB’ ［V］
VFST' ( 理想値 ) ＝ AVRH − 1.5 LSB’［V］ VNT：デジタル出力が (N ＋ 1) から N に遷移する電圧
（続く）
DS07–16306–5
93
MB91150 シリーズ
（続き）
直線性誤差
微分直線性誤差
3FF
実際の変換特性
実際の変換特性
N+1
3FE
デジタル出力
3FD
VFST
( 実測値 )
004
VNT
( 実測値 )
003
理想特性
デジタル出力
{1 LSB ( N − 1 ) + VOT}
N
N−1
VFST
( 実測値 )
実際の変換特性
002
VNT
( 実測値 )
理想特性
001
実際の変換特性
N−2
VOT ( 実測値 )
AVSS
アナログ入力
デジタル出力 N の
直線性誤差 ＝
VNT − {1 LSB × (N − 1) ＋ VOT}
1 LSB
[LSB]
デジタル出力 N の
微分直線性誤差 ＝
V (N ＋ 1) T − VNT
1 LSB
[LSB]
1 LSB ＝
VFST − VOT
1022
アナログ入力
AVSS
AVRH
−1
AVRH
[V]
VOT：デジタル出力が (000) H から (001) H に遷移する電圧
VFST：デジタル出力が (3FE) H から (3FF) H に遷移する電圧
7. D/A 変換部電気的特性
(VCC ＝ 3.15 V ∼ 3.6 V, VSS ＝ AVSS ＝ 0 V, TA ＝ 0 °C ∼＋ 70 °C)
項 目
記号
端子
条 件
分解能
⎯
⎯
微分直線性誤差
⎯
変換時間
アナログ出力インピーダンス
規 格 値
単位
最 小
標 準
最 大
⎯
⎯
⎯
8
Bit
⎯
⎯
⎯
⎯
1
LSB
⎯
⎯
⎯
⎯
⎯
20
µs
⎯
⎯
⎯
⎯
29
⎯
kΩ
備考
＊
＊：CL ＝ 20 pF
94
DS07–16306–5
MB91150 シリーズ
■ 特性例
(1) “H” レベル出力電圧
(2) “L” レベル出力電圧
“H” 出力電圧−電源電圧
“L” 出力電圧−電源電圧
400
5
350
300
3
VOL [mV]
VOH [V]
4
2
250
200
150
100
1
50
0
2.8 3.0 3.2 3.4 3.6 3.8 4.0 4.2
VCC [V]
(3) “L” レベル出力電圧 ( オープンドレイン )
0
2.8
70
300
60
250
50
R [kΩ]
VOL [mV]
80
350
200
150
100
20
50
10
DS07–16306–5
3.4 3.6
VCC [V]
3.8
4.0
3.8
4.0
4.2
40
30
3.2
3.4 3.6
VCC [V]
プルアップ抵抗−電源電圧
400
3.0
3.2
(4) プルアップ抵抗
“L” 出力電圧 ( オープンドレイン ) −電源電圧
0
2.8
3.0
4.2
0
2.8 3.0 3.2 3.4 3.6 3.8 4.0 4.2
VCC [V]
95
MB91150 シリーズ
(5) 電源電流
(6) スリープ時の電源電流
電源電流−電圧
電源電流 ( スリープ時 ) −電圧
120
80
ICCS [mA]
ICC [mA]
100
60
40
MB91154
MB91155
MB91F155A
20
0
2.8
3.0
3.2
3.4
3.6
3.8
100
90
80
70
60
50
40
30
20
10
0
2.8
MB91154
MB91155
MB91F155A
3.0
VCC [V]
(7) ストップ時の電源電流
3.8
A/D 変換部 電源電流−電源電圧
120
5
100
4
80
IA [mA]
ICCH [µA]
3.6
(8) A/D 変換部 電源電流
電源電流 ( ストップ時 ) −電圧
60
3
2
40
1
20
0
2.8
3.0
3.2
3.4
VCC [V]
3.6
0
2.8
3.8
(9) A/D 変換部 基準電圧供給電流 (33 MHz)
A/D 変換部 基準電圧供給電流−電圧
3.0
3.2
3.4
VCC [V]
3.6
3.8
(10) 1 ch 当りの D/A 変換部 電源電流 (33 MHz)
1 ch 当りの D/A 変換部 電源電流−電源電圧
2.0
1.0
0.8
IADA [mA]
1.5
IR [mA]
3.2
3.4
VCC [V]
1.0
0.6
0.4
0.5
0.2
0.0
2.8
96
3.0
3.2
3.4
VCC [V]
3.6
3.8
0.0
2.8
3.0
3.2
3.4
VCC [V]
3.6
3.8
DS07–16306–5
MB91150 シリーズ
■ オーダ型格
型 格
パッケージ
MB91F155APFV-G
MB91155PFV-G-XXX
MB91154PFV-G-XXX
プラスチック・LQFP, 144 ピン
(FPT-144P-M08)
MB91F155APF-G
プラスチック・QFP, 144 ピン
(FPT-144P-M01)
DS07–16306–5
備 考
97
MB91150 シリーズ
■ パッケージ・外形寸法図
プラスチック・LQFP, 144 ピン
(FPT-144P-M08)
プラスチック・LQFP, 144 ピン
（FPT-144P-M08）
リードピッチ
0.50mm
パッケージ幅×
パッケージ長さ
20.0 × 20.0mm
リード形状
ガルウィング
封止方法
プラスチックモールド
取付け高さ
1.70mm MAX
質量
1.20g
コード（参考）
P-LFQFP144-20×20-0.50
注 1）* 印寸法はレジン残りを含まず。レジン残りは、片側 +0.25(.010)MAX
注 2）端子幅および端子厚さはメッキ厚を含む。
注 3）端子幅はタイバ切断残りを含まず。
22.00±0.20(.866±.008)SQ
* 20.00±0.10(.787±.004)SQ
108
0.145±0.055
(.006±.002)
73
109
72
0.08(.003)
Details of "A" part
+0.20
1.50 –0.10
+.008
.059 –.004
0˚~8˚
INDEX
144
37
"A"
LEAD No.
1
36
0.50(.020)
0.22±0.05
(.009±.002)
0.08(.003)
0.10±0.10
(.004±.004)
(Stand off)
0.25(.010)
M
©2003-2008 FUJITSU MICROELECTRONICS LIMITED F144019S-c-4-7
C
0.50±0.20
(.020±.008)
0.60±0.15
(.024±.006)
(Mounting height)
2003 FUJITSU LIMITED F144019S-c-4-6
単位：mm （inches）
注意：括弧内の値は参考値です。
最新の外形寸法図については , 下記の URL にてご確認ください。
http://edevice.fujitsu.com/package/jp-search/
（続く）
98
DS07–16306–5
MB91150 シリーズ
（続き）
プラスチック・QFP, 144 ピン
リードピッチ
0.65mm
パッケージ幅×
パッケージ長さ
28 × 28mm
リード形状
ガルウィング
封止方法
プラスチックモールド
取付け高さ
3.85mm MAX
コード（参考）
P-QFP144-28×28-0.65
(FPT-144P-M01)
プラスチック・QFP, 144 ピン
（FPT-144P-M01）
注 1）* 印寸法はレジン残りを含まず。
注 2）端子幅および端子厚さはメッキ厚を含む。
注 3）端子幅はタイバ切断残りを含まず。
32.00±0.40(1.260±.016)SQ
* 28.00±0.20(1.102±.008)SQ
108
0.17±0.06
(.007±.002)
73
109
72
0.10(.004)
Details of "A" part
3.65±0.20
(Mounting height)
(.144±.008)
0.25(.010)
INDEX
0~8°
144
37
1
0.65(.026)
C
"A"
36
0.32±0.05
(.013±.002)
0.13(.005)
0.80±0.20
(.031±.008)
0.88±0.15
(.035±.006)
+0.10
0.30 –0.25
+.004
.012 –.010
(Stand off)
M
2003-2008 FUJITSU MICROELECTRONICS LIMITED F144002S-c-5-6
単位：mm （inches）
注意：括弧内の値は参考値です。
最新の外形寸法図については , 下記の URL にてご確認ください。
http://edevice.fujitsu.com/package/jp-search/
DS07–16306–5
99
MB91150 シリーズ
■ 本版での主な変更内容
ページ
場所
⎯
⎯
48
■ 周辺リソース
5. 16 ビットリロードタイマ
51
■ 周辺リソース
7. 8/10 ビット A/D コンバータ
( 逐次変換型 )
シリーズ名を変更
MB91F155A/MB91155/MB91154 → MB91150 シリーズ
周辺リソースの動作クロック名を変更
マシンクロック → 周辺クロック
■ 電気的特性
6. A/D 変換部電気的特性
ゼロトランジション電圧 , フルスケールトランジション電圧の
表記方法を修正
トランジション誤差 → トランジション電圧
単位：LSB → V
AVSS/AVRH ±数値 → AVSS/AVRH ±数値 LSB
■ オーダ型格
FPT-144P-M01 のパッケージタイプを変更
LQFP 144 ピン → QFP 144 ピン
92
97
変更箇所
変更箇所は , 本文中のページ左側の｜によって示しています。
100
DS07–16306–5
MB91150 シリーズ
MEMO
DS07–16306–5
101
MB91150 シリーズ
MEMO
102
DS07–16306–5
MB91150 シリーズ
MEMO
DS07–16306–5
103
MB91150 シリーズ
富士通マイクロエレクトロニクス株式会社
〒 163-0722 東京都新宿区西新宿 2-7-1 新宿第一生命ビル
http://jp.fujitsu.com/fml/
お問い合わせ先
富士通エレクトロニクス株式会社
〒 163-0731 東京都新宿区西新宿 2-7-1 新宿第一生命ビル
http://jp.fujitsu.com/fei/
電子デバイス製品に関するお問い合わせは , こちらまで ,
0120-198-610
受付時間 : 平日 9 時∼ 17 時 ( 土・日・祝日 , 年末年始を除きます )
携帯電話・PHS からもお問い合わせができます。
※電話番号はお間違えのないよう , お確かめのうえおかけください。
本資料の記載内容は , 予告なしに変更することがありますので , ご用命の際は営業部門にご確認ください。
本資料に記載された動作概要や応用回路例は , 半導体デバイスの標準的な動作や使い方を示したもので , 実際に使用する機器での動作を保証するも
のではありません。従いまして , これらを使用するにあたってはお客様の責任において機器の設計を行ってください。これらの使用に起因する損害な
どについては , 当社はその責任を負いません。
本資料に記載された動作概要・回路図を含む技術情報は , 当社もしくは第三者の特許権 , 著作権等の知的財産権やその他の権利の使用権または実施
権の許諾を意味するものではありません。また , これらの使用について , 第三者の知的財産権やその他の権利の実施ができることの保証を行うもので
はありません。したがって , これらの使用に起因する第三者の知的財産権やその他の権利の侵害について , 当社はその責任を負いません。
本資料に記載された製品は , 通常の産業用 , 一般事務用 , パーソナル用 , 家庭用などの一般的用途に使用されることを意図して設計・製造されてい
ます。極めて高度な安全性が要求され , 仮に当該安全性が確保されない場合 , 社会的に重大な影響を与えかつ直接生命・身体に対する重大な危険性を
伴う用途（原子力施設における核反応制御 , 航空機自動飛行制御 , 航空交通管制 , 大量輸送システムにおける運行制御 , 生命維持のための医療機器 , 兵
器システムにおけるミサイル発射制御をいう）, ならびに極めて高い信頼性が要求される用途（海底中継器 , 宇宙衛星をいう）に使用されるよう設計・
製造されたものではありません。したがって , これらの用途にご使用をお考えのお客様は , 必ず事前に営業部門までご相談ください。ご相談なく使用
されたことにより発生した損害などについては , 責任を負いかねますのでご了承ください。
半導体デバイスはある確率で故障が発生します。当社半導体デバイスが故障しても , 結果的に人身事故 , 火災事故 , 社会的な損害を生じさせないよ
う , お客様は , 装置の冗長設計 , 延焼対策設計 , 過電流防止対策設計 , 誤動作防止設計などの安全設計をお願いします。
本資料に記載された製品を輸出または提供する場合は , 外国為替及び外国貿易法および米国輸出管理関連法規等の規制をご確認の上 , 必要な手続き
をおとりください。
本書に記載されている社名および製品名などの固有名詞は , 各社の商標または登録商標です。
編集 ビジネス推進部