2.5 MB

本ドキュメントはCypress (サイプレス) 製品に関する情報が記載されております。
富士通マイクロエレクトロニクス
DATA SHEET
DS07–16308–3
マイクロコントローラ 32 ビットオリジナル
CMOS
FR30 MB91130 シリーズ
MB91133/MB91F133A
■ 概 要
MB91130 シリーズは , 32 ビット RISC CPU (FR* ファミリ ) をコアとした , 標準シングルチップマイクロコントローラで
す。これは , 豊富な各種 I/O リソースやバス制御機構を内蔵しており , 高性能 / 高速な CPU 処理が要求される組込み制御
用に対応しております。
MB91130 シリーズは , 一眼レフカメラ , デジタルビデオカメラ等の制御に適した周辺 I/O リソースを内蔵し , 高性能な
CPU 処理パワーを要求される組込み用途に最適な仕様となっています。
*：FR は , FUJITSU RISC controller の略で , 富士通マイクロエレクトロニクス株式会社の製品です。
■ 特 長
1. CPU
・ 32 ビット RISC (FR30) , ロード / ストアアーキテクチャ, 5 段パイプライン
・ 汎用レジスタ 32 ビット× 16 本
・ 16 ビット固定長命令 ( 基本命令 ) , 1 命令 /1 サイクル
・ メモリ−メモリ間転送 , ビット処理 , バレルシフト等の命令：組込み用途に適した命令
・ 関数入口 / 出口命令 , レジスタ内容のマルチロード / ストア命令：高級言語対応命令
・ レジスタインターロック機能：アセンブラ記述の容易化
・ 遅延スロット付分岐命令：分岐処理時のオーバヘッドの低減
・ 乗算器の内蔵 / 命令レベルでのサポート
・ 符号付 32 ビット乗算：5 サイクル
・ 符号付 16 ビット乗算：3 サイクル
・ 割込み (PC, PS の退避 )：6 サイクル , 16 プライオリティ・レベル
（続く）
富士通マイクロエレクトロニクスのマイコンを効率的に開発するための情報を下記 URL にてご紹介いたします。
ご採用を検討中 , またはご採用いただいたお客様に有益な情報を公開しています。
http://edevice.fujitsu.com/micom/jp-support/
Copyright©2002-2008 FUJITSU MICROELECTRONICS LIMITED All rights reserved
2008.10
MB91130 シリーズ
（続き）
2. バスインタフェース
・ 24 ビットアドレス出力 , 8/16 ビットデータ入出力
・ 基本バスサイクル：2 クロックサイクル
・ 各種メモリに対するインタフェースのサポート
・ 未使用データ / アドレス端子は , 入出力ポートとして使用可能
・ リトルエンディアンモードサポート
3. 内蔵 ROM
マスク品：254 K バイト , FLASH 品：254 K バイト , EVA-FLASH 品：254 K バイト
4. 内蔵 RAM
マスク品：8 K バイト , FLASH 品：8 K バイト , EVA-FLASH 品：8 K バイト
5. DMA コントローラ
転送パラメータを主記憶上に配置するディスクリプタ形式の DMA コントローラ
内部と外部合わせて最大 8 要因の転送が可能
外部要因は 3 チャネル
6. ビットサーチモジュール
1 ワード中の MSB から最初の 1/0 に変化ビットの位置を 1 サイクルでサーチ
7. タイマ
・ 16 ビットリロードタイマ× 5 チャネル
・ 16 ビット OCU × 8 チャネル , ICU × 4 チャネル , フリーランタイマ× 1 チャネル
AC モータ用波形のための出力波形整形機能を上記タイマ群に包含
・ 8/16 ビットアップダウンタイマ / カウンタ (8 ビット× 2 チャネルまたは 16 ビット× 1 チャネル )
AIN, BIN は外部割込みと端子を共有
・ 16 ビットダウンカウントタイマ× 5 チャネル , UART のボーレートタイマとして使用することも可能
・ 16 ビット PPG タイマ× 6 チャネル , 出力パルスの周期・デューティを任意に変更が可能
8. D/A コンバータ
・ 8 ビット× 3 チャネル
9. A/D コンバータ ( 逐次比較型 )
・ 10 ビット× 8 チャネル
・ 逐次変換方式 ( 変換時間 5.0 µs @33 MHz)
・ シングル変換 , スキャン変換 , リピート変換の各種設定が可能
・ ハード / ソフトによる変換スタート機能
10.シリアル I/O
・ UART × 5 チャネル , いずれも LSB/MSB 切換え機能付きクロック同期シリアル転送が可能
・ シリアルデータ出力およびシリアルクロック出力はプッシュプル / オープンドレインのソフトウェアによる選択が
可能
11.レベルコンパレータ入力
・ 1 チャネル , A/D コンバータの入力と端子を兼用
12.クロック切換え機能
・ ベースクロック：32 kHz と高速系の 2 種のクロックソースをソフトウェアにより選択が可能
・ ギア機能：基本クロックに対する動作クロック比を CPU および周辺のおのおので独立に 1：1, 1：2, 1：4, 1：8 の 4 種から
設定可能
2
DS07–16308–3
MB91130 シリーズ
13.割込みコントローラ
・外部割込み入力 ( 合計 24 チャネル )
・ プルアップ端子制御 , スタンバイ復帰機能付き：4 チャネル
( 立上り / 立下り /H レベル /L レベルの設定が可能 )
・ プルアップ端子制御 , スタンバイ復帰機能付き , アップダウンカウンタの AIN, BIN と端子を共有：4 チャネル
( 立上り / 立下り /H レベル /L レベルの設定が可能 )
・ プルアップ端子制御付き：16 チャネル
( 立上り / 立下り /H レベル /L レベルの設定が可能 )
・内部割込み要因
・ リソースによる割込み , 遅延割込み
14.その他
・リセット要因
パワーオンリセット / ウォッチドックタイマ / ソフトウェアリセット / 外部リセット
・低消費電力モード
スリープ / ストップモード
・パッケージ
FBGA-144, LQFP-144
・CMOS テクノロジ (0.35 µm)
・電源
5 V 系と 3 V 系の 2 電源
1) 5 V 系：5 V ± 10％ (A/D, D/A, レベルコンパレータを含む )
2) 3 V 系：A) 3.0 V ∼ 3.6 V：全機能保証
B) 2.7 V ∼ 3.0 V：マスク品のシングルチップモードのみ全機能保証
■ 品種構成
MB91133
MB91F133A
MB91FV130
MASK ROM 品
( 量産品 )
フラッシュ ROM 品
( 評価用 )
ビギ / エバ品
( 評価・開発用 )
6 K バイト
6 K バイト
6 K バイト
CROM 容量
254 K バイト
⎯
⎯
FLASH 容量
⎯
254 K バイト
254 K バイト
CRAM 容量
2 K バイト
2 K バイト
2 K バイト
量産中
量産中
提供中
分類
RAM 容量
その他
DS07–16308–3
3
MB91130 シリーズ
■ 端子配列図
・MB91FV130
(BOTTOM VIEW)
3
299 296 293 277 274 270 268 278 275 262 254 247 257 252 250 245 233 230 224
2
298 292 289 286 283 280 276 269 264 263 258 251 248 243 240 237 234 225 221
5
10
4
297 291 287 284 279 271 265 261 256 249 242 239 235 229 228 219 218
8
13
6
300 295 290 285 281 272 267 259 255 246 241 236 231 226 223 215 207
25
16
11
7
1
294 288 282 273 266 260 253 244 238 232 227 222 217 212 202
27
19
15
12
9
220 216 213 209 199
32
23
18
17
14
214 211 210 205 195
34
26
24
21
20
208 206 204 201 203
22
33
31
30
28
198 197 196 194 200
29
39
38
35
36
192 193 191 190 187
37
40
41
43
42
186 185 188 189 179
50
44
46
47
48
178 180 181 183 172
53
51
54
56
58
170 171 174 176 184
45
55
60
61
64
164 167 168 173 182
49
59
63
66
70
159 162 165 169 177
52
62
67
72
77
82
88
94
103 110 116 123 133 139 145 153 157 161 166 175
57
65
73
76
81
86
91
96
105 109 117 122 131 136 141 147 151 156 163 158
68
69
78
79
85
89
92
99
106 111 115 121 129 135 138 142 148 154 160 155
71
75
84
87
90
93
98
101 108 113 114 119 126 130 134 137 140 144 150 152
74
80
83
95
100 102 107
97
104 112 125 128 118 120 124 127 132 143 146 149
(PGA-299C-A01)
4
DS07–16308–3
MB91130 シリーズ
・MB91F133A/MB91133
(TOP VIEW)
14
108
107
106
102
99
96
92
89
85
82
79
75
74
72
13
110
109
105
103
100
97
93
88
84
81
78
76
73
71
12
111
112
113
104
101
98
91
90
86
83
80
77
69
70
11
115
114
116
95
94
87
68
67
66
10
118
117
119
65
64
63
9
121
120
122
59
62
61
60
8
125
124
126
123
58
55
57
56
7
128
129
127
130
51
54
52
53
6
132
133
134
131
50
48
49
5
135
136
137
47
45
46
4
138
139
140
44
42
43
3
142
141
5
8
11
2
143
1
4
6
1
144
2
3
A
B
C
15
22
23
14
18
19
26
29
32
41
40
39
9
12
16
21
25
28
31
33
37
38
7
10
13
17
20
24
27
30
34
35
36
D
E
F
G
H
J
K
L
M
N
P
INDEX
(BGA-144P-M01)
DS07–16308–3
5
P61/A17/INT17
P62/A18/INT18
P63/A19/INT19
P64/A20/INT20
P65/A21/INT21
P66/A22/INT22
P67/A23/INT23
VCC3
P80/RDY
P81/BGRNT
P82/BRQ
P83/RD
P84/WR0
P85/WR1
P86/CLK
VSS
PC0/INT0
PC1/INT1
PC2/INT2
PC3/INT3
PC4/AIN0/INT4
PC5/BIN0/INT5
PC6/AIN1/INT6
PC7/BIN1/INT7
PD0/INT8/TRG0
PD1/INT9/TRG1
PD2/INT10/TRG2
PD3/INT11/TRG3
PD4/INT12/TRG4
PD5/INT13/TRG5
PD6/DEOP2/INT14
PD7/ATG/INT15
PE0/ZIN0
PE1/ZIN1
PE2/IN0
PE3/IN1
P20/D16
P21/D17
P22/D18
P23/D19
P24/D20
P25/D21
P26/D22
P27/D23
VSS
P30/D24
P31/D25
P32/D26
P33/D27
P34/D28
P35/D29
P36/D30
P37/D31
P40/A00
P41/A01
P42/A02
P43/A03
P44/A04
P45/A05
P46/A06
P47/A07
VSS
VCC5
P50/A08
P51/A09
P52/A10
P53/A11
P54/A12
P55/A13
P56/A14
P57/A15
P60/A16/INT16
6
144
143
142
141
140
139
138
137
136
135
134
133
132
131
130
129
128
127
126
125
124
123
122
121
120
119
118
117
116
115
114
113
112
111
110
109
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
MD2
MD1
MD0
VSS
X1
X0
VCC3
X1A
X0A
VSS
RST
PL7/DACK2
PL6/DREQ2
PL5/DEOP1
PL4/DACK1
PL3/DREQ1
PL2/DEOP0
PL1/DACK0
PL0/DREQ0
PK7/AN7/CMP
PK6/AN6
PK5/AN5
PK4/AN4
PK3/AN3
PK2/AN2
PK1/AN1
PK0/AN0
AVSS
AVRL
AVRH
AVCC
DAVC
DAVS
DA0
DA1
DA2
MB91130 シリーズ
・MB91F133A/MB91133
(TOP VIEW)
108
107
106
105
104
103
102
101
100
99
98
97
96
95
94
93
92
91
90
89
88
87
86
85
84
83
82
81
80
79
78
77
76
75
74
73
VCC5
PH0/SIN0
PH1/SOT0
PH2/SCK0
PI0/SIN1
PI1/SOT1
PI2/SCK1
PI3/SIN2
PI4/SOT2
PI5/SCK2
PJ0/SIN3
PJ1/SOT3
PJ2/SCK3
PJ3/SIN4
PJ4/SOT4
PJ5/SCK4
VCC3
VSS
PG5/PPG5
PG4/PPG4
PG3/PPG3
PG2/PPG2
PG1/PPG1
PG0/PPG0
PF7/RTO7
PF6/RTO6
PF5/RTO5
PF4/RTO4
PF3/RTO3
PF2/RTO2
PF1/RTO1
PF0/RTO0
PE7/DTTI
PE6/FRCK
PE5/IN3
PE4/IN2
(FPT-144P-M08)
DS07–16308–3
MB91130 シリーズ
■ 端子番号対応表
・Device：MB91FV130 Package：PGA-299C-A01
No.
端子名
No.
端子名
No.
端子名
No.
端子名
1
P20/D16
41
P61/A17/INT17
81
X0
121
PI3/SIN2
2
VSS
42
P62/A18/INT18
82
X1
122
PI4/SOT2
3
OPEN
43
P63/A19/INT19
83
VCC5
123
PI5/SCK2
4
P21/D17
44
P64/A20/INT20
84
RST
124
PJ0/SIN3
5
VCC5
45
P65/A21/INT21
85
N.C.
125
VCC5
6
P22/D18
46
P66/A22/INT22
86
ICLK
126
PJ1/SOT3
7
P23/D19
47
P67/A23/INT23
87
ICS0
127
PJ2/SCK3
8
VSS
48
P80/RDY
88
ICS1
128
VSS
9
P24/D20
49
VCC3
89
ICS2
129
VCC3
10
P25/D21
50
VSS
90
ICD0
130
X0A
11
P26/D22
51
P81/BGRNT
91
ICD1
131
X1A
12
P27/D23
52
P82/BRQ
92
ICD2
132
VSS
13
P30/D24
53
VCC5
93
ICD3
133
PJ3/SIN4
14
P31/D25
54
P83/RD
94
BREAK
134
PJ4/SOT4
15
P32/D26
55
P84/WR0
95
AVCC
135
PJ5/SCK4
16
P33/D27
56
P85/WR1
96
AVRH
136
PC0/INT0
17
P34/D28
57
P86/CLK
97
VSS
137
PC1/INT1
18
P35/D29
58
PL0/DREQ0
98
AVRL
138
PC2/INT2
19
P36/D30
59
PL1/DACK0
99
AVSS
139
PC3/INT3
20
P37/D31
60
PL2/DEOP0
100
PK0/AN0
140
PC4/INT4/AIN0
21
P40/A00
61
PL3/DREQ1
101
PK1/AN1
141
PC5/INT5/BIN0
22
VCC5
62
PL4/DACK1
102
PK2/AN2
142
PC6/INT6/AIN1
23
P41/A01
63
PL5/DEOP1
103
PK3/AN3
143
VCC5
24
P42/A02
64
PL6/DREQ2
104
VCC5
144
PC7/INT7/BIN1
25
P43/A03
65
PL7/DACK2
105
PK4/AN4
145
PD0/INT8/TRG0
26
P44/A04
66
N.C.
106
PK5/AN5
146
VSS
27
P45/A05
67
N.C.
107
PK6/AN6
147
PD1/INT9/TRG1
28
P46/A06
68
VCC5
108
PK7/AN7/CMP
148
PD2/INT10/TRG2
29
VSS
69
N.C.
109
DAVC
149
VCC5
30
P47/A07
70
N.C.
110
DAVS
150
PD3/INT11/TRG3
31
P50/A08
71
VSS
111
DA0
151
PD4/INT12/TRG4
32
P51/A09
72
N.C.
112
VSS
152
VSS
33
P52/A10
73
N.C.
113
DA1
153
PD5/INT13/TRG5
34
P53/A11
74
VCC5
114
DA2
154
PD6/INT14/DEOP2
35
P54/A12
75
N.C.
115
PH0/SIN0
155
VCC5
36
P55/A13
76
MD0
116
PH1/SOT0
156
PD7/INT15/ATG
37
VCC5
77
MD1
117
PH2/SCK0
157
PE0/ZIN0
38
P56/A14
78
MD2
118
PI0/SIN1
158
VSS
39
P57/A15
79
VCC3
119
PI1/SOT1
159
PE1/ZIN1
40
P60/A16/INT16
80
VSS
120
PI2/SCK1
160
PE2/IN0
（続く）
DS07–16308–3
7
MB91130 シリーズ
（続き）
8
No.
端子名
No.
端子名
No.
端子名
No.
端子名
161
PE3/IN1
201
TAD10
241
TDT19
281
TDT53
162
PE4/IN2
202
TAD11
242
TDT20
282
TDT54
163
PE5/IN3
203
VCC5
243
TDT21
283
TDT55
164
PE6/FRCK
204
TAD12
244
TDT22
284
TDT56
165
PE7/DTTI
205
TAD13
245
TDT23
285
TDT57
166
VCC3
206
TAD14
246
TDT24
286
VCC3
167
PF0/RTO0
207
TAD15
247
VSS
287
TDT58
168
PF1/RTO1
208
TCLK
248
TDT25
288
TDT59
169
PF2/RTO2
209
TAD14
249
TDT26
289
TDT60
170
PF3/RTO3
210
TAD15
250
TDT27
290
TDT61
171
PF4/RTO4
211
VCC3
251
TDT28
291
TDT62
172
VCC5
212
TOE
252
TDT29
292
TDT63
173
PF5/RTO5
213
TCE1
253
TDT30
293
VCC5
174
PF6/RTO6
214
TADSC
254
VCC5
294
TDT64
175
PF7/RTO7
215
TWR
255
TDT31
295
TDT65
176
PG0/PPG0
216
TDT00
256
TDT32
296
VSS
177
PG1/PPG1
217
TDT01
257
TDT33
297
TDT66
178
PG2/PPG2
218
VSS
258
TDT34
298
TDT67
179
VSS
219
TDT02
259
TDT35
299
VCC5
180
PG3/PPG3
220
TDT03
260
TDT36
300
TDT68
181
PG4/PPG4
221
VCC5
261
TDT37
182
PG5/PPG5
222
TDT04
262
VSS
183
N.C.
223
TDT05
263
TDT38
184
N.C.
224
VSS
264
TDT39
185
N.C.
225
TDT06
265
TDT40
186
N.C.
226
TDT07
266
TDT41
187
VCC5
227
TDT08
267
TDT42
188
EXRAM
228
TDT09
268
TDT43
189
TAD00
229
TDT10
269
VCC3
190
TAD01
230
VCC5
270
TDT44
191
TAD02
231
TDT11
271
TDT45
192
TAD03
232
TDT12
272
TDT46
193
VCC3
233
VSS
273
TDT47
194
TAD04
234
TDT13
274
TDT48
195
TAD05
235
TDT14
275
VCC5
196
TAD06
236
TDT15
276
TDT49
197
TAD07
237
TDT16
277
TDT50
198
TAD08
238
TDT17
278
VSS
199
TAD09
239
TDT18
279
TDT51
200
VSS
240
VCC3
280
TDT52
DS07–16308–3
MB91130 シリーズ
・Device：MB91F133A/MB91133 Package：BGA-144P-M01/FPT-144P-M08
LQFP FBGA
端子名
LQFP FBGA
端子名
LQFP FBGA
端子名
1
B2
P20/D16
41
M3
P65/A21/INT21
81
K13
PF4/RTO4
2
B1
P21/D17
42
N4
P66/A22/INT22
82
K14
PF5/RTO5
3
C1
P22/D18
43
P4
P67/A23/INT23
83
K12
PF6/RTO6
4
C2
P23/D19
44
M4
VCC3
84
J13
PF7/RTO7
5
C3
P24/D20
45
N5
P80/RDY
85
J14
PG0/PPG0
6
D2
P25/D21
46
P5
P81/BGRNT
86
J12
PG1/PPG1
7
D1
P26/D22
47
M5
P82/BRQ
87
H11
PG2/PPG2
8
D3
P27/D23
48
N6
P83/RD
88
H13
PG3/PPG3
9
E2
VSS
49
P6
P84/WR0
89
H14
PG4/PPG4
10
E1
P30/D24
50
M6
P85/WR1
90
H12
PG5/PPG5
11
E3
P31/D25
51
L7
P86/CLK
91
G12
VSS
12
F2
P32/D26
52
N7
VSS
92
G14
VCC3
13
F1
P33/D27
53
P7
PC0/INT0
93
G13
PJ5/SCK4
14
F3
P34/D28
54
M7
PC1/INT1
94
G11
PJ4/SOT4
15
G4
P35/D29
55
M8
PC2/INT2
95
F11
PJ3/SIN4
16
G2
P36/D30
56
P8
PC3/INT3
96
F14
PJ2/SCK3
17
G1
P37/D31
57
N8
PC4/AIN0/INT4
97
F13
PJ1/SOT3
18
G3
P40/A00
58
L8
PC5/BIN0/INT5
98
F12
PJ0/SIN3
19
H3
P41/A01
59
L9
PC6/AIN1/INT6
99
E14
PI5/SCK2
20
H1
P42/A02
60
P9
PC7/BIN1/INT7
100
E13
PI4/SOT2
21
H2
P43/A03
61
N9
PD0/INT8/TRG0
101
E12
PI3/SIN2
22
H4
P44/A04
62
M9
PD1/INT9/TRG1
102
D14
PI2/SCK1
23
J4
P45/A05
63
P10
PD2/INT10/TRG2
103
D13
PI1/SOT1
24
J1
P46/A06
64
N10
PD3/INT11/TRG3
104
D12
PI0/SIN1
25
J2
P47/A07
65
M10
PD4/INT12/TRG4
105
C13
PH2/SCK0
26
J3
VSS
66
P11
PD5/INT13/TRG5
106
C14
PH1/SOT0
27
K1
VCC5
67
N11
PD6/DEOP2/INT14
107
B14
PH0/SIN0
28
K2
P50/A08
68
M11
PD7/ATG/INT15
108
A14
VCC5
29
K3
P51/A09
69
N12
PE0/ZIN0
109
B13
DA2
30
L1
P52/A10
70
P12
PE1/ZIN1
110
A13
DA1
31
L2
P53/A11
71
P13
PE2/IN0
111
B12
DA0
32
L3
P54/A12
72
P14
PE3/IN1
112
A12
DAVS
33
M2
P55/A13
73
N13
PE4/IN2
113
C12
DAVC
34
M1
P56/A14
74
N14
PE5/IN3
114
B11
AVCC
35
N1
P57/A15
75
M14
PE6/FRCK
115
A11
AVRH
36
P1
P60/A16/INT16
76
M13
PE7/DTTI
116
C11
AVRL
37
N2
P61/A17/INT17
77
M12
PF0/RTO0
117
B10
AVSS
38
P2
P62/A18/INT18
78
L13
PF1/RTO1
118
A10
PK0/AN0
39
P3
P63/A19/ITN19
79
L14
PF2/RTO2
119
C10
PK1/AN1
40
N3
P64/A20/INT20
80
L12
PF3/RTO3
120
B9
PK2/AN2
（続く）
DS07–16308–3
9
MB91130 シリーズ
（続き）
LQFP FBGA
端子名
121
A9
PK3/AN3
122
C9
PK4/AN4
123
D8
PK5/AN5
124
B8
PK6/AN6
125
A8
PK7/AN7/CMP
126
C8
PL0/DREQ0
127
C7
PL1/DACK0
128
A7
PL2/DEOP0
129
B7
PL3/DREQ1
130
D7
PL4/DACK1
131
D6
PL5/DEOP1
132
A6
PL6/DREQ2
133
B6
PL7/DACK2
134
C6
RST
135
A5
VSS
136
B5
X0A
137
C5
X1A
138
A4
VCC3
139
B4
X0
140
C4
X1
141
B3
VSS
142
A3
MD0
143
A2
MD1
144
A1
MD2
10
DS07–16308–3
MB91130 シリーズ
■ 端子機能説明
Pin No.
端子名
1
2
3
4
5
6
7
8
回路形式
機 能 説 明
D16/P20
D17/P21
D18/P22
D19/P23
D20/P24
D21/P25
D22/P26
D23/P27
C
外部データバスのビット 16 ∼ 23
外バス 16 ビットモードの場合のみ有効となります。
シングルチップおよび外バス 8 ビットモードの場合はポートとして使用
できます。
10
11
12
13
14
15
16
17
D24/P30
D25/P31
D26/P32
D27/P33
D28P34
D29/P35
D30/P36
D31/P37
C
外部データバスのビット 24 ∼ 31
シングルチップモードの場合はポートとして使用できます。
18
19
20
21
22
23
24
25
28
29
30
31
32
33
34
35
A00/P40
A01/P41
A02/P42
A03/P43
A04/P44
A05/P45
A06/P46
A07/P47
A08/P50
A09/P51
A10/P52
A11/P53
A12/P54
A13/P55
A14/P56
A15/P57
F
外部アドレスバスのビット 0 ∼ 15
外バスモードの場合有効となります。
シングルチップモードの場合はポートとして使用できます。
36
37
38
39
40
41
42
43
A16/INT16/P60
A17/INT17/P61
A18/INT18/P62
A19/INT19/P63
A20/INT20/P64
A21/INT21/P65
A22/INT22/P66
A23/INT23/P67
O
外部アドレスバスのビット 16 ∼ 23
[INT16-23] 外部割込み要求入力の 16-23 です。
対応する外部割込みを許可している間はこの入力を随時使用しています
ので , 意図的に行う以外はポートによる出力を停止させておく必要があ
ります。
アドレスバスおよび外部割込み要求入力が未使用時はポートとして使用
できます。
C
外部 RDY 入力
この機能は外部 RDY 入力が許可の場合有効となります。
実行中のバスサイクルが完了しない場合に “0” を入力します。
外部 RDY 入力が未使用時はポートとして使用できます。
F
外部バス開放受付出力
この機能は外部バス開放受付出力が許可の場合有効となります。
外部バスを開放した場合に “L” 出力します。
外部バス開放受付出力が禁止の場合ポートとして使用できます。
45
46
RDY/P80
BGRNT/P81
（続く）
DS07–16308–3
11
MB91130 シリーズ
Pin No.
47
端子名
BRQ/P82
回路形式
機 能 説 明
C
外部バス開放要求入力
この機能は外部バス開放要求入力が許可の場合有効となります。
外部バスを開放してほしい場合に “1” 入力します。
外部バス開放要求入力が未使用時はポートとして使用できます。
48
RD/P83
F
外部バスリードストローブ出力
この機能は外部バスリードストローブ出力が許可の場合に有効となりま
す。
外部バスリードストローブ出力が禁止の場合ポートとして使用できま
す。
49
WR0/P84
F
外部バスライトストローブ出力
この機能は外バスモード時に有効となります。
シングルチップモードの時はポートとして使用できます。
50
WR1/P85
F
外部バスライトストローブ出力
この機能は外バスモードかつバス幅 16 ビットの場合に有効となります。
シングルチップモードあるいは外バス 8 ビットの場合はポートとして使
用できます。
51
CLK/P86
F
システムクロック出力
外部バス動作周波数と同じクロックを出力します。未使用時はポートと
して使用できます。
53
54
55
56
INT0/PC0
INT1/PC1
INT2/PC2
INT3/PC3
H
外部割込み要求入力の 0-3
対応する外部割込みを許可している間はこの入力を随時使用しています
ので , 意図的に行う以外はポートによる出力を停止させておく必要があ
ります。
このポートはスタンバイ時も入力が許可されますので , スタンバイの解
除用に使用できます。
外部割込み要求入力が未使用時はポートとして使用できます。
H
外部割込み要求入力の 4-7
対応する外部割込みを許可している間はこの入力を随時使用しています
ので , 意図的に行う以外はポートによる出力を停止させておく必要があ
ります。
このポートはスタンバイ時も入力が許可されますので , スタンバイの解
除用に使用できます。
[AIN, BIN] アップダウンタイマの入力
入力を許可している場合はこの入力を随時使用していますので , 意図的
に行う以外はポートによる出力を停止させておく必要があります。
外部割込み要求入力 , アップダウンタイマの入力が未使用時はポートと
して使用できます。
O
外部割込み要求入力の 8-15
対応する外部割込みを許可している間はこの入力を随時使用しています
ので , 意図的に行う以外はポートによる出力を停止させておく必要があ
ります
［TRG0-5］PPG タイマの外部トリガ入力です。
［DEOP2］DMA 外部転送終了出力
この機能は DMA コントローラの外部転送終了出力指定が許可の場合に
有効となります。
［ATG］A/D コンバータ外部トリガ入力
A/D の起動要因として選択した場合はこの入力を随時使用していますの
で , 意図的に行う以外はポートによる出力を停止させておく必要があり
ます。
未使用時はポートとして使用できます。
O
アップダウンタイマの入力
入力を許可している場合はこの入力を随時使用していますので , 意図的
に行う以外はポートによる出力を停止させておく必要があります。
アップダウンタイマの入力が未使用時はポートとして使用できます。
57
58
59
60
AIN0/INT4/PC4
BIN0/INT5/PC5
AIN1/INT6/PC6
BIN1/INT7/PC7
61
62
63
64
65
66
67
68
TRG0/INT8/PD0
TRG1/INT9/PD1
TRG2/INT10/PD2
TRG3/INT11/PD3
TRG4/INT12/PD4
TRG5/INT13/PD5
DEOP2/INT14/PD6
ATG/INT15/PD7
69
70
ZIN0/PE0
ZIN1/PE1
（続く）
12
DS07–16308–3
MB91130 シリーズ
Pin No.
端子名
回路形式
機 能 説 明
71
72
73
74
IN0/PE2
IN1/PE3
IN2/PE4
IN3/PE5
F
インプットキャプチャの入力
この機能はインプットキャプチャが入力動作の場合に有効になります。
インプットキャプチャの入力が未使用時はポートとして使用できます。
75
FRCK/PE6
F
フリーランタイマの外部クロック入力端子
フリーランタイマの外部クロック入力が未使用時はポートとして使用で
きます。
76
DTTI/PE7
F
RTOn 端子レベル固定入力
波形生成部で入力許可時に有効になります。
RTOn 端子レベル固定入力が未使用時はポートとして使用できます。
77
78
79
80
81
82
83
84
RTO0/PF0
RTO1/PF1
RTO2/PF2
RTO3/PF3
RTO4/PF4
RTO5/PF5
RTO6/PF6
RTO7/PF7
F
アウトプットコンペアイベント端子 / 波形生成部波形出力端子
アウトプットコンペアイベント端子 / 波形生成部波形出力指定が禁止の
場合はポートとして使用できます。
85
86
87
88
89
90
PPG0/PG0
PPG1/PG1
PPG2/PG2
PPG3/PG3
PPG4/PG4
PPG5/PG5
F
PPG タイマ出力
この機能は PPG タイマの出力指定が許可の場合に有効になります。
PPG タイマの出力指定が禁止の場合はポートとして使用できます。
111
110
109
DA0
DA1
DA2
⎯
D/A コンバータの出力
この機能は D/A コンバータの出力指定が許可の場合に有効になります。
107
SIN0/PH0
P
UART0 のデータ入力
UART0 が入力動作をしている間はこの入力を随時使用していますので ,
意図的に行う以外はポートによる出力を停止させておく必要がありま
す。
UART0 のデータ入力が未使用時はポートとして使用できます。
106
SOT0/PH1
P
UART0 のデータ出力
この機能は UART0 のデータ出力指定が許可の場合に有効となります。
UART0 のクロック出力指定が禁止の場合はポートとして使用できます。
P
UART0 のクロック入出力
この機能は UART0 のクロック出力指定が許可の場合に有効となりま
す。
UART0 のクロック出力指定が禁止の場合はポートとして使用できます。
105
SCK0/PH2
104
SIN1/PI0
P
UART1 のデータ入力
UART1 が入力動作をしている間はこの入力を随時使用していますので ,
意図的に行う以外はポートによる出力を停止させておく必要がありま
す。
UART1 のデータ入力が未使用時はポートとして使用できます
103
SOT1/PI1
P
UART1 のデータ出力
この機能は UART1 のデータ出力指定が許可の場合に有効となります。
UART1 のデータ出力指定が禁止の場合はポートとして使用できます。
（続く）
DS07–16308–3
13
MB91130 シリーズ
Pin No.
102
端子名
SCK1/PI2
回路形式
機 能 説 明
P
UART1 のクロック入出力
この機能は UART1 のクロック出力指定が許可の場合に有効となりま
す。
UART1 のクロック出力指定が禁止の場合はポートとして使用できます。
101
SIN2/PI3
P
UART2 のデータ入力
UART2 が入力動作をしている間はこの入力を随時使用していますので ,
意図的に行う以外はポートによる出力を停止させておく必要がありま
す。
UART2 のデータ入力が未使用時はポートとして使用できます。
100
SOT2/PI4
P
UART2 のデータ出力
この機能は UART2 のデータ出力指定が許可の場合に有効となります。
UART2 のデータ出力指定が禁止の場合はポートとして使用できます。
P
UART2 のクロック入出力
この機能は UART2 のクロック出力指定が許可の場合に有効となりま
す。
UART2 のクロック出力指定が禁止の場合はポートとして使用できます。
99
SCK2/PI5
98
SIN3/PJ0
P
UART3 のデータ入力
UART3 が入力動作をしている間はこの入力を随時使用していますので ,
意図的に行う以外はポートによる出力を停止させておく必要がありま
す。
UART3 のデータ入力が未使用時はポートとして使用できます。
97
SOT3/PJ1
P
UART3 のデータ出力
この機能は UART3 のデータ出力指定が許可の場合に有効となります。
UART3 のデータ出力指定が禁止の場合はポートとして使用できます。
P
UART3 のクロック入出力
この機能は UART3 のクロック出力指定が許可の場合に有効となりま
す。
UART3 のクロック出力指定が禁止の場合はポートとして使用できます。
96
SCK3/PJ2
95
SIN4/PJ3
P
UART4 のデータ入力
UART4 が入力動作をしている間はこの入力を随時使用していますので ,
意図的に行う以外はポートによる出力を停止させておく必要がありま
す。
UART4 のデータ入力が未使用時はポートとして使用できます。
94
SOT4/PJ4
P
UART4 のデータ出力
この機能は UART4 のデータ出力指定が許可の場合に有効となります。
UART4 のデータ出力指定が禁止の場合はポートとして使用できます。
P
UART4 のクロック入出力
この機能は UART4 のクロック出力指定が許可の場合に有効となりま
す。
UART4 のクロック出力指定が禁止の場合はポートとして使用できます。
N
A/D コンバータアナログ入力
AICK レジスタの指定がアナログ入力の場合有効となります。
[CMP] レベルコンパレータ入力
A/D コンバータアナログ入力が未使用時はポートとして使用できます。
93
SCK4/PJ5
118
119
120
121
122
123
124
125
AN0/PK0
AN1/PK1
AN2/PK2
AN3/PK3
AN4/PK4
AN5/PK5
AN6/PK6
CMP/AN7/PK7
（続く）
14
DS07–16308–3
MB91130 シリーズ
Pin No.
126
端子名
DREQ0/PL0
回路形式
機 能 説 明
F
DMA 外部転送要求入力
DMA コントローラの転送要因として選択した場合はこの入力を随時使用して
いますので , 意図的に行う以外はポートによる出力を停止させておく必要が
あります。
DMA 外部転送要求入力が未使用時はポートとして使用できます。
127
DACK0/PL1
F
DMA 外部転送要求受付出力
この機能は DMA コントローラの外部転送要求受付出力指定が許可の場合に
有効となります。
DMA コントローラの転送要求受付出力指定が禁止の場合はポートとして使用
できます。
128
DEOP0/PL2
F
DMA 外部転送終了出力
この機能は DMA コントローラの外部転送終了出力指定が許可の場合に有効
となります。
F
DMA 外部転送要求入力
DMA コントローラの転送要因として選択した場合にはこの入力を随時使用し
ていますので , 意図的に行う以外はポートによる出力を停止させておく必要
があります。
DMA 外部転送要求入力が未使用時はポートとして使用できます。
129
DREQ1/PL3
130
DACK1/PL4
F
DMA 外部転送要求受付出力
この機能は DMA コントローラの外部転送要求受付出力指定が許可の場合に
有効となります。
DMA コントローラの転送要求受付出力指定が禁止の場合はポートとして使用
できます。
131
DEOP1/PL5
F
DMA 外部転送終了出力
この機能は DMA コントローラの外部転送終了出力指定が許可の場合に有効
となります。
F
DMA 外部転送要求入力
DMA コントローラの転送要因として選択した場合はこの入力を随時使用して
いますので , 意図的に行う以外はポートによる出力を停止させておく必要が
あります。
DMA 外部転送要求入力が未使用時はポートとして使用できます。
132
DREQ2/PL6
133
DACK2/PL7
F
DMA 外部転送要求受付出力
この機能は DMA コントローラの外部転送要求受付出力指定が許可の場合に
有効となります。
DMA コントローラの転送要求受付出力指定が禁止の場合はポートとして使用
できます。
134
RST
B
外部リセット入力
136
137
X0A
X1A
A
低速クロック用発振端子 (32 kHz)
139
140
X0
X1
A
高速クロック用発振端子 (16.5 MHz)
142
143
144
MD0
MD1
MD2
G
モード端子
これらの端子により MCU の基本動作モードを設定します。
VCC または VSS に直接つないで使用してください。
112
DAVS
⎯
D/A コンバータの電源端子 ( アナロググランドに接続 )
113
DAVC
⎯
D/A コンバータの電源端子
114
AVCC
⎯
A/D コンバータ用 VCC 電源
115
AVRH
⎯
A/D コンバータ基準電圧 ( 高電位側 )
この端子の投入 / 切断は必ず VCC に AVRH 以上の電位が印可してある状態で
行ってください。
（続く）
DS07–16308–3
15
MB91130 シリーズ
（続き）
Pin No.
端子名
回路形式
116
AVRL
⎯
A/D コンバータ基準電圧 ( 低電位側 )
117
AVSS
⎯
A/D コンバータ用 VSS 電源 ( アナロググランドに接続 )
27, 108
VCC5
⎯
デジタル回路の 5 V 電源
必ず全 VCC5 端子に電源を接続してください。
44, 92
138
VCC3
⎯
デジタル回路の 3 V 電源
必ず全 VCC3 端子に電源を接続してください。
9, 26, 52,
91, 135,
141
VSS
⎯
デジタル回路の接地レベル
機 能 説 明
（注意事項）上記の大部分の端子は , XXXX/PXX といったように I/O ポートとリソースの入出力がマルチプレクスされます。
これらの端子でポートとリソースの出力どうしが競合した場合 , リソースが優先されます。
16
DS07–16308–3
MB91130 シリーズ
■ 入出力回路形式
分類
回 路
備 考
・ 高速用発振帰還抵抗＝約 1 MΩ
X1,X1A
Xout
A
低速用発振帰還抵抗＝約 10 MΩ
X0,X0A
スタンバイ制御信号
・ プルアップ抵抗付き
CMOS レベル入力
プルアップ抵抗値＝約 25 kΩ (Typ.)
B
デジタル入力
・ CMOS レベル入出力端子
Pout
CMOS レベル出力
CMOS レベル入力
( スタンバイ制御付き )
Nout
C
IOL ＝ 4 mA
R
CMOS 入力
スタンバイ制御
・ CMOS ヒステリシス入出力端子
Pout
CMOS レベル出力
CMOS ヒステリシス入力
( スタンバイ制御付き )
Nout
F
IOL ＝ 4 mA
R
ヒステリシス入力
スタンバイ制御
（続く）
DS07–16308–3
17
MB91130 シリーズ
分類
回 路
備 考
・ CMOS レベル入力端子
CMOS レベル入力
( スタンバイ制御なし )
G
IOL ＝ 4 mA
R
デジタル入力
プルアップ制御
Pout
R
H
Nout
・ プルアップコントロール付き
CMOS ヒステリシス入出力端子
CMOS レベル出力
CMOS ヒステリシス入力
( スタンバイ制御なし )
プルアップ抵抗値＝約 50 kΩ (Typ.)
R
ヒステリシス入力
IOL ＝ 4 mA
・ アナログ /CMOS レベル入出力端子
Pout
Nout
N
R
CMOS レベル出力
CMOS レベル入力
( スタンバイ制御付き )
アナログ入力
(AIC の対応するビットが “1” のとき
アナログ入力が有効となります )
CMOS 入力
スタンバイ制御
アナログ入力
IOL ＝ 4 mA
（続く）
18
DS07–16308–3
MB91130 シリーズ
（続き）
分類
回 路
備 考
プルアップ制御
Pout
R
O
Nout
・ プルアップコントロール付き
CMOS ヒステリシス入出力端子
CMOS レベル出力
CMOS ヒステリシス入力
( スタンバイ制御付き )
プルアップ抵抗値＝約 50 kΩ (Typ.)
R
ヒステリシス入力
IOL ＝ 4 mA
スタンバイ制御
プルアップ制御
オープンドレイン制御
R
P
Nout
R
ヒステリシス入力
・ プルアップコントロール付き
CMOS ヒステリシス入出力端子
CMOS レベル出力
( オープンドレイン制御付き )
CMOS ヒステリシス入力
( スタンバイ制御付き )
プルアップ抵抗値＝約 50 kΩ (Typ.)
IOL ＝ 4 mA
スタンバイ制御
DS07–16308–3
19
MB91130 シリーズ
■ デバイスの取扱いについて
1. デバイスの取扱い上の注意
(1) ラッチアップ防止のために
CMOS IC では入力端子や出力端子に VCC5 より高い電圧や VSS より低い電圧を印加した場合 , または , VCC5 ∼ VSS 間
に定格を超える電圧を印加した場合に , ラッチアップ現象を生じることがあります。ラッチアップが生じると電源電流が
激増し , 素子の熱破壊に至ることがありますので , 使用に際しては最大定格を超えることのないよう十分に注意してくだ
さい。
(2) 端子処理について
・未使用端子の処理について
使用していない入力端子を開放のままにしておくと誤動作の原因となることがありますので , プルアップまたは , プル
ダウンなどの処理をしてください。
・N.C. 端子の処理について
N.C. 端子は , 必ず開放にして使用してください。
・出力端子の処理について
出力端子を電源や他の出力端子とショートしたり , 大きな容量負荷を接続すると大電流が流れる場合があります。この
ような状態が長時間続くとデバイスが劣化しますので , 使用に際しては最大定格を超えることのないよう十分に注意して
ください。
・モード (MD0 ∼ MD2) 端子について
これらの端子は , VCC5 または VSS に直接つないで使用してください。ノイズにより誤ってテスト・モードに入ってしまう
ことを防ぐために , プリント板上の各モード端子と VCC5 または VSS 間のパターン長をできる限り短くし , これらを低イ
ンピーダンスで接続するようにしてください。
・電源端子について
VCC5,VCC3・VSS が複数ある場合 , デバイス設計上はラッチアップなどの誤動作を防止するために , デバイス内部で同電
位にすべきもの同士を接続してありますが , 不要輻射の低減・グラウンドレベルの上昇によるストローブ信号の誤動作の
防止・総出力電流規格を遵守などのために , 必ずそれらすべてを外部で電源およびグラウンドに接続してください。
また , 電流供給源から出来るかぎり低インピーダンスで本デバイスの VCC5, VSS あるいは VCC3, VSS に接続するような配
慮をお願い致します。さらに , 本デバイスの近くで , VCC5 と VSS,VCC3 と VSS の間に 0.1 µF 程度のセラミックコンデンサを
バイパスコンデンサとして接続することをお勧めいたします。
・水晶発振回路について
X0, X1, X0A, X1A 端子の近辺のノイズは本デバイスの誤動作のもととなります。X0, X1, X0A, X1A および水晶発振子
( あるいはセラミック発振子 ) さらにグラウンドへのバイパスコンデンサは出来るかぎり近くに配置するようにプリント
板を設計してください。
また , X0, X1, X0A, X1A 端子の回りをグラウンドで囲むようなプリント版アートワークは安定した動作を期待できます
ので , 強くお勧めいたします。
(3) 使用上の注意
・外部リセット入力について
RST端子に“L”レベルを入力し, 内部が確実にリセット状態となるためには, RST端子の“L”レベル入力が最低5マシンサ
イクルが必要です。
・外部クロックについて
外部クロックでの使用は禁止しています。水晶発振子 ( あるいはセラミック発振子 ) を使用してください。
・アナログ電源について
AVCC は常に VCC5 と同電位で使用してください。VCC5 ＞ AVCC の場合には , AN0 ∼ AN7 端子を通して電流が流れる場合
があります。
・レベルコンパレータ使用時の注意
レベルコンパレータ使用時は , STOP 時にもリファレンス電流 (IR) が流れます。
STOP 時に電流を止めるには , レベルコ
20
DS07–16308–3
MB91130 シリーズ
ンパレータの動作を禁止してから STOP モードに入れてください。
2. 電源投入時の注意
・RST 端子の処理
電源投入時には , 必ず RST 端子を “L” レベル状態から開始し , 電源が VDD レベルになってから , 最低でも内部動作クロッ
クの 5 サイクル分の時間を確保してから “H” レベルにしてください。
・原振入力について
電源投入時は , 必ず発振安定待ちが解除されるまでの間クロックを入力してください。
・パワーオンリセットについて
電源投入時および , 電源電圧が動作保証電圧を下回った場合の再投入時は必ずパワーオンリセットをかけてください。
・電源投入順序について
電源投入は , VCC3 → VCC5 → AVCC → AVRH の順に投入し , 切断時はこの逆の順序で行ってください。
DS07–16308–3
21
MB91130 シリーズ
■ ブロックダイヤグラム
FR30 CPU
UART × 5 ch
15
SIN0 ∼ SIN4
SOT0 ∼ SOT4
SCK0 ∼ SCK4
RAM 6 Kbyte
DREQ0 ∼ DREQ2
DACK0 ∼DACK 2
DEOP0 ∼ DEOP2
DMAC 8 ch
Reload timer × 5 ch
9
Resource Bus
Controller
8 bit 3 output D/A converter
5
Bus Converter
External Bus
Controller
A23 ∼ A00
D31 ∼ D16
RD
WR1, WR0
RDY
BRQ
BGRNT
CLK
RAM 2 Kbyte
16 bit PPG × 6 ch
DA0 ∼ DA2
DAVC, DAVS
6
PPG0 ∼ PPG5
6
TRG0 ∼ TRG5
Multi-Function
Timer
ROM 254 Kbyte
4
IN0 ∼ IN3
16 bit ICU × 4 ch
47
Interrupt Controller
16 bit FRT
X0, X1, X0A, X1A
RST
MD0 ∼ MD2
AIN0, AIN1
BIN0, BIN1
ZIN0, ZIN1
Clock Generator
8
Up/Down counter × 2 ch
6
16 bit OCU × 8 ch
24 ch external interrupt
INT0 ∼ INT23 (∗)
FRCK
RTO0 (U)
RTO1 (X)
RTO2 (V)
RTO3 (Y)
RTO4 (W)
RTO5 (Z)
RTO6
RTO7
DTTI
24
AN0 ∼ AN7
AVRH, AVRL
AVCC, AVSS
CMP (AN7)
10 bit 8 input A/D converter
Waveform Generator
12
level comparator
＊：INT23 ∼ INT16 は A23 ∼ A16 と端子を共有しています。
INT15 は ATG と端子を共有しています。
INT14 は DEOP2 と端子を共有しています。
INT13 ∼ INT8 は TRG5 ∼ TRG0 と端子を共有しています。
INT7 ∼ INT4 は AIN0, BIN0, AIN1, BIN1 と端子を共有しています。
上記端子の総数は 133。残り (144 − 133 ＝ 11 ピン ) は VCC5, VCC3, VSS となります。
22
DS07–16308–3
MB91130 シリーズ
■ CPU
1. メモリ空間
FR ファミリの論理アドレス空間は 4 Gbyte (232 番地 ) あり , CPU はリニアにアクセスを行います。
・メモリマップ
シングルチップモード
I/O
I/O
I/O
I/O
I/O
I/O
アクセス禁止
アクセス禁止
内蔵 RAM 6 KB
内蔵 RAM 6 KB
アクセス禁止
アクセス禁止
アクセス禁止
外部領域
アクセス禁止
内蔵 RAM 2 KB
内蔵 RAM 2 KB
内蔵 ROM 254 KB
内蔵 ROM 254 KB
外部領域
アクセス禁止
0000 0400H
｛
内 ROM 外バスモード
｛
外 ROM 外バスモード
0000 0000H
ダイレクト
マドレッシング
領域
I/O マップ参照
0000 0800H
アクセス禁止
0000 1000H
内蔵 RAM 6 KB
0000 2800H
0001 0000H
0001 0000H
外部領
000C 0000H
000C 0800H
0010 0000H
FFFF FFFFH
FFFF FFFFH
＊：シングルチップモードでは，外部領域へのアクセスはできません。
外部領域へアクセスを行う場合は，モードレジスタで内 ROM 外バスモードを選択してください。
DS07–16308–3
23
MB91130 シリーズ
2. レジスタ
FR ファミリには CPU 内にある用途専用のレジスタとメモリ上にある汎用レジスタの二つの種類があります。
・専用レジスタ
プログラムカウンタ (PC)
プログラムステータス (PS)
： 32 ビット長 , 命令格納位置を示します。
： 32 ビット長 , レジスタポインタやコンディションコードを格納するレジスタで
す。
テーブルベースレジスタ (TBR) ： EIT ( 例外 / 割込み / トラップ ) 処理のときに使用されるベクタテーブルの先頭
アドレスを保持します。
リターンポインタ (RP)
： サブルーチンから復帰するアドレスを保持します。
システムスタックポインタ (SSP) ： システムスタック空間を示します。
ユーザズスタックポインタ (USP) ： ユーザズスタック空間を示します。
乗除算結果レジスタ (MDH/MDL) ： 32 ビット長 , 乗除算用のレジスタです。
32 bit
PC
プログラムカウンタ
PS
プログラムステータス
初期値
XXXX XXXXH ( 不定 )
テーブルベースレジスタ
000F FC00H
リターンポインタ
XXXX XXXXH ( 不定 )
SSP
システムスタックポインタ
0000 0000H
USP
ユーザズスタックポインタ
XXXX XXXXH ( 不定 )
TBR
RP
MDH
XXXX XXXXH ( 不定 )
乗除算結果レジスタ
XXXX XXXXH ( 不定 )
MDL
・プログラムステータス (PS)
PS はプログラムステータスを保持するレジスタで , コンディションコードレジスタ (CCR) , システムコンディション
コードレジスタ (SCR) と割込みレベルマスクレジスタ (ILM) の三つに分かれています。
31
PS
⎯
20
19
18
16
ILM4 ILM3 ILM2 ILM1 ILM0
ILM
24
17
⎯
10
9
8
7
6
5
4
3
2
1
0
D1
D0
T
⎯
⎯
S
I
N
Z
V
C
SCR
CCR
DS07–16308–3
MB91130 シリーズ
・コンディションコードレジスタ (CCR)
S フラグ ： R15 として使用されるスタックポインタを指定します。
I フラグ ： ユーザー割込み要求の許可・禁止を制御します。
N フラグ ： 演算結果を 2 の補数で表現された整数とみなしたときの符号を示します。
Z フラグ ： 演算結果を “0” であったかを示します。
V フラグ ： 演算に用いたオペランドを 2 の補数で表現される整数であるとみなし , 演算の結果 , オーバフローが生
じたかを示します。
C フラグ ： 演算により , 最上位ビットからのキャリ , またはボローが発生したかを示します。
・システムコンディションコードレジスタ (SCR)
T フラグ ： ステップトレーストラップを有効にするかを指定するフラグです。
・割込みレベルマスクレジスタ (ILM)
ILM4 ∼ ILM0 ： 割込みレベルマスク値を保持するレジスタで , この ILM の保持する値がレベルマスクに使用されま
す。CPU に入力される割込み要求の中で対応する割込みレベルが , この ILM で示されるレベルより
も強いときだけ割込み要求が受け付けられます。
ILM2
ILM1
ILM0
割込みレベル
強弱
0
0
0
0
0
0
強い
0
1
0
0
1
1
1
1
0
…
ILM3
…
ILM4
…
…
DS07–16308–3
1
15
31
弱い
25
MB91130 シリーズ
■ 汎用レジスタ
汎用レジスタは , CPU のレジスタ R0 ∼ R15 で , 各種演算でのアキュムレータ , およびメモリアクセスのポインタ ( ア
ドレスを示すフィールド ) として使用します。
・レジスタバンクの構成
32 ビット
R0
初期値
XXXX XXXXH
R1
R12
R13
AC (Accumulator)
R14
FP (Frame Pointer)
XXXX XXXXH
R15
SP (Stack Pointer)
0000 0000H
16 本のレジスタのうち , 次のレジスタは特殊な用途を想定しています。そのため , 一部の命令が強化されています。
R13：仮想アキュムレータ (AC)
R14：フレームポインタ (FP)
R15：スタックポインタ (SP)
リセットによる R0 ∼ R14 の初期値は不定です。R15 の初期値は , 0000 0000H (SSP の値 ) となります。
26
DS07–16308–3
MB91130 シリーズ
■ モード設定
1. 端子
・モード端子と設定モード
モード端子
モード名
リセットベクタ
アクセス領域
外部データ
バス幅
0
外部ベクタモード 0
外部
8 ビット
0
1
外部ベクタモード 1
外部
16 ビット
0
1
0
⎯
⎯
⎯
0
1
1
内部ベクタモード
内部
1
⎯
⎯
⎯
⎯
MD2
MD1
MD0
0
0
0
バスモード
外部 ROM 外部バスモード
設定禁止
( モードレジスタ ) シングルチップモード
⎯
使用禁止
2. レジスタ
モードレジスタ (MODR) と設定モード
アドレス
0000 07FFH
M1
M0
∗
∗
∗
∗
∗
∗
初期値
アクセス
XXXX XXXXB
W
バスモード設定ビット
W ：ライトオンリ
X ：不定
＊：M1, M0 以外のビットには , 常に “0” を書き込んでください。
・バスモード設定ビットとその機能
M1
M0
0
0
シングルチップモード
0
1
内部 ROM 外部バスモード
1
0
外部 ROM 外部バスモード
1
1
DS07–16308–3
機 能
⎯
備 考
設定禁止
27
MB91130 シリーズ
■ I/O マップ
register
address
000000H
＋0
PDR3
＋1
(R/W)
PDR2
XXXXXXXX
000004H
⎯
000008H
⎯
＋2
(R/W)
(R/W)
000014H
000018H
00001CH
000020H
000024H
000028H
PDRF
(R/W)
XXXXXXXX
⎯
⎯
00003CH
000040H
PDRE
XXXXXXXX
PDRJ
PDRI
− − XXXXXX
LVLC
(R/W)
(R/W)
⎯
SIDR0/SODR0 (R/W)
0 0 0 0 1 −00
SSR1
(R/W)
XXXXXXXX
SIDR1/SODR1 (R/W)
0 0 0 0 1 −00
SSR2
(R/W)
(R/W)
− − XXXXXX
XXXX 0 0 0 0
SSR0
(R/W)
XXXXXXXX
(R/W)
PDR4
(R/W)
XXXXXXXX
PDR8
(R/W)
− XXXXXXX
XXXXXXXX
SIDR2/SODR2 (R/W)
PDRD
(R/W)
XXXXXXXX
PDRH
(R/W)
− − − − − XXX
PDRL
(R/W)
XXXXXXXX
SCR0
(R/W)
00000100
SCR1
(R/W)
00000100
SCR2
(R/W)
PDRC
Port Data Register
(R/W)
XXXXXXXX
PDRG
(R/W)
− − XXXXXX
PDRK
(R/W)
XXXXXXXX
SMR0
(R/W)
0 0 0 0 0−0 0
SMR1
(R/W)
0 0 0 0 0−0 0
SMR2
(R/W)
0 0 0 0 1 −00
XXXXXXXX
00000100
0 0 0 0 0−0 0
TMRLR
(W)
TMR
(R)
XXXXXXXX XXXXXXXX
TMRLR
XXXXXXXX XXXXXXXX
UART0
UART1
UART2
Reload Timer 0
(R)
XXXXXXXX XXXXXXXX
(R/W)
Reload Timer 1
−−−−0000 0 0 0 0 0 0 0 0
(R/W)
0 0 1 0 1 − XX XXXXXXXX
(W)
XXXXXXXX XXXXXXXX
⎯
TMR
TMCSR
⎯
TMRLR
(R/W)
Level Comparator
−−−−0000 0 0 0 0 0 0 0 0
(W)
ADCR
XXXXXXXX XXXXXXXX
TMCSR
⎯
000034H
000038H
(R/W)
⎯
00002CH
000030H
PDR5
XXXXXXXX
00000CH
000010H
⎯
XXXXXXXX
PDR6
block
＋3
ADCS1
(R/W)
ADCS0
(R/W)
00000000
00000000
TMR
(R)
XXXXXXXX XXXXXXXX
TMCSR
(R/W)
A/D Converter
( 逐次型 )
Reload Timer 2
−−−−0000 0 0 0 0 0 0 0 0
（続く）
28
DS07–16308–3
MB91130 シリーズ
register
address
000044H
000048H
＋0
＋1
＋2
＋3
IPCP1
(R)
IPCP0
(R)
XXXXXXXX XXXXXXXX
XXXXXXXX XXXXXXXX
IPCP3
IPCP2
(R)
XXXXXXXX XXXXXXXX
ICS23
⎯
00004CH
(R/W)
(R/W)
OCCP3
00006CH
(R/W)
XXXXXXXX XXXXXXXX
OCCP4
XXXXXXXX XXXXXXXX
000068H
(R/W)
XXXXXXXX XXXXXXXX
(R/W)
OCCP6
XXXXXXXX XXXXXXXX
OCS32
OCS10
(R/W)
(R/W)
XXX 0 0 0 0 0 0 0 0 0 XX 0 0
XXX 0 0 0 0 0 0 0 0 0 XX 0 0
OCS76
OCS54
(R/W)
(R/W)
XXX 0 0 0 0 0 0 0 0 0 XX 0 0
XXX 0 0 0 0 0 0 0 0 0 XX 0 0
TCDT
TCCS
(R/W)
(R/W)
SIDR3/SODR3 (R/W)
0 0 0 0 1 0 00
SSR4
(R/W)
XXXXXXXX
SIDR4/SODR4 (R/W)
0 0 0 0 1 0 00
CDCR1
XXXXXXXX
(R/W)
CDCR3
(R/W)
(W)
00000000
CCRH0
(R/W)
00000000
CCRH1
(R/W)
−0 0 0 0 0 0 0
00000100
SCR4
(R/W)
00000100
SMR3
⎯
00000000
CCRL0
(R/W)
−0 0 0 1 0 0 0
CCRL1
(R/W)
−0 0 0 1 0 0 0
00000000
⎯
⎯
UART4
通信プリスケーラ
⎯
0 −−−0 0 0 0
(R)
UART3
⎯
(R/W)
UDCR1
(R/W)
0 0 0 0 0−0 0
0 −−−0 0 0 0
(W)
(R/W)
SMR4
(R/W)
CDCR4
RCR0
16 bit
Freerun Timer
0 0 0 0 0−0 0
(R/W)
CDCR2
⎯
RCR1
(R/W)
0 −−−0 0 0 0
⎯
0 −−−0 0 0 0
SCR3
CDCR0
⎯
0 −−−0 0 0 0
(R/W)
0−−−−−−− 0 0 0 0 0 0 0 0
00000000 00000000
SSR3
16 bit OCU
(R/W)
XXXXXXXX XXXXXXXX
000080H
00008CH
OCCP2
(R/W)
OCCP7
(R/W)
XXXXXXXX XXXXXXXX
(R/W)
OCCP5
000064H
000088H
00000000
OCCP0
XXXXXXXX XXXXXXXX
000060H
000084H
(R/W)
Reserved
XXXXXXXX XXXXXXXX
00005CH
00007CH
ICS01
⎯
00000000
OCCP1
000058H
000078H
16 bit ICU
⎯
000054H
000074H
(R)
XXXXXXXX XXXXXXXX
000050H
000070H
block
UDCR0
(R)
00000000
CSR0
(R/W)
00000000
CSR1
8/16 bit
U/D Counter
(R/W)
00000000
（続く）
DS07–16308–3
29
MB91130 シリーズ
register
address
＋0
＋1
＋2
⎯
000090H
000094H
000098H
00009CH
0000A0H
EIRR0
(R/W)
ENIR0
(R/W)
Reserved
EIRR1
(R/W)
ENIR1
(R/W)
00000000
00000000
00000000
00000000
ELVR0
(R/W)
ELVR1
(R/W)
00000000 00000000
EIRR2
(R/W)
ENIR2
00000000 00000000
(R/W)
00000000
00000000
ELVR2
(R/W)
DACR2
⎯
⎯
DTCR1
(R/W)
(R/W)
TMRR1
DADR1
(R/W)
XXXXXXXX
(R/W)
DTCR0
XXXXXXXX
SIGCR
⎯
(R/W)
−−−−−−−0
XXXXXXXX
00000000
0000B0H
DACR1
−−−−−−−0
⎯
0000A8H
(R/W)
DADR2
Ext int
⎯
00000000 00000000
0000A4H
0000ACH
block
＋3
(R/W)
00000000
(R/W)
DTCR2
00000000
(R/W)
00000000
DACR0
(R/W)
−−−−−−−0
DADR0
(R/W)
D/A Converter
XXXXXXXX
TMRR0
(R/W)
XXXXXXXX
TMRR2
(R/W)
Waveform
Generator
XXXXXXXX
0000B4H
∼
⎯
Reserved
0000BCH
0000C4H
0000C8H
PCRJ
−−0 0 0 0 0 0
OCRJ
0000D4H
0000D8H
0000DCH
(R/W)
−−−−−−0 0
(R/W)
(R/W)
PCRI
(R/W)
−−0 0 0 0 0 0
OCRI
(R/W)
PCRD
(R/W)
00000000
PCRH
OCRH
⎯
⎯
⎯
(R/W)
00000000
DDRJ
(R/W)
DDRE
(R/W)
00000000
DDRI
(R/W)
−−0 0 0 0 0 0
−−0 0 0 0 0 0
⎯
⎯
GCN1
(R/W)
00110010 00010000
DDRD
(R/W)
−−−−−0 0 0
DDRL
(R/W)
00000000
⎯
Opendrain Control
(R/W)
00000000
00000000
DDRH
⎯
AICK
(R/W)
Pull Up Control
⎯
(R/W)
−−−−−0 0 0
(R/W)
00000000
−−−−−0 0 0
−−0 0 0 0 0 0
DDRF
PCRC
(R/W)
−−0 0 0 0 0 0
0000CCH
0000D0H
PCRE
⎯
0000C0H
DDRC
Analog
Input Control
(R/W)
00000000
DDRG
(R/W)
−−0 0 0 0 0 0
DDRK
Data Direction
Register
(R/W)
00000000
GCN2
(R/W)
00000000
PPG ctl
（続く）
30
DS07–16308–3
MB91130 シリーズ
address
0000E0H
0000E4H
0000E8H
0000ECH
0000F0H
0000F4H
0000F8H
0000FCH
000100H
000104H
000108H
00010CH
000110H
register
＋0
＋1
＋2
＋3
PTMR0
(R)
PCSR0
(W)
11111111 11111111
PDUT0
00011CH
PCNH0
XXXXXXXX XXXXXXXX
(R)
11111111 11111111
PDUT1
(R)
11111111 11111111
PDUT2
(R)
11111111 11111111
(R)
11111111 11111111
(R)
11111111 11111111
00000000
PCSR2
(W)
(R/W)
PCNL2
(R/W)
0000000−
00000000
PCSR3
(W)
(R/W)
PCNL3
(R/W)
0000000−
00000000
PCSR4
(W)
(R/W)
PCNL4
(R/W)
0000000−
00000000
PCSR5
(W)
PCNH5
XXXXXXXX XXXXXXXX
(W)
XXXXXXXX XXXXXXXX
(R/W)
PCNL5
(R/W)
0000000−
00000000
TMR
(R)
XXXXXXXX XXXXXXXX
TMCSR
⎯
TMRLR
(R/W)
XXXXXXXX XXXXXXXX
(W)
TMRLR
PCNL1
0000000−
PCNH4
XXXXXXXX XXXXXXXX
PDUT5
(R/W)
XXXXXXXX XXXXXXXX
(W)
PTMR5
(W)
PCNH3
XXXXXXXX XXXXXXXX
PDUT4
PCSR1
XXXXXXXX XXXXXXXX
(W)
PTMR4
00000000
PCNH2
XXXXXXXX XXXXXXXX
PDUT3
(R/W)
XXXXXXXX XXXXXXXX
(W)
PTMR3
PCNL0
0000000−
PCNH1
XXXXXXXX XXXXXXXX
PTMR2
(R/W)
XXXXXXXX XXXXXXXX
(W)
000114H
000118H
XXXXXXXX XXXXXXXX
(W)
PTMR1
block
(R/W)
PPG0
PPG1
PPG2
PPG3
PPG4
PPG5
Reload Timer 3
−−−−0000 0 0 0 0 0 0 0 0
(W)
TMR
XXXXXXXX XXXXXXXX
(R)
XXXXXXXX XXXXXXXX
TMCSR
⎯
(R/W)
Reload Timer 4
−−−−0000 0 0 0 0 0 0 0 0
000120H
∼
⎯
Reserved
0001FCH
000200H
000204H
DPDP
(R/W)
−−−−−−−− −−−−−−−− −−−−−−−− −0 0 0 0 0 0 0
DACSR
00000000
(R/W)
DMAC
00000000 00000000 00000000
（続く）
DS07–16308–3
31
MB91130 シリーズ
register
address
＋0
＋1
＋2
DATCR
000208H
block
＋3
(R/W)
XXXXXXXX XXXX0 0 0 0
XXXX0 0 0 0 XXXX0 0 0 0
DMAC
⎯
00020CH
000210H
∼
⎯
Reserved
0003ECH
BSD0
0003F0H
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
BSD1
0003E4H
BSDC
000408H
00040CH
000410H
000414H
000418H
00041CH
000420H
000424H
000428H
00042CH
Bit Search Module
(W)
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
BSRR
0003FCH
000404H
(R/W)
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
0003F8H
000400H
(W)
(R)
XXXXXXXX XXXXXXXX XXXXXXXX XXXXXXXX
ICR00
(R/W)
−−−−1 1 1 1
ICR04
(R/W)
−−−−1 1 1 1
ICR08
(R/W)
−−−−1 1 1 1
ICR12
(R/W)
−−−−1 1 1 1
ICR16
(R/W)
−−−−1 1 1 1
ICR20
(R/W)
−−−−1 1 1 1
ICR24
(R/W)
−−−−1 1 1 1
ICR28
(R/W)
−−−−1 1 1 1
ICR32
(R/W)
−−−−1 1 1 1
ICR36
(R/W)
−−−−1 1 1 1
ICR40
(R/W)
−−−−1 1 1 1
ICR44
(R/W)
−−−−1 1 1 1
ICR01
(R/W)
−−−−1 1 1 1
ICR05
(R/W)
−−−−1 1 1 1
ICR09
(R/W)
−−−−1 1 1 1
ICR13
(R/W)
−−−−1 1 1 1
ICR17
(R/W)
−−−−1 1 1 1
ICR21
(R/W)
−−−−1 1 1 1
ICR25
(R/W)
−−−−1 1 1 1
ICR29
(R/W)
−−−−1 1 1 1
ICR33
(R/W)
−−−−1 1 1 1
ICR37
(R/W)
−−−−1 1 1 1
ICR41
(R/W)
−−−−1 1 1 1
ICR45
(R/W)
−−−−1 1 1 1
ICR02
(R/W)
−−−−1 1 1 1
ICR06
(R/W)
−−−−1 1 1 1
ICR10
(R/W)
−−−−1 1 1 1
ICR14
(R/W)
−−−−1 1 1 1
ICR18
(R/W)
−−−−1 1 1 1
ICR22
(R/W)
−−−−1 1 1 1
ICR26
(R/W)
−−−−1 1 1 1
ICR30
(R/W)
−−−−1 1 1 1
ICR34
(R/W)
−−−−1 1 1 1
ICR38
(R/W)
−−−−1 1 1 1
ICR42
(R/W)
−−−−1 1 1 1
ICR46
(R/W)
−−−−1 1 1 1
ICR03
(R/W)
−−−−1 1 1 1
ICR07
(R/W)
−−−−1 1 1 1
ICR11
(R/W)
−−−−1 1 1 1
ICR15
(R/W)
−−−−1 1 1 1
ICR19
(R/W)
−−−−1 1 1 1
ICR23
(R/W)
−−−−1 1 1 1
ICR27
(R/W)
Interrupt Control
unit
−−−−1 1 1 1
ICR31
(R/W)
−−−−1 1 1 1
ICR35
(R/W)
−−−−1 1 1 1
ICR39
(R/W)
−−−−1 1 1 1
ICR43
(R/W)
−−−−1 1 1 1
ICR47
(R/W)
−−−−1 1 1 1
（続く）
32
DS07–16308–3
MB91130 シリーズ
register
address
000430H
＋0
DICR
＋1
(R/W)
−−−−−−−0
HRCL
＋2
block
＋3
(R/W)
⎯
−−−1 1 1 1 1
Delay int
000434H
∼
⎯
Reserved
00047CH
000480H
000484H
000488H
RSRR/WTCR (R/W)
1 XXXX − 0 0
GCR
(R/W)
1 1 0 0 1 1−1
PCTR
STCR
(R/W)
PDRR
0 0 0 1 1 1−−
WPR
(R/W)
CTBR
−−−−0 0 0 0
(W)
(W)
XXXXXXXX
Clock Control unit
⎯
XXXXXXXX
(R/W)
⎯
0 0−−0−0 0
PLL Control
00048CH
∼
⎯
Reserved
0005FCH
000600H
DDR3
(W)
00000000
000604H
⎯
000608H
00060CH
000610H
000614H
000618H
00061CH
000620H
000624H
DDR2
(W)
⎯
00000000
DDR6
(W)
DDR5
00000000
⎯
⎯
⎯
ASR1
(W)
AMR1
DDR4
(W)
00000000
DDR8
−0 0 0 0 0 0 0
(W)
00000000 00000000
ASR2
AMR2
(W)
(W)
00000000 00000010
00000000 00000000
ASR3
AMR3
(W)
(W)
00000000 00000011
00000000 00000000
ASR4
AMR4
(W)
(W)
00000000 00000100
00000000 00000000
ASR5
AMR5
(W)
(R/W)
−−−0 0 1 1 1
AMD5
AMD1
(W)
T-unit
00000000 00000000
(R/W)
AMD32
0−−0 0 0 0 0
(R/W)
AMD4
(R/W)
0−−0 0 0 0 0
00000000
(R/W)
Data Direction
Register
(W)
00000000 00000001
AMD0
⎯
0−−0 0 0 0 0
EPCR0
(W)
EPCR1
−−−−1 1 0 0 −1−−−−−−
(W)
−−−−−−−− 1 1 1 1 1 1 1 1
⎯
00062CH
000630H
(W)
00000000
00000000 00000101
000628H
⎯
⎯
PCR6
(R/W)
00000000
⎯
Pull Up Control
（続く）
DS07–16308–3
33
MB91130 シリーズ
（続き）
register
address
＋0
＋1
＋2
block
＋3
000634H
∼
⎯
Reserved
0007BCH
0007C0H
0007C4H
FLCR
(R/W)
⎯
000X0000
FWTC
FLASH Control
(R/W)
⎯
−−−−−0 0 0
0007C8H
∼
⎯
Reserved
0007F8H
LER
0007FCH
⎯
(W)
−−−−−0 0 0
MODR
(W)
XXXXXXXX
Little Endian
Regster
Mode Regster
＊ 1：ライトオンリビットのあるレジスタに対して RMW 系の命令を行わないでください。
＊ 2：Reserved または , リードオンリのレジスタに対して特に断りがないかぎりライトアクセスを行わないでくださ
い。
＊ 3：Reserved または ( − ) の領域のデータは不定です。
＊ 4：RMW 系の命令 (RMW：リードモディファイライト )
AND
Rj, @Ri
OR
Rj, @Ri
EOR
Rj, @Ri
ANDH
Rj, @Ri
ORH Rj, @Ri
EORH Rj, @Ri
ANDB
Rj, @Ri
ORB Rj, @Ri
EORB Rj, @Ri
BANDL #u4, @Ri
BORL #u4, @Ri
BEORL #u4, @Ri
BANDH #u4, @Ri
BORH #u4, @Ri
BEORH #u4, @Ri
34
DS07–16308–3
MB91130 シリーズ
■ 割込みベクタ
割込みベクタテーブルには , MB91130 シリーズの割込み要因と割込みベクタ / 割込み制御レジスタの割当てが記載され
ています。
割込み番号
10 進
16 進
割込み
レベル＊ 1
オフセット
TBR のデフォルト
のアドレス＊ 2
リセット
0
00
⎯
3FCH
000FFFFCH
システム予約
1
01
⎯
3F8H
000FFFF8H
システム予約
2
02
⎯
3F4H
000FFFF4H
システム予約
3
03
⎯
3F0H
000FFFF0H
システム予約
4
04
⎯
3ECH
000FFFECH
システム予約
5
05
⎯
3E8H
000FFFE8H
システム予約
6
06
⎯
3E4H
000FFFE4H
システム予約
7
07
⎯
3E0H
000FFFE0H
システム予約
8
08
⎯
3DCH
000FFFDCH
システム予約
9
09
⎯
3D8H
000FFFD8H
システム予約
10
0A
⎯
3D4H
000FFFD4H
システム予約
11
0B
⎯
3D0H
000FFFD0H
システム予約
12
0C
⎯
3CCH
000FFFCCH
システム予約
13
0D
⎯
3C8H
000FFFC8H
未定義命令例外
14
0E
⎯
3C4H
000FFFC4H
システム予約
15
0F
⎯
3C0H
000FFFC0H
外部割込み 0
16
10
ICR00
3BCH
000FFFBCH
外部割込み 1
17
11
ICR01
3B8H
000FFFB8H
外部割込み 2
18
12
ICR02
3B4H
000FFFB4H
外部割込み 3
19
13
ICR03
3B0H
000FFFB0H
外部割込み 4
20
14
ICR04
3ACH
000FFFACH
外部割込み 5
21
15
ICR05
3A8H
000FFFA8H
外部割込み 6
22
16
ICR06
3A4H
000FFFA4H
外部割込み 7
23
17
ICR07
3A0H
000FFFA0H
外部割込み 8 ∼ 15
24
18
ICR08
39CH
000FFF9CH
外部割込み 16 ∼ 23
25
19
ICR09
398H
000FFF98H
UART0 ( 受信完了 )
26
1A
ICR10
394H
000FFF94H
UART1 ( 受信完了 )
27
1B
ICR11
390H
000FFF90H
UART2 ( 受信完了 )
28
1C
ICR12
38CH
000FFF8CH
UART3 ( 受信完了 )
29
1D
ICR13
388H
000FFF88H
UART4 ( 受信完了 )
30
1E
ICR14
384H
000FFF84H
UART0 ( 送信完了 )
31
1F
ICR15
380H
000FFF80H
UART1 ( 送信完了 )
32
20
ICR16
37CH
000FFF7CH
UART2 ( 送信完了 )
33
21
ICR17
378H
000FFF78H
UART3 ( 送信完了 )
34
22
ICR18
374H
000FFF74H
UART4 ( 送信完了 )
35
23
ICR19
370H
000FFF70H
DMAC ( 終了 , エラー )
36
24
ICR20
36CH
000FFF6CH
割込み要因
（続く）
DS07–16308–3
35
MB91130 シリーズ
割込み番号
10 進
16 進
割込み
レベル＊ 1
オフセット
TBR のデフォルト
のアドレス＊ 2
リロードタイマ 0
37
25
ICR21
368H
000FFF68H
リロードタイマ 1
38
26
ICR22
364H
000FFF64H
リロードタイマ 2
39
27
ICR23
360H
000FFF60H
リロードタイマ 3
40
28
ICR24
35CH
000FFF5CH
リロードタイマ４
41
29
ICR25
358H
000FFF58H
A/D ( 逐次型 )
42
2A
ICR26
354H
000FFF54H
PPG0
43
2B
ICR27
350H
000FFF50H
PPG1
44
2C
ICR28
34CH
000FFF4CH
PPG2
45
2D
ICR29
348H
000FFF48H
PPG3
46
2E
ICR30
344H
000FFF44H
PPG4/5
47
2F
ICR31
340H
000FFF40H
Waveform Generator
48
30
ICR32
33CH
000FFF3CH
U/D カウンタ 0 ( コンペア / アンダフロー
オーバフロー , アップダウン反転 )
49
31
ICR33
338H
000FFF38H
U/D カウンタ 1 ( コンペア / アンダフロー
オーバフロー , アップダウン反転 )
50
32
ICR34
334H
000FFF34H
ICU0 ( 取込み )
51
33
ICR35
330H
000FFF30H
ICU1 ( 取込み )
52
34
ICR36
32CH
000FFF2CH
ICU2 ( 取込み )
53
35
ICR37
328H
000FFF28H
ICU3 ( 取込み )
54
36
ICR38
324H
000FFF24H
OCU0 ( 一致 )
55
37
ICR39
320H
000FFF20H
OCU1 ( 一致 )
56
38
ICR40
31CH
000FFF1CH
OCU2 ( 一致 )
57
39
ICR41
318H
000FFF18H
OCU3 ( 一致 )
58
3A
ICR42
314H
000FFF14H
OCU4/5 ( 一致 )
59
3B
ICR43
310H
000FFF10H
OCU6/7 ( 一致 )
60
3C
ICR44
30CH
000FFF0CH
レベルコンパレータ
61
3D
ICR45
308H
000FFF08H
16 bit フリーランタイマ
62
3E
ICR46
304H
000FFF04H
遅延割込み要因ビット
63
3F
ICR47
300H
000FFF00H
システム予約 (REALOS にて使用＊ 3)
64
40
⎯
2FCH
000FFEFCH
システム予約 (REALOS にて使用＊ 3)
65
41
⎯
2F8H
000FFEF8H
INT 命令で使用
66
42
⎯
2F4H
000FFEF4H
INT 命令で使用
67
43
⎯
2F0H
000FFEF0H
INT 命令で使用
68
44
⎯
2ECH
000FFEECH
INT 命令で使用
69
45
⎯
2E8H
000FFEE8H
INT 命令で使用
70
46
⎯
2E4H
000FFEE4H
INT 命令で使用
71
47
⎯
2E0H
000FFEE0H
割込み要因
（続く）
36
DS07–16308–3
MB91130 シリーズ
（続き）
割込み番号
TBR のデフォルト
のアドレス＊ 2
INT 命令で使用
72
48
⎯
2DCH
000FFEDCH
INT 命令で使用
73
49
⎯
2D8H
000FFED8H
INT 命令で使用
74
4A
⎯
2D4H
000FFED4H
INT 命令で使用
75
4B
⎯
2D0H
000FFED0H
INT 命令で使用
76
4C
⎯
2CCH
000FFECCH
INT 命令で使用
77
4D
⎯
2C8H
000FFEC8H
INT 命令で使用
78
4E
⎯
2C4H
000FFEC4H
INT 命令で使用
79
4F
⎯
2C0H
000FFEC0H
80
50
2BCH
000FFEBCH
INT 命令で使用
255
FF
⎯
∼
オフセット
∼
割込み
レベル＊ 1
∼
16 進
∼
10 進
割込み要因
000H
000FFC00H
＊ 1：ICR は , 割込みコントローラ内に設けられたレジスタで , 割込みの各要求に対する割込みレベルを設定します。
ICR は割込み要求の各々に対応して用意されています。
＊ 2：TBR は , EIT 用ベクタテーブルの先頭アドレスを示すレジスタです。
TBR と EIT 要因毎に決められたオフセット値を加算したアドレスが , ベクタ・アドレスとなります。
＊ 3：REALOS/FR は , システムコード用に 40H, 41H の割込みを使用します。
DS07–16308–3
37
MB91130 シリーズ
■ 周辺リソース
1. バスインタフェース
バスインタフェースは , 外部メモリおよび外部 I/O とのインタフェースを制御します。
・バスインタフェースの特長
・ 24 ビット (16 MB) のアドレス出力
・ 8/16 ビットのバス幅の設定が可能
・ プログラマブルな自動メモリウェイト ( 最大で 7 サイクル分 ) の挿入
・ リトルエンディアンモードサポート
・ 未使用のアドレス / データ端子は I/O ポートとして使用可能
・ 外部バスが 25 MHz を超える場合にはクロックダブラを使用。バス速度は CPU 速度の 1/2 になります。
・領域
バスインタフェースには全 6 種類のチップセレクト領域が用意されます。
各領域の位置はエリア選択レジスタ (ASR1 ∼ ASR5) とエリアマスクレジスタ (AMR1 ∼ AMR5) で 4 GB の空間に , 最
小 64 KB 単位で任意に配置することができます。領域 0 は , ASR1 ∼ ASR5 によって指定された領域以外の空間に割り当て
られます。リセット時は , 00010000H ∼ 0005FFFFH 以外の外部領域が領域 0 です。
MB91130シリーズではチップセレクト出力端子がありませんので設定する必要はありませんが, 設定を行っても使用上
とくに問題はありません。
領域配置例 1( 図参照 ) は領域 1 から領域 5 を 00100000H ∼ 0014FFFFH に 64 KB 単位で配置した例を示します。また , 領
域配置例 2( 図参照 ) は領域 1 を 00000000H ∼ 0007FFFFH の 512 KB, 領域 2 から領域 5 を 00100000H ∼ 004FFFFFH に 1 MB
単位で配置した例を示します。
00000000H
00000000H
CS1 (512 Kbyte)
00080000H
00080000H
CS0 (1 Mbyte)
CS0 (512 Kbyte)
000FFFFFH
CS2 (1 Mbyte)
000FFFFFH
001FFFFFH
CS1 (64 Kbyte)
0010FFFFH
CS3 (1 Mbyte)
CS2 (64 Kbyte)
0011FFFFH
002FFFFFH
CS3 (64 Kbyte)
0012FFFFH
CS4 (1 Mbyte)
CS4 (64 Kbyte)
0013FFFFH
003FFFFFH
CS5 (64 Kbyte)
0014FFFFH
CS5 (1 Mbyte)
004FFFFFH
CS0
領域配置例 1
38
CS0
領域配置例 2
DS07–16308–3
MB91130 シリーズ
・ブロックダイヤグラム
DATA BUS
ADDRESSBUS
A - Out
write
buffer
switch
read
buffer
switch
M
U
X
External
DATA Bus
DATA BLOCK
ADDRESS BLOCK
+1 or +2
address
buffer
External
Address Bus
shifter
inpage
CS0 - CS5
compa
rator
ASR
AMR
外部端子制御部
RD
WR0. WR1
全ブロック制御
registers
&
Control
DS07–16308–3
BRQ
BGRNT
RDY
39
MB91130 シリーズ
・レジスタ一覧
アドレス
15
8 7
0
0000060CH
ASR1
Area Select Register 1
0000060EH
AMR1
Area Mask Register 1
00000610 H
ASR2
Area Select Register 2
00000612 H
AMR2
Area Mask Register 2
00000614 H
ASR3
Area Select Register 3
00000616 H
AMR3
Area Mask Register 3
00000618 H
ASR4
Area Select Register 4
0000061AH
AMR4
Area Mask Register 4
0000061CH
ASR5
Area Select Register 5
0000061EH
AMR5
Area Mask Register 5
00000620 H
AMD0
AMD1
Area Mode Register 0 / Area Mode Register 1
00000622 H
AMD32
AMD4
Area Mode Register 32 / Area Mode Register 4
00000624 H
AMD5
⎯
Area Mode Register 5
00000626 H
RFCR
ReFresh Control Register
0000062CH
DMCR4
DRAM Control Register 4
0000062EH
DMCR5
DRAM Control Register 4
00000688 H
EPCR0
EPCR1
External Pin Control Register
000007FEH
LER
MODR
Little Endian Register / MODe Register
( 注意事項 ) MB91130 シリーズでは ,
部分に対する機能端子は準備されておりませんので ,
これらのレジスタに対するアクセスは行わないでください。
40
DS07–16308–3
MB91130 シリーズ
2. I/O ポート
MB91130 シリーズは , 各端子に対応するリソースが入出力として端子を使用しない設定になっているとき , I/O ポート
として使用することができます。
ポート (PDR) の読出し値は , ポートが入力に設定されている場合は端子のレベルが読み出されます。また , 出力に設定
されている場合にはデータレジスタの値が読み出されます。これはリードモディファイライトでの読出しでも同じです。
入力設定から出力設定に変更する場合 , あらかじめデータレジスタに出力データを設定しますが , この時にリードモ
ディファイライト系の命令 ( ビットセットなど ) を使用しますと , 読み出されるデータは端子からの入力データであり ,
データレジスタのラッチの値ではありませんので注意が必要です。
・I/O ポートの基本ブロックダイヤグラム
Data bus
リソース入力
0
1
PDR read
pin
0
PDR
リソース出力
1
リソース出力許可
DDR
PDR : Port Data Register
DDR : Data Direction Register
・I/O ポートのレジスタ
I/O ポートは , ポートデータレジスタ (PDR) とポート方向レジスタ (DDR) で構成されています。
・ 入力モード (DDR ＝ “0”) 時
PDR 読出し時： 対応する外部端子のレベルが読み出されます。
PDR 書込み時： PDR に設定値が書き込まれます。
・ 出力モード (DDR ＝ “1”) 時
PDR 読出し時： PDR の値が読み出されます。
PDR 書込み時： PDR の値が対応する外部端子に出力されます。
・アナログ端子 (A/D) のリソースとポートの切換え制御
・ アナログ端子 (A/D) のリソースとポートの切換え制御は AICK (Analog Input Control register on port-K) で行います。
ポート K をアナログに使用するか , 汎用ポートとして使用するかを制御します。
0：汎用ポート
1：アナログ入力 (A/D)
DS07–16308–3
41
MB91130 シリーズ
・入出力ポート ( プルアップ抵抗付き ) のブロックダイヤグラム
Data bus
リソース入力
0
1
プルアップ抵抗
( 約 50 kΩ)
PDR read
pin
0
PDR
リソース出力
1
リソース出力許可
DDR
PCR
PDR : Port Data Register
DDR : Data Direction Register
PCR : Pull-up Control Register
・プルアップ抵抗制御レジスタ (PCR) R/W
プルアップ抵抗 ON/OFF 制御を行います。
0：プルアップ抵抗なし
1：プルアップ抵抗あり
（注意事項）・ストップモード時 (HIZX ＝ 1) でもプルアップ抵抗制御レジスタの設定が優先されます。
・当該端子を外バス端子として使用する場合は , プルアップ抵抗制御機能は使用禁止です。本レジスタに “1”
を書き込まないようにしてください。
42
DS07–16308–3
MB91130 シリーズ
・入出力ポート ( オープンドレイン出力機能 , プルアップ抵抗付き ) のブロックダイヤグラム
Data bus
リソース入力
0
1
PDR read
pin
0
PDR
リソース出力
1
リソース出力許可
DDR
ODCR
PCR
PDR : Port Data Register
DDR : Data Direction Register
ODCR : OpenDrain Control Register
PCR : Pull-up Control Register
・プルアップ抵抗設定レジスタ (PCR) R/W
プルアップ抵抗 ON/OFF 制御を行います。
0：プルアップ抵抗なし
1：プルアップ抵抗あり
・オープンドレイン制御レジスタ (ODCR) R/W
出力モード時のオープンドレイン制御を行います。
0：出力モード時標準出力ポート
1：出力モート時オープンドレイン出力ポート
（注意事項）・入力モード時は意味を持ちません ( 出力 Hi-Z) 。入出力モードは方向レジスタ (DDR) で決まります。
・ストップモード時 (HIZX ＝ 1) でもプルアップ抵抗制御レジスタの設定が優先されます。
・当該端子を外バス端子として使用する場合は , プルアップ抵抗制御機能 , オープンドレイン制御機能ともに
使用禁止です。両レジスタともに “1” を書き込まないようにしてください。
DS07–16308–3
43
MB91130 シリーズ
・ポートデータレジスタ (PDR)
PDR2
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：000001H
P27
P26
P25
P24
P23
P22
P21
P20
XXXXXXXXB
R/W
PDR3
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：000000H
P37
P36
P35
P34
P33
P32
P31
P30
XXXXXXXXB
R/W
PDR4
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：000007H
P47
P46
P45
P44
P43
P42
P41
P40
XXXXXXXXB
R/W
PDR5
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：000006H
P57
P56
P55
P54
P53
P52
P51
P50
XXXXXXXXB
R/W
PDR6
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：000005H
P67
P66
P65
P64
P63
P62
P61
P60
XXXXXXXXB
R/W
PDR8
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：00000BH
⎯
P86
P85
P84
P83
P82
P81
P80
- XXXXXXXB
R/W
PDRＣ
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：000013H
PC7
PC6
PC5
PC4
PC3
PC2
PC1
PC0
XXXXXXXXB
R/W
PDRD
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：000012H
PD7
PD6
PD5
PD4
PD3
PD2
PD1
PD0
XXXXXXXXB
R/W
PDRE
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：000011H
PE7
PE6
PE5
PE4
PE3
PE2
PE1
PE0
XXXXXXXXB
R/W
PDRF
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：000010H
PF7
PF6
PF5
PF4
PF3
PF2
PF1
PF0
XXXXXXXXB
R/W
PDRG
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：000017H
⎯
⎯
PG5
PG4
PG3
PG2
PG1
PG0
- - XXXXXXB
R/W
PDRH
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：000016H
⎯
⎯
⎯
⎯
⎯
PH2
PH1
PH0
- - - - - XXXB
R/W
PDRI
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：000015H
⎯
⎯
PI5
PI4
PI3
PI2
PI1
PI0
- - XXXXXXB
R/W
PDRJ
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：000014H
⎯
⎯
PJ5
PJ4
PJ3
PJ2
PJ1
PJ0
- - XXXXXXB
R/W
PDRK
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：00001BH
PK7
PK6
PK5
PK4
PK3
PK2
PK1
PK0
XXXXXXXXB
R/W
PDRL
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：00001AH
PL7
PL6
PL5
PL4
PL3
PL2
PL1
PL0
XXXXXXXXB
R/W
PDR2 ∼ PDR6, PDR8, PDRC ∼ PDRL は , I/O ポートの入出力データレジスタです。
対応する DDR2 ∼ DDR6, DDR8, DDRC ∼ DDRL で , 入出力制御が行われます。
44
DS07–16308–3
MB91130 シリーズ
・データ方向レジスタ (DDR)
DDR2
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：000601H
P27
P26
P25
P24
P23
P22
P21
P20
00000000B
W
DDR3
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：000600H
P37
P36
P35
P34
P33
P32
P31
P30
00000000B
W
DDR4
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：000607H
P47
P46
P45
P44
P43
P42
P41
P40
00000000B
W
DDR5
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：000606H
P57
P56
P55
P54
P53
P52
P51
P50
00000000B
W
DDR6
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：000605H
P67
P66
P65
P64
P63
P62
P61
P60
00000000B
W
DDR8
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：00060BH
⎯
P86
P85
P84
P83
P82
P81
P80
- 0000000B
W
DDRＣ
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：0000D3H
PC7
PC6
PC5
PC4
PC3
PC2
PC1
PC0
00000000B
R/W
DDRD
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：0000D2H
PD7
PD6
PD5
PD4
PD3
PD2
PD1
PD0
00000000B
R/W
DDRE
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：0000D1H
PE7
PE6
PE5
PE4
PE3
PE2
PE1
PE0
00000000B
R/W
DDRF
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：0000D0H
PF7
PF6
PF5
PF4
PF3
PF2
PF1
PF0
00000000B
R/W
DDRG
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：0000D7H
⎯
⎯
PG5
PG4
PG3
PG2
PG1
PG0
- - 000000B
R/W
DDRH
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：0000D6H
⎯
⎯
⎯
⎯
⎯
PH2
PH1
PH0
- - - - - 000B
R/W
DDRI
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：0000D5H
⎯
⎯
PI5
PI4
PI3
PI2
PI1
PI0
- - 000000B
R/W
DDRJ
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：0000D4H
⎯
⎯
PJ5
PJ4
PJ3
PJ2
PJ1
PJ0
- - 000000B
R/W
DDRK
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：0000DBH
PK7
PK6
PK5
PK4
PK3
PK2
PK1
PK0
00000000B
R/W
DDRL
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：0000DAH
PL7
PL6
PL5
PL4
PL3
PL2
PL1
PL0
00000000B
R/W
DDR2 ∼ DDR6, DDR8, DDRC ∼ DDRL は , I/O ポートの入出力方向をビット単位で制御します。
DDR ＝ 0：ポート入力
DDR ＝ 1：ポート出力
空きビットには必ず “0” を書き込んでください。
DS07–16308–3
45
MB91130 シリーズ
・プルアップ制御レジスタ (PCR)
PCR6
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：000631H
P67
P66
P65
P64
P63
P62
P61
P60
00000000B
R/W
PCRC
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：0000C3H
PC7
PC6
PC5
PC4
PC3
PC2
PC1
PC0
00000000B
R/W
PCRD
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：0000C2H
PD7
PD6
PD5
PD4
PD3
PD2
PD1
PD0
00000000B
R/W
PCRE
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：0000C1H
⎯
⎯
⎯
⎯
⎯
⎯
PE1
PE0
PCRH
7
6
5
4
3
2
1
0
アドレス：0000C6H
⎯
⎯
⎯
⎯
⎯
PH2
PH1
PH0
PCRI
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：0000C5H
⎯
⎯
PI5
PI4
PI3
PI2
PI1
PI0
- - 000000B
R/W
PCRJ
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：0000C4H
⎯
⎯
PJ5
PJ4
PJ3
PJ2
PJ1
PJ0
- - 000000B
R/W
- - - - - -
00B
初期値
- - - - -
000B
R/W
アクセス
R/W
DDR6, DDRC ∼ DDRE, DDRH ∼ DDRJ は , 対応する I/O ポートのプルアップ抵抗制御を行います。
PCR ＝ 0：プルアップ抵抗なし
PCR ＝ 1：プルアップ抵抗あり
・オープンドレイン制御レジスタ (ODCR)
初期値
アクセス
OCRH
7
6
5
4
3
2
1
0
アドレス：0000CAH
⎯
⎯
⎯
⎯
⎯
PH2
PH1
PH0
OCRI
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：0000C9H
⎯
⎯
PI5
PI4
PI3
PI2
PI1
PI0
- - 000000B
R/W
OCRJ
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：0000C8H
⎯
⎯
PJ5
PJ4
PJ3
PJ2
PJ1
PJ0
- - 000000B
R/W
- - - - -
000B
R/W
OCRH ∼ OCRJ は , 対応する I/O ポートの出力モード時のオープンドレイン制御を行います。
OCR ＝ 0：出力モード時標準出力ポート
OCR ＝ 1：出力モード時オープンドレイン出力ポート
入力モード時は意味を持ちません ( 出力 Hi-z) 。
・アナログインプット制御レジスタ AICR)
AICK
7
6
5
4
3
2
1
0
初期値
アクセス
アドレス：0000CFH
PK7
PK6
PK5
PK4
PK3
PK2
PK1
PK0
00000000B
R/W
AICK は , 対応する I/O ポートの各端子を以下のように制御します。
AIC ＝ 0：アナログ入力モード
AIC ＝ 1：ポート入力モード
リセットで “0” になります。
46
DS07–16308–3
MB91130 シリーズ
3. 8/16 ビットアップダウンカウンタ / タイマ
8/16ビットアップダウンカウンタ/タイマは, イベント入力端子6本, 8ビットアップダウンカウンタ×2本, 8ビットリロー
ドコンペアレジスタ× 2 本と , それらの制御回路から構成されています。
・8/16 ビットアップダウンカウンタ / タイマの特長
・ 8 ビットカウントレジスタにより , (0) d ∼ (256) d の範囲でカウント可能
(16 ビット× 1 動作モードでは (0) d ∼ (65535) d の範囲でカウント可能 )
・ カウントクロックの選択による 4 種類のカウントモード
・ タイマモード時には , カウントクロックとして内部クロック 2 種類を選択可能
・ アップ / ダウンカウントモード時には , 外部端子入力信号の検出エッジを選択可能
・ 位相差カウントモードは , モータ等のエンコーダのカウントに適し , エンコーダの A 相 , B 相 , Z 相出力をそれぞれ入
力することで , 高精度で回転角度 , 回転数等のカウントを容易に行うことが可能
・ ZIN 端子は , 2 種の機能を選択可能 ( すべてのモードで有効 )
・ コンペア機能およびリロード機能を有し , それぞれの機能のみで , また組み合わせても使用可能
両機能を組み合わせて使用することで任意の幅でのアップダウンカウンタを行うことが可能
・ カウント方向フラグにより , 直前のカウント方向を識別可能
・ コンペア一致時 , リロード ( アンダフロー) 時またはオーバフロー時 , およびカウント方向が変わった場合の割込みの
発生を , それぞれ個別に制御可能
・ブロックダイヤグラム
・8/16 ビットアップダウンカウンタ / タイマ (ch.0)
データバス
8 bit
RCR0 ( リロード / コンペアレジスタ 0)
CGE1 CGE0 C/GS
ZIN0
RCUT
エッジ / レベル検出
リロード制御
UCRE
RLDE
カウンタクリア
UDCC
8 bit
UDCR0 ( アップダウンカウントレジスタ 0)
Carry
CES1 CES0
UDFF OVFF
CMS1 CMS0
CITE
AIN0
BIN0
アップダウンカウント
クロック選択
プリスケーラ
CMPF
UDIE
カウントクロック
UDF1 UDF0 CDCF CFIE
CSTR
割込み出力
CLKS
DS07–16308–3
47
MB91130 シリーズ
・8/16 ビットアップダウンカウンタ / タイマ (ch.1)
内部データバス
8 bit
RCR1 ( リロード / コンペアレジスタ 1)
CGE1 CGE0 C/GS
ZIN1
エッジ / レベル検出
RCUT
リロード制御
UCRE
RLDE
カウンタクリア
UDCC
8 bit
UDCR1 ( アップダウンカウントレジスタ 1)
CMPF
UDFF OVFF
CMS1 CMS0 CES1 CES0 M16E
CITE
Carry
UDIE
カウントクロック
AIN1
BIN1
アップダウンカウント
クロック選択
プリスケーラ
UDF1 UDF0 CDCF CFIE
CSTR
割込み出力
CLKS
48
DS07–16308–3
MB91130 シリーズ
・レジスタ一覧
bit 31
24 23
16 15
0
RCR1
RCR0
UDCR1
UDCR0
CCRH0
CCRL0
⎯
CSR0
CCRH1
CCRL1
⎯
CSR1
アップダウンカウントレジスタ ch.0 (UDCR0)
bit
7
6
アドレス： 000087H
D07
D06
アップダウンカウントレジスタ ch.1 (UDCR1)
bit
15
14
アドレス： 000086H
D17
D16
リロードコンペアレジスタ ch.0 (RCR0)
bit
7
6
アドレス： 000085H
D07
D06
リロードコンペアレジスタ ch.1 (RCR1)
bit
15
14
アドレス： 000084H
D17
D16
5
4
3
2
1
0
D05
D04
D03
D02
D01
D00
13
12
11
10
9
8
D15
D14
D13
D12
D11
D10
5
4
3
2
1
0
D05
D04
D03
D02
D01
D00
13
12
11
10
9
8
D15
D14
D13
D12
D11
D10
3
2
1
0
OVFF
UDFF
UDF1
UDF0
3
2
1
0
UDCC
CGSC
CGE1
CGE0
カウンタステータスレジスタ ch.0, ch.1 (CSR0, CSR1)
bit
7
6
5
4
00008BH
CSTR
CITE
UDIE
CMPF
アドレス： 00008FH
カウンタコントロールレジスタ ch.0, ch.1 (CCRL0, CCRL1)
bit
7
6
5
4
000089H
⎯
CTUT UCRE
RLDE
アドレス： 00008DH
カウンタコントロールレジスタ ch.0 (CCRH0)
bit
15
14
アドレス： 000088H
M16E
CDCF
カウンタコントロールレジスタ ch.1 (CCRH1)
bit
15
14
アドレス： 00008CH
DS07–16308–3
8 7
⎯
CDCF
13
12
11
10
9
8
CFIE
CLKS
CMS1
CMS0
CES1
CES0
13
12
11
10
9
8
CFIE
CLKS
CMS1
CMS0
CES1
CES0
49
MB91130 シリーズ
4. 16 ビットリロードタイマ
16 ビットタイマは , 16 ビットのダウンカウンタ , 16 ビットのリロードレジスタ , 内部カウントクロック作成用プリス
ケーラ , コントロールレジスタで構成されています。
入力クロックとして内部クロック 3 種類 ( 周辺クロックの 2/8/32 分周 ) から選択できます。
割込みによる DMA 転送の起動が可能です。
MB91130 シリーズは , 本タイマを 5 チャネル内蔵しています。
・ブロックダイヤグラム
16
16 ビットリロードレジスタ
8
リロード
RELD
16
16 ビットダウンカウンタ UF
OUTE
OUTL
2
OUT
CTL.
R - BUS
GATE
INTE
2
クロックセレクタ
IRQ
UF
CSL1
CNTE
CSL0
2
リトリガ
TRG
IN CTL.
EXCK
φ
φ
φ
21 23 25
プリスケーラ
クリア
3
PWM (ch.0, ch.1)
A/D (ch.2)
MOD2
MOD1
周辺クロック
MOD0
3
リロードタイマのチャネル 2 の TO 出力は , LSI 内部で A/D コンバータに接続されています。従って , リロードレジスタ
に設定された周期で A/D 変換を起動することが可能です。
50
DS07–16308–3
MB91130 シリーズ
5. PPG タイマ
PPG タイマは , 精度の高い PWM 波形を効率良く出力することができます。
MB91130 シリーズは , PPG タイマを 6 チャネル内蔵しています。
・PPG タイマの特長
・ 各チャネルは , 16 ビットダウンカウンタ , 周期設定用バッファ付き 16 ビットデータレジスタ , デューティ設定用バッ
ファ付き 16 ビットコンペアレジスタ , 端子制御部から構成されます。
・ 16 ビットダウンカウンタのカウントクロックは , 4 種類から選択が可能です。
内部クロック φ, φ/4, φ/16, φ/64
・ カウンタ値は , リセット , カウンタボローで“FFFFH”初期化することができます。
・ 各チャネル毎に PWM 出力があります。
・ レジスタ概要
周期設定レジスタ：バッファ付き , リロード用データレジスタ
デューティ設定レジスタ：バッファ付き , コンペアレジスタ
バッファからの転送は , カウンタボローで行います。
・ 端子制御概要
デューティ一致で , “1” にセット。( 優先 )
カウンタボローで , “0” にリセット。
出力値固定モードがあり , オール “L” に ( または “H”) を簡単に出力できます。
極性指定も可能です。
・ 割込み要求は , 以下の組み合わせから選択して発生することができます。
本タイマ起動
カウンタボロー発生 ( 周期一致 )
デューティ一致発生
カウンタボロー発生 ( 周期一致 ) または , デューティ一致発生
上記の割込み要求によって , DMA 転送起動が可能です。
・ ソフトウェア , または他のインターバルタイマで複数チャネルの同時起動が設定できます。
また , 動作中の再起動も設定可能です。
DS07–16308–3
51
MB91130 シリーズ
・ブロックダイヤグラム
・全体ブロックダイヤグラム
16 bit リロードタイマ
ch.0
TRG 入力
PWM タイマ ch.0
PWM0
16 bit リロードタイマ
ch.1
TRG 入力
PWM タイマ ch.1
PWM1
TRG 入力
PWM タイマ ch.2
PWM2
TRG 入力
PWM タイマ ch.3
PWM3
外部 TRG4
PWM タイマ ch.4
PWM4
外部 TRG5
PWM タイマ ch.5
PWM5
ジェネラル
コントロール
レジスタ 2
4
ジェネラル
コントロール
レジスタ 1
( 要因選択 )
4
外部 TRG0 ∼ 3
・ 1 チャネル分のブロックダイヤグラム
PCSR
PDUT
プリスケーラ
1/1
1/4
1 / 16
1 / 64
CK
CMP
ロード
16 ビットダウンカウンタ
スタート
ボロー
PPG マスク
S
周辺系クロック
PWM 出力
Q
R
反転 bit
イネーブル
TRG 入力
エッジ検出
ソフトトリガ
52
割
込
み
選
択
IRQ
DS07–16308–3
MB91130 シリーズ
・レジスタ一覧
アドレス
15
0
R/W ジェネラルコントロールレジスタ 1
GCN1
000000DCH
000000DFH
GCN2
R/W ジェネラルコントロールレジスタ 2
000000E0H
PTMR
R
ch.0 タイマレジスタ
000000E2H
PCSR
W
ch.0 周期設定レジスタ
000000E4H
PDUT
W
ch.0 デューティ設定レジスタ
000000E6H
PCNL
PCNH
R/W ch.0 コントロールステータスレジスタ
000000E8H
PTMR
R
ch.1 タイマレジスタ
000000EAH
PCSR
W
ch.1 周期設定レジスタ
000000ECH
PDUT
W
ch.1 デューティ設定レジスタ
000000EEH
PCNH
PCNL
R/W ch.1 コントロールステータスレジスタ
000000F0 H
PTMR
R
ch.2 タイマレジスタ
000000F2 H
PCSR
W
ch.2 周期設定レジスタ
000000F4 H
PDUT
W
ch.2 デューティ設定レジスタ
000000F6 H
PCNL
PCNH
R/W ch.2 コントロールステータスレジスタ
000000F8 H
PTMR
R
ch.3 タイマレジスタ
000000FAH
PCSR
W
ch.3 周期設定レジスタ
000000FCH
PDUT
W
ch.3 デューティ設定レジスタ
000000FEH
PCNH
PCNL
R/W ch.3 コントロールステータスレジスタ
（続く）
DS07–16308–3
53
MB91130 シリーズ
（続き）
アドレス
0
00000100 H
PTMR
R
ch.4 タイマレジスタ
00000102 H
PCSR
W
ch.4 周期設定レジスタ
00000104 H
PDUT
W
ch.4 デューティ設定レジスタ
00000106 H
PCNL
PCNH
R/W ch.4 コントロールステータスレジスタ
00000108 H
PTMR
R
ch.5 タイマレジスタ
0000010AH
PCSR
W
ch.5 周期設定レジスタ
0000010CH
PDUT
W
ch.5 デューティ設定レジスタ
0000010EH
54
15
PCNH
PCNL
R/W ch.5 コントロールステータスレジスタ
DS07–16308–3
MB91130 シリーズ
6. 多機能タイマ
多機能タイマユニットは , 16 ビットフリーランタイマ 1 本 , 16 ビットアウトプットコンペア 8 本 , 16 ビットインプット
キャプチャ4 本 , 16 ビット PPG タイマ 6 チャネル , 波形生成部のモジュールから構成されています。本機能を用いること
により 16 ビットフリーランタイマをベースに 12 本の独立した波形出力が可能であり , また , 入力パルス幅測定 , 外部ク
ロック周期の測定が可能です。
・多機能タイマの構成
・ 16 ビットフリーランタイマ ( × 1)
16 ビットフリーランタイマは 16 ビットのアップカウンタ , コントロールレジスタ , 16 ビットコンペアクリアレジス
タ , プリスケーラより構成されています。
本カウンタの出力値はアウトプットコンペア, インプットキャプチャの基本時間 (ベースタイマ) として使用されます。
・カウンタ動作クロックは 6 種類から選択可能です。
内部クロック 6 種類 (φ/2, φ/4, φ/8, φ/16, φ/32, φ/64)
φ：周辺クロック
・割込みはカウンタ値のオーバフロー, コンペアクリアレジスタとのコンペアマッチにより発生することができま
す。
( コンペアマッチはモード設定が必要です。)
・カウンタ値は , リセット , ソフトクリア , コンペアクリアレジスタとのコンペアマッチにより “0000H” に初期化する
ことができます。
・ アウトプットコンペア ( × 8)
アウトプットコンペア 8 本の 16 ビットコンペレジスタ , コンペア出力用ラッチ , コントロールレジスタより構成され
ています。16 ビットフリーランタイマ値とコンペアレジスタ値が , 一致したとき出力レベルを反転すると共に割込みを
発生することができます。
・8 本のコンペアレジスタを独立して動作が可能です。各コンペアレジスタに対応した出力端子と割込みフラグ
・2本のコンペアレジスタをペアにして出力端子を制御することが可能です。コンペアレジスタ2本を使用して出力端
子を反転する。
・各出力端子の初期値を設定することが可能です。
・割込みはコンペア一致により発生可能です。
・ インプットキャプチャ ( × 4)
インプットキャプチャは独立した 4 本の外部入力端子と対応したキャプチャレジスタ , コントロールレジスタにより
構成されています。外部入力端子より入力された信号の任意エッジを検出することにより 16 ビットフリーランタイマ
値をキャプチャレジスタに保持し , 同時に割込みを発生することができます。
・外部入力信号の有効エッジ ( 立上りエッジ , 立下りエッジ , 両エッジ ) を選択可能。
・4 本のインプットキャプチャは独立して動作が可能です。
・割込みは外部入力信号の有効エッジにより発生が可能です。
・ 16 ビット PPG タイマ ( × 6)
PPG タイマ参照
・ 波形生成部
波形生成部は , 3 個の 8 ビットタイマ , 3 個の 8 ビットリロードレジスタ , 3 個のタイマコントロールレジスタ , 8 ビッ
ト波形制御レジスタにより構成されています。本制御回路によりリアルタイムアウトプットと 16 ビット PPG タイマの
波形を制御し , インバータ制御に用いるノンオーバラップ三相波形出力 , DC チョッパ出力が可能です。
・PPG タイマのパルス出力を 8 ビットタイマのデッドタイム時間によりノンオーバラップ出力が可能です ( デットタ
イムタイマ機能 ) 。
・リアルタイムアウトプットを 2 チャネルモードで動作させ , その波形を 8 ビットタイマのデッドタイム時間により ,
ノンオーバラップ出力が可能です ( デッドタイムタイマ機能 ) 。
・リアルタイムアウトプットコンペアの一致検出により PPG タイマ動作用 GATE 信号を生成することにより容易に
PPG タイマの動作開始 / 停止が可能です (GATE 機能 ) 。
・リアルタイムアウトプットコンペアの一致検出により 8 ビットタイマを動作させ , 8 ビットタイマが停止するまで
PPG タイマ動作用の GATE 信号を生成することにより容易に PPG タイマの動作開始 / 停止が可能です (GATE 機能 ) 。
DS07–16308–3
55
MB91130 シリーズ
・DTTI 端子入力による強制的に端子出力を制御可能です。
本端子入力のクロックレス化により , 発振停止時でも外部から端子制御が可能です ( 端子のレベルは , 各端子毎にプ
ログラムで設定可能) 。ただし, 本機能を使用する場合はあらかじめポートを出力に設定 (DDR＝1) し, PDRに出力値
を記述してください。
・ブロックダイヤグラム
・リアルタイム I/O 部ブロックダイヤグラム
φ
割込み
IVF
IVFE
STOP
MODE
SCLR
CLK2
CLK1
分周期
CLK0
クロック
16 bit フリーランタイマ
16 bit コンペアクリアレジスタ
(Ch. 6 のコンペアレジスタ )
コンペアレジスタ 0/2/4
MSI3 ∼ MSI0
コンペア回路
コンペアレジスタ 1/3/5
割込み
コンペア回路
T
ICLR
ICRE
Q
RT0/2/4
波形生成部へ
CMOD
R-BUS
T
コンペア回路
IOP1
IOP0
IOE1
Q
RT1/3/5
波形生成部へ
IOE0
割込み
割込み
エッジ検出
キャプチャレジスタ 0/2
EG11
キャプチャレジスタ 1/3
EG10
EG01
エッジ検出
ICP0
ICP1
ICE0
IN 0/2
EG00
IN 1/3
ICE1
割込み
割込み
56
DS07–16308–3
MB91130 シリーズ
・波形生成部ブロックダイヤグラム
φ
DCK2
DCK1
DCK0
TMD1
TMD0
NRSL
DTIL
DTIE
DTTI 制御回路
DTTI
分周器
クロ
ック
GATE 0/1
TO0
RT0
波形生成部
TO1
RT1
8 bit タイマ
コンペア回路
セレ
クタ
セレクタ
RTO0/U
RTO1/X
U
8 ビットタイマレジスタ 0
デッドタイム生成
X
R−BUS
GATE 2/3
TO2
RT2
波形生成部
TO3
RT3
8 bit タイマ
コンペア回路
セレ
クタ
セレクタ
RTO2/V
RTO3/Y
V
8 ビットタイマレジスタ 1
デッドタイム生成
Y
GATE 4/5
TO4
RT4
波形生成部
TO5
RT5
8 bit タイマ
コンペア回路
セレ
クタ
セレクタ
RTO4/W
RTO5/Z
W
8 ビットタイマレジスタ 2
デッドタイム生成
Z
DS07–16308–3
57
MB91130 シリーズ
・レジスタ一覧
アドレス
15
8 7
000044H ∼ 4BH
00004DH, 4FH
(R)
ICS
(R/W)
000054H ∼ 63H
OCCP
(R/W)
000064H ∼ 6BH
OCS
(R/W)
00006CH, 6DH
TCDT
(R/W)
00006EH, 6FH
TCCS
(R/W)
0000ACH, AEH
B2H
0000ADH, AFH
B3H
0000B1H
58
0
IPCP
(R/W)
DTCR
TMRR
(R/W)
STGCR
(R/W)
DS07–16308–3
MB91130 シリーズ
7. 外部割込み制御部
外部割込み制御部は , INT0 ∼ INT23 に入力される外部割込み要求の制御を行うブロックです。
検出する要求のレベルとして “H”, “L”, “ 立上りエッジ ”, “ 立下りエッジ ” から選択できます。
・ブロックダイヤグラム
R-BUS
24
割込み
要求
24
割込み許可レジスタ
ゲート
24
24
エッジ検出回路
要因 F/F
INT0 ∼ INT23
割込み要因レジスタ
48
要求レベル設定レジスタ
・レジスタ一覧
外部割込み許可レジスタ (ENIR)
bit
7
ER7
外部割込み要因レジスタ (EIRR)
bit
15
ER7
要求レベル設定レジスタ (ELVR)
bit
7
LB3
bit
6
5
4
3
2
1
0
ER6
ER5
ER4
ER3
ER2
ER1
ER0
14
13
12
11
10
9
8
ER6
ER5
ER4
ER3
ER2
ER1
ER0
6
5
4
3
2
1
0
LA3
LB2
LA2
LB1
LA1
LB0
LA0
15
14
13
12
11
10
9
8
LB7
LA7
LB6
LA6
LB5
LA5
LB4
LA4
上記レジスタ (8 チャネル分 ) が 3 セットあり , 合計 24 チャネルあります。
DS07–16308–3
59
MB91130 シリーズ
8. 遅延割込みモジュール
遅延割込みモジュールは , タスク切換え用の割込みを発生するためのモジュールです。
本モジュールを使用することで , ソフトウェアで CPU に対して割込み要求の発生 / 取消しを行うことができます。
・ブロックダイヤグラム
遅延割込み発生部のブロック図は ,「9．(2) 割込みコントローラのブロックダイヤグラム」を参照してください。
・レジスタ一覧
アドレス： 00000430H
bit 7
6
5
4
3
2
1
0
⎯
⎯
⎯
⎯
⎯
⎯
⎯
DLYI
DICR
R/W
60
DS07–16308–3
MB91130 シリーズ
9. 割込みコントローラ
割込みコントローラは , 割込み受付けと調停処理をつかさどります。
・割込みコントローラのハードウェア構成
本モジュールは , 以下のものより構成されます。
・ ICR レジスタ
・ 割込み優先度判定回路
・ 割込みレベル , 割込み番号 ( ベクタ ) 発生部
・ HOLD リクエスト取り下げ要求発生部
・割込みコントローラの主要機能
本モジュールには , 主に以下のような機能があります。
・ 割込み要求の検出
・ 優先度判定 ( レベルおよび番号による )
・ 判定結果の要因の割込みレベル伝達 (CPU へ )
・ 判定結果の要因の割込み番号伝達 (CPU へ )
・ 割込み発生によるストップモードからの復帰指示
・ バスマスタへの HOLD リクエスト取り下げ要求発生
・割込み要因の解除
割込みルーチンにおける , 割込み要因解除のための命令と RETI 命令の間には制限があります。
DS07–16308–3
61
MB91130 シリーズ
・ブロックダイヤグラム
INT0
IM
優先度判定
OR
5
LEVEL4 ∼ 0
NMI 処理
NMI
4
LEVEL 判定
ICR00
RI00
VECTOR
判定
6
LEVEL,
VECTOR
発生
HLDREQ
取下げ
要求
HLDCAN
VCT5 ∼ 0
ICR47
RI47
(DLYIRQ)
DLYI
R-BUS
( 注意事項 ) 図中 DLYI は , 遅延割込み部を意味します。
( 詳細は , 遅延割込みモジュールの章を参照 )
INT0 は , スリープ , ストップ時のクロック制御部に対するウェイクアップ信号です。
HLDCAN は , CPU 以外のバスマスタに対するバス明渡し要求信号です。
本品種には , NMI 機能はありません。
62
DS07–16308–3
MB91130 シリーズ
・レジスタ一覧
bit 7
6
5
4
3
2
1
0
アドレス： 00000400H
⎯
⎯
⎯
⎯
ICR3
ICR2
ICR1
ICR0
ICR00
アドレス： 00000401H
⎯
⎯
⎯
⎯
ICR3
ICR2
ICR1
ICR0
ICR01
アドレス： 00000402H
⎯
⎯
⎯
⎯
ICR3
ICR2
ICR1
ICR0
ICR02
アドレス： 00000403H
⎯
⎯
⎯
⎯
ICR3
ICR2
ICR1
ICR0
ICR03
アドレス： 00000404H
⎯
⎯
⎯
⎯
ICR3
ICR2
ICR1
ICR0
ICR04
アドレス： 00000405H
⎯
⎯
⎯
⎯
ICR3
ICR2
ICR1
ICR0
ICR05
アドレス： 00000406H
⎯
⎯
⎯
⎯
ICR3
ICR2
ICR1
ICR0
ICR06
アドレス： 00000407H
⎯
⎯
⎯
⎯
ICR3
ICR2
ICR1
ICR0
ICR07
アドレス： 00000408H
⎯
⎯
⎯
⎯
ICR3
ICR2
ICR1
ICR0
ICR08
アドレス： 00000409H
⎯
⎯
⎯
⎯
ICR3
ICR2
ICR1
ICR0
ICR09
アドレス： 0000040AH
⎯
⎯
⎯
⎯
ICR3
ICR2
ICR1
ICR0
ICR10
アドレス： 0000040BH
⎯
⎯
⎯
⎯
ICR3
ICR2
ICR1
ICR0
ICR11
アドレス： 0000040CH
⎯
⎯
⎯
⎯
ICR3
ICR2
ICR1
ICR0
ICR12
アドレス： 0000040DH
⎯
⎯
⎯
⎯
ICR3
ICR2
ICR1
ICR0
ICR13
アドレス： 0000040EH
⎯
⎯
⎯
⎯
ICR3
ICR2
ICR1
ICR0
ICR14
アドレス： 0000040FH
⎯
⎯
⎯
⎯
ICR3
ICR2
ICR1
ICR0
ICR15
アドレス： 00000410H
⎯
⎯
⎯
⎯
ICR3
ICR2
ICR1
ICR0
ICR16
アドレス： 00000411H
⎯
⎯
⎯
⎯
ICR3
ICR2
ICR1
ICR0
ICR17
アドレス： 00000412H
⎯
⎯
⎯
⎯
ICR3
ICR2
ICR1
ICR0
ICR18
アドレス： 00000413H
⎯
⎯
⎯
⎯
ICR3
ICR2
ICR1
ICR0
ICR19
アドレス： 00000414H
⎯
⎯
⎯
⎯
ICR3
ICR2
ICR1
ICR0
ICR20
アドレス： 00000415H
⎯
⎯
⎯
⎯
ICR3
ICR2
ICR1
ICR0
ICR21
アドレス： 00000416H
⎯
⎯
⎯
⎯
ICR3
ICR2
ICR1
ICR0
ICR22
アドレス： 00000417H
⎯
⎯
⎯
⎯
ICR3
ICR2
ICR1
ICR0
ICR23
アドレス： 00000418H
⎯
⎯
⎯
⎯
ICR3
ICR2
ICR1
ICR0
ICR24
アドレス： 00000419H
⎯
⎯
⎯
⎯
ICR3
ICR2
ICR1
ICR0
ICR25
アドレス： 0000041AH
⎯
⎯
⎯
⎯
ICR3
ICR2
ICR1
ICR0
ICR26
アドレス： 0000041BH
⎯
⎯
⎯
⎯
ICR3
ICR2
ICR1
ICR0
ICR27
アドレス： 0000041CH
⎯
⎯
⎯
⎯
ICR3
ICR2
ICR1
ICR0
ICR28
アドレス： 0000041DH
⎯
⎯
⎯
⎯
ICR3
ICR2
ICR1
ICR0
ICR29
アドレス： 0000041EH
⎯
⎯
⎯
⎯
ICR3
ICR2
ICR1
ICR0
ICR30
アドレス： 0000041FH
⎯
⎯
⎯
⎯
ICR3
ICR2
ICR1
ICR0
ICR31
R/W
R/W
R/W
R/W
（続く）
DS07–16308–3
63
MB91130 シリーズ
（続き）
bit 7
6
5
4
3
2
1
0
アドレス： 00000420H
⎯
⎯
⎯
⎯
ICR3
ICR2
ICR1
ICR0
ICR32
アドレス： 00000421H
⎯
⎯
⎯
⎯
ICR3
ICR2
ICR1
ICR0
ICR33
アドレス： 00000422H
⎯
⎯
⎯
⎯
ICR3
ICR2
ICR1
ICR0
ICR34
アドレス： 00000423H
⎯
⎯
⎯
⎯
ICR3
ICR2
ICR1
ICR0
ICR35
アドレス： 00000424H
⎯
⎯
⎯
⎯
ICR3
ICR2
ICR1
ICR0
ICR36
アドレス： 00000425H
⎯
⎯
⎯
⎯
ICR3
ICR2
ICR1
ICR0
ICR37
アドレス： 00000426H
⎯
⎯
⎯
⎯
ICR3
ICR2
ICR1
ICR0
ICR38
アドレス： 00000427H
⎯
⎯
⎯
⎯
ICR3
ICR2
ICR1
ICR0
ICR39
アドレス： 00000428H
⎯
⎯
⎯
⎯
ICR3
ICR2
ICR1
ICR0
ICR40
アドレス： 00000429H
⎯
⎯
⎯
⎯
ICR3
ICR2
ICR1
ICR0
ICR41
アドレス： 0000042AH
⎯
⎯
⎯
⎯
ICR3
ICR2
ICR1
ICR0
ICR42
アドレス： 0000042BH
⎯
⎯
⎯
⎯
ICR3
ICR2
ICR1
ICR0
ICR43
アドレス： 0000042CH
⎯
⎯
⎯
⎯
ICR3
ICR2
ICR1
ICR0
ICR44
アドレス： 0000042DH
⎯
⎯
⎯
⎯
ICR3
ICR2
ICR1
ICR0
ICR45
アドレス： 0000042EH
⎯
⎯
⎯
⎯
ICR3
ICR2
ICR1
ICR0
ICR46
アドレス： 0000042FH
⎯
⎯
⎯
⎯
ICR3
ICR2
ICR1
ICR0
ICR47
R/W
R/W
R/W
R/W
LVL3
LVL2
LVL1
LVL0
R/W
R/W
R/W
R/W
アドレス： 00000431H
64
⎯
⎯
⎯
⎯
HRCL
DS07–16308–3
MB91130 シリーズ
10.クロック発生部 ( 低消費電力メカニズム )
クロック発生部は以下の機能を受け持つモジュールです。
・ CPU クロック生成 ( ギア機能含む )
・ 周辺クロック生成 ( ギア機能含む )
・ リセット発生および要因の保持
・ スタンバイ機能
・ PLL ( 逓倍回路 ) 内蔵
・ブロックダイヤグラム
[ ギア制御部 ]
GCR レジスタ
CPU ギア
周辺ギア
X0A
X1A
発振
回路
1/2
X0
X1
発振
回路
PLL
M
P
X
CPU Clock
内部 Bus Clock
内部
クロック
生成回路
内部周辺 Clock
32 kHz 選択回路
[ ストップ・スリープ制御部 ]
内部割込み
内部リセット
STCR レジスタ
STOP 状態
SLEEP 状態
CPU Hold 要求
DMA 要求
PDRR レジスタ
パワー・オン検出回路
VCC3
状態遷移
制御回路
リセット
発生 F/F
内部リセット
[ リセット要因回路 ]
R
GND
RSRR レジスタ
RST 端子
[ ウォッチドック制御部 ]
WPR レジスタ
ウォッチ
ドック F/F
CTBR レジスタ
カウント
クロック
タイムベースタイマ
DS07–16308–3
65
MB91130 シリーズ
・レジスタ一覧
アドレス
66
7
0
000480H
RSRR/WTCR
000481H
STCR
スタンバイ制御レジスタ
000482H
PDRR
DMA 要求抑止レジスタ
000483H
CTBR
タイムベースタイマクリアレジスタ
000484H
GCR
ギア制御レジスタ
000485H
WPR
ウォッチドックリセット発生延期レジスタ
000488H
PCTR
PLL, 32 K クロック制御レジスタ
リセット要因 / ウォッチドック周期制御レジスタ
DS07–16308–3
MB91130 シリーズ
11. 8/10 ビット A/D コンバータ
8/10 ビット A/D コンバータには , RC 逐次比較変換方式でアナログ入力電圧を 10 もしくは 8 ビットのデジタル値に変換
する機能があります。入力信号は , 8 チャネルのアナログ入力端子から選択し , 変換起動は , ソフトウェア , 内部クロック ,
外部端子トリガの 3 種類から選択できます。
・8/10 ビット A/D コンバータの特長
アナログ入力端子に入力されたアナログ電圧 ( 入力電圧 ) をデジタル値に A/D 変換する機能があり , 次の特長をもって
います。
・ 変換時間は , 最少 5.0 µs ( 周辺クロック 33 MHz 時 , サンプリング時間含む ) です。
・ 変換方式は , サンプルホールド回路付 RC 逐次変換比較方式です。
・ 10 ビットまたは 8 ビットの分解能が選択できます。
・ アナログ入力端子は 8 チャネルからプログラムで選択可能です。
・ A/D 変換終了時に割込み要求を発生できます。
・ 割込み許可の状態では変換データ保護機能が働くため連続変換してもデータの欠落がありません。
・ 変換の起動要因は , ソフトウェア , 16 ビットリロードタイマ 2 ( 立上りエッジ ) , 外部端子トリガ (L レベル検出 ) から
選択できます。
変換モードは，3 種類あります。
8/10 ビット A/D コンバータの変換モード
変換モード
シングル変換動作
スキャン変換動作
単発変換モード
指定したチャネル (1 チャネルのみ ) を 1 回
変換して終了
連続した複数のチャネル ( 最大 8 チャネルま
で指定可能 ) を 1 回変換して終了
連続変換モード
指定したチャネル (1 チャネルのみ ) を繰り
返し変換
連続した複数のチャネル ( 最大 8 チャネルま
で指定可能 ) を繰り返し変換
停止変換モード
連続した複数のチャネル ( 最大 8 チャネルま
指定したチャネル (1 チャネルのみ ) を 1 回
で指定可能 ) 変換
変換したら一時停止し , 次の起動がかかるま
ただし , 1 チャネル変換ごとに一時停止し ,
で待機
次の起動がかかるまで待機
DS07–16308–3
67
MB91130 シリーズ
・8/10 ビット A/D コンバータのブロックダイヤグラム
8/10 ビット A/D コンバータは , 次の 9 つのブロックで構成されています。
・ A/D 制御ステータスレジスタ (ADCS1, 2)
・ A/D データレジスタ (ADCR)
・ クロックセレクタ (A/D 変換起動用入力クロックセレクタ )
・ デコーダ
・ アナログチャネルセレクタ
・ サンプルホールド回路
・ D/A コンバータ
・ コンパレータ
・ コントロール回路 ・ブロックダイヤグラム
AVSS AVR±
AVSS
MPX
D/A コンバータ
入
力
回
路
逐次比較レジスタ
比較器
R - BUS
AN0
AN1
AN2
AN3
AN4
AN5
AN6
AN7
サンプル &
ホールド回路
デ
コ
｜
ダ
データレジスタ
ADCR
A/D 制御レジスタ 1
A/D 制御レジスタ 2
16 ビットリロードタイマ 2
ADCS1, 2
外部端子トリガ
動作クロック
φ
プリスケーラ
・レジスタ一覧
15
14
13
12
11
10
9
8
7
0000CFH
00003AH
000038 H
68
6
5
4
3
2
1
0
AICK
ADCS1
ADCS0
ADCR
DS07–16308–3
MB91130 シリーズ
12. 8 ビット D/A コンバータ
8 ビット D/A コンバータは , 8 ビット分解能 , R-2R 方式の D/A コンバータです。
・8 ビット D/A コンバータの特長
MB91130 シリーズは , D/A コンバータ 3 チャネル内蔵しており , D/A 制御レジスタにてそれぞれ独立に出力制御を行う
ことができます。
・8 ビット D/A コンバータのブロックダイヤグラム
8 ビット D/A コンバータは , 次の 3 つのブロックで構成されています。
・ 8 ビット抵抗ラダー
・ データレジスタ
・ コントロールレジスタ
・ブロックダイヤグラム
R − BUS
DA27 ∼ DA20
DA17 ∼ DA10
DAVC
DA07 ∼ DA00
DAVC
DAVC
DA27
DA17
DA07
DA20
DA10
DA00
DAE
DAE
スタンバイ制御
スタンバイ制御
DA 出力
DA 出力
DAE
スタンバイ制御
DA 出力
・8 ビット D/A コンバータの端子
D/A コンバータの端子は専用端子となっております。
DS07–16308–3
69
MB91130 シリーズ
・8 ビット D/A コンバータレジスタ
8 ビット D/A コンバータのレジスタには , 次の 2 つがあります。
D/A コントロールレジスタ (DACR0, 1, 2)
D/A データレジスタ (DADR2, 1, 0)
・レジスタ一覧
D/A コンバータデータレジスタ 0
bit
7
DADR0
DA07
00000ABH
D/A コンバータデータレジスタ 1
bit
15
DADR1
DA17
00000AAH
D/A コントロールレジスタ 1
bit
DACR1
00000A6H
D/A コントロールレジスタ 2
bit
DACR2
00000A5H
70
5
4
3
2
1
0
DA06
DA05
DA04
DA03
DA02
DA01
DA00
14
13
12
11
10
9
8
DA16
DA15
DA14
DA13
DA12
DA11
DA10
22
21
20
19
18
17
16
DA26
DA25
DA24
DA23
DA22
DA21
DA20
7
6
5
4
3
2
1
0
⎯
⎯
⎯
⎯
⎯
⎯
⎯
DAE0
15
14
13
12
11
10
9
8
⎯
⎯
⎯
⎯
⎯
⎯
⎯
DAE1
23
22
21
20
19
18
17
16
⎯
⎯
⎯
⎯
⎯
⎯
⎯
DAE2
D/A コンバータデータレジスタ 2
bit
23
DADR2
DA27
00000A9H
D/A コントロールレジスタ 0
bit
DACR0
00000A7H
6
DS07–16308–3
MB91130 シリーズ
13. 4 ビットレベルコンパレータ
4 ビットコンパレータは , 入力レベルの比較 ( 大小 ) を行うモジュールでアナログ入力電圧を 4 ビットのデジタル値と
大小を比較します。
・4 ビットレベルコンパレータの機能
アナログ入力端子に入力されたアナログ電圧 ( 入力電圧 ) を 4 ビットのデジタル値と比較する機能があり , 次の特長を
もっています。
・ 変換時間は , 最小 1 µs ( サンプリング時間含む ) です。
・ サンプリング時間は , 最小 0.5 µs です。
・ アナログ比較終了時に割込み要求を発生できます。
・4 ビットレベルコンパレータの割込み
4 ビットレベルコンパレータの割込みと DMAC
割込み番号
割込み制御レジスタ
レジスタ名
アドレス
ICR45
00042DH
#61 (3DH)
オフセット
TBR デフォルト
アドレス
DMAC
308H
000FFF08H
×
×：起動不可
・4 ビットレベルコンパレータのブロックダイヤグラム
4 ビットレベルコンパレータは , 次の 3 つのブロックで構成されています。
・ コンパレータ
・ 4 ビット抵抗ラダー
・ コントロールレジスタ
・ブロックダイヤグラム
AVCC
AVR±
AVSS
4 ビット D/A ( 抵抗ラダー)
RD3 - 0
サンプル &
ホールド回路
CPLV
INT
INTE
CPEN
FR30 R - BUS
コンパレータ
AN7
割込み
リロードタイマ
DS07–16308–3
動作クロック
φ
71
MB91130 シリーズ
・4 ビットコンパレータのレジスタ
・レジスタ一覧
bit 31
bit 24 bit 23
0000-0018H
LVLC
コントロールレジスタ (LVLC)
bit
31
0000018H
72
bit 16
30
29
28
27
26
25
24
RD3
RD2
RD1
RD0
CPLV
INT
INTE
CPEN
R/W
(X)
R/W
(X)
R/W
(X)
R/W
(X)
R/W
(0)
R/W
(0)
R/W
(0)
R/W
(0)
属性
初期値
DS07–16308–3
MB91130 シリーズ
14.UART
UART は , 外部装置と同期通信もしくは非同期通信 ( 調歩同期 ) をするための , 汎用のシリアルデータ通信インタフェー
スです。通常の双方向通信機能 ( ノーマルモード ) だけではなく , マスタ / スレーブ型通信機能 ( マルチプロセッサモード：
マスタ側だけサポート ) があります。
・UART の機能
UART は , 他の CPU や周辺装置とシリアルデータの送受信をする汎用シリアルデータ通信インタフェースで , 以下に示
す機能をもっています。
UART の機能
機 能
データバッファ
転送モード
ボーレート
全 2 種ダブルバッファ
・ クロック同期 ( スタート / ストップビットなし )
・ クロック非同期 ( 調歩周期 )
・ 専用ボーレートジェネレータあり , 8 種類選択可
・ 外部クロック入力可
・ 内部クロック ( 各チャネルに対応する 16 ビットリロードタイマから供給される内部
クロックを利用可
データ長
・ 7 ビット ( 非同期ノーマルモード時のみ )
・ 8 ビット
信号方式
NRZ (Non Return to Zero) 方式
受信エラー検出
・ フレーミングエラー
・ オーバランエラー
・ パリティエラー ( マルチプロセッサモード時は不可 )
割込み要求
・ 受信割込み ( 受信完了 , 受信エラー検出 )
・ 送信割込み ( 送信完了 )
マスタ / スレーブ型通信機能 1 ( マスタ ) 対 n ( スレーブ ) 間の通信が可能
( マルチプロセッサモード ) ( マスタ側だけサポート )
（注意事項）UART は , クロック同期転送時にスタートビット / ストップビットは付加されず , データだけ転送されます。
UART の動作モード
動作モード
0
ノーマルモード
1
マルチプロセッサモード
2
ノーマルモード
データ長
パリティなし
パリティあり
7 ビットまたは 8 ビット
同期方式
非同期
8 ＋ 1＊1
―
非同期
8
―
同期
ストップビット長
1 ビットまたは 2 ビット＊ 2
なし
⎯ ：設定不可
＊ 1：“ ＋ 1” は通信制御用に使用されるアドレス / データ選択ビット (A/D) です。
＊ 2：受信時のストップビットは 1 ビットのみ検出可
DS07–16308–3
73
MB91130 シリーズ
・UART のブロックダイヤグラム
UART は , 次の 11 のブロックで構成されています。
・クロックセレクタ
・モードレジスタ (SMR0 ∼ SMR4)
・受信制御回路
・制御レジスタ (SCR0 ∼ SCR4)
・送信制御回路
・ステータスレジスタ (SSR0 ∼ SSR4)
・受信状態判定回路
・インプットデータレジスタ (SIDR0 ∼ SIDR4)
・受信用シフトレジスタ
・アウトプットデータレジスタ (SODR0 ∼ SODR4)
・送信用シフトレジスタ
・ブロックダイヤグラム
コントロールバス
受信割込み信号
#26 ∼ 30 ＊
専用ボーレート
ジェネレータ
16 ビット
リロードタイマ
送信割込み信号
#31 ∼ 35 ＊
送信クロック
クロック
セレクタ
受信クロック
端子
<SCK0 ~ SCK4>
受信制御
回路
送信制御
回路
スタートビット
検出回路
送信スタート
回路
受信ビット
カウンタ
送信ビット
カウンタ
受信パリティ
カウンタ
送信パリティ
カウンタ
受信用
シフトレジスタ
送信用
シフトレジスタ
<SOT0 ~ SOT4 >
端子
<SIN0 ~ SIN4 >
端子
受信状態判定回路
SIDR0 ∼ 4
受信
終了
SODR0 ∼ 4
送信開始
発生信号
(CPU へ )
受信エラー
内部データバス
SMR0 ∼ 4
レジスタ
MD1
MD0
CS2
CS1
CS0
SCKE
SOE
SCR0 ∼ 4
レジスタ
PEN
P
SBL
CL
A/D
REC
RXE
TXE
SSR0 ∼ 4
レジスタ
PE
ORE
FRE
RDRF
TDRE
BDS
RIE
TIE
＊：割込み番号
74
DS07–16308–3
MB91130 シリーズ
・UART の端子のブロックダイヤグラム
Data bus
リソース入力
0
1
PDR read
pin
0
PDR
リソース出力
1
リソース出力許可
DDR
ODCR
PCR
PDR : Port Data Register
DDR : Data Direction Register
ODCR : OpenDrain Control Register
PCR : Pull-up Control Register
・レジスタ一覧
アドレス
ch.0 : 0000_001EH,
ch.1 : 0000_0022H,
ch.2 : 0000_0026H,
ch.3 : 0000_0072H,
ch.4 : 0000_0076H,
ch.0 : 0000_001CH,
ch.1 : 0000_0020H,
ch.2 : 0000_0024H,
ch.3 : 0000_0070H,
ch.4 : 0000_0074H,
ch.0 : 0000_007AH
ch.1 : 0000_0078H
ch.2 : 0000_007EH
ch.3 : 0000_007CH
ch.4 : 0000_0082H
DS07–16308–3
bit 15
1FH
23H
27H
73H
77H
1DH
21H
25H
71H
75H
bit 8
bit 7
bit 0
SCR ( 制御レジスタ )
SMR ( モードレジスタ )
SSR ( ステータスレジスタ )
SIDR/SODR
( インプット / アウトプット
データレジスタ )
CDCR
( 通信プリスケーラ制御レジスタ )
空き
75
MB91130 シリーズ
15. DMA コントローラ
DMAコントローラは, MB91130シリーズに内蔵されているモジュールで, DMA (Direct Memory Access) 転送を行います。
・DMA コントローラの特長
・ 8 チャネル
・ モード：シングル / ブロック転送 , バースト転送 , 連続転送の 3 種
・ アドレス全領域とアドレス全領域の間での転送
・ 最大 65536 回の転送回数
・ 転送終了時割込み機能
・ 転送アドレス増加 / 減少をソフトウェアで選択可能
・ 外部転送要求入力端子 , 外部転送要求受付け出力端子 , 外部転送終了出力端子 , 各 3 本
・ブロックダイヤグラム
DREQ0 ∼ DREQ2
3
エッジ / レベル
検出回路
3
3
3
シーケンサ
内蔵リソース
転送要求
8
DACK0 ∼ DACK2
DEOP0 ∼ DEOP2
割込み要求
5
データバッファ
スイッチャ
DPDP
DACSR
DATCR
デ
｜
タ
バ
ス
モード
BLK DEC
BLK
DMACT
INC / DEC
SADR
DADR
76
DS07–16308–3
MB91130 シリーズ
・レジスタ一覧
(DMAC 内：DMAC 内部レジスタ )
31
0
00000200H
DPDP
00000204H
DACSR
00000208H
DATCR
(RAM 上：DMA ディスクリプタ )
bit 31
DPDP + 0H
DPDP + 0CH
DPDP + 54H
bit 0
DMA
ch.0
ディスクリプタ
DMA
ch.1
ディスクリプタ
DMA
ch.7
ディスクリプタ
（注意事項）MB91130 シリーズでは , 外部 DREQ 信号を使用した DMA 転送で , かつ DREQ センスモードをレベルセンス
に指定して使用することはできません。MB91130 シリーズをご使用する場合は , DREQ 信号のセンスを エッ
ジセンスにて使用してください。(DMAC 連続転送は、DREQ レベルセンスでしか使用できないモードですの
で , 本制限事項により , 連続転送モードご使用できません。)
DS07–16308–3
77
MB91130 シリーズ
16.ビットサーチモジュール
入力レジスタに書き込まれたデータに対して , 0 または 1 または変化点を検索し , 検出したビット位置を返します。
・ブロックダイヤグラム
D-BUS
入力ラッチ
アドレス
デコーダ
検出モード
1 検出データ化
ビットサーチ回路
検索結果
・レジスタ一覧
31
78
0
アドレス： 000003F0H
BSD0
0 検出用データレジスタ
アドレス： 000003F4H
BSD1
1 検出用データレジスタ
アドレス： 000003F8H
BSDC
変化点検出用データレジスタ
アドレス： 000003FCH
BSRR
検出結果レジスタ
DS07–16308–3
MB91130 シリーズ
17.フラッシュメモリ
MB91130 シリーズは 254 Kbyte (2 Mbit) の容量で , 3 V 単一電源による全セクタ一括消去 , およびセクタ単位での消去と
FR-CPU によるハーフワード (16 ビット ) 単位での書込みが可能なフラッシュメモリを内蔵しています。
・フラッシュメモリの概要
内蔵の 3 V 動作 254 Kbyte フラッシュメモリです。このフラッシュメモリは , 当社製 2 M ビット (256 K × 8/128 K × 16)
フラッシュメモリ MBM29LV400C と ( 一部セクタ構成を除いて ) 同じものであり , ROM ライタによるデバイス外部から
の書込みも可能です。
また , MBM29LV400C 相当の機能に加え , FR-CPU の内蔵 ROM として使用する場合には , ワード (32 ビット ) 単位での
命令 / データ読出しが可能であり , デバイスの高速動作を実現できます。
本書と併せて MBM29LV400C データシートもご参照ください。
MB91130 シリーズでは , フラッシュメモリマクロと FR-CPU インタフェース回路の組み合わせにより , 以下の機能を実
現します。
・ CPU のプログラム / データ格納用メモリとして機能
ROM として使用する際は 32 ビットバス幅でアクセス可能
CPU による読出し / 書込み / 消去 ( 自動プログラムアルゴリズム＊ ) が可能
・ 単体フラッシュメモリ製品の MBM29LV400C 相当の機能
ROM ライタによる読出し / 書込み / 消去 ( 自動プログラムアルゴリズム＊ ) が可能
ここでは , FR-CPU から本フラッシュメモリを使用する場合について記載しています。
ROM ライタから本フラッシュメモリを使用する場合の詳細につきましては , 別途 ROM ライタの取り扱い説明書を参照
ください。
＊：自動プログラムアルゴリズム＝ Embedded Algorithm
・ブロックダイヤグラム
立上りエッジ検出
RDY/BUSY
RESET
BYTE
フラッシュメモリ
OE
制御信号生成
2 Mbit (254 K × 8/127 K × 16)
WE
CE
INTE
RDYINT
RDY
WE
バス制御信号
割込み要求
FA18 - 0
アドレスバッファ
CA18 - 0
DI15 - 0
DO31 - 0
データバッファ
CD31 - 0
FR-C バス ( 命令 / データ )
DS07–16308–3
79
MB91130 シリーズ
・メモリマップ
フラッシュメモリのアドレスマッピングはフラッシュメモリモードとCPUモードでは異なります。以下に各モードでの
マッピングを示します。
・フラッシュメモリモードでのメモリマップ
0FFFFFH
SA9
SA8
SA7
２ M-FLASH
メモリイメージ
SA6
SA5
SA4
SA3
0C0000H
SA2
SA1
SA0
( SAn : sector address n )
010000H
000000H
・CPU モードでのメモリマップ
0FFFFFH
0FFFFFH
SA4
SA9
SA3
SA8
SA2
SA7
SA1
SA6
SA0
SA5
0F8000H
0F4000H
FLASH メモリ領域
0F0000H
0E0000H
0C0800H
RAM 領域
2 KByte
0C0000H
( SAn : sector address n )
0007C0H
ステータスレジスタ
0C0800H
000000H
0C0000H
80
CPU モード
DS07–16308–3
MB91130 シリーズ
・セクタアドレス表
セクタアドレス
アドレス範囲
対応ビット位置
セクタ容量
SA5
000C0802, 3H ∼ 000DFFFE, FH (LSB 側 16 ビット )
ビット 15 ∼ 0
63 Kbyte
SA6
000E0002, 3H ∼ 000EFFFE, FH (LSB 側 16 ビット )
ビット 15 ∼ 0
32 Kbyte
SA7
000F0002, 3H ∼ 000F3FFE, FH (LSB 側 16 ビット )
ビット 15 ∼ 0
8 Kbyte
SA8
000F4002, 3H ∼ 000F7FFE, FH (LSB 側 16 ビット )
ビット 15 ∼ 0
8 Kbyte
SA9
000F8002, 3H ∼ 000FFFFE, FH (LSB 側 16 ビット )
ビット 15 ∼ 0
16 Kbyte
SA0
000C0800, 1H ∼ 000DFFFC, DH (MSB 側 16 ビット )
ビット 31 ∼ 16
63 Kbyte
SA1
000E0000, 1H ∼ 000EFFFC, DH (MSB 側 16 ビット )
ビット 31 ∼ 16
32 Kbyte
SA2
000F0000, 1H ∼ 000F3FFC, DH (MSB 側 16 ビット )
ビット 31 ∼ 16
8 Kbyte
SA3
000F4000, 1H ∼ 000F7FFC, DH (MSB 側 16 ビット )
ビット 31 ∼ 16
8 Kbyte
SA4
000F8000, 1H ∼ 000FFFFC, DH (MSB 側 16 ビット )
ビット 31 ∼ 16
16 Kbyte
・フラッシュメモリのレジスタ
フラッシュメモリにはステータスレジスタ (FLCL) ウェイトレジスタ (FWTC) の 2 本のレジスタがあります。
・ステータスレジスタ (FLCR) (CPU モード )
フラッシュメモリの動作状態を示すレジスタです。
CPU に対する割込みの制御や , フラッシュメモリへの書込み制御を
行います。
CPU モードでのみアクセスすることが可能です。本レジスタは , リードモディファイライト系命令ではアクセスしない
でください。
0007C0H
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
INTE
RDYINT
WE
RDY
⎯
⎯
⎯
LPM
R/W
(0)
R/W
(0)
R/W
(0)
R
(X)
⎯
(X)
⎯
(X)
⎯
(X)
R/W
(0)
・ウェイトレジスタ (FWTC)
CPU モードにおいて , フラッシュメモリのウェイト制御を行います。
また , フラッシュメモリの高速読出し (33 MHz 動作 ) アクセスを行うための制御をします。
0007C4H
bit 7
bit 6
bit 5
bit 4
bit 3
bit 2
bit 1
bit 0
⎯
⎯
⎯
⎯
⎯
FACH
WTC1
WTC0
⎯
(⎯)
⎯
(⎯)
⎯
(⎯)
⎯
(⎯)
W
(0)
R/W
(0)
R/W
(0)
⎯
(⎯)
（注意事項）CPU クロックを 25 MHz を超えて動作させる場合は , FACH ビットを 1 に設定するか , WTC1, WTC0 を 01B に
設定してください。
DS07–16308–3
81
MB91130 シリーズ
■ 電気的特性
1. 絶対最大定格
(VSS ＝ AVSS ＝ 0.0 V)
項 目
記 号
定 格 値
最 小
最 大
単位
備 考
電源電圧
VCC5
VSS − 0.3
VSS ＋ 6.5
V
電源電圧
VCC3
VSS − 0.3
VSS ＋ 3.8
V
アナログ電源電圧
AVCC
VSS − 0.3
VSS ＋ 6.5
V
＊1
アナログ基準電圧
AVRH, AVRL
VSS − 0.3
VSS ＋ 6.5
V
＊1
入力電圧
VI5
VSS − 0.3
VCC5 ＋ 0.3
V
下記 (VI3) の端子以外
入力電圧
VI3
VSS − 0.3
VCC3 ＋ 0.3
V
X0, X1, X0A, X01A
アナログ端子入力電圧
VIA
VSS − 0.3
AVCC ＋ 0.3
V
出力電圧
VO
VSS − 0.3
VCC5 ＋ 0.3
V
“L” レベル最大出力電流
IOL
⎯
10
mA
＊2
“L” レベル平均出力電流
IOLAV
⎯
4
mA
＊3
“L” レベル最大総出力電流
ΣIOL
⎯
100
mA
“L” レベル平均総出力電流
ΣIOLAV
⎯
50
mA
＊4
“H” レベル最大出力電流
IOH
⎯
− 10
mA
＊2
“H” レベル平均出力電流
IOHAV
⎯
−4
mA
＊3
“H” レベル最大総出力電流
ΣIOH
⎯
− 50
mA
“H” レベル平均総出力電流
ΣIOHAV
⎯
− 20
mA
消費電力
PD
⎯
500
mW
保存温度
Tstg
− 55
＋ 150
°C
＊4
＊ 1：電源投入時など AVCC, AVRH, AVRL は VCC5 ＋ 0.3 V を超えないよう注意してください。
また，AVRH, AVRL は AVCC を超えないよう注意してください。AVRH ≧ AVRL としてください。
AVCC と VCC5 は同電位に設定してください。
＊ 2：最大出力電流は , 該当する端子一本のピーク値を規定します。
＊ 3：平均出力電流は , 該当する端子一本に流れる電流の 100 ms の期間内での平均電流を規定します。
＊ 4：平均総出力電流は , 該当する端子全てに流れる電流の 100 ms の期間内での平均電流を規定します。
＜注意事項＞ 絶対最大定格を超えるストレス ( 電圧 , 電流 , 温度など ) の印加は , 半導体デバイスを破壊する可能性があ
ります。したがって , 定格を一項目でも超えることのないようご注意ください。
82
DS07–16308–3
MB91130 シリーズ
2. 推奨動作条件
(VSS ＝ AVSS ＝ 0.0 V)
項 目
記 号
共通
電源電圧
EVA
FLASH
MASK
ROM
VCC5
VCC3
VCC3
規 格 値
最 小
最 大
4.5
5.5
3.0
3.6
3.15
3.6
3.0
3.6
2.7
3.6
2.7
3.6
単 位
V
備 考
通常動作時
通常動作時 (32 kHz ≦ fcp ≦ 27 MHz)
V
通常動作時 (27 MHz ＜ fcp ≦ 33 MHz)
ストップ時 RAM 状態保持
V
通常動作時
ストップ時 RAM 状態保持
アナログ電源電圧
AVCC
VSS ＋ 4.5
VSS ＋ 5.5
V
アナログ基準電圧
AVRH
AVSS − 0.3
AVCC
V
TA
0
＋ 70
°C
外 ROM 外バスモード ,
内 ROM 外バスモード時
TA
− 40
＋ 70
°C
シングルチップモード時
動作温度
＜注意事項＞ 推奨動作条件は , 半導体デバイスの正常な動作を保証する条件です。電気的特性の規格値は , すべてこの条
件の範囲内で保証されます。常に推奨動作条件下で使用してください。この条件を超えて使用すると , 信頼
性に悪影響を及ぼすことがあります。
データシートに記載されていない項目 , 使用条件 , 論理の組合せでの使用は , 保証していません。記載され
ている以外の条件での使用をお考えの場合は , 必ず事前に営業部門までご相談ください。
DS07–16308–3
83
MB91130 シリーズ
3. 直流特性
(1) 直流規格
( 全品種 ：VCC5 ＝ AVCC ＝ DAVC ＝ 5.0 V ± 10 ％, VSS ＝ AVSS ＝ 0 V)
( マスク品 ：VCC3 ＝ 2.7 V ∼ 3.6 V, TA ＝− 40 °C ∼＋ 70 °C)
(FLASH 品 ：VCC3 ＝ 3.0 V ∼ 3.6 V, TA ＝− 40 °C ∼＋ 70 °C (32 kHz ≦ fcp ≦ 27 MHz) )
(FLASH 品 ：VCC3 ＝ 3.15 V ∼ 3.6 V, TA ＝− 40 °C ∼＋ 70 °C (27 MHz ＜ fcp ≦ 33 MHz) )
項 目
記号
端 子
規 格 値
条 件
最 小
標 準
最 大
単位
VIH
下記 ( ＊ 1) を
除く入力
⎯
0.7 VCC5
⎯
VCC5 ＋ 0.3
V
VIHS
＊ 1 ヒステリシス
入力端子
⎯
VCC5 − 0.4
⎯
VCC5 ＋ 0.3
V
VIL
下記 ( ＊ 1) を
除く入力
⎯
VSS − 0.3
⎯
0.2 VCC5
V
VILS
＊ 1 ヒステリシス
入力端子
⎯
VSS − 0.3
⎯
VSS ＋ 0.4
V
“H” レベル
出力電圧
VOH
⎯
VCC5 ＝ 5.0 V,
IOH ＝− 4.0 mA
2.6
⎯
⎯
V
“L” レベル
出力電圧
VOL
⎯
VCC5 ＝ 5.0 V,
IOL ＝ 4.0 mA
⎯
⎯
0.6
V
入力リーク
電流
ILI
⎯
VCC5 ＝ 5.0 V,
VSS ＜ VI ＜ VDD
−5
⎯
5
µA
プルアップ
抵抗値
RPULL
RST
⎯
50
⎯
kΩ
ICC5
VCC5
VCC5 ＝ 5.0 V
⎯
15
20
mA
ICC3
VCC3
VCC3 ＝ 3.0 V
⎯
50
100
mA
ICCS5
VCC5
VCC5 ＝ 5.0 V
⎯
15
20
mA
ICCS3
VCC3
VCC3 ＝ 3.0 V
⎯
24
85
mA
ICCH5
VCC5
VCC5 ＝ 5.0 V,
TA ＝＋ 25 °C
⎯
10
100
µA
ICCH3
VCC3
VCC3 ＝ 3.0 V,
TA ＝＋ 25 °C
⎯
10
250
µA
ICC3
VCC3
VCC3 ＝ 3.3 V
⎯
80
120
mA
ICCS3
VCC3
VCC3 ＝ 3.3 V
⎯
50
90
mA
CIN
VCC, VSS, AVCC,
AVSS, AVRH 以外
⎯
10
⎯
pF
“H” レベル
入力電圧
“L” レベル
入力電圧
電源電流
電源電流
( フラッ
シュ内蔵品 )
入力容量
⎯
⎯
備 考
＊2
＊2
＊3
＊ 1：端子機能説明 参照
＊ 2：CLK 端子出力のみ (CL ＝ 80 pF) の場合
＊ 3：出力端子 OPEN
(2) フラッシュメモリ書込み / 消去特性
項 目
条 件
規格値
単位
備 考
最小
標準
最大
セクタ消去時間
⎯
1
15
s
内部での消去前書込み時間は除く
TA ＝＋ 25 °C
V
CC3 ＝ 3.0 V
ハーフワード (16 ビット幅 )
書込み時間
⎯
10
⎯
s
内部での消去前書込み時間は除く
⎯
16
3,600
µs
システムレベルのオーバヘッド時
間を除く
チップ消去時間
書込み / 消去回数
⎯
10,000
⎯
⎯
cycle
データ保持期間
⎯
100,000
⎯
⎯
h
84
DS07–16308–3
MB91130 シリーズ
4. 交流特性
(1) クロック・タイミング規格
( 全品種 ：VCC5 ＝ AVCC ＝ DAVC ＝ 5.0 V ± 10 ％, VSS ＝ AVSS ＝ 0 V)
( マスク品 ：VCC3 ＝ 2.7 V ∼ 3.6 V, TA ＝− 40 °C ∼＋ 70 °C)
(FLASH 品 ：VCC3 ＝ 3.0 V ∼ 3.6 V, TA ＝− 40 °C ∼＋ 70 °C (32 kHz ≦ fcp ≦ 27 MHz) )
(FLASH 品 ：VCC3 ＝ 3.15 V ∼ 3.6 V, TA ＝− 40 °C ∼＋ 70 °C (27 MHz ＜ fcp ≦ 33 MHz) )
項
目
条 件
規 格 値
記号
端子
fC
X0, X1
クロック周波数 ( 低速 )
fCA
X0A, X1A
クロック・サイクルタイム
tC
30.3
31250
CPU 系
fCP
0.032
33
バス系
fCPB
0.032
25
0.032
25
1
25
30.3
31250
40
31250
40
31250
40
1000
最 小
最 大
9
16.5
クロック周波数 ( 高速・自励発振 )
クロック周波数 ( 高速・PLL 使用 )
内部動作
クロック周波数
周辺系
内部動作クロック
サイクル・タイム
⎯
⎯
fCPP
CPU 系
tCP
バス系
tCPB
周辺系
32
⎯
⎯
tCPP
単位
備 考
自励発振可能範囲
MHz 自励発振入力におけ
る PLL 使用可能範囲
kHz
自励発振
ns
MHz
アナログ部を除く＊
アナログ部＊
ns
アナログ部を除く＊
アナログ部＊
＊ ：対象となるアナログ部は A/D コンバータ , レベルコンパレータです。
tC
VCC3
0.8 VCC3
0.2 VCC3
VSS
DS07–16308–3
85
MB91130 シリーズ
周辺系クロック設定許可範囲 (A/D, D/A レベルコンパレータは , 5 V ± 10％)
《MASK ROM 品》
《FLASH 品》
VCC3
VCC3
動作保証範囲
fCP
3.15
3.0
fCPP
32 k 1 M
25 M 27 M 33 M
電源電圧 (V)
電源電圧 (V)
動作保証範囲
3.6
3.6
fCP
2.7
fCPP
32 k 1 M
周波数 (Hz)
25 M 33 M
周波数 (Hz)
X0 入力と , GCR ( ギア制御レジスタ ) の CHC/CCK1/CCK0 ビットの設定による内部クロックとの関係は以下のように
なります。
X0 入力
■原振× 1
(GCR の CHC ビット：0 設定 )
(a) ギア× 1
内部クロック
CCK1/CCK0：00
(b) ギア× 1/2 内部クロック
CCK1/CCK0：01
tCYC
tCYC
tCYC
(c) ギア× 1/4 内部クロック
CCK1/CCK0：10
tCYC
(d) ギア× 1/8 内部クロック
CCK1/CCK0：11
■原振× 1/2
(GCR の CHC ビット：1 設定 )
(a) ギア× 1
内部クロック
CCK1/CCK0：00
(b) ギア× 1/2 内部クロック
CCK1/CCK0：01
(c) ギア× 1/4 内部クロック
CCK1/CCK0：10
(d) ギア× 1/8 内部クロック
CCK1/CCK0：11
86
tCYC
tCYC
tCYC
tCYC
DS07–16308–3
MB91130 シリーズ
(2) リセット入力規格
( 全品種 ：VCC5 ＝ AVCC ＝ DAVC ＝ 5.0 V ± 10 ％, VSS ＝ AVSS ＝ 0 V)
( マスク品 ：VCC3 ＝ 2.7 V ∼ 3.6 V, TA ＝− 40 °C ∼＋ 70 °C)
(FLASH 品 ：VCC3 ＝ 3.0 V ∼ 3.6 V, TA ＝− 40 °C ∼＋ 70 °C (32 kHz ≦ fcp ≦ 27 MHz) )
(FLASH 品 ：VCC3 ＝ 3.15 V ∼ 3.6 V, TA ＝− 40 °C ∼＋ 70 °C (27 MHz ＜ fcp ≦ 33 MHz) )
項
目
リセット入力時間
記号
端子
条 件
tRSTL
RST
⎯
規 格 値
最 小
最 大
tCP × 5
⎯
単位
備 考
ns
tRSTL
RST
0.2 VCC
(3) パワーオンリセット
( 全品種 ：VCC5 ＝ AVCC ＝ DAVC ＝ 5.0 V ± 10 ％, VSS ＝ AVSS ＝ 0 V)
( マスク品 ：VCC3 ＝ 2.7 V ∼ 3.6 V, TA ＝− 40 °C ∼＋ 70 °C)
(FLASH 品 ：VCC3 ＝ 3.0 V ∼ 3.6 V, TA ＝− 40 °C ∼＋ 70 °C (32 kHz ≦ fcp ≦ 27 MHz) )
(FLASH 品 ：VCC3 ＝ 3.15 V ∼ 3.6 V, TA ＝− 40 °C ∼＋ 70 °C (27 MHz ＜ fcp ≦ 33 MHz) )
項
目
電源立上り時間
記号
端子
条 件
VCC
⎯
fR
電源遮断時間
tOFF
tR
VhhR
規 格 値
単位
最 小
最 大
⎯
20
ms
2
⎯
ms
備 考
tOFF
0.9 × VCC3
0.2 V
電源電圧を急激に変化させるとパワーオンリセットが起動される場合があります。
動作中に電源電圧を変化させる場合は , 電圧の変動をおさえて滑らかに立上げることを推奨致します。
VCC
RAM データ保持
立上りの傾きを , 50 mV/ms 以下に
することを推奨します。
VSS
VCC
RST
tRSTL
DS07–16308–3
電源投入時には必ず RST 端子を L レベル状態
で開始し , 電源 VCC レベル後 tRSTL 分の時間を
確保して H レベルにしてください。
87
MB91130 シリーズ
(4) シリアル I/O (CH0 ∼ 4)
( 全品種 ：VCC5 ＝ AVCC ＝ DAVC ＝ 5.0 V ± 10 ％, VSS ＝ AVSS ＝ 0 V)
( マスク品 ：VCC3 ＝ 2.7 V ∼ 3.6 V, TA ＝− 40 °C ∼＋ 70 °C)
(FLASH 品 ：VCC3 ＝ 3.0 V ∼ 3.6 V, TA ＝− 40 °C ∼＋ 70 °C (32 kHz ≦ fcp ≦ 27 MHz) )
(FLASH 品 ：VCC3 ＝ 3.15 V ∼ 3.6 V, TA ＝− 40 °C ∼＋ 70 °C (27 MHz ＜ fcp ≦ 33 MHz) )
項
目
記号
端子
シリアル・クロック・サイクルタイム
tSCYC
⎯
SCK ↓→ SO 遅延時間
tSLOV
⎯
有効 SI → SCK ↑
tIVSH
⎯
SCK ↑→有効 SI ホールド時間
tSHIX
シリアル・クロック H パルス幅
条 件
規 格 値
単位
最 小
最 大
8 tCPP
⎯
ns
− 10
50
ns
50
⎯
ns
⎯
50
⎯
ns
tSHSL
⎯
4 tCPP − 10
⎯
ns
シリアル・クロック L パルス幅
tSLSH
⎯
4 tCPP − 10
⎯
ns
SCK ↓→ SO 遅延時間
tSLOV
⎯
0
50
ns
有効 SI → SCK ↑
tIVSH
⎯
50
⎯
ns
SCK ↑→有効 SI ホールド時間
tSHIX
⎯
50
⎯
ns
シリアルビジー期間
tBUSY
⎯
⎯
6 tCPP
ns
SCS ↓→ SCK, SO 遅延時間
tCLZO
⎯
⎯
50
ns
SCS ↓→ SCK 入力マスク時間
tCLSL
⎯
⎯
3 tCPP
ns
SCS ↑→ SCK, SO Hi-Z 時間
tCHOZ
⎯
50
⎯
ns
内部クロック
外部クロック
備 考
＊
＊：プリスケーラの設定が CS2, CS1, CS0 ＝ 000 時は Min. 1 tCPP − 10 となります。
内部シフト・クロック・モード
tSCYC
SCK
tSLOV
SO
SI
tSHIX
tIVSH
外部シフト・クロック・モード
tCLZO
tSLSH
tSHSL
tBUSY
tCHOZ
SCK
tSLOV
SO
SI
tIVSH
tSHIX
SCS
tCLSL
88
DS07–16308–3
MB91130 シリーズ
(5) 外部バス測定条件
特に規定のない項目については , 以下の条件が適用されます。
・交流規格測定条件
VCC：5.0 V ± 10％
入力
VCC
出力
VIH
VOH
VIL
VOL
0V
VIH
2.4 V
VOH
2.4 V
VIL
0.8 V
VOL
0.8 V
( 入力の rise/fall time は 10 ns 以下 )
・負荷条件
出力端子
C = 50 pF
( VCC : 5.0 V ± 10% )
・負荷容量−遅延時間特性 ( 内部を基準とする出力の遅延 )
[nS]
35
30
25
5 V Fall
20
15
5 V Rise
10
5
0
0
DS07–16308–3
20
40
50
60
80
100
120
C[pF]
89
MB91130 シリーズ
(6) 通常バスアクセス リード / ライト動作
( 全品種 ：VCC5 ＝ AVCC ＝ DAVC ＝ 5.0 V ± 10 ％, VSS ＝ AVSS ＝ 0 V)
( マスク品 ：VCC3 ＝ 2.7 V ∼ 3.6 V, TA ＝ 0 °C ∼＋ 70 °C)
(FLASH 品 ：VCC3 ＝ 3.0 V ∼ 3.6 V, TA ＝ 0 °C ∼＋ 70 °C (32 kHz ≦ fcp ≦ 27 MHz) )
(FLASH 品 ：VCC3 ＝ 3.15 V ∼ 3.6 V, TA ＝ 0 °C ∼＋ 70 °C (27 MHz ＜ fcp ≦ 33 MHz) )
項
目
記号
端子
条 件
CLK
規 格 値
単位
最 小
最 大
⎯
15
ns
⎯
15
ns
備 考
アドレス遅延時間
tCHAV
データ遅延時間
tCHDV
RD 遅延時間
tCLRL
CLK
⎯
10
ns
RD 遅延時間
tCLRH
RD
⎯
10
ns
WR0, WR1 遅延時間
tCLWL
⎯
10
ns
WR0, WR1 遅延時間
tCLWH
CLK
WR0, WR1
⎯
10
ns
有効アドレス・
有効データ入力時間
tAVDV
⎯
3/2×
tCYC − 25
ns
＊ 1, ＊ 2
RD ↓→有効データ入力時間
tRLDV
⎯
tCYC − 15
ns
＊1
データセットアップ→
RD ↑時間
tDSRH
15
⎯
ns
RD ↑→データホールド時間
tRHDX
0
⎯
ns
A23 ∼ A00
CLK
D31 ∼ D16
A23 ∼ A00
D31 ∼ D16
RD
D31 ∼ D16
⎯
＊ 1：自動ウェイト挿入や RDY 入力でバスを延ばしている場合には , (tCYC ×延ばしたサイクル数 ) の時間を本規格に追
加してください。
＊ 2：本規格は ( ギア周期× 1) の場合の値です。
ギア周期 1/2, 1/4, 1/8 を設定した場合には , 下記計算式の n にそれぞれ 1/2, 1/4, 1/8 を代入して計算してください。
・計算式：(2 − n / 2) × tCYC − 25
90
DS07–16308–3
MB91130 シリーズ
tCYC
BA1
BA2
VOH
VOH
VOL
CLK
VOL
tCHAV
VOH
VOL
A23 - A00
VOH
VOL
tCLRL
tCLRH
VOH
RD
VOL
tRLDV
tRHDX
tAVDV
tDSRH
VIH
VIL
D31 - D16
tCLWL
VIH
リード VIL
tCLWH
VOH
WR0 , WR1
VOL
tCHDV
D31 - D16
DS07–16308–3
VOH
VOL
ライト
VOH
VOL
91
MB91130 シリーズ
(7) レディ入力タイミング
( 全品種 ：VCC5 ＝ AVCC ＝ DAVC ＝ 5.0 V ± 10 ％, VSS ＝ AVSS ＝ 0 V)
( マスク品 ：VCC3 ＝ 2.7 V ∼ 3.6 V, TA ＝ 0 °C ∼＋ 70 °C)
(FLASH 品 ：VCC3 ＝ 3.0 V ∼ 3.6 V, TA ＝ 0 °C ∼＋ 70 °C (32 kHz ≦ fcp ≦ 27 MHz) )
(FLASH 品 ：VCC3 ＝ 3.15 V ∼ 3.6 V, TA ＝ 0 °C ∼＋ 70 °C (27 MHz ＜ fcp ≦ 33 MHz) )
項
目
RDY セットアップ時間→ CLK ↓
CLK ↓→ RDY ホールド時間
記号
端子
tRDYS
RDY
CLK
tRDYH
RDY
CLK
条 件
規 格 値
単位
最 小
最 大
15
⎯
ns
0
⎯
ns
備 考
⎯
tCYC
VOH
VOH
CLK
tRDYS
92
VOL
VOL
RDY
ウェイトを
かけるとき
VIL
RDY
ウェイトを
かけないとき
VIH
tRDYH
tRDYS tRDYH
VIH
VIL
DS07–16308–3
MB91130 シリーズ
(8) ホールドタイミング
( 全品種 ：VCC5 ＝ AVCC ＝ DAVC ＝ 5.0 V ± 10 ％, VSS ＝ AVSS ＝ 0 V)
( マスク品 ：VCC3 ＝ 2.7 V ∼ 3.6 V, TA ＝ 0 °C ∼＋ 70 °C)
(FLASH 品 ：VCC3 ＝ 3.0 V ∼ 3.6 V, TA ＝ 0 °C ∼＋ 70 °C (32 kHz ≦ fcp ≦ 27 MHz) )
(FLASH 品 ：VCC3 ＝ 3.15 V ∼ 3.6 V, TA ＝ 0 °C ∼＋ 70 °C (27 MHz ＜ fcp ≦ 33 MHz) )
項
目
記号
端子
BGRNT 遅延時間
tCHBGL
BGRNT 遅延時間
tCHBGH
CLK
BGRNT
端子フローティング→
BGRNT ↓時間
tXHAL
BGRNT ↑→
端子有効時間
tHAHV
条 件
⎯
規 格 値
単位
最 小
最 大
⎯
6
ns
⎯
6
ns
tCYC − 10
tCYC ＋ 10
ns
tCYC − 10
tCYC ＋ 10
ns
備 考
BGRNT
（注意事項）BRQ が取り込まれてから , BGRNT が変化するまで 1 サイクル以上あります。
tcyc
VOH
VOH
VOH
VOH
CLK
BRQ
tCHBGL
tCHBGH
VOH
BGRNT
VOL
tHAHV
tXHAL
各端子
DS07–16308–3
ハイインピーダンス
93
MB91130 シリーズ
(9) DMA コントローラタイミング
( 全品種 ：VCC5 ＝ AVCC ＝ DAVC ＝ 5.0 V ± 10％, VSS ＝ AVSS ＝ 0 V)
( マスク品 ：VCC3 ＝ 2.7 V ∼ 3.6 V, TA ＝− 40 °C ∼＋ 70 °C)
(FLASH 品 ：VCC3 ＝ 3.0 V ∼ 3.6 V, TA ＝− 40 °C ∼＋ 70 °C (32 kHz ≦ fcp ≦ 27 MHz) )
(FLASH 品 ：VCC3 ＝ 3.15 V ∼ 3.6 V, TA ＝− 40 °C ∼＋ 70 °C (27 MHz ＜ fcp ≦ 33 MHz) )
項
目
記号
端子
DREQ 入力パルス幅
tDRWH
DACK 遅延時間
( 通常バス )
DEOP 遅延時間
( 通常バス )
DACK 遅延時間
DEOP 遅延時間
条 件
規 格 値
単位
最 小
最 大
DREQ0 ∼ DREQ2
2 tCYC
⎯
ns
tCLDL
CLK
⎯
6
ns
tCLDH
DACK0 ∼ DACK2
⎯
6
ns
tCLEL
CLK
⎯
6
ns
tCLEH
DEOP0 ∼ DEOP2
⎯
6
ns
tCHDL
CLK
⎯
n / 2 × tCYC
ns
tCHDH
DACK0 ∼ DACK2
⎯
6
ns
tCHEL
CLK
⎯
n / 2 × tCYC
ns
tCHEH
DEOP0 ∼ DEOP2
⎯
6
ns
⎯
備 考
tcyc
VOH
VOH
CLK
VOL
VOL
tCLDH
tCLDL
tCLEH
tCLEL
DACK0 - 2
DEOP0 - 2
( 通常バス )
VOH
VOL
tCHDH
DACK0 - 2
DEOP0 - 2
tCHDL
VOH
VOL
tCHEL
tDRWH
DREQ0 - 2
94
VIH
VIH
DS07–16308–3
MB91130 シリーズ
5. A/D 変換部
( 全品種 ：VCC5 ＝ AVCC ＝ DAVC ＝ 5.0 V ± 10 ％, VSS ＝ AVSS ＝ 0 V)
( マスク品 ：VCC3 ＝ 2.7 V ∼ 3.6 V, TA ＝− 40 °C ∼＋ 70 °C)
(FLASH 品 ：VCC3 ＝ 3.0 V ∼ 3.6 V, TA ＝− 40 °C ∼＋ 70 °C (32 kHz ≦ fcp ≦ 27 MHz) )
(FLASH 品 ：VCC3 ＝ 3.15 V ∼ 3.6 V, TA ＝− 40 °C ∼＋ 70 °C (27 MHz ＜ fcp ≦ 33 MHz) )
項 目
記号
端子
分解能
⎯
⎯
変換時間
⎯
⎯
総合誤差
⎯
⎯
直線性誤差
⎯
⎯
微分直線性誤差
⎯
⎯
ゼロトランジション電圧
VOT
AN0 ∼
AN7
フルスケール
トランジション電圧
VFST
AN0 ∼
AN7
アナログ入力電流
IAIN
AN0 ∼
AN7
アナログ入力電圧
VAIN
AN0 ∼
AN7
基準電圧
AVRH
AVRH
⎯
AVCC
AVCC ＝ 5.0 V
AVRH
AN0 ∼
AN7
電源電流
基準電圧
供給電流
変換動作時
IA
変換停止時
IAH
変換動作時
IR
変換停止時
チャネル間バラツキ
IRH
⎯
条件
規 格 値
単位
最 小
標 準
最 大
⎯
⎯
10
Bit
5.0
⎯
⎯
µs
− 4.0
⎯
4.0
LSB
− 3.5
⎯
3.5
LSB
− 2.0
⎯
2.0
LSB
AVRL −
1.5 LSB
AVRL ＋
0.5 LSB
AVRL ＋
2.5 LSB
V
AVRH −
5.5 LSB
AVRH −
1.5 LSB
AVRH ＋
0.5 LSB
V
⎯
0.1
10
µA
AVSS
⎯
AVRH
V
⎯
⎯
AVCC
V
⎯
3.0
5.0
mA
⎯
⎯
5.0
µA
AVCC ＝ 5.0 V,
AVRH ＝ 5.0V,
AVRL ＝ 0.0 V
⎯
2.0
3.0
mA
⎯
⎯
10
µA
⎯
⎯
⎯
4
LSB
⎯
AVCC ＝ 5.0 V,
AVRH ＝ 5.0 V,
AVRL ＝ 0.0 V
AVCC ＝ 5.0 V,
AVRH ＝ 5.0 V,
AVRL ＝ 0.0 V
備考
⎯
（注意事項）
・ ｜ AVRH − AVRL ｜が小さくなるに従って , 相対的に誤差は大きくなります。
・ アナログ入力の外部回路の出力インピーダンスは , 以下の様な条件で使用してください。
外部回路の出力インピーダンス ＜ 約 7 kΩ
外部回路の出力インピーダンスが高すぎる場合 , アナログ電圧のサンプリング期間が不足する場合があります。
( サンプリング期間＝ 1.6 µs：＠ 33 MHz 時 )
DS07–16308–3
95
MB91130 シリーズ
・A/D コンバータの用語の定義
・分解能
： A/D 変換器により識別可能なアナログ変化。
・直線性誤差
： ゼロトランジション点 (00 0000 0000 ←→ 00 0000 0001) と
フルスケールトランジション点 (11 1111 1110 ←→ 11 1111 1111) とを結んだ直線と実際の変換特性
との偏差。
・微分直線性誤差 ： 出力コードを 1 LSB 変化させるのに必要な入力電圧の理想値からの偏差。
・総合誤差
： 実際の値と理論値との差をいい , ゼロトランジション誤差 / フルスケールトランジション誤差 / 直
線性誤差を含む誤差。
総合誤差
3FF
1.5 LSB'
3FE
デジタル出力
3FD
実際の変換特性
{1 LSB ( N − 1 ) + 0.5 LSB}
004
VNT
( 実測値 )
実際の変換特性
003
002
理想特性
001
0.5 LSB'
AVRL
1 LSB' ( 理想値 ) ＝
アナログ入力
AVRH − AVRL ［V］
デジタル出力 N の総合誤差＝
1024
AVRH
VNT − {1 LSB' × (N − 1) ＋ 0.5 LSB'}
1 LSB'
VOT ( 理想値 ) ＝
AVRL ＋ 0.5 LSB' ［V］
VFST ( 理想値 ) ＝
AVRH − 1.5 LSB'［V］ VNT：デジタル出力が (N ＋ 1) から N に遷移する電圧
（続く）
96
DS07–16308–3
MB91130 シリーズ
（続き）
直線性誤差
微分直線性誤差
3FF
実際の変換特性
実際の変換特性
N+1
3FE
{1 LSB ( N − 1 ) + VOT}
VFST
( 実測値 )
004
VNT
( 実測値 )
003
理想特性
デジタル出力
デジタル出力
3FD
N
N−1
VFST
( 実測値 )
実際の変換特性
002
VNT
( 実測値 )
理想特性
001
実際の変換特性
N−2
VOT ( 実測値 )
AVRL
アナログ入力
デジタル出力 N の
直線性誤差 ＝
VNT − {1 LSB × (N − 1) ＋ VOT}
1 LSB
[LSB]
デジタル出力 N の
微分直線性誤差 ＝
V (N ＋ 1) T − VNT
1 LSB
[LSB]
1 LSB ( 理想値 ) ＝
VFST − VOT
1022
アナログ入力
AVRL
AVRH
−1
AVRH
[V]
VOT：デジタル出力が (000) H から (001) H に遷移する電圧
VFST：デジタル出力が (3FE) H から (3FF) H に遷移する電圧
6. D/A 変換部電気的特性
( 全品種 ：VCC5 ＝ AVCC ＝ DAVC ＝ 5.0 V ± 10 ％, VSS ＝ AVSS ＝ 0 V)
( マスク品 ：VCC3 ＝ 2.7 V ∼ 3.6 V, TA ＝− 40 °C ∼＋ 70 °C)
(FLASH 品 ：VCC3 ＝ 3.0 V ∼ 3.6 V, TA ＝− 40 °C ∼＋ 70 °C (32 kHz ≦ fcp ≦ 27 MHz) )
(FLASH 品 ：VCC3 ＝ 3.15 V ∼ 3.6 V, TA ＝− 40 °C ∼＋ 70 °C (27 MHz ＜ fcp ≦ 33 MHz) )
項 目
記号
端子
条 件
分解能
⎯
⎯
微分直線性誤差
⎯
変換時間
アナログ出力インピーダンス
規 格 値
単位
最 小
標 準
最 大
⎯
⎯
⎯
8
Bit
⎯
⎯
⎯
⎯
± 0.9
LSB
⎯
⎯
⎯
⎯
10
20
µs
⎯
⎯
⎯
⎯
28
⎯
kΩ
備考
＊
＊ ：CL ＝ 20 pF
DS07–16308–3
97
MB91130 シリーズ
■ 特性例
VOL
VOH
TA = 25 °C, IOL = 4 mA
400
350
VOH (V)
VOL (mV)
300
250
200
150
100
50
0
3
4
5
VCC (V)
6
TA = 25 °C, IOH = −4 mA
6.0
5.5
5.0
4.5
4.0
3.5
3.0
2.5
2.0
1.5
1.0
0.5
0
7
3
100
90
80
70
60
50
40
30
20
10
0
ICC31 (mA)
ICC31 (mA)
TA = 25 °C, f = 33 MHz
2.5
3
VCC (V)
3.5
1
4
7
10
Frequency (MHz)
100
ICC5
VCC3 = 3.0 V, VCC5 = 5.0 V,
TA = 25 °C
TA = 25 °C, f = 33.0 MHz
40
35
30
ICC5 (mA)
ICC5 (mA)
6
VCC = 3.0 V, TA = 25 °C
160
140
120
100
80
60
40
20
0
ICC5
40
35
30
25
20
15
10
5
0
3.5
5
VCC (V)
ICC31
ICC31
2
4
25
20
15
10
5
4
4.5
5
VCC (V)
5.5
6
6.5
0
1
10
Frequency (MHz)
100
（続く）
98
DS07–16308–3
MB91130 シリーズ
プルアップ抵抗
TA = 25 °C
125
プルアップ抵抗値 (kΩ)
100
75
50
25
0
3
4
5
6
7
VCC (V)
（続く）
DS07–16308–3
99
MB91130 シリーズ
（続き）
MB91133 直線性誤差
TA = 25 °C
VCC = 4.5 V
AVCC = 4.5 V
直線性誤差［LSB］
3
2
1
0
−1
−2
1024
960
896
832
768
704
640
576
512
448
384
320
256
192
128
64
0
−3
CODE
MB91133 微分直線性誤差
TA = 25 °C
VCC = 4.5 V
AVCC = 4.5 V
微分直線性誤差［LSB］
3
2
1
0
−1
−2
960
1024
960
1024
896
832
768
704
640
576
512
448
384
320
256
192
128
64
0
−3
CODE
MB91133 総合誤差
TA = 25 °C
VCC = 4.5 V
AVCC = 4.5 V
総合誤差［LSB］
3
2
1
0
−1
−2
CODE
100
896
832
768
704
640
576
512
448
384
320
256
192
128
64
0
−3
DS07–16308–3
MB91130 シリーズ
■ オーダ型格
型 格
パッケージ
MB91133PMC-XXX
プラスチック・LQFP, 144 ピン
(FPT-144P-M08)
MB91133PBT-XXX
プラスチック・FBGA, 144 ピン
(BGA-144P-M01)
MB91F133APMC
プラスチック・LQFP, 144 ピン
(FPT-144P-M08)
MB91F133APBT
プラスチック・FBGA, 144 ピン
(BGA-144P-M01)
MB91FV130CR-ES
DS07–16308–3
備 考
セラミック・PGA, 299 ピン
(PGA-299)
101
MB91130 シリーズ
■ パッケージ・外形寸法図
プラスチック・FBGA, 144 ピン
ボールピッチ
0.80mm
ボール
マトリックス
14 × 14
パッケージ幅×
パッケージ長さ
12.00 × 12.00mm
封止方法
プラスチックモールド
取付け高さ
1.45mm MAX
ボールサイズ
∅ 0.45
質量
0.310g
(BGA-144P-M01)
プラスチック・FBGA, 144 ピン
（BGA-144P-M01）
12.00±0.10(.472±.004)SQ
+0.20
+.008
1.25 –0.10 .049 –.004
(Mounting height)
0.38±0.10(.015±.004)
(Stand off)
10.40(.409)REF
0.80(.031)TYP
14
13
12
11
10
9
8
7
INDEX
6
5
0.10(.004)
4
INDEX
3
2
1
P N M L K J H G F E D C B A
144-Ø0.45±0.10
(144-Ø.018±.004)
C
2000-2008 FUJITSU MICROELECTRONICS LIMITED B144001S-c-3-4
0.08(.003)
M
単位：mm （inches）
注意：括弧内の値は参考値です。
最新の外形寸法図については , 下記の URL にてご確認ください。
http://edevice.fujitsu.com/package/jp-search/
（続く）
102
DS07–16308–3
MB91130 シリーズ
（続き）
プラスチック・LQFP, 144 ピン
(FPT-144P-M08)
プラスチック・LQFP, 144 ピン
（FPT-144P-M08）
リードピッチ
0.50mm
パッケージ幅×
パッケージ長さ
20.0 × 20.0mm
リード形状
ガルウィング
封止方法
プラスチックモールド
取付け高さ
1.70mm MAX
質量
1.20g
コード（参考）
P-LFQFP144-20×20-0.50
注 1）* 印寸法はレジン残りを含まず。レジン残りは、片側 +0.25(.010)MAX
注 2）端子幅および端子厚さはメッキ厚を含む。
注 3）端子幅はタイバ切断残りを含まず。
22.00±0.20(.866±.008)SQ
* 20.00±0.10(.787±.004)SQ
108
0.145±0.055
(.006±.002)
73
109
72
0.08(.003)
Details of "A" part
+0.20
1.50 –0.10
+.008
.059 –.004
0˚~8˚
INDEX
144
37
"A"
LEAD No.
1
36
0.50(.020)
0.22±0.05
(.009±.002)
0.08(.003)
0.10±0.10
(.004±.004)
(Stand off)
0.25(.010)
M
©2003-2008 FUJITSU MICROELECTRONICS LIMITED F144019S-c-4-7
C
0.50±0.20
(.020±.008)
0.60±0.15
(.024±.006)
(Mounting height)
2003 FUJITSU LIMITED F144019S-c-4-6
単位：mm （inches）
注意：括弧内の値は参考値です。
最新の外形寸法図については , 下記の URL にてご確認ください。
http://edevice.fujitsu.com/package/jp-search/
DS07–16308–3
103
MB91130 シリーズ
■ 本版での主な変更内容
ページ
場所
⎯
⎯
50
■ 周辺リソース
55
■ 周辺リソース
67
■ 周辺リソース
77
■ 周辺リソース
81
■ 周辺リソース
4. 16 ビットリロードタイマ
シリーズ名を変更
MB91133/MB91F133A → MB91130 シリーズ
周辺リソースの動作クロック名を変更
マシンクロック → 周辺クロック
6. 多機能タイマ
11. 8/10 ビット A/D コンバータ
外部 DREQ 信号についての注意事項を追加。
15. DMA コントローラ
17. フラッシュメモリ
■ 電気的特性
5. A/D 変換部
95
動作クロック名を変更
CPU マシンクロック→ CPU クロック
項目名を変更
ゼロトランジション誤差 → ゼロトランジション電圧
フルスケールトランジション誤差 → フルスケールトランジション電圧
ゼロトランジション電圧 , フルスケールトランジション電圧の表記方法
を変更
単位：LSB → V
AVSS/AVRH ±数値 → AVRL/AVRH ±数値 LSB
・A/D コンバータの用語の定義の基準電圧 ( 低電圧側 ) の名称を変更
AVSS → AVRL
96, 97
■ オーダ型格
101
変更内容
オーダ型格を変更
MB91133PMT2-XXX → MB91133PMC-XXX
MB91F133APMT2 → MB91F133APMC
変更箇所は , 本文中のページ左側の｜によって示しています。
104
DS07–16308–3
MB91130 シリーズ
MEMO
DS07–16308–3
105
MB91130 シリーズ
MEMO
106
DS07–16308–3
MB91130 シリーズ
MEMO
DS07–16308–3
107
MB91130 シリーズ
富士通マイクロエレクトロニクス株式会社
〒 163-0722 東京都新宿区西新宿 2-7-1 新宿第一生命ビル
http://jp.fujitsu.com/fml/
お問い合わせ先
富士通エレクトロニクス株式会社
〒 163-0731 東京都新宿区西新宿 2-7-1 新宿第一生命ビル
http://jp.fujitsu.com/fei/
電子デバイス製品に関するお問い合わせは , こちらまで ,
0120-198-610
受付時間 : 平日 9 時∼ 17 時 ( 土・日・祝日 , 年末年始を除きます )
携帯電話・PHS からもお問い合わせができます。
※電話番号はお間違えのないよう , お確かめのうえおかけください。
本資料の記載内容は , 予告なしに変更することがありますので , ご用命の際は営業部門にご確認ください。
本資料に記載された動作概要や応用回路例は , 半導体デバイスの標準的な動作や使い方を示したもので , 実際に使用する機器での動作を保証するも
のではありません。従いまして , これらを使用するにあたってはお客様の責任において機器の設計を行ってください。これらの使用に起因する損害な
どについては , 当社はその責任を負いません。
本資料に記載された動作概要・回路図を含む技術情報は , 当社もしくは第三者の特許権 , 著作権等の知的財産権やその他の権利の使用権または実施
権の許諾を意味するものではありません。また , これらの使用について , 第三者の知的財産権やその他の権利の実施ができることの保証を行うもので
はありません。したがって , これらの使用に起因する第三者の知的財産権やその他の権利の侵害について , 当社はその責任を負いません。
本資料に記載された製品は , 通常の産業用 , 一般事務用 , パーソナル用 , 家庭用などの一般的用途に使用されることを意図して設計・製造されてい
ます。極めて高度な安全性が要求され , 仮に当該安全性が確保されない場合 , 社会的に重大な影響を与えかつ直接生命・身体に対する重大な危険性を
伴う用途（原子力施設における核反応制御 , 航空機自動飛行制御 , 航空交通管制 , 大量輸送システムにおける運行制御 , 生命維持のための医療機器 , 兵
器システムにおけるミサイル発射制御をいう）, ならびに極めて高い信頼性が要求される用途（海底中継器 , 宇宙衛星をいう）に使用されるよう設計・
製造されたものではありません。したがって , これらの用途にご使用をお考えのお客様は , 必ず事前に営業部門までご相談ください。ご相談なく使用
されたことにより発生した損害などについては , 責任を負いかねますのでご了承ください。
半導体デバイスはある確率で故障が発生します。当社半導体デバイスが故障しても , 結果的に人身事故 , 火災事故 , 社会的な損害を生じさせないよ
う , お客様は , 装置の冗長設計 , 延焼対策設計 , 過電流防止対策設計 , 誤動作防止設計などの安全設計をお願いします。
本資料に記載された製品を輸出または提供する場合は , 外国為替及び外国貿易法および米国輸出管理関連法規等の規制をご確認の上 , 必要な手続き
をおとりください。
本書に記載されている社名および製品名などの固有名詞は , 各社の商標または登録商標です。
編集 ビジネス推進部