[AK1573/AK1573B/AK1573C]
AK1573/AK1573B/AK1573C
Frequency Synthesizer with Integrated VCO
1.
概 要
AK1573は、VCO(Voltage Controlled Oscillator)を内蔵したInteger-N型の周波数シンセサイザです。8
段階に切り替え可能なチャージポンプ、リファレンス分周器、プログラマブル分周器、デュアルモジュ
ラスプリスケーラ(P/P+1)、および低位相雑音のVCOで構成され、小型・低消費電流・低雑音を特長と
しています。VCOからの信号を分周するVCO出力分周器を内蔵しており、広い出力周波数範囲を実現し
ます。
AK1573は、外付けのループフィルタと組み合わせることにより、完全なPhase Locked Loopを実現しま
す。レジスタへのアクセスは3線式のシリアルインターフェースで制御し、電源電圧は2.7V to 3.3Vで動
作します。
2.
Normalized Phase Noise
VCO Phase Noise
特 長
-223dBc/Hz
-86dBc/Hz@10kHz
-112dBc/Hz@100kHz
2.7V to 3.3 V
電源電圧 :
消費電流@0dBm Output
AK1573
43mA
AK1573B
44mA
AK1573C
46mA
プログラマブルなチャージポンプ電流
高速引き込みモードによるファーストロック機能
アナログ/デジタルロックディテクト機能
アンロック時のミュート機能
パッケージ :
24 pin QFN (0.5mm ピッチ、4mm 4mm 0.75mm)
動作温度 :
-40°C to 85°C
周波数範囲とオプション
VCO Frequency [MHz]
Divide by 1
Divide by 2
Divide by 4
Divide by 8
Divide by 16
Divide by 32
Divide by 64
AK1573
1480 to 2240
1480 to 2240
740 to 1120
370 to 560
185 to 280
92.5 to 140
46.25 to 70
30 to 35
AK1573B
1728 to 2600
1728 to 2600
864 to 1300
432 to 650
216 to 325
108 to 162.5
54 to 81.25
30 to 40.625
015009351-J-00
AK1573C
2100 to 3000
2100 to 3000
1050 to 1500
525 to 750
262.5 to 375
131.25 to 187.5
65.625 to 93.75
32.8125 to 46.875
2015/8
-1-
[AK1573/AK1573B/AK1573C]
3.
- AK1573
- AK1573B
- AK1573C
- AKD1573
- AKD1573B
- AKD1573C
24-pin QFN (4.0mm x 4.0mm, 0.5mm pitch)
24-pin QFN (4.0mm x 4.0mm, 0.5mm pitch)
24-pin QFN (4.0mm x 4.0mm, 0.5mm pitch)
AK1573 評価ボード
AK1573B 評価ボード
AK1573C 評価ボード
4.
オーダリングガイド
アプリケーション
防災無線システム
各種無線機器
セルラー基地局
015009351-J-00
2015/8
-2-
[AK1573/AK1573B/AK1573C]
5.
目 次
概 要 ................................................................................................................................................... 1
特 長 ................................................................................................................................................... 1
オーダリングガイド ............................................................................................................................ 2
アプリケーション ............................................................................................................................... 2
目 次 ................................................................................................................................................... 3
ブロック図と機能説明 ........................................................................................................................ 4
6.1. ブロック図 ................................................................................................................................... 4
6.2. 機能説明 ....................................................................................................................................... 4
7. ピン配置と機能説明 ............................................................................................................................ 5
8. 絶対最大定格 ....................................................................................................................................... 6
9. 推奨動作条件 ....................................................................................................................................... 7
10. 電気的特性 .......................................................................................................................................... 7
10.1.
デジタルDC特性 ...................................................................................................................... 7
10.2.
シリアルインターフェースタイミング.................................................................................... 7
10.3.
アナログ特性 ............................................................................................................................ 8
10.4.
ループフィルタ接続図 ........................................................................................................... 10
11. 標準特性例 ........................................................................................................................................ 11
12. レジスタマップ ................................................................................................................................. 21
13. 機能説明 ............................................................................................................................................ 28
13.1.
ロック検出 ............................................................................................................................. 28
13.2.
周波数設定 ............................................................................................................................. 30
13.3.
高速引込みモード .................................................................................................................. 32
13.4.
VCO ........................................................................................................................................ 33
14. パワーアップシーケンス .................................................................................................................. 34
15. 外部接続回路例 ................................................................................................................................. 35
16. アプリケーションノート .................................................................................................................. 36
17. インターフェース回路 ...................................................................................................................... 37
18. パッケージ ........................................................................................................................................ 39
18.1.
外形寸法図 ............................................................................................................................. 39
18.2.
マーキング ............................................................................................................................. 40
19. 改訂履歴 ............................................................................................................................................ 41
1.
2.
3.
4.
5.
6.
015009351-J-00
2015/8
-3-
[AK1573/AK1573B/AK1573C]
6.
ブロック図と機能説明
6.1. ブロック図
REFIN Buffer
BIAS
R COUNTER
14 bit
REFIN
PHASE
FREQUENCY
DETECTOR
CHARGE
PUMP
CP
LOCK
DETECT
LD
FAST
COUNTER
SWALLOW
COUNTER
6 bit
Loop
Filter
PROGRAMMABLE
COUNTER
13 bit
TANK
PRESCALER
8/9, 16/17, 32/33, 64/65
VCNT
N COUNTER
SCAP
LE
VBG
RFOUT_P
TEST2
TEST1
OAVSS
CPVSS
CPVDD
PVSS
PVDD
PDN2
RFOUT_N
VREF2
PDN1
VREF1
LDO
1, 1/2, 1/4,
1/8, 1/16,
1/32, 1/64
VCOVSS
DATA
Digital
Control
Interface
VCOVDD
CLK
Figure.1 Block Diagram
6.2. 機能説明
ブロック
R counter
PFD(Phase Frequency Detector)
Charge Pump
N counter
VCO
(Voltage Controlled Oscillator)
VCO Divider
機能説明
リファレンス信号をR分周し、位相周波数比較器(PFD)に出力し
ます。
位相周波数比較器です。R counterおよびN counterから入力され
た信号の位相差に応じた信号を出力します。
PFDからの信号に応じた電流を掃出し、もしくは引込します。
プリスケーラ、Swallow CounterおよびProgrammable Counter
から構成され、VCOから入力された信号をN分周し、PFDに出力
します。
電圧制御発振器です。VCNT pinに入力される電圧に応じた周波
数の信号で発振します。
VCOの信号を分周し、出力バッファに出力します。
1, 2, 4, 8, 16, 32, 64分周が可能です。
015009351-J-00
2015/8
-4-
[AK1573/AK1573B/AK1573C]
7.
ピン配置と機能説明
No.
Pin Name
I/O
Pin function
1
BIAS
AI
チャージポンプ電流設定用pin
2
VREF2
AO
内部基準電圧(VBG)出力pin
3
VCNT
AI
VCO周波数制御用電圧入力pin
4
SCAP
AO
VCOバイアス安定用接続pin
5
6
VCOVSS
VCOVDD
G
P
7
TEST1
DI
8
TEST2
DI
9
PDN1
DI
10
11
OAVSS
RFOUT_P
G
AO
VCO用グラウンドpin
VCO用電源pin
テスト pin1、
グラウンドに接続して下さい
テスト pin2、
グラウンドに接続して下さい
パワーダウンpin PDN1=”L”でデバイ
スがパワーダウンし、かつレジスタ
は保持されません。
ローカルバッファ用グラウンドpin
ローカル信号出力pin
12
RFOUT_N
AO
ローカル信号相補出力pin
13
14
PVDD
PVSS
P
G
15
VREF1
AO
Power
Down
“L”
“L”
REFIN
27kΩ(TYP)の抵抗を介し
てグラウンドへ接続して
ください。
470nFのコンデンサを介し
てグラウンドへ接続して
ください。
100pFのコンデンサを介し
てグラウンドへ接続して
ください。
Pull Down
シュミットトリガ入力
Pull Down
シュミットトリガ入力
シュミットトリガ入力
オープンコレクタ
インダクタ、抵抗を介して
VDDに接続してください
プリスケーラ/LDO用電源pin
プリスケーラ/LDO用グラウンドpin
“L”
内部LDO用出力pin
リファレンス信号入力pin
LDO/VBGを除くブロックのパワー
ダウンpinです。PDN2=”L”でデバイ
17
PDN2
DI
スがパワーダウンしますが、レジス
タは保持されます。
18
CLK
DI シリアルクロック入力pin
19
DATA
DI シリアルデータ入力pin
20
LE
DI ロードイネーブル入力pin
21
LD
DO ロック検出出力pin
“L”
22
CVPSS
G チャージポンプ用グラウンドpin
23
CP
AO チャージポンプ出力pin
Tri-State
24
CPVDD
P チャージポンプ用電源pin
AI: Analog input pin
AO: Analog output pin
AIO: Analog I/O pin
DI: Digital input pin
DO: Digital output pin
P: Power supply pin
16
Description
220nFのコンデンサを介し
てグラウンド接続してく
ださい。
DI
シュミットトリガ入力
シュミットトリガ入力
シュミットトリガ入力
G: Ground pin
* パワーダウン時とは、電源投入後 PDN1 pin = PDN2 pin = ”L”の状態です。
* 裏面中央の露出パッド(Exposed Pad)はグラウンドに接続して下さい。
015009351-J-00
2015/8
-5-
19 DATA
20 LE
21 LD
22 CPVSS
23 CP
24 CPVDD
[AK1573/AK1573B/AK1573C]
4
15 VREF1
VCOVSS
5
14 PVSS
VCOVDD
6
13 PVDD
RFOUT_N 12
SCAP
RFOUT_P 11
16 REFIN
10
3
OAVSS
VCNT
9
17 PDN2
PDN1
2
8
VREF2
TEST2
18 CLK
7
1
TEST1
BIAS
(24-pin QFN（0.5mm pitch, 4mm 4mm）
Figure.2 パッケージpin配置
8.
絶対最大定格
Parameter
Symbol
Min.
Max.
Unit
VDD
-0.3
3.6
V
電源電圧
VSS
0
0
V
グラウンドレベル
VAIN
VSS-0.3
VDD+0.3
V
アナログ入力電圧
VDIN
VSS-0.3
VDD+0.3
V
デジタル入力電圧
IIN
-10
10
mA
入力電流
Tstg
-55
125
保存温度
C
Note
* 1. 電圧は全て接地 pin 基準： 0V
* 2. CPVDD / PVDD / VCOVDD pins が該当します。
* 3. CPVSS / PVSS / VCOVSS / OAVSS pins が該当します。
* 4. VCNT / REFIN pins が該当します。
* 5. CLK / DATA / LE / PDN1 / PDN2 / TEST1 / TEST2 pins が該当します。
* 6. 最大値は絶対最大定格 3.6V を超えてはいけません。
Description
* 1, 2
電圧基準レベル, * 3
* 1, 4, 6
* 1, 5, 6
これらの値を超えた条件で使用した場合、デバイスを破壊することがあります。また通常の動作は保証
されません。
015009351-J-00
2015/8
-6-
[AK1573/AK1573B/AK1573C]
Parameter
Symbol
Min.
動作温度
Ta
-40
電源電圧
VDD
2.7
9.
推奨動作条件
Typ.
Max.
Unit
85
C
3.3
V
3.0
Description
CPVDD / PVDD / VCOVDD
pins が対象です
10. 電気的特性
10.1.
デジタルDC特性
Parameter
Symbol
高レベル入力電圧
低レベル入力電圧
高レベル入力電流1
高レベル入力電流2
Vih
Vil
Iih1
Iih2
低レベル入力電流
Iil
Condition
Min.
Typ.
Max.
Unit
Description
33
0.2VDD
1
66
V
V
A
A
*1
*1
*2
*3
1
A
*1
0.4
V
V
*4
*4
0.8VDD
Vih =VDD=3.3V
Vih =VDD=3.3V
Vil = 0V,
VDD=3.3V
Ioh = -500A
Iol = 500A
-1
16.5
-1
Voh
VDD-0.4
高レベル出力電圧
Vol
低レベル出力電圧
Note
* 1. CLK / DATA / LE / PDN1 / PDN2 pins が該当します。
* 2. CLK / DATA / LE / PDN1 / PDN2 pins が該当します。
* 3. TEST1 / TEST2 pins が該当します。
* 4. LD pin が該当します。
10.2.
シリアルインターフェースタイミング
<書き込みタイミング>
Tcsu
Tlesu
Tle
LE pin
(Input)
Tch
Tcl
CLK pin
(Input)
Tsu
DATA pin
(Input)
D19
Thd
D0
D18
6
A3
A2
A1
A0
Figure.3 Serial Interface Timing
Parameter
Symbol
Min.
クロックLレベルホールド時間
クロックHレベルホールド時間
クロックセットアップ時間
データセットアップ時間
データホールド時間
LEセットアップ時間
LEパルス幅
Tcl
Tch
Tcsu
Tsu
Thd
Tlesu
Tle
25
25
10
10
10
10
25
015009351-J-00
Typ.
Max.
Unit
Description
ns
ns
ns
ns
ns
ns
ns
2015/8
-7-
[AK1573/AK1573B/AK1573C]
10.3.
アナログ特性
特記なき場合、VDD=2.7 to 3.3V, –40C<Ta<85C, BIAS抵抗=27kΩの規定です。
裏面TABはVSSに接続した状態でテストされます。
Parameter
入力感度
入力周波数
最大許容プリスケ－ラ出力周波数
Min.
0.4
0.4
10
位相周波数比較器周波数
チャージポンプ最大値
チャージポンプ最小値
Typ.
Max.
REFIN特性
VDD
2
300
300
位相周波数比較器
104
チャージポンプ
2800
350
Icp TRI-STATEリーク電流
1
Sink/Source電流ミスマッチ* 1
Icp 対Vcpo* 2
1
3
Unit
Description
Vpp
Vpp
MHz
MHz
Frefin < 200MHz
Frefin ≥ 200MHz
MHz
設計保証値
設計保証値
μA
μA
nA
10
15
%
%
2240
2600
3000
MHz
MHz
MHz
MHz/V
dBc/Hz
dBc/Hz
dBc/Hz
dBc/Hz
dBc/Hz
Ta=25C, Vcpo=VDD/2
Vcpo : CP pin電圧
Vcpo=VDD/2, Ta=25C
0.5 ≤ Vcpo ≤ VDD-0.5, Ta=25C
VCO
Operating Frequency Range
1480
1728
2100
VCO tuning Sensitivity
Phase Noise
@ 1.6GHz(AK1573)
@ 1.8GHz(AK1573B)
@ 2.1GHz(AK1573C)
OUTLV[2:0] bits≥ “011”
fvco×0.02
-86
-112
-133
-151
-223
Output Buffer
6
3
1
-5
10kHz offset
100kHz offset
1MHz offset
10MHz offset
Normalized Phase Noise
OUTPUT Power @1GHz(AK1573, AK1573B)
OUTPUT Power @1.05GHz(AK1573C)
出力周波数
30
dBm
dBm
dBm
dBm
MHz
AK1573
AK1573B
AK1573C
fvco:発振周波数
VCOI bit = “1”
VCOI bit = “1”
VCOI bit = “1”
VCOI bit = “1”
*3
OUTLV[2:0] bits = “111”
OUTLV[2:0] bits = “101”
OUTLV[2:0] bits = “011”
OUTLV[2:0] bits = “001”
設計保証値
Regulator
VREF1立ち上がり時間
10
ms
Note
* 1. Sink/Source 電流ミスマッチ： [(|Isink| - |Isource|) / {(|Isink| + |Isource|)/2}] * 100 [%]
* 2. Icp 対 Vcpo：[{1 / 2 * (|I1|-|I2|)} / {1/2*(|I1| + |I2|)}] * 100 [%]
* 3. PLLループをロックさせた状態で測定を行い、以下の式より算出。REFIN = 120MHz, FPFD = 10MHz。
(PNtotal = PNsynth - 10 Log FPFD - 20 Log N)
PNtotal : Normalized Phase Noise
PNsynth : 帯域内位相雑音
FPFD : PFD比較周波数
015009351-J-00
2015/8
-8-
[AK1573/AK1573B/AK1573C]
Parameter
Min.
Typ.
Max.
Unit
Description
消費電流
IDD1
10
μA
PDN1 pin = "L", PDN2 pin = "L"
(Full power down)
IDD2 @1.6GHz(AK1573)
@ OUTLV[2:0] bits = “001”
VCOI bits = “0”
@ OUTLV[2:0] bits = “011”
VCOI bits = “0”
@ OUTLV[2:0] bits = “111”
VCOI bits = “0”
@ OUTLV[2:0] bits = “111”
VCOI bits = “1”
33
43
mA
62
66
93
IDD2 @1.8GHz(AK1573B)
@ OUTLV[2:0] bits = “001”
VCOI bits = “0”
@ OUTLV[2:0] bits = “011”
VCOI bits = “0”
@ OUTLV[2:0] bits = “111”
VCOI bits = “0”
@ OUTLV[2:0] bits = “111”
VCOI bits = “1”
34
44
mA
62
66
PDN1 pin = "H", PDN2 pin = "H"
DIV[2:0] bits = “000”
PRE[1:0] bits = “00”
＊オープンコレクタの電流OUTLV[2:0]
bitsはレジスタマップD[9:7]参照。
93
IDD2 @2.1GHz(AK1573C)
@ OUTLV[2:0] bits = “001”
VCOI bits = “0”
@ OUTLV[2:0] bits = “011”
VCOI bits = “0”
@ OUTLV[2:0] bits = “111”
VCOI bits = “0”
@ OUTLV[2:0] bits = “111”
VCOI bits = “1”
37
46
mA
64
68
93
IDD3
@1.6GHz(AK1573)
@1.8GHz(AK1573B)
@2.1GHz(AK1573C)
DIV[2:0} bits ≥ “100”
75
105
mA
PDN1 pin = "H", PDN2 pin = "H"
DIV[2:0] bits ≠ “000”
PRE[1:0] bits = “00”
IDD4
0.5
1
mA
PDN1 pin = "H", PDN2 pin = "L"
(power down except VBG / LDO)
BIAS pin 接続チャージポンプ出力電流設定用抵抗
kΩ 1番PIN (BIAS)に接続
22
27
33
BIAS抵抗
Icp
I1
I2
I2
I1
Isink
Isource
0.5
CPVDD/2
CPVDD-0.5
Vcpo
Figure.4 Charge Pump Characteristics – Voltage vs Current
015009351-J-00
2015/8
-9-
[AK1573/AK1573B/AK1573C]
10.4.
ループフィルタ接続図
PFD
Loop filter
Up
R3
CP
R2
Down
C1
C3
C2
Timer
VCNT
Figure.5 Loop Filter Schematic
015009351-J-00
2015/8
- 10 -
[AK1573/AK1573B/AK1573C]
11. 標準特性例
VDD=3.0V, Ta=25C, BIAS抵抗=27kΩです。
AK1573
Figure 6 Output power vs. Output frequency
(a) VCOI bit = “0”, DIV[2:0] bits = “000”
(b) VCOI bit = “1”, DIV[2:0] bits = “000”
(c) Output frequency=1600MHz, VCOI bit=“1”
(d) Output frequency=2000MHz, VCOI bit=“1”
Figure 7 Current vs. OUTLV[2:0] bits
REFIN frequency = 100MHz, R counter = 100, CP1[2:0] bits = “111”
015009351-J-00
2015/8
- 11 -
[AK1573/AK1573B/AK1573C]
(a) VCOI bit = “0”
(b) VCOI bit = “1”
Figure 8 Current vs. Output frequency
REFIN frequency = 100MHz, R counter = 100, CP1[2:0] bits = “111”, DIV[2:0] bits = “000”
(a) VCOI bit = “0”, DIV[2:0] bits = “000”
(b) VCOI bit = “1”, DIV[2:0] bits = “000”
(c) VCOI bit = “1”, DIV[2:0] bits = “001”
(d) VCOI bit = “1”, DIV[2:0] bits = “010”
015009351-J-00
2015/8
- 12 -
[AK1573/AK1573B/AK1573C]
(e) VCOI bit = “1”, DIV[2:0] bits = “011”
(f) VCOI bit = “1”, DIV[2:0] bits = “100”
(g) VCOI bit = “1”, DIV[2:0] bits = “101”
Figure 9 VCO Phase Noise vs. Output frequency
OUTLV[2:0] bits = “111”
Figure 10 VCO Phase Noise vs. Offset frequency
Output frequency = 1602.8MHz, VCOI bit = “1”, OUTLV[2:0] bits = “111”
015009351-J-00
2015/8
- 13 -
[AK1573/AK1573B/AK1573C]
Figure 11 VCO Tuning Sensitivity
Figure 12 VCO Tuning Sensitivity
(a) Output frequency = 1500MHz
(b) Output frequency = 1600MHz
(c) Output frequency = 2100MHz
Figure 13 Closed loop Phase Noise
REFIN frequency = 120MHz, R counter = 12, Prescaler = 8/9
Loop Filter : C1 = 33pF, C2 = 1500pF, C3 = N/A, R2 = 10kΩ, R3 = 0Ω
015009351-J-00
2015/8
- 14 -
[AK1573/AK1573B/AK1573C]
AK1573B
Figure 14 Output power vs. Output frequency
(a) VCOI bit = “0”, DIV[2:0] bits = “000”
(b) VCOI bit = “1” , DIV[2:0] bits = “000”
(c) Output frequency=1800MHz, VCOI bit=“1”
(d) Output frequency=2600MHz, VCOI bit=“1”
Figure 15 Current vs. OUTLV[2:0] bits
REFIN frequency = 100MHz, R counter = 100, CP1[2:0] bits = “111”
015009351-J-00
2015/8
- 15 -
[AK1573/AK1573B/AK1573C]
(a) VCOI bit = “0”
(b) VCOI bit = “1”
Figure 16 Current vs. Output frequency
REFIN frequency = 100MHz, R counter = 100, CP1[2:0] bits = “111”, DIV[2:0] bits = “000”
(a) VCOI bit = “0”, DIV[2:0] bits = “000”
(b) VCOI bit = “1”, DIV[2:0] bits = “000”
(c) VCOI bit = “1”, DIV[2:0] bits = “001”
(d) VCOI bit = “1”, DIV[2:0] bits = “010”
015009351-J-00
2015/8
- 16 -
[AK1573/AK1573B/AK1573C]
(e) VCOI bit = “1”, DIV[2:0] bits = “011”
(f) VCOI bit = “1”, DIV[2:0] bits = “100”
(g) VCOI bit = “1”, DIV[2:0] bits = “101”
(h) VCOI bit = “1”, DIV[2:0] bits = “110”
Figure 17 VCO Phase Noise vs. Output frequency
OUTLV[2:0] bits = “111”
Figure 18 VCO Tuning Sensitivity
Figure 19 VCO Tuning Sensitivity
015009351-J-00
2015/8
- 17 -
[AK1573/AK1573B/AK1573C]
AK1573C
Figure 20 Output power vs. Output frequency
(a) VCOI bit = “0”, DIV[2:0] bits = “000”
(b) VCOI bit = “1” , DIV[2:0] bits = “000”
(c) Output frequency=2100MHz, VCOI bit=“1”
(d) Output frequency=3000MHz, VCOI bit=“1”
Figure 21 Current vs. OUTLV[2:0] bits
REFIN frequency = 100MHz, R counter = 100, CP1[2:0] bits = “111”
015009351-J-00
2015/8
- 18 -
[AK1573/AK1573B/AK1573C]
(a) VCOI bit = “0”
(b) VCOI bit = “1”
Figure 22 Current vs. Output frequency
REFIN frequency = 100MHz, R counter = 100, CP1[2:0] bits = “111”, DIV[2:0] bits = “000”
(a) VCOI bit = “0”, DIV[2:0] bits = “000”
(b) VCOI bit = “1”, DIV[2:0] bits = “000”
(c) VCOI bit = “1”, DIV[2:0] bits = “001”
(d) VCOI bit = “1”, DIV[2:0] bits = “010”
015009351-J-00
2015/8
- 19 -
[AK1573/AK1573B/AK1573C]
(e) VCOI bit = “1”, DIV[2:0] bits = “011”
(f) VCOI bit = “1”, DIV[2:0] bits = “100”
(g) VCOI bit = “1”, DIV[2:0] bits = “101”
(h) VCOI bit = “1”, DIV[2:0] bits = “110”
Figure 23 VCO Phase Noise vs. Output frequency
OUTLV[2:0] bits = “111”
Figure 24 VCO Tuning Sensitivity
Figure 25 VCO Tuning Sensitivity
015009351-J-00
2015/8
- 20 -
[AK1573/AK1573B/AK1573C]
12. レジスタマップ
Name
A/B
C/P
Ref/Pres
Function
Data
D19 to D0
0
0
0
0
Address
0
0
0
1
0
1
1
0
1
0
1
0
N
D19
a
D18
m
e
D17
D16
D15
D14
D13
D12
D11
D10
D9
D8
D7
D6
D5
D4
D3
D2
D1
D0
Address
A/B
Don’t
care
B
[12]
B
[11]
B
[10]
B
[9]
B
[8]
B
[7]
B
[6]
B
[5]
B
[4]
B
[3]
B
[2]
B
[1]
B
[0]
A
[5]
A
[4]
A
[3]
A
[2]
A
[１]
A
[０]
0x01
C/P
Don’t
care
Don’t
care
Don’t
care
Don’t
care
Don’t
care
Don’t
care
Don’t
care
Don’t
care
Don’t
care
Don’t
care
Don’t
care
CP2
[2]
CP2
[1]
CP2
[0]
Don’t
care
Don’t
care
Don’t
care
CP1
[2]
CP1
[1]
CP1
[0]
0x02
CALTM CALTM CALTM CALTM PRE
[3]
[2]
[1]
[1]
[1]
PRE
[0]
R
[13]
R
[12]
R
[11]
R
[10]
R
[9]
R
[8]
R
[7]
R
[6]
R
[5]
R
[4]
R
[3]
R
[2]
R
[1]
R
[0]
0x03
Don’t
care
VCOI
FAST
[3]
FAST
[2]
FAST
[1]
FAST
[0]
0x04
Ref/Pres
Function
Don’t
care
Software
Reset
Don’t LDCNT FAST
CPHiZ
care
SEL
EN
LD
DIV[2] DIV[1] DIV[0] MTLD
OUTLV OUTLV OUTLV Don’t
[2]
[1]
[0]
care
Don’t
care
015009351-J-00
0x05
2015/8
- 21 -
[AK1573/AK1573B/AK1573C]
■レジスタ書き込み注意点
①PDN1 pin = ”H”かつLDO出力(VREF1 pin)立ち上がり後、レジスタへのアクセスが可能になります。
②<Address0x02>、<Address0x03>は<Address0x01>書き込み時に、各回路へ反映されます。
③<Address0x04>は単独で書き込み可能です。
②PDN1 pin解除後のレジスタ値は初期値が不定です。確定させるためには全アドレスへの書込みが必要
です。
レジスタ書き込み設定例
（例1) 電源立ち上げ時
① PDN1 pin = ”L”, PDN2 pin = ”L”
② AVDD, PVDD, CPVDD 立上げ
注）各電源は同時に立ち上げてください。
③ PDN1 pin = ”H”, PDN2 pin = ”L” VBG/LDO パワーオン
④ (<Address0x01>, <Address0x02>, <Address0x03>,) <Address0x04>書き込み。
⑤ PDN1 pin = ”H”, PDN2 pin = ”H” 全回路パワーオン
⑥ (<Address0x02>, <Address0x03>書き込み)
⑦ <Address0x01>書き込み
（例2)周波数を変更する場合
① <Address0x01>プログラマブル分周器(A カウンタ、B カウンタ)の設定
（例3)チャージポンプ電流を変更する場合（2ワード書き込みが必要）
① <Address0x02> チャージポンプの電流設定
② <Address0x01>プログラマブル分周器(A カウンタ、B カウンタ)の設定
（例4)リファレンス分周数を変更する場合（2ワード書き込みが必要）
① <Address0x03> プリスケーラの分周数、リファレンス分周器の設定
② <Address0x01>プログラマブル分周器(A カウンタ、B カウンタ)の設定
015009351-J-00
2015/8
- 22 -
[AK1573/AK1573B/AK1573C]
<Address0x01 : N Counter>
D[18:6]
B[12:0]：B(Programmable)カウンタの分周設定
B(Programmable)カウンタの分周設定を行います。
設定範囲は次の表に従います。
B[12:0] Programmableカウンタ分周数
備考
0
設定禁止
1
設定禁止
2
設定禁止
3
3
：
：
8191
8191
D[5:0]
A[5:0]：A(Swallow)カウンタの分周設定
A(Swallow)カウンタの分周設定を行います。
設定範囲は次の表に従います。
A[5:0]
0
1
2
：
63
備考
Swallowカウンタ分周数
0
1
2
：
63
A[5:0] bits, B[12:0] bitsは、次の条件を満たす事が必要です。
B[12:0] bits ≥ 3, B[12:0] bits ≥ A[5:0] bits
またA[5:0] bits, B[12:0] bitsと分周数の関係は「14．周波数設定」をご参照ください。
N分周値 = P × B + Aとなります。 P :プリスケール値 ( 8 or 16 or 32 or 64 )
＊VCOキャリブレーションと高速引き込みモードが完了するまで、周波数の再設定(Address 0x01の再
書き込み)は禁止です。VCOキャリブレーションの詳細は「16. VCO」章、高速引き込みモードの詳細
は「15.高速引き込みモード」章をご参照ください。
<Address0x02 : C/P>
D[8:6]
CP2[2:0] ：高速引き込みモード時のチャージポンプ電流値設定
D[2:0]
CP1[2:0] ：通常状態のチャージポンプ電流値設定
AK1573はチャージポンプ電流の設定値をCP1, CP2として2種類設定できます。
CP1は通常状態のチャージポンプ電流設定値となります。
CP2は高速引き込みモード時に反映されます。
チャージポンプ電流は下記数式で決定されます。
チャージポンプ電流[μA]＝Icp_min [μA] × {(CP1[2:0] or CP2[2:0] bits 設定値) + 1}
Icp_min [μA] = 9450 / BIAS pin 接続抵抗[kΩ]
015009351-J-00
2015/8
- 23 -
[AK1573/AK1573B/AK1573C]
チャージポンプ電流設定値 unit：μA
CP1[2:0], CP2[2:0]
0
1
2
3
4
5
6
7
33kΩ
286
573
859
1146
1432
1718
2005
2291
BIAS
27kΩ
350
700
1050
1400
1750
2100
2450
2800
22kΩ
430
859
1289
1718
2148
2577
3007
3436
<Address0x03 : Ref/Pres>
D[19:16]
CALTM[3:0] : VCOキャリブレーション精度設定
VCOの自走周波数のキャリブレーションの精度を設定します。CALTM[3:0] bitsの値を大きくす
ると、キャリブレーションの精度は向上しますが、キャリブレーション時間は長くなります。
0から10の範囲で以下の式に従った整数値を設定してください。11以上は設定禁止です。
詳細は「16. VCO」をご参照ください。
CALTM[3:0] bits ≥ 10 – log(B[12:0] bits) / log(2)
キャリブレーション時間はおおよそ次の値となります。
キャリブレーション時間 = 1 / FPFD × 11 × 2 ^ CALTM[3:0] bits
D[15:14]
PRE[1:0] ： プリスケーラ分周設定
00: P=8
01: P=16
10: P=32
11: P=64
最大プリスケーラ出力周波数は300MHzです。
RF入力周波数 / P ≤ 300MHzとなるようにP値を設定してください。
015009351-J-00
2015/8
- 24 -
[AK1573/AK1573B/AK1573C]
D[13:0]
R[13:0] : 14bit Reference Counter
Rカウンタの分周設定を行います。
設定範囲は次の表に従います。
R[13:0]
Divide Ratio
0
設定禁止
1
1
2
2
3
3
4
4
・
・
・
・
・
・
16381
16381
16382
16382
16383
16383
注） 最大PFD周波数は104MHzです。
<Address0x04 : Function>
D[17]
LDCNTSEL : Lock Detect Precision
デジタルロック検出モード時の判定回数を設定します。
詳細は「13. ロック検出」をご参照ください。
ロック検出回数
0: 15
1: 31
アンロック検出回数
0: 3
1: 7
D[16]
FASTEN : 高速引き込みモード設定
高速引き込みモードの有効／無効設定を行います。
0: 高速引き込みモード無効
1: 高速引き込みモード有効
高速引き込みモードの詳細は「15. 高速引き込みモード」をご参照ください。
D[15]
CPHIZ : チャージポンプ出力TRI-STATE設定
チャージポンプ出力をTri-Stateに設定します。
0: 通常出力
1: Tri-State
D[14]
LD : ロック検出機能切替え設定
LD pin（ロック検出pin）の機能を設定します。
詳細は「11. ロック検出」をご参照ください。
0: デジタルロックディテクトモード
1: アナログロックディテクトモード
015009351-J-00
2015/8
- 25 -
[AK1573/AK1573B/AK1573C]
D[13:11]
DIV[2:0] : VCO出力分周器動作設定
VCO発振出力とVCO出力分周器出力を選択します。
0: VCO出力を選択します。
1: 2分周期出力を選択します。
2: 4分周期出力を選択します。
3: 8分周期出力を選択します。
4: 16分周期出力を選択します。
5: 32分周期出力を選択します。
6: 64分周期出力を選択します。
7: 設定禁止
D[10]
MTLD : UNLOCK時Local power設定
アンロック時のLocal powerを抑える機能を設定します。
0: アンロック時にもオープンコレクタ電流を変えない。
1: アンロック時にオープンコレクタ電流を最小設定にし、Local powerを抑えます。
※LD bit = “1” の時にはMTLD bit = “0” にしてください。
D[9:7]
OUTLV[2:0] : オープンコレクタ出力電流設定
差動オープンコレクタ出力のバイアス電流値を設定します。
オープンコレクタ出力バイアス電流設定値
OUTLV[2:0]
バイアス電流値(mA)
0
1
2
3
4
5
6
7
4
8
12
16
20
24
28
32
D[4]
VCOI : VCOコア電流の設定
VCOコア電流を設定します。
0: 低消費電流モード
1: 通常
015009351-J-00
2015/8
- 26 -
[AK1573/AK1573B/AK1573C]
D[3:0]
FAST[3:0] : FASTカウンタ時間設定。
高速引き込みモードの有効時間を設定します。
FASTカウンタ設定値＝3 + FAST[3:0] bits × 4
タイマー時間の詳細は「15. 高速引き込みモード」をご参照ください。
TIMER[3:0]
タイマーカウント値
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
3
7
11
15
19
23
27
31
35
39
43
47
51
55
59
63
<Address0x05 : Software Reset>
<Address0x05>を書込むと、レジスタおよびキャリブレーション結果を除くすべての内部フリップフロ
ップが初期化されます。
レジスタおよびキャリブレーション結果を除くフリップフロップは、PDN1 pin = ”H”, PDN2 pin = ”L” 状
態において初期化されます。PDN1 / PDN2 pinsを同時に立ち上げたり、PDN2 pin = ”H” 固定で使用し
たりする場合には、内部フリップフロップは初期化されません。この場合にはSoftware Resetを用いて
初期化する必要があります。
015009351-J-00
2015/8
- 27 -
[AK1573/AK1573B/AK1573C]
13. 機能説明
13.1.
ロック検出
ロックディテクトは< Address0x04 >のLD bitにより出力の方法が選択されます。LD bit =”1”にした場
合はPhase Frequency Detectorより位相比較の結果がそのまま出力されます。(本LSIではこれをアナロ
グロック検出と呼びます。) LD bit = ”0”に設定した場合は内部ロジックに従い、ロックディテクト信号
が出力されます。(本LSIではこれをデジタルロック検出と呼びます。)
デジタルロック検出の方法は以下の通りです。
周波数設定をした際、LD pinはアンロック状態(=”L”)となります。
デジタルロック検出は位相誤差が=REFIN周期以下の状態が続けてN回検出されるとLD pin = “H”とな
ります。アンロックはLD pin = “H”の状態から位相誤差T以上がN回続けて検出されるとLD pin = “L”とな
ります。
判定回数Nは< Address0x04>のLDCNTSEL bitsで設定できます。
LDP設定値とカウント回数N
アンロック⇒ロック
0：カウント回数15回
1：カウント回数31回
ロック⇒アンロック
0：カウント回数3回
1：カウント回数7回
ロックディテクト信号は以下に従います。
リファレンスクロック
位相比較周波数信号
T/2
発振周波数の分周クロック
Phase detector の出力波形
サンプルできない
ので無視される
有効
無視
無視
有効
無視
N 回のサンプル無視（T/2 以下）を
検出で LD pin = ”H”になる。
LD pin 出力
R counter = 1 の場合
リファレンスクロック
位相比較周波数信号
T
発振周波数の分周クロック
Phase detector の出力波形
サンプルできない
有効
ので無視される
サンプルできない
ので無視される
有効
無視
N 回のサンプル無視（T 以下）を
検出で LD pin = ”H”になる。
LD pin 出力
R counter > 1の場合
Figure 26 .Digital Lock Detect Operations
015009351-J-00
2015/8
- 28 -
[AK1573/AK1573B/AK1573C]
アンロック⇒ロック
Unlock(LD pin= ”L”)
Flag=0
No
Phase Error < T
Yes
Flag=Flag+1
No
Flag>N
Yes
Lock(LD pin= “H”)
ロック⇒アンロック
Lock(LD pin= “H”)
Address2 write
Flag=0
No
Phase Error > T
Yes
Flag=Flag+1
No
Flag>N
Yes
Unlock(LD pin= “L”)
015009351-J-00
2015/8
- 29 -
[AK1573/AK1573B/AK1573C]
13.2.
周波数設定
<シンセサイザの設定>
AK1573では、次に示す計算式で周波数を設定します。
設定周波数 = PFD比較周波数 × (P × B + A)
P
：プリスケーラ設定値 (Address0x02:Pre[1:0] bits参照）
B
：B (Programmable)カウンタ設定値 (Address0x01:B[12:0] bits参照）
A
：A (Swallow)カウンタ設定値 (Address0x01:A[5:0] bits参照）
○ 設定値計算例
PFD比較周波数=200kHzで、設定周波数=2100MHzを実現する場合、AK1573を下記のように設定して
ください。
[AK1573設定]
P=8
(Address0x02：Pre[1:0] bits = 0)
B=1312 (Address0x01：B[12:0] bits = 1312)
A=4
(Address0x01：A[5:0] bits = 4)
設定周波数 = 200k × (8 × 1312 + 4) = 2100MHz
（注意）連続分周数下限について
AK1573では、分周数を連続で変更できる下限値が決められています。分周数を連続で変更できるBカウ
ンタ設定値はプリスケーラ分周設定に依存し、次式で算出される範囲となります。
B ≥ P-1
次に示す連続分周数下限以下の設定は、連続設定できません。
*P=8 (8/9分周）設定の場合
P
B[12:0]
A[5:0]
分周数
8
6
6
54
8
7
0
56
8
：
8
8
：
7
：
7
8
：
1
：
7
0
：
57
：
63
64
：
015009351-J-00
55分周は設定できません。
連続分周数下限
56分周以上は連続設定が可能です。
2015/8
- 30 -
[AK1573/AK1573B/AK1573C]
*P=16 (16/17分周) 設定の場合
P
B
A
分周数
16
14
14
238
16
15
0
240
16
：
16
16
：
15
：
15
16
：
1
：
15
0
：
241
：
255
256
：
A
分周数
*P=32 (32/33分周) 設定の場合
P
B
32
30
30
990
32
31
0
992
32
：
32
32
：
31
：
31
32
：
1
：
31
0
：
993
：
1023
1024
：
A
分周数
*P=64 (64/65分周) 設定の場合
P
B
64
62
62
4030
64
63
0
4032
64
：
64
64
：
63
：
63
64
：
1
：
63
0
：
4033
：
4095
4096
：
015009351-J-00
239分周は設定できません。
連続分周数下限
240分周以上は連続設定が可能です。
991分周は設定できません。
連続分周数下限
992分周以上は連続設定が可能です。
4031分周は設定できません。
連続分周数下限
4032分周以上は連続設定が可能です。
2015/8
- 31 -
[AK1573/AK1573B/AK1573C]
13.3.
高速引込みモード
AK1573では、<Address0x04>のFASTEN bit = ”1”に設定することで、高速引き込みモードが有効にな
ります。
○高速引き込みモード動作
FASTEN bit = ”1” 設定時に A カウンタ、B カウンタの設定 (<Address0x01>書き込み) を行うと、キャ
リブレーション実施後、高速引き込みモードとなります。高速引き込みモードは、<Address0x04>の
FAST[3:0] bits で設定されたタイマー区間だけ有効になり、チャージポンプ電流が CP2[2:0] bits 設定に
なります。タイマー区間終了後は、CP1[2:0] bits 設定に戻ります。キャリブレーションについては
16.VCO をご参照ください。
タイマー区間
動作モード
通常状態
チャージポンプ
電流設定
CP1[2:0]
bits 設定
キャリブレーション 高速引き込み状態
Hi-Z
CP2[2:0]
bits 設定
通常状態
CP1[2:0]
bits 設定
周波数切り替え<Address0x01>書き込み
Figure 27 .高速引き込みモードタイミングチャート
タイマー時間
< Address0x04>のFAST[3:0] bitsで設定します。時間計算は次の数式に従います。
PFD比較周波数周期 × (3 + 4 × FAST[3:0] bits設定)
015009351-J-00
2015/8
- 32 -
[AK1573/AK1573B/AK1573C]
13.4.
VCO
キャリブレーション
AK1573のVCOは、低位相雑音と低感度(KVCO)および広い発振周波数範囲を実現するために、複数の
バンドに分割されており、周波数設定時に最適なバンドを選択するキャリブレーションを実施します。
キャリブレーションは<Address0x01>のデータ書き込み時のLE信号の立ち上がりをトリガーとして開
始されます。キャリブレーション時にはコントロール電圧はIC内部で遮断され、内部の基準電圧に接続され
ます。また、キャリブレーション中、チャージポンプ出力はTri-Stateとなります。
キャリブレーションを正しく実行するためには内部バイアスが安定している必要があります。このた
め、<Address0x01>書き込みは、LDO出力(VREF1 pin)安定後、PDN2 pinの立ち上がりから
<Address0x01>書き込みまで10μs以上待つ必要があります。(SCAP pin接続コンデンサが100pFの場合)
キャリブレーション時間はCALTM[3:0] bitsにより設定可能で、下記の計算式に従って0から10の範囲
で設定できます。11以上は設定禁止です。
キャリブレーション時間 ≒ 1 / PFD比較周波数 × 11 × 2 ^ CALTM[3:0] bits
CALTM[3:0] bitsを大きくすると、キャリブレーションの精度は上がりますが、キャリブレーションに
要する時間は長くなります。十分なキャリブレーション精度を実現するため、CALTM[3:0] bitsは下記の
計算式で算出される値に設定してください。
CALTM[3:0] bits ≥ 10 - log(B[12:0] bits) / log(2)
また、VCOキャリブレーションと高速引き込みモードが完了するまで、周波数の再設定は禁止です。
低消費電流モード
<Address0x04>のVCOI bit = “0”に設定すると低消費電流モードとなり、VCOコア電流が減少します。通
常モードと比較して低消費電流モードでは、位相雑音特性は劣化しますが、消費電流が削減できます。
015009351-J-00
2015/8
- 33 -
[AK1573/AK1573B/AK1573C]
14. パワーアップシーケンス
1. 推奨立上げシーケンス
PVDD、AVDD
CPVDD
PDN1
内部 LDO
レジスタ書込み可能
10μs
ON
OFF
10ms
<0x04>
レジスタ書込み
<0x03>
<0x02>
<0x01>
<0x01>
PDN2
Synth
/VCO
Unstable
PDN
Active
Figure 28-1 Power-up sequence
2. PDN1 / PDN2 pins 同時立上げ時
PVDD、AVDD
CPVDD
PDN1
内部 LDO
レジスタ書込み可能
ON
OFF
10ms
レジスタ書込み
<0x05>
<0x04>
<0x03>
<0x02>
<0x01>
PDN2
Synthe
・VCO
PDN
Un-stable
Active
Figure 28-2 Power-up sequence
* 電源立ち上げ後のレジスタは初期値が不定です。確定させるためには、全アドレスへの書き
込みが必要です。
* PDN1 pin の立ち上がりからLDO pinの立ち上がりまで約10msかかります。
* PDN1 / PDN2 pinを同時に立ち上げた場合は、内部シーケンス回路の初期値が不定となりレ
ジスタ値を確定するまでデバイスの動作は不定となります。
015009351-J-00
2015/8
- 34 -
[AK1573/AK1573B/AK1573C]
15. 外部接続回路例
Figure 29 Typical Evaluation Board Schematic
Table 1.
Ref.
Value
Ref.
Value
Ref.
Value
Ref.
Value
C1
Loop Filter
C7
100pF
C13
100pF
R3
Loop Filter
C2
Loop Filter
C8
100pF
C14
100pF
R1
27kΩ
C3
Loop Filter
C9
100pF
C15
10nF
R5
100Ω
C4
470nF
C10
100pF
L1
2.2uH
R6
100Ω
C5
100pF
C11
10nF
L2
2.2uH
R7
51Ω
C6
10nF
C12
220nF
R2
Loop Filter
R8
51Ω
* パッケージ裏面中央の露出パッド(Exposed Pad)は、グラウンドへの接続を推奨いたします。
* TEST1 / TEST2 pinsはオープンでも電気的特性に影響はありませんが、グラウンドへの接続を推奨い
たします。
* RFOUT_P / RFOUT_N pins は Load を介して、電源電圧 VDD の供給が必要です。
この時の電源電圧は、IC に供給する VDD と同電位にしてください。
* RFOUT pin をシングル出力で使用する場合、使用しないポートは 100pF の後、50Ω で終端してくださ
い。
015009351-J-00
2015/8
- 35 -
[AK1573/AK1573B/AK1573C]
16. アプリケーションノート
差動シングル変換出力
AK1573は差動出力です。外部接続回路例はシングル取出しですが、疑似バランを利用し差動-シングル
変換を行って出力を取出すことも可能です。同じ消費電流でも、より大きなパワーを取出すことが可能
です。ただし疑似バランは周波数依存があるため、取出したい周波数ごとに接続する値を調整する必要
があります。弊社評価ボードを使用した場合の参考値を以下に示します。
VDD
AK1573
R10
C21
RFOUT_N
L11
C22
Signal Output
C20
L12
RFOUT_P
R11
L10
VDD
Figure 30 Lumped Element Balun Circuit
Frequency Range
[MHz]
2150 to 2250
2000 to 2150
1900 to 2000
1770 to 1900
1600 to 1770
1450 to 1600
1280 to 1450
1050 to 1280
800 to 1050
550 to 800
350 to 550
200 to 350
100 to 200
60 to 100
40 to 60
30 to 40
C20
[pF]
1
1
1
1
1
1
1
1
1
1
1.6
4.7
8
15
27
39
C21
[pF]
1
1
1
1
1
1
1
1
1
1
1.6
4.7
8
15
27
39
C22
[pF]
1000
1000
1000
1000
1000
1000
1000
1000
1000
1000
1000
1000
1000
1000
1000
1000
015009351-J-00
L10
[nH]
1
1.5
2
2.4
3.3
4.3
5.1
7.5
10
15
22
47
82
150
270
390
L11
[nH]
1
1.5
2
2.4
3.3
4.3
5.1
7.5
10
15
22
47
82
150
270
390
L12
[nH]
330
330
330
330
330
330
330
330
330
330
330
330
330
330
330
330
R10
[Ω]
100
100
100
100
100
100
100
100
100
100
100
100
100
100
100
100
R11
[Ω]
100
100
100
100
100
100
100
100
100
100
100
100
100
100
100
100
2015/8
- 36 -
[AK1573/AK1573B/AK1573C]
17. インターフェース回路
Pin
番号
9
17
18
19
20
7
8
Pin 名称
I/O
PDN1
PDN2
CLK
DATA
LE
I
I
I
I
I
R0
(Ω)
300
300
300
300
300
TEST1
TEST2
I
I
300
300
Cur
(A)
機能
デジタル入力pin
R0
デジタル入力pin Pull-Down
R0
100k
21
LD
O
3
16
VCNT
REFIN
I
I
デジタル出力pin
100
300
アナログ入力pin
R0
015009351-J-00
2015/8
- 37 -
[AK1573/AK1573B/AK1573C]
Pin
番号
1
2
4
15
Pin 名称
I/O
R0
(Ω)
300
300
100
300
Cur
(A)
BIAS
VREF2
SCAP
VREF1
IO
IO
IO
IO
23
CP
O
アナログ出力pin
11
RFOUT_P
O
RFオープンコレクタ出力pin
12
RFOUT_N
O
機能
アナログ入出力pin
R0
015009351-J-00
2015/8
- 38 -
[AK1573/AK1573B/AK1573C]
18. パッケージ
18.1.
外形寸法図
Figure 31 外形寸法図
注） パッケージ裏面中央の露出パッド(Exposed Pad)は、グラウンドへの接続を推奨いたします
015009351-J-00
2015/8
- 39 -
[AK1573/AK1573B/AK1573C]
18.2.
マーキング
形状
Pin 数
1 pin 表示
品番
AK1573
AK1573B
AK1573C
e. 日付コード
a.
b.
c.
d.
：
：
：
：
：
：
：
：
QFN
24-pin
丸印
XXXX (4 桁または 5 桁)
1573
1573B
1573C
YWWL (4 桁)
Y
： 西暦年下1桁（2015年-> 5, 2016年-> 6・・・)
WW ： 週
L
： 製品毎に同一週ウェハーLOTの区別 (A, B, C・・・)
LOT毎にAから付番
XXXX
YWWL(e)
●(c)
(d)
015009351-J-00
2015/8
- 40 -
[AK1573/AK1573B/AK1573C]
19. 改訂履歴
Date (Y/M/D)
15/08/03
Revision
00
Reason
初版
Page
Contents
015009351-J-00
2015/8
- 41 -
[AK1573/AK1573B/AK1573C]
重要な注意事項
0. 本書に記載された弊社製品（以下、「本製品」といいます。）、および、本製品の仕様につ
きましては、本製品改善のために予告なく変更することがあります。従いまして、ご使用を
検討の際には、本書に掲載した情報が最新のものであることを弊社営業担当、あるいは弊社
特約店営業担当にご確認ください。
1. 本書に記載された情報は、本製品の動作例、応用例を説明するものであり、その使用に際し
て弊社および第三者の知的財産権その他の権利に対する保証または実施権の許諾を行うも
のではありません。お客様の機器設計において当該情報を使用される場合は、お客様の責任
において行って頂くとともに、当該情報の使用に起因してお客様または第三者に生じた損害
に対し、弊社はその責任を負うものではありません。
2. 本製品は、医療機器、航空宇宙用機器、輸送機器、交通信号機器、燃焼機器、原子力制御用
機器、各種安全装置など、その装置・機器の故障や動作不良が、直接または間接を問わず、
生命、身体、財産等へ重大な損害を及ぼすことが通常予想されるような極めて高い信頼性を
要求される用途に使用されることを意図しておらず、保証もされていません。そのため、別
途弊社より書面で許諾された場合を除き、これらの用途に本製品を使用しないでください。
万が一、これらの用途に本製品を使用された場合、弊社は、当該使用から生ずる損害等の責
任を一切負うものではありません。
3. 弊社は品質、信頼性の向上に努めておりますが、電子製品は一般に誤作動または故障する場
合があります。本製品をご使用頂く場合は、本製品の誤作動や故障により、生命、身体、財
産等が侵害されることのないよう、お客様の責任において、本製品を搭載されるお客様の製
品に必要な安全設計を行うことをお願いします。
4. 本製品および本書記載の技術情報を、大量破壊兵器の開発等の目的、軍事利用の目的、ある
いはその他軍事用途の目的で使用しないでください。本製品および本書記載の技術情報を輸
出または非居住者に提供する場合は、「外国為替及び外国貿易法」その他の適用ある輸出関
連法令を遵守し、必要な手続を行ってください。本製品および本書記載の技術情報を国内外
の法令および規則により製造、使用、販売を禁止されている機器・システムに使用しないで
ください。
5. 本製品の環境適合性等の詳細につきましては、製品個別に必ず弊社営業担当までお問合せく
ださい。本製品のご使用に際しては、特定の物質の含有・使用を規制するRoHS指令等、適
用される環境関連法令を十分調査のうえ、かかる法令に適合するようにご使用ください。お
客様がかかる法令を遵守しないことにより生じた損害に関して、弊社は一切の責任を負いか
ねます。
6. お客様の転売等によりこの注意事項に反して本製品が使用され、その使用から損害等が生じ
た場合はお客様にて当該損害をご負担または補償して頂きますのでご了承ください。
7. 本書の全部または一部を、弊社の事前の書面による承諾なしに、転載または複製することを
禁じます。
015009351-J-00
2015/8
- 42 -