日本語

ISL8023, ISL8024
特長
ISL8023とISL8024は、
2.7V～5.5Vの入力電圧から3A
（ISL8023）
または 4A（ISL8024）を連続して出力できる、モノリシック
型の高効率同期整流降圧 DC/DC コンバータです。高い周波数
で超低デューティサイクル動作を実現するためと、高速な負
荷変動応答と優れたループ安定性を得るために、電流モード
制御アーキテクチャを採用しています。
• 入力電圧範囲：2.7V ～ 5.5V
オン抵抗がそれぞれきわめて低い P チャネル・ハイサイド
FET（45mΩ）と N チャネル・ローサイド FET（19mΩ）を
内蔵して、変換効率の向上と外付け部品の削減を図っていま
す。100％デューティサイクル動作に対応しており、4A 出力
時のドロップアウト電圧は 200mV 以下です。パルス幅変調
（PWM）の動作周波数は 500kHz ～ 4MHz の範囲で設定可能
です。FSピンにHighレベルを与えるとスイッチング周波数は
デフォルトの1MHzに設定され、外付け部品を省略できます。
負荷が軽いときの動作には不連続動作と強制連続動作
（PWM）の 2 種類があり、いずれかを選択できます。強制連
続動作はノイズと RF 干渉が少ない一方で、不連続動作は軽
負荷時のスイッチング損失が少なく効率を高められます。
出力短絡や過電流が発生したときに hiccup（脈動）モードに
よって電流を制限するフォルト保護機能のほか、過電圧保護
機能と過温度保護機能を装備しています。また、出力のレ
ギュレーション状態にあることを示すパワーグッド電圧モ
ニタ出力を備えています。
パワーグッド（PG）には、スタートアップ時の電圧安定後に
1ms の遅延を設けるタイマが内蔵されています。シャットダ
ウン状態が発生すると、内部ソフトストップ・スイッチを介
して出力コンデンサを放電します。ソフトスタート時間は内
部固定または外部設定のいずれかを選択できるほか、位相補
償も内部回路または外付け補償のいずれかを選択できます。
ISL8023、ISL8024 は放熱性を高めるエキスポーズドパッド
が付いた省スペースの 16 Ld 3.3mm 鉛フリー QFN パッケー
ジで供給され、パッケージの最大高さは 1mm です。コンバー
タ回路の実装に必要な占有面積はわずか 1.4cm2 以下です。
• 超低オン抵抗の FET 内蔵：P チャネル 45mΩ、N チャネル
19mΩ（typ）
• 最高効率 95％を実現した高効率同期整流降圧型レギュ
レータ
• 温度 / 負荷 / ライン変動に対するリファレンス電圧精度：
0.8%
• わずか 3 個の外付け部品で電源回路を構成
• プリバイアス出力でのスタートアップに対応
• 内部ソフトスタート：1ms またはユーザー設定
• ソフトストップ : シャットダウン時、出力を放電
• スイッチング周波数：500kHz ～ 4MHz の範囲でユーザー
設定、デフォルトは 1MHz（ISL8023/ISL8024）または
2MHz（ISL8023A/ISL8024A）
• 最高 4MHz まで外部同期可能
• 過温度、過電流、過電圧、負電流保護
• 小型 3.3mm QFN パッケージ
アプリケーション
• DC/DC POL モジュール
• マイクロコントローラ / マイクロプロセッサ、FPGA、
または DSP 用電源
• ルータや交換機のプラグイン DC/DC モジュール
• ポータブル計装機器
• 試験装置および測定装置
• リチウムイオン・バッテリ動作のデバイス
関連ドキュメント
• アプリケーションノート AN1660「3A/4A Low Quiescent
Current High Efficiency Synchronous Buck Regulator」を参照
固定出力電圧品についてはインターシルまでお問い合わせ
ください。詳細は 4 ページの「注文情報」セクションを参照
してください。
100
EFFICIENCY (%)
90
3.3VOUT PFM
80
3.3VOUT PWM
70
60
50
40
0.0
0.5
1.0
1.5
2.0 2.5
IOUT (A)
3.0
3.5
4.0
図 1. 効率、T = +25 ℃、VIN = 5V
2012 年 3 月 1 日
FN7812.1
1
注意：本データシート記載のデバイスは静電気に対して敏感です。適切な取り扱いを行ってください。
Copyright Intersil Americas Inc. 2012 All Rights Reserved
Intersil および Intersil ロゴは Intersil Corporation または関連子会社が権利を保有しています。
そのほかの企業名や製品名などの商標はそれぞれの権利所有者に帰属します。
ISL28127, ISL28227
小型同期整流降圧型レギュレータ
ISL8023, ISL8024
回路サイズ
× 1.63cm
SOLUTION0.71cm
SIZE 0.28”x0.64”
0.71cm
× 1.63cm
0.28x0.64
回路サイズ
SOLUTION SIZE
部品面
TOP COMPONENTS
備考：電源回路全体の基板サイズ。回路図と Gerber ファイルは intersil.com で提供しています。
図 2.
2
FN7812.1
2012 年 3 月 1 日
ISL8023, ISL8024
ピン配置
16
15
14
PHASE
PHASE
PHASE
VIN
ISL8023, ISL8024
(16 LD TQFN)
上面図
13
11
PGND
PG 3
10
SGND
SYNC 4
9
FB
5
6
7
8
COMP
VDD 2
SS
PGND
FS
12
EN
VIN 1
ピンの説明
ピン番号
ピン名称
説明
1, 16
VIN
電源入力です。パワーグランドとの間に2個の22μFセラミック・コンデンサを接続してください。
2
VDD
ロジック用の電源入力です。VIN ピンに接続してください。
3
PG
オープンドレイン出力のパワーグッド信号です。10kΩ ～ 100kΩ の範囲の外付けプルアップ抵
抗で VIN に接続してください。パワーアップ時または EN ピンが High のとき、出力がレギュ
レーション範囲に達してから 1ms 後に、PG はハイ・インピーダンスになります。
4
SYNC
モード選択ピンです。PWM モードに設定するには SYNC ピンに High レベルを与えるか VIN に
接続してください。PFM モードに設定するには SYNC ピンに Low レベルを与えるかグランドに
接続してください。外部クロックを与えると立ち上がりエッジをトリガとして外部同期が行われ
ます。SYNC ピンが開放のときにステートが不定にならないように、1MΩ のプルダウン抵抗が
内蔵されています。
5
EN
レギュレータのイネーブルピンです。High レベルを与えると出力がイネーブルになります。
Low レベルを与えるとデバイスはシャットダウンして出力コンデンサは放電されます。EN ピン
が開放のときにステートが不定にならないよう、1MΩ のプルアップ抵抗が内蔵されています。
6
FS
発振回路の発振周波数を設定するピンで、グランドとの間に抵抗 RFS を接続します。動作周波
数は 500kHz ～ 4MHz の範囲で設定することができます。FS ピンを VIN に接続するとデフォル
ト周波数である 1MHz に設定されるとともに、内部補償回路が有効になります。
7
SS
ソフトスタート時間を設定します。SGND に接続すると上昇時間は 1ms に設定されます。ソフト
スタート時間を設定するには SS ピンにコンデンサを接続します。ただし、33nF 以上は接続しな
いでください。
8, 9
COMP, FB
レギュレータの帰還ネットワークを構成する FB ピンはトランスコンダクタンス誤差アンプの負
極性入力に接続されています。COMP ピンは、FS ピンに外付け抵抗を接続した場合に、誤差ア
ンプの出力が内部で接続されます。FS ピンを VIN に接続した場合は内部補償が有効になり、
COMP ピンは内蔵 MOSFET スイッチを介して切断された状態になります。内部補償モードで使
う際、COMP ピンは SGND に接続してください。レギュレータの出力電圧は FB ピンに抵抗分
圧回路を接続して設定します。分圧比を適切に選択すれば、電源レール（からコンバータ損失を
引いた電圧）を上限とし、0.6V リファレンスを下限とする範囲で、出力電圧を任意に設定でき
ます。ループ補償は一般的なアプリケーションでは内部補償をそのまま使って問題ありません。
アンプ動作のループ補償性能を高めたい場合は、COMP ピンと SGND 間に補償ネットワークを
追加してください。
なお FB ピンの電圧は、レギュレータ出力電圧のモニタを目的として、パワーグッド制御とアン
ダーボルテージ保護でも参照されています。
10
SGND
シグナルグランドです。
11, 12
PGND
パワーグランドです。
13, 14, 15
PHASE
スイッチング・ノードです。出力インダクタの一方を接続してください。
エキスポーズド
パッド
-
適切な電気的特性を得るためにエキスポーズド・パッドは SGND に接続してください。放熱特
性を高めるために、パッド下面にできるだけ多くのビアを設けて SGND 層に接続してください。
3
FN7812.1
2012 年 3 月 1 日
ISL8023, ISL8024
注文情報
部品番号（備考 1、2）
マーキング
出力電圧（V）
温度範囲（℃）
パッケージ（鉛フリー）
パッケージの
外形図
ISL8023IRTAJZ
023A
ユーザー設定
-40 ～ +85
16 Ld 3.3mm TQFN
L16.3x3D
ISL8024IRTAJZ
024A
ユーザー設定
-40 ～ +85
16 Ld 3.3mm TQFN
L16.3x3D
ISL8023AIRTAJZ
23AA
ユーザー設定
-40 ～ +85
16 Ld 3.3mm TQFN
L16.3x3D
ISL8024AIRTAJZ
24AA
ユーザー設定
-40 ～ +85
16 Ld 3.3mm TQFN
L16.3x3D
備考：
1. テープ＆リールは部品番号の末尾に「-T*」を付加してください。リールの詳細仕様については「Technical Brief 347」を参照してください。
2. これら鉛フリーのプラスチック・パッケージ製品には、専用の鉛フリー素材、モールド素材、ダイアタッチ素材を採用するとともに、端
子には亜鉛 100％の梨地メッキとアニーリングを実施しています（RoHS 指令に準拠するとともに SnPb ハンダ付け作業や鉛フリーハン
ダ付け作業とも互換性のある e3 端子仕上げ）。インターシルの鉛フリー製品は鉛フリー・ピークリフロー温度で MSL 分類に対応し、こ
の仕様は IPC/JEDEC J STD-020 の鉛フリー要件と同等か上回るものです。
3. 吸湿性レベル（MSL）については ISL8023 と ISL8024 のデバイス情報ページを参照してください。MSL の詳細については「Technical
Brief 363」を参照してください。
アプリケーション回路例
INPUT
2.7V TO 5.5V
PHASE
VIN
VDD
C2
2 x 22µF
EN
C1
22µF
OUTPUT
1.8V/4A
L
1µH
R1
100k
R2
200k
PGND
PG
ISL8023, ISL8024
SGND
SYNC
C3*
4.7pF
R3
100k
FB
COMP
VIN
FS
SS
SGND
* C3 は必須ではありません。実装
エリアを確保しておくことを推奨
します。ループ解析によって C3 の
必要性を判断してください。
図 3. アプリケーション回路例
表 1. 部品選択一覧
VOUT
0.8V
1.2V
1.5V
1.8V
2.5V
3.3V
3.6
C1
22µF
22µF
22µF
22µF
22µF
22µF
22µF
C2
4X22µF
2 x 22µF
2 x 22µF
2 x 22µF
2 x 22µF
2 x 22µF
2 x 22µF
C3
4.7pF
4.7pF
4.7pF
4.7pF
4.7pF
4.7pF
4.7pF
L1
0.47~1µH
0.47~1µH
0.47~1µH
0.68~1.5µH
0.68~1.5µH
1~2.2µH
1~2.2µH
R2
33k
100k
150k
200k
316k
450k
500k
R3
100k
100k
100k
100k
100k
100k
100k
4
FN7812.1
2012 年 3 月 1 日
ISL8023, ISL8024
COMP
SS
SHUTDOWN
SYNC
55pF
Soft
SOFT
START
SHUTDOWN
100k
VDD
+
BANDGAP VREF
+
EN
FS
+
COMP
-
EAMP
-
VIN
OSCILLATOR
PWM/PFM
LOGIC
CONTROLLER
PROTECTION
HS DRIVER
3pF
+
P
PHASE
LS
DRIVER
N
PGND
FB
Slope
SLOPE
COMP
6k
0.6V
+
CSA
-
+
OV
+
OCP
-
0.85*VREF
PG
+
UV
+
SKIP
-
ISET
THRESHOLD
1ms
DELAY
NEG CURRENT
SENSING
SGND
ZERO-CROSS
SENSING
0.5V
SCP
+
100
SHUTDOWN
図 4. 内部ブロック図
5
FN7812.1
2012 年 3 月 1 日
ISL8023, ISL8024
絶対最大定格（グランド基準）
温度情報
VIN . . . . . . . . . . . . . . . . . . . . . . . . -0.3V ～ 6.5V (DC) または 7V (20ms)
EN, FS, PG, SYNC, FB . . . . . . . . . . . . . . . . . . . . . . . .-0.3V ～ VIN + 0.3V
PHASE . . . . . . . . . . . . . . . . . . . . . . . . . . . -3V (100ns)/(DC) ～ 6.5V (DC)
COMP, SS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -0.3V ～ 2.7V
熱抵抗（代表値）
推奨動作条件
θJA ( ℃ /W) θJC ( ℃ /W)
16 LD TQFN パッケージ（備考 4, 5） . . .
45
6.5
ジャンクション温度範囲 . . . . . . . . . . . . . . . . . . . . . . . -55 ℃～ +125 ℃
保存温度範囲 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -65 ℃～ +150 ℃
鉛フリー・リフロープロファイル . . . . . . . . . . . . 以下の URL を参照
http://www.intersil.com/pbfree/Pb-FreeReflow.asp
VIN 電源電圧範囲. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2.7V ～ 5.5V
負荷電流範囲. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 0A ～ 4A
周囲温度範囲. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .-40 ℃～ +85 ℃
注意：過度に長い期間にわたって最大定格点または最大定格付近でモジュールを動作させないでください。そのような動作条件を課すと製品
の信頼性に影響が及ぶ恐れがあるとともに、保証の対象とはならない可能性があります。
備考：
4. θJA は、デバイスを放熱効率の高い試験基板に実装し、かつ、エキスポーズド・パッドを直接はんだ付けした状態で、自由大気中で測
定した値です。詳しくは「Technical Brief 379」を参照してください。
5. θJC の測定における「ケース温度」位置は、パッケージ下面のエキスポーズド金属パッドの中心です。
電気的特性 特記のない限り、各パラメータのリミット値は推奨温度範囲を対象に規定されるとともに、代表仕様は次の条件で測定さ
れています。特記のない限り、TA = -40 ℃～ +85 ℃、VIN = 3.6V、EN=VIN。TYP 値（代表値）は TA ＝ +25 ℃における値です。
太字のリミット値は動作温度範囲 -40 ℃～＋ 85 ℃に対して適用されます。
PARAMETER
SYMBOL
TEST CONDITIONS
MIN
( 備考 6)
TYP
MAX
( 備考 6) UNITS
INPUT SUPPLY
VIN Undervoltage Lockout Threshold
VUVLO
Rising, no load
Falling, no load
Quiescent Supply Current
IVIN
Shut Down Supply Current
ISD
2.5
2.2
2.7
V
2.4
V
SYNC = GND, no load at the output
50
µA
SYNC = GND, no load at the output and no
switches switching
50
60
µA
SYNC = VIN, FS = 1MHz, no load at the
output
8
15
mA
SYNC = GND, VIN = 5.5V, EN = low
5
7
µA
0.600
0.605
V
OUTPUT REGULATION
Reference Voltage - ISL8023IRZ, ISL8024IRZ
0.595
VREF
VFB = 0.75V
0.1
µA
Line Regulation
VIN = VO + 0.5V to 5.5V (minimal 2.7V)
0.2
%/V
Soft-Start Ramp Time Cycle
SS = SGND
1
ms
FB Bias Current - ISL8023IRZ, ISL8024IRZ
Soft-Start Charging Current
IFB
ISS
VSS = 0.1V
1.2
1.6
2.0
µA
OVERCURRENT PROTECTION
Current Limit Blanking Time
tOCON
17
Clock
pulses
Overcurrent and Auto Restart Period
tOCOFF
8
SS
cycle
Positive Peak Current Limit
IPLIMIT
Peak Skip Limit
ISKIP
Zero Cross Threshold
4A application
5.2
6.5
7.8
A
3A application
3.9
4.8
5.9
A
4A application (test at 3.6V)
0.9
1.2
1.5
A
3A application (test at 3.6V)
0.65
0.9
1.15
A
200
mA
-1.8
A
-200
Negative Current Limit
INLIMIT
6
-3.0
-2.4
FN7812.1
2012 年 3 月 1 日
ISL8023, ISL8024
電気的特性 特記のない限り、各パラメータのリミット値は推奨温度範囲を対象に規定されるとともに、代表仕様は次の条件で測定さ
れています。特記のない限り、TA = -40 ℃～ +85 ℃、VIN = 3.6V、EN=VIN。TYP 値（代表値）は TA ＝ +25 ℃における値です。
太字のリミット値は動作温度範囲 -40 ℃～＋ 85 ℃に対して適用されます。( 続き )
PARAMETER
SYMBOL
TEST CONDITIONS
MIN
( 備考 6)
TYP
MAX
( 備考 6) UNITS
COMPENSATION
Error Amplifier Trans-Conductance
Trans-Resistance
FS = VIN
80
µA/V
FS with Resistor
150
µA/V
0.15
0.2
0.25

VIN = 5V, IO = 200mA
35
45
55
m
VIN = 2.7V, IO = 200mA
50
70
90
m
VIN = 5V, IO = 200mA
12
19
25
m
VIN = 2.7V, IO = 200mA
20
28
37
m
RT
PHASE
P-Channel MOSFET ON-Resistance
N-Channel MOSFET ON-Resistance
PHASE Maximum Duty Cycle

100
PHASE Minimum On-Time
SYNC = High
140
ns
1200
kHz
OSCILLATOR
Nominal Switching Frequency
Fsw
FS = VIN
800
1000
FS with RS = 402k
490
kHz
FS with RS = 42.2k
4200
kHz
SYNC Logic Low to High Transition Range
0.70
SYNC Hysteresis
0.75
0.80
0.15
3.6
V
5
µA
0.3
V
1
2
ms
PG Pin Leakage Current
0.01
0.1
µA
OVP PG Rising Threshold
0.80
SYNC Logic Input Leakage Current
VIN = 3.6V
V
PG
Output Low Voltage
Delay Time (Rising Edge)
0.5
UVP PG Rising Threshold
80
85
V
90
%
UVP PG Hysteresis
5
%
PGOOD Delay Time (Falling Edge)
15
µs
EN
Logic Input Low
0.4
Logic Input High
0.9
V
V
EN Logic Input Leakage Current
0.1
1
µA
Thermal Shutdown
150
°C
Thermal Shutdown Hysteresis
25
°C
備考：
6. 1 つまたは複数の方法によってデータシート記載のリミット値への準拠性が保証されています（量産試験または設計）。
7
FN7812.1
2012 年 3 月 1 日
ISL8023, ISL8024
代表的な性能特性
100
100
90
90
1.2VOUT
80
1.5VOUT
1.8VOUT
EFFICIENCY (%)
EFFICIENCY (%)
特記のない限り、動作条件は次のとおりです。TA = +25 ℃、VVIN = 5V、EN = VIN、SYNC = VIN、
L = 1.0μH、C1 = 22μF、C2 = 2 x 22μF、IOUT = 0A ～ 4A
2.5VOUT
70
60
50
1.8VOUT
2.5VOUT
70
60
0.5
1.0
1.5
2.0
IOUT (A)
2.5
3.0
3.5
40
0.0
4.0
図 5. 効率 vs 負荷（1MHz、VIN = 3.3V、PWM）
0.5
1.0
1.5
2.0
IOUT (A)
2.5
3.0
3.5
4.0
図 6. 効率 vs 負荷（1MHz、VIN = 3.3V、PFM）
100
100
90
90
1.2VOUT
80
1.5VOUT
1.8VOUT
2.5VOUT
EFFICIENCY (%)
EFFICIENCY (%)
1.5VOUT
50
40
0.0
3.3VOUT
70
60
50
80 1.2VOUT
1.5VOUT
1.8VOUT
2.5VOUT
3.3VOUT
70
60
50
40
0.0
0.5
1.0
1.5
2.0
IOUT (A)
2.5
3.0
3.5
40
0.0
4.0
図 7. 効率 vs 負荷（1MHz、VIN = 5V、PWM）
1.08
1.244
0.90
1.238
0.72
1.232
3.3VIN PWM MODE
0.54
5VIN PWM MODE
0.36
0.5
1.0
1.5
2.0
IOUT (A)
2.5
3.0
3.5
4.0
図 8. 効率 vs 負荷（1MHz、VIN = 5V、PFM）
vOUT (V)
POWER DISSIPATION (W)
1.2VOUT
80
1.226
1.220
0.18
3.3VIN PFM MODE
5VIN PFM MODE
1.214
0
0.0
0.5
1.0
1.5
2.0
IOUT (A)
2.5
3.0
3.5
図 9. 電力損失 vs 負荷（1MHz、VOUT = 1.8V）
8
4.0
3.3VIN PWM MODE
1.208
0.0
0.5
1.0
1.5
2.0
IOUT (A)
5VIN PWM MODE
2.5
3.0
3.5
4.0
図 10. VOUT レギュレーション vs 負荷（1MHz、VOUT = 1.2V）
FN7812.1
2012 年 3 月 1 日
ISL8023, ISL8024
代表的な性能特性
特記のない限り、動作条件は次のとおりです。TA = +25 ℃、VVIN = 5V、EN = VIN、SYNC = VIN、
L = 1.0μH、C1 = 22μF、C2 = 2 x 22μF、IOUT = 0A ～ 4A ( 続き )
1.529
1.830
1.524
1.824
1.519
1.818
3.3VIN PFM MODE
3.3VIN PFM MODE
1.514
VOUT (V)
VOUT (V)
5VIN PFM MODE
5VIN PFM MODE
1.812
1.806
1.509
3.3VIN PWM MODE
3.3VIN PWM MODE
1.504
1.800
5VIN PWM MODE
1.499
0.0
0.5
1.0
1.794
0.0
1.5
2.0
IOUT (A)
2.5
3.0
3.5
4.0
図 11. VOUT レギュレーション vs 負荷（1MHz、VOUT = 1.5V）
1.0
1.5
2.0
IOUT (A)
2.5
3.0
3.5
4.0
3.354
2.532
3.345
3.3VIN PFM MODE
3.336
2.524
5VIN PFM MODE
VOUT (V)
VOUT (V)
0.5
図 12. VOUT レギュレーション vs 負荷（1MHz、VOUT = 1.8V）
2.540
2.516
2.508
5VIN PFM MODE
3.327
3.318
3.3VIN PWM MODE
3.309
2.500
5VIN PWM MODE
2.492
0.0
0.5
1.0
1.5
2.0
IOUT (A)
2.5
3.0
3.5
3.300
0.0
4.0
図 13. VOUT レギュレーション vs 負荷（1MHz、VOUT = 2.5V）
1.836
1.810
1.828
0A LOAD
VOUT (V)
2A LOAD
1.790
1.785
2.0
3.0
3.5
4.0
VIN (V)
4.5
1.5
2.0
IOUT (A)
2.5
3.0
3.5
4.0
0A LOAD
1.812
2A LOAD
1.796
図 15. 出力電圧レギュレーション vs VIN
（PWM、VOUT = 1.8V）
9
1.0
1.804
4A LOAD
2.5
0.5
1.820
1.800
1.795
5VIN PWM MODE
図 14. VOUT レギュレーション vs 負荷（1MHz、VOUT = 3.3V）
1.815
1.805
VOUT (V)
5VIN PWM MODE
5.0
5.5
6.0
1.788
2.0
4A LOAD
2.5
3.0
3.5
4.0
VIN (V)
4.5
5.0
5.5
6.0
図 16. 出力電圧レギュレーション vs VIN
（PFM、VOUT = 1.8V）
FN7812.1
2012 年 3 月 1 日
ISL8023, ISL8024
代表的な性能特性
特記のない限り、動作条件は次のとおりです。TA = +25 ℃、VVIN = 5V、EN = VIN、SYNC = VIN、
L = 1.0μH、C1 = 22μF、C2 = 2 x 22μF、IOUT = 0A ～ 4A ( 続き )
PHASE 2V/Div
VOUT RIPPLE 20mV/Div
PHASE 2V/Div
VOUT RIPPLE 20mV/Div
IL 1A/Div
IL 1A/Div
図 17. 無負荷時の定常状態動作（PWM）
PHASE 2V/Div
図 18. 無負荷時の定常状態動作（PFM）
VOUT RIPPLE 50mV/Div
IL 2A/Div
IL 2A/Div
VOUT RIPPLE 20mV/Div
図 19. フル負荷時の定常状態動作
VOUT RIPPLE 50mV/Div
図 20. 負荷変動応答（PWM）
EN 2V/Div
VOUT 1V/Div
IL 2A/Div
IL 1A/Div
PG 5V/Div
図 21. 負荷変動応答（PFM）
10
図 22. 無負荷状態でのソフトスタート（PWM）
FN7812.1
2012 年 3 月 1 日
ISL8023, ISL8024
代表的な性能特性
特記のない限り、動作条件は次のとおりです。TA = +25 ℃、VVIN = 5V、EN = VIN、SYNC = VIN、
L = 1.0μH、C1 = 22μF、C2 = 2 x 22μF、IOUT = 0A ～ 4A ( 続き )
EN 2V/Div
EN 2V/Div
VOUT 1V/Div
VOUT 1V/Div
IL 1A/Div
IL 1A/Div
PG 2V/Div
PG 5V/Div
図 23. 無負状態でのソフトスタート（PFM）
EN 2V/Div
図 24. 1V プリバイアス状態でのソフトスタート
EN 2V/Div
VOUT 1V/Div
VOUT 1V/Div
IL 1A/Div
IL 2A/Div
PG 5V/Div
PG 5V/Div
図 25. フル負荷状態でのソフトスタート
PHASE 5V/Div
VOUT RIPPLE 20mV/Div
図 26. ソフト放電シャットダウン
PHASE 5V/Div
VOUT RIPPLE 20mV/Div
IL 0.5A/Div
IL 2A/Div
SYNC 5V/Div
SYNC 5V/Div
図 27. 無負荷時の定常状態動作、周波数 2MHz
11
図 28. フル負荷時の定常状態動作、周波数 2MHz
FN7812.1
2012 年 3 月 1 日
ISL8023, ISL8024
代表的な性能特性
特記のない限り、動作条件は次のとおりです。TA = +25 ℃、VVIN = 5V、EN = VIN、SYNC = VIN、
L = 1.0μH、C1 = 22μF、C2 = 2 x 22μF、IOUT = 0A ～ 4A ( 続き )
PHASE 5V/Div
VOUT RIPPLE 20mV/Div
PHASE 5V/Div
VOUT RIPPLE 20mV/Div
IL 1A/Div
IL 0.2A/Div
SYNC 5V/Div
図 29. 無負荷時の定常状態動作、周波数 4MHz
PHASE 5V/Div
SYNC 5V/Div
図 30. フル負荷時の定常状態動作、周波数 4MHz
PHASE 5V/Div
IL 2A/Div
VOUT 1V/Div
VOUT 1V/Div
IL 2A/Div
SYNC 5V/Div
SYNC 5V/Div
図 31. 出力短絡
図 32. 出力短絡からの回復
A 品種の代表的な性能特性
特記のない限り、動作条件は次のとおりです。TA ＝ +25 ℃、VVIN = 5V、EN = VIN、
SYNC = VIN、L = 1.0μH、C1 = 22μF、C2 = 2 x 22μF、IOUT = 0A ～ 4A
PHASE 2V/Div
VOUT RIPPLE 20mV/Div
PHASE 2V/Div
VOUT RIPPLE 20mV/Div
IL 0.5A/Div
IL 1A/Div
図 33. 無負荷時の定常状態動作（PWM）
12
図 34. 無負荷時の定常状態動作（PFM）
FN7812.1
2012 年 3 月 1 日
ISL8023, ISL8024
A 品種の代表的な性能特性
特記のない限り、動作条件は次のとおりです。TA ＝ +25 ℃、VVIN = 5V、EN = VIN、
SYNC = VIN、L = 1.0μH、C1 = 22μF、C2 = 2 x 22μF、IOUT = 0A ～ 4A ( 続き )
EN 2V/Div
PHASE 2V/Div
VOUT 1V/Div
IL 2A/Div
IL 1A/Div
VOUT RIPPLE 20mV/Div
PG 5V/Div
図 36. 無負荷状態でのソフトスタート（PWM）
図 35. フル負荷時の定常状態動作
EN 2V/Div
EN 2V/Div
VOUT 1V/Div
VOUT 1V/Div
IL 1A/Div
IL 1A/Div
PG 5V/Div
図 37. 無負荷状態でのソフトスタート（PFM）
PG 5V/Div
図 38. フル負荷状態でのソフトスタート
EN 2V/Div
VOUT 1V/Div
IL 1A/Div
PG 5V/Div
図 39. ソフト放電シャットダウン
13
FN7812.1
2012 年 3 月 1 日
ISL8023, ISL8024
動作の仕組み
ISL8023、ISL8024 はバッテリ動作のハンドヘルド・アプリ
ケーションに適した降圧スイッチング・レギュレータです。
FS ピンを VIN に接続するとレギュレータはデフォルトのス
イッチング周波数である 1MHz で動作し、負荷が重い状態で
も小型のインダクタやコンデンサが使えるため、プリント基
板の省スペース化が図れます。FS ピンを SGND に接続する
と 500kHz ～ 4MHz の範囲で動作周波数を設定できます。強
制 PWM モードに設定され動作周波数が固定の場合を除い
て、軽負荷のときにはスイッチング周波数を下げ、スイッチ
ング損失を抑えバッテリ動作時間の延長を図ります。無負荷
時の自己消費電流は代表値でわずか 50μA です。シャット
ダウン状態での電源電流は代表値でわずか 5μA です。
PWM 制御方式
VEAMP
VCSA
DUTY
CYCLE
IL
VOUT
図 40. PWM 動作波形
スキップモード
SYNC ピンに High（>0.8V）レベルを与えると、出力電流に
関わらず、コンバータは強制的に PWM モードに設定されま
す。ISL8023 と ISL8024 は、高速な負荷変動応答とパルスご
との電流制限を実現するために、電流モードのパルス幅変調
（PWM）制御方式を採用しています。5 ページの図 4 に内部
の機能ブロック図を示します。電流ループは、発振回路、
PWM コンパレータ、電流センス回路、ループ安定性を高め
る傾き補償回路で構成されています。傾き補償回路は、ス
イッチング周波数によっても変わりますが、440mV/Ts です。
電流センス回路のゲインは代表値で 200mV/Aです。電流ルー
プの制御リファレンスには誤差アンプ（EAMP）の出力を使
用しています。
PWM 動作は発振回路が出力するクロック信号によって始ま
ります。PWM サイクルの開始で P チャネル MOSFET がター
ンオンし MOSFET を流れる電流は増加します。電流アンプ
CSA と傾き補償の和が電流ループの制御リファレンスに達
すると、P-FET をターンオフし N チャネル MOSFET をター
ンオンするように、PWM コンパレータ COMP は PWM ロ
ジックに信号を送出します。PWM サイクルの終了時点まで
N-FET はその状態を保ちます。図 40 に PWM 動作時の動作
波形例を示します。点線の波形は傾き補償ランプと電流セン
スアンプ CSA 出力の和を表しています。
出力電圧は電流ループに与える VEAMP 電圧が一定になるよ
うにレギュレートを行います。バンドギャップ回路は 0.6V
のリファレンス電圧を電圧ループに出力します。帰還信号は
FB ピンから与えられます。ソフトスタート・ブロックはス
タートアップ時のみ作用し、詳細は後述します。誤差アンプ
は電圧誤差信号を電流出力に変換するトランスコンダクタ
ンス・アンプです。電圧ループは 55pF と 100kΩ で構成され
る内部 RC ネットワークを使って補償されています。EAMP
出力電圧は最高を 1.6V として高精度にクランプされていま
す。
14
SYNC ピンに Low（<0.4V）を与えるとコンバータは PFM
モードに設定されます。ISL8023/ISL8024 は負荷が軽くなる
とパルススキップモードに移行し、スイッチング周波数を下
げてスイッチング損失を抑えます。スキップモードの動作を
図 41 に示します。5 ページの図 4 に示すゼロクロス・セン
ス回路によって、N-FET 電流のゼロクロスをモニタします。
インダクタ電流が8 サイクル連続してゼロを下回るとレギュ
レータはスキップモードに移行します。この 8 サイクル中に
わたってインダクタ電流は負になる場合があります。電流が
ゼロを上回ったサイクルでカウンタはリセットされます。
スキップモードに移行すると、5 ページの図 4 に示すスキッ
プ・コンパレータによってパルス変調制御が始まります。各
パルス・サイクルが PWM クロックに同期することに変わり
はありません。P-FET はクロックの立ち上がりエッジでター
ンオンし、出力電圧が公称レギュレーション値を 1.5％上回
るか出力電流がピークスキップ電流制限値に達すると、PFET はターンオフします。続いて、インダクタ電流は 0A ま
で放電しゼロを保ちます。内部クロックはディスエーブルさ
れます。負荷電流によって出力コンデンサが放電されるため
出力電圧は徐々に低下します。出力電圧が公称値まで低下す
るとP-FETは内部クロックの立ち上がりエッジで再びターン
オンし、上述の動作を繰り返します。
出力電圧が公称電圧から 1.5％低下すると、レギュレータは
通常の PWM モード動作に復帰します。
FN7812.1
2012 年 3 月 1 日
ISL8023, ISL8024
PWM
PFM
PWM
CLOCK
8 CYCLES
PFM CURRENT LIMIT
IL
LOAD CURRENT
0
NOMINAL +1.5%
VOUT
NOMINAL -1.5%
NOMINAL
図 41. スキップモード動作波形
スイッチング周波数の設定
負電流保護
FS ピンを VIN に接続すると動作周波数は 1MHz に固定され、
かつ内部補償が有効になります。式 1 で求めた値に従って FS
ピンを抵抗を介して SGND に接続すると、動作周波数は
500kHz ～ 4MHz の範囲に設定されます。
過電流と同様に、5 ページの図 4 に示すように、ローサイド
N-FET に流れる電流をモニタする負電流保護機能を実装し
ています。インダクタ電流のバレー点が 4 サイクル連続して
-3A に達すると P-FET と N-FET の両方がオフになります。出
力がレギュレーション範囲になるように、N-FET に並列に接
続されている MOS スイッチが動作して、内蔵 100Ω 抵抗を
介して出力を放電します。出力がレギュレーション範囲内に
戻れば制御回路はスイッチング動作を開始します。レギュ
レータは最初に 20μs にわたって PFM モードで動作し、必
要であればその後 PWM モードに切り替わります。
220  10 3
R T  k  = ------------------------------ – 14
f OSC  kHz 
（式 1）
過電流保護
図 4 に示すように、CSA 出力を OCP コンパレータでモニタ
する過電流保護機能を実装しています。電流センス回路の
P-FET 電流から CSA 出力までのゲインは 200mV/A です。CSA
出力が過電流スレッショルドに達すると、P-FET を即座に
ターンオフするように OCP コンパレータが動作します。過
電流保護機能の目的は、ハイサイド MOSFET を流れる電流
をモニタして、短絡出力からスイッチング・コンバータを保
護することです。
過電流状態が検出されるとハイサイド MOSFET は即座に
ターンオフし、次のスイッチング・サイクルまでターンオン
することはありません。過電流状態が最初に検出されると過
電流フォルトカウンタが 1 にセットされます。続くサイクル
でも過電流状態が検出されると OC フォルトカウンタは 1 だ
け増加します。17 回連続して OC フォルトが検出されると、
過電流フォルト状態が続いているとみなしてレギュレータ
はシャットダウンします。レギュレータは 8 回分のソフトス
タート時間の経過を待ってからhiccupモードでの再起動を試
みます。8 回分のソフトスタート時間が経過した時点でフォ
ルトカウンタをリセットし、ソフトスタートをもう一度試み
ます。8 回分のソフトスタート時間の経過後に過電流状態が
解消されていれば、hiccup モードを終了したのち、出力はレ
ギュレーション点に復帰します。
15
PG
PG は降圧レギュレータの出力電圧を常にモニタしている
ウィンドウ・コンパレータのオープンドレイン出力です。EN
ピンに Low が与えられているときとソフトスタート期間中
は、PG は Low に下がります。出力電圧が FB ピンで設定され
た公称レギュレーション電圧範囲内にあれば、ソフトスター
トの 1ms が経過したのち、PG はハイ・インピーダンスになり
ます。FB 電圧が 15％低下するか公称レギュレーション電圧か
ら 0.8V 高くなると、ISL8023/ISL8024 は PG に Low を出力し
ます。フォルト状態が発生すると、ソフトスタートを再度実
行してフォルト状態が解消されるまで、PG は Low を保ちま
す。
ロジックレベルの PG 信号が必要な場合は外付けプルアッ
プ抵抗 R1 を介して PG ピンを VIN に接続してください。ほと
んどアプリケーションでプルアップ抵抗は 100kΩ が適切で
す。
UVLO
入力電圧がアンダーボルテージ・ロックアウト（UVLO）ス
レッショルドを下回ると、レギュレータはディスエーブルに
なります。
FN7812.1
2012 年 3 月 1 日
ISL8023, ISL8024
ソフトスタートアップ
ソフトスタートアップはスタートアップ時の突入電流を緩
和する機能です。ソフトスタート・ブロックからランプ・リ
ファレンスが誤差アンプの入力に対して出力されます。この
電圧ランプによってインダクタ電流と出力電圧の増加速度
が制限されるため、出力電圧は制御された状態で上昇しま
す。ソフトスタートの開始時点で FB 電圧が 0.1V 以下のと
き、スイッチング周波数は 200kHz に下がるため、負荷が軽
い状態でも出力は滑らかにスタートアップします。プリバイ
アス出力をサポートするために、ソフトスタート期間中、レ
ギュレータはスキップモードで動作します。
SS ピンを SGND に接続するとソフトスタート時間はおよそ
1ms に設定されます。ソフトスタート時間を設定するには、
SS ピンと SGND の間にコンデンサを接続します。このコン
デンサと内蔵の 1.6μA 電流源によって、式 2 に示すように、
コンバータのソフトスタート時間 TSS が決まります。
C SS  F  = 3.33  T SS  s 
（式 2）
フォルト状態解消後のソフトスタート・リセットを正しく機
能させるために、Css は 33nF 以下にしてください。
イネーブル
イネーブル（EN）ピンを使うと、パワーアップ・シーケン
スなどを目的として、レギュレータのオンとオフを制御でき
ます。レギュレータをイネーブルにすると、バンドギャッ
プ・リファレンスの安定化のために設けられた 600μs の遅
延を経過したのち、ソフトスタートが始まります。
放電モード（ソフトストップ）
シャットダウンモードに移行したとき、または、VINのUVLO
が検出されると、出力は内蔵 100Ω スイッチを介してグラン
ドに放電されます。
パワー MOSFET
パワーMOSFETはできるだけ高い効率が得られるように最適
化されています。P-FET のオン抵抗は代表値で 45mΩ、N-FET
のオン抵抗は代表値で 19mΩ です。
100％デューティサイクル
ISL8023/ISL8024 は、バッテリ動作時間を最大限に確保するた
め、100％デューティサイクル動作に対応しています。出力
のレギュレーションを維持できない電圧までバッテリ電圧
が低下すると、レギュレータは P-FET を完全にターンオフし
ます。100％デューティサイクル動作下での最大ドロップア
ウト電圧は、負荷電流と P-FET オン抵抗の積で求められます。
熱シャットダウン
ISL8023/ISL8024 は過温度保護機能を搭載しています。内部
温度が +150 ℃に達するとレギュレータは完全にシャットダ
ウンします。温度が +125 ℃に下がると ISL8023/ISL8024 は
ソフトスタートを経由して通常動作に復帰します。
アプリケーション情報
出力インダクタと出力コンデンサの選択
これよりも大きくしても小さくしてもかまいません。たとえ
ば、3.3V 出力アプリケーションで、インダクタ電流リップ
ルと出力電流リップルを抑えたい場合は、大きめのインダク
タンスを選択します。最適な性能を得るにはインダクタ電流
リップルを最大出力電流のおよそ 30％に設定してください。
インダクタ電流リップルは式 3 で表されます。
VO 

V O   1 – --------
V

IN
I = --------------------------------------L  fS
（式 3）
出力インダクタの飽和電流定格はレギュレータのピーク電
流よりも大きくなければなりません。ISL8023 と ISL8024 の
ピーク電流制限は代表値で 4.8A/6.5A です。出力電流が大き
いアプリケーションでは、飽和電流定格が 7A（ISL8024）以
上のインダクタが必要です。
ISL8023/ISL8024 は補償ネットワークを内蔵しており、出力
コンデンサの容量は出力電圧によって決まります。推奨は
X5R または X7R タイプのセラミック・コンデンサです。X5R
または X7R タイプの推奨最小出力容量を表 1 に示します。
表 1 に、コンバータの安定動作に必要な最小出力容量を主な
出力電圧ごとに示します。負荷変動が大きいアプリケーショ
ンや出力リップルを抑えたいアプリケーションでより高い
特性を得るには、出力容量を増やしてください。シミュレー
ション・モデルを使ってシステムレベルでの性能を確認する
ことを推奨します。
出力電圧の設定
レギュレータの出力電圧は抵抗分圧回路によって設定しま
す。この抵抗分圧回路は、内部リファレンス電圧を基準とし
て出力電圧の倍率を設定する役割と、誤差アンプの反転入力
に対する帰還の役割を合わせ持っています。図 3 を参照して
ください。
出力電圧設定抵抗 R2 は、選択した帰還抵抗 R3 とレギュレー
タの所望出力電圧から求めます。帰還抵抗 R3 の一般的な値
は 10kΩ ～ 100kΩ の範囲であり、計算式を式 4 に示します。
VO
R 2 = R 3  ----------- – 1
 VFB

（式 4）
所望の出力電圧が 0.6V の場合は、R3 は未実装とし、R2 は
短絡してください。VIN から PHASE に対してリーク電流が
存在します。その影響を排除するため、出力に 10μA 以上
が流れるように抵抗分圧回路を構成してください。
R2（100kΩ）に 15pF を並列に接続すると特性の向上が図れ
ます。実際にアプリケーションで使用する前にループ解析を
行ってください。
入力コンデンサの選択
入力コンデンサの主な役割は、寄生インダクタンスのデカッ
プリングと、バッテリレールに対してスイッチング電流の逆
流を防ぐフィルタリングの 2 点です。入力コンデンサの選択
にあたっては、22μF 以上で X5R または X7R タイプのセラ
ミック・コンデンサ 2 個を出発点として進めてください。
ISL8023 と ISL8024 の出力インダクタには、定常状態と過渡
動作の両方を考慮して、一般に 1.0μH を使用します。コン
バータ回路全体の特性を高めるために、インダクタンス値は
16
FN7812.1
2012 年 3 月 1 日
ISL8023, ISL8024
ループ補償の設計
パワーステージの伝達関数
FS ピンを外付け抵抗を介して SGND に接続すると、外付け
ループ補償用の COMP ピンが有効になります。ISL8023 と
ISL8024 は、一定周波数のピーク電流モード制御方式を用い
て、高速なループ変動応答を実現しています。ハイサイド
MOSFET に並列に接続した正確な電流センス・パイロット・
デバイスをピーク電流制御と過電流保護の両方に使用して
います。インダクタ・ピーク電流は一定ですのでインダクタ
は状態可変と見なす必要はなく、系は一次系になります。電
圧モード制御よりも、ループの安定を目的としてタイプ II 補
償回路を設計するほうがはるかに簡単です。ピーク電流モー
ド制御には回路の性質として入力電圧フィードフォワード
機能をもともと備えているため、ラインレギュレーションは
良好です。図 42 に同期整流降圧型レギュレータの小信号モ
デルを示します。
制御から出力電圧に至る伝達関数 F1(S) は次のとおりです。
+
^
i in
^
Vin
ILd^
1:D
^
iL
LP
RT
C
1
1
ここで、 esr = --------------- ,Q p  R o ------o- , o = -----------------Rc Co
LP
LP Co
制御からインダクタ電流に至る伝達関数 F2(S) は式 9 のとお
りです。
S
1 + -----ˆI

V
in
z
F 2  S  = ----o = ------------------------- --------------------------------------R o + R LP 2
dˆ
S + S +1
------- --------------2  Q
o p
o
（式 9）
電流ループゲイン Ti(S) は式 10 で表されます。
Rc
T i  S  = R t F m F 2  S H e  S 
Ro
Co
（式 10）
開電流ループでの電圧ループゲインは式 11 で表されます。
T v  S  = KF m F 1  S A v  S 
T i(S)
d^
（式 8）
1
ここで、 z = -------------Ro Co
Vin d^
+
GAIN (VLOOP (S(fi))
^
vo
RLP
S
1 + ----------- esr
v̂ o
F 1  S  = ------ = V in --------------------------------------2
dˆ
S
S
------- + --------------- + 1
2  Q
o p
o
（式 11）
K
Fm
閉電流ループでの電圧ループゲインは式 12 で表されます。
+
Tv (S)
He(S)
v^comp
-Av(S)
図 42. 同期整流降圧型レギュレータの小信号モデル
PWM コンパレータ・ゲイン Fm
ピーク電流モード制御のPWMコンパレータ・ゲイン Fmは式5
で与えられます。
1
dˆ
F m = ----------------- = ------------------------------- S e + S n T s
v̂ comp
（式 5）
Se は傾き補償のスルーレート、Sn は式 6 で与えられます。
V in – V o
S n = R t --------------------L
Tv  S 
L v  S  = ----------------------1 + Ti  S 
（式 12）
V FB
K = ----------- , V FB
は電圧誤差アンプの帰還電圧です。Ti(S)>>1
Vo
のとき、式 12 は式 13 のように簡略化できます。
S
1 + ----------V FB R o + R LP
 esr A v  S 
1
L v  S  = ----------- ------------------------- ---------------------- ---------------- ,  p  --------------Vo
S He  S 
Rt
Ro Co
1 + ------p
（式 13）
式 13 によって、この系が、スイッチング周波数の 1/2 より
も低い周波数に1個のポールが存在する一次系であることが
わかります。ゆえに、単純なタイプ II 補償回路で系の安定化
が図れます。
（式 6）
P
Rt は電流アンプのゲインであるトランスレジスタンスです。
電流サンプリングの伝達関数 He(S)
電流ループにおいて、電流信号はスイッチング・サイクルご
とにサンプリングされます。サンプリングの伝達関数は式 7
のとおりです。
2
（式 7）
S + S +1
H e  S  = ------ --------------2  Q
n n
n
Qn と n は Q n = – 2---  n = f s で与えられます。

17
FN7812.1
2012 年 3 月 1 日
ISL8023, ISL8024
GMは各フェーズの電圧誤差アンプのトランスコンダクタン
ス gm の和です。補償コンデンサ C6 は式 16 で与えられます。
Vo
R2
1
1
C 6 = --------------------- ,C 7 = ------------------------R 6  cz1
2R 6 f esr
C3
V FB
R3
GM
V REF
V COMP
例：Vin = 5V、Vo = 1.8V、Io = 4A、fs = 1MHz、Co = 2 ×
22μF/3mΩ、
L = 1μH、
GM = 160μs、
Rt = 0.20V/A、
VFB = 0.6V、
Se = 440mV/μs、Sn = 6.4 × 105V/s、fc = 100kHz のとき、補償
抵抗 R6 は 100kΩ です。
+
R6
C7
C6
8kHz に補償ゼロを配置するとともに、Co と ESR で決まる
fesr が 2MHz 以上となるため、スイッチング周波数の 1/2 の
500KHz に ESR ゼロに補償ポールを配置します。
補償コンデンサは、C6 = 220pF、C7 = 3pF です（VCOMP と
GND との間におよそ 3pF の寄生容量が存在するため、C7 の
実装は必須ではありません）
。
図 43. タイプ II 補償回路
タイプ II 補償回路の回路を図 43 に、伝達関数を式 14 に、そ
れぞれ示します。
S 
S
 1 + ------------ 1 + -------------





v̂ comp
GM
cz1
cz2
A v  S  = ----------------- = --------------------- --------------------------------------------------------C1 + C2
S
v̂ FB
S  1 + ----------

 cp
（式 16）
（式 14）
図 44 に電圧ループゲインのシミュレーション結果を示しま
す。ループ帯域は 90kHz、位相マージンは 70°、ゲインマー
ジンは 10dB が得られています。
60
45
ここで、
C6 + C7
1
1
 cz1 = --------------- ,  cz2 = ---------------  cp = ---------------------R6 C6
R6 C6 C7
R2 C3
30
15
補償回路の設計目標：
0
高 DC ゲイン
1
1
- f
ループ帯域 fc：  --4- ～ ----10 s
-15
ゲインマージン：>10dB
-30
100
位相マージン：40°
1k
補償回路の設計手順は次のとおりです。
1
--------------- を配置します。
補償ゼロ  cz1 =  1to3  R
C
180
Ro = Vo  Io
150
高 DC ゲインを得るために、1 つの補償ポールをゼロ周波数
に配置し、もう 1 つの補償ポールをスイッチング周波数の
1/2 か ESR ゼロ周波数のいずれか低いほうに配置します。オ
プションで追加したゼロによって位相マージンが向上しま
す。ωCZ2 は R2 と C3 で構成されるゼロです。
1
--------------- を配置します。
補償ゼロ  cz2 =  5to8  R
C
2 3
クロスオーバー周波数 fc におけるループゲイン Tv(S) はユニ
ティゲインです。ゆえに、補償抵抗 R6 は式 15 で求めます。
2f c V o C o R t
R 6 = --------------------------------GM  V FB
（式 15）
18
PHASE (VLOOP (S(fi))
o o
10k
f (fi)
100k
1M
120
90
60
30
0
100
1k
10k
f (fi)
100k
1M
図 44. シミュレーションによるループゲイン
FN7812.1
2012 年 3 月 1 日
ISL8023, ISL8024
プリント基板の設計ガイドライン
電源コンバータの設計では、設計したコンバータから適切な
性能を引き出すためにも、プリント基板レイアウトはきわめ
て重要です。ISL8023 と ISL8024 の場合、パワーループは、
出力インダクタ L、出力コンデンサ COUT、PHASE ピン、
PGND ピンで構成されます。このパワーループの面積ができ
るだけ小さくなるように設計してください。また、短く幅の
広いトレースでそれぞれを直接接続してください。コンバー
タのスイッチング・ノードである PHASE ピンと、スイッチ
ング・ノードに接続されるトレースにはきわめて多くのノイ
ズが含まれるため、電圧帰還トレースはこれらノイズの多い
トレースから離して配線してください。入力コンデンサは
VIN ピンのできるだけ近くに配置してください。入力コンデ
ンサと出力コンデンサのグランドはできるだけ近くで接続
してください。IC から発生する熱は主にサーマルパッドを
通して拡散していきます。サーマルパッドを接続する銅箔を
できるだけ広く確保してください。EMI 性能を高めるにはベ
タグランド層が適切です。放熱性能を高めるために、パッド
内に 5 個以上のビアを設けてグランドと接続してください。
改訂履歴
この改訂履歴は参考情報として掲載するものであり、正確を期すように努めてはいますが、内容を保証するものではありませ
ん。最新のデータシートは、インターシルのウェブサイトでご確認ください。
日付
レビジョン
変更点
2012/2/15
FN7812.1
6 ページの「絶対最大定格」で、VIN の項を「-0.3V」から「-0.3V ～ 6.5V (DC) または 7V (20ms)」
に変更。
2012/2/1
2011/12/22
1 ページの「特長」と「アプリケーション」の表現を改訂。図 2 を追加。
FN7812.0
初版リリース
製品
インターシルは、高性能アナログ、ミクストシグナルおよびパワーマネジメント半導体の設計、製造で世界をリードする企
業です。インターシルの製品は、通信、コンピューティング、コンシューマ、産業用機器の分野で特に急速な成長を遂げて
いる市場向けに開発されています。製品ファミリの詳細は、www.intersil.com/products をご覧ください。
アプリケーション、関連ドキュメント、関連部品については、www.intersil.com 内の ISL8023 と ISL8024 のページを参照して
ください。
本データシートに関するご意見は、www.intersil.com/askourstaff へお寄せください。
そのほかの製品については www.intersil.com/product_tree/ を参照してください。
インターシルは、www.intersil.com/design/quality/ に記載の品質保証のとおり、
ISO9000 品質システムに基づいて、製品の製造、組み立て、試験を行っています。
インターシルは、製品を販売するにあたって、製品情報のみを提供します。インターシルは、いかなる時点においても、予告なしに、回路設計、ソフ
トウェア、仕様を変更する権利を有します。製品を購入されるお客様は、必ずデータシートが最新であることをご確認くださいますようお願いいたし
ます。インターシルは正確かつ信頼に足る情報を提供できるよう努めていますが、その使用に関して、インターシルおよび関連子会社は責任を負いま
せん。また、その使用に関して、第三者が所有する特許または他の知的所有権の非侵害を保証するものではありません。インターシルおよび関連子会
社が所有する特許の使用権を暗黙的または他の方法によって与えるものではありません。
インターシルの会社概要については www.intersil.com をご覧ください。
19
FN7812.1
2012 年 3 月 1 日
ISL8023, ISL8024
パッケージ寸法図
L16.3x3D
16 LEAD THIN QUAD FLAT NO-LEAD PLASTIC PACKAGE
Rev 0, 3/10
4X 1.50
3.00
A
12X 0.50
B
13
6
PIN 1
INDEX AREA
16
6
PIN #1
INDEX AREA
12
3.00
1
1.60 SQ
4
9
(4X)
0.15
0.10 M C A B
5
8
16X 0.40±0.10
上面図
4 16X 0.23 ±0.05
底面図
SEE DETAIL “X”
0.10 C
0.75 ±0.05
C
0.08 C
側面図
(12X 0.50)
(2.80 TYP) (
1.60)
(16X 0.23)
C
0 . 2 REF
(16X 0.60)
5
0 . 02 NOM.
0 . 05 MAX.
DETAIL "X"
推奨ランドパターンの例
備考：
1. 寸法の単位は mm です。
（ ）内の寸法は参考値です。
2. 寸法と公差は ASME Y14.5m-1994 に従っています。
3. 特記のない限り、公差は DECIMAL ± 0.05 です。
4. 寸法は金属端子に適用され、端子先端から 0.15mm ～ 0.25mm の
ポイントで計測した値です。
5. タイバー（示されている場合）は非機能性です。
6. 1 ピンの識別子はオプションですが、表示されているゾーン内
に配置されます。1 ピンの識別子はモールドまたはマーキング
で示されます。
7. JEDEC 参照寸法図：MO-220 WEED
20
FN7812.1
2012 年 3 月 1 日