日本語

ISL8033、ISL8033A
特長
ISL8033 は、低消費電力低電圧アプリケーションに最適な、
デュアル降圧レギュレータです。チャネルあたりの定格出力
は 3A で、スイッチング周波数は 1MHz です。ISL8033A は
2.5MHz で動作し、小型製品の設計に適しています。入力
RMS 電流と EMI を抑えるために、2 系統のチャネルは 180°
異なる位相で動作します。両方のチャネルともに 0.8V を下
限とする低電圧出力に最適化されています。入力電圧範囲は
2.85V ～ 6V で、シングルセルのリチウムイオン・バッテリ、
3 セルの NiMH バッテリ、または 5V レギュレート電源が使
えます。ISET を VDD に接続すると、2 系統のチャネルはそ
れぞれ 3A の出力電流が保証されます。各出力の出力電流は
ISET ピンによって設定できます。
• 最高効率 95％の 3A デュアル出力同期整流型降圧レギュ
レータ
ISL8033/ISL8033A は、低オン抵抗の P チャネル MOSFET と
N チャネル MOSFET をそれぞれペアで内蔵し、変換効率の
向 上 と 外 付 け 部 品 数 の 削減 と を実 現 し てい ま す。100 ％
デューティサイクル動作が可能であり、3A 出力時のドロッ
プアウト電圧は 250mV 未満です。
• 温度範囲 / 負荷範囲 / 入力電圧範囲の全域で出力精度 2％
• デジタル制御のソフトスタート機能 (1.5ms) を内蔵
• 最高 6MHz まで外部同期可能 (ISL8033)
• 電流モード補償回路内蔵
• ピーク電流リミットとヒカップモードによる短絡保護
• ピーク過負荷電流を調整可能
• 負極性電流保護
• 鉛フリー (RoHS 準拠 )
アプリケーション
• DC/DC POL モジュール
ISL8033/ISL8033A は、パワーアップ時に動作するチャネルご
との 1ms のパワーグッド (PG) タイマを備えています。また、
シャットダウン時に動作する出力コンデンサの放電回路も
内蔵しています。そのほか、デジタル制御のソフトスタート
機能、パワーシーケンスを実現するイネーブル機能、制御が
容易なディスエーブル時のソフトストップ出力放電機能、プ
リバイアス出力対応のスタートアップ機能、超低ドロップア
ウトで最大 100％のデューティサイクル、100％デューティサ
イクル動作によるスムーズなモード移行、8μA 未満のロジッ
ク制御シャットダウン電流、独立したイネーブル機能、過電
流保護機能、サーマル・シャットダウン機能を備えています。
• マイクロコントローラ / マイクロプロセッサ、FPGA や
DSP の電源
• ルータや交換機用のプラグイン DC/DC モジュール
• 計測機器
• リチウムイオン・バッテリで動作するモバイル機器
• バーコード・リーダー
関連ドキュメント
• ISL8033EVAL1Z のアプリケーションノート AN1606
• ISL8033EVAL2Z のアプリケーションノート AN1611
ISL8033/ISL8033A は 4mm×4mm サイズで最大高さ 1mm の 24
リード QFN パッケージで供給されます。コンバータ回路は
5.46cm2 未満のサイズで構成可能です。
100
EFFICIENCY (%)
90
80
70
3.3VOUT
60
50
40
0.0
VIN = 5V
0.5
1.0
1.5
IOUT (A)
2.0
2.5
3.0
図 1. 効率 vs 負荷電流
2011 年 3 月 24 日
FN6854.2
1
注意：本データシート記載のデバイスは静電気に対して敏感です。適切な取り扱いを行ってください。
Copyright Intersil Americas Inc. 2012. All Rights Reserved
Intersil、Intersil ロゴは Intersil Corporation または関連子会社が権利を保有しています。
そのほかの企業名や製品名などの商標はそれぞれの権利所有者に帰属します。
ISL28127, ISL28227
3A デュアル出力、低自己消費電流、
高効率同期整流型降圧レギュレータ
ISL8033、ISL8033A
アプリケーション回路例
L1
1.5µH
INPUT 2.85V TO 6V
VIN1, 2
LX1
C2
2x22µF
VDD
C1
2x22µF
OUTPUT1
1.8V/3A
C3
12pF
PGND
ISET
R2
124k
ISL8033
FB1
EN1
R3
100k
PG1
SGND
L2
1.5µH
SYNC
OUTPUT2
1.8V/3A
LX2
C4
2x22µF
EN2
C5
12pF
PGND
R5
124k
PG2
FB2
R6
100k
SGND
図 2. アプリケーション回路例 - 独立したデュアル出力
表 1. ISL8033 の部品定数
VOUT
0.8V
1.2V
1.5V
1.8V
2.5V
3.3V
C1
2x22µF
2x22µF
2x22µF
2x22µF
2x22µF
2x22µF
C2 (or C4)
2x22µF
2x22µF
2x22µF
2x22µF
2x22µF
2x22µF
C3 (or C5)
12pF
12pF
12pF
12pF
12pF
12pF
L1 (or L2)
1.0µH~2.2µH
1.0µH~2.2µH
1.0µH~2.2µH
1.0µH~3.3µH
1.0µH~3.3µH
1.0µH~4.7µH
R2 (or R5)
0
50k
87.5k
124k
212.5k
312.5k
R3 (or R6)
100k
100k
100k
100k
100k
100k
1.5V
1.8V
2.5V
3.3V
表 2. ISL8033A の部品定数
VOUT
0.8V
1.2V
C1
2x22µF
2x22µF
2x22µF
2x22µF
2x22µF
2x22µF
C2 (or C4)
2x22µF
2x22µF
2x22µF
2x22µF
2x22µF
2x22µF
C3 (or C5)
12pF
12pF
12pF
12pF
12pF
12pF
L1 (or L2)
0.47~1.5µH
0.47~1.5µH
0.47~1.5µH
0.47~1.5µH
1.0~2.2µH
1.0~3.3µH
R2 (or R5)
0
50k
87.5k
124k
212.5k
312.5k
R3 (or R6)
100k
100k
100k
100k
100k
100k
Note：コンバータ・システム全体の安定動作に必要な出力コンデンサの最小容量値を、それぞれの出力電圧に対応させて示しています。
より高速の負荷変動応答要件を満たすには、出力コンデンサの容量値を増やす必要があります。
表 3. 2 品種の違い
製品型番
ISL8033
ISL8033A
スイッチング周波数
内部スイッチング周波数 FSW = 1MHz
内部スイッチング周波数 FSW = 2.5MHz
2
FN6854.2
2011 年 3 月 24 日
ISL8033、ISL8033A
ブロック図
27pF
SO FTS TA R T
SH U TD O W N
B A N D G A P 0.8V
S H U TD O W N
V IN
+
EN 1
0.3pF
390k
+
COMP
EA M P
3pF
SLO P E
COMP
PW M
LO G IC
C O N TR O LLER
PR O TEC TIO N
D R IV E R
PGND
+
FB 1
0.5V
1.6k
0.864V
+
CSA1
SC P
+
+
+
V IN
LX1
O S C ILLA TO R
0.736V
1M
PG1
SYNC
1m s
D E LA Y
SGND
TH ER M A L
S H U TD O W N
SO
FTSTA
S TA
R TR T
S H U TD O W N
27pF
390k
0.3pF
OCP
TH R E S H O LD
LO G IC
IS ET
S H U TD O W N
V IN
B A N D G A P 0.8V
+
EN 2
S H U TD O W N
+
COMP
EAM P
3pF
PW M
LO G IC
C O N TR O LLE R
P R O TEC TIO N
D R IV E R
LX2
PGND
SLO P E
COMP
+
+
CSA2
FB 2
0.5V
1.6k
0.864V
SCP
+
+
+
V IN
0.736V
1M
PG2
1m s
D E LA Y
SGND
3
FN6854.2
2011 年 3 月 24 日
ISL8033、ISL8033A
ピン配置
LX2
PGND2
PGND2
PGND1
PGND1
LX1
ISL8033、ISL8033A
(24 LD QFN)
TOP VIEW
24
23
22
21
20
19
LX2
1
18 LX1
VIN2
2
17 VIN1
VIN2
3
EN2
4
PG2
5
14 ISET
FB2
6
13 EN1
16 VIN1
25
PD
7
8
9
10
11
12
NC
NC
FB1
SGND
PG1
SYNC
15 VDD
ピンの説明
ピン番号
名称
説明
1, 24
LX2
22, 23
PGND2
4
EN2
チャネル 2 のイネーブルピンです。High を与えると出力 VOUT2 が有効になります。Low を与えると
VOUT2 をシャットダウンし出力コンデンサを放電します。開放のまま使用しないでください。
5
PG2
1ms タイマの出力です。パワーアップのとき、または EN ピンに High を与えたとき、PG2 ピンには
VOUT2 電圧の状態を示すパワーグッド信号が 1ms 後に出力されます。
6
FB2
チャネル 2 レギュレータの帰還ネットワーク入力です。FB2 はトランスコンダクタンス・エラーアンプの
負入力 ( 反転入力 ) に内部で接続されています。レギュレータの出力電圧は FB2 に接続した抵抗分圧回路
によって設定します。分圧比を適切に選択すれば、電源レール ( コンバータ損失を引いた電圧 ) を上限と
し、0.8V を下限とする範囲で、出力電圧を任意の電圧に設定可能です。一般的なアプリケーションでは内
蔵の補償回路のままで問題ありません。
FB2 ピンは、チャネル 2 のレギュレータ出力電圧をモニタする目的で、レギュレータのパワーグッド回路
とアンダーボルテージ保護回路によっても参照されます。
7, 8
NC
未使用ピンです。グラウンドに接続してください。
9
FB1
チャネル 1 レギュレータの帰還ネットワーク入力です。FB1 はトランスコンダクタンス・エラーアンプの
負入力 ( 反転入力 ) に内部で接続されています。レギュレータの出力電圧は FB1 に接続した抵抗分圧回路
によって設定します。分圧比を適切に選択すれば、電源レール ( コンバータ損失を引いた電圧 ) を上限と
し、0.8V を下限とする範囲で、出力電圧を任意の電圧に設定可能です。一般的なアプリケーションでは内
蔵の補償回路のままで問題ありません。
FB1 ピンは、チャネル 1 のレギュレータ出力電圧をモニタする目的で、レギュレータのパワーグッド回路
とアンダーボルテージ保護回路によっても参照されます。
10
SGND
11
PG1
12
SYNC
13
EN1
チャネル 1 のイネーブルピンです。High を与えると出力 VOUT1 が有効になります。Low を与えると
VOUT1 をシャットダウンし出力コンデンサを放電します。開放のまま使用しないでください。
14
ISET
レギュレータの出力電流リミットを設定します。設定の詳細については 6 ページの「電気的特性」を参照
してください。
チャネル 2 のスイッチング・ノードです。VOUT2 の出力インダクタの一方の端子に接続してください。
チャネル 2 のパワーステージ用のパワーグラウンドです。
システム・グラウンドです。このピンと PGND の間を一点で接続してください。
1ms タイマの出力です。パワーアップのとき、または EN ピンに High を与えたとき、PG1 ピンには
VOUT1 電圧の状態を示すパワーグッド信号が 1ms 後に出力されます。
内部発振周波数でスイッチングさせる場合は、SYNC ピンにロジック High レベルを与えるか入力電圧 VIN
を接続します。外部同期を行うには SYNC ピンに外部クロックを与えます。立ち下がりエッジトリガです。
開放のまま使用しないでください。また、Low レベルを与えたり、SGND に接続してはなりません。
4
FN6854.2
2011 年 3 月 24 日
ISL8033、ISL8033A
ピンの説明
( 続き )
ピン番号
名称
説明
15
VDD
20, 21
PGND1
18, 19
LX1
2, 3,
16, 17
VIN2、
VIN1
電源入力です。電源グラウンドとの間に22μFのセラミック・コンデンサをチャネルごとに接続してください。
25
PD
適切な電気的特性を得るために、エキスポーズド・パッドは PGND に接続してください。また、放熱性能
を最大限に高めるために、このパッドの下のランドにはできるだけ多くのサーマルビアを設けてください。
ロジック回路の電源入力です。VIN ピンに接続してください。
チャネル 1 のパワーステージ用のパワーグラウンドです。
チャネル 1 のスイッチング・ノードです。VOUT1 の出力インダクタの一方の端子に接続してください。
注文情報
製品型番
(Note 1、2、3)
マーキング
温度範囲
(℃)
パッケージ
( 鉛フリー )
パッケージの
外形図
ISL8033IRZ*
80 33IRZ
-40 ～ +85
24 Ld 4x4 QFN
L24.4x4D
ISL8033AIRZ*
80 33AIRZ
-40 ～ +85
24 Ld 4x4 QFN
L24.4x4D
Note：
1. テープ＆リールは製品型番の末尾に「-T*」を付加してください。リールの詳細仕様については、テクニカル・ブリーフ「Tape and Reel
Specification for Integrated Circuit (TB347)」を参照してください。
2. これら鉛フリーのプラスチック・パッケージ製品には、専用の鉛フリー素材、モールド素材、ダイ・アタッチ素材を採用するとともに、
端子には亜鉛 100％の梨地メッキとアニーリングを実施しています (RoHS 指令に準拠するとともに SnPb ハンダ付け作業と鉛フリーハ
ンダ付け作業とも互換性のある e3 端子仕上げ )。インターシルの鉛フリー製品は鉛フリー・ピークリフロー温度で MSL 分類に対応し、
この仕様は IPC/JEDEC J STD-020 の鉛フリー要件と同等か上回るものです。
3. 湿度感受性レベル (MSL) については ISL8033 または ISL8033A のデバイス情報ページを参照してください。MSL の詳細についてはテク
ニカル・ブリーフ「Guidelines for Handling and Processing Moisture Sensitive Surface Mount Devices (TB363)」を参照してください。
5
FN6854.2
2011 年 3 月 24 日
ISL8033、ISL8033A
絶対最大定格 (SGND 基準 )
温度情報
VIN1、VIN2、VDD . . . . . . . . . . -0.3V ～ 6.5V (DC) または 7V (20ms)
LX1、LX2. . . . . . . . -1.5V (100ns)/-0.3V (DC) ～ 6.5V (DC) または 7V (20ms)
EN1、EN2、PG1、PG2、SYNC、ISET . . . . . . . . . . . . -0.3V ～ +6.5V
FB1、FB2. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .-0.3V ～ 2.7V
NC. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .-0.3V ～ 0.3V
ESD 定格
人体モデル (JESD22-A114 に従ってテスト済み ) . . . . . . . . . . . .4kV
デバイス帯電モデル (JESD22-C101E に従ってテスト済み ) . . .2kV
機械モデル (JESD22-A115 に従ってテスト済み ) . . . . . . . . . . 0.3kV
ラッチアップ定格
(JESD-78A; Class 2, Level A に従ってテスト済み ) . . . . . . . . . . 100mA
熱抵抗 ( 代表値 )
θJA ( ℃ /W)
θJC ( ℃ /W)
4×4 QFN パッケージ (Note 4、5) . . . . . .
36
2
ジャンクション温度範囲. . . . . . . . . . . . . . . . . . . . . . . .-55 ℃～ +150 ℃
保存温度範囲 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .-65 ℃～ +150 ℃
周囲温度範囲 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .-40 ℃～ +85 ℃
鉛フリー・リフロープロファイル. . . . . . . . . . . . 以下の URL を参照
http://www.intersil.com/pbfree/Pb-FreeReflow.asp
推奨動作条件
VIN 電源電圧範囲. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2.85V ～ 6V
チャネルあたりの負荷電流範囲. . . . . . . . . . . . . . . . . . . . . . . . 0A ～ 3A
ジャンクション温度範囲. . . . . . . . . . . . . . . . . . . . . . . .-55 ℃～ +125 ℃
注意： 過度に長い時間にわたって最大定格点または最大定格付近で動作させないでください。そのような動作条件を課すと製品の信頼性に
影響が及ぶ恐れがあるとともに、保証の対象とはならない可能性があります。
Note：
4. θJA はデバイスを放熱効率の高い「ダイレクト・アタッチ」機能対応の試験基板に実装し、自由大気中で測定した値です。詳細はテクニ
カル・ブリーフ「Thermal Characterization of Packaged Semiconductor Devices (TB379)」を参照してください。
5. θJC の測定における「ケース温度」位置は、パッケージ下面のエキスポーズド金属パッドの中心です。
電気的特性 特記のない限り、各仕様値は以下の条件で測定しています。
TA = -40 ℃～ +85 ℃、VIN = 3.6V、EN1 = EN2 = VDD、L = 1.5μH、C1 = C2 = C4 = 2×22μF、IOUT1 = IOUT2 = 0A ～ 3A。代表値は TA = +25 ℃
における値です。太字のリミット値は動作温度範囲- 40 ℃～ +85 ℃に対して適用されます。
PARAMETER
SYMBOL
TEST CONDITIONS
MIN
(Note 7)
TYP
MAX
(Note 7)
2.5
2.85
50
100
UNITS
INPUT SUPPLY
VIN Undervoltage Lockout Threshold
VUVLO
Rising
Hysteresis
V
mV
Quiescent Supply Current
IVDD
Shutdown Supply Current
ISD
SYNC = VDD, EN1 = EN2 = VDD,
FS = 1MHz, no load at the output
15
40
mA
SYNC = VDD, EN1 = EN2 = VDD,
FS = 2.5MHz, no load at the output
30
70
mA
VDD = 6V, EN1 = EN2 = SGND
8
20
µA
0.8
0.810
OUTPUT REGULATION
FB1, FB2 Regulation Voltage
VFB
FB1, FB2 Bias Current
IFB
0.790
VFB = 0.75V
Load Regulation
SYNC = VDD, output load from 0A to 3A
Line Regulation
VIN = VO + 0.5V to 6V (minimal 2.85V)
Soft-Start Ramp Time Cycle
V
0.1
µA
2
mV/A
0.1
%/V
1.5
ms
20
µA/V
COMPENSATION
Error Amplifier Trans-Conductance
Trans-Resistance
RT
0.18
0.2
0.22

OVERCURRENT PROTECTION
Dynamic Current Limit ON-time
tOCON
Dynamic Current Limit OFF-time
tOCOFF
Positive Peak Overcurrent Limit
Ipoc1
17
8
ISET = VDD
Ipoc2
Ipoc1
ISET = Float
Ipoc2
Ipoc1
Ipoc2
6
Clock pulses
ISET = GND
SS cycle
4.1
4.8
5.5
A
4.1
4.8
5.5
A
4.1
4.8
5.5
A
2.7
3.3
3.9
A
2.7
3.3
3.9
A
2.7
3.3
3.9
A
FN6854.2
2011 年 3 月 24 日
ISL8033、ISL8033A
電気的特性 特記のない限り、各仕様値は以下の条件で測定しています。
TA = -40 ℃～ +85 ℃、VIN = 3.6V、EN1 = EN2 = VDD、L = 1.5μH、C1 = C2 = C4 = 2×22μF、IOUT1 = IOUT2 = 0A ～ 3A。代表値は TA = +25 ℃
における値です。太字のリミット値は動作温度範囲- 40 ℃～ +85 ℃に対して適用されます。( 続き )
PARAMETER
MIN
(Note 7)
TYP
MAX
(Note 7)
UNITS
Inoc1
-3.5
-2.5
-1.5
A
Inoc2
-3.5
-2.5
-1.5
A
SYMBOL
Negative Peak Overcurrent Limit
TEST CONDITIONS
LX1, LX2
P-Channel MOSFET ON-Resistance
N-Channel MOSFET ON-Resistance
VIN = 6V, IO = 200mA
50
75
m
VIN = 2.85V, IO = 200mA
70
100
m
VIN = 6V, IO = 200mA
50
75
m
VIN = 2.85V, IO = 200mA
70
100
m
LX_ Maximum Duty Cycle
100
PWM Switching Frequency
FS
Synchronization Range
FSYNC
Channel 1 to Channel 2 Phase Shift
0.88
1.1
1.32
MHz
ISL8033A
2.15
2.5
2.85
MHz
ISL8033 (Note 6)
2.64
6
MHz
Rising edge to rising edge timing
LX Minimum On-Time
180
SYNC = High (forced PWM mode)
Soft Discharge Resistance
RDIS
LX Leakage Current
%
ISL8033
EN = LOW
80
Pulled up to 6V
°
140
ns
100
120

0.1
1
µA
0.3
V
PG1, PG2
Output Low Voltage
Sinking 1mA, VFB = 0.7V
PG_ Pin Leakage Current
PG = VIN = 6V
0.01
0.1
µA
Internal PGOOD Low Rising Threshold
Percentage of nominal regulation voltage
89.5
92
94.5
%
Internal PGOOD Low Falling Threshold
Percentage of nominal regulation voltage
85
88
91
Delay Time (Rising Edge)
1
Internal PGOOD Delay Time (Falling Edge)
7
%
ms
10
µs
0.4
V
0.1
1
µA
0.1
1
µA
EN1, EN2, SYNC
Logic Input Low
Logic Input High
V
1.5
SYNC Logic Input Leakage Current
ISYNC
Pulled up to 6V
Enable Logic Input Leakage Current
IEN
Pulled up to 6V
Thermal Shutdown
150
°C
Thermal Shutdown Hysteresis
25
°C
NOTE：
6. スイッチング・チャネルあたりの動作周波数は、SYNC 周波数の 1/2 の周波数になります。
7. データシートのリミット値に対する整合性は、製造時テスト、特性評価、設計のいずれか 1 つまたは複数によって保証されています。
7
FN6854.2
2011 年 3 月 24 日
ISL8033、ISL8033A
動作性能特性、ISL8033
特記のない限り動作条件は次のとおりです。TA = +25 ℃、VIN = 5V、EN = VIN、L1 = L2 = 1.5μH、C1 = C2 = C4 = 2×22μF、VOUT1 = 1.2V、
VOUT2 = 1.8V、IOUT1 = IOUT2 = 0A ～ 3A。
100
100
90
1.8VOUT
80
EFFICIENCY (%)
EFFICIENCY (%)
90
2.5VOUT
1.2VOUT
70
1.5VOUT
60
1.2VOUT
3.3VOUT
70
1.5VOUT
60
50
50
40
0.0
0.5
1.0
1.5
IOUT (A)
2.0
2.5
40
0.0
3.0
図 3. 効率、TA = +25 ℃、VIN = 3.3V
1.210
1.0
1.205
3.3VIN
1.0
1.5
IOUT (A)
2.0
2.5
3.0
5VIN
1.200
VOUT (V)
0.6
0.5
図 4. 効率、TA = +25 ℃、VIN = 5V
1.2
0.8
PD (W)
2.5VOUT
1.8VOUT
80
5VIN
0.4
0.2
1.195
3.3VIN
1.190
1.185
0
0.0
0.5
1.0
1.5
2.0
2.5
1.180
3.0
0
0.5
1.0
IOUT (A)
1.5
2.0
2.5
3.0
IOUT (A)
図 5. 電力損失、TA = +25 ℃、VOUT = 1.8V
図 6. 負荷レギュレーション、VOUT = 1.2V、TA = +25 ℃
1.500
1.800
1.495
1.795
5VIN
1.790
VOUT (V)
VOUT (V)
1.490
1.485
3.3VIN
1.480
1.785
1.780
3.3VIN
1.775
1.475
1.470
5VIN
0
0.5
1.0
1.5
2.0
2.5
IOUT (A)
図 7. 負荷レギュレーション、VOUT = 1.5V、TA = +25 ℃
8
3.0
1.770
0.0
0.5
1.0
1.5
2.0
2.5
3.0
IOUT (A)
図 8. 負荷レギュレーション、VOUT = 1.8V、TA = +25 ℃
FN6854.2
2011 年 3 月 24 日
ISL8033、ISL8033A
動作性能特性、ISL8033
特記のない限り動作条件は次のとおりです。TA = +25 ℃、VIN = 5V、EN = VIN、L1 = L2 = 1.5μH、C1 = C2 = C4 = 2×22μF、VOUT1 = 1.2V、
VOUT2 = 1.8V、IOUT1 = IOUT2 = 0A ～ 3A。( 続き )
3.270
2.490
2.485
3.265
5VIN
VOUT (V)
VOUT (V)
2.475
2.470
3.3VIN
3.255
3.250
3.245
2.465
2.460
0.0
5VIN
3.260
2.480
0.5
1.0
1.5
2.0
2.5
3.0
3.240
0.0
0.5
図 9. 負荷レギュレーション、VOUT = 2.5V、TA = +25 ℃
IL1 0.5A/DIV
図 11. 無負荷時の定常状態動作、チャネル 1 (PWM)
1.5
2.0
2.5
3.0
図 10. 負荷レギュレーション、VOUT = 3.3V、TA = +25 ℃
LX1 2V/DIV
VOUT1 RIPPLE 20mV/DIV
1.0
IOUT (A)
IOUT (A)
LX2 2V/DIV
.
VOUT2 RIPPLE 20mV/DIV
IL2 0.5A/DIV
図 12. 無負荷時の定常状態動作、チャネル 2 (PWM)
LX1 2V/Div
LX1 2V/DIV
LX2 2V/DIV
VOUT1 RIPPLE 20mV/Div
VOUT1 RIPPLE 20mV/DIV
IL1 2A/DIV
図 13. フル負荷時の定常状態動作、チャネル 1
9
VOUT2 RIPPLE 20mV/DIV
IL2 2A/DIV
IL1
2A/Div
図 14. フル負荷時の定常状態動作、チャネル 2
FN6854.2
2011 年 3 月 24 日
ISL8033、ISL8033A
動作性能特性、ISL8033
特記のない限り動作条件は次のとおりです。TA = +25 ℃、VIN = 5V、EN = VIN、L1 = L2 = 1.5μH、C1 = C2 = C4 = 2×22μF、VOUT1 = 1.2V、
VOUT2 = 1.8V、IOUT1 = IOUT2 = 0A ～ 3A。( 続き )
LX1 2V/DIV
VOUT1 RIPPLE 50mV/DIV
VOUT1 RIPPLE 20mV/DIV
LX2 2V/DIV
IL1 2A/DIV
VOUT2 RIPPLE 20mV/DIV
図 15. フル負荷時の定常状態動作、両チャネル
図 16. 負荷変動応答、チャネル 1 (PWM)
EN1 2V/DIV
VOUT2 RIPPLE 50mV/DIV
VOUT1 0.5V/DIV
IL1 0.5A/DIV
IL2 2A/DIV
PG 5V/DIV
図 17. 負荷変動応答、チャネル 2 (PWM)
EN2 2V/DIV
図 18. 無負荷時のソフトスタート、チャネル 1
EN1 2V/DIV
VOUT1 0.5V/DIV
VOUT2 1V/DIV
IL2 0.5A/DIV
IL1 1A/DIV
PG 2V/DIV
PG 5V/DIV
図 19. 無負荷時のソフトスタート、チャネル 2
10
図 20. フル負荷時のソフトスタート、チャネル 1
FN6854.2
2011 年 3 月 24 日
ISL8033、ISL8033A
動作性能特性、ISL8033
特記のない限り動作条件は次のとおりです。TA = +25 ℃、VIN = 5V、EN = VIN、L1 = L2 = 1.5μH、C1 = C2 = C4 = 2×22μF、VOUT1 = 1.2V、
VOUT2 = 1.8V、IOUT1 = IOUT2 = 0A ～ 3A。( 続き )
EN2 2V/DIV
EN1 2V/DIV
VOUT2 1V/DIV
VOUT1 0.5V/DIV
IL2 1A/DIV
IL1 0.5A/DIV
PG 2V/DIV
PG 5V/DIV
図 21. フル負荷時のソフトスタート、チャネル 2
EN2 2V/DIV
VOUT2 1V/DIV
IL2 0.5A/DIV
PG 5V/DIV
図 23. ソフト放電シャットダウン、チャネル 2
LX2 2V/DIV
SYNCH 5V/DIV
VOUT2 RIPPLE 20mV/DIV
IL2 0.2A/DIV
図 25. 無負荷時の定常状態動作、周波数 = 6MHz、チャネル 2
11
図 22. ソフト放電シャットダウン、チャネル 1
LX1 2V/DIV
SYNCH 5V/DIV
VOUT1 RIPPLE 20mV/DIV
IL1 0.2A/DIV
図 24. 無負荷時の定常状態動作、周波数 = 6MHz、チャネル 1
LX1 2V/DIV
SYNCH 5V/DIV
VOUT1 RIPPLE 20mV/DIV
IL1 2A/DIV
図 26. フル負荷時の定常状態動作、周波数 = 6MHz、チャネル 1
FN6854.2
2011 年 3 月 24 日
ISL8033、ISL8033A
動作性能特性、ISL8033
特記のない限り動作条件は次のとおりです。TA = +25 ℃、VIN = 5V、EN = VIN、L1 = L2 = 1.5μH、C1 = C2 = C4 = 2×22μF、VOUT1 = 1.2V、
VOUT2 = 1.8V、IOUT1 = IOUT2 = 0A ～ 3A。( 続き )
LX2 2V/DIV
LX1 2V/DIV
IL1 2A/DIV
SYNCH 5V/DIV
VOUT2 RIPPLE 20mV/DIV
VOUT1 0.5V/DIV
IL2 2A/DIV
PG 5V/DIV
図 27. フル負荷時の定常状態動作、周波数 = 6MHz、チャネル 2
図 28. 出力短絡、チャネル 1
LX2 2V/DIV
LX1 2V/DIV
VOUT1 0.5V/DIV
IL2 2A/DIV
IL1 2A/DIV
VOUT2 1V/DIV
PG 5V/DIV
PG 5V/DIV
図 29. 出力短絡からの復帰、チャネル 1
図 30. 出力短絡、チャネル 2
LX2 2V/DIV
VOUT2 1V/DIV
IL2 2A/DIV
PG 5V/DIV
図 31. 出力短絡からの復帰、チャネル 2
12
FN6854.2
2011 年 3 月 24 日
ISL8033、ISL8033A
動作性能特性、ISL8033A
特記のない限り動作条件は次のとおりです。TA = +25 ℃、VIN = 5V、EN = VIN、L1 = 0.68μH、L2 = 1μH、C1 = C2 = C4 = 2×22μF、
VOUT1 = 1.2V、VOUT2 = 1.8V、IOUT1 = IOUT2 = 0A ～ 3A。
100
100
3.3VOUT
90
EFFICIENCY (%)
90
EFFICIENCY (%)
2.5VOUT
2.5VOUT
80
1.2VOUT
70
1.5VOUT
1.8VOUT
60
80
70
1.2VOUT
1.5VOUT
1.8VOUT
60
50
50
40
0.0
0.5
1.0
1.5
2.0
OUTPUT LOAD (A)
2.5
3.0
図 32. 効率 vs 負荷電流、1MHz、3.3VIN、+25 ℃、チャネル 1
40
0.0
0.5
1.0
1.5
2.0
OUTPUT LOAD (A)
2.5
3.0
図 33. 効率 vs 負荷電流、1MHz、5VIN、+25 ℃、チャネル 1
LX2 2V/DIV
LX1 2V/DIV
VOUT1 RIPPLE 20mV/DIV
VOUT2 RIPPLE 20mV/DIV
IL1 0.2A/DIV
図 34. 無負荷時の定常状態動作、チャネル 1
LX1 2V/DIV
VOUT1 RIPPLE 20mV/DIV
IL1 0.2A/DIV
図 36. フル負荷時の定常状態動作、チャネル 1
13
IL2 0.2A/DIV
図 35. 無負荷時の定常状態動作、チャネル 2
LX2 2V/DIV
VOUT2 RIPPLE 20mV/DIV
IL2 0.2A/DIV
図 37. フル負荷時の定常状態動作、チャネル 2
FN6854.2
2011 年 3 月 24 日
ISL8033、ISL8033A
動作性能特性、ISL8033A
特記のない限り動作条件は次のとおりです。TA = +25 ℃、VIN = 5V、EN = VIN、L1 = 0.68μH、L2 = 1μH、C1 = C2 = C4 = 2×22μF、
VOUT1 = 1.2V、VOUT2 = 1.8V、IOUT1 = IOUT2 = 0A ～ 3A。( 続き )
VOUT1 RIPPLE 50mV/DIV
VOUT2 RIPPLE 50mV/DIV
IL1 2A/DIV
IL2 2A/DIV
図 39. 負荷変動応答、チャネル 2
図 38. 負荷変動応答、チャネル 1
動作の仕組み
ISL8033 は、バッテリ駆動アプリケーションやモバイル・ア
プリケーションに最適な、定格 3A のデュアル出力が可能な
降圧スイッチング・レギュレータです。負荷が重い条件下で
も、1MHz の一定周波数で動作します。ISL8033A は 2.5MHz
で動作するので、小型の外付けインダクタやコンデンサを使
用すると、プリント基板 (PCB) の面積を最小限に抑えられま
す。2 系統のチャネルは 180° 異なる位相で動作します。レ
ギュレータがシャットダウンしているときの電源電流はわ
ずか 8μA です。
PWM 制御方式
SYNC ピンに High (>1.5V) を与えると、負荷電流に関わらず、
コンバータは次のスイッチング・サイクルから PWM モード
に移行します。14 ページの「動作の仕組み」に示すように、
ISL8033/ISL8033A の各チャネルともに電流モードのパルス
幅変調 (PWM) 制御方式を採用し、高速な負荷変動応答とパ
ルス単位での電流リミットを実現しています。コンバータ回
路の電流ループは、発振回路、PWM コンパレータ COMP、
電流センス回路、ループ安定性を維持するスロープ・コンペ
ンセーションで構成されます。電流センス回路は、P チャネ
ル MOSFET のオン抵抗と、電流センスアンプ CSA1 で構成
されます。電流センス回路のゲインは標準値で 0.20V/A で
す。電流ループの制御リファレンス信号は、電圧ループ内の
エラーアンプ (EAMP) で生成しています。
PWM 動作は発振回路のクロックによって始まります。P チャ
ネル MOSFET は PWM サイクルの開始時にターンオンし、
MOSFET の電流は上昇を始めます。電流アンプ CSA1 ( チャ
ネル 2 は CSA2) と、スロープ・コンペンセーション (0.46V/μs)
の和が電流ループの制御リファレンスに達すると、P チャネ
ル MOSFET をターンオフし、かつ、N チャネル MOSFET を
ターンオンするように、PWM コンパレータ COMP は PWM
ロジックに信号を送出します。N チャネル MOSFET は PWM
サイクルが終わるまでオンの状態を維持します。図 40 に
PWM 動作中の動作波形の一例を示します。点線はスロープ・
14
コンペンセーションと電流センス・アンプ (CSA_) の出力の
和を表しています。
電流ループに与えるリファレンス電圧を制御して、出力電圧
のレギュレーションを行っています。バンドギャップ回路か
ら 0.8V リファレンス電圧が電圧制御ループに出力されます。
帰還信号は VFB ピンから与えられます。ソフトスタート・
ブロックはスタートアップ時のみ動作し、詳細は後述しま
す。エラーアンプはトランスコンダクタンス・アンプで、電
圧誤差信号を電流出力へと変換します。電圧ループは 27pF
と 390kΩ で構成される内蔵 RC ネットワークで位相補償され
ています。EAMP 出力の最大電圧はバンドギャップ電圧
(1.172V) で高精度にクランプされます。
VEAMP
VCSA1
Duty
Cycle
IL
VOUT
図 40. PWM 動作波形
外部同期制御 (ISL8033)
動作周波数は SYNC ピンに与える最高 6MHz の外部信号に同期
できます。SYNC の先頭の立ち下がりエッジによって、チャネ
ル1のPWMオンパルスの立ち上がりエッジがトリガされます。
SYNC 信号の 2 番目の立ち下がりエッジによって、チャネル 2
の PWM オンパルスの立ち上がりエッジがトリガされます。こ
のようにして両チャネルは 180° 異なる位相で動作します。
FN6854.2
2011 年 3 月 24 日
ISL8033、ISL8033A
過電流保護
チャネル 1 の負荷電流とチャネル 2 の負荷電流は、それぞれ
CSA1 と CSA2 でモニタされます。図 40 に示すように、CSA
出力は過電流保護 (OCP) スレッショルド・ロジックを使いモ
ニタして、過電流保護を実現しています。電流センス回路の
P チャネル MOSFET 電流から CSA 出力までのゲインは
0.20V/A です。CSA1 出力が ISET で設定した OCP スレッショ
ルドに達すると、OCP コンパレータがトリップして即座に P
チャネル MOSFET をターンオフします。このように過電流
保護は、ハイサイド MOSFET を流れる電流をモニタすると、
スイッチング・コンバータ回路を出力短絡から保護します。
過電流状態が検出されるとハイサイド MOSFET は即座に
ターンオフし、次のスイッチング・サイクルが始まるまでは
ターンオンしません。過電流状態が初めて検出されると、過
電流フォルト・カウンタが 1 にセットされるとともに、過電
流状態フラグが Low から High にセットされます。続くサイ
クルでも過電流状態が検出されると過電流フォルト・カウン
トはインクリメントされます。17 サイクル連続して過電流
フォルトが検出されると、レギュレータは過電流フォルト状
態とみなしシャットダウンします。続いて、ソフトスタート
4 回分に相当する遅延ののち、ヒカップモードでのリスター
トを試みます。ソフトスタート 4 回分の時間が経過すると、
フォルト・カウンタはリセットされ、ソフトスタートがもう
一度試みられます。過電流フォルト・カウンタが 4 に達する
前に過電流状態が解消されると、過電流状態フラグは Low
に戻ります。
り速度が制限されるため、出力電圧は制御された状態で上昇
します。スタートアップが開始した直後、出力電圧は 0.5V
未満で、そのため PWM 動作周波数は通常の周波数の 1/2 に
下がります。
スタートアップ時は PWM モードであっても電流をシンクで
きません。
放電モード ( ソフトストップ )
シャットダウン・モードへの移行が発生したとき、または、
出力アンダーボルテージ・フォルトラッチがセットされたと
き、出力は内蔵の 100Ω スイッチを介して PGND レベルに放
電されます。
パワー MOSFET
パワーMOSFETは最大限の効率が得られるように最適化され
ています。
P チャネル MOSFET のオン抵抗は標準値で 50mΩ、
N チャネル MOSFET のオン抵抗は標準値で 50mΩです。
100％デューティサイクル
ISL8033 は、機器のバッテリ動作時間を最大限に確保できる
ように、100％デューティサイクル動作に対応しています。
ISL8033/ISL8033A が出力レギュレーションを維持できない
レベルにまでバッテリ電圧が低下すると、レギュレータは P
チャネル MOSFET を完全にターンオンします。100％デュー
ティサイクル動作における最大ドロップアウト電圧は、負荷
電流と P チャネル MOSFET のオン抵抗の積で求められます。
サーマル・シャットダウン
負荷電流が負極性となり -2.5A に達すると、デバイスは負極
性過電流保護状態に移行します。この時点ですべてのスイッ
チング動作は停止し、デバイスはハイ・インピーダンス・
モードに入ると同時に、内蔵プルダウン FET によって通常
のレギュレーション電圧になるまで出力を放電し、その後デ
バイスはリスタートします。
ISL8033/ISL8033A にはサーマル保護機能が内蔵されています。
内部温度が+150℃に達するとレギュレータは完全にシャット
ダウンします。
温度が+125℃にまで下がるとISL8033/ISL8033A
はソフトスタート・サイクルを経て通常動作に復帰します。
パワーグッド (PG)
出力インダクタと出力コンデンサの選択
チャネルごとのパワーグッド信号が用意されています。PG1
はチャネル 1 出力をモニタした信号で、PG2 はチャネル 2 出
力をモニタした信号です。オープンコレクタの PG 出力は、
電源投入後に VO が設定電圧に達したあとも、およそ 1ms に
わたって Low を維持します。PG_ 出力は 1ms だけ遅延した
パワーグッド信号となります。
安定状態動作と過渡応答動作を考慮して、ISL8033 の出力イ
ンダクタには 1.5μH を標準的に使います。コンバータ全体の
システム性能を高めるためにこれ以外のインダクタンス値
を使用してもかまいません。たとえば、出力電圧が 3.3V と
高めのアプリケーションの場合、大きめのインダクタを使用
するとインダクタ電流と出力電圧リップルの抑制が図れま
す。インダクタ・リップル電流は式 1 で表されます。
アンダーボルテージ・ロックアウト (UVLO)
入力電圧がアンダーボルテージ・ロックアウト (UVLO) ス
レッショルドを下回ると、レギュレータはディスエーブル状
態になります。
イネーブル
パワーアップ・シーケンスを行うには、イネーブル (EN) 入
力を使って、レギュレータのイネーブルとディスエーブルを
制御します。レギュレータがイネーブル状態になったあと、
バンドギャップ・リファレンスの起動に標準値で 600μs を要
します。その後ソフトスタートが始まります。
ソフトスタート
ソフトスタートはスタートアップ時の突入電流を抑える機
能です。ソフトスタート・ブロックによって、電圧ループと
電流ループの両方に対しランプ・リファレンスが出力されま
す。インダクタ電流の立ち上がり速度と出力電圧の立ち上が
15
アプリケーション情報
VO 

V O   1 – -------
V IN

I = -----------------------------------L  fS
（式 1）
インダクタの飽和電流定格はピーク電流よりも大きくなけ
ればなりません。ISL8033/ISL8033A は標準値で 4.8A 以上の
ピーク電流に対して保護機能が働きます。したがって、最大
出力電流を必要とするアプリケーションの場合で、飽和電流
定格は 4.8A 以上が必要です。
ISL8033/ISL8033A は位相補償ネットワークを内蔵していま
すが、出力コンデンサの容量は出力電圧によって決定しま
す。推奨品は X5R または X7R タイプのセラミック・コンデ
ンサです。出力コンデンサの推奨最小容量を 2 ページの表 1
と 2 に示します。
FN6854.2
2011 年 3 月 24 日
ISL8033、ISL8033A
出力電圧の選択
レギュレータの出力電圧は外付けの抵抗分圧回路で設定し
ます。この分圧回路は、内部リファレンス電圧を基準とする
出力電圧の比を定めて、エラーアンプの反転入力に帰還する
役割を担います。図 2 を参照してください。
レギュレータの所望の電圧から出力設定抵抗 R2 ( チャネル 2
は R5) を選択します。帰還抵抗の抵抗値は一般に 0Ω から
750kΩ の範囲です。R2 = 124kΩ としたとき、R3 は次のよう
に求められます。
R 2 x0.8V
R 3 = -----------------------------V OUT – 0.8V
（式 2）
適切な性能を得るために、R2 には並列に 12pF を接続してく
ださい。出力電圧として 0.8V を設定する場合は、R3 を未実
装とし、R2 を短絡してください。
入力コンデンサの選択
入力コンデンサの主な機能は、寄生インダクタンスとのデ
カップリングと、スイッチング電流がバッテリ・レールに逆
流しないようにフィルタすることです。入力コンデンサの選
択にあたっては、スタートポイントとして、X5R または X7R
タイプの 22μF セラミック・コンデンサをチャネルあたり 1 個
設けてください。
プリント基板のレイアウト設計指針
設計したコンバータから所望の性能を得るには、プリント基
板の レイアウト設計 がきわ めて重 要な役割 を担います。
ISL8033 のパワーループは、出力インダクタ L、出力コンデ
ンサ COUT1 と COUT2、LX ピン、SGND ピンで構成されて
います。このパワーループをできるだけ小さく設計する必要
があるとともに、それらを接続しているトレースは迂回させ
ずに最短かつ幅広で設計してください。コンバータのスイッ
チング・ノード LX_ ピンと、LX_ ピンに接続されているト
レースは、ノイズを発生させるため、電圧帰還トレースはこ
れからできるだけ離してルーティングしてください。入力コ
ンデンサは VIN ピンのできるだけ近くに配置します。同様
に、入力コンデンサのグラウンドと出力コンデンサのグラウ
ンドもできるだけ近くに配置します。IC の発熱は主にサー
マルパッドから拡散していきます。そのため、サーマルパッ
ドを実装するランドをできるだけ広くしてください。また、
EMI 性能を高めるにはベタグラウンド層が有効です。放熱を
高めるために、少なくとも 5 個以上のビアをパッドのランド
内に設けてください。
16
FN6854.2
2011 年 3 月 24 日
ISL8033、ISL8033A
改訂履歴
この改訂履歴は参考情報として掲載するものであり、正確を期すように努めていますが、内容を保証するものではありませ
ん。最新のデータシートについてはインターシルのウェブサイトをご覧ください。
日付
レビジョン
2011/1/12
FN6854.2
変更点
全体：
新しいデータシート・テンプレートに変更。
1 ページ：
「関連ドキュメント」を追加。
5 ページ：
「注文情報」のテープ＆リールに関する Note を「テープ＆リールは製品型番の末尾に「-T」を付加し
てください。
」から新基準の「テープ＆リールは製品型番の末尾に「-T*」を付加してください。」に更
新。「*」はすべてのテープ＆リール・オプションに適用されます。
6 ページ：
仕様表の Min/Max 列の過熱に関する Note を「MIN パラメータと MAX パラメータは特記のない限り
+25 ℃で全数試験を行っています。温度リミットは特性評価によって得ており、製造時試験は行って
いません。」から新基準の「データシートのリミット値に対する整合性は、製造時テスト、特性評価、
設計のいずれか 1 つまたは複数によって保証されています。」に更新。
2010/10/12
FN6854.1
2 ページ、表 3 の ISL8033 の FSW を 1Hz から 1MHz に訂正。
2010/9/29
FN6854.0
初版
製品
インターシルは、高性能アナログ、ミクストシグナルおよびパワーマネジメント半導体の設計、製造で世界をリードする企
業です。インターシルの製品は、産業用機器、インフラ、パーソナル・コンピューティング、ハイエンド・コンシューマの
分野で特に急速な成長を遂げている市場向けに開発されています。製品ファミリの詳細は、www.intersil.com/product_tree/ を
ご覧ください。
*ISL8033、ISL8033A に関するアプリケーション情報、関連ドキュメント、関連部品は、www.intersil.com 内の ISL8033 と
ISL8033A のページを参照してください。
本データシートに関するご意見は www.intersil.com/askourstaff へお寄せください。
信頼性に関するデータは rel.intersil.com/reports/search.php を参照してください。
そのほかの製品については www.intersil.com/product_tree/ を参照してください。
インターシルは、www.intersil.com/design/quality/ に記載の品質保証のとおり、
ISO9000 品質システムに基づいて、製品の製造、組み立て、試験を行っています。
インターシルは、製品を販売するにあたって、製品情報のみを提供します。インターシルは、いかなる時点においても、予告なしに、回路設計、ソフ
トウェア、仕様を変更する権利を有します。製品を購入されるお客様は、必ず、データシートが最新であることをご確認くださいますようお願いいた
します。インターシルは正確かつ信頼に足る情報を提供できるよう努めていますが、その使用に関して、インターシルおよび関連子会社は責を負いま
せん。また、その使用に関して、第三者が所有する特許または他の知的所有権の非侵害を保証するものではありません。インターシルおよび関連子会
社が所有する特許の使用権を暗黙的または他の方法によって与えるものではありません。
インターシルの会社概要については www.intersil.com をご覧ください。
17
FN6854.2
2011 年 3 月 24 日
ISL8033、ISL8033A
パッケージ寸法図
L24.4x4D
24 LEAD QUAD FLAT NO-LEAD PLASTIC PACKAGE
Rev 2, 10/06
4.00
4X 2.5
A
20X 0.50
B
PIN 1
INDEX AREA
PIN #1 CORNER
(C 0 . 25)
24
19
1
18
4.00
2 . 50 ± 0 . 15
13
0.15
(4X)
12
7
0.10 M C A B
0 . 07
24X 0 . 23 +- 0
. 05 4
24X 0 . 4 ± 0 . 1
上面図
底面図
SEE DETAIL "X"
0.10 C
C
0 . 90 ± 0 . 1
BASE PLANE
( 3 . 8 TYP )
SEATING PLANE
0.08 C
側面図
(
2 . 50 )
( 20X 0 . 5 )
C
0 . 2 REF
5
( 24X 0 . 25 )
( 24X 0 . 6 )
0 . 00 MIN.
0 . 05 MAX.
"X" の詳細
推奨ランドパターンの例
NOTE：
1. 寸法の単位は mm です。
( ) 内の寸法は参考値です。
2. 寸法と公差は ASME Y14.5m-1994 に従っています。
3. 特記のない限り、公差は DECIMAL ±0.05 です。
4. 寸法 b は金属端子に適用され、端子先端から 0.15mm ～
0.30mm のポイントで計測した値です。
5. タイバー( 示されている場合 ) は非機能性です。
6. 1 ピンの識別子はオプションですが、表示されている
ゾーン内に配置されます。1 ピンの識別子はモールド
またはマーキングで示されます。
18
FN6854.2
2011 年 3 月 24 日