高効率の 3A 同期整流型降圧レギュレータ ISL85003、ISL85003A 特長 ISL85003 および ISL85003A は、ハイサイドおよびローサイ ド FET を内蔵した同期整流型降圧レギュレータです。4.5V ～ 18V の入力電圧範囲で動作し、3A の連続電流を高効率に 出力します。これらの全機能は省スペースな 3mmx4mm DFN パッケージで提供されます。 • 入力電圧範囲：4.5V ～ 18V ISL85003 は、インターシル独自の製造プロセスをベースに、 rDS(ON) がきわめて低い FET を用い、最適化された電流モー ド・コントローラを搭載して設計されました。ハイサイド N チャネル FET の rDS(ON) の設計値は 65mΩ で、ローサイド N チャネル FET の rDS(ON) 設計値は 45mΩ です。これらの 2 つ の FET を使用することで、非常に高効率な電力を負荷に供給 できます。 • 電流モード制御 - DCM/CCM ISL85003 は、DCM と CCM を自動的に切り替えを行い、DCM での負荷効率を向上できます。CCM のスイッチング周波数 は、内部的に 500kHz に設定されています。 • オープン・ドレイン PG ウィンドウ・コンパレータ 幅広いライン範囲、負荷範囲、および温度範囲にわたり、±1% の最大静的レギュレーションを提供します。外付け抵抗を使 用することで、出力は最低 0.8V までユーザー調整可能です。 EN を 0.6V より上に引き上げると、コントローラがイネーブ ルされます。レギュレータはプリバイアス出力をサポートし ています。 正または負の過電流リミット、出力および入力のアンダーボ ルテージおよび過電圧検出、過熱モニタリング回路による フォルト保護を提供します。 • 出力電圧：0.8V から ±1% で調整可能 • 最大効率：95% • アンダーボルテージ検出付きのブート・ダイオードを内蔵 - 内部または外付けの位相補償オプション - 500kHz のスイッチング周波数オプション - 最高 2MHz まで外部同期可能 (ISL85003) • ソフトスタート時間を調整可能 (ISL85003A) - 保護機能を内蔵 - 正および負の過電流保護 - 過電圧保護と熱保護 - 入力過電圧保護 • 小型の 12 Ld 3mmx4mm DFN ( デュアル・フラット・ ノーリード ) パッケージ アプリケーション • ネットワーク機器、通信機器 • 産業用機器 • 多機能プリンタ 関連文書 • ポイント・オブ・ロード・レギュレータ • AN1935, “ISL85003DEMO1Z, ISL85003ADEMO1Z Evaluation Board User Guide” • 標準的 12V レール電源 • AN1930, “ISL85003EVAL2Z, ISL85003AEVAL2Z Evaluation Board User Guide” • エンベデッド・コンピューティング • AN1965, “Effectively Using the Intersil Small Form Factor Power Management Evaluation Boards” L = 0.5V H = 1.20V POS EDGE 1 L = DE H = FPWM SYNC 2 PG OPEN DRAIN, ADD PULL-UP 3 EN EN THRESHOLD 1V, HYST 100mV +0.8V ±8mV 4 AGND FB R1 R2 301k 57.1k 5 C1 COMP 1% 1% 4.7pF 6 AGND OPTIONAL CAP NO CAP: tSS = 2ms For tSS>2ms, ADD CAP: C[nF] = 4.1 * tSS[ms]-1.6nF ISL85003 BOOT PG VDD VIN VIN 13 PGND PHASE PHASE 12 C3 0.1µF 11 C4 1µF 4.5 TO 18V 10 9 C5 10µF C6 10µF VIN GND 8 7 2 OPEN DRAIN, ADD PULL-UP 3 EN THRESHOLD 1V, HYST 100mV +0.8V ±8mV 4 AGND R2 R1 301k 57.1k 5 C1 1% 1% 4.7pF 6 PG +5V +5V MAX 3A L1 fSW = 500kHz 4.7µH C8 47µF C9,22µF VOUT U1 GND ISL85003A C2 SS 22nF 1 SYNC BOOT PG VDD EN VIN VIN FB COMP PHASE AGND PHASE PGND SYNC U1 13 tSS = 2ms, FIXED DEVICE MUST BE CONNECTED TO GND PLANE WITH 8 VIAs. 12 C3 0.1µF 11 C4 1µF +5V 4.5 TO 18V 10 9 C5 10µF C6 10µF VIN GND 8 +5V MAX 3A L1 7 fSW = 500kHz 4.7µH C8 47µF C9,22µF VOUT GND DEVICE MUST BE CONNECTED TO GND PLANE WITH 8 VIAs. +5V 図 1A. ISL85003 VIN 範囲は 4.5V ～ 18V、VOUT = 5V、 外部周波数同期による内部補償 図 1B. ISL85003A VIN 範囲は 4.5V ～ 18V、VOUT = 5V、 外部ソフトスタートによる内部補償 図 1. アプリケーション回路例 2016 年 1 月 15 日 FN7968.2 1 注意：本データシート記載のデバイスは静電気に対して敏感です。適切な取り扱いを行ってください。 1-888-INTERSIL or 1-888-468-3774 | Copyright Intersil Americas LLC 2014. All Rights Reserved Intersil、Intersil ロゴは Intersil Corporation または関連子会社が権利を保有しています。 そのほかの企業名や製品名などの商標はそれぞれの権利所有者に帰属します。 ISL85003、ISL85003A 目次 機能ブロック図 .......................................................................................................................................................................... 3 ピンの説明 ................................................................................................................................................................................. 4 注文情報 ..................................................................................................................................................................................... 5 絶対最大定格 .............................................................................................................................................................................. 6 温度情報 ..................................................................................................................................................................................... 6 推奨動作条件 .............................................................................................................................................................................. 6 電気的特性 ................................................................................................................................................................................. 6 代表的な性能曲線 ...................................................................................................................................................................... 8 詳細説明 ................................................................................................................................................................................... 15 動作の初期化 ............................................................................................................................................................................ 15 CCM 制御方式 ..................................................................................................................................................................... 15 軽負荷時の動作 ................................................................................................................................................................... 15 同期制御 .............................................................................................................................................................................. 16 イネーブル、ソフトスタート、ディスエーブル ................................................................................................................. 16 出力電圧の選択 ................................................................................................................................................................... 16 保護機能 ................................................................................................................................................................................... 16 スイッチング・レギュレータの過電流保護 ........................................................................................................................ 16 負電流保護 .......................................................................................................................................................................... 17 出力過電圧保護 ................................................................................................................................................................... 17 入力過電圧保護 ................................................................................................................................................................... 17 サーマル・プロテクション ................................................................................................................................................. 17 電力ディレーティング特性 ................................................................................................................................................. 17 アプリケーション・ガイドライン ........................................................................................................................................... 17 BOOT アンダーボルテージ検出 .......................................................................................................................................... 17 スイッチング・レギュレータの出力コンデンサの選択 ...................................................................................................... 17 出力インダクタの選択 ........................................................................................................................................................ 18 入力コンデンサの選択 ........................................................................................................................................................ 19 ループ補償の設計 ................................................................................................................................................................ 19 補償回路の設計目標 ................................................................................................................................................................. 20 高い DC ゲイン ................................................................................................................................................................... 20 レイアウトに関する考慮事項 .............................................................................................................................................. 21 改訂履歴 ................................................................................................................................................................................... 22 インターシルについて ............................................................................................................................................................. 22 パッケージ寸法図 .................................................................................................................................................................... 23 Submit Document Feedback 2 FN7968.2 2016 年 1 月 15 日 ISL85003、ISL85003A 機能ブロック図 1 SS (ISL85003A) SOFT-START CONTROL BOOT BOOT REFRESH SYNC (ISL85003) 1 12 VDD 11 PG 2 VIN LDO 1.5ms DELAY 10 VIN 9 FAULT MONITOR CSA CIRCUITS UNDERVOLTAGE LOCKOUT 0.8V 3 EN + SLOPE COMP REFERENCE + POR + FB - 4 PHASE 8 EA GATE DRIVE 600k PHASE 7 PGND 30pF 5 13 COMP OSCILLATOR DCM GND DETECT DETECTOR ZERO CROSS DETECTOR AGND NEGATIVE CURRENT LIMIT 6 図 2. ブロック図 Submit Document Feedback 3 FN7968.2 2016 年 1 月 15 日 ISL85003、ISL85003A ピン配置 ISL85003A (12 LD 3X4 DFN) TOP VIEW ISL85003 (12 ld 3X4 DFN) TOP VIEW SYNC 1 12 BOOT SS 1 12 BOOT PG 2 11 VDD PG 2 11 VDD EN 3 10 VIN EN 3 PGND 9 VIN 5 8 6 7 FB 4 COMP AGND 13 10 VIN PGND 9 VIN 5 8 PHASE 6 7 PHASE FB 4 PHASE COMP PHASE AGND 13 ピンの説明 ピン番号 ピン名称 説明 1 (ISL85003) SYNC 同期およびモード選択入力です。VDD に接続すると、CCM モードが選択されます。AGND に接続すると、DCM モードが選択されます。外付けの信号発生器に接続すると、立ち上がりエッジをトリガとして同期できます。 VDD には 1MΩ の内部プルアップ抵抗が接続されており、SYNC がフロート状態のときにロジック状態が不定に なるのを防ぎます。 1 (ISL85003A) SS ソフトスタート入力です。このピンは、プログラム可能なソフトスタートを提供します。チップがイネーブルさ れているとき、レギュレートされた 4µA のプルアップ電流源が、SS からグラウンドの間に接続されたコンデン サを充電します。コンバータの出力電圧は、このピンの電圧上昇に従います。外付けコンデンサを使用しない場 合、デフォルトのソフトスタートは 2ms です。 2 PG パワーグッド・オープン・ドレイン出力です。10kΩ ～ 100kΩ のプルアップ抵抗を PG と VDD の間または PG と 5.5V 以下の電圧間に接続します。スイッチング・レギュレータの出力電圧がレギュレーション・スレッショルド ( 通常はレギュレーション出力電圧の 85%) に達した 1ms 後に、PG は High に遷移します。 3 EN イネーブル入力です。このピンをグラウンドに引き下げると、レギュレータはオフに維持されます。このピンの 電圧が 0.6V より高くなると、製品がイネーブルされます。 4 FB 帰還入力です。同期整流型降圧レギュレータは、電流モード制御ループを採用しています。FB は、電圧ループ誤 差アンプへの負入力です。出力電圧は、FB に接続された外付け抵抗分圧回路によって設定されます。出力電圧は、 電源レール ( コンバータの損失分を引いた値 ) と 0.8V のリファレンスの間の任意の値に設定できます。 5 COMP 位相補償端子です。このピンは、誤差アンプの出力に接続され、ループの補償に使用されます。内部補償でほと んどのアプリケーションに対応できます。COMP を AGND に接続すると、内部補償が選択されます。COMP と FB の間に補償ネットワークを接続すると、外部補償が使用されます。 6 AGND AGND 端子です。製品内のコア・アナログ制御回路のリターン・パスを提供します。AGND を基板のグラウンド 層に接続します。AGND と PGND は、製品内で内部的に接続されています。AGND と PGND を異なる電圧に接 続した状態で製品を動作させないでください。 7、8 PHASE スイッチ出力ノードです。これは製品のメイン出力です。外付け出力インダクタに接続します。 9、10 VIN 電圧源の入力です。製品の主電源入力になります。適切な電圧源に接続します。デカップリングのため、VIN から PGND の間で製品の近くにセラミック・コンデンサを 1 つ接続します ( 標準 10µF)。 11 VDD 低ドロップアウト・リニア・レギュレータのデカップリング・ピンです。VDD は、内部的に生成された 5V の電 源電圧で、VIN から得られます。VDD は、すべての内部コア・アナログ制御ブロックおよびドライバに電力を供 給するために使用されます。1µF コンデンサ 1 個を VDD と基板グラウンド層の間に接続します。VIN が 4.5V ～ 5.5V の場合、効率を向上させるため、VDD を VIN に直接接続します。 12 BOOT ブートストラップ入力。ハイサイド・パワー MOSFET ゲート・ドライバ用のフロート状態のブートストラップ 供給ピン。0.1µF コンデンサを BOOT と PHASE の間に接続します。 13 (EPAD) PGND パワー・グラウンド端子。パッケージの放熱を行い、ローサイド出力 MOSFET のソースに接続されます。PGND は、できるだけ多くのビアを使用して基板のグラウンド層に接続します。AGND と PGND は、製品内で内部的に 接続されています。AGND と PGND を異なる電圧に接続した状態で製品を動作させないでください。 Submit Document Feedback 4 FN7968.2 2016 年 1 月 15 日 ISL85003、ISL85003A 注文情報 製品型番 (Note 1、2、3) 製品マーキング 温度範囲 ( ℃ ) オプション 周波数 (kHz) パッケージ (RoHS 準拠 ) パッケージの 外形図 ISL85003FRZ 003F -40 to +125 SYNC 500 12 Ld DFN L12.3x4 ISL85003AFRZ 003A -40 to +125 SOFT-START 500 12 Ld DFN L12.3x4 ISL85003EVAL2Z 評価用ボード ISL85003AEVAL2Z 評価用ボード ISL85003DEMO1Z デモ評価用ボード ISL85003ADEMO1Z デモ評価用ボード NOTE： 1. テープ＆リールは、6k ユニットは「-T」、1k ユニットは「-TK」、250 ユニットは「-T7A」を末尾にそれぞれ付加してください。リール の詳細仕様については、TB347 を参照してください。 2. インターシルのこれらの鉛フリー・プラスチック・パッケージ製品には、専用の鉛フリー素材セット、モールド材料 / ダイ・アタッチ素 材を使用するとともに、錫 100% の梨地メッキとアニーリングを実施しています (RoHS 指令に準拠するとともに SnPb ハンダ付け作業 と鉛フリー・ハンダ付け作業とも互換性のある e3 端子仕上げ )。インターシル鉛フリー製品は、鉛フリー・ピークリフロー温度で MSL 分類に対応し、IPC/JEDEC J STD-020 の鉛フリー要件と同等か上回るものです。 3. 吸湿性レベル (MSL) については、ISL85003, ISL85003A の製品情報ページを参照してください。MSL の詳細については、テクニカル・ ブリーフ TB363 を参照してください。 4. ISL85003 は、周波数同期入力を備えています。ISL85003A は、プログラム可能なソフトスタートを持つバージョンの製品です。 表 1. 部品選択 ( 図 1A および 1B を参照 ) NOTE：VIN = 12V、IOUT = 3A。部品選択表は、内部補償モードを使用した典型的アプリケーションへの推奨例です。200µF より大きな出力 容量を要するアプリケーションでは、ループ応答帯域幅を約 40kHz に保つよう R1 を調整する必要があります。詳細については、19 ページ の「ループ補償の設計」を参照してください。 表 2. 製品ファミリーの主な違い 製品型番 内部または 外付けの位相補償 外部周波数同期 プログラム可能な ソフトスタート スイッチング周波数 ISL85003 ○ ○ × 300kHz から 2MHz ISL85003A ○ × ○ 500kHz Submit Document Feedback 5 FN7968.2 2016 年 1 月 15 日 ISL85003、ISL85003A 絶対最大定格 温度情報 VIN、EN ～ AGND および PGND . . . . . . . . . . . . . . . . . . -0.3V ～ +24V PHASE ～ AGND および PGND . . . . . . . . . . . . . . . -0.7V ～ +24V (DC) PHASE ～ AGND および PGND . . . . . . . . . . . . . . . -2V ～ +24V (40ns) FB ～ AGND および PGND . . . . . . . . . . . . . . . . . . . . . . . . -0.3V ～ +7V BOOT ～ PHASE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -0.3V ～ +7V VDD、COMP、SYNC、PG ～ AGND および PGND . . -0.3V ～ +7V 0A におけるジャンクション温度範囲. . . . . . . . . . . . . -55 ℃～ +150 ℃ ESD 定格 人体モデル (JESD22-A114E に従ってテスト済み ) . . . . . . . . . 2.5kV マシン・モデル (JESD22-A115-A に従ってテスト済み ) . . . . 150V 帯電デバイスモデル (JESD22-A115-A に従ってテスト済み ) . 1kV 熱抵抗 θJA ( ℃ /W) θJC ( ℃ /W) DFN パッケージ (Note 5、6). . . . . . . . . . . 49 5 最大保存温度範囲 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -65 ℃～ +150 ℃ ジャンクション温度範囲 . . . . . . . . . . . . . . . . . . . . . . . -40 ℃～ +125 ℃ 鉛フリー・リフロープロファイル . . . . . . . . . . . . . . . . . . . TB379 参照 推奨動作条件 VIN 電源電圧範囲 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4.5V ～ 18V 負荷電流範囲 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 0A ～ 3A 注意：過度に長い時間にわたって最大定格点または最大定格点付近で動作させないでください。そのような動作条件を課すと製品の信頼性 に影響が及ぶ恐れがあるとともに、保証の対象とはならない可能性があります。 NOTE： 5. θJA は、デバイスを放熱効率の高い「ダイレクト・アタッチ」機能対応の試験基板に実装し、自由大気中で測定した値です。詳細はテク ニカル・ブリーフを参照してください。 6. θJC の測定における「ケース温度」位置は、パッケージ下面のエキスポーズド金属パッドの中心です。 電気的特性 特記のない限り、すべてのパラメータ・リミットは TJ = -40 ℃～ +125 ℃の推奨動作条件にわたり、VIN = 12V で規定されて います。代表値は TA = +25 ℃に対する値です。太字のリミット値は動作ジャンクション温度範囲である -40 ℃～ +125 ℃に対して適用され ます。 Submit Document Feedback 6 FN7968.2 2016 年 1 月 15 日 ISL85003、ISL85003A 電気的特性 特記のない限り、すべてのパラメータ・リミットは TJ = -40 ℃～ +125 ℃の推奨動作条件にわたり、VIN = 12V で規定されて います。代表値は TA = +25 ℃に対する値です。太字のリミット値は動作ジャンクション温度範囲である -40 ℃～ +125 ℃に対して適用され ます。 ( 続き ) NOTE： 7. データシートのリミット値に対する整合性は、製造時テスト、特性評価、設計のいずれか 1 つまたは複数によって保証されています。 8. リミット値に対する整合性は、特性評価と設計によって保証されています。 Submit Document Feedback 7 FN7968.2 2016 年 1 月 15 日 ISL85003、ISL85003A 代表的な性能曲線 図 1A の回路。特記のない限り、VIN = 12V、VOUT = 5V、IOUT = 3A、TJ = -40 ℃～ +125 ℃。 代表値は TA = +25 ℃における値です。 90 90 EFFICIENCY (%) 100 EFFICIENCY (%) 100 80 3.3VOUT 2.5VOUT 70 1VOUT 1.8VOUT 60 80 1.5VOUT 1.8VOUT 1.2VOUT 2.5VOUT 70 3.3VOUT 1VOUT 60 1.5VOUT 50 50 1.2VOUT 40 0 0.1 1.0 40 10 0 0.3 0.6 0.9 OUTPUT LOAD (A) 100 3.3VOUT 3.0 90 5VOUT 70 1.2VOUT 1.5VOUT 1VOUT 60 EFFICIENCY (%) EFFICIENCY (%) 2.7 100 90 1.8VOUT 50 40 2.4 図 4. 効率 vs 負荷、5VIN CCM 図 3. 効率 vs 負荷、5VIN DCM 80 1.2 1.5 1.8 2.1 OUTPUT LOAD (A) 1.8VOUT 70 1.2VOUT 3.3VOUT 1.5VOUT 2.5VOUT 1VOUT 60 50 5VOUT 2.5VOUT 0 80 0.1 1.0 OUTPUT LOAD (A) 40 10 0 0.3 0.6 0.9 1.2 1.5 1.8 2.1 2.4 2.7 3.0 OUTPUT LOAD (A) 図 5. 効率 vs 負荷、12VIN DCM 図 6. 効率 vs 負荷、12VIN CCM 100 100 1.8VOUT 90 2.5VOUT EFFICIENCY (%) EFFICIENCY (%) 90 3.3VOUT 80 1.5VOUT 70 5VOUT 60 80 1.5VOUT 3.3VOUT 70 1.8VOUT 1.2VOUT 2.5VOUT 60 1.2VOUT 50 50 1VOUT 1VOUT 40 0 0.1 1.0 OUTPUT LOAD (A) 図 7. 効率 vs 負荷、18VIN DCM Submit Document Feedback 8 10 40 0 5VOUT 0.3 0.6 0.9 1.2 1.5 1.8 2.1 2.4 2.7 3.0 OUTPUT LOAD (A) 図 8. 効率 vs 負荷、18VIN CCM FN7968.2 2016 年 1 月 15 日 ISL85003、ISL85003A 代表的な性能曲線 図 1A の回路。特記のない限り、VIN = 12V、VOUT = 5V、IOUT = 3A、TJ = -40 ℃～ +125 ℃。 代表値は TA = +25 ℃における値です。( 続き ) 1.006 1.204 5 VIN DCM 5 VIN CCM 12 VIN DCM 12 VIN CCM 1.002 1.202 OUTPUT VOLTAGE (V) OUTPUT VOLTAGE (V) 1.004 5 VIN DCM 5 VIN CCM 12 VIN DCM 12 VIN CCM 18VIN DCM 18 VIN CCM 1.000 0.998 0.996 1.200 1.198 1.196 1.194 0.994 0 0.3 0.6 0.9 1.2 1.5 1.8 2.1 2.4 2.7 1.192 3.0 0 0.3 0.6 0.9 OUTPUT LOAD (A) 1.500 2.1 2.4 2.7 3.0 1.496 5VIN DCM 5VIN CCM 12VIN DCM 12VIN CCM 18VIN DCM 18VIN CCM 1.798 OUTPUT VOLTAGE (V) OUTPUT VOLTAGE (V) 1.8 1.800 5VIN DCM 5VIN CCM 12VIN DCM 12VIN CCM 18VIN DCM 18VIN CCM 1.498 1.494 1.492 1.796 1.794 1.792 1.790 1.490 1.788 1.488 0 0.3 0.6 0.9 1.2 1.5 1.8 2.1 2.4 2.7 3.0 0 0.3 0.6 0.9 1.2 1.5 1.8 2.1 2.4 2.7 3.0 OUTPUT LOAD (A) OUTPUT LOAD (A) 図 11. VOUT レギュレーション vs 負荷、1.5V 図 12. VOUT レギュレーション vs 負荷、1.8V 3.330 2.486 5VIN DCM 5VIN CCM 12VIN DCM 12VIN CCM 18VIN DCM 18 VIN CCM 2.482 5VIN DCM 5VIN CCM 3.328 OUTPUT VOLTAGE (V) 2.484 OUTPUT VOLTAGE (V) 1.5 図 10. VOUT レギュレーション vs 負荷、1.2V 図 9. VOUT レギュレーション vs 負荷、1V 2.480 2.478 12VIN DCM 12VIN CCM 18VIN DCM 18VIN CCM 3.326 3.324 3.322 3.320 2.476 2.474 1.2 OUTPUT LOAD (A) 0 0.3 0.6 0.9 1.2 1.5 1.8 2.1 OUTPUT LOAD (A) 2.4 図 13. VOUT レギュレーション vs 負荷、2.5V Submit Document Feedback 9 2.7 3.0 3.318 0.0 0.3 0.6 0.9 1.2 1.5 1.8 2.1 OUTPUT LOAD (A) 2.4 2.7 3.0 図 14. VOUT レギュレーション vs 負荷、3.3V FN7968.2 2016 年 1 月 15 日 ISL85003、ISL85003A 代表的な性能曲線 図 1A の回路。特記のない限り、VIN = 12V、VOUT = 5V、IOUT = 3A、TJ = -40 ℃～ +125 ℃。 代表値は TA = +25 ℃における値です。( 続き ) 4.989 7VIN DCM 7VIN CCM OUTPUT VOLTAGE (V) 4.986 PHASE 10V/DIV 12VIN DCM 12VIN CCM 18VIN DCM 18VIN CCM 4.983 VOUT 5V/DIV 4.980 4.977 VEN 10V/DIV 4.974 4.971 0 0.3 0.6 0.9 1.2 1.5 1.8 2.1 2.4 2.7 3.0 PG 5V/DIV OUTPUT LOAD (A) 1ms/DIV 図 15. VOUT レギュレーション vs 負荷 5V 図 16. 無負荷時のスタートアップ VEN (DCM) PHASE 10V/DIV PHASE 10V/DIV VOUT 5V/DIV VOUT 5V/DIV VEN 10V/DIV VEN 10V/DIV PG 5V/DIV PG 5V/DIV 1ms/DIV 50ms/DIV 図 17. 無負荷時のスタートアップ VEN (CCM) 図 18. 無負荷時のシャットダウン VEN (DCM) PHASE 10V/DIV PHASE 10V/DIV VOUT 5V/DIV VOUT 5V/DIV VEN 10V/DIV VEN 10V/DIV PG 5V/DIV PG 5V/DIV 50ms/DIV 図 19. 無負荷時のシャットダウン VEN (CCM) Submit Document Feedback 10 1ms/DIV 図 20. 3A 負荷時のスタートアップ VEN FN7968.2 2016 年 1 月 15 日 ISL85003、ISL85003A 代表的な性能曲線 図 1A の回路。特記のない限り、VIN = 12V、VOUT = 5V、IOUT = 3A、TJ = -40 ℃～ +125 ℃。 代表値は TA = +25 ℃における値です。( 続き ) PHASE 10V/DIV VOUT 5V/DIV VIN 10V/DIV VOUT 5V/DIV IL 2A/DIV VEN 10V/DIV PG 5V/DIV PG 5V/DIV 50ms/DIV 1ms/DIV 図 21. 3A 負荷時のシャットダウン VEN 図 22. 無負荷時のスタートアップ VIN (CCM) VIN 10V/DIV VIN 10V/DIV VOUT 5V/DIV VOUT 5V/DIV IL 2A/DIV IL 2A/DIV PG 5V/DIV PG 5V/DIV 100ms/DIV 1ms/DIV 図 23. 無負荷時のシャットダウン VIN (CCM) 図 24. 無負荷時のスタートアップ VIN (DCM) VIN 10V/DIV VOUT 5V/DIV VIN 10V/DIV VOUT 5V/DIV IL 2A/DIV IL 2A/DIV PG 5V/DIV PG 5V/DIV 100ms/DIV 1ms/DIV 図 25. 無負荷時のシャットダウン VIN (DCM) 図 26. 3A 負荷時のスタートアップ VIN Submit Document Feedback 11 FN7968.2 2016 年 1 月 15 日 ISL85003、ISL85003A 代表的な性能曲線 図 1A の回路。特記のない限り、VIN = 12V、VOUT = 5V、IOUT = 3A、TJ = -40 ℃～ +125 ℃。 代表値は TA = +25 ℃における値です。( 続き ) VIN 10V/DIV PHASE 5V/DIV VOUT 5V/DIV IL 2A/DIV PG 5V/DIV 1ms/DIV 20ns/DIV 図 27. 3A 負荷時のシャットダウン VIN 図 28. 無負荷時のジッタ (CCM) PHASE 5V/DIV PHASE 5V/DIV VOUT 10mV/DIV IL 2A/DIV 20ns/DIV 500ns/DIV 図 29. フル負荷 3A 時のジッタ (CCM) 図 30. 無負荷時の定常状態 (CCM) PHASE 5V/DIV PHASE 5V/DIV VOUT 10mV/DIV VOUT 20mV/DIV IL 0.2A/DIV IL 2A/DIV 50µs/DIV 500ns/DIV 図 31. 無負荷時の定常状態 (DCM) 図 32. 3A 負荷時の定常状態 (DCM) Submit Document Feedback 12 FN7968.2 2016 年 1 月 15 日 ISL85003、ISL85003A 代表的な性能曲線 図 1A の回路。特記のない限り、VIN = 12V、VOUT = 5V、IOUT = 3A、TJ = -40 ℃～ +125 ℃。 代表値は TA = +25 ℃における値です。( 続き ) IL 2A/DIV IL 2A/DIV VOUT RIPPLE 100mV/DIV VOUT RIPPLE 50mV/DIV 100µs/DIV 100µs/DIV 図 33. 負荷変動 (CCM) 図 34. 負荷変動 (DCM) PHASE 10V/DIV VOUT 5V/DIV VOUT 2V/DIV IL 2A/DIV IOUT 2A/DIV PG 5V/DIV PG 5V/DIV 100µs/DIV 1ms/DIV 図 35. 出力短絡 図 36. 過電流保護 PHASE 10V/DIV PHASE 10V/DIV VOUT RIPPLE 20mV/DIV VOUT RIPPLE 50mV/DIV IL 1A/DIV IL 1A/DIV 5µs/DIV 10µs/DIV 図 37. DCM から CCM への遷移 図 38. CCM から DCM への遷移 Submit Document Feedback 13 FN7968.2 2016 年 1 月 15 日 ISL85003、ISL85003A 代表的な性能曲線 図 1A の回路。特記のない限り、VIN = 12V、VOUT = 5V、IOUT = 3A、TJ = -40 ℃～ +125 ℃。 代表値は TA = +25 ℃における値です。( 続き ) PHASE 10V/DIV VOUT 2V/DIV +165°C VOUT 2V/DIV IL 2A/DIV PG 2V/DIV PG 5V/DIV 1µs/DIV 20ms/DIV 図 39. 過電圧保護 図 40. 過熱保護 Submit Document Feedback 14 FN7968.2 2016 年 1 月 15 日 ISL85003、ISL85003A 詳細説明 ISL85003 と ISL85003A は、同期整流型降圧コントローラと 1 対の内蔵スイッチング MOSFET を組み合わせたものです。 降圧コントローラは、内蔵しているハイサイドおよびローサ イド N チャネル MOSFET を駆動し、最大 3A の負荷電流を供 給します。この降圧レギュレータは、レギュレートされてい ない +4.5V ～ +18V の DC ソース ( バッテリなど ) で動作しま す。内蔵の 5V LDO 電圧レギュレータは、コントローラをバ イアスするために使用されます。コンバータの出力電圧は外 付けの抵抗分圧回路を使用してプログラムされ、最低 0.8V の レギュレートされた電圧を生成します。これらの機能により、 レギュレータは幅広いアプリケーションに適しています。 コントローラは電流モード・ループを使用するため、ループ 補償が簡素化され、幅広い入出力電圧範囲において固定周波 数動作が可能になります。内部帰還ループ補償オプションを 使用すると、回路設計がさらに簡単になります。レギュレー タのデフォルトのスイッチング周波数は 500kHz ですが、 ISL85003 では 300kHz ～ 2MHz に同期できます。 この降圧レギュレータは、ロスレス電流リミット方式を備え ています。出力ステージの電流は、温度補償された、内部パ ワー MOSFET のドレイン・ソース間電圧から得られます。 電流リミット・スレッショルドは、内部的に 5A に設定され ます。 PWM 動作は、発振器からのクロックによって初期化されま す。サイクル開始時にハイサイド MOSFET がターンオンし、 MOSFET 内の電流が増加し始めます。電流アンプ (CSA) 信号 と傾き補償の和が電流ループの制御リファレンスに達する と、PWM コンパレータは、ハイサイド MOSFET をターンオ フしてローサイド MOSFET をターンオンするように、信号を ロジックに与えます。ローサイド MOSFET はサイクルの終わ りまでオンのままです。CCM ( 連続導通モード ) 動作中の典 型的な動作波形を図 41 に示します。点線は、補償ランプと電 流検出アンプ出力の和を表します。 VEAMP VCSA DUTY CYCLE IL VOUT 図 41. CCM 動作波形 軽負荷時の動作 動作の初期化 動作を開始するには、EN を High に引き上げます。入力電圧 が 4.2V 未満の場合、パワーオン・リセット回路が動作を停 止させます。パワーオン・リセット要件が満たされると、2ms のランプで (ISL85003 の場合 ) もしくは SS と AGND の間に 接続されたコンデンサの値によって設定されるレートで (ISL85003A の場合 )、コントローラはソフトスタートします。 CCM 制御方式 高速負荷応答とパルスごとの電流リミットを実現するため、 本レギュレータは電流モード・パルス幅変調制御方式を採用 しています。電流ループは、発振器、PWM コンパレータ、 電流検出回路、傾き補償回路によって構成されています。電 流検出回路のゲインは通常 200mV/A で、傾き補償は 1.1V/T です。電流ループのリファレンスは、FB ピンの帰還信号を 内蔵の 0.8V リファレンスと比較する誤差アンプ (EA) の出力 によって提供されます。このように、誤差アンプによって出 力電圧がレギュレートされ、電流ループのリファレンスが制 御されます。 ISL85003 は、レギュレーションのため、ローサイド MOSFET の電流と、FB ノードの電圧の両方をモニタリングします。 SYNC ピンを Low に引き下げると、ISL85003 は、軽負荷時 にローサイド MOSFET をダイオード・エミュレーション・ モード (DEM) で動作させることで、不連続動作に入ります。 このモードでは、インダクタに逆電流が流れなくなるため、 ハイサイド MOSFET が次のサイクルにスイッチングされる 前に、出力がレギュレーション電圧まで自然に低下します。 CCM 動作から DCM 動作への遷移を図 42 に示します。CCM モードでは、境界は次の式 1 で設定されます。 V OUT ( 1 – D ) I OUT = ----------------------------------2Lf s ( 式 1) ここで、D = デューティ・サイクル、fSW = スイッチング周 波数、L = インダクタ値、IOUT = 出力負荷電流、VOUT = 出 力電圧です。 この誤差アンプは、電圧誤差信号を電圧出力に変換するオペ アンプです。電圧ループは、ほとんどのアプリケーションに 対応可能な 30pF および 600kΩ の RC ネットワークで内部的 に補償されます。 Submit Document Feedback 15 FN7968.2 2016 年 1 月 15 日 ISL85003、ISL85003A CCM DCM CLOCK IL LOAD CURRENT 0 VOUT NOMINAL 図 42. DCM モード動作波形 同期制御 ISL85003 は、SYNC ピンに外部信号を与えることによって、 300kHz ～ 2MHz に同期できます。SYNC の立ち上がりエッジ によって、PHASE パルスの立ち上がりエッジがトリガされま す。SYNC パルスのオン時間は必ず 100ns より長くします。同 期周波数は最高 2MHz まで可能ですが、ISL85003 は、正常に レギュレートするために最短 140ns のオン時間を要する電流 モード・レギュレータです。例として、12VIN と 1VOUT で は、最高推奨同期周波数は約 600kHz になります。 R1 ⋅ 0.8V R2 = ---------------------------------V OUT – 0.8V 目標とする出力電圧が 0.8V の場合、R2 は未設定のままにし ます。モジュレータ補償の低周波数ポールを設定するため に、R1 は設定する必要があります。 VOUT R1 + - イネーブル、ソフトスタート、ディスエーブル EA VIN が立ち上がり POR トリップ・ポイント ( 公称値 4.2V) を 超えると、本製品は動作を開始します。EN ピンが外部的に Low に維持されている場合は、EN ピンが開放されるまで動 作は開始されません。EN ピンの電圧が 0.6V を超えると、LDO がパワーアップし、ソフトスタート制御が開始します。デ フォルトのソフトスタート時間は 2ms です。 ISL85003A では、SS ピンをフロートさせると、デフォルト が 2ms の内部ソフトスタート時間が選択されます。このソフ トスタート時間は、SS と AGND の間に外付けコンデンサを 接続することで延長できます。このコンデンサは、3.5µA の 電流源によって充電されます。ソフトスタート・コンデンサ の充電は、SS ピンの電圧が 2.0V のクランプ・レベルに達す るまで続けられます。ただし、SS ピンの電圧が約 0.9V にな ると、出力電圧はレギュレーション値に達します。このコン デンサと内部の 3.5µA 電流源により、式 2 に従って、コン バータのソフトスタート・インターバル (tSS) が設定されま す。 C SS [ nF ] = 4.1 ⋅ t SS [ mS ] – 1.6nF ( 式 2) 出力電圧の選択 レギュレータの出力電圧は、内部リファレンス電圧に対して 相対的なフィードバックを調整する外付けの抵抗分圧回路 でプログラムされます。調整された電圧は、誤差アンプの反 転入力に戻されます ( 図 43 参照 )。 出力電圧設定抵抗 R2 は、R1 に設定された値および目標とす るレギュレータ出力電圧 (VOUT) に依存します ( 式 2 参照 )。 R1 の値により、帰還ループのゲインが決まります。 詳細については、19 ページの「ループ補償の設計」を参照 してください。帰還抵抗の値は、通常 10kΩ ～ 400kΩ です。 Submit Document Feedback 16 ( 式 3) R2 0.8V REFERENCE 図 43. 外付けの抵抗分圧回路 保護機能 この製品では、チップ上のすべてのパワー・デバイスの電流 を制限します。過電流リミットは 2 つの出力スイッチング MOSFET のほか、VDD に供給する LDO リニア・レギュレー タにも適用されます。スイッチング・レギュレータの入力と 出力の過電圧保護回路により、堅牢な保護が提供されます。 スイッチング・レギュレータの過電流保護 オン時間中、内部ハイサイド・スイッチング MOSFET を流 れる電流がモニタリングされます。この電流は定格 5A の過 電流リミットと比較されます。測定した電流値が過電流リ ミットの基準レベルを超えている場合、ハイサイド MOSFET は即座にオフになり、次のスイッチング・サイクルまでオン になりません。オフ時間中、ローサイド・スイッチング MOSFET を流れる電流がサンプリングされます。ローサイド MOSFET の電流がローサイド・サイクルの最後に 6A を超え た場合、ハイサイド MOSFET は次のサイクルをスキップし、 スイッチングを再開するまでにインダクタ電流が安全なレ ベルまで減衰できるようにします。 出力過負荷状態が解消されると、出力電圧は内部の SS レー トでレギュレーション状態まで上昇します。 FN7968.2 2016 年 1 月 15 日 ISL85003、ISL85003A 負電流保護 3.0 出力過電圧保護 3.3V 1.8V 2.0 2.5V 1.5 5V 1.0 0.5 出力過電圧保護は、出力電圧が設定電圧の 115% を超えると トリガされます。この状態では、出力がレギュレーション範 囲内に戻るまでハイサイドおよびローサイド MOSFET はト ライステートになります。出力がレギュレーションに戻る と、コントローラは内部 SS 制御の下で再始動します。 入力過電圧保護 入力過電圧保護システムは、入力電圧が 20V を超えるとス イッチング・レギュレータの動作を停止します。ハイサイド およびローサイド MOSFET はトライステートになり、入力 電圧が通常に戻るとコンバータは内部 SS 制御の下で再始動 します。 サーマル・プロテクション サーマル・プロテクションは最高ダイ温度を制限するため、 レギュレータ内の合計電力損失も制限されます。チップ上の センサがジャンクション温度をモニタリングします。ジャン クション温度 (TJ) が +165 ℃を超えると、信号がフォルト・ モニタリング回路に送信され、スイッチング・レギュレータ および LDO がシャットダウンされます。 製品のジャンクション温度が 10 ℃下がると、スイッチング・ レギュレータが再度ターンオンしソフトスタートします。ス イッチング・レギュレータは、連続的な熱過負荷状態中、ヒ カップモード動作をします。連続動作をさせる場合、+125 ℃ のジャンクション温度定格を超えないようにしてください。 電力ディレーティング特性 VIN = 12V, ZERO LFM 0 50 60 70 80 90 100 110 120 130 TEMPERATURE (°C) 図 44. ディレーティング曲線 vs 温度 アプリケーション・ガイドライン BOOT アンダーボルテージ検出 ハイサイド FET の内部ドライバには、BOOT アンダーボル テージ (UV) 検出回路が備わっています。BOOT と PHASE 間 の電圧差が 2.5V 未満になると、UV 検出回路はローサイド MOSFET を 300ns の間オンにし、ブートストラップ・コンデ ンサを再充電します。 ISL85003 は内部ブートストラップ・ダイオードを搭載して いますが、外付けの電源電圧およびブートストラップ・ ショットキー・ダイオードを使用して効率を向上できます。 外付けダイオードの電源は、固定の外部 5V 電源、もしくは スイッチング・レギュレータの出力 (5V の場合 ) から供給で きます。このブートストラップ・ダイオードには、BAT54 な どの低価格タイプを使用できます。 PHASE BOOT C4 0.1µF ISL85003 ISL85003A BAT54 レギュレータが最高ジャンクション温度を超えないように、 何らかの熱解析が必要です。温度上昇は式 4 で表されます。 5VOUT または 5V SOURCE ( 式 4) T RISE = ( PD ) ( θ JA ) 図 45. 外付けブートストラップ・ダイオード ここで、PD はレギュレータの電力損失、θJA はダイの接続部 から周囲温度への熱抵抗です。ジャンクション温度 (TJ) は、 式 5 で求められます。 ( 式 5) T J = ( T A + T RISE ) ここで、TA は周囲温度です。DFN パッケージでは θJA は 49 ( ℃ /W) です。 温度設計を行うとき、実際のジャンクション温度は絶対最高 ジャンクション温度の +125 ℃を上回ってはなりません。 T Submit Document Feedback 1V 2.5 OUTPUT CURRENT (V) 過電流と同様に、負電流保護は、ローサイド MOSFET を流れ る電流をモニタリングすることで実現されます (3 ページの 「機能ブロック図」を参照 )。インダクタ電流が -2.2A に達する と、同期整流器がターンオフします。これにより、レギュ レータが出力をアクティブに引き下げる能力を制限し、ハイ サイド電流検出アンプの範囲外になる可能性のある大きな 逆電流が流れるのを防ぎます。 17 スイッチング・レギュレータの出力コンデンサの選択 インダクタ電流をフィルタリングし、負荷変動電流を供給す るには、出力コンデンサが必要です。フィルタリング要件は、 スイッチング周波数、リップル電流、必要な出力リップルの 関数です。負荷変動要件は、スルーレート (di/dt)、変動負荷電 流の大きさの関数です。これらの要件を満たすには、通常、 コンデンサの種類の選び方と注意深いレイアウトの両方が必 要です。 高周波数セラミック・コンデンサは、最初にトランジェント を供給し、バルク・コンデンサで検出される電流負荷レート を遅くします。バルクフィルタ・コンデンサの値は、通常、 実際のコンデンサ容量よりも、ESR ( 等価直列抵抗 ) と電圧定 格要件によって決まります。 FN7968.2 2016 年 1 月 15 日 ISL85003、ISL85003A 2 L out • I tran ΔV SAG = -------------------------------------------------C out • ( V in – V out ) 2 L out • I tran ΔV HUMP = -------------------------------C out • V out DVHUMP VOUT ( 式 9) ここで、Itran = 出力負荷電流の変動、Cout = 合計出力容量です。 DVESR 一般的なコンバータ設計では、過渡応答は出力コンデンサ・ バンクの ESR によって決まります。通常、出力容量の決定に 関わる主要要素は、ESR と ESL です。出力コンデンサの数は、 コンデンサの ESR と ESL を負荷変動ステップおよび電圧リ ミット (ΔVo) に関連付ける式である式 10 で決まります。 DVSAG DVESL IOUT ESL • I tran ----------------------------- + ESR • I tran dt Number of Caps = -------------------------------------------------------------------ΔV o Itran 高周波数デカップリング・コンデンサは、負荷のパワー・ピ ンに物理的にできる限り近い場所に配置しなければなりま せん。回路基板配線にインダクタンスを追加しないよう注意 してください。これらの低インダクタンス部品の有用性が損 なわれる可能性があります。特定のデカップリング要件につ いては、負荷のメーカにお問い合わせください。 最終的には、ワーストケース負荷条件を示す負荷変動中の出 力電圧波形の形状により、出力コンデンサの数と種類が決定 します。この負荷変動がコンバータに適用されると、最初 は、負荷に必要なほとんどのエネルギーが出力コンデンサか ら供給されます。これは、インダクタ電流が負荷に要求され る出力電流レベルに立ち上がるための時間が限られている ためです。この現象により、出力電圧が一時的に低下しま す。トランジェントのエッジにおいて、各コンデンサの ESL ( 等価直列インダクタンス ) によりスパイクが生じ、ESR に よる既存の電圧低下に加わります。 コンデンサの ESR と ESL による最初のスパイクの後、出力電 圧は低下します。この低下は、出力の容量の直接の結果です。 同じ出力負荷が除去される間、インダクタに蓄積されている エネルギーが出力コンデンサにダンプされます。エネルギー がダンプされると、一時的に出力電圧が上昇します。この電 圧上昇は、電圧低下と同様、出力の総容量に起因します。負 荷変動に対する典型的な応答を図 46 に示します。 異なるタイプの電圧変動の振幅は、式 6、7、8、9 を使用し て推定できます。 ΔV ESR = ESR • I tran ( 式 6) dI tran ΔV ESL = ESL • --------------dt ( 式 7) 18 ( 式 10) ΔVSAG または ΔVHUMP が出力電圧リミットに対して大きす ぎる場合、容量も大きくする必要があります。その場合、出 力インダクタンスと出力容量のトレードオフが必要なこと があります。 図 46. 標準的な負荷応答 Submit Document Feedback ( 式 8) コンデンサの ESL は上式で重要なパラメータとなっていま すが、仕様には記載されていません。実用上、特定のコンデ ンサについてインピーダンス vs 周波数の曲線が与えられれ ば、式 11 を使用して推定できます。 1 ESL = ---------------------------------------2 C ( 2 • π • f res ) ( 式 11) ここで、fres は、インピーダンスが最も低くなる共振周波数 です。 コンデンサの ESL は、電流変化が激しい負荷に電力を供給す る回路を設計するときに問題になります。 出力インダクタの選択 出力インダクタは、出力電圧リップル要件を満たし、負荷変 動に対するコンバータの応答時間を最短にするために選択 します。インダクタの値によってコンバータのリップル電流 が決まり、出力リップル電圧はリップル電流の関数です。 リップル電圧および電流は、次の式 12、13 によって概算で きます。 ( V IN – V OUT ) V OUT ΔI = ------------------------------------ • ---------------V IN Fs • L ( 式 12) ΔVOUT = ΔI x ESR ( 式 13) インダクタンス値を大きくすると、リップル電流は減少し リップル電圧も低下します。ただし、インダクタンス値が大 きくなると、コンバータの負荷変動への応答時間が短くなり ます。さらに、リップル電流は電流モード制御の重要なサイ ンです。そのため、最適な性能を実現するため、インダクタ 電流リップルを最大出力電流の約 30% または約 1A に設定し ます。 FN7968.2 2016 年 1 月 15 日 ISL85003、ISL85003A コンバータの負荷変動応答を制限するパラメータの 1 つは、 インダクタ電流を変更するのに必要な時間です。十分に高速 な制御ループ設計がなされている場合、レギュレータは、負 荷変動に応答して 0% または 100% いずれかのデューティ・ サイクルを提供します。応答時間は、インダクタ電流の値を 初期値から過渡電流レベルにするのに必要な時間です。この 時間中、インダクタ電流と過渡電流レベルの差は、出力コン デンサによって供給する必要があります。応答時間を最小限 にすることで、必要な出力容量も最小限ですみます。 負荷変動への応答時間は、負荷の適用と除去で異なります。 式 14 と式 15 で、負荷変動の適用と除去における推定応答時 間が求められます。 ( 式 14) L x ITRAN ( 式 15) VOUT ここで、ITRAN は負荷変動電流ステップ、tRISE は負荷適用 時の応答時間、tFALL は負荷除去時の応答時間です。ワース トケースの応答時間は、負荷の適用時または除去時のいずれ かになる可能性があります。ワーストケースの応答時間につ いては、両方の式で最小出力レベルと最大出力レベルを確認 してください。 入力コンデンサの選択 複数の入力バイパス・コンデンサを組み合わせて、入力電圧 リップルを制御します。高周波デカップリング用にセラミッ ク・コンデンサを使用し、スイッチング MOSFET のターン オンごとに必要な電流を供給するのにバルク・コンデンサを 使用します。セラミック・コンデンサは MOSFET の VIN ピ ン ( スイッチング MOSFET のドレイン ) と PGND に物理的に 近い場所に配置します。 バルク入力コンデンサで重要なパラメータは、電圧定格と RMS 電流定格です。動作の信頼性を確保するため、電圧定 格と電流定格がそれぞれ回路に必要な最大入力電圧と最大 RMS 電流を上回っているバルク・コンデンサを選択してく ださい。電圧定格は最大入力電圧の少なくとも 1.25 倍必要で あり、確実な電圧定格のガイドラインは 1.5 倍です。ほとん どの場合、降圧レギュレータの入力コンデンサの RMS 電流 定格要件は DC 負荷電流の約 1/2 です。 ^ iin + tFALL = L x ITRAN VIN - VOUT COMP が GND に接続されていないとき、COMP ピンは外部 ループ補償用に有効になります。 -10 ℃未満もしくは +85 ℃を 超えるような極端な温度のアプリケーションでは、外部補償 モードを使用する必要があります。レギュレータは、定周波 数ピーク電流モード制御アーキテクチャを使用して、高速 ループ負荷応答を実現します。ハイサイド MOSFET と並列に 接続された高精度な電流センス・アンプを使用して、ピーク 電流制御信号と過電流保護を行います。ピーク電流は一定な ため、インダクタを状態変数とみなす必要はなく、系は一次 系になります。電圧モード制御でループの安定をさせるよ り、電流モード制御にて、タイプ II 補償回路を設計する方が はるかに簡単です。ピーク電流モード制御には、本来、入力 電圧フィード・フォワード機能が備わっているため、良好な ライン・レギュレーションが得られます。同期整流型降圧レ ギュレータの小信号モデルを図 47 に示します。 ^ VIN VIN d^ ILd^ 1:D I RMS ( MAX ) = ( 式 16) スルーホール設計では、特に -25 ℃未満の温度では、複数の 電解コンデンサが必要な場合もあります。電解コンデンサの ESR は、室温の場合の 10 倍に上昇することがあり、入力ラ イン変動が発生することがあります。その場合、X7R セラ ミック・コンデンサなどの、温度安定性に優れたコンデンサ を使用する必要があります。表面実装設計では、固形タンタ ル・コンデンサを使用できますが、コンデンサのサージ電流 定格について注意を払う必要があります。信頼性の高いメー カからは、サージ電流についてテスト済みのコンデンサ・シ リーズも提供されています。 Submit Document Feedback 19 LP vo^ RLP RT Rc Ro Co Ti (S) d^ K Fm + Tv(S) He(S) ^ Vcomp -Av(S) 図 47. 同期整流型降圧レギュレータの小信号モード C7 Vo R6 R1 C3 V FB R2 V REF C6 - VCOMP + 図 48. タイプ II 補償回路 レギュレータに必要な最大 RMS 電流は、式 16 でより近い値 を概算できます。 V IN – V OUT V OUT 2 V OUT 2 1 -------------- • I OUT + ------ • ----------------------------- • -------------- V IN V IN 12 L • f s ( MAX ) ^ iL + GAIN (VLOOP (S(fi)) tRISE = ループ補償の設計 図 48 はタイプ II 補償回路を示しており、その伝達関数を式 17 に示します。 S S 1 + ------------ 1 + ------------- ω cz2 ω cz1 v̂ comp 1 A v ( S ) = ----------------- = -------------------------------------- --------------------------------------------------------------( C6 + C7 ) ⋅ R1 S S v̂ o S 1 + ------------- 1 + ------------- ω ω cp1 ( 式 17) cp2 ここで、 C6 + C7 1 1 ω cz1 = --------------- , ω cz2 = ---------------, ω cp1 = -----------------------, ω cp2 ≈ 350kHz R6 C6 C7 R6 C6 R1 C3 FN7968.2 2016 年 1 月 15 日 ISL85003、ISL85003A 補償回路の設計目標 高い DC ゲイン ループ帯域幅 (fc) は約 50kHz またはスイッチング周波数の 1/10 を選択 ゲイン・マージン：>10dB 位相マージン：>40° C3 = 68pF を使用します。C3 によって、前述の推定値よりも ループ帯域幅が増加することがある点に注意してください。 図 49 に電圧ループ・ゲインのシミュレーション結果を示し ます。ループ帯域幅は 42kHz、位相マージンは 54°、ゲイン・ マージンは 17dB が得られています。位相マージンをもっと 大きくすることが必要な場合があります。そのときは、R6 を小さくするか、C3 を 20% ～ 30% だけ大きくすれば、位相 マージンを大きくできます。 補償回路の設計手順は次のとおりです。 60 クロスオーバー周波数 (fc) におけるループ・ゲインはユニ ティ・ゲインです。そのため、補償回路の抵抗 R6 は式 18 で 求められます。 Co はレギュレータで検出される実際の容量で、セラミック 高周波数デカップリング・コンデンサとバルク出力コンデン サを含むことがあります。セラミックは、誘電率、電圧スト レス、温度に応じて約 40% のディレーティングを必要とし ます。補償回路のコンデンサ C6 は、式 19 と式 20 で求めら れます。 Vo Co Ro Co C 6 = --------------- = ------------------10R 6 10I o R 6 40 20 GAIN (db) ( 式 18) R 6 = 2πf c C o R t R 1 ≈ f c ⋅ C o R 1 BANDWIDTH OF CLOSE LOOP 0 -20 -40 -60 1.E+00 1.E+01 1.E+02 1.E+03 1.E+04 1.E+05 1.E+06 FREQUENCY (kHz) ( 式 19) 120 PHASE MARGIN CLOSED LOOP Rc Co 1 C 7 = max [--------------,----------------] 10R 6 πf s R 6 80 オプションのゼロを追加することで、位相マージンを向上で きます。 ωCZ2 は R1 と C3 によるゼロです。 補償回路のゼロである ωCZ2 を 1/2fc ～ fc の間に配置します。 1 C 3 = -------------------2πf c R 2 ( 式 21) 内部補償モードについては、R6 は 600kΩ に等しく、C6 は 30pF です。式 18 を整理して、R1 について解きます。 例：VIN = 12V、VO = 5V、IO = 3A、fSW = 500kHz、R1 = 51kΩ、 R2 = 9.7kΩ、Co = 2x47µF/3mΩ 6.3V セラミック ( ディレーティ ングして約 60µF)、L = 4.7µH、fc = 50kHz のとき、補償回路 の抵抗 R6 は次のようになります。 R 6 = 50k ⋅ 60μF ⋅ 51kΩ = 153kΩ ( 式 22) 5V ⋅ 60 μF C 6 = ------------------------------------------ = 65pF 10 ⋅ 3A ⋅ 153kΩ ( 式 23) PHASE (deg) ( 式 20) 40 0 -40 -80 -120 1.E+00 1.E+01 1.E+02 1.E+03 1.E+04 1.E+05 1.E+06 FREQUENCY (kHz) 図 49. ループ・ゲインのシミュレーション結果 1 1.5mΩ ⋅ 60μF C 7 = max [--------------------------------------, ----------------------------------------------------] = (0.06pF, 4.2pF) 10 ⋅ 153kΩ π ⋅ 500kHz ⋅ 153kΩ ( 式 24) R6、C6、C7 として、最も近い標準値を使用します。VCOMP と GND の間に約 3pF の寄生容量が存在するため、C7 の実装 は必須ではありません。R6 = 150kΩ、C6 = 62pF を使用し、C7 は開放とします。 1 C 3 = --------------------------------------------- = 62pF 2π50kHz ⋅ 51kΩ Submit Document Feedback 20 ( 式 25) FN7968.2 2016 年 1 月 15 日 ISL85003、ISL85003A レイアウトに関する考慮事項 VIN 高周波数スイッチング・コンバータの設計では、レイアウト がきわめて重要です。パワー・デバイスが 500kHz で効率的 にスイッチングを行う場合、デバイス間の電流遷移によっ て、パターン・インピーダンスと寄生回路素子で電圧スパイ クが発生します。こうした電圧スパイクは、効率の低下、回 路へのノイズ放出、デバイスへの過電圧ストレスにつながる 場合があります。部品のレイアウトとプリント基板の設計を 慎重に行えば、このような電圧スパイクを最小限に抑えられ ます。 例として、ハイサイド MOSFET のターンオフ遷移について 検討してみます。ターンオフ前の MOSFET には、負荷電流 がフルに流れています。ターンオフ中、電流は MOSFET を 流れなくなり、内部のボディ・ダイオードにピックアップさ れます。切り替えられた電流パスに寄生インダクタンスがあ る場合、スイッチング期間中に大規模な電圧スパイクが発生 します。慎重な部品選択、重要な部品の正確なレイアウト、 短くて幅広のトレースの採用によって、電圧スパイクの規模 を最小限に抑えられます。 スイッチング・レギュレータには、2 組の重要な部品があり ます。最も重要なのは、大量のエネルギーのスイッチングを 行うことで大量のノイズを生じる傾向があるスイッチング 部品です。次に重要なのは、高感度のノードに接続したり、 重要なバイパス電流や信号カップリングを供給する小信号 部品です。 多層式のプリント基板を推奨します。図 50 は、コンバータ における重要な部品の接続を示しています。コンデンサ CIN と COUT は、それぞれ複数のコンデンサで構成される場合も あります。1 つの内層 ( 通常はプリント基板の中間層 ) をグラ ウンド層として割り当て、重要な部品すべてをビア経由でこ の層にグラウンド接続してください。また、別の内層を電源 層として割り当て、この層をそれぞれ共通の電圧レベルを持 つ小さなアイランドに分割してください。PHASE 端子から 出力インダクタまでは短く接続します。電源層は、入力電源 ノードと出力電源ノードをサポートする必要があります。 フェーズ・ノードには、最上部と最下部の回路層の銅ベタパ ターンを使用してください。小信号配線には、残りのプリン ト回路層を使用してください。 VIN CIN ISL85003 ISL85003A L VOUT1 LOAD PHASE COUT1 PGND COMP C6 C7 R6 R1 FB PGND PAD R2 C3 KEY ISLAND ON CIRCUIT AND/OR POWER PLANE LAYER VIA CONNECTION TO GROUND PLANE 図 50. プリント回路基板の電源層とアイランド 重要な小信号部品には、バイパス・コンデンサ、帰還部品、 補償部品がすべて含まれます。 補償部品は FB ピンと COMP ピ ンの近くに配置してください。帰還抵抗は、FB ピンのできる だけ近くに配置し、ビアでグラウンド層に直接接続します。 内蔵の LDO や MOSFET から生じた熱を放散させるため、グ ラウンド・パッドは、少なくとも 5 つのビアを介して内部グ ラウンド層に接続する必要があります。このようにすると、 製品から熱を逃がせるほか、パッドを低インピーダンス・パ ス経由でグラウンド層に接続できます。 まず、スイッチング部品をレギュレータの近くに配置する必 要があります。入力コンデンサ CIN とパワー・スイッチを互 いに近づけて、両者間の接続の長さを最小限に抑えてくださ い。セラミック入力コンデンサとバルク入力コンデンサは、 ハイサイド MOSFET のドレインのできるだけ近くに配置し ます。 Submit Document Feedback 21 FN7968.2 2016 年 1 月 15 日 ISL85003、ISL85003A 改訂履歴 この改訂履歴は参考情報として掲載するものであり、正確を期すように努めていますが、内容を保証するものではありませ ん。最新のデータシートは、インターシルのウェブサイトでご確認ください。 日付 レビジョン 変更点 2016 年 1 月 15 日 FN7968.2 1 ページに「関連文書」を追加。 4 ページの VIN 範囲を「3V ～ 5.5V」から「4.5V ～ 5.5V」に変更し、VDD ピンの説明を変更。 注文情報の一覧表で、Note 1 にすべてのテープ＆リールのオプションを記載するように変更。 5 ページに表 2 を追加。 パッケージ寸法図 L12.3x4 を最新版に変更。変更内容は以下のとおり。 Note 5 でタイバーを変更 変更前：タイバー ( 示されている場合 ) は非機能性です。 変更後：タイバー ( 示されている場合 ) は非機能性のため、4 辺 ( または端 ) いずれにも配置でき ます。 2014 年 7 月 17 日 FN7968.1 15 ページの「詳細説明」で、4.5A を 5A に変更。 16 ページの「スイッチング・レギュレータの過電流保護」で、4.5A を 5A に変更。 18 ページ式 12 で、「dI=/(Fs*L)*Vout/Vin」を「dI=(Vin-Vout)/(Fs*L)*Vout/Vin」に変更。 19 ページの「入力コンデンサの選択」で、RESR を ESR に変更。 17 ページの「負電流保護」で、-2.5A を -2.2A に変更。 1 ページ、4 ページの「ピン配置」、5 ページの「注文情報」で、パッケージ情報の 4x3 を 3x4 に変 更。23 ページの「パッケージ寸法図」を差し替え。 5 ページの「注文情報」で、新たに入手可能になった評価ボードを追加。 2014 年 3 月 21 日 FN7968.0 初版 インターシルについて インターシルは、革新的なパワーマネジメントと高精度アナログ・ソリューションのプロバイダとして世界をリードしてい ます。インターシルの製品は、産業用機器 / インフラ、モバイル・コンピューティング、ハイエンド・コンシューマの分野で 特に規模の大きな市場向けに開発されています。 最新のデータシート、アプリケーションノート、関連ドキュメント、関連製品については、www.intersil.com の各製品情報ペー ジを参照してください。 本データシートに対するご意見は www.intersil.com/ask にお寄せください。 信頼性に関するデータも www.intersil.com/support に掲載されています。 そのほかの製品については www.intersil.com/product_tree/ を参照してください。 インターシルは、www.intersil.com/design/quality/ に記載の品質保証のとおり、 ISO9000 品質システムに基づいて、製品の製造、組み立て、試験を行っています。 インターシルは、製品を販売するにあたって、製品情報のみを提供します。インターシルは、いかなる時点においても、予告なしに、回路設計、ソフ トウェア、仕様を変更する権利を有します。製品を購入されるお客様は、必ず、データシートが最新であることをご確認くださいますようお願いいた します。インターシルは正確かつ信頼に足る情報を提供できるよう努めていますが、その使用に関して、インターシルおよび関連子会社は責を負いま せん。また、その使用に関して、第三者が所有する特許または他の知的所有権の非侵害を保証するものではありません。インターシルおよび関連子会 社が所有する特許の使用権を暗黙的または他の方法によって与えるものではありません。 インターシルの会社概要については www.intersil.com をご覧ください。 Submit Document Feedback 22 FN7968.2 2016 年 1 月 15 日 ISL85003、ISL85003A パッケージ寸法図 L12.4x3 12 LEAD DUAL FLAT NO-LEAD PLASTIC PACKAGE Rev 2, 7/10 3.00 6 PIN #1 INDEX AREA SEE DETAIL "X" A B 6 PIN 1 INDEX AREA 1 12 4.00 3.30 ±0.10 2X 2.50 6 7 (4X) 0.10 10X 0.50 12X 0.25 ±0.05 0.10 M C A B 上面図 0.90 MAX 1.70 ±0.10 4 12X 0.40 ± 0.05 C 側面図 底面図 (12X 0.60) ( 12 X 0.25) ( 3.30 ) ( 2.50) (10x 0.50) 0.10 C C 0 . 203 REF SEATING PLANE (1.70) 0 . 00 MIN. 0 . 05 MAX. ( 2.80 ) 推奨ランドパターンの例 0.08 C "X" の詳細 NOTE: 1. 寸法の単位は mm です。 ( ) 内の寸法は参考値です。 2. 寸法と公差は AMSE Y14.5m-1994 に従っています。 3. 特記のない限り、公差は DECIMAL± 0.05 です。 4. 寸法は金属端子に適用され、端子先端から 0.15mm ～ 0.30mm の ポイントで計測した値です。 5. タイバー( 示されている場合 ) は非機能性のため、 4 辺 ( または端 ) いずれにも配置できます。 6. 1 ピンの識別子はオプションですが、表示されているゾーン内に 配置されます。1 ピンの識別子はモールドまたはマーキングで 示されます。 7. Submit Document Feedback 23 JEDEC MO-229 を参照してください。 FN7968.2 2016 年 1 月 15 日