日本語

ISL8022
特長
ISL8022 は、チャネルごとに最大で 2A/1.7A の連続出力電流を
供給可能な高効率のデュアル同期整流降圧型 DC/DC レギュ
レータです。入力 RMS 電流と EMI を抑えるために、2 系統
のチャネルは 180° 異なる位相で動作します。入力電圧範囲は
2.8V ～ 5.5V で、シングルセルの Li イオンバッテリ、3 セル
の NiMH バッテリ、または 5V レギュレート電源が使えます。
電流モード制御アーキテクチャの採用により、高周波でもき
わめて低いデューティサイクルで動作し、高速負荷変動応答
と優れたループ安定性を実現しています。
ISL8022 は 2.25MHz
のスイッチング周波数で動作し、小型で低コストのインダク
タやコンデンサを使用できます。両方のチャネルともに 0.6V
を下限とする低電圧出力に最適化されています。
• 最高効率 97％、低待機時電流 (40μA) の 2A/1.7A デュアル
出力同期整流降圧型レギュレータ
ISL8022 は、ユーザーが選択可能な 2 つの動作モード ( 強制
PWM モードと PFM/PWM モード ) を備えています。強制
PWM モードの動作ではノイズや RF 干渉を低減し、PFM モー
ドの動作では軽負荷時のスイッチング損失を抑えて高効率
を実現します。PFM 動作モードの場合、両方のチャネルの
合計待機時電流はわずか 40μA なので、軽負荷時の効率を高
めてバッテリ動作時間を最大限に伸ばせます。
• 鉛フリー (RoHS 準拠 )
• 180° 異なる位相スイッチング
• プリバイアス出力対応のスタートアップ
• 強制 PWM モードまたは PFM モードを選択可能
• 最高 8MHz まで外部同期可能
• 負極性電流検出 / 保護
• 超低ドロップアウトで最大 100％のデューティサイクル
• 電流モード補償回路内蔵
• ピーク電流リミットとヒカップモードによる短絡/過熱保護
アプリケーション
• DC/DC POL モジュール
• マイクロコントローラ / マイクロプロセッサ、FPGA や
DSP の電源
ISL8022 は、パワーアップ時に両方の出力をモニタする 1ms
のパワーグッド (PG) を備えています。また、シャットダウ
ン時に動作する出力コンデンサの放電回路も内蔵していま
す。そのほか、デジタル制御のソフトスタート機能、パワー
シーケンスを実現するイネーブル機能、過電流保護機能、
サーマル・シャットダウン機能を備えています。ISL8022 は
4mm×3mm サイズで最大高さ 1mm の 12 リード DFN パッケー
ジで供給されます。コンバータ回路は 1.8cm2 未満のサイズ
で構成可能です。
• ルータや交換機用のプラグイン DC/DC モジュール
• 計測機器
• リチウムイオン・バッテリで動作するモバイル機器
• バーコード・リーダー
関連ドキュメント
• アプリケーションノート AN1554、
「ISL8022EVAL1Z Dual
2A/1.7A Low Quiescent Current 2.25MHz High Efficiency
Synchronous Buck Regulator」
「ISL8022EVAL2Z Dual
• アプリケーションノート AN1587、
2A/1.7A Low Quiescent Current 2.25MHz High Efficiency
Synchronous Buck Regulator」
100
EFFICIENCY (%)
90
80
2.5VOUT1PFM
2.5VOUT1PWM
3.3VOUT2PFM
70
60
50
40
3.3VOUT2 PWM
0.0
0.2
0.4
2.25MHz 5VIN AT +25°C
0.6
0.8
1.0
1.2
1.4
1.6
1.8
2.0
OUTPUT LOAD (A)
図 1. 特性曲線
2011 年 4 月 25 日
FN7650.2
1
注意：本データシート記載のデバイスは静電気に対して敏感です。適切な取り扱いを行ってください。
Copyright Intersil Americas Inc. 2012. All Rights Reserved
Intersil、Intersil ロゴは Intersil Corporation または関連子会社が権利を保有しています。
そのほかの企業名や製品名などの商標はそれぞれの権利所有者に帰属します。
ISL28127, ISL28227
2A/1.7A デュアル出力、低待機時電流、2.25MHz 動作、高効率
同期整流降圧型レギュレータ
ISL8022
アプリケーション回路例
L1
1 .2 µ H
OUTPUT1
2 .5 V /2 A
LX1
C2
22µF
PGND
IN P U T 2 .8 V T O 5 .5 V
R2
316k
FB1
V IN
R3
100k
EN1
C1
2 x 10µF
C3
10pF
IS L 8 0 2 2
L2
1 .2 µ H
EN2
OUTPUT2
1 .8 V /1 .7 A
LX2
PG
PGND
C4
22µF
SYNC
R5
200k
C5
10pF
FB2
R6
100k
図 2. アプリケーション回路例 - 独立したデュアル出力
表 1. 部品定数
VOUT
0.8V
1.2V
1.5V
1.8V
2.5V
3.3V
C1
2x10µF
2x10µF
2x10µF
2x10µF
2x10µF
2x10µF
C2 (or C4)
22µF
22µF
22µF
22µF
22µF
22µF
C3 (or C5)
10pF
10pF
10pF
10pF
10pF
10pF
L1 (or L2)
1.0~2.2µH
1.0~2.2µH
1.0~2.2µH
1.5~3.3µH
1.5~3.3µH
1.5~4.7µH
R2 (or R5)
33k
100k
150k
200k
316k
450k
R3 (or R6)
100k
100k
100k
100k
100k
100k
表 1 に、コンバータ・システム全体の安定動作に必要な出力
コンデンサの最小容量値を、それぞれの出力電圧に対応させ
て示しています。より高速の負荷変動応答要件を満たすに
は、出力コンデンサの容量値を増やす必要があります。
2
FN7650.2
2011 年 4 月 25 日
ISL8022
ブロック図
EN1
SS
OoFft
TS TSAtaRrt
T
VCC SHUTDO W N
27pF
2 5 0k
B A N D G A P 0 .6 V
+
SH U TD O W N
V IN 1
P W M /P F M
L O G IC
CO NTROLLER
P R O T E C T IO N
D R IV E R
+
COMP
EAMP
3pF
SLO PE
COMP
0 .2 V
+
CSA1
SCP
+
+
OCP
1 .25 V
+
S K IP
+
V IN
PGND
+
FB1
1 .6 k
LX1
0 .2 6 5 V
O S C IL L A T O R
0 .5 4 6 V
1M
N E G A T IV E
C U R R E N T L IM IT
PG
1m s
DELAY
Z E R O-C R O S S
S E N S IN G
SYNC
THERM AL
SHUT DOW N
SHUTDOW N
VCC
SHUTDOW N
27pF
250k
SO
So
F ft
TS TSAta
R rt
T
SH U TD O W N
V IN 2
B A N D G A P 0 .6 V
+
EN2
+
COMP
EAMP
P W M /P F M
L O G IC
CO NTROLLER
P R O T E C T IO N
D R IV E R
3pF
LX2
PGND
SLOPE
COMP
+
+
CSA2
FB2
0 .2 V
1 .6 k
+
SCP
+
+
OCP
+
S K IP
1 .1 V
0.2 6 5 V
0 .5 4 6 V
N E G A T IV E
C U R R E N T L IM IT
Z E R O-C R O S S
S E N S IN G
3
FN7650.2
2011 年 4 月 25 日
ISL8022
ピン配置
注文情報
PART NUMBER
PART
TEMP.
(Notes 1, 2, 3) MARKING RANGE (°C)
ISL8022IRZ
8022
-40 to +85
PACKAGE
(Pb-Free)
ISL8022
(12 LD DFN)
TOP VIEW
PKG.
DWG. #
12 Ld 4x3 DFN L12.4x3
ISL8022EVAL1Z Evaluation Board
FB1
1
12 FB2
ISL8022EVAL2Z Evaluation Board
EN1
2
11 EN2
PG
3
Note：
10 SYNC
PAD
1. テープ＆リールは製品型番の末尾に「T」を付加してください。
リールの詳細仕様についてはテクニカル・ブリーフ「Tape and
Reel Specification for Integrated Circuit (TB347)」を参照してくだ
さい。
VIN1
4
9
VIN2
LX1
5
8
LX2
PGND1
6
7
PGND2
2. これら鉛フリーのプラスチック・パッケージ製品には、専用の
鉛フリー素材、モールド素材、ダイ・アタッチ素材を採用する
とともに、端子には亜鉛 100％の梨地メッキとアニーリングを
実施しています (RoHS 指令に準拠するとともに SnPb ハンダ付
け作業と鉛フリーハンダ付け作業とも互換性のある e3 端子仕
上げ )。インターシルの鉛フリー製品は鉛フリー・ピークリフ
ロー温度で MSL 分類に対応し、この仕様は IPC/JEDEC J STD020 の鉛フリー要件と同等か上回るものです。
3. 湿度感受性レベル (MSL) については ISL8022 のデバイス情報
ページを参照してください。MSL の詳細についてはテクニカ
ル・ブリーフ「Guidelines for Handling and Processing Moisture
Sensitive Surface Mount Devices (TB363)」を参照してください。
ピンの説明
ピン番号
名称
説明
1
FB1
チャネル 1 レギュレータの帰還ネットワーク入力です。FB1 はトランスコンダクタンス誤差アンプの負入力 ( 反
転入力 ) に内部で接続されています。レギュレータの出力電圧は FB1 に接続した抵抗分圧回路によって設定しま
す。分圧比を適切に選択すれば、電源レール ( コンバータ損失を引いた電圧 ) を上限とし、0.6V を下限とする範
囲で、出力電圧を任意の電圧に設定可能です。一般的なアプリケーションでは内蔵の補償回路のままで問題あり
ません。FB1 ピンは、チャネル 1 のレギュレータ出力電圧をモニタする目的で、レギュレータのパワーグッド回
路とアンダーボルテージ保護回路によっても参照されます。
2
EN1
チャネル 1 のイネーブルピンです。High を与えると出力 VOUT1 が有効になります。Low を与えると VOUT1 を
シャットダウンし出力コンデンサを放電します。開放のまま使用しないでください。
3
PG
1ms タイマの出力です。パワーアップまたは EN_HI のとき、PG ピンには VOUT1 電圧と VOUT2 電圧の状態を示
すパワーグッド信号が 1ms だけ遅延して出力されます。1MΩ のプルアップ抵抗が内蔵されています。
4
VIN1
チャネル 1 の電源入力です。PGND1 との間に 10μF のセラミック・コンデンサを接続してください。
チャネル 1 のスイッチング・ノードです。VOUT1 の出力インダクタの一方の端子に接続してください。
5
LX1
6
PGND1
パワーステージ 1 用の電源グラウンドです。
7
PGND2
パワーステージ 2 とシステムグラウンド用の電源グラウンドです。
8
LX2
チャネル 2 のスイッチング・ノードです。VOUT2 の出力インダクタの一方の端子に接続してください。
9
VIN2
チャネル 2 の電源入力であり、ロジックバイアスを供給します。VIN2 が VIN1 以上になることを確認してくださ
い。PGND2 との間に 10μF のセラミック・コンデンサを接続してください。
10
SYNC
モード選択ピンです。PFM モードにする場合は SYNC ピンにロジック High レベルを与えるか入力電圧 VIN を接
続し、強制 PWM モードにする場合はロジック Low レベルを与えるかグラウンドを接続します。同期を行うには
SYNC ピンに外部クロックを与えます。立ち下がりエッジトリガです。開放のまま使用しないでください。
11
EN2
チャネル 2 のイネーブルピンです。High を与えると出力 VOUT2 が有効になります。Low を与えると VOUT2 を
シャットダウンし出力コンデンサを放電します。開放のまま使用しないでください。
12
FB2
チャネル 2 レギュレータの帰還ネットワーク入力です。FB2 はトランスコンダクタンス誤差アンプの負入力 ( 反
転入力 ) に内部で接続されています。レギュレータの出力電圧は FB2 に接続した抵抗分圧回路によって設定しま
す。分圧比を適切に選択すれば、電源レール ( コンバータ損失を引いた電圧 ) を上限とし、0.6V を下限とする範
囲で、出力電圧を任意の電圧に設定可能です。一般的なアプリケーションでは内蔵の補償回路のままで問題あり
ません。FB2 ピンは、チャネル 2 のレギュレータ出力電圧をモニタする目的で、レギュレータのパワーグッド回
路とアンダーボルテージ保護回路によっても参照されます。
-
EXPOSED 適切な電気的特性を得るために、エキスポーズド・パッドは SGND に接続してください。また、放熱性能を最大
PAD
限に高めるために、パッドを実装するランドにはできるだけ多くのサーマルビアを設けてください。
4
FN7650.2
2011 年 4 月 25 日
ISL8022
絶対最大定格 (GND 基準 )
温度情報
電源電圧 (VIN) . . . . . . . . . . . . . . . . -0.3V ～ 6V (DC) または 7V (20ms)
EN1、EN2、PG、SYNC . . . . . . . . . . . . . . . . . . . . . -0.3V ～ VIN + 0.3V
LX1、LX2 . . . . . . . . . . . . . . . . . .-1.5V (100ns)/-0.3V (DC) ～ 6.5V (DC)
または 7V (20ms)
FB1、FB2. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .-0.3V ～ 2.7V
ESD 定格
人体モデル . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3kV
機械モデル . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .250V
デバイス帯電モデル (JESD22-C101E に従ってテスト済み ) . . . . 2k
ラッチアップ定格
(JESD-78B; Class 2, Level A に従ってテスト済み ) . . . . . . . . 100mA
熱抵抗 ( 代表値 )
θJA ( ℃ /W) θJC ( ℃ /W)
4×3 DFN パッケージ (Note 4、5) . . . . . . . . . . 41
3
ジャンクション温度範囲. . . . . . . . . . . . . . . . . . . . . . . .-55 ℃～ +150 ℃
保存温度範囲 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .-65 ℃～ +150 ℃
鉛フリー・リフロープロファイル. . . . . . . . . . . . 以下の URL を参照
http://www.intersil.com/pbfree/Pb-FreeReflow.asp
推奨動作条件
VIN 電源電圧範囲 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2.8V ～ 5.5V
チャネル 1 の負荷電流範囲. . . . . . . . . . . . . . . . . . . . . . . . . . . . 0A ～ 2A
チャネル 2 の負荷電流範囲. . . . . . . . . . . . . . . . . . . . . . . . . . .0A ～ 1.7A
周囲温度範囲 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .-40 ℃～ +85 ℃
注意： 過度に長い時間にわたって最大定格点または最大定格付近で動作させないでください。そのような動作条件を課すと製品の信頼性に
影響が及ぶ恐れがあるとともに、保証の対象とはならない可能性があります。
Note：
4. θJA はデバイスを放熱効率の高い「ダイレクト・アタッチ」機能対応の試験基板に実装し、自由大気中で測定した値です。詳細はテクニ
カル・ブリーフ「Thermal Characterization of Packaged Semiconductor Devices (TB379)」を参照してください。
5. θJC の測定における「ケース温度」位置は、パッケージ下面のエキスポーズド金属パッドの中心です。
電気的特性 特記のない限り、すべてのパラメータは以下の推奨動作条件で規定しています。
TA = -40 ℃～ +85 ℃、VIN = 2.8V ～ 5.5V、EN1 = EN2 = VIN、SYNC = 0V、L = 1.2μH、C1 = 2×10μF、C2 = C4 = 22μF、IOUT1 = 0A ～
2A、IOUT2 = 0A ～ 1.7A。代表値は TA = +25 ℃、VIN = 3.6V における値です。太字のリミット値は動作温度範囲- 40 ℃から +85 ℃に
対して適用されます。
PARAMETER
SYMBOL
TEST CONDITIONS
MIN
(Note 6)
TYP
MAX
(Note 6)
UNITS
2.5
2.8
V
INPUT SUPPLY
VIN Undervoltage Lock-out Threshold
VUVLO
Rising
Falling
Quiescent Supply Current
IVIN
ShutDown Supply Current
ISD
2.0
SYNC = VIN, EN1 = EN2 = VIN, no switches
switching
2.4
V
40
55
µA
SYNC = GND, EN1 = EN2 = VIN,
FS = 2.25MHz, no load at the output
0.86
1
mA
VIN = 5.5V, EN1 = EN2 = GND
6.5
12
µA
0.6
0.610
V
OUTPUT REGULATION
FB1, FB2 Regulation Voltage
VFB_
FB1, FB2 Bias Current
IFB_
Output Voltage Accuracy
Line Regulation
0.590
VFB = 0.55V
0.1
µA
SYNC = VIN, Io = 0A to 2A
±1.5
%
SYNC = GND, Io = 0A to 2A
±1
%
VIN = VO + 0.5V to 5.5V (minimal 2.8V)
0.2
%/V
1.3
ms
Soft-Start Ramp Time Cycle
OVERCURRENT PROTECTION
Dynamic Current limit ON-time
tOCON
17
Clock
pulses
Dynamic Current Limit OFF-time
tOCOFF
4
SS cycle
Peak Overcurrent Limit
Ipk1
Peak SKIP Limit
5
2.7
3.2
3.6
A
Ipk2
2.3
2.8
3.2
A
Iskip1
520
610
730
mA
Iskip2
520
610
730
mA
FN7650.2
2011 年 4 月 25 日
ISL8022
電気的特性 特記のない限り、すべてのパラメータは以下の推奨動作条件で規定しています。
TA = -40 ℃～ +85 ℃、VIN = 2.8V ～ 5.5V、EN1 = EN2 = VIN、SYNC = 0V、L = 1.2μH、C1 = 2×10μF、C2 = C4 = 22μF、IOUT1 = 0A ～
2A、IOUT2 = 0A ～ 1.7A。代表値は TA = +25 ℃、VIN = 3.6V における値です。太字のリミット値は動作温度範囲- 40 ℃から +85 ℃に
対して適用されます。( 続き )
PARAMETER
MIN
(Note 6)
TYP
MAX
(Note 6)
UNITS
Ivalley1
-2.2
-1.6
-1
A
Ivalley2
-2.2
-1.6
-1
A
VIN = 5.5V, IO = 200mA Channel 1
90
115
m
VIN = 5.5V, IO = 200mA Channel 2
100
125
m
VIN = 5.5V, IO = 200mA Channel 1
80
103
m
90
112
m
SYMBOL
Negative Current Limit
TEST CONDITIONS
LX1, LX2
P-Channel MOSFET ON-Resistance
N-Channel MOSFET ON-Resistance
VIN = 5.5V, IO = 200mA Channel 2
LX_ Maximum Duty Cycle

100
PWM Switching Frequency
FS
1.8
2.25
2.7
MHz
8
MHz
Synchronization Range
(Note 7)
Channel 1 to Channel 2 Phase Shift
Rising edge to rising edge timing
180
°
LX Minimum On Time
SYNC = High (forced PWM mode)
65
ns
Soft Discharge Resistance
RDIS_
EN = LOW
5.4
80
100
130

0.4
V
0.1
µA
PG
Output Low Voltage
Sinking 1mA, VFB = 0.5V
PG Pin Leakage Current
PG = VIN = 3.6V
0.01
PG Pull-up Resistor
1
M
Internal PGOOD Low Rising Threshold
Percentage of nominal regulation voltage
85
91
97
%
Internal PGOOD Low Falling Threshold
Percentage of nominal regulation voltage
78
85
92
%
Delay Time (Rising Edge)
0.76
Internal PGOOD Delay Time
(Falling Edge)
2
ms
4
µs
0.4
V
EN1, EN2, SYNC
Logic Input Low
Logic Input High
V
1.4
SYNC Logic Input Leakage Current
ISYNC
Enable Logic Input Leakage Current
IEN_
Pulled up to 5.5V
0.1
1
µA
0.1
1
µA
Thermal Shutdown
150
°C
Thermal Shutdown Hysteresis
25
°C
Note：
6. MIN パラメータと MAX パラメータは特記のない限り +25 ℃で全数試験を行っています。温度リミットは特性評価によって得ており、
製造時試験は行っていません。
7. スイッチング・チャネルあたりの動作周波数は SYNC 周波数の 1/2 の周波数になります。
6
FN7650.2
2011 年 4 月 25 日
ISL8022
動作性能特性 特記のない限り動作条件は次のとおりです。TA = +25 ℃、VVIN = 2.8V ～ 5.5V、EN = VIN、L1 = L2 = 1.2μH、
C1 = 10μF、C2 = C4 = 22μF、IOUT1 = 0A ～ 2A、IOUT2 = 0A ～ 1.7A。
90
90
80
EFFICIENCY (%)
100
EFFICIENCY (%)
100
1.8VOUT2
1.5VOUT2
2.5VOUT1
70
1.2VOUT1
60
50
3.3VOUT2
80
1.8VOUT2
70
1.2VOUT1
60
50
40
0.0
0.2
0.4
0.6 0.8 1.0 1.2 1.4
OUTPUT LOAD (A)
1.6
1.8
40
0.0
2.0
図 3. 効率 vs 負荷電流、2.25MHz、3.3VIN PWM
90
EFFICIENCY (%)
90
EFFICIENCY (%)
100
80
1.8VOUT2
2.5VOUT1
1.5VOUT1
60
1.2VOUT1
50
0.4
0.6 0.8 1.0 1.2 1.4
OUTPUT LOAD (A)
1.6
1.8
2.0
3.3VOUT2
80
1.8VOUT2
2.5VOUT1
70
1.5VOUT1
1.2VOUT1
60
50
40
0.0
0.2
0.4
0.6 0.8 1.0 1.2 1.4
OUTPUT LOAD (A)
1.6
1.8
40
0.0
2.0
図 5. 効率 vs 負荷電流、2.25MHz、3.3VIN PFM
0.2
0.4
0.6 0.8 1.0 1.2 1.4
OUTPUT LOAD (A)
1.6
1.8
2.0
図 6. 効率 vs 負荷電流、2.25MHz、5VIN PFM
1.23
0.90
0.75
3.3VIN PWM
OUTPUT VOLTAGE (V)
POWER DISSIPATION (W)
0.2
図 4. 効率 vs 負荷電流、2.25MHz、5VIN PWM
100
70
1.5VOUT1
2.5VOUT1
0.60
0.45
0.30
3.3VIN PFM
5 VIN PWM
0.15
0.00
0.0
0.4
0.6 0.8 1.0 1.2 1.4
OUTPUT LOAD (A)
1.6
1.8
図 7. 電力損失 vs 負荷電流、2.25MHz、1.8V、チャネル 2
7
5 VIN PFM
1.21
3.3V VIN PFM
1.20
1.19
5VIN PWM
1.18
3.3V VIN PWM
5VIN PFM
0.2
1.22
2.0
1.17
0.0
0.2
0.4
0.6 0.8 1.0 1.2 1.4
OUTPUT LOAD (A)
1.6
1.8
2.0
図 8. VOUT レギュレーション vs 負荷電流、2.25MHz、
1.2V、チャネル 1
FN7650.2
2011 年 4 月 25 日
ISL8022
動作性能特性 特記のない限り動作条件は次のとおりです。TA = +25 ℃、VVIN = 2.8V ～ 5.5V、EN = VIN、L1 = L2 = 1.2μH、
C1 = 10μF、C2 = C4 = 22μF、IOUT1 = 0A ～ 2A、IOUT2 = 0A ～ 1.7A。( 続き )
2.53
5VIN PFM
1.53
OUTPUT VOLTAGE (V)
OUTPUT VOLTAGE (V)
1.54
1.52
5VIN PWM
1.51
3.3V VIN PFM
1.50
1.49
0.2
0.4
2.50
3.3V VIN PFM
2.48
0.6 0.8 1.0 1.2 1.4
OUTPUT LOAD (A)
1.6
1.8
2.47
0.0
2.0
0.2
0.4
0.6 0.8 1.0 1.2 1.4
OUTPUT LOAD (A)
1.6
1.8
2.0
図 10. VOUT レギュレーション vs 負荷電流、2.25MHz、
2.5V、チャネル 1
1.83
2.54
1.82
OUTPUT VOLTAGE (V)
3.3V VIN PFM
1.81
5 VIN PFM
1.80
1.79
3.3V VIN PWM
5VIN PWM
1.77
0.0
0.2
0.4
2.53
2.52
0A LOAD PFM
2.51
2A LOAD
2.50
2.49
0A LOAD PWM
0.6 0.8 1.0 1.2 1.4
OUTPUT LOAD (A)
1.6
1.8
2.0
図 11. VOUT レギュレーション vs 負荷電流、2.25MHz、
1.8V、チャネル 2
2.48
2.5
2.8
3.1
1A LOAD
3.4 3.7 4.0 4.3 4.6
INPUT VOLTAGE (V)
4.9
5.2
5.5
図 12. VOUT レギュレーション vs VIN、2.5V、チャネル 1
1.83
OUTPUT VOLTAGE (V)
OUTPUT VOLTAGE (V)
5VIN PWM
2.49
図 9. VOUT レギュレーション vs 負荷電流、2.25MHz、
1.5V、チャネル 2
1.78
5VIN PFM
2.51
3.3V VIN PWM
3.3V VIN PWM
1.48
0.0
2.52
1.82
0A LOAD PFM
1.81
0A LOAD PWM
1.80
1.79
0.8A LOAD
1.78
1.77
1.7A LOAD
2.5
2.8
3.1
3.4 3.7 4.0 4.3 4.6
INPUT VOLTAGE (V)
4.9
5.2
5.5
図 13. VOUT レギュレーション vs VIN、1.8V、チャネル 2
8
FN7650.2
2011 年 4 月 25 日
ISL8022
動作性能特性 特記のない限り動作条件は次のとおりです。TA = +25 ℃、VVIN = 2.8V ～ 5.5V、EN = VIN、L1 = L2 = 1.2μH、
C1 = 10μF、C2 = C4 = 22μF、IOUT1 = 0A ～ 2A、IOUT2 = 0A ～ 1.7A。( 続き )
LX2 2V/DIV
LX1 2V/DIV
VOUT1 RIPPLE 20mV/DIV
IL1 0.2A/DIV
TB = 200ns/DIV
図 14. 無負荷時の安定状態動作、チャネル 1 (PWM)
VOUT2 RIPPLE 20mV/DIV
IL2 0.2A/DIV
TB = 200ns/DIV
図 15. 無負荷時の安定状態動作、チャネル 2 (PWM)
LX1 2V/DIV
LX2 2V/DIV
VOUT1 RIPPLE 20mV/DIV
VOUT2 RIPPLE 20mV/DIV
IL2 0.5A/DIV
IL1 0.5A/DIV
TB = 500ns/DIV
TB = 500ns/DIV
図 16. 無負荷時の安定状態動作、チャネル 1 (PFM)
図 17. 無負荷時の安定状態動作、チャネル 2 (PFM)
LX1 2V/DIV
LX2 2V/DIV
VOUT1 RIPPLE 20mV/DIV
IL1 1A/DIV
IL2 1A/DIV
TB = 200ns/DIV
図 18. フル負荷時の安定状態動作、チャネル 1
9
VOUT2 RIPPLE 20mV/DIV
TB = 200ns/DIV
図 19. フル負荷時の安定状態動作、チャネル 2
FN7650.2
2011 年 4 月 25 日
ISL8022
動作性能特性 特記のない限り動作条件は次のとおりです。TA = +25 ℃、VVIN = 2.8V ～ 5.5V、EN = VIN、L1 = L2 = 1.2μH、
C1 = 10μF、C2 = C4 = 22μF、IOUT1 = 0A ～ 2A、IOUT2 = 0A ～ 1.7A。( 続き )
VOUT2 RIPPLE 50mV/DIV
VOUT1 RIPPLE 50mV/DIV
PG 5V/DIV
PG 5V/DIV
IL1 1A/DIV
IL2 1A/DIV
TB = 200µs/DIV
図 20. 負荷変動応答、チャネル 1 (PWM)
TB = 200µs/DIV
図 21. 負荷変動応答、チャネル 2 (PWM)
LX1 2V/DIV
LX2 2V/DIV
VOUT1 RIPPLE 50mV/DIV
VOUT2 RIPPLE 50mV/DIV
IL2 1A/DIV
IL1 1A/DIV
TB = 1ms/DIV
図 22. 負荷変動応答、チャネル 1 (PFM)
EN1 2V/DIV
TB = 1ms/DIV
図 23. 負荷変動応答、チャネル 2 (PFM)
EN2 2V/DIV
VOUT1 1V/DIV
VOUT2 1V/DIV
IL1 0.5A/DIV
IL2 0.5A/DIV
PG 5V/DIV
TB = 500µs/DIV
図 24. 無負荷時のソフトスタート、チャネル 1 (PWM)
10
PG 5V/DIV
TB = 500µs/DIV
図 25. 無負荷時のソフトスタート、チャネル 2 (PWM)
FN7650.2
2011 年 4 月 25 日
ISL8022
動作性能特性 特記のない限り動作条件は次のとおりです。TA = +25 ℃、VVIN = 2.8V ～ 5.5V、EN = VIN、L1 = L2 = 1.2μH、
C1 = 10μF、C2 = C4 = 22μF、IOUT1 = 0A ～ 2A、IOUT2 = 0A ～ 1.7A。( 続き )
EN1 2V/DIV
EN2 2V/DIV
VOUT1 1V/DIV
VOUT2 1V/DIV
IL1 0.5A/DIV
IL2 0.5A/DIV
PG 5V/DIV
TB = 500µs/DIV
図 26. 無負荷時のソフトスタート、チャネル 1 (PFM)
PG 5V/DIV
図 27. 無負荷時のソフトスタート、チャネル 2 (PFM)
EN1 2V/DIV
EN2 2V/DIV
VOUT1 1V/DIV
VOUT2 1V/DIV
IL1 1A/DIV
IL2 1A/DIV
PG 5V/DIV
TB = 500µs/DIV
図 28. フル負荷時のソフトスタート、チャネル 1
EN1 2V/DIV
TB = 500µs/DIV
PG 5V/DIV
TB = 500µs/DIV
図 29. フル負荷時のソフトスタート、チャネル 2
EN2 2V/DIV
VOUT1 1V/DIV
VOUT2 1V/DIV
IL1 0.2A/DIV
IL2 0.2A/DIV
PG 5V/DIV
PG 5V/DIV
TB = 200µs/DIV
図 30. ソフト放電シャットダウン、チャネル 1
11
TB = 200µs/DIV
図 31. ソフト放電シャットダウン、チャネル 2
FN7650.2
2011 年 4 月 25 日
ISL8022
動作性能特性 特記のない限り動作条件は次のとおりです。TA = +25 ℃、VVIN = 2.8V ～ 5.5V、EN = VIN、L1 = L2 = 1.2μH、
C1 = 10μF、C2 = C4 = 22μF、IOUT1 = 0A ～ 2A、IOUT2 = 0A ～ 1.7A。( 続き )
LX2 2V/DIV
LX1 2V/DIV
VOUT2 RIPPLE 20mV/DIV
VOUT1 RIPPLE 20mV/DIV
IL2 0.2A/DIV
IL1 0.2A/DIV
SYNCH 2V/DIV
SYNCH 2V/DIV
TB = 100ns/DIV
TB = 100ns/DIV
図 32. 無負荷時の安定状態動作、周波数 = 8MHz、
チャネル 1 (PFM)
図 33. 無負荷時の安定状態動作、周波数 = 8MHz、
チャネル 2 (PFM)
LX1 2V/DIV
LX2 2V/DIV
VOUT2 RIPPLE 20mV/DIV
VOUT1 RIPPLE 20mV/DIV
IL1 1A/DIV
IL2 0.5A/DIV
SYNCH 2V/DIV
SYNCH 2V/DIV
TB = 100ns/DIV
TB = 100ns/DIV
図 34. フル負荷時の安定状態動作、周波数 = 8MHz、
チャネル 1 (PFM)
図 35. フル負荷時の安定状態動作、周波数 = 8MHz、
チャネル 2 (PFM)
PG 1V/DIV
IL1 0.5A/DIV
PG 1V/DIV
IL1 0.5A/DIV
LX1 2V/DIV
VOUT1 2V/DIV
LX1 2V/DIV
VOUT1 2V/DIV
TB = 1µs/DIV
図 36. VOUT1 を VIN にハード短絡させた場合の負極性電流
の波形、High ライン、チャネル 1
12
TB = 1µs/DIV
図 37. ハード短絡からの復帰時における負極性電流の波形、
VOUT1、チャネル 1
FN7650.2
2011 年 4 月 25 日
ISL8022
動作性能特性 特記のない限り動作条件は次のとおりです。TA = +25 ℃、VVIN = 2.8V ～ 5.5V、EN = VIN、L1 = L2 = 1.2μH、
C1 = 10μF、C2 = C4 = 22μF、IOUT1 = 0A ～ 2A、IOUT2 = 0A ～ 1.7A。( 続き )
PG 1V/DIV
PG 1V/DIV
IL2 0.5A/DIV
IL2 0.5A/DIV
VOUT2 2V/DIV
LX2 2V/DIV
LX2 2V/DIV
VOUT2 2V/DIV
TB = 1µs/DIV
TB = 10µs/DIV
図 38. VOUT2 を VIN にハード短絡させた場合の負極性電流
の波形、High ライン、チャネル 2
図 39. ハード短絡からの復帰時における負極性電流の波形、
VOUT2、チャネル 2
LX1 5V/DIV
LX1 5V/DIV
VOUT1 2V/DIV
VOUT1 2V/DIV
IL1 2A/DIV
PG 5V/DIV
IL1 2A/DIV
TB = 5µs/DIV
図 40. 出力短絡、チャネル 1
PG 5V/DIV
図 41. 出力短絡からの復帰、チャネル 1
LX2 5V/DIV
LX2 5V/DIV
VOUT2 1V/DIV
VOUT2 1V/DIV
IL2 2A/DIV
PG 5V/DIV
IL2 2A/DIV
TB = 5µs/DIV
図 42. 出力短絡、チャネル 2
13
TB = 1ms/DIV
PG 5V/DIV
TB = 1ms/DIV
図 43. 出力短絡からの復帰、チャネル 2
FN7650.2
2011 年 4 月 25 日
ISL8022
動作の仕組み
ISL8022 は、バッテリ駆動アプリケーションやモバイル・ア
プリケーションに最適な、定格 2A/1.7A のデュアル出力が可
能な降圧型スイッチング・レギュレータです。負荷が重い条
件下では、2.25MHz の一定スイッチング周波数で動作するの
で、小型の外付けインダクタやコンデンサを使用すると、プ
リント基板 (PCB) の面積を最小限に抑えられます。負荷が軽
い条件下では、強制的に一定周波数にした場合を除いて、ス
イッチング周波数が減少するため、スイッチング損失の低減
とバッテリ動作時間の延長が可能です。2 系統のチャネルは
180° 異なる位相で動作します。出力負荷がないときの待機時
電流はわずか 40μA です。レギュレータがシャットダウンし
ているときの電源電流はわずか 6.5μA です。
PWM 制御方式
SYNC ピンに Low (<0.4V) を与えると、負荷電流に関わらず、コ
ンバータは次のサイクルからPWMモードに移行します。
3 ペー
ジの「ブロック図」に示すように、ISL8022 の各チャネルとも
に電流モードのパルス幅変調 (PWM) 制御方式を採用し、高速
な負荷変動応答とパルス単位での電流リミットを実現してい
ます。コンバータ回路の電流ループは、発振回路、PWM コン
パレータ COMP、電流センス回路、ループ安定性を維持するス
ロープ補償回路で構成されます。電流センス回路は、P チャネ
ル MOSFET のオン抵抗と、電流センスアンプ CSA1 ( チャネル
2 は CSA2) とで構成されます。電流センス回路のゲインは代表
値で 0.32V/A です。電流ループの制御リファレンス信号は、電
圧ループ内の誤差アンプ EAMP で生成しています。
PWM 動作は発振回路のクロックによって始まります。P チャ
ネル MOSFET は PWM サイクルの開始時にターンオンし、
MOSFET の電流は上昇を始めます。電流アンプ CSA1 ( また
は CSA2) と、スロープ補償信号 (0.9V/μs) の和が電流ループ
の制御リファレンスに達すると、P チャネル MOSFET をター
ンオフし、かつ、N チャネル MOSFET をターンオンするよ
うに、PWM コンパレータ COMP は PWM ロジックに信号を
送出します。N チャネル MOSFET は PWM サイクルが終わ
るまでオンの状態を維持します。図 44 に PWM 動作中の動
作波形の一例を示します。点線はスロープ補償信号と電流セ
ンスアンプ CSA_ の出力の和を表しています。
電流ループに与えるリファレンス電圧を制御して、出力電圧
のレギュレーションを行っています。バンドギャップ回路か
ら 0.6V リファレンス電圧が電圧制御ループに出力されます。
帰還信号は VFB ピンから与えられます。ソフトスタート・
ブロックはスタートアップ時のみ動作し、詳細は後述しま
す。誤差アンプはトランスコンダクタンス・アンプで、電圧
誤差信号を電流出力へと変換します。電圧ループは 27pF と
250kΩ で構成される内蔵 RC ネットワークで補償されていま
す。EAMP 出力の最大電圧は 1.8V で高精度にクランプされ
ます。
14
VEAMP
VCSA
DUTY
CYCLE
IL
VOUT
図 44. PWM 動作波形
スキップモード
SYNC ピンに High (>1.5V) を与えると、軽負荷時にコンバータ
を PFM モードに移行できます。ISL8022 は、軽負荷時にはパ
ルス・スキップモードに移行し、スイッチング周波数を減ら
し、スイッチング損失を最小限に抑えます。図 45 に、スキッ
プモードの動作を示します。ブロック図に示されたゼロクロ
ス・センス回路は、N チャネル MOSFET 電流のゼロクロスを
モニタします。16 サイクル連続して N チャネル MOSFET の
ゼロクロスが検出されると、レギュレータはスキップモード
に移行します。16 サイクルの間、インダクタの電流は負極性
です。電流のゼロクロスが発生しないサイクルがあれば、カ
ウンタは 0 にリセットされます。
スキップモードへの移行後は、3 ページの「ブロック図」のス
キップ・コンパレータによって制御されたパルス変調が開始
されます。各パルス・サイクルの同期は、引き続き PWM ク
ロックによって行われます。
PチャネルMOSFETはそのクロッ
クでターンオンし、電流が 600mA のスレッショルドに達する
とターンオフします。各サイクルの平均インダクタ電流は負
荷の平均電流より高いため、出力電圧がサイクルごとに上昇
します。出力電圧が公称電圧を 1.5％上回ると即座に、P チャ
ネル MOSFET がターンオフします。そうすると、インダクタ
電流が 0A まで完全に放電され、0A の状態が維持されます。
負荷電流による出力コンデンサの放電に伴い、出力電圧は
徐々に低下します。出力電圧が公称電圧まで低下すると、P
チャネル MOSFET がそのクロックで再度ターンオンし、前述
の動作を繰り返します。
出力電圧が公称電圧を 1.5％下回ると、レギュレータは通常の
PWM モード動作を再開します。
外部同期制御
動作周波数は SYNC ピンに与える最高 8MHz の外部信号に
同期できます。SYNC の先頭の立ち下がりエッジによって、
チャネル 1 の PWM オンパルスの立ち上がりエッジがトリガ
されます。SYNC 信号の 2 番目の立ち下がりエッジによって、
チャネル 2 の PWM オンパルスの立ち上がりエッジがトリガ
されます。このようにして両チャネルは 180° 異なる位相で
動作します。分割された外部 SYNC が 2.25MHz を下回ると、
制御が内部周波数に移ります。SYNC の立ち下がりエッジに
よって、PWM オンパルスの立ち上がりエッジがトリガされ
ます。
FN7650.2
2011 年 4 月 25 日
ISL8022
PWM
PFM
CLOCK
16 CYCLES
PFM CURRENT LIMIT
IL
LOAD CURRENT
0
NOMINAL +1.5%
VOUT
NOMINAL
図 45. スキップモード動作波形
正 / 負極性過電流保護
アンダーボルテージ・ロックアウト (UVLO)
チャネル 1 の負荷電流とチャネル 2 の負荷電流は、それぞれ
CSA1 と CSA2 でモニタされます。3 ページの「ブロック図」
に示すように、CSA_ 出力は過電流保護 (OCP) スレッショル
ド・ロジックを使いモニタして、過電流保護を実現していま
す。電流センス回路の P チャネル MOSFET 電流から CSA_
出力までのゲインは 0.32V/A です。CSA_ 出力が OCP スレッ
ショルド ( チャネル 1 は 1.25V、チャネル 2 は 1.1V) に達す
ると、OCP コンパレータがトリップして即座に P チャネル
MOSFET をターンオフします。このように過電流保護は、ハ
イサイド MOSFET を流れる電流をモニタすると、スイッチ
ング・コンバータ回路を出力短絡から保護します。
入力電圧がアンダーボルテージ・ロックアウト (UVLO) ス
レッショルドを下回ると、レギュレータはディスエーブル状
態になります。
過電流状態が検出されるとハイサイドMOSFETは即座にター
ンオフし、次のスイッチング・サイクルが始まるまではター
ンオンしません。過電流状態が初めて検出されると、過電流
フォルト・カウンタが 1 にセットされるとともに、過電流状
態フラグが Low から High にセットされます。続くサイクル
でも過電流状態が検出されると過電流フォルト・カウントは
インクリメントされます。17 サイクル連続して過電流フォル
トが検出されると、レギュレータは過電流フォルト状態とみ
なしシャットダウンします。続いて、ソフトスタート 4 回分
に相当する遅延ののち、ヒカップモードでのリスタートを試
みます。ソフトスタート 4 回分の時間が経過すると、フォル
ト・カウンタはリセットされ、ソフトスタートがもう一度試
みられます。過電流フォルト・カウンタが 4 に達する前に過
電流状態が解消されると、過電流状態フラグは Low に戻りま
す。
ソフトスタートはスタートアップ時の突入電流を抑える機
能です。ソフトスタート・ブロックによって、電圧ループと
電流ループの両方に対しランプ・リファレンスが出力されま
す。インダクタ電流の立ち上がり速度と出力電圧の立ち上が
り速度が制限されるため、出力電圧は制御された状態で上昇
します。スタートアップが開始した直後、帰還電圧は 0.2V
未満で、そのため PWM 動作周波数は通常の周波数の 1/3 に
下がります。強制 PWM モードの場合、デバイスは PFM モー
ドでスタートアップを続行するので、プリバイアス負荷アプ
リケーションに対応できます。
イネーブル
パワーアップ・シーケンスを行うには、イネーブル (EN1、
EN2)入力を使って、レギュレータのイネーブルとディスエー
ブルを制御します。レギュレータがイネーブル状態になった
あと、バンドギャップ・リファレンスの起動に代表値で 600μs
を要します。その後ソフトスタートが始まります。
ソフトスタート
放電モード ( ソフトストップ )
シャットダウンモードへの移行が発生したとき、または、出
力アンダーボルテージ・フォルトラッチがセットされたと
き、出力は内蔵の 100Ω スイッチを介して GND レベルに放
電されます。
インダクタ電流が -1.6A に達すると、デバイスは負極性過電
流保護状態に移行します。この時点ですべてのスイッチング
動作は停止し、デバイスはハイ・インピーダンス・モードに
入ると同時に、内蔵プルダウン FET によって通常のレギュ
レーション電圧になるまで出力を放電し、その後デバイスは
スイッチング動作を再開します。
パワー MOSFET は最大限の効率が得られるように最適化さ
れています。P チャネル MOSFET のオン抵抗は代表値で
100mΩ、N チャネル MOSFET のオン抵抗は代表値で 90mΩ
です。
パワーグッド (PG)
100％デューティサイクル
パワーグッド信号 (PG) は両方の出力チャネルをモニタしま
す。オープンコレクタの PG 出力は、電源投入後に VO1 と
VO2 が設定電圧に達したあとも、およそ 1ms にわたって Low
を維持します。PG 出力は 1ms だけ遅延したパワーグッド信
号とみなすこともできます。いずれかの出力がディスエーブ
ルの場合、PG はアクティブのチャネルのみモニタします。
1MΩ のプルアップ抵抗が内蔵されています。
ISL8022 は、機器のバッテリ動作時間を最大限に確保できる
ように、100％デューティサイクル動作に対応しています。
ISL8022 が出力レギュレーションを維持できないレベルにま
でバッテリ電圧が低下すると、レギュレータは P チャネル
MOSFET を完全にターンオフします。100％デューティサイ
クル動作における最大ドロップアウト電圧は、負荷電流と P
チャネル MOSFET のオン抵抗の積で求められます。
15
パワー MOSFET
FN7650.2
2011 年 4 月 25 日
ISL8022
サーマル・シャットダウン
R3 = 100kΩ としたとき、R2 は式 2 で求められます。
ISL8022 にはサーマル保護機能が内蔵されています。内部温
度が +150 ℃に達するとレギュレータは完全にシャットダウ
ンします。温度が +130 ℃にまで下がると ISL8022 はソフト
スタート・サイクルを経て通常動作に復帰します。
 V OUT

R 2 = R 3  ------------ – 1
 V FB

アプリケーション情報
出力インダクタと出力コンデンサの選択
安定状態動作と過渡応答動作を考慮して、ISL8022 の出力イ
ンダクタには 1.2μH を一般に使います。コンバータ全体のシ
ステム性能を高めるためにこれ以外のインダクタンス値を
使用してもかまいません。たとえば、出力電圧が 3.3V と高
めのアプリケーションの場合、大きめのインダクタを使用す
るとインダクタ電流と出力電圧リップルの抑制が図れます。
インダクタ・リップル電流は式 1 で表されます。
VO 

V O   1 – -------
V IN

I = -----------------------------------L  fS
（式 1）
（式 2）
出力電圧として 0.6V を得たい場合は、R3 を未実装とし、R2
を短絡してください。適切な性能を得るために、R2 には並列
に 10pF を接続してください。
入力コンデンサの選択
入力コンデンサの主な機能は、寄生インダクタンスとのデ
カップリングと、スイッチング電流がバッテリ・レールに逆
流しないようにフィルタすることです。入力コンデンサの選
択にあたっては、スタートポイントとして、X5R または X7R
タイプの 10μF セラミック・コンデンサをチャネルあたり 1 個
設けてください。オプションとして、セラミック・コンデン
サの前に入力インダクタを接続してスイッチング・ノイズを
抑えられます。インダクタンスを 0.15μH 未満に制限するこ
とを推奨します。
プリント基板のレイアウト設計指針
インダクタの飽和電流定格はピーク電流よりも大きくなけ
ればなりません。ISL8022 は代表値で 3.2A/2.8A 以上のピー
ク電流に対して保護機能が働きます。したがって、最大出力
電流を必要とするアプリケーションの場合で、飽和電流定格
は 3.6A 以上が必要です。
ISL8022 は補償ネットワークを内蔵していますが、出力コンデ
ンサの容量は出力電圧によって決定します。推奨品は X5R ま
たは X7R タイプのセラミック・コンデンサです。出力コンデ
ンサの推奨最小容量を 2 ページの表 1 に示します。
出力電圧の選択
レギュレータの出力電圧は外付けの抵抗分圧回路で設定しま
す。この分圧回路は、内部リファレンス電圧を基準とする出力
電圧の比を定めて、誤差アンプの反転入力に帰還する役割を担
います。2 ページの「アプリケーション回路例」の図 2 を参照
してください。
レギュレータの所望の電圧から出力設定抵抗 R2 ( チャネル 2
は R5) を選択します。帰還抵抗の抵抗値は一般に 0Ω から
750kΩ の範囲です。
16
設計したコンバータから所望の性能を得るには、プリント基
板のレイアウト設計がきわめて重要な役割を担います。推奨
事項については、ISL8022 の設計手順を参照してください。
ISL8022 のパワーループは、出力インダクタ L、出力コンデ
ンサ COUT1 と COUT2、LX ピン、GND ピンで構成されてい
ます。このパワーループをできるだけ小さく設計する必要が
あるとともに、それらを接続しているトレースは迂回させず
に最短かつ幅広で設計してください。コンバータのスイッチ
ング・ノード LX_ ピンと、LX_ ピンに接続されているトレー
スは、多くのノイズを含んでいるため、電圧帰還トレースは
これからできるだけ離して配線してください。入力コンデン
サは VIN ピンのできるだけ近くに配置します。同様に、入
力コンデンサのグラウンドと出力コンデンサのグラウンド
もできるだけ近くに配置します。IC の発熱は主にサーマル
パッドから拡散していきます。そのため、サーマルパッドを
実装するランドをできるだけ広くしてください。また、EMI
性能を高めるにはベタグラウンド層が有効です。放熱を高め
るために、少なくとも 5 個以上のビアをパッドのランド内に
設けてください。
FN7650.2
2011 年 4 月 25 日
ISL8022
改訂履歴
この改訂履歴は参考情報として掲載するものであり、正確を期すように努めていますが、内容を保証するものではありません。
最新のデータシートについてはインターシルのウェブサイトをご覧ください。
日付
レビジョン
変更点
2011/4/7
FN7650.2
2010/7/26
FN7650.1
18 ページの「パッケージ寸法図」を更新。更新箇所は以下のとおり。
ランドパターンを追加。
新しい POD 規格に従い、表を削除し、寸法を図に追加。
Note 4 を「寸法 b は ..」から「寸法は ..」に変更。
2010/6/9
FN7650.0
初版
新しいインターシル・テンプレートに変更。
1 ページの「関連ドキュメント」に第 2 の行頭文字を追加。
法令に従い 1 ページ下部の著作権表記を変更。
「電気的特性」：
- 5 ページの「Soft-Start Ramp Time Cycle」で、TYP を 2ms から 1.3ms に変更。
- 5 ページの「Output Voltage Accuracy」で、Note 7 への参照を削除。
- 6 ページの「Delay Time (Rising Edge)」で、TYP を 1ms から 0.76ms に変更。
- 6 ページの「Internal PGOOD Delay Time (Falling Edge)」で、TYP を 1μs から 2μs に変更。
- 6 ページの「Synchronization Range」で、Note 8 への参照を Note 7 に変更。
- Note 8 の「リミット値は特性評価によって得ており、製造時試験は行っていません。」を削除。
15 ページの「ソフトスタート」で、
「スタートアップが開始した直後、出力電圧は 0.2V 未満で ..」を
「スタートアップが開始した直後、帰還電圧は 0.2V 未満で ..」に変更。
製品
インターシルは、高性能アナログ、ミクストシグナルおよびパワーマネジメント半導体の設計、製造で世界をリードする企
業です。インターシルの製品は、産業用機器、インフラ、パーソナル・コンピューティング、ハイエンド・コンシューマの
分野で特に急速な成長を遂げている市場向けに開発されています。製品ファミリの詳細は、www.intersil.com/product_tree/ を
ご覧ください。
*ISL8022 に関するアプリケーション情報、関連ドキュメント、関連部品は、www.intersil.com 内の ISL8022 のページを参照し
てください。
本データシートに関するご意見は www.intersil.com/askourstaff へお寄せください。
信頼性に関するデータは rel.intersil.com/reports/search.php を参照してください。
そのほかの製品については www.intersil.com/product_tree/ を参照してください。
インターシルは、www.intersil.com/design/quality/ に記載の品質保証のとおり、
ISO9000 品質システムに基づいて、製品の製造、組み立て、試験を行っています。
インターシルは、製品を販売するにあたって、製品情報のみを提供します。インターシルは、いかなる時点においても、予告なしに、回路設計、ソフ
トウェア、仕様を変更する権利を有します。製品を購入されるお客様は、必ず、データシートが最新であることをご確認くださいますようお願いいた
します。インターシルは正確かつ信頼に足る情報を提供できるよう努めていますが、その使用に関して、インターシルおよび関連子会社は責を負いま
せん。また、その使用に関して、第三者が所有する特許または他の知的所有権の非侵害を保証するものではありません。インターシルおよび関連子会
社が所有する特許の使用権を暗黙的または他の方法によって与えるものではありません。
インターシルの会社概要については www.intersil.com をご覧ください。
17
FN7650.2
2011 年 4 月 25 日
ISL8022
パッケージ寸法図
L12.4x3
12 LEAD DUAL FLAT NO-LEAD PLASTIC PACKAGE
Rev 2, 7/10
3.30 +0.10/-0.15
4.00
6
PIN 1
INDEX AREA
2X 2.50
A
B
PIN #1 INDEX AREA
6
10X 0.50
1
12 X 0.40 ±0.10
6
1.70 +0.10/-0.15
3.00
(4X)
0.15
7
12
上面図
0.10M C A B
4 12 x 0.23 +0.07/-0.05
底面図
SEE DETAIL "X"
( 3.30)
6
0.10 C
1
C
1.00 MAX
SEATING PLANE
0.08 C
側面図
2.80
( 1.70 )
C
0.2 REF
5
12 X 0.60
7
0 . 00 MIN.
0 . 05 MAX.
12
( 12X 0.23 )
( 10X 0 . 5 )
"X" の詳細
推奨ランドパターンの例
NOTE：
1.
寸法の単位は mm です。
( ) 内の寸法は参考値です。
2. 寸法と公差は ASME Y14.5m-1994 に従っています。
3.
特記のない限り、公差は DECIMAL ±0.05 です。
4.
寸法は金属端子に適用され、
端子先端から 0.15mm ～ 0.30mm の
ポイントで計測した値です。
5. タイバー( 示されている場合 ) は非機能性です。
18
6.
1 ピンの識別子はオプションですが、
表示されているゾーン内に配置されます。1 ピンの識別子は
モールドまたはマーキングで示されます。
7.
JEDEC MO-229 V4030D-4 issue E に準拠しています。
FN7650.2
2011 年 4 月 25 日