日本語

ISL80101A
特長
ISL80101A は、低ドロップアウト電圧、シングル出力の LDO
で、電流リミットを設定できる機能を備えています。この
LDO は 2.2V ～ 6V の入力電圧で動作し、0.8V ～ 5V の出力
電圧を供給できます。ご要望があれば、これ以外の電圧に対
応した製品もご用意できます。
• TJ = -40 ℃～ +125 ℃で、ラインや負荷の変化に対し
±2％の VADJ 精度を保証
• VIN = 4.5V で 212mV の超低ドロップアウト電圧
• 最大 1.75A まで電流リミットを高精度に設定可能
• 高速過渡応答
この製品ファミリでは、サブミクロン BiCMOS プロセスを
利用してクラス最高のアナログ性能と総合的に高い価値を
実現しています。電流リミットを設定できるので、エンドア
プリケーションにおけるシステムの信頼性が向上します。外
付けコンデンサをソフトスタート・ピンに接続すると、ソフ
トスタートのランプ時間を調整できます。また、ENABLE 機
能を利用すると、低待機時電流シャットダウン・モードに移
行できます。
• 100μVRMS の出力ノイズ
• パワーグッド出力
• ソフトスタートをプログラム可能
• 過熱保護
• 小型 10 Ld DFN パッケージ
アプリケーション
この CMOS LDO では負荷あたりの待機時電流がバイポーラ
LDO に比べて大幅に少ないので、効率化とパッケージの小
型化につながっています。待機時電流である程度の妥協をす
ることにより、高速の負荷過渡応答が実現しました。
• アプリケーション
• テレコム / ネットワーキング
• 医療用機器
• 計装システム
表 1 に、ISL80101A とファミリ内のほかの製品との違いを示
します。
• USB デバイス
• ゲーム
表 1. ファミリ内の製品間の主な違い
• ルータ / スイッチ
ILIMIT
( デフォルト )
VOUT が可変
または固定
ISL80101-ADJ
No
1.75A
ADJ
ISL80101
No
1.75A
1.8V, 2.5V, 3.3V,
5.0V
ISL80101A
Yes
1.62A
ADJ
ISL80121-5
Yes
0.75A
5.0V
5.0V ± 5%
10
10µF
CIN
9
RSET
8
10k
R1
VIN
VOUT
VIN
VOUT
ISET
ADJ
1
3.3V
2
10µF
COUT
100pF
CPB
3
6
0.01µF
CSS
ENABLE
PG
100k
0.464k
R2
ISL80101A
7
2.61k
R3
4
1.5
CURRENT LIMIT (A)
製品型番
ILIMIT が
設定可能
VIN = 4.5V
1.2
0.9
VIN = 5.5V
0.6
VIN = 5.0V
0.3
SS
GND
5
0.0
10
100
RSET (k)
1000
2.9x  2xV IN – 1 
I LIMIT = 1.62 – --------------------------------------------R
 k 
SET
図 1. アプリケーション回路例
2011 年 9 月 29 日
FN7712.3
1
注意：本データシート記載のデバイスは静電気に対して敏感です。適切な取り扱いを行ってください。
Copyright Intersil Americas Inc. 2012 All Rights Reserved
Intersil および Intersil ロゴは Intersil Corporation または関連子会社が権利を保有しています。
そのほかの企業名や製品名などの商標はそれぞれの権利所有者に帰属します。
ISL28127, ISL28227
電流リミット設定可能、高性能、1A リニアレギュレータ
ISL80101A
ブロック図
SS
THERMAL
SHUTDOWN
VIN
CURRENT
LIMITER
VOUT
ISET
PG
VOLTAGE
REFERENCE
POWER
GOOD
ADJ
ADJUSTABLE
VOLTAGE
VERSION
SENSE
FIXED VOLTAGE
VERSION
ENABLE
GND
注文情報
製品型番
(Note 1、2、4)
ISL80101AIRAJZ
マーキング
DZAC
VOUT 電圧
(Note 3)
温度範囲
(℃)
ADJ
-40 ～ +125
パッケージ
( 鉛フリー )
10 Ld 3x3 DFN
PKG
DWG. #
L10.3x3
Note ：
1. テープ＆リールは製品型番の末尾に「-T*」を付加してください。リールの詳細仕様についてはテクニカル・ブリーフ TB347 を参照してくだ
さい。
2. これら鉛フリーのプラスチック・パッケージ製品には、専用の鉛フリー素材、モールド素材、ダイ・アタッチ素材を採用するとともに、端
子には錫 100％の梨地メッキとアニーリングを実施しています (RoHS 指令に準拠するとともに SnPb ハンダ付け作業と鉛フリー・ハンダ付
け作業とも互換性のある e3 端子仕上げ )。インターシルの鉛フリー製品は鉛フリー・ピークリフロー温度では MSL 分類に対応し、この仕
様は IPC/JEDEC J STD-020 の鉛フリー要件と同等か上回るものです。
3. 1.5V、3.3V、5V の固定出力電圧品は、今後リリースされる予定です。詳細についてはインターシルのマーケティング担当者までお問い合わ
せください。
4. 吸湿性レベル (MSL) については ISL80101A のデバイス情報ページを参照してください。MSL の詳細についてはテクニカル・ブリーフ TB363
を参照してください。
2
FN7712.3
2011 年 9 月 29 日
ISL80101A
ピン配置
ISL80101A
(10 LD 3X3 DFN)
上面図
VOUT
1
10 VIN
VOUT
2
9 VIN
ADJ 3
PG 4
GND 5
PAD
8 ISET
7 ENABLE
6 SS
ピンの説明
ピン番号
ピン名
説明
1, 2
VOUT
3
ADJ
LDO 出力の帰還入力。出力電圧を調整するには、VOUT と GND の間の抵抗分圧回路にこのピンを接続して
ください。
4
PG
レギュレーション信号の VOUT。ロジック Low は VOUT がレギュレーション状態にないことを示し、未使
用時はグラウンドに接続する必要があります。
5
GND
6
SS
7
ENABLE
8
ISET
電流リミット設定。このピンをフローティング状態にした場合、電流リミットは 1.62A になります。この
デフォルト値は、RSET を GND に接続すると増加し、RSET を VIN に接続すると減少します。詳細につい
ては 7 ページ「電流リミット設定可能」を参照してください。
9, 10
VIN
入力電源電圧。安定性確保のため 10μF 以上の X5R/X7R 入力コンデンサが必要です。詳細については
8 ページ「外付けコンデンサの要件」を参照してください。
-
EPAD
出力電圧。安定性確保のため 10μF 以上の X5R/X7R 出力コンデンサが必要です。詳細については 8 ページ
「外付けコンデンサの要件」を参照してください。
グラウンド。
外付けコンデンサによって突入電流を調整します。
VIN に依存しないチップイネーブル。TTL と CMOS 互換です。
グラウンド電位の EPAD。熱対策として GND 層に直接ハンダ付けする必要があります。詳細については
9 ページ「消費電力と熱」を参照してください。
3
FN7712.3
2011 年 9 月 29 日
ISL80101A
絶対最大定格 (Note 7)
温度情報
VIN (GND 基準 ) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -0.3V ～ +6.5V
VOUT (GND 基準 ) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -0.3V ～ +6.5V
PG、ENABLE、SENSE、SS、ISET
GND 基準. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -0.3V ～ +6.5V
ESD 定格
人体モデル (JEDEC に従ってテスト済み ). . . . . . . . . . . . . . . . 2.5kV
機械モデル (JEDEC に従ってテスト済み ). . . . . . . . . . . . . . . . .250V
ラッチアップ定格
(JEDEC に従ってテスト済み ) . . . . . . . . . . . . . . . ±100mA @ +85 ℃
熱抵抗 ( 代表値 )
θJA ( ℃ /W)
θJC ( ℃ /W)
10 Ld 3x3 DFN パッケージ (Note 5、6) . . . . . 48
7
ジャンクション最高温度 ( プラスチック・パッケージ ) . . . . +150 ℃
保存温度範囲 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .-65 ℃～ +150 ℃
鉛フリー・リフロープロファイル. . . . . . . . . . . . 以下の URL を参照
http://www.intersil.com/pbfree/Pb-FreeReflow.asp
推奨動作条件 (Note 8)
ジャンクション温度範囲 (TJ) . . . . . . . . . . . . . . . . . . .-40 ℃～ +125 ℃
VIN (GND 基準 ) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2.2V ～ 6V
VOUT 範囲 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 800mV ～ 5V
PG、ENABLE、SENSE、SS、ISET (GND 基準 ) . . . . . . . . . . 0V ～ 6V
PG シンク電流. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10mA
注意：過度に長い時間にわたって最大定格点または最大定格付近で動作させないでください。そのような動作条件を課すと製品の信頼性に影響が
及ぶ恐れがあるとともに、保証の対象とはならない可能性があります。
Note ：
5. θJA は、部品を放熱効率の高い「ダイレクト・アタッチ」機能対応の試験基板に実装した状態で、自由大気中で測定した値です。詳細はテク
ニカル・ブリーフ TB379 を参照してください。
6. θJC の測定における「ケース温度」位置は、パッケージ下面のエキスポーズド金属パッドの中心です。
7. 絶対最大電圧定格は、6V 超が印加される時間の生涯平均割り合いを 1％として定義しています。
8. エレクトロマイグレーション仕様は、最大定格 DC 電流がライフタイム平均電流と等しくなる、ライフタイム平均 +110 ℃のジャンクション
温度として定義されます。
電気的特性
特記のない限り、すべてのパラメータは次の条件に基づいて定められています。VIN = VOUT + 0.4V、VOUT = 3.3V、
CIN = COUT = 10μF、TJ = +25 ℃、ILOAD = 0A。
アプリケーションでは、パッケージの熱ガイドラインに従ってワーストケースのジャンクション温度を決定する必要があり
ます。詳細については 7 ページ「動作の説明」とテクニカル・ブリーフ TB379 を参照してください。太字のリミット値は動
作温度範囲 -40 ℃～ +125 ℃に対して適用されます。TJ = TA の確認にあたり ATE で使用されるパルス負荷技術によって、リ
ミット値を定めています。
PARAMETER
SYMBOL
TEST CONDITIONS
MIN
(Note 9)
TYP
MAX
(Note 9)
UNITS
490
500
510
mV
0.2
1
%
DC CHARACTERISTICS
DC ADJ Pin Voltage Accuracy
VADJ
VOUT/VIN
DC Input Line Regulation
VOUT
DC Output Load Regulation
VOUT + 0.4V < VIN < 6V; 0A < ILOAD < 1A
VOUT + 0.4V < VIN < 6.0V, VOUT = 5.0V
0A < ILOAD < 1A
-1
VADJ = 0.5V
Feedback Input Current
Ground Pin Current
IQ
ILOAD = 0A, 2.2V < VIN <6V
ILOAD = 1A, 2.2V < VIN <6V
Ground Pin Current in Shutdown
ISHDN
%
0.01
1
µA
3
5
mA
5
7
mA
ENABLE = 0.2V, VIN = 6V
0.2
12
µA
90
212
mV
Dropout Voltage (Note 10)
VDO
ILOAD = 1A, VIN = 4.5V, VSENSE = 0V
Output Current Limit
ILIMIT
VOUT = 2V, 4.5V < VIN < 5.5V, ISET is floating
Thermal Shutdown Temperature
TSD
VOUT + 0.4V < VIN < 6V
160
℃
Thermal Shutdown Hysteresis
(Rising Threshold)
TSDn
VOUT + 0.4V < VIN < 6V
30
℃
PSRR
f = 1kHz, ILOAD = 1A; VIN = 5.0V
48
dB
f = 120Hz, ILOAD = 1A; VIN = 5.0V
48
dB
ILOAD = 10mA, BW = 300Hz < f < 300kHz
100
µVRMS
VOUT = 2V, VIN = 5.0V, RSET = 25.5k
1.62
0.540
0.640
A
0.740
A
AC CHARACTERISTICS
Input Supply Ripple Rejection
Output Noise Voltage
ENABLE PIN CHARACTERISTICS
Turn-on Threshold
VEN(HIGH)
4
2.2V < VIN < 6V
0.3
0.8
1.0
V
FN7712.3
2011 年 9 月 29 日
ISL80101A
電気的特性
特記のない限り、すべてのパラメータは次の条件に基づいて定められています。VIN = VOUT + 0.4V、VOUT = 3.3V、
CIN = COUT = 10μF、TJ = +25 ℃、ILOAD = 0A。
アプリケーションでは、パッケージの熱ガイドラインに従ってワーストケースのジャンクション温度を決定する必要があり
ます。詳細については 7 ページ「動作の説明」とテクニカル・ブリーフ TB379 を参照してください。太字のリミット値は動
作温度範囲 -40 ℃～ +125 ℃に対して適用されます。TJ = TA の確認にあたり ATE で使用されるパルス負荷技術によって、リ
ミット値を定めています。( 続き )
PARAMETER
SYMBOL
Hysteresis (Rising Threshold)
VEN(HYS)
ENABLE Pin Turn-on Delay
tEN
TEST CONDITIONS
2.2V < VIN < 6V
MIN
(Note 9)
TYP
MAX
(Note 9)
UNITS
10
80
200
mV
COUT = 10µF, ILOAD = 1A
80
VIN = 6V, ENABLE = 3V
ENABLE Pin Leakage Current
µs
1
µA
SOFT START CHARACTERISTICS
Reset Pull-Down Current
IPD
Soft Start Charge Current
ICHG
VIN = 5.4V, ENABLE = 0V, SS = 1V
0.5
1
1.3
mA
-3.3
-2
-0.8
µA
75
84
92
%VOUT
PG PIN CHARACTERISTICS
VOUT PG Flag Threshold
VOUT PG Flag Hysteresis
4
PG Flag Low Voltage
ISINK = 500µA
PG Flag Leakage Current
VIN = 6V, PG = 6V
%
47
100
mV
0.05
1
µA
Note ：
9. データシートのリミット値に対する整合性は、製造時テスト、特性評価、設計のいずれか 1 つまたは複数によって保証されています。
10. ドロップアウトは、出力が公称レギュレーション値を下回った際の VIN と VOUT の差として定義されます。
5
FN7712.3
2011 年 9 月 29 日
ISL80101A
動作性能特性
特記のない限り動作条件は、VIN = 5V、VOUT = 3.3V、CIN = COUT = 10μF、TJ = +25 ℃、IL = 0A です。
150
120
0.504
0.503
+25°C
0.502
90
VADJ (V)
DROPOUT (mV)
0.505
+125°C
60
0.501
0.500
0.499
0.498
30
0.497
-40°C
0
0
0.2
0.4
0.6
0.496
0.8
0.495
-40
1.0
-20
0
20
LOAD CURRENT (A)
40
60
80
100
120
TEMPERATURE (°C)
図 2. ドロップアウト vs 負荷
図 3. VADJ vs 温度
1.8
2.0
1.8
1.2
1.4
1.2
+125°C
1.0
0.8
-40°C
+25°C
0.6
VOUT (%)
OUTPUT VOLTAGE (V)
1.6
+25°C
0
-0.6
0.6
0.4
-40°C
+125°C
-1.2
0.2
0
0
1
3
2
5
4
6
-1.8
0
0.25
SUPPLY VOLTAGE (V)
図 4. 出力電圧 vs 電源電圧
5
3.0
GROUND CURRENT (mA)
GROUND CURRENT (mA)
1.00
図 5. 出力電圧 vs 出力電流
3.5
2.5
2.0
1.5
+25°C
+125°C
-40°C
1.0
4
3
2
1
0.5
0
0
0.50
0.75
OUTPUT CURRENT (A)
0.2
0.4
0.6
0.8
LOAD CURRENT (A)
図 6. グラウンド電流 vs 負荷電流
6
1.0
0
2
3
4
5
6
INPUT VOLTAGE (V)
図 7. グラウンド電流 vs 電源電圧
FN7712.3
2011 年 9 月 29 日
ISL80101A
動作性能特性
特記のない限り動作条件は、VIN = 5V、VOUT = 3.3V、CIN = COUT = 10μF、TJ = +25 ℃、IL = 0A です。( 続き )
1.8
1.6
ENABLE (5V/DIV)
CURRENT LIMIT (A)
1.4
SS (1V/DIV)
VOUT (2V/DIV)
1.2
1.0
RSET = OPEN
0.8
0.6
0.4
0.2
PG (2V/DIV)
0
-40
TIME (5ms/DIV)
図 8. イネーブル・スタートアップ
RSET = 25.5k?
10
60
TEMPERATURE (°C)
110
図 9. 電流リミット vs 温度
90
80
100mA
70
0mA
VOUT AT 50mV/DIV
PSRR (dB)
60
50
40
30
20
IOUT = 1A
10
IOUT = 10mA
0
100
1000mA
1k
TIME (20µs/div)
図 10. 負荷過渡応答
動作の説明
入力電圧の要件
ISL80101A は 0.8V ～ 5.0V の出力電圧を供給できます。LDO の
特性により、VIN と VOUT の間にアクティブ・フィルタリング
(PSRR) が必要な場合、VIN はアプリケーションの最大定格電
流では VOUT + ドロップアウト電圧よりもある程度高くなけれ
ばなりません。この LDO ファミリではドロップアウト仕様が
優れているため、TO220/263 より小型のプロファイルに対応可
能な効率レベルでアプリケーションを設計できます。
電流リミット設定可能
ISL80101A は、出力の短絡や過負荷状態が原因の過電流に対す
る保護策を備えています。過電流が発生すると、LDO は定電
流源として動作します。短絡や過負荷状態が解消されると、出
力は通常の電圧レギュレーション動作に戻ります。
ISET ピンをフローティング状態にした場合、電流リミットは
デフォルトで 1.62A に設定されます。
7
500mA
10k
FREQUENCY (Hz)
100k
1M
図 11. PSRR vs 周波数
ISET ピンとグラウンドの間に抵抗 RSET を接続すると、電流リ
ミットが増加します。式 1 に示すように、電流リミットは RSET
によって決まります。このピンはグラウンドに短絡させないでく
ださい。1.75A よりも高く電流リミットを設定することは、製品
の破損を招く可能性があるので、推奨しません。
2.9
I LIMIT = 1.62 + -------------------------R SET  k 
（式 1）
ISET ピンと VIN の間に RSET を接続すると、電流リミットがデ
フォルトの 1.62A から減少します。式 2 に示すように、電流リ
ミットは RSET と VIN によって決まります。
2.9   2  V IN – 1 
I LIMIT = 1.62 – ---------------------------------------------R SET  k 
（式 2）
図 12 では、ISET ピンと VIN の間に RSET を接続した場合の各
種 VIN 値について、RSET と電流リミットとの関係を示してい
ます。
FN7712.3
2011 年 9 月 29 日
ISL80101A
.
CURRENT LIMIT (A)
1.5
スタートアップやイネーブルの開始時には必ず、外付けコンデ
ンサがグラウンドに対して放電されます。
VIN = 4.5V
出力電圧の選択
1.2
0.3
外付け抵抗分圧回路を利用し、内部基準電圧に基づいて出力電
圧を調整します。この電圧はエラー・アンプに戻されます。出
力電圧は 0.8V ～ 5V の任意のレベルに設定できます。式 5 と 6
に示すように、出力電圧の設定には外付け抵抗分圧回路 R2 と
R3 が使用されます。R2 と R3 の推奨値については、9 ページの
表 2 を参照してください。
0.0
10
R

V OUT = 0.5V   ------3- + 1
 R2

（式 5）
V OUT
R 3 = R 2   ------------ – 1
 0.5V

（式 6）
0.9
VIN = 5.5V
0.6
VIN = 5.0V
100
RSET (k)
1000
図 12. 各種 VIN 値における、電流リミット vs RSET
イネーブル動作
ENABLE ターンオン・スレッショルドは通常 800mV であり、
80mV のヒステリシスを備えています。ご要望があれば、これ
らの値を変更する内蔵のプルアップ抵抗やプルダウン抵抗も
ご用意できます。このピンはフローティング状態にしてはなら
ず、未使用時は VIN に接続してください。オープン・コレク
タ出力またはオープン・ドレイン出力を用いて ENABLE ピン
を制御するアプリケーションには、1kΩ ～ 10kΩ のプルアップ
抵抗が必要です。出力が常時オンのアプリケーションでは、
ENABLE ピンを VIN に直接接続できます。
パワーグッド動作
パワーグッド (PG) は、VOUT、電流リミットのトリップ、VIN に
関する状態を示すロジック出力です。PG フラグはオープン・ド
レイン NMOS であり、フォルト状態発生時には最大 10mA まで
シンク可能です。PG ピンには、通常 VOUT ピンに接続された外
付けプルアップ抵抗が必要です。PG ピンは、VIN よりも高い電
圧源に接続してはなりません。出力電圧が公称出力電圧の 84%
未満に低下した場合、電流リミットのフォルトが発生した場合、
入力電圧が低すぎる場合に、PG は Low になります。PG はシャッ
トダウン時には動作しますが、サーマル・シャットダウン時に
は動作しません。この機能が不要なアプリケーションの場合、
PG ピンをグラウンドに接続してください。
ソフトスタート動作
ソフトスタート回路は、パワーアップ時または LDO のイネー
ブル時に出力電圧がレギュレーション値まで上昇する速度を
制御します。外付けコンデンサを SS ピンとグラウンドの間に
追加すると、スタートアップのランプ時間を設定できます。内
蔵の 2μA 電流源がこの CSS を充電し、帰還基準電圧がその両
端間電圧にクランプされます。スタートアップ時間は、式 3 に
よって求めます。
 C SS x0.5 
T start = -------------------------2A
外付けコンデンサの要件
適切な動作には外付けコンデンサが欠かせません。最適な性能
を得るには、レイアウトのガイドラインと、コンデンサの種類
や容量の選択に細心の注意を払う必要があります。
出力コンデンサ
ISL80101A は最先端の補償回路を内蔵しているので、ユーザー
にとって出力コンデンサの選択は容易です。VOUT のローカル
バイパスに 10μF 以上の X5R/X7R を使用するのであれば、いず
れの種類や容量のコンデンサでも温度、VIN、VOUT、負荷の
全範囲にわたり安定した動作が保証されます。この出力コンデ
ンサは LDO の VOUT ピンと GND ピンに接続し、PCB トレー
スは 0.5cm 以下に抑える必要があります。
超低 ESR の積層セラミック・コンデンサ (MLCC) は高速の負荷
過渡応答に対応し、ほかのソースからの超高周波ノイズをバイ
パスできるので、こうした MLCC を採用する傾向が高まってい
ます。ただし、MLCC の実効容量は印加電圧、時間、温度とと
もに低下します。X7R/X5R 誘電セラミック・コンデンサは通常、
温度や電圧の動作定格全体にわたって容量を公称電圧の ±20％
以内に維持できるため、こちらを強く推奨します。
任意の容量のセラミック・コンデンサ、POSCAP コンデンサ、
アルミ / タンタル電解コンデンサを追加で並列接続すると、高
周波数における PSRR や、負荷過渡 AC 出力電圧の精度が向上
します。
フェーズブースト・コンデンサ
小容量のフェーズブースト・コンデンサ (CPB) を帰還抵抗分圧
回路内の主要抵抗 (R3) の両端に接続すると、次式でゼロを設
定できます。
1
F z = -------------------------------2xR 3 xC PB
（式 7）
（式 3）
スタートアップ時の突入電流に必要な CSS は、式 4 によって求
めます。VOUT は出力電圧、COUT は出力における総コンデン
サ容量、IINRUSH は必要な突入電流を示します。
 V OUT xC OUT x2A 
C SS = ------------------------------------------------I INRUSH x0.5V
（式 4）
8
このゼロによって LDO のクロスオーバー周波数が増加し、位
相が追加されるので、負荷過渡応答が高速化します。
重要な点として、LDO の安定性と負荷過渡応答は、使用する
出力コンデンサの種類に左右されます。最適な結果を得るに
は、アプリケーションごとに経験的なチューニングを行うこと
を推奨します。
FN7712.3
2011 年 9 月 29 日
ISL80101A
表 2 に、各種出力電圧とセラミック COUT に対する CPB、R3、
R2 の推奨値を示します。
46
44
VOUT
(V)
R3
(k)
R2
(k)
COUT
(µF)
CPB
(pF)
5.0
2.61
0.287
10
100
3.3
2.61
0.464
10
100
2.5
2.61
0.649
10
82
1.8
2.61
1.0
10
82
1.5
2.61
1.3
10
68
1.5
2.61
1.3
22
150
1.2
2.61
1.87
22
120
1.2
2.61
1.87
47
270
1.0
2.61
2.61
47
220
0.8
2.61
4.32
47
220
入力コンデンサ
適切な動作には 10μF 以上の X5R/X7R 入力コンデンサが欠かせ
ません。このセラミック入力コンデンサは LDO の VIN ピンと
GND ピンに接続し、PCB トレースは 0.5cm 以下に抑える必要
があります。
消費電力と熱
ジャンクション温度は、4 ページ「推奨動作条件 (Note 8)」で
指定された範囲を超えてはなりません。消費電力は式 8 で求め
られます。
P D =  V IN – V OUT   I OUT + V IN  I GND
（式 8）
JA, C/W
表 2. 各種 VOUT と COUT に対する CPB の推奨値
42
40
38
36
34
2
4
6
8
10
12
14
16
18
20
22
2
24
EPAD-MOUNT COPPER LAND AREA ON PCB, mm
図 13. サーマルビアを設けた 4 層 PCB 上の 3mm×3mm
10 ピン DFN の θJA vs PCB 上で EPAD が接する
カッパーエリアの面積
サーマルフォルト保護
ジャンクション温度がいつサーマル・シャットダウン温度を超
えるかは、パッケージの電力レベルと熱インピーダンス (DFN で
は +48 ℃ /W) によって決まります。ダイ温度が約 +160 ℃を超え
ると LDO の出力がシャットダウンし、ダイ温度が約 +130 ℃に
低下するまでその状態が維持されます。
サーマルパッドの設計に関する一般考慮事項
図 14 に、IC からの放熱用にサーマルパッド上にビアを設ける
際の推奨方法を示します。この代表的な配列では、各ビアの中
心から半径の3倍のスペースを空けてサーマルパッドにビアを
配置します。小型のビアを推奨しますが、ハンダ・リフローが
困難になる程小さくしないでください。
低熱抵抗で効率的な熱伝導ができるように、すべてのビアは
パッドの電位に接続する必要があります。メッキ・スルーホー
ルを各層へ完全に到達させることが重要です。ビアの接続に
「サーマルリリーフ」パターンを採用することは推奨しません。
式 9 に示すように、
最大許容消費電力はジャンクション最高許容
温度TJ(MAX) と最高予想周囲温度TA(MAX) によって決まります。
（式 9）
P D  MAX  =  T J  MAX  – T A    JA
θJA は、ジャンクション～周囲間熱抵抗を示します。
動作の安全性を確保するため、式 8 で求めた消費電力 PD が最
大許容消費電力 PD(MAX) より少ないことを確認してください。
DFN パッケージでは、PCB 上のカッパーエリアをヒートシン
クとして使用します。このパッケージの EPAD は、カッパー層
(GND 層 ) にハンダ付けする必要があります。図 13 のグラフ
は、DFN パッケージの θJA とカッパーエリア面積の関係を示
しています。
9
図 14. PCB のビアパターン
FN7712.3
2011 年 9 月 29 日
ISL80101A
改訂履歴
この改訂履歴は参考情報として掲載するものであり、正確を期すように努めていますが、内容を保証するものではありません。最
新のデータシートについてはインターシルのウェブサイトをご覧ください。
日付
レビジョン
2011/9/19
FN7712.3
変更点
1 ページの表 1 を更新し、インターシルの 1A LDO ラインナップに関する詳細情報を追加
MSL に関する標準的な備考 (Note 4) を「注文情報」に追加
2011/2/2
FN7712.2
1. 1 ページの「特長」
a.「～ ±1.8％の Vout 精度を保証」を「～ ±2％の VADJ 精度を保証」に変更
2. 1 ページの図 1
a.「Typical Applications」を「Typical Application」に変更 ( 英語版のみ )
b. Cpb の「82pF」を「100pF」に変更
3. 3 ページのピン番号 8
a. ISET の「説明」で、2 番目の文を「～電流リミットは 0.75mA になります」から「～電流リミット
は 1.62A になります」に変更
4. 4 ページの「電気的特性」
a.「DC Input Line Regulation」に専用の行を設け、名称を追加し、テスト条件を変更
b.「Feedback Input Current」に代表値「0.01」
、最大値「1」、単位「μA」を追加
5. 5 ページの「電気的特性」
a.「PG PIN CHARACTERISTICS」の「VOUT PG Flag Threshold」で、代表値「85」％Vout を
「84」％Vout に変更
7. 7 ページの「電流リミット設定可能」
a. 式 1 を「Ilimit = 1.62 + ～」に変更
b. 式 2 を「Ilimit = 1.62 - ～」に変更
8. 7 ページの式 1 と式 2 の間で、「～電流リミットがデフォルトの 0.75A から減少します」を「～電流
リミットがデフォルトの 1.62A から減少します」に変更
9. 7 ページの最後の段落の先頭
a.「図 11 では～」を「図 12 では～」に変更
10. 8 ページの「外付けコンデンサの要件」
a.「ISL80121-5 は～」を「ISL80101A は～」に変更
11. 4 ページの「電気的特性」の「DC CHARACTERISTICS」の「Output Current Limit」
a.「VOUT = 2V, VIN = 5.5V, RSET = 25.5k」を「VOUT = 2V, VIN = 5.0V, RSET = 25.5k」に変更
12. 4 ページの「電気的特性」の「AC CHARACTERISTICS」の「Input Supply Ripple Rejection」
a. 代表値「58」dB を「48」dB に変更
b. 代表値「62」dB を「48」dB に変更
13. 8 ページの図 12 を変更。1 ページの同じ図も更新
14. 全体：すべての「VIN」を「VIN」に変更
15. 全体：すべての「VOUT」を「VOUT」に変更
16. 全体：すべての「RSET」を「RSET」に変更
17. 全体：すべての「ISET」を「ISET」に変更
18. 全体：すべての「EN」と「enable」を「ENABLE」に変更
19. 全体：すべての「PGOOD」を「PG」に変更
20. 2 ページの「ブロック図」で、VIN、VOUT、ISET のピン名に下付き文字を使用。PGOOD を PG に変
更
21. 3 ページの EPAD の説明
a.「GND 層に直接～オプションです。
」を「熱対策として GND 層に直接～必要があります。詳細につ
いては 9 ページの「消費電力と熱」を参照してください。」に変更
22. 1 ページの第 2 段落で、
「電流リミットを設定できるので、アプリケーションにおけるシステムの信
頼性が向上します。
」を「電流リミットを設定できるので、エンドアプリケーションにおけるシステ
ムの信頼性が向上します。
」に変更
23. 1 ページの「特長」で、「ソフトスターティングをプログラム可能」を「ソフトスタートをプログラム
可能」に変更
24. 4 ページの「電気的特性」の「DC CHARACTERISTICS」で、「DC Output Voltage Accuracy」を
「DC ADJ Pin Voltage Accuracy」に変更
25. 5 ページで、Note 10 と 11 を削除 ( 特性表に参照元が存在しなかったため )
26. 8 ページの「出力電圧の選択」で、
「式 5 に示すように、出力電圧の設定には外付け抵抗分圧回路 R2
と R3 が使用されます。R3 の推奨値は 500Ω ～ 1kΩ です。それに応じて R2 を式 6 で求めます。」を
「式 5 と 6 に示すように、出力電圧の設定には外付け抵抗分圧回路 R2 と R3 が使用されます。R2 と
R3 の推奨値については、9 ページの表 2 を参照してください。」に変更
29. 9 ページに「サーマルパッドの設計に関する一般考慮事項」を追加
30. 図 8 を変更
10
FN7712.3
2011 年 9 月 29 日
ISL80101A
改訂履歴
この改訂履歴は参考情報として掲載するものであり、正確を期すように努めていますが、内容を保証するものではありません。最
新のデータシートについてはインターシルのウェブサイトをご覧ください。 ( 続き )
日付
レビジョン
変更点
2010/12/6
FN7712.1
2 ページの「ブロック図」を変更
4 ページの「Ground Pin Current」のテスト条件
- 1 行目を「VOUT + 0.4V < VIN < 5V, VSENSE = 0V」から「ILOAD = 0A, 2.2V < VIN <6 V」に変更
- 2 行目を「VOUT + 0.4V < VIN < 6V, VSENSE = 0V」から「ILOAD = 1A, 2.2V < VIN < 6V」に変更
6 ページの図 2「ドロップアウト vs 負荷」
- 25 ℃と 125 ℃の色を入れ替え
2010/11/29
FN7712.0
初版
製品
インターシルは、高性能アナログ、ミクストシグナルおよびパワーマネジメント半導体の設計、製造で世界をリードする企業で
す。インターシルの製品は、産業用機器、インフラ、パーソナル・コンピューティング、ハイエンド・コンシューマの分野で特
に急速な成長を遂げている市場向けに開発されています。製品ファミリの詳細は、www.intersil.com/products をご覧ください。
ISL80101A に関するアプリケーション情報、関連ドキュメント、関連部品は、www.intersil.com 内の ISL80101A のページを参照し
てください。
本データシートに関するご意見は www.intersil.com/askourstaff へお寄せください。
信頼性に関するデータは http://rel.intersil.com/reports/search.php を参照してください。
そのほかの製品については www.intersil.com/product_tree/ を参照してください。
インターシルは、www.intersil.com/design/quality/ に記載の品質保証のとおり、
ISO9000 品質システムに基づいて、製品の製造、組み立て、試験を行っています。
インターシルは、製品を販売するにあたって、製品情報のみを提供します。インターシルは、いかなる時点においても、予告なしに、回路設計、ソフ
トウェア、仕様を変更する権利を有します。製品を購入されるお客様は、必ず、データシートが最新であることをご確認くださいますようお願いいた
します。インターシルは正確かつ信頼に足る情報を提供できるよう努めていますが、その使用に関して、インターシルおよび関連子会社は責を負いま
せん。また、その使用に関して、第三者が所有する特許または他の知的所有権の非侵害を保証するものではありません。インターシルおよび関連子会
社が所有する特許の使用権を暗黙的または他の方法によって与えるものではありません。
インターシルの会社概要については www.intersil.com をご覧ください。
11
FN7712.3
2011 年 9 月 29 日
ISL80101A
パッケージ寸法図
L10.3x3
10 LEAD DUAL FLAT PACKAGE (DFN)
Rev 6, 09/09
3.00
6
PIN #1 INDEX AREA
A
B
1
6
PIN 1
INDEX AREA
(4X)
3.00
2.00
8x 0.50
2
10 x 0.23
4
0.10
1.60
10x 0.35
上面図
底面図
4
(4X)
0.10 M C A B
0.415
PACKAGE
OUTLINE
0.200
0.23
0.35
(10 x 0.55)
SEE DETAIL "X"
(10x 0.23)
1.00
MAX
0.10 C
BASE PLANE
2.00
0.20
側面図
C
SEATING PLANE
0.08 C
(8x 0.50)
C
0.20 REF
5
1.60
0.05
推奨ランドパターンの例
"X" の詳細
NOTE：
1. 寸法の単位は mm です。
( ) 内の寸法は参考値です。
2. 寸法と公差は ASME Y14.5m-1994 に従っています。
3. 特記のない限り、公差は DECIMAL ±0.05 です。
4. リード幅は金属端子に適用され、端子先端から
0.18mm ～ 0.30mm のポイントで計測した値です。
5. タイバー ( 示されている場合 ) は非機能性です。
6. 1 ピンの識別子はオプションですが、表示されているゾーン内
に配置されます。1 ピンの識別子はモールドまたはマーキング
で示されます。
12
FN7712.3
2011 年 9 月 29 日