Appendix この製品のデータシート内容に不足がありましたので、お詫びして添付いたします。 この Appendix は、2015 年 7 月 7 日現在、アナログ・デバイセズ株式会社で確認した内容 を記したものです。 なお、英語のデータシート改版時に、これらの内容が加筆される場合があります。 Appendix 作成年月日： 2015 年 7 月 7 日 製品名：ADA4350 対象となるデータシートのリビジョン(Rev)：Rev.0 １．内部レジスタのリードバック AD4350 の内部制御レジスタの内容は、SDO ピンを通して読み出す（リードバック）こ とができます。この動作のタイミングは図３に示す通りです。最初に読み出し動作を素子に 指示するため、リードバック・コマンドの書き込みが必要です。24 ビット・ワードの Bit23 （データの最初のビット）をロジック１にして書き込むと、次のフレームで 24 ビットのデ ータが SDO から出力されます。この時データは、MSB より出力されます。最初の書き込み と、次の読み出しフレームの間には、必ず CS を一度ロジック 1 に戻す必要があります。出 力されるデータは、表 14 に示されています ２．デイジーチェーン接続 ADA4350 は、複数の素子を直列に接続し一組の制御線でコントロールすることができま す。N 個の ADA4350 を下図のように接続（デイジーチェーン接続）すると、内部の制御レ ジスタが直列に接続されて動作し、24×N ビットの 1 本のシフト・レジスタとみなすことが できます。 ADA4350 デイジーチェーン 接続図 本 社／〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル 電話 03（5402）8200 大阪営業所／〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー 電話 06（6350）6868 Appendix デイジーチェーン接続（続き） ADA4350 をデイジーチェーン接続で使用する場合は、制御レジスタの Bit14（SDO Enable）をロジック０に設定します。データワードは、最も上流の素子（図では#1 の素子） の SDI から入力しますが、このデータは一番下流の素子（図では#3 の素子）のためのデー タから始まります。必要なビット数のデータを書き込んだ後、CS 信号をロジック 1 に戻す と、それぞれの素子に制御コードが書き込まれます。書き込み、読み出しともにデイジーチ ェーンでの動作が可能ですが、1 回の動作でそれらを混在させることはできません。24×N ビットのひとつのシフト・レジスタとして扱ってください。 本 社／〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル 電話 03（5402）8200 大阪営業所／〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー 電話 06（6350）6868 日 本語参考資料 最新版英語データシートはこちら ADCドライバ内蔵の FET入力アナログ・フロントエンド ADA4350 データシート 特長 概要 低ノイズ低入力バイアス電流の FET 入力アンプを内蔵 非常に小さい入力バイアス電流: 25°C で±0.25 pA (typ) 低入力電圧ノイズ 10 Hz、5 V 電源で 92 nV/√Hz (typ) 100 kHz、±5 V 電源で 5 nV/√Hz (typ) ゲイン帯域幅積: 175 MHz 入力容量 差動モード: 3 pF (typ) 同相モード: 2 pF (typ) ゲイン設定切り替え機能を内蔵 サンプリングおよび帰還スイッチのオフ・リーク: ±0.5 pA (typ) ワーストケース tON/tOFF 時間: 105 ns (typ)/65 ns (typ) A/D コンバータ (ADC) ドライバ･アンプを内蔵 差動モードおよびシングルエンド・モード 調整可能な出力同相モード電圧 ±5 V 電源で−5 V～+3.8 V (typ) 広い出力電圧振幅: ±5 V 電源で最小±4.8 V リニアな出力電流: ±5 V 電源で 18 mA rms (typ) すべての機能を SPI またはパラレル・スイッチから制御 広い動作電圧範囲: 3.3 V～12 V ±5 V フル・システムでの静止電流: 8.5 mA (typ) ADA4350 は、検出したパラメータに比例する電流を出力する光 検出器（PD：フォト・ディテクタ）またはその他のセンサー用、 あるいはダイナミックレンジを広くするために非常に正確なゲ イン・レベルを選択する必要のある電圧入力アプリケーション 用の、アナログ・フロントエンドです。 ADA4350 は、FET 入力アンプ、スイッチング回路、ADC ドライ バを内蔵し、すべての機能はシリアル・ペリフェラル・インタ ーフェース (SPI) またはパラレル制御ロジックから設定するこ とができます。FET 入力アンプの電圧ノイズと電流ノイズは非常 に低いため、広い範囲の光検出器（フォト・ディテクタ）、セン サー、高精度データ・アクイジション・システムと組み合わせ て使用する優れた選択肢です。 内蔵のスイッチング回路を使うと、最大 6 種類の外部設定可能 な帰還回路を個別に選択することができます。帰還回路用の外 付け部品を使い、光検出器またはセンサーの能力に合わせてシ ステムを容易に最適化することができます。この機能の中では、 必要に応じて低温度ドリフト抵抗を使うことも可能です。 スイッチング回路は誤差を最小限にするよう設計され、信号の 経路に加わる誤差が、実質的にゼロとなるよう作られています。 出力ドライバはシングルエンド・モードまたは差動モードで使 用できるため、この後ろに接続される ADC 入力の駆動に最適で す。 ADA4350 は、+3.3 V の単電源または±5 Vの両電源で動作できる ため、ディテクタの極性を選択する際に柔軟な対応を提供します。 鉛フリーの 28 ピン T SSOP パッケージを採用し、動作は−40°C～ +85°C の温度範囲で規定されています。 共用ピンの名前は、関連する側の機能で参照してください。 アプリケーション 電流／電圧 (I/V) 変換 フォトダイオードのプリアンプ 化学分析器 質量分析 分子分光学 レーザ/LED レシーバ データ･アクイジション･システム FB5 6 5 4 RF1 FB4 7 VIN1 FB3 8 SWA_OUT FB2 9 SWB_OUT FB0 FB1 機能ブロック図 27 1 28 2 ADA4350 S6 S7 S8 S0 S1 S2 IN-N 10 IN-P 11 P1 3 VOUT1 M1 26 VOUT2 S9 S10 S11 S3 S4 S5 REF SWITCHING NETWORK ADC DRIVER 12417-001 SDO/P2 CS/P4 25 SDI/P3 19 20 21 22 23 SCLK/P1 17 LATCH/P0 SWA_IN FET AMP 16 EN 13 MODE 12 SWB_IN SPI INTERFACE 図 1. ア ナ ログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって 生 じ る第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示 的 ま たは暗示的に許諾するものでもありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、それぞれの所有 者 の 財産です。※日本語版資料は REVISION が古い場合があります。最新の内容については、英語版をご参照ください。 Rev. 0 ©2015 Analog Devices, Inc. All rights reserved. 本 社／〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル 電話 03（5402）8200 大阪営業所／〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー 電話 06（6350）6868 ADA4350 データシート 目次 特長..................................................................................................1 代表的な性能特性 .........................................................................17 アプリケーション ...........................................................................1 フル・システム .........................................................................17 概要..................................................................................................1 FET 入力アンプ .........................................................................19 機能ブロック図 ...............................................................................1 ADC ドライバ ...........................................................................22 改訂履歴 ..........................................................................................2 テスト回路 ....................................................................................26 仕様..................................................................................................3 動作原理 ........................................................................................27 ±5 V フル・システム ..................................................................3 ケルビン・スイッチング技術 ..................................................27 ±5 V FET 入力アンプ ..................................................................4 アプリケーション情報..................................................................28 ±5 V内蔵スイッチング回路とデジタル・ピン .........................5 ADA4350 の設定 ........................................................................28 ±5 V ADC ドライバ .....................................................................6 マニュアルあるいはパラレル・インターフェースによるトラ ンスインピーダンス・ゲイン・パスの選択............................28 5 V フル・システム.....................................................................8 SPI インターフェースからのトランスインピーダンス・ゲイ ン・パスの選択 (シリアル・モード) ......................................28 5 V FET 入力アンプ ....................................................................9 5 V内蔵スイッチング回路とデジタル・ピン .........................10 5 V ADC ドライバ .....................................................................11 タイミング仕様 .........................................................................13 SPICE モデル.............................................................................30 トランスインピーダンス・アンプ設計の方法............................32 トランスインピーダンス・ゲイン・アンプの性能 ................34 絶対最大定格.................................................................................15 低い帰還抵抗 RFX の影響 ..........................................................35 熱抵抗 ........................................................................................15 大きな帰還抵抗値を実現する T 回路の使用 ...........................36 最大消費電力.............................................................................15 ESD の注意 ................................................................................15 外形寸法 ........................................................................................37 ピン配置およびピン機能説明 ......................................................16 改訂履歴 4/15—Re vision 0: Initial Ve rsion Rev. 0 － 2/37 － オーダー・ガイド .....................................................................37 ADA4350 データシート 仕様 ±5 V シ ステム全体の仕様 特に指定がない限り、TA = 25°C、+VS = +5 V、−VS = −5 V、RL = 1 kΩ 差動。 表 1. Parameter DYNAMIC PERFORMANCE −3 dB Bandwidth Slew Rate HARMONIC PERFORMANCE Harmonic Distortion (HD2/HD3) DC PERFORMANCE Input Bias Current INPUT CHARACTERIST ICS Input Resistance Input Capacitance Input Common-Mode Voltage Range Common-Mode Rejection OUT PUT CHARACTERISTICS Linear Output Current Short-Circuit Current Settling T ime to 0.1% POWER SUPPLY Operating Range Quiescent Current Te st Conditions/Comments Typ Max Unit G = −5, VOUT = 200 mV p-p G = −5, VOUT = 2 V p-p VOUT = 2 V step, 10% to 90% 20 12 60 MHz MHz V/µs G = −5, fC = 100 kHz G = −5, fC = 1 MHz −95/−104 −77/−78 dBc dBc At 25°C At 85°C ±0.25 ±8 Common mode Common mode Differential mode Common-mode rejection ratio (CMRR) > 80 dB CMRR > 68 dB VCM = ±3.0 V 100 2 3 −4.5 to +3.8 −5 to +3.9 104 GΩ pF pF V V dB 18 43/76 100 mA rms mA ns 92 VOUT = 4 V p-p, 60 dB spurious-free dynamic range (SFDR) Sinking/sourcing G = −5, VOUT = 2 V step 3.3 Enabled M1 disabled (see Figure 1) All disabled Positive Power Supply Rejection Ratio Negative Power Supply Rejection Ratio Rev. 0 Min － 3/37 － 8.5 7 2 90 85 ±1 ±25 12 10 pA pA V mA mA µA dB dB ADA4350 データシート ±5 V FET 入力アンプ 特に指定がない限り、TA = 25°C、+VS = +5 V、−VS = −5 V、RL = 1 kΩ。 表 2. Parameter DYNAMIC PERFORMANCE −3 dB Bandwidth Gain Bandwidth Product Slew Rate Settling T ime to 0.1% NOISE/HARMONIC PERFORMANCE Harmonic Distortion (HD2/HD3) Input Voltage Noise DC PERFORMANCE Input Offset Voltage Input Offset Voltage Drift Input Bias Current Input Bias Offset Current Open-Loop Gain INPUT CHARACTERIST ICS Input Resistance Input Capacitance Input Common-Mode Voltage Range Common-Mode Rejection Ratio OUT PUT CHARACTERISTICS Output Overdrive Recovery Time Output Voltage Swing Linear Output Current Short-Circuit Current POWER SUPPLY Operating Range Positive Power Supply Rejection Ratio Negative Power Supply Rejection Ratio Rev. 0 Te st Conditions/Comments Min G = −5, VOUT = 100 mV p-p G = −5, VOUT = 2 V p-p Typ Max Unit VOUT = 2 V step, 10% to 90% G = -5, VOUT = 2 V step 26 24 175 100 28 MHz MHz MHz V/µs ns f = 100 kHz, VOUT = 2 V p-p, G = −5 f = 1 MHz, VOUT = 2 V p-p, G = −5 f = 10 Hz f = 100 kHz −106/−114 −83/−93 85 5 dBc dBc nV/√Hz nV/√Hz From −40°C to +85°C From 25°C to 85°C At 25°C At 85°C At 25°C At 85°C VOUT = ±2 V 106 15 0.1 0.1 ±0.25 ±8 ±0.1 ±0.5 115 92 100 2 3 −4.5 to +3.8 −5 to +3.9 115 GΩ pF pF V V V 60 −4.05 to +4.07 −4.9 to +4.86 18 41/45 ns V V mA rms mA Common mode Common mode Differential mode CMRR > 80 dB CMRR > 68 dB VCM = ±3 V VOUT = VS ± 10% G = +21, RF = 1 kΩ, RL open measured at FBx G = +21, RF = 100 kΩ, RL open measured at FBx VOUT = 2 V p-p, 60 dB SFDR Sinking/sourcing −3.6 to +3.9 −4.7 to +4.8 3.3 90 90 － 4/37 － 80 1.6 1.0 ±1 ±25 ±0.8 12 109 109 µV µV/°C µV/°C pA pA pA pA dB V dB dB ADA4350 データシート ±5 V 内 蔵スイッチング回路とデジタル・ピン 特に指定がない限り、T A = 25°C、+VS = +5 V、−VS = −5 V。帰還スイッチとサンプリング・スイッチの表記については図 1 を参照してく ださい。 表 3. Parameter FEEDBACK/SAMPLE ANALOG SWIT CH Analog Signal Range Switch On-Resistance Feedback Sampling On-Resistance Match Between Channels Feedback Resistance Sampling Resistance SWIT CH LEAKAGE CURRENTS Sampling and Feedback Switch Off Leakage DYNAMIC CHARACT ERISTICS Power-On Time Power-Off Time Off Isolation Feedback Switches Sampling Switches Channel-to-Channel Crosstalk Worst-Case Switch Feedback Capacitance (Switch Off) Symbol RON, FB Typ RON, S ΔRON, FB ΔRON, S +5 V Ω Ω Ω Ω Ω Ω Ω Ω 196 VCM = 0 V VCM = 0 V 2 2 15 14 Ω Ω T A = 85°C ±0.5 ±40 ±1.7 ±120 pA pA DVDD = 5 V DVDD = 3.3 V DVDD = 5 V DVDD = 3.3 V RL = 50 Ω, f = 1 MHz t OFF Unit 149 195 149 195 297 390 297 388 I S (OFF) t ON Max For S0 to S2, VCM = 0 V T A = 85°C For S3 to S5, VCM = 0 V T A = 85°C For S6 to S8, VCM = 0 V T A = 85°C For S9 to S11, VCM = 0 V T A = 85°C RL = 50 Ω, f = 1 MHz CFB (OFF) 196 356 356 76 80 86 90 ns ns ns ns −92 −118 −86 0.1 dB dB dB pF EN, MODE, DGND, LAT CH/P0, SCLK/P1, SDO/P2, SDI/P3, CS/P4 1 Input High Voltage VIH Input Low Voltage VIL DVDD = 5 V DVDD = 3.3 V DVDD = 5 V DVDD = 3.3 V DVDD, DGND Enabled Disabled +VS to DGND Head Room 1 Min −5 T HRESHOLD VOLT AGES FOR DIGIT AL INPUT PINS DIGIT AL SUPPLIES Digital Supply Range Quiescent Current Te st Conditions/Comments 2.0 1.5 1.4 1.0 3.3 to 5.5 50 0.6 ≥3.3 V V V V V µA µA V 共 用 ピ ン の 1 つの 機能を 参照す る場合 、ピン 名の仕 様に関 係する 部分の みを記 載しま す。 共 用ピ ンのフ ル名称 につい ては、 ピン配 置およ びピン 機能 説明の セクシ ョ ン を 参 照 し てくだ さい。 Rev. 0 － 5/37 － ADA4350 データシート ±5 V ADC ドライバ 特に指定がない限り、T A = 25°C、+VS = +5 V、−VS = −5 V。P1 アンプと M1 アンプについては図 1 を参照してください。差動の場合 RL = 1 kΩ で、シングルエンドの場合 RL = 500 Ω です。 表 4. Parameter Te st Conditions/Comments 1 Min Typ Max Unit DYNAMIC PERFORMANCE −3 dB Bandwidth Overdrive Recovery Time Slew Rate Settling T ime 0.1% When used differentially, VOUT = 0.1 V p-p 38 MHz When used differentially, VOUT = 2.0 V p-p 16 MHz When P1 is used, VOUT = 50 mV p-p 55 MHz When P1 is used, VOUT = 1.0 V p-p 17 MHz When M1 is used, VOUT = 50 mV p-p 45 MHz When M1 is used, VOUT = 1.0 V p-p 21 MHz Positive (+) recovery/negative (−) recovery for P1 200/180 ns Positive (+) recovery/negative (−) recovery for M1 100/100 ns When differentially used, VOUT = 2 V step 57 V/µs When P1 or M1 is single-ended, VOUT = 1 V step 30 V/µs When used differentially, VOUT = 2 V step 95 ns When P1 is used, VOUT = 1 V step 80 ns When M1 is used, VOUT = 1 V step 80 ns When used differentially, fC = 100 kHz, VOUT = 4 V p-p −105/−109 dBc When used differentially, fC = 1 MHz, VOUT = 4 V p-p −75/−73 dBc When P1 is used, fC = 100 kHz, VOUT = 2 V p-p −112/−108 dBc When P1 is used, fC = 1 MHz, VOUT = 2 V p-p −75/−73 dBc NOISE/DIST ORTION PERFORMANCE Harmonic Distortion (HD2/HD3) When M1 is used, f C = 100 kHz, VOUT = 2 V p-p −98/−103 dBc When M1 is used, f C = 1 MHz, VOUT = 2 V p-p −70/−69 dBc For P1, f = 10 Hz 55 nV/√Hz For P1, f = 100 kHz 5 nV/√Hz For P1 and M1, f = 10 Hz , measured at VOUT2 95 nV/√Hz For P1 and M1, f = 100 kHz, measured at VOUT2 16 nV/√Hz f = 100 kHz, referred to P1 1.1 pA/√Hz Output Offset Voltage Differential 0.125 0.5 mV Output Offset Voltage Drift Input Offset Voltage Differential Single-ended, P1 only 0.7 50 13 180 µV/°C µV Referred to Input (RTI) Voltage Noise Referred to Output (RTO) Voltage Noise Input Current Noise DC PERFORMANCE Single-ended, M1 only 40 180 µV Input Offset Voltage Drift Single-ended, P1 only Single-ended, M1 only 0.2 0.4 4.75 3.6 µV/°C µV/°C Input Bias Current P1 only at VIN1 pin 60 220 nA P1 only at RF1 pin M1 at REF pin 60 60 325 200 nA nA Input Offset Current P1 only 60 260 nA Open-Loop Gain Gain P1 only, VOUT = ±2 V M1 only 112 1.9996 2.01 dB V/V +0.5 % 1.9 ppm/°C 102 1.99 −0.5 Gain Error Gain Error Drift 0.6 INPUT CHARACTERIST ICS Input Resistance VIN1 and REF 200 MΩ Input Capacitance VIN1 and REF 1.4 pF −5 to +3.8 V 100 dB Input Common-Mode Voltage Range Common-Mode Rejection Ratio Rev. 0 For P1, VCM = ±3.0 V 82 － 6/37 － ADA4350 データシート Parameter Te st Conditions/Comments 1 Min Typ Max Unit OUT PUT CHARACTERISTICS Output Voltage Swing RL = no load, single-ended ±4.8 ±4.83 V RL = 500 Ω, single-ended ±4.55 ±4.6 V −5 to +3.8 V 18 mA rms Output Common-Mode Voltage Range Linear Output Current P1 or M1, VOUT = 2 V p-p, 60 dB SFDR Differential output, VOUT = 4 V p-p, 60 dB SFDR 18 mA rms Short Circuit Current P1 or M1, sinking/sourcing 43/76 mA Capacitive Load Drive When used differentially at each VOUTx, 30% overshoot, VOUT = 200 mV p-p 33 pF When P1/M1 is used, 30% overshoot, VOUT = 100 mV p-p 47 pF POWER SUPPLY Operating Range Positive Power Supply Rejection Ratio Negative Power Supply Rejection Ratio 1 3.3 V For P1 90 106 dB For M1 86 100 dB For P1 80 100 dB For M1 78 90 dB こ の 表 内 の P 1 と M1 は、図 1 の アン プを表 します 。 Rev. 0 12 － 7/37 － ADA4350 データシート 5 V シ ステム全体の仕様 特に指定がない限り、TA = 25°C、+VS = 5 V、−VS = 0 V、RF = 1 kΩ 差動。 表 5. Parameter DYNAMIC PERFORMANCE −3 dB Bandwidth Slew Rate HARMONIC PERFORMANCE Harmonic Distortion (HD2/HD3) Input Voltage Noise DC PERFORMANCE Input Bias Current INPUT CHARACTERIST ICS Input Resistance Input Capacitance Input Common-Mode Voltage Range Common-Mode Rejection OUT PUT CHARACTERISTICS Linear Output Current Short-Circuit Current Settling T ime to 0.1% POWER SUPPLY Operating Range Quiescent Current Te st Conditions/Comments Typ Max Unit G = −5, VOUT = 200 mV p-p G = −5, VOUT = 1 V p-p VOUT = 2 V step, 10% to 90% 15 14 30 MHz MHz V/µs G = −5, fC = 100 kHz G = −5, fC = 1 MHz f = 10 Hz f = 100 kHz −85/−94 −66/−75 92 4.4 dBc dBc nV/√Hz nV/√Hz At 25°C At 85°C ±0.35 ±8.5 Common mode Common mode Differential mode CMRR > 80 dB CMRR > 68 dB VCM = ±0.5 V 100 2 3 0.5 to 3.8 0 to 3.9 94 GΩ pF pF V V dB 9 41/63 130 mA rms mA ns 88 VOUT = 1 V p-p, 60 dB SFDR Sinking/sourcing, RL < 1 Ω G = −5, VOUT = 2 V step 3.3 Enabled M1 disabled (see Figure 1) All disabled Positive Power Supply Rejection Ratio Negative Power Supply Rejection Ratio Rev. 0 Min － 8/37 － 8 6.5 2 86 80 ±1.6 ±30 12 9 pA pA V mA mA µA dB dB ADA4350 データシート 5 V FET 入力アンプ 特に指定がない限り、TA = 25°C、+VS = 5 V、−VS = 0 V、RL = 1 kΩ。 表 6. Parameter DYNAMIC PERFORMANCE −3 dB Bandwidth Gain Bandwidth Product Slew Rate Settling T ime to 0.1% NOISE/HARMONIC PERFORMANCE Harmonic Distortion (HD2/HD3) Input Voltage Noise DC PERFORMANCE Input Offset Voltage Input Offset Voltage Drift Input Bias Current Input Bias Offset Current Open-Loop Gain INPUT CHARACTERIST ICS Input Resistance Input Capacitance Input Common-Mode Voltage Range Common-Mode Rejection Ratio OUT PUT CHARACTERISTICS Output Overdrive Recovery Time Output Voltage Swing Linear Output Current Short-Circuit Current POWER SUPPLY Operating Range Positive Power Supply Rejection Ratio Negative Power Supply Rejection Ratio Rev. 0 Te st Conditions/Comments Min G = −5, VOUT = 100 mV p-p G = −5, VOUT = 1 V p-p Typ Max Unit VOUT = 2 V step, 10% to 90% G = −5, VOUT = 2 V step 25 24 175 56 60 MHz MHz MHz V/µs ns f = 100 kHz, VOUT = 1 V p-p, G = −5 f = 1 MHz, VOUT = 1 V p-p, G = −5 f = 10 Hz f = 100 kHz −113/−117 −82/−83 92 4.4 dBc dBc nV/√Hz nV/√Hz From −40°C to +85°C From 25°C to 85°C At 25°C At 85°C At 25°C At 85°C VOUT = 1.5 V to 3.5 V 98 25 0.1 0.05 ±0.35 ±8.5 ±0.25 ±0.4 102 88 100 2 3 0.5 to 3.8 0 to 3.9 94 GΩ pF pF V V dB 60/50 0.86 to 3.66 0.08 to 4.87 10 32/38 ns V V mA rms mA Common mode Common mode Differential mode CMRR > 80 dB CMRR > 68 dB VCM = ± 0.5V VOUT = VS ± 10%, positive/negative G = +21, RF = 1 kΩ, RL open measured at FBx G = +21, RF = 100 kΩ, RL open measured at FBx VOUT = 1 V p-p, 60 dB SFDR Sinking/sourcing 1.15 to 3.46 0.27 to 4.80 3.3 90 86 － 9/37 － 80 1.5 1 ±1.6 ±30 ±1.25 12 100 100 µV µV/°C µV/°C pA pA pA pA dB V dB dB ADA4350 データシート 5 V 内 蔵スイッチング回路とデジタル・ピン 特に指定がない限り、T A = 25°C、+VS = 5 V、−VS = 0 V。帰還スイッチとサンプリング・スイッチの位置については図 1 を参照してくだ さい。 表 7. Parameter FEEDBACK/SAMPLE ANALOG SWIT CH Analog Signal Range Switch On Resistance Feedback Sampling On-Resistance Match Between Channels Feedback Resistance Sampling Resistance SWIT CH LEAKAGE CURRENTS Sampling and Feedback Switch Off Leakage DYNAMIC CHARACT ERISTICS Power-On Time Power-Off Time Off Isolation Feedback Switches Sampling Switches Channel-to-Channel Crosstalk Worst-Case Switch Feedback Capacitance (Switch Off) T HRESHOLD VOLT AGES FOR DIGIT AL INPUT PINS Symbol RON, FB Typ RON, S ΔRON, FB ΔRON, S Unit 5 V Ω Ω Ω Ω Ω Ω Ω Ω 308 382 308 384 610 762 612 764 390 VCM = 2.5 V VCM = 2.5 V 3 3 21 23 Ω Ω T A = 85°C ±0.4 ±30 ±1.2 ±80 pA pA I S (OFF) t ON t OFF Max S0 to S2, VCM = 2.5 V T A = 85°C S3 to S5, VCM = 2.5 V T A = 85°C S6 to S8, VCM = 2.5 V T A = 85°C S9 to S11, VCM = 2.5 V T A = 85°C DVDD = 3.3 V DVDD = 3.3 V RL = 50 Ω, f = 1 MHz RL = 50 Ω, f = 1 MHz CFB (OFF) 390 770 770 105 65 ns ns −93 −116 −83 0.1 dB dB dB pF EN, MODE, DGND, LAT CH/P0, SCLK/P1, SDO/P2, SDI/P3, CS/P4 1 VIH Input Low Voltage VIL DVDD = 5 V DVDD = 3.3 V DVDD = 5 V DVDD = 3.3 V DVDD, DGND Enabled Disabled +VS to DGND Head Room 1 Min 0 Input High Voltage DIGIT AL SUPPLIES Digital Supply Range Quiescent Current Te st Conditions/Comments 2.0 1.5 1.4 1.0 3.3 to 5.5 50 0.6 ≥3.3 V V V V V µA µA V 共 用 ピ ン の 1 つの 機能を 参照す る場合 、ピン 名の仕 様に関 係する 部分の みを記 載しま す。 共 用ピ ンのフ ル名称 につい ては、 ピン配 置およ びピン 機能 説明の セクシ ョ ン を 参 照 し てくだ さい。 Rev. 0 － 10/37 － ADA4350 データシート 5 V ADC ドライバ 特に指定がない限り、T A = 25°C、+VS = 5 V、−VS = 0 V。P1 アンプと M1 アンプについては図 1 を参照してください。差動の場合 RL = 1 kΩ で、シングルエンドの場合 RL = 500 Ω です。 表 8. Parameter Te st Conditions/Comments 1 Min Typ Max Unit DYNAMIC PERFORMANCE −3 dB Bandwidth When used differentially, VOUT = 0.1 V p-p 33 MHz When used differentially, VOUT = 2.0 V p-p 16 MHz When P1 is used, VOUT = 50 mV p-p 47 MHz When P1 is used, VOUT = 1.0 V p-p 16 MHz When M1 is used, VOUT = 50 mV p-p 37 MHz When M1 is used, VOUT = 1.0 V p-p 18 MHz For P1, positive (+) recovery/ negative (−) recovery 200/200 ns For M1, positive (+) recovery/ negative (−) recovery 140/120 ns When differentially used, VOUT = 2 V step 37 V/µs When P1 or M1 is single-ended, VOUT = 1 V step 20 V/µs When used differentially, VOUT = 2 V step 75 ns When P1 is used, VOUT = 1 V step 60 ns When M1 is used, VOUT = 1 V step 60 ns When used differentially, fC = 100 kHz, VOUT = 1 V p-p −117/−116 dBc When used differentially, fC = 1 MHz, VOUT = 1 V p-p −80/−85 dBc When P1 is used, fC = 100 kHz, VOUT = 500 mV p-p −108/−115 dBc When P1 is used, fC = 1 MHz, VOUT = 500 mV p-p −80/−83 dBc When M1 is used, fC = 100 kHz, VOUT = 500 mV p-p −103/−107 dBc When M1 is used, fC = 1 MHz, VOUT = 500 mV p-p −75/−78 dBc For P1, f = 10 Hz 60 nV/√Hz For P1, f = 100 kHz 5.2 nV/√Hz For P1and M1, f = 10 Hz, measured at VOUT2 140 nV/√Hz For P1 and M1, f = 100 kHz, measured at VOUT2 18 nV/√Hz f = 100 kHz, referred to P1 1.1 pA/√Hz Output Offset Voltage Differential 0.15 0.75 mV Input Offset Voltage Drift Differential 0.6 16 µV/°C µV Overdrive Recovery Time Slew Rate Settling T ime 0.1% NOISE/DIST ORTION PERFORMANCE Harmonic Distortion (HD2/HD3) Referred to Input (RTI) Voltage Noise Referred to Output (RTO) Voltage Noise Input Current Noise DC PERFORMANCE Output Offset Voltage Input Offset Voltage Drift Input Bias Current Input Offset Current Single-ended, P1 only 60 275 Single-ended, M1 only 70 250 µV Single-ended, P1 only 0.1 5.9 µV/°C Single-ended, M1 only 0.3 4.5 µV/°C P1 only at VIN1 pin 60 230 nA P1 only at RF1 pin 60 350 nA M1 only at REF pin 60 200 nA P1 only 60 270 nA 2.01 V/V +0.5 % 3.4 ppm/°C Open-Loop Gain P1 only, VOUT = 1.5 V to 3.5 V 94 100 Gain M1 only 1.99 1.9995 −0.5 Gain Error Gain Error Drift Rev. 0 0.6 － 11/37 － dB ADA4350 データシート Parameter Te st Conditions/Comments 1 Min Typ Max Unit INPUT CHARACTERIST ICS Input Resistance VIN1 and REF 200 MΩ Input Capacitance VIN1 and REF 1.4 pF Input Common-Mode Voltage Range Common-Mode Rejection Ratio 0 to 3.9 V For P1, VCM = ±0.5 V 84 94 dB RL = no load, single-ended 0.15 to 4.85 0.125 to 4.875 V RL = 500 Ω, single-ended 0.28 to 4.72 0.24 to 4.76 V 0 to 3.9 V 4 mA rms mA rms OUT PUT CHARACTERISTICS Output Voltage Swing Output Common-Mode Voltage Range Linear Output Current For P1or M1, VOUT = 1 V p-p, 60 dB SFDR Differential output, VOUT = 1 V p-p, 60 dB SFDR 10 Short-Circuit Current For P1 or M1, sinking/sourcing 41/63 mA Capacitive Load Drive When used differentially at each VOUTx, 30% overshoot, VOUT = 100 mV p-p 33 pF When P1/M1 is used, 30% overshoot, VOUT = 50 mV p-p 47 pF POWER SUPPLY Operating Range Positive Power Supply Rejection Ratio Negative Power Supply Rejection Ratio 1 3.3 V For P1 86 104 dB For M1 80 94 dB For P1 80 92 dB For M1 76 88 dB こ の 表 内 の P 1 と M1 は、図 1 の アン プを表 します 。 Rev. 0 12 － 12/37 － ADA4350 データシート タイミング仕様 すべての入力信号は t R = t F = 2 ns (DVDD の 10%から 90%)で規定し、DVDD = 3.3 Vで VTH = 1.3 Vまたは DVDD = 5 Vで VTH =1.7 Vの電圧 閾値レベルからの時間とします。設計上保証ですが、出荷テストは行いません。図 2～図 4 を参照。 表 9. Parameter t1 t2 t3 t4 t5 De scription1 SCLK period. SCLK positive pulse width. SCLK negative pulse width. CS setup time. T he time required to begin sampling data after CS goes low. CS hold time. The amount of time required for CS to be held low after the last data bit is sampled before bringing CS high. Data is latched on the CS rising edge. If LAT CH is held low, data is also applied on the CS rising edge. t6 CS positive pulse width. The amount of time required between consecutive words. Data setup time. The amount of time the data bit (SDI) must be set before sampling on the falling edge of SCLK. Data hold time. The amount of time SDI must be held after the falling edge of SCLK for valid data to be sampled. Data latched to the internal switches updated. The amount of time it takes from the latched data being applied until the internal switches are updated. LAT CH disabled referenced from the rising edge of CS. t7 t8 t9 LAT CH enabled referenced from the falling edge of LAT CH. LAT CH negative pulse width. t 10 t 11 2 DVDD = 5 V Min Max 20 10 10 1 5 Unit ns ns ns ns ns 2 1 ns 1 1 ns 2 2 ns 145 3 SCLK rising edge to SDO valid. T he amount of time between the SCLK rising edge and the valid SDO transitions (CLSDO3 = 20 pF). th CS rising edge to the SCLK falling edge. T he amount of time required to prevent a 25 SCLK edge from being recognized (only 24 bits allowed for valid word). t 12 DVDD = 3.3 V Min Max 20 10 10 1 7 140 ns 3 15 ns 10 1 ns 1 ns 1 共 用 ピ ン の 1 つの 機能を 参照す る場合 、ピン 名の仕 様に関 係する 部分の みを記 載しま す。 共 用ピ ンのフ ル名称 につい ては、 ピン配 置およ びピン 機能 説明の セクシ ョ ン を 参 照 し てくだ さい。 2 こ れ は 、 デ ィジ ーチェ ーン・ モード とリー ドバッ ク・モ ードの 場合で す。 3 CL SDO は SDO 出 力 の 容量 負荷で す。 シリアル・モードのタイミング図 LATCH ENABLED: LATCHED DATA APPLIED ON FALLING EDGE OF LATCH LATCH VTH LATCH DISABLED: DATA LATCHED AND APPLIED ON RISING EDGE OF CS t10 t6 VTH CS t1 t4 t5 VTH SCLK t2 t8 SDI 23 22 21 20 19 18 17 16 t3 15 14 13 12 11 10 9 8 t7 7 6 5 4 3 2 1 0 VTH t9 INTERNAL SWITCHES POSITION SWITCHES UPDATED INTERNAL SWITCHES POSITION SWITCHES UPDATED 図 2. 書込み動作 Rev. 0 － 13/37 － 12417-055 t9 ADA4350 データシート LATCH LATCH DISABLED: DATA LATCHED AND APPLIED ON RISING EDGE OF CS t6 t12 READBACK COMPLETED ON RISING EDGE OF CS READ COMMAND LATCHED ON RISING EDGE OF CS CS VTH SCLK VTH 23 SDI 22 21 20 4 19 2 3 0 1 VTH READ COMMAND: INPUT WORD SPECIFIES REGISTER TO BE READ NOP COMMAND t11 22 21 20 19 4 3 2 23 0 1 UNDEFINED 22 21 20 19 4 3 2 1 0 VTH 12417-056 23 SDO READBACK: SELECTED REGISTER DATA CLOCKED OUT 図 3. 読出し動作 LATCH ENABLED: LATCHED DATA APPLIED ON FALLING EDGE OF LATCH VTH LATCH LATCH DISABLED: DATA LATCHED AND APPLIED ON RISING EDGE OF CS t12 CS SCLK SDI 1 23 24 22 21 20 19 4 3 2 1 0 48 23 22 21 INPUT WORD FOR DEVICE N 20 19 4 3 2 1 VTH 0 VTH INPUT WORD FOR DEVICE N – 1 t11 22 UNDEFINED 21 20 19 3 INPUT WORD FOR DEVICE N 図 4.デイジーチェーン・タイミング図 Rev. 0 4 － 14/37 － 2 1 0 VTH 12417-057 23 SDO ADA4350 データシート 絶対最大定格 rms 出力電圧を考慮してください。単電源動作の場合のように RL が-VS を基準とすると、合計駆動電力は+VS × I OUT になります。 rms 信号レベルが不確定の場合は、両電源の場合は中点を基準 とする RL に対して VOUT = +VS/4 とし、単電源の場合は VOUT = +VS/2 とするときの、ワーストケースを検討します。 表 10. Rating 14 V See Figure 5 ±Vs ± 0.3V ±0.7 V 20 mA −65°C to +125°C −40°C to +85°C 300°C 150°C PD = (+ VS × I S ) + 図 5 に、4 層 JEDEC 標準ボードを使った場合のパッケージ最大 安全消費電力対周囲温度を示します。θJA の値は近似値です。 3.0 TJ = 150°C 熱抵抗 θJA はワーストケース条件で規定。すなわち表面実装パッケージ の場合、デバイスを回路ボードにハンダ付けした状態で θJA を規 定。表 11 に ADA4350 の θJA を示します。 表 11. 熱抵抗 θJA 72.4 Unit °C/W 2.0 28-LEAD TSSOP 1.5 1.0 0.5 5 15 25 35 45 55 65 75 AMBIENT TEMPERAURE (°C) ADA4350 の安全な最大消費電力は、チップのジャンクション温 度(T J)上昇により制限されます。約 150°C のガラス転移温度で、 プラスチックの組成が変わります。この温度規定値を一時的に 超えた場合でも、パッケージからチップに加えられる応力が変 化して、ADA4350 のパラメータ性能を永久的にシフトしてしま うことがあります。175°C のジャンクション温度を長時間超え ると、シリコン・デバイス内に変化が発生して、性能低下また は故障の原因になることがあります。 85 図 5. 4 層ボードの周囲温度対最大消費電力 ESD の注意 パッケージ内の消費電力(P D)は、静止消費電力と ADA4350 の負 荷駆動に起因するチップ内の消費電力との和になります。 静止消費電力は、電源ピン(±VS)間の電圧に静止電流(I S)を乗算 して計算されます。 P D =静止消費電力+ (合計駆動電力-負荷消費電力) Rev. 0 2.5 0 –55 –45 –35 –25 –15 –5 最大消費電力 ± VS VOUT PD = (± VS × I S ) + × RL 2 RL 12417-102 上記の絶対最大定格を超えるストレスを加えるとデバイスに恒 久的な損傷を与えることがあります。この規定はストレス定格 の規定のみを目的とするものであり、この仕様の動作のセクシ ョンに記載する規定値以上での製品動作を定めたものではあり ません。製品を長時間絶対最大定格状態に置くと製品の信頼性 に影響を与えます。 Package Type 28-Lead T SSOP (VOUT )2 空気流があると放熱効果が良くなり、実質的に θJA が小さくなり ます。さらに、メタル・パターン、スルー・ホール、グラウン ド・プレーン、電源プレーンとパッケージ・ピン／エクスポー ズド・パッドが直接接触する場合、これらのメタルによっても θJA が小さくなります。 MAXIMUM POWER DISSIPATION (W) Parameter Supply Voltage Power Dissipation Common-Mode Input Voltage Differential Input Voltage Input Current (IN-N, IN-P, VIN1, RF1, and REF) Storage T emperature Range Operating T emperature Range Lead T emperature (Soldering, 10 sec) Junction Temperature V 2 − OUT RL － 15/37 － ESD（静電放電）の影響を受けやすいデバイスで す。電荷を帯びたデバイスや回路ボードは、検知さ れないまま放電することがあります。本製品は当社 独自の特許技術である ESD保護回路を内蔵してはい ますが、デバイスが高エネルギーの静電放電を被っ た場合、損傷を生じる可能性があります。したがっ て、性能劣化や機能低下を防止するため、ESD に対 する適切な予防措置を講じることをお勧めします。 ADA4350 データシート SWB_OUT 1 28 VIN1 RF1 2 27 SWA_OUT VOUT1 3 26 VOUT2 FB5 4 25 REF FB4 5 24 DVDD FB3 6 23 CS/P4 ADA4350 22 TOP VIEW (Not to Scale) SDI/P3 21 SDO/P2 FB0 9 20 SCLK/P1 IN-N 10 19 LATCH/P0 IN-P 11 18 DGND SWA_IN 12 17 MODE SWB_IN 13 16 EN –VS 14 15 +VS FB2 7 FB1 8 12417-002 ピン配置およびピン機能説明 図 6.ピン配置 表 12.ピンの機能説明 ピン番号 記号 説明 1 SWB_OUT スイッチ・グループ B (S3～S5 および S9～S11)出力。 2 RF1 出力差動アンプの帰還抵抗。 3 VOUT 1 差動アンプ出力 1。 4 FB5 FET 入力アンプの帰還ピン 5。 5 FB4 FET 入力アンプの帰還ピン 4。 6 FB3 FET 入力アンプの帰還ピン 3。 7 FB2 FET 入力アンプの帰還ピン 2。 8 FB1 FET 入力アンプの帰還ピン 1。 9 FB0 FET 入力アンプの帰還ピン 0。 10 IN-N FET 入力アンプの反転入力。 11 IN-P FET 入力アンプの非反転入力。 12 SWA_IN スイッチ・グループ A (S0～S2 および S6～S8) 入力。 13 SWB_IN スイッチ・グループ B (S3～S5 および S9～S11) 入力。 14 −VS アナログ負電源。 15 +VS アナログ正電源。 16 EN 17 MODE イネーブル・ピン。 モード・ピン。このピンを使って、SPI インターフェースとパラレル・インターフェースを切り替えま す。 18 DGND 19 LAT CH/P0 20 SCLK/P1 シリアル・モードではデジタル・クロック (SCLK)。パラレル・モードではパラレル・データビット 1(P1)。 21 SDO/P2 シリアル・モードではシリアル・データ出力 (SDO)。パラレル・モードではパラレル・データビット 2 (P2)。 22 SDI/P3 シリアル・モードではシリアル・データ入力 (SDI)。パラレル・モードではパラレル・データビット 3 (P3)。 23 シリアル・モードではセレクト・ビット ( CS)。パラレル・モードではパラレル・データビット 4 (P4)。 24 CS/P4 DVDD 25 REF ADC ドライバのリファレンス電圧、M1 アンプ用。 26 VOUT 2 差動アンプ出力 2。 27 SWA_OUT スイッチ・グループ A (S0～S2 および S6～S8)出力。 28 VIN1 差動アンプの非反転入力。 Rev. 0 デジタル・グラウンド。 シリアル・モードではラッチ・ビット ( LAT CH)。パラレル・モードではパラレル・データビット 0 (P0)。 デジタル正電源。 － 16/37 － ADA4350 データシート 代表的な性能特性 システム全体 これらのプロットは、FET 入力アンプ、スイッチング回路、ADC ドライバを内蔵するシステム全体のものです。特に指定がない限り、RL = 1 kΩ 差動。Vs = ±5 Vの場合 DVDD = +5 V、Vs = +5 V (または±2.5 V)の場合 DVDD = +3.3 V。 2 –40 VS = ±5V NORMALIZED CLOSED-LOOP GAIN (dB) 1 –50 TIA GAIN = –5, ADC DRIVER GAIN = +1 RF = 5kΩ VOUT = 4V p-p 0 –60 DISTORTION (dBc) VS = +5V –1 –2 –3 –4 –5 –6 VS = +5V, HD3 –90 VS = ±5V, HD3 –110 RF = 5kΩ VOUT = 200mV p-p G = –5 100 FREQUENCY (MHz) 1000 INPUT REFERRED VOLTAGE NOISE (nV/√Hz) VOUT = 1V p-p 0 –1 –2 VOUT = 2V p-p VOUT = 200mV p-p –5 –6 –7 –8 –10 0.1 1 10 100 FREQUENCY (MHz) 10 1 VS = ±5V 1.0 0.5 VS = ±2.5V 0 –0.5 –1.0 TIME (100ns/DIV) 12417-206 –1.5 –2.0 100 1k 10k 100k 1M 10M 100M 図 11.入力換算電圧ノイズの周波数特性 SUPPLY CURRENT [ENABLE AND M1 DISABLE] (mA) 1.5 G = –5 VOUT = 2V p-p RF = 5kΩ 10 1 FREQUENCY (Hz) 図 8. 様々な電圧出力に対する周波数応答 図 50 のテスト回路参照 2.0 VS = ±5V 100 12417-005 Vs = ±5V G = –5 RF = 5kΩ –9 5 12 60 VS = ±5V DIGITAL 10 50 ENABLE 8 40 M1 DISABLE 6 30 4 20 10 2 ALL DISABLE 0 –40 0 –20 0 20 40 60 80 TEMPERATURE (°C) 図 9. 様々な電源での大信号ステップ応答、G = −5 Rev. 0 図 12. 電源電流の温度特性、差動モード － 17/37 － 12417-211 –4 1 図 10. 様々な電源での高調波歪みの周波数特性 図 49 のテスト回路参照 2 –3 0.1 FREQUENCY (MHz) 図 7. 様々な電源に対する小信号周波数応答 図 50 のテスト回路参照 1 0.01 12417-207 10 12417-208 1 SUPPLY CURRENT [DIGITAL AND ALL DISABLE] (µA) –9 0.1 VS = ±5V, HD2 –120 0.001 12417-004 –8 NORMALIZED CLOSED-LOOP GAIN (dB) VS = +5V, HD2 –80 –100 –7 OUTPUT VOLTAGE (V) –70 ADA4350 データシート –50 600 VS = ±5V VS = ±5 V 500 –60 SWTICH ON RESISTANCE (Ω) –PSRR +PSRR –80 –90 1 10 100 300 FEEDBACK SWITCH AT 85°C 200 FEEDBACK SWITCH AT 25°C FREQUENCY (kHz) 0 –5 12417-012 –110 0.1 0.2 0.1 0 –0.3 0 20 40 60 80 100 120 140 160 180 200 220 240 TIME (ns) 12417-318 –0.1 VS = ±5V VOUT = 4V p-p TIA GAIN = –5, ADC DRIVER GAIN = +1 –3 –2 –1 0 1 2 3 4 5 図 15. 様々な温度でのスイッチ同相モード電圧対 スイッチのオン抵抗 0.3 –0.2 –4 COMMON-MODE VOLTAGE (VCM) 図 13. PSRR の周波数特性 SETTLING TIME (%) SAMPLE SWITCH AT 25°C 100 –100 図 14. 0.1% セトリング・タイム 図 50 のテスト回路参照 Rev. 0 SAMPLE SWITCH AT 85°C 400 － 18/37 － 12417-114 PSRR (dB) –70 ADA4350 データシート FET 入力アンプ 特に指定がない限り、RL = 1 kΩ。Vs = ±5 Vの場合 DVDD = +5 V、Vs = ±2.5 Vの場合 DVDD = +3.3 V。 3 0 –3 –6 G = +10 RF = 9kΩ –9 –12 G = –5 RF = 5kΩ –15 –18 0.1 1 10 100 FREQUENCY (MHz) –3 –6 –9 G = +10 RF = 9kΩ –12 G = –5 RF = 5kΩ –15 1 10 図 19. 様々なゲインでの大信号周波数応答、V S = 5 V 図 51 と図 52 のテスト回路参照 1.5 VS = ±2.5V OUTPUT VOLTAGE (V) 0 –3 –6 G = +10 RF = 9kΩ –9 G = –5 VOUT = 2V p-p 1.0 G = +2 RF = 1kΩ CF = 3pF 3 100 FREQUENCY (MHz) VS = 5V VOUT = 100mV p-p VS = ±5V 0.5 0 –0.5 –12 10 100 FREQUENCY (MHz) –1.5 TIME (100ns/DIV) 図 20. 様々な電源での大信号ステップ応答、G = −5 図 17. 様々なゲインでの小信号周波数応答、V S = 5 V 図 51 と図 52 のテスト回路参照 6 3 0.3 VS = ±5V VOUT = 2V p-p G = +2 RF = 1kΩ, CF = 3pF VS = ±5V VOUT = 2V STEP G = –5 RF = 5kΩ TIME = 10ns/DIV 0.2 SETTLING TIME (%) 0 –3 –6 –9 G = +10 RF = 9kΩ –15 G = –5 RF = 5kΩ –18 0.1 1 10 FREQUENCY (MHz) 100 –0.1 –0.3 TIME (10ns/DIV) 図 21. 0.1% セトリング・タイム 図 18. 様々なゲインでの大信号周波数応答、V S = ±5 V 図 51 と図 52 のテスト回路参照 Rev. 0 0 –0.2 12417-213 –12 0.1 － 19/37 － 12417-118 1 12417-217 –1.0 G = –5 RF = 5kΩ –15 –18 0.1 NORMALIZED CLOSED-LOOP GAIN (dB) 0 12417-216 NORMALIZED CLOSED-LOOP GAIN (dB) 6 G = +2 RF = 1kΩ CF = 3pF –18 0.1 図 16. 様々なゲインでの小信号周波数応答、V S = ±5 V 図 51 と図 52 のテスト回路参照 9 VS = 5V VOUT = 1V p-p 3 12417-215 G = +2 RF = 1kΩ CF = 3pF NORMALIZED CLOSED-LOOP GAIN (dB) 6 6 VS = ±5V VOUT = 100mV p-p 12417-214 NORMALIZED CLOSED-LOOP GAIN (dB) 9 ADA4350 140 NUMBER OF PARTS 120 HD2 0.1 100 80 60 40 20 HD3 1 10 FREQUENCY (MHz) 0 –0.6 –0.4 –0.2 0.2 0 0.4 0.6 0.8 図 25. 入力オフセット電圧ドリフトの分布 140 VS = ±5V 0 –20 120 10 –80 60 –100 PHASE 40 –120 20 –140 0 1 10 1 100 1k 10k 100k 1M 10M 100M FREQUENCY (Hz) 40 –160 –20 1 10 100 1k 10k 1M 100k 10M 100M –180 1G FREQUENCY (Hz) 図 23. 入力電圧ノイズ 図 26.オープン・ループ・ゲインと位相の周波数応答 –20 VS = ±5V 326 UNITS x = –0.88µV σ = 13.58µV VS = ±5V –30 –40 –50 30 CMRR (dB) NUMBER OF PARTS –60 80 PHASE (Degrees) 100 –40 100 12417-125 OPEN-LOOP GAIN (dB) GAIN 12417-212 INPUT REFERRED VOLTAGE NOISE (nV/√Hz) –0.8 INPUT OFFSET VOLTAGE DRIFT (µV/°C) 図 22. 歪み (HD2/HD3)の周波数特性、G = −5 1000 VS = ±5V 640 UNITS X = 0.1µV/°C σ = 0.25µV/°C 12417-124 –40 –45 VS = ±5V G = –5 –50 VOUT = 2V p-p –55 RL = 1kΩ –60 –65 –70 –75 –80 –85 –90 –95 –100 –105 –110 –115 –120 0.001 0.01 12417-219 DISTORTION (dBc) データシート 20 –60 –70 –80 –90 10 –100 –30 –20 –10 0 10 20 30 INPUT OFFSET VOLTAGE (µV) 40 50 –120 100 10k 100k FREQUENCY (Hz) 図 24. 入力オフセット電圧の分布 Rev. 0 1k 図 27. CMRR の周波数特性 － 20/37 － 1M 10M 12417-126 –40 12417-122 –110 0 ADA4350 データシート 6 –20 PSRR (dB) –40 –60 –PSRR –80 –100 VIN × 6 VOUT 4 2 0 –2 –4 +PSRR 1k 10k 100k FREQUENCY (Hz) 図 28. PSRR の周波数特性 Rev. 0 1M 10M –6 12417-127 –120 100 VS = ±5V G = +6 RL = 1kΩ TIME (100ns/DIV) 12417-030 VS = ±5V INPUT AND OUTPUT VOLTAGE (V) 0 図 29.アンプ回路とした時の出力オーバードライブ・リカバリ ー － 21/37 － ADA4350 データシート ADC ドライバ 特に指定がない限り、差動の場合 RL = 1 kΩ 、シングルエンドの場合 RL = 500 Ω。Vs = ±5 Vの場合 DVDD = +5 V、Vs = +5 V (または±2.5 V)の 場合 DVDD = +3.3 V。 3 3 0 DIFFERENTIAL –3 SINGLE-ENDED OUTPUT AT VOUT2 –6 SINGLE-ENDED OUTPUT AT VOUT2 0 DIFFERENTIAL –3 SINGLE-ENDED OUTPUT AT VOUT1 –6 VS = ±5V RF = 1kΩ VOUT (SINGLE-ENDED) = 1V p-p VOUT (DIFFERENTIAL) = 2V p-p P1 GAIN = 1 SINGLE-ENDED OUTPUT AT VOUT1 1 10 100 FREQUENCY (MHz) –9 0.1 12417-034 –9 0.1 0.75 DIFFERENTIAL VOUT1 0.50 SINGLE-ENDED OUTPUT AT VOUT1 VS = 5V RF = 1kΩ VOUT (SINGLE-ENDED) = 1V p-p VOUT (DIFFERENTIAL) = 2V p-p P1 GAIN = 1 10 100 –0.25 –0.75 TIME (100ns/DIV) 図 34. 大信号ステップ応答 (シングルエンド出力)、V S = ±5 V 図 31. 大信号周波数応答、V S = 5 V 1.5 VS = ±5V RF = 1kΩ VOUT (SINGLE-ENDED) = 50mV p-p VOUT (DIFFERENTIAL) = 100mV p-p P1 GAIN = 1 1.0 AMPLITUDE (V) 3 0 –0.50 FREQUENCY (MHz) 6 VOUT2 12417-134 1 0.25 0 DIFFERENTIAL –3 SINGLE-ENDED OUTPUT AT VOUT2 –6 10 FREQUENCY (MHz) 100 0 –0.5 –1.5 12417-036 1 0.5 –1.0 SINGLE-ENDED OUTPUT AT VOUT1 –9 0.1 VS = ±5V G = +1 RL = 1kΩ TIME (100ns/DIV) 図 35. 大信号ステップ応答 (差動出力)、V S = ±5 V 図 32. 小信号周波数応答、V S = ±5 V － 22/37 － 12417-135 –6 AMPLITUDE (V) –3 12417-230 NORMALIZED MAGNITUDE (dB) VS = ±5V G = +1 0 –9 0.1 NORMALIZED MAGNITUDE (dB) 100 図 33. 大信号周波数応答、V S =±5 V 3 Rev. 0 10 FREQUENCY (MHz) 図 30. 小信号周波数応答、V S = 5 V SINGLE-ENDED OUTPUT AT VOUT2 1 12417-232 VS = 5V RF = 1kΩ VOUT (SINGLE-ENDED) = 50mV p-p VOUT (DIFFERENTIAL) = 100mV p-p P1 GAIN = 1 NORMALIZED MAGNITUDE (dB) NORMALIZED MAGNITUDE (dB) 6 ADA4350 データシート 0.35 40 0.30 0.25 35 0.20 VOUT1 0.10 VOUT2 NUMBER OF PARTS AMPLITUDE (V) 0.15 0.05 0 –0.05 –0.10 –0.15 –0.20 VS = ±5V 326 UNITS x = –35.9µV σ = 85.18µV 30 25 20 15 10 –0.25 –0.40 VS = ±2.5V G = +1 12417-235 –0.35 TIME (100ns/DIV) 0 –400 –350 –300 –250 –200 –150 –100 –50 0 50 12417-141 5 –0.30 100 150 OUTPUT OFFSET VOLTAGE (µV) 図 36. 大信号ステップ応答 (シングルエンド出力) V S = ±2.5 V 図 39. 差動出力オフセット電圧の分布 180 0.75 160 VS = ±2.5V G = +1 140 NUMBER OF PARTS AMPLITUDE (V) 0.50 0.25 0 VS = ±5V 640 UNITS X = 0.51µV/°C σ = 1.37µV/°C 120 100 80 60 –0.25 40 –0.50 0 12417-137 –0.75 TIME (100ns/DIV) –4.8 –3.2 –1.6 0 1.6 3.2 4.8 12417-237 20 6.4 OFFSET VOLTAGE DRIFT (µV/°C) 図 37. 大信号ステップ応答 (差動出力) V S = ±2.5 V 図 40. 差動出力オフセット電圧ドリフトの分布 60 –40 –50 DISTORTION (dBc) –60 –70 VS = ±5V VOUT = 4V p-p DIFFERENTIAL, 2V p-p SINGLE-ENDED G = +1 HD2, DIFFERENTIAL HD2, SINGLE-ENDED OUTPUT AT VOUT1 HD2, SINGLE-ENDED OUTPUT AT VOUT2 HD3, DIFFERENTIAL HD3, SINGLE-ENDED OUTPUT AT VOUT1 HD3, SINGLE-ENDED OUTPUT AT VOUT2 50 NUMBER OF PARTS –30 –80 –90 40 VS = ±5V 326 UNITS FOR P1: x = –11.87µV σ = 37.1µV FOR M1: x = 6.17µV σ = 30.27µV 30 20 –100 10 –110 0.01 0.1 1 FREQUENCY (MHz) 5 0 –200 –170 –140 –110 12417-138 –130 0.001 図 38.高調波歪みの周波数特性 Rev. 0 –80 –50 –20 10 40 70 100 OFFSET VOLTAGE (µV) 図 41. シングルエンド出力オフセット電圧の分布 － 23/37 － 12417-241 –120 ADA4350 データシート 180 NUMBER OF PARTS 140 120 VS = ±5V G = +2 RF = 1kΩ RL = 500Ω VOUT INPUT AND OUTPUT VOLTAGE (V) 160 6 VS = ±5V 640 UNITS FOR P1: x = –0.06µV/°C σ = 0.54µV/°C FOR M1: x = –0.22µV/°C σ = 0.4µV/°C 100 80 60 40 4 VIN × 2 2 0 –2 –4 –2.0 –1.4 –0.8 –0.2 0.4 1.0 1.6 2.2 2.8 OFFSET VOLTAGE DRIFT (µV/°C) –6 12417-239 0 –2.6 TIME (100ns/DIV) 図 42. シングルエンド・オフセット電圧ドリフトの分布 –20 –30 12417-051 20 図 45.出力オーバードライブ・リカバリー 0 VS = ±5V VCM = ±0.5V (M1 の場合) VS = ±5V –20 –40 –40 PSRR (dB) CMRR (dB) –50 –60 –70 –80 –PSRR –60 +PSRR –80 –90 –100 0.01 0.1 1 10 FREQUENCY (MHz) –120 12417-049 –110 0.001 4 2 VS = ±5V G = +2 RF = 1kΩ RL = 500Ω VIN × 2 0 –2 –4 –6 TIME (100ns/DIV) 図 44.出力オーバードライブ・リカバリー (P1 の場合) Rev. 0 1k 10k 100k 1M 図 46. PSRR の周波数特性 (P1 の場合) 12417-050 INPUT AND OUTPUT VOLTAGE (V) VOUT 100 FREQUENCY (Hz) 図 43. CMRR の周波数特性 6 10 － 24/37 － 10M 12417-139 –100 ADA4350 データシート 1000 100 10 1 1 10 100 1k 10k 100k 1M 10M FREQUENCY (Hz) 100M 100 10 1 1 10 100 1k 10k 100k 1M 10M FREQUENCY (Hz) 図 47. 入力換算電圧ノイズの周波数特性 P1 の場合、図 53 のテスト回路参照 Rev. 0 VS = ±5V 図 48. 出力換算電圧ノイズの周波数特性 P1 と M1、図 54 のテスト回路参照 － 25/37 － 100M 12417-243 OUTPUT REFERRED VOLTAGE NOISE (nV/√Hz) VS = ±5V 12417-242 INPUT REFERRED VOLTAGE NOISE (nV/√Hz) 1000 ADA4350 データシート テスト回路 5kΩ 1kΩ FUNCTION GENERATOR P1 VOUT1 LPF 500Ω 825Ω MEASURE DISTORTION WITH DIFFERENTIAL OUTPUT 1kΩ G = –5 500Ω 1kΩ M1 FET AMP VOUT2 12417-058 500Ω DIFFERENTIAL GAIN = 1 ADC DRIVER 図 49. システム全体の高調波歪み 5kΩ 1kΩ P1 VIN VOUT1 500Ω 825Ω MEASURE PARAMETERS AT DIFFERENTIAL OUTPUT 1kΩ G = –5 500Ω 1kΩ M1 FET AMP VOUT2 12417-059 500Ω DIFFERENTIAL GAIN = 1 ADC DRIVER 図 50. その他のパラメータ、システム全体の測定 CF RF MEASURE FREQUENCY RESPONSE RG MEASURE OUTPUT NOISE HERE FET AMP RL G=1+ RF RG VN G = +1 INPUT REFERRED NOISE VN = OUTPUT NOISE 12417-148 AC SIGNAL OF DIFFERENCE FREQUENCY 図 51. FET 入力アンプの周波数応答、非反転ゲイン構成 12417-150 P1 図 53. P1 の入力換算電圧ノイズ CF INSIDE CHIP 1kΩ RF MEASURE FREQUENCY RESPONSE RG M1 MEASURE OUTPUT REFERED VOLTAGE NOISE HERE 500Ω –RF RG 図 54. P1 と M1 の出力換算電圧ノイズ 図 52. FET 入力アンプの周波数応答、反転ゲイン構成 － 26/37 － 12417-151 FET AMP G= Rev. 0 1kΩ 12417-149 AC SIGNAL OF DIFFERENCE FREQUENCY P1 ADA4350 データシート 動作原理 ケルビン・スイッチング技術 従来型のゲイン切り替えが可能なアンプでは、帰還ループ内で アナログ・スイッチを使って該当する帰還パスを選択し、ディ スクリート外付け抵抗とコンデンサを反転入力に接続していま した。この方法ではループ内のアナログ・スイッチの理想的で はない特性に起因して誤差が発生していました。例えば、アナ ログ・スイッチのオン抵抗により電圧と温度に依存するゲイン誤 差が発生し、同時に特に高温では、リーク電流によりオフセッ ト誤差が発生します。ケルビン・スイッチング技術では、各ゲ イン選択ループに 2 個のスイッチを導入してこの問題を解決し ます(1 個はトランスインピーダンス／オペアンプ出力を帰還回 路へ接続し、他の 1 個は帰還回路出力を後段の素子へ接続)。図 55 にケルビン・スイッチングを使用したプログラマブル・ゲイ ンのトランスインピーダンス・アンプを示します。 CF1 この技術では使用するスイッチ数が 2 倍になりますが、中央ノ ードの電圧 (Vx)はスイッチに依存しなくなり、選択した抵抗の電 流にのみ依存します (式 1～式 3 参照)。 V1 = −IP HOTO × RF2 V1 S2B S1A V2 S2A NOTES 1. S1A, S1B, S2A, AND S2B ARE THE ANALOG SWITCHES. RFx ARE THE FEEDBACK RESISTORS SPECIFIC TO EACH TRANSIMPEDANCE PATH. CFx ARE THE FEEDBACK CAPACITORS SPECIFIC TO EACH TRANSIMPEDANCE PATH. 12417-103 RL IPHOTO 図 55. ケルビン・スイッチングを使用したプログラマブルなゲ イン・トランスインピーダンス・アンプ Rev. 0 (3) 図 55 で右側に示すスイッチ(S2A および S2B)のみが小さい出力 インピーダンスを持ち、アンプが高インピーダンス負荷を駆動 する場合の誤差は無視できます。ADA4350 の場合、内蔵 ADC ド ライバが高インピーダンス負荷になります。 HIGH IMPEDANCE LOAD EXAMPLE S1B (2) ここで、 VOUT は初段のアンプの出力。 I PHOTO はフォトダイオードの電流。 RF2 はトランスインピーダンス経路 2 の帰還抵抗。 RS1B は S1B スイッチのスイッチ抵抗。 CF2 VOUT (1) V1 = VOUT × (R F2 /(RF2 + RS1B)) 式 1 を式 2 に代入すると、 RF1 RF2 VO UT = −I P HOTO × (RF2 + RS1B) － 27/37 － ADA4350 データシート アプリケーション情報 ～P4)と選択するゲイン・パスとの関係を示します。 ADA4350 の 設定 複数の Px ピンにロジック 1 を設定すると、選択したゲイン・パ スが並列接続されます。 ADA4350 の基本設定と評価用ボードの使い方については、UG655 ユーザーガイドを参照してください。差動ゲイン構成での ADC ドライバの設定については、ADA4941-1 データシートを 参照してください。 表 13. マニュアル・モードすなわちパラレル・モードの動作 Bit O n P0 P1 P2 P3 P4 ADA4350 のゲイン設定は、SPI インターフェースから、または 5 ピンの DIP スイッチを使ってマニュアルで選択することがで きます。 マニュアルあるいはパラレル・インターフェース によるトランスインピーダンス・ゲイン・パスの 選択 Switch Closed S0 and S6 S1 and S7 S2 and S8 S3 and S9 S4 and S10 Gain Path Selected FB0 FB1 FB2 FB3 FB4 SPI インターフェースからのトランスインピーダ ンス・ゲイン・パスの選択 (シリアル・モード) マニュアル・モード (あるいはパラレル・モード)では、6 つの トランスインピーダンス・パス（スイッチ･ネットワーク）の内 5 つ (FB0～ FB4)のみを使用することができます。図 56 に、 ADA4350 の簡略化した回路図と FB0～FB4 の位置を示します。 この例では、最初の 2 つの帰還パス (FB0 と FB1)が 2 つの差動 トランスインピーダンス・ゲイン・パスとして構成されます。 シリアル・モード動作の場合、EN ピン (ピン 16) にはロジック 1 を、モード・ピン (ピン 17)にはロジック 0 をそれぞれ設定し ます。シリアル・モードでは、ピン 19 は LAT CHに、ピン 20 は SCLK に、ピン 21 は SDO に、ピン 22 は SDI に、ピン 23 は CSに、 それぞれなります。シリアル・モード動作では、24 ビット長のコ マンドを使って、各スイッチ(S0～S11)とその他のオプションを 設定します。表 14 に、シリアル・モード動作で使用される 24 ビット・ワードのビット・マップを示します。表 15 に、種々の トランスインピーダンス・ゲイン・パスの選択に使用されるコ ード例を示します。 マニュアル・モードすなわちパラレル・モードで動作させると きは、EN ピン (ピン 16) と MODE ピン (ピン 17) にロジック 1 を設定します。このモードでは、ピン 19～ピン 23 はそれぞれ P0～P4 で表されます。ゲインの 1 つを選択するときは、対応す る Px ピンにロジック 1 を設定し、他のすべての Px ピンにロジ ック 0 を設定します。表 13 に、ゲイン・セレクト・スイッチ(P0 共用ピンの名前は、関連する機能でのみ参照できます。 CF1 RF1 4 RF1 5 VIN1 FB5 6 SWA_OUT FB3 7 FB4 8 FB2 FB0 9 FB1 RF0 SWB_OUT CF0 27 1 28 2 ADA4350 IN-N IN-P S0 S1 S2 10 11 S6 S7 S8 S9 S10 S11 S3 S4 S5 P1 3 M1 26 VOUT2 VOUT1 REF SWITCHING NETWORK 図 56.簡略化した回路図 Rev. 0 － 28/37 － ADC DRIVER 12417-101 SDO/P2 CS/P4 25 SDI/P3 19 20 21 22 23 SCLK/P1 17 MODE SWB_IN FET AMP 16 LATCH/P0 13 EN 12 SWA_IN SPI INTERFACE ADA4350 データシート 表 14. シリアル・モード動作で使用される 24 ビット・ワードのビット・マップ Bit No. 1 Function S0 on/off 切り替え. 1 をセットすると Switch S0 が閉じます. De fault Setting 0 2 S1 on/off 切り替え. 1 をセットすると Switch S1 が閉じます. 0 3 S2 on/off 切り替え. 1 をセットすると Switch S2 が閉じます. 0 4 S3 on/off 切り替え. 1 をセットすると Switch S3 が閉じます. 0 5 S4 on/off 切り替え. 1 をセットすると Switch S4 が閉じます. 0 6 S5 on/off 切り替え. 1 をセットすると Switch S5 が閉じます. 0 7 S6 on/off 切り替え. 1 をセットすると Switch S6 が閉じます. 0 8 S7 on/off 切り替え. 1 をセットすると Switch S7 が閉じます. 0 9 S8 on/off 切り替え. 1 をセットすると Switch S8 が閉じます. 0 10 S9 on/off 切り替え. 1 をセットすると Switch S9 が閉じます. 0 11 S10 on/off 切り替え. 1 をセットすると Switch S10 が閉じます. 0 12 S11 on/off 切り替え. 1 をセットすると Switch S11 が閉じます. 0 13 0 14 Reserved. ロジック L を設定. オプションの内部 1 pF フィードバック・コンデンサ（反転入力ピンと出力ピンの間に接続）1 をセットするとこ のコンデンサが接続されます. 15 SDO ピンの有効／無効を設定. 1 をセットすることで SDO ピンを無効（Disable）. 0 16 Disable the M1 アンプの有効／無効を設定. 1 をセットすることで M1 を無効 (Disable). 0 17 Reserved. ロジック L を設定. 0 18 Reserved. ロジック L を設定. 0 19 Reserved. ロジック L を設定. 0 20 Reserved. ロジック L を設定. 0 21 Reserved. ロジック L を設定. 0 22 Reserved. ロジック L を設定. 0 23 Reserved. ロジック L を設定. 0 24 Read/Write 制御ビット. 1 で Read 0 で Write. 0 表 15. シリアル・モード動作時のコマンド・ワードのスクリプト例 Command (Hex Code Format, B23…B0) 00 00 41(MSB Side) 00 20 41 00 00 82 00 01 04 00 02 08 00 04 10 00 08 40 Rev. 0 Switch Closed S0 and S6 S0 and S6 S1 and S7 S2 and S8 S3 and S9 S4 and S10 S5 and S11 － 29/37 － Gain Path Selected FB0 FB0, optional internal feedback capacitor on FB1 FB2 FB3 FB4 FB5 0 ADA4350 データシート 図 57 に、SPICE シミュレータで ADA4350 シンボルを生成する 際の推奨シンボル・ピンを示します。 9 8 7 6 5 4 27 1 28 FB0 FB1 FB2 FB3 FB4 FB5 SWA_OUT SWB_OUT VIN1 SPICE モデルでは、パラレル・モード動作のみをサポートして います。ピン P5 がパラレル・モードをイネーブルして、フル・ スイッチング回路機能を可能にします。EN 入力と MODE 入力 は内部でそれぞれハイ・レベルとロー・レベルに設定され、こ のモデルでは使用できません。 10 IN_N 11 IN_P 15 VCC 14 VEE 24 DVDD 18 DGND 2 RF1 SPICE モ デル VOUT1 3 ADA4350 U1 SCLK/P1 SDO/P2 SDI/P3 CS/P4 19 20 21 22 23 25 12417-200 LATCH/P0 13 REF SWB_IN 12 P5 SWA_IN VOUT2 26 図 57. 推奨シンボル・レイアウト 表 16. モデル・ピンの説明 Symbol Pin 1 2 3 4 5 6 7 8 9 10 11 12 13 Mode l Node N10 N11 VCC VEE VDD DGND N12 N13 PO P1 P2 P3 P4 Pin No. 10 11 15 14 24 18 12 13 19 20 21 22 23 14 15 16 17 18 19 20 21 22 23 24 25 26 27 P5 N25 N26 N3 N2 N28 27 1 4 5 6 7 8 9 Not applicable 25 26 3 2 28 27 1 4 5 6 7 8 9 Rev. 0 － 30/37 － Mne monic IN_N IN_P VCC VEE DVDD DGND SWA_IN SWB_IN LAT CH/P0 SCLK/P1 SDO/P2 SDI/P3 CS/P4 P5 REF VOUT 2 VOUT 1 RF1 VIN1 SWA_OUT SWB_OUT FB5 FB4 FB3 FB2 FB1 FB0 ADA4350 データシート C6 R6 300kΩ C5 R5 100kΩ C4 R4 30kΩ C3 R3 10kΩ C2 R2 3kΩ C1 7 6 5 4 27 1 28 FB2 FB3 FB4 FB5 SWA_OUT SWB_OUT VIN1 10 IN_N CPHOTODIODE 2 RF1 8 FB1 AC 1 0 SlNE (0 1m 1k 0 0) I1 9 FB0 R1 1kΩ VOUT1 3 VOUT1 VOUT2 26 VOUT2 11 IN_P ADA4350 15 VCC U1 LATCH/P0 SCLK/P1 SDO/P2 SDI/P3 CS/P4 18 DGND SWB_IN –5 V3 SWA_IN 24 DVDD 12 13 19 20 21 22 23 図 58. 基本機能をテストするための SPICE 回路例 Rev. 0 － 31/37 － 25 12417-201 –5 V2 P5 14 VEE REF 5 V1 ADA4350 データシート トランスインピーダンス・アンプ回路設計の方法 入力バイアス電流が小さいため、プリアンプ出力での DC 誤差 が小さくなるため、ADA4350 はフォトダイオード・プリアン プ・アプリケーションに適しています。さらに、大きなゲイン 帯域幅積と低入力容量により、フォトダイオード・プリアンプ としての信号帯域幅が広くなります。図 59 に ADA4350 のトラ ンスインピーダンス・アンプ・モデルを示します。 CF ゼロ点周波数 f Zと f X 周波数を一致させると、45° の位相マージン で信号帯域幅が最大になります。f X は fP と f GBW の幾何平均であ るため、f X は次のように計算されます。 fx = CF = CM CM ADA4350 12417-157 + VB VOUT CD RSH = 1011 Ω CS 2π × RF × f GBW (8) このケースの周波数応答では、約 2 dB のピーキングと 15% の オーバーシュートが発生しています。CF を 2 倍にして、帯域幅 を半分にすると、平坦な周波数応答が得られ、トランジション のオーバーシュートは約 5%になります。 – CS (7) 式 5、式 6、式 7 から、f X を創りだす CF 値は次のように求まり ます。 RF IPHOTO f P × fGBW OPEN-LOOP GAIN 図 59. ADA4350 のトランスインピーダンス・アンプ・モデル I PHOTO × RF 1 + sCF RF fX (4) G = R2C1s ここで、 I PHOTO はフォトダイオードの出力電流。 RF は帰還抵抗。 CF は帰還容量。 G=1 log f fP 信号帯域幅は 1/(RF × CF)です(式 4 参照)。一般に、可能な最大出 力電圧が最大ダイオード電流(IPHOTO)に対応するように RF を設 定して、フル出力振幅を使用できるようにします。 0° このプリアンプで実現可能な信号帯域幅は、RF、アンプのゲイ ン帯域幅積 (f GBW )、CS およびアンプ入力容量(CD と CM)を含むア ンプ加算点での合計容量の関数になります。RF と合計容量はル ープ周波数 (f p)で極（ポール）を形成します。 fP = 1/2πRFCS PHASE (°) –45° CF を帰還ループに追加すると、入力極の影響を補償する（極と 逆向きの効果がある）ゼロ点がループ伝達関数に形成され、位相 マージンが増えるためフォトダイオード・プリアンプ設計が安定 化されます (図 61 に示すノイズのゲインと位相の灰色の線を参 照)。これにより信号帯域幅 fZ も設定されます(図 61 に示す信号 ゲインの I /V ゲイン・ライン参照)。信号帯域幅とゼロ周波数 (fZ)は次式で決定されます。 Rev. 0 1 2πRFCF –90° log f (5) –135° アンプのオープン・ループ応答に極が追加されると、位相マー ジンが充分でないため、この 2 極システムにはピーキングと不 安定性が発生します (図 60 に示すノイズ・ゲインと位相の灰色 の線を参照)。 fz = fGBW –180° 12417-158 VOUT = |A| (dB) 式 4 の基本伝達関数は、フォトダイオード・プリアンプのトラ ンスインピーダンス・ゲインを表します。 図 60. 補償なしのトランスインピーダンス・アンプ回路設計の ノイズのゲインと位相の周波数特性 (6) － 32/37 － ADA4350 データシート トランスインピーダンス・アンプ回路での出力ノイズの支配的 なソースは、アンプの入力電圧ノイズ VNOIS E と R F の抵抗性熱ノ イズ（ジョンソン･ノイズ）です。電流ノイズの影響は比較的無 視できます。図 61 の灰色の線は、トランスインピーダンス・ア ンプの周波数に対するノイズのゲインと位相を表します。ノイ ズ帯域幅は周波数 fN で決まり、次式で計算することができます。 |A (s)| OPEN-LOOP GAIN fN = fX I TO V GAIN fZ fN G = 1 + CS/CF f fP 表 17. トランスインピーダンス・アンプの RMS ノイズ成分 fGBW Contributor RF 90° PHASE (°) 45° 0° VNOISE f –45° 12417-159 –90° –135° 図 61. 補償を加えたトランスインピーダンス・アンプ回路設計 の信号とノイズのゲインと位相の周波数特性 Rev. 0 (9) 表 17 に、最大帯域幅で 45°の位相マージンを持つ場合 (このケー スでは、f Z = fX = fN) のトランスインピーダンス・アンプの支配的 なノイズ・ソース (RF と VNOISE)を示します。 G = RFCS(s) G=1 fGBW (CS + CF ) CF － 33/37 － Expre ssion 4kT × RF × f N × VNOISE × π 2 (CS + CM + CF + 2CD ) × CF π × fN 2 ADA4350 データシート CF4 RF4 CF3 RF3 CF2 RF2 CF1 RF1 CF0 RF0 IPHOTO CD = 91pF TO 100nF S0 S6 S1 S7 S2 S8 S3 S9 S4 S10 100Ω NOTES 1. RFx ARE THE FEEDBACK RESISTORS SPECIFIC TO EACH TRANSIMPEDANCE PATH. CFx ARE THE FEEDBACK CAPACITORS SPECIFIC TO EACH TRANSIMPEDANCE PATH. 12417-065 TIA 図 62. 5 種類の差動ゲインを持つトランスインピーダンス・アンプとして構成された ADA4350 トランスインピーダンス・ゲイン・アンプの性能 CD = 91pF RF0 = 1kΩ RF1 = 3kΩ RF2 = 10kΩ RF3 = 30kΩ RF4 = 100kΩ 1k CD = 1nF RF0 = 1kΩ, CF0 = 33pF RF1 = 3kΩ, CF1 = 15pF RF2 = 10kΩ, CF2 = 10pF RF3 = 30kΩ, CF3 = 5.6pF RF4 = 100kΩ, CF4 = 3.3pF 0.01k 10k 100k 1M FREQUENCY (Hz) 10k 10M 100M 図 64. トランスインピーダンスの周波数特性、CD = 1 nF 1k 0.1k CD = 91pF RF0 = 1kΩ, CF0 = 15pF RF1 = 3kΩ, CF1 = 6.8pF RF2 = 10kΩ, CF2 = 3.3pF RF3 = 30kΩ, CF3 = 2.2pF RF4 = 100kΩ, CF4 = 1pF 0.01k 0.1M 1M 10M FREQUENCY (Hz) 100M 図 63. トランスインピーダンスの周波数特性、CD = 91 pF Rev. 0 10k 0.1k 12417-166 TRANSIMPEDANCE (Ω) 100k 100k 12417-167 1M 1M TRANSIMPEDANCE (Ω) 図 62 に、5 種類の差動ゲインを持つトランスインピーダンス・ アンプとして構成された ADA4350 を示します。フォトダイオ ード・センサー容量 CD が 91 pF～100 nF の幅での、種々の周波 数でのトランスインピーダンス・ゲイン性能を示します。図 63～ 図 66 に、様々な CD 設定値でのトランスインピーダンスの周波数 特性を示します。補償コンデンサ CF0 ～CF4 がトランスインピー ダンス構成に固有な不安定性を補償していることに注意してく ださい。ここではトランスインピーダンス・ゲイン応答が最大 帯域幅を確保して、45° の位相マージンに近くなるように補償コ ンデンサを選択しています。 － 34/37 － ADA4350 データシート NORMALIZED GAIN (dB) TRANSIMPEDANCE (Ω) 100k 10k 1k CD = 10nF RF0 = 1kΩ, CF0 = 100pF RF1 = 3kΩ, CF1 = 56pF RF2 = 10kΩ, CF2 = 33pF RF3 = 30kΩ, CF3 = 18 pF RF4 = 100kΩ, CF4 = 10pF 0.01k 10k 100k 1M 10M 100M FREQUENCY (Hz) 12417-168 0.1k RFx = 125Ω, CFx =47pF RFx = 250Ω, CFx = 33pF RFx = 500Ω, CFx = 20pF 100k 1M 10M 100M 図 68. RF を減少させた際の正規化周波数応答 (図 67 参照) 1M TRANSIMPEDANCE (Ω) RFx = 68Ω, CFx = 100pF FREQUENCY (Hz) 図 65. トランスインピーダンスの周波数特性、CD = 10 nF この影響を小さくするときは、FET 入力アンプ出力に R-C によ るスナバ回路を追加します (図 69)。この構成例では、帰還抵抗 (RFx )は 68 Ω で、フォトダイオード容量は 40 pF です。 CD = 100nF RF0 = 1kΩ, CF0 = 300pF RF1 = 3kΩ, CF1 = 180pF RF2 = 10kΩ, CF2 = 100pF RF3 = 30kΩ, CF3 = 56pF RF4 = 100kΩ, CF4 = 33pF 100k 11 10 CD = 91pF 9 8 7 6 5 4 3 2 1 0 –1 –2 –3 –4 –5 –6 –7 –8 –9 10k 12417-067 1M 100pF 10k 68Ω – + RS CS TIA CD = 40pF 0.1k 図 69. ピーキングを小さくするスナバ回路の追加 1M 10M 100M FREQUENCY (Hz) 図 70 に、ピーキングをクランプする種々のスナバ回路の効果を 示します。スナバ回路がない場合、100 pF の過補償 CFx を使用 したとき 6 dB のピーキングがあります。スナバ回路を使うと、 帯域幅が約 10 MHz に制限されます。ピーキングと帯域幅との間 で勘案して、スナバ回路の値を調整します。 図 66. トランスインピーダンスの周波数特性、CD = 100 nF 低い帰還抵抗 RFX の影響 6 トランスインピーダンス・アンプの負荷が重くなると、RFx 値 が小さ過ぎるとき周波数応答に大きなピーキングが現れます。 このピーキングは、大きな CFx を使って過補償する場合にも発生 します。図 67 に、91 pF のフォトダイオード容量値と 1 kΩ のト ランスインピーダンス負荷で構成された ADA4350 を示します。 図 68 に、この構成の正規化周波数応答を示します。RF を 500 Ω から 68 Ω へ減少させると、周波数応答のピーキングが段々大き くなります。大きなピーキングはパルス応答で大きなオーバー シュートに変換されて、望ましくない結果になります。 NORMALIZED GAIN (dB) 3 VOUT TIA *OVERCOMPENSATES RS = 10Ω, CS = 10nF –3 RS = 10Ω,CS = 33nF 1M 10M FREQUENCY (Hz) 100M 1kΩ 12417-066 + CD = 91pF RS = 10Ω, CS = 5.6nF 0 –9 100k RFx IPHOTO NO SNUBBER –6 CFx* – RF = 68Ω CF = 100pF CD = 40pF RL = 1kΩ 12417-069 100k 12417-169 0.01k 10k 図 70. トランスインピーダンス周波数応答に対するスナバ回路の 効果 (図 69 参照) 図 67. トランスインピーダンス・アンプ回路 Rev. 0 1kΩ 12417-068 IPHOTO 1k － 35/37 － ADA4350 データシート 大きな帰還抵抗値を実現する T 回路の使用 大きな帰還抵抗 (1 MΩ 以上) を使おうとすると、トランスイン ピーダンス・アンプの設計で次の 2 つの問題が生じます。 T 回路 (RFx 、R2、R1 抵抗で構成) は、より小さい帰還抵抗値と 抵抗ゲイン回路を使ってトランスインピーダンス・ゲインと信 号帯域幅を維持することができます(図 71 参照)。 ZF CFx RFx 標準の T IA 設計と比較して、T 回路はノイズが大きくなります。 これは支配的な電圧ノイズ密度が 1 + R2/R1 倍に増幅されるた めです。 図 72 に、1 MΩ トランスインピーダンス・パスおよび等価 T 回 路として構成された ADA4350 を示します。図 73 に、1 MΩ パス および等価 T 回路について、補償コンデンサの有無に対して性 能比較を示します。 R2 0.5pF R1 TIA 3.3pF VOUT RL 100kΩ 12417-268 IPHOTO 1MΩ 1kΩ 111Ω 図 71. T 回路 CD = 91pF IPHOTO VOUT TIA RL トランスインピーダンス VOUT/I PHO TO と T 回路抵抗 (RFx 、R1、 R2)との関係は、次のように表されます。 VOUT R2 R2 = − ZF × 1 + + I PHOTO R1 ZF (10) 図 72. 1 MΩ トランスインピーダンス・パスおよび等価 T 回路 10M TRANSIMPEDANCE (Ω) ここで、 VOUT は T IA の出力電圧。 IPHOTO は入力フォトダイオード電流。 ZF = RFx/((RFx × CFx)s + 1)、ここで RFx と CFx は選択されたトラン スインピーダンス・ゲイン・パスのそれぞれ帰還抵抗とコンデ ンサ。 R1 と R2 は T 回路ゲイン抵抗。 VS = ±5V, DVDD = +5V CD = 91pF 1M 100k ZF >> R2 の場合、トランスインピーダンス式は次のように簡単 になります。 10k RF x VOUT R2 =− × 1 + (RFx × CFx )s + 1 I PHOTO R1 1k 10k RF = 1MΩ 1MΩ T NETWORK EQUIVALENT RF = 1MΩ, CF = 500fF 1MΩ T NETWORK EQUIVALENT, CF = 3.3pF 100k FREQUENCY (Hz) 1M 10M 12417-070 • 帰還抵抗の寄生容量が最適補償値を超える場合、T IA の信 号帯域幅が大幅に狭くなります。 所要補償容量が小さ過ぎる場合 (1 pF 以下)、帰還コンデン サの選択が現実的にできなくなります。 12417-269 • このため、標準の TIA 設計と比較して、T 回路では同じトランス インピーダンスを得るため 1/(1 + R1/R2)倍小さい帰還抵抗値を 使います。このため、大きな帰還抵抗の使用で生じる大きな寄 生容量の問題がなくなります。同じ信号帯域幅 (すなわち同じ 極)を維持するため、CF を 1 + R2/R1 倍に大きくして、非現実的 に小さい補償コンデンサの問題を解消させます。 図 73. 1 MΩ トランスインピーダンス・パスおよび T 回路の 性能比較 Rev. 0 － 36/37 － ADA4350 データシート 外形寸法 9.80 9.70 9.60 28 15 4.50 4.40 4.30 6.40 BSC 1 14 PIN 1 0.65 BSC 0.15 0.05 COPLANARITY 0.10 0.30 0.19 1.20 MAX SEATING PLANE 0.20 0.09 8° 0° 0.75 0.60 0.45 COMPLIANT TO JEDEC STANDARDS MO-153-AE 図 74. 28 ピン薄型シュリンク・スモール・アウトライン・パッケージ[TSSOP] (RU-28) 寸法: mm オーダー・ガイド Mode l 1 Te mpe rature Range ADA4350ARUZ −40°C to +85°C ADA4350ARUZ-R7 −40°C to +85°C EVAL-ADA4350RUZ-P Package Description 28-Lead T hin Shrink Small Outline Package [TSSOP] 28-Lead T hin Shrink Small Outline Package [TSSOP] Evaluation Board for 28-Lead TSSOP, Precision Version with Guard Rings 1 Z = RoHS 準 拠 製 品 。 Rev. 0 － 37/37 － Package Option RU-28 RU-28