選択可能なゲインG = 1、2、3を持つ 低消費電力差動ADCドライバ ADA4950-1/ADA4950-2 ADA4950-1 12 PD 9 VOCM 07957-001 +VS 8 10 +OUT +INB 4 +VS 7 11 –OUT –INA 3 +VS 5 +INA 2 24 23 22 21 20 19 +INA1 +INB1 –VS1 –VS1 PD1 –OUT1 図 1.ADA4950-1 –INA1 –INB1 +VS1 +VS1 +INB2 +INA2 1 2 3 4 5 6 ADA4950-2 18 17 16 15 14 13 +OUT1 VOCM1 –VS2 –VS2 PD2 –OUT2 ADC ドライバ シングルエンド/差動変換 IF およびベースバンドのゲイン・ブロック 差動バッファ ライン・ドライバ 07957-002 –INA2 –INB2 +VS2 +VS2 VOCM2 +OUT2 7 8 9 10 11 12 アプリケーション 図 2.ADA4950-2 –40 VOUT, dm = 2V p-p 差動ゲイン = 1、2、3 は、内部帰還回路により容易に実現する ことができます。この帰還回路はアンプのクローズド・ルー プ・ゲインを設定するために外部に接続します。 ADA4950-1/ADA4950-2 はアナログ・デバイセズ独自のシリコ ン・ゲルマニウム(SiGe)相補バイポーラ・プロセスにより製造 されているため、小さい消費電力で非常に低レベルの歪みとノ イズを実現しています。ADA4950-x は低いオフセットと優れた ダイナミック性能を持つため、様々なデータ・アクイジショ ン・アプリケーションや信号処理アプリケーションに適していま す。 –60 HD2, ±5V HD3, ±5V HD2, ±2.5V HD3, ±2.5V –70 –80 –90 –100 –110 –120 –130 –140 0.1 1 10 FREQUENCY (MHz) 100 07957-025 ADA4950-1/ADA4950-2 は、帰還抵抗とゲイン抵抗を内蔵した ADA4932-1/ADA4932-2のゲイン選択可能なバージョンです。シ ングルエンド/差動アンプまたは差動/差動アンプとして高性能 ADCの駆動用に最適です。出力同相モード電圧は、内部同相モ ード帰還ループを使ってユーザが調整できるため、ADA4950-1/ ADA4950-2 出力をADC入力にマッチングさせることができます。 また、内部帰還ループは優れた出力バランスを維持し、偶数次 の高調波歪み積も抑圧します。 HARMONIC DISTORTION (dBc) –50 概要 Rev. 0 13 –VS 16 –VS +INB 1 +VS 6 低消費電力で高性能 高速動作 −3 dB 帯域幅: 750 MHz、G = 1 210 MHz までの 0.1 dB 平坦性、VOUT, dm = 2 V p-p、 RL, dm = 200 Ω スルー・レート: 25%から 75%まで 2,900 V/µs 高速なセトリング・タイム: 0.1%まで 9 ns 低消費電力:アンプあたり 9.5 mA 低い高調波歪み 10 MHz で 108 dB SFDR 20 MHz で 98 dB SFDR 低出力電圧ノイズ: 9.2 nV/√Hz、G = 1、RTO 入力オフセット電圧: ±0.2 mV (typ) 選択可能な差動ゲイン: 1、2、3 差動―差動動作またはシングルエンド―差動動作 調整可能な出力同相モード電圧 入力同相モード範囲を 1 VBE だけ下へシフト 広い電源範囲: +3 V～±5 V 16 ピンまたは 24 ピン LFCSP パッケージを採用 15 –VS 14 –VS 機能ブロック図 特長 図 3.様々な電源での高調波歪みの周波数特性 ADA4950-x は、Pb フリーの 3 mm × 3 mm 16 ピン LFCSP パッケ ージ(ADA4950-1、シングル)または Pb フリーの 4 mm × 4 mm 24 ピ ン LFCSP パッケージ(ADA4950-2、デュアル)を採用しています。 ピン配置は、PCB レイアウトと低歪み用に最適化されています。 ADA4950-1/ ADA4950-2 の動作は−40°C～+105°C の温度範囲で 規定され、+3 V～±5 V の電源電圧で動作します。 アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に 関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、 アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様 は、予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有に属します。 ※日本語データシートは REVISION が古い場合があります。最新の内容については、英語版をご参照ください。 ©2009 Analog Devices, Inc. All rights reserved. 社／〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル 電話 03（5402）8200 大阪営業所／〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー 電話 06（6350）6868 本 ADA4950-1/ADA4950-2 目次 特長......................................................................................................1 動作原理............................................................................................ 18 アプリケーション ..............................................................................1 アプリケーション情報 .................................................................... 19 概要......................................................................................................1 アプリケーション回路の解析 .................................................... 19 機能ブロック図 ..................................................................................1 クローズド・ループ・ゲインの選択 ........................................ 19 改訂履歴..............................................................................................2 出力ノイズ電圧の計算 ................................................................ 19 仕様......................................................................................................3 アプリケーション回路入力インピーダンスの計算................. 20 ±5 V 動作 .........................................................................................3 入力同相モード電圧範囲 ............................................................ 22 5 V 動作 ...........................................................................................5 入力と出力の容量 AC 結合......................................................... 22 絶対最大定格 ......................................................................................7 入力信号振幅についての考慮事項 ............................................ 22 熱抵抗..............................................................................................7 最大消費電力 ..................................................................................7 出力同相モード電圧の設定 ........................................................ 22 レイアウト、グラウンド接続、バイパス..................................... 23 ESD の注意......................................................................................7 高性能 ADC の駆動.......................................................................... 24 ピン配置およびピン機能説明 ..........................................................8 外形寸法............................................................................................ 25 代表的な性能特性 ..............................................................................9 オーダー・ガイド ........................................................................ 25 テスト回路........................................................................................16 用語....................................................................................................17 改訂履歴 5/09—Revision 0: Initial Version Rev. 0 － 2/25 － ADA4950-1/ADA4950-2 仕様 ±5 V動作 特に指定がない限り、TA = 25°C、+VS = 5 V、−VS = −5 V、VOCM = 0 V、G = 1、RT = 53.6 Ω (使用時)、RL, dm = 1 kΩ。特に指定がない限り、 すべての仕様はシングルエンド入力と差動出力を規定します。信号の定義については、図 52を参照してください。 差動入力―VOUT, dm 間の性能 表 1. Parameter DYNAMIC PERFORMANCE −3 dB Small-Signal Bandwidth −3 dB Large-Signal Bandwidth Bandwidth for 0.1 dB Flatness ADA4950-1 ADA4950-2 Slew Rate Settling Time to 0.1% Overdrive Recovery Time NOISE/HARMONIC PERFORMANCE Second Harmonic Third Harmonic IMD3 Voltage Noise (Referred to Output) Crosstalk (ADA4950-2) INPUT CHARACTERISTICS Offset Voltage (Referred to Input) Input Capacitance Input Common-Mode Voltage Range CMRR Open-Loop Gain OUTPUT CHARACTERISTICS Output Voltage Swing Linear Output Current Output Balance Error Gain Error Rev. 0 Test Conditions/Comments Min VOUT, dm = 0.1 V p-p VOUT, dm = 2.0 V p-p VOUT, dm = 2.0 V p-p, RL = 200 Ω VOUT, dm = 2 V p-p, 25% to 75% VOUT, dm = 2 V step VIN = 0 V to 5 V ramp, G = 2 See Figure 51 for distortion test circuit VOUT, dm = 2 V p-p 1 MHz 10 MHz 20 MHz 50 MHz VOUT, dm = 2 V p-p 1 MHz 10 MHz 20 MHz 50 MHz f1 = 30 MHz, f2 = 30.1 MHz, VOUT, dm = 2 V p-p f = 1 MHz Gain = 1 Gain = 2 Gain = 3 f = 10 MHz; Channel 2 active, Channel 1 output V+DIN = V−DIN = VOCM = 0 V TMIN to TMAX variation Single-ended at package pin Directly at internal amplifier inputs, not external input terminals DC, ∆VOUT, dm/∆VIN, cm, ∆VIN, cm = ±1 V −2.5 64 Maximum ∆VOUT, single-ended output, RL = 1 kΩ 200 kHz, RL, dm = 10 Ω, SFDR = 69 dB ∆VOUT, cm/∆VOUT, dm, ∆VOUT, dm = 2 V p-p, 1 MHz; see Figure 50 for output balance test circuit Gain = 1 Gain = 2 Gain = 3 － 3/25 － –VS + 1.4 to +VS – 1.4 Typ Max Unit 750 350 MHz MHz 210 230 2900 9 20 MHz MHz V/µs ns ns −108 −107 −98 −80 dBc dBc dBc dBc −126 −105 −99 −84 −94 dBc dBc dBc dBc dBc 9.2 12.5 16.6 −87 nV/√Hz nV/√Hz nV/√Hz dB ±0.2 –3.7 0.5 −VS + 0.2 to +VS − 1.8 −64 66 +2.5 mV µV/°C pF V −49 dB dB V −VS + 1.2 to +VS − 1.2 114 −62 0.5 1.0 0.8 mA peak dB 1.2 1.9 1.7 % % % ADA4950-1/ADA4950-2 VOCM―VOUT, cm間の性能 表 2. Parameter Test Conditions/Comments VOCM DYNAMIC PERFORMANCE −3 dB Small-Signal Bandwidth −3 dB Large-Signal Bandwidth Slew Rate Input Voltage Noise (Referred to Input) Min VOUT, cm = 100 mV p-p VOUT, cm = 2 V p-p VIN = 1.5 V to 3.5 V, 25% to 75% f = 1 MHz 250 105 430 9.8 MHz MHz V/µs nV/√Hz V V+DIN = V−DIN = 0 V ΔVOUT, dm/ΔVOCM, ΔVOCM = ±1 V ΔVOUT, cm/ΔVOCM, ΔVOCM = ±1 V 0.98 –VS + 1.2 to +VS – 1.2 26 +0.8 −60 1.0 32 +6 −49 1.01 kΩ mV dB V/V Min Typ Max Unit 11 10.1 V mA µA/°C mA dB VOCM INPUT CHARACTERISTICS Input Voltage Range Input Resistance Input Offset Voltage VOCM CMRR Gain 22 −6 Typ Max Unit 全体性能 表 3. Parameter Test Conditions/Comments POWER SUPPLY Operating Range Quiescent Current per Amplifier Power Supply Rejection Ratio 3.0 8.8 TMIN to TMAX variation Powered down ΔVOUT, dm/ΔVS, ΔVS = 1 V p-p 9.5 31 0.7 −96 1.0 −84 POWER-DOWN (PD) PD Input Voltage Powered down ≤(+VS – 2.5) V Enabled ≥(+VS – 1.8) 600 28 V ns ns Turn-Off Time Turn-On Time PD Pin Bias Current per Amplifier Enabled PD = 5 V −1.0 +0.2 +1.0 µA Disabled PD = 0 V −250 −180 −140 µA +105 °C OPERATING TEMPERATURE RANGE Rev. 0 −40 － 4/25 － ADA4950-1/ADA4950-2 5 V動作 特に指定がない限り、TA = 25°C、+VS = 5 V、−VS = 0 V、VOCM = 2.5 V、G = 1、RT = 53.6 Ω (使用時)、RL, dm = 1 kΩ。特に指定がない限り、 すべての仕様はシングルエンド入力と差動出力を規定します。信号の定義については、図 52を参照してください。 差動入力―VOUT, dm 間の性能 表 4. Parameter DYNAMIC PERFORMANCE −3 dB Small-Signal Bandwidth −3 dB Large-Signal Bandwidth Bandwidth for 0.1 dB Flatness ADA4950-1 ADA4950-2 Slew Rate Settling Time to 0.1% Overdrive Recovery Time NOISE/HARMONIC PERFORMANCE Second Harmonic Third Harmonic IMD3 Voltage Noise (Referred to Input) Crosstalk (ADA4950-2) INPUT CHARACTERISTICS Offset Voltage (Referred to Input) Input Capacitance Input Common-Mode Voltage Range CMRR Open-Loop Gain OUTPUT CHARACTERISTICS Output Voltage Swing Linear Output Current Output Balance Error Gain Error Rev. 0 Test Conditions/Comments Min VOUT, dm = 0.1 V p-p VOUT, dm = 2.0 V p-p VOUT, dm = 2.0 V p-p, RL = 200 Ω VOUT, dm = 2 V p-p, 25% to 75% VOUT, dm = 2 V step VIN = 0 V to 2.5 V ramp, G = 2 See Figure 51 for distortion test circuit VOUT, dm = 2 V p-p 1 MHz 10 MHz 20 MHz 50 MHz VOUT, dm = 2 V p-p 1 MHz 10 MHz 20 MHz 50 MHz f1 = 30 MHz, f2 = 30.1 MHz, VOUT, dm = 2 V p-p f = 1 MHz Gain = 1 Gain = 2 Gain = 3 f = 10 MHz; Channel 2 active, Channel 1 output V+DIN = V−DIN = VOCM = 2.5 V TMIN to TMAX variation Single-ended at package pin Directly at internal amplifier inputs, not external input terminals DC, ∆VOUT, dm/∆VIN, cm, ∆VIN, cm = ±1 V −4 64 Maximum ∆VOUT, single-ended output, RL = 1 kΩ 200 kHz, RL, dm = 10 Ω, SFDR = 67 dB ∆VOUT, cm/∆VOUT, dm, ∆VOUT, dm = 1 V p-p, 1 MHz; see Figure 50 for output balance test circuit Gain = 1 Gain = 2 Gain = 3 － 5/25 － –VS + 1.2 to +VS – 1.2 Typ Max Unit 770 320 MHz MHz 220 160 2200 10 19 MHz MHz V/µs ns ns −108 −107 −98 −82 dBc dBc dBc dBc −124 −114 −99 −83 −94 dBc dBc dBc dBc dBc 9.2 12.5 16.6 −87 nV/√Hz nV/√Hz nV/√Hz dB ±0.4 −3.7 0.5 –VS + 0.2 to +VS – 1.8 −64 66 +4 mV µV/°C pF V −49 dB dB V –VS + 1.1 to +VS – 1.1 70 −62 0.5 1.0 0.8 mA peak dB 1.2 1.9 1.7 % % % ADA4950-1/ADA4950-2 VOCM―VOUT, cm間の性能 表 5. Parameter Test Conditions/Comments VOCM DYNAMIC PERFORMANCE −3 dB Small-Signal Bandwidth −3 dB Large-Signal Bandwidth Slew Rate Input Voltage Noise (Referred to Input) Min VOUT, cm = 100 mV p-p VOUT, cm = 2 V p-p VIN = 1.5 V to 3.5 V, 25% to 75% f = 1 MHz 240 90 380 9.8 MHz MHz V/µs nV/√Hz V V+DIN = V−DIN = 2.5 V ΔVOUT, dm/ΔVOCM, ΔVOCM = ±1 V ΔVOUT, cm/ΔVOCM, ΔVOCM = ±1 V 0.98 –VS + 1.2 to +VS – 1.2 26 +1.0 −60 1.0 32 +6.5 −49 1.01 kΩ mV dB V/V Min Typ Max Unit 11 9.6 V mA µA/°C mA dB VOCM INPUT CHARACTERISTICS Input Voltage Range Input Resistance Input Offset Voltage VOCM CMRR Gain 22 −6.5 Typ Max Unit 全体性能 表 6. Parameter Test Conditions/Comments POWER SUPPLY Operating Range Quiescent Current per Amplifier Power Supply Rejection Ratio 3.0 8.4 TMIN to TMAX variation Powered down ΔVOUT, dm/ΔVS, ΔVS = 1 V p-p 8.9 31 0.6 −96 Powered down ≤(+VS – 2.5) V Enabled ≥(+VS – 1.8) 600 29 V ns ns 0.9 −84 POWER-DOWN (PD) PD Input Voltage Turn-Off Time Turn-On Time PD Pin Bias Current per Amplifier Enabled PD = 5 V −1.0 +0.2 +1.0 µA Disabled PD = 0 V −100 −65 −40 µA +105 °C OPERATING TEMPERATURE RANGE Rev. 0 −40 － 6/25 － ADA4950-1/ADA4950-2 絶対最大定格 Parameter Rating Supply Voltage Power Dissipation Input Current, +INx, −INx, PD 11 V See Figure 4 ±5 mA Storage Temperature Range Operating Temperature Range ADA4950-1 ADA4950-2 Lead Temperature (Soldering, 10 sec) Junction Temperature −65°C to +125°C パッケージ内の消費電力(PD)は、静止消費電力と負荷駆動に起 因するパッケージ内の消費電力との和になります。静止電力は、 電源ピン(VS)間の電圧に静止電流(IS)を乗算して計算されます。 負荷駆動に起因する消費電力は、アプリケーションに依存しま す。負荷駆動に起因する消費電力は、負荷電流とデバイスの対 応する電圧降下の積として計算されます。これらの計算では RMS 電圧と RMS 電流を使用する必要があります。 −40°C to +105°C −40°C to +105°C 300°C 150°C 強制空冷を使うと、放熱量が増えるため、実効的に θJA が小さく なります。さらに、メタル・パターン、スルー・ホール、グラ ウンド・プレーン、電源プレーンとパッケージ・ピン/エクスポ ーズド・パッドが直接接触する場合、これらのメタルによって も θJA が小さくなります。 上記の絶対最大定格を超えるストレスを加えるとデバイスに恒 久的な損傷を与えることがあります。この規定はストレス定格 の規定のみを目的とするものであり、この仕様の動作のセクシ ョンに記載する規定値以上でのデバイス動作を定めたものでは ありません。デバイスを長時間絶対最大定格状態に置くとデバ イスの信頼性に影響を与えます。 図 4 に、パッケージの最大安全消費電力対周囲温度をシングル の 16 ピ ン LFCSP (91°C/W) と デ ュ ア ル の 24 ピ ン LFCSP (65°C/W) について示します。両パッケージは、JEDEC 規格 4 層 ボード上で厚いプレーンに接続されているPCB パッドにエクス ポーズド・パッドをハンダ付けしています。 3.5 MAXIMUM POWER DISSIPATION (W) 熱抵抗 θJA は、EIA/JESD51-7 に規定される高い熱伝導性を持つ 2s2p プ リント回路ボードにハンダ付けしたデバイス (エクスポーズド・ パッドを含む)に対して規定します。 表 8.熱抵抗 Package Type ADA4950-1, 16-Lead LFCSP (Exposed Pad) ADA4950-2, 24-Lead LFCSP (Exposed Pad) θJA 91 65 θJC 28 16 Unit °C/W °C/W 最大消費電力 ADA4950-x のパッケージ内での安全な最大消費電力は、チップ のジャンクション温度(TJ)上昇により制限されます。約 150°C の ガラス転移温度で、プラスチックの属性が変わります。この温 度規定値を一時的に超えた場合でも、パッケージからチップに 加えられる応力が変化して、ADA4950-x のパラメータ性能が永 久的にシフトしてしまうことがあります。150°C のジャンクシ ョン温度を長時間超えると、シリコン・デバイス内に変化が発 生して、故障の原因になることがあります。 Rev. 0 3.0 2.5 2.0 ADA4950-2 1.5 ADA4950-1 1.0 0.5 0 –40 07957-004 表 7. –20 60 0 20 40 AMBIENT TEMPERATURE (°C) 80 100 図 4.最大消費電力対周囲温度、4 層ボード ESDの注意 － 7/25 － ESD（静電放電）の影響を受けやすいデバイスで す。電荷を帯びたデバイスや回路ボードは、検知さ れないまま放電することがあります。本製品は当社 独自の特許技術である ESD 保護回路を内蔵してはい ますが、デバイスが高エネルギーの静電放電を被っ た場合、損傷を生じる可能性があります。したがっ て、性能劣化や機能低下を防止するため、ESD に対 する適切な予防措置を講じることをお勧めします。 ADA4950-1/ADA4950-2 +INA1 +INB1 –VS1 –VS1 PD1 –OUT1 24 23 22 21 20 19 11 –OUT –INA 3 TOP VIEW (Not to Scale) 10 +OUT 9 VOCM 1 2 3 4 5 6 PIN 1 INDICATOR ADA4950-2 TOP VIEW (Not to Scale) 18 17 16 15 14 13 +OUT1 VOCM1 –VS2 –VS2 PD2 –OUT2 7 8 9 10 11 12 +VS 8 NOTES 1. SOLDER THE EXPOSED PADDLE ON THE BACK OF THE PACKAGE TO A GROUND PLANE OR TO A POWER PLANE. NOTES 1. SOLDER THE EXPOSED PADDLE ON THE BACK OF THE PACKAGE TO A GROUND PLANE OR TO A POWER PLANE. 07957-006 +VS 5 +VS 7 ADA4950-1 +VS 6 +INA 2 –INB 4 –INA1 –INB1 +VS1 +VS1 +INB2 +INA2 12 PD –INA2 –INB2 +VS2 +VS2 VOCM2 +OUT2 14 –VS PIN 1 INDICATOR 07957-005 +INB 1 13 –VS 16 –VS 15 –VS ピン配置およびピン機能説明 図 5.ADA4950-1 のピン配置 図 6.ADA4950-2 のピン配置 表 9.ADA4950-1 のピン機能説明 ピン番号 1 2 3 4 5～8 9 10 11 12 13～16 17 (EPAD) 記号 +INB +INA −INA −INB +VS VOCM +OUT −OUT PD −VS エクスポーズド・パッド (EPAD) 説明 正入力 B、250 Ω 入力。G = 2 の場合は単独で使用、G = 3 の場合は+INA に接続します。 正入力 A、500 Ω 入力。G = 1 の場合は単独で使用、G = 3 の場合は+INB に接続します。 負入力 A、500 Ω 入力。G = 1 の場合は単独で使用、G = 3 の場合は-INB に接続します。 負入力 B、250 Ω 入力。G = 2 の場合は単独で使用、G = 3 の場合は-INA に接続します。 正電源電圧。 同相モード電圧出力 正側出力。 負側出力。 パワーダウン・ピン 負電源電圧。 パッケージ底面のエクスポーズド・パドルをグラウンド・プレーンまたは電源プレーンへハンダ付け してください。 表 10.ADA4950-2 のピン機能説明 ピン番号 1 2 3、4 5 6 7 8 9、10 11 12 13 14 15、16 17 18 19 20 21、22 23 24 25 (EPAD) Rev. 0 記号 −INA1 −INB1 +VS1 +INB2 +INA2 −INA2 −INB2 +VS2 VOCM2 +OUT2 −OUT2 PD2 −VS2 VOCM1 +OUT1 −OUT1 PD1 −VS1 +INB1 +INA1 エクスポーズド・パッド (EPAD) 説明 負入力 A、アンプ 1、500 Ω 入力。G = 1 の場合は単独で使用、G = 3 の場合は–INB1 に接続します。 負入力 B、アンプ 1、250 Ω 入力。G = 2 の場合は単独で使用、G = 3 の場合は–INA1 に接続します。 正電源電圧、アンプ 1。 正入力 B、アンプ 2、250 Ω 入力。G = 2 の場合は単独で使用、G = 3 の場合は+INA2 に接続します。 正入力 A、アンプ 2、500 Ω 入力。G = 1 の場合は単独で使用、G = 3 の場合は+INB2 に接続します。 負入力 A、アンプ 2、500 Ω 入力。G = 1 の場合は単独で使用、G = 3 の場合は–INB2 に接続します。 負入力 B、アンプ 2、250 Ω 入力。G = 2 の場合は単独で使用、G = 3 の場合は–INA2 に接続します。 正電源電圧、アンプ 2。 出力同相モード電圧、アンプ 2。 正出力、アンプ 2。 負出力、アンプ 2。 パワーダウン・ピン、アンプ 2。 負電源電圧、アンプ 2。 出力同相モード電圧、アンプ 1。 正出力、アンプ 1。 負出力、アンプ 1。 パワーダウン・ピン、アンプ 1。 負電源電圧、アンプ 1。 正入力 B、アンプ 1、250 Ω 入力。G = 2 の場合は単独で使用、G = 3 の場合は+INA1 に接続します。 正入力 A、アンプ 1、500 Ω 入力。G = 1 の場合は単独で使用、G = 3 の場合は+INB1 に接続します。 パッケージ底面のエクスポーズド・パドルをグラウンド・プレーンまたは電源プレーンへハンダ付け してください。 － 8/25 － ADA4950-1/ADA4950-2 代表的な性能特性 特に指定がない限り、TA = 25°C、+VS = 5 V、−VS = −5 V、VOCM = 0 V、G = 1、RT = 53.6 Ω (使用時)、RL, dm = 1 kΩ。テスト・セットアップ については、図 49を参照してください。信号の定義については、図 52を参照してください。 2 0 –1 G = 1, RT = 53.6Ω G = 2, RT = 57.6Ω G = 3, RT = 61.9Ω –2 –3 –4 –5 –6 –7 –8 1 10 100 FREQUENCY (MHz) 0 G = 1, RT = 53.6Ω G = 2, RT = 57.6Ω G = 3, RT = 61.9Ω –1 –2 –3 –4 –5 –6 –7 –8 1000 VOUT, dm = 2V p-p 1 07957-010 NORMALIZED CLOSED-LOOP GAIN (dB) VOUT, dm = 100mV p-p 1 07957-007 NORMALIZED CLOSED-LOOP GAIN (dB) 2 1 図 7.様々なゲインでの小信号周波数応答 2 VOUT, dm = 100mV p-p 1 0 CLOSED-LOOP GAIN (dB) VS = ±5V VS = ±2.5V –2 –3 –4 –5 –1 VS = ±5V VS = ±2.5V –2 –3 –4 –5 –6 07957-008 –6 –7 1 10 100 FREQUENCY (MHz) 07957-011 CLOSED-LOOP GAIN (dB) VOUT, dm = 2V p-p 1 0 –1 –7 –8 1000 1 図 8.様々な電源での小信号周波数応答 VOUT, dm = 2V p-p 1 0 –1 CLOSED-LOOP GAIN (dB) 0 TA = –40°C TA = +25°C TA = +105°C –2 –3 –4 –5 –2 –3 –4 –5 –6 07957-009 –6 TA = –40°C TA = +25°C TA = +105°C –1 –7 1 10 100 FREQUENCY (MHz) 07957-012 CLOSED-LOOP GAIN (dB) 1000 2 VOUT, dm = 100mV p-p 1 –7 –8 1000 図 9.様々な温度での小信号周波数応答 Rev. 0 10 100 FREQUENCY (MHz) 図 11.様々な電源での大信号周波数応答 2 –8 1000 図 10.様々なゲインでの大信号周波数応答 2 –8 10 100 FREQUENCY (MHz) 1 10 100 FREQUENCY (MHz) 図 12.様々な温度での大信号周波数応答 － 9/25 － 1000 ADA4950-1/ADA4950-2 2 2 VOUT, dm = 100mV p-p 1 0 CLOSED-LOOP GAIN (dB) RL = 1kΩ RL = 200Ω –2 –3 –4 –5 RL = 1kΩ RL = 200Ω –2 –3 –4 –5 –6 07957-013 –6 –1 –7 1 10 100 FREQUENCY (MHz) 07957-016 CLOSED-LOOP GAIN (dB) 0 –1 –8 VOUT, dm = 2V p-p 1 –7 –8 1000 1 10 100 FREQUENCY (MHz) 図 13.様々な負荷での小信号周波数応答 図 16.様々な負荷での大信号周波数応答 2 2 VOUT, dm = 100mV p-p 1 0 CLOSED-LOOP GAIN (dB) VOCM = –2.5VDC VOCM = 0V VOCM = +2.5VDC –2 –3 –4 –5 VOCM = –2.5VDC VOCM = 0V VOCM = +2.5VDC –2 –3 –4 –5 –6 07957-014 –6 –1 –7 1 10 100 FREQUENCY (MHz) 07957-017 CLOSED-LOOP GAIN (dB) VOUT, dm = 2V p-p 1 0 –1 –8 1000 –7 –8 1000 1 10 100 FREQUENCY (MHz) 1000 図 14.様々な VOCM レベルでの小信号周波数応答 図 17.様々な VOCM レベルでの大信号周波数応答 4 4 VOUT, dm = 100mV p-p 0 CL = 0pF CL = 0.9pF CL = 1.8pF CL = 2.7pF –2 –4 1 10 100 FREQUENCY (MHz) CL = 0pF CL = 0.9pF CL = 1.8pF CL = 2.7pF –2 –4 07957-018 –8 1000 図 15.様々な容量負荷での小信号周波数応答 Rev. 0 0 –6 07957-015 –6 –8 VOUT, dm = 2V p-p 2 CLOSED-LOOP GAIN (dB) CLOSED-LOOP GAIN (dB) 2 1 10 100 FREQUENCY (MHz) 図 18.様々な容量負荷での大信号周波数応答 － 10/25 － 1000 ADA4950-1/ADA4950-2 0.5 0.5 VOUT, dm = 100mV p-p 0.4 0.3 0.2 0.1 0 –0.1 –0.2 –0.3 –0.4 RL = 1kΩ R L = 200Ω AMP 1, RL = 1kΩ AMP 1, RL = 200Ω AMP 2, RL = 1kΩ AMP 2, RL = 200Ω –0.5 1 10 100 FREQUENCY (MHz) –0.1 ADA4950-1, ADA4950-1, ADA4950-2, ADA4950-2, ADA4950-2, ADA4950-2, –0.2 1 10 100 FREQUENCY (MHz) 1000 図 22.様々な負荷での 0.1 dB 平坦性大信号周波数応答 2 1 RL = 1kΩ R L = 200Ω AMP 1, RL = 1kΩ AMP 1, RL = 200Ω AMP 2, RL = 1kΩ AMP 2, RL = 200Ω –0.5 1000 2 VOCM (AC) = 2V p-p 1 VOCM (AC) = 100mV p-p 0 0 –1 –3 –4 –3 –4 –5 –6 –6 07957-020 –5 –7 –8 1 10 100 FREQUENCY (MHz) –7 –8 1000 図 20.様々な DC レベルの VOCM 小信号周波数応答 –40 –40 VOUT, dm = 2V p-p –80 HD2, RL, dm = 1kΩ HD3, RL, dm = 1kΩ HD2, RL, dm = 200Ω HD3, RL, dm = 200Ω –90 –100 –110 –120 –130 1000 VOUT, dm = 2V p-p –60 –70 –80 –90 HD2, HD3, HD2, HD3, HD2, HD3, G G G G G G =1 =1 =2 =2 =3 =3 –100 –110 –120 –130 1 10 FREQUENCY (MHz) 100 –140 0.1 07957-021 –140 0.1 10 100 FREQUENCY (MHz) –50 HARMONIC DISTORTION (dBc) –70 1 図 23.様々な DC レベルの VOCM 大信号周波数応答 –50 –60 VOCM = –2.5VDC VOCM = 0V VOCM = +2.5VDC –2 07957-023 VOCM GAIN (dB) VOCM = –2.5VDC VOCM = 0V VOCM = +2.5VDC –2 図 21.様々な負荷での高調波歪みの周波数特性 1 10 FREQUENCY (MHz) 図 24.様々なゲインでの高調波歪みの周波数特性 － 11/25 － 100 07957-024 –1 VOCM GAIN (dB) 0 –0.4 図 19.様々な負荷での 0.1 dB 平坦性小信号周波数応答 HARMONIC DISTORTION (dBc) 0.1 –0.3 07957-019 ADA4950-1, ADA4950-1, ADA4950-2, ADA4950-2, ADA4950-2, ADA4950-2, 0.2 07957-022 CLOSED-LOOP GAIN (dB) CLOSED-LOOP GAIN (dB) 0.3 Rev. 0 VOUT, dm = 2V p-p 0.4 ADA4950-1/ADA4950-2 –40 –40 VOUT, dm = 2V p-p –50 –60 HARMONIC DISTORTION (dBc) HD2, ±5V HD3, ±5V HD2, ±2.5V HD3, ±2.5V –70 –80 –90 –100 –110 –120 –130 VOCM = 0V –60 HD2, HD3, HD2, HD3, –70 –80 –90 –100 –110 –120 10 FREQUENCY (MHz) 100 –140 07957-025 1 0 図 25.様々な電源での高調波歪みの周波数特性 HARMONIC DISTORTION (dBc) 10MHz 10MHz 30MHz 30MHz –80 –90 –100 –110 –2 –1 0 1 2 3 4 11 12 13 14 HD2 AT HD3 AT HD2 AT HD3 AT –60 –70 10MHz 10MHz 30MHz 30MHz –80 –90 –100 1.2 1.4 1.6 1.8 2.0 2.2 2.4 2.6 2.8 3.0 3.2 3.4 3.6 3.8 VOCM (V) 図 29.様々な周波数での VOCM 対高調波歪み、5 V 電源 図 26.様々な周波数での高調波歪み対 VOCM、±5 V 電源 –50 –40 SPURIOUS-FREE DYNAMIC RANGE (dBc) –50 HARMONIC DISTORTION (dBc) 10 –120 07957-026 –3 VOCM (V) HD2, VOUT, dm = 2V p-p HD3, VOUT, dm = 2V p-p HD2, VOUT, dm = 4V p-p HD3, VOUT, dm = 4V p-p –90 –100 –110 –120 –130 1 10 FREQUENCY (MHz) 100 VOUT, dm = 2V p-p –60 –70 –80 –90 RL, dm = 200Ω –100 RL, dm = 1kΩ –110 –120 –130 –140 0.1 07957-027 –140 0.1 6 7 8 9 VOUT, dm (V p-p) –110 –120 –80 5 07957-029 HARMONIC DISTORTION (dBc) HD2 AT HD3 AT HD2 AT HD3 AT –70 –70 4 VOUT, dm = 2V p-p –50 –60 –60 3 –40 VOUT, dm = 2V p-p –50 –130 –4 2 図 28.VOUT, dm 対高調波歪み、f = 10 MHz –30 –40 1 07957-028 –130 –140 0.1 1 10 FREQUENCY (MHz) 100 図 30.様々な負荷でのスプリアス・フリー・ダイナミック・レ ンジの周波数特性 図 27.様々な VOUT, dm での高調波歪周波数応答 Rev. 0 ±5V ±5V ±2.5V ±2.5V 07957-030 HARMONIC DISTORTION (dBc) –50 － 12/25 － ADA4950-1/ADA4950-2 10 90 60 45 –20 40 0 GAIN –30 20 GAIN (dB) –40 –50 –60 –70 –45 0 –90 PHASE –20 –135 –40 –180 –60 –225 –80 –90 –100 PHASE (Degrees) –10 NORMALIZED SPECTRUM (dB) 80 VOUT, dm = 2V p-p 0 –110 29.8 29.9 30.0 30.1 30.2 FREQUENCY (MHz) 30.3 30.4 30.5 –80 1k 100M 1G –270 10G RL, dm = 200Ω VIN, dm = 100mV p-p –20 –49 –51 –40 PSRR (dB) –53 –55 –57 PSRR+ –60 PSRR– –80 –59 –61 07957-032 –100 –63 1 10 100 FREQUENCY (MHz) –120 1000 07957-035 CMRR (dB) 10M 0 RL, dm = 200Ω VIN = 2V p-p –47 1 1000 0 0 RL, dm = 200Ω VIN, dm = 2V p-p VOUT, dm = 2V p-p –20 –40 –30 –40 –60 AMPLIFIER 2 TO AMPLIFIER 1 –80 –50 –100 –60 –120 10M 100M FREQUENCY (Hz) 1G 07957-033 –140 –70 AMPLIFIER 1 TO AMPLIFIER 2 07957-036 CROSSTALK (dB) –10 –20 1M 10 100 FREQUENCY (MHz) 図 35.PSRR の周波数特性 図 32.CMRR の周波数特性 OUTPUT BALANCE (dB) 1M 図 34.オープン・ループ・ゲインおよび位相の周波数特性 –45 1 10 100 FREQUENCY (MHz) 図 36.クロストークの周波数特性、ADA4950-2 図 33.出力バランスの周波数特性 Rev. 0 100k FREQUENCY (Hz) 図 31.30 MHz 相互変調歪み –65 10k 07957-240 29.7 07957-031 –120 29.6 － 13/25 － 1000 ADA4950-1/ADA4950-2 –10 INPUT SINGLE-ENDED, 50Ω LOAD TERMINATION OUTPUT DIFFERENTIAL, 100Ω SOURCE TERMINATION S11: SINGLE-ENDED-TO-SINGLE-ENDED S22: DIFFERENTIAL-TO-DIFFERENTIAL –20 RL, dm = 200Ω VIN, dm = 100mV p-p 1k 100 –30 S11 –40 S22 –60 07957-037 –50 1 10 100 FREQUENCY (MHz) +OUT –OUT VOUT, dm 1 0.1 0.1 1000 図 37.リターン損失(S11、S22)の周波数特性 1 10 FREQUENCY (MHz) 100 1k 図 40.クローズド・ループ出力インピーダンスの周波数特性 G=1 1000 OUTPUT VOLTAGE NOISE DENSITY (nV/√Hz) 10 07957-040 CLOSED-LOOP OUTPUT IMPEDANCE MAGNITUDE (Ω) S-PARAMETERS (dB) 0 15 10 G=2 5 VOLTAGE (V) G=3 G=1 10 0 VOUT, dm –5 07957-038 –10 1 1 10 100 1k 10k 100k 1M –15 10M FREQUENCY (Hz) 2 × VIN 0 0.1 0.2 0.3 0.4 0.5 0.6 07957-041 100 0.7 0.8 0.9 1.0 TIME (µs) 図 38.様々なゲインでの電圧ノイズ・スペクトル密度 出力換算 図 41.オーバードライブ回復時間 G=2 0.06 1.5 G=2 G=3 0.02 0 –0.02 –0.04 –0.06 0 5 10 15 TIME (ns) 20 25 G=1 G=2 0.5 G=3 0 –0.5 –1.0 –1.5 30 図 39.様々なゲインでの小信号パルス応答 Rev. 0 1.0 07957-042 NORMALIZED OUTPUT VOLTAGE (V) 0.04 07957-039 NORMALIZED OUTPUT VOLTAGE (V) G=1 0 5 10 15 TIME (ns) 20 25 図 42. 様々なゲインでの大信号パルス応答 － 14/25 － 30 ADA4950-1/ADA4950-2 2.0 0.10 1.5 OUTPUT VOLTAGE (V) 0 CL = 0pF CL = 0.9pF CL = 1.8pF CL = 2.7pF 5 10 0 –1.5 15 TIME (ns) 20 25 –2.0 30 0 5 0.02 0 –0.02 07957-044 –0.04 –0.06 30 5 10 15 TIME (ns) 20 25 1.0 0.5 0 –0.5 –1.0 –1.5 30 0 5 10 15 TIME (ns) 20 25 30 図 47.VOCM 大信号パルス応答 図 44.VOCM 小信号パルス応答 1.5 6 0.5 1.2 VOCM = +1V DC 0.4 1.0 5 1.0 4 0.8 3 0.6 2 0.4 PD PIN VOLTAGE (V) 0.3 ERROR 0.1 0 INPUT –0.1 –0.5 ERROR (%) 0.2 0.5 –0.2 OUTPUT –0.3 –1.0 –0.4 –5 0 5 10 15 20 TIME (ns) 25 30 35 40 –0.5 1 –1 0 1 2 3 4 TIME (ms) 5 図 48.PD 応答時間 図 45.セトリング・タイム － 15/25 － 0.2 PD PIN INPUT (SHOWN INVERTED FOR CLARITY) 0 07957-045 VOLTAGE (V) 25 0 6 7 8 –0.2 07957-048 0 Rev. 0 20 07957-047 OUTPUT COMMON-MODE VOLTAGE (V) 0.04 –1.5 15 TIME (ns) 1.5 0.06 0 10 図 46.様々な容量負荷での大信号パルス応答 図 43.様々な容量負荷での小信号パルス応答 OUTPUT COMMON-MODE VOLTAGE (V) CL = 0pF CL = 0.9pF CL = 1.8pF CL = 2.7pF –0.5 07957-046 –0.10 0 0.5 –1.0 07957-043 –0.05 1.0 NONINVERTING OUTPUT VOLTAGE (V) OUTPUT VOLTAGE (V) 0.05 ADA4950-1/ADA4950-2 テスト回路 +5V NC DC-COUPLED SOURCE 500Ω 250Ω 500Ω 50Ω 53.6Ω VIN VOCM ADA4950-x 1kΩ 500Ω 0.1µF NC 250Ω 500Ω 07957-049 25.5Ω –5V 図 49.等価基本テスト回路、G = 1 DIFFERENTIAL NETWORK ANALYZER SOURCE DIFFERENTIAL NETWORK ANALYZER RECEIVER +5V 49.9Ω 250Ω NC 56.2Ω 500Ω 49.9Ω 50Ω 500Ω VOCM ADA4950-x 500Ω 50Ω 56.2Ω 250Ω NC 500Ω 49.9Ω 07957-051 49.9Ω –5V 図 50.出力バランスのテスト回路、CMRR +5V LOW-PASS FILTER VIN 500Ω 0.1µF 500Ω 53.6Ω VOCM ADA4950-x 500Ω 25.5Ω 2:1 DUAL FILTER CT 442Ω 0.1µF NC 250Ω 500Ω –5V 図 51.歪み測定のテスト回路 Rev. 0 261Ω 0.1µF 50Ω 200Ω 442Ω － 16/25 － 07957-252 50Ω 250Ω NC DC-COUPLED SOURCE ADA4950-1/ADA4950-2 用語 +INA VOCM –INA –INB RGB RF 250Ω 500Ω RGA +IN 500Ω 500Ω RGB –OUT ADA4950-x RGA 同相モード電圧 同相モード電圧とは、2 つのノード電圧の平均を意味します(ロ ーカル・グラウンドを基準)。出力同相モード電圧は次式で定義 されます。 RL, dm VOUT, dm +OUT –IN RF 250Ω 500Ω VOUT, cm = (V+OUT + V−OUT)/2 出力バランス 出力バランスは、2 つの出力差動信号が同振幅と逆位相にある 度合を表します。振幅または位相の不一致により、アンプ出力 に不要な同相モード信号が発生します。出力バランス誤差は、 出力同相モード電圧の振幅を出力差動モード電圧の振幅で除算 して求められます。 07957-152 +INB 図 52.信号と回路の定義 差動電圧 2 つのノード電圧間の差。たとえば、出力差動電圧(または等価 な出力差動ノード電圧)は、次のように定義されます。 Output Balance Error VOUT, dm = (V+OUT − V−OUT) ここで、V+OUT と V−OUT は+OUT 出力ピンと−OUT 出力ピンの電 圧(共通グラウンドを基準)。 入力差動電圧は、選択したゲインに応じて、異なる方法で定義 されます。 G = 1 の場合 VIN, dm = (+INA − (−INA)) ここで、+INA と−INA はコモン・グラウンドに対する +INA 入 力ピンと−INA 入力ピンの電圧を基準とします (+INB 入力ピン と−INB 入力ピンはフローティング )。 G = 2 の場合 VIN, dm = (+INB − (−INB)) ここで、+INB と−INB はコモン・グラウンドに対する +INB 入 力ピンと−INB 入力ピンの電圧を基準とします (+INA 入力ピン と−INA 入力ピンはフローティング )。 G = 3 の場合、 +INA 入力ピンと+INB 入力ピンを接続し、−INA 入力ピンと−INB 入力ピンを接続します。 VIN, dm = (+INAB − (−INAB)) ここで、+INAB と−INAB は+INA 入力ピンと+INB 入力ピンの接 続点の電圧およびコモン・グラウンド・リファレンスに対する −INA 入力ピンと−INB 入力ピンの接続点の電圧を基準とします。 Rev. 0 － 17/25 － V OUT , cm V OUT , dm ADA4950-1/ADA4950-2 動作原理 ADA4950-x は、電圧が反対方向に動く 2 つの出力と入力 VOCM が追加されている点で、従来型オペアンプと異なっています。 このデバイスは、オペアンプと同様に、高いオープン・ルー プ・ゲインとこれらの出力を所望の電圧にする負帰還に依存し ています。ADA4950-x は標準の電圧帰還オペアンプと同様に動 作し、シングルエンド/差動変換、同相モード・レベル・シフト、 差動信号増幅の機能を持っています。ADA4950-x はオペアンプ と同様に、内部入力ピン(内部ゲイン抵抗の右側)で高い入力イン ピーダンスと低い出力インピーダンスを持っています。 ADA4950-x は電圧帰還を使っているため、一定の公称ゲイン帯 域幅積を持っています。 Rev. 0 2 つの帰還ループを採用して、差動モードと同相モードの出力 電圧を制御しています。内蔵の帰還抵抗とゲイン抵抗で設定され る差動帰還ループは、差動出力電圧のみを制御します。同相モー ド帰還ループは実際のアンプの内部にあり、同相モード出力電圧 のみを制御します。このアーキテクチャにより、出力同相モー ド・レベルを規定範囲内の任意の値に容易に設定することがで きます。内部同相モード帰還ループにより、出力同相モード電 圧が VOCM 入力に加えられた電圧に等しくなるように維持されま す。 外付け部品の厳密なマッチングなしでも、内部の同相モード帰 還ループにより、広い周波数範囲でバランスした出力が発生さ れます。このために、真の同振幅と 180°の位相差の差動出力が 得られます。 － 18/25 － ADA4950-1/ADA4950-2 アプリケーション情報 アプリケーション回路の解析 ADA4950-xでは高いオープン・ループ・ゲインと負帰還を採用 して、差動モード誤差電圧と同相モード誤差電圧を最小に維持 する方法で差動モード出力電圧と同相モード出力電圧を発生し ています。差動誤差電圧は、2 つの差動入力(+INxと−INx)間の 電圧として定義されます(図 52参照)。多くの場合、この電圧は ゼロと見なすことができます。同様に、実際の出力同相モード 電圧とVOCMに加えられる電圧との間の差もゼロと見なすことが できます。これらの原理から、アプリケーション回路を解析す ることができます。 クローズド・ループ・ゲインの選択 アプリケーション回路の解析のセクションに示す方法を使うと、 図 52の差動ゲインは次のように求めることができます。 V IN , dm RF RG ここで、いずれの側でも入力抵抗(RG)と帰還抵抗(RF)は等しいと 仮定しています。 G = 1 の場合、+INA 入力と−INA 入力を使い、+INB 入力と−INB 入力はフローティングのままにします。この場合の差動ゲイン は次のように計算されます。 G 500 RF 3 RG 500 || 250 出力ノイズ電圧の計算 ADA4950-xの差動出力ノイズは、図 53に示すノイズ・モデルを 使って計算することができます。RG値は選択したゲインに依存 します。入力換算ノイズ電圧密度vnINは差動入力としてモデル化 され、ノイズ電流inIN−とinIN+は各入力とグラウンドの間で流れま す。vnINに起因する出力電圧は、vnINとノイズ・ゲインGN (表 13 の後ろのGNの式で定義)の積として求められます。ノイズ電流は 同じ 2 乗平均値と相関関係がなく、各々はノイズ電流と対応する 帰還抵抗の積に等しい出力電圧を発生します。VOCMピンでのノ イズ電圧密度はvnCMです。多くの場合と同様に帰還回路の帰還 係数が同じである場合、vnCMに起因する出力ノイズは同相モー ドになります。4 本の各抵抗の寄与分は(4kTRxx)1/2 になります。 帰還抵抗からのノイズは直接出力に現れ、ゲイン抵抗からのノ イズはRF/RG倍されて出力に現れます。表 11に、入力ノイズ源、 乗算係数、出力換算ノイズ密度の項をまとめます。 vnRG1 RG1 vnRF1 RF1 inIN+ 500 R 1 G F RG 500 + inIN– vnIN ADA4950-x G = 2 の場合、+INB 入力と−INB 入力を使い、+INA 入力と−INA 入力はフローティングのままにします。この場合の差動ゲイン は次のように計算されます。 500 R 2 G F RG 250 vnOD VOCM vnRG2 RG2 RF2 vnCM vnRF2 07957-053 V OUT , dm G = 3 の場合、 +INA 入力と+INB 入力を接続し、−INA 入力と −INB 入力を接続します。この場合の差動ゲインは次のように計 算されます。 図 53.ノイズ・モデル 表 11.マッチングした帰還回路の出力ノイズ電圧密度の計算 Input Noise Contribution Input Noise Term Input Noise Voltage Density Output Multiplication Factor Differential Output Noise Voltage Density Term Differential Input Inverting Input Noninverting Input VOCM Input Gain Resistor, RG1 Gain Resistor, RG2 Feedback Resistor, RF1 Feedback Resistor, RF2 vnIN inIN− inIN+ vnCM vnRG1 vnRG2 vnRF1 vnRF2 vnIN inIN− × (RF2) inIN+ × (RF1) vnCM (4kTRG1)1/2 (4kTRG2)1/2 (4kTRF1)1/2 (4kTRF2)1/2 GN 1 1 0 RF1/RG1 RF2/RG2 1 1 vnO1 = GN(vnIN) vnO2 = (inIN−)(RF2) vnO3 = (inIN+)(RF1) vnO4 = 0 V vnO5 = (RF1/RG1)(4kTRG1)1/2 vnO6 = (RF2/RG2)(4kTRG2)1/2 vnO7 = (4kTRF1)1/2 vnO8 = (4kTRF2)1/2 Rev. 0 － 19/25 － ADA4950-1/ADA4950-2 表 12.差動入力、DC 結合 Nominal Linear Gain RF (Ω) RG (Ω) RIN, dm (Ω) Differential Output Noise Density (nV/√Hz) 1 2 3 500 500 500 500 250 250||500 1000 500 333 9.25 12.9 16.6 表 13.グラウンド基準のシングルエンド電圧入力、DC 結合、RS = 50 Ω Nominal Linear Gain RF (Ω) RG1 (Ω) RT (Ω) (Std 1%) RIN, se (Ω) RG2 (Ω)1 Differential Output Noise Density (nV/√Hz) 1 2 3 500 500 500 500 250 250||500 53.6 57.6 61.9 667 375 267 526 277 194 9.07 12.2 15.0 RG2 = RG1 + (RS||RT)。 出力ノイズ電圧密度は、従来型オペアンプと同様に、+INx と −INx での入力換算項に該当する出力係数を乗算して求められま す。 2 は回路のノイズ・ゲイン。 β 1 β 2 RG VOCM VIN, dm RG1 RG2 β1 と β2 は帰還係数。 RF1 RG1 RF2 RG2 +IN RG ADA4950-x –IN –VS RF 帰還係数が一致する場合、RF1/RG1 = RF2/RG2、β1 = β2 = β となる ため、ノイズ・ゲインは次のようになります。 GN 1 R 1 F β RG 図 54.平衡(差動)入力の ADA4950-x VOCM からの出力ノイズは、この場合ゼロになることに注意して ください。合計差動出力ノイズ密度 vnOD は、各出力ノイズ項の 2 乗和平均になります。 v nOD VOUT, dm 07957-054 GN RF +VS 不平衡(シングルエンド入力信号)の場合(図 55)、入力インピーダ ンスは次式で表されます。 R IN , se 8 2 v nOi i 1 表 12 と表 13に、平衡および不平衡入力構成に対する使用可能な 3 つのゲイン設定、対応する抵抗値、入力インピーダンス、出 力ノイズ密度を示します。 R G RF 1 2 RG R F RF +VS RIN, se RG アプリケーション回路入力インピーダンスの計算 VOCM 回路の実効入力インピーダンスは、シングルエンドまたは差動 のいずれの信号源でアンプを駆動するかに依存します。平衡差 動入力信号の場合(図 54)、入力インピーダンス(RIN, dm)は次式で 与えられます。 ADA4950-x RL VOUT, dm RG –VS RIN, dm = (RG + RG) = 2 × RG RF RG 値は選択したゲインに依存します。 07957-055 1 図 55.不平衡(シングルエンド)入力の ADA4950-x 回路の入力インピーダンスは、インバータとして接続された従 来型オペアンプの場合より実効的に高くなります。これは、差 動出力電圧の成分が同相モード信号として入力に現れて、特に 入力抵抗 RG 両端の電圧を持ち上げるためです。反転入力の電圧 が下側のループにある RF と RG から構成される分圧器で分割さ れた非反転出力電圧に等しくなることから、アンプ入力ピンの同 相モード電圧を容易に求めることができます。この電圧は負電 圧帰還により両入力ピンに加えられ、入力信号と同相であるた め、上側のループにある RG の両端の実効電圧が減少し、RG が部 分的に大きくなります。 Rev. 0 － 20/25 － ADA4950-1/ADA4950-2 3. シングルエンド入力の終端 このセクションでは、ゲイン= 1、RF = 500 Ω、RG = 500 Ωの場合 について、ADA4950-xへのシングルエンド入力を終端する方法 を説明します。1 V p-pの終端出力電圧と 50 Ωのソース抵抗を持 つ入力ソースの例を使って、各ステップを説明します。ソース の終端出力電圧が 1 V p-pであるため、ソースの解放出力電圧は 2 V p-pになることに注意してください。図 56のソースはこの解 放電圧を示しています。 RTS = RTH = RS||RT = 25.9 Ω RS 入力インピーダンスは次式から計算されます。 VS 2V p-p R 500 G 667 Ω RIN , se 500 RF 1 2 ( R R ) 1 2 ( 500 500) G F 500Ω RS RG 500Ω 図 58.テブナン等価電源の計算 RF VOCM ADA4950-x 500Ω +VS RL VOUT, dm RG RTH RG 500Ω 25.5Ω 500Ω VTH 1.03V p-p –VS RTS 25.5Ω 50Ω 図 59.テブナン等価電源およびゲイン抵抗の一致 図 59 に、一致した帰還ループを持つ分かり易くした回路を示し ます。 500Ω +VS RG RT 53.6Ω 500Ω VOCM ADA4950-x RL VOUT, dm RG 500Ω 500Ω 図 57.終端抵抗 RT の接続 Rev. 0 07957-157 –VS RF 500Ω 500Ω RF VS 2V p-p RL VOUT, dm RF 50 Ω のソース抵抗に一致させるため、終端抵抗 RT は、 RT||667 Ω = 50 Ω から計算します。RT の最寄りの標準 1%値 は 53.6 Ω です。 RS ADA4950-x –VS 図 56.シングルエンド入力インピーダンス RIN の計算 RIN, se 50Ω VOCM RG 07957-156 RF 500Ω 2. VTH 1.03V p-p 25.9Ω 07957-059 VS 2V p-p +VS 50Ω RT 53.6Ω VTHは 1 V p-pより大きく、RT = 50 Ωで得られることに注意して ください。下側の帰還ループについて、終端電源とRTSを持つテ ブナン等価電源(RTHに最寄りの 1%値を使用)で修正した回路を図 59に示します。 RF RIN, se 667Ω RTH 50Ω 07957-052 1. 図 57 に、上側の帰還ループの実効RGは終端抵抗を接続し たため下側のループのRGを超えないことを示します。ゲイ ン抵抗の不一致を補償するため、下側のループで補正抵抗 (RTS)をRG に直列に接続します。RTSはソース抵抗RS のテブ ナン等価電源に、終端抵抗RT はRS||RT に、それぞれ等しく なります。 終端入力で生ずる 2 つの効果を指摘しておくことは有用です。1 つ目は、両ループでRG 値が大きくなるため、全体のクローズ ド・ループ・ゲインが小さくなることです。2 つ目は、VTHがRT = 50 Ωの場合の 1 V p-pより少し大きくなることです。これらの 2 つの効果は出力電圧に反対の影響を与えるため、帰還ループの 抵抗値が大きくなると(~1 kΩ)、影響が互いに相殺されます。た だし、RFとRGが小さい(高ゲイン)場合には、効果の小さくなっ たクローズド・ループ・ゲインがVTHの増加により完全に相殺さ れません。これは、図 59からも知ることができます。 終端入力信号が 1 V p-p でクローズド・ループ・ゲイン= 1 であ るため、この例での所望の差動出力は 1 V p-p ですが、実際の差 動出力電圧は(1.03 V p-p)(500/525.5) = 0.98 V p-p になります。 － 21/25 － ADA4950-1/ADA4950-2 +VS 入力同相モード電圧範囲 ADA4950-xの入力同相モード電圧範囲は、VBEの約 1 個分下にシ フトします。これは、入力範囲が中心にあるADA4939-xのよう な他のADCドライバと対照的です。下にシフトした入力同相モ ード範囲は、特にDC結合、シングルエンド/差動変換、単電源ア プリケーションに適しています。 ×1 250Ω 500Ω ×4 ±5 V 動作の場合、アンプ加算ノードでの入力同相モード電圧範 囲は-4.8 V～+3.2 V と規定されます。5 V 電源の場合、アンプ加 算ノードでの入力同相モード電圧範囲は+0.2 V～+3.2 V と規定 されます。非直線性を回避するため、+INx ピンと−INx ピンでの 電圧振幅はこれらの範囲に制限する必要があります。 ×1 ×4 ×1 ×1 ×1 500Ω VOCM ADA4950-x 500Ω ×4 ×1 入力と出力の容量AC結合 250Ω 500Ω ADA4950-x は DC 結合アプリケーションに適していますが、AC 結合回路にも使うことができます。入力での AC 結合コンデンサ は、電源と RG の間に接続することができます。この AC 結合は DC 同相モード帰還電流を阻止するため、ADA4950-x の DC 入 力同相モード電圧が DC 出力同相モード電圧と等しくなります。 この AC 結合コンデンサは、帰還係数を一致させるために両ル ープ内で接続する必要があります。出力 AC 結合コンデンサは、 各出力と対応する負荷の間に直列に接続することができます。 入力信号振幅についての考慮事項 アンプ加算ノードに外付けゲイン抵抗と帰還抵抗を直接接続し たフル差動アンプの入力ピンでは、これらのピンでの同相モー ド電圧振幅は一般に入力振幅と出力振幅より小さくなります。 大部分のリニア・アプリケーションで、加算ノード電圧はアン プ入力の内蔵 ESD 保護ダイオードが順方向バイアスされるレベ ルに到達しません。 ADA4950-x入力の信号はゲイン抵抗の入力側に加えられるため、 注意しないとこれらの信号は ESD 保護ダイオードを順方向バイ アスさせるほど大きくなることがあります。差動信号パスを構 成する 4 つの各入力には、負電源に直列に 4 個の ESD ダイオー ドと正電源に対して 1 個のダイオードがあります。VOCM 入力に は 各電源に対して 1 個のESD ダイオードがあります。図 60 に ESD保護回路を示します。 –VS 07957-253 ×4 図 60. ESD 入力保護回路 出力同相モード電圧の設定 ADA4950-x の VOCM ピンは内部で分圧器によりバイアスされて います。この分圧器は 2 本の 50 kΩ 抵抗から構成され、電源の中 点[(+VS) + (−VS)]/2 にほぼ等しい電圧になっています。この内部 分圧器があるため、VOCM ピンは外付け電圧と対応するソース抵 抗に応じて電流をソースまたはシンクすることができます。内部 バイアスを使用すると、出力同相モード電圧が約 100 mV 以内 の期待値で発生します。 出力同相モード・レベルの正確な制御が必要な場合には、外付 け電源またはソース抵抗 100 Ω以下の抵抗分圧器を使用するこ とが推奨されます。等しい抵抗値で構成される外部分圧器を使 って、内部分圧器より高い精度でVOCMを電源電圧の中心値に設 定する場合、外付け抵抗が内部抵抗と並列に接続されるため大 きな抵抗値を使うことができます。 仕様 のセクションに示す入 力 VOCM オフセットは、VOCM 入力を低インピーダンス電圧源から 駆動した場合です。 VOCM 入力を ADC の同相モード・レベル(CML)出力に接続する こともできますが、出力が十分な駆動能力を持つように注意す る必要があります。VOCM ピンの入力インピーダンスは、電源公 称中央値の電圧に対して約 10 kΩ です。複数の ADA4950-x デバ イスで 1 個の ADC リファレンス出力を共用する場合は、並列入 力を駆動するためにバッファが必要になります。 Rev. 0 － 22/25 － ADA4950-1/ADA4950-2 レイアウト、グラウンド接続、バイパス 他の高速デバイスの場合と同様に、ADA4950-x も PCB 環境に敏 感です。優れた性能を実現するためには、高速 PCB デザインに 細心の注意を払う必要があります。 寄生の影響を防止するため、信号パターンは短く、かつダイレ クトにする必要があります。相補信号が存在する場合は、対称 なレイアウトを採用してバランス性能を強化する必要がありま す。差動信号を長い距離配線する場合は、PCB パターンを互い に近づけて、差動線をループ面積が最小になるように撚る必要 があります。こうすることにより、放射エネルギーを減らして、 回路を干渉に対して強くします。 最初の条件は、ADA4950-x を取り囲むできるだけ多くのボード 領域をカバーする優れたグラウンド・プレーンですが、熱抵抗 θJA は、EIA/JESD51-7 に規定される高い熱伝導性を持つ 4 層回 路ボードにハンダ付けしたデバイス (エクスポーズド・パッドを 含む)に対して規定します。 1.30 電源ピンは、できるだけデバイスの近くで近くのグラウンド・ プレーンへバイパスする必要があります。高周波セラミック・ チップ・コンデンサを使用してください。2 個の並列バイパ ス・コンデンサ(1000 pF と 0.1 µF)を各電源に対して使用するこ とが推奨されます。1000μF のコンデンサをデバイスの近くに接 続する必要があります。さらに離れたところに、低周波バイパ スの 10 µF タンタル・コンデンサを各電源とグラウンドとの間 に接続します。 0.80 07957-056 1.30 0.80 図 61.PCB サーマル・アタッチ・パッドの推奨寸法(mm) 1.30 TOP METAL GROUND PLANE 0.30 PLATED VIA HOLE 07957-057 POWER PLANE BOTTOM METAL 図 62.埋め込みグラウンド・プレーンへ接続したサーマル・ビア接続を示す 4 層 PCB の断面(寸法: mm) Rev. 0 － 23/25 － ADA4950-1/ADA4950-2 高性能ADCの駆動 入力が DC 結合されているため、帰還ループには DC 同相モー ド電流が流れ、0.76 V の公称 DC レベルがアンプ入力ピンに加 えられます。出力信号の一部も入力端子に同相モード信号とし て加わります。非反転出力での信号レベルは AC 出力振幅に等し く、下側ループの帰還係数により分割されます。この例では、 リップルは 0.5 V p-p × [276.7/(276.7 + 500)] = 0.18 V p-p になります。 この AC 信号は 0.76 V の DC レベルに重畳されて、入力端子で 0.67 V～0.85 V の電圧振幅になります。この値は、0.2 V～1.5 V の仕様規定値を満たしています。 ADA4950-xは、広帯域DC結合アプリケーションに最適です。図 63の回路に、ADA4950-1 の入力と出力にDC結合を使用し、 AD9245ADCを駆動するADA4950-1 のフロントエンド接続を示 します(AD9245は差動で駆動したときに最適性能を実現します)。 ADA4950-1 は、ADCを駆動し、シングルエンド/差動変換を行い、 駆動信号のバッファリングを行うトランスを不要にします。 ADA4950-1 は、3.3 V単電源で、シングルエンド入力から差動出 力までゲイン= 2 に設定されています。57.6 Ωの終端抵抗を 375 Ωのシングルエンド入力インピーダンスと並列に接続して、 ソースの 50 Ω終端を行っています。さらに反転入力の 26.7 Ω テ ブナン抵抗の追加により、50 Ωのソース抵抗と非反転入力を駆 動する終端抵抗の並列インピーダンスとバランスをとります。 下側ループに加えられる、必要な 0.27 VDCのテブナン・バイア ス電圧は、AD9245 のVREF 出力をスケーリングし、AD8031で バッファすることにより得られます。 出力同相モード電圧は 1.65 V、各 ADA4950-1 出力振幅は 1.4 V～ 1.9 V、逆相、ゲイン= 2、ADC 入力は 1 V p-p 差動信号です。 ADA4950-1 出力と ADC との間の差動 RC セクションは、1 極ロ ーパス・フィルタを構成し、さらに SHA コンデンサが放電する 際に ADC 入力から出力される電流スパイクに対するバッファと しても機能します。 この例では、50 Ω 信号ジェネレータは、解放時 1 V p-p ユニポ ーラ出力電圧になり、50 Ω 終端時には 0.5V p-p 出力電圧になり ます。VOCM ピンはノイズ削減のためバイパスされて、外部で 1%抵抗を使い、厳しい 3.3 V 電源で出力ダイナミックレンジを 最大にするように設定されています。 SENSEピンをVREFに接続して、AD9245は 1 V p-pのフルスケー ル入力に設定されています(図 63参照)。 +3.3V VOUT, dm = 1V p-p VOUT, cm = +1.65V 1.0V 50Ω 0.5V 1.0V p-p UNIPOLAR SIGNAL SOURCE 0V 0.1µF 250Ω 0.1µF 0.1µF 500Ω 57.6Ω 10kΩ NC 500Ω VOCM 10kΩ NC ADA4950-1 20pF AD9245 33Ω 500Ω AVDD VIN– 33Ω VIN+ VREF SENSE 250Ω AGND 500Ω 0.1µF 26.7Ω 10µF + 866Ω 0.1µF 10µF 1.0kΩ AD8031 + 07957-254 0.1µF 0.1µF 図 63.入力と出力でユニポーラ DC 結合を使用して AD9245 ADC を駆動する ADA4950-1 ゲイン = 2 Rev. 0 － 24/25 － ADA4950-1/ADA4950-2 外形寸法 3.00 BSC SQ 0.60 MAX 0.45 13 16 12 (BOTTOM VIEW) 1 2.75 BSC SQ TOP VIEW EXPOSED PAD 9 0.50 BSC 12° MAX SEATING PLANE 0.25 MIN FOR PROPER CONNECTION OF THE EXPOSED PAD, REFER TO THE PIN CONFIGURATION AND FUNCTION DESCRIPTIONS SECTION OF THIS DATA SHEET. 0.05 MAX 0.02 NOM 0.30 0.23 0.18 4 5 1.50 REF 0.80 MAX 0.65 TYP 1.00 0.85 0.80 8 PIN 1 INDICATOR *1.45 1.30 SQ 1.15 0.20 REF 072208-A PIN 1 INDICATOR 0.50 0.40 0.30 *COMPLIANT TO JEDEC STANDARDS MO-220-VEED-2 EXCEPT FOR EXPOSED PAD DIMENSION. 図 64. 16 ピン・リードフレーム・チップ・スケール・パッケージ[LFCSP_VQ] 3 mm × 3 mm ボディ、極薄クワッド(CP-16-2) 寸法: mm 0.60 MAX 4.00 BSC SQ TOP VIEW 3.75 BSC SQ 0.50 BSC 0.50 0.40 0.30 1.00 0.85 0.80 12° MAX SEATING PLANE 0.80 MAX 0.65 TYP 0.30 0.23 0.18 PIN 1 INDICATOR 24 1 19 18 2.25 2.10 SQ 1.95 EXPOSED PAD (BOTTOM VIEW) 13 12 7 6 0.25 MIN 2.50 REF 0.05 MAX 0.02 NOM COPLANARITY 0.08 0.20 REF FOR PROPER CONNECTION OF THE EXPOSED PAD, REFER TO THE PIN CONFIGURATION AND FUNCTION DESCRIPTIONS SECTION OF THIS DATA SHEET. 072208-A PIN 1 INDICATOR 0.60 MAX COMPLIANT TO JEDEC STANDARDS MO-220-VGGD-2 図 65. 24 ピン・リードフレーム・チップ・スケール・パッケージ[LFCSP_VQ] 4 mm × 4 mm ボディ、極薄クワッド(CP-24-1) 寸法: mm オーダー・ガイド Model Temperature Range Package Description Package Option Ordering Quantity Branding ADA4950-1YCPZ-R2 1 ADA4950-1YCPZ-RL1 ADA4950-1YCPZ-R71 −40°C to +105°C −40°C to +105°C −40°C to +105°C 16-Lead LFCSP_VQ 16-Lead LFCSP_VQ 16-Lead LFCSP_VQ CP-16-2 CP-16-2 CP-16-2 250 5,000 1,500 H1L H1L H1L ADA4950-2YCPZ-R21 ADA4950-2YCPZ-RL1 ADA4950-2YCPZ-R71 −40°C to +105°C −40°C to +105°C −40°C to +105°C 24-Lead LFCSP_VQ 24-Lead LFCSP_VQ 24-Lead LFCSP_VQ CP-24-1 CP-24-1 CP-24-1 250 5,000 1,500 1 Z = RoHS 準拠製品 Rev. 0 － 25/25 －