低電圧 ADC 用 超低ノイズ・ドライバ ADA4930-1/ADA4930-2 特長 13 –VS 14 –VS 15 –VS 16 –VS 機能ブロック図 ADA4930-1 –FB 1 12 PD 9 VOCM 09209-001 +VS 8 10 +OUT +FB 4 +VS 7 11 –OUT –IN 3 +VS 5 +IN 2 +VS 6 低入力電圧ノイズ：1.2 低入力電圧ノイズ： nV/√Hz 低同相出力：単電源で 0.9 V 極めて低い高調波歪み HD2： ：-104 dBc ＠10 MHz HD2： ：-79 dBc ＠70 MHz HD2： ：-73 dBc ＠100 MHz HD3： ：-101 dBc ＠10 MHz HD3： ：-82 dBc ＠70 MHz HD3： ：-75 dBc ＠100 MHz 高速 -3 dB 帯域幅：1.35 帯域幅： GHz、 、G = 1 スルーレート：:3400 スルーレート： V/µs, 25% ～75% 0.1 dB 平坦度：380 平坦度： MHz 高速なオーバードライブ回復時間 高速なオーバードライブ回復時間: ーバードライブ回復時間 1.5 ns オフセット電圧：0.5 オフセット電圧： mV(typ) 外部調整可能なゲイン 差動 to 差動又 差動又はシングル・ はシングル・エンド to 差動の変換動作 差動の変換動作 調整可能な出力同相電圧 単電源動作：3.3 単電源動作： V 又は 5 V 24 23 22 21 20 19 +IN1 –FB1 –VS1 –VS1 PD1 –OUT1 図 1. 1 2 3 4 5 6 ADA4930-2 18 17 16 15 14 13 +OUT1 VOCM1 –VS2 –VS2 PD2 –OUT2 09209-002 –IN2 7 +FB2 8 +VS2 9 +VS2 10 VOCM2 11 +OUT2 12 –IN1 +FB1 +VS1 +VS1 –FB2 +IN2 図 2. アプリケーション 100 ADC ドライバ シングル・エンド to 差動の変換 差動の変換 IF およびベースバンドのゲイン・ブロック 差動バッファ ライン・ドライバ VN (nV/√hz) 10 概要 ADA4930-1/ADA4930-2 を使うと、4 本の抵抗からなる簡単 な外付け帰還回路によりアンプのクローズド・ループ・ゲイ ンを決定できるので、差動ゲイン回路を容易に実現できます。 The ADA4930-1/ADA4930-2 はアナログ・デバイセズ社独自 のシリコン・ゲルマニウム (SiGe)相補バイポーラ・プロセ スにより製造されているため、わずか 1.2 nV/√Hz の入力電 圧ノイズで非常に低レベルの歪みを実現しています。 0 10 100 1k 10k 100k 1M 10M 100M FREQUENCY (Hz) 09209-003 1 ADA4930-1/ADA4930-2 は、低ノイズ、超低歪みの高速差動 アンプです。これらのデバイスは、DC～70 MHz で最大 14 ビットの分解能を持つ高性能 ADC の駆動に最適な選択肢で す。出力の同相電圧は調整可能なので、ADA4930-1／ ADA4930-2 の出力を A/D コンバータの入力に合わせること ができます。内部の同相帰還ループは、優れた出力バランス を維持し、偶数次の高調波歪み成分を抑え、DC レベルを変 換します。 図 3.電圧ノイズ・スペクトル密度 ADA4930-1/ADA4930-2 は、低オフセットで優れたダイナミ ック性能なので、さまざまなデータ・アクイジション・アプ リケーションや信号処理アプリケーションに適しています。 ADA4930-1 のパッケージは 3mm×3mm の 16 ピン LFCSP （鉛フリー）、ADA4930-2 のパッケージは 4mm×4 mm の 24 ピン LFCSP パッケージ（鉛フリー）です。ピン配置は、 PCB レイアウトが容易になり又歪みが最小になるように最 適化されています。ADA4930-1 及び ADA4930-2 は、3.3V または 5V の電源電圧で-40℃～+105℃の温度範囲にわたっ ての動作が仕様化されています。 アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって 生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示 的または暗示的に許諾するものでもありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有に属 します。※日本語資料は REVISION が古い場合があります。最新の内容については、英語版をご参照ください。 Rev. A ©2010 Analog Devices, Inc. All rights reserved. 本 社／〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル 電話 03（5402）8200 大阪営業所／〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー 電話 06（6350）6868 ADA4930-1/ADA4930-2 目次 特長 ...........................................................................................1 アプリケーション ...................................................................1 概要 ...........................................................................................1 機能ブロック図 .......................................................................1 改訂履歴 ...................................................................................2 仕様 ...........................................................................................3 3.3V 動作 ..............................................................................3 3.3 V VOCM to VO, cm 性能 ......................................................4 3.3 V 一般性能 .....................................................................4 5 V 動作 ................................................................................5 5 V VOCM to VO, cm 性能 .........................................................6 5 V 一般性能 ........................................................................6 絶対最大定格 ...........................................................................7 熱抵抗 ...................................................................................7 最大消費電力 .......................................................................7 ESD の注意 ...........................................................................7 テスト回路 ............................................................................ 15 動作説明 ................................................................................ 16 用語の定義 ........................................................................ 16 動作原理 ................................................................................ 17 アプリケーション回路の解析......................................... 17 クローズド・ループ・ゲインの設定 ............................. 17 出力ノイズ電圧の計算 .................................................... 17 帰還回路でのミスマッチの影響 ..................................... 18 入力同相電圧範囲 ............................................................ 19 最小 RG 値 .......................................................................... 19 出力同相電圧の設定 ........................................................ 19 アプリケーション回路の入力インピーダンスの計算 . 19 レイアウト、グラウンド接続、バイアス......................... 23 高精度 ADC の駆動 .............................................................. 24 外形寸法 ................................................................................ 25 オーダー・ガイド ............................................................ 25 ピン配置及びピン機能説明 ...................................................8 代表的な性能特性 ...................................................................9 改訂履歴 10/10—Rev. 0 to Rev. A 概要を変更 ....................................................................... 1 10/10—Revision 0:初版 初版 Rev. A | Page 2 of 28 ADA4930-1/ADA4930-2 仕様 3.3 V 動作 特に指定のない限り、VS = 3.3 V, VICM = 0.9 V, VOCM = 0.9 V, RF = 301 Ω, RG = 301 Ω, RL, dm = 1 kΩ, シングル・エンド入力, 差 動出力, TA = 25°C, T MIN ～ TMAX = −40°C ～ +105°C 。 表 1. Parameter DYNAMIC PERFORMANCE −3 dB Small Signal Bandwidth −3 dB Large Signal Bandwidth Bandwidth for 0.1 dB Flatness ADA4930-1 ADA4930-2 Slew Rate Settling Time to 0.1% Overdrive Recovery Time NOISE/HARMONIC PERFORMANCE HD2/HD3 Third-Order IMD Input Voltage Noise Input Current Noise Crosstalk DC PERFORMANCE Input Offset Voltage Input Offset Voltage Drift Input Bias Current Input Bias Current Drift Input Offset Current Open-Loop Gain INPUT CHARACTERISTICS Test Conditions/Comments VO, dm = 0.1 V p-p VO, dm = 2 V p-p VO, dm = 0.1 V p-p VO, dm = 2 V step, 25% to 75% VO, dm = 2 V step, RL = 200 Ω G = 3, VIN, dm = 0.7 V p-p pulse VO, dm = 2 V p-p, fC = 10 MHz VO, dm = 2 V p-p, fC = 30 MHz VO, dm = 2 V p-p, fC = 70 MHz VO, dm = 2 V p-p, fC = 100 MHz VO, dm = 1 V p-p/tone, fC = 70.05 MHz ± 0.05 MHz VO, dm = 1 V p-p/tone, fC = 140.05 MHz ± 0.05 MHz f = 100 kHz f = 100 kHz f = 100 MHz, ADA4930-2, RL = 200 Ω VIP = VIN = VOCM = 0 V, RL = open circuit TMIN to TMAX Input Capacitance CMRR OUTPUT CHARACTERISTICS Output Voltage Linear Output Current Output Balance Error −3.1 −36 TMIN to TMAX −1.8 RF = RG = 10 kΩ, ∆VO = 0.5 V, RL = open circuit Input Common-Mode Voltage Range Input Resistance Min Typ Each single-ended output; RF = RG = 10 kΩ Each single-ended output; f = 1 MHz, TDH ≤ 60 dBc f = 1 MHz Rev. A | Page 3 of 28 Unit 1430 887 MHz MHz 380 89 2877 6.3 1.5 MHz MHz V/µs ns ns −98/−97 −91/−88 −79/−79 −73/−73 91 86 dB dB dB dB dBc dBc 1.15 3 −90 nV/√Hz pA/√Hz dB −0.5 2.75 −24 −0.05 +0.1 64 0.3 Differential Common mode Common mode ∆VICM = 0.5 V dc; RF = RG = 10 kΩ, RL = open circuit Max 150 3 1 −82 0.11 +3.1 −16 +1.8 mV µV/°C µA µA/°C µA dB 1.2 V −77 kΩ MΩ pF dB 1.74 30 V mA 55 dB ADA4930-1/ADA4930-2 3.3 V VOCM TO VO, CM 性能 表 2. Parameter VOCM DYNAMIC PERFORMANCE −3 dB Bandwidth Slew Rate VOCM INPUT CHARACTERISTICS Input Voltage Range Input Resistance Input Offset Voltage Input Voltage Noise Gain CMRR Test Conditions/Comments Min VO, cm = 0.1 V p-p VO, cm = 2 V p-p, 25% to 75% VOS, cm = VO, cm − VOCM; VIP = VIN = VOCM = 0 V f = 100 kHz Typ Max 745 828 0.8 7.0 −25 0.99 ∆VOCM = 0.5 V dc; RF = RG = 10 kΩ, RL = open circuit 8.3 +15.4 23.5 1 −83 Unit MHz V/µs 1.1 10.3 +31 1.02 −77 V kΩ mV nV/√Hz V/V dB Max Unit 3.3 V 一般性能 表 3. Parameter POWER SUPPLY Operating Range Quiescent Current per Amplifier +PSRR −PSRR Test Conditions/Comments Min Enabled Enabled, TMIN to TMAX variation Disabled ∆VICM = 0.5 V; RF = RG = 10 kΩ, RL = open circuit ∆VICM = 0.5 V; RF = RG = 10 kΩ, RL = open circuit 32 0.44 Typ 3.3 35 81 1.8 −74 2.35 −70 V mA µA/°C mA dB −87 −76 dB 40 POWER-DOWN (PD) PD Input Voltage Turn-Off Time Turn-On Time PD Pin Bias Current Enabled Disabled Disabled <0.8 V Enabled >1.3 1 12 V µs ns PD = 3.3 V PD = 0 V 0.09 µA 97 µA OPERATING TEMPERATURE RANGE −40 Rev. A | Page 4 of 28 +105 °C ADA4930-1/ADA4930-2 5 V 動作 特に指定のない限り、VS = 5 V, VICM = 0.9 V, VOCM = 0.9 V, RF = 301 Ω, RG = 301 Ω, RL, dm = 1 kΩ, シングル・エンド入力, 差動 出力, TA= 25°C, TMIN ～ TMAX = −40°C ～ +105°C 。 表 4. Parameter DYNAMIC PERFORMANCE −3 dB Small Signal Bandwidth −3 dB Large Signal Bandwidth Bandwidth for 0.1 dB Flatness ADA4930-1 ADA4930-2 Slew Rate Settling Time to 0.1% Overdrive Recovery Time NOISE/HARMONIC PERFORMANCE HD2/HD3 Third-Order IMD Input Voltage Noise Input Current Noise Crosstalk DC PERFORMANCE Input Offset Voltage Input Offset Voltage Drift Input Bias Current Input Bias Current Drift Input Offset Current Open-Loop Gain INPUT CHARACTERISTICS Input Common-Mode Voltage Range Input Resistance Input Capacitance CMRR OUTPUT CHARACTERISTICS Output Voltage Linear Output Current Output Balance Error Test Conditions/Comments Min VO, dm = 0.1 V p-p VO, dm = 2 V p-p VO, dm = 0.1 V p-p VO, dm = 2 V step, 25% to 75% VO, dm = 2 V step, RL = 200 Ω G = 3, VIN, dm = 0.7 V p-p pulse VO, dm = 2 V p-p, fC = 10 MHz VO, dm = 2 V p-p, fC = 30 MHz VO, dm = 2 V p-p, fC = 70 MHz VO, dm = 2 V p-p, fC = 100 MHz VO, dm = 1 V p-p/tone, fC = 70.05 MHz ± 0.05 MHz VO, dm = 1 V p-p/tone, fC = 140.05 MHz ± 0.05 MHz f = 100 kHz f = 100 kHz f = 100 MHz, ADA4930-2, RL = 200 Ω VIP = VIN = VOCM = 0 V, RL = open circuit TMIN to TMAX −3.1 −34 TMIN to TMAX −0.82 RF = RG = 10 kΩ, ∆VO = 1 V, RL = open circuit Typ Each single-ended output; RF = RG = 10 kΩ Each single-ended output; f = 1 MHz, TDH ≤ 60 dBc f = 1 MHz Rev. A | Page 5 of 28 Unit 1350 937 MHz MHz 369 90 3400 6 1.5 MHz MHz V/µs ns ns −104/−101 −91/−93 −79/−82 −73/−75 94 dB dB dB dB dBc 90 dBc 1.2 2.8 −90 nV/√Hz pA/√Hz dB −0.15 1.8 −23 −0.05 +0.1 64 0.3 Differential Common mode Common mode ∆VICM = 1 V dc; RF = RG = 10 kΩ, RL = open circuit Max 150 3 1 −82 0.18 +3.1 −15 +0.82 mV µV/°C µA µA/°C µA dB 2.8 V −77 kΩ MΩ pF dB 30 3.38 V mA 55 dB ADA4930-1/ADA4930-2 5 V VOCM TO VO, CM 性能 表 5. Parameter VOCM DYNAMIC PERFORMANCE −3 dB Bandwidth Slew Rate VOCM INPUT CHARACTERISTICS Input Voltage Range Input Resistance Input Offset Voltage Input Voltage Noise Gain CMRR Test Conditions/Comments Min VO, cm = 0.1 V p-p VO, cm = 2 V p-p, 25% to 75% VOS, cm = VO, cm − VOCM; VIP = VIN = VOCM = 0 V f = 100 kHz Typ Max 740 1224 0.5 7.0 −25 0.99 ∆VOCM = 1.5 V; RF = RG = 10 kΩ, RL = open circuit 8.3 +0.35 23.5 1 −80 Unit MHz V/µs 2.3 10.2 +15 1.02 −77 V kΩ mV nV/√Hz V/V dB 5 V 一般性能 一般性能 表 6. Parameter POWER SUPPLY Operating Range Quiescent Current per Amplifier +PSRR −PSRR Test Conditions/Comments Min Enabled Enabled, TMIN to TMAX variation Disabled ∆VICM = 1 V; RF = RG = 10 kΩ, RL = open circuit ∆VICM = 1 V; RF = RG = 10 kΩ, RL = open circuit 31.1 0.45 Typ Max Unit 5 34 74.5 1.8 −74 2.6 −71 V mA µA/°C mA dB −91 −75 dB 38.4 POWER-DOWN (PD) PD Input Voltage Disabled <2.5 V Enabled >3 1 12 V µs ns PD = 5 V PD = 0 V 0.09 µA Turn-Off Time Turn-On Time PD Pin Bias Current Enabled Disabled 97 OPERATING TEMPERATURE RANGE −40 Rev. A | Page 6 of 28 µA +105 °C ADA4930-1/ADA4930-2 絶対最大定格 表 7. Parameter Supply Voltage Power Dissipation Storage Temperature Range Operating Temperature Range Lead Temperature (Soldering, 10 sec) Junction Temperature Rating 5.5 V 図 4.参照 −65°C to +125°C −40°C to +105°C 300°C 150°C 上記の絶対最大定格を超えるストレスを加えるとデバイスに 恒久的な損傷を与えることがあります。この規定はストレス 定格の規定のみを目的とするものであり、この仕様の動作の 節に記載する規定値以上でのデバイス動作を定めたものでは ありません。デバイスを長時間絶対最大定格状態に置くとデ バイスの信頼性に影響を与えます。 パッケージ内の消費電力(PD)は、静止消費電力と全出力での 負荷駆動に起因するパッケージ内の消費電力との和になりま す。静止電力は、電源ピン(VS)間の電圧に静止電流(IS)を乗 算して計算されます。負荷駆動に起因する消費電力は、特定 のアプリケーションに依存します。負荷駆動に起因する電力 は、負荷電流とデバイスの対応する電圧降下の積として計算 されます。これらの計算では RMS 電圧と RMS 電流が使用 されます。 強制空冷を使うと、放熱量が増えるため、実効的に θJA が小 さくなります。さらに、パッケージ・ピン/露出パッドをメ タル・パターン、スルー・ホール、グラウンド・プレーン、 電源プレーンなどのメタルと直接接触させる部分を多くする 事により、θJA を小さくできます。 図 4. に、JEDEC 規格 4 層基板を使用したシングル ADA4930-1 の 16 ピン LFCSP (98℃/W)と、デュアル ADA4930-2 の 24 ピン LFCSP (67℃/W)の、パッケージの最 大安全消費電力対周囲温度を示します。 3.5 MAXIMUM POWER DISSIPATION (W) 熱抵抗 θJA は EIA/JESD 51-7 で規定される熱伝導性の高い 2s2p 回 路基板にハンダ付けしたデバイス(露出パッドを含む)に対し て規定します。 表 8.熱抵抗 熱抵抗 Package Type 16-Lead LFCSP (Exposed Pad) 24-Lead LFCSP (Exposed Pad) θJA 98 67 Unit °C/W °C/W 3.0 2.5 ADA4930-2 2.0 1.5 ADA4930-1 1.0 0.5 ADA4930-1/ADA4930-2 のパッケージ内での安全な最大消費 電力は、チップのジャンクション温度(TJ)上昇により制限さ れます。 約 150℃のガラス遷移温度で、プラスチックの属 性が変わります。この温度規定値を一時的に超えた場合でも、 パッケージからチップに加えられる応力が変化して、 ADA4930-1/ADA4930-2.のパラメータ性能が永久的にシフト してしまうことがあります。150℃のジャンクション温度を 長時間超えると、シリコン・デバイス内に変化が発生して、 故障の原因になることがあります。 0 –40 –30 –20 –10 0 10 20 30 40 50 60 70 80 90 100 110 TEMPERATURE (°C) 図 4.最大消費電力対周囲温度、4 層基板 ESD の注意 Rev. A | Page 7 of 28 09209-004 最大消費電力 ADA4930-1/ADA4930-2 +IN1 –FB1 –VS1 –VS1 PD1 –OUT1 24 23 22 21 20 19 14 –VS 13 –VS 12 PD 11 –OUT –IN 3 TOP VIEW (Not to Scale) 10 +OUT 9 VOCM PIN 1 INDICATOR ADA4930-2 TOP VIEW (Not to Scale) 18 17 16 15 14 13 +OUT1 VOCM1 –VS2 –VS2 PD2 –OUT2 –IN2 +FB2 +VS2 +VS2 VOCM2 +OUT2 NOTES 1. EXPOSED PADDLE. THE EXPOSED PAD IS NOT ELECTRICALLY CONNECTED TO THE DEVICE. IT IS TYPICALLY SOLDERED TO GROUND OR A POWER PLANE ON THE PCB THAT IS THERMALLY CONDUCTIVE. 1 2 3 4 5 6 7 8 9 10 11 12 +VS 8 +VS 5 +FB 4 +VS 7 ADA4930-1 +VS 6 +IN 2 –IN1 +FB1 +VS1 +VS1 –FB2 +IN2 NOTES 1. EXPOSED PADDLE. THE EXPOSED PAD IS NOT ELECTRICALLY CONNECTED TO THE DEVICE. IT IS TYPICALLY SOLDERED TO GROUND OR A POWER PLANE ON THE PCB THAT IS THERMALLY CONDUCTIVE. 図 5.ADA4930-1 のピン配置 09209-006 PIN 1 INDICATOR 09209-005 –FB 1 15 –VS 16 –VS ピン配置およびピン機能説明 図 6.ADA4930-1 のピン配置 表 9.ADA4930-1 のピン機能の説明 表 10.ADA4930-2 のピン機能の説明 ピン番 号 1 記号 −FB 説明 ピン番 号 帰還部品接続の負側出力 1 2 +IN 加算ノードへの正側入力 2 +FB1 帰還部品接続 1 の正側出力 3 −IN 加算ノードへの負側入力 3, 4 +VS1 正電源電圧 1 4 +FB 帰還部品接続の正側出力 5 −FB2 帰還部品接続 2 の負側出力 5～8 9 +VS 正電源電圧。 6 +IN2 加算ノード 2 への正側入力 VOCM 出力同相電圧。 7 −IN2 加算ノード 2 への負側入力 10 +OUT 負荷接続の正側出力 8 +FB2 帰還部品接続 2 の正側出力 11 −OUT 負荷接続の負側出力 9, 10 +VS2 正電源電圧 2 12 PD −VS パワーダウン・ピン。 11 VOCM2 出力同相電圧 2 負電源電圧。 12 +OUT2 正側出力 2 13 −OUT2 負側出力 2 14 パワーダウン・ピン 2 15, 16 PD2 −VS2 17 VOCM1 出力同相電圧 1 18 +OUT1 正側出力 1 19 −OUT1 負側出力 1 20 パワーダウン・ピン 1 21, 22 PD1 −VS1 負電源電圧 1 23 −FB1 帰還部品接続 1 の負側出力 24 +IN1 加算ノード 1 への正側入力 EPAD 露出パドル。露出パッドはデバイ スには電気的に接続されていま せん。 露出パッドは標準的には 熱伝導性のある PCB のグラウン ド・プレーン又は電源プレーン に半田付けされます。 13～ 16 倍 EPAD 露出パドル。露出パッドはデバイ スには電気的に接続されていませ ん。 露出パッドは標準的には熱伝 導性のある PCB のグラウンド・プ レーン又は電源プレーンに半田付 けされます。 Rev. A | Page 8 of 28 記号 −IN1 説明 加算ノード 1 への負側入力 負電源電圧 2 ADA4930-1/ADA4930-2 代表的な性能特性 特に指定のない限り、TA = 25°C, VS = 5 V, VICM = 0.9 V, VOCM = 0.9 V, RL, dm = 1 kΩ。 3 3 VIN = 2V p-p –3 G = 1, RG = 300Ω G = 2, RG = 150Ω G = 5, RG = 60Ω –6 –9 –12 –15 –18 –21 –24 –27 1M 10M 100M FREQUENCY (Hz) 1G 10G 図 7.ゲイン= 1、ゲイン= 2、ゲイン= 5 での小信号周波数応答 0 –3 –9 –12 –15 –18 –21 –24 –27 1M 100M FREQUENCY (Hz) 1G 10G 6 VIN = 100mV –3 0 VS = 3.3V VS = 5.0V –6 –9 –12 –15 –18 –6 –9 –12 –15 –18 –21 –24 –24 1M 10M 100M FREQUENCY (Hz) 1G 10G VS = 3.3V VS = 5.0V –3 –21 –27 VIN = 2V p-p –27 1M 図 8.VS = 3.3 V と VS = 5 V での小信号周波数応答 10M 100M FREQUENCY (Hz) 1G 10G 09209-011 CLOSED LOOP GAIN (dB) 0 3 09209-008 図 11.VS = 3.3 V と VS = 5 V での大信号周波数応答 3 6 VIN = 100mV 3 0 VIN = 2V p-p 0 –3 –6 CLOSED LOOP GAIN (dB) TA = –40°C TA = +25°C TA = +105°C –9 –12 –15 –18 –3 –6 –12 –15 –18 –21 –24 –24 1M 10M 100M FREQUENCY (Hz) 1G 10G 09209-009 –21 –27 図 9.TA = −40°C, T A = 25°C, T A = 105°C での小信号周波数応答 TA = –40°C TA = +25°C TA = +105°C –9 –27 1M 10M 100M FREQUENCY (Hz) 1G 10G 09209-012 CLOSED LOOP GAIN (dB) 10M 図 10.ゲイン= 1、ゲイン= 2、ゲイン= 5 での大信号周波数応答 3 CLOSED LOOP GAIN (dB) G = 1, RG = 300Ω G = 2, RG = 150Ω G = 5, RG = 60Ω –6 09209-010 NORMALIZED CLOSED LOOP GAIN (dB) 0 09209-007 NORMALIZED CLOSED LOOP GAIN (dB) VIN = 100mV 図 12.TA = −40°C, T A = 25°C, T A = 105°C での小信号周波数応答 Rev. A | Page 9 of 28 ADA4930-1/ADA4930-2 6 3 VIN = 100mV p-p 0 CLOSED-LOOP GAIN (dB) –3 RL = 1kΩ RL = 200Ω –6 –9 –12 –15 –18 –3 –9 –12 –15 –18 –21 –21 –24 –24 1M 10M 100M FREQUENCY (Hz) 1G –27 09209-013 –27 10G RL = 1kΩ RL = 200Ω –6 1M 図 13.RL = 200 Ω と RL = 1 kΩ での小信号周波数応答 10M 100M FREQUENCY (Hz) 1G 10G 09209-016 NORMALIZED CLOSED LOOP GAIN (dB) VIN = 2V p-p 3 0 図 16.RL = 200 Ω と RL = 1 kΩ での大信号周波数応答 0.4 3 VIN = 100mV 0.3 2 0.1 0 GAIN (dB) GAIN (dB) ADA4930-2, ADA4930-2, ADA4930-1, ADA4930-1, ADA4930-2, ADA4930-2, 0.2 1 –1 –2 200Ω, OUT 1 200Ω, OUT 2 200Ω 1kΩ 1kΩ, OUT 1 1kΩ, OUT 2 0 –0.1 –3 –0.2 –4 –0.3 –0.4 10M 100M 1G FREQUENCY (Hz) 1M 09209-014 –6 1M 10M 100M 1G FREQUENCY (Hz) 09209-017 –5 図 17.RL = 200 Ω と RL = 1 kΩ での小信号 0.1 dB 平坦度 対 周波数 図 14.VOCM 小信号周波数応答 –50 –40 –60 –70 –80 HD2, HD3, HD2, HD3, HD2, HD3, GAIN = 1 GAIN = 1 GAIN = 2 GAIN = 2 GAIN = 5 GAIN = 5 –70 HD2, HD3, HD2, HD3, –80 RL = 200Ω RL = 200Ω RL = 1kΩ RL = 1kΩ –90 –90 –100 –100 –110 –110 10M FREQUENCY (Hz) 100M 200M 09209-015 1M –120 1M 10M 100M 200M FREQUENCY (Hz) 図 18.RL = 200 Ω と RL = 1 kΩ での高調波歪 対 周波数 図 15.ゲイン= 1、ゲイン= 2、ゲイン= 5 での高調波歪 対 周波数 Rev. A | Page 10 of 28 09209-018 DISTORTION (dBc) –60 DISTORTION (dBc) –50 ADA4930-1/ADA4930-2 –20 –60 –65 –40 –75 –80 –85 –90 HD2, HD3, HD2, HD3, DISTORTON (dBc) DISTORTION (dBc) –70 VS = 3.3V VS = 3.3V VS = 5.0V VS = 5.0V –95 –100 –60 HD2, HD3, HD2, HD3, –80 3.3V 3.3V 5.0V 5.0V –100 –120 100M 200M FREQUENCY (Hz) –140 1.0 1.5 2.0 2.5 3.0 3.5 09209-022 10M 09209-019 –110 1M 3.0 09209-023 –105 VOUT (V p-p) 図 19.VS = 3.3 V と VS = 5 V での ADA4930-1 の 高調波歪 対 周波数 図 22.高調波歪 対 出力@ 10 MHz –40 10MHz, 10MHz, 70MHz, 70MHz, –50 HD2 HD3 HD2 HD3 –40 –50 –70 DISTORTION (dBc) DISTORTION (dBc) –60 –80 –90 –100 10MHz, 10MHz, 70MHz, 70MHz, –60 –70 HD2 HD3 HD2 HD3 –80 –90 –110 0.5 0.6 0.7 0.8 0.9 1.0 1.1 1.2 VOCM ABOVE – VS (V) 09209-020 –100 –120 0.4 –110 0.5 1.0 1.5 2.0 2.5 VOCM ABOVE – VS (V) 図 20.10 MHz と 70 MHz での高調波歪 対 VOCM （VS = 3.3 V） 図 23.10 MHz と 70 MHz での高調波歪 対 VOCM 0 VOUT = 1V p-p VOUT = 1V p-p VOUT = 2V p-p VOUT = 2V p-p 20 NORMALIZED SPECTRUM (dBc) HD2, HD3, HD2, HD3, –20 –60 –80 –100 –120 0 –20 –40 –60 –80 –100 10M 100M FREQUENCY (Hz) 200M –140 69.8 図 21.高調波歪 対 VOUT （VS = 3.3 V） 69.9 70.0 70.1 FREQUENCY (MHz) 図 24.70 MHz 相互変調歪み Rev. A | Page 11 of 28 70.2 70.3 09209-024 –120 –140 1M 09209-021 DISTOTION (dBc) –40 ADA4930-1/ADA4930-2 –40 –20 –45 –30 –40 PSRR (dB) CMRR (dB) –50 –55 –60 –50 –60 –70 –65 –80 –70 1M 10M FREQUENCY (Hz) 100M 1G –100 100k 09209-025 –75 100k 1G –20 CHANNEL 1 TO CHANNEL 2 CHANNEL 2 TO CHANNEL 1 VIN = 1V p-p GAIN = 2 –25 –80 –90 –100 –110 –35 –40 –45 –120 –50 –130 –55 –140 1M 10M 1G 100M FREQUENCY (Hz) –60 1M 10M 100M FREQUENCY (Hz) 1G 09209-029 CROSSTALK (dB) –30 09209-026 図 29.出力バランス 対 周波数、RL = 200 Ω 図 26.クロストーク 対 周波数、RL = 200 Ω –50 0 –55 S11 S22 –10 –60 –65 DISTORTION (dBc) –20 –30 –40 –50 –70 –75 –80 –85 RL = 200Ω RL = 1kΩ –90 –95 –60 1M 10M 100M FREQUENCY (Hz) 1G 10G 09209-027 –100 –70 –105 1M 図 27.S11, S22, RL = 200 Ω 10M FREQUENCY (Hz) 図 30.SFDR Rev. A | Page 12 of 28 100M 200M 09209-030 CROSSTALK (dB) 100M 図 28.PSRR 対 周波数特性、RL = 200 Ω –60 S PARAMETERS (dB) 10M FREQUENCY (Hz) 図 25.CMRR 対 周波数特性、RL = 200 Ω –70 1M 09209-028 –90 ADA4930-1/ADA4930-2 80 60 70 30 60 0 30 PHASE 20 –120 10 –150 0 –180 –10 –210 –20 –240 –30 –270 100k 1M 10M 100M 1 –300 10G 1G 0 09209-031 –40 10k 10 FREQUENCY (MHz) 10 100 1k 10k 100k 1M 10M 100M FREQUENCY (Hz) 図 31.オープン・ループ・ゲインと位相 09209-034 –90 VN (nV/√hz) –60 30 PHASE (°) GAIN 40 図 34.電圧ノイズ・スペクトル密度 0.10 1.00 0.98 0.96 0.05 VOUT (V) VOUT (V) 0.94 0 0.92 0.90 0.88 0.86 –0.05 0.84 2 4 6 8 10 TIME (ns) 0.80 09209-032 0 0 2 4 6 8 10 12 14 16 18 20 16 18 20 TIME (ns) 図 32.小信号パルス応答 09209-035 0.82 –0.10 図 35.小信号 VOCM パルス応答 2.0 3.0 VO = 2V p-p VO = 1V p-p 1.5 2.5 1.0 2.0 VOUT (V) 0.5 0 1.5 –0.5 1.0 –1.0 –2.0 0 2 4 6 TIME (ns) 8 10 図 33.大信号パルス応答 0 0 2 4 6 8 10 12 14 TIME (ns) 図 36.大信号 VOCM パルス応答 Rev. A | Page 13 of 28 09209-036 0.5 –1.5 09209-033 VOUT (V) GAIN (dB) 50 100 ADA4930-1/ADA4930-2 2.5 2.25 2.0 2.00 1.5 1.75 VOLTAGE (V) 1.25 PD +OUT –OUT 1.00 0.75 0.5 0 –0.5 –1.0 0.50 –1.5 0.25 –0.25 0 100 200 300 400 500 600 TIME (ns) 700 800 900 1000 –2.5 0 図 37.PD応答 対 時間 5 10 15 20 25 30 TIME (ns) 35 40 図 38.Vo, dm オーバードライブ回復 Rev. A | Page 14 of 28 45 50 09209-038 –2.0 0 09209-037 VOLTAGE (V) VIN × 3 VO, dm 1.0 1.50 ADA4930-1/ADA4930-2 テスト回路 301Ω +VS 50Ω 301Ω VIN 57.6Ω VOCM 0.9V ADA4930 1kΩ 301Ω 0.9V 09209-046 26.7Ω 301Ω 0.9V 図 39.等価基本テスト回路 301Ω +VS 50Ω 301Ω 57.6Ω VIN 50Ω VOCM 0.9V ADA4930 50Ω 301Ω 0.9V 09209-047 26.7Ω 301Ω 0.9V 図 40.出力バランスのテスト回路 301Ω +VS 50Ω 0.1µF 301Ω 412Ω FILTER FILTER VOCM 57.6Ω ADA4930 0.9V 261Ω 0.1µF 301Ω 412Ω 0.9V 0.9V 26.7Ω 0.9V 301Ω 図 41.歪み測定のテスト回路 Rev. A | Page 15 of 28 09209-048 VIN ADA4930-1/ADA4930-2 動作説明 用語の定義 同相電圧 –FB RG +IN VOCM –OUT ADA4930 –DIN RG R F –IN +OUT +FB VOUT, cm = (V+OUT + V−OUT)/2 RL, dm VOUT, dm バランス 09209-049 +DIN 同相電圧は、2 つのノード電圧の平均です。出力同相電圧は 次式で定義されます。 RF 図 42.回路の定義 差動電圧 差動電圧は 2 つのノード電圧間の差です。たとえば、出力 差動電圧(または等価な出力差動モード電圧)は、次のように 定義されます。 VOUT, dm = (V+OUT − V−OUT) ここで、V+OUT と V−OUT は 共通リファレンスを基準にした +OUT ピンと−OUT ピンの電圧です。 出力バランスは、2 つの差動信号がどのくらい同じ振幅、逆 位相の関係に対して近いかを表す目安です。 出力バランス は、良くマッチングした抵抗デバイダを差動電圧ノード間 に接続し、デバイダの中点での信号振幅を差動信号の振幅 と比較することにより、容易に求めることができます(図 39. 参照)。 この定義により、出力バランスは、出力同相電圧 の振幅を出力差動電圧の振幅で除算した値になります。 Output Balance Error = Rev. A | Page 16 of 28 VOUT , cm VOUT , dm ADA4930-1/ADA4930-2 動作原理 出力ノイズ電圧の計算 2 つの帰還ループが、差動出力電圧と同相出力電圧を制御し ます。外付け抵抗で設定される差動帰還が、差動出力電圧を 制御します。同相帰還は、同相出力電圧を制御します。この 回路構成により、出力同相レベルを規定範囲内の任意の値に 容易に設定することができます。出力同相電圧は内部同相帰 還ループの働きにより、VOCM 入力に印加された電圧に等し くなります。 高精度にマッチングした外付け部品を使用しなくても、内部 の同相帰還ループにより、広い周波数範囲で良くバランスの とれた出力を得る事ができます。このために互いに振幅が同 等で、位相がちょうど 180°違う理想に近い差動出力が得ら れます。 ADA4930-1/ADA4930-2 の差動出力ノイズは、図 43.に示 すノイズ・モデルを使って計算することができます。 入 力換算ノイズ電圧密度 vnIN は差動としてモデル化されていま す。ノイズ電流 inIN− と inIN+は各入力とグラウンドの間で流 れます。 VnRG1 クローズド・ループ・ゲインの設定 図 42.に示す回路の差動ゲインは次のように求めることがで きます。 VOUT , dm V IN , dm = RF RG VnRF1 RF1 inIN+ + inIN– VnIN ADA4930 VnOD VOCM VnRG2 RG2 RF2 VnCM VnRF2 図 43.ノイズ・モデル 出力ノイズ電圧密度は、従来型オペアンプと同様に、 +IN と−IN での入力換算項に該当する出力係数を乗算して求めら れます。 vnIN に起因する出力電圧は、vnIN とノイズ・ゲイン GN ( GN の式で定義)の積として求められます。 回路のノイズ・ゲインは アプリケーション回路の解析 ADA4930-1/ADA4930-2 の差動出力電圧と同相出力電圧はそ の高オープン・ループ・ゲインと負帰還により、差動誤差電 圧と同相誤差電圧が最小になるように制御されます。差動誤 差電圧は、+IN と−IN と表示された 2 つの差動入力 の間の電 圧として定義されます (図 42.参照)。ほとんどの場合、この 電圧はゼロと見なすことができます。同様に、VOCM に印加 される電圧と実際の出力同相電圧との差もゼロと見なすこと ができます。これら 2 つを仮定から開始すれば、どのよう なアプリケーション回路も解析することができます。 RG1 09209-050 ADA4930-1/ADA4930-2 は従来型オペアンプと異リ、電圧が 反対方向に動く 2 つの出力があり、又入力 VOCM が追加され ています。このデバイスは、オペアンプと同様に、高いオー プン・ループ・ゲインとこれらの出力を希望の電圧に導く負 帰還に依存しています。ADA4930-1/ADA4930-2 は標準の電 圧帰還オペアンプとほとんど同じように動作しますが、さら にシングル・エンド/差動変換、同相電圧のシフト、差動信号 増幅の機能があります。ADA4930-1/ADA4930-2 はオペアン プと同様、高入力インピーダンスで低出力インピーダンスで す。 GN = 2 (β1 + β2 ) ここで帰還係数は β1 = RG1 RG2 と β2 = 。 RF1 + RG1 RF2 + RG2 帰還係数がマッチングしていて、RF1/RG1 = RF2/RG2、 β1 = β2 = β の場合、ノイズ・ゲインは GN = 1 R = 1 + F です。 β RG ノイズ電流は同じ 2 乗平均値と相関関係がなく、各々はノイ ズ電流と対応する帰還抵抗の積に等しい出力電圧を発生しま す。 VOCM ピンでのノイズ電圧密度は vnCM です。多くの場合と同 様、帰還回路の帰還係数が同じ場合、 vnCM に起因する出力 ノイズは同相モードになり、VOCM からの出力ノイズはゼロ になります。 1/2 ここで、それぞれの側の入力抵抗 (RG) と帰還抵抗 (RF) は同 等です。 4 本の各抵抗のノイズ寄与分は(4kTRxx) になります。帰 還抵抗からのノイズは直接出力に現れ、ゲイン抵抗からのノ イズは RF/RG 倍されて出力に現れます。 合計差動出力ノイズ密度 vnOD は、各出力ノイズ項の 2 乗和 平方根になります。 vnOD = Rev. A | Page 17 of 28 8 ∑ (vnODi )2 i =1 ADA4930-1/ADA4930-2 表 11.マッチングした帰還回路の出力ノイズ電圧密度の計算 マッチングした帰還回路の出力ノイズ電圧密度の計算 Input Noise Contribution Differential Input Inverting Input Noninverting Input VOCM Input Input Noise Term vnIN inIN+ inIN− vnCM Input Noise Voltage Density vnIN inIN+ × (RF2) inIN− × (RF1) vnCM Gain Resistor RG1 vnRG1 (4kTRG1) Gain Resistor RG2 Feedback Resistor RF1 Feedback Resistor RF2 vnRG2 vnRF1 vnRF2 (4kTRG2) 1/2 (4kTRF1) 1/2 (4kTRF2) Output Multiplication Factor GN 1 1 0 1/2 RF1/RG1 1/2 RF2/RG2 1 1 Differential Output Noise Voltage Density Terms vnOD1 = GN(vnIN) vnOD2 = (inIN+)(RF2) vnOD3 = (inIN−)(RF1) vnOD4 = 0 vnOD5 = 1/2 (RF1/RG1)(4kTRG1) vnOD6 = 1/2 (RF2/RG2)(4kTRG2) 1/2 vnOD7 = (4kTRF1) 1/2 vnOD8 = (4kTRF2) 表 12.差動入力、ＤＣ結合、 差動入力、ＤＣ結合、V 差動入力、ＤＣ結合、 S=5V Nominal Gain (dB) RF1, RF2 (Ω) RG1, RG2 (Ω) RIN, dm (Ω) Differential Output Noise Density (nV/√Hz) 0 301 301 602 4.9 6 301 150 300 6.2 10 301 95.3 190.6 7.8 14 301 60.4 120.4 10.1 、 VS = 5 V 表 13.グラウンド基準 グラウンド基準で 結合、R グラウンド基準でシングル・ シングル・エンドの エンドの入力、DC 入力、 結合、 S = 50 Ω、 Nominal Gain (dB) 0 6 10 14 1 RF1, RF2 (Ω) 301 301 301 301 RG1 (Ω) RT (Ω) RIN, cm (Ω) 142 64.2 190.67 63.4 84.5 95.06 33.2 1k 53.54 10.2 1.15 k 17.5 RG2 (Ω) 1 170 95 69.3 57.7 Differential Output Noise Density (nV/√Hz) 5.9 7.8 9.3 10.4 RG2 = RG1 + (RS||RT). 表 11.に入力ノイズ源、乗算係数、出力換算ノイズ密度項を まとめてあります。 表 12.と表 13.に、平衡および不平衡入力回路のいくつかの 代表的なゲイン設定、対応する抵抗値、入力インピーダン ス、出力ノイズ密度を示します。 帰還回路でのミスマッチの影響 前述のように、外付け帰還回路 (RF/RG) がマッチングしてい ない場合でも、内部同相帰還ループにより出力のバランス が保たれます。各出力での信号は、同じ振幅かつ 180°の位 相差に維持されます。入力から出力への差動ゲインは、帰還 のミスマッチに比例して変動しますが、出力のバランスは 影響を受けません。 VOCM ピンから VO, dm までのゲインは次の値になります。 2(β1 − β2)/(β1 + β2) β1 = β2 の場合、この項はゼロになるので、VOCM 入力の電 圧(ノイズを含む)に起因する差動出力電圧は発生しません。 極端なケースは、1 つのループがオープンで、かつ他方が 100% 帰還の場合に起こりますが、この場合、VOCM 入力か ら VO, dm までのゲインは、どちらのループが閉じているか により+2 又は −2 になります。 多くのアプリケーションで は、帰還ループが公称 1%以内にマッチングしているので、 VOCM 入力に起因する出力ノイズとオフセットは無視できま す。 ループを意図的に大きくミスマッチさせた場合、VOCM から VO, dm までのゲイン項を含めることが必要で、ノイズ が大きくなることを考慮する必要があります。たとえば、 β1 = 0.5 かつ β2= 0.25 の場合、VOCM から VO, dm までの ゲインは 0.67 になります。VOCM ピンを 0.9 V に設定した場 合、出力に現れる差動オフセット電圧は(0.9 V)(0.67) = 0.6 V になります。差動出力ノイズ成分は、 (5 nV/ Hz)(0.67) = 3.35 nV/ Hz になります。これらの結果は両方ともほとん どのアプリケーションで望ましくありません；従って公称 通りにマッチングした帰還係数を使用するのがベストです。 ミスマッチした帰還回路は、従来のオペアンプと 4 つの抵 抗で形成した差動アンプと同じく、入力同相信号を除去する 回路の性能も低下します。 この問題を現実的にまとめると、1% 偏差の抵抗により入力 CMRR はワーストケース約 40 dB になり、VOCM 入力 0.9 V の場合の差動出力オフセットはワーストケース 9 mV になり ますが、VOCM ノイズ成分は無視できるほど小さく、出力バ ランス誤差には大きな性能低下はないという事になります。 入力同相電圧範囲 ADA4930-1/ADA4930-2 の加算ノードでの入力同相電圧範囲 は VS = 3.3 V で 0.3 V ～1.5 V と規定されています。非直線 性を避けるためには、+IN ピンと−IN ピンでの電圧振幅を これらの範囲に制限する必要があります。 Rev. A | Page 18 of 28 ADA4930-1/ADA4930-2 図 45.に示すように、不平衡シングル・エンド入力信号の場 合の入力インピーダンスは次式で表されます。 ADA4930-1/ADA4930-2 の帯域幅は広いので、アンプ・フロ ント・エンドで十分な制動を与えるためにユニティ・ゲイ ンで RG 値を 301 Ω 以上にする必要があります。終端した 場合 、RG には信号源のテブナン抵抗と負荷終端が含みます。 ここで、 出力同相電圧の設定 β1 = ADA4930-1/ADA4930-2 の VOCM ピンは内部の電圧分割器に より-VS 以上の全電源電圧の 3/10 にバイアスされています。 VOCM ピンの入力インピーダンスは約 8.4 kΩ です。内部バ イアスを使用すると、出力同相電圧は期待値の約 100 mV 以内になります。 RIN,SE = RG1 β2 = RG1 RG1 + R F1 RG 2 RG2 + R F2 RF1 出力同相電圧を正確に制御する必要のある場合には、信号 源抵抗 100 Ω 以下の外付け電圧源または外付け抵抗分割器 を使用することをお勧めします。「 仕様」のセクションに 記載されている出力同相オフセットは、VOCM 入力を低イン ピーダンス電圧源で駆動することが条件になっています。 VOCM 入力を ADC の同相電圧 (VCM) 出力に接続することも できます。しかしこの場合出力が十分な駆動能力を持つよ うに注意する必要があります。VOCM ピンの入力インピーダ ンスは約 10 kΩ です。複数の ADA4930-1/ADA4930-2 デバ イスで 1 つのリファレンス出力を共用する場合は、バッファ の使用をお勧めします。 アプリケーション回路の アプリケーション回路の入力インピーダンスの 計算 回路の実効入力インピーダンスは、シングル・エンドまた は差動のいずれの信号源でアンプを駆動するかに寄ります。 図 44.に示したように、平衡差動入力信号の場合、入力間 (+DIN と−DIN)の入力インピーダンス (RIN, dm)は RIN, dm = 2 × RG になります。 RF ADA4930 +VS +IN VOCM –DIN RG VOUT, dm –IN RF 09209-051 +DIN RG β1 + β2 β1( β2 + 1) +VS RIN, SE RG1 VOCM ADA4930 RL VOUT, dm RG2 –VS RF2 09209-052 最小 RG 値 図 45.不平衡 (シングル・エンド) 入力の ADA4930-1/ADA4930-2 平衡回路（RG1 = RG2 = RG で RF1 = RF2 = RF）の場合、公式 は次のように簡略化できます。 RG R G β1 = β2 = and R IN,SE = RF R G + RF 1− 2(RG + R F ) 回路の入力インピーダンスは、反転回路として接続した従 来型オペアンプに比べ実効的に高くなります。これは、差 動出力電圧の成分が同相信号として入力に現れて、特に入 力抵抗 RG1 両端の電圧を持ち上げるためです。反転入力の 電圧は非反転出力電圧を RF2 と RG2 で構成される電圧デバ イダで分割した値に等しくなるので、アンプ入力ピンの同相 電圧は容易に求められます。この電圧は負電圧帰還により両 方の入力ピンに加わりますが、入力信号と同相なので、RG1 の両端の実効電圧が減少し、それを部分的に持ち上げます。 図 44.平衡 (差動) 入力の ADA4930-1/ADA4930-2 Rev. A | Page 19 of 28 ADA4930-1/ADA4930-2 • シングル・エンド入力の終端 このセクションではシングル・エンド入力を ADA49301/ADA4930-2 に適切に終端する 5 つのステップを説明しま す。 システムのゲインが 1、 RF1 = RF2 = 301 Ω で解放出 力電圧 2Vp-p、信号源抵抗 50 Ω の入力信号源と仮定します。 図 46.はこの回路を示します。 VS Gain(RG + RTH)に増やす。 VTH • システムゲインを保つために RG2 を RG2 = R F × VTH に小さくし、ゲイン抵抗を平衡させるた VS × Gain 入力インピーダンスを計算します。 めに RG1 を(RG2 − RTH) に小さくする。 β1 = β2 = 301/602 = 0.5 そして RIN = 401.333 Ω となり ます。 最初の補正方法は Diff Amp Calculator™ ツールで使用 されています。２番目の補正方法を使用すると、RG2 = 160.498 Ω 、 RG1 = 160.498 − 26.66 = 133.837 Ω とな ります。修正した回路を図 49.に示します。 RF1 VS 2V p-p 301Ω +VS RS RG1 50Ω 301Ω VOCM RF1 ADA4930 301Ω +VS RL VOUT, dm RG2 RTH RG1 301Ω 26.661Ω 133.837Ω VTH 1.066V p-p –VS VOCM 09209-053 RF2 301Ω ADA4930 160.498Ω 図 46.シングル・エンド入力インピーダンス RIN 2. –V S RF2 終端抵抗 RT を接続します。50 Ω の信号源抵抗とマッ チングさせるために、RT を接続します。RT||401.33 Ω = 50 Ω の式から RT = 57.116 Ω となります。 301Ω 図 49.ゲイン抵抗をマッチングさせたテブナン等価回路 図 49. は、帰還ループがマッチングしており評価しやす い回路になっています。 ゲイン抵抗 RG1 を修正したので、入力インピーダンスが 変わります。上記の修正した RG1 の値を使用し、ステー プ 1 からステップ 4 までを、RT の値が直前の繰り返し で計算された値から変わらなくなるまで、何回か繰り返 します。繰り返しを 3 回追加すると、 RG1 の変化は 0.1%以下になります。最寄りの 0.5%抵抗値を使用した 最終回路を図 50.に示します。 RF1 301Ω RIN 50Ω VS 2V p-p 50Ω 5 +VS RS RG1 RT 57.116Ω 301Ω VOCM ADA4930 RL VOUT, dm RG2 301Ω –VS RF1 09209-054 RF2 301Ω 信号源抵抗と終端抵抗の組み合わせをテブナン等価電 源と置き換えます。信号源抵抗 RS と終端抵抗 RT によ るテブナン等価抵抗は、RTH = RS||RT = 26.66 Ω です。 信号源電圧のテブナン等価電圧は RS VS 2V p-p RT = 1.066 V p-p になります。 RS + RT RS RT 57.116Ω VOCM RG2 ADA4930 RL VOUT, dm 1.990V p-p VN 169Ω 301Ω 図 48.テブナン等価回路 4. VP 142Ω 図 50.終端シングルエンド/差動システム、G = 1 26.661Ω VTH 1.066V p-p RG RT 64.2Ω –VS RTH 50Ω VS 2V p-p 50Ω RF2 09209-055 VTH = VS 301Ω +VS 0.998V p-p 図 47.終端抵抗 RT の接続 3. RL VOUT, dm RG2 09209-056 RIN 401.333Ω 平衡回路を保つために RF1 = RF2 = RF とします。RTH に よって生ずる不平衡を補正します。補正には次のよう に２つの方法があります。 Rev. A | Page 20 of 28 09209-057 1. ゲイン抵抗を平衡させるために RG2 に RTH を加え、 システム・ゲインを保つために RF1 と RF2 を RF = ADA4930-1/ADA4930-2 単電源アプリケーションでのシングル・ 単電源アプリケーションでのシングル・エンド入力の 終端 3. 図 50.のアプリケーション回路を単電源駆動させる場合は、 アンプ入力 VP と VN の同相電圧を、規定された入力同相範 囲内に収まるように高くする必要がある場合があります。2 つの方法があります：図 51.に示すように信号源に dc バイ アスを加える、又は図 54.に示すように各入力と電源との間 に抵抗 RCM を接続する。 4. 次の条件を設定します。 VP min = VN min = 0.3 V, VOCM = VCM = 1 V, VTH min = −VTH/2 VON max = VOCM + VOUT, dm/4 そして VOP min = VOCM − VOUT, dm/4 DC バイアスした信号 バイアスした信号源を使った入力同相電圧の調整 した信号源を使った入力同相電圧の調整 VCM = 1 V で 1.8 V ADC を駆動する場合、ADA49301/ADA4930-2 を単電源 3.3 V で駆動すると消費電力が最小 になります。図 50.のアプリケーション回路を 3.3 V 単電源 駆動とし、信号源に dc バイアスを加えた回路を図 51.に示 します。 VP についての節点方程式に条件を代入し VDC-TH を求め ます。 0.3 = −1.124/2 + VDC-TH + 0.361 × (1 + 1.99/4 = 1.124/2 – VDC-TH) RF1 0.3 + 0.562 − 0.361 − 0.18 − 0.203 = 0.639 VDC-TH 301Ω VDC-TH = 0.186 V 3.3V RS RG1 50Ω VS 2V p-p RT 64.2Ω 142Ω RG2 50Ω 64.2Ω 又は 条件を VN についての節点方程式に代入し VDC-TH を求め ます。 VP VOCM VS = 3.3 V での規定された最小入力同相電圧 0.3 V を満 足するために VP と VN の最小値を 0.3 V に設定します。 VOP と VS がそれぞれの最小値の時、VP と VN がそれぞ れの最小値になる（従って VON はその最大値になる） と判断します。 ADA4930 RL VOUT, dm 1.990V p-p VN 0.3 = VDC-TH + 0.361 × (1 − 1.99/4 − VDC-TH) 142Ω 0.3 – 0.361 + 0.18 = 0.639 × VDC-TH 09209-151 VDC-TH = 0.186 V RF2 VDC 301Ω 5. 図 51.単電源、終端シングル・エンド/差動システム、G = 1 V DC = 必要最小限の dc バイアスを決定するためには、次のステッ プを踏む必要があります。 R S + RTH RTH × 0.186 = 0.33 V 最終回路を図 53.に示します。入力に dc バイアス 0.33V を追加すれば、信号源の信号 2 V p-p 振幅で VOCM が 1 V の バイポーラ信号の時、最小入力同相条件 を満足する事がわかります。 図 52.回路に示すように終端された入力をテブナン等価 電源に変換します。 RF1 301Ω RF1 3.3V RTH RG1 28.11Ω 142Ω RG2 28.11Ω 142Ω 3.3V RS VOCM RTH VON ADA4930 RL VOUT, dm 1.99V p-p VN 50Ω VS 2V p-p VOP RT 64.2Ω VP 142Ω VOCM ADA4930 VN RL VOUT, dm 1.990V p-p 142Ω VDC-TH RF2 50Ω 301Ω VDC 0.33V 図 52.単電源アプリケーション回路のテブナン等価電源 2. VP 又は VN について節点方程式を書きます。 V P = V TH + V DC −TH + V N = V DC −TH + RG1 RG2 09209-159 VTH 1.124V p-p VP 301Ω 301 (V ON − V TH − V DC−TH 301 + 142 + 28.11 ) 64.2Ω RF2 301Ω 09209-160 1. VDC-TH をテブナン等価値から変換すると次の結果を得ま す。 図 53.DC ソース・バイアスを加えた単電源アプリケーション回路 301 V OP 301 + 142 + 28.11 ADA4930-1/ADA4930-2 がそのリニア動作領域にある場 合、VP と VN は同じ電圧であると判断します。 従って、 ステップ 2 での両方の式は同じ結果になります。 Rev. A | Page 21 of 28 ADA4930-1/ADA4930-2 抵抗を使用した 抵抗を使用した入力同相電圧の調整 使用した入力同相電圧の調整 次のように計算します： 図 54.に示した回路はアンプの入力をバイアスするもう一つ の方法で、dc 信号源は無くなります。 1. 3.3V 2. RF1 301Ω 3. +VS VIN RS VSOURCE 2V p-p 50Ω RT RG1 4. 301Ω VOCM ADA4930 1 RIN − SE = RG1 1 − VP V INP RL VOUT, dm RG2 301Ω –VS VS RF2 301Ω 09209-152 RCM 3.3V 5. 図 54.抵抗を使用した単電源バイアス回路 6. β1 = RP/RF1 そして β2 = RN/RF2, と定義します。ここで RP = RG1||RCM||RF1 そして RN = RG2||RCM||RF2。 7. 図に示したように、平衡回路を保つために RF1 = RF2 = RF と します。 8. 9. VP での節点方程式を書き、VP について解きます。 VP = β1β2 RF 2R V IN + 2VOCM + VS F β1 + β2 RG1 RCM β1 + β2 =R G1 β1 + β2 − RF1 β1β2 RG1 RIN-SE = 399.35 Ω. RT, RTH, そして VTH。 RT = 57.16 Ω, RTH = 26.67 Ω, そして VTH = 1.067 V。 RG1 と RG2 の新しい値。 RG2 = 160.55 Ω そして RG1 = 133.88 Ω. β1 と β2 の新しい値。 β1 = 0.284 そして β2 = 0.317。 RCM の新しい値。RCM = 4759.63 Ω. ステップ 3 からステップ 8 までを RG1 と RG2 の値が繰 り返している間に一定になるまで繰り返します。4 回の 繰り返し後の最終回路を図 55.に示します。 +VS VP min を決めます。VP min は「仕様」セクションに規定され ている入力同相電圧の最小値です。 3.3 V 電源では VP min = 0.3 V。 RCM RF1 1.87kΩ 301Ω +VS RS 信号源の出力での最小入力電圧 VIN min を決定します。適切に 終端されていれば、信号源電圧はその解放回路の値の ½ に なると判断します。従って, VIN min = −0.5 V。 VS 2V p-p 50Ω RG1 RT 65.1Ω 142Ω VOCM ADA4930 RL VOUT, dm RG2 170Ω VP の式を RCM についての式に書きなおします。 –VS 1 1 β1 + β2 R = V P min − F V IN min − 2VOCM RCM 2VS RF β1β2 RG1 +VS RCM RF2 1.87kΩ 301Ω 09209-153 RCM VS β1 と β2。 図 54.に示した回路では, β1 = 0.5 そして β2 = 0.5 にな ります。 VP min = 0.3 V で VIN min = −0.5 V の場合の RCM。 RCM = 9933 Ω. β1 と β2 の新しい値。 β1 = 0.4925 そして β2 = 0.4925。 次の式を使って入力インピーダンスを計算します。 図 55.バイアス用抵抗を使用した単電源、シングル・エンド入力回 路 Rev. A | Page 22 of 28 ADA4930-1/ADA4930-2 レイアウト、グラウンド接続、バイパス ADA4930-1/ADA4930-2 は非常に高速なデバイスです。優れ た性能を実現するためには、高速 PCB デザインに細心の注 意を払う必要があります。 最初の条件は、できるだけ多くの基板領域をカバーする厚い グラウンド・プレーンと電源プレーンを持つ多相 PCB を使 用する事です。 各電源ピンをデバイスのできるだけ近くで直接近くのグラウ ンド・プレーンにバイパスしてください。 0.1 µF 高周波セ ラミック・チップ・コンデンサを使用してください。 10 µF タンタル・コンデンサを各電源とグラウンドとの間に 接続し、低周波のバルクバイパスを与えます。 浮遊伝送線キャパシタンスとパッケージ寄生との組み合わせ により、高周波で共振回路が形成され過大なゲイン・ピーキ ングを生じたり、発振する可能性があります。 このような寄生の影響を防ぐため、信号配線は短く、かつダ イレクトに行う必要があります。相補信号の場合はバランス した性能を最大限得るために、レイアウトを対称にしてくだ さい。 ドライバやレシーバをアンプに接続する場合は無線周波数伝 送線を使用してください。 入力/出力ピンの近くの下層のグラウンドや低インピーダン ス・プレーンを取り除き、これらの入力/出力ピンでの浮遊 容量を最小にしてください。（図 56.を参照） もしドライバ/レシーバがアンプから波長の 1/8 以上ある場 合は、信号パターン幅を最小にする必要があります。このよ うな非伝送線回路の場合は、信号線近くの下層や近傍のグラ ウンド・プレーンそして低インピーダンス・プレーンを取り 除く必要があります。 露出サーマル・パドルは内部でアンプのグラウンド・ピンに 接続されています。規定の電気的性能と熱放散を実現するた めに、パドルを PCB 上の低インピーダンスのグラウンド・ プレーンにハンダ付けしてください。熱抵抗をさらに小さく するには、パドルの下のすべての層のグラウンド・プレーン をビアで一緒に接続する事をお勧めします。 1.30 0.80 09209-058 09209-059 1.30 0.80 図 57.PCB サーマル・アタッチ・パッドの推奨寸法 (mm) 図 56.RF と RG の周辺を取り除いた ADA4930-1 のグラウン ドレーンと電源プレーン 1.3 mm 0.8 mm TOP METAL GROUND PLANE 09209-060 POWER PLANE BOTTOM METAL 図 58.埋め込みグラウンド・プレーンへ接続したサーマル・ビア接続を示す 4 層 PCB の断面 (寸法: mm) Rev. A | Page 23 of 28 ADA4930-1/ADA4930-2 高性能 ADC の駆動 ADA4930-1 と AD9255 の間に接続されている 3 次,40MHz ローパス・フィルタはアンプのノイズ帯域幅を狭くし、ド ライバ出力を ADC 入力から分離します。 ADA4930-1/ADA4930-2 は 3.3 V 単電源アプリケーションで 優れた性能を示します。 図 59.に示した回路は単電源 1.8V 動作が規定されている 14 ビット、80MSPS ADC の AD9255 を駆動する ADA4930-1 の例です。ADC の性能は差動駆動に最適化されていて、 1.8V 電源で利用可能な最大信号振幅を得られます。 ADA4930-1 は シングル・エンド/差動変換、同相電圧のレ ベル・シフト、駆動信号のバッファリングを行います。 図 60.に示した回路は単電源 1.8V の動作が規定されている 14 ビット、80MSPS ADC である AD9640 の ½を駆動する ADA4930-2 の½の例です。 ADC の性能は差動駆動に、最適化されていて、1.8V 電源で 利用可能な最大信号振幅を得られます。ADA4930-2 は シン グル・エンド/差動変換、同相電圧のレベル・シフト、駆動 信号のバッファリングを行います。 ADA4930-1 はゲイン 2 V/V のシングル・エンド入力 to 差動 出力の回路構成になっています。 95.1 Ω のシングル・エン ド入力インピーダンスと並列に 84.5 Ω の終端抵抗を 接続し、 信号源に対して 50 Ω 終端を行っています。さらに反転入力 に 31.6 Ω を追加(合計 95 Ω)して、 信号源抵抗 50 Ω と非反 転入力を駆動する終端抵抗との並列インピーダンスとバラン スをとっています。 ADA4930-2 はゲイン 2 V/V のシングル・エンド入力 to 差動 出力の回路構成になっています。 114.75 Ω のシングル・エ ンド入力インピーダンスと並列に 88.5 Ω の終端抵抗を接続 して、信号源に対して 50 Ω 終端を行っています。さらに反 転入力のゲイン抵抗を大きくして、50 Ω 信号源抵抗と非反 転入力を駆動する終端抵抗とのバランスをとっています。 VOCM ピンを AD9255 の VCM 出力に接続し、ADA4930-1 の 出力同相電圧を 1 V に設定します。 VOCM ピンを AD9240 の VCM 出力に接続し、ADA4930-2 の 出力同相電圧を 1 V に設定します。 ADA4930-1 の入力が常に規定された最小入力同相電圧以上 になるように、信号源に dc バイアスを加え、反転側のゲイ ン抵抗にテブノン等価値を追加しなければなりません。 各入力と 3.3 V 電源の間の 739 Ω は ADA4930-2.の入力同相 範囲内での動作を保証するために必要な dc バイアスを与え ます。 信号源に dc バイアス 0.5 V を加え、反転入力のゲイン抵抗 に dc バイアス 0.314 V を加える と、ADA4930-1 の入力は 約 0.48 V dc になります。 入力が最大信号振幅 1 V p-p の 時、ADA4930-1 入力は 0.36 V と 0.6 V の間振れます。 1 V の同相電圧で、各 ADA4930-2 の出力は 0.501 V と 1.498 V の間振れ、 差動出力は 1.994 V p-p になります。 ADA4930-2 と AD9640 の間にある 3 次ローパス・フィルタ はアンプのノイズ帯域幅を狭くし、ドライバ出力を ADC 入 力から分離します。 1 V の出力同相電圧で、ADA4930-1 の各出力は 0.501 V と 1.498 V の間振れ、差動出力は 1.994 V p-p になります。 301Ω 1.8V 3.3V 63.4Ω 50Ω VIN 1V p-p VOCM 84.5Ω 0.5V 33Ω + 168nH AVDD DRVDD VIN– ADA4930-1 30pF AD9255 90pF VIN+ 33Ω 95Ω 168nH AGND D11 TO D0 VCM 09209-157 0.314V 301Ω 図 59.14-Bit, 80 MSPS ADC の AD9255 を駆動 3.3V 301Ω 1.8V 3.3V 739Ω 168nH + 88.5Ω VIN 1V p-p VOCM AVDD DRVDD VIN– 64.2Ω ADA4930-2 30pF AD9640 90pF VIN+ 96.2Ω 168nH AGND D11 TO D0 CML 739Ω 3.3V 301Ω VOCM 図 60.14-Bit, 80 MSPS ADC の AD9640 を駆動 Rev. A | Page 24 of 28 09209-158 50Ω ADA4930-1/ADA4930-2 外形寸法 3.00 BSC SQ 0.60 MAX TOP VIEW 2.75 BSC SQ 9 0.30 0.23 0.18 5 8 4 0.25 MIN FOR PROPER CONNECTION OF THE EXPOSED PAD, REFER TO THE PIN CONFIGURATION AND FUNCTION DESCRIPTIONS SECTION OF THIS DATA SHEET. 0.05 MAX 0.02 NOM 0.20 REF 072208-A SEATING PLANE 1.30 SQ 1.15 1.50 REF 0.80 MAX 0.65 TYP 12° MAX *1.45 EXPOSED PAD 0.50 BSC 1.00 0.85 0.80 PIN 1 INDICATOR 13 16 12 (BOTTOM VIEW) 1 0.45 PIN 1 INDICATOR 0.50 0.40 0.30 *COMPLIANT TO JEDEC STANDARDS MO-220-VEED-2 EXCEPT FOR EXPOSED PAD DIMENSION. 図 61.16 ピン・リードフレーム・チップ・スケール・パッケージ [LFCSP_VQ] 3 mm × 3 mm ボディ、極薄クワッド (CP-16-2) (CP-16-2) 寸法表示: mm 4.10 4.00 SQ 3.90 0.60 MAX 0.60 MAX PIN 1 INDICATOR 3.75 BSC SQ 0.50 BSC 0.90 0.85 0.80 SEATING PLANE 12°MAX 0.50 0.40 0.30 6 12 7 0.20 MIN 2.50 BCS 0.70 MAX 0.65 TYP 0.30 0.23 0.18 PIN 1 INDICATOR 2.44 2.34 SQ 2.24 EXPOSED PAD (BOTTOM VIEW) 13 TOP VIEW 1 24 19 FOR PROPER CONNECTION OF THE EXPOSED PAD, REFER TO THE PIN CONFIGURATION AND FUNCTION DESCRIPTIONS SECTION OF THIS DATA SHEET. 0.05 MAX 0.02 NOM COPLANARITY 0.05 0.20 REF 08-18-2010-A 18 COMPLIANT TO JEDEC STANDARDS MO-220-VGGD-8 図 62.24 ピン・リードフレーム・チップ・スケール・パッケージ[LFCSP_VQ] 4 mm × 4 mm、極薄クワッド (CP-24-13) 寸法表示: mm オーダー・ガイド 1 Model ADA4930-1YCPZ-R2 ADA4930-1YCPZ-RL ADA4930-1YCPZ-R7 ADA4930-1YCP-EBZ ADA4930-2YCPZ-R2 ADA4930-2YCPZ-RL ADA4930-2YCPZ-R7 ADA4930-2YCP-EBZ 1 Temperature Range Package Description −40°C to +105°C 16-Lead LFCSP_VQ −40°C to +105°C 16-Lead LFCSP_VQ −40°C to +105°C 16-Lead LFCSP_VQ Evaluation Board −40°C to +105°C 24-Lead LFCSP_VQ −40°C to +105°C 24-Lead LFCSP_VQ −40°C to +105°C 24-Lead LFCSP_VQ Evaluation Board Package Option CP-16-2 CP-16-2 CP-16-2 Ordering Quantity 250 5,000 1,500 CP-24-1 3 CP-24-1 3 CP-24-1 3 250 5,000 1,500 Z = RoHS 準拠製品 Rev. A | Page 25 of 28 Branding H1G H1G H1G ADA4930-1/ADA4930-2 ノート Rev. A | Page 26 of 28 ADA4930-1/ADA4930-2 ノート Rev. A | Page 27 of 28 ADA4930-1/ADA4930-2 ノート ©2008 Analog Devices, Inc. All rights reserved. 商標および登録商標は各社の所有に属します。 Rev. A | Page 28 of 28