低消費電力 差動ADCドライバ ADA4932-1/ADA4932-2 高速 −3 dB 帯域幅: 560 MHz、G = 1 –FB 1 スルーレート: 25%から 75%まで 2,800 V/µs 高速なセトリング・タイム: 0.1%まで 9 ns ADA4932-1 12 PD +IN 2 11 –OUT –IN 3 10 +OUT +FB 4 9 VOCM 20 MHz で 90 dB SFDR +VS 8 10 MHz で 100 dB SFDR +VS 7 +VS 5 低い高調波歪み +VS 6 低消費電力:アンプあたり 9.6 mA 07752-001 ゲイン平坦性: 300 MHz まで 0.1 dB 14 –VS 13 –VS 16 –VS 低消費電力で高性能 15 –VS 機能ブロック図 特長 図 1.ADA4932-1 低い入力電圧ノイズ: 3.6 nV/√Hz +IN1 –FB1 –VS1 –VS1 PD1 –OUT1 入力オフセット電圧: ±0.5 mV (typ) ゲインが外部調整可能 24 23 22 21 20 19 非整数の差動ゲインが使用可能 差動/差動動作またはシングルエンド/差動動作 –IN1 +FB1 +VS1 +VS1 –FB2 +IN2 調整可能な出力コモン・モード電圧 広い電源範囲: +3 V～±5 V 16 ピンまたは 24 ピン LFCSP パッケージを採用 ADA4932-2 18 17 16 15 14 13 +OUT1 VOCM1 –VS2 –VS2 PD2 –OUT2 –IN2 +FB2 +VS2 +VS2 VOCM2 +OUT2 ADC ドライバ シングルエンド/差動変換 IF およびベースバンドのゲイン・ブロック 07752-002 7 8 9 10 11 12 アプリケーション 1 2 3 4 5 6 図 2.ADA4932-2 差動バッファ ライン・ドライバ 概要 ADA4932-x は、高性能、低ノイズ、低消費電力の AD8132 次世 代バージョンです。シングルエンド/差動アンプまたは差動/差動 アンプとして高性能 ADC の駆動用に最適です。出力コモン・モ ード電圧は、内部コモン・モード帰還ループを使ってユーザー が調整できるため、ADA4932-x 出力を ADC 入力にマッチングさ せることができます。また、内部帰還ループは優れた出力バラン スを維持し、偶数次の高調波歪み積も抑圧します。 ADA4932-x を使うと、4 本の抵抗からなるシンプルな外付け帰還 回路によりアンプのクローズド・ループ・ゲインを決定できる ため、差動ゲイン構成を容易に実現できます。 ADA4932-x はアナログ・デバイセズ独自のシリコン・ゲルマニ ウム(SiGe)相補バイポーラ・プロセスにより製造されているた め、小さい消費電力で非常に低レベルの歪みとノイズを実現し ています。ADA4932-x は低い DC オフセットと優れたダイナミ ック性能を持つため、さまざまなデータ・アクイジション・ア プリケーションや信号処理アプリケーションに適しています。 Rev. 0 図 3.さまざまなゲインでの高調波歪みの周波数特性 ADA4932-x は、Pb フリーの 3 mm × 3 mm 16 ピン LFCSP パッケ ージ(ADA4932-1、シングル)または Pb フリーの 4 mm × 4 mm 24 ピン LFCSP パッケージ(ADA4932-2、デュアル)を採用していま す。ピン配置は、PCB レイアウトと低歪み用に最適化されてい ます。ADA4932-1 と ADA4932-2 の動作は−40°C～+105°C の温 度範囲で規定され、+3 V～±5 V の電源電圧で動作します。 アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に 関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、 アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様 は、予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有に属します。 ※日本語データシートは REVISION が古い場合があります。最新の内容については、英語版をご参照ください。 ©2008 Analog Devices, Inc. All rights reserved. 社／〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル 電話 03（5402）8200 大阪営業所／〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪 MT ビル 2 号 電話 06（6350）6868 本 ADA4932-1/ADA4932-2 目次 特長 ..................................................................................................... 1 用語 ................................................................................................... 19 アプリケーション ............................................................................. 1 動作原理 ........................................................................................... 20 概要 ..................................................................................................... 1 アプリケーション情報 ................................................................... 21 機能ブロック図 ................................................................................. 1 アプリケーション回路の解析 ................................................... 21 改訂履歴 ............................................................................................. 2 クローズド・ループ・ゲインの設定........................................ 21 仕様 ..................................................................................................... 3 出力ノイズ電圧の計算 ............................................................... 21 ±5 V 動作 ........................................................................................ 3 帰還回路でのミスマッチの影響 ............................................... 22 5 V 動作 .......................................................................................... 5 アプリケーション回路入力インピーダンスの計算 ................ 22 絶対最大定格 ..................................................................................... 7 入力コモン・モード電圧範囲 ................................................... 24 熱抵抗............................................................................................. 7 入力と出力の容量 AC 結合 ........................................................ 24 最大消費電力 ................................................................................. 7 出力コモン・モード電圧の設定 ............................................... 24 ESD の注意 .................................................................................... 7 レイアウト、グラウンド接続、バイパス .................................... 25 ピン配置およびピン機能説明 ......................................................... 8 高性能 ADC の駆動 ......................................................................... 26 代表的な性能特性 ........................................................................... 10 外形寸法 ........................................................................................... 27 テスト回路 ....................................................................................... 18 オーダー・ガイド ....................................................................... 27 改訂履歴 10/08—Revision 0: Initial Version Rev. 0 － 2/27 － ADA4932-1/ADA4932-2 仕様 ±5 V 動作 特に指定がない限り、TA = 25°C、+VS = 5 V、−VS = −5 V、VOCM = 0 V、RF = 499 Ω、RG = 499 Ω、RT = 53.6 Ω (使用時)、RL, dm = 1 kΩ。特に 指定がない限り、すべての仕様はシングルエンド入力と差動出力を規定します。信号の定義については、図 55 を参照してください。 ±DIN―VOU, dm 間の性能 表 1. Parameter DYNAMIC PERFORMANCE −3 dB Small Signal Bandwidth −3 dB Large Signal Bandwidth Bandwidth for 0.1 dB Flatness Slew Rate Settling Time to 0.1% Overdrive Recovery Time NOISE/HARMONIC PERFORMANCE Second Harmonic Third Harmonic IMD Voltage Noise (RTI) Input Current Noise Crosstalk INPUT CHARACTERISTICS Offset Voltage Conditions Min MHz MHz MHz MHz MHz MHz V/µs ns ns See Figure 54 for distortion test circuit VOUT, dm = 2 V p-p, 1 MHz VOUT, dm = 2 V p-p, 10 MHz VOUT, dm = 2 V p-p, 20 MHz VOUT, dm = 2 V p-p, 50 MHz VOUT, dm = 2 V p-p, 1 MHz VOUT, dm = 2 V p-p, 10 MHz VOUT, dm = 2 V p-p, 20 MHz VOUT, dm = 2 V p-p, 50 MHz f1 = 30 MHz, f2 = 30.1 MHz, VOUT, dm = 2 V p-p f = 1 MHz f = 1 MHz f = 10 MHz, ADA4932-2 −110 −100 −90 −72 −130 −120 −105 −80 −91 3.6 1.0 −100 dBc dBc dBc dBc dBc dBc dBc dBc dBc nV/√Hz pA/√Hz dB V+DIN = V−DIN = VOCM = 0 V TMIN to TMAX variation −2.2 −5.2 −0.2 Differential Common mode Input Capacitance Input Common-Mode Voltage Range OUTPUT CHARACTERISTICS Output Voltage Swing Linear Output Current Output Balance Error Rev. 0 Unit 560 1000 360 360 300 100 2800 9 20 TMIN to TMAX variation CMRR Open-Loop Gain Max VOUT, dm = 0.1 V p-p VOUT, dm = 0.1 V p-p, RF = RG = 205 Ω VOUT, dm = 2.0 V p-p VOUT, dm = 2.0 V p-p, RF = RG = 205 Ω VOUT, dm = 2.0 V p-p, ADA4932-1, RL = 200 Ω VOUT, dm = 2.0 V p-p, ADA4932-2, RL = 200 Ω VOUT, dm = 2 V p-p, 25% to 75% VOUT, dm = 2 V step VIN = 0 V to 5 V ramp, G = 2 Input Bias Current Input Offset Current Input Resistance Typ ∆VOUT, dm/∆VIN, cm, ∆VIN, cm = ±1 V 64 Maximum ∆VOUT, single-ended output, RF = RG = 10 kΩ, RL = 1 kΩ 200 kHz, RL, dm = 10 Ω, SFDR = 68 dB ∆VOUT, cm/∆VOUT, dm, ∆VOUT, dm = 2 V p-p, 1 MHz, see Figure 53 for output balance test circuit － 3/27 － −VS + 1.4 to +VS − 1.4 ±0.5 −3.7 −2.5 −9.5 ±0.025 11 16 0.5 −VS + 0.2 to +VS − 1.8 −100 66 −VS + 1.2 to +VS − 1.2 80 −64 +2.2 −0.1 +0.2 −87 mV µV/°C µA nA/°C µA MΩ MΩ pF V dB dB V −60 mA rms dB ADA4932-1/ADA4932-2 VOCM―VOUT, cm 間の性能 表 2. Parameter Conditions VOCM DYNAMIC PERFORMANCE −3 dB Small Signal Bandwidth −3 dB Large Signal Bandwidth Slew Rate Input Voltage Noise (RTI) VOUT, cm = 100 mV p-p VOUT, cm = 2 V p-p VIN = 1.5 V to 3.5 V, 25% to 75% f = 1 MHz VOCM INPUT CHARACTERISTICS Input Voltage Range Input Resistance Input Offset Voltage VOCM CMRR Gain Min V+DIN = V−DIN = 0 V ΔVOUT, dm/ΔVOCM, ΔVOCM = ±1 V ΔVOUT, cm/ΔVOCM, ΔVOCM = ±1 V Typ Max 270 105 410 9.6 22 −5.1 0.995 Unit MHz MHz V/µs nV/√Hz −VS + 1.2 to +VS − 1.2 25 ±1 −100 0.998 29 +5.1 −86 1.000 V kΩ mV dB V/V 全体性能 表 3. Parameter Conditions Min POWER SUPPLY Operating Range Quiescent Current per Amplifier Power Supply Rejection Ratio 3.0 9.0 Typ Max Unit 11 10.1 V mA µA/°C mA dB TMIN to TMAX variation Powered down ΔVOUT, dm/ΔVS, ΔVS = 1 V p-p 9.6 35 0.9 −96 Powered down ≤(+VS − 2.5) V Enabled ≥(+VS − 1.8) 1100 16 V ns ns 1.0 −84 POWER-DOWN (PD) PD Input Voltage Turn-Off Time Turn-On Time PD Pin Bias Current per Amplifier Enabled PD = 5 V −10 +0.7 +10 µA Disabled PD = 0 V −240 −195 −140 µA +105 °C OPERATING TEMPERATURE RANGE Rev. 0 −40 － 4/27 － ADA4932-1/ADA4932-2 5 V 動作 特に指定がない限り、TA = 25°C、+VS = 5 V、−VS = 0 V、VOCM = 2.5 V、RF = 499 Ω、RG = 499 Ω、RT = 53.6 Ω (使用時)、RL, dm = 1 kΩ。特に 指定がない限り、すべての仕様はシングルエンド入力と差動出力を規定します。信号の定義については、図 55 を参照してください。 ±DIN―VOU, dm 間の性能 表 4. Parameter DYNAMIC PERFORMANCE −3 dB Small Signal Bandwidth −3 dB Large Signal Bandwidth Bandwidth for 0.1 dB Flatness Slew Rate Settling Time to 0.1% Overdrive Recovery Time NOISE/HARMONIC PERFORMANCE Second Harmonic Third Harmonic IMD Voltage Noise (RTI) Input Current Noise Crosstalk INPUT CHARACTERISTICS Offset Voltage Conditions Min MHz MHz MHz MHz MHz MHz V/µs ns ns See Figure 54 for distortion test circuit VOUT, dm = 2 V p-p, 1 MHz VOUT, dm = 2 V p-p, 10 MHz VOUT, dm = 2 V p-p, 20 MHz VOUT, dm = 2 V p-p, 50 MHz VOUT, dm = 2 V p-p, 1 MHz VOUT, dm = 2 V p-p, 10 MHz VOUT, dm = 2 V p-p, 20 MHz VOUT, dm = 2 V p-p, 50 MHz f1 = 30 MHz, f2 = 30.1 MHz, VOUT, dm = 2 V p-p f = 1 MHz f = 1 MHz f = 10 MHz, ADA4932-2 −110 −100 −90 −72 −120 −100 −87 −70 −91 3.6 1.0 −100 dBc dBc dBc dBc dBc dBc dBc dBc dBc nV/√Hz pA/√Hz dB V+DIN = V−DIN = VOCM = 2.5 V TMIN to TMAX variation −2.2 −5.3 −0.25 Differential Common mode Input Capacitance Input Common-Mode Voltage Range OUTPUT CHARACTERISTICS Output Voltage Swing Linear Output Current Output Balance Error Rev. 0 Unit 560 990 315 320 120 200 2200 10 20 TMIN to TMAX variation CMRR Open-Loop Gain Max VOUT, dm = 0.1 V p-p VOUT, dm = 0.1 V p-p, RF = RG = 205 Ω VOUT, dm = 2.0 V p-p VOUT, dm = 2.0 V p-p, RF = RG = 205 Ω VOUT, dm = 2.0 V p-p, ADA4932-1, RL = 200 Ω VOUT, dm = 2.0 V p-p, ADA4932-2, RL = 200 Ω VOUT, dm = 2 V p-p, 25% to 75% VOUT, dm = 2 V step VIN = 0 V to 2.5 V ramp, G = 2 Input Bias Current Input Offset Current Input Resistance Typ ∆VOUT, dm/∆VIN, cm, ∆VIN, cm = ±1 V 64 Maximum ∆VOUT, single-ended output, RF = RG = 10 kΩ, RL = 1 kΩ 200 kHz, RL, dm = 10 Ω, SFDR = 67 dB ∆VOUT, cm/∆VOUT, dm, ∆VOUT, dm = 1 V p-p, 1 MHz, see Figure 53 for output balance test circuit － 5/27 － −VS + 1.15 to +VS − 1.15 ±0.5 −3.7 −3.0 −9.5 ±0.025 11 16 0.5 −VS + 0.2 to +VS − 1.8 −100 66 −VS + 1.02 to +VS − 1.02 53 −64 +2.2 −0.23 +0.25 −87 mV µV/°C µA nA/°C µA MΩ MΩ pF V dB dB V −60 mA rms dB ADA4932-1/ADA4932-2 VOCM―VOUT, cm 間の性能 表 5. Parameter Conditions VOCM DYNAMIC PERFORMANCE −3 dB Small Signal Bandwidth −3 dB Large Signal Bandwidth Slew Rate Input Voltage Noise (RTI) VOUT, cm = 100 mV p-p VOUT, cm = 2 V p-p VIN = 1.5 V to 3.5 V, 25% to 75% f = 1 MHz VOCM INPUT CHARACTERISTICS Input Voltage Range Input Resistance Input Offset Voltage VOCM CMRR Gain Min V+DIN = V−DIN = 2.5 V ΔVOUT, dm/ΔVOCM, ΔVOCM = ±1 V ΔVOUT, cm/ΔVOCM, ΔVOCM = ±1 V Typ Max 260 90 360 9.6 22 −6.5 0.995 Unit MHz MHz V/µs nV/√Hz −VS + 1.2 to +VS − 1.2 25 −3.0 −100 0.998 29 +6.5 −86 1.000 V kΩ mV dB V/V 全体性能 表 6. Parameter Conditions Min POWER SUPPLY Operating Range Quiescent Current per Amplifier Power Supply Rejection Ratio 3.0 8.2 Typ Max Unit 11 9.5 V mA µA/°C mA dB TMIN to TMAX variation Powered down ΔVOUT, dm/ΔVS, ΔVS = 1 V p-p 8.8 35 0.7 −96 Powered down ≤(+VS − 2.5) V Enabled ≥(+VS − 1.8) 1100 16 V ns ns 0.8 −84 POWER-DOWN (PD) PD Input Voltage Turn-Off Time Turn-On Time PD Pin Bias Current per Amplifier Enabled PD = 5 V −10 +0.7 +10 µA Disabled PD = 0 V −100 −70 −40 µA +105 °C OPERATING TEMPERATURE RANGE Rev. 0 −40 － 6/27 － ADA4932-1/ADA4932-2 絶対最大定格 Parameter Rating Supply Voltage Power Dissipation Input Current, +IN, −IN, PD 11 V See Figure 4 ±5 mA Storage Temperature Range Operating Temperature Range ADA4932-1 ADA4932-2 Lead Temperature (Soldering, 10 sec) Junction Temperature −65°C to +125°C パッケージ内の消費電力(PD)は、静止消費電力と全出力での負 荷駆動に起因するパッケージ内の消費電力との和になります。 静止電力は、電源ピン(VS)間の電圧に静止電流(IS)を乗算して 計算されます。負荷駆動に起因する消費電力は、アプリケーシ ョンに依存します。負荷駆動に起因する電力は、負荷電流とデ バイスの対応する電圧降下の積として計算されます。これらの 計算では RMS 電圧と RMS 電流を使用する必要があります。 −40°C to +105°C −40°C to +105°C 300°C 150°C 強制空冷を使うと、放熱量が増えるため、実効的に θJA が小さ くなります。さらに、メタル・パターン、スルー・ホール、グ ラウンド・プレーン、電源プレーンとパッケージ・ピン/露出パ ッドが直接接触する場合、これらのメタルによってもθ JA が小 さくなります。 上記の絶対最大定格を超えるストレスを加えるとデバイスに恒 久的な損傷を与えることがあります。この規定はストレス定格 の規定のみを目的とするものであり、この仕様の動作のセクシ ョンに記載する規定値以上でのデバイス動作を定めたものでは ありません。デバイスを長時間絶対最大定格状態に置くとデバ イスの信頼性に影響を与えます。 図 4 に、パッケージの最大安全消費電力対周囲温度をシングル の 16 ピン LFCSP (91℃/W)とデュアルの 24 ピン LFCSP (65℃ /W)について示します。両パッケージは、JEDEC 規格 4 層ボー ド上で厚いプレーンに接続されている PCB パッドに露出パッド をハンダ付けしています。 3.5 MAXIMUM POWER DISSIPATION (W) 熱抵抗 θJA は、デバイス(露出パッドを含む)を EIA/JESD 51-7 で規定さ れる熱伝導性の高い 2s2p 回路ボードにハンダ付けした状態に対 して規定します。 表 8.熱抵抗 Package Type ADA4932-1, 16-Lead LFCSP (Exposed Pad) ADA4932-2, 24-Lead LFCSP (Exposed Pad) θJA 91 65 Unit °C/W °C/W 最大消費電力 ADA4932-x のパッケージ内での安全な最大消費電力は、チップ のジャンクション温度(TJ)上昇により制限されます。約 150℃ のガラス遷移温度で、プラスチックの属性が変わります。この 温度規定値を一時的に超えた場合でも、パッケージからチップ に加えられる応力が変化して、ADA4932-x のパラメータ性能が 永久的にシフトしてしまうことがあります。150℃のジャンクシ ョン温度を長時間超えると、シリコン・デバイス内に変化が発 生して、故障の原因になることがあります。 Rev. 0 3.0 2.5 ADA4932-2 2.0 1.5 ADA4932-1 1.0 0.5 0 –40 –20 0 20 40 60 80 AMBIENT TEMPERATURE (°C) 100 07752-204 表 7. 図 4.最大消費電力対周囲温度、4 層ボード ESD の注意 － 7/27 － ESD（静電放電）の影響を受けやすいデバイ スです。電荷を帯びたデバイスや回路ボード は、検知されないまま放電することがありま す。本製品は当社独自の特許技術である ESD 保護回路を内蔵してはいますが、デバイスが 高エネルギーの静電放電を被った場合、損傷 を生じる可能性があります。したがって、性 能劣化や機能低下を防止するため、ESD に対 する適切な予防措置を講じることをお勧めし ます。 ADA4932-1/ADA4932-2 +IN1 –FB1 –VS1 –VS1 PD1 –OUT1 24 23 22 21 20 19 PIN 1 INDICATOR ADA4932-2 TOP VIEW (Not to Scale) 18 17 16 15 14 13 +OUT1 VOCM1 –VS2 –VS2 PD2 –OUT2 7 8 9 10 11 12 +VS 5 9 VOCM 1 2 3 4 5 6 07752-006 10 +OUT +VS 8 11 –OUT TOP VIEW (Not to Scale) +VS 7 ADA4932-1 –IN 3 +VS 6 +IN 2 +FB 4 –IN1 +FB1 +VS1 +VS1 –FB2 +IN2 12 PD –IN2 +FB2 +VS2 +VS2 VOCM2 +OUT2 PIN 1 INDICATOR –FB 1 07752-005 14 –VS 13 –VS 16 –VS 15 –VS ピン配置およびピン機能説明 NOTES 1. SOLDER EXPOSED PADDLE ON BACK OF PACKAGE TO GROUND PLANE OR TO A POWER PLANE. NOTES 1. SOLDER EXPOSED PADDLE ON BACK OF PACKAGE TO GROUND PLANE OR TO A POWER PLANE. 図 5.ADA4932-1 のピン配置 図 6.ADA4932-2 のピン配置 表 9.ADA4932-1 のピン機能説明 ピン番号 記号 説明 1 −FB 帰還部品接続の負側出力 2 +IN 加算ノードへの正側入力 3 −IN 加算ノードへの負側入力 4 +FB 帰還部品接続の正側出力 5～8 +VS 正電源電圧。 9 VOCM コモン・モード電圧出力 10 +OUT 正の出力 11 −OUT 負の出力 12 PD パワーダウン・ピン 13～16 −VS 負電源電圧 17 (EPAD) 露出パドル(EPAD) パッケージ底面の露出パドルをグラウンド・プレーンまたは電源プレーンへハンダ付けしてください。 表 10.ADA4932-2 のピン機能説明 ピン番号 記号 説明 1 −IN1 加算ノード 1 への負側入力 2 +FB1 帰還部品接続 1 の正側出力 3、4 +VS1 正電源電圧 1 5 −FB2 帰還部品接続 2 の負側出力 6 +IN2 加算ノード 2 への正側入力 7 −IN2 加算ノード 2 への負側入力 8 +FB2 帰還部品接続 2 の正側出力 9、10 +VS2 正電源電圧 2 11 VOCM2 出力コモン・モード電圧 2 12 +OUT2 正の出力 2 13 −OUT2 負の出力 2 14 PD2 パワーダウン・ピン 2 15、16 −VS2 負の電源電圧 2 17 VOCM1 出力コモン・モード電圧 1 18 +OUT1 正の出力 1 19 −OUT1 負の出力 1 20 PD1 パワーダウン・ピン 1 21、22 −VS1 負の電源電圧 1 23 −FB1 負の出力帰還 1 Rev. 0 － 8/27 － ADA4932-1/ADA4932-2 24 +IN1 加算ノード 1 への正側入力 25 (EPAD) 露出パドル(EPAD) パッケージ底面の露出パドルをグラウンド・プレーンまたは電源プレーンへハンダ付けしてください。 Rev. 0 － 9/27 － ADA4932-1/ADA4932-2 代表的な性能特性 特に指定がない限り、TA = 25°C、+VS = 5 V、−VS = −5 V、VOCM = 0 V、RG = 499 Ω、RF = 499 Ω、RT = 53.6 Ω (使用時)、RL, dm = 1 kΩ。テス ト・セットアップについては、図 52 を参照してください。信号の定義については、図 55 を参照してください。 2 NORMALIZED CLOSED-LOOP GAIN (dB) 0 GAIN = 1 GAIN = 2 –1 –2 –3 –4 –5 –6 –7 –8 1M 10M 100M FREQUENCY (Hz) VIN = 2V p-p RF = 499Ω RG = 499Ω, 249Ω 1 0 –1 –2 –3 –4 –5 –6 –7 –8 1G 1M 図 7.さまざまなゲインでの小信号周波数応答 VOUT, dm = 100mV p-p 1 RF = RG = 499Ω RF = RG = 205Ω CLOSED-LOOP GAIN (dB) RF = RG = 499Ω –1 –2 –3 –4 –5 RF = RG = 205Ω –1 –2 –3 –4 –5 –6 –8 1M 10M 100M FREQUENCY (Hz) 1G –8 1M 10G 1G 図 11.さまざまな RF と RG での大信号周波数応答 2 VOUT, dm = 100mV p-p 1 100M FREQUENCY (Hz) 図 8.さまざまな RF と RG での小信号周波数応答 2 10M VOUT, dm = 2V p-p 1 0 CLOSED-LOOP GAIN (dB) 0 VS = ±5V VS = ±2.5V –1 –2 –3 –4 –5 –2 –3 –4 –5 –6 –7 –7 07752-009 –6 –8 1M 10M 100M FREQUENCY (Hz) VS = ±5V VS = ±2.5V –1 –8 1M 1G 10M 100M FREQUENCY (Hz) 図 12.さまざまな電源での大信号周波数応答 図 9.さまざまな電源での小信号周波数応答 － 10/27 － 1G 07752-211 –7 07752-008 –7 07752-012 CLOSED-LOOP GAIN (dB) 1G 0 –6 CLOSED-LOOP GAIN (dB) VOUT, dm = 2V p-p 1 0 Rev. 0 10M 100M FREQUENCY (Hz) 図 10.さまざまなゲインでの大信号周波数応答 2 2 GAIN = 1 GAIN = 2 07752-010 VIN = 100mV p-p RF = 499Ω RG = 499Ω, 249Ω 1 07752-007 NORMALIZED CLOSED-LOOP GAIN (dB) 2 ADA4932-1/ADA4932-2 2 2 VOUT, dm = 100mV p-p 1 0 CLOSED-LOOP GAIN (dB) 0 –1 TA = –40°C TA = +25°C TA = +105°C –2 –3 –4 –5 TA = –40°C TA = +25°C TA = +105°C –2 –3 –4 –5 –6 07752-013 –6 –1 –7 –8 1M 10M 100M FREQUENCY (Hz) 07752-016 CLOSED-LOOP GAIN (dB) VOUT, dm = 2V p-p 1 –7 –8 1G 1M 図 13.さまざまな温度での小信号周波数応答 2 VOUT, dm = 100mV p-p 1 2 RL = 1kΩ RL = 200Ω RL = 1kΩ RL = 200Ω 0 CLOSED-LOOP GAIN (dB) –1 –2 –3 –4 –5 –1 –2 –3 –4 –5 07752-014 –6 –7 –8 1M 10M 100M FREQUENCY (Hz) 07752-017 CLOSED-LOOP GAIN (dB) VOUT, dm = 2V p-p 1 –6 –7 –8 1G 1M 図 14.さまざまな負荷での小信号周波数応答 2 10M 100M FREQUENCY (Hz) 1G 図 17.さまざまな負荷での大信号周波数応答 2 VOUT, dm = 100mV p-p 1 VOUT, dm = 2V p-p 1 0 CLOSED-LOOP GAIN (dB) 0 –1 VOCM = 0V VOCM = +2.5V VOCM = –2.5V –2 –3 –4 –5 VOCM = 0V VOCM = +2.5V VOCM = –2.5V –2 –3 –4 –5 –6 07752-015 –6 –1 –7 –8 1M 10M 100M FREQUENCY (Hz) 07752-018 CLOSED-LOOP GAIN (dB) 1G 図 16.さまざまな温度での大信号周波数応答 0 –7 –8 1G 1M 図 15.さまざまな VOCM レベルでの小信号周波数応答 Rev. 0 10M 100M FREQUENCY (Hz) 10M 100M FREQUENCY (Hz) 図 18.さまざまな VOCM レベルでの大信号周波数応答 － 11/27 － 1G ADA4932-1/ADA4932-2 4 4 VOUT, dm = 100mV p-p VOUT, dm = 2V p-p 2 CL = 0pF CL = 0.9pF CL = 1.8pF –2 –4 –6 1M 10M 100M FREQUENCY (Hz) 1G –4 –6 –10 10M 10G 図 19.さまざまな容量負荷での小信号周波数応答 0.5 0.5 0 –0.1 ADA4932-1, ADA4932-1, ADA4932-2, ADA4932-2, ADA4932-2, ADA4932-2, –0.2 –0.3 –0.4 R L = 1kΩ R L = 200Ω CH 1, R L = 1kΩ CH 1, R L = 200Ω CH 2, R L = 1kΩ CH 2, R L = 200Ω 10M 100M FREQUENCY (Hz) 0.1 0 –0.1 –0.4 –0.5 1G 1M 図 20.さまざまな負荷での 0.1 dB 平坦性小信号周波数応答 VOUT, cm = 100mV p-p 1 10M 100M FREQUENCY (Hz) 1G 図 23.さまざまな負荷での 0.1 dB 平坦性大信号周波数応答 2 2 ADA4932-1, R L = 1kΩ ADA4932-1, R L = 200Ω ADA4932-2, CH 1, R L = 1kΩ ADA4932-2, CH 1, R L = 200Ω ADA4932-2, CH 2, R L = 1kΩ ADA4932-2, CH 2, R L = 200Ω –0.2 –0.3 –0.5 1M 0.2 07752-023 CLOSED-LOOP GAIN (dB) 0.1 07752-020 VOUT, cm = 2V p-p 1 0 0 –1 VOCM GAIN (dB) –1 VOCM (DC) = 0V VOCM (DC) = +2.5V VOCM (DC) = –2.5V –2 –3 –4 –2 –3 –4 –5 –5 –6 –6 –7 07752-021 –7 –8 1M 10M 100M FREQUENCY (Hz) –8 1M 1G VOCM (DC) = 0V VOCM (DC) = +2.5V VOCM (DC) = –2.5V 10M 100M FREQUENCY (Hz) 図 24.さまざまな DC レベルの VOCM 大信号周波数応答 図 21.さまざまな DC レベルの VOCM 小信号周波数応答 － 12/27 － 1G 07752-224 CLOSED-LOOP GAIN (dB) 0.3 0.2 VOCM GAIN (dB) 1G VOUT, dm = 2V p-p 0.4 0.3 Rev. 0 100M FREQUENCY (Hz) 図 22.さまざまな容量負荷での大信号周波数応答 VOUT, dm = 100mV p-p 0.4 CL = 0pF CL = 0.9pF CL = 1.8pF –2 –8 07752-019 –8 0 07752-022 0 CLOSED-LOOP GAIN (dB) CLOSED-LOOP GAIN (dB) 2 ADA4932-1/ADA4932-2 図 25.さまざまな負荷での高調波歪みの周波数特性 図 28.さまざまなゲインでの高調波歪みの周波数特性 図 26.さまざまな電源での高調波歪みの周波数特性 図 29.高調波歪み対 VOU, dm および電源電圧 f = 10 MHz 図 27.さまざまな周波数での高調波歪み対 VOCM、±5 V 電源 図 30.さまざまな周波数での高調波歪み対 VOCM、+5 V 電源 Rev. 0 － 13/27 － ADA4932-1/ADA4932-2 図 31.さまざまな VOUT, dm での高調波歪周波数応答 10 VOUT, dm = 2V p-p 0 –50 –70 RL = 200Ω –90 –100 –110 RL = 1kΩ –120 –130 –140 100k 1M 10M FREQUENCY (Hz) –20 –30 –40 –50 –60 –70 –80 –90 –100 –110 29.6 100M 0 30.0 30.1 30.2 30.3 30.4 30.5 RL, dm = 200Ω –20 RL, dm = 200Ω –40 PSSR (dB) –40 –50 –60 –70 –60 –80 –PSRR –100 +PSRR –80 –120 07752-033 –90 –100 1M 10M 100M FREQUENCY (Hz) 07752-036 CMMR (dB) 29.9 図 35.30 MHz 相互変調歪み –20 –140 1M 1G 10M 100M FREQUENCY (Hz) 図 36.PSRR の周波数特性 図 33.CMRR の周波数特性 Rev. 0 29.8 FREQUENCY (MHz) 図 32.さまざまな負荷でのスプリアス・フリー・ダイナミック・レンジの周波数 特性 –30 29.7 07752-235 –80 VOUT, dm = 2V p-p –10 NORMALIZED SPECTRUM (dBc) –60 07752-032 SPURIOUS-FREE DYNAMIC RANGE (dBc) –40 図 34.さまざまな RF と RG での高調波歪み周波数特性 － 14/27 － 1G ADA4932-1/ADA4932-2 –10 80 90 60 45 RL, dm = 200Ω –40 –50 10M 100M 1G FREQUENCY (Hz) 0 –20 –135 –40 –180 –60 –225 1M 10M 100M 1G –270 10G 100 OUTPUT IMPEDANCE (Ω) –20 S22 –30 RL = 200Ω 100k 図 40.オープン・ループ・ゲインおよび位相の周波数特性 INPUT SINGLE-ENDED, 50Ω LOAD TERMINATION OUTPUT DIFFERENTIAL, 100Ω SOURCE TERMINATION S11: COMMON-MODE-TO-COMMON-MODE S22: DIFFERENTIAL-TO-DIFFERENTIAL –10 10k FREQUENCY (Hz) 図 37.出力バランスの周波数特性 0 –90 PHASE –80 1k 07752-237 –70 1M –45 PHASE (Degrees) 20 –60 S-PARAMETERS (dB) 0 GAIN 07752-240 40 –30 GAIN (dB) OUTPUT BALANCE (dB) –20 S11 –40 10 1 –60 1M 10M 100M FREQUENCY (Hz) 0.1 100k 1G 1M 図 38.リターン損失(S11、S22)の周波数特性 1G 10 2 × VIN 8 6 VOUT, dm VOLTAGE (V) 4 10 2 0 –2 –4 –6 10 100 1k 10k FREQUENCY (Hz) 100k –8 –10 1M 0 100 200 300 400 500 600 700 800 TIME (ns) 図 39.電圧ノイズ・スペクトル密度、入力換算 図 42.オーバードライブ回復時間、G = 2 － 15/27 － 900 1000 07752-242 1 07752-039 INPUT VOLTAGE NOISE (nV/√Hz) 100M 図 41.クローズド・ループ出力インピーダンスの周波数特性、G = 1 100 Rev. 0 10M FREQUENCY (Hz) 07752-241 07752-038 –50 ADA4932-1/ADA4932-2 0.08 1.5 0.06 1.0 OUTPUT VOLTAGE (V) 0.02 0 –0.02 –0.04 0 –0.5 –1.0 07752-143 –0.06 –0.08 0.5 0 5 10 15 TIME (ns) 20 25 –1.5 30 07752-146 OUTPUT VOLTAGE (V) 0.04 0 5 10 15 TIME (ns) 20 25 30 図 43.小信号パルス応答 図 46.大信号パルス応答 0.08 1.5 1.0 0.04 OUTPUT VOLTAGE (V) 0.02 0 –0.02 CL = 0pF CL = 0.9pF CL = 1.8pF –0.04 –0.06 0.5 0 CL = 0pF CL = 0.9pF CL = 1.8pF –0.5 –1.0 0 5 10 15 20 25 07752-244 –0.08 30 TIME (ns) –1.5 0 5 10 15 20 25 07752-247 OUTPUT VOLTAGE (V) 0.06 30 TIME (ns) 図 44.さまざまな容量負荷での小信号パルス応答 図 47.さまざまな容量負荷での大信号パルス応答 0.75 1.5 0.50 0.25 OUTPUT VOLTAGE (V) OUTPUT VOLTAGE (V) 1.0 0 –0.25 0.5 0 –0.5 0 5 10 15 TIME (ns) 20 25 –1.0 30 –1.5 07752-148 –0.75 07752-145 –0.50 0 5 10 15 TIME (ns) 20 図 45.VOCM 小信号パルス応答 図 48.VOCM 大信号パルス応答 Rev. 0 － 16/27 － 25 30 ADA4932-1/ADA4932-2 0.3 INPUT 0.2 0.4 0 ERROR –0.4 –0.1 –0.8 –0.2 –1.2 –0.3 –1.6 –0.4 –2.0 –0.5 0 2 4 6 8 10 12 TIME (ns) 14 16 18 20 CROSSTALK (dB) –60 –80 –100 –120 07752-150 1M 10M 100M FREQUENCY (Hz) 1G 図 50.クロストークの周波数特性、ADA4932-2 Rev. 0 0.4 2 0.2 1 VON 0 –1 1 2 3 4 図 51.PD 応答時間 CHANNEL 1 TO CHANNEL 2 CHANNEL 2 TO CHANNEL 1 –160 3 TIME (µs) VOUT, dm = 2V p-p RL, dm = 200Ω –140 0.6 0 0 –40 4 –0.2 図 49.セトリング・タイム –20 5 0.8 0 07752-149 0 ERROR (%) 0.1 OUTPUT PD 1.0 － 17/27 － PD VOLTAGE (V) 0.4 1.2 6 RL, dm = 200Ω OUTPUT VOLTAGE (V) 1.6 0.8 VOLTAGE (V) 1.2 0.5 5 6 07752-252 2.0 ADA4932-1/ADA4932-2 テスト回路 499Ω DC-COUPLED GENERATOR +5V 50Ω 499Ω 53.6Ω VIN VOCM ADA4932-x 1kΩ 499Ω 25.5Ω 07752-043 0.1µF –5V 499Ω 図 52.等価基本テスト回路、G = 1 NETWORK ANALYZER INPUT NETWORK ANALYZER OUTPUT AC-COUPLED 499Ω 50Ω +5V 50Ω 499Ω VOCM 53.6Ω VIN 49.9Ω ADA4932-x 499Ω –5V 499Ω NETWORK ANALYZER INPUT 49.9Ω 50Ω 07752-044 0.1µF 図 53.出力バランスのテスト回路、CMRR 499Ω DC-COUPLED GENERATOR VIN 0.1µF 499Ω LOW-PASS FILTER 53.6Ω VOCM ADA4932-x 25.5Ω 261Ω 0.1µF 499Ω 0.1µF –5V 499Ω 図 54.歪み測定のテスト回路 Rev. 0 － 18/27 － 442Ω 200Ω 2:1 50Ω DUAL FILTER HP LP CT 442Ω 07752-045 50Ω +5V ADA4932-1/ADA4932-2 用語 –FB +IN VOCM –DIN コモン・モード電圧 コモン・モード電圧とは、2 つのノード電圧の平均を意味します (ローカル・グラウンドを基準)。出力コモン・モード電圧は次 式で定義されます。 RF –OUT ADA4932-x RG R F –IN +OUT +FB RL, dm VOUT, dm VOUT, cm = (V+OUT + V−OUT)/2 07752-046 +DIN RG 図 55.信号と回路の定義 差動電圧 2 つのノード電圧間の差。たとえば、出力差動電圧(または等価 な出力差動モード電圧)は、次のように定義されます。 VOU, dm = (V+OUT − V−OUT) バランス 出力バランスは、2 つの出力差動信号が同振幅と逆位相にある 度合を表します。出力バランスは、一致した抵抗分圧器を差動 電圧ノード間に接続し、デバイダの中点での信号振幅を差動信 号の振幅と比較することにより、容易に求めることができます (図 53 参照)。この定義を使うと、出力バランスは、出力コモ ン・モード電圧の振幅を出力差動モード電圧の振幅で除算して 求められます。 ここで、V+OUT と V−OUT は+OUT ピンと−OUT ピンの電圧(共通グ ラウンドを基準)。同様に、差動入力電圧は次式で定義されます。 VIN, dm = (+DIN − (−DIN)) Rev. 0 － 19/27 － Output BalanceError V OUT , cm V OUT , dm ADA4932-1/ADA4932-2 動作原理 ADA4932-x は、電圧が反対方向に動く 2 つの出力と入力 VOCM が追加されている点で、従来型オペアンプと異なっています。 このデバイスは、オペアンプと同様に、高いオープン・ルー プ・ゲインとこれらの出力を所望の電圧にする負帰還に依存し ています。ADA4932-x は標準の電圧帰還オペアンプと同様に動 作し、シングルエンド/差動変換、コモン・モード・レベル・シ フト、差動信号増幅の機能を持っています。ADA4932-x はオペア ンプと同様に、高い入力インピーダンスと低い出力インピーダ ンスを持っています。ADA4932-x は電圧帰還を使っているため、 一定の公称ゲイン帯域幅積を持っています。 は、差動出力電圧のみを制御します。コモン・モード帰還は、コ モン・モード出力電圧のみを制御します。このアーキテクチャ により、出力コモン・モード・レベルを規定範囲内の任意の値 に容易に設定することができます。内部コモン・モード帰還ル ープにより、出力コモン・モード電圧が VOCM 入力に加えられた 電圧に等しくなるように維持されます。 外付け部品の厳密なマッチングなしでも、内部のコモン・モー ド帰還ループにより、広い周波数範囲でバランスした出力が発 生されます。このために、真の同振幅と 180°の位相差に近い差 動出力が得られます。 2 つの帰還ループを採用して、差動モードとコモン・モードの 出力電圧を制御しています。外付け抵抗で設定される差動帰還 Rev. 0 － 20/27 － ADA4932-1/ADA4932-2 アプリケーション情報 アプリケーション回路の解析 ADA4932-x では高いオープン・ループ・ゲインと負帰還を採用 して、差動モード誤差電圧とコモン・モード誤差電圧を最小に 維持する方法で差動モード出力電圧とコモン・モード出力電圧 を発生しています。差動誤差電圧は、2 つの差動入力(+IN と −IN)間の電圧として定義されます(図 55 参照)。多くの場合、こ の電圧はゼロと見なすことができます。同様に、実際の出力コ モン・モード電圧と VOCM に加えられる電圧との間の差もゼロ と見なすことができます。これらの原理から、アプリケーショ ン回路を解析することができます。 入力とグラウンドの間で流れます。vnIN に起因する出力電圧は、 vnIN とノイズ・ゲイン GN ( GN の式で定義)の積として求められ ます。ノイズ電流は同じ 2 乗平均値と相関関係がなく、各々はノ イズ電流と対応する帰還抵抗の積に等しい出力電圧を発生しま す。 VOCM ピンでのノイズ電圧密度は vnCM です。多くの場合と 同様に帰還回路の帰還係数が同じである場合、vnCM に起因する 出力ノイズはコモン・モードになります。4 本の各抵抗の寄与 分は(4kTRxx)1/2 になります。帰還抵抗からのノイズは直接出力 に現れ、ゲイン抵抗からのノイズは RF/RG 倍されて出力に現れま す。表 11 に、入力ノイズ源、乗算係数、出力換算ノイズ密度の 項をまとめます。 VnRG1 クローズド・ループ・ゲインの設定 + inIN– R F RG VnIN ADA4932-x VnOD VOCM ここでは、入力抵抗(RG)と帰還抵抗(RF)は等しいと仮定していま す。 VnRG2 RG2 RF2 VnCM VnRF2 07752-047 V IN , dm VnRF1 RF1 inIN+ アプリケーション回路の解析のセクションに示す方法を使うと、 図 55 の差動モード・ゲインは次のように求めることができます。 V OUT , dm RG1 図 56.ノイズ・モデル 出力ノイズ電圧の計算 ADA4932-x の差動出力ノイズは、図 56 に示すノイズ・モデル を使って計算することができます。入力換算ノイズ電圧密度 vnIN は差動入力としてモデル化され、ノイズ電流 inIN−と inIN+は各 表 11.マッチングした帰還回路の出力ノイズ電圧密度の計算 Input Noise Contribution Input Noise Term Input Noise Voltage Density Output Multiplication Factor Differential Output Noise Voltage Density Term Differential Input Inverting Input Noninverting Input VOCM Input Gain Resistor, RG1 Gain Resistor, RG2 Feedback Resistor, RF1 Feedback Resistor, RF2 vnIN inIN− inIN+ vnCM vnRG1 vnRG2 vnRF1 vnRF2 vnIN inIN− × (RF2) inIN+ × (RF1) vnCM (4kTRG1)1/2 (4kTRG2)1/2 (4kTRF1)1/2 (4kTRF2)1/2 GN 1 1 0 RF1/RG1 RF2/RG2 1 1 vnO1 = GN(vnIN) vnO2 = (inIN−)(RF2) vnO3 = (inIN+)(RF1) vnO4 = 0 V vnO5 = (RF1/RG1)(4kTRG1)1/2 vnO6 = (RF2/RG2)(4kTRG2)1/2 vnO7 = (4kTRF1)1/2 vnO8 = (4kTRF2)1/2 表 12.差動入力、DC 結合 Nominal Gain (dB) RF (Ω) RG (Ω) RIN, dm (Ω) Differential Output Noise Density (nV/√Hz) 0 6 10 499 499 768 499 249 243 998 498 486 9.25 12.9 18.2 表 13.グラウンド基準のシングルエンド電圧入力、DC 結合、RS = 50 Ω Nominal Gain (dB) RF (Ω) RG1 (Ω) RT (Ω) (Std 1%) RIN, cm (Ω) RG2 (Ω)1 Differential Output Noise Density (nV/√Hz) 0 6 10 511 523 806 499 249 243 53.6 57.6 57.6 525 276 270 9.19 12.6 17.7 1 665 374 392 RG2 = RG1 + (RS||RT)。 出力ノイズ電圧密度は、従来型オペアンプと同様に、+IN と−IN での入力換算項に該当する出力係数を乗算して求められます。 こ こ で 、 GN β1 Rev. 0 － 21/27 － 2 β1 β2 は回路のノイズ・ゲイン。 RG1 RG2 と β2 は帰還係数。 RF1 RG1 RF2 RG2 ADA4932-1/ADA4932-2 RF 帰還係数が一致する場合、RF1/RG1 = RF2/RG2、β1 = β2 = β となる ため、ノイズ・ゲインは次のようになります。 1 R 1 F β RG +DIN –DIN VOCM からの出力ノイズは、この場合ゼロになることに注意して ください。合計差動出力ノイズ密度 vnOD は、各出力ノイズ項の 2 乗和平均になります。 v nOD +IN VOCM RG ADA4932-x VOUT, dm –IN 07752-048 GN +VS RG –VS RF 8 2 vnOi 図 57.平衡(差動)入力の ADA4932-x i 1 表 12 と表 13 に、平衡および不平衡入力構成に対する一般的な ゲイン設定、対応する抵抗値、入力インピーダンス、出力ノイ ズ密度を示します。 不平衡(シングルエンド入力信号)の場合(図 58)、入力インピー ダンスは次式で表されます。 帰還回路でのミスマッチの影響 R IN , se 前述のように、外付け帰還回路(RF/RG)がマッチングしていない 場合でも、内部コモン・モード帰還ループにより出力のバラン スが維持されます。各出力での信号は、同振幅かつ 180°の位相 差に維持されます。入力―出力間の差動モード・ゲインは、帰還 のミスマッチに比例して変わりますが、出力のバランスは影響 を受けません。 R G RF 1 2 RG R F RF +VS RIN, se RG VOCM ピンから VOUT, dm までのゲインは次の値になります。 VOCM 2(β1 − β2)/(β1 + β2) RL VOUT, dm –VS RF 07752-049 β1 = β2 の場合、この項はゼロになるため、VOCM 入力の電圧(ノ イズを含む)に起因する差動出力電圧は発生しません。極端なケ ースは、1 つのループがオープンで、かつ他方が 100%帰還の場 合に発生します。このケースでは、VOCM 入力から VOUT, dm まで のゲインが、閉じているループに応じて+2 または−2 になります。 多くのアプリケーションでは、帰還ループが公称 1%以内でマ ッチングしているため、VOCM 入力に起因する出力ノイズとオフ セットは無視できます。ループを意図的に大きくミスマッチさ せた場合、VOCM から VOUT, dm までのゲイン項を含めることが必 要で、ノイズが大きくなることを考慮する必要があります。たと えば、β1 = 0.5 かつ β2 = 0.25 の場合、VOCM から VOUT, dm までのゲ インは 0.67 になります。VOCM ピンを 2.5 V に設定した場合、出 力に現れる差動オフセット電圧は(2.5 V)(0.67) = 1.67 V になります。 差動出力ノイズ成分は、(9.6 nV/√Hz)(0.67) = 6.4 nV/√Hz になりま す。これら両結果は多くのアプリケーションで望ましくないた め、公称通りに一致した帰還係数の使用が望まれます。 ADA4932-x RG 図 58.不平衡(シングルエンド)入力の ADA4932-x 回路の入力インピーダンスは、インバータとして接続された従 来型オペアンプの場合より実効的に高くなります。これは、差 動出力電圧の成分がコモン・モード信号として入力に現れて、 特に入力抵抗 RG 両端の電圧を持ち上げるためです。反転入力の 電圧が下側のループにある RF と RG から構成される電圧分圧器 で分割された非反転出力電圧に等しくなることから、アンプ入力 ピンのコモン・モード電圧を容易に求めることができます。こ の電圧は負電圧帰還により両入力ピンに加えられ、入力信号と 同相であるため、上側のループにある RG の両端の実効電圧が減 尐し、RG が部分的に大きくなります。 シングルエンド入力の終端 ミスマッチした帰還回路では、従来型オペアンプから構成され る 4 本抵抗のディファレンス・アンプと同様に、入力コモン・ モード信号を除去する回路の性能も低下します。 実用的にこの問題をまとめると、1%偏差の抵抗で約 40 dB のワ ーストケース入力 CMRR、2.5 V の VOCM 入力に起因して 25 mV のワーストケース差動モード出力オフセット、無視可能な VOCM ノイズ成分、無視可能な出力バランス誤差が発生するというこ とができます。 このセクションでは、ゲイン= 1、RF = 499 Ω、RG = 499 Ω の場 合について、ADA4932-x へのシングルエンド入力を終端する方 法を説明します。1 V p-p の終端出力電圧と 50 Ω のソース抵抗を 持つ入力ソースの例を使って、4 ステップの方法を説明します。 ソースの終端出力電圧が 1 V p-p であるため、ソースの解放出力 電圧は 2 V p-p になることに注意してください。図 59 のソース はこの解放電圧を示しています。 1. アプリケーション回路入力インピーダンスの計 算 回路の実効入力インピーダンスは、シングルエンドまたは差動 のいずれの信号源でアンプを駆動するかに依存します。平衡差 動入力信号の場合(図 57)、入力間(+DIN と−DIN)の入力インピー ダンス(RIN, dm)は RIN, dm = RG + RG = 2 × RG になります。 Rev. 0 － 22/27 － 入力インピーダンスは次式から計算されます。 R 499 665 Ω G R IN ,se 499 RF 1 1 2 ( 499 499) 2 ( RG R F ) ADA4932-1/ADA4932-2 +VS RS RG 50Ω 499Ω VOCM ADA4932-x RL VOUT, dm 図 60 に、上側の帰還ループの実効 RG は終端抵抗を接続し たため下側のループの RG を超えないことを示します。ゲ イン抵抗の不一致を補償するため、下側のループで補正抵 抗(RTS)を RG に直列に接続します。RTS はソース抵抗 RS の テブナン等価電源に、終端抵抗 RT は RS||RT に、それぞれ等 しくなります。 RS RG 499Ω VS 2V p-p RTH 50Ω RT 53.6Ω VTH 1.03V p-p 25.9Ω –VS 07752-050 RF 499Ω 図 61.テブナン等価電源の計算 図 59.シングルエンド入力インピーダンス RIN の計算 2. RTS = RTH = RS||RT = 25.9 Ω となります。VTH は 1 V p-p より 大きく、RT = 50 Ω から得られます。下側の帰還ループにつ いて、終端電源と RTS を持つテブナン等価電源(RTS に最寄り の 1%値を使用)で修正した回路を図 62 に示します。 50 Ω のソース抵抗に一致させるため、終端抵抗 RT は、 RT||665 Ω = 50 Ω から計算します。RT の最寄りの標準 1%値 は 53.6 Ω です。 RF RF 499Ω +VS RIN, se 50Ω RS VS 2V p-p 50Ω 499Ω +VS RG RT 53.6Ω 499Ω VOCM ADA4932-x RL VTH 1.03V p-p VOUT, dm RTH RG 25.5Ω 499Ω VOCM RG RTS 25.5Ω 499Ω 499Ω RF 07752-051 499Ω RL VOUT, dm –VS –VS RF ADA4932-x RG 499Ω 07752-053 VS 2V p-p 3. 07752-052 RF 499Ω RIN, se 665Ω 図 62.テブナン等価電源およびゲイン抵抗の一致 図 60.終端抵抗 RT の接続 図 62 に、一致した帰還ループを持つ分かり易くした回路 を示します。 終端入力で生ずる 2 つの効果を指摘しておくことは有用で す。1 つ目は、両ループで RG 値が大きくなるため、全体の クローズド・ループ・ゲインが小さくなることです。2 つ 目は、VTH が RT = 50 Ω の場合の 1 V p-p より尐し大きくな ることです。これらの 2 つの効果は出力電圧に反対の影響 を与えるため、帰還ループの抵抗値が大きくなると(約 1 kΩ)、影響が互いに相殺されます。ただし、RF と RG が小さ い(高ゲイン)場合には、効果の小さくなったクローズド・ ループ・ゲインが VTH の増加により完全に相殺されません。 これは、図 62 からも知ることができます。 終端入力信号が 1 V p-p でクローズド・ループ・ゲイン= 1 であるため、この例での所望の差動出力は 1 V p-p ですが、 実際の差動出力電圧は(1.03 V p-p)(499/524.5) = 0.98 V p-p に なります。所望の出力電圧 2 V p-p を得るためには、入力 回路を変更することなく、RF を増加させることにより、最 終ゲイン調整を行うことができます。これはステップ 4 で 説明します。 4. 所望の出力電圧を得る最終ゲイン調整として、帰還抵抗値 を変更します。 出力電圧を VOUT = 1 V p-p にするために、次式を使って RF を計算します。 Rev. 0 － 23/27 － ADA4932-1/ADA4932-2 RF Desired V OUT ,dm R G RTS 1 V p p524 .5 509 1.03 V p p VTH 509 Ω の最寄りの標準 1%値は 511 Ω です。511 Ω を使用す ると、差動出力電圧は 1.00 V p-p になります。 最終回路を図 63 に示します。 RF 511Ω +VS 1V p-p RS VS 2V p-p 50Ω ADA4932-x の VOCM ピンは内部で電圧分圧器によりバイアスさ れています。この電圧分圧器は 2 本の 50 kΩ 抵抗から構成され、 電源の中点[(+VS) + (−VS)]/2 にほぼ等しい電圧になっています。 この内部デバイダがあるため、VOCM ピンは外付け電圧と対応す るソース抵抗に応じて電流をソースまたはシンクすることがで きます。内部バイアスを使用すると、出力コモン・モード電圧 が約 100 mV 以内の期待値で発生します。 499Ω VOCM ADA4932-x V RL OUT, dm 1.00V p-p RG RTS 25.5Ω 499Ω 511Ω 07752-054 –VS RF 図 63.終端シングルエンド/差動システム、G = 2 入力コモン・モード電圧範囲 ADA4932-x の入力コモン・モード範囲は、VBE の約 1 個分下に シフトします。これは、入力範囲が中心にある ADA4939-x のよ うな他の ADC ドライバと対照的です。下にシフトした入力同 相範囲は、特に DC 結合、シングルエンド/差動変換、単電源ア プリケーションに適しています。 ±5 V 動作の場合、アンプ加算ノードでの入力コモン・モード範 囲は-4.8 V～+3.2 V として規定され、+5 V 電源では+0.2 V～+3.2 V として規定されます。非直線性を回避するため、+IN ピンと −IN ピンでの電圧振幅はこれらの範囲に制限する必要がありま す。 Rev. 0 ADA4932-x は DC 結合アプリケーションに最適ですが、AC 結 合回路にも使うことができます。入力での AC 結合コンデンサは、 電源と RG の間に接続することができます。この AC 結合は DC コモン・モード帰還電流を阻止するため、ADA4932-x の DC 入 力コモン・モード電圧が DC 出力コモン・モード電圧と等しく なります。これらの AC 結合コンデンサは、帰還係数を一致させ るために両ループ内で接続する必要があります。出力 AC 結合コ ンデンサは、各出力と対応する負荷の間に直列に接続すること ができます。 出力コモン・モード電圧の設定 RG RT 53.6Ω 入力と出力の容量 AC 結合 出力コモン・モード・レベルの正確な制御が必要な場合には、 外付け電源またはソース抵抗 100 Ω 以下の抵抗分圧器を使用す ることが推奨されます。等しい抵抗値で構成される外部電圧分 圧器を使って、内部電圧分圧器より高い精度で VOCM を電源電圧 の中心値に設定する場合、外付け抵抗が内部抵抗と並列に接続 されるため大きな抵抗値を使うことができます。仕様セクショ ンに示す出力コモン・モード・オフセットは、VOCM 入力が低イ ンピーダンス電圧源から駆動される場合です。 VOCM 入力を ADC のコモン・モード・レベル(CML)出力に接続 することもできますが、出力が十分な駆動能力を持つように注 意する必要があります。VOCM ピンの入力インピーダンスは約 10 kΩ です。複数の ADA4932-x デバイスで 1 個の ADC リファレ ンス出力を共用する場合は、並列入力を駆動するためにバッファ が必要になります。 － 24/27 － ADA4932-1/ADA4932-2 レイアウト、グラウンド接続、バイパス 他の高速デバイスの場合と同様に、ADA4932-x も PCB 環境に 敏感です。優れた性能を実現するためには、高速 PCB デザイン に細心の注意を払う必要があります。 電源ピンは、できるだけデバイスの近くで近くのグラウンド・ プレーンへバイパスする必要があります。高周波セラミック・ チップ・コンデンサを使用する必要があります。2 個の並列バ イパス・コンデンサ(1000 pF と 0.1 µF)を各電源に対して使用す ることが推奨されます。1000μF のコンデンサをデバイスの近 くに接続する必要があります。さらに離れたところに、低周波 バイパスの 10 µF タンタル・コンデンサを各電源とグラウンド との間に接続します。 最初の条件は、ADA4932-x を取り囲むできるだけ多くのボード 領域をカバーする優れたグラウンド・プレーンですが、帰還抵 抗(RF)、ゲイン抵抗(RG)、入力加算ノード(ピン 2 とピン 3)の近く の領域には、グラウンド・プレーンと電源プレーンを設けないよ うにする必要があります(図 64 参照)。グラウンド・プレーンと電 源プレーンを設けないと、これらのノードの浮遊容量が小さくな るため、高周波でのアンプ応答でのピーキングを防止することが できます。 寄生の影響を防止するため、信号パターンは短く、かつダイレ クトにする必要があります。相補信号が存在する場合は、対称 なレイアウトを採用して波形のバランスを維持する必要があり ます。差動信号を長い距離配線する場合は、PCB パターンを互 いに近づけて、差動線をループ面積が最小になるように撚る必 要があります。こうすることにより、放射エネルギを減らして、 回路を干渉に対して強くします。 07752-055 熱抵抗 θJA は、デバイス(露出パッドを含む)を EIA/JESD 51-7 で 規定される熱伝導性の高い 4 層回路ボードにハンダ付けした状 態に対して規定します。 図 64.RF と RG の周囲を除くグラウンド・プレーンと電源プレーン 図 65.PCB サーマル・アタッチ・パッドの推奨寸法(mm) 1.30 TOP METAL GROUND PLANE 0.30 PLATED VIA HOLE 07752-057 POWER PLANE BOTTOM METAL 図 66.埋め込みグラウンド・プレーンへ接続したサーマル・ビア接続を示す 4 層 PCB の断面(寸法: mm) Rev. 0 － 25/27 － ADA4932-1/ADA4932-2 高性能ADCの駆動 ADA4932-x は、広帯域 DC 結合アプリケーションに最適です。 図 67 の回路に、ADA4932-1 の入力と出力に DC 結合を使用し、 14 ビット 20 MSPS/40 MSPS/65 MSPS/80 MSPS ADC の AD9245 を 駆 動 す る ADA4932-1 の フ ロ ン ト エ ン ド 接 続 を 示 し ま す (AD9245 は差動で駆動したときに最適性能を実現します)。 ADA4932-1 は、ADC を駆動し、シングルエンド/差動変換を行い、 駆動信号のバッファリングを行うトランスを不要にします。 この例では、信号ジェネレータは 50 Ω 終端時に 1 V p-p のグラ ウンド基準対称バイポーラを出力します。VOCM ピンはノイズ削 減のためバイパスされて、外部で 1%抵抗を使い、厳しい 3.3 V 電源で出力ダイナミックレンジを最大にするように設定されて います。 入力が DC 結合されているため、帰還ループには DC コモン・ モード電流が流れ、0.84 V の公称 DC レベルがアンプ入力ピン に加えられます。出力信号の一部も入力端子にコモン・モード 信号として加わります。非反転出力での信号レベルは AC 出力振 幅に等しく、下側ループの帰還係数により分割されます。この 例では、リップルは 0.5 V p-p × [524.5/(524.5 + 511)] = 0.25 V p-p に なります。この AC 信号は 0.84 V の DC レベルに重畳されて、入 力端子で 0.72 V～0.97 V の電圧振幅になります。この値は、0.2 V～1.5 V の仕様規定値を満たしています。 ADA4932-1 は、3.3 V 単電源、ゲイン= 1、シングルエンド入力、 差動出力に構成されています。53.6 Ω の終端抵抗を約 665 Ω の シングルエンド入力インピーダンスと並列に接続して、ソース の 50 Ω 終端を行っています。さらに反転入力の 25.5 Ω (合計 524.5 Ω)により、50 Ω のソース抵抗と非反転入力を駆動する終端 抵抗の並列インピーダンスとバランスをとります。 出力コモン・モード電圧は 1.65 V、各 ADA4932-1 出力振幅は 1.4 V～1.9 V、逆相、ゲイン= 1、ADC 入力は 1 V p-p 差動信号です。 ADA4932-1 出力と ADC との間の差動 RC セクションは、単極ロ ーパス・フィルタを構成し、さらに SHA コンデンサが放電する 際に ADC 入力から出力される電流スパイクに対するバッファと しても機能します。 SENSE ピンを VREF に接続して、AD9245 は 1 V p-p のフル・ス ケール入力に設定されています(図 67 参照)。 511Ω VOUT, dm = 1V p-p VOUT, cm = 1.65V 3.3V 0.1µF 10kΩ 1% 50Ω 499Ω 2V p-p SIGNAL GENERATOR 0.1µF 33Ω VOCM 53.6Ω 10kΩ 1% 0.1µF ADA4932-1 AVDD 20pF 499Ω 33Ω 25.5Ω VIN– 0.1µF AD9245 VIN+ VREF SENSE AGND 10µF + 511Ω 図 67.入力と出力に DC 結合を使用して AD9245 ADC を駆動する ADA4932-1 Rev. 0 － 26/27 － 07752-270 1V p-p CENTERED AT GROUND ADA4932-1/ADA4932-2 外形寸法 3.00 BSC SQ 0.60 MAX 0.45 13 16 12 (BOTTOM VIEW) 1 2.75 BSC SQ EXPOSED PAD 9 0.50 BSC 0.30 0.23 0.18 4 5 0.25 MIN FOR PROPER CONNECTION OF THE EXPOSED PAD, REFER TO THE PIN CONFIGURATION AND FUNCTION DESCRIPTIONS SECTION OF THIS DATA SHEET. 0.05 MAX 0.02 NOM SEATING PLANE 8 1.50 REF 0.80 MAX 0.65 TYP 12° MAX 1.00 0.85 0.80 *1.45 1.30 SQ 1.15 D07752-0-10/08(0)-J TOP VIEW PIN 1 INDICATOR 0.20 REF 072208-A PIN 1 INDICATOR 0.50 0.40 0.30 *COMPLIANT TO JEDEC STANDARDS MO-220-VEED-2 EXCEPT FOR EXPOSED PAD DIMENSION. 図 68.16 ピン・リードフレーム・チップ・スケール・パッケージ[LFCSP_VQ] 3 mm × 3 mm ボディ、極薄クワッド(CP-16-2) 寸法: mm 0.60 MAX 4.00 BSC SQ TOP VIEW 3.75 BSC SQ 0.50 BSC 0.50 0.40 0.30 1.00 0.85 0.80 12° MAX SEATING PLANE 0.80 MAX 0.65 TYP 0.30 0.23 0.18 PIN 1 INDICATOR 24 1 19 18 2.25 2.10 SQ 1.95 EXPOSED PAD (BOTTOM VIEW) 13 12 7 6 0.25 MIN 2.50 REF 0.05 MAX 0.02 NOM COPLANARITY 0.08 0.20 REF FOR PROPER CONNECTION OF THE EXPOSED PAD, REFER TO THE PIN CONFIGURATION AND FUNCTION DESCRIPTIONS SECTION OF THIS DATA SHEET. 072208-A PIN 1 INDICATOR 0.60 MAX COMPLIANT TO JEDEC STANDARDS MO-220-VGGD-2 図 69.24 ピン・リードフレーム・チップ・スケール・パッケージ[LFCSP_VQ] 4 mm × 4 mm ボディ、極薄クワッド(CP-24-1) 寸法: mm オーダー・ガイド Model Temperature Range Package Description Package Option Ordering Quantity Branding ADA4932-1YCPZ-R21 ADA4932-1YCPZ-RL1 ADA4932-1YCPZ-R71 −40°C to +105°C −40°C to +105°C −40°C to +105°C 16-Lead LFCSP_VQ 16-Lead LFCSP_VQ 16-Lead LFCSP_VQ CP-16-2 CP-16-2 CP-16-2 250 5,000 1,500 H1K H1K H1K ADA4932-2YCPZ-R21 ADA4932-2YCPZ-RL1 ADA4932-2YCPZ-R71 −40°C to +105°C −40°C to +105°C −40°C to +105°C 24-Lead LFCSP_VQ 24-Lead LFCSP_VQ 24-Lead LFCSP_VQ CP-24-1 CP-24-1 CP-24-1 250 5,000 1,500 1 Z = RoHS 準拠製品 Rev. 0 － 27/27 －