日本語版

高精度、デュアル・チャンネル、
JFET入力のレールtoレール計装アンプ
AD8224
O UT 2
–V S
13
14
15
16
AD8224
–IN2
11
RG2
RG1
3
10
RG2
+IN1
4
9
+IN2
5
6
7
8
06286-001
2
–V S
12
RG1
RE F 2
1
+V S
–IN1
RE F 1
低入力電流
入力バイアス電流：最大10pA（Bグレード）
入力オフセット電流：最大0.6pA（Bグレード）
高CMRR
100dB CMRR（min）、G＝10（Bグレード）
10kHzまで90dB CMRR（min）、G＝10（Bグレード）
優れたAC仕様と低消費電力
帯域幅：1.5MHz（G＝1）
入力ノイズ：14nV/ Hz （1kHz）
スルーレート：2V/µs
無負荷時電源電流：750µA
汎用
レールtoレール出力
負側電源レール以下までの入力電圧範囲
ESD保護：4kV
単電源：4.5∼36V
両電源：±2.25∼±18V
1本の抵抗によるゲイン設定（G＝1∼1000）
O UT 1
2チャンネル構成、小型4mm×4mm LFCSP
+V S
機能ブロック図
特長
図1
表1.
計装アンプと差動アンプの分類
High
Low
Perform Cost
アプリケーション
医療機器
高精度のデータ・アクイジション
トランスデューサ・インターフェース
高分解能入力ADCの差動駆動
リモート・センサー
High
Mil
Voltage Grade
Low
Power
Digital
Gain
AD82201 AD85531 AD628
AD620
AD6271 AD82311
AD8221 AD6231 AD629
AD621
AD8250
AD8222
AD524
AD8251
AD526
AD85551
AD624
AD85561
AD85571
1
概要
AD8224は、省スペース型の16ピン、4mm×4mm LFCSPパッ
ケージを採用した初の単電源 JFET 入力計装アンプです。代表
的なシングルチャンネル構成の計装アンプと同じボード面積を
必要としますが、チャンネル密度は2 倍で、性能を低下させる
ことなくチャンネル当たりのコストを削減します。
高性能携帯型計測器ニーズ向けに設計されたAD8224の最小同
相ノイズ除去比（CMRR ）は、DC で86dB 、G ＝1 では10kHz
で80dBです。最大入力バイアス電流は10pAで、一般には工業
用温度範囲の全域で 300pA 未満です。 JFET 入力ですが、ノイ
ズのコーナー周波数は低く10Hz（typ）です。
レールtoレール出力
また、AD8224は、シングルチャンネルの差動出力計装アンプ
として構成できます。差動出力に対応したこのアンプは、優れ
たノイズ耐性を提供するため、リモート・センサーなどを使用
するノイズの多い環境で出力信号を送信する場合に役立ちま
す。この構成は、差動入力 ADC の駆動用としても使用できま
す。
シングルチャンネルには、AD8220を使用してください。
ミックスド・シグナル処理の普及とともに、各システムで要求
される電源の数が増えています。AD8224はこの問題を軽減す
るように設計されており、±18Vの両電源と＋5Vの単電源で動
作します。本製品のレールtoレール出力段では、携帯型アプリ
ケーションで一般的な低電源電圧でのダイナミック・レンジを
最大限に拡張します。5V単電源で動作できるため、高電圧の両
電源を使用する必要がありません。アンプ当たりの無負荷時電
流は750µAで、バッテリ駆動のデバイスに最適です。
REV. A
アナログ・デバイセズ株式会社
アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の
利用に関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いま
せん。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するもので
もありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有
に属します。
※日本語データシートはREVISIONが古い場合があります。最新の内容については、英語版をご参照ください。
© 2007 Analog Devices, Inc. All rights reserved.
本 社／ 〒105-6891 東京都港区海岸1-16-1 ニューピア竹芝サウスタワービル
電話03（5402）8200
大阪営業所／ 〒532-0003 大阪府大阪市淀川区宮原3-5-36 新大阪MTビル2号
電話06（6350）6868
AD8224
目次
特長 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
アプリケーション . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
機能ブロック図 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
概要 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
改訂履歴 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2
仕様 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
絶対最大定格 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
熱抵抗 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
ESDに関する注意 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
ピン配置と機能の説明 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
代表的な性能特性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
動作原理 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
ゲイン選択 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
リファレンス･ピン . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
レイアウト . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
ハンダ洗浄 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
入力バイアス電流のリターン･パス . . . . . . . . . . . . . . . . . . 22
入力保護. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
RF干渉 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
コモン･モード入力電圧範囲 . . . . . . . . . . . . . . . . . . . . . . . 23
アプリケーション情報 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
ADCの駆動 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
差動出力. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
差動入力ADCの駆動 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
ケーブルの駆動 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
外形寸法 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
オーダー・ガイド . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
改訂履歴
―Rev. 0 to Rev. A
4/07―
―Revision 0: Initial Version
1/07―
Changes to Features, General Description, and Figure 1. . . . . . 1
Changes to Table 2. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
Changes to Table 3 and Table 4. . . . . . . . . . . . . . . . . . . . . . . . . 5
Changes to Table 5. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
Changes to Table 6 and Table 7. . . . . . . . . . . . . . . . . . . . . . . . . 8
Changes to Figure 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
Changes to Figure 3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
Inserted Figure 4, Figure 5, and Figure 6; Renumbered
Sequentially . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
Changes to Figure 7 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
Changes to Figure 20 and Figure 21 . . . . . . . . . . . . . . . . . . . . 13
Changes to Figure 28 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
Changes to Theory of Operation and Figure 55. . . . . . . . . . . . 20
Changes to Ordering Guide . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
―2―
REV. A
AD8224
仕様
特に指定のない限り、VS+＝＋15V、VS−＝−15V、VREF＝0V、TA＝＋25℃、G＝1、RL＝2kΩ1。表2は、シングルエンド出力構成の
計装アンプと差動出力構成のデュアル・チャンネル計装アンプに関する仕様を示します（図62を参照）。
シングルエンド構成のアンプ、差動出力構成のデュアル・チャンネル・アンプ2、VS＝±15V
表2.
Parameter
Test Conditions
Min
A Grade
Typ
Max
Min
B Grade
Typ
Max
Unit
COMMON-MODE REJECTION RATIO (CMRR)
CMRR DC to 60 Hz with
VCM = ±10 V
1 kΩSource Imbalance
G=1
78
86
dB
G = 10
94
100
dB
G = 100
94
100
dB
94
100
dB
G=1
74
80
dB
G = 10
84
90
dB
G = 100
84
90
dB
G = 1000
84
90
dB
G = 1000
CMRR at 10 kHz
NOISE
VCM = ±10 V
RTI noise =
(eni2 + (eno/G)2)
Voltage Noise, 1 kHz
Input Voltage Noise, eni
VIN+, VIN – = 0 V
14
14
17
nV/ Hz
Output Voltage Noise, eno
VIN+, VIN – = 0 V
90
90
100
nV/ Hz
5
5
µV p-p
0.8
1
0.8
1
µV p-p
fA/ Hz
RTI, 0.1 Hz to 10 Hz
G=1
G = 1000
Current Noise
VOLTAGE OFFSET
f = 1 kHz
RTI VOS =
(VOSI) + (VOSO/G)
Input Offset, VOSI
Average TC
T = –40°C to +85°C
Output Offset, VOSO
Average TC
Offset RTI vs. Supply (PSR)
T = –40°C to +85°C
300
175
µV
10
5
µV/°C
1200
800
µV
10
5
µV/°C
VS = ±5V to ±15V
G=1
86
86
dB
G = 10
96
100
dB
G = 100
96
100
dB
G = 1000
96
100
dB
INPUT CURRENT (PER CHANNEL)
Input Bias Current
Over Temperature3
25
300
pA
300
T = –40°C to +85°C
5
5
pA
40
40
kΩ
Input Offset Current
Over Temperature3
10
T = –40°C to +85°C
2
pA
0.6
pA
REFERENCE INPUT
RIN
IIN
Voltage Range
VIN+, VIN – = 0 V
70
–VS
Gain to Output
REV. A
+VS
1±
0.0001
―3―
70
–VS
+VS
1±
0.0001
µA
V
V/V
AD8224
Parameter
Test Conditions
GAIN
G = 1 + (49.4 kΩ/RG)
Gain Range
Min
A Grade
Typ
Max
1
Gain Error
1000
Min
B Grade
Typ
Max
Unit
1000
V/V
1
VOUT = ±10 V
G=1
0.06
0.04
%
G = 10
0.3
0.2
%
G = 100
0.3
0.2
%
0.3
0.2
%
G = 1000
Gain Nonlinearity
VOUT = –10 V to +10 V
G=1
RL = 10 kΩ
8
15
8
15
ppm
G = 10
RL = 10 kΩ
5
10
5
10
ppm
G = 100
RL = 10 kΩ
15
25
15
25
ppm
G = 1000
RL = 10 kΩ
100
150
100
150
ppm
G=1
RL = 2 kΩ
15
20
15
20
ppm
G = 10
RL = 2 kΩ
12
20
12
20
ppm
G = 100
RL = 2 kΩ
35
50
35
50
ppm
G=1000
RL = 2 kΩ
180
250
180
250
ppm
3
10
2
5
ppm/˚C
–50
ppm/˚C
Gain vs. Temperature
G=1
G > 10
–50
INPUT
Impedance (Pin to Ground)4
Input Operating Voltage Range
104||5
5
VS = ±2.25 V to ±18 V
GΩ||pF
104||5
– VS –0.1
+VS –2
– VS –0.1
+VS –2
V
T = –40˚C to +85˚C
– VS –0.1
+VS –2.1
– VS –0.1
+VS –2.1 V
RL = 2 kΩ
–14.25
+14.25
–14.25
+14.25
T = –40°C to +85°C
–14.3
+14.1
–14.3
+14.1
V
RL = 10 kΩ
–14.7
+14.7
–14.7
+14.7
V
T = –40°C to +85°C
–14.6
+14.6
–14.6
for dual supplies
Over Temperature
OUTPUT
Output Swing
Over Temperature
Output Swing
Over Temperature
Short-Circuit Current
15
+14.6
15
V
V
mA
POWER SUPPLY (PER AMPLIFIER)
±2.256
Operating Range
Quiescent Current
Over Temperatur
T = –40°C to +85°C
±18
±2.256
±18
V
750
800
750
800
µA
850
900
850
900
µA
TEMPERATURE RANGE
1
2
3
4
5
6
7
For Specified Performance
–40
+85
–40
+85
°C
Operational7
–40
+125
–40
+125
°C
出力が4mA以上の電流をシンクするときは、負荷と並列に47pFコンデンサを使ってリンギングを防止。それ以外の場合は、10kΩなどの大きな負荷を使用。
図62の差動構成を参照。
入力電流と温度の関係については、図14と図15を参照。
差動およびコモン・モード入力インピーダンスは、次のようにピン・インピーダンスから計算できます。ZDIFF＝2(ZPIN); ZCM＝ZPIN/2。
AD8224は負側電源を1ダイオード・ドロップだけ下回る電圧まで動作できますが、バイアス電流は急激に増加します。入力電圧範囲は、入力バイアス電流が仕様を満たすときの
最大許容電圧を反映しています。
この電源電圧において、入力コモン・モード電圧が入力電圧範囲仕様を満たすようにします。
AD8224は−40∼＋125°Cでキャラクタライズされています。この温度範囲の動作予測については、「代表的な性能特性」を参照してください。
―4―
REV. A
AD8224
特に指定のない限り、VS+＝＋15V、VS−＝15V、VREF＝0V、TA＝25℃、G＝1、RL＝2kΩ1。表3に、各計装アンプの動的性能仕様を
示します。
表3.
各計装アンプの動的性能（シングルエンド出力構成）、VS＝±15V
Parameter
Test Conditions
Min
A Grade
Typ
Max
Min
B Grade
Typ
Max
Unit
DYNAMIC RESPONSE
Small Signal Bandwidth –3 dB
G=1
1500
1500
kHz
G=1
800
800
kHz
G = 100
120
120
kHz
G =1000
14
14
kHz
Settling Time 0.01%
ΔVO = ±10 V step
G=1
5
5
µs
G = 10
4.3
4.3
µs
G = 100
8.1
8.1
µs
58
58
µs
G=1
6
6
µs
G = 10
4.6
4.6
µs
G = 100
9.6
9.6
µs
G =1000
74
74
µs
2
V/µs
G =1000
Settling Time 0.001%
ΔVO = ±10 V step
Slew Rate
G = 1 to 100
1
2
出力が4mA以上の電流をシンクするときは、負荷と並列に47pFコンデンサを使ってリンギングを防止。それ以外の場合は、10kΩなどの大きな負荷を使用。
特に指定のない限り、VS＋＝＋15V、VS−＝−15V、VREF＝0V、TA＝25℃、G＝1、RL＝2kΩ1。表4に、差動出力構成（図62を参照）
で使用する場合の両アンプの動的性能仕様を示します。
表4.
両アンプの動的性能（差動出力構成2）、VS＝±15V
Parameter
Test Conditions
Min
A Grade
Typ
Max
Min
B Grade
Typ
Max
Unit
DYNAMIC RESPONSE
Small Signal Bandwidth –3 dB
G=1
1500
1500
kHz
G=1
800
800
kHz
G = 100
120
120
kHz
14
14
kHz
G=1
5
5
µs
G = 10
4.3
4.3
µs
G = 100
8.1
8.1
µs
G =1000
58
58
µs
G =1000
Settling Time 0.01%
Settling Time 0.001%
ΔVO = ±10 V step
ΔVO = ±10 V step
G=1
6
6
µs
G = 10
4.6
4.6
µs
G = 100
9.6
9.6
µs
G =1000
74
74
µs
2
V/µs
Slew Rate
G = 1 to 100
2
1 出力が4mA以上の電流をシンクするときは、負荷と並列に47pFコンデンサを使ってリンギングを防止。それ以外の場合は、10kΩなどの大きな負荷を使用。
2 図62の差動構成を参照してください。
REV. A
―5―
AD8224
特に指定のない限り、VS＋＝＋5V、VS−＝0V、VREF＝2.5V、TA＝25℃、G＝1、RL＝2kΩ1。表5に、シングルエンド出力構成の各計
装アンプまたは差動出力構成のデュアル計装アンプの仕様を示します（図62を参照）。
シングルエンド構成の各アンプまたは差動出力構成のデュアル・アンプ2、VS＝＋5V
表5.
Parameter
Test Conditions
Min
A Grade
Typ
Max
Min
B Grade
Typ
Max
Unit
COMMON-MODE REJECTION RATIO (CMRR)
CMRR DC to 60 Hz with
VCM = 0 to 2.5 V
1 kΩ Source Imbalance
G=1
78
86
dB
G = 10
94
100
dB
G = 100
94
100
dB
G = 100
94
100
dB
G=1
74
80
dB
G = 10
84
90
dB
G = 100
84
90
dB
G = 1000
84
90
dB
CMRR at 10 kHz
NOISE
Voltage Noise, 1 kHz
RTI noise =
(eni2 + (eno/G)2)
VS = ±2.5 V
Input Voltage Noise, eni
VIN+, VIN – = 0 V,
VREF = 0 V
14
14
17
nV/ Hz
Output Voltage Noise, eno
VIN+, VIN – = 0 V,
90
90
100
nV/ Hz
G=1
5
5
µV p-p
G = 1000
0.8
0.8
1
1
µV p-p
fA/ Hz
VREF = 0 V
RTI, 0.1 Hz to 10 Hz
Current Noise
f = 1 kHz
VOLTAGE OFFSET
RTI VOS =
(VOSI) + (VOSO/G)
Input Offset, VOSI
Average TC
T = –40℃ to +85℃
Output Offset, VOSO
Average TC
T = –40℃ to +85℃
300
250
µV
10
5
µV/℃
1200
800
µV
10
5
µV/℃
Offset RTI vs. Supply (PSR)
G=1
86
86
dB
G = 10
96
100
dB
G = 100
96
100
dB
G = 1000
96
100
dB
INPUT CURRENT (PER CHANNEL)
Input Bias Current
25
3
Over Temperature
T = –40℃ to +85℃
300
Input Offset Current
Over Temperature3
pA
0.6
pA
300
2
T = –40℃ to +85℃
10
pA
5
5
pA
40
40
kΩ
REFERENCE INPUT
RIN
IIN
Voltage Range
VIN+, VIN – = 0 V
70
–VS
Gain to Output
―6―
+VS
70
–VS
+VS
1±
1±
0.0001
0.0001
µA
V
V/V
REV. A
AD8224
Parameter
Test Conditions
GAIN
G = 1 + (49.4 kΩ/RG)
Gain Range
Min
A Grade
Typ
Max
1
1000
Min
B Grade
Typ
Max
Unit
1000
V/V
1
Gain Error
G=1
VOUT = 0.3 V to 2.9 V
0.06
0.04
%
G = 10
VOUT = 0.3 V to 3.8 V
0.3
0.2
%
G = 100
VOUT = 0.3 V to 3.8 V
0.3
0.2
%
G = 1000
VOUT = 0.3 V to 3.8 V
0.3
0.2
%
Nonlinearity
VOUT = 0.3 V to 2.9 V for
G=1
G=1
VOUT = 0.3 V to 3.8 V for
G>1
RL = 10 kΩ
G = 10
RL = 10 kΩ
35
50
G = 100
RL = 10 kΩ
50
75
50
75
ppm
G = 1000
RL = 10 kΩ
90
115
90
115
ppm
G=1
RL = 2 kΩ
35
50
35
50
ppm
G = 10
RL = 2 kΩ
35
50
35
50
ppm
G = 100
RL = 2 kΩ
50
75
50
75
ppm
G=1000
RL = 2 kΩ
175
200
175
200
ppm
3
10
2
5
ppm/℃
–50
ppm/℃
35
Gain vs. Temperature
G=1
50
G > 10
35
50
ppm
35
50
–50
INPUT
Impedance (Pin to Ground)4
Input Voltage Range
104||6
5
Over Temperature
T = –40℃ to +85℃
ppm
GΩ||pF
104||6
–0.1
+VS –2
–0.1
+VS –2
V
–0.1
+VS –2.1
–0.1
+VS –2.1
V
OUTPUT
Output Swing
Over Temperature
Output Swing
Over Temperature
RL = 2 kΩ
0.25
4.75
0.25
4.75
V
T = –40℃ to +85℃
0.3
4.70
0.3
4.70
V
RL = 10 kΩ
0.15
4.85
0.15
4.85
V
T = –40℃ to +85℃
0.2
4.80
0.2
4.80
V
Short-Circuit Current
15
15
mA
POWER SUPPLY (PER AMPLIFIER)
Operating Range
4.5
Quiescent Current
Over Temperatur
T = –40℃ to +85℃
36
4.5
36
V
750
800
750
800
µA
850
900
850
900
µA
TEMPERATURE RANGE
For Specified Performance
6
Operational
1
2
3
4
5
6
–40
+85
–40
+85
℃
–40
+125
–40
+125
℃
出力が4mA以上の電流をシンクするときは、負荷と並列に47pFコンデンサを使ってリンギングを防止。それ以外の場合は、10kΩなどの大きな負荷を使用。
図62の差動構成を参照。
入力電流と温度の関係については、図14と図15を参照してください。
差動およびコモン・モード入力インピーダンスは、次のようにピン・インピーダンスから計算できます。ZDIFF＝2(ZPIN); ZCM＝ZPIN/2。
AD8224は負側電源を1ダイオード・ドロップだけ下回る電圧まで動作できますが、バイアス電流は急激に増加します。入力電圧範囲は、入力バイアス電流が仕様を満たすときの
最大許容電圧を反映しています。
AD8224は−40∼＋125°Cでキャラクタライズされています。この温度範囲での動作予測については、「代表的な性能特性」を参照してください。
REV. A
―7―
AD8224
特に指定のない限り、VS＋＝＋5V、VS−＝0V、VREF＝2.5V、TA＝25℃、G＝1、RL＝2kΩ1。表6に、各計装アンプの動的性能仕様を
示します。
表6.
各アンプの動的性能（シングルエンド出力構成）、VS＝＋5V
Parameter
Test Conditions
Min
A Grade
Typ
Max
Min
B Grade
Typ
Max
Unit
DYNAMIC RESPONSE
Small Signal Bandwidth –3 dB
G=1
1500
1500
kHz
G = 10
800
800
kHz
G = 100
120
120
kHz
G =1000
14
14
kHz
Settling Time 0.01%
G=1
ΔVO = 3 V step
2.5
2.5
µs
G = 10
ΔVO = 4 V step
2.5
2.5
µs
G = 100
ΔVO = 4 V step
7.5
7.5
µs
G =1000
ΔVO = 4 V step
60
60
µs
G=1
ΔVO = 3 V step
3.5
3.5
µs
G = 10
ΔVO = 4 V step
3.5
3.5
µs
G = 100
ΔVO = 4 V step
8.5
8.5
µs
G =1000
ΔVO = 4 V step
75
75
µs
Settling Time 0.001%
Slew Rate
G = 1 to 100
1
2
2
V/µs
出力が4mA以上の電流をシンクするときは、負荷と並列に47pFコンデンサを使ってリンギングを防止。それ以外の場合は、10kΩなどの大きな負荷を使用。
特に指定のない限り、VS＋＝＋5V、VS−＝0V、VREF＝2.5V、TA＝25℃、G＝1、RL＝2kΩ1。表7に、差動出力構成（図62を参照）で
両アンプを使用する場合の動的性能仕様を示します。
表7.
両アンプの動的性能（差動出力構成2）、VS＝＋5V
Parameter
Test Conditions
Min
A Grade
Typ
Max
Min
B Grade
Typ
Max
Unit
DYNAMIC RESPONSE
Small Signal Bandwidth –3 dB
G=1
1500
1500
kHz
G = 10
800
800
kHz
G = 100
120
120
kHz
G =1000
14
14
kHz
Settling Time 0.01%
G=1
ΔVO = 3 V step
2.5
2.5
µs
G = 10
ΔVO = 4 V step
2.5
2.5
µs
G = 100
ΔVO = 4 V step
7.5
7.5
µs
G =1000
ΔVO = 4 V step
60
60
µs
G=1
ΔVO = 3 V step
3.5
3.5
µs
G = 10
ΔVO = 4 V step
3.5
3.5
µs
G = 100
ΔVO = 4 V step
8.5
8.5
µs
G =1000
ΔVO = 4 V step
75
75
µs
Settling Time 0.001%
Slew Rate
G = 1 to 100
1
2
2
2
V/µs
出力が4mA以上の電流をシンクするときは、負荷と並列に47pFコンデンサを使ってリンギングを防止。それ以外の場合は、10kΩなどの大きな負荷を使用。
図62の差動構成を参照してください。
―8―
REV. A
AD8224
絶対最大定格
表8
熱抵抗
Rating
Supply Voltage
±18 V
Power Dissipation
See Figure 2
Output Short-Circuit Current
Indefinite1
Input Voltage (Common Mode)
±VS
Storage Temperature Range
–65℃ to +130℃
Operating Temperature Range
–40℃ to +125℃
Lead Temperature (Soldering, 10 sec)
300℃
Junction Temperature
130℃
Package Glass Transition Temperature
130℃
ESD (Human Body Model)
4 kV
ESD (Charge Device Model)
1 kV
ESD (Machine Model)
0.4 kV
Soldered to Board
48
℃/W
Not Soldered to Board
86
℃/W
最大消費電力
AD8224 が安全に消費できる最大電力は、チップのジャンク
ション温度（TJ）の上昇によって制限されます。約130℃のガ
ラス転移温度で、プラスチックの属性が変わります。この温度
規定値を一時的にでも超えた場合は、パッケージからチップに
加えられる応力が変化し、AD8224のパラメータ性能が永久的
に変化することがあります。 130 ℃の温度を長時間超えると、
機能が失われることがあります。
図 2 に、パッケージの最大安全消費電力と、 4 層 JEDEC 規格
ボード上でのLFCSPの周囲温度との関係を示します。
4.0
負荷は電源電圧の1/2を基準にします。
仕様性能を得るための温度は−40∼＋85℃です。＋125℃までの性能については
「代表的な性能特性」を参照してください。
MA XIMUM POWE R DISSIPA T ION ( W)
2
Unit
表9のθJA値は、4層JEDEC標準ボードの使用を前提にしていま
す。サーマル・パッドがボードにハンダ付けされている場合は、
プレーンに接続されていることも前提となります。露出パッド
のθJCは4.4℃/Wです。
上記の絶対最大定格を超えるストレスを加えると、デバイスに
恒久的な損傷を与えることがあります。この規定はストレス定
格のみを指定するものであり、この仕様の動作セクションに記
載する規定値以上でのデバイス動作を定めたものではありませ
ん。デバイスを長時間絶対最大定格状態に置くと、デバイスの
信頼性に影響を与えることがあります。
1
θJA
Thermal Pad
±VS
Differential Input Voltage
2
表9
3.5
3.0
θJA = 48°C/W WHEN THERMAL PAD
IS SOLDERED TO BOARD
2.5
2.0
1.5
1.0
0.5
θJA = 86°C/W WHEN THERMAL PAD
IS NOT SOLDERED TO BOARD
0
–60
–40
–20
0
20
40
60
80
100
AMBIENT TEMPERATURE (°C)
図2.
120
140
06286-002
Parameter
最大消費電力 対 周囲温度
ESDに関する注意
ESD（静電放電）の影響を受けやすいデバイス
です。電荷を帯びたデバイスや回路ボードは、
検知されないまま放電することがあります。本
製品は当社独自の特許技術であるESD保護回路
を内蔵してはいますが、デバイスで高エネル
ギーの静電放電が発生した場合、損傷を生じる
可能性があります。性能劣化や機能低下を防止
するため、ESDに対して適切な予防措置をとる
ことが推奨されます。
REV. A
―9―
AD8224
16 +V S
15 OUT1
14 OUT2
13 – V S
ピン配置と機能の説明
RG1 2
RG1 3
AD8224
TOP VIEW
図3.
表10.
11 RG2
10 RG2
9 +IN2
–V S 8
+V S 5
RE F 1 6
RE F 2 7
+IN1 4
12 –IN2
06286-003
PIN 1
INDICATOR
–IN1 1
ピン配置
ピン機能の説明
ピン番号
記号
説明
1
–IN1
計装アンプ1の負側入力
2
RG1
計装アンプ1のゲイン抵抗
3
RG1
計装アンプ1のゲイン抵抗
4
+IN1
計装アンプ1の正側入力
5
+VS
正側電源
6
REF1
計装アンプ1のリファレンス調整
7
REF2
計装アンプ2のリファレンス調整
8
–VS
負側電源
9
+IN2
計装アンプ2の正側入力
10
RG2
計装アンプ2のゲイン抵抗
11
RG2
計装アンプ2のゲイン抵抗
12
–IN2
計装アンプ2の負側入力
13
–VS
負側電源
14
OUT2
計装アンプ2の出力
15
OUT1
計装アンプ1の出力
16
+VS
正側電源
― 10 ―
REV. A
AD8224
代表的な性能特性
特に指定のない限り、25℃でVS＝±15V、RL＝10kΩ。
1000
400
V O L TA G E NOISE RT I ( n V/ Hz)
NUMBE R OF UNIT S
350
300
250
200
150
100
GAIN = 100 BANDWIDTH ROLL-OFF
100
GAIN = 1
GAIN = 10
GAIN = 100/GAIN = 1000
10
GAIN = 1000 BANDWIDTH ROLL-OFF
–40
–20
0
20
40
CMRR (µV/V)
図4.
1
06286-070
0
1
10
100
1k
100k
10k
FREQUENCY (Hz)
CMRRの分布（代表値）(G＝1)
図7.
06286-009
50
電圧スペクトル密度の周波数特性
400
NUMBE R OF UNIT S
350
300
250
200
150
100
50
–100
0
100
200
V OSI (µV)
図5.
1s/DIV
06286-010
–200
06286-071
5µV/DIV
0
図8.
入力オフセット電圧の分布（代表値）
0.1∼10HzのRTI電圧ノイズ（G＝1）
NUMBER O F UNIT S
400
300
200
100
–600
–300
0
300
600
900
V OSO (µV)
図6.
REV. A
1200
06286-011
–900
1s/DIV
06286-072
1µV/DIV
0
–1200
図9.
出力オフセット電圧の分布（代表値）
― 11 ―
0.1∼10HzのRTI電圧ノイズ（G＝1000）
AD8224
0.3
4.5
4.0
INPUT BIA S CURRE NT ( pA )
DEL TA V OSI ( µV )
3.5
3.0
2.5
2.0
1.5
1.0
INPUT OFFSET
CURRENT ±15
INPUT
OFFSET
CURRENT ±5
7
5
–15.1V
0.1
INPUT BIAS
CURRENT ±15
–0.1
INPUT BIAS
CURRENT ±5
–0.3
3
–5.1V
1
INPUT OFF SE T CURRE NT ( pA )
9
1
図10.
10
TIME (s)
100
1000
–1
–16
06286-012
0
0.1
–0.5
–12
–8
–4
0
4
8
12
16
COMMON-MODE VOLTAGE (V)
図13.
入力オフセット電圧の変化 対
ウォームアップ・タイム
入力バイアス電流および入力
オフセット電流 対 コモンモード電圧
150
GAIN = 1000
130
INPUT BIA S CURRENT ( A )
GAIN = 10
90
GAIN = 1
70
50
1n
IBIAS
100p
10p
IOS
1p
0.1p
10
1
10
100
1k
10k
100k
1M
FREQUENCY (Hz)
図11.
06286-013
30
–50
–25
0
25
50
75
100
125
150
TEMPERATURE (°C)
図14.
正側PSRRの周波数特性、RTI
06286-016
PSRR ( dB)
BANDWIDTH
LIMITED
GAIN = 100
110
10n
入力バイアス電流とオフセット電流の
温度特性（VS＝±15V、VREF＝0V）
150
10n
130
1n
CURRENT ( A )
GAIN = 1000
90
GAIN = 1
70
GAIN = 10
IBIAS
100p
10p
IOS
1p
50
GAIN = 100
10
1
10
100
1k
10k
100k
FREQUENCY (Hz)
図12.
1M
–50
–25
0
25
50
75
100
125
TEMPERATURE (°C)
図15.
負側PSRRの周波数特性、RTI
― 12 ―
150
06286-017
0.1p
30
06286-014
PSRR ( dB)
110
入力バイアス電流とオフセット電流の
温度特性（VS＝＋5V、VREF＝2.5V）
REV. A
06286-068
0.5
AD8224
160
70
60
140 GAIN = 1000
BANDWIDTH
LIMITED
GAIN = 100
120
40
GAIN = 100
30
GAIN = 10
G A I N ( d B)
CMRR ( dB)
GAIN = 1000
50
100
GAIN = 1
20
GAIN = 10
10
0
80
GAIN = 1
–10
60
–20
40
–40
100
100
1000
10000
100000
FREQUENCY (Hz)
図16.
1k
10k
100k
10M
1M
FREQUENCY (Hz)
CMRRの周波数特性
図19.
ゲインの周波数特性
160
NO NL INE A RITY ( 10ppm/DIV )
140 GAIN = 1000
GAIN = 100
CMRR ( dB)
120
GAIN = 10
100 GAIN = 1
BANDWIDTH
LIMITED
80
RLOAD = 2kΩ
RLOAD = 10kΩ
06286-022
60
1
10
100
1000
10000
100000
FREQUENCY (Hz)
図17.
06286-019
V S = ±15V
40
–10
–8
–6
–4
–2
0
2
4
6
8
10
OUTPUT VOLTAGE (V)
CMRRの周波数特性、1kΩソース不平衡
図20.
ゲイン非直線性（G＝1）
7
NO NL INE A RITY ( 10ppm/DIV )
6
CMRR ( µV /V )
5
4
3
2
RLOAD = 2kΩ
RLOAD = 10kΩ
V S = ±15V
–30
–10
10
30
50
70
90
TEMPERATURE (°C)
図18.
REV. A
110
130
06286-020
0
–50
06286-023
1
–10
–8
–6
–4
–2
0
2
4
6
OUTPUT VOLTAGE (V)
CMRRの温度変化、G＝1
図21.
― 13 ―
ゲイン非直線性（G＝10）
8
10
06286-021
10
06286-018
–30
AD8224
RLOAD = 2kΩ
06286-024
RLOAD = 10kΩ
V S = ±15V
–10
–8
–6
–4
–2
0
2
4
6
8
+3V
3
2
+0.1V, +1.7V
1
+0.1V, +0.5V
–0.3V
0
1
2
3
4
5
6
OUTPUT VOLTAGE (V)
OUTPUT VOLTAGE (V)
図22.
+4.9V, +0.5V
0
–1
–1
10
+4.9V, +1.7V
+5V SINGLE SUPPLY,
V REF = +2.5V
図25.
ゲイン非直線性（G＝100）
06286-027
INPUT CO MMON-MODE V OL TA G E ( V )
NO NL INE A RITY ( 20ppm/DIV )
4
入力コモン・モード電圧範囲 対 出力電圧、
G＝1、VS＝5V、VREF＝2.5V
NO NL INE A RITY ( 100ppm/DIV )
RLOAD = 2kΩ
06286-025
RLOAD = 10kΩ
V S = ±15V
–10
–8
–6
–4
–2
0
2
4
6
8
+13V
±15V SUPPLIES
12
6
–4.9V, –4.1V
+4.9V, –4.1V
–6
–5.3V
–14.8V, –9V
+14.9V, –9V
–12
–15.3V
–12
–8
–4
0
4
8
12
16
OUTPUT VOLTAGE (V)
図26.
ゲイン非直線性（G＝1000）
18
入力コモン・モード電圧範囲 対 出力電圧、
G＝100、VREF＝0V
4
INPUT CO MMON-MODE V OL TA G E ( V )
+13V
12
±15V SUPPLIES
6
–14.8V, +5.5V
+14.9V, +5.5V
+3V
–4.8V, +0.6V
0
+4.95V, +0.6V
±5V SUPPLIES
–4.8V, –3.3V
+4.95V, –3.3V
–6
–14.8V, –8.3V
+14.9V, –8.3V
–5.3V
–12
+3V
3
2
+0.1V, +1.7V
+4.9V, +1.7V
+5V SINGLE SUPPLY,
V REF = +2.5V
1
0
+0.1V, –0.5V
+4.9V, –0.5V
–0.3V
–18
–16
–12
–8
–4
0
4
8
12
16
OUTPUT VOLTAGE (V)
図24.
–1
–1
0
1
2
3
4
5
6
OUTPUT VOLTAGE (V)
図27.
入力コモン・モード電圧範囲 対 出力電圧、
G＝1、VREF＝0V
― 14 ―
06286-029
–15.3V
06286-026
INPUT CO MMON-MO DE V O L TA G E ( V )
+4.9V, +0.5V
±5V SUPPLIES
OUTPUT VOLTAGE (V)
図23.
+14.9V, +5.4V
–4.9V, +0.4V
0
–18
–16
10
+3V
–14.9V, +5.4V
06286-028
INPUT CO MMON-MODE V OL TA G E ( V )
18
入力コモン・モード電圧範囲 対 出力電圧、
G＝100、VS＝5V、VREF＝2.5V
REV. A
AD8224
15
+125°C
–2
+25°C
+85°C
NOTES
1. THE AD8224 CAN OPERATE UP TO A V BE BELOW
THE NEGATIVE SUPPLY, BUT THE BIAS CURRENT
WILL INCREASE SHARPLY.
+1
–40°C
+25°C
+85°C
+125°C
6
8
10
12
14
16
18
SUPPLY VOLTAGE (V)
図28.
+85°C
5
+125°C
0
+125°C
–5
+85°C
+25°C
–40°C
–15
100
06286-030
–1
4
+25°C
–10
V S–
2
–40°C
10
図31.
入力電圧制限値 対 電源電圧、
G＝1、VREF＝0V
–40°C
–2
–40°C
+85°C
+25°C
–3
+85°C
OUT PUT V O L T A G E SWING ( V )
O UT PUT V O L T A G E SWING ( V )
RE FE RRE D T O SUPPL Y V O L T A G E S
–1
+125°C
–4
+4
+3
+2
+125°C
+85°C
+25°C
+25°C
4
+125°C
3
2
+125°C
1
+25°C
–40°C
+1
+85°C
–40°C
4
6
8
10
12
14
16
18
図29.
0
100
06286-031
2
DUAL SUPPLY VOLTAGE (±V)
10k
1k
RLOAD (Ω)
図32.
出力電圧振幅 対 両電源電圧、
RLOAD＝2kΩ、G＝10、VREF＝0V
出力電圧振幅 対 負荷抵抗、
VS＝5V、VREF＝2.5V
V S+
V S+
–0.2
+85°C
–0.4
+0.4
+125°C
–40°C
–1
+125°C
+85°C
+25°C
+25°C
OUT PUT V O L T A G E SWING ( V )
RE FE RRE D TO SUPPL Y V O L T A G E S
O UT PUT V O L T A G E SWING ( V )
RE FE RRE D T O SUPPL Y V O L T A G E S
出力電圧振幅 対 負荷抵抗、
VS＝±15V、VREF＝0V
5
V S+
V S–
10k
1k
RLOAD (Ω)
06286-034
INPUT V O L T A G E L IMIT ( V )
–40°C
O UT PUT V O L T A G E SWING ( V )
–1
06286-033
V S+
–40°C
–40°C
+125°C
–2
+85°C
+25°C
–3
–4
+4
+3
+2
+125°C
+85°C
+25°C
+1
+0.2
4
6
8
10
12
14
16
DUAL SUPPLY VOLTAGE (±V)
図30.
REV. A
18
V S–
06286-032
2
0
2
4
6
8
10
12
14
IOUT (mA)
図33.
出力電圧振幅 対 両電源電圧、
RLOAD＝10kΩ、G＝10、VREF＝0V
― 15 ―
出力電圧振幅 対 出力電流、
VS＝±15V、VREF＝0V
16
06286-035
–40°C
V S–
AD8224
+25°C
+85°C
+125°C
–2
+2
+85°C
+25°C
+125°C
+1
2
4
6
8
10
12
14
16
IOUT (mA)
図34.
GAIN = 1
20
15
10
0
100
06286-036
0
25
GAIN = 10, 100, 1000
5
–40°C
1k
10k
100k
10M
1M
FREQUENCY (Hz)
図37.
出力電圧振幅 対 出力電流、
VS＝5V、VREF＝2.5V
出力電圧振幅 対 大信号周波数応答
47pF
NO LOAD
100pF
5V/DIV
0.002%/DIV
20mV/DIV
5µs TO 0.01%
6µs TO 0.001%
5µs/DIV
20µs/DIV
図35.
06286-040
06286-037
図38.
さまざまな容量負荷に対する小信号パルス
応答、VS ＝±15V、VREF＝0V
大信号パルス応答およびセトリング時間、
G＝1、 RLOAD＝10kΩ、VS＝±15V、VREF＝0V
47pF
100pF
NO LOAD
5V/DIV
0.002%/DIV
20mV/DIV
4.3µs TO 0.01%
4.6µs TO 0.001%
20µs/DIV
5µs/DIV
図36.
06286-041
V S–
30
06286-039
–1
O UTPUT V OL TA G E SWING ( V p-p)
35
06286-038
O UT PUT V O L T A G E SWING ( V )
RE FE RRE D TO SUPPL Y V O L T A G E S
V S+
図39.
さまざまな容量負荷に対する小信号パルス
応答、VS＝5V、VREF＝2.5V
― 16 ―
大信号パルス応答およびセトリング時間、
G＝10、 RLOAD＝10kΩ、VS＝±15V、VREF＝0V
REV. A
AD8224
5V/DIV
0.002%/DIV
8.1µs TO 0.01%
9.6µs TO 0.001%
20mV/DIV
図40.
4µs/DIV
図43.
大信号パルス応答およびセトリング時間、
G＝100、 RLOAD＝10kΩ、VS＝±15V、VREF＝0V
06286-045
06286-042
20µs/DIV
小信号パルス応答、 G＝10、 RLOAD＝2kΩ、
CLOAD＝100pF、VS＝±15V、VREF＝0V
5V/DIV
0.002%/DIV
58µs TO 0.01%
74µs TO 0.001%
20mV/DIV
図44.
大信号パルス応答およびセトリング時間、
G＝1000、 RLOAD＝10kΩ、VS＝±15V、VREF＝0V
20mV/DIV
4µs/DIV
REV. A
06286-044
20mV/DIV
図42.
小信号パルス応答、 G＝100、 RLOAD＝2kΩ、
CLOAD＝100pF、VS＝±15V、VREF＝0V
40µs/DIV
小信号パルス応答、 G＝1、 RLOAD＝2kΩ、
CLOAD＝100pF、VS＝±15V、VREF＝0V
図45.
― 17 ―
06286-047
図41.
4µs/DIV
06286-046
06286-043
200µs/DIV
小信号パルス応答、 G＝1000、 RLOAD＝2kΩ、
CLOAD＝100pF、VS＝±15V、VREF＝0V
AD8224
20mV/DIV
図46.
40µs/DIV
小信号パルス応答、 G＝1、RLOAD＝2kΩ、
CLOAD＝100pF、VS＝5V、VREF＝2.5V
図49.
06286-051
4µs/DIV
06286-048
20mV/DIV
小信号パルス応答、 G＝1000、RLOAD＝2kΩ、
CLOAD＝100pF、VS＝5V、VREF＝2.5V
SE T TL ING TIME ( µs)
15
10
SETTLED TO 0.001%
SETTLED TO 0.01%
5
図47.
06286-049
0
4µs/DIV
0
5
10
20
15
OUTPUT VOLTAGE STEP SIZE (V)
小信号パルス応答、 G＝10、RLOAD＝2kΩ、
CLOAD＝100pF、VS＝5V、VREF＝2.5V
図50.
06286-052
20mV/DIV
セトリング時間 対 出力電圧ステップ・サイ
ズ、(G＝1) ±15V、VREF＝0V
4µs/DIV
図48.
10
SETTLED TO 0.01%
1
06286-050
20mV/DIV
SETTLED TO 0.001%
1
10
100
GAIN (V/V)
小信号パルス応答、 G＝100、RLOAD＝2kΩ、
CLOAD＝100pF、VS＝5V、VREF＝2.5V
図51.
― 18 ―
1000
06286-053
SE T TL ING TIME ( µs)
100
セトリング時間 対 10V ステップに対するゲイン、
VS＝±15V、VREF＝0V
REV. A
AD8224
180
SOURCE
V OUT = 20V p-p
160
V
CMROUT = 20 log DIFF_OUT
V CM_OUT
90
80
THERMAL CROSSTALK
VARIES WITH LOAD
140
120
70
CMR O UT ( dB)
CHA NNE L SEPA RA TION ( dB)
100
SOURCE V OUT
SMALLER TO
AVOID SLEW
RATE LIMIT
GAIN = 1000
GAIN = 1
100
LIMITED BY
MEASUREMENT
SYSTEM
60
50
40
30
80
20
60
1
10
100
1k
10k
100k
1M
FREQUENCY (Hz)
図52.
0
06286-069
40
1
図54.
チャンネル・セパレーションの周波数応答、
RLOAD＝2kΩ、ソース・チャンネルG＝1
GAIN = 1000
40
G A I N ( d B)
GAIN = 100
20
GAIN = 10
0
GAIN = 1
10k
100k
1M
FREQUENCY (Hz)
図53.
REV. A
10M
06286-055
–20
1k
100
1k
10k
100k
FREQUENCY (Hz)
60
–40
100
10
差動出力構成: ゲインの周波数応答
― 19 ―
差動出力構成:コモン・モード出力
(CMROUT) の周波数応答
1M
06286-056
10
AD8224
動作原理
+V S
+V S
+V S
NODE A
R1
24.7kΩ
RG
+V S
NODE B
–V S
–V S
20kΩ
R2
24.7kΩ
NODE F
+V S
20kΩ
OUTPUT
20kΩ
+V S
+V S
NODE C
J1 Q1
+IN
–V S
A3
V PINCH
NODE E
NODE D
C1
Q2
C2
A1
A2
–IN
J2
V PINCH
+V S
–V S
20kΩ
REF
–V S
–V S
I
VB
06286-057
I
–V S
図55.
簡略化した回路図
AD8224は、典型的な3個のオペアンプ構成を採用した、JFET
入力のモノリシック計装アンプです（図55を参照）。入力トラ
ンジスタJ1とJ2は固定電流でバイアスされているため、どんな
入力信号に対しても、A1とA2の出力電圧はそれに追従します。
入力信号によりRGを通過してR1とR2に流入する電流が生成さ
れるため、A1とA2の出力に正しく増幅された信号発生します。
回路的には、J1、A1、R1およびJ2、A2、R2は、1.5MHzのゲ
イン帯域幅を持つ高精度な電流帰還型アンプとみなすことがで
きます。A1とA2から出力されるコモン・モード電圧と増幅さ
れた差動信号が差動アンプに入力され、そこでコモン・モード
電圧が除去され、差動信号が増幅されます。差動アンプは
20kΩのレーザー・トリミングされた抵抗を採用しており、計
装アンプのゲイン誤差は0.04％未満になっています。新しく開
発されたトリム技術により、 CMRR が 86dB を超える（ G ＝ 1 ）
ようになりました。
JFETトランジスタを使用することで、AD8224はきわめて高い
入力インピーダンス、10pA（max）というきわめて低いバイア
ス電流、0.6pA（max）という低いオフセット電流を、入力バ
イアス電流ノイズなしで提供します。さらに、入力オフセット
は 175µ V 未満であり、ドリフトは 5µ V/ ℃未満です。使い易さ
と堅牢性も考慮されています。高ゲイン時に入力がオーバード
ライブされると、過度のミリアンペア入力バイアス電流が生じ
て、出力が位相反転することがあります。これは、計装アンプ
によく見られる問題ですが、高ゲイン時の入力のオーバードラ
イブは、入力信号が電源電圧の範囲内であっても、アンプが増
幅された信号を出力できないことを表します。たとえばゲイン
が100 のとき、±15V 電源のアンプを10V で駆動すると、この
アンプは 100V を出力できないため、入力をオーバードライブ
することになります。
AD8224ではこのような問題は生じません。入力バイアス電流
は10µ A 未満に制限されているため、出力がオーバードライブ
障害状態でも位相反転することはありません。
AD8224には、きわめて低い負荷によって発生する非直線性が
あります。 AD8224 を構成するすべてのアンプには、ダイナ
ミック・レンジを拡張するためのレール toレール出力機能があ
ります。AD8224の入力は、負側電源レールより若干低い場合
も含めて、広いコモン・モード電圧で信号を増幅できます。
AD8224は広い電源電圧範囲で動作します。＋4.5∼＋36Vの単
電源、または±2.25∼±18Vの両電源で動作できます。
AD8224の伝達関数を次式に示します。
G＝1＋
49.4 kΩ
RG
ユーザは、1 本の標準抵抗を使用することで、簡単かつ正確に
ゲインを設定できます。入力アンプでは電流帰還型アーキテク
チャを採用しているため、AD8224のゲイン帯域幅積はゲイン
とともに増加するので、システムでは高ゲイン時の帯域幅損失
が電圧帰還型アーキテクチャより小さくなります。
ゲイン選択
2つのRG端子間に抵抗を接続すると、AD8224のゲインが設定
されます。この計算は、表11を参照して行うか、または次のゲ
イン式を使用します。
― 20 ―
RG＝
49.4 kΩ
G−1
REV. A
AD8224
表11.
標準の1％抵抗を使用して実現できるゲイン
レイアウト
1% Standard Table Value of RG (Ω)
Calculated Gain
49.9 k
1.990
12.4 k
4.984
5.49 k
9.998
2.61 k
19.93
1.00 k
50.40
499
100.0
249
199.4
100
495.0
49.9
991.0
AD8224は高精度のデバイスです。PCボード・レベルで最適な
性能を得るためには、ボード・レイアウトの設計に注意する必
要があります。AD8224のピン配置は、この作業を助けるため
に、論理的方法で行われています。
パッケージに関する考慮事項
AD8224は16ピンの4 mm×4 mm LFCSPを採用しています。
ゲイン抵抗を使用しない場合、AD8224はデフォルトでG＝1に
なります。システム全体のゲイン精度を決定するときは、RG抵
抗の許容誤差とゲイン・ドリフトをAD8224の仕様に加算する
必要があります。ゲイン抵抗を使用しない場合、ゲイン誤差と
ゲイン・ドリフトは最小に抑えられます。
リファレンス・ピン
AD8224の出力電圧は、リファレンス・ピンの電位を基準とし
デバイスのサーマル・パッドのサイズやピンは同じでない場合
があります。したがって、別の4 mm×4 mm LFCSPデバイス
からフットプリントをやみくもにコピーすることは推奨できま
せん。PCBシンボルの寸法が正しいか否かを確認する場合は、
「外形寸法」を参照してください。最高のバイアス電流性能を
実現するためには、リードとサーマル・パッドの間隔をできる
限り広くする必要があります。AD8224の超低バイアス電流性
能を維持するために、サーマル・パッド面積を小さくしてリー
ドとパッド間の間隔を広げることができます。
サーマル・パッド
AD8224の4 mm×4mm LFCSPパッケージにはサーマル・パッ
ドが付いています。このパッドは内部で＋VSに接続されます。
パッドは未接続のままにしておくか、または正の電源レールに
接続することができます。
ます。この機能は、出力信号を電源中央値のレベルに正確にオ
フセットする必要があるときに便利です。たとえば、電圧源を
REF1ピンまたはREF2ピンに接続して、AD8224が単電源ADC
とインターフェースするように出力をレベル・シフトすること
ができます。REFxピンは、ESDダイオードで保護されている
ため、＋V S または−V S を0.5V 以上超えないようにする必要が
あります。
AD8222のようなほかのデュアル計装アンプとのピン互換性を
最高の性能を得るためには、REFピンのソース・インピーダン
スを 1Ω 未満に維持してください。図55 に示すように、リファ
レンス・ピン REF は 20kΩ 抵抗の一端に接続されています。
20kΩの抵抗にREFピンでインピーダンスが加わると、正側入
力に接続されている信号が増幅されます。追加RREFによる増
幅は次式で計算できます。
んどありませんが、放熱特性を改善したい場合は（大きな負荷
を駆動するときなど）、サーマル・パッドを正の電源レールに
接続します。最高の放熱特性を実現するためには、正の電源
レールとしてボード内のプレーンを使用する必要があります。
詳細については、「熱抵抗」を参照してください。
増幅されるのは正のシグナル・パスのみで、負のパスは影響を
受けません。この不均衡な増幅によってアンプのCMRRが低下
します。
CORRECT
AD8224
CORRECT
AD8224
V REF
調波などの妨害に対して強い耐性があります。この高性能を維
持するためには、適正なレイアウトが必要となります。入力の
ソース・インピーダンスは正しく整合させるようにしてくださ
い。さらに、ソース抵抗は入力の近くに配置して、寄生容量の
影響をできる限り小さくします
RGxピンの寄生も、周波数全域でCMRRに影響を与えることが
あります。PCBは、各ピンの寄生容量が一致するようにレイア
ウトしてください。ゲイン設定抵抗と R G x ピンを接続するパ
ターンは短くして寄生インダクタンスを最小に抑えます。
AD8224
V REF
V REF
+
+
OP2177
AD8224
–
–
06286-058
リファレンス
図56.
REV. A
AD8224は消費電力が非常に小さいので、放熱上の問題はほと
周波数全域での同相除去比
AD8224は、一般的な計装アンプに比べて周波数の全域で高い
CMRRを持っているため、ライン・ノイズやそれに対応する高
2（20 kΩ＋RREF）
40 kΩ＋RREF
INCORRECT
最大限維持するためには、パッドを未接続のままにします。こ
れを行うには、パドルをハンダ付けしないか、またはほかの回
路に接続されていないランディングにデバイスをハンダ付けし
ます。振動の激しいアプリケーションの場合は、ランディング
の使用を推奨します。
リファレンス・ピンに発生した誤差は直接出力されます。
REFxピン は必ず適正なローカル・グラウンドに接続してくだ
さい。
リファレンス・ピンの駆動
― 21 ―
AD8224
電源
ハンダ洗浄
計装アンプには、安定した DC 電圧を使用して電力を供給する
必要があります。電源ピンのノイズは性能に悪影響を与えるこ
とがあります。
ハンダ処理では、フラックスなどの汚染物質がボード表面に残
る場合があります。これらの汚染物質がAD8224のピンとサー
マル・パッドの間に付着していると、デバイスのバイアス電流
より大きなリーク・パスが形成されます。完ぺきな洗浄処理を
施してこれらの汚染物質を除去し、デバイスのバイアス電流性
能を確保します。
AD8224には、2本の正電源ピン（ピン5、ピン16）と2本の負
電源ピン（ピン8、ピン13）があります。このデバイスは、各
電源ペアの1 つのピンのみを接続すれば動作しますが、規定の
性能と最適な信頼性を実現するためには、両方のピンを接続す
る必要があります。
AD8224は、電源ごとに1個の0.1µFバイパス・コンデンサでデ
カップリングする必要があります。正電源をデカップリングす
るコンデンサはピン16の近くに接続し、負電源をデカップリン
グするコンデンサはピン 8 の近くに接続します。各電源のデ
カップリングには、10µFのタンタル・コンデンサも使う必要が
あります。タンタル・コンデンサはAD8224から離れたところ
に接続できます。一般に、このコンデンサは他の高精度ICに対
して共用できます。図57にレイアウトの一例を示します。
入力バイアス電流のリターン・パス
AD8224の入力バイアス電流には、コモンへのリターン・パス
が必要です。トランスなどの信号源が電流のリターン・パスを
提供できない場合は、リターン・パスを設けてください（図58
を参照）。
入力保護
AD8224 のすべての端子は、ESD に対して保護されています。
ESD保護は4kVまで保証されています（人体モデル）。さらに、
入力構造によって、正側電源を1 ダイオード・ドロップだけ上
回ったり、負側電源を1 ダイオード・ドロップだけ下回ったり
する DC 過負荷状態にも対応しています。電圧が電源のダイ
オード・ドロップを超えると、ESDダイオードが導通し、電流
がダイオードを流れるようになります。したがって、各入力に
外付け抵抗を直列に接続して、＋Vsを超える電圧に対する電流
を制限します。いずれの場合も、AD8224は室温で6mAの連続
電流を安全に流すことができます。
0.1µF
16
15
14
心臓除細動器などのように、AD8224に非常に大きな過負荷電
圧が入力されるアプリケーションでは、外付け直列抵抗と低
リーク電流ダイオード・クランプ（ BAV199L 、 FJH1100 、
SP720など）を使用する必要があります。
13
AD8224
1
12
2
11
3
10
4
9
INCORRECT
RG
RG
5
6
7
CORRECT
+V S
8
+V S
AD8224
AD8224
REF
REF
–V S
–V S
0.1µF
06286-059
TRANSFORMER
+V S
+V S
C
C
レイアウトの例
R
1
fHIGH-PASS = 2πRC
AD8224
C
REF
AD8224
C
REF
R
–V S
–V S
CAPACITIVELY COUPLED
図58.
― 22 ―
CAPACITIVELY COUPLED
06286-060
図57.
TRANSFORMER
IBIASパスの作成
REV. A
AD8224
RF干渉
大きなRF信号のあるアプリケーションでは、RF整流が問題に
なることがあります。この問題は、小さな DC オフセット電圧
として現われます。AD8224は性質上、入力に5pF のゲート容
量（CG）を持っています。整合した直列抵抗により、高周波で
整流を減らすローパス・フィルタが自然に形成されます（図59
を参照）。
CCコンデンサが整合していない場合、ローパス・フィルタの不
整合が生じます。この不平衡により、AD8224はコモン・モー
ド信号だったものを差動信号として扱うようになります。外付
けCCコンデンサの不整合の影響を減らすためには、CDにCCの
10倍より大きな値を選択します。これにより、差動フィルタ周
波数がコモン・モード周波数より低く設定されます。
+15V
外付けの整合した直列抵抗と内部ゲート容量との関係は次式で
表すことができます。
FilterFreqDIFF =
FilterFreqCM =
0.1µF
CC
1
+IN
4.02kΩ
1
CD
2πRCG
+
1nF
R
2πRCG
10µF
V OUT
AD8224
10nF
R
REF
4.02kΩ
–IN
CC
1nF
10µF
0.1µF
0.1µF
10µF
+
–15V
図60.
AD8224の3オペアンプのアーキテクチャでは増幅した後にコモ
ン・モード電圧を除去します。このため、AD8224の内部ノー
ドを増幅された信号とコモン・モード信号の組み合わせが通過
します。この組み合わせ信号は、個々の入力信号と出力信号が
制限されない場合でも電圧源によって制限できます。図24∼27
に、さまざまな出力電圧、電源電圧、ゲインに対する許容可能
なコモン・モード入力電圧範囲を示します。
CG
0.1µF
REF
10µF
–15V
+
06286-061
CG
–V S
–IN
V OUT
AD8224
–V S
R
図59.
外付けコンデンサがない場合のRFIフィルタリング
小さなソース抵抗を使用する際の高周波コモン・モード信号を
除去するため、計装アンプの入力にローパス RC ネットワーク
を接続できます（図60を参照）。フィルタは次式に従って入力
信号帯域幅を制限します。
FilterFreqDIFF =
FilterFreqCM =
REV. A
RFIの抑制
コモン・モード入力電圧範囲
+IN
R
+
06286-062
+15V
1
2πR(2CD＋CC＋CG)
1
2πR(CC＋CG)
― 23 ―
AD8224
アプリケーション情報
+
+IN
RG
ADCの駆動
AD8224
–
–IN
CMRRやその他のコンディショニング（電圧のレベル・シフト
やゲインなど）を提供するために、ADCの前に計装アンプが使
用される場合がよくあります（図 61 を参照）。この例では、
2.7nFのコンデンサと500Ωの抵抗がAD7685に対して折り返し
防止フィルタを構成します。2.7nFのコンデンサは、ADCのス
–
33pF
AD8224
+
接続すると、出力のオーバーシュートやリンギングが発生する
ことがあります。このような場合、AD8224の後にAD8615な
どのバッファ・アンプを使用してADCを駆動します。
+5V
10µF
+
ADR435
4.7µF
+IN
500Ω
AD8224
1.07kΩ
±50mV
図62.
06286-064
差動回路図
コモン・モード電圧の設定
出力コモン・モード電圧は、＋IN2とREF2の平均により設定さ
れます。伝送関数は次式で表されます。
VCM_OUT = (V＋OUT −V−OUT)/2 = (V＋IN2 −VREF2)/2
AD7685
REF
2.7nF
一般的なアプリケーションでは、コモン・モード出力電圧を差
動ADCのミッドスケールに設定します。この場合、ADCのリ
ファレンス電圧は＋IN2ピンに接続され、REF2ピンはグラウン
ドに接続されます。これによって、 ADC リファレンス電圧の
1/2のコモン・モード出力電圧が発生されます。
–IN
06286-063
+2.5V
図61.
–OUT
＋IN2とREF2は異なる特性を持っているため、広範囲なアプリ
ケーションに対してリファレンス電圧を容易に設定することが
できます。＋IN2は高インピーダンスを持っていますが、正の
電源レールまでスイングすることはできません。REF2 は低イ
ンピーダンスで駆動する必要がありますが、電源レールを
300mV超えることができます。
0.1µF
+5V
+IN2
REF2
イッチド・キャパシタ入力に必要な電荷を保持／供給する働き
もあります。500Ωの直列抵抗はアンプから2.7nFの負荷を減ら
します。しかし、ADCの前に大きなソース・インピーダンスが
あると、全高調波歪みTHDが低下することがあります。
THD性能が重要なアプリケーションでは、直列抵抗を小さくす
る必要があります。最悪の場合、小さな直列抵抗をAD8224に
+OUT
20kΩ
低周波アプリケーションでのADCの駆動
差動出力
AD8224の差動構成は、シングルエンド出力構成と同じように
優れたDC精度仕様を持っているため、周波数範囲DC∼1MHz
のアプリケーションに使用できます。
表4と表7に示す回路構成は、図62の構成にのみ対応しています。
この回路は、ループの安定性を維持する RC フィルタを備えて
います。
次式に、差動出力の伝送関数を示します。
VDIFF_OUT = V＋OUT −V−OUT = (V＋IN −V−IN)×G
デュアル・オペアンプを使用する2チャンネル差動出力
デュアル・オペアンプを使用する2チャンネル差動出力図63に、
別の差動出力回路を示します。2つ目の計装アンプの代わりに、
デュアル・オペアンプOP2177の半分を使って反転出力を発生
させます。OP2177はMSOPを採用しているため、この構成に
よりボード面積をほとんど使用せずにデュアル・チャンネルの
高精度差動出力計装アンプを作成することができます。
オペアンプの誤差は、両方の出力に共通であるためコモン・
モードです。同様に、不一致抵抗の使用による誤差は、コモ
ン・モード DC オフセット誤差を発生させます。このような誤
差はコモン・モードのため、シグナル・チェーン内の次のデバ
イスによって除去されます。
ここで、
+IN
49.4 kΩ
G＝1＋
RG
AD8224
+OUT
–IN
4.99kΩ
4.99kΩ
V REF
+
–
OP2177
–OUT
図63.
― 24 ―
06286-065
REF
オペアンプを使用した差動出力
REV. A
AD8224
+12V
10µF
+
0.1µF
+5V
+IN
100pF
NPO
5%
0.1µF
+OUT
1000pF
AD8224
–IN
VDD
IN+
806Ω
(DIFF OUT)
1kΩ
806Ω
–OUT
REF2
REF
10µF
X5R
+12V
+5V REF
+
GND
2.7nF
+IN2
100pF
NPO
5%
10µF
AD7688
IN–
2.7nF
0.1µF
0.1µF
V IN
+5V REF
V OUT
–12V
ADR435
GND
図64.
0.1µF
06286-066
1kΩ
差動ADCの駆動
差動入力ADCの駆動
ケーブルの駆動
AD8224は、差動ADCを駆動するために差動出力モードで構成
することができます。図64の回路図に、複数のコンセプトを示
ケーブルには単位長当たりの容量がありますが、ケーブルの種
類によって大きく異なります。ケーブルの容量負荷は、
AD8224の出力応答でのピーキングの原因になることがありま
す。このピーキングを減らすためには、AD8224とケーブルの
間に抵抗を接続する必要があります。ケーブル容量と必要な出
力応答にはかなりばらつきがあるので、どの抵抗が良いかは経
験的に判断します。まず、 50Ω の抵抗から試してみてくださ
い。
します。
最初の折り返し防止フィルタ
計装アンプの前に接続された 1kΩ 抵抗、 1000pF コンデンサ、
100pFコンデンサが76kHzフィルタを構成します。これは回路
内にある2つの折り返し防止フィルタの最初のフィルタであり、
システムのノイズを削減します。 100pF コンデンサは、コモ
ン・モードRFI信号に対する保護機能を提供します。これらは
5% COG/NPOタイプです。これらのコンデンサは時間や温度
の変化に対して適正に一致するため、システムは周波数全域で
高いCMRRを維持します。
AD8224は、伝送線効果がほとんど問題とはならない低周波で
動作します。したがって、抵抗はケーブルの特性インピーダン
スと整合する必要はありません。
2番目の折り返し防止フィルタ
806Ω抵抗と2.7nFコンデンサは、各AD8224出力とADC入力の
AD8224
(DIFF OUT)
間に接続されています。これらの素子は、もう一つの折り返し
防止用の73kHzローパス・フィルタを構成しています。
806Ω 抵抗には、 ADC を過電圧から保護する機能もあります。
AD8224 は通常の ADC より広い電源範囲で動作するので、
ADC がオーバードライブされる可能性があります。これは、
AD7688などのPulSAR®コンバータでは問題ありません。その
入力は、AD8224の短絡制限値よりかなり大きい130mAのオー
バードライブを処理することができます。しかし、ほかのコン
バータの入力はそれほど丈夫ではないので、必要に応じて保護
機能を強化する必要があります。
リファレンス
ADR435は、ADCとAD8224の両方にリファレンス電圧を供給
します。AD8224のREF2はグラウンドに接続されているため、
コモン・モード出力電圧はリファレンス電圧の 1/2 になり、こ
の電圧が必要なADCに適しています。
REV. A
― 25 ―
AD8224
(SINGLE OUT)
06286-067
これらの4個の素子はAD8224の負荷からADCを絶縁する機能
があります。806Ω 抵抗は、時間で変動する負荷のようにみえ
るADCのスイッチド・キャパシタ入力からAD8224をシールド
します。2.7nFコンデンサは、ADCのフロントエンドのスイッ
チド・コンデンサに電荷を供給します。低い周波数の折り返し
防止フィルタが必要なアプリケーションに対しては、抵抗では
なくコンデンサの値を大きくします。
図65.
ケーブルの駆動
AD8224
外形寸法
0.60 MAX
12 13
PIN 1
INDICATOR
3.75
BSC SQ
1
16
EXPOSED
PAD
4
0.65
BSC
TOP VIEW
8
2.65
2.50 SQ
2.35
5
0.25 MIN
1.95 BCS
12° MAX
BOTTOM VIEW
0.80 MAX
0.65 TYP
0.05 MAX
0.02 NOM
COPLANARITY
0.20 REF
0.08
0.30
0.23
0.18
031006-A
1.00
0.85
0.80
SEATING
PLANE
9
PIN 1
INDICATOR
COMPLIANT TO JEDEC STANDARDS MO-220-VGGC.
図66.
D06286-0-4/07(A)-J
4.00
BSC SQ
0.50
0.40
0.30
16ピン・リード・フレーム・チップ・スケール・パッケージ［LFCSP_VQ］
4mm×4mmボディ、極薄クワッド
（CP-16-13）
寸法単位：mm
オーダー・ガイド
Model
AD8224ACPZ-R7
Temperature Range
Product Description
Package Option
1
–40℃ to +85℃
16-Lead LFCSP_VQ
CP-16-13
1
AD8224ACPZ-RL
–40℃ to +85℃
16-Lead LFCSP_VQ
CP-16-13
AD8224ACPZ-WP1
–40℃ to +85℃
16-Lead LFCSP_VQ
CP-16-13
AD8224BCPZ-R71
–40℃ to +85℃
16-Lead LFCSP_VQ
CP-16-13
1
–40℃ to +85℃
16-Lead LFCSP_VQ
CP-16-13
–40℃ to +85℃
16-Lead LFCSP_VQ
CP-16-13
AD8224BCPZ-RL
AD8224BCPZ-WP1
AD8224-EVALZ
1
1
Evaluation Board
Z＝RoHS準拠製品
― 26 ―
REV. A