高精度2チャンネル差動アンプ AD8270 13 –VS 差動アンプ: ゲイン 0.5、1、2 14 OUTB 16 +VS 外付け抵抗が不要 15 OUTA 機能ブロック図 特長 シングルエンド・アンプ: 40 通り以上のゲインが可能 リファレンス電圧を電源の中心に設定 スルー・レート: 30 V/μs –IN2A 2 高精度な DC 性能 最大ゲイン誤差: 0.08% +IN2A 3 ゲイン・ドリフト: 最大 10 ppm/℃ +IN1A 4 CMRR: 最小 80 dB (G = 2) 10kΩ 10kΩ 10kΩ 10kΩ 10kΩ _ 10kΩ 10kΩ 10kΩ + + –IN1A 1 帯域幅: 15 MHz _ 優れた AC 仕様 10kΩ 10kΩ AD8270 12 –IN1B 11 –IN2B 10 +IN2B 9 +IN1B 小型の 4 mm × 4 mm LFCSP に 2 チャンネル内蔵 電源電流: チャンネルあたり 2.5 mA 20kΩ 20kΩ 20kΩ 20kΩ 06979-001 REF1B 8 計装アンプのビルディング・ブロック REF2B 7 アプリケーション REF2A 6 REF1A 5 電源範囲: ±2.5 V～±18 V 図 1. レベル変換 自動テスト装置 高性能オーディオ Sine/Cosine エンコーダ 概要 AD8270 は、ゲイン設定抵抗を内蔵した低歪みの 2 チャンネル・ アンプです。このデバイスは外付け部品なしで、ゲイン 0.5、1 または 2 の高性能差動アンプとして構成することができます。 また、 −2～+3 のゲイン範囲で 40 通り以上のシングルエンド構 成に設定することができます。 AD8270 は、小型の 4 mm × 4 mm LFCSP パッケージを採用した最 初のデュアル差動アンプであり、一般に、シングル差動アンプ と同じボード面積で済みます。小型パッケージの採用により、 チャンネル密度が 2 倍になり、チャンネルあたりのコストが削 減され、しかも性能の低下はありません。 表 1.差動アンプの分類 High Speed High Voltage Single-Supply Unidirectional Single-Supply Bidirectional AD8270 AD8273 AD628 AD629 AD8202 AD8203 AD8205 AD8206 AMP03 AD8216 AD8270 は単電源と両電源で動作し、各アンプの最大電源電流 は 2.5 mA で済みます。−40℃～+85℃の工業用温度範囲仕様で、 RoHS に準拠しています。 Rev. 0 アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に 関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、 アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様 は、予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有に属します。 ※日本語データシートは REVISION が古い場合があります。最新の内容については、英語版をご参照ください。 ©2008 Analog Devices, Inc. All rights reserved. 社／〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル 電話 03（5402）8200 大阪営業所／〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪 MT ビル 2 号 電話 06（6350）6868 本 AD8270 目次 特長 ...................................................................................................... 1 動作原理............................................................................................ 13 アプリケーション .............................................................................. 1 回路説明 ....................................................................................... 13 概要 ...................................................................................................... 1 AD8270 の駆動 ............................................................................. 13 機能ブロック図 .................................................................................. 1 パッケージについての考慮事項 ................................................ 13 改訂履歴 .............................................................................................. 2 電源 ............................................................................................... 13 仕様 ...................................................................................................... 3 入力電圧範囲................................................................................ 14 差動アンプ構成 .............................................................................. 3 アプリケーション情報 .................................................................... 15 絶対最大定格 ...................................................................................... 5 差動アンプ構成............................................................................ 15 熱抵抗.............................................................................................. 5 シングルエンド構成 .................................................................... 15 最大消費電力 .................................................................................. 5 差動出力 ....................................................................................... 17 ESD の注意 ..................................................................................... 5 駆動ケーブル................................................................................ 18 ピン配置およびピン機能説明 .......................................................... 6 オーダー・ガイド ........................................................................ 19 代表的な性能特性 .............................................................................. 7 改訂履歴 1/08—Revision 0: Initial Version Rev. 0 － 2/19 － AD8270 仕様 差動アンプ構成 特に指定のない限り、VS = ±15 V、VREF = 0 V、TA = 25℃、RLOAD = 2 kΩ、入力を基準とする仕様。 表 2. Parameter DYNAMIC PERFORMANCE Bandwidth Slew Rate Settling Time to 0.01% Settling Time to 0.001% NOISE/DISTORTION Harmonic Distortion Voltage Noise1 GAIN Gain Error Gain Drift INPUT CHARACTERISTICS Offset2 Average Temperature Drift Common-Mode Rejection Ratio Power Supply Rejection Ratio Input Voltage Range3 Conditions Min 20 30 700 750 10 V step on output 10 V step on output Min G=1 Max Ty p 15 30 700 750 800 900 Min G=2 Typ 10 30 700 750 800 900 Max Unit 800 900 MHz V/µs ns ns f = 1 kHz, VOUT = 10 V p-p, RLOAD = 600 Ω f = 0.1 Hz to 10 Hz 84 145 95 dB 2 1.5 1 µV p-p f = 1 kHz 52 38 26 nV/√Hz TA = −40°C to +85°C 1 TA = −40°C to +85°C DC to 1 kHz 450 3 86 2 70 −15.4 Common-Mode Resistance4 Bias Current 0.08 10 1 1500 76 10 +15. 4 300 2 92 2 −15. 4 7.5 −13.8 TA = −40°C to +85°C Sourcing Sinking POWER SUPPLY Supply Current (per Amplifier) +13. 8 +13. 7 −13. 7 100 60 2.3 TA = −40°C to +85°C 1 1000 80 10 +15. 4 2.5 225 1.5 98 2 −15.4 −13.8 +13. 8 +13. 7 −13. 7 2.3 0.08 10 % ppm/°C 750 10 +15.4 µV µV/°C dB µV/V V 500 kΩ nA 7.5 500 100 60 3 1 0.08 10 10 500 OUTPUT CHARACTERISTICS Output Swing Short-Circuit Current Limit G = 0.5 Max Ty p −13.8 +13. 8 +13. 7 −13.7 100 60 2.5 3 2.3 V V mA mA 2.5 mA 3 mA アンプの電圧および電流ノイスおよび内部抵抗のノイズを含みます。 入力バイアスとオフセットの誤差を含みます。 3 このレール電圧を超えた電圧で、内部 ESD ダイオードが導通し始めます。構成によっては、入力電圧範囲が内部オペアンプにより制限される場合があります (詳細に ついては、入力電圧範囲を参照してください)。 4 内部抵抗は比が一致するように調整済みですか、絶対精度はｱ 20% です。同相モード抵抗は両入力を並列にして計算。1 本の入力ピンでの同相モード・インピーダン スは、記載した抵抗値の 2 倍になります。 2 Rev. 0 － 3/19 － AD8270 特に指定のない限り、VS = ±5 V、VREF = 0 V、TA = 25℃、RLOAD = 2 kΩ、入力を基準とする仕様。 表 3. Parameter DYNAMIC PERFORMANCE Bandwidth Slew Rate Settling Time to 0.01% Settling Time to 0.001% NOISE/DISTORTION Harmonic Distortion Conditions Min G = 0.5 Typ Max 20 30 550 600 5 V step on output 5 V step on output Min G=1 Typ Max 15 30 550 600 650 750 Min G=2 Typ 10 30 550 600 650 750 Max Unit 650 750 MHz V/µs ns ns f = 1 kHz, VOUT = 5 V p-p, RLOAD = 600 Ω f = 0.1 Hz to 10 Hz 101 141 112 dB 2 1.5 1 µV p-p f = 1 kHz 52 38 26 nV/√Hz GAIN Gain Error Gain Drift TA = −40°C to +85°C 1 INPUT CHARACTERISTICS Offset2 Average Temperature Drift Common-Mode Rejection Ratio 450 3 86 1500 TA = −40°C to +85°C DC to 1 kHz 2 10 +5.4 Voltage Noise1 Power Supply Rejection Ratio Input Voltage Range3 Common-Mode Resistance4 Bias Current −5.4 1 76 1000 2 10 +5.4 POWER SUPPLY Supply Current (per Amplifier) −4 −3.9 +4 +3.9 100 60 2.3 TA = −40°C to +85°C 80 % ppm/°C 225 1.5 98 750 µV µV/°C dB 2 10 +5.4 dB V kΩ nA −5.4 7.5 500 −4 −3.9 +4 +3.9 100 60 2.5 3 0.08 10 1 10 500 TA = −40°C to +85°C Sourcing Sinking 0.08 10 300 2 92 −5.4 7.5 OUTPUT CHARACTERISTICS Output Swing Short-Circuit Current Limit 70 0.08 10 2.3 500 −4 −3.9 +4 +3.9 V V mA mA 2.5 3 mA mA 100 60 2.5 3 2.3 1 アンプの電圧および電流ノイスおよび内部抵抗のノイズを含みます。 入力バイアスとオフセットの誤差を含みます。 3 このレール電圧を超えた電圧で、内部 ESD ダイオードが導通し始めます。構成によっては、入力電圧範囲が内部オペアンプにより制限される場合があります (詳細 については、入力電圧範囲を参照してください)。 2 4 内部抵抗は比が一致するように調整済みですか、絶対精度はｱ 20% です。同相モード抵抗は両入力を並列にして計算。1 本の入力ピンでの同相モード・インピーダン スは、記載した抵抗値の 2 倍になります。 Rev. 0 － 4/19 － AD8270 絶対最大定格 表 4. 最大消費電力 ±18 V See derating curve in Figure 2 ±VS −65°C to +130°C −40°C to +85°C 130°C 1 kV 1 kV 0.1 kV Input Voltage Range Storage Temperature Range Specified Temperature Range Package Glass Transition Temperature (TG) ESD (Human Body Model) ESD (Charge Device Model) ESD (Machine Model) AD8270 のパッケージ内での安全な最大消費電力は、チップの ジャンクション温度(TJ)上昇により制限されます。約 130℃の ガラス遷移温度で、プラスチックの属性が変わります。この温 度規定値を一時的に超えた場合でも、パッケージからチップに 加えられる応力が変化して、アンプのパラメータ性能を永久的 にシフトさせてしまうことがあります。130℃のジャンクション 温度を長時間超えると、故障の原因になることがあります。 上記の絶対最大定格を超えるストレスを加えるとデバイスに恒 久的な損傷を与えることがあります。この規定はストレス定格 の規定のみを目的とするものであり、この仕様の動作の節に記 載する規定値以上でのデバイス動作を定めたものではありませ ん。デバイスを長時間絶対最大定格状態に置くとデバイスの信 頼性に影響を与えます。 AD8270 は、出力電流を約 100 mA に制限する短絡保護機能を内 蔵しています(詳細については、図 19 参照)。短絡状態自体はデ バイスに損傷を与えませんが、この状態で発生する熱により、 デバイスの最大ジャンクション温度を超えることがあるため、 信頼性に悪影響を与えます。 3.2 TJ MAXIMUM = 130°C 熱抵抗 表 5.熱抵抗 Thermal Pad 16-Lead LFCSP with Thermal Pad Soldered to Board 16-Lead LFCSP with Thermal Pad Not Soldered to Board θJA Unit 57 °C/W 96 °C/W 2.8 2.4 PAD SOLDERED θJA = 57°C/W 2.0 1.6 1.2 0.8 PAD NOT SOLDERED θJA = 96°C/W 0.4 0 –50 –25 表 5 の θJA 値は、4 層の JEDEC 規格ボードを自然空冷で使用し た場合です。サーマル・パッドをボードにハンダ付けする場合、 プレーンにも接続しています。露出パッドでの θJC は 9.7℃/W で す。 0 25 50 75 AMBIENT TEMPERATURE (°C) 100 125 06979-003 Rating Supply Voltage Output Short-Circuit Current MAXIMUM POWER DISSIPATION (W) Parameter 図 2.最大消費電力対周囲温度 ESD の注意 ESD（静電放電）の影響を受けやすいデバイスで す。電荷を帯びたデバイスや回路ボードは、検知 されないまま放電することがあります。本製品は 当社独自の特許技術である ESD 保護回路を内蔵 してはいますが、デバイスが高エネルギーの静電 放電を被った場合、損傷を生じる可能性がありま す。したがって、性能劣化や機能低下を防止する ため、ESD に対する適切な予防措置を講じるこ とをお勧めします。 Rev. 0 － 5/19 － AD8270 12 –IN1B 11 –IN2B 10 +IN2B 9 +IN1B 06979-002 REF1B 8 14 OUTB REF2B 7 TOP VIEW (Not to Scale) REF1A 5 +IN1A 4 AD8270 REF2A 6 +IN2A 3 13 –VS PIN 1 INDICATOR –IN1A 1 –IN2A 2 15 OUTA 16 +VS ピン配置およびピン機能説明 図 3.ピン配置 表 6.ピン機能の説明 ピン番号 記号 説明 1 −IN1A 10 kΩ の抵抗がオペアンプ A の負端子に接続されています。 2 −IN2A 10 kΩ の抵抗がオペアンプ A の負端子に接続されています。 3 +IN2A 10 kΩ の抵抗がオペアンプ A の正端子に接続されています。 4 +IN1A 10 kΩ の抵抗がオペアンプ A の正端子に接続されています。 5 REF1A 20 kΩ の抵抗がオペアンプ A の正端子に接続されています。大部分の構成で、このピンはリファランス入力として使 用されます。 6 REF2A 20 kΩ の抵抗がオペアンプ A の正端子に接続されています。大部分の構成で、このピンはリファランス入力として使 用されます。 7 REF2B 20 kΩ の抵抗がオペアンプ B の正端子に接続されています。大部分の構成で、このピンはリファランス入力として使 用されます。 8 REF1B 20 kΩ の抵抗がオペアンプ B の正端子に接続されています。大部分の構成で、このピンはリファランス入力として使 用されます。 9 +IN1B 10 kΩ の抵抗がオペアンプ B の正端子に接続されています。 10 +IN2B 10 kΩ の抵抗がオペアンプ B の正端子に接続されています。 11 −IN2B 10 kΩ の抵抗がオペアンプ B の負端子に接続されています。 12 −IN1B 10 kΩ の抵抗がオペアンプ B の負端子に接続されています。 13 −VS 負電源。 14 OUTB オペアンプ B 出力。 15 OUTA オペアンプ A 出力。 16 +VS 正電源。 Rev. 0 － 6/19 － AD8270 代表的な性能特性 特に指定のない限り、VS = ±15 V、TA = 25℃、差動アンプ構成。 20 160 N: 1043 MEAN: –0.003 SD: 0.28 (0, +15) COMMON-MODE INPUT VOLTAGE (V) 140 100 80 60 40 20 (–7.5, +7.5) (+7.5, +7.5) (–7.5, –7.5) (+7.5, –7.5) 5 0 –5 –10 –15 –0.9 –0.6 –0.3 0 0.3 0.6 SYSTEM OFFSET VOLTAGE (mV) 0.9 N: 984 MEAN: –1.01 SD: 27 COMMON-MODE INPUT VOLTAGE (V) 6 NUMBER OF UNITS 150 120 90 60 –100 –50 0 CMRR (µV/V) 50 100 150 06979-005 30 0 –150 0 OUTPUT VOLTAGE (V) 5 10 図 7.同相モード入力電圧対出力電圧、 ゲイン= 0.5、±15 V 電源 図 4.システム・オフセット電圧(Typ)の分布、G = 1 180 –5 06979-007 (0, –15) –20 –10 06979-004 0 10 4 (0, +5) (–2.5, +2.5) 2 (+2.5, +2.5) (0, +2.5) (–1.25, –1.25) (+1.25, +1.25) VS = ±2.5 VS = ±5 0 (–1.25, –1.25) –2 –4 (+1.25, –1.25) (0, –2.5) (–2.5, –2.5) (+2.5, –2.5) (0, –5) –6 –3 –2 –1 0 1 OUTPUT VOLTAGE (V) 2 3 06979-008 NUMBER OF UNITS 120 15 図 5.CMRR(Typ)の分布、G = 1 図 8.同相モード入力電圧対出力電圧、 ゲイン= 0.5、電源= ±5 V、±2.5 V N: 1043 MEAN: –0.015 SD: 0.0068 20 (0, +15) COMMON-MODE INPUT VOLTAGE (V) 350 NUMBER OF UNITS 300 250 200 150 100 0 –0.04 –0.02 0 GAIN ERROR (%) 0.02 0.04 06979-006 50 15 10 (–14.3, +7.85) (+14.3, +7.85) (–14.3, –7.85) (+14.3, –7.85) 5 0 –5 –10 –15 (0, –15) –20 –20 図 6.ゲイン誤差(Typ)の分布、G = 1 –15 –10 –5 0 5 OUTPUT VOLTAGE (V) 10 図 9.同相モード入力電圧対出力電圧、 ゲイン= 1、±15 V 電源 Rev. 0 － 7/19 － 15 20 06979-009 400 AD8270 COMMON-MODE INPUT VOLTAGE (V) 6 140 (0, +5) GAIN = 2, 0.5 4 (–4.3, +2.85) 120 (+4.3, +2.85) (0, +2.5) 2 (–1.6, +1.7) 100 (+1.6, +1.7) VS = ±2.5 VS = ±5 GAIN = 1 80 0 60 (–1.6, –1.7) –2 (+1.6, –1.7) 40 (0, –2.5) POSITIVE PSRR (dB) –2.85) –4 (–4.3, +2.85) (+4.3, –2.85) 20 –6 –5 –4 –3 –2 –1 0 1 2 OUTPUT VOLTAGE (V) 3 4 5 06979-010 (0, –5) 0 10 100 1k 10k FREQUENCY (Hz) 100k 1M 06979-015 図 10.同相モード入力電圧対出力電圧、 ゲイン= 1、電源= ±5 V、±2.5 V 図 13.正 PSRR の周波数特性 140 20 GAIN = 2, 0.5 COMMON-MODE INPUT VOLTAGE (V) (0, +15) 120 15 (–14.3, +11.4) (+14.3, +11.4) 10 100 5 GAIN = 1 80 0 60 –5 40 NEGATIVE PSRR (dB) –10 (–14.3, –11.4) (+14.3, –11.4) 20 –15 (0, –15) –15 –10 –5 0 5 OUTPUT VOLTAGE (V) 10 15 20 0 10 06979-011 1M 図 14.負 PSRR の周波数特性 (0, +5) VS = ±15V 28 (+4, +4) OUTPUT VOLTAGE SWING (V p-p) (–4, +4) 4 (–1.6, +2.1) (0, +2.5) (+1.6, +2.1) 2 VS = ±2.5 VS = ±5 0 –2 (–1.6, –2.1) (0, –2.5) (+1.6, –2.1) –4 (–4, –4) (0, –5) –4 –3 –2 –1 0 1 2 OUTPUT VOLTAGE (V) 3 4 24 20 16 12 8 VS = ±5V 4 (+4, –4) 5 0 100 06979-012 COMMON-MODE INPUT VOLTAGE (V) 100k 32 6 1k 10k 100k FREQUENCY (Hz) 1M 図 15.出力電圧振幅対大信号周波数応答 図 12.同相モード入力電圧対出力電圧、 ゲイン= 2、電源= ±5 V、±2.5 V Rev. 0 1k 10k FREQUENCY (Hz) 06979-016 図 11.同相モード入力電圧対出力電圧、 ゲイン= 2、±15 V 電源 –6 –5 100 － 8/19 － 10M 06979-017 –20 –20 AD8270 10 120 GAIN (dB) SHORT-CIRCUIT CURRENT (mA) 5 GAIN = 1 0 GAIN = 0.5 –5 ISHORT+ 100 GAIN = 2 –10 –15 80 60 40 20 0 –20 –40 ISHORT– –60 –80 1k 10k 100k 1M FREQUENCY (Hz) 10M 100M –120 –40 06979-018 –20 100 –20 0 図 16.ゲインの周波数特性 80 GAIN = 1 OUTPUT VOLTAGE SWING (V) +VS GAIN = 2, 0.5 70 60 60 80 100 50 40 30 20 +125°C +VS – 2 –40°C +25°C +85°C +VS – 4 0 +125°C +85°C –VS + 2 +25°C –VS + 4 10 1k 10k 100k FREQUENCY (Hz) 1M 10M 06979-019 100 –VS 200 図 17.CMRR の周波数特性 1k RLOAD (Ω) 10k 図 20.出力電圧振幅対 RLOAD 0 +VS –40°C +25°C CROSSTALK (G = 1) OUTPUT VOLTAGE SWING (V) –20 CHANNEL SEPARATION (dB) 06979-022 –40°C 0 10 –40 –60 –80 –100 +VS – 3 +VS – 6 +125°C +85°C 0 +125°C –VS + 6 +85°C +25°C –VS + 3 –120 100 1k FREQUENCY (Hz) 10k 100k –VS 06979-013 –140 10 –40°C 0 20 40 60 CURRENT (mA) 図 18.チャンネル・セパレーションの周波数特性 Rev. 0 120 図 21.出力電圧振幅対電流(IOUT) － 9/19 － 80 100 06979-023 CMRR (dB) 40 図 19.短絡電流の温度特性 100 90 20 TEMPERATURE (°C) 06979-021 –100 AD8270 160 VS = ±15V 140 100pF 120 VS = ±5V VS = ±2.5V 100 80 60 VS = ±18V 40 VS = ±15V 06979-024 20 1µs/DIV 0 図 22.小信号ステップ応答、ゲイン= 0.5 0 10 20 30 40 50 60 70 CAPACITIVE LOAD (pF) 80 90 100 図 25.容量負荷での小信号オーバーシュート、ゲイン= 0.5 VS = ±15V 0pF VS = ±10V 06979-030 50mV/DIV OVERSHOOT (%) 0pF 18pF 80 33pF 220pF 70 OVERSHOOT (%) 50mV/DIV 60 VS = ±10V VS = ±5V 50 VS = ±2.5V 40 30 VS = ±18V 20 10 0 0 50 100 150 CAPACITIVE LOAD (pF) 図 23.小信号ステップ応答、ゲイン= 1 200 06979-031 1µs/DIV 06979-025 VS = ±15V 図 26.容量負荷での小信号オーバーシュート、ゲイン= 1 VS = ±15V 80 470pF 0pF 100pF 70 OVERSHOOT (%) 50ms/DIV 60 50 VS = ±10V 40 VS = ±5V 30 VS = ±2.5V VS = ±18V 10 VS = ±15V 0 図 24.小信号ステップ応答、ゲイン= 2 0 50 100 150 200 250 300 350 CAPACITIVE LOAD (pF) 400 450 06979-032 1µs/DIV 06979-026 20 図 27.容量負荷での小信号オーバーシュート、ゲイン= 2 Rev. 0 － 10/19 － AD8270 45 VS = ±15V VIN = ±5V 1V/DIV OUTPUT SLEW RATE (V/µs) 40 +SR 30 –SR 25 20 15 10 0 –45 –35 –25 –15 –5 5 15 25 35 45 55 65 75 85 95 105 115 125 TEMPERATURE (°C) 06979-036 5 06979-033 1µs/DIV 35 図 28.大信号パルス応答、ゲイン= 0.5 図 31.出力スルーレートの温度特性 VS = ±15V VIN = ±5V 100 GAIN = 1 GAIN = 0.5 10 1 10 図 29.大信号パルス応答、ゲイン= 1 100 1k FREQUENCY (Hz) 10k 100k 06979-041 1µs/DIV GAIN = 2 06979-034 2V/DIV VOLTAGE NOISE (nV/√Hz) 1k 図 32.電圧ノイズ・スペクトル密度の周波数特性、出力換算 VS = ±15V VIN = ±5V 5V/DIV GAIN = 2 GAIN = 1 1µV/DIV 1s/DIV 図 30.大信号パルス応答、ゲイン= 2 図 33.0.1 Hz～10 Hz の電圧ノイズ、出力換算 Rev. 0 － 11/19 － 06979-042 1µs/DIV 06979-035 GAIN = 1/2 AD8270 N: 1043 MEAN: 4.6 SD: 134.5 210 150 OFFSET (10µV/DIV) NUMBER OF UNITS 180 120 90 60 –600 –400 –200 0 VOSI (µV) 200 400 600 0 2 3 4 5 6 TIME (s) 7 8 9 10 図 37.オペアンプ・オフセット電圧変化対ウォームアップ時間 図 34.オペアンプ電圧オフセット(Typ)の分布 100 1 06979-044 0 06979-014 30 N: 1043 MEAN: 321.6 SD: 6.9 NUMBER OF UNITS 80 60 40 310 315 320 325 330 IBIAS (nA) 335 06979-020 50pA/DIV 0 340 1s/DIV 06979-028 20 図 38.内蔵オペアンプの 0.1 Hz～10 Hz 電流ノイズ 図 35.オペアンプ・バイアス電流(Typ)の分布 10 NUMBER OF UNITS 140 CURRENT NOISE (pA/√Hz) N: 1043 MEAN: 0.31 SD: 2.59 160 120 100 80 60 1 20 0.1 –9 –6 –3 0 3 IOFFSET (nA) 6 9 12 06979-027 0 1 10 100 1k FREQUENCY (Hz) 10k 100k 図 39.内蔵オペアンプの電流ノイズ・スペクトル密度 図 36.オペアンプ・オフセット電流(Typ)の分布 Rev. 0 － 12/19 － 06979-029 40 AD8270 サイズ 13 –VS 14 OUTB 15 OUTA 16 +VS 動作原理 AD8270 は、小型の 4 mm × 4 mm LFCSP パッケージに 2 個のオペ アンプと 14 本の抵抗を実装しています。 AD8270 の駆動 _ 10kΩ 10kΩ 10kΩ + 10kΩ AD8270 20kΩ 11 –IN2B 10 +IN2B 9 +IN1B パッケージについての考慮事項 20kΩ REF1B 8 20kΩ REF1A 5 20kΩ AD8270 の駆動は、すべての構成で尐なくとも数キロΩ (kΩ)の 入力抵抗を持つため容易です。AD8270 は、たとえば別のアンプ の使用などによって低インピーダンス・ソースから駆動する必 要があります。AD8270 のゲイン精度と同相モード除去比は、抵 抗のマッチングに依存します。ソース抵抗が数Ωであっても、 これらの仕様に大きな影響を与えることがあります。 12 –IN1B AD8270 は、4 mm × 4 mm LFCSP パッケージを採用しています。 別の 4 mm × 4 mm の LFCSP 部品からフットプリントをコピーし ても、同じサーマル・パッド・サイズと端子を持たないことに 注意してください。PCB シンボルが正しい寸法を持っているこ とを確認するときは、外形寸法のセクションを参照してください。 06979-059 10kΩ REF2B 7 +IN1A 4 10kΩ 10kΩ REF2A 6 +IN2A 3 10kΩ 10kΩ + –IN2A 2 10kΩ _ –IN1A 1 図 40.機能ブロック図 回路説明 AD8270 は、2 チャンネル分の高精度、低歪みオペアンプ、7 本の 調整済み抵抗を内蔵しています。これらの抵抗は、差動、非反 転、反転などの多様なアンプ構成を行う際に使用することがで きます。内蔵の抵抗は、広範囲なオプション用に並列に接続す ることができます。AD8270 の内蔵抵抗を使うと、ディスクリー ト・デザインに比べて幾つかの利点があります。 DC 性能 オペアンプ回路の多くの DC 性能は、周辺の抵抗精度に依存しま す。AD8270 の抵抗は、厳密に一致するようにデザインされてい ます。各デバイスの抵抗はレーザー・トリムされ、マッチング 精度がテストされています。AD8270 ではこのトリムとテストを 行っているため、ゲイン・ドリフト、同相モード除去比、ゲイ ン誤差などの仕様の高精度を保証することができます。 AD8270 の 4 mm × 4 mm LFCSP にはサーマル・パッドが付いて います。このパッドは内部で−VS に接続されています。電気的 性能のためにはこのパッドの接続は不要です。このパッドは解 放のままにするか、負電源レールに接続しておくことができます。 振動が大きいアプリケーションまたは優れた熱放散が必要な場 合には(たとえば、高い周囲温度または大きな負荷の駆動時)、 このパッドを負電源レールに接続することが推奨されます。最 適な熱放散性能を得るためには、負電源レールをボード上でプ レーンにする必要があります。パッドのハンダ付けの有無によ る熱係数については、絶対最大定格のセクションを参照してく ださい。 端子とサーマル・パッドの間の間隔は、できるだけ広くして、汚 染物質により性能が悪影響を受けないようにする必要があります。 特に高温度で高精度性能が要求される場合には、ハンダ処理後、 ボードの完全な洗浄が推奨されます。 AC 性能 電源 機能サイズが PCB ボードに比べて集積回路では遥かに小さいた め、対応する寄生も小さくなっています。機能サイズの小型化は、 AD8270 の AC 性能の向上に役立っています。たとえば、AD8270 オペアンプの正と負の入力ピンは、意図的に外部ピンに接続さ れていません。これらのノードを PCB ボードのパターンに接続 しないことにより、容量を小さく維持することができるので、 周波数に対するループ安定性と同相モード除去比を向上させる ことができます。 安定な DC 電圧を使って、AD8270 に電源を供給する必要があり ます。電源ピンのノイズは性能に悪影響を与えることがありま す。0.1 µF のバイパス・コンデンサを各電源ピンとグラウンド の間に、各電源ピンの近くに接続する必要があります。また、 10 µF のタンタル・コンデンサも各電源とグラウンドの間に接続 する必要があります。このコンデンサは電源ピンから離れて配 置することができ、他の高精度 IC と共用することができます。 製造コスト PCB ボードの部品数を削減できるため、ボードの迅速な作成が 可能になります。 Rev. 0 AD8270 の仕様は±15 V と±5 V で規定されていますが、不平衡電 源でも使用することができます。たとえば、−VS = 0 V、+VS = 20 V とすることができます。2 つの電源間の差は、36 V 以下に維 持する必要があります。 － 13/19 － AD8270 入力電圧範囲 AD8270 は、大部分のアプリケーションに対して真のレール to レ ール入力範囲を持っています。大部分の AD8270 構成では電圧が 分割されて内蔵オペアンプに入力されるため、オペアンプは入力 電圧の一部を入力します。図 41 に、差動アンプ構成での電圧分 割法の例を示します。 R2 (V ) R1 + R2 +IN R1 06979-061 R2 図 41.差動アンプ構成での電圧分割 Rev. 0 ±4.5 V 以下の電源電圧を使用する差動アンプ構成 レール電圧に近いリファレンス電圧を使用する差動アンプ 構成 シングルエンド・アンプ構成 正しい動作のためには、内蔵オペアンプでの入力電圧は、両電 源レールから 1.5 V 内側にある必要があります。 R4 R3 R2 (V ) R1 + R2 +IN 次のアプリケーションでは、内蔵オペアンプの電圧範囲が関係 するため、内蔵オペアンプでの電圧を計算することが推奨され ます。 電源レールを超える電圧は加えないようにしてください。この デバイスは入力ピンに ESD ダイオードを内蔵しているため、レ ールを超える電圧が加えられると、このダイオードが導通してし まいます。電流が 5 mA を超えると、これらのダイオードとデバ イスが損傷されます。レール電圧を超える電圧で動作できる同 様のデバイスについては、AD8273 データ・シートを参照して ください。 － 14/19 － AD8270 アプリケーション情報 差動アンプ構成 シングルエンド構成 AD8270 は、ゲイン 0.5、1、2 の差動アンプ構成で使用すること ができます。図 42～図 44 に、グラウンドを基準とした差動アン プ構成を示します。また、AD8270 は、リファレンス電圧の組み 合わせを基準とすることもできます。たとえば、5 V と GND だ けを使って、リファレンスを 2.5 V に設定することができます。 幾つかの可能な構成を、図 45～図 47 に示します。 AD8270 は、−2～+3 のゲイン範囲を持つ多様なシングルエンド 構成に使用することができます。表 8 に、可能な構成の一部を 示します。 3 4 –IN 10kΩ = 10kΩ +IN 10kΩ 1 10kΩ 10kΩ 6 16 NC 2 NC 3 4 15 –IN 10kΩ = 10kΩ +IN 10kΩ 5 10kΩ 2 3 +IN 4 15 –IN = +IN 10kΩ 6 +VS + –VS 2 4 15 10kΩ –IN 10kΩ = 10kΩ +IN 10kΩ 10kΩ 10kΩ 10kΩ 20kΩ 20kΩ 5 6 +VS + –VS 2 –VS +VS NC = NO CONNECT 図 46.ゲイン= 1 の差動アンプ、電源中心を基準 16 5kΩ –IN 5kΩ 1 2 3 +IN 10kΩ 20kΩ 20kΩ 5 NC 3 10kΩ 10kΩ 5kΩ 6 10kΩ GND 10kΩ 10kΩ 2 10kΩ 4 10kΩ 15 10kΩ 10kΩ –IN 10kΩ = 10kΩ +IN 10kΩ 5kΩ 5kΩ 10kΩ 20kΩ 20kΩ 5 06979-055 –IN 1 1 NC +IN 10kΩ 6 10kΩ +VS 16 図 43.ゲイン= 1 の差動アンプ、グラウンド基準 16 +IN 10kΩ 10kΩ 図 45.ゲイン= 0.5 の差動アンプ、電源中心を基準 –IN GND NC = NO CONNECT 10kΩ –IN = 10kΩ –VS 10kΩ 20kΩ 20kΩ 5kΩ 10kΩ 10kΩ 10kΩ 15 10kΩ 5 06979-054 +IN 10kΩ 3 10kΩ 20kΩ 20kΩ GND 図 42.ゲイン= 0.5 の差動アンプ、グラウンド基準 1 2 4 GND –IN –IN +IN 5kΩ 20kΩ 20kΩ 5 16 5kΩ GND GND 06979-057 +IN 2 15 10kΩ 6 +VS + –VS 2 –VS +VS 図 44.ゲイン= 2 の差動アンプ、グラウンド基準 06979-058 –IN 10kΩ 06979-053 16 1 06979-056 チャンネル A のレイアウトは、図 42～図 47 に示します。チャン ネル B のレイアウトは、対称です。表 7 に、チャンネル A とチ ャンネル B のピン接続を示します。 多くの信号ゲインで複数の設定法が選択できるため、オペアン プのクローズド・ループ・ゲインを選択する際に自由度が大き くなります。一般に、出力に大きな容量負荷を接続しても安定 なデザインであるためには、高いループ・ゲインの構成を選択 します。その他の場合には、小さいループ・ゲインの構成を選 択します。これらの構成では一般に、ノイズとオフセットが小 さくなり、帯域幅が広くなるためです。 図 47.ゲイン= 2 の差動アンプ、電源中心を基準 表 7.差動アンプ構成のピン接続 Channel A Channel B Gain and Reference Pin 1 Pin 2 Pin 3 Pin 4 Pin 5 Pin 6 Pin 12 Pin 11 Pin 10 Pin 9 Pin 8 Pin 7 Gain of 0.5, Referenced to Ground OUT −IN +IN GND GND GND OUT −IN +IN GND GND GND Gain of 0.5, Referenced to Midsupply OUT −IN +IN −VS +VS +VS OUT −IN +IN −VS +VS +VS Gain of 1, Referenced to Ground −IN NC NC +IN GND GND −IN NC NC +IN GND GND Gain of 1, Referenced to Midsupply −IN NC NC +IN −VS +VS −IN NC NC +IN −VS +VS Gain of 2, Referenced to Ground −IN −IN +IN +IN GND GND −IN −IN +IN +IN GND GND Gain of 2, Referenced to Midsupply −IN −IN +IN +IN −VS +VS −IN −IN +IN +IN −VS +VS Rev. 0 － 15/19 － AD8270 表 8.選択したシングルエンド構成 Electrical Performance Pin Connections Signal Gain Op Amp Closed-Loop Gain Input Resistance 10 kΩ − Pin 1 10 kΩ − Pin 2 10 kΩ + Pin 3 10 kΩ + Pin 4 −2 −1.5 −1.4 −1.25 −1 −0.8 −0.667 −0.6 −0.5 −0.333 −0.25 −0.2 −0.125 +0.1 +0.2 +0.25 +0.3 +0.333 +0.375 +0.4 +0.5 +0.5 +0.6 +0.6 +0.625 +0.667 +0.7 +0.75 +0.75 +0.8 +0.9 +1 +1 +1 +1.125 +1.2 +1.2 +1.25 +1.333 +1.5 +1.5 +1.6 +1.667 +1.8 +2 +2.25 +2.4 +2.5 +3 3 3 3 3 3 3 2 2 2 2 1.5 1.5 1.5 1.5 2 1.5 1.5 2 1.5 2 3 1.5 3 1.5 1.5 2 1.5 3 1.5 2 1.5 1.5 1.5 3 1.5 3 1.5 1.5 2 3 1.5 2 2 3 2 3 3 3 3 5 kΩ 4.8 kΩ 5 kΩ 5.333 kΩ 5 kΩ 5.556 kΩ 8 kΩ 8.333 kΩ 8.889 kΩ 7.5 kΩ 8 kΩ 8.333 kΩ 8.889 kΩ 8.333 kΩ 10 kΩ 24 kΩ 25 kΩ 24 kΩ 26.67 kΩ 25 kΩ 24 kΩ 15 kΩ 25 kΩ 16.67 kΩ 16 kΩ 15 kΩ 16.67 kΩ 26.67 kΩ 13.33 kΩ 16.67 kΩ 16.67 kΩ 15 kΩ >1 GΩ >1 GΩ 26.67 kΩ 16.67 kΩ 25 kΩ 24 kΩ 15 kΩ 13.33 kΩ >1 GΩ 25 kΩ 24 kΩ 16.67 kΩ >1 GΩ 26.67 kΩ 25 kΩ 24 kΩ >1 GΩ IN IN IN IN IN IN IN IN IN IN OUT OUT OUT OUT IN OUT OUT GND OUT GND GND OUT GND OUT OUT GND OUT GND OUT GND OUT OUT OUT IN OUT GND OUT OUT GND GND OUT GND GND GND GND GND GND GND GND IN IN IN IN IN IN NC NC NC NC IN IN IN IN NC GND GND NC GND NC GND GND GND GND IN NC IN GND GND NC GND GND IN IN GND GND GND GND NC GND GND NC NC GND NC GND GND GND GND GND GND GND GND GND IN GND GND GND GND GND GND GND IN GND GND GND GND GND GND GND GND GND IN NC GND IN GND GND IN GND IN IN IN NC IN IN IN IN GND IN IN IN GND IN NC IN IN IN GND GND GND NC GND GND GND GND NC GND GND GND NC GND IN GND GND GND NC GND GND GND GND GND IN GND IN NC IN GND IN IN IN IN IN GND IN IN IN IN IN IN IN IN IN IN IN IN IN Rev. 0 － 16/19 － 20 kΩ + Pin 5 GND GND NC GND IN NC GND NC GND IN GND NC GND NC NC GND NC GND GND NC GND IN NC NC IN IN NC GND GND NC NC GND IN IN IN NC NC IN GND GND IN NC IN NC IN IN NC IN IN 20 kΩ + Pin 6 GND IN IN IN IN GND IN IN IN IN IN IN IN GND IN IN IN IN IN IN IN IN IN GND GND IN GND IN IN GND IN GND IN IN GND GND GND GND GND IN IN GND GND IN IN GND GND GND IN AD8270 AD8270 の仕様のセクションと代表的な性能特性のセクションに、 主に差動アンプ構成でのデバイス性能を示します。シングルエン ド構成のデバイス性能を精確に見積もるときは、対応するクロ ーズド・ループ・ゲインを持つ差動アンプ構成を参照してくだ さい(表 9 参照)。 –IN 2 表 9.差動アンプのクローズド・ループ・ゲイン +IN 3 13 V+IN – V–IN = V+OUT – V–OUT VOCM = V+OUT + V–OUT 4 10kΩ 10kΩ 10kΩ 10kΩ 10kΩ _ 10kΩ AD8270 20kΩ 20kΩ 5 10kΩ 10kΩ + 10kΩ 10kΩ 12 11 +IN 10 –IN +IN +OUT = VOCM –OUT –IN 9 20kΩ 20kΩ 8 7 6 OCM 06979-062 1 OCM AD8270 は、1.5 以上のループ・ゲインで安定するようにデザイ ンされています。一般に電圧フォロア構成はループ・ゲインが 1 であるため、不安定である可能性があります。安定な幾つかの G = 1 の構成を表 8 に示します。 図 48.差動出力、G = 1、同相モード出力電圧をリファレンス電圧で 設定 +OUT 16 差動出力 1 AD8270 は、容易に差動出力に構成できます。図 48 に、G = 1 の 差動出力アンプの構成を示します。図に示す OCM ノードは、同 相モード出力電圧を設定します。図 49 に、G = 1 の差動出力アン プ構成を示します。この構成では、2 つの電圧の平均により同 相モード出力電圧が設定されます。たとえば、5 V と GND だけ を使ってリファレンスを 2.5 V に設定する際に、この構成を使う ことができます。 –IN 2 +IN 3 A 4 10kΩ 10kΩ 10kΩ –OUT 15 14 10kΩ 10kΩ _ 10kΩ 10kΩ AD8270 20kΩ 20kΩ 5 10kΩ 10kΩ + 10kΩ 13 V+IN – V–IN = V+OUT – V–OUT V + VB V+OUT + V–OUT = A 2 12 11 +IN 10 –IN 9 A +IN +OUT = VOCM –OUT –IN 20kΩ 20kΩ 7 6 B 8 VA + VB 2 06979-063 ゲイン 1 の構成 + 1.5 2 3 14 _ 0.5 1 2 –OUT 15 + Closed-Loop Gain 16 _ Difference Amplifier Gain +OUT 図 49.差動出力、G = 1、同相モード出力電圧を 2 つの電圧の平均で 設定 これらの 2 の構成は、図 42 と図 45 に示す G = 0.5 の差動アンプ 構成を採用していることに注意してください。同じ技術を使う と、G = 1 と G = 2 の差動アンプ構成を使って、それぞれゲイン 2 または 4 の差動出力を構成することができます。 Rev. 0 － 17/19 － AD8270 ピーキングを抑えるためには、AD8270 とケーブルの間に抵抗を 接続します。ケーブル容量と必要とされる出力応答は大幅に変わ るため、この抵抗は実験的に定める必要があります。開始ポイン トとしては 20 Ω が適切です。 ADC の駆動 AD270 は、高いスルー・レート、駆動能力、DC 精度の組み合 わ せ を 持 つ た め 、 優 れ た ADC ド ラ イ バ に な っ て い ま す 。 AD8270 は、シングルエンド入力と差動入力の ADC を駆動する ことができます。多くのコンバータでは、小さい値抵抗と高品 質のセラミック・コンデンサの組み合わせにより出力をバッフ ァすることが要求されます。詳細については、コンバータのデ ータ・シートを参照してください。図 51 に、差動構成の AD8270 による AD7688 ADC の駆動例を示します。AD8270 は、ADR435 からの 5 V リファレンス電圧を分圧して、同相モード出力電圧が 2.5 V になるようにしています。これは AD7688 が要求する精確 な電圧です。 AD8270 (DIFF OUT) AD8270 (SINGLE OUT) 06979-060 駆動ケーブル すべてのケーブルは単位長あたり一定の容量を持ち、この容量値 はケーブル・タイプごとに大幅に変わります。特にゲイン 0.5 で AD8270 を動作させるときには、ケーブルの容量負荷により出力 応答にピーキングまたは不安定性が発生することがあります。 +12V –12V 16 13 10kΩ 図 50.ケーブルの駆動 NOTE: POWER SUPPLY DECOUPLING NOT SHOWN. 1 10kΩ –IN 2 +IN 3 4 5 6 5V_REF 0.1µF 7 8 9 –IN 10 +IN 11 10kΩ 15 10kΩ 33Ω 10kΩ AD7688 33Ω 20kΩ 4 –IN 2.7nF COG 20kΩ 20kΩ 3 +IN 2.7nF COG REF 1 AD8270 0.1µF +12V 20kΩ 2 10kΩ VIN 10kΩ 14 10kΩ VOUT 5 ADR435 5V_REF 10µF GND 10kΩ 12 図 51.ADC の駆動 Rev. 0 － 18/19 － 06979-037 4 10kΩ AD8270 外形寸法 4.00 BSC SQ 0.60 MAX 0.60 MAX 13 12° MAX 12 2.50 2.35 SQ 2.20 EXPOSED PAD 3.75 BSC SQ 0.50 0.40 0.30 (BOTTOM VIEW) 9 8 5 4 0.25 MIN 1.95 BSC 0.80 MAX 0.65 TYP 0.05 MAX 0.02 NOM SEATING PLANE 0.35 0.30 0.25 0.20 REF COPLANARITY 0.08 COMPLIANT TO JEDEC STANDARDS MO-220-VGGC 010606-0 1.00 0.85 0.80 0.65 BSC TOP VIEW PIN 1 INDICATOR 1 D06979-0-1/08(0)-J PIN 1 INDICATOR 16 図 52.16 ピン・リード・フレーム・チップ・スケール・パッケージ[LFCSP_VQ] 4 mm × 4 mm ボディ、極薄クワッド (CP-16-10) 寸法: mm オーダー・ガイド Model Temperature Range Package Description Package Option AD8270ACPZ-R71 AD8270ACPZ-RL AD8270ACPZ-WP −40°C to +85°C −40°C to +85°C −40°C to +85°C 16-Lead LFCSP_VQ 16-Lead LFCSP_VQ 16-Lead LFCSP_VQ CP-16-10 CP-16-10 CP-16-10 1 Z = RoHS 準拠製品 Rev. 0 － 19/19 －