日本語版

広い電源電圧範囲の
レールtoレール出力計装アンプ
AD8226
ピン配置
特長
外付け抵抗 1 本でゲイン設定
AD8226
1
8
+VS
入力電圧がグラウンド以下に変化可能
RG
2
7
VOUT
電源電圧を超える入力を保護
RG
3
6
REF
電源範囲が非常に広い
+IN
4
5
–VS
単電源動作: 2.2 V～36 V
07036-001
–IN
ゲイン範囲: 1～1000
TOP VIEW
(Not to Scale)
両電源動作: ±1.35 V～±18 V
帯域幅(G = 1): 1.5 MHz
図 1.
CMRR (G = 1): BR モデルで最小 90 dB
入力ノイズ: 22 nV/√Hz
電源電流: 350 µA (typ)
表 1.計装アンプの分類 1
仕様温度範囲: −40°C～+125°C
8 ピンの SOIC または MSOP パッケージを採用
アプリケーション
工業用プロセス制御
ブリッジ・アンプ
医療計測機器
携帯型データ・アクイジション
マルチチャンネル・システム
General
Purpose
Zero
Drift
Military
Grade
Low
Power
High Speed
PGA
AD8220
AD8221
AD8222
AD8224
AD8228
AD8295
AD8231
AD8290
AD8293
AD8553
AD8556
AD8557
AD620
AD621
AD524
AD526
AD624
AD627
AD623
AD8223
AD8226
AD8227
AD8250
AD8251
AD8253
1
最新計装アンプについては http://www.analog.com/jpをご覧ください。
概要
AD8226 は、広い電源範囲を持つ低価格の計装アンプであり、1 本
の外付け抵抗でゲインを 1～1000 に設定することができます。
AD8226 は、様々な信号電圧で動作するようにデザインされて
います。このデバイスは広い入力範囲とレール to レール出力を
持つため、各電源電圧をフル利用して信号を処理することがで
きます。この入力範囲では信号が負電源を下回ることができる
ため、両電源を必要とせずに、グラウンド付近の小信号を増幅す
ることができます。AD8226 は、両電源では±1.35 V～±18 V の範
囲で、単電源では 2.2 V～36 V の範囲で、それぞれ動作すること
ができます。
AD8226 の強固な入力は、実環境のセンサーに接続するように
デザインされています。AD8226 は広い動作範囲を持つ他に、
電源電圧を超える電圧を処理することもできます。例えば、±5
Rev. A
V 電源で、デバイスは±35 V の入力に損傷なしで耐えることが
保証されています。断線を検出できるようにするため、最小と
最大の入力バイアス電流も規定されています。
AD8226 は、マルチチャンネルの省スペース・アプリケーショ
ンに最適です。AD8226 は他の低価格低消費電力の計装アンプ
と異なり、最小ゲイン= 1 でデザインされているため、±10 V の
信号を容易に処理することができます。AD8226 は MSOP パッ
ケージを採用し、125°C の温度定格であるため、実装密度が高
く、空気流のないデザインにも採用することができます。
AD8226 は 8 ピンの MSOP または SOIC パッケージを採用し、
−40°C～+125°C で動作が規定されています。
AD8226 と同じパッケージと性能を持ち、かつゲイン= 5～1000
のデバイスが必要な場合は、AD8227 の採用をご検討ください。
アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に
関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、
アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様
は、予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有に属します。
※日本語データシートは REVISION が古い場合があります。最新の内容については、英語版をご参照ください。
©2009 Analog Devices, Inc. All rights reserved.
社／〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル
電話 03（5402）8200
大阪営業所／〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー
電話 06（6350）6868
本
AD8226
目次
特長......................................................................................................1
ゲインの選択................................................................................ 19
アプリケーション ..............................................................................1
リファレンス・ピン .................................................................... 20
ピン配置..............................................................................................1
入力電圧範囲................................................................................ 20
概要......................................................................................................1
レイアウト.................................................................................... 20
改訂履歴..............................................................................................2
入力バイアス電流のリターン・パス ........................................ 21
仕様......................................................................................................3
絶対最大定格 ......................................................................................7
熱抵抗..............................................................................................7
ESDの注意 ......................................................................................7
ピン配置およびピン機能説明 ..........................................................8
代表的な性能特性 ..............................................................................9
動作原理............................................................................................19
アーキテクチャ ............................................................................19
改訂履歴
7/09—Rev. 0 to Rev. A
Added BRZ and BRM Models ............................................... Universal
Changes to Features Section.................................................................1
Changes to Table 1 ...............................................................................1
Changes to General Description Section ..............................................1
Changes to Gain vs. Temperature Parameter, Output Parameter,
and Operating Range Parameter, Table 2................................................. 4
Changes to Common-Mode Rejection Ratio (CMRR) Parameter
and to Input Offset, VOSO, Average Temperature Coefficient
Parameter, Table 3 ............................................................................5
Changes to Gain vs. Temperature Parameter, Table 3...........................6
Changes to Gain Selection Section .....................................................19
Changes to Reference Terminal Section and Input Voltage
Range Section.................................................................................20
Changes to Ordering Guide ................................................................25
1/09—Revision 0: Initial Version
Rev. A
－ 2/25 －
入力保護........................................................................................ 22
無線周波数干渉(RFI) ................................................................... 22
アプリケーション情報 .................................................................... 23
差動駆動........................................................................................ 23
高精度ストレイン・ゲージ ........................................................ 24
ADCの駆動 ................................................................................... 24
外形寸法............................................................................................ 25
オーダー・ガイド ........................................................................ 25
AD8226
仕様
特に指定がない限り、+VS = +15 V、−VS = −15 V、VREF = 0 V、TA = 25°C、G = 1、RL = 10 kΩ、仕様は入力基準。
表 2.
Parameter
COMMON-MODE REJECTION RATIO
(CMRR)
CMRR with DC to 60 Hz
G=1
G = 10
G = 100
G = 1000
CMRR with DC at 5 kHz
G=1
G = 10
G = 100
G = 1000
NOISE
Voltage Noise
Input Voltage Noise, eNI
Output Voltage Noise, eNO
RTI
G=1
G = 10
G = 100 to 1000
Current Noise
VOLTAGE OFFSET
Input Offset, VOSI
Average Temperature Coefficient
Output Offset, VOSO
Average Temperature Coefficient
Offset RTI vs. Supply (PSR)
G=1
G = 10
G = 100
G = 1000
INPUT CURRENT
Input Bias Current1
Average Temperature Coefficient
Input Offset Current
Average Temperature Coefficient
REFERENCE INPUT
RIN
IIN
Voltage Range
Reference Gain to Output
Reference Gain Error
DYNAMIC RESPONSE
Small-Signal −3 dB Bandwidth
G=1
G = 10
G = 100
G = 1000
Rev. A
Conditions
VCM = −10 V to +10 V
Min
ARZ, ARMZ
Typ
Max
Min
BRZ, BRMZ
Typ
Max
Unit
80
100
105
105
90
105
110
110
dB
dB
dB
dB
80
90
90
100
80
90
90
100
dB
dB
dB
dB
Total noise: eN = √(eNI2 +
(eNO/G)2)
1 kHz
22
120
24
125
22
120
24
125
nV/√Hz
nV/√Hz
f = 0.1 Hz to 10 Hz
2
0.5
0.4
100
3
f = 1 kHz
f = 0.1 Hz to 10 Hz
Total offset voltage:
VOS = VOSI + (VOSO/G)
VS = ±5 V to ±15 V
TA = −40°C to +125°C
VS = ±5 V to ±15 V
TA = −40°C to +125°C
VS = ±5 V to ±15 V
0.5
2
2
0.5
0.4
100
3
200
2
1000
10
80
100
105
105
TA = +25°C
TA = +125°C
TA = −40°C
TA = −40°C to +125°C
TA = +25°C
TA = +125°C
TA = −40°C
TA = −40°C to +125°C
5
5
5
0.5
1
100
1
500
5
90
105
110
110
20
15
30
70
27
25
35
5
5
5
µV
µV/°C
µV
µV/°C
dB
dB
dB
dB
20
15
30
70
1.5
1.5
2
27
25
35
0.5
0.5
0.5
5
5
100
7
100
7
nA
nA
nA
pA/°C
nA
nA
nA
pA/°C
1
0.01
1
0.01
kΩ
µA
V
V/V
%
1500
160
20
2
1500
160
20
2
kHz
kHz
kHz
kHz
−VS
－ 3/25 －
µV p-p
µV p-p
µV p-p
fA/√Hz
pA p-p
+VS
−VS
+VS
AD8226
Parameter
Settling Time 0.01%
G=1
G = 10
G = 100
G = 1000
Slew Rate
GAIN
Gain Range
Gain Error
G=1
G = 5 to 1000
Gain Nonlinearity
G = 1 to 10
G = 100
G = 1000
Gain vs. Temperature2
G=1
G>1
INPUT
Input Impedance
Differential
Common Mode
Input Operating Voltage Range3
Input Overvoltage Range
OUTPUT
Output Swing
RL = 2 kΩ to Ground
Conditions
10 V step
Min
ARZ, ARMZ
Typ
Max
Min
25
15
40
350
0.4
0.6
G=1
G = 5 to 100
G = 1 + (49.4 kΩ/RG)
1
BRZ, BRMZ
Typ
Max
25
15
40
350
0.4
0.6
1000
1
Unit
µs
µs
µs
µs
V/µs
V/µs
1000
V/V
0.04
0.3
0.01
0.1
%
%
10
75
750
10
75
750
ppm
ppm
ppm
5
5
−100
1
2
−100
ppm/°C
ppm/°C
ppm/°C
VOUT ±10 V
VOUT = −10 V to +10
V
RL ≥ 2 kΩ
RL ≥ 2 kΩ
RL ≥ 2 kΩ
TA = −40°C to +85°C
TA = 85°C to 125°C
TA = −40°C to +125°C
VS = ±1.35 V to +36
V
0.8||2
0.4||2
0.8||2
0.4||2
TA = +25°C
TA = +125°C
TA = −40°C
TA = −40°C to +125°C
−VS − 0.1
−VS − 0.05
−VS − 0.15
+VS − 40
+VS − 0.8
+VS − 0.6
+VS − 0.9
−VS + 40
−VS − 0.1
−VS − 0.05
−VS − 0.15
+VS − 40
+VS − 0.8
+VS − 0.6
+VS − 0.9
−VS + 40
GΩ||pF
GΩ||pF
V
V
V
V
TA = +25°C
TA = +125°C
TA = −40°C
−VS + 0.4
−VS + 0.4
−VS + 1.2
+VS − 0.7
+VS – 1.0
+VS – 1.1
−VS + 0.4
−VS + 0.4
−VS + 1.2
+VS − 0.7
+VS – 1.0
+VS – 1.1
V
V
V
TA = +25°C
TA = +125°C
TA = −40°C
−VS + 0.2
−VS + 0.3
−VS + 0.2
+VS − 0.2
+VS − 0.3
+VS − 0.2
−VS + 0.2
−VS + 0.3
−VS + 0.2
+VS − 0.2
+VS − 0.3
+VS − 0.2
V
V
V
TA = −40°C to +125°C
−VS + 0.1
+VS − 0.1
−VS + 0.1
+VS − 0.1
V
mA
±18
425
325
525
600
+125
V
µA
µA
µA
µA
°C
RL = 10 kΩ to Ground
RL = 100 kΩ to Ground
Short-Circuit Current
POWER SUPPLY
Operating Range
Quiescent Current
TEMPERATURE RANGE
13
Dual-supply operation
TA = +25°C
TA = −40°C
TA = +85°C
TA = +125°C
±1.35
350
250
450
525
−40
1
13
±18
425
325
525
600
+125
±1.35
350
250
450
525
−40
入力ステージでは PNP トランジスタを使っているため、デバイスに常に入力バイアス電流が流入しています。
G > 1 の規定値には、外付けゲイン設定抵抗 RG の影響は含まれません。
3
AD8226 入力ステージの入力電圧範囲。入力範囲は、同相モード電圧、差動電圧、ゲイン、リファレンス電圧に依存します。詳細については、入力電圧範囲のセクシ
ョンを参照してください。
2
Rev. A
－ 4/25 －
AD8226
特に指定がない限り、+VS = 2.7 V、−VS = 0 V、VREF = 0 V、TA = 25°C、G = 1、RL = 10 kΩ、仕様は入力基準。
表 3.
Parameter
COMMON-MODE REJECTION RATIO (CMRR)
CMRR with DC to 60 Hz
G=1
G = 10
G = 100
G = 1000
CMRR with DC at 5 kHz
G=1
G = 10
G = 100
G = 1000
NOISE
Voltage Noise
Input Voltage Noise, eNI
Output Voltage Noise, eNO
RTI
G=1
G = 10
G = 100 to 1000
Current Noise
VOLTAGE OFFSET
Input Offset, VOSI
Average Temperature Coefficient
Output Offset, VOSO
Average Temperature Coefficient
Offset RTI vs. Supply (PSR)
G=1
G = 10
G = 100
G = 1000
INPUT CURRENT
Input Bias Current1
Average Temperature Coefficient
Input Offset Current
Average Temperature Coefficient
REFERENCE INPUT
RIN
IIN
Voltage Range
Reference Gain to Output
Reference Gain Error
DYNAMIC RESPONSE
Small-Signal −3 dB Bandwidth
G=1
G = 10
G = 100
G = 1000
Settling Time 0.01%
G=1
G = 10
G = 100
G = 1000
Rev. A
Conditions
VCM = 0 V to 1.7 V
Min
ARZ, ARMZ
Typ
Max
Min
BRZ, BRMZ
Typ
Max
Unit
80
100
105
105
90
105
110
110
dB
dB
dB
dB
80
90
90
100
80
90
90
100
dB
dB
dB
dB
Total noise: eN = √(eNI2 + (eNO/G2))
1 kHz
22
120
24
125
22
120
24
125
nV/√Hz
nV/√Hz
f = 0.1 Hz to 10 Hz
2.0
0.5
0.4
100
3
f = 1 kHz
f = 0.1 Hz to 10 Hz
Total offset voltage: VOS = VOSI + (VOSO/G)
TA = −40°C to +125°C
0.5
TA = −40°C to +125°C
VS = 0 V to 1.7 V
2
2.0
0.5
0.4
100
3
200
2
1000
10
80
100
105
105
TA = +25°C
TA = +125°C
TA = −40°C
TA = −40°C to +125°C
TA = +25°C
TA = +125°C
TA = −40°C
TA =−40°C to +125°C
5
5
5
0.5
1
µV p-p
µV p-p
µV p-p
fA/√Hz
pA p-p
100
1
500
5
90
105
110
110
20
15
30
70
27
25
35
5
5
5
µV
µV/°C
µV
µV/°C
dB
dB
dB
dB
20
15
30
70
1.5
1.5
1
27
25
35
0.5
0.5
0.1
5
5
100
7
100
7
nA
nA
nA
pA/°C
nA
nA
nA
pA/°C
1
0.01
1
0.01
kΩ
µA
V
V/V
%
1500
160
20
2
1500
160
20
2
kHz
kHz
kHz
kHz
6
6
35
350
6
6
35
350
µs
µs
µs
µs
−VS
+VS
−VS
+VS
2 V step
－ 5/25 －
AD8226
Parameter
Slew Rate
GAIN
Gain Range
Gain Error
G=1
G = 5 to 1000
Gain vs. Temperature2
G=1
G>1
INPUT
Input Impedance
Differential
Common Mode
Input Operating Voltage Range3
Input Overvoltage Range
OUTPUT
Output Swing
Short-Circuit Current
POWER SUPPLY
Operating Range
Quiescent Current
Conditions
G=1
G = 5 to 100
G = 1 + (49.4 kΩ/RG)
Min
1
2
3
1000
Min
BRZ, BRMZ
Typ
Max
0.4
0.6
Unit
V/µs
V/µs
1000
V/V
1
VOUT = 0.8 V to 1.8 V
VOUT = 0.2 V to 2.5 V
0.04
0.3
0.01%
0.1%
%
%
TA = −40°C to +85°C
TA = +85°C to +125°C
TA = −40°C to +125°C
−VS = 0 V, +VS = 2.7 V to 36 V
5
5
−100
1
2
ppm/°C
ppm/°C
ppm/°C
0.8||2
0.4||2
TA = +25°C
−0.1
TA = −40°C
−0.15
TA = +125°C
−0.05
TA = −40°C to +125°C
+VS −
40
RL = 10 kΩ to 1.35 V,
TA = −40°C to +125°C
0.1
0.8||2
0.4||2
+VS −
0.7
+VS −
0.9
+VS −
0.6
−VS +
40
+VS −
0.1
−0.1
Single-supply operation
TA = +25°C, −VS = 0 V, +VS = 2.7 V
TA = −40°C, −VS = 0 V, +VS = 2.7 V
TA = +85°C, −VS = 0 V, +VS = 2.7 V
TA = +125°C, −VS = 0 V, +VS = 2.7 V
2.2
325
250
425
475
−40
+VS −
0.7
+VS −
0.9
+VS −
0.6
−VS +
40
−0.15
−0.05
+VS −
40
0.1
13
TEMPERATURE RANGE
1
ARZ, ARMZ
Typ
Max
0.4
0.6
+VS −
0.1
13
36
400
325
500
550
+125
2.2
325
250
425
475
−40
GΩ||pF
GΩ||pF
V
V
V
V
mA
36
400
325
500
550
+125
V
µA
µA
µA
µA
°C
入力ステージでは PNP トランジスタを使っているため、デバイスに常に入力バイアス電流が流入しています。
G > 1 の規定値には、外付けゲイン設定抵抗 RG の影響は含まれません。
AD8226 入力ステージの入力電圧範囲。 入力範囲は、同相モード電圧、差動電圧、ゲイン、リファレンス電圧に依存します。 詳細については、入力電圧範囲のセク
ションを参照してください。
Rev. A
－ 6/25 －
AD8226
絶対最大定格
表 4.
熱抵抗
Parameter
Rating
Supply Voltage
Output Short-Circuit Current
Maximum Voltage at −IN or +IN
Minimum Voltage at −IN or +IN
REF Voltage
Storage Temperature Range
Specified Temperature Range
Maximum Junction Temperature
ESD
Human Body Model
Charge Device Model
Machine Model
±18 V
Indefinite
−VS + 40 V
+VS − 40 V
±VS
−65°C to +150°C
−40°C to +125°C
140°C
θJA は、自然空冷のデバイスで規定。
表 5.熱抵抗
θJA
Unit
8-Lead MSOP, 4-Layer JEDEC Board
8-Lead SOIC, 4-Layer JEDEC Board
135
121
°C/W
°C/W
ESDの注意
1.5 kV
1.5 kV
100 V
上記の絶対最大定格を超えるストレスを加えるとデバイスに恒
久的な損傷を与えることがあります。この規定はストレス定格
の規定のみを目的とするものであり、この仕様の動作のセクシ
ョンに記載する規定値以上でのデバイス動作を定めたものでは
ありません。デバイスを長時間絶対最大定格状態に置くとデバ
イスの信頼性に影響を与えます。
Rev. A
Package
－ 7/25 －
ESD（静電放電）の影響を受けやすいデバイスで
す。電荷を帯びたデバイスや回路ボードは、検知
されないまま放電することがあります。本製品は
当社独自の特許技術である ESD 保護回路を内蔵
してはいますが、デバイスが高エネルギーの静電
放電を被った場合、損傷を生じる可能性がありま
す。したがって、性能劣化や機能低下を防止する
ため、ESD に対する適切な予防措置を講じるこ
とをお勧めします。
AD8226
–IN
1
RG
2
RG
+IN
AD8226
8
+VS
7
VOUT
3
6
REF
4
5
–VS
TOP VIEW
(Not to Scale)
07036-002
ピン配置およびピン機能説明
図 2.ピン配置
表 6.ピン機能の説明
ピン番号
記号
説明
1
−IN
負入力。
2、3
RG
ゲイン設定ピン。これら 2 本のピンの間にゲイン抵抗を接続します。
4
+IN
正入力。
5
−VS
負電源。
6
REF
リファレンス。このピンは、低インピーダンスで駆動する必要があります。
7
VOUT
出力。
8
+VS
正電源。
Rev. A
－ 8/25 －
AD8226
代表的な性能特性
特に指定がない限り、T = 25°C、VS = ±15 V、RL = 10 kΩ。
N: 2203
MEAN: 35.7649
SD: 229.378
160
MEAN: 0.041
SD: 0.224
250
140
200
100
HITS
HITS
120
80
150
100
60
40
50
–900
–600
–300
0
300
VOSO @ ±15V (µV)
600
900
0
–1.2
07036-031
0
図 3.出力オフセット電圧の分布
–0.6
0
0.3
–0.3
VOSI DRIFT (µV)
0.6
0.9
1.2
図 6.入力オフセット電圧ドリフトの分布、G = 100
MEAN: –0.57
SD: 1.5762
240
–0.9
07036-034
20
MEAN: 21.5589
SD: 0.624
180
210
150
180
120
HITS
HITS
150
120
90
90
60
60
–9
–6
–3
0
3
VOSO DRIFT (µV)
6
9
0
07036-032
0
18
図 4.出力オフセット電圧ドリフトの分布
350
26
20
22
24
POSITIVE IBIAS CURRENT @ ±15V (nA)
07036-035
30
30
図 7.入力バイアス電流の分布
MEAN: –3.67283
SD: 51.1
MEAN: 0.003
SD: 0.075
300
300
250
250
HITS
150
100
100
50
50
–400
0
200
–200
VOSI @ RG PINS @ ±15V (µV)
400
0
07036-033
0
図 5.入力オフセット電圧の分布
Rev. A
150
–0.9
–0.6
–0.3
0
0.3
VOSI @ ±15V (nA)
0.6
図 8.入力オフセット電流の分布
－ 9/25 －
0.9
07036-036
HITS
200
200
AD8226
2.5
2.5
+1.35V, +1.9V
1.5
+0.02V, +1.3V
+2.68V, +1.2V
1.0
VREF = 0V
+2.4V, +0.8V
0.5
+2.68V, +0.3V
+0.02V, +0.3V
0
–1.0
–0.5
0
0.5
1.5
+0.02V, +1.3V
+2.4V, +0.8V
0.5
2.0
1.0
1.5
OUTPUT VOLTAGE (V)
2.5
+0.02V, +0.4V
–0.5
–0.5
3.0
+2.5V, +4.3V
0
0.5
+0.02V, +4.3V
VREF = +1.35V
4
3
+0.02V, +3.0V
+4.98V, +3.0V
VREF = 0V
2
1
COMMON-MODE VOLTAGE (V)
+4.7V, +1.9V
+0.02V, +0.8V
+4.98V, +0.8V
2.5
3.0
+2.5V, +4.2V
VREF = +2.5V
4
3
+0.02V, +3.0V
+4.96V, +3.0V
VREF = 0V
2
1
+4.7V, +1.9V
+0.02V, +0.7V
+4.96V, +0.7V
–1
–0.5
0
0.5
07036-038
+2.5V, –0.4V
+0.02V, –0.4V
1.0
1.5 2.0 2.5 3.0 3.5
OUTPUT VOLTAGE (V)
4.0
4.5
5.0
+2.5V, –0.3.V
+0.02V, –0.3V
–1
–0.5
5.5
0
0.5
07036-041
0
0
1.0
1.5 2.0 2.5 3.0 3.5
OUTPUT VOLTAGE (V)
4.0
4.5
5.0
5.5
図 13.出力電圧対入力同相モード電圧
単電源、VS = +5 V、G = 100
図 10.出力電圧対入力同相モード電圧
単電源、VS = +5 V、G = 1
6
6
0V, +4.3V
0V, +4.2V
4
–4.97V, +1.8V
COMMON-MODE VOLTAGE (V)
COMMON-MODE VOLTAGE (V)
2.0
1.0
1.5
OUTPUT VOLTAGE (V)
+4.96V, +1.8V
0
–2
–4.97V, –3.0V
+4.96V, –0.3V
–4
4
2
–4.96V, +1.7V
+4.96V, +1.7V
–4.96V, –3.1V
+4.96V, –3.1V
0
–2
07036-039
–4
0V, –5.4V
–4
–2
0
2
OUTPUT VOLTAGE (V)
4
07036-042
COMMON-MODE VOLTAGE (V)
+1.35, –0.3V
+0.02V, –0.3V
5
+0.02V, +4.3V
0V, –5.3V
–6
–6
6
図 11.出力電圧対入力同相モード電圧
両電源、VS = ±5 V、G = 1
Rev. A
+2.67V, +0.4V
図 12.出力電圧対入力同相モード電圧
単電源、VS = +2.7 V、G = 100
5
–6
–6
+2.67V, +1.3V
VREF = 0V
1.0
図 9.出力電圧対入力同相モード電圧
単電源、VS = +2.7 V、G = 1
2
VREF = +1.35V
+1.35V, +1.9V
0
+1.35V, –0.4V
+0.02V, –0.4V
07036-037
–0.5
+0.02V, +2.0V
2.0
07036-040
2.0
COMMON-MODE VOLTAGE (V)
VREF = +1.35V
COMMON-MODE VOLTAGE (V)
+0.02V, +2.0V
–4
–2
0
2
OUTPUT VOLTAGE (V)
4
図 14.出力電圧対入力同相モード電圧
両電源、VS = ±5 V、G = 100
－ 10/25 －
6
AD8226
20
20
VS = ±12V
+11.95V, –6.4V
–11.95V, –6.4V
0V, –12.4V
–14.96V, –7.9V
+14.94V, –7.9V
0V, –15.4V
–20
–20
–15
–10
5
–5
0
OUTPUT VOLTAGE (V)
10
15
0
20
1.50
0.6
2.75
0.5
2.50
0.4
2.25
0.3
0.2
0.1
1.25
0
1.00
–0.1
IIN
–0.2
0.75
–0.3
0.50
0.25
OUTPUT VOLTAGE (V)
VOUT
0.5
VOUT
0.4
0.3
0.2
1.75
0.1
1.50
0
1.25
–0.1
1.00
–0.2
IIN
0.75
–0.3
0
–0.6
–40 –35 –30 –25 –20 –15 –10 –5 0 5 10 15 20 25 30 35 40
INPUT VOLTAGE (V)
16
14
12
10
0
–0.1
–0.2
–0.3
–0.4
図 17.入力過電圧性能、G = 1、VS = ±15 V
OUTPUT VOLTAGE (V)
0.3
–0.5
–16
–40 –35 –30 –25 –20 –15 –10 –5 0 5 10 15 20 25 30 35 40
INPUT VOLTAGE (V)
Rev. A
0.6
VS = 2.7V
G = 100
–VIN = 0V
図 19.入力過電圧性能、G = 100、VS = 2.7 V
0.1
IIN
20
–0.5
INPUT CURRENT (mA)
0
–2
–4
–6
–8
–10
–12
–14
15
–0.4
0.2
2
10
0.25
0.4
VOUT
8
6
4
5
–5
0
OUTPUT VOLTAGE (V)
–0.5
07036-045
OUTPUT VOLTAGE (V)
10
–10
0.50
0.5
VS = ±15V
G=1
–VIN = 0V
–15
2.00
図 16.入力過電圧性能、G = 1、VS = 2.7 V
16
+14.95V, –8.0V
–0.4
0
–0.6
–40 –35 –30 –25 –20 –15 –10 –5 0 5 10 15 20 25 30 35 40
INPUT VOLTAGE (V)
14
12
–14.95V, –8.0V
図 18.出力電圧対入力同相モード電圧
両電源、VS = ±15 V、G = 100
INPUT CURRENT (mA)
OUTPUT VOLTAGE (V)
1.75
0V, –12.3V
0V, –15.4V
07036-044
2.00
VS = 2.7V
G=1
–VIN = 0V
+11.95V, –6.5V
–11.95V, –6.5V
–20
–20
図 15.出力電圧対入力同相モード電圧
両電源、VS = ±15 V、G = 1
2.25
VS = ±12V
–5
–10
+11.95V, +5.2V
–11.95V, +5.2V
–15
07036-043
–15
5
+14.95V, +6.7V
0V, +11.2V
07036-046
–5
+14.95V, +6.7V
INPUT CURRENT (mA)
0
–10
+11.95V, +5.3V
–11.95V, +5.3V
10
07036-047
5
+14.94V, +6.8V
0V, +11.3V
VS = ±15V
8
6
4
0.6
VS = ±15V
G = 100
–VIN = 0V
0.5
0.4
VOUT
0.2
0.1
2
0
–2
–4
–6
–8
–10
–12
–14
IIN
0
–0.1
–0.2
–0.3
–0.4
–0.5
–0.6
–16
–40 –35 –30 –25 –20 –15 –10 –5 0 5 10 15 20 25 30 35 40
INPUT VOLTAGE (V)
図 20.入力過電圧性能、G = 100、VS = ±15 V
－ 11/25 －
0.3
INPUT CURRENT (mA)
+14.96V, +6.8V
0V, +14.2V
15
COMMON-MODE VOLTAGE (V)
COMMON-MODE VOLTAGE (V)
10
VS = ±15V
07036-048
0V, +14.3V
15
AD8226
30
160
29
140
28
–0.15V
INPUT BIAS CURRENT (nA)
27
NEGATIVE PSRR (dB)
26
25
24
23
22
21
+4.22V
20
GAIN = 1000
120 GAIN = 100
GAIN = 10
100 GAIN = 1
80
60
40
19
18
20
0
0.5
1.0
1.5
2.0
2.5
3.0
3.5
COMMON-MODE VOLTAGE (V)
4.0
4.5
0
0.1
07036-049
16
–0.5
1
10
図 21.同相モード電圧対入力バイアス電流、VS = +5 V
60
1M
VS = ±15V
GAIN = 1000
50
35
40
GAIN (dB)
30
25
20
15
+14.18V
30
20
GAIN = 10
10
0
10
GAIN = 100
GAIN = 1
–10
5
–12
–8
–4
0
4
8
COMMON-MODE VOLTAGE (V)
12
16
–30
100
07036-050
–5
–16
図 22.同相モード電圧対入力バイアス電流、VS = ±15 V
10k
100k
FREQUENCY (Hz)
1M
10M
図 25.ゲインの周波数特性、VS = ±15 V
160
70
140 GAIN = 1000
60
GAIN = 100
120 GAIN = 10
50
40
GAIN (dB)
GAIN = 1
80
60
VS = 2.7V
GAIN = 1000
GAIN = 100
30
20
GAIN = 10
10
0
40
GAIN = 1
–10
20
–20
1
10
100
1k
FREQUENCY (Hz)
10k
100k
1M
07036-013
0
0.1
1k
07036-015
–20
0
図 23.正 PSRR の周波数特性、RTI
–30
100
1k
10k
100k
FREQUENCY (Hz)
1M
図 26.ゲインの周波数特性、2.7 V 単電源
－ 12/25 －
10M
07036-016
INPUT BIAS CURRENT (nA)
40
POSITIVE PSRR (dB)
100k
70
–15.13V
45
Rev. A
10k
図 24.負 PSRR の周波数特性
50
100
100
1k
FREQUENCY (Hz)
07036-014
17
AD8226
150
35
30
CMRR (dB)
INPUT BIAS CURRENT (nA)
BANDWIDTH
LIMITED
120 GAIN = 10
100 GAIN = 1
80
60
40
20
1
10
100
1k
FREQUENCY (Hz)
10k
100k
図 27.CMRR の周波数特性、RTI
100
20
75
15
50
10
25
0
15 30 45 60 75
TEMPERATURE (°C)
90
0
105 120 135
図 30.入力バイアス電流と入力オフセット電流の温度特性
20
120
GAIN = 100
GAIN = 1000
10
BANDWIDTH
LIMITED
100
GAIN = 1
0
GAIN ERROR (µV/V)
GAIN = 10
80
CMRR (dB)
25
5
–45 –30 –15
07036-017
0
0.1
125
INPUT OFFSET CURRENT (pA)
140 GAIN = 100
VS = ±15V
VREF = 0V
–IN BIAS CURRENT
+IN BIAS CURRENT
OFFSET CURRENT
GAIN = 1000
07036-012
160
60
40
–0.6
ppm/°C
–10
–20
–0.3ppm/°C
–30
–0.4ppm/°C
–40
–50
20
1
10
100
1k
FREQUENCY (Hz)
10k
100k
NORMALIZED AT 25°C
–70
–60 –40 –20
0
20
40
60
80
TEMPERATURE (°C)
07036-018
0
0.1
120
140
図 31.ゲイン誤差の温度特性、G = 1
図 28.CMRR の周波数特性、RTI、1 kΩ ソース不平衡
20
3.0
2.5
10
2.0
–0.35ppm/°C
1.5
0
CMRR (µV/V)
1.0
0.5
0
–0.5
–10
0.2ppm/°C
–20
–1.0
–1.5
–30
–2.0
–3.0
0
10
20
30
40 50 60 70 80 90
WARM-UP TIME (Seconds)
100 110 120
–30
–10
10
30
50
70
TEMPERATURE (°C)
90
図 32.CMRR の温度特性、G = 1
図 29.ウォームアップ時間対入力オフセット電圧変化
Rev. A
–40
–50
－ 13/25 －
110
130
07036-052
REPRESENTATIVE DATA
NORMALIZED AT 25°C
–2.5
07036-011
CHANGE IN INPUT OFFSET VOLTAGE (µV)
100
07036-051
–60
AD8226
+VS
15
–40°C
+25°C
+85°C
+105°C
+125°C
10
–0.4
OUTPUT VOLTAGE SWING (V)
INPUT VOLTAGE (V)
REFERRED TO SUPPLY VOLTAGES
–0.2
–0.6
–0.8
–VS
–0.2
–0.4
–40°C
+25°C
+85°C
+105°C
+125°C
5
0
–5
–10
4
6
8
10
12
SUPPLY VOLTAGE (±VS)
14
16
18
–15
100
1k
10k
LOAD RESISTANCE (Ω)
図 36.負荷抵抗対出力電圧振幅
+VS
+VS
–0.1
–0.2
OUTPUT VOLTAGE SWING (V)
REFERRED TO SUPPLY VOLTAGES
–40°C
+25°C
+85°C
+105°C
+125°C
–0.3
–0.4
+0.4
+0.3
+0.2
–0.6
–0.8
+0.8
+0.6
+0.4
+0.2
+0.1
2
4
6
8
10
12
SUPPLY VOLTAGE (±VS)
14
16
18
–VS
10µ
07036-054
–VS
–40°C
+25°C
+85°C
+105°C
+125°C
–0.4
8
+VS
–0.2
G=1
6
–0.4
–40°C
+25°C
+85°C
+105°C
+125°C
–0.6
–0.8
–1.0
–1.2
NONLINEARITY (2ppm/DIV)
OUTPUT VOLTAGE SWING (V)
REFERRED TO SUPPLY VOLTAGES
10M
図 37.出力電流対出力電圧振幅、G = 1
図 34.電源電圧対出力電圧振幅、RL = 10 kΩ
+1.2
+1.0
+0.8
4
2
0
–2
–4
+0.6
–6
+0.4
–VS
2
4
6
8
10
12
SUPPLY VOLTAGE (±VS)
14
16
18
07036-055
+0.2
–8
–10
–8
–6
–4
–2
0
2
4
OUTPUT VOLTAGE (V)
6
図 38.ゲイン非直線性、G = 1、RL ≥ 2 kΩ
図 35.電源電圧対出力電圧振幅、RL = 2 kΩ
Rev. A
100µ
1M
OUTPUT CURRENT (A)
－ 14/25 －
8
10
07036-019
OUTPUT VOLTAGE SWING (V)
REFERRED TO SUPPLY VOLTAGES
図 33.電源電圧対入力電圧制限値
–0.2
100k
07036-056
2
07036-057
–0.8
07036-053
–0.6
AD8226
8
1k
G = 10
NONLINEARITY (2ppm/DIV)
6
2
0
–2
GAIN = 1
100
GAIN = 10
–4
GAIN = 100
–6
GAIN = 1000
–8
–6
–4
–2
0
2
4
OUTPUT VOLTAGE (V)
6
8
10
10
07036-020
–8
–10
1
図 39.ゲイン非直線性、G = 10、RL ≥ 2 kΩ
10
BANDWIDTH
LIMITED
100
1k
FREQUENCY (Hz)
10k
100k
07036-023
NOISE (nV/ Hz)
4
図 42.電圧ノイズ・スペクトル密度の周波数特性
80
G = 100
GAIN = 1000, 200nV/DIV
40
20
GAIN = 1, 1µV/DIV
0
–20
–40
–60
–8
–6
–4
–2
0
2
4
OUTPUT VOLTAGE (V)
6
8
10
07036-021
1s/DIV
–80
–10
07036-024
NONLINEARITY (20ppm/DIV)
60
図 43.0.1 Hz～10 Hz での RTI 電圧ノイズ、G = 1、G = 1000
図 40.ゲイン非直線性、G = 100、RL ≥ 2 kΩ
1k
800
G = 1000
400
NOISE (fA/ Hz)
NONLINEARITY (100ppm/DIV)
600
200
0
100
–200
–400
–8
–6
–4
–2
0
2
4
OUTPUT VOLTAGE (V)
6
8
10
07036-022
10
–800
–10
1
10
100
FREQUENCY (Hz)
1k
図 44.電流ノイズ・スペクトル密度の周波数特性
図 41.ゲイン非直線性、G = 1000、RL ≥ 2 kΩ
Rev. A
－ 15/25 －
10k
07036-058
–600
AD8226
5V/DIV
15.46μs TO 0.01%
17.68µs TO 0.001%
1s/DIV
40µs/DIV
図 45.0.1 Hz～10 Hz での電流ノイズ
07036-061
1.5pA/DIV
07036-025
0.002%/DIV
図 48.大信号パルス応答とセトリング・タイム、G = 10
10 V ステップ、VS = ±15 V
30
27
VS = ±15V
OUTPUT VOLTAGE (V p-p)
24
21
5V/DIV
18
39.64μs TO 0.01%
58.04µs TO 0.001%
15
12
VS = +5V
07036-059
6
3
0
100
1k
10k
FREQUENCY (Hz)
100k
100µs/DIV
07036-062
0.002%/DIV
9
1M
図 49.大信号パルス応答とセトリング・タイム、G = 100
10 V ステップ、VS = ±15 V
図 46.大信号周波数応答
5V/DIV
5V/DIV
349.6μs TO 0.01%
529.6µs TO 0.001%
25.38μs TO 0.01%
26.02µs TO 0.001%
0.002%/DIV
400µs/DIV
07036-060
40µs/DIV
図 50.大信号パルス応答とセトリング・タイム、G = 1000
10 V ステップ、VS = ±15 V
図 47.大信号パルス応答とセトリング・タイム、G = 1
10 V ステップ、VS = ±15 V
Rev. A
07036-063
0.002%/DIV
－ 16/25 －
20mV/DIV
20mV/DIV
4µs/DIV
図 53.小信号応答、G = 100、RL = 10 kΩ、CL = 100 pF
07036-027
図 51.小信号応答、G = 1、RL = 10 kΩ、CL = 100 pF
20mV/DIV
図 52.小信号応答、G = 10、RL = 10 kΩ、CL = 100 pF
Rev. A
20µs/DIV
07036-028
4µs/DIV
100µs/DIV
07036-029
20mV/DIV
07036-026
AD8226
図 54.小信号応答、G = 1000、RL = 10 kΩ、CL = 100 pF
－ 17/25 －
AD8226
340
SUPPLY CURRENT (µA)
330
NO LOAD
RL = 47pF
RL = 100pF
RL = 147pF
320
310
4µs/DIV
290
0
2
4
6
8
10
12
SUPPLY VOLTAGE (±VS)
図 55.様々な容量負荷での小信号応答、G = 1、RL = ∞
図 57.電源電圧対電源電流
60
SETTLING TIME (µs)
50
40
30
SETTLED TO 0.001%
20
SETTLED TO 0.01%
07036-064
10
0
2
4
6
8
10
12
STEP SIZE (V)
14
16
18
20
図 56.ステップ・サイズ対セトリング・タイム、VS = ±15 V 両電源
Rev. A
－ 18/25 －
14
16
18
07036-066
20mV/DIV
07036-030
300
AD8226
動作原理
+VS
+VS
RG
NODE 3
NODE 4
–VS
–VS
R1
24.7kΩ
R3
50kΩ
R2
24.7kΩ
+VS
R4
50kΩ
NODE 2
+IN
ESD AND
OVERVOLTAGE
PROTECTION
Q1
R5
50kΩ
A1
A2
VOUT
A3
NODE 1
ESD AND
OVERVOLTAGE
PROTECTION
Q2
+VS
–VS
R6
50kΩ
REF
–IN
–VS
VBIAS
RB
–VS
DIFFERENCE
AMPLIFIER STAGE
GAIN STAGE
07036-003
RB
図 58.簡略化した回路図
アーキテクチャ
ゲインの選択
AD8226 は従来型 3 オペアンプ構成を採用しています。この構成
は、差動増幅用のプリアンプと、それに続く同相モード電圧除
去用ディファレンス・アンプの 2 ステージから構成されていま
す。図 58 に、AD8226 の簡略化した回路図を示します。
RGピン間に抵抗を接続すると、AD8226 のゲインが設定されま
す。ゲインは、表 7 からまたは次式を使って求めることができ
ます。
初段ステージの動作は次のようになります。すなわち、バイア
ス抵抗 RB の電圧を一定に維持するため、A1 はノード 3 を一定
のダイオード電圧降下値(正入力電圧より上)に維持します。同
様に、A2 はノード 4 を一定のダイオード電圧降下値(負入力電
圧より上)に維持します。このようにして、差動入力電圧の増幅
値がゲイン設定抵抗 RG の両端に加えられます。この抵抗を流れ
る電流は抵抗 R1 と R2 にも流れるため、A2 出力と A1 出力との
間に増幅された差動信号が現れます。増幅された差動信号の他
に、元の同相モード信号とシフトされたダイオード電圧降下も
存在していることに注意してください。
2 段目ステージは、A3 と 4 本の 50 kΩ 抵抗で構成されたディフ
ァレンス・アンプです。このステージは、増幅された差動信号
から同相モード信号を除去するために設けてあります。
AD8226 の伝達関数は次式で表されます。
VOUT = G(VIN+ − VIN−) + VREF
49.4 kΩ
G 1
表 7.1%抵抗を使った場合のゲイン
1% Standard Table Value of RG (Ω)
Calculated Gain
49.9 k
12.4 k
5.49 k
2.61 k
1.00 k
499
249
100
49.9
1.990
4.984
9.998
19.93
50.40
100.0
199.4
495.0
991.0
ゲイン抵抗を使わない場合は、AD8226 は G = 1(デフォルト)に
設定されます。システムの総合ゲイン精度を求めるときは、RG
抵抗の偏差とゲイン・ドリフトを AD8226 の仕様に加算してくだ
さい。ゲイン抵抗を使用しない場合は、ゲイン誤差とゲイン・
ドリフトが小さくなります。
ここで、
G 1
RG 
49.4 kΩ
RG
ゲイン= 5 で、かつゲイン・ドリフトが小さいことが重要な場合
には、AD8227 の採用をご検討ください。AD8227 のデフォル
ト・ゲインは 5 で、内部抵抗により設定されています。すべて
の抵抗が内蔵されているため、ゲイン・ドリフトは極めて小さ
くなっています(5 ppm/°C以下)。
Rev. A
－ 19/25 －
AD8226
リファレンス・ピン
(VDIFF )(G)
 VCM  VREF
2
 VS  VREF _ LIMIT
2
(3)
AD8226 の出力電圧は、リファレンス・ピンの電位を基準にし
て発生されます。これは、出力信号を正確に電源の中心レベル
にオフセットさせる必要がある場合に便利です。例えば、電圧
源を REF ピンに接続して、AD8226 から単電源 ADC を駆動でき
るように、出力をレベル・シフトさせることができます。REF
ピンは ESD ダイオードで保護されているため、+VS または−VS
を 0.3 V 以上超えることはできません。
Temperature
V−LIMIT
V+LIMIT
VREF_LIMIT
最適性能を得るためには、REFピンへ接続するソース・インピ
ーダンスを 2 Ω以下にする必要があります。図 58 に示すように、
REFピンは 50 kΩ抵抗の片側端子に接続されています。REFピン
にインピーダンスを追加接続すると、この 50 kΩの抵抗に加算
されるため、正入力に接続された信号が増幅されます。追加さ
れたRREFによる増幅率は、2(50 kΩ + RREF)/(100 kΩ + RREF)により
計算されます。
−40°C
+25°C
+85°C
+125°C
−0.55 V
−0.35 V
−0.15 V
−0.05 V
0.8 V
0.7 V
0.65 V
0.6 V
1.3 V
1.15 V
1.05 V
0.9 V
温度性能
正信号パスのみが増幅されて、負信号パスは影響を受けません。
増幅率が平坦でない場合、CMRR が低下します。
REF
最適性能のための推奨事項
CORRECT
AD8226
一般的なデバイスは、このセクションに記載する限界まで機能
しますが、最適性能を得るためには、数百 mv の余裕を持つよ
うにデザインすることが推奨されます。信号が限界に近づくと、
内部トランジスタの飽和が始まり、周波数と直線性の性能に影
響を与えます。
AD8226
REF
V
V
アプリケーション条件が限界を超える場合には、1 つのソリュ
ーションとしては、AD8226 のゲインを小さくして、シグナ
ル・チェーンの後段でゲインを増やす方法があります。もう 1
つのオプションはピン・コンパチブルな AD8227 を使用するこ
とです。
+
07036-004
OP1177
–
図 59.リファレンス電圧ピンの駆動
レイアウト
入力電圧範囲
図 9 ～図 15 および 図 18 に、種々の出力電圧と電源電圧に対す
る同相モード入力の許容電圧範囲を示します。AD8226 の 3 オペ
アンプ・アーキテクチャは、ディファレンス・アンプで同相モ
ード電圧が除去される前に、初段ステージのゲインに適用され
ます。初段ステージと 2 段目ステージの間の内部ノード(図 58 の
ノード 1 とノード 2)には、増幅された信号、同相モード信号、
ダイオード電圧降下の組み合わせが加わります。個々の入力信
号と出力信号が制限されていない場合でも、この組み合わせの信
号が電圧電源により制限されることがあります。
大部分のアプリケーションに対して、図 9～図 15 および 図 18 は、
優れたデザインを実現するための十分な情報を提供します。さ
らに詳しい理解が必要なアプリケーションに対しては、式 1～
式 3 を使うと、ゲイン (G)、同相モード入力電圧(VCM)、差動入
力電圧(VDIFF)、リファレンス電圧(VREF)との間の関係を理解するこ
とができます。V−LIMIT、V+LIMIT、VREF_LIMITの値を 表 8 に示します。
これら 3 つの式と、表 2 と 表 3 に示す入力範囲仕様と出力範囲
仕様によって、デバイスの動作限界が決定されます。
VCM 
(VDIFF )(G)
 V S  VLIMIT
2
(1)
VCM 
(VDIFF )(G)
 VS  V LIMIT
2
(2)
Rev. A
同相モード入力範囲は、温度とともに上にシフトします。低温
では、デバイスの正電源のヘッドルームが大きくなり、負電源
付近の動作に余裕が生じます。逆に、高温では正電源のヘッド
ルームが小さくて済みますが、負電源付近の入力電圧はワース
トケース状態になります。
－ 20/25 －
PCB レベルで AD8226 の最適性能を確保するためには、ボー
ド・レイアウトのデザインに注意が必要です。AD8226 ピンは、
このために論理的に配置されています。
–IN 1
8 +VS
RG 2
7 VOUT
RG 3
6 REF
+IN 4
AD8226
5 –VS
TOP VIEW
(Not to Scale)
図 60.ピン配置図
07036-005
INCORRECT
表 8.様々な温度での入力電圧範囲定数
AD8226
全周波数での同相モード除去比
レイアウトが正しくないと、同相モード信号が差動信号に変換
されて計装アンプに到達することがあります。このような変換
は、入力パス相互の周波数応答が異なる場合に発生します。周
波数に対して CMRR を高く維持するためには、各パスの入力ソ
ース・インピーダンスと容量が一致している必要があります。
入力パスへソース抵抗(例えば入力保護)を追加するときは、計
装アンプ入力の近くに接続して、PCB パターンの寄生容量との
相互作用を小さくする必要があります。
入力バイアス電流のリターン・パス
AD8226 の入力バイアス電流には、グラウンドへのリターン・
パスが必要です。熱電対のように信号源にリターン電流パスが
ない場合には、図 62 に示すように設ける必要があります。
INCORRECT
CORRECT
+VS
ゲイン設定ピンの寄生容量も、周波数に対する CMRR に影響を
与えます。ボード・デザインでゲイン設定ピンに部品(例えばス
イッチまたはジャンパ)を接続する場合は、できるだけ寄生容量
の小さい部品を選ぶ必要があります。
+VS
AD8226
AD8226
REF
電源
REF
–VS
安定なDC電圧を使って、計装アンプに電源を供給する必要があ
ります。電源ピンのノイズは性能に悪影響を与えることに注意
してください。PSRR性能カーブの詳細については、図 23 と 図
24 を参照してください。
–VS
TRANSFORMER
TRANSFORMER
+VS
0.1 µFのコンデンサを各電源ピンのできるだけ近くに配置する
必要があります。図 61 に示すように、10μFのタンタル・コンデ
ンサをデバイスから離れたところに接続することができます。
多くの場合、このコンデンサは他の高精度ICと共用することが
できます。
+VS
AD8226
AD8226
REF
REF
10MΩ
–VS
+VS
–VS
THERMOCOUPLE
0.1µF
10µF
THERMOCOUPLE
+VS
+IN
+VS
C
AD8226
C
REF
R
1
fHIGH-PASS = 2πRC
AD8226
LOAD
–IN
C
VOUT
REF
AD8226
C
REF
10µF
–VS
–VS
07036-006
0.1µF
CAPACITIVELY COUPLED
図 62.IBIAS パスの構成
図 61.電源デカップリング、REF
ローカル・グラウンド基準の出力
リファレンス
AD8226 の出力電圧は、リファレンス・ピンの電位を基準にし
て発生されます。REF を適切な最寄りのグラウンドに接続する
ように注意してください。
Rev. A
–VS
CAPACITIVELY COUPLED
－ 21/25 －
07036-007
R
AD8226
入力保護
+VS
AD8226 の残りのピンは、電源電圧以内に維持する必要がありま
す。AD8226 のすべてのピンは、ESD に対して保護されています。
AD8226 に許容限界を超える電圧が入力されるアプリケーショ
ンの場合には、外付け電流制限抵抗と、BAV199L、FJH1100、
または SP720 のようなローリーク・ダイオード・クランプを使
う必要があります。
無線周波数干渉(RFI)
アンプが強いRF信号が存在するアプリケーションで使われる場
合には、RFの整流がしばしば問題になります。外乱が小さい
DCオフセット電圧として現れることがあります。高周波信号は、
図 63 に示すように計装アンプの入力に接続されたローパスRC
回路で除去することができます。このフィルタは、次式の関係
を使って入力信号の帯域幅を制限します。
FilterFrequency DIFF 
FilterFrequency CM 
1
2πR(2C D  C C )
1
2πRC C
ここで、CD  10 CC。
Rev. A
－ 22/25 －
0.1µF
10µF
CC
1nF
R
+IN
4.02kΩ
CD
10nF
VOUT
AD8226
RG
R
REF
–IN
4.02kΩ
CC
1nF
0.1µF
10µF
–VS
07036-008
AD8226 は非常に強固な入力を持っているため、一般に入力保
護機能の追加は不要です。入力電圧は、反対側電源レールから
最大 40 Vまで可能です。例えば、+5 V正電源と−8 V負電源の場
合、デバイスは−35 Vから 32 Vまでの電圧に安全に耐えること
ができます。他の計装アンプとは異なり、このデバイスはデバ
イスが高ゲインである場合でも大きな差動入力電圧を処理する
ことができます。図 16、図 17、図 19、図 20 に、過電圧状態で
のデバイス動作を示します。
図 63.RFI の除去
CD は差動信号に有効で、CC は同相モード信号に有効です。R と
CC の値は、RFI を小さくするように選択する必要があります。
正入力の R×CC と負入力の R×CC との不一致は、AD8226 の
CMRR 性能を低下させます。CC の値より 1 桁大きい CD の値を
使うと、不一致の影響が小さくなるので、性能が改善されます。
AD8226
アプリケーション情報
最適差動出力性能を得るためのアドバイス
差動駆動
最適AC性能を得るためには、少なくとも 2 MHzのゲイン帯域幅
と 1 V/µsのスルーレートを持つオペアンプの使用が推奨されます。
オペアンプとしては、AD8641、AD8515、AD820 の使用が推奨
されます。
+IN
AD8226
+OUT
–IN
R
R
抵抗とオペアンプ反転端子との間のパターン長をできるだけ短
くしてください。このノードの容量が大きいと、回路が不安定
になることがあります。容量を小さくできない場合は、小さい
値の抵抗を使用してください。
VBIAS
+
–
OP AMP
–OUT
RECOMMENDED OP AMPS: AD8515, AD8641, AD820.
RECOMMENDED R VALUES: 5kΩ to 20kΩ.
最適な直線性とAC性能を得るためには、最小の正電源電圧
(+VS)が必要です。表 9 に、最適性能を得るために必要な最小電
源電圧を示します。このモードでは、VCM_MAXはAD8226 入力で
期待される最大同相モード電圧を表しています。
07036-009
REF
表 9.最小正電源電圧
図 64.オペアンプを使用した差動出力
図 64 に、AD8226 に差動信号を出力させる方法を示します。
差動出力は、次式で決定されます。
VDIFF_OUT = VOUT+ − VOUT− =ゲイン× (VIN+ − VIN−)
同相モード出力は、次式で決定されます。
VCM_OUT = (VOUT+ − VOUT−)/2= VBIAS
この回路の利点は、DC 差動精度がオペアンプまたは抵抗に依存
するのではなく AD8226 に依存することです。さらに、この回
路では、AD8226 がリファレンス電圧を基準とする出力電圧とな
るように正確に制御しています。オペアンプの DC 性能と抵抗一
致度により DC 同相モード出力精度が影響を受けますが、この
ような誤差はシグナル・チェーン内の次のデバイスで除去され
るため、一般に全体システム精度には影響がありません。
Rev. A
－ 23/25 －
Temperature
Equation
Less than −10°C
−10°C to 25°C
More than 25°C
+VS > (VCM_MAX + VBIAS)/2 + 1.4 V
+VS > (VCM_MAX + VBIAS)/2 + 1.25 V
+VS > (VCM_MAX + VBIAS)/2 + 1.1 V
AD8226
このタイプのアーキテクチャでは一般に、正しく動作するため
に、ADCとアンプとの間にRCバッファ・ステージが必要です。
高精度ストレイン・ゲージ
AD8226 は低いオフセットと広範囲な周波数で高いCMRRを持つ
ため、ブリッジ計測に対して優れた候補になっています。図 65
に示すように、ブリッジをアンプ入力に直接接続することがで
きます。
オプション 1 に、電荷サンプリング ADC の駆動に必要な最小構
成を示します。コンデンサは ADC サンプリング・コンデンサに
対して電荷を供給し、抵抗は AD8226 を容量からシールドしま
す。AD8226 を安定にするためには、抵抗とコンデンサの RC 時
定数はほぼ 5 µs を維持する必要があります。この回路は主に低
い周波数の信号に有効です。
5V
10µF
+IN
350Ω
オプション 2 に、高速信号を駆動する回路を示します。比較的広
い帯域幅と出力駆動能力を持つ高精度オペアンプ(AD8616)を使用
しています。このアンプは、はるかに大きい時定数の抵抗とコン
デンサを駆動することができるため、高い周波数のアプリケーシ
ョンに適しています。
350Ω
350Ω
+
AD8226
RG
–
–IN
2.5V
07036-010
350Ω
0.1µF
オプション 3 は、AD8226 が高い電圧電源で動作する必要があり、
かつ単電源ADCを駆動する必要があるアプリケーションで有効
です。通常の動作では、AD8226 出力はADC範囲内にあり、
AD8616 は単純にそれをバッファするだけですが、故障状態では、
AD8226 出力が AD8616 とADCの電源範囲の外側に出てしまうこ
とがあります。このことはこの回路では問題になりません。こ
れは、2 つのアンプの間の 10 kΩ抵抗により、AD8616 へ流れる
電流が安全なレベルに制限されるためです。
図 65.高精度ストレイン・ゲージ
ADCの駆動
図 66 に、ADC駆動の幾つかの方法を示します。この例では
ADuC7026 マイクロコントローラを選択していますが、これは現
代の大部分のADCで一般的な、バッファなしの電荷サンプリン
グ・アーキテクチャを採用したADCを内蔵しているためです。
3.3V
OPTION 1: DRIVING LOW FREQUENCY SIGNALS
AD8226
3.3V
AVDD
ADC0
100Ω
REF
3.3V
100nF
ADuC7026
OPTION 2: DRIVING HIGH FREQUENCY SIGNALS
3.3V
AD8226
REF
AD8616
10Ω
ADC1
10nF
+15V
OPTION 3: PROTECTING ADC FROM LARGE VOLTAGES
3.3V
REF
AD8616
10Ω
ADC2
10nF
–15V
図 66.ADC の駆動
Rev. A
－ 24/25 －
AGND
07036-065
AD8226
10kΩ
AD8226
外形寸法
3.20
3.00
2.80
8
3.20
3.00
2.80
5.15
4.90
4.65
5
1
4
PIN 1
0.65 BSC
0.95
0.85
0.75
0.15
0.00
1.10 MAX
0.38
0.22
COPLANARITY
0.10
0.80
0.60
0.40
8°
0°
0.23
0.08
SEATING
PLANE
COMPLIANT TO JEDEC STANDARDS MO-187-AA
図 67. 8 ピン・ミニ・スモール・アウトライン・パッケージ[MSOP]
(RM-8)
寸法: mm
5.00 (0.1968)
4.80 (0.1890)
8
1
5
4
1.27 (0.0500)
BSC
0.25 (0.0098)
0.10 (0.0040)
COPLANARITY
0.10
SEATING
PLANE
6.20 (0.2441)
5.80 (0.2284)
1.75 (0.0688)
1.35 (0.0532)
0.51 (0.0201)
0.31 (0.0122)
0.50 (0.0196)
0.25 (0.0099)
45°
8°
0°
0.25 (0.0098)
0.17 (0.0067)
1.27 (0.0500)
0.40 (0.0157)
COMPLIANT TO JEDEC STANDARDS MS-012-A A
CONTROLLING DIMENSIONS ARE IN MILLIMETERS; INCH DIMENSIONS
(IN PARENTHESES) ARE ROUNDED-OFF MILLIMETER EQUIVALENTS FOR
REFERENCE ONLY AND ARE NOT APPROPRIATE FOR USE IN DESIGN.
012407-A
4.00 (0.1574)
3.80 (0.1497)
図 68. 8 ピン標準スモール・アウトライン・パッケージ[SOIC_N]
ナロー・ボディ
(R-8)
寸法: mm (インチ)
オーダー・ガイド
Model
Temperature Range
Package Description
Package Option
Branding
AD8226ARMZ1
AD8226ARMZ-RL1
AD8226ARMZ-R71
AD8226ARZ1
AD8226ARZ-RL1
AD8226ARZ-R71
AD8226BRMZ1
AD8226BRMZ-RL1
AD8226BRMZ-R71
AD8226BRZ1
AD8226BRZ-RL1
AD8226BRZ-R71
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
−40°C to +125°C
8-Lead MSOP
8-Lead MSOP, 13" Tape and Reel
8-Lead MSOP, 7" Tape and Reel
8-Lead SOIC_N
8-Lead SOIC_N, 13" Tape and Reel
8-Lead SOIC_N, 7" Tape and Reel
8-Lead MSOP
8-Lead MSOP, 13" Tape and Reel
8-Lead MSOP, 7" Tape and Reel
8-Lead SOIC_N
8-Lead SOIC_N, 13" Tape and Reel
8-Lead SOIC_N, 7" Tape and Reel
RM-8
RM-8
RM-8
R-8
R-8
R-8
RM-8
RM-8
RM-8
R-8
R-8
R-8
Y18
Y18
Y18
1
Z = RoHS 準拠製品
Rev. A
－ 25/25 －
Y19
Y19
Y19