低価格、80MHz Fast FET TMオペアンプ AD8033/AD8034 特長 機能ブロック図 FET入力アンプ SOIC-8 (R) 1pAの入力バイアス電流 SC70 (KS) * 高速 80MHzの−3dB帯域幅（G＝+1） NC 1 8 DISABLE 80V/μsのスルーレート （G＝+2） –IN 2 7 +VS 低ノイズ 11nV/√Hz（f＝100kHz）の入力電圧ノイズ +IN 3 6 VOUT –VS 4 5 NC VOUT 1 5 +VS 4 –IN –VS 2 +IN 3 0.6fA/√Hz（f＝100kHz）の入力電流ノイズ 電源電圧範囲：5V∼24V SOIC-8およびSOT-23-8 (RT) 低オフセット電圧：1mV（代表値） 単電源およびレールtoレール出力 高いコモン・モード除去比：−100dB VOUT1 1 8 +VS 低消費電力 –IN1 2 7 VOUT2 アンプ1個あたり3.3mA（代表値）の消費電流 +IN1 3 6 –IN2 –VS 4 5 +IN2 位相反転なし 小型パッケージ：8ピンのSOICおよびSOT23パッケージ 概要 Fast FETアンプAD8033/AD8034は、使いやすく性能の優れたFET入 力の電圧帰還型アンプです。AD8033はシングル・アンプ、AD8034は デュアルです。アナログ・デバイセズ社独自開発のXFCBプロセスに よって 製 造され た Fast FETアンプ AD8033/AD8034 は 、低 ノイズ ＿ ＿ （11nV/√Hzおよび0.6fA/√Hz） 、高速（80MHzの帯域幅と80V/μsのス アプリケーション 計装機器 フィルタ レベル・シフト バッファリング ルーレート） などを始め、他の低価格帯のFET入力アンプよりも大幅に 優れた性能を備えています。 24 21 アプリケーションに利用できます。さらに、AD8033/AD8034はレール 18 toレール出力を備えているために、融通性も高くなっています。 15 このアンプは低価格にもかかわらず、その全体性能は非常に優れ ています。すなわち、−100dBの高いコモン・モード除去比、2mV（最 ＿ 大値）の低い入力オフセット電圧、および11nV/√Hzの低ノイズ性能を 備えています。 ゲイン−dB AD8033/AD8034アンプは電源電圧範囲が5∼24Vと幅広く、しかも 単電源で動作するので、同等の価格帯のFET入力アンプよりも多くの G = +10 VO = 200mV p-p G = +5 12 9 G = +2 6 3 AD8033/AD8034アンプの消費電流は低く、その無負荷時電源電流 0 はアンプ1個あたりわずか3.3mAに抑えられていますが、最大40mAで –3 負荷をドライブする能力を備えています。 –6 G = +1 G = –1 AD8033は8ピンSOICとSC70、AD8034は8ピンSOICとSOT23の小 型パッケージが用意されており、−40∼+85℃の温度範囲で動作する –9 0.01 1.0 10 100 1000 周波数−MHz ように仕様規定されています。 図1 小信号応答特性 アナログ・デバイセズ社が提供する情報は正確で信頼できるものを期していますが、その情報の利用また Fast FETはアナログ・デバイセズ社の商標です。 REV.A アナログ・デバイセズ株式会社 は利用したことにより引き起こされる第3者の特許または権利の侵害に関して、当社はいっさいの責任を負 いません。さらに、アナログ・デバイセズ社の特許または特許の権利の使用を許諾するものでもありません。 ＊日本語データシートは、REVISIONが古い場合があります。最新の内容については英語版をご参照ください。 本 社／東京都港区海岸1-16-1 電話03 （5402）8200 〒105-6891 ニューピア竹芝サウスタワービル （6350）6868 （代）〒532-0003 大阪営業所／大阪府大阪市淀川区宮原3-5-36 電話06 新大阪MTビル2号 AD8033/AD8034―仕様 （特に注記のない限り、TA＝25℃、VS＝±5V、RL＝1kΩ、ゲイン＝+2） パラメータ ダイナミック特性 −3dB帯域幅 入力オーバードライブ回復時間 出力オーバードライブ回復時間 スルーレート（25%∼75%） セトリング時間（0.1%に対する） ノイズ／高調波特性 歪み 2次高調波 3次高調波 出力間クロストーク 入力電圧ノイズ 入力電流ノイズ DC特性 入力オフセット電圧 条件 Min Typ G＝+1、VO＝0.2Vp-p G＝+2、VO＝0.2Vp-p G＝+2、VO＝2Vp-p −6V∼+6V入力 −3V∼+3V入力、G＝+2 G＝+2、VO＝4Vステップ G＝+2、VO＝2Vステップ G＝+2、VO＝8Vステップ 65 80 30 21 135 135 80 95 225 MHz MHz MHz ns ns V/μs ns ns −82 −85 −70 −81 −89 11 0.7 dBc dBc dBc dBc dB ＿＿ nV/√ Hz ＿＿ fA/√Hz 55 fC＝1MHz、VO＝2Vp-p RL＝500Ω RL＝1kΩ RL＝500Ω RL＝1kΩ f＝1MHz、G＝+1 f＝100kHz f＝100kHz VCM＝0V TMIN∼TMAX 1 入力オフセット電圧マッチング 入力オフセット電圧ドリフト 入力バイアス電流 オープン・ループ・ゲイン 入力特性 コモン・モード入力抵抗値 差動入力抵抗値 入力コモン・モード電圧範囲 FET入力範囲 使用可能な有効入力範囲 コモン・モード除去比 出力特性 出力電圧振幅レベル 出力短絡電流 容量性負荷駆動 電源 動作範囲 無負荷時消費電流（アンプ1個あたり） 電源電圧変動除去比 TMIN∼TMAX VO＝±3V 89 VCM =（−3V∼+1.5V） −89 ±4.75 30%のオーバーシュート、G＝+1 5 3.0 −90 VS＝±2V 2 4 1.5 50 92 Max 2 3.5 2.5 27 11 単位 mV mV mV μV/℃ pA pA dB 1000‖2.3 1000‖1.7 GΩ‖pF GΩ‖pF −5.0∼+2.2 −5.0∼+5.0 −100 V V dB ±4.95 40 35 V mA pF 3.3 −100 24 3.5 V mA dB REV.A AD8033/AD8034 仕様 （特に注記のない限り、TA＝25℃、VS＝+5V、RL＝1kΩ、ゲイン＝+2） パラメータ ダイナミック特性 −3dB帯域幅 入力オーバードライブ回復時間 出力オーバードライブ回復時間 スルーレート（25%∼75%） セトリング時間（0.1%に対する） ノイズ／高調波特性 歪み 2次高調波 3次高調波 出力間クロストーク 入力電圧ノイズ 入力電流ノイズ DC特性 入力オフセット電圧 条件 Min Typ G＝+1、VO＝0.2Vp-p G＝+2、VO＝0.2Vp-p G＝+2、VO＝2Vp-p −3V∼+3V入力 −1.5V∼+1.5V入力、G＝+2 G＝+2、VO＝4Vステップ G＝+2、VO＝2Vステップ 70 80 32 29 180 200 70 100 MHz MHz MHz ns ns V/μs ns −80 −84 −70 −80 −89 11 0.6 dBc dBc dBc dBc dB ＿＿ nV/√ Hz ＿＿ fA/√Hz 55 fC＝1MHz、VO＝2Vp-p RL＝500Ω RL＝1kΩ RL＝500Ω RL＝1kΩ f＝1MHz、G＝+1 f＝100kHz f＝100kHz VCM＝0V TMIN∼TMAX 1 入力オフセット電圧マッチング 入力オフセット電圧ドリフト 入力バイアス電流 オープン・ループ・ゲイン 入力特性 コモン・モード入力抵抗値 差動入力抵抗値 入力コモン・モード電圧範囲 FET入力範囲 使用可能な有効入力範囲 コモン・モード除去比 出力特性 出力電圧振幅レベル 出力短絡電流 容量性負荷駆動 電源 動作範囲 無負荷時消費電流（アンプ1個あたり） 電源電圧変動除去比 REV.A TMIN∼TMAX VO＝0V∼3V 87 VCM＝（1.0V∼2.5V） −80 RL＝1kΩ 0.16∼4.83 30%のオーバーシュート、G＝+1 5 3.0 −80 VS＝±1V 3 7 1 50 92 Max 2.0 3.5 2.5 57 10 単位 mV mV mV μV/℃ pA pA dB 1000‖2.3 1000‖1.7 GΩ‖pF GΩ‖pF 0∼2.0 0∼5.0 −100 V V dB 0.04∼4.95 30 25 V mA pF 3.3 −100 24 3.5 V mA dB AD8033/AD8034 仕様 （特に注記のない限り、TA＝25℃、VS＝±12V、RL＝1kΩ、ゲイン＝+2） パラメータ ダイナミック特性 −3dB帯域幅 入力オーバードライブ回復時間 出力オーバードライブ回復時間 スルーレート（25%∼75%） セトリング時間（0.1%に対する） ノイズ／高調波特性 歪み 2次高調波 3次高調波 出力間クロストーク 入力電圧ノイズ 入力電流ノイズ DC特性 入力オフセット電圧 条件 Min Typ G＝+1、VO＝0.2Vp-p G＝+2、VO＝0.2Vp-p G＝+2、VO＝2Vp-p −13V∼+13V入力 −6.5V∼+6.5V入力、G＝+2 G＝+2、VO＝4Vステップ G＝+2、VO＝2Vステップ G＝+2、VO＝10Vステップ 65 80 30 21 100 100 80 90 225 MHz MHz MHz ns ns V/μs ns ns −82 −95 −70 −82 −89 11 0.6 dBc dBc dBc dBc dB ＿＿ nV/√ Hz ＿＿ fA/√Hz 55 fC＝1MHz、VO＝2Vp-p RL＝500Ω RL＝1kΩ RL＝500Ω RL＝1kΩ f＝1MHz、G＝+1 f＝100kHz f＝100kHz VCM＝0V TMIN∼TMAX 1 入力オフセット電圧マッチング 入力オフセット電圧ドリフト 入力バイアス電流 オープン・ループ・ゲイン 入力特性 コモン・モード入力抵抗値 差動入力抵抗値 入力コモン・モード電圧範囲 FET入力範囲 使用可能な有効入力範囲 コモン・モード除去比 出力特性 出力電圧振幅レベル 出力短絡電流 容量性負荷駆動 電源 動作範囲 無負荷時消費電流（アンプ1個あたり） 電源電圧変動除去比 TMIN∼TMAX VO＝±8V 91 VCM＝±5V −92 ±11.52 30%のオーバーシュート、G＝+1 5 3.0 −85 VS＝±2V 4 2 50 96 Max 2.0 3.5 2.5 24 12 単位 mV mV mV μV/℃ pA pA dB 1000‖2.3 1000‖1.7 GΩ‖pF GΩ‖pF −12.0∼+9.0 −12.0∼+12.0 −100 V V dB ±11.84 60 35 V mA pF 3.3 −100 24 3.5 V mA dB 絶対最大定格* 電源電圧 ････････････････････････････････････････････26.4V 注 *左記の絶対最大定格を超えるストレスを加えると、デバイスに永久破壊をもたらすことがありま す。この定格は、デバイスの単なるストレスの度合いであり、基本的な動作あるいは動作の項に 示す条件において、この定格は考慮されていません。デバイスを長期間絶対最大定格条件に置く と、デバイスの信頼度に影響を与えます。 電力損失 ････････････････････････････････････････図2を参照 コモン・モード入力電圧 ･･････････････････････････････26.4V 差動入力電圧 ･････････････････････････････････････････1.4V 保管温度範囲 ･･･････････････････････････････−65℃∼+125℃ 動作温度範囲 ････････････････････････････････−40℃∼+85℃ ピン温度範囲（ハンダ付け10秒）･･･････････････････････300℃ 4 REV.A AD8033/AD8034 最大電力損失 2.0 AD8033/AD8034パッケージの最大安全電力損失は、ダイ上の接合 の上昇によって制限されます。ダイをカプセル封止するプラ 部温度（TJ） スチックは、局部的に接合部温度に達します。ガラス遷移温度である約 1.5 最大電力損失 Ð W 150℃のときに、プラスチックの特性が変化します。一時的であってもこ の温度限界値を超えると、ダイに対して作用するパッケージのストレスが 変化し、そのためにAD8033/AD8034のパラメータ特性が永続的にシフ トする可能性があります。長時間にわたって175℃の接合部温度を超え ると、シリコン・デバイスに変化が生じる結果となり、故障が引き起こされ る可能性が高くなります。 SOT-23-8 SOIC-8 1.0 SC70-5* 0.5 、周辺温度（TA） 、 パッケージとPCBの静止空気時サーマル特性（θJA） によって、ダイの接合部温度が およびパッケージ内部の全電力損失（PD） 求められます。接合部温度は、以下の数式から計算できます。 0.0 Ð60 Ð40 Ð20 0 20 40 60 80 100 周辺温度 Ð℃ （PD ×θJA） TJ＝TA ＋ 図2 4層ボードの最大電力損失対温度特性 は、無負荷時の消費電力と全出 パッケージ内部の全電力損失（PD） 力に対する負荷駆動のためにパッケージ内部で消費される電力を合計 エアフローによって放熱効果が増進され、θJAが効果的に低下しま を無負荷 したものです。無負荷時消費電力は、電源ピン間の電圧（VS） す。さらに、金属パターン配線、スルーホール、グラウンドおよび電 と乗算した値になります。負荷（RL） が電源の中点を基 時電源電流（IS） 源プレーンの金属部分とのコンタクトによって、θJAが低下します。 準にすると仮定すれば、 トータル駆動電力はVS/2×IOUTに等しくなり、そ ボード・レイアウトのセクションで説明するように、高速オペアンプの入 で の一部はパッケージ内部で消費され、また一部は負荷（VOUT×IOUT） 力ピンの寄生容量を最小限に抑えるように、注意を払うことが必要 消費されます。トータル駆動電力と負荷電力との差が、パッケージ内部 です。 で消費される駆動電力です。 図2には、JEDEC規格に適合した4層ボード上に実装されるSOIC8（125℃/W）、SC70（210℃/W） とSOT23-8（160℃/W） の各パッケー （トータル駆動電力−負荷電力） PD＝無負荷時消費電力＋ ジを対象とした最大安全電力損失対周辺温度特性を図示していま す。θJAは概算値です。 [ S/2） × （VOUT/RL）]−[VOUT2/RL] PD＝[VS x IS] + （V 出力短絡 （必要時） rms出力電圧を考慮に入れる必要があります。単電源動作の場合の 出力をグラウンドに短絡するか、またはAD8033/AD8034の消費電 トータル駆動電力はVS×IOUT ようにRLがVS−を基準にすると仮定すれば、 流が過度に増加すると、致命的な障害が引き起こされる可能性が高 になります。 くなります。 rms信号レベルが不確定の場合には、RLが中間電源を基準にする VOUT＝VS/4の最悪時のケースを考慮に入れてください。 PD =（VS x IS）+（VS/4）2/RL RLがVS−を基準にする単電源動作では、VOUT＝VS/2が最悪時のケース です。 オーダー・ガイド モデル 温度範囲 パッケージの説明 パッケージ・オプション AD8033AR AD8033AR-REEL AD8033AR-REEL7 AD8033AKS-REEL* AD8033AKS-REEL7* AD8034AR AD8034AR-REEL7 AD8034AR-REEL AD8034ART-REEL AD8034ART-REEL7 −40℃∼+85℃ −40℃∼+85℃ −40℃∼+85℃ −40℃∼+85℃ −40℃∼+85℃ −40℃∼+85℃ −40℃∼+85℃ −40℃∼+85℃ −40℃∼+85℃ −40℃∼+85℃ 8ピンSOIC 8ピンSOIC 8ピンSOIC 5ピンSC70 5ピンSC70 8ピンSOIC 8ピンSOIC 8ピンSOIC 8ピンSOT-23 8ピンSOT-23 SOIC-8 SOIC-8 SOIC-8 SC70-5 SC70-5 SOIC-8 SOIC-8 SOIC-8 SOT-23-8 SOT-23-8 ブランド情報 H3B H3B HZA HZA ＊開発中 注意 ESD（静電放電）の影響を受けやすいデバイスです。4000Vにおよぶ高圧の静電気が人体やテスト装置に容易に帯 電し、検知されることなく放電されることがあります。本製品には当社独自のESD保護回路を備えていますが、高 エネルギーの静電放電を受けたデバイスには回復不可能な損傷が発生することがあります。このため、性能低下や 機能喪失を回避するために、適切なESD防止措置をとるようお奨めします。 REV.A 5 WARNING! ESD SENSITIVE DEVICE AD8033/AD8034―代表的な特性 デフォルト条件：±5V、CL＝5pF、RL＝1kΩ、温度＝25℃ 8 24 G = +10 VO = 200mV p-p 21 G = +2 7 18 G = +5 12 9 VOUT = 0.2V p-p 6 ゲイン−dB ゲイン−dB 15 G = +2 6 5 VOUT = 1V p-p 4 3 3 G = +1 0 VOUT = 4V p-p 2 –3 G = –1 1 –6 0 –9 0.01 特性1 1.0 10 周波数−MHz 100 1000 VOUT = 2V p-p 0.1 1 10 100 周波数−MHz さまざまなゲイン設定時の小信号周波数応答性 特性4 さまざまな出力振幅時の周波数応答性 （テスト回路2を参照） 8 1 VS = +5V 7 0 VS = ± 5V VS = ± 12V –2 ゲイン−dB ゲイン−dB –1 VS = +5V 6 –3 5 VS = ± 5V 4 3 –4 2 VS = ± 12V –5 1 G = +1 VO = 200mV p-p –6 0 0.1 1 10 100 G = +2 VO = 200mV p-p 0.1 1 10 特性2 さまざまな電源動作時の小信号周波数応答性 （テスト回路1を参照） 特性5 さまざまな電源動作時の小信号周波数応答性 （テスト回路2を参照） 2 7 VS = ± 12V G = +1 1 VS = ± 12V VOUT = 2V p-p VS = +5V –2 –3 4 3 2 –4 1 –5 –6 0.1 VS = ± 5V VS = +5V 5 VS = ± 5V –1 ゲイン−dB 6 ゲイン−dB 0 100 周波数−MHz 周波数−MHz 1 10 0 0.1 100 G =+2 VOUT = 2V p-p 1 10 100 周波数−MHz 周波数−MHz 特性3 さまざまな電源動作時の大信号周波数応答性 （テスト回路1を参照） 特性6 さまざまな電源動作時の大信号周波数応答性 （テスト回路2を参照） 6 REV.A AD8033/AD8034 デフォルト条件：±5V、CL＝5pF、RL＝1kΩ、温度＝25℃ 10 8 6 9 G=1 8 CL = 100pF RSNUB = 25Ω CL = 51pF 7 ゲイン−dB 4 ゲイン−dB CL = 100pF CL = 100pF VO = 200mV p-p 2 0 CL = 33pF 6 5 CL = 33pF 4 CL = 2pF 3 –2 G = +2 CL = 2pF 2 –4 VO = 200mV p-p 1 0 0.1 –6 0.1 1 10 100 1 100 特性10 さまざまなCLOAD時の小信号周波数応答性 （テスト回路1を参照） 特性7 さまざまなCLOAD時の小信号周波数応答性 （テスト回路1を参照） 9 8 CF = 0pF 8 10 周波数−MHz 周波数−MHz 7 CF = 1pF 7 VO = 200mV p-p G = +2 RL = 1k Ω 6 CF = 1.5pF 5 ゲイン−dB ゲイン−dB 6 CF = 2pF 4 RL = 500Ω 4 3 3 2 2 VO = 200mV p-p RF = 3kΩ G = +2 1 0 5 0.1 1 1 10 0 0.1 100 1 周波数−MHz 特性8 さまざまなRF/CF時の小信号周波数応答性 （テスト回路2を参照） 100 10 100 周波数−MHz 特性11 さまざまなRLOAD時の小信号周波数応答性 （テスト回路2を参照） 100 180 VO = 200mV p-p VS = ± 12V 80 150 ゲイン G = +2 1 G = +1 120 40 90 フェーズ 20 60 0 30 0.1 0.01 100 1k 10k 100k 1M 10M –20 100 100M 1k 周波数−Hz 特性9 出力インピーダンス対周波数 （テスト回路4および7を参照） REV.A 特性12 7 10k 100k 周波数−Hz 1M 10M オープン・ループ応答性 0 100M フェーズ−度 60 ゲイン−dB インピーダンス−Ω 10 AD8033/AD8034 デフォルト条件：±5V、CL＝5pF、RL＝1kΩ、温度＝25℃ –40 –40 G = +2 HD3 RL = 500Ω –50 –50 –60 –60 –70 –70 –80 歪み−dBc 歪み−dBc HD2 G = +1 HD3 RL = 1kΩ –90 –80 HD3 G = +2 –90 HD2 G = +2 HD2 RL = 500Ω –100 –100 –110 HD3 G = +1 –110 HD2 RL = 1kΩ –120 0.1 1 –120 0.1 5 1 周波数−MHz 周波数−MHz 特性16 さまざまなゲイン設定時の高調波歪み 対 周波数 特性13 さまざまな負荷時の高調波歪み 対 周波数 （テスト回路2を参照） Ð20 –40 G = +2 HD3 VS = 5V –50 Ð30 Ð50 –80 HD2 VS = 5V HD3 VS = 24V –90 HD3 VO = 20V p-p Ð60 歪み−dBc –70 HD2 VO = 20V p-p HD3 VO = 10V p-p Ð40 –60 歪み−dBc 5 Ð70 HD2 VO = 10V p-p Ð80 HD3 VO = 2V p-p Ð90 –100 Ð100 –110 HD2 VS = 24V –120 0.1 Ð110 1 周波数−MHz HD2 VO = 2V p-p Ð120 0.1 5 1 5 周波数−MHz 特性17 さまざまな振幅時の高調波歪み 対 周波数 （テスト回路2を参照） 、Vs=24V 特性14 さまざまな電源電圧時の高調波歪み 対 周波数 （テスト回路2を参照） 80 1000 VS = +5V 正側 70 オーバーシュート−% ノイズ−nV/√Hz 60 100 VS = +5V 負側 50 40 VS = ± 5V 負側 30 20 VS = ± 5V 正側 10 10 10 100 1k 10k 100k 1M 10M 0 10 100M 周波数−Mz 特性15 30 50 70 容量性負荷−pF 90 110 特性18 容量性負荷 対 オーバーシュート （%）、G＝+1 （テスト回路1を参照） 電圧ノイズ 8 REV.A AD8033/AD8034 デフォルト条件：±5V、CL＝5pF、RL＝1kΩ、温度＝25℃ G = +1 G = +1 38pF 特性19 小信号応答性、+5V（テスト回路1を参照） 3V/DIV 特性20 80mV/DIV 20ns/DIV 25mV/DIV 特性22 VO = 8V p-p VO = 8V p-p VO = 2V p-p VO = 2V p-p 320ns/DIV 320ns/DIV 3V/DIV 特性23 大信号応答性、G＝+2（テスト回路2を参照） G = +1 VIN REV.A 小信号応答性、±5V（テスト回路1を参照） VO = 20V p-p G = –1 特性21 80ns/DIV VO = 20V p-p 大信号応答性、G＝+1（テスト回路1を参照） 1.5V/DIV 15pF VOUT VOUT 350ns/DIV 1.5V/DIV 出力オーバードライブ回復（テスト回路3を参照） 特性24 9 VIN 350ns/DIV 入力オーバードライブ回復（テスト回路1を参照） AD8033/AD8034 デフォルト条件：±5V、CL＝5pF、RL＝1kΩ、温度＝25℃ VIN = 1V VIN = 1V VOUT – 2VIN +0.1% +0.1% VOUT = – 2VIN –0.1% t=0 t=0 1.5ms/DIV 2mV/DIV 特性25 20ns/DIV 2mV/DIV 長期セトリング時間 特性28 0 0.1%に対する短期セトリング時間 7.0 6.9 –5 6.8 無負荷時電源電流−mA –10 –Ib –15 Ib – pA –0.1% –20 +Ib –25 –30 VS = ± 12V 6.7 6.6 6.5 VS = ± 5V 6.4 6.3 VS = ± 5V 6.2 6.1 –35 6.0 –40 20 25 30 35 40 45 50 55 60 温度−℃ 特性26 42 65 70 75 80 5.9 –40 85 Ib 対 温度 特性29 0 –20 20 温度−℃ 40 60 80 さまざまな電源電圧時の無負荷時電源電流 対 温度 BJT入力範囲 4.0 36 3.5 –Ib 18 +Ib 12 6 0 FET入力範囲 Ib – pA VS = ± 12V 3.0 正規化オフセット−mV Ib = µ A 30 24 10 5 0 –5 –10 –15 –20 –25 –30 –12 –10 +Ib –Ib 2.5 2.0 1.5 1.0 .05 VS = ± 5V 0 –.05 –8 –6 –4 –2 0 2 4 6 8 10 –1.0 –14 –12 –10 –8 12 コモン・モード電圧−V 特性27 VS = +5V 入力バイアス電流 対 コモン・モード電圧範囲 特性30 10 –6 –4 –2 0 2 4 6 コモン・モード電圧−V 8 10 12 14 CMRR 対 コモン・モード電圧 REV.A AD8033/AD8034 デフォルト条件：±5V、CL＝5pF、RL＝1kΩ、温度＝25℃ 105 –45 100 オープン・ループ・ゲイン−dB –35 CMRR−dB –55 –65 –75 –85 –95 95 90 RL = 500Ω 85 RL = 1k Ω RL = 2k Ω 80 75 70 65 –105 0.1 1 10 60 –12 –10 100 –8 –6 –4 周波数−MHz 特性31 CMRR 対 周波数（テスト回路7を参照） –2 0 2 出力電圧−V 4 6 8 10 12 特性34 さまざまなRLOAD時のオープン・ループ・ゲイン 対 出力電圧範囲 –40 1.0 –50 SOT23 A/B VCC − VOH クロストーク−dB 出力飽和電圧−V 0.8 0.6 0.4 VOL − VEE 0.2 0 –60 SO A/B –70 SOT23 B/A SO B/A –80 –90 0 0.005 0.01 0.015 0.02 0.025 –100 0.1 0.03 1 特性32 10 50 周波数−MHz ILOAD – A 出力飽和電圧 対 負荷電流 特性35 0 クロストーク（テスト回路9を参照） 180 –10 –20 150 –30 ヒット数 PSRR – dB –PSRR –40 –50 120 90 –60 +PSRR 60 –70 –80 30 –90 –100 .0001 特性33 REV.A 0 0.001 0.01 0.1 周波数−MHz 11 0 –1.5 100 –1.0 –0.5 0 0.5 VOS – mV PSRR 対 周波数（テスト回路6および8を参照） 特性36 11 初期オフセット 1.0 1.5 AD8033/AD8034 デフォルト条件：±5V、CL＝5pF、RL＝1kΩ、温度＝25℃ VOUT VOUT 1.2V/DIV 1µ s/DIV VIN 特性37 VIN 1.2V/DIV G＝+1応答性、VS＝±5V 特性38 テスト回路 1µ s/DIV G＝+2応答性、VS＝±5V CF 1kΩ 1kΩ RF VCC VCC + 1µ F 1µ F + + 10nF RSNUB VIN Ð 49.9Ω AD8033/AD8034 976Ω CLOAD + VOUT 499Ω VIN 49.9Ω 49.9Ω 10nF テスト回路1 G＝+1 AD8033/AD8034 CLOAD VOUT G＝+2 1k Ω VCC 1k Ω VCC VCC 1µ F 1µ F 1µ F + + + 10nF 976Ω 49.9Ω Ð AD8033/AD8034 + + 10nF AD8033/AD8034 Ð 10nF VSINE 0.2V p-p + 1µ F VEE 10nF + VSINE 0.2V p-p Ð 出力インピーダンス、 G＝+1 12 + Ð + 1µ F VEE VEE テスト回路4 AD8033/AD8034 Ð + 1µ F G＝−1 10nF VOUT 10nF テスト回路3 49.9Ω 10nF テスト回路2 RF 499Ω 976Ω VEE VEE + RSNUB + 1µ F + 1µ F VIN Ð 10nF テスト回路5 出力インピーダンス、 G＝+2 REV.A AD8033/AD8034 VCC VCC – + 1V p-p 1µ F VCC AC + 49.9Ω + + 10nF VOUT VOUT AD8033/AD8034 AD8033/AD8034 – – 10nF + 1V p-p – VEE + 1µ F VEE テスト回路6 1kΩ 49.9Ω VEE AC テスト回路8 正のPSRR 1kΩ 1kΩ 負のPSRR 1kΩ VEE Ð VCC 1µ F VIN + 49.9Ω + VIN 10nF 976Ω 1kΩ 1kΩ 499Ω + B Ð 1kΩ VCC VEE VOUT + 49.9Ω – ポート1へ + 50Ω 499Ω ポート2へ AD8033/AD8034 10nF 1kΩ A Ð VCC + 1µ F 1kΩ 1kΩ VEE テスト回路7 REV.A CMRR テスト回路9 13 クロストーク AD8033/AD8034 ラ入力ペアのQ25とQ27に電流が供給されます。この設定により、フェー 動作原理 ズ反転をまったく引き起こすことなく、正電源レールを超える範囲まで入 AD8033/AD8034は、アナログ・デバイセズの高電圧XFCBプロセスに 力を駆動できるようになります （図3を参照） 。 JFETデバイスを組み込むことによって、性能が格段に改善されています。 AD8033/AD8034は、FET入力でありながらバイポーラで強化された バイポーラ動作モードに入ると、オフセットと入力バイアス電流のシフト コモン・モード入力範囲を備えた電圧帰還型のレールtoレール出力アン が起こります。使用されている内部のバイポーラ・デバイスのIbとオフセ プです。AD8034のように高速アンプにJFETデバイスを採用することで、 ットのいずれも特性評価を行っていませんが、代表的な平均値としてIb アプリケーション範囲が低入力バイアス電流と高帯域幅で低歪みの両 が5μA、そしてオフセットが2mVです。JFETコモン・モード範囲に再び入 方に広がります。 った約100ns後にアンプは回復します （過入力特性については特性24を NチャンネルJFETとカスケード入力トポロジーの採用により、コモン・モ 参照） 。過入力時には、ESD保護ダイオードが働き、入力バイアス電流 ード入力レベルは負電源レールよりも0.2V低い電位から正電源レールの が急激に増加することになります。電源レールを超える入力が加わる場 3.0V以内までの範囲で動作します。入力段のカスケード接続によって、コ 合には、入力バイアス電流を10mA以下に制限するために、入力に直列 モン・モード範囲の全域で低い入力バイアス電流が保証されると同時 に抵抗を挿入してください。 に、CMRRとPSRRの仕様は90dBを上回っています。その上、カスケード 入力インピーダンス 接続の成果として、電源電圧が高い場合に一般的に起こる長期セトリン AD8033/AD8034の入力容量は帰還ネットワークとともに1つの極を形 グ時間の問題が最小限に抑えられます。 成するために、ピーキングとリンギングが応答特性に発生する結果となり ます。寄生による極をゲイン設定の−3dB帯域幅の外にするために、 出力段の駆動と容量性負荷の駆動 コモン・エミッタ出力段によってレールtoレール出力性能が得られ、この 帰還ネットワークの等価インピーダンスを十分に小さく維持する必要があり 回路は35pFを駆動するように補償されています （G＝+1時で30%のオーバ ます。大きなインピーダンス値が必要とされる場合には、小さな容量のコン ーシュート） 。小さな値の緩衝抵抗を容量性負荷と直列に接続し、特性7 デンサを帰還抵抗と並列に入れることによって、補償してください。特性 に示すように出力段から負荷を効果的にデカップリングすると、さらに大き 8には、小さな容量の帰還コンデンサを値の大きな帰還抵抗と組み合わ い容量の駆動が可能になります。出力段は、電源レールの500mV以内 せて使用することで改善された周波数応答性を示しています。 で20mAの電流、そして電源レールの100mV以内で1mAの電流をそれ ぞれソースおよびシンクする能力を備えています。 発熱に関する考慮事項 入力のオーバードライブ 動作を行うので、その電力損失がパッケージの限界値を容易に超える可 AD8034は小型のSOT23-8パッケージ （160℃/W） で±12Vまでの電源 AD8033/AD8034の追加機能として、フェーズ反転の問題を許容する 能性があり、これが原因でデバイスの特性が変化したり、場合によっては ことのできないアプリケーション向けに特別にレールtoレールのコモン・モー デバイスの障害が引き起こされる結果になります。これと同様に高い電源 ド入力性能を追加するバイポーラ入力ペアがあります。 電圧が起因して、負荷が軽い場合であっても接合部温度が高くなり、そ 通常のコモン・モード動作条件下では、このバイポーラ入力ペアはOFF の結果、入力バイアス電流とオフセット・ドリフトが増加します。特性26に 状態に保たれ、Ibを1pA以下に維持します。入力コモン・モード電圧が正 示すように、入力バイアス電流は温度が10℃上昇するごとに2倍に増加し ます。負荷と電源電圧に基づいたダイ温度の概算値計算については、 電源レールの3.0V以内の範囲に入ると、R14とQ9によってセットアップされ 「最大電力損失」 のセクションを参照してください。 る電圧によって、電流I1がターンオフし、またI4がターンオンして、バイポー +VS R3 I2 R2 V2 + – Q4 + – Q1 Q13 Q7 Q6 VTH V4 Q14 R14 –IN J1 D4 Q25 J2 Q27 +IN VCC VOUT D5 Q11 Q9 Q29 I1 R7 I4 I3 Q28 R8 –VS 図3 AD8033/AD8034の入力段の簡略化回路 14 REV.A AD8033/AD8034 レイアウト、グラウンド処理、およびバイパス処理に関する の信号源で駆動し、多層ボードを使用してすべての側面、上側およ 考察 び下側で入力ピンを完全に取り囲むようにする必要があります。 リーク電流を発生する可能性のあるもう1つの要因として、絶縁材 電源バイパス処理 電源ピンは実際には入力であるために、ノイズのない安定したDC電 自体の電荷吸収が挙げられます。入力リードとガード・リングとの間 圧が供給されるように配慮する必要があります。バイパス・コンデンサ に使用される材料の量を可能な限り少なくする方法が、この吸収量 の目的はすべての周波数帯域で電源とグラウンド間のインピーダンス を少なくするうえで役立ちます。時にはTeflon®やセラミックなどの低 を低くすることで、ノイズの大半をシャントまたはフィルタリングすること 電荷吸収素材の利用が必要になることがあります。 です。コンデンサの並列接続によって、バイパス・インピーダンスがすべ 入力容量 ての周波数帯域で最小限に抑えられるように、デカップリングを設計し ます。0.01μFまたは0.001μF（X7RまたはNPO） のチップ・コンデンサ バイパス処理およびグラウンドに加えて、高速アンプは入力とグ が不可欠であり、これらをアンプのパッケージに可能な限り近接させて ラウンド間の寄生容量で影響を受ける可能性があります。高周波数 配置することが必要です。0.1μFコンデンサなどのより大きなチップ・コ では、わずか数pFの容量によって入力インピーダンスが低下し、こ ンデンサは、同じ信号経路内に密接して配置される他の能動部品の れに伴ってアンプのゲインが増加し、これが起因して応答性全体に スペースに置いてもかまいません。10μFのタンタル・コンデンサは、高 ピーキングが発生するか、時には発振が起こる可能性さえあります。 周波数バイパス処理用としてその重要性が低くなり、ほとんどの場合、 寄生容量の発生を少なくするために、入力ピンに外付けする受動 電源用として必要とされるのは、各ボードに1個に過ぎません。 部品を可能な限り入力に近づけて配置してください。グラウン ド・プレーンと電源プレーンは、ボードのすべての層において入力 ピンから少なくとも0.05mm以上離しておいてください。 グラウンド処理 高密度実装のPCボードでは、電流の分散によって寄生インダクタ ンスを最小限に抑えるために、グラウンド・プレーン層が重要にな アプリケーション ります。しかし、電流が回路内のどの場所を流れるかを理解するこ 高速ピーク検出器 とが、効果的な高速回路設計を実現する上で極めて重要です。電 AD8033/AD8034はその低い入力バイアス電流と高速性によって、 流経路の長さは寄生インダクタンスの大きさと比例するので、経路の 高速セトリングの低リーク電流ピーク検出器への応用に最適です。 高周波数インピーダンスに比例することになります。誘導性グラウン 図4に示すように、AD8033/AD8034の場合には入力間に保護ダイオ ド・リターンでの高速電流は、不要な電圧ノイズを発生します。高 ードがあるので、ダイオードを出力側に用いる従来の高速、低リー 周波数バイパス・コンデンサのリード長が非常に重要になります。 ク電流回路方式の入力電圧範囲は最大1.4Vp-pに制限されます。 バイパス・グラウンド処理で発生する寄生インダクタンスは、バイパ ス・コンデンサによってもたらされる低いインピーダンスに対して逆 らうことになります。したがって、バイパス・コンデンサのグラウ ンド・リードは、物理的に同じ場所に配置してください。 負荷電流も同様に電源から流れるので、負荷インピーダンス用の グラウンドをバイパス・コンデンサのグラウンドと同じ物理的位置に AD8033/ AD8034 することが必要です。低周波数帯域に対して効果を求めるもっと容 VOUT VIN 量の大きいコンデンサの場合、電流リターン経路の距離はそれ程重 ∼1.4V p-p MAX 要ではありません。 図4 リーク電流 入力範囲の制限された高速ピーク検出器 不適切なPCボード・レイアウト、汚れ、およびボードの絶縁材は、 AD8033/AD8034の入力バイアス電流よりもはるかに大きいリーク電 AD8033/AD8034を使用すると、図5に示すように、300nsのパルス 流を発生する要因になることがあります。入力とそれに近接して走 を取り込むと同時に、AD8033/AD8034の低い入力バイアス電流と る信号との間に電圧差があると、PCボードの絶縁体を通してリーク 幅広いコモン・モード入力範囲を利用するユニティ・ゲインのピーク 電流が発生します。たとえば、1V/100GΩでは、10pAのリーク電流 検出器を構成することが可能です。 が発生することになります。これと同様に、ボード上に少しでも汚れ があると、大きなリーク電流が発生する可能性があります（皮脂がよ く問題となります）。このリーク電流を大幅に低減するには、入力の 周囲にガード・リング（シールド） を設け、入力ピンを入力と同じ電 位になるようにしてください。この手法によって、入力とその周辺 との間にリーク電流を発生させる電位がなくなります。ガード・リン グを完全に効果的なものにするために、比較的低いインピーダンス TeflonはE.I. duPont de Nemours and Companyの登録商標です。 REV.A 15 AD8033/AD8034 2個のアンプを使用して、ピーク・レベルと現在の入力レベルとの 差が、R2にかかるようにしています。立ち上がりパルスが発生する 場合には、第1アンプがD2およびD3間の電圧降下を補償し、ノード 3の電圧がノード1の電圧と等しくなるように働きます。この時D1は 入力 OFFに維持され、R2にかかる電圧降下はゼロになります。コンデン サC3は、第1アンプの入力容量に必要な電荷を供給することによっ 出力 てループを高速化するので、サンプリング・モード時のR2での電圧 降下を最小限にするうえで効果的です。エッジの立ち下がりに伴っ て、D2とD3がOFFになり、D1がONになります。これにより、第1ア ンプの周囲ループが閉じ、 R2にかかる電圧がVOUT∼VINになります。 R4によって、D2にかかる電圧がゼロになるので、C2の電圧によっ てD3から発生するリーク電流とキックバックが最小化されます。 1.00 V/DIV 第2アンプの出力によって第1アンプのサミング・ジャンクションで 負帰還をかけることが可能になる前に、第1アンプの出力がVINのピ 図6 100 nS/DIV ピーク検出器の応答性、4V 300nsの信号パルス ーク値をオーバシュートすることのないように、入力信号パルス・エ ッジのレートを制限する必要があります。これはR1とC1の組み合わ せによって達成され、ノード1の電圧がVINの0.1%に対して270nsでセ トリングすることが可能になります。C2とR3の値は、ドループ・レー しています。p-pパルスがこれよりもっと大きい場合には、オーバー ト、セトリング時間、およびキックバックを考慮に入れて選択します。 シュートを低減するために、R1、C1およびR3、C2の時定数を大きく R3は、ノード3でのオーバーシュートの発生を防止します。最良の性 してください。ノード3から寄生抵抗成分を絶縁すると、ベストなドル 能を達成するためには、R1とC1およびR3とC2の時定数をほぼ等し ープ・レートが確保されます。これを達成する手法として、第2アン い値とします。ドループ・レートとキックバックの最小化を最優先し、 プの出力にガード・バンドを接続し、そのサミング・ジャンクション セトリング時間が増加しても構わない場合には、 C2の値を大きくして、 （ノード3） を取り囲むようにします。 より低速に対応した大きな時定数を選択してください。R1とC1の 両方の時定数を3倍に大きくすると、もっと大きなピーク・パルス 値も同様にマッチングするように大きくする必要があり、これによっ の捕捉が可能になり、しかも出力精度が向上します。 てキックバックに及ぶ入力信号パルスの悪影響が低減されます。 図6には、図5に示すピーク検出器が10mVのキックバックと5V/s のドループ・レートで300nsの4Vパルスを捕捉するときの応答性を示 C3 10pF R2 1kΩ LS4148 D1 C4 4.7pF R4 6kΩ +VS 1/2 +VS VIN R5 49.9Ω D3 1/2 R1 1kΩ AD8034 D2 VOUT AD8034 LS4148 C1 39pF / 120pF –VS LS4148 –VS C2 180pF/560pF R3 200Ω 図5 AD8034を利用した高速ユニティ・ゲイン動作のピーク検出器 16 REV.A AD8033/AD8034 0 –10 入力 –20 –30 基準レベル−dB 出力 –40 –50 –60 –70 –80 1.00 V/DIV 図7 200 nS/DIV –90 ピーク検出器の応答性、5V 1μsの信号パルス –100 10k 100k 1M 10M 周波数−Hz 図9 図7には、キックバックを1mV以下に抑えて1μsで5Vピーク・パルスを捕 4次カスケード接続Sallen-Keyフィルタの特性 捉する応答性を示しています。この時定数の選択では、オーバーシュートを 起こすことなく最大で20Vまでのピーク・パルスを取り込むことが可能です。 部品の選択に際しては、2pFのコモン・モード入力容量を考慮に入れる ことが必要です。 アクティブ・フィルタ AD8033/AD8034を使用すると、1MHzを超える範囲までフィルタのカット アクティブ・フィルタの応答性は、能動デバイスの性能に依存して大きく変 オフ周波数を上げることが可能ですが、それに伴ってオープン・ループ・ 動します。フィルタの次数に加えて、オープン・ループ帯域幅とゲインによって、 ゲインが制限され、さらに入力インピーダンスがQ特性のより高い段で干渉 阻止帯域減衰量と最大カットオフ周波数が決定され、さらに入力容量に を受けることになります。これが原因で、応答性全体の早期ロールオフが 基づいて、どの受動部品を使用するかに関する制限が設定されます。ア 引き起こされることがあります。 クティブ・フィルタのトポロジーは多種多様であり、その一部には能動デバイ これに加えて、阻止帯域減衰量はオープン・ループ・ゲインの低下に伴っ スの性能に対する依存性が他のトポロジーよりも高いものがあります。 て小さくなります。 Sallen-Keyフィルタは能動デバイスに対する依存性が最も小さくなってお このような制約を考慮に入れたうえで、Q特性が0.707と比較的低く、さ り、これは単にゲイン・ブロックとして使用されるので、阻止帯域周波数を らにfCよりも1オクターブ高い帯域で15dBの減衰レベルを維持し、また35dB 越えるまで帯域幅が平坦であることが必要とされます。Q特性の高いフィ の阻止帯域減衰レベルを保つ、fC＝4MHzの2次Sallen-Keyバタワース・ ルタ段の場合には、ピーキングがアンプのオープン・ループ帯域幅と線形入 フィルタを構成することが可能です。このフィルタ回路と応答性をそれぞれ 力範囲を超えることがあってはいけません。 図10と11に示します。 AD8033/AD8034を利用すると、図8に示すように、fC＝1MHzおよび阻 止帯域の減衰レベルが80dB以上の4次カスケード接続Sallen-Keyフィル タを構成できます。 C3 22pF R1 2.49k Ω VIN C3 33pF R1 4.22kΩ VIN R5 49.9Ω R2 2.49k Ω AD8033 VOUT –VS C1 10pF R5 49.9Ω +VS R2 6.49kΩ +VS 1/2 AD8034 図10 C1 27pF 2次バタワース・アクティブ・フィルタ 5 –VS 0 –5 C4 82pF R4 4.99kΩ +VS 1/2 R3 4.99kΩ AD8034 C2 10pF 図8 GAIN – dB –10 VOUT –15 –20 –25 –30 –VS –35 –40 4次カスケード接続Sallen-Keyフィルタ –45 100k 部品の値については、正規化されたカスケード接続の2段バタワー 10M 100M 周波数−Hz ス・フィルタ表と2次Sallen-Keyアクティブ・フィルタ数式を用いて選択し 図11 ています。この全体的な周波数応答性を図9に示します。 REV.A 1M 17 2次バタワース・アクティブ・フィルタの応答性 AD8033/AD8034 ゲインの帯域幅は、プリアンプの信号帯域以上に伸びており、アン 広帯域フォトダイオード用プリアンプ プのループ・ゲインの減少によって最終的にロールオフします。出力 フォトダイオードの電気的モデルを入れたI/Vコンバータ回路を図 ノイズに追加されるコモン・モード・ノイズのピーキングの影響を排 12に示しています。 除するために、入力端子のインピーダンス・マッチングを維持するこ この基本的な伝達関数は、以下の数式によって表されます。 VOUT = とを推奨します。 I PHOTO × R F 周波数範囲における出力電圧ノイズのスペクトル密度の二乗とそ 1 + sC F R F の総和をした後、平方根値が求めるプリアンプのトータルrms出力 ノイズとなります。 ここで、IPHOTOはフォトダイオードの出力電流を示し、RFとCFの並列 接続によって信号帯域幅を設定します。 このプリアンプで達成可能な安定した帯域幅は、RF、アンプのゲ CF イン帯域、およびCSとアンプの入力容量を含む、アンプのサミング・ ジャンクションにおけるトータル容量の関数になります。RFとトータル RF 容量によってアンプのループの伝送特性で極が形成され、その結果 としてピーキングと不安定性が引き起こされる可能性が高くなりま RSH = 10^11 Ω す。CFを追加すると、ループの伝送特性でゼロが形成されるので、 IPHOTO 極の影響が補償され、信号帯域幅が小さくなります。45度のフェー CD CM CS VO CM ズマージンとなる信号帯域幅（f（45））は、以下の式によって表すこと ができます。 f (45) = CF + CS VB fcr 2 π × RF × CS 図12 fCR＝アンプのクロスオーバ周波数 RF 広帯域フォトダイオード用プリアンプ RF＝帰還抵抗 CS＝アンプのサミング・ジャンクションにおけるトータル容量 f1 = 1 2π RF (CF + CS + CM + 2CD) （アンプ+フォトダイオード+ボードの寄生容量） 電圧ノイズ− nV/ Hz f を得るためのCFの値は、以下の式から求めることができます。 （45） CF = f2 = CS 2 π × R F × fcr f3 = 1 2π RFCF fCR (CS + CM + 2CD + CF ) /CF RFノイズ このケースでの周波数応答性は、約2dBのピーキングと15%のオー f2 バシュートを示します。CFを2倍に増加して、帯域幅を1/2に下げる と、平坦な周波数応答性が確保され、トランジェント・オーバシュー VEN (CF + CS + CM + 2CD) /CF f3 f1 トは約5%になります。 VEN プリアンプの出力ノイズ対周波数特性を図13に掲載しています。 アンプによるノイズ 周波数−Hz 図13 ループでの極は、アンプのノイズ・ゲインでゼロに変換されるため フォトダイオードに起因する電圧ノイズ特性 に、周波数範囲で入力電圧ノイズが増幅される結果になります。CF によって導入されるループでのゼロは、増幅を制限します。ノイズ・ 18 REV.A AD8033/AD8034 外形寸法 8ピン標準SOP[SOIC] 小型ボディ (R-8) サイズはミリメートルと(インチ)で示します。 5.00 (0.1968) 4.80 (0.1890) 4.00 (0.1574) 3.80 (0.1497) 8 5 1 4 6.20 (0.2440) 5.80 (0.2284) ピン1 1.27 (0.0500) BSC 0.25 (0.0098) 0.10 (0.0040) 1.75 (0.0688) 1.35 (0.0532) 8° 0.25 (0.0098) 0° 1.27 (0.0500) 0.41 (0.0160) 0.19 (0.0075) 0.51 (0.0201) 0.33 (0.0130) 実装面 0.50 (0.0196) × 45° 0.25 (0.0099) 寸法管理はミリメートル。括弧内のインチ寸法は、参考用にミリメータを 丸め処理してあるため、設計用には向きません。 JEDEC標準MS-012AAに準拠 8ピン・プラスチック表面実装パッケージ[SOT-23] (RT-8) サイズはミリメートルで示します。 2.90 BSC 8 7 6 5 1 2 3 4 2.80 BSC 1.60 BSC ピン1 0.65 BSC 1.95 BSC 1.30 1.15 0.90 1.45 MAX 0.38 0.22 0.15 MAX 0.22 0.08 0.60 0.45 0.30 10° 0° 実装面 JEDEC標準MO-178BAに準拠 5ピン・プラスチック表面実装パッケージ[SC70] (KS-5) サイズはミリメートルで示します。 2.00 BSC 4 5 1.25 BSC 2.10 BSC 1 2 ピン1 0.65 BSC 1.00 0.90 0.70 0.10 0.00 3 1.10 MAX 0.22 0.08 0.30 0.15 実装面 JEDEC標準MO-203AAに準拠 REV.A 19 0.46 0.36 0.26 PRINTED IN JAPAN TDS03/2003/700 AD8033/AD8034 このデータシートはエコマーク認定の再生紙を使用しています。 20 REV.A