単電源動作、レールtoレール出力 ローパワー、FET入力クワッド・オペアンプ AD824 特長 ピン配置 単電源動作：＋3∼＋30 V 非常に低い入力バイアス電流：2 pA 幅広い入力電圧範囲 14ピン・プラスチックDIP 14ピン・プラスチックSO （Nサフィックス） （Rサフィックス） 電源電圧範囲の出力振幅 低い消費電流：500μA（アンプ1個当たり） 広い帯域幅：2 MHz スルーレート：2 V/μs 位相反転なし アプリケーション フォト・ダイオードのプリアンプ バッテリー駆動の計装機器 電源の制御および保護 医療用計装 16ピンプラスチックSO リモート・センサ （Rサフィックス） 低電圧ストレイン・ゲージ・アンプ DACの出力アンプ 16 OUT D OUT A 1 概要 15 –IN D –IN A 2 AD824は電源電圧範囲の振幅出力（レールtoレール）を特長とし +IN A 3 V+ 4 たクワッド・タイプのF E T 入力、単電源動作オペアンプです。 +IN B 5 AD824FET入力そしてレールtoレール出力という2つの特長を備えて いるので、 低い入力電流が第一条件の低電圧応用回路で幅広く使用 –+ +– AD824 –+ +– 14 +IN D 13 V– 12 +IN C –IN B 6 11 –IN C OUT B 7 10 OUT C することが可能です。 NC 8 AD824では＋3 Vの単電源から＋15 Vのデュアル電源までの動作が 9 NC NC = NO CONNECT 保証されています。 AD824は弊社独自開発のコンプリメンタリ・バイポーラ・プロセ スで製造されており、独自の入力段を備えているので、負の電源電 位を超え、 また正の電源電位まで安全に拡張された入力電圧範囲が 可能で、位相の反転やラッチアップ現象がまったく生じません。電 AD824の応用には携帯型医療用機器、フォト・ダイオードのプリ 源の15 mV以内までの出力電圧振幅が可能です。350 pFまでの容量 アンプそして高インピーダンスのトランスデューサ・アンプがあり 性負荷を発振なしに処理することができます。 ます。 レーザ・トリミング技術の採用とFET入力特性によって、300μV AD824はレールtoレール能力を備えているので、回路設計におい （保証値）以下のオフセット電圧とともに非常に低い入力バイアス て単電源システムで多段フィルタを構成することができ、高いS／ 電流を実現しています。したがって、信号源インピーダンスが高い 場合でも高精度な回路設計が可能です。 AD824は高精度性能ととも N比性能の維持が可能です。 AD824は拡張産業用温度範囲（−40∼＋85℃）で仕様が規定され、 に低ノイズ特性を備えているので、 バッテリー駆動の医療用機器で パッケージは14ピンDIPと14ピンナロー幅と16ピンSOパッケージが の使用に理想的です。 用意されています。 アナログ・デバイセズ社が提供する情報は正確で信頼できるものを期していますが、 当社はその情報の利用、また利用したことにより引き起こされる第3者の特許または権 利の侵害に関して一切の責任を負いません。さらにアナログ・デバイセズ社の特許また は特許の権利の使用を許諾するものでもありません。 REV.A アナログ・デバイセズ株式会社 本 社／東京都港区海岸１ - １ ６ - １ 電話03（5402）8200 〒105−6891 ニューピア竹芝サウスタワービル 大阪営業所／大阪市淀川区宮原３ - ５ - ３ ６ 電話06（6350）6868㈹ 〒532−0003 新大阪第２森ビル AD824―仕様 電気的仕様（特に指定のない限り、VS＝＋5.0 V、VCM＝0 V、VOUT＝0.2 V、TA＝＋25℃） パラメータ 記号 条件 Min Typ Max 単位 0.1 1.0 mV 1.5 mV 300 μV 900 μV 入力特性 オフセット電圧 AD824A VOS TMIIN ∼ TMAX オフセット電圧 AD824B VOS TMIN ∼ TMAX 入力バイアス電流 IB TMIN ∼ TMAX 入力オフセット電流 IOS TMIN ∼ TMAX 入力電圧範囲 同相除去比 オフセット電圧ドリフト 12 pA 300 4000 pA 2 10 pA 300 −0.2 CMRR pA 3.0 VCM＝0 ∼ 2 V 66 80 VCM＝0 ∼ 3 V 60 74 TMIN ∼ TMAX 60 AVO V dB dB dB 1013‖3.3 入力インピーダンス 大信号電圧ゲイン 2 Ω‖pF VO＝0.2 ∼ 4.0 V RL＝2 kΩ 20 40 V/mV RL＝10 kΩ 50 100 V/mV RL＝100 kΩ 250 1000 V/mV TMIN ∼ TMAX、RL＝100 kΩ 180 400 V/mV 2 μV/℃ 4.988 V V ΔVOS/ΔT 出力特性 出力電圧HI 出力電圧LOW VOH VOL 短絡リミット値 ISC オープン・ループ・インピーダンス ZOUT ISOURSE＝20μA 4.975 TMIN ∼ TMAX 4.97 4.985 ISOURSE＝2.5 mA 4.80 4.85 V TMIN ∼ TMAX 4.75 4.82 V ISINK＝20μA 15 25 mV TMIN ∼ TMAX 20 30 mV ISINK＝2.5 mA 120 150 mV TMIN ∼ TMAX 140 200 mV シンク電流/ソース電流 ±12 mA TMIN ∼ TMAX ±10 mA f＝1 MHz、AV＝1 100 Ω 電源 電源変動除去比 電源電流（アンプ1個当たり） PSRR ISY VS＝2.7 ∼ 12 V 70 TMIN ∼ TMAX 66 80 dB dB TMIN ∼ TMAX 500 600 μA ダイナミック性能 スルー・レート SR RL＝10 kΩ、AV＝1 2 フルパワー帯域幅 BWP 1％の歪み、VO＝4 VP−P 150 kHz セトリング時間 tS VOUT＝0.2 ∼ 4.5 V、0.01％に対して 2.5 μs ゲイン帯域幅積 GBP 2 MHz 位相マージン φO 無負荷 50 Degrees チャネル・セパレーション CS f＝1 kHz、RL＝2 kΩ −123 dB V/μs ノイズ性能 電圧ノイズ enp−p 0.1 ∼ 10 Hz 2 μVp−p 電圧ノイズ密度 en f＝1 kHz 16 nV/√Hz 電流ノイズ密度 in f＝1 kHz 0.8 fA/√Hz 全高調波歪み THD f＝10 kHz、RL＝0、AV＝＋1 0.005 ％ −2− REV.A AD824 電気的仕様（特に指定のない限り、VS＝±15.0 V、VOUT＝0 V、TA＝＋25℃） パラメータ 記号 条件 Min Typ Max 単位 0.5 2.5 mV 0.6 4.0 mV 0.5 1.5 mV TMN ∼ TMAX 0.6 2.5 mV VCM＝0 V 4 35 pA TMIN ∼ TMAX 500 4000 pA 20 pA 13 V 入力特性 オフセット電圧 AD824A VOS TMIN ∼ TMAX オフセット電圧 AD824B 入力バイアス電流 VOS IB 入力バイアス電流 IB 入力オフセット電流 IOS VCM＝−10 V 25 3 TMIN ∼ TMAX 入力電圧範囲 同相除去比 500 −15 CMRR VCM＝−15 ∼ 13 V 70 TMIN ∼ TMAX 66 オフセット電圧ドリフト pA 80 dB dB 1013‖3.3 入力インピーダンス 大信号電圧ゲイン pA AVO Ω‖pF VO＝−10 ∼ ＋10 V RL＝2 kΩ 12 50 V/mV RL＝10 kΩ 50 200 V/mV RL＝100 kΩ 300 2000 V/mV TMIN ∼ TMAX、RL＝100 kΩ 200 1000 V/mV 2 μV/℃ 14.988 V V ΔVOS/ΔT 出力特性 出力電圧HI 出力電圧LOW VOH VOL 短絡リミット値 ISC オープン・ループ・インピーダンス ZOUT ISOURCE＝20μA 14.975 TMIN ∼ TMAX 14.970 14.985 ISOURCE＝2.5 mA 14.80 14.85 V TMIN ∼ TMAX 14.75 14.82 V ISINK＝20μA −14.985 −14.975 V V TMIN ∼ TMAX −14.98 −14.97 ISINK＝2.5 mA −14.88 −14.85 V TMIN ∼ TMAX −14.86 −14.8 V シンク電流/ソース電流、 ±8 ±20 mA 100 Ω TMIN ∼ TMAX f＝1 MHz、AV＝1 電源 電源変動除去比 電源電流（アンプ1個当たり） PSRR ISY VS＝2.7 ∼ 15 V 70 TMIN ∼ TMAX 68 VO＝0 V 80 dB dB 560 TMIN ∼ TMAX 625 μA 675 μA ダイナミック性能 スルー・レート SR RL＝10 kΩ、AV＝1 2 V/μs フルパワー帯域幅 BWP 1％の歪み、VO＝20 Vp−p 33 kHz セトリング時間 tS VOUT＝0 ∼ ＋10 V、0.01％に対して ゲイン帯域幅積 GBP 位相マージン φO チャネル・セパレーション CS f＝1 kHz、RL＝2kΩ enp−p 0.1 ∼ 10 Hz 2 μVp−p 6 μs 2 MHz 50 Degrees −123 dB ノイズ性能 電圧ノイズ 電圧ノイズ密度 en f＝1 kHz 16 nV/√Hz 電流ノイズ密度 in f＝1 kHz 1.1 fA/√Hz 全高調波歪み THD f＝10 kHz、VO＝3 Vrms、RL＝10 kΩ 0.005 ％ REV.A −3− AD824―仕様 電気的仕様（特に指定のない限り、VS＝＋3.0 V、VCM＝0 V、VOUT＝0.2 V、TA＝＋25℃） パラメータ 記号 条件 Min Typ Max 単位 0.2 1.0 mV 1.5 mV 入力特性 オフセット電圧 AD824A-3 V VOS TMIN ∼ TMAX 入力バイアス電流 IB TMIN ∼ TMAX 入力オフセット電流 IOS TMIN ∼ TMAX 入力電圧範囲 同相除去比 pA 250 4000 pA 2 10 pA 1 V 0 CMRR VCM＝0 ∼ 1 V 58 TMIN ∼ TMAX 56 AVO pA 74 dB dB 1013‖3.3 Ω‖pF 20 V/mV VO＝0.2 ∼ 2.0 V RL＝2 kΩ オフセット電圧ドリフト 12 250 入力インピーダンス 大信号電圧ゲイン 2 10 RL＝10 kΩ 30 65 V/mV RL＝100 kΩ 180 500 V/mV TMIN ∼ TMAX、RL＝100 kΩ 90 250 V/mV 2 μV/℃ ΔVOS/ΔT 出力特性 出力電圧HI 出力電圧LOW VOH VOL ISOURCE＝20μA 2.975 2.988 V TMIN ∼ TMAX 2.97 2.985 V ISOURSE＝2.5 mA 2.8 2.85 V TMIN ∼ TMAX 2.75 2.82 V ISINK＝20μA 15 25 TMIN ∼ TMAX 20 30 mV mV ISINK＝2.5 mA 120 150 mV TMIN ∼ TMAX 140 200 mV 短絡リミット値 ISC シンク電流/ソース電流 ±8 mA 短絡リミット値 ISC シンク電流/ソース電流、 ±6 mA 100 Ω TMIN ∼ TMAX オープン・ループ・インピーダンス ZOUT f＝1 MHz、AV＝1 電源 電源変動除去比 電源電流（アンプ1個当たり） PSRR VS＝2.7 ∼ 12 V 70 dB TMIN ∼ TMAX 66 dB ISY VO＝0.2 V、TMIN ∼ TMAX 500 600 μA スルー・レート SR RL＝10 kΩ、AV＝1 2 V/μs フルパワー帯域幅 BWP 1％の歪み、VO＝2 Vp-p 300 kHz セトリング時間 tS VOUT＝0.2 ∼ 2.5 V、0.01％に対して 2 μs ゲイン帯域幅積 GBP 2 MHz 位相マージン φO 50 Degrees チャネル・セパレーション CS −123 dB ダイナミック性能 f＝1 kHz、RL＝2 kΩ ノイズ性能 電圧ノイズ enp−p 0.1 ∼ 10 Hz 2 μVp−p 電圧ノイズ密度 en f＝1 kHz 16 nV/√Hz 0.8 fA/√Hz 0.01 ％ 電流ノイズ密度 in 全高調波歪み THD f＝10 kHz、RL＝0、AV＝＋1 −4− REV.A AD824 ウェハ・テスト・リミット値（特に指定のない限り、VS＝＋5.0 V、VCM＝0 V、TA＝＋25℃） パラメータ 記号 リミット値 単位 オフセット電圧 VOS 1.0 mV max 入力バイアス電流 IB 12 pA max 入力オフセット電流 IOS 20 pA 入力電圧範囲 VCM 同相除去比 CMRR 電源変動除去比 大信号電圧ゲイン 条件 −0.2 ∼ ＋3.0 V min VCM＝0 ∼ 2 V 66 dB min PSRR V＝＋2.7 ∼ ＋12 V 70 μV/V AVO RL＝2 kΩ 15 V/mV min 出力電圧HI VOH ISOURCE＝20μA 4.975 V min 出力電圧LOW VOL ISINK＝20μA 25 mV max 電源電流（アンプ1個当たり） ISY V0＝0 V、RL＝∞ 600 μA max 注 電気的テストはウェハ・プローブで上記のリミット値に対して行なわれます。 パッケージング後の歩留まりは、アセンブリの方法と通常の歩留まり損失の変動により、標 準製品のダイスでは保証されません。サンプル・ロットのアセンブリおよびテストを通して のダイスのロット評価に基づく仕様に関してはお問い合わせください。 ダイス仕様 絶対最大定格1 電源電圧 ……………………………………………………… ±18 V 入力電圧 ……………………………………… −VS−0.2 V ∼ ＋VS 差動入力電圧 ………………………………………………… ±30 V GNDへの出力短絡時間 …………………………………… 無制限 保管温度範囲 N、Rパッケージ ………………………………… −65 ∼ ＋150℃ 動作温度範囲 AD824のダイ・サイズ：0.70×0.130インチ、9,100平方ミル。サブ AD824A、B ………………………………………… −40 ∼ ＋85℃ ストレート（ダイの背面）はV＋に接続されています。 接合温度範囲 トランジスタ数：143 N、Rパッケージ ………………………………… −65 ∼ ＋150℃ リード温度（ハンダ付け、60秒） ………………………… ＋300℃ パッケージ・タイプ θJA2 θJC 単位 14ピン・プラスチックDIP（N） 14ピンSOIC （R） 16ピンSOIC （R） 76 120 92 33 36 27 ℃/W ℃/W ℃/W 注 1 2 特に指定のない限り、絶対最大定格はダイスおよびパッケージ製品の両方に適用されま す。 θJAは最悪の条件に対して規定されています。すなわち、プラスチックDIPパッケージで はデバイスをソケットに実装した状態、SOICパッケージではデバイスを回路基板にハン ダ付けした状態で規定されています。 オーダー・ガイド 型名 温度範囲 パッケージ・オプション AD824AN AD824BN AD824AR AD824AR-3V AD824AN-3V AD824AN-14 AD824AR-14-3V AD824AR-16 AD824A Chips −40 ∼ ＋85℃ −40 ∼ ＋85℃ −40 ∼ ＋85℃ −40 ∼ ＋85℃ −40 ∼ ＋85℃ −40 ∼ ＋85℃ −40 ∼ ＋85℃ −40 ∼ ＋85℃ ＋25℃ 14ピン・プラスチックDIP 14ピン・プラスチックDIP 14ピンSOIC 14ピンSOIC 14ピン・プラスチックDIP 14ピンSOIC 14ピンSOIC 16ピンSOIC ダイス 図1．AD824の簡略回路図（4回路のうちの1回路を示す） 注意 ESD（静電放電）の影響を受けやすいデバイスです。4000 Vもの高圧の静電気が人体やテスト装置に容易に帯電し、検知さ れることなく放電されることもあります。このAD824には当社独自のESD保護回路を備えていますが、高エネルギーの静 電放電にさらされたデバイスには回復不能な損傷が残ることもあります。したがって、性能低下や機能喪失を避けるため に、適切なESD予防措置をとるようお奨めします。 REV.A −5− WARNING! ESD SENSITIVE DEVICE AD824―代表的な特性 図2． オープン・ループ・ゲイン/位相と小信号応答、 図4． オープン・ループ・ゲイン/位相と小信号応答、 VS＝±15 V、無負荷 VS＝＋5 V、無負荷 図3． オープン・ループ・ゲイン/位相と小信号応答、 図5． オープン・ループ・ゲイン/位相と小信号応答、 VS＝±15 V、CL＝100 pF VS＝＋5 V、CL＝220 pF −6− REV.A AD824 図8．スルー・レート、RL＝10 k 図6． オープン・ループ・ゲイン/位相と小信号応答、 VS＝＋3 V、無負荷 図9．入力電圧が電源電圧を1 V超える場合の位相反転 図7． オープン・ループ・ゲイン/位相と小信号応答、 図10． 電源レイルからの出力電圧とシンク VS＝＋3 V、CL＝220 pF REV.A およびソース負荷電流の関係 −7− AD824―代表的な特性 図11．電圧ノイズ密度 図14． オフセット電圧ドリフトの分布、 −55∼＋125℃、VS＝5 V、0 V 図12．全高調波歪み 図15．入力オフセット電流の温度特性 図13．入力オフセットの分布、VS＝5 V、0 V 図16．入力バイアス電流の温度特性 −8− REV.A AD824 図17．同相除去比の周波数特性 図20．入力電圧ノイズ・スペクトル密度の周波数特性 図18．THDの周波数特性、3 Vrms 図21．電源変動除去比の周波数特性 図19．オープン・ループ・ゲインと位相の周波数特性 図22．大信号周波数応答 REV.A −9− AD824 図23．クロストークの周波数特性 図26．大信号応答 図24．出力インピーダンスの周波数特性、ゲイン＝＋1 図27．電源電流の温度特性 図25． 小信号応答、ユニティ・ゲイン・フォロア、 図28．出力飽和電圧 10 k‖100 pF負荷 − 10 − REV.A AD824 アプリケーション・ノート 入力電圧が正の電源電圧を300 mV以上超える可能性がある場合、 入力特性 電流制 または±VS＝0 VのときAD824に入力電圧が加わる場合には、 AD824ではnチャネルJFETを使用して低オフセット、 低ノイズ、 高 限抵抗をAD824の入力に直列に接続することが必要です。10秒以上 インピーダンスの入力段を実現しています。 入力同相電圧の最小値 の間この状態に放置すると、 デバイスが損傷を受けることになりま は負電源電圧の0.2 V以下から正の電源電圧の1 V以下まで拡張され す。1 kΩの抵抗を使用することで10 Vまでの連続した過電圧に耐 ています。 入力電圧を正の電源電圧範囲にこの値より近づけて駆動 えられる能力をデバイスにもたせることができ、 入力電圧ノイズの すると、アンプの帯域幅が減少する原因になります。 増加量も無視できる程度です。 AD824では正の電源電圧まで、 あるいは正の電源電圧を含む入力 入力電圧が−VSを下回る場合には、状況はまったく異なります。 電圧に対して位相の反転を起こしません。0∼＋5 V（＋VS）の方形 正電源から入力端子までのトータル電圧値が36 V以下である限り、 波入力に対するAD824の電圧フォロア応答を図29aに示します。入 AD824は負の電源電圧の20 V以下の入力電圧に安全に対応すること 力と出力は重畳されています。 出力は位相の反転なしに＋VSまでの が可能です。その上、入力段ではその入力電圧範囲でpAレベルの低 入力をトラッキングします。入力が4 Vを超えるとき帯域幅が落ち い入力電流が通常、維持されます。 ると、出力波形が丸みを帯びる原因になります。入力電圧が＋VSを 超える場合には、 AD824の非反転入力に抵抗を直列に接続すること 出力特性 AD824独自のバイポーラレールtoレール出力段は正および負電源 で位相の反転を防止できますが、 この際入力電圧ノイズが増加しま 電圧の15 mV以内の振幅出力が可能です。AD824の近似出力飽和抵 す。 抗値はソースおよびシンクの両方共に100Ωです。このことを利用 以上の様子を図29図bに示します。 して、 より大きい電流負荷を駆動する場合の出力飽和電圧の概算が 可能です。例えば、5 mAの電流負荷では飽和電圧は各電源から0.5 V となります。 負荷抵抗値が20 kΩを超える場合、 出力電圧が各電源の180 mVに 駆動されるまでAD824の入力誤差電圧は事実上、変動しません。 各出力デバイスを飽和させるためにAD824の出力をオーバドライ ブすると、 入力がそのリニア動作領域に戻った後2μs以内の時間で AD824は復帰します。 直接容量性負荷はAD824の実効出力インピーダンスと相互作用を 起こし、AD824のフィードバック・ループにさらに極が形成され、 これがパルス応答の過度のピーキングや安定性の損失発生の原因に なります。AD824をユニティ・ゲイン・フォロアとして使用する場 合が最悪のケースです。ユニティ・ゲイン・フォロアとして220 pF の負荷を駆動するときのAD824のパルス応答特性を図5と図7に示し ます。ループ・ゲインを小さくし、その結果ループの帯域幅を落と すような回路構成にすれば、 容量性負荷の影響に対する感度はかな り緩和されます。ノイズ・ゲインは使用するフィードバック回路の フィードバック減衰ファクタの逆数です。 ユニティ・ゲイン・フォロアの容量性負荷駆動能力を拡大させ る方法を図30の回路に示します。図に示す値の部分を使用すれば、 この回路で5,000 pFの負荷を駆動し、 オーバシュート量は10％です。 図29．（a）RP：0、入力電圧：0∼＋VSのときの応答 （b）入力電圧：0∼＋VS＋200 mV 出力電圧：0∼＋VS RP：49.9 kΩ 図30． ユニティ・ゲイン・フォロアの容量性負荷駆動能力を 350 pF以上に拡大する回路 入力段にnチャネルJFETを使用しているので、 通常動作の入力電 流は正方向で、入力端子から電流が流れ出します。入力電圧を＋VS −0.4 Vよりも正の電位に駆動すると、チップ内部のデバイス・ジャ ンクションがフォワード・バイアスされるので、入力電流の方向が 反転します。この様子を図9に示しています。 REV.A − 11 − AD824 応用 表1．AD824を使用した計装アンプの性能 単電源動作のV/Fコンバータ 図31に示す回路ではAD824を使用して、幅がt1の安定パルスを生 成するローパワー・タイマを駆動しています。正方向の出力パルス をR1-C1で積分し、 これを差動積分器として接続されているAD824へ の1入力として使用します。もう一方の入力（無負荷）は未知の電圧 VINです。AD824の出力でタイマのトリガー入力を駆動し、フィード バック・ループ全体を閉じます。 パラメータ VS＝3 V、0 V VS＝±5 V CMRR 74 dB 80 dB 同相電圧範囲 −0.2 ∼ ＋2 V −5.2 ∼ ＋4 V 3 dB帯域幅、G＝10 180 kHz 180 kHz 18 kHz 18 kHz G＝100 セトリング時間 2 Vステップ（VS＝0 V、3 V） 2μs 5 V （VS＝±5 V） 5μs ノイズ@ f＝1 kHz、G＝10 G＝100 270 nV/√Hz 270 nV/√Hz 2.2μV/√Hz 2.2μV/√Hz 図32a．500 mVp−pの入力信号に対する計装アンプのパルス 応答、VS＝＋5 V、ゲイン＝10 図31．単電源動作のV/Fコンバータ AD824のバイアス電流は2 pA（代表値）なので、MΩレンジの信号 源インピーダンスが可能で、DC誤差は無視できるほど低レベルで す。この回路構成で0.01％フルスケール・オーダの直線性誤差の達 成が可能です。 この性能は5 V単電源動作で得られ、 回路全体の消費 電流は3 mA以下です。 単電源動作のプログラマブル・ゲイン計装アンプ ＋3 Vまでの単電源または±15 Vまでのデュアル電源で動作可能 な単電源計装アンプとしてAD824を構成することが可能です。 AD824のFET入力のバイアス電流は2 pAと非常に低いので、高い不 平衡の信号源インピーダンスによって生じるオフセット誤差は最小 図32b．単電源動作のプログラマブル計装アンプ 限に抑えられます。 高精度の薄膜抵抗アレイによって計装アンプのゲインは10または 100のどちらかに設定されます。この抵抗アレイはレーザ・トリミ ングが施され、マッチング比が0.01％で、差動温度係数の最大値が5 ppm／℃です。 − 12 − REV.A AD824 3 V単電源動作のステレオ・ヘッドフォン・ドライバ ＋4.5 Vの出力を使用してA／Dコンバータのフロント・エンドの AD824は3 Vの単電源でも優れた電流駆動特性とTHD＋N性能を発 駆動が可能です。AD824のアンプのうち残りの2個をユニティ・ゲ 揮します。1 kHz時で、300 mVp-pの出力信号に対する全高調波歪み イン・インバータとして構成し、もう一方のブリッジ入力−4.5 Vを ＋ノイズ性能（THD＋N）は−62 dB（0.079％）に等しい値です。こ 生成します。抵抗R1とR2によってブリッジ励起用の一定電流が得 の性能は、 消費電力がより高く、 3 V電源での動作が不可能な他の単 られます。 ローパワー計装アンプAD620を使用してブリッジの差動 電源オペアンプに匹敵するものです。 出力電圧を調整します。 外付け抵抗RGを使用してAD620のゲインの 図33では各チャネルの入力信号を1μFのマイラ・コンデンサでカ プリングします。出力電圧が電源電圧の中間の値（＋1.5 V）になる ように、抵抗分圧器によって非反転入力のDC電圧を設定します。 プログラミング設定を行ない、下式によってゲインを決定します。 49.4 kΩ G＝ ―――― ＋1 RG ゲインは1.5倍です。こうすることでAD824の各2個のアンプを使用 してヘッドフォン・チャネルを駆動できまする500μFのコンデンサ 3.3 V／5 V電源動作の高精度サンプル・ホールド・アンプ とグラウンドに対して32Ωの負荷抵抗としてのモデル化が可能な バッテリ駆動機器の応用では、 低消費電力の維持に電源電圧の低 ヘッドフォンによって5 Hzのハイパス・フィルタが構成されます。 いオペアンプが必要とされます。その上、低い電源電圧が必要な応 これによって、オーディオ周波数範囲（20 Hz−20 kHz）の信号すべ 用では高精度アナログ回路の信号範囲が制限されます。 図35に示す てをヘッドフォンに送ることが保証されます。 サンプル・ホールド回路のような回路を使用して低い電源電圧応用 で高精度アナログ回路を設計する手法があります。 低い電源電圧応 用で高いS／N比性能を維持するには、 電源電圧範囲の振幅の入力と 出力が可能なレールtoレールオペアンプの使用が必要になります。 単一の＋3 V／＋5 V電源で動作し、電源電圧範囲の振幅出力が可能 で、 しかも高い入力インピーダンスという利点をもつAD824の動作 能力がこのような回路設計にマッチします。JFET入力のクワッド・ オペアンプAD824は入力バイアス電流が低く （3 pAtyp） 、 しかも入力 インピーダンスが高い（3×1013Ωtyp）ので、サンプル・ホールド・ アンプ回路応用に最適です。 さらにAD824の電源電流は非常に低い ので、このS／H回路の電源電流のトータル値は2.5 mA以下です。 図33．3 V単電源動作のステレオ・ヘッドフォン・ドライバ 低ドロップアウトのバイポーラ・ブリッジ・ドライバ 350Ωのホイートストン・ブリッジの駆動にAD824を使用できま す。 AD824のアンプのうち2個のアンプを使用して1.235 V出力のロー パワー・リファレンスAD589をバッファする図34に示します。 図35．3.3 V／5.5 V電源動作の高精度サンプル・ホールド回路 多くの単電源応用では、 仮想グラウンド発生器の使用が必要とさ れます。この回路ではR1とR2によって電源電圧を対称的に分圧し、 電源電圧の1／2の仮想グラウンド電圧を生成します。 次にアンプA1 でこの電圧をバッファし、 インピーダンスの低い出力駆動を行ない ます。S／H回路はこの仮想グラウンド・レベル周辺を中心とする 図34．低ドロップアウトのバイポーラ・ブリッジ・ドライバ REV.A 反転位相方式で構成されます。 − 13 − AD824 サンプル・ホールド回路の設計では、オペアンプのバイアス電流 し、これがVOUTに現れます。 この回路のペデスタル誤差は0 V∼3.3 V とスイッチの漏れ電流が原因で発生する出力の電圧ドループについ ／5 Vの信号範囲全域で2 mV以下です。ペデスタル誤差を低減させ ての考慮が必要です。この回路では、JFETオペアンプと漏れ電流の るもう1つの方法は制御ピンに加えられるパルスの振幅を小さくす 低いCMOSスイッチを選択することでドループ・レート誤差を最小 る方法です。ADG513の制御には、 “オン”状態でわずか2.4 V、 “オフ” 限に抑えており、その値は0.1μV／μsです。CHの値をさらに高くす 状態で0.8 Vが必要なだけです。可能であれば、0 V∼3.3 V／5 Vの全 ればドループ・レートはさらに下がります。最良の性能を得るに 範囲ではなく、 振幅範囲が0.8 V∼2.4 Vの入力制御信号を使用してペ は、CHとC2にポリスチレン、ポリプロピレンまたはテフロン製のコ デスタル誤差を最小限に抑えるようにします。 この回路の他の特長として、 高速アクイジション時間 （1％に対し ンデンサを使用することが必要です。 このタイプのコンデンサは低 い漏れ電流および低い誘電体吸収特性を備えています。さらに、こ て3μs以下）があります。CHとC2の値を下げればアクイジション時 の設計回路全体に1％の金属被膜抵抗を使用しました。 間をさらに高速化できますが、 ペデスタル誤差が増加してしまいま す。セトリング時間は300 ns以下（1％） 、そしてサンプル・モードの サンプル・モードでSW1とSW4が閉となり、出力はVOUT＝−VINで 信号帯域幅は80 kHzです。 す。SW1と並列動作を行なうSW4の使用目的は、SW1によってA3の 反転入力に注入される電荷量と同じ量の電荷をA3の非反転入力に ADG513を選択した理由は、 3 V／5 V電源動作が可能で、 誘電体絶 注入することでペデスタル誤差またはホールド・ステップ誤差を低 縁プロセスで製造されたノーマル・オープン／ノーマル・クローズ 減することです。これによって、A3の入力間に同相電圧が生成さ の高精度CMOSスイッチのためです。この回路ではSW2は不要です れ、 A3のCMRによって誤差が除去されます。 このような方法をとら が、SW2をSW3と並列に使用して、RON抵抗のより低いアナログ・ス ないと、 SW1からの電荷注入によって差動電圧ステップ誤差が発生 イッチを構成しました。 − 14 − REV.A AD824 * AD824 SPICEマクロ・モデル9/94,Rev.A* ARG/ADI * * 版権 1994、Analog Devices, Inc.所有 * * ライセンス・ステートメントに関しては“README. DOC”ファイ ルを参照。本モデルの使用に際しては、ライセンス・ステートメン トの規定条件の承認を前提としています。 * ノードの指定 * 非反転入力 * ｜反転入力 * ｜｜正電源 * ｜｜｜負電源 * ｜｜｜｜出力 * ｜｜｜｜｜ .SUBCKT AD824 1 2 995025 * * 入力段&ポール3.1 MHz * R3 5 99 1.193E3 R4 6 99 1.193E3 CIN 1 2 4E-12 C2 5 6 19.229E-12 I1 4 50 108E-6 IOS 1 2 1E-12 EOS 7 1 POLY（1） （12,98）100E-6 1 J1 4 2 5 JX J2 4 7 6 JX * * ゲイン段&主要ポール * EREF 98 0 （30,0）1 R5 9 98 2.205E6 C3 9 25 54E-12 G1 98 9 （6,5）0.838E-3 V1 8 98 -1 V2 98 10 -1 D1 9 10 DX D2 8 9 DX * * ゼロが1 kHzの同相ゲイン・ネットワーク R21 11 12 1E6 R22 12 98 100 C14 11 12 159E-12 E13 11 98 POLY（2） （2,98） （1,98）0 0.5 0.5 * * ポール10 MHz * R23 18 98 1E6 C15 18 98 15.9E-15 G15 98 18 （9,98）1E-6 * * 出力段 * ES 26 98 （18,98）1 RS 26 22 500 IB1 98 21 2.404E-3 IB2 23 98 2.404E-3 D10 21 98 DY D11 98 23 DY C16 20 25 2E-12 C17 24 25 2E-12 DQ1 97 20 DQ Q2 20 21 22 NPN Q3 24 23 22 PNP DQ2 24 51 DQ Q5 25 20 97 PNP 20 Q6 25 24 51 NPN 20 VP 96 97 0 VN 51 52 0 EP 96 0 （99,0）1 EN 52 0 （50,0）1 R25 30 99 5E6 R26 30 50 5E6 REV.A FSY1 99 0 VP 1 FSY2 0 50 VN 1 DC1 25 99 DX DC2 50 25 DX * * 使用モデル * .MODEL JX NJF（BETA＝3.2526E-3 VTO＝−2.000 IS＝2E−12） .MODEL NPN NPN（BF＝120 VAF＝150 VAR＝15 RB＝2E3 ＋RE＝4 RC＝550 IS＝1E−16） .MODEL PNP PNP（BF＝120 VAF＝150 VAR＝15 RB＝2E3＋RE＝4 RC＝750 IS＝1E−16 .MODEL DX D（IS＝1E−15） .MODEL DY D（） .MODEL DQ D（IS＝1E−16） .ENDS AD824 − 15 − AD824 外形寸法 サイズはインチと（mm）で示します。 14ピン・プラスティック（N）パッケージ （N-14） 14ピン・SOIC（R）パッケージ うにやさ ゅ い し ちき PRINTED IN JAPAN （R-14） み る 「この取扱説明書はエコマーク認定の再生紙を使用しています。」 ど りをまも − 16 − REV.A