6 3 4 2 8 1 7 V1 V2 V3 V4 VL VM SUB SHD 30 SHP 31 RG 48 AVDD 44 H2 46 H1 45 GATE 5 16 VSS1 9 10 11 DECODE SELECTOR COUNTER IRIS/SHUTTER CK GEN 32 VSS2 GATE TEST CIRCUIT 13 UP/DOWN ADDER VDD2 43 12 EIA IVD 1/525 1/625 RESET GEN 19 14 IHD HD 35 36 27 25 26 23 24 15 17 18 TG/SSG CBLK AVSS 47 1/606 1/910 1/908 SYNC CCD 28 1/2 CLP1 HV-PLLセレクタ CLP2 CKI 42 VD BLC HV-PLLセレクタ 33 BLCW2 LCOUT 41 SYNC SEP Sync識別回路 EXT 34 HVDET CVSS VD検波回路 EHD/SYNC 38 VD SPDNV/ED2 LCIN 40 37 HD IRIN/ED1 BLCW1 信号無し 検波回路 COMP 39 EIA SPUPV/ED0 V DRIVER EVD VH VDD1 Vreg −2− CVDD 22 TEST DECODER ブロック図 20 ESHUT2 21 ESHUT1 29 RST CXD2463R CXD2463R HD VD EXT HVDET VSS2 SHP SHD RST CCD EIA CBLK SYNC 端子配列図（Top View） 36 35 34 33 32 31 30 29 28 27 26 25 LCOUT 41 20 ESHUT2 CKI 42 19 VDD1 VDD2 43 18 BLCW2 AVDD 44 17 BLCW1 H1 45 16 VSS1 H2 46 15 BLC AVSS 47 14 CVSS RG 48 13 IRIN/ED1 1 2 3 4 5 6 7 8 9 10 11 12 SPDNV/ED2 21 ESHUT1 SPUPV/ED0 40 Vreg LCIN CVDD 22 TEST VL 39 SUB COMP V1 23 CLP1 VH 38 V3 EHD/SYNC V2 24 CLP2 V4 37 VM EVD 端子説明 端子 番号 端子記号 I/O 端子説明 1 VM − 電源（Vdriver用GND） 2 V4 O CCD垂直レジスタ駆動用パルス出力 3 V2 O CCD垂直レジスタ駆動用パルス出力 4 V3 O CCD垂直レジスタ駆動用パルス出力 5 VH − 電源（Vdriver用正電源） 6 V1 O CCD垂直レジスタ駆動用パルス出力 7 SUB O CCD電荷掃き捨てパルス出力 8 VL − 電源（Vdriver用負電源） 9 CVDD − 電源（コンパレータ用） 10 Vreg − コンパレータ用バイアス電流供給 11 SPUPV／ED0 I シャッタスピードアップリファレンス電圧／シャッタスピード設定端子 12 SPDNV／ED2 I シャッタスピードダウンリファレンス電圧／シャッタスピード設定端子 13 IRIN／ED1 I IRIS信号入力端子／シャッタスピード設定端子 14 CVSS − GND（コンパレータ用） 15 BLC O 逆光補正用ウインドウパルス出力端子 −3− CXD2463R 端子 番号 端子記号 I/O 端子説明 16 VSS1 17 BLCW1 I 逆光補正用ウインドウ選択端子1（Pull-Down抵抗付き） 18 BLCW2 I 逆光補正用ウインドウ選択端子2（Pull-Down抵抗付き） 19 VDD1 20 ESHUT2 I Subパルスコントロール用端子（Pull-Down抵抗付き） 21 ESHUT1 I Subパルスコントロール用端子（Pull-Down抵抗付き） 22 TEST I Lに固定（Pull-Down抵抗付き） 23 CLP1 O クランプ用パルス出力 24 CLP2 O クランプ用パルス出力 25 SYNC O コンポジットシンク出力 26 CBLK O コンポジットブランキング出力 27 EIA I L：EIA 28 CCD I L：510H 29 RST I リセット端子。（Lowリセット）電源立ち上げ時に必ずパワーオンリセットをか けて下さい。 30 SHD O データサンプルホールド用パルス 31 SHP O プリチャージレベルサンプルホールド用パルス 32 VSS2 − GND 33 HVDET O H方向PLL／V方向PLL識別信号 H：V方向PLL L：H方向PLL 34 EXT O 外部同期／内部同期識別信号 H：外部同期 L：内部同期 35 VD O 垂直ドライブ出力 36 HD O 水平ドライブ出力 37 EVD I 垂直ドライブ信号入力（Pull-Up抵抗付き） 38 EHD／SYNC I 水平ドライブ信号入力／コンポジットシンク入力（Pull-Up抵抗付き） 39 COMP O コンパレータ出力 40 LCIN I 発振用インバータ入力 41 LCOUT O 発振用インバータ出力 42 CKI I 2MCK入力 43 VDD2 − 電源 44 AVDD − 電源（H1, H2, RG用） 45 H1 O CCD水平レジスタ駆動用H1クロック出力 46 H2 O CCD水平レジスタ駆動用H2クロック出力 47 AVSS − GND（H1, H2, RG用） 48 RG O リセットゲートパルス出力 − − GND 電源 H：CCIR（Pull-Down抵抗付き） H：760H（Pull-Down抵抗付き） −4− CXD2463R 電気的特性 1）直流特性 （VDD＝5V±0.25V, Topr＝−20∼＋75℃） 項 目 最小値 標準値 最大値 単位 VDD 4.75 5.0 5.25 V 入力電圧1 （下記以外の入力端子） VIH1 0.7VDD 入力電圧2 （29番端子） VIH2 電源電圧 記号 条 件 V VIL1 0.3VDD V V 0.8VDD VIL2 0.2VDD V 入力電圧3 （11, 12番端子 ただし電子アイリスモード時） VIN3 2.0 VDD V 入力電圧4 （13番端子 ただし電子アイリスモード時） VIN4 VSS VDD V VOH1 出力電圧1 （15, 23, 24, 25, 26, 33, 34, 35, 36番端子） VOL1 IOH＝−4.0mA V VDD−0.8 IOL＝8.0mA 0.4 出力電圧2 （30, 31, 48番端子） VOH2 IOH＝−6.9mA VOL2 IOL＝3.0mA 出力電圧3 （45, 46番端子） VOH3 IOH＝−17.4mA VOL3 IOL＝12.0mA 出力電圧4 （39番端子） VOH4 IOH＝−6.0mA VOL4 IOL＝4.0mA 出力電圧5 （2, 3, 4, 6番端子） VOH5 IOH＝−5.0mA VOL5 IOL＝10.0mA 出力電圧6 （4, 6 (SG) 端子） VOH6 IOH＝−7.2mA VOL6 IOL＝5.0mA 出力電圧7 （7番端子） VOH7 IOH＝−4.0mA VOL7 IOL＝5.4mA 帰還抵抗1 （42番端子） RFE1 VIN＝VDD or VSS 250k 帰還抵抗2 （40, 41番端子間抵抗） RFE2 VIN＝VDD or VSS プルアップ抵抗 RPU プルダウン抵抗 V V VDD−0.8 0.4 V V VDD−0.8 0.4 V V VDD−0.8 0.4 V V VM−0.25 VL＋0.25 VH−0.25 V V VM＋0.25 VH−0.25 V V VL＋0.25 V 1M 2.5M Ω 250k 1M 2.5M Ω VIL＝0V 20k 50k 125k Ω RRD VIH＝VDD 20k 50k 125k Ω IVM AVDD＝5V CVDD＝5V VDD1＝5V VDD2＝5V 24 mA IVL VL＝−8.5V 1.9 mA IVH VH＝15V 0.8 mA 消費電流 * 消費電力 標準148mW ICX054BL負荷（通常動作状態にて） −5− CXD2463R 2）入力／出力容量 （VDD＝VI＝0V, fM＝1MHz） 記号 項 目 最小値 標準値 最大値 単位 入力端子容量 CIN 9 pF 出力端子容量 COUT 11 pF 入出力端子容量 CI/O 11 pF 3）コンパレータ特性 （VDD＝5V±0.25V, Topr＝−20∼＋75℃） 項 目 記号 不定領域 最小値 標準値 最大値 単位 ±70 mV Vf 注1） 入力オフセット電圧，不定領域について 本IC内蔵コンパレータでは下図のように入力オフセット電圧，不定領域（コンパレータの出力がH／L に定まらない領域）が存在しますので外部回路設計の際にはご注意下さい。 注2） 電子アイリスモード時における11, 12番端子について 11番端子（SPUPV）＜12番端子（SPDNV）でご使用下さい。 5.0V 70mV 11, 12番端子 (SPUPV, SPDNV) 70mV 不定領域 GND 4）パワーオンリセット条件 4.75V VDD RST 0.2VDD tWRST （推奨動作範囲内） 項 目 パワーオンリセット期間 記号 tWRST 最小値 標準値 35 最大値 単位 ns −6− CXD2463R 1．電子アイリス／電子シャッタ機能 電子アイリス／電子シャッタは以下の端子のL, Hの組み合わせにより選択できます。 ESHUT1 21pin ESHUT2 20pin L L 電子アイリスリミッタ無し H L 電子アイリスリミッタ有り EIA：1／100 (s) L H 電子シャッタモード H H Subパルス停止 動作モード CCIR：1／120 (s) 1）電子アイリスモード 端子名 端子番号 機 能 IRIN／ED1 13 アイリス信号入力 SPDNV／ED2 12 シャッタスピードダウンリファレンス電圧 SPUPV／ED0 11 シャッタスピードアップリファレンス電圧 2）電子シャッタモード 端子名 端子番号 モード SPUPV／ED0 11 H L H L H L H L IRIN／ED1 13 H H L L H H L L SPDNV／ED2 12 H H H H L L L L EIA： 1/100 CCIR： 1/120 1/250 1/500 1/1000 1/2000 1/5000 シャッタスピード −7− 1/10000 1/100000 CXD2463R 2．逆光補正機能 CXD2463Rは逆光補正用のウインドウパルスを出力する機能を持っています。 逆光補正用のパルスはBLC (15pin) よりBLCW1 (17pin), BLCW2 (18pin) の組み合わせにより，以下の範囲で出 力します。 pinの組み合わせによるウインドウの種類 ウインドウ種類 BLCW1 (17pin) BLCW2 (18pin) 全面測光 L L 下方測光 H L 中央測光 L H 下方＋中央測光 H H 基本回路構成例 +5V アイリス用コンパレータ アイリス ウインドウ用SW 39k 10µ 10k 27 IRIS 13 IRIN/ED1 3.9k 10k 10k 100k 10µ 19 OP+ 13 DETOUT BLC 15 AGC ウインドウ用SW 10k 1k 100k CXD2463R CXA1310AQ 全面測光 下方測光 中央測光 下方＋中央測光 −8− CXD2463R 1）ウインドウパルスタイミングチャート • EIAモード／V方向タイミング （1）全面測光 VD HD 0.5HD BLC 20HD 20.5HD （2）中央測光 VD HD 101.5HD 181.5HD 101HD BLC 181HD （3）下方測光 VD HD 0.5HD BLC 181HD 181.5HD −9− CXD2463R • EIAモード／H方向タイミング （1）下方測光および全面測光 HD MCK BLC X1 X2 X1 X2 510H 104MCK 760H 154MCK 510H 3MCK 760H 22MCK 510H 272MCK 760H 407MCK 510H 167MCK 760H 252MCK （2）中央測光 HD MCK BLC X1 X2 X1 X2 −10− CXD2463R • CCIRモード／V方向タイミング （1）全面測光 VD HD 0.5HD BLC 25HD 25.5HD （2）中央測光 VD HD 121.5HD 216.5HD 121HD BLC 216HD （3）下方測光 VD HD 0.5HD BLC 216HD 216.5HD −11− CXD2463R • CCIRモード／H方向タイミング （1）下方測光および全面測光 HD MCK BLC X1 X2 X1 X2 510H 114MCK 760H 169MCK 510H 3MCK 760H 22MCK 510H 279MCK 760H 416MCK 510H 164MCK 760H 246MCK （2）中央測光 HD MCK BLC X1 X2 X1 X2 −12− CXD2463R 3．外部同期機能 CXD2463Rは，外部同期機能としてLine-Lock, VReset＋HPLL（VD, HD入力），VReset＋HPLL（Sync入力）の 3モードに対応する事が可能です。各モードへの切り換えは，EHD／SYNC（38pin）とEVD（37pin）に入力さ れた信号の組み合わせにより自動的に行われます。 1）外部同期自動判別方法 I/O 端子名 端子 番号 I EHD／SYNC 38 HD 信号無し HD SYNC 信号無し I EVD 37 信号無し VD VD SYNC分離後のHD 信号無し O HVDET 33 L H L L L O EXT 34 L H H H L INT LL VReset ＋HPLL VReset ＋HPLL INT モード EHD／SYNC pinとEVD pinの信号の入力状態 およびHVDET pinとEXT pinの判別結果 * 上記外部入力信号は規定以外の信号を入力した場合，誤認識する事があります。 2）LL（Line-Lock）モード 外部よりEVD（37pin）へV同期のクロックを入力すると，その立ち下がりエッジと内部VDの立ち下がりエッ ジを比較した結果がCOMP（39pin）より出力されます。極性はアクティブフィルタに対応した出力になりま す。 EXT-VD (37pin) INT-VD (35pin) COMP (39pin) ハイインピーダンスの状態 −13− CXD2463R 3）V Reset＋HPLL（VD, HD入力）モード 外部よりEHD／SYNC（38pin）にHD周期クロック，EVD（37pin）にV周期クロックを入力した場合，各信号 の位相差によりCXD2463Rの同期信号は以下のように出力されます。 この時38pinに入力されたHD周期クロックとCXD2463R内部HDの立ち下がりがLine-Lock時と同様に位相比較 した結果がCOMP（39pin）より出力されますので，その信号を用いてPLLをかけます。COMP（39pin）出力の 極性は，Line-Lock同様にアクティブフィルタ対応です。位相シフトの範囲はマスタVD（EXT-VD）の立ち下 がりに対してシフトするHDの立ち下がりが±1／4H迄とることが可能です。 • EIA／ODD （1）EXT-VDとEXT-HDが同相時 1/4H 1/4H EXT-VD (37pin入力) EXT-HD (38pin入力) VD (35pin出力) HD (36pin出力) SYNC (25pin出力) （2）EXT-VDとEXT-HDが同相∼＋1／4H時 EXT-VD EXT-HD VD HD SYNC （3）EXT-VDとEXT-HDが−1／4H∼同相時 EXT-VD EXT-HD VD HD SYNC −14− CXD2463R • EIA／EVEN （1）EXT-VDとEXT-HDが同相時 1/4H 1/4H EXT-VD (37pin入力) EXT-HD (38pin入力) VD (35pin出力) HD (36pin出力) SYNC (25pin出力) （2）EXT-VDとEXT-HDが同相∼＋1／4H時 EXT-VD EXT-HD VD HD SYNC （3）EXT-VDとEXT-HDが同相∼−1／4H時 EXT-VD EXT-HD VD HD SYNC −15− CXD2463R • CCIR／ODD （1）EXT-VDとEXT-HDが同相時 1/4H 1/4H EXT-VD (37pin入力) EXT-HD (38pin入力) VD (35pin出力) HD (36pin出力) SYNC (25pin出力) （2）EXT-VDとEXT-HDが同相∼＋1／4H時 EXT-VD EXT-HD VD HD SYNC （3）EXT-VDとEXT-HDが同相∼−1／4H時 EXT-VD EXT-HD VD HD SYNC −16− CXD2463R • CCIR／EVEN （1）EXT-VDとEXT-HDが同相時 1/4H 1/4H EXT-VD (37pin入力) EXT-HD (38pin入力) VD (35pin出力) HD (36pin出力) SYNC (25pin出力) （2）EXT-VDとEXT-HDが同相∼＋1／4H時 EXT-VD EXT-HD VD HD SYNC （3）EXT-VDとEXT-HDが同相∼−1／4H時 EXT-VD EXT-HD VD HD SYNC −17− CXD2463R 4）V Reset＋HPLL（SYNC入力）モード 外部よりEHD／SYNC（38pin）に規定のSync信号が入力された時，そのSyncから分離したEXT-HDがHD（36pin） より出力され，この信号をシフターを通してEVD（37pin）へ入力します。この時EXT-HDのシフト量により， CXD2463Rの同期信号は以下のように出力されます。 （位相シフトの範囲はEXT-HDの立ち下がりに対して±1／2H 迄とる事が可能です。） COMP（39pin）出力は，シフト後のEXT-HD（37pinに入力する信号）の立ち下がりとCXD2463Rの内部HDの 立ち下がりで位相比較した結果を出力します。極性はアクティブフィルタ対応です。 • EIA／ODD 1/2H 1/2H EXT-SYNC (38pin入力) EXT-VD (CXD2463R 内部生成) EXT-HD (36pin出力) (1) 同相 SFT-HD (1) (37pin入力) VD (35pin出力) HD (CXD2463R 内部生成) SYNC (25pin出力) (2) 遅相 SFT-HD (2) VD HD SYNC (3) 進相 SFT-HD (3) VD HD SYNC ∗ SFT-HD (1) ∼ (3) は, EXT-HDをシフトした後の信号 −18− CXD2463R • EIA／EVEN 1/2H 1/2H EXT-SYNC (38pin入力) EXT-VD (CXD2463R 内部生成) EXT-HD (36pin出力) (1) 同相 SFT-HD (1) (37pin入力) VD (35pin出力) HD (CXD2463R 内部生成) SYNC (25pin出力) (2) 遅相 SFT-HD (2) VD HD SYNC (3) 進相 SFT-HD (3) VD HD SYNC −19− CXD2463R • CCIR／ODD 1/2H 1/2H EXT-SYNC (38pin入力) EXT-VD (CXD2463R 内部生成) EXT-HD (36pin出力) (1) 同相 SFT-HD (1) (37pin入力) VD (35pin出力) HD (CXD2463R 内部生成) SYNC (25pin出力) (2) 遅相 SFT-HD (2) VD HD SYNC (3) 進相 SFT-HD (3) VD HD SYNC −20− CXD2463R • CCIR／EVEN 1/2H 1/2H EXT-SYNC (38pin入力) EXT-VD (CXD2463R 内部生成) EXT-HD (36pin出力) (1) 同相 SFT-HD (1) (37pin入力) VD (35pin出力) HD (CXD2463R 内部生成) SYNC (25pin出力) (2) 遅相 SFT-HD (2) VD HD SYNC (3) 進相 SFT-HD (3) VD HD SYNC −21− −22− CLP2 CLP1 760H CCD OUT 510H CCD OUT V4 V3 V2 V1 BLK SYNC VD HD CLP2 CLP1 760H CCD OUT 510H CCD OUT V4 V3 V2 V1 BLK SYNC VD HD 494 493 493 4 2 493 3 4 3 3 1 2 1 3 2 1 2 493 492 494 20H 20H 1 9H FIELD.E 9H FIELD.O 492 FIELD.O 492 491 FIELD.E TG＋SG部タイミングチャート V方向EIA（510H／760H CCD駆動時） CXD2463R −23− CLP2 CLP1 510H CCD OUT V4 V3 V2 V1 BLK SYNC VD HD CLP2 CLP1 510H CCD OUT V4 V3 V2 V1 BLK SYNC VD HD 583 7.5H FIELD.O 4 2 583 3 3 1 2 1 25H 25H 582 7.5H FIELD.O FIELD.E 582 581 FIELD.E TG＋SG部タイミングチャート V方向CCIR（510H CCD駆動時） CXD2463R −24− CLP2 CLP1 760H CCD OUT V4 V3 V2 V1 BLK SYNC VD HD CLP2 CLP1 760H CCD OUT V4 V3 V2 V1 BLK SYNC VD HD 7.5H FIELD.O 2 583 1 1 25H 25H 582 7.5H FIELD.O FIELD.E 582 581 583 FIELD.E TG＋SG部タイミングチャート V方向CCIR（760H CCD駆動時） 3 2 CXD2463R −25− 14 14 EQ VSYNC VD 14 7 10 HSYNC SUB V4 V3 V2 V1 CLP2 CLP1 SHD SHP RG H2 H1 MCK (内部クロック) HD/BLK 0 TG＋SG部タイミングチャート H方向EIA（510H CCD駆動時） 20 23 26 26 32 30 36 38 40 44 50 50 55 56 59 59 62 60 68 72 70 79 80 80 90 94 104 100 110 MCK = 104.88ns CXD2463R −26− 14 14 EQ VSYNC VD 14 7 10 HSYNC SUB V4 V3 V2 V1 CLP2 CLP1 SHD SHP RG H2 H1 MCK (内部クロック) HD/BLK 0 TG＋SG部タイミングチャート H方向CCIR（510H CCD駆動時） 20 23 30 31 31 36 37 40 43 49 50 55 59 60 59 60 61 67 73 70 77 80 85 84 90 99 100 110 MCK = 105.61ns 114 CXD2463R −27− 22 VSYNC VD 22 EQ 20 22 12 10 HSYNC SUB V4 V3 V2 V1 CLP2 CLP1 SHD SHP RG H2 H1 MCK (内部クロック) HD/BLK 0 TG＋SG部タイミングチャート H方向EIA（760H CCD駆動時） 30 36 40 40 40 49 50 56 58 60 67 70 76 80 85 85 90 90 94 90 103 100 108 110 119 118 120 130 140 140 154 150 160 MCK = 69.84ns 170 CXD2463R −28− 22 VSYNC VD 22 EQ 20 22 12 10 HSYNC SUB V4 V3 V2 V1 CLP2 CLP1 SHD SHP RG H2 H1 MCK (内部クロック) HD/BLK 0 TG＋SG部タイミングチャート H方向CCIR（760H CCD駆動時） 30 36 40 40 40 51 50 56 62 60 73 70 84 80 90 90 90 95 95 100 106 110 117 122 120 133 132 130 140 154 150 160 170 169 MCK = 70.48ns CXD2463R −29− V4 V3 V2 V1 EVEN V4 V3 V2 V1 ODD HD TG＋SG部タイミングチャート 電荷読み出しタイミング フィールド蓄積（510H CCD駆動時） E: 38.38µs (366CK) C: 38.65µs (3CK) E: 0.32µs C: 0.32µs (12CK) E: 1.26µs C: 1.27µs E: 2.51µs (24CK) C: 2.53µs E: 1.99µs (19CK) C: 2.00µs E: 1.57µs (15CK) C: 1.58µs E: EIA 1CK = 104.88ns C: CCIR 1CK = 105.61ns CXD2463R −30− V4 V3 V2 V1 EVEN V4 V3 V2 V1 ODD HD TG＋SG部タイミングチャート 電荷読み出しタイミング フィールド蓄積（760H CCD駆動時） E: 40.56µs (581CK) C: 40.95µs (3CK) E: 0.21µs C: 0.21µs (23CK) E: 1.61µs C: 1.62µs E: 2.51µs (36CK) C: 2.54µs E: 2.51µs (36CK) C: 2.54µs E: 2.51µs (36CK) C: 2.54µs E: EIA 1CK = 69.84ns C: CCIR 1CK = 70.48ns CXD2463R BLK (HD) HD −31− VSYNC EQ HSYNC VD (EVEN) VD (ODD) BLK (EVEN) BLK (ODD) EIA 1.47µs (14CK) TG＋SG部タイミングチャート H有効期間（510H CCD駆動時） 4.72µs (45CK) 2.30µs (22CK) 4.72µs (45CK) 10.90µs (104CK) 6.19µs (59CK) 31.78µs (303CK) 1.47µs (14CK) 1/2H 4.72µs (45CK) 2.30µs (22CK) 1CK = 104.88ns CXD2463R BLK (HD) HD −32− VSYNC EQ HSYNC VD (EVEN) VD (ODD) BLK (EVEN) BLK (ODD) CCIR 1.48µs (14CK) TG＋SG部タイミングチャート H有効期間（510H CCD駆動時） 4.75µs (45CK) 2.30µs (22CK) 4.75µs (45CK) 12.04µs (114CK) 6.23µs (59CK) 32.00µs (303CK) 1.48µs (14CK) 1/2H 4.75µs (45CK) 2.30µs (22CK) 1CK = 105.61ns CXD2463R BLK (HD) HD −33− VSYNC EQ HSYNC VD (EVEN) VD (ODD) BLK (EVEN) BLK (ODD) EIA 1.54µs (22CK) TG＋SG部タイミングチャート H有効期間（760H CCD駆動時） 4.75µs (68CK) 2.37µs (34CK) 4.75µs (68CK) 10.76µs (154CK) 6.29µs (90CK) 31.78µs (455CK) 1.54µs (22CK) 1/2H 4.75µs (68CK) 2.37µs (34CK) 1CK = 69.84ns CXD2463R BLK (HD) HD −34− VSYNC EQ HSYNC VD (EVEN) VD (ODD) BLK (EVEN) BLK (ODD) CCIR 1.55µs (22CK) TG＋SG部タイミングチャート H有効期間（760H CCD駆動時） 4.79µs (68CK) 2.40µs (34CK) 4.79µs (68CK) 11.91µs (169CK) 6.34µs (90CK) 32.00µs (454CK) 1.55µs (22CK) 1/2H 4.79µs (68CK) 2.40µs (34CK) 1CK = 70.48ns CXD2463R CXD2463R TG部高速位相タイミングチャート MCK (内部クロック) H1 H2 RG CCD OUT SHP SHD −35− 1M 10k 0.1µ 1000p 100k 1M 10k +5V RG ADJ 1000p 1p 10p 0.01µ 10k SYNC IN • SYNC入力外部同期 • 電子アイリスモード 応用回路例 1 2 3 4 8 9 10 11 12 −36− 50k 50k 3.9k 39k 10µ 10k 10k 100k +14.55∼+15.45V –9.0∼–8.0V 100 100 VIDEO OUT CXA1310AQ CCD OUT 10µ 10k 27 30 25 4 29 21 20 24 この資料の応用回路例は，使用上の参考として，代表的な応用例を示したもので，これらの回路の使用に 起因する損害あるいは第三者の工業所有権の侵害の問題について，当社は一切の責任を負いません。 510H/760H白黒CCD VSUB ADJ 36k 13 48 7 14 47 6 15 46 5 16 17 18 19 45 44 43 42 20 21 40 41 22 23 38 39 24 37 CXD2463R 36 35 34 33 32 31 30 29 28 27 26 25 Hシフター リセット回路 CXD2463R CXD2463 R 外形寸法図 単位：mm ASE組立品 マーク標示 - 39ー Sony C o 巾orat旧n