中文数据手册

24位、250 kSPS Σ-Δ型ADC，
建立时间20 µs
AD7176-2
特性
概述
快速且灵活的输出速率：5 SPS至250 kSPS
快速建立时间：20 μs
通道扫描数据速率：50 kSPS/通道
性能规格
17位无噪声分辨率(250 kSPS)
20位无噪声分辨率(2.5 kSPS)
22位无噪声分辨率(5 SPS)
INL：FSR的±2.5 ppm
50 Hz和60 Hz抑制：85 dB，建立时间为50 ms
用户可配置的输入通道
2个全差分或4个伪差分
交叉点多路复用器
2.5 V片内基准电压源(2 ppm/°C漂移)
内部振荡器、外部晶振或外部时钟
电源
单电源：5 V AVDD1、2 V至5 V AVDD2和IOVDD
可选分离电源：AVDD1和AVSS ± 2.5 V
电流： 7.8 mA
温度范围：−40°C至+105°C
3或4线串行数字接口(SCLK上为施密特触发器)
CRC差错校验
SPI、QSPI、MICROWIRE和DSP兼容
AD7176-2是一款快速建立、高度精确、高分辨率、多路复
用的Σ-Δ型模数转换器(ADC)，适合低带宽输入信号。通
过集成的交叉点多路复用器，其输入可以配置为两个全差
分或四个伪差分输入。集成式精密2.5 V、低漂移(2 ppm/°C)、
带隙内部基准电压源(带输出基准电压缓冲)增加了功能，
同时减少了外部元件数。
最大通道扫描数据速率为50 kSPS(建立时间为20 μs)，得到
17个无噪声位的完全建立数据。用户可选输出数据速率范
围为5 SPS至250 kSPS。低速时分辨率更高。
AD7176-2提供三个重要的数字滤波器。快速建立滤波器使
通道扫描速率达到最大。Sinc3滤波器使单通道、低速应用
的分辨率达到最高。对于50 Hz和60 Hz环境，AD7176-2特
定滤波器将建立时间降至最低，或者使线路频率抑制性能
最强。这些增强的滤波器在27 SPS输出数据速率下可提供
50 Hz和60 Hz同步抑制(建立时间为36 ms)。
系统失调和增益误差可针对各个通道进行校正。这种各通
道可配置能力适用于每一通道所用的滤波器类型和输出数
据速率。交叉点多路复用器的所有开关由ADC控制，可以
配置为通过GPIO引脚自动控制外部多路复用器。
AD7176-2的额定工作温度范围为−40°C至+105°C，提供24
引脚TSSOP封装。
应用
过程控制：PLC/DCS模块
温度和压力测量
医疗与科学多通道仪器
色谱仪
功能框图
AVDD1
AVDD2 REGCAPA REF– REF+ REFOUT
IOVDD REGCAPD
BUFFERED
PRECISION
REFERENCE
1.8V
LDO
1.8V
LDO
INT
REF
AIN0
CS
AIN1
DIGITAL
FILTER
Σ-Δ ADC
AIN2
SERIAL
INTERFACE
AND CONTROL
SCLK
DIN
DOUT/RDY
AIN3
I/O
CONTROL
AD7176-2
CROSSPOINT
MULTIPLEXER
AVSS
Rev. A
SYNC/ERROR
XTAL AND INTERNAL
CLOCK OSCILLATOR
CIRCUITRY
GPIO0 GPIO1
Document Feedback
Information furnished by Analog Devices is believed to be accurate and reliable. However, no
responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other
rights of third parties that may result from its use. Specifications subject to change without notice. No
license is granted by implication or otherwise under any patent or patent rights of Analog Devices.
Trademarks and registered trademarks are the property of their respective owners.
XTAL1 CLKIO/XTAL2
DGND
11037-001
AIN4
图1.
One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.
Tel: 781.329.4700 ©2012–2013 Analog Devices, Inc. All rights reserved.
Technical Support
www.analog.com
ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供
的最新英文版数据手册。
AD7176-2
目录
特性.................................................................................................. 1
应用.................................................................................................. 1
概述.................................................................................................. 1
功能框图 ........................................................................................ 1
修订历史 ......................................................................................... 3
技术规格 ......................................................................................... 4
时序特性.................................................................................... 7
时序图 ........................................................................................ 7
绝对最大额定值............................................................................ 8
热阻 ............................................................................................ 8
ESD警告..................................................................................... 8
引脚配置和功能描述 ................................................................... 9
典型性能参数 .............................................................................. 11
噪声性能和分辨率 ..................................................................... 15
开始使用 ....................................................................................... 16
电源 .......................................................................................... 17
数字通信.................................................................................. 17
配置概述.................................................................................. 19
电路描述 ....................................................................................... 23
模拟输入.................................................................................. 23
驱动放大器 ............................................................................. 23
AD7176-2基准电压源 ........................................................... 26
AD7176-2时钟源.................................................................... 27
数字滤波器................................................................................... 28
Sinc5 + Sinc1滤波器 .............................................................. 28
Sinc3滤波器............................................................................. 29
单周期建立 ............................................................................. 29
增强型50 Hz和60 Hz抑制滤波器 ....................................... 31
工作模式 ....................................................................................... 34
连续转换模式 ......................................................................... 34
连续读取模式 ......................................................................... 35
单次转换模式 ......................................................................... 36
待机和掉电模式..................................................................... 37
校准模式.................................................................................. 37
数字接口 ....................................................................................... 38
校验和保护 ............................................................................. 38
CRC计算 .................................................................................. 39
通用I/O .................................................................................... 41
16位/24位转换........................................................................ 41
串行接口复位(DOUT_RESET)........................................... 41
同步(SYNC/ERROR) ............................................................. 41
错误标志.................................................................................. 42
DATA_STAT............................................................................ 42
IOSTRENGTH ........................................................................ 42
接地和布局布线.......................................................................... 43
寄存器汇总................................................................................... 44
寄存器详解................................................................................... 46
通信寄存器 ............................................................................. 46
状态寄存器 ............................................................................. 47
ADC模式寄存器 .................................................................... 48
接口模式寄存器..................................................................... 49
寄存器检查 ............................................................................. 50
数据寄存器 ............................................................................. 50
GPIO配置寄存器 ................................................................... 51
ID寄存器 ................................................................................. 52
通道映射寄存器0 .................................................................. 53
通道映射寄存器1 .................................................................. 54
通道映射寄存器2 .................................................................. 55
通道映射寄存器3 .................................................................. 56
设置配置寄存器0 .................................................................. 57
设置配置寄存器1 .................................................................. 57
设置配置寄存器2 .................................................................. 58
设置配置寄存器3 .................................................................. 58
滤波器配置寄存器0 .............................................................. 59
滤波器配置寄存器1 .............................................................. 60
滤波器配置寄存器2 .............................................................. 61
滤波器配置寄存器3 .............................................................. 62
失调寄存器0 ........................................................................... 63
失调寄存器1 ........................................................................... 63
失调寄存器2 ........................................................................... 63
失调寄存器3 ........................................................................... 63
增益寄存器0 ........................................................................... 64
增益寄存器1 ........................................................................... 64
增益寄存器2 ........................................................................... 64
增益寄存器3 ........................................................................... 64
外形尺寸 ....................................................................................... 65
订购指南.................................................................................. 65
Rev. A | Page 2 of 68
AD7176-2
修订历史
2013年4月—修订版0至修订版A
更改表20 ....................................................................................... 31
2012年11月—修订版0：初始版
Rev. A | Page 3 of 68
AD7176-2
技术规格
除非另有说明，AVDD1 = 4.5 V至5.5 V，AVDD2 = 2 V至5.5 V，IOVDD = 2 V至5.5 V，AVSS = DGND = 0 V，REF+ = 2.5 V，
REF− = AVSS，内部主时钟 = 16 MHz，TA = TMIN至TMAX。
表1.
参数
ADC速度和性能
输出数据速率(ODR)
无失码1
分辨率
噪声
无噪声分辨率
精度
积分非线性(INL)
最小值
测试条件/注释
5
24
见表6
见表6
250 kSPS, REF+ = 5 V
2.5 kSPS, REF+ = 5 V
5 SPS, REF+ = 5 V
串模干扰抑制1
模拟输入
差分输入电压范围
绝对AIN电压限值1
模拟输入电流
输入电流
输入电流漂移
串扰
内部基准电压源
输出电压
初始精度1
温度系数
基准负载电流ILOAD
电源抑制(电压调整率)
负载调整率
电压噪声
电压噪声密度
最大值
单位
250,000
SPS
Bits
17
20
22
2.5 V基准电压源
5 V基准电压源
±2.5
±7
±40
±110
±450
±10
±0.5
±3
失调误差2
失调漂移
失调漂移与时间的关系3
增益误差2
增益漂移与温度的关系1
增益温漂与时间的关系3
抑制
电源抑制
共模抑制
DC时
50 Hz和60 Hz时1
典型值
AVDD1, AVDD2 VIN = 1 V
Bits
Bits
Bits
±7
±50
±1
90
VIN = 0.1 V
20 SPS ODR(后置滤波器)
(50 Hz ± 1 Hz和60 Hz ± 1 Hz)
50 Hz ± 1 Hz和60 Hz ± 1 Hz
内部时钟，20 SPS ODR(后置滤波器)
外部时钟，20 SPS ODR(后置滤波器)
dB
95
130
71
85
dB
dB
90
90
dB
dB
±VREF
AVSS − 0.050
外部时钟
内部时钟(±2.5 %时钟)
1 kHz输入
REFOUT与AVSS之间有一个100 nF
外部电容
REFOUT相对于AVSS
TA = 25°C
0°C至+105°C
−40°C至+105°C
IL
AVDD1和AVDD2
∆VOUT/∆IL
eN, 0.1 Hz至10 Hz
eN, 1 kHz
AVDD1 + 0.05
±48
±0.75
±4
−120
+ 0.16%
±2
±3
−10
93
32
4.5
215
V
V
µA/V
nA/V/°C
nA/V/°C
dB
2.5
− 0.16%
Rev. A | Page 4 of 68
FSR的ppm
FSR的ppm
µV
nV/°C
nV/500小时
ppm/FSR
ppm/FSR/°C
ppm/FSR/
500小时
±5
±10
+10
V
V
ppm/°C
ppm/°C
mA
dB
ppm/mA
µV rms
nV/√Hz
AD7176-2
参数
开启建立时间
长期稳定性3
短路
外部基准电压源
基准输入电压
绝对基准输入电压限值1
平均基准输入电流
平均基准输入电流漂移
串模干扰抑制1
共模抑制
通用I/O(GPIO 0、GPIO 1)
输出高电压VOH1
输出低电压VOL1
输入模式漏电流1
浮空态输出电容
输入高电压VIH1
输入低电压VIL1
时钟
内部时钟
频率
精度
占空比
输出低电压VOL
输出高电压VOH
晶振
频率
启动时间
外部时钟(CLKIO)
占空比1
逻辑输入
输入高电压VINH1
输入低电压VINL1
迟滞1
漏电流
逻辑输出(DOUT/RDY)
输出高电压VOH1
输出低电压VOL1
漏电流
输出电容
测试条件/注释
100 nF电容
500小时
ISC
最小值
典型值
60
460
25
最大值
单位
µs
ppm
mA
基准输入 = (REF+) – (REF−)
1
AVSS − 0.05
2.5
AVDD1
AVDD1 + 0.05
±72
±1.2
±6
V
V
µA/V
nA/V/°C
nA/V/°C
83
dB
外部时钟
内部时钟
参见本表的“抑制”参数部分
相对于AVSS
ISOURCE = 200 µA
ISINK = 800 µA
AVSS + 4
AVSS + 0.4
+10
−10
5
AVSS + 3
AVSS + 0.7
16
−2.5
+2.5
50:50
0.4
0.8 × IOVDD
14
典型占空比50:50 (max:min)
30
2 V ≤ IOVDD ≤ 2.3 V
2.3 V ≤ IOVDD ≤ 5.5 V
2 V ≤ IOVDD ≤ 2.3 V
2.3 V ≤ IOVDD ≤ 5.5 V
IOVDD > 2.7 V
IOVDD < 2.7 V
0.65 × IOVDD
0.7 × IOVDD
IOVDD ≥ 4.5 V, ISOURCE = 1 mA
2.7 V ≤ IOVDD < 4.5 V, ISOURCE
IOVDD < 2.7 V, ISOURCE
IOVDD ≥ 4.5 V, ISINK = 2 mA
2.7 V ≤ IOVDD < 4.5 V, ISINK = 1 mA
IOVDD < 2.7 V, ISINK
浮空态
浮空态
0.8 × IOVDD
16
50
16
50:50
0.08
0.04
−10
10
MHz
%
%
V
V
16.384
70
MHz
µs
MHz
%
0.35 × IOVDD
0.7
0.25
0.2
+10
V
V
V
V
V
V
µA
0.4
0.4
0.4
+10
−10
Rev. A | Page 5 of 68
16.384
V
V
µA
pF
V
V
V
V
V
V
V
V
µA
pF
AD7176-2
参数
系统校准1
满量程校准限值
零电平校准限值
输入范围
电源要求
电源电压
AVDD1 − AVSS
AVDD2 – AVSS
AVSS – DGND
IOVDD − DGND
IOVDD – AVSS
电源电流
完全工作模式
AVDD1电流
AVDD2电流
IOVDD电流
待机模式
待机（LDO开启）
掉电模式
功耗
完全工作模式
待机模式
掉电模式
1
2
3
最小值
测试条件/注释
典型值
−1.05 × FS
0.8 × FS
4.5
2
−2.75
2
AVSS < DGND
所有输出空载，数字输入连接到
IOVDD或DGND
最大值
单位
1.05 × FS
2.1 × FS
V
V
V
5.5
5.5
0
5.5
6.35
V
V
V
V
V
1.75
2.1
4.9
5.1
2.3
2.6
mA
mA
mA
mA
mA
mA
mA
外部基准电压源
内部基准电压源
外部基准电压源
内部基准电压源
外部时钟
内部时钟
外部晶振
1.5
1.75
4.3
4.5
2
2.25
2.5
内部基准电压源关闭，总功耗
内部基准电压源开启，总功耗
完全掉电，LDO，内部基准电压源
22
415
0.5
10
µA
µA
µA
AVDD2 = 2 V，IOVDD = 2 V，
外部时钟和基准电压源
AVDD2 = 5 V，IOVDD = 5 V，
外部时钟和基准电压源
AVDD2 = 2 V，IOVDD = 2 V，
内部时钟和基准电压源
AVDD2 = 5 V，IOVDD = 5 V，
内部时钟和基准电压源
内部基准电压源关闭，所有电源 = 5 V
内部基准电压源开启，所有电源 = 5 V
完全掉电
20.1
23.15
mW
39
44.75
mW
22.25
25.9
mW
42.5
49
mW
50
µW
mW
µW
110
2.1
2.5
技术规格未经生产测试，但受产品初始发布时的特性数据支持。
经系统或内部零电平校准，此失调误差与选定的编程输出数据速率所对应的噪声相当。系统满量程校准可以把增益误差降至与编程输出数据速率对应的噪声
相当的水平。
长期稳定性规格为非累积性。
Rev. A | Page 6 of 68
AD7176-2
时序特性
除非另有说明，IOVDD = 2 V至5.5 V，DGND = 0 V，逻辑输入0 = 0 V，逻辑输入1 = IOVDD，CLOAD = 20 pF。
表2.
参数
t3
t4
读操作
t1
t23
t55
t6
t7
写操作
t8
t9
t10
t11
1
2
3
4
5
在TMIN和TMAX条件下的限值(B级)
25
25
单位
ns(最小值)
ns(最小值)
测试条件/注释1, 2
SCLK高电平脉宽
SCLK低电平脉宽
0
15
40
0
12
25
2.5
20
0
10
ns(最小值)
ns(最大值)
ns(最大值)
ns(最小值)
ns(最大值)
ns(最大值)
ns(最小值)
ns(最大值)
ns(最小值)
ns(最小值)
CS 下降沿到DOUT/RDY有效时间
IOVDD = 4.5 V至5.5 V
IOVDD = 2 V至3.6 V
SCLK有效沿到数据有效延迟4
IOVDD = 4.5 V至5.5 V
IOVDD = 2 V至3.6 V
CS无效沿后的总线释放时间
0
8
8
5
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
CS 下降沿到SCLK有效沿建立时间4
数据有效到SCLK沿建立时间
数据有效到SCLK沿保持时间
CS 上升沿到SCLK沿保持时间
SCLK无效沿到CS无效沿
SCLK无效沿到DOUT/RDY高电平/低电平
样片在初次发布期间均经过测试，以确保符合标准要求。
参见图2和图3。
输出跨越VOL或VOH限值所需的时间。
SCLK有效沿为SCLK的下降沿。
RDY在读取数据寄存器之后返回高电平。在单次转换模式和连续转换模式下，当RDY为高电平时，如果需要，可以再次读取同一数据，但应确保
后续读取操作的发生时间不能接近下一次输出更新时间。如果使能连续读取功能，数字字只能被读取一次。
时序图
CS (I)
t6
t1
MSB
DOUT/RDY (O)
t5
LSB
t7
t2
t3
11037-002
SCLK (I)
t4
I = INPUT, O = OUTPUT
图2. 读取周期时序图
CS (I)
t11
t8
SCLK (I)
DIN (I)
t10
MSB
I = INPUT, O = OUTPUT
图3. 写入周期时序图
Rev. A | Page 7 of 68
LSB
11037-003
t9
AD7176-2
绝对最大额定值
除非另有说明，TA = 25°C。
热阻
表3.
θJA指定器件焊接在JEDEC测试板上以实现表贴封装。表4
所示值基于仿真数据。
参数
额定值
AVDD1, AVDD2至AVSS
AVDD1至DGND
IOVDD至DGND
IOVDD至AVSS
AVSS至DGND
模拟输入电压至AVSS
基准输入电压至AVSS
数字输入电压至DGND
数字输出电压至DGND
AIN[4:0]或数字输入电流
工作温度范围
存储温度范围
最高结温
引脚焊接，回流温度
−0.3 V至+6.5 V
−0.3 V至+6.5 V
−0.3 V至+6.5 V
−0.3 V至+7.5 V
−3.25 V至+0.3 V
−0.3 V至AVDD1 + 0.3 V
−0.3 V至AVDD1 + 0.3 V
−0.3 V至IOVDD + 0.3 V
−0.3 V至IOVDD + 0.3 V
10 mA
−40°C至+105°C
−65°C至+150°C
150°C
260°C
表4. 热阻
封装类型
24引脚 TSSOP
JEDEC板第1层
JEDEC板第2层
θJA
单位
156
87
°C/W
°C/W
ESD警告
注意，超出上述绝对最大额定值可能会导致器件永久性
损坏。这只是额定最值，并不能以这些条件或者在任何其
它超出本技术规范操作章节中所示规格的条件下，推断器
件能否正常工作。长期在绝对最大额定值条件下工作会影
响器件的可靠性。
Rev. A | Page 8 of 68
ESD(静电放电)敏感器件。
带电器件和电路板可能会在没有察觉的情况下放电。尽
管本产品具有专利或专有保护电路，但在遇到高能量
ESD时，器件可能会损坏。因此，应当采取适当的ESD
防范措施，以避免器件性能下降或功能丧失。
AD7176-2
AIN4 1
24
AIN3
REF– 2
23
AIN2
REF+ 3
22
AIN1
REFOUT 4
21
AIN0
REGCAPA 5
20
GPIO1
19
GPIO0
18
REGCAPD
AVDD2 8
17
DGND
XTAL1 9
16
IOVDD
CLKIO/XTAL2 10
15
SYNC/ERROR
DOUT/RDY 11
14
CS
DIN 12
13
SCLK
AVSS 6
AVDD1 7
AD7176-2
TOP VIEW
(Not to Scale)
11037-004
引脚配置和功能描述
图4. 引脚配置
表5. 引脚功能描述
引脚编号
1
2
3
引脚名称
AIN4
REF−
REF+
4
5
6
7
8
9
10
REFOUT
REGCAPA
AVSS
AVDD1
AVDD2
XTAL1
CLKIO/XTAL2
11
DOUT/RDY
12
DIN
13
14
SCLK
CS
描述
模拟输入4。可通过交叉点多路复用器选择。
基准输入负端。REF−的范围是AVSS至AVDD1 − 1 V。
基准输入正端。可以在REF+与REF−之间施加一个外部基准电压。REF+的范围是AVDD1至AVSS + 1 V。
该器件采用1 V至AVDD1的基准电压工作。
内部基准电压源的缓冲输出。输出相对于AVSS为2.5 V。
模拟LDO稳压器输出。利用一个1 µF电容将此引脚去耦至AVSS。
负模拟电源。此电源的范围是0 V到−2.75 V，标称设置为0 V。
模拟电源1。此电压相对于AVSS为5 V ± 10%。
模拟电源2。此电压相对于AVSS的范围是2 V至AVDD1。
晶振的输入1。
时钟输入或输出(取决于ADCMODE寄存器中的CLOCKSEL位)/晶振的输入2。有四个选项可用：
内部振荡器—无输出。
内部振荡器—输出至CLKIO/XTAL2。工作在IOVDD逻辑电平。
外部时钟—输入至CLKIO/XTAL2。输入应为IOVDD逻辑电平。
外部晶振—连接在XTAL1与CLKIO/XTAL2之间。
串行数据输出/数据就绪输出引脚。DOUT/RDY具有双重作用。它可以用作串行数据输出引脚，以访问
ADC的输出移位寄存器。输出移位寄存器可以含有来自任一片内数据寄存器或控制寄存器的数据。
数据字/控制字信息在SCLK下降沿置于DOUT/RDY引脚上，且在SCLK上升沿有效。当CS为高电平时，
DOUT/RDY输出为三态。当CS为低电平时，DOUT/CS用作数据就绪引脚，变为低电平时表示转换已完
成。转换完成后，如果数据未被读取，该引脚将在下一次更新之前变为高电平。DOUT/RDY下降沿可
以用作处理器的中断，表示存在可用数据。
ADC输入移位寄存器的串行数据输入。该移位寄存器中的数据传输至ADC内的控制寄存器，通信寄
存器的寄存器地址(RA)位确定适当的寄存器。数据在SCLK的上升沿逐个输入。
串行时钟输入。用于与ADC进行数据传输。SCLK具有施密特触发式输入，因而该接口适合光隔离应用。
片选输入引脚。这是一个低电平有效逻辑输入，用于选择ADC。CS可以用来在串行总线上具有多个
器件的系统中选择ADC。CS可以用硬连线方式置为低电平，使得ADC能以3线式模式工作，使用SCLK、
DIN和DOUT与器件接口。当CS为高电平时，DOUT/RDY输出为三态。
Rev. A | Page 9 of 68
AD7176-2
引脚编号 引脚名称
15
SYNC/ERROR
描述
可以通过GPIOCON寄存器在逻辑输入与逻辑输出之间切换。使能同步输入时，此引脚可以使多个
AD7176-2器件的数字滤波器和模拟调制器同步。禁用同步输入时，此引脚可以用于三种模式之一：
低电平有效错误输入模式：此模式将STATUS寄存器的ADC_ERROR位设为1。
低电平有效、开漏错误输出模式：STATUS寄存器错误位映射到ERROR引脚。多个器件的ERROR引脚可
以连接到同一个上拉电阻，这样就可以观察到任何器件的错误。
通用输出模式：此引脚的状态由GPIOCON寄存器的ERR_DAT位控制。此引脚参考IOVDD与DGND之间
的电平，而不是GPIO引脚使用的AVDD1和AVSS电平。这种模式下，该引脚有一个有源上拉电阻。
16
IOVDD
17
18
19
20
21
22
23
24
DGND
REGCAPD
GPIO0
GPIO1
AIN0
AIN1
AIN2
AIN3
数字I/O电源电压。IOVDD电压范围是2 V至5 V。IOVDD与AVDD2无关。例如，当AVDD2为5 V时，IOVDD
可采用3 V工作，反之亦然。如果AVSS设置为−2.5 V，则IOVDD上的电压不得超过3.6 V。
数字地。
数字LDO稳压器输出。此引脚仅用于去耦。利用一个1 µF电容将此引脚去耦至DGND。
通用输入/输出。此引脚参考AVDD1与AVSS之间的电平。
通用输入/输出。此引脚参考AVDD1与AVSS之间的电平。
模拟输入0。可通过交叉点多路复用器选择。
模拟输入1。可通过交叉点多路复用器选择。
模拟输入2。可通过交叉点多路复用器选择。
模拟输入3。可通过交叉点多路复用器选择。
Rev. A | Page 10 of 68
AD7176-2
典型性能参数
450
8388358
400
8388357
350
OCCURENCE
ADC CODE
300
8388356
8388355
250
200
150
100
8388354
0
100
200
300
400
0
11037-005
500
SAMPLE
图5. 噪声(AVDD1 = 5 V，AVDD2 = 5 V，IOVDD = 3.3 V，
VREF = 5 V，输出数据速率 = 5 SPS)
8388356
图8. 噪声分布直方图(AVDD1 = 5 V，AVDD2 = 5 V，IOVDD = 3.3 V，
VREF = 5 V，输出数据速率 = 5 SPS)
800
8388370
700
8388365
600
OCCURENCE
8388360
ADC CODE
8388356
ADC CODE
8388375
8388355
8388350
8388345
500
400
300
200
8388340
100
8388335
0
2000
4000
6000
8000
SAMPLE
0
8388336
11037-006
8388330
8388354
图6. 噪声(AVDD1 = 5 V，AVDD2 = 5 V，IOVDD = 3.3 V，
VREF = 5 V，输出数据速率 = 10 kSPS)
8388342
8388348
8388360
8388354
ADC CODE
8388366
8388372
11037-009
8388353
11037-008
50
图9. 噪声分布直方图(AVDD1 = 5 V，AVDD2 = 5 V，VREF = 5 V，
IOVDD = 3.3 V，输出数据速率 = 10 kSPS)
8388420
500
8388400
450
400
8388380
OCCURENCE
8388340
8388320
300
250
200
150
8388300
100
8388280
0
5000
10,000
15,000
SAMPLE
0
8388282
8388302
8388324
8388344
ADC CODE
图7. 噪声(AVDD1 = 5 V，AVDD2 = 5 V，IOVDD = 3.3 V，
VREF = 5 V，输出数据速率 = 250 kSPS)
8388366
8388386
8388408
11037-010
8388260
50
11037-007
ADC CODE
350
8388360
图10. 噪声分布直方图(AVDD1 = 5 V，AVDD2 = 5 V，VREF = 5 V，
IOVDD = 3.3 V，输出数据速率 = 250 kSPS)
Rev. A | Page 11 of 68
AD7176-2
12
0
–20
250kSPS
10
AMPLITUDE (dB)
6
4
2
3
4
5
VCM (V)
–160
11037-012
1
–100
–140
1kSPS
0
–80
–120
10kSPS
2
0
–60
0
5k
10k
15k
20k
25k
FREQUENCY (Hz)
11037-019
RMS NOISE (µV)
–40
8
图14. 1 kHz输入音，−0.5 dBFS输入FFT
(AVDD1 = 5 V，AVDD2 = 5 V，IOVDD = 3.3 V，
VREF = 2.5 V，输出数据速率 = 50 kSPS)
图11. 噪声与共模输入电压的关系
(AVDD1 = 5 V、AVDD2 = 5 V、IOVDD = 3.3 V、VREF = 2.5 V)
11.0
0
–20
10.5
10.0
AMPLITUDE (dB)
RMS NOISE (µV)
–40
9.5
9.0
–60
–80
–100
–120
–140
8.5
0
5
10
–180
11037-016
8.0
15
MASTER CLOCK FREQUENCY (MHz)
100
150
200
250
300
350
400
450
500
图15. 50 Hz输入音，−6 dBFS输入FFT
(AVDD1 = 5 V，AVDD2 = 5 V，IOVDD = 3.3 V，
VREF = 2.5 V，输出数据速率 = 1 kSPS)
0
0
–20
–20
–40
–40
AMPLITUDE (dB)
–60
–80
–100
–120
–60
–80
–100
–120
–140
0
50
100
150
200
250
300
350
400
450
FREQUENCY (Hz)
500
图13. 50 Hz输入音，−0.5 dBFS输入FFT
(AVDD1 = 5 V，AVDD2 = 5 V，IOVDD = 3.3 V，
VREF = 2.5 V，输出数据速率 = 1 kSPS)
–160
0
5k
10k
15k
20k
FREQUENCY (Hz)
图16. 1 kHz输入音，−6 dBFS输入FFT
(AVDD1 = 5 V，AVDD2 = 5 V，IOVDD = 3.3 V，
VREF = 2.5 V，输出数据速率 = 50 kSPS)
Rev. A | Page 12 of 68
25k
11037-022
–140
–160
11037-017
AMPLITUDE (dB)
50
FREQUENCY (Hz)
图12. 噪声与主时钟的关系
(AVDD1 = 5 V、AVDD2 = 5 V、IOVDD = 3.3 V、VREF = 2.5 V)
–180
0
11037-020
–160
0
–20
–20
–40
–40
–60
–60
–80
–100
–80
–100
–120
–120
–140
–140
–160
0
20k
40k
60k
80k
100k
120k
FREQUENCY (Hz)
–160
10
图17. 1 kHz输入音，−0.5 dBFS输入FFT
(AVDD1 = 5 V，AVDD2 = 5 V，IOVDD = 3.3 V，
VREF = 2.5 V，输出数据速率 = 250 kSPS)
20
30
40
50
60
70
FREQUENCY (Hz)
11037-031
CMRR (dB)
0
11037-023
AMPLITUDE (dB)
AD7176-2
图20. 共模抑制比(10 Hz至70 Hz)
(AVDD1 = 5 V，AVDD2 = 5 V，IOVDD = 3.3 V，20 SPS增强滤波器)
1.0
0
–20
0.5
FROM POWER-DOWN
–60
ERROR (%)
AMPLITUDE (dB)
–40
–80
–100
–120
0
FROM STANDBY – REFERENCE OFF
–0.5
0
20k
40k
60k
80k
100k
120k
FREQUENCY (Hz)
–1.0
0.00001
11037-026
–160
0.0001
0.001
0.01
0.1
TIME (Seconds)
图18. 1 kHz输入音，−6 dBFS输入FFT
(AVDD1 = 5 V，AVDD2 = 5 V，IOVDD = 3.3 V，
VREF = 2.5 V，输出数据速率 = 250 kSPS)
11037-032
–140
图21. 内部基准电压建立时间
(AVDD1 = 5 V，AVDD2 = 5 V，IOVDD = 3.3 V)
0.10
0
–20
0.05
CMRR (dB)
0
–60
–80
–0.05
–0.10
0
10
20
30
40
TIME (Seconds)
50
图19. 内部基准电压建立时间(延长)
(AVDD1 = 5 V，AVDD2 = 5 V，IOVDD = 3.3 V)
–120
1
10
100
1k
10k
100k
FREQUENCY (Hz)
图22. 共模抑制比与频率的关系
(AVDD1 = 5 V，AVDD2 = 5 V，IOVDD = 3.3 V，
输出数据速率 = 250 kSPS)
Rev. A | Page 13 of 68
1M
11037-033
–100
11037-030
ERROR (%)
–40
0
–10
–20
–30
–40
–50
–60
–70
–80
–90
–100
–110
–120
–130
–140
–150
–160
1
10
100
1k
10k
100k
1M
FREQUENCY (Hz)
10M
11037-034
POWER SUPPLY REJECTION (dB)
AD7176-2
图23. 电源抑制比与频率的关系
(AVDD1 = 5 V，AVDD2 = 5 V，IOVDD = 3.3 V)
Rev. A | Page 14 of 68
AD7176-2
噪声性能和分辨率
图6显示AD7176-2在不同输出数据速率和滤波器下的均方
根噪声及无噪声(峰峰值)分辨率。所提供的数据是针对双
极性输入范围以及采用5 V外部基准电压源而言。
这些数据是在单个通道上连续转换ADC时，差分输入电压
为0 V产生的典型值。必须注意，峰峰值分辨率是根据峰峰
值噪声计算得出。峰峰值分辨率表示无闪烁码的分辨率。
表6. 均方根噪声和峰峰值分辨率与输出数据速率的关系1
输出数据速率(SPS)
250,000
62,500
10,000
1000
60
50
16.7
5
1
Sinc5 + Sinc1滤波器(默认)
噪声(µV rms)
峰峰值分辨率(位)
9.7
17.2
5.4
18.2
2.5
19
0.82
20.8
0.46
21.4
0.42
21.7
0.42
21.7
0.32
22.2
仅限选定速率，1000样本。
Rev. A | Page 15 of 68
噪声(µV rms)
220
5.1
1.8
0.62
0.32
0.31
0.29
0.29
Sinc3滤波器
峰峰值分辨率(位)
12.8
18.3
19.8
21
22
22
22.4
22.4
AD7176-2
开始使用
AD7176-2内置一个2.5 V精密低漂移(2 ppm/°C)带隙基准电压
源。可以选择此基准电压源用于ADC转换，从而减少外部
元件数量。另外，该基准电压源也可以通过REFOUT引脚
输出，用作外部电路的低噪声偏置电压。例子之一是利用
REFOUT信号设置外部驱动放大器的输入共模电压。
AD7176-2是一款快速建立、高分辨率、多路复用ADC，配
置灵活。
• 两路全差分或四路单端模拟输入。
• 交叉点多路复用器可选择任何模拟输入组合作为要转换
的输入信号，并将其路由至调制器正或负输入。
• 支持全差分输入、单端(相对于任何模拟输入)和伪差分
配置。
• 各通道独立配置能力——最多可以定义四种不同的设置。
可以将不同的设置映射到各通道。每种设置均支持用户
配置：
• 增益和失调校正
• 滤波器类型
• 输出数据速率
• 基准电压源选择(内部/外部)
AD7176-2内置两个独立的线性稳压器模块，分别用于模拟
和数字电路。模拟LDO将AVDD2电源调节到2 V，以便为ADC
内核供电。用户可以将AVDD1和AVDD2电源连在一起，
此时连接最简单。如果系统中已经有一个2 V至5 V的干净
模拟电源轨，用户也可以选择将此电源连接到AVDD2输
入，从而降低功耗。
GENERAL PURPOSE IO
0 AND 1
OUTPUT HIGH = AVDD
OUTPUT LOW = AVSS
FOR SINGLE SUPPLY
CASE OUTPUT HIGH = 5V
OUTPUT LOW = GND
GPIO 0
GPIO 1
16MHz
19
20
GPIO 0
GPIO 1
CX2
CX1
SEE ANALOG INPUT SECTION FOR FURTHER DETAILS
OPTIONAL EXTERNAL
CRYSTAL CIRCUITRY
CAPACITORS
XTAL1 9
21
IN0
AIN0
CLKI0/XTAL2 10
DOUT/RDY 11
22
IN1
DOUT/RDY
AIN1
DIN
DIN 12
IN2
23
SCLK
SCLK 13
AIN2
CS
CS 14
IN3
AIN3
1
AIN4
SYNC/ERROR 15
SYNC/ERROR
AD7176-2
AIN4
IN4
24
CLKIN
OPTIONAL
EXTERNAL
CLOCK
INPUT
IOVDD
IOVDD 16
0.1µF
DGND 17
1
2
4.7µF
0.1µF
VIN
3
REGCAPD 18
NC 7
0.1µF
ADR445BRZ
4
GND
5
AVDD1
AVDD1 7
VOUT 6
8
1µF
0.1µF
4.7µF
3
REF+
2
REF–
4
REFOUT
0.1µF
0.1µF
AVDD2
AVDD2 8
2.5V REFERENCE
OUTPUT
0.1µF
0.1µF
REGCAPA 5
AVSS
6
图24. 典型连接图
Rev. A | Page 16 of 68
0.1µF
1µF
11037-051
VIN
AD7176-2
用于数字IOVDD电源的线性稳压器执行类似的功能，将施
加于IOVDD引脚的输入电压调节至2 V，用于内部数字滤波。
串行接口信号始终采用该引脚上出现的IOVDD电源工作。
这意味着，如果将3.3 V电压施加于IOVDD引脚，接口逻辑
输入和输出将以此电平工作。
访问ADC寄存器映射
AD7176-2适合类型广泛的应用，可提供高分辨率和高精
度。应用情形举例如下：
写入通信寄存器的数据决定要访问哪一个寄存器，以及下
一个操作是读操作还是写操作。寄存器地址位(RA[5:0])决
定读或写操作的目标寄存器。
电源
AD7176-2有三个独立的电源引脚：AVDD1、AVDD2和
IOVDD。
AVDD1为前端电路供电，包括交叉点多路复用器。AVDD1
以AVSS为基准，AVDD1 − AVSS = 5 V。它可以是5 V单电源
或±2.5 V分离电源。分离电源供电支持真双极性输入。采用
分离电源时，必须注意绝对最大额定值(参见“绝对最大额
定值”部分)。
AVDD2为内部1.8 V模拟LDO稳压器供电。此稳压器为ADC
内核供电。AVDD2以AVSS为基准，AVDD2 − AVSS可以在5 V
到2 V之间。
IOVDD为内部1.8 V数字LDO稳压器供电。此稳压器为ADC
的数字逻辑供电。IOVDD设置ADC的SPI接口的电平。
IOVDD以DGND为基准，IOVDD − DGND可以在5 V到2 V
之间。
当对选定寄存器的读或写操作完成后，接口返回到默认状
态，即期待对通信寄存器执行写操作的状态。
当接口同步丧失时，执行一个占用至少64个串行时钟周期
的写操作，并使DIN处于高电平状态，可以复位整个器
件，使ADC返回默认状态，包括寄存器内容。另外，如果
CS配合数字接口使用，让CS变为高电平就能将数字接口设
为默认状态，并中止当前的任何操作。
图26和图27显示了对一个寄存器的读写操作：首先将一个
8位命令写入通信寄存器，然后是针对该寄存器的数据。
8-BIT COMMAND
8 BITS, 16 BITS,
OR 24 BITS OF DATA
CMD
DATA
CS
DIN
SCLK
11037-053
• 利用内部多路复用器快速扫描模拟输入通道。
• 利用外部多路复用器快速扫描模拟输入通道。
• 在通道扫描或每通道ADC应用中以较低速度实现高分
辨率。
• 每通道单ADC：快速低延迟输出支持在外部微控制器、
DSP或FPGA中进行进一步的应用特定滤波。
通信寄存器控制对ADC全部寄存器映射的访问。此寄存器
是一个8位只写寄存器。上电或复位后，数字接口默认处
于期待对通信寄存器执行一个写操作的状态；因此，所有
通信均从写入通信寄存器开始。
图26. 写入一个寄存器(8位命令和寄存器地址，
随后是8位、16位或24位数据；
数据长度取决于所选的寄存器)
数字通信
8-BIT COMMAND
AD7176-2有一个3线或4线SPI接口，它与QSPI™、MICROWIRE®
和DSP兼容。该接口以SPI模式3工作，在CS接低电平时也
能工作。在SPI模式3下，SCLK空闲时为高电平，SCLK的
下降沿为驱动沿，上升沿为采样沿。这意味着，数据在下
降/驱动沿输出，在上升/采样沿输入。
CS
DIN
DOUT/RDY
SAMPLE EDGE
CMD
DATA
图25. SPI模式3 SCLK沿
Rev. A | Page 17 of 68
11037-054
SCLK
11037-052
DRIVE EDGE
8 BITS, 16 BITS,
24 BITS, OR
32 BITS OF DATA
图27. 读取一个寄存器(8位命令和寄存器地址，
随后是8位、16位或24位数据；
DOUT上的数据长度取决于所选的寄存器)
AD7176-2
要验证器件通信是否正常，建议读取ID寄存器。ID寄存器
是一个只读寄存器，对于AD7176-2，其值为0x0C9X。通
信寄存器和ID寄存器详情参见表7和表8。
表7. 通信寄存器
寄存器
0x00
名称
COMMS
位
[7:0]
位7
WEN
位6
R/W
位5
位4
位3
位2
位1
位0
RA
复位
0x00
RW
W
表8. ID寄存器
寄存器
0x07
名称
ID
位
[15:8]
[7:0]
位7
位6
位5
位4
位3
ID[15:8]
ID[7:0]
Rev. A | Page 18 of 68
位2
位1
位0
复位
0x0C9X
RW
R
AD7176-2
配置概述
图28是配置流程的概述，分为以下三个部分：
A
WRITE TO ADC MODE REGISTER AND INTERFACE MODE REGISTER;
SET UP HIGH LEVEL ADC PERIPHERALS AND INTERFACE
B
SET UP CONFIGURATION;
FOUR POSSIBLE ADC SETUPS USING DEDICATED
FILTER, OFFSET, AND GAIN REGISTERS
C
SELECT THE POSITIVE AND NEGATIVE INPUT FOR EACH
ADC CHANNEL AND MAP EACH CHANNEL TO A SETUP
图28. 配置流程
Rev. A | Page 19 of 68
11037-055
• ADC和接口模式配置(图28中标记为A)
• ADC设置(图28中标记为B)
• 通道映射设置(图28中标记为C)
AD7176-2
ADC和接口模式配置
接口模式寄存器
ADC模式寄存器和接口模式寄存器(参见图28中的模块A)
配置AD7176-2使用的核心外设以及数字接口的模式。
接口模式寄存器用于配置数字接口的工作模式。利用此寄
存器，用户可以控制数据字长度、CRC使能、数据+状态
读取和连续读取模式。
ADC模式寄存器
ADC模式寄存器主要用于设置ADC的转换模式：连续转换
或单次转换。用户也可以选择待机和掉电模式以及任何校
准模式。此外，该寄存器还包含时钟源选择位和内部基准
电压源使能位。基准电压源选择位包含在设置配置寄存器
中(更多信息参见“ADC设置”部分)。
以上两个寄存器的详情参见表9和表10。更多信息请参阅
“数字接口”部分。
表9. ADC模式寄存器
寄存器 名称
位
0x01
ADCMODE [15:8]
[7:0]
位7
REF_EN
保留
位6
保留
位5
SING_CYC
MODE
位4
位3
位2
保留
CLOCKSEL
位1
位0
DELAY
保留
复位
0x8000
RW
RW
复位
0x0000
RW
RW
表10. 接口模式寄存器
寄存器 名称
0x02
IFMODE
位
[15:8]
[7:0]
位7
CONTREAD
位6
保留
DATA_STAT
位5
REG_CHECK
位4
ALT_SYNC
保留
位3
位2
位1
IOSTRENGTH
保留
CRC_EN
保留
Rev. A | Page 20 of 68
位0
DOUT_RESET
WL16
AD7176-2
ADC设置
滤波器配置寄存器
滤波器配置寄存器用于选择ADC调制器的输出端使用何种
数字滤波器。滤波器的阶数和输出数据速率通过设置此寄
存器的各位来选择。更多信息请参阅“数字滤波器”部分。
AD7176-2有四种独立的设置(参见图28中的模块B)。每种
设置包括以下四个寄存器：
•
•
•
•
设置配置寄存器
滤波器配置寄存器
失调寄存器
增益寄存器
失调寄存器
失调寄存器保存ADC的失调校准系数。失调寄存器的上电
复位值为0x800000。失调寄存器为24位读/写寄存器。如果
用户启动内部或系统零电平校准，或者写入失调寄存器，
该上电复位值将被自动覆盖。
例如，设置0包括设置配置0、滤波器配置0、失调0和增益0。
设置可从通道映射寄存器选择，详见“通道映射配置”部
分。各通道可以指定不同的设置，而每种设置都有自己的
滤波器、失调和增益寄存器，因此各通道均可全面配置。
表11至表14显示了设置0相关的四个寄存器。
增益寄存器
增益寄存器是一个24位寄存器，用来保存ADC的增益校准
系数。增益寄存器是读/写寄存器。这些寄存器在上电时加
载工厂校准系数。因此，每个器件具有不同的默认系数。
如果用户启动系统满量程校准，或者写入增益寄存器，该
默认值将被自动覆盖。有关校准的更多信息请参见“工作
模式”部分。
设置配置寄存器
设置配置寄存器允许用户通过选择双极性或单极性来选择
ADC的输出编码。在双极性模式下，ADC支持负差分输入
电压，输出编码为偏移二进制。在单极性模式下，ADC仅
支持正差分电压，输出编码为标准二进制。无论何种情况，
输入电压必须在电源电压范围内。利用此寄存器，用户还
可以选择基准电压源。有三个选项可用：内部2.5 V基准电
压源、连接在REF+与REF−引脚之间的外部基准电压源或
AVDD1 – AVSS。
表11. 设置配置0寄存器
寄存器 名称
位
位7
0x20 SETUPCON0 [15:8]
[7:0]
位6
保留
位5
保留
位4
位3
BI_UNIPOLAR0
REF_SEL0
位2
位0
复位
RW
0x1020 RW
位1
位0
ENHFILT0
复位
RW
0x0000 RW
位1
保留
保留
表12. 滤波器配置0寄存器
寄存器 名称
0x28 FILTCON0
位
位7
位6
位5
[15:8] SINC3_MAP0
保留
[7:0] 保留
ORDER0
位4
位3
位2
ENHFILTEN0
ODR0
位
位7
[23:16]
[15:8]
[7:0]
位6
位5
位4
位3
OFFSET0[23:16]
OFFSET0[15:8]
OFFSET0[7:0]
位2
位1
位0
复位
RW
0x800000 RW
位
位7
[23:16]
[15:8]
[7:0]
位6
位5
位4
位3
GAIN0[23:16]
GAIN0[15:8]
GAIN0[7:0]
位2
位1
位0
复位
RW
0x5XXXX0 RW
表13. 失调0寄存器
寄存器 名称
0x30 OFFSET0
表14. 增益0寄存器
寄存器 名称
0x38 GAIN0
Rev. A | Page 21 of 68
AD7176-2
通道映射配置
AD7176-2有四个独立的通道(参见图28中的模块C)。用户
可以选择各通道使用四种设置中的哪一种，从而实现各通
道独立配置。
通道映射寄存器
通道映射寄存器用于选择5个模拟输入引脚中的哪一个用
作该通道的正模拟输入或负模拟输入。此寄存器还包含通
道使能/禁用位和设置选择位，用于选择该通道使用四种可
用设置中的哪一种。
当AD7176-2以连续转换模式工作并使能多个通道时，通道
序列器按顺序遍历各使能的通道，从通道映射0到通道映
射3。如果一个通道被禁用，序列器将跳过该通道。通道0
的通道映射寄存器详情如表15所示。
表15. 通道映射寄存器
寄存器 名称
位
位7
0x10
CHMAP0 [15:8] CH_EN0
[7:0]
位6
位5
保留
AINPOS0[2:0]
位4
SETUP_SEL0
位3
位2
保留
AINNEG0
Rev. A | Page 22 of 68
位1
位0
AINPOS0[4:3]
复位
RW
0x8001 RW
AD7176-2
电路描述
模拟输入
全差分输入
AD7176-2有5个模拟输入引脚：AIN0、AIN1、AIN2、
AIN3和AIN4。各引脚均连接到内部交叉点多路复用器。
交叉点多路复用器使能这些引脚以配置为伪差分或全差分
输入对。AD7176-2最多可以有四个有效通道。使能多个通
道时，各通道按顺序处理。多路复用器的输出直接连到
ADC的开关电容输入。简化的模拟输入电路如图29所示。
AIN0至AIN4模拟输入均连接到交叉点多路复用器，因此
可以使用信号的任意组合来构成模拟输入对。用户可以选
择两路全差分输入或四路伪差分输入。
AVDD1
若有两个全差分输入路径连接到AD7176-2，考虑到引脚彼
此的相对位置，建议将AIN0/AIN1用作一个差分输入对，
并将AIN2/AIN3用作第二个差分输入对。所有模拟输入都
应去耦至AVSS。
伪差分输入
AIN0
AVDD1
用户也可以选择测量四路不同的单端模拟输入。这种情况
下，各路模拟输入被转换为待测量的单端输入与设定的模拟
输入公共引脚之间的差值。由于存在一个交叉点多路复用
器，因此用户可以将任意模拟输入设置为公共引脚。例如，
将AIN4引脚连接到AVSS或REFOUT电压(即AVSS + 2.5 V)，
并在配置交叉点多路复用器时选择此输入。在伪差分输入
下使用AD7176-2时，INL性能会降低。
AVSS
Ø1
+IN
AIN1
CS1
AVSS
AVDD1
Ø2
Ø2
AIN2
CS2
AVDD1
AVSS
驱动放大器
–IN
Ø1
要驱动模拟输入开关电容，需要一个外部放大器。针对
AD7176-2的推荐放大器有三款，详见“驱动放大器”部分。
每种放大器都能采用5 V单电压轨供电。
AIN3
AVSS
AVDD1
11037-056
AIN4
AVSS
图29. 简化模拟输入电路
CS1和CS2为皮法级电容。此容值是采样电容和寄生电容的
组合。AD7176-2的平均输入电流以48 µA/V的速率随差分输
入电压而线性变化。每个模拟输入均必须进行外部缓冲，
从而提供差分输入幅度的变化输入电流，并使开关电容输
入稳定以实现精确采样。
“驱动放大器”部分讨论了为此目的而推荐使用的放大器。
Rev. A | Page 23 of 68
AD7176-2
AD8475
的输出为全差分式，共模电压为固定值2.5 V。AD8475放大器
的输出连接到一个RC网络。如图30所示，该RC网络包
括：RIN = 10 Ω；C1、C2 = 270 pF；C3 = 680 pF。RC电路的
作用是提供AD7176-2开关采样电容所需的动态电荷，同时
隔离放大器输出，防止其受到动态开关电容输入的反冲影
响。图30中的AD8475配置显示一个全差分信号源，增益为
0.4×。
AD8475具有一个0.8×或0.4×衰减输入级(利用集成精密电
阻)，支持使用±10 V范围、5 V单电源供电和3 mA功耗的输
入。AD8475执行单端到差分转换，可轻松设置共模输出，
并以差分输入驱动AD7176-2。
图30显示了AD7176-2的典型连接，两个AD8475放大器衰
减两路差分输入，然后驱动AD7176-2输入。AD8475的共
模输出通过以下方式来设置：将AD7176-2的内部缓冲2.5 V基
准电压连接到AD8475的VOCM引脚。从AD8475到AD7176-2
AD8475也可以设置为将单端信号转换为全差分输入。−IN
0.4×输入接地，单端输入施加于+IN 0.4×输入。
+5V
0.1µF
0.1µF
+5V
0.1µF
7
6
–IN 0.4x
21
C1
IN1
VOCM
RIN
AD7176-2
22
AIN1
4
REFOUT
SCLK 13
2.5V
0.1µF
IN2
±12.5V
LOW IMPEDANCE
VOLTAGE
SOURCE
VOCM
+IN 0.4x
IN3
C2
–IN 0.4x
23
AIN2
24
AIN3
CS 14
REF+ REF–
2
3
0.1µF
+5V
MICROCONTROLLER
HOST
C3
RIN
AD8475
DIN 12
DOUT/RDY 11
RIN
C1
AIN0
C3
C2
+IN 0.4x
8
AVSS AVDD1 AVDD2*
RIN
5.5V TO 18V
0.1µF
0.1µF
ADR445
5V VREF
0.1µF
4.7µF
*AVDD2 CAN BE SUPPLIED BY VOLTAGES RANGING FROM 2V TO 5.5V.
图30. AD8475驱动AD7176-2的两路差分输入
Rev. A | Page 24 of 68
11037-057
IN0
±12.5V
LOW IMPEDANCE
VOLTAGE
SOURCE
AD8475
AD7176-2
AD8656
AD8656是 一 款 低 噪 声 、 双 通 道 精 密 CMOS放 大 器 。
AD8656允许用户将目标信号直接连接到高阻抗、低噪声、
低失调放大器的输入，从而驱动AD7176-2开关电容输入。
AD8656可以采用5 V单电源供电。与ADR445等5 V外部基准
电压源和AD7176-2一起使用时，AD8656的输出摆幅可达
ADC输入范围的−1 dBFS(相当于±4.45 V的差分输入)。
使用AD8656的一个简单配置是将放大器连接在增益大于1
的配置中。AD7176-2的每个模拟输入都有自己的放大器。
因此，用户可以将全差分输入或单端输入连接到AD7176-2。
图31所示的例子配置为两路全差分输入，连接到AIN0/
AIN1对和AIN2/AIN3对。
放大器的高阻抗输入允许用户利用适当的无源滤波器RC组
合对输入进行频带限制。所用的配置增益由电阻RG和RF设
置。为提高精度，RG和RF应使用精密电阻。设置RG = RF
= 1 kΩ时，电路增益为2。RG和RF电阻的匹配度直接影响电
路的增益误差。这些电阻的漂移和匹配度影响电路的增益
误差漂移。一个10 Ω源电阻(RS)放在反馈电阻(RF)与放大器输
出端之间。此电阻的作用是隔离放大器，使其不受ADC输
入的反冲影响；它不直接影响电路的增益误差。
各放大器对的输出直接连到去耦和差分电容网络，然后连
接到AD7176-2模拟输入。图31所示的电容网络包括：C1、
C2 = 270 pF；C3 = 680 pF。电容网络的作用是提供AD7176-2
开关采样电容所需的动态电荷。
图31中的电路示例要求每个放大器包括两个精密增益电阻
(RG和RF)。这些电阻的值、精度和匹配度应根据应用要求
选择。
+5V
+5V
0.1µF
0.1µF
0.1µF
6
RF
IN0
RS
C1
AD8656
0 TO +2.5V
INPUT RANGE
C2
RS
IN1
8
AD7176-2
C3
22
RG
7
AVSS AVDD1 AVDD2 1
21 AIN0
AIN1
RF
SCLK 13
DIN 12
DOUT/RDY 11
RG
0 TO +2.5V
INPUT RANGE
RF
IN2
CS 14
RS
C1
AD8656
0 TO +2.5V
INPUT RANGE
C2
RS
IN3
23
AIN2
24
AIN3
C3
REF+ REF–
0.1µF
+5V
2
3
RF
RG
MICROCONTROLLER
HOST
5.5V TO 18V
0.1µF
0.1µF
ADR4452
5V VREF
0.1µF
4.7µF
1AVDD2 CAN BE SUPPLIED BY VOLTAGES RANGING FROM 2V TO 5.5V.
2USING ADR444 (4.096V REFERENCE) IN PLACE OF THE ADR445 AS SHOWN
IN THIS
EXAMPLE WOULD ALLOW THE ENTIRE CCT TO BE OPERATED FROM A SINGLE 5V SUPPLY RAIL.
图31. 双通道AD8656放大器驱动AD7176-2
Rev. A | Page 25 of 68
11037-158
RG
0 TO +2.5V
INPUT RANGE
AD7176-2
ADA4940
于AD7176-2基准电压引脚，如图32所示。任何外部基准电
压源的输出应去耦至AVSS。如图32所示，ADR445输出通
过其输出端的0.1 µF电容去耦以确保稳定。输出然后连接到
一个4.7 µF电容，它用作ADC所需动态电荷的储存库，REF+
输入端连接一个0.1 µF去耦电容。此电容应尽可能靠近REF+
和REF−引脚。REF−引脚直接连到AVSS电位。AD7176-2上
电时，内部基准电压源默认使能，并通过REFOUT引脚输
出。当使用外部基准电压源而非内部基准电压源为
AD7176-2供电时，必须注意REFOUT引脚的输出。如果应
用的其它地方不使用内部基准电压源，应确保不要将
REFOUT引脚硬线连接到AVSS，否则会在上电时消耗大量
电流。上电时，如果不使用内部基准电压源，应写入ADC
模式寄存器，禁用内部基准电压源。这是由ADC模式寄存
器的REF_EN位(位15)控制，如表17所示。
ADA4940-1/ADA4940-2是AD7176-2的另一个驱动选择。它
是低噪声、低失真、全差分放大器，功耗极低(1.25 mA静
态电流)。AD7176-2 REFOUT引脚可以连接到ADA4940-1/
ADA4940-2，从而将共模输出设置为2.5 V。此方案要求利用
外部电阻设置放大器的增益。
AD7176-2基准电压源
AD7176-2允许用户将外部基准电压源施加于器件的REF+
和REF−引脚，或者使用内部2.5 V、低噪声、低漂移基准电
压源。适当设置设置配置寄存器的REF_SELx位(位[5:4])，
可以选择要使用的基准电压源。设置配置0寄存器的结构
如表16所示。上电时，AD7176-2默认使用内部2.5 V基准电
压源。
外部基准电压源
AD7176-2具有全差分基准电压输入，通过REF+和REF−引
脚施加。推荐使用标准低噪声、低漂移基准电压源，如
ADR445、ADR444和ADR441等。外部基准电压源应施加
AD7176-2
5.5V TO 18V
ADR4452
0.1µF
5V VREF
1
0.1µF
4.7µF
1
1
3
REF+
2
REF–
0.1µF
1
1
1ALL DECOUPLING IS
2ANY OF THE ADR44x
11037-159
TO AVSS.
FAMILY REFERENCES MAY BE USED.
ADR444 OR ADR441 BOTH ENABLE REUSE OF THE 5V ANALOG SUPPLY
NEEDED FOR AVDD1 TO POWER THE REFERENCE VIN.
图32. 外部基准电压源ADR445连接到AD7176-2基准电压引脚
表16. 设置配置0寄存器
寄存器 名称
位
位7
0x20 SETUPCON0 [15:8]
[7:0]
位6
保留
保留
位5
位4
位3
BI_UNIPOLAR0
REF_SEL0
位2
位0
复位
RW
0x1020 RW
位1
位0
DELAY
保留
复位
RW
0x8000 RW
位1
保留
保留
表17. ADC模式寄存器
寄存器 名称
0x01 ADCMODE
位
位7
[15:8] REF_EN
[7:0] 保留
位6
保留
位5
SING_CYC
MODE
位4
位3
保留
Rev. A | Page 26 of 68
位2
CLOCKSEL
AD7176-2
内部基准电压源
AD7176-2内置低噪声、低漂移基准电压源。内部基准电压
源提供2.5 V输出。ADC模式寄存器的REF_EN位设置为1后，
内部基准电压源通过REFOUT引脚输出，并通过一个0.1 µF
电容去耦至AVSS。AD7176-2的内部基准电压源在上电时
默认使能，并且被选择为ADC的基准电压源。
REFOUT信号经过缓冲后输出到该引脚。该信号可以在电
路外部使用，用作外部放大器配置的共模源，如“驱动放
大器”部分的图30所示，其中REFOUT引脚提供AD8475放
大器的VOCM输入。
AD7176-2时钟源
AD7176-2需要16 MHz的主时钟。AD7176-2可以从以下三个
来源获得采样时钟：
• 内部振荡器
• 外部晶振
• 外部时钟源
性能。性能受影响的程度取决于IOVDD电压。IOVDD电
压越高，则驱动器的逻辑输出摆幅越宽，因而性能受到的
影响越大。如果IOSTRENGTH位设置为较高的IOVDD电
平，则影响更严重(更多信息参见表25)。
外部晶振
如果需要更高精度、更低抖动的时钟源，AD7176-2允许使用
外部晶振来产生主时钟。晶振连接到XTAL1和XTAL2引脚。
建议使用的晶振之一是Epson-Toyocom的16 MHz、10 ppm、
9 pF晶振FA-20H，它采用表贴封装。如图33所示，从连接晶
振的走线到XTAL1和XTAL2引脚之间可以插入两个电容。
利用这些电容可以调谐电路。应将这些电容连接到DGND
引脚。这些电容的值取决于晶振与XTAL1和XTAL2引脚之
间的走线连接的长度和容值。因此，PCB布局和采用的晶
振不同，这些电容的值也不同。这就需要对电路进行经验
测试。
AD7176-2
内部振荡器
内部振荡器工作频率为16 MHz，可以用作ADC主时钟。它
是AD7176-2的默认时钟源，额定精度为±2.5%。
有一个选项允许内部时钟振荡器通过AD7176-2 CLKIO/XTAL2
引脚输出。时钟输出被驱动到IOVDD逻辑电平。由于输出
驱动器会产生干扰，使用此选项可能影响AD7176-2的直流
Cx1
*
XTAL1 9
CLKIO/XTAL2 10
Cx2
*
*DECOUPLE TO DGND.
11037-160
数据手册中列出的所有输出数据速率均与16 MHz的主时钟
速率相关。例如，使用外部源提供的较低时钟频率时，所
有列出的数据速率将按比例缩小。为实现额定数据速率，
尤其是支持50 Hz和60 Hz抑制的速率，应当使用16 MHz时
钟。主时钟的来源通过设置ADC模式寄存器的CLOCKSEL
位(位[3:2])来选择，如表17所示。AD7176-2上电和复位时
默认使用内部振荡器工作。
图33. 外部晶振连接
外部时钟
AD7176-2也可以使用外部提供的时钟。在使用外部时钟的
系 统 中 ， 外 部 时 钟 连 接 到 CLKIO引 脚 。 这 种 配 置 中 ，
CLKIO引脚接受外部提供的时钟，并将其路由至调制器。
此时钟输入的逻辑电平由施加于IOVDD引脚的电压定义。
Rev. A | Page 27 of 68
AD7176-2
数字滤波器
AD7176-2有三个灵活的滤波器选项，支持对噪声、建立时
间和抑制性能进行优化：
• Sinc5 + Sinc1滤波器
• Sinc3滤波器
• 增强型50 Hz和60 Hz抑制滤波器
速率可变，从而控制最终ADC输出数据速率。图35显示Sinc5
+ Sinc1滤波器在50 SPS输出数据速率时的频域响应。Sinc5
+ Sinc1滤波器随频率的滚降速度很慢，陷波频率很窄。
0
–20
图34. 数字滤波器功能框图
滤波器和输出数据速率是通过设置选定设置的滤波器配置
寄存器的相应位来配置。更多信息参见“寄存器详解”部分。
–40
–60
–80
–100
SINC5 + SINC1滤波器
–120
Sinc5 + Sinc1滤波器主要用于快速切换多路复用应用，在
10 kSPS和更低的输出数据速率时，可实现单周期建立。Sinc5
模块输出固定在250 kSPS的最大速率，Sinc1模块的输出数据
0
50
100
150
FREQUENCY (Hz)
图35. Sinc5 + Sinc1滤波器在50 SPS ODR时的响应
Sinc5 + Sinc1滤波器的输出数据速率以及相应的建立时间和
均方根噪声如表18所示。
表18. AD7176-2输出数据速率(ODR)、噪声、建立时间(tSETTLE)和抑制——使用Sinc5 + Sinc1滤波器
输出数据速率
(SPS)1
250,000
125,000
62,500
50,000
31,250
25,000
15,625
10,000
5000
2500
1000
500
400
200
100
60
50
20
16.667
10
5
1
2
建立时间1
开关速率(Hz)1
陷波频率(Hz)
20 µs
24 µs
32 µs
36 µs
48 µs
56 µs
80 µs
100 µs
200 µs
400 µs
1.0 ms
2.0 ms
2.516 ms
5.0 ms
10.0 ms
16.68 ms
20.016 ms
50.0 ms
60.02 ms
100.02 ms
200.02 ms
50,000
41,667
31,250
27,778
20,833
17,857
12,500
10,000
5000
2500
1000
500.0
400
200.0
100.0
460
50
20.00
16.66
10.00
5.00
250,000
125,000
62,500
50,000
31,250
25,000
15,625
11,905
5435
2604
1016
504
400.00
200.64
100.16
60.00
50.00
20.01
16.67
10.00
5.00
11037-059
SINC3
FILTER GAIN (dB)
SINC1
11037-058
SINC5
50Hz AND 60Hz
POST FILTER
抑制 ± 1 Hz (dB)2
34 dB (60 Hz)
34 dB (50 Hz)
34 dB(50 Hz和60 Hz)
建立时间已舍入到最接近的微秒数。这反映在输出数据速率和开关速率中。开关速率 = 1 ÷ tSETTLE。
主时钟 = 160 MHz。
Rev. A | Page 28 of 68
噪声(µV
rms)
9.7
7.4
5.4
5
4
3.6
2.7
2.5
1.8
1.3
0.82
0.63
0.62
0.47
0.46
0.43
0.42
0.42
0.42
0.38
0.32
采用5 V基准电压时的
峰峰值分辨率(位)
17.25
17.6
18.1
18.2
18.5
18.7
19.1
19.2
19.7
20.2
20.8
21.2
21.2
21.6
21.7
21.7
21.8
21.8
21.8
22
22.1
AD7176-2
SINC3滤波器
Sinc3滤波器在较低速率时可实现最佳单通道噪声性能，因
此最适合单通道应用。Sinc3滤波器的建立时间始终等于
tSETTLE = 3/输出数据速率
图36显示Sinc3滤波器的频域滤波器响应。Sinc3滤波器具有
良好的随频率滚降性能，并具有宽陷波频率，可实现良好
的陷波频率抑制。
0
–10
–20
单周期建立
AD7176-2可以配置如下：将ADC模式寄存器的SING_CYC
位设置为1，以便仅输出完全建立的数据，从而将ADC有
效置于单周期建立模式。此模式将输出数据速率降至与选
定输出数据速率的ADC建立时间相等的水平，从而实现单
周期建立。Sinc5 + Sinc1滤波器在10 kSPS及更低的输出数
据速率时，此位不起作用。
图37显示了禁用此模式且选择Sinc3滤波器时模拟输入上的
阶跃。阶跃变化后，输出达到最终稳定值至少需要三个
周期。
–30
–40
–50
–60
–70
ANALOG
INPUT
–90
–100
0
50
100
FREQUENCY (Hz)
150
11037-060
–110
–120
FULLY
SETTLED
ADC
OUTPUT
1/ODR
图37. 无单周期建立的阶跃输入
图36. Sinc3滤波器响应
Sinc3滤波器的输出数据速率以及相应的建立时间和均方根
噪声如表19所示。
图38显示了单周期建立使能时模拟输入上的相同阶跃。输
出完全建立至少需要一个周期。输出数据速率现在降为与
选定输出数据速率的建立时间相当的水平。
通过设置滤波器配置寄存器的SINC3_MAP位，可以精密调
整Sinc3滤波器的输出数据速率。如果此位置1，滤波器寄
存器的映射将变为直接对Sinc3滤波器的抽取率进行编程。
所有其它选项均无效。单通道的数据速率可通过下式计算：
Output Data Rate =
11037-061
–80
f MOD
32 × FILTCONx[14:0]
ANALOG
INPUT
FULLY
SETTLED
ADC
OUTPUT
tSETTLE
其中：
fMOD为调制器速率，等于8 MHz。
FILTCONx[14:0]是滤波器配置寄存器的内容，不包括MSB。
Rev. A | Page 29 of 68
图38. 带单周期建立的阶跃输入
11037-062
FILTER GAIN (dB)
例 如 ， 通 过 将 FILTCONx[14:0]位 设 置 为 5000以 使 能
SINC3_MAP，可以实现50 SPS的输出数据速率。
AD7176-2
表19. AD7176-2输出数据速率(ODR)、噪声、建立时间(tSETTLE)和抑制——使用Sinc3滤波器
输出数据速率
(SPS)1
250,000
125,000
62,500
50,000
31,250
25,000
15,625
10,000
5000
2500
1000
500
400
200
100
59.94
49.96
20
16.667
10
5
1
2
建立时间
(ms)1
0.012
0.024
0.048
0.060
0.096
0.120
0.192
0.300
0.600
1.200
3.000
6.000
7.500
15.000
30.000
50.004
60.000
150.000
180.000
300.000
600.000
开关速率(Hz)1
83,333
41,667
20,833
16,667
10,417
8333
5208
3333
1667
833
333.3
166.7
133.3
66.7
33.3
20.00
16.67
6.67
5.56
3.33
1.67
陷波频率(Hz)
250,000
125,000
62,500
50,000
31,250
25,000
15,625
10,000
5000
2500
1000
500
400
200
100
59.94
49.96
20
16.667
10
5
抑制 ± 1 Hz (dB)2
100 (60 Hz)
100 (50 Hz)
100 (50 Hz和60 Hz)
建立时间已舍入到最接近的微秒数。这反映在输出数据速率和开关速率中。开关速率 = 1 ÷ tSETTLE。
主时钟 = 160 MHz。
Rev. A | Page 30 of 68
噪声(µV
rms)
220
27
5.1
4.3
3.2
2.7
2.3
1.8
1.3
0.91
0.62
0.49
0.45
0.37
0.33
0.32
0.31
0.31
0.29
0.29
0.29
采用5 V基准电压时的
峰峰值分辨率(位)
12.8
15.9
18.3
18.5
18.8
19
19.4
19.8
20.2
20.5
21
21.4
21.7
22
22
22
22
22
22.4
22.4
22.4
AD7176-2
增强型50 HZ和60 HZ抑制滤波器
增强型滤波器旨在提供50 Hz和60 Hz同时抑制，并且允许用
户用建立时间交换抑制性能。这些滤波器可以最高27.27 SPS
的速率工作，或者可以抑制最高90 dB的50 Hz ± 1 Hz和60 Hz
± 1 Hz干扰。这些滤波器是通过对Sinc5 + Sinc1滤波器输出
进行后滤波实现的。因此，使用增强型滤波器时，必须选
择Sinc5 + Sinc1滤波器。表20显示了输出数据速率及相应的
建立时间、抑制性能和均方根噪声。图39至图46显示了增
强型滤波器的频域响应。
表20. AD7176-2输出数据速率(ODR)、噪声、建立时间(tSETTLE)和抑制——使用增强型滤波器
输出数据速率
(SPS)
27.27
25
20
16.667
1
建立时间(ms)
36.67
40.0
50.0
60.0
50 Hz ± 1 Hz和60 Hz ± 1 Hz
同时抑制(dB)1
47
62
85
90
噪声(µV
rms)
0.45
0.45
0.44
0.44
主时钟 = 160 MHz。
Rev. A | Page 31 of 68
峰峰值分辨率(位)
21.7
21.7
22
22
注释
参见图39和图40
参见图41和图42
参见图43和图44
参见图45和图46
0
0
–10
–10
–20
–20
–30
–30
FILTER GAIN (dB)
–40
–50
–60
–70
–80
–50
–60
–70
–90
–100
40
100
200
300
400
500
600
0
–10
–20
–20
–30
–30
FILTER GAIN (dB)
0
–40
–50
–60
–70
–70
–90
70
FREQUENCY (Hz)
–100
11037-064
65
–10
–20
–20
–30
–30
FILTER GAIN (dB)
–10
–40
–50
–60
–70
FREQUENCY (Hz)
600
500
600
–70
–90
500
400
–60
–90
400
300
–50
–80
300
200
–40
–80
11037-065
FILTER GAIN (dB)
0
200
100
图43. DC至600 Hz，20 SPS ODR，50 ms建立时间
0
100
0
FREQUENCY (Hz)
图40. 放大40 Hz至70 Hz，27.27 SPS ODR，36.67 ms建立时间
–100
40
70
–60
–90
60
65
–50
–80
55
60
–40
–80
50
55
图42. 放大40 Hz至70 Hz，25 SPS ODR，40 ms建立时间
–10
45
50
FREQUENCY (Hz)
图39. DC至600 Hz，27.27 SPS ODR，36.67 ms建立时间
–100
40
45
11037-067
0
11037-063
–90
–100
11037-066
–80
FREQUENCY (Hz)
FILTER GAIN (dB)
–40
图41. DC至600 Hz，25 SPS ODR，40 ms建立时间
–100
40
45
50
55
60
65
FREQUENCY (Hz)
图44. 放大40 Hz至70 Hz，20 SPS ODR，50 ms建立时间
Rev. A | Page 32 of 68
70
11037-068
FILTER GAIN (dB)
AD7176-2
0
–10
–10
–20
–20
–30
–30
FILTER GAIN (dB)
0
–40
–50
–60
–70
–80
–40
–50
–60
–70
–90
–90
–100
–100
40
0
100
200
300
400
500
600
FREQUENCY (Hz)
图45. DC至600 Hz，,16.667 SPS ODR，60 ms建立时间
45
50
55
60
65
70
FREQUENCY (Hz)
图46. 放大40 Hz至70 Hz，16.667 SPS ODR，60 ms建立时间
Rev. A | Page 33 of 68
11037-070
–80
11037-069
FILTER GAIN (dB)
AD7176-2
AD7176-2
工作模式
连续转换模式
连续转换模式是上电后的默认转换模式。AD7176-2连续进
行转换，每次完成转换后，状态寄存器中的RDY位变为低
电平。如果CS为低电平，则完成一次转换时，DOUT/RDY
线路也会变为低电平。若要读取转换结果，用户需要写入
通信寄存器，指示下一操作为读取数据寄存器。从数据寄
存器中读取数据字后，DOUT/RDY变为高电平。如需要，
用户可以多次读取该寄存器。但用户必须确保在下一次转
换完成前，不访问数据寄存器；否则，新的转换结果将丢失。
如果使能了多个通道，ADC将自动遍历各使能通道，在每
个通道上执行一次转换。所有通道均转换完毕后，又从第
一个通道开始。使能的通道按从低到高的顺序转换。一旦
获得转换结果，就会立即更新数据寄存器。每次获得转换
结果时，DOUT/RDY引脚均会变为低电平。然后，用户可
以读取转换结果，同时ADC转换下一个使能通道。
如果接口模式寄存器中的DATA_STAT位设置为1，则每次
读取数据寄存器时，状态寄存器的内容将与转换数据一同
输出。状态寄存器指示对应的转换通道。
CS
0x44
0x44
DIN
DATA
DATA
11037-071
DOUT/RDY
SCLK
图47. 连续转换模式
Rev. A | Page 34 of 68
AD7176-2
连续读取模式
要使能连续读取模式，应将接口模式寄存器的CONTREAD
位设置为1。此位设置为1时，唯一可能的串行接口操作是
读取数据寄存器。要退出连续读取模式，应在RDY为低电
平时发出一个伪读取ADC数据寄存器命令(0x44)，或者应
用软件复位，即在CS = 0且DIN = 1时提供64个SCLK，从而
复位ADC及所有寄存器内容。接口被置于连续读取模式后
只能识别这些命令。在连续读取模式下，DIN应保持低电
平，直到有指令将要写入该器件。
在连续读取模式下，读取ADC数据之前不需要写入通信寄
存器，只需在DOUT/RDY变为低电平(表示转换结束)后提
供所需数量的SCLK。读取转换结果后，DOUT/RDY返回
到高电平，直到获得下一转换结果为止。这种模式下，数
据只能被读取一次，而且用户必须确保在下一转换完成前
读取数据字。如果在下一转换完成之前，用户尚未读取转
换结果，或者为AD7176-2提供的串行时钟数不足以完成对
转换字的读取，则当下一转换完成时，串行输出寄存器将
复位，新转换结果将置于输出串行寄存器中。要使用连续
读取模式，ADC必须配置为连续转换模式。
使能多个ADC通道时，各通道轮流输出；如果接口模式寄
存器的DATA_STAT置1，数据将为附加状态位。状态寄存
器指示对应的转换通道。
CS
DOUT/RDY
0x02
0x0800
DATA
DATA
DATA
11037-072
DIN
SCLK
图48. 连续读取模式
Rev. A | Page 35 of 68
AD7176-2
单次转换模式
在单次转换模式下，AD7176-2执行一次转换，完成转换后
即被置于待机模式。DOUT/RDY变为低电平表示转换完成。
从数据寄存器中读取数据字后，DOUT/RDY变为高电平。
如果需要，即使DOUT/RDY已变为高电平，也可以多次读
取数据寄存器。
一旦获得转换结果，DOUT/RDY便会变为低电平。然后，
ADC选择下一个通道并开始转换。在执行下一转换过程
中，用户可以读取当前的转换结果。下一转换完成后，数
据寄存器便会更新；因此，用户读取转换结果的时间有
限。ADC在各选择通道上均完成一次转换后，便会返回待
机模式。
如果使能了多个通道，ADC将自动遍历各使能通道，并在
各通道上执行转换。开始转换后，DOUT/RDY变为高电平
并保持该状态，直到获得有效转换结果且CS变为低电平。
如果接口模式寄存器中的DATA_STAT位设置为1，则每次
读取数据寄存器时，状态寄存器的内容将与转换数据一同
输出。状态寄存器的两个LSB表示对应的转换通道。
CS
DIN
0x01
0x8010
0x44
DATA
11037-073
DOUT/RDY
SCLK
图49. 单次转换模式
Rev. A | Page 36 of 68
AD7176-2
待机和掉电模式
在待机模式下，大部分模块被关断。LDO仍然有效，因此
寄存器保持其内容不变。内部基准电压源若使能则仍然有
效，晶振若被选择则仍然有效。要在待机模式下关断基准
电压源，应将ADC模式寄存器的REF_EN位设置为0。要在
待机模式下关断时钟，应将ADC模式寄存器的CLOCKSEL
位设置为00(内部振荡器)。
在掉电模式下，所有模块均被关断，包括LDO。所有寄存
器丧失其内容，GPIO输出被置于三态。要防止意外进入掉
电模式，必须首先将ADC置于待机模式。退出掉电模式需
要在CS = 0且DIN = 1时提供64个SCLK，即执行串行接口复
位。发出后续串行接口命令以允许LDO上电之前，建议延
迟500 µs。
校准模式
AD7176-2提供三种校准模式，可用来在单设置基础上消除
失调和增益误差：
• 内部零电平校准模式
• 系统零电平校准模式
• 系统满量程校准模式
校准期间只能有一个通道有效。每次转换完成后，ADC转
换结果需利用ADC校准寄存器进行调整，然后写入数据寄
存器。
失调寄存器的默认值是0x800000，增益寄存器的标称值是
0x555555。ADC增益的校准范围是0.4 × VREF至1.05 × VREF。
计算使用下面的公式。在单极性模式下，理想关系(即不考
虑ADC增益误差和失调误差)如下：
 0.75 × VIN

Gain
Data = 
× 2 23 − (Offset − 0x800000) ×
×2
V
0x400000
REF


在双极性模式下，理想关系(即不考虑ADC增益误差和失
调误差)如下：
为启动校准，应将适当的值写入ADC模式寄存器的MODE
位。启动校准后，DOUT/RDY引脚和状态寄存器的RDY位
变为高电平。校准完成时，相应失调或增益寄存器的内容
会更新，状态寄存器的RDY位复位，DOUT/RDY引脚返回
到低电平(如果CS为低电平)，并且AD7176-2返回待机模式。
内部失调校准期间，所选正模拟输入引脚断开，调制器的
两个输入均内部连接到所选的负模拟输入引脚。因此，必
须确保所选负模拟输入引脚上的电压不超过允许的限值，
并且没有过大的噪声和干扰。
然而，系统校准则要求在启动校准模式之前，将系统零电
平(失调)和系统满量程(增益)电压施加于ADC引脚，这样
可以消除ADC的外部误差。
从操作上来看，校准就像另一次ADC转换。如果需要，失
调校准必须总是在满量程校准之前执行。对系统软件进行
设置，以监视状态寄存器的RDY位或DOUT/RDY引脚，进
而通过一个轮询序列或中断驱动的例行程序确定校准何时
结束。所有校准所需的时间等于选定滤波器的建立时间加
上要完成的输出数据速率。
内部失调校准、系统零电平校准和系统满量程校准可以在
任何输出数据速率下执行。使用较低的输出数据速率可以
获得更高的校准精度，并且对所有输出数据速率都是精确
的。如果一个通道的基准电压源发生改变，则该通道需要
重新校准。
失调误差典型值为±40 µV，失调校准将失调误差降至噪声水
平。增益误差在环境温度下经过出厂校准。校准之后，增
益误差典型值为±0.001%。
用户可以访问AD7176-2的片内校准寄存器，通过微处理器
读取器件的校准系数，以及写入自己的校准系数。读写失
调和增益寄存器可以在内部或自校准以外的任意时间执行。
 0.75 × VIN

Gain
Data = 
× 223 − (Offset − 0x800000) ×
+ 0x800000
V
0x400000
REF


Rev. A | Page 37 of 68
AD7176-2
数字接口
图2和图3显示了与AD7176-2进行接口的时序图，其中CS用
于解码该器件。图2显示对AD7176-2执行读操作的时序，
图3显示对AD7176-2执行写操作的时序。即使在第一次读
操作之后DOUT/RDY线路返回到高电平，也可以多次读取
数据寄存器。不过，必须确保在下一输出更新发生之前，
这些读操作已完成。连续读取模式下，只能从数据寄存器
读取一次。
将CS与低电平相连时，串行接口可以在三线模式下工作。
这 种 情 况 下 ， SCLK、 DIN和 DOUT/RDY线 路 用 于 与
AD7176-2通信。转换是否结束也可以利用状态寄存器的
RDY位来监视。
在CS = 0且DIN = 1时，写入64个SCLK可以复位串行接口。
复位使接口返回到期待对通信寄存器执行写操作的状态。
该操作会将所有寄存器的内容复位到其上电值。复位后，
用户应等待500 μs再访问串行接口。
校验和保护
AD7176-2具有校验和模式，可用来提高接口的鲁棒性。使
用校验和可确保仅将有效数据写入寄存器，并且可以对从
寄存器读取的数据进行验证。如果寄存器写入期间发生错
误，状态寄存器的CRC_ERROR位将置1。然而，为确保寄
存器写入成功，应回读该寄存器并验证校验和。
x8 + x 2 + x + 1
读操作期间，用户可以选择此多项式或类似的XOR函数。
与基于多项式的校验和相比，主机处理器处理XOR函数所
需的时间更少。接口模式寄存器的CRC_EN位用于使能和
禁用校验和，并允许用户选择多项式或简单的XOR校验。
校验和附加于每次读和写处理的末尾。写处理的校验和利
用8位命令字和8至24位数据计算。读处理的校验和利用命
令字和8至32位数据输出计算。图50和图51分别显示了SPI
读和写处理。
8-BIT COMMAND
UP TO 24-BIT INPUT
8-BIT CRC
CS
DATA
CRC
CS
DIN
SCLK
11037-074
DOUT/RDY引脚也可用作数据就绪信号；当数据寄存器中
有新数据字可用时，如果CS为低电平，则该线路变为低电
平。对数据寄存器的读操作完成时，该引脚复位为高电
平。数据寄存器更新之前，DOUT/RDY线路也会变为高电
平，以提示此时不应读取器件，确保寄存器正在更新时不
会发生数据读取操作。CS用于选择器件，在多个器件与串
行总线相连的系统中，它可以用于对AD7176-2进行解码。
写操作期间的CRC校验和计算始终使用 多项式：
图50. 使能CRC的SPI写处理
8-BIT COMMAND
UP TO 32-BIT INPUT
8-BIT CRC
CS
DIN
DOUT/
RDY
CMD
DATA
SCLK
CRC
11037-075
AD7176-2的可编程功能通过SPI串行接口执行。AD7176-2
的串行接口包含四个信号：CS、DIN、SCLK和DOUT/
RDY。DIN线路用于将数据传输至片内寄存器中，DOUT/
RDY则用于从片内寄存器中获取数据。SCLK是器件的串行
时钟输入，所有数据传输(无论是DIN上还是DOUT/RDY上)
均与SCLK信号相关。
图51. 使能CRC的SPI读处理
连续读取模式有效时，如果使能校验和保护，则每次数据
传输前存在暗含的读取数据命令0x44，计算校验和值时需
要予以考虑。这是为了确保即使ADC数据等于0x000000，
校验和值也不是零。
Rev. A | Page 38 of 68
AD7176-2
CRC计算
多项式
校验和为8位宽，利用以下多项式产生：
x8 + x2 + x + 1
要生成校验和，需将数据左移8位，产生一个后8位为逻辑0的数值。对齐多项式，使其MSB与该数据最左侧的逻辑1对齐。
对该数据施加一个异或(XOR)函数，以产生一个更短的新数。再次对齐多项式，使其MSB与新结果最左侧的逻辑1对齐，
重复上述步骤。最后，原始数据将减少至小于多项式的值。此值即是8位校验和。
多项式CRC计算示例—24位字：0x654321(8命令位和16位数据)
下例使用基于多项式的校验和生成8位校验和：
011001010100001100100001
初始值
x +x +x+1
8
2
01100101010000110010000100000000
左移8位
=
多项式
100000111
XOR结果
100100100000110010000100000000
100000111
多项式
XOR结果
100011000110010000100000000
100000111
多项式
11111110010000100000000
100000111
XOR结果
多项式值
1111101110000100000000
100000111
XOR结果
多项式值
111100000000100000000
100000111
XOR结果
多项式值
11100111000100000000
100000111
XOR结果
多项式值
1100100100100000000
100000111
XOR结果
多项式值
100101010100000000
100000111
XOR结果
多项式值
101101100000000
100000111
1101011000000
100000111
101010110000
100000111
1010001000
100000111
10000110
XOR结果
多项式值
XOR结果
多项式值
XOR结果
多项式值
XOR结果
多项式值
校验和 = 0x86。
Rev. A | Page 39 of 68
AD7176-2
XOR计算
校验和为8位宽，产生方法如下：将数据拆分为字节，然后对这些字节执行XOR运算。
XOR计算示例—24位字：0x654321(8命令位和16位数据)
使用上例，
分为三个字节：0x65、0x43和0x21
01100101
0x65
01000011
0x43
00100110
XOR结果
00100001
0x21
00000111
CRC
Rev. A | Page 40 of 68
AD7176-2
通用I/O
AD7176-2有两个通用数字输入/输出引脚：GPIO0和GPIO1。
这 些 引 脚 通 过 GPIOCON寄 存 器 中 的 IP_EN0/IP_EN1或
OP_EN0/OP_EN1位使能。当GPIO0或GPIO1引脚被使能为
输入时，引脚的逻辑电平分别包含在DATA0或DATA1位。
当GPIO0或GPIO1引脚被使能为输出时，GP_DATA0或
GP_DATA1位决定引脚的逻辑电平输出。这些引脚的逻辑
电平以AVDD1和AVSS为基准，因此，输出幅度为5 V。
当使用外部多路复用器来提高通道数时，多路复用器逻辑
引脚可以通过AD7176-2 GPIO引脚进行控制。利用MUX_IO
位，GPIO时序通过ADC控制；因此，通道变化与ADC同
步，无需外部同步。
SYNC/ERROR引脚也可以用作通用输出。当GPIOCON寄
存器的ERR_EN位设置为11时，SYNC/ERROR引脚用作通
用输出。这种配置下，GPIOCON寄存器的ERR_DAT位决
定 引 脚 的 逻 辑 电 平 输 出 。 引 脚 的 逻 辑 电 平 以 IOVDD和
DGND为基准，SYNC/ERROR引脚具有一个有源上拉电阻。
16位/24位转换
AD7176-2默认产生24位转换结果。然而，转换结果的宽度
可以减少至16位。将接口模式寄存器的WL16位设置为1，
可将所有数据转换舍入到16位。此位清0时，数据转换的
宽度为24位。
串行接口复位(DOUT_RESET)
每完成一次读操作，串行接口就会复位。串行接口复位的
时刻是可编程的。默认情况下，串行接口在最后一个SCLK
上升沿(即处理器读取LSB的SCLK沿)后的一定时间之后复
位。接口模式寄存器的DOUT_RESET位设置为1时，接口
复位的时刻由CS上升沿控制。这种情况下，DOUT/RDY引
脚继续输出所读取寄存器的LSB，直到CS变为高电平。只
有到了CS上升沿，接口才复位。利用CS信号控制所有读操
作时，此配置很有用。如果不使用CS来控制所有读操作，
DOUT_RESET应设为0，使得接口在读操作的最后一个
SCLK沿之后复位。
调制器和数字滤波器，而不会影响器件的任何设置条件。
这样，用户就可以从已知时间点，即SYNC的上升沿开始
采集模拟输入的样本。为确保同步发生，此引脚必须保持
低电平至少一个主时钟周期。
如果多个AD7176-2器件利用一个公共主时钟工作，则可以
让这些器件同步，使其数据寄存器同时更新。这一般在各
AD7176-2已执行自身的校准或已将校准系数载入其校准寄
存器之后完成。SYNC引脚上的下降沿使数字滤波器和模
拟调制器复位，并将AD7176-2置于一致的已知状态。在
SYNC引脚为低电平期间，AD7176-2保持该状态。在SYNC
上升沿，调制器和滤波器离开复位状态；在下一主时钟
沿，器件再次开始采集输入样本。
该器件在SYNC由低到高跃迁之后的主时钟下降沿离开复
位状态。因此，当同步多个器件时，SYNC引脚应在主时
钟上升沿变为高电平，确保所有器件均在主时钟下降沿开
始采样。如果SYNC引脚没有在充足的时间内变为高电
平，则器件之间可能相差一个主时钟周期，即对于不同器
件，获得转换结果的时刻最多相差一个主时钟周期。
SYNC引脚也可以用作启动转换命令。这种模式下，SYNC
的上升沿启动转换，RDY的下降沿指示转换已完成。每次
数据寄存器更新时，必须预留滤波器的建立时间。
交替同步
将接口模式寄存器的ALT_SYNC位设置为1，可以使能交替
同步方案。要使能此方案，GPIOCON寄存器的SYNC_EN
位必须置1。这种模式下，当AD7176-2的多个通道使能时，
SYNC引脚用作开始转换命令。当SYNC变为低电平时，
ADC完成对当前通道的转换，按顺序选择下一个通道，然
后等到SYNC变为高电平时开始转换。当前通道的转换完
成时，RDY引脚变为低电平，数据寄存器更新为对应的转
换结果。因此，SYNC命令不会干扰当前选定通道的采样，
但允许用户控制下一个通道开始转换的时刻。
该模式只能在使能多个通道时使用。仅使能一个通道时不
建议使用这种模式。
同步(SYNC/ERROR)
正常同步
当 GPIOCON寄 存 器 的 SYNC_EN位 设 置 为 0时 ， SYNC/
ERROR引脚用作同步引脚。利用SYNC输入，用户可以复位
Rev. A | Page 41 of 68
AD7176-2
错误标志
状 态 寄 存 器 包 含 三 个 错 误 位 ——ADC_ERROR、 CRC_
ERROR和REG_ERROR，分别指示ADC转换错误、CRC校
验错误和寄存器改变引起的错误。此外，ERROR引脚可以
指示已发生错误。
ADC_ERROR
状态寄存器的ADC_ERROR位指示转换过程中发生的所有
错误。当模拟输入发生过压或欠压时，该标志位置1。发
生过压或欠压时，ADC也会输出全0或全1。此标志仅在过
压/欠压消失时复位。读取数据寄存器不会使其复位。
CRC_ERROR
如果一个写操作相关的CRC值与所发送的信息不一致，
CRC_ERROR标志位即置1。一旦明确读取状态寄存器，该
标志就会复位。
REG_ERROR
此标志位与接口模式寄存器的REG_CHECK位一起使用。
当REG_CHECK位置1时，AD7176-2监视片内寄存器的值。
若有一位改变，REG_ERROR位就会置1。因此，为了写入
片内寄存器，应将REG_CHECK置0。更新寄存器后，就可
以将REF_CHK位置1。AD7176-2计算片内寄存器的校验和。
若有一个寄存器值发生改变，REG_ERROR位就会置1。发
现错误后，必须将REG_CHECK位清0才能清除状态寄存器
的REG_ERROR位。寄存器校验功能不监视数据寄存器、
状态寄存器和接口模式寄存器。
ERR_EN位设置为10时，该引脚用作开漏错误输出引脚。
状态寄存器的三个错误位(ADC_ERROR、CRC_ERROR和
REG_ERROR)经过“或”运算并反转后映射到ERROR引脚。
因此，ERROR引脚指示已发生错误。要确定错误来源，必
须读取状态寄存器。
ERR_EN位设置为01时，ERROR引脚用作错误输入引脚。
其它器件的错误引脚可以连接到AD7176-2 ERROR引脚，
因此AD7176-2可以指示自身或外部器件发生错误。ERROR
引脚的值经过反转并与ADC转换错误进行“或”运算，结果
通过状态寄存器的ADC_ERROR位显示。ERROR引脚的值
反映在状态寄存器的ERR_DAT位。
ERR_EN位设置为00时，ERROR引脚禁用。ERR_EN1位设
置为11时，ERROR引脚用作通用输出。
DATA_STAT
可以将状态寄存器的内容附加到AD7176-2的每次转换结果。
使能多个通道时，此功能很有用。每次输出转换结果时，
都会附加状态寄存器的内容。状态寄存器的两个LSB表示
对应的转换通道。此外，用户可以通过错误位确定是否发
生错误。
IOSTRENGTH
串行接口可以采用低至2 V的电源工作。然而，在此低压下，
如果板上的寄生电容较大或SCLK频率较高，DOUT/RDY
引脚可能没有足够的驱动强度。接口模式寄存器的
IOSTRENGTH位可提高DOUT/RDY引脚的驱动强度。
ERROR 引脚
当GPIOCON寄存器的SYNC_EN位置1且接口模式寄存器的
ALT_SYNC位置0时，SYNC/ERROR引脚用作错误输入/输
出引脚或通用输出引脚。GPIOCON寄存器的ERR_EN位决
定该引脚的功能。
Rev. A | Page 42 of 68
AD7176-2
接地和布局布线
由于模拟输入和基准输入均为差分输入，因此模拟调制器
中的多数电压都是共模电压。器件的高共模抑制性能可消
除这些输入信号中的共模噪声。为将模拟部分与数字部分
之间的耦合降至最低，AD7176-2的模拟电源和数字电源彼
此独立，各有单独的引脚排列。数字滤波器可抑制电源上
的宽带噪声，但无法抑制那些频率为主时钟频率的整数倍
的噪声。
另外，数字滤波器还能够消除来自模拟和基准输入端的噪
声，但前提是这些噪声源没有使模拟调制器饱和。因此，
与传统高分辨率转换器相比，AD7176-2具有更强的抗噪能
力。不过，由于AD7176-2的分辨率较高，而转换器的噪声
电平极低，因此必须谨慎对待接地和布局布线。
ADC所在的印刷电路板(PCB)应采用模拟部分与数字部分
分离设计，并限制在电路板的一定区域内。为实现最佳屏
蔽，接地层一般应尽量少采用蚀刻技术。
无论采取何种布局，用户均必须注意规划系统中电流的回
流路径，确保所有电流的回流路径均尽可能靠近电流到达
目的地所经过的路径。
避免在该器件下方布设数字线路，否则会将噪声耦合至芯
片；将模拟接地层放在AD7176-2下方可以防止噪声耦合。
AD7176-2的电源线路必须采用尽可能宽的走线，以提供低
阻抗路径，并减小电源线路上的毛刺噪声。应利用数字地
屏蔽时钟等快速切换信号，以免向电路板的其它部分辐射
噪声，并且绝不应将时钟信号走线布设在模拟输入附近。
避免数字信号与模拟信号交叠。电路板相反两侧上的走线
应彼此垂直，这样有助于减小电路板上的馈通效应。微带
线技术是目前的最佳选择，但这种技术对于双面电路板未
必总是可行。采用这种技术时，电路板的元件侧专用于接
地层，信号走线则布设在焊接侧。
使用高分辨率ADC时，良好的去耦十分重要。AD7176-2有
三个电源引脚：AVDD1、AVDD2和IOVDD。AVDD1和
AVDD2引脚以AVSS为基准，IOVDD引脚以DGND为基
准。AVDD1和AVDD2应通过10 µF钽电容与0.1 µF电容的并
联组合去耦至各引脚上的AVSS。各电源的0.1 μF电容应尽可
能靠近该器件，且最好正对着该器件。IOVDD应通过10 µF
钽电容与0.1 µF电容的并联组合去耦至DGND。所有模拟输
入都应去耦至AVSS。如果使用外部基准电压源，REF+和
REF−引脚应去耦至AVSS。
AD7176-2还有两个片上LDO稳压器，一个调节AVDD2电
源，另一个调节IOVDD电源。对于REGCAPA引脚，建议利用
1 µF和0.1 µF电容将其去耦至AVSS。类似地，对于REGCAPD
引脚，建议利用1 µF和0.1 µF电容将其去耦至DGND。
如果AD7176-2采用分离电源供电，AVSS必须使用单独的层。
Rev. A | Page 43 of 68
AD7176-2
寄存器汇总
表21. AD7176-2寄存器一览表
寄存器
0x00
名称
COMMS
位
[7:0]
位7
WEN
位6
0x00
STATUS
[7:0]
RDY
ADC_ERROR
CRC_ERROR
0x01
ADCMODE
[15:8] REF_EN
[7:0]
保留
保留
SING_CYC
MODE
[15:8]
[7:0]
CONTREAD
保留
DATA_STAT
0x02
IFMODE
0x03
REGCHECK
0x04
DATA
0x06
GPIOCON
位5
位4
位6
REG_ERROR
ALT_SYNC
保留
IP_EN1
保留
MUX_IO
IP_EN0
0x10
CHMAP0
[15:8] CH_EN0
[7:0]
保留
AINPOS0[2:0]
SETUP_SEL0
[15:8] CH_EN1
[7:0]
保留
AINPOS1[2:0]
SETUP_SEL1
[15:8] CH_EN2
[7:0]
保留
AINPOS2[2:0]
SETUP_SEL2
[15:8] CH_EN3
[7:0]
保留
AINPOS3[2:0]
SETUP_SEL3
0x20
0x21
0x22
0x23
0x28
0x29
0x2A
0x2B
CHMAP3
保留
SETUPCON1 [15:8]
[7:0]
保留
SETUPCON2 [15:8]
[7:0]
保留
SETUPCON3 [15:8]
[7:0]
保留
FILTCON1
FILTCON2
FILTCON3
0x30
OFFSET0
0x31
OFFSET1
0x32
OFFSET2
0x33
OFFSET3
SYNC_EN
OP_EN1
保留
保留
保留
0x0800
RW
0x0C9X
R
AINPOS0[4:3]
0x8001
RW
AINPOS1[4:3]
0x0001
RW
AINPOS2[4:3]
0x0001
RW
AINPOS3[4:3]
0x0001
RW
保留
BI_UNIPOLAR0
REF_SEL0
保留
保留
0x1020
RW
保留
BI_UNIPOLAR1
REF_SEL1
保留
保留
0x1020
RW
保留
BI_UNIPOLAR2
REF_SEL2
保留
保留
0x1020
RW
保留
BI_UNIPOLAR3
REF_SEL3
保留
保留
0x1020
RW
ENHFILT0
0x0000
RW
ENHFILT1
0x0000
RW
ENHFILT2
0x0000
RW
ENHFILT3
0x0000
RW
保留
ORDER2
ENHFILTEN2
[15:8] SINC3_MAP3
[7:0]
保留
保留
ORDER3
ENHFILTEN3
[7:0]
ERR_DAT
GP_DATA0
AINNEG3
[15:8] SINC3_MAP2
[7:0]
保留
[23:16]
[15:8]
RW
AINNEG2
ENHFILTEN1
[7:0]
0x0000
AINNEG1
保留
ORDER1
[23:16]
[15:8]
RW
AINNEG0
[15:8] SINC3_MAP1
[7:0]
保留
[7:0]
ERR_EN
GP_DATA1
保留
ENHFILTEN0
[23:16]
[15:8]
R
0x8000
0x000000 R
OP_EN0
保留
ORDER0
[7:0]
0x80
0x000000 R
[15:8] SINC3_MAP0
[7:0]
保留
[23:16]
[15:8]
保留
ID[15:8]
ID[7:0]
SETUPCON0 [15:8]
[7:0]
FILTCON0
DOUT_RESET
WL16
保留
RW
W
DATA[7:0]
保留
[15:8]
[7:0]
0x13
IOSTRENGTH
CRC_EN
DATA[23:16]
DATA[15:8]
ID
CHMAP2
DELAY
保留
复位
0x00
REGISTER_CHECK[7:0]
[23:16]
[15:8]
0x07
0x12
CHANNEL
保留
CLOCKSEL
[7:0]
CHMAP1
位0
REGISTER_CHECK[23:16]
REGISTER_CHECK[15:8]
[7:0]
0x11
位4
保留
REG_CHECK
[23:16]
[15:8]
[15:8]
[7:0]
位5
RA
R/W
ODR0
ODR1
ODR2
ODR3
OFFSET0[23:16]
OFFSET0[15:8]
0x800000 RW
OFFSET0[7:0]
OFFSET1[23:16]
OFFSET1[15:8]
0x800000 RW
OFFSET1[7:0]
OFFSET2[23:16]
OFFSET2[15:8]
0x800000 RW
OFFSET2[7:0]
OFFSET3[23:16]
OFFSET3[15:8]
OFFSET3[7:0]
Rev. A | Page 44 of 68
0x800000 RW
AD7176-2
寄存器 名称
0x38 GAIN0
位
位7
[23:16]
[15:8]
[7:0]
0x39
GAIN1
0x3A
GAIN2
0x3B
GAIN3
[23:16]
[15:8]
[7:0]
[23:16]
[15:8]
[7:0]
[23:16]
[15:8]
[7:0]
位6
位6
位6
位6
GAIN0[23:16]
GAIN0[15:8]
位6
位0
位0
复位
RW
0x5XXXX0 RW
GAIN0[7:0]
GAIN1[23:16]
GAIN1[15:8]
0x5XXXX0 RW
GAIN1[7:0]
GAIN2[23:16]
GAIN2[15:8]
0x5XXXX0 RW
GAIN2[7:0]
GAIN3[23:16]
GAIN3[15:8]
GAIN3[7:0]
Rev. A | Page 45 of 68
0x5XXXX0 RW
AD7176-2
寄存器详解
通信寄存器
地址：0x00；复位：0x00；名称： COMMS
表22. COMMS的位功能描述
位
7
位的名称
WEN
6
R/W
设置
0
1
[5:0]
RA
000000
000001
000010
000011
000100
000110
000111
010000
010001
010010
010011
100000
100001
100010
100011
101000
101001
101010
101011
110000
110001
110010
110011
111000
111001
111010
描述
要与ADC开始通信，此位必须为低电平。
复位
0x0
访问类型
W
此位决定命令是读操作还是写操作。
写命令
读命令
寄存器地址位决定当前通信读写哪一个寄存器。
状态寄存器
ADC模式寄存器
接口模式寄存器
寄存器校验和寄存器
数据寄存器
GPIO配置寄存器
ID寄存器
通道映射1寄存器
通道映射2寄存器
通道映射3寄存器
通道映射4寄存器
设置配置1寄存器
设置配置2寄存器
设置配置3寄存器
设置配置4寄存器
滤波器配置1寄存器
滤波器配置2寄存器
滤波器配置3寄存器
滤波器配置4寄存器
失调1寄存器
失调2寄存器
失调3寄存器
失调4寄存器
增益1寄存器
增益2寄存器
增益3寄存器
0x0
W
0x00
W
Rev. A | Page 46 of 68
AD7176-2
状态寄存器
地址：0x00；复位：0x80；名称： STATUS
状态寄存器是一个8位寄存器，包含ADC和串行接口的状态信息。通过将接口模式寄存器的DATA_STAT位设置为1，可以
将其附加到数据寄存器。
表23. STATUS的位功能描述
位
7
位的名称
RDY
设置
0
1
6
ADC_ERROR
0
1
5
CRC_ERROR
0
1
4
REG_ERROR
0
1
[3:2]
[1:0]
保留
CHANNEL
00
01
10
11
描述
只 要 CS为 低 电 平 且 不 在 读 取 寄 存 器 ， RDY的 状 态 就 会 输 出 到
DOUT/RDY引脚。当ADC已将新结果写入数据寄存器时，此位变为
低电平。在ADC校准模式下，ADC写入校准结果后，此位变为低电
平。读取数据寄存器时，RDY自动变为高电平。
新数据结果可用
等待新数据结果
此位默认指示是否发生ADC超范围或欠范围事件。若发生，ADC结
果将被箝位在±满量程。此位在写入ADC结果时更新，在消除模拟
输入的超范围或欠范围状况后清零。
无错误
有错误
此位指示寄存器写操作期间是否发生CRC错误。对于寄存器读操作，
主机微控制器决定是否发生CRC错误。读取此寄存器时，该位清0。
无错误
有错误
此位指示一个内部寄存器的内容是否发生变化，与激活寄存器完整
性检查时计算的值不同。要激活该检查，须将接口模式寄存器的
REG_CHECK位设置为1。REG_CHECK位清0时，此位清0。
无错误
有错误
这些位保留。
这些位指示数据寄存器中当前存储的结果所对应的ADC转换通道。
这可能与当前正在转换的通道不同。该映射是通道映射寄存器的直
接映射；因此，通道0产生0x0，通道3产生0x3。
通道0
通道1
通道2
通道3
Rev. A | Page 47 of 68
复位
0x1
访问类型
R
0x0
R
0x0
R
0x0
R
0x0
0x0
R
R
AD7176-2
ADC模式寄存器
地址：0x01；复位：0x8000；名称： ADCMODE
ADC模式寄存器控制ADC的工作模式和主时钟选择。写入ADC模式寄存器会复位滤波器和RDY位，并开始新的转换或校准。
表24. ADCMODE的位功能描述
位
15
位的名称
REF_EN
设置
0
1
14
13
保留
SING_CYC
0
1
[12:11]
[10:8]
保留
DELAY
000
001
010
011
100
101
110
111
7
[6:4]
保留
MODE
000
001
010
011
100
110
111
[3:2]
CLOCKSEL
保留
复位
0x1
访问类型
RW
0x0
0x0
R
RW
0x0
0x0
R
RW
0x0
0x0
R
RW
0x0
RW
0x0
R
连续转换模式
单次转换模式
待机模式
掉电模式
内部失调校准
系统失调校准
系统增益校准
此位用来选择ADC时钟源。如果选择内部振荡器，则也会使能
内部振荡器。
00
01
10
11
[1:0]
描述
使能内部基准电压源并输出缓冲2.5 V电压到REFOUT引脚。
禁用
使能
此位保留，应设置为0。
仅单个通道有效时，可以使用此位来设置ADC仅以建立的滤波器
数据速率输出。
禁用
使能
这些位保留，应设置0。
这些位允许通道切换后增加一个可编程的延迟时间，以便外部电路
能在ADC开始处理其输入前稳定下来。
0
4 µs
16 µs
40 µs
100 µs
200 µs
500 µs
1 ms
此位保留，应设置为0。
这些位控制ADC的工作模式。详见“工作模式”部分。
内部振荡器
XTAL2引脚上的内部振荡器输出
XTAL2引脚上的外部时钟输入
XTAL1和XTAL2引脚上的外部晶振
这些位保留，应设置0。
Rev. A | Page 48 of 68
AD7176-2
接口模式寄存器
地址：0x02；复位：0x0000；名称： IFMODE
接口模式寄存器配置各种串行接口选项。
表25. IFMODE的位功能描述
位
[15:13]
12
位的名称
保留
ALT_SYNC
设置
0
1
11
IOSTRENGTH
0
1
[10:9]
8
保留
DOUT_RESET
0
1
7
CONTREAD
0
1
6
DATA_STAT
0
1
5
REG_CHECK
0
1
4
保留
描述
这些位保留，应设置0。
此位使能ERROR/SYNC引脚的不同行为，以便利用ERROR/SYNC来控
制循环通道的转换(详见GPIO配置寄存器中的SYNC_EN位的说明)。
禁用
使能
此位控制DOUT引脚的驱动强度。在IOVDD电源较低且电容中等的情
况下高速读取串行接口时，此位应置1。
禁用(默认)
使能
这些位保留，应设置0。
s
此位防止DOUT/RDY引脚在读操作最后一个SCLK上升沿之后立即从
输出DOUT切换到输出RDY。相反，DOUT/RDY引脚继续输出数据的
LSB，直到CS变为高电平。这可以为SPI主机提供更长的保持时间来
采样数据的LSB。如果此位置1，CS必须接低电平。
禁用
使能
使能连续读取ADC数据寄存器。要使用连续读取，ADC应配置为连
续转换模式。详情参见“工作模式”部分。
禁用
使能
读取时数据寄存器附加状态状态寄存器，使得通道和状态信息与数
据一同传输。这是确保从状态寄存器读出的通道位与数据寄存器中
的数据对应的唯一方式。
禁用
使能
此位使能寄存器完整性检查，利用此检查可监视用户寄存器值的任
何变化。要使用此特性，应在此位清0的情况下根据需要配置所有
其它寄存器。然后写入此寄存器，设置REG_CHECK位为1。若有任
一寄存器的内容发生变化，状态寄存器的REG_ERROR位就会置1。
要清除错误，应将REG_CHECK位设置为0。检查的寄存器不包括接
口模式寄存器、ADC数据和状态寄存器。如果一个寄存器需要写入
新值，首先应将此位清0；否则，写入新寄存器内容时会报错。
禁用
使能
此位保留，应设置为0。
Rev. A | Page 49 of 68
复位
0x0
0x0
访问类型
R
RW
0x0
RW
0x0
0x0
R
RW
0x0
RW
0x0
RW
0x0
RW
0x0
R
AD7176-2
位
[3:2]
位的名称
CRC_EN
设置
00
01
10
1
0
保留
WL16
0
1
描述
使能寄存器读写的CRC保护。CRC会将串行接口传输的字节数加1。
详情参见“CRC计算”部分。
禁用。
使能寄存器读处理的XOR校验和。寄存器写处理仍将使用CRC。
读和写处理均使能CRC校验和。
此位保留，应设置为0。
ADC数据寄存器变为16位。写入接口模式寄存器不会复位ADC；
因此，写入这些位后，ADC结果不会立即舍入到正确的字长。第
一个新的ADC结果将是正确的。
24位数据
16位数据
复位
0x00
访问类型
RW
0x0
0x0
R
RW
寄存器检查
地址：0x03；复位：0x000000；名称： REGCHECK
寄存器检查寄存器是通过对用户寄存器的内容进行异或运算而求得的24位校验和。要使用此功能，接口模式寄存器的
REG_CHECK位必须置1；否则，寄存器读出0。
表26. REGCHECK的位功能描述
位
[23:0]
位的名称
REGISTER_CHECK
设置
描述
接口模式寄存器的REG_CHECK位设置为1时，此寄存器包含用户寄
存器的24位校验和。
复位
访问类型
0x000000 R
数据寄存器
地址：0x04；复位：0x000000；名称： DATA
数据寄存器包含ADC转换结果。编码为偏移二进制，也可以通过设置配置寄存器的BI_UNIPOLAR位更改为单极性。读取数据
寄存器会将RDY位和引脚拉高(如果原先为低电平)。ADC结果可以多次读取，但由于RDY已被拉高，因此无法知道下一个
ADC结果是否即将到来。若当前正在读取寄存器，ADC不会将新结果写入数据寄存器。
表27. DATA的位功能描述
位
[23:0]
位的名称
DATA
设置
描述
此寄存器包含ADC转换结果。若接口模式寄存器的DATA_STAT位置1，
则读取时状态寄存器会附加于此寄存器，使其成为32位寄存器。
若接口模式寄存器的WL16置1，则此寄存器舍入到16位。
Rev. A | Page 50 of 68
复位
访问类型
0x000000 R
AD7176-2
GPIO配置寄存器
地址：0x06；复位：0x0800；名称： GPIOCON
GPIO配置寄存器控制ADC的通用I/O引脚。
表28. GPIOCON的位功能描述
位
[15:13]
12
位的名称
保留
MUX_IO
11
SYNC_EN
设置
0
1
[10:9]
ERR_EN
00
01
10
11
8
ERR_DAT
[7:6]
5
保留
IP_EN1
0
1
4
IP_EN0
0
1
3
OP_EN1
0
1
2
OP_EN0
描述
这些位保留，应设置0。
s
此 位 允 许 ADC控 制 外 部 多 路 复 用 器 ， 与 内 部 通 道 顺 序 同 步 使 用
GPIO0/GPIO1。用于一个通道的模拟输入引脚仍可按通道进行选
择。因此，可以在AIN0/AIN1之前放上一个4通道多路复用器，并在
AIN2/AIN3之前放上另一个多路复用器，从而为AD7175-2提供总共8
个差分通道。但是，一次只能自动安排4个通道。切换外部多路复
用器之后可以插入一个延迟时间(参见ADC模式寄存器的DELAY位)。
此 位 可 使 SYNC/ERROR引 脚 用 作 同 步 输 入 。 设 置 为 低 电 平 时 ，
SYNC/ERROR引脚使ADC和滤波器保持复位状态，直到SYNC/ERROR
变为高电平为止。当接口模式寄存器的ALT_SYNC位置1时，可以使
用SYNC/ERROR引脚的另一个功能。此模式仅在使能多个通道时有
效。这种情况下，SYNC/ERROR引脚的低电平不会导致滤波器/调制
/
器立即复位。相反，当通道就要切换时，如果SYNC/ERROR引脚为低
电平，则会阻止调制器和滤波器开始新的转换。将SYNC/ERROR拉高
就会开始新的转换。利用这一备选同步模式，可以在遍历通道的同
时使用SYNC/ERROR。
禁用
使能
这些位可使SYNC/ERROR引脚用作错误输入/输出。
禁用
SYNC/ERROR 是错误输入。(反转)回读状态与其它误差源进行“或”运
算，结果通过状态寄存器的ADC_ERROR位输出。SYNC/ERROR引脚
状态也可通过此寄存器的ERR_DAT位读取。
SYNC/ERROR 是开漏错误输出。状态寄存器错误位经过“或”运算、反
转后映射到SYNC/ERROR引脚。多个器件的SYNC/ERROR引脚可以连
接到同一个上拉电阻，这样就可以观察到任何器件的错误。
SYNC/ERROR 是通用输出。此引脚的状态由该寄存器的ERR_DAT位控
制。此引脚参考IOVDD与DGND之间的电平，而不是GPIO引脚使用
的AVDD1和AVSS电平。这种模式下，该引脚有一个有源上拉电阻。
ERROR引脚用作通用输出时，此位决定其逻辑电平。用作输入时，
它反映此引脚的回读状态。
这些位保留，应设置0。
此位将GPIO1变为输入。输入应等于AVDD5或AVSS。
禁用
使能
此位将GPIO0变为输入。输入应等于AVDD5或AVSS。
禁用
使能
此位将GPIO1变为输出。输出参考AVDD1与AVSS之间的电平。
禁用
使能
此位将GPIO0变为输出。输出参考AVDD1与AVSS之间的电平。
Rev. A | Page 51 of 68
复位
0x0
0x0
访问类型
R
RW
0x1
RW
0x0
RW
0x0
RW
0x0
0x0
R
RW
0x0
RW
0x0
RW
0x0
RW
AD7176-2
位
位的名称
设置
0
1
1
0
GP_DATA1
GP_DATA0
描述
禁用
使能
此位是GPIO1的回读或写入数据。
此位是GPIO0的回读或写入数据。
复位
0x0
0x0
访问类型
RW
RW
ID寄存器
地址：0x07；复位：0x0C9X；名称： ID
ID寄存器返回16位ID。对于AD7176-2，此ID是0x0C94。
表29. ID的位功能描述
位
[15:0]
位的名称
ID
设置
0x0C9X
描述
ID寄存器返回ADC特定的16位ID代码。
AD7176-2
Rev. A | Page 52 of 68
复位
访问类型
0x0C9X R
AD7176-2
通道映射寄存器0
地址：0x10；复位：0x8001；名称： CHMAP0
通道映射寄存器是16位寄存器，用于选择当前有效的通道、各通道使用哪些输入以及该通道使用何种设置来配置ADC。
表30. CHMAP0的位功能描述
位
15
位的名称
CH_EN0
设置
0
1
14
[13:12]
保留
SETUP_SEL0
000
001
010
011
[11:10]
[9:5]
保留
AINPOS0
00000
00001
00010
00011
00100
10101
10110
[4:0]
AINNEG0
00000
00001
00010
00011
00100
10101
10110
描述
此位使能通道0。使能多个通道时，ADC自动按顺序处理各通道。
禁用
使能(默认)
此位保留，应设置为0。
这些位决定该通道使用四种设置中的哪一种来配置ADC。设置由四个
寄存器组成：设置配置寄存器、滤波器配置寄存器、失调寄存器和
增益寄存器。所有通道可以使用相同的设置，此时对于所有有效的
通道，应将相同的3位值写入这些位；最多可以配置4个不同的通道。
设置0
设置1
设置2
设置3
这些位保留，应设置0。
这些位选择此通道的哪个模拟输入连接到ADC的正输入。
AIN0(默认)
AIN1
AIN2
AIN3
AIN4
REF+
REF−
这些位选择此通道的哪个模拟输入连接到ADC的负输入。
AIN0
AIN1(默认)
AIN2
AIN3
AIN4
REF+
REF−
Rev. A | Page 53 of 68
复位
0x1
访问类型
RW
0x0
0x0
R
RW
0x0
0x0
R
RW
0x1
RW
AD7176-2
通道映射寄存器1
地址：0x11；复位：0x0001；名称： CHMAP1
通道映射寄存器是16位寄存器，用于选择当前有效的通道、各通道使用哪些输入以及该通道使用何种设置来配置ADC。
表31. CHMAP1的位功能描述
位
15
位的名称
CH_EN1
设置
0
1
14
[13:12]
保留
SETUP_SEL1
000
001
010
011
[11:10]
[9:5]
保留
AINPOS1
00000
00001
00010
00011
00100
10101
10110
[4:0]
AINNEG1
00000
00001
00010
00011
00100
10101
10110
描述
此位使能通道1。使能多个通道时，ADC自动按顺序处理各通道。
禁用(默认)
使能
此位保留，应设置为0。
这些位决定该通道使用四种设置中的哪一种来配置ADC。设置由四个寄
存器组成：设置配置寄存器、滤波器配置寄存器、失调寄存器和增益寄
存器。所有通道可以使用相同的设置，此时对于所有有效的通道，应将
相同的3位值写入这些位；最多可以配置4个不同的通道。
设置0
设置1
设置2
设置3
这些位保留，应设置0。
这些位选择此通道的哪个模拟输入连接到ADC的正输入。
AIN0(默认)
AIN1
AIN2
AIN3
AIN4
REF+
REF−
这些位选择此通道的哪个模拟输入连接到ADC的负输入。
AIN0
AIN1(默认)
AIN2
AIN3
AIN4
REF+
REF−
Rev. A | Page 54 of 68
复位
0x0
访问类型
RW
0x0
0x0
R
RW
0x0
0x0
R
RW
0x1
RW
AD7176-2
通道映射寄存器2
地址：0x12；复位：0x0001；名称： CHMAP2
通道映射寄存器是16位寄存器，用于选择当前有效的通道、各通道使用哪些输入以及该通道使用何种设置来配置ADC。
表32. CHMAP2的位功能描述
位
15
位的名称
CH_EN2
设置
0
1
14
[13:12]
保留
SETUP_SEL2
000
001
010
011
[11:10]
[9:5]
保留
AINPOS2
00000
00001
00010
00011
00100
10101
10110
[4:0]
AINNEG2
00000
00001
00010
00011
00100
10101
10110
描述
此位使能通道2。使能多个通道时，ADC自动按顺序处理各通道。
禁用(默认)
使能
此位保留，应设置为0。
这些位决定该通道使用四种设置中的哪一种来配置ADC。设置由四
个寄存器组成：设置配置寄存器、滤波器配置寄存器、失调寄存器
和增益寄存器。所有通道可以使用相同的设置，此时对于所有有效
的通道，应将相同的3位值写入这些位；最多可以配置4个不同的通道。
设置0
设置1
设置2
设置3
这些位保留，应设置0。
这些位选择此通道的哪个模拟输入连接到ADC的正输入。
AIN0(默认)
AIN1
AIN2
AIN3
AIN4
REF+
REF−
这些位选择此通道的哪个模拟输入连接到ADC的负输入。
AIN0
AIN1(默认)
AIN2
AIN3
AIN4
REF+
REF−
Rev. A | Page 55 of 68
复位
0x0
0x0
0x0
0x0
0x0
0x1
访问类型
RW
R
RW
R
RW
RW
AD7176-2
通道映射寄存器3
地址：0x13；复位：0x0001；名称： CHMAP3
通道映射寄存器是16位寄存器，用于选择当前有效的通道、各通道使用哪些输入以及该通道使用何种设置来配置ADC。
表33. CHMAP3的位功能描述
位
15
位的名称
CH_EN3
设置
0
1
14
[13:12]
保留
SETUP_SEL3
000
001
010
011
[11:10]
[9:5]
保留
AINPOS3
00000
00001
00010
00011
00100
10101
10110
[4:0]
AINNEG3
00000
00001
00010
00011
00100
10101
10110
描述
此位使能通道3。使能多个通道时，ADC自动按顺序处理各通道。
禁用(默认)
使能
此位保留，应设置为0。
这些位决定该通道使用四种设置中的哪一种来配置ADC。设置由四个
寄存器组成：设置配置寄存器、滤波器配置寄存器、失调寄存器和增
益寄存器。所有通道可以使用相同的设置，此时对于所有有效的通道，
应将相同的3位值写入这些位；最多可以配置4个不同的通道。
设置0
设置1
设置2
设置3
这些位保留，应设置0。
这些位选择此通道的哪个模拟输入连接到ADC的正输入。
AIN0(默认)
AIN1
AIN2
AIN3
AIN4
REF+
REF−
这些位选择此通道的哪个模拟输入连接到ADC的负输入。
AIN0
AIN1(默认)
AIN2
AIN3
AIN4
REF+
REF−
Rev. A | Page 56 of 68
复位
0x0
访问类型
RW
0x0
0x0
R
RW
0x0
0x0
R
RW
0x1
RW
AD7176-2
设置配置寄存器0
地址：0x20；复位：0x1020；名称： SETUPCON0
设置配置寄存器是16位寄存器，用于配置ADC的基准电压源选择和输出编码方式。
表34. SETUPCON0的位功能描述
位
[15:13]
12
位的名称
保留
BI_UNIPOLAR0
设置
0
1
[11:6]
[5:4]
保留
REF_SEL0
00
10
11
[3:0]
保留
描述
这些位保留，应设置0。
此位设置设置0的ADC输出编码。
单极性编码输出
偏移二进制编码输出
这些位保留，应设置0。
这些位选择用于设置0 ADC转换的基准电压源。
外部基准电压源。
2.5 V内部基准电压源。ADC模式寄存器也必须使能此基准电压源。
AVDD1 − AVSS。这可用于诊断，验证其它基准值。
这些位保留，应设置0。
复位
0x0
0x1
访问类型
R
RW
0x00
0x2
R
RW
0x0
R
复位
0x0
0x1
访问类型
R
RW
0x00
0x2
R
RW
0x0
R
设置配置寄存器1
地址：0x21；复位：0x1020；名称： SETUPCON1
设置配置寄存器是16位寄存器，用于配置ADC的基准电压源选择和输出编码方式。
表35. SETUPCON1的位功能描述
位
[15:13]
12
位的名称
保留
BI_UNIPOLAR1
设置
0
1
[11:6]
[5:4]
保留
REF_SEL1
00
10
11
[3:0]
保留
描述
这些位保留，应设置0。
此位设置设置1的ADC输出编码。
单极性编码输出
偏移二进制编码输出
这些位保留，应设置0。
这些位选择用于设置1 ADC转换的基准电压源。
外部基准电压源
2.5 V内部基准电压源。ADC模式寄存器也必须使能此基准电压源。
AVDD1 − AVSS。这可用于诊断，验证其它基准值。
这些位保留，应设置0。
Rev. A | Page 57 of 68
AD7176-2
设置配置寄存器2
地址：0x22；复位：0x1020；名称： SETUPCON2
设置配置寄存器是16位寄存器，用于配置ADC的基准电压源选择和输出编码方式。
表36. SETUPCON2的位功能描述
位
[15:13]
12
位的名称
保留
BI_UNIPOLAR2
设置
0
1
[11:6]
[5:4]
保留
REF_SEL2
00
10
11
[3:0]
保留
描述
这些位保留，应设置0。
此位设置设置2的ADC输出编码。
单极性编码输出
偏移二进制编码输出
这些位保留，应设置0。
这些位选择用于设置2 ADC转换的基准电压源。
外部基准电压源
2.5 V内部基准电压源。ADC模式寄存器也必须使能此基准电压源。
AVDD1 − AVSS。这可用于诊断，验证其它基准值。
这些位保留，应设置0。
复位
0x0
0x1
访问类型
R
RW
0x00
0x2
R
RW
0x0
R
复位
0x0
0x1
访问类型
R
RW
0x00
0x2
R
RW
0x0
R
设置配置寄存器3
地址：0x23；复位：0x1020；名称： SETUPCON3
设置配置寄存器是16位寄存器，用于配置ADC的基准电压源选择和输出编码方式。
表37. SETUPCON3的位功能描述
位
[15:13]
12
位的名称
保留
BI_UNIPOLAR3
设置
0
1
[11:6]
[5:4]
保留
REF_SEL3
00
10
11
[3:0]
保留
描述
这些位保留，应设置0。
此位设置设置3的ADC输出编码。
单极性编码输出
偏移二进制编码输出
这些位保留，应设置0。
这些位选择用于设置3 ADC转换的基准电压源。
外部基准电压源
2.5 V内部基准电压源。ADC模式寄存器也必须使能此基准电压源。
AVDD1 − AVSS。这可用于诊断，验证其它基准值。
这些位保留，应设置0。
Rev. A | Page 58 of 68
AD7176-2
滤波器配置寄存器0
地址：0x28；复位：0x0000；名称： FILTCON0
滤波器配置寄存器是16位寄存器，用于配置ADC数据速率和滤波器选项。写入此类寄存器会复位任何正在进行的ADC转换，
重新从序列中的第一个通道开始转换。
表38. FILTCON0的位功能描述
位
15
位的名称
SINC3_MAP0
[14:12]
11
保留
ENHFILTEN0
设置
描述
如果此位置1，滤波器寄存器的映射将变为直接对设置0的Sinc3滤波
器的抽取率进行编程。所有其它选项均无效。这种情况下，可以对
输出数据速率和滤波器陷波进行精密调整，以便抑制特定频率。对
于单个通道，数据速率等于FMOD/(32 × FILTCON0[14:0])。
这些位保留，应设置0。
此位使能设置0的各种后置滤波器，以提供增强的50 Hz/60 Hz抑制
性能。为此，ORDER位必须设置为00以选择Sinc5 + Sinc1滤波器。
0
1
[10:8]
ENHFILT0
010
011
101
110
7
[6:5]
保留
ORDER0
00
11
[4:0]
ODR0
00000
00001
00010
00011
00100
00101
00110
00111
01000
01001
01010
01011
01100
01101
01110
01111
10000
10001
10010
10011
10100
禁用
使能
这些位选择设置0的各种后置滤波器，以提供增强的50 Hz/60 Hz抑
制性能。
27 SPS、47 dB抑制、36.7 ms建立
25 SPS、62 dB抑制、40 ms建立
20 SPS、86 dB抑制、50 ms建立
16.67 SPS、92 dB抑制、60 ms建立
此位保留，应设置为0。
这些位控制设置0的数字滤波器(用于处理调制器数据)的阶数。
Sinc5 + Sinc1(默认)
Sinc3
这些位控制ADC的输出数据速率，从而控制设置0的建立时间和噪声。
250,000
125,000
62,500
50,000
31,250
25,000
15,625
10,000
5000
2500
1000
500
397.5
200
100
59.94
49.96
20
16.667
10
5
Rev. A | Page 59 of 68
复位
0x0
访问类型
RW
0x0
0x0
R
RW
0x0
RW
0x0
0x0
R
RW
0x0
RW
AD7176-2
滤波器配置寄存器1
地址：0x29；复位：0x0000；名称： FILTCON1
滤波器配置寄存器是16位寄存器，用于配置ADC数据速率和滤波器选项。写入此类寄存器会复位任何正在进行的ADC转
换，重新从序列中的第一个通道开始转换。
表39. FILTCON1的位功能描述
位
15
位的名称
SINC3_MAP1
[14:12]
11
保留
ENHFILTEN1
设置
0
1
[10:8]
ENHFILT1
010
011
101
110
7
[6:5]
保留
ORDER1
00
11
[4:0]
ODR1
00000
00001
00010
00011
00100
00101
00110
00111
01000
01001
01010
01011
01100
01101
01110
01111
10000
10001
10010
10011
10100
描述
如果此位置1，滤波器寄存器的映射将变为直接对设置1的Sinc3滤波
器的抽取率进行编程。所有其它选项均无效。这种情况下，可以对
输出数据速率和滤波器陷波进行精密调整，以便抑制特定频率。对
于单个通道，数据速率等于FMOD/(32 × FILTCON1[14:0])。
这些位保留，应设置0。
此位使能设置1的各种后置滤波器，以提供增强的50 Hz/60 Hz抑制性
能。为此，ORDER位必须设置为00以选择Sinc5 + Sinc1滤波器。
禁用
使能
这些位选择设置1的各种后置滤波器，以提供增强的50 Hz/60 Hz抑制
性能。
27 SPS、47 dB抑制、36.7 ms建立
25 SPS、62 dB抑制、40 ms建立
20 SPS、86 dB抑制、50 ms建立
16.67 SPS、92 dB抑制、60 ms建立
此位保留，应设置为0。
这些位控制设置1的数字滤波器(用于处理调制器数据)的阶数。
Sinc5 + Sinc1(默认)
Sinc3
这些位控制ADC的输出数据速率，从而控制设置1的建立时间和噪声。
250,000
125,000
62,500
50,000
31,250
25,000
15,625
10,000
5000
2500
1000
500
397.5
200
100
59.94
49.96
20
16.667
10
5
Rev. A | Page 60 of 68
复位
0x0
访问类型
RW
0x0
0x0
R
RW
0x0
RW
0x0
0x0
R
RW
0x0
RW
AD7176-2
滤波器配置寄存器2
地址：0x2A；复位：0x0000；名称： FILTCON2
滤波器配置寄存器是16位寄存器，用于配置ADC数据速率和滤波器选项。写入此类寄存器会复位任何正在进行的ADC转换，
重新从序列中的第一个通道开始转换。
表40. FILTCON2的位功能描述
位
15
位的名称
SINC3_MAP2
[14:12]
11
保留
ENHFILTEN2
设置
0
1
[10:8]
ENHFILT2
010
011
101
110
7
[6:5]
保留
ORDER2
00
11
[4:0]
ODR2
00000
00001
00010
00011
00100
00101
00110
00111
01000
01001
01010
01011
01100
01101
01110
01111
10000
10001
10010
10011
10100
描述
如果此位置1，滤波器寄存器的映射将变为直接对设置2的Sinc3滤波
器的抽取率进行编程。所有其它选项均无效。这种情况下，可以对
输出数据速率和滤波器陷波进行精密调整，以便抑制特定频率。对
于单个通道，数据速率等于FMOD/(32 × FILTCON2[14:0])。
这些位保留，应设置0。
此位使能设置2的各种后置滤波器，以提供增强的50 Hz/60 Hz抑制性
能。为此，ORDER位必须设置为00以选择Sinc5 + Sinc1滤波器。
禁用
使能
这些位选择设置2的各种后置滤波器，以提供增强的50 Hz/60 Hz抑
制性能。
27 SPS、47 dB抑制、36.7 ms建立
25 SPS、62 dB抑制、40 ms建立
20 SPS、86 dB抑制、50 ms建立
16.67 SPS、92 dB抑制、60 ms建立
此位保留，应设置为0。
这些位控制设置2的数字滤波器(用于处理调制器数据)的阶数。
Sinc5 + Sinc1(默认)
Sinc3
这些位控制ADC的输出数据速率，从而控制设置2的建立时间和噪声。
250,000
125,000
62,500
50,000
31,250
25,000
15,625
10,000
5000
2500
1000
500
397.5
200
100
59.94
49.96
20
16.667
10
5
Rev. A | Page 61 of 68
复位
0x0
访问类型
RW
0x0
0x0
R
RW
0x0
RW
0x0
0x0
R
RW
0x0
RW
AD7176-2
滤波器配置寄存器3
地址：0x2B；复位：0x0000；名称： FILTCON3
滤波器配置寄存器是16位寄存器，用于配置ADC数据速率和滤波器选项。写入此类寄存器会复位任何正在进行的ADC
转换，重新从序列中的第一个通道开始转换。
表41. FILTCON3的位功能描述
位
15
位的名称
SINC3_MAP3
[14:12]
11
保留
ENHFILTEN3
设置
描述
如果此位置1，滤波器寄存器的映射将变为直接对设置3的Sinc3滤
波器的抽取率进行编程。所有其它选项均无效。这种情况下，可以
对输出数据速率和滤波器陷波进行精密调整，以便抑制特定频率。
对于单个通道，数据速率等于FMOD/(32 × FILTCON3[14:0])。
这些位保留，应设置0。
此位使能设置3的各种后置滤波器，以提供增强的50 Hz/60 Hz抑制
性能。为此，ORDER位必须设置为00以选择Sinc5 + Sinc1滤波器。
0
1
[10:8]
ENHFILT3
010
011
101
110
7
[6:5]
保留
ORDER3
00
11
[4:0]
ODR3
00000
00001
00010
00011
00100
00101
00110
00111
01000
01001
01010
01011
01100
01101
01110
01111
10000
10001
10010
10011
10100
禁用
使能
这些位选择设置3的各种后置滤波器，以提供增强的50 Hz/60 Hz抑制
性能。
27 SPS、47 dB抑制、36.7 ms建立
25 SPS、62 dB抑制、40 ms建立
20 SPS、86 dB抑制、50 ms建立
16.67 SPS、92 dB抑制、60 ms建立
此位保留，应设置为0。
这些位控制设置3的数字滤波器(用于处理调制器数据)的阶数。
Sinc5 + Sinc1(默认)
Sinc3
这些位控制ADC的输出数据速率，从而控制设置3的建立时间和噪声。
250,000
125,000
62,500
50,000
31,250
25,000
15,625
10,000
5000
2500
1000
500
397.5
200
100
59.94
49.96
20
16.667
10
5
Rev. A | Page 62 of 68
描述
0x0
访问类型
RW
0x0
0x0
R
RW
0x0
RW
0x0
0x0
R
RW
0x0
RW
AD7176-2
失调寄存器0
地址：0x30；复位：0x800000；名称： OFFSET0
失调(零电平)寄存器是24位寄存器，可用来补偿ADC或系统中的任何失调误差。
表42. OFFSET0的位功能描述
位
[23:0]
位的名称
OFFSET0
设置
描述
设置0的失调校准系数。
复位
0x800000
访问类型
RW
复位
0x800000
访问类型
RW
复位
0x800000
访问类型
RW
复位
0x800000
访问类型
RW
失调寄存器1
地址：0x31；复位：0x800000；名称： OFFSET1
失调(零电平)寄存器是24位寄存器，可用来补偿ADC或系统中的任何失调误差。
表43. OFFSET1的位功能描述
位
[23:0]
位的名称
OFFSET1
设置
描述
设置1的失调校准系数。
失调寄存器2
地址：0x32；复位：0x800000；名称： OFFSET2
失调(零电平)寄存器是24位寄存器，可用来补偿ADC或系统中的任何失调误差。
表44. OFFSET2的位功能描述
位
[23:0]
位的名称
OFFSET2
设置
描述
设置2的失调校准系数。
失调寄存器3
地址：0x33；复位：0x800000；名称： OFFSET3
失调(零电平)寄存器是24位寄存器，可用来补偿ADC或系统中的任何失调误差。
表45. OFFSET3的位功能描述
位
[23:0]
位的名称
OFFSET3
设置
描述
设置3的失调校准系数。
Rev. A | Page 63 of 68
AD7176-2
增益寄存器0
地址：0x38；复位：0x5xxxx0；名称： GAIN0
增益(满量程)寄存器是24位寄存器，可用来补偿ADC或系统中的任何增益误差。
表46. GAIN0的位功能描述
位
[23:0]
位的名称
GAIN0
设置
描述
设置0的增益校准系数。
复位
0x5XXXX0
访问类型
RW
复位
0x5XXXX0
访问类型
RW
复位
0x5XXXX0
访问类型
RW
复位
0x5XXXX0
访问类型
RW
增益寄存器1
地址：0x39；复位：0x5xxxx0；名称： GAIN1
增益(满量程)寄存器是24位寄存器，可用来补偿ADC或系统中的任何增益误差。
表47. GAIN1的位功能描述
位
[23:0]
位的名称
GAIN1
设置
描述
设置1的增益校准系数。
增益寄存器2
地址：0x3A；复位：0x5xxxx0；名称： GAIN2
增益(满量程)寄存器是24位寄存器，可用来补偿ADC或系统中的任何增益误差。
表48. GAIN2的位功能描述
位
[23:0]
位的名称
GAIN2
设置
描述
设置2的增益校准系数。
增益寄存器3
地址：0x3B；复位：0x5xxxx0；名称： GAIN3
增益(满量程)寄存器是24位寄存器，可用来补偿ADC或系统中的任何增益误差。
表49. GAIN3的位功能描述
位
[23:0]
位的名称
GAIN3
设置
描述
设置3的增益校准系数。
Rev. A | Page 64 of 68
AD7176-2
外形尺寸
7.90
7.80
7.70
24
13
4.50
4.40
4.30
1
12
6.40 BSC
PIN 1
0.65
BSC
0.15
0.05
0.30
0.19
0.10 COPLANARITY
1.20
MAX
SEATING
PLANE
0.20
0.09
8°
0°
0.75
0.60
0.45
COMPLIANT TO JEDEC STANDARDS MO-153-AD
图52. 24引脚超薄紧缩小型封装[TSSOP]
(RU-24)
尺寸单位：mm
订购指南
型号1
AD7176-2BRUZ
AD7176-2BRUZ-RL
EVAL-AD7176-2SDZ
EVAL-SDP-CB1Z
1
温度范围
–40°C至+105°C
–40°C至+105°C
封装描述
24引脚 TSSOP
24引脚 TSSOP
评估板
评估控制板
Z = 符合RoHS标准的器件。
Rev. A | Page 65 of 68
封装选项
RU-24
RU-24
AD7176-2
注释
Rev. A | Page 66 of 68
AD7176-2
注释
Rev. A | Page 67 of 68
AD7176-2
注释
©2012–2013 Analog Devices, Inc. All rights reserved. Trademarks and
registered trademarks are the property of their respective owners.
D11037sc -0-4/13(A)
Rev. A | Page 68 of 68