中文数据手册

集成真轨到轨缓冲器的低功耗、
24位、31.25 kSPS、Σ-Δ型ADC
AD7172-2
产品特性
概述
快速且灵活的输出速率：1.25 SPS至31.25 kSPS
通道扫描速率：6.21 kSPS/通道(161 μs建立时间)
性能规格
17.2位无噪声分辨率(31.25 kSPS)
24位无噪声分辨率(5 SPS)
积分非线性(INL)：FSR的±2 ppm
50 Hz和60 Hz抑制：85 dB，建立时间为50 ms
用户可配置的输入通道
2个全差分通道或4个单端通道
交叉点多路复用器
2.5 V片内基准电压源(±2 ppm/℃漂移)
真正的轨到轨模拟和基准输入缓冲器
内部或外部时钟
电源
AVDD1 = 3.0 V至5.5 V，AVDD2 = IOVDD = 2 V至5.5 V
分离电源，AVDD1和AVSS为±2.5 V或±1.65 V
ADC电流：1.5 mA
温度范围：−40℃至+105℃
3或4线串行数字接口(SCLK上为施密特触发器)
串行端口接口(SPI)、QSPI、MICROWIRE和DSP兼容
AD7172-2是一款智能型、低噪声、低功耗、多路复用的
应用
入/输出(GPIO)可控制外部多路复用器，并同步至ADC转
过程控制：PLC/DCS模块
温度和压力测量
医疗与科学多通道仪器
色谱仪
换时序。
Σ-Δ型模数转换器(ADC)，具有2/4通道(全差分/单端)输
入，可供低带宽信号使用。对于完全建立的数据，
AD7172-2的最大通道扫描速率为6.21 kSPS (161 μs)。该器件
的输出数据速率范围为1.25 SPS至31.25 kSPS。
AD7172-2集成关键的模拟和数字信号调理模块，允许用户
通过SPI对每一个使用中的模拟输入通道进行单独配置。模
拟输入端和外部基准电压输入端的集成真轨到轨缓冲器可
提供易于驱动的高阻抗输入。精密2.5 V低漂移(2 ppm/°C)
带隙内部基准电压源(带输出基准电压缓冲器)增加了内嵌
功能，以便减少外部元件数。
数字滤波器允许以27.27 SPS输出数据速率提供50 Hz和60 Hz
同时抑制。用户可根据应用中各通道的需求在不同滤波器
选项间切换，并提供进一步的数字处理功能，比如失调和
增益校准寄存器，这些器件也能按通道进行配置。通用输
AD7172-2的额定工作温度范围为−40°C至+105°C，提供24
引脚TSSOP封装。
注意在整篇数据手册中，双功能引脚名称仅通过相关功能
来引用。
功能框图
AVDD1
CROSSPOINT
MULTIPLEXER
AIN0
AVDD2 REGCAPA
AIN1
1.8V
LDO
INT
REF
RAIL-TO-RAIL
ANALOG INPUT
BUFFERS
DIGITAL
FILTER
Σ-Δ ADC
AIN2
IOVDD REGCAPD
BUFFERED
PRECISION
REFERENCE
RAIL-TO-RAIL
REFERENCE
INPUT BUFFERS
1.8V
LDO
AVDD
REF– REF+ REFOUT
CS
SERIAL
INTERFACE
AND CONTROL
SCLK
DIN
DOUT/RDY
AIN3
SYNC/ERROR
XTAL AND INTERNAL
CLOCK OSCILLATOR
CIRCUITRY
AD7172-2
TEMPERATURE
SENSOR
AVSS
GPIO0 GPIO1
XTAL1 XTAL2/CLKIO
DGND
12672-001
AIN4
GPIO AND
MUX
I/O CONTROL
AVSS
图1.
Rev. 0
Document Feedback
Information furnished by Analog Devices is believed to be accurate and reliable. However, no
responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other
rights of third parties that may result from its use. Specifications subject to change without notice. No
license is granted by implication or otherwise under any patent or patent rights of Analog Devices.
Trademarks and registered trademarks are the property of their respective owners.
One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.
Tel: 781.329.4700
©2014 Analog Devices, Inc. All rights reserved.
Technical Support
www.analog.com
ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供
的最新英文版数据手册。
AD7172-2
目录
产品特性 ............................................................................................. 1
CRC计算 ..................................................................................... 41
应用...................................................................................................... 1
集成功能 .......................................................................................... 43
概述...................................................................................................... 1
通用输入/输出 .......................................................................... 43
功能框图 ............................................................................................. 1
外部多路复用器控制............................................................... 43
修订历史 ............................................................................................ 2
延迟 ............................................................................................. 43
技术规格 ............................................................................................ 3
16位/24位转换........................................................................... 43
时序特性....................................................................................... 6
DOUT_RESET........................................................................... 43
时序图 ........................................................................................... 7
同步 ............................................................................................. 43
绝对最大额定值............................................................................... 8
错误标志..................................................................................... 44
热阻 ............................................................................................... 8
DATA_STAT............................................................................... 44
ESD警告........................................................................................ 8
IOSTRENGTH ........................................................................... 45
引脚配置和功能描述 ...................................................................... 9
内部温度传感器........................................................................ 45
典型性能参数 ................................................................................. 11
接地和布局布线............................................................................. 46
噪声性能和分辨率 ........................................................................ 18
寄存器汇总...................................................................................... 47
开始使用 .......................................................................................... 19
寄存器详解...................................................................................... 48
电源 ............................................................................................. 20
通信寄存器 ................................................................................ 48
数字通信..................................................................................... 20
状态寄存器 ................................................................................ 49
AD7172-2复位 ........................................................................... 21
ADC模式寄存器 ....................................................................... 50
配置概述..................................................................................... 21
接口模式寄存器........................................................................ 51
电路描述 .......................................................................................... 26
寄存器检查 ................................................................................ 52
模拟输入缓冲 ............................................................................ 26
数据寄存器 ................................................................................ 52
交叉点多路复用器 ................................................................... 26
GPIO配置寄存器 ...................................................................... 53
AD7172-2基准电压源 .............................................................. 27
ID寄存器 .................................................................................... 54
基准电压输入缓冲 ................................................................... 28
通道寄存器0 .............................................................................. 54
时钟源 ......................................................................................... 28
通道寄存器1至通道寄存器3.................................................. 55
数字滤波器...................................................................................... 29
设置配置寄存器0 ..................................................................... 56
Sinc5 + Sinc1滤波器 ................................................................. 29
设置配置寄存器1至设置配置寄存器3 ................................ 56
Sinc3滤波器................................................................................ 29
滤波器配置寄存器0 ................................................................. 57
单周期建立 ................................................................................ 30
滤波器配置寄存器1至滤波器配置寄存器3 ....................... 58
增强型50 Hz和60 Hz抑制滤波器 .......................................... 33
失调寄存器0 .............................................................................. 58
工作模式 .......................................................................................... 36
失调寄存器1至失调寄存器3.................................................. 58
连续转换模式 ............................................................................ 36
增益寄存器0 .............................................................................. 58
连续读取模式 ............................................................................ 37
增益寄存器1至增益寄存器3.................................................. 58
单次转换模式 ............................................................................ 38
外形尺寸 .......................................................................................... 59
待机和关断模式........................................................................ 39
订购指南..................................................................................... 59
校准 ............................................................................................. 39
数字接口 .......................................................................................... 40
校验和保护 ................................................................................ 40
修订历史
2014年10月—修订版0：初始版
Rev. 0 | Page 2 of 59
AD7172-2
技术规格
除非另有说明，AVDD1 = 3.0 V至5.5 V，AVDD2 = IOVDD = 2 V至5.5 V，AVSS = DGND = 0 V，
REF+ = 2.5 V，REF− = AVSS，MCLK = 内部主时钟 = 2 MHz，TA = TMIN至TMAX(−40°C 至+105°C )。
表1.
参数
ADC速度和性能
输出数据速率(ODR)
无失码1
分辨率
噪声
精度
积分非线性(INL)
失调误差2
失调漂移
增益误差2
增益漂移
抑制
电源抑制
共模抑制
DC时
50 Hz和60 Hz时1
工频干扰抑制1
模拟输入
差分输入范围
绝对电压限值1
禁用输入缓冲器
使能输入缓冲器
模拟输入电流
禁用输入缓冲器
输入电流
输入电流漂移
使能输入缓冲器
输入电流
输入电流漂移
通道间串扰
内部基准电压源
输出电压
初始精度3
温度系数1
0°C 至105°C
−40°C至+105°C
基准负载电流ILOAD
电源抑制
负载调整率
电压噪声
电压噪声密度
开启建立时间
短路电流I
SC
测试条件/注释
最小值
不包括15 kSPS以上的sinc3滤波器
参见表6和表7
参见表6和表7
典型值
1.25
24
±2
±40
±65
±5
±0.2
内部短路
内部短路
AVDD1 = 5 V
AVDD1、AVDD2、VIN = 1 V
VIN = 0.1 V
最大值
单位
31,250
SPS
位
±5
FSR的ppm
µV
nV/°C
FSR的ppm
ppm/°C
±45
±0.5
98
20 Hz输出数据速率(后置滤波器)，
50 Hz ± 1 Hz和60 Hz ± 1 Hz
50 Hz ± 1 Hz和60 Hz ± 1 Hz
内部时钟，20 SPS ODR(后置滤波器)
外部时钟，20 SPS ODR(后置滤波器)
95
120
71
85
VREF = (REF+) − (REF−)
dB
dB
90
90
dB
dB
±VREF
V
AVSS − 0.05
AVSS
外部时钟
内部时钟(±2.5%时钟)
1 kHz输入
100 nF外部电容退耦至AVSS
REFOUT，相对于AVSS
REFOUT，TA = 25°C
dB
AVDD1 + 0.05
AVDD1
±6
±75
±0.5
µA/V
pA/V/°C
nA/V/°C
±5
±0.1
−120
nA
nA/°C
dB
2.5
−0.12
+0.12
±2
±3
−10
AVDD1、AVDD2(电压调整)
∆VOUT/∆ILOAD
eN，0.1 Hz至10 Hz，2.5 V基准电压
eN，1 kHz，2.5 V基准电压
100 nF REFOUT电容
Rev. 0 | Page 3 of 59
V
V
90
50
4.5
215
200
25
±5
±10
+10
V
V的百分比
ppm/°C
ppm/°C
mA
dB
ppm/mA
µV rms
nV/√Hz
µs
mA
AD7172-2
参数
外部基准输入
差分输入范围
绝对电压限值1
禁用输入缓冲器
使能输入缓冲器
REFIN输入电流
禁用输入缓冲器
输入电流
输入电流漂移
使能输入缓冲器
输入电流
输入电流漂移
串模干扰抑制1
共模抑制
温度传感器
精度
灵敏度
激励电流
源/吸电流
GPIO (GPIO0、GPIO1)
输入模式漏
电流1
浮空态输出
电容
输出高电压VOH1
输出低电压VOL1
输入高电压VIH1
输入低电压VIL1
时钟
内部时钟
频率
精度
占空比
输出低电压VOL
输出高电压VOH
晶振
频率
启动时间
外部时钟(CLKIO)
占空比1
逻辑输入
输入高电压VINH1
输入低电压VINL1
迟滞1
测试条件/注释
最小值
典型值
最大值
单位
VREF = (REF+) − (REF−)
1
2.5
AVDD1
V
AVDD1 + 0.05
AVDD1
V
V
AVSS − 0.05
AVSS
±9
±100
±0.75
µA/V
pA/V/°C
nA/V/°C
±100
±0.25
nA
nA/°C
95
dB
25°C时用户校准后应用
±2
477
°C
µV/K
必须使能模拟输入缓冲器
相对于AVSS
±10
µA
外部时钟
内部时钟
见“抑制”参数部分
−10
+10
5
ISOURCE = 200 µA
ISINK = 800 µA
pF
AVSS + 4
AVSS + 0.4
AVSS + 3
AVSS + 0.7
2
−2.5%
+2.5%
50
0.4
0.8 × IOVDD
14
30
2 V ≤ IOVDD < 2.3 V
2.3 V ≤ IOVDD ≤ 5.5 V
2 V ≤ IOVDD < 2.3 V
2.3 V ≤ IOVDD ≤ 5.5 V
IOVDD ≥ 2.7 V
IOVDD < 2.7 V
16
10
2
50
16.384
漏电流
Rev. 0 | Page 4 of 59
V
V
V
V
MHz
%
%
V
V
2.048
70
MHz
µs
MHz
%
0.35 × IOVDD
0.7
0.25
0.2
+10
V
V
V
V
V
V
µA
0.65 × IOVDD
0.7 × IOVDD
0.08
0.04
−10
µA
AD7172-2
参数
逻辑输出(DOUT/RDY)
输出高电压VOH1
输出低电压VOL1
漏电流
输出电容
系统校准1
满量程(FS)校准
限值
零电平校准限值
输入范围
电源要求
电源电压
AVDD1至AVSS
AVDD2至AVSS
AVSS至DGND
IOVDD至DGND
IOVDD至AVSS
电源电流4
完全工作模式
AVDD1电流
AVDD1 = 5 V(典型值)、
5.5 V(最大值)
AVDD1 = 3.3 V(典型值)、
3.6 V(最大值)1
AVDD2电流
IOVDD电流
待机模式
待机(LDO开启)
关断模式
测试条件/注释
最小值
IOVDD ≥ 4.5 V，ISOURCE = 1 mA
2.7 V ≤ IOVDD < 4.5 V，ISOURCE = 500 µA
IOVDD < 2.7 V，ISOURCE = 200 µA
IOVDD ≥ 4.5 V，ISINK = 2 mA
2.7 V ≤ IOVDD < 4.5 V，ISINK = 1 mA
IOVDD < 2.7 V，ISINK = 400 µA
浮空态
浮空态
0.8 × IOVDD
0.8 × IOVDD
0.8 × IOVDD
典型值
0.4
0.4
0.4
+10
−10
10
2.1 × FS
V
V
5.5
5.5
0
5.5
6.35
V
V
V
V
V
0.23
0.27
mA
0.4
0.48
mA
1.9
2.35
mA
0.38
0.15
0.19
mA
mA
0.33
0.39
mA
1.65
2.1
mA
0.33
1
1.3
0.33
0.61
0.98
1.1
1.45
0.5
0.82
mA
mA
mA
mA
mA
mA
AVSS < DGND
所有输出空载，数字输入连接到
IOVDD或DGND
32
420
1
Rev. 0 | Page 5 of 59
V
V
V
V
V
V
µA
pF
V
3.0
2
−2.75
2
基准电压源关闭，总功耗
基准电压源开启，总功耗
完全关断，LDO，REF±
单位
1.05 × FS
−1.05 × FS
0.8 × FS
AIN±和REF±缓冲器禁用；
外部基准电压源
AIN±和REF±缓冲器禁用；
内部基准电压源
AIN±和REF±缓冲器使能；
内部基准电压源
每缓冲器：AIN±和REF±
AIN±和REF±缓冲器禁用；
外部基准电压源
AIN±和REF±缓冲器禁用；
内部基准电压源
AIN±和REF±缓冲器使能；
内部基准电压源
每缓冲器：AIN±和REF±
外部基准电压源
内部基准电压源
外部时钟
内部时钟
外部晶振
最大值
10
µA
µA
µA
AD7172-2
参数
功耗4
完全工作模式
测试条件/注释
最小值
典型值
未缓冲，外部时钟和基准电压源；
AVDD1 = 3.3 V，AVDD2 = 2 V，IOVDD = 2 V
未缓冲，外部时钟和基准电压源；
所有电源 = 5 V
未缓冲，外部时钟和基准电压源；
所有电源 = 5.5 V
完全缓冲，内部时钟和基准电压源
(注意REFOUT无负载)；AVDD1 = 3.3 V，
AVDD2 = 2 V，IOVDD = 2 V
完全缓冲，内部时钟和基准电压源
(注意REFOUT无负载)；所有电源 = 5 V
完全缓冲，内部时钟和基准电压源
(注意REFOUT无负载)；所有电源 = 5.5 V
基准电压源关闭，所有电源 = 5 V
基准电压源开启，所有电源 = 5 V
完全关断，所有电源 = 5 V
完全关断，所有电源 = 5.5 V
待机模式
关断模式
最大值
3.16
mW
7.8
mW
10.3
mW
19.1
mW
25.4
mW
55
µW
mW
µW
µW
160
2.1
5
本技术规格未经生产测试，但受产品初始发布时的特性数据支持。
经系统或内部零电平校准，此失调误差与选定的编程输出数据速率所对应的噪声相当。
系统满量程校准可以把增益误差降至与编程输出数据速率对应的噪声相当的水平。
3
本技术规格包括湿度灵敏度等级(MSL)预调理效应。
4
这些技术规格是在REFOUT和数字输出引脚上无负载的条件下测得。
2
时序特性
除非另有说明，IOVDD = 2 V至5.5 V，DGND = 0 V，逻辑输入0 = 0 V，逻辑输入1 = IOVDD，CLOAD = 20 pF。
表2.
t23
t5
t6
t75
写操作
t8
t9
t10
t11
TMIN、TMAX的限值
单位
测试条件/注释1, 2
25
25
ns(最小值)
ns(最小值)
SCLK高电平脉宽
SCLK低电平脉宽
0
15
40
0
12.5
25
2.5
20
0
10
ns(最小值)
ns(最大值)
ns(最大值)
ns min
ns(最大值)
ns(最大值)
ns(最小值)
ns(最大值)
ns(最小值)
ns(最小值)
CS下降沿到DOUT/RDY有效时间
IOVDD = 4.75 V至5.5 V
IOVDD = 2 V至3.6 V
SCLK有效沿到数据有效延迟4
IOVDD = 4.75 V至5.5 V
IOVDD = 2 V至3.6 V
CS无效沿后的总线释放时间
0
8
8
5
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
CS下降沿到SCLK有效沿建立时间4
数据有效到SCLK沿建立时间
数据有效到SCLK沿保持时间
CS上升沿到SCLK沿保持时间
SCLK无效沿到CS无效沿
SCLK无效沿到DOUT/RDY高电平/低电平
A
A
AA
A
1
样片在初次发布期间均经过测试，以确保符合标准要求。
参见图2和图3。
3
此参数定义为输出跨越VOL或VOH限值所需的时间。
4
SCLK有效沿为SCLK的下降沿。
5
读取数据寄存器之后，DOUT/RDY返回高电平。在单次转换模式和连续转换模式下，当DOUT/RDY为高电平时，
如有必要，可以再次读取同一数据，但必须确保后续读取操作的发生时间不能接近下一次输出更新时间。
如果使能连续读取功能，数字字只能被读取一次。
2
Rev. 0 | Page 6 of 59
mW
9.27
1
参数
SCLK
t3
t4
读操作
t1
单位
AD7172-2
时序图
CS (I)
t6
t1
t5
MSB
DOUT/RDY (O)
LSB
t7
t2
t3
12672-003
SCLK (I)
t4
I = INPUT, O = OUTPUT
图2. 读取周期时序图
CS (I)
t11
t8
SCLK (I)
t9
t10
MSB
LSB
I = INPUT, O = OUTPUT
图3. 写入周期时序图
Rev. 0 | Page 7 of 59
12672-004
DIN (I)
AD7172-2
绝对最大额定值
热阻
除非另有说明，TA = 25°C 。
θJA指定器件焊接在JEDEC测试板上以实现表贴封装。
表3.
参数
AVDD1、AVDD2至AVSS
AVDD1至DGND
IOVDD至DGND
IOVDD至AVSS
AVSS至DGND
模拟输入电压至AVSS
基准输入电压至AVSS
数字输入电压至DGND
数字输出电压至DGND
模拟输入/数字输入电流
工作温度范围
存储温度范围
最高结温
引脚焊接，回流温度
ESD额定值(HBM)
额定值
−0.3 V至+6.5 V
−0.3 V至+6.5 V
−0.3 V至+6.5 V
−0.3 V至+7.5 V
−3.25 V至+0.3 V
−0.3 V至AVDD1+ 0.3 V
−0.3 V至AVDD1+ 0.3 V
−0.3 V至IOVDD+ 0.3 V
−0.3 V至IOVDD+ 0.3 V
10 mA
−40°C至+105°C
−65°C至+150°C
150°C
260°C
4 kV
表4. 热阻
封装类型
24引脚 TSSOP
1层JEDEC板
2层JEDEC板
θJA
单位
149
81
°C/W
°C/W
ESD警告
注意，等于或超出上述绝对最大额定值可能会导致产品永
久性损坏。这只是额定最值，并不能以这些条件或者在任
何其它超出本技术规范操作章节中所示规格的条件下，推
断产品能否正常工作。长期在超出最大额定值条件下工作
会影响产品的可靠性。
Rev. 0 | Page 8 of 59
ESD(静电放电)敏感器件。
带电器件和电路板可能会在没有察觉的情况下放电。
尽管本产品具有专利或专有保护电路，但在遇到高能
量ESD时，器件可能会损坏。因此，应当采取适当的
ESD防范措施，以避免器件性能下降或功能丧失。
AD7172-2
AIN4 1
24
AIN3
REF– 2
23
AIN2
REF+ 3
22
AIN1
REFOUT 4
21
AIN0
REGCAPA 5
20
GPIO1
19
GPIO0
18
REGCAPD
AVSS 6
AD7172-2
TOP VIEW
(Not to Scale)
AVDD1
7
AVDD2
8
17
DGND
XTAL1 9
16
IOVDD
XTAL2/CLKIO 10
15
SYNC/ERROR
DOUT/RDY 11
14
CS
DIN 12
13
SCLK
12672-002
引脚配置和功能描述
图4. 引脚配置
表5. 引脚功能描述
引脚编号
1
2
3
引脚名称
AIN4
REF−
REF+
类型1
AI
AI
AI
4
5
6
7
8
9
10
REFOUT
REGCAPA
AVSS
AVDD1
AVDD2
XTAL1
XTAL2/CLKIO
AO
AO
P
P
P
AI
AI/
DI/O
11
DOUT/RDY
DO
12
DIN
DI
13
SCLK
DI
14
CS
DI
描述
模拟输入4。模拟输入4可通过交叉点多路复用器选择。
基准输入负端。REF−的范围是AVSS至AVDD1 − 1 V。
基准输入正端。REF+与REF−之间可以施加一个外部基准电压。
REF+的范围是AVSS + 1 V至AVDD1。
该器件采用1 V至AVDD1幅度的基准电压工作。
内部基准电压源的缓冲输出。输出相对于AVSS为2.5 V。
模拟LDO稳压器输出。利用1 µF和0.1 µF电容将此引脚去耦至AVSS。
负模拟电源。此电源的范围是−2.75 V到0 V，标称设置为0 V。
模拟电源1。此电压相对于AVSS为3.3 V或5 V ± 10%。
模拟电源2。此电压相对于AVSS的范围是2 V至5.5 V。
晶振输入1。
晶振输入2/时钟输入或输出。基于ADCMODE寄存器中的CLOCKSEL位。
MCLK源的选择有以下四个选项可用：
内部振荡器：无输出。
内部振荡器：输出至XTAL2/CLKIO。工作在IOVDD逻辑电平。
外部时钟：输入至XTAL2/CLKIO。输入必须为IOVDD逻辑电平。
外部晶振：连接在XTAL1与XTAL2/CLKIO之间。
串行数据输出/数据就绪输出引脚。DOUT/RDY是双功能引脚。
它可以用作串行数据输出引脚，以访问ADC的输出移位寄存器。
输出移位寄存器可以含有来自任一片内数据寄存器或控制寄存器的数据。
数据字/控制字信息在SCLK下降沿置于DOUT/RDY引脚上，且在SCLK上升沿有效。
当CS为高电平时，DOUT/RDY输出为三态。当CS为低电平时，DOUT/RDY默认用作数据就绪引脚，
变为低电平时表示转换已完成。转换完成后，如果数据未被读取，该引脚将在下一次更新之前
变为高电平。DOUT/RDY下降沿可以用作处理器的中断，表示存在有效数据。
ADC输入移位寄存器的串行数据输入。该移位寄存器中的数据传输至ADC内的控制寄存器，
通信寄存器的寄存器地址(RA)位确定适当的寄存器。数据在SCLK的上升沿逐个输入。
串行时钟输入。用于与ADC进行数据传输。SCLK具有施密特触发式输入，
因而该接口适合光隔离应用。
片选输入引脚。这是一个低电平有效逻辑输入，用于选择ADC。
CS可以用来在串行总线上具有多个器件的系统中选择ADC。CS可以用硬连线方式置为低电平，
使得ADC能以3线式模式工作，使用SCLK、DIN和DOUT与器件接口。
当CS为高电平时，DOUT/RDY输出为三态。
A
A
Rev. 0 | Page 9 of 59
AD7172-2
引脚编号 引脚名称
15
SYNC/ERROR
E
E
类型1
DI/O
16
IOVDD
P
17
18
19
20
21
22
23
24
DGND
REGCAPD
GPIO0
GPIO1
AIN0
AIN1
AIN2
AIN3
P
AO
DI/O
DI/O
AI
AI
AI
AI
1
描述
同步输入/错误输入/输出。此引脚可以通过GPIOCON寄存器在逻辑输入与逻辑输出之间切换。
使能同步输入(SYNC)时，此引脚可以使多个AD7172-2器件的数字滤波器和模拟调制器同步。
更多信息请参见“同步”部分。禁用同步输入时，此引脚可以用于以下三种模式之一：
低电平有效错误输入模式：此模式将状态寄存器的ADC_ERROR位设为1。
低电平有效、开漏错误输出模式：状态寄存器错误位映射到ERROR输出。
多个器件的SYNC/ERROR引脚可以连接到同一个上拉电阻，
这样就可以观察到任何器件的错误。
通用输出模式：此引脚的状态由GPIOCON寄存器的ERR_DAT位控制。
此引脚参考IOVDD与DGND之间的电平，而不是GPIOx引脚使用的AVDD1和AVSS电平。
这种模式下，该引脚有一个有源上拉电阻。
数字输入/输出电源电压。IOVDD电压范围是2 V至5.5 V。IOVDD与AVDD2无关。
例如，当AVDD2为5 V时，IOVDD可采用3 V工作，反之亦然。如果AVSS设置为−2.5 V，
则IOVDD上的电压不得超过3.6 V。
数字地。
数字LDO稳压器输出。此引脚仅用于去耦。利用1 µF和0.1 µF电容将此引脚去耦至DGND。
通用输入/输出0。此引脚参考AVDD1与AVSS之间的电平。
通用输入/输出1。此引脚参考AVDD1与AVSS之间的电平。
模拟输入0。模拟输入0可通过交叉点多路复用器选择。
模拟输入1。模拟输入1可通过交叉点多路复用器选择。
模拟输入2。模拟输入2可通过交叉点多路复用器选择。
模拟输入3。模拟输入3可通过交叉点多路复用器选择。
AI为模拟输入，AO为模拟输出，DI/O为双向数字输入/输出，DO为数字输出，DI为数字输入，P为电源。
Rev. 0 | Page 10 of 59
AD7172-2
典型性能参数
除非另有说明，AVDD1 = 5 V，AVDD2 = 5 V，IOVDD = 3.3 V，TA = 25°C。
1200
8388492
8388490
1000
800
OCCURENCE
8388486
8388484
600
400
8388482
200
8388480
0
200
400
600
800
1000
SAMPLE NUMBER
0
12672-205
8388478
12672-208
ADC CODE
8388488
8388480 8388482 8388484 8388486 8388488 8388490 8388492
ADC CODE
图5. 噪声(模拟输入缓冲器禁用，VREF = 5 V，
输出数据速率 = 1.25 SPS)
图8. 直方图(模拟输入缓冲器禁用，VREF = 5 V，
输出数据速率 = 1.25 SPS)
8388510
140
8388505
120
8388500
100
OCCURENCE
ADC CODE
8388495
8388490
8388485
8388480
8388475
80
60
40
8388470
ADC CODE
图9. 直方图(模拟输入缓冲器禁用，VREF = 5 V，
输出数据速率 = 2.6 kSPS)
100
8388530
90
8388520
80
8388510
70
8388490
8388480
60
50
40
8388470
30
8388460
20
8388450
10
8388440
0
100
200
300
400
500
600
700
800
900
OCCURENCE
1000
0
ADC CODE
图7. 噪声(模拟输入缓冲器禁用，VREF = 5 V，
输出数据速率 = 31.25 kSPS)
图10. 直方图(模拟输入缓冲器禁用，VREF = 5 V，
输出数据速率 = 31.25 kSPS)
Rev. 0 | Page 11 of 59
12672-210
8388500
8388446
8388449
8388452
8388455
8388458
8388461
8388464
8388467
8388470
8388473
8388476
8388479
8388482
8388485
8388488
8388491
8388494
8388497
8388500
8388503
8388506
8388509
8388512
8388515
8388518
8388521
8388524
8388527
8388530
8388533
OCCURENCE
8388540
12672-207
ADC CODE
图6. 噪声(模拟输入缓冲器禁用，VREF = 5 V，
输出数据速率 = 2.6 kSPS)
12672-209
8388505
8388503
8388501
8388499
8388497
8388495
8388493
8388491
8388489
OCCURENCE
0
8388487
1000
8388485
900
8388483
800
8388481
700
8388479
600
8388477
500
8388475
400
8388473
300
8388471
200
8388469
100
8388467
0
12672-206
8388460
8388465
20
8388465
AD7172-2
8388495
1200
8388493
1000
800
OCCURENCE
8388489
8388487
600
400
8388485
0
200
400
600
800
1000
SAMPLE NUMBER
0
12672-211
8388481
图14. 直方图(模拟输入缓冲器使能，VREF = 5 V，
输出数据速率 = 1.25 SPS)
8388520
120
8388510
100
8388500
80
OCCURENCE
8388490
8388480
60
40
8388470
20
100
200
300
400
500
600
700
800
900
1000
OCCURENCE
0
12672-212
0
8388462
8388464
8388466
8388468
8388470
8388472
8388474
8388476
8388478
8388480
8388482
8388484
8388486
8388488
8388490
8388492
8388494
8388496
8388498
8388500
8388502
8388504
8388506
8388508
8388510
8388512
8388514
8388516
ADC CODE
8388482 8388484 8388486 8388488 8388490 8388492 8388494
ADC CODE
图11. 噪声(模拟输入缓冲器使能，VREF = 5 V，
输出数据速率 = 1.25 SPS)
8388460
12672-214
200
8388483
ADC CODE
图12. 噪声(模拟输入缓冲器使能，VREF = 5 V，
输出数据速率 = 2.6 kSPS)
12672-215
ADC CODE
8388491
图15. 直方图(模拟输入缓冲器使能，VREF = 5 V，
输出数据速率 = 2.6 kSPS)
8388560
120
8388540
100
80
OCCURENCE
8388500
8388480
8388460
60
40
8388440
8388542
ADC CODE
图13. 噪声(模拟输入缓冲器使能，VREF = 5 V，
输出数据速率 = 31.25 kSPS)
图16. 直方图(模拟输入缓冲器使能，VREF = 5 V，
输出数据速率 = 31.25 kSPS)
Rev. 0 | Page 12 of 59
12672-216
8388534
8388526
0
8388518
1000
8388510
900
8388502
800
8388494
700
8388486
600
8388478
500
OCCURENCE
8388470
400
8388462
300
8388454
200
8388446
100
8388438
0
8388430
8388400
8388422
20
8388420
12672-213
ADC CODE
8388520
AD7172-2
0.000020
–60
ANALOG INPUT BUFFERS OFF
ANALOG INPUT BUFFERS ON
0.000018
–70
0.000016
–80
0.000012
PSRR (dB)
NOISE (µV rms)
0.000014
0.000010
0.000008
0.000006
–90
–100
–110
–120
0.000004
1000 201000 401000 601000 80100010010001201000140100016010001801000
FREQUENCY (MHz)
–140
12672-218
0
1
10
1k
10k
100k
1M
10M
100M
VIN FREQUENCY (Hz)
图20. 电源抑制比(PSRR)与VIN 频率的关系
图17. 噪声与外部主时钟频率的关系，
模拟输入缓冲器开启和关闭
0
6
–20
4
–40
INTERNAL 2.5V REFERENCE, ANALOG INPUT BUFFERS OFF
INTERNAL 2.5V REFERENCE, ANALOG INPUT BUFFERS ON
EXT-CRYSTAL BUFFERS OFF
EXT-CRYSTAL BUFFERS ON
EXT CLK BUFFERS OFF
EXT CLK BUFFERS ON
2
INL (ppm/FS)
CMRR (dB)
100
12672-226
–130
0.000002
–90
–80
0
–2
–100
1
10
100
1k
10k
100k
1M
VIN FREQUENCY (Hz)
–6
–5
12672-224
–140
–3
–2
–1
0
1
2
3
4
5
VIN (V)
图21. 积分非线性(INL)与VIN (差分输入)的关系
图18. 共模抑制比(CMRR)与VIN 频率的关系
(VIN = 0.1 V，输出数据速率 = 31.25 kSPS)
35
0
–20
30
–40
25
OCCURENCE
–90
–80
–100
–120
20
15
10
–140
5
–180
10
0
20
30
40
50
VIN FREQUENCY (Hz)
60
70
图19. 共模抑制比(CMRR)与VIN 频率的关系(VIN = 0.1 V，
10 Hz至70 Hz，输出数据速率 = 20 SPS，增强滤波器)
Rev. 0 | Page 13 of 59
0.75 1.00 1.25 1.50 1.75 2.00 2.25 2.50 2.75 3.00 3.25
INL (ppm)
图22. INL分布直方图(差分输入，模拟输入缓冲器使能，
VREF = 2.5 V外部，100片)
12672-228
–160
12672-225
CMRR (dB)
–4
12672-227
–4
–120
AD7172-2
40
5.0
AIN BUFFERS ON
AIN BUFFERS OFF
4.5
35
4.0
30
INL (ppm)
OCCURENCE
3.5
25
20
15
3.0
2.5
2.0
1.5
10
1.0
5
INL (ppm)
0
–40 –30 –20 –10 0
10 20 30 40 50 60 70 80 90 100
TEMPERATURE (°C)
图23. INL分布直方图(差分输入，模拟输入缓冲器禁用，
VREF = 2.5 V外部，100片)
12672-232
0.50 0.75 1.00 1.25 1.50 1.75 2.00 2.25 2.50 2.75 3.00
12672-229
0
0.5
图26. INL与温度的关系(差分输入，VREF = 2.5 V外部)
50
35
45
30
40
25
OCCURENCE
OCCURENCE
35
30
25
20
15
20
15
10
10
0
0.2
0.4
0.6
0.8
1.0
1.2
1.4
1.6
INL (ppm)
0
12672-230
0
1.996
1.997
1.998
1.999
2.00
2.001
2.002
2.003
FREQUENCY (MHz)
图24. INL分布直方图(模拟输入缓冲器使能，
差分输入，VREF = 5 V外部，100片)
12672-233
5
5
图27. 内部振荡器频率分布直方图(100片)
40
2.01
35
2.00
FREQUENCY (Hz)
25
20
15
1.99
1.98
1.97
10
0
0
0.2
0.4
0.6
0.8
1.0
1.2
1.4
INL (ppm)
1.95
–40 –30 –20 –10 0
10 20 30 40 50 60 70 80 90 100
TEMPERATURE (°C)
图25. INL分布直方图(模拟输入缓冲器禁用，
差分输入，VREF = 5 V外部，100片)
图28. 内部振荡器频率与温度的关系
Rev. 0 | Page 14 of 59
12672-234
1.96
5
12672-231
OCCURENCE
30
AD7172-2
25
0.0015
0.0010
20
OCCURENCE
ERROR (V)
0.0005
0
15
10
–0.0005
10 20 30 40 50 60 70 80 90 100
TEMPERATURE (°C)
0
12672-235
–0.0015
–40 –30 –20 –10 0
–8 –7 –6 –5 –4 –3 –2 –1
0
1
2
3
4
5
6
4
5
6
GAIN ERROR (ppm of FSR)
图29. 绝对基准误差与温度的关系
12672-238
5
–0.0010
图32. 增益误差分布直方图
(模拟输入缓冲器使能，100片)
30
25
25
20
OCCURENCE
15
10
10
0
10
20
30
40
50
60
70
OFFSET (µV)
0
12672-236
–50 –40 –30 –20 –10
–7
–6
–5
30
10
25
OCCURENCE
12
8
6
–1
0
1
2
3
20
15
4
10
2
5
0
12672-237
OCCURENCE
35
OFFSET DRIFT (nV/°C)
–2
图33. 增益误差分布直方图
(模拟输入缓冲器禁用，100片)
14
–50 –40 –30 –20 –10 0 10 20 30 40 50 60 70 80 90 100 110
–3
GAIN ERROR (ppm of FSR)
图30. 失调误差分布直方图(内部短路，100片)
0
–4
12672-239
5
5
0
15
–0.2
–0.1
0
0.1
0.2
0.3
GAIN DRIFT (ppm/°C)
图34. 增益漂移分布直方图
(模拟输入缓冲器使能，100片)
图31. 失调误差漂移分布直方图(内部短路，100片)
Rev. 0 | Page 15 of 59
0.4
0.5
12672-240
OCCURENCE
20
AD7172-2
30
700
REFERENCE ENABLED
REFERENCE DISABLED
600
25
500
CURRENT (µA)
15
10
300
200
5
100
–0.05
0
0.05
0.10
0.15
0.20
0.25
GAIN DRIFT (ppm/°C)
0
–40 –30 –20 –10 0
12672-241
0
400
10 20 30 40 50 60 70 80 90 100
TEMPERATURE (°C)
12672-243
OCCURENCE
20
图37. 功耗与温度的关系(待机模式)
图35. 增益漂移分布直方图
(模拟输入缓冲器禁用，100片)
18
7
ALL BUFFERS ENABLED
ALL BUFFERS DISABLED
6
16
14
OCCURENCE
12
4
3
10
8
6
2
4
1
0
–40 –30 –20 –10 0
10 20 30 40 50 60 70 80 90 100
TEMPERATURE (°C)
0
–2.0
–1.6
–1.2
–0.8
–0.4
0
0.4
0.8
TEMPERATURE DELTA (°C)
图38. 温度传感器分布直方图(未校准，100片)
图36. 功耗与温度的关系(连续转换模式)
Rev. 0 | Page 16 of 59
1.2
12672-244
2
12672-242
CURRENT (mA)
5
AD7172-2
45
15
AIN+ = AVDD1
AIN– = AVSS
AIN+ = AVDD1 – 0.2V
AIN– = AVDD1 – 0.2V
40
10
35
CURRENT (nA)
OCCURENCE
30
25
20
15
5
0
–5
10
–10
9.5
9.6
9.7
9.8
9.9
10.0 10.1 10.2 10.3 10.4 10.5
CURRENT (µA)
–15
–40 –30 –20 –10 0
12672-245
0
TEMPERATURE (°C)
图41. 模拟输入电流与温度的关系
图39. 激励电流分布直方图(100片)
10
–40°C, AIN–
–40°C, AIN+
+25°C, AIN–
+25°C, AIN+
+85°C, AIN–
+85°C, AIN+
+105°C, AIN–
0
–10
INPUT VOLTAGE (V)
12672-246
–5
–5.00
–4.62
–4.29
–3.96
–3.63
–3.30
–2.97
–2.64
–2.31
–1.98
–1.65
–1.32
–990.00m
–660.00m
–330.00m
0
330.00m
660.00m
990.00m
1.32
1.65
1.98
2.31
2.64
2.97
3.30
3.63
3.96
4.29
4.62
5.00
INPUT CURRENT (nA)
5
10 20 30 40 50 60 70 80 90 100
图40. 模拟输入电流与输入电压的关系(VCM = 2.5 V)
Rev. 0 | Page 17 of 59
12672-247
5
AD7172-2
噪声性能和分辨率
表6和表7所示为AD7172-2在不同输出数据速率和滤波器下
ADC时，差分输入电压为0 V产生的典型值。必须注意，峰
的均方根噪声、峰峰值噪声、有效分辨率和无噪声(峰峰值)
峰值分辨率是根据峰峰值噪声计算得出。峰峰值分辨率表
分辨率。所提供的数据是针对双极性输入范围以及采用5 V
示无闪烁码的分辨率。
外部基准电压源而言。这些数据是在单个通道上连续转换
表6. RMS噪声和峰峰值分辨率与输出数据速率的关系，使用Sinc5 + Sinc1滤波器(默认)1
输出数据速率(SPS)
禁用输入缓冲器
31,250
15,625
10,417
1007
59.52
49.68
16.63
1.25
使能输入缓冲器
31,250
15,625
10,417
1007
59.52
49.68
16.63
1.25
1
RMS噪声(µV rms)
有效分辨率(位)
峰峰值噪声(μV p-p)
峰峰值分辨率(位)
8.2
7.0
6.0
2.2
0.48
0.47
0.25
0.088
20.2
20.4
20.7
22.2
24
24
24
24
66
52
45
15
3.2
3.1
1.6
0.32
17.2
17.5
17.8
19.3
21.6
21.6
22.6
24
9.5
8.2
7.1
2.6
0.62
0.53
0.32
0.089
20
20.2
20.4
21.9
24
24
24
24
74
63
53
16
3.6
3.3
1.7
0.35
17
17.3
17.5
19.3
21.4
21.5
22.2
24
仅限选定速率，1000样本。
表7. RMS噪声和峰峰值分辨率与输出数据速率的关系，使用Sinc3滤波器1
输出数据速率(SPS)
禁用输入缓冲器
31,250
15,625
10,417
1008
59.98
50
16.67
1.25
使能输入缓冲器
31,250
15,625
10,417
1008
59.98
50
16.67
1.25
1
RMS噪声(µV rms)
有效分辨率(位)
峰峰值噪声(μV p-p)
峰峰值分辨率(位)
211
27.2
7.9
1.6
0.38
0.35
0.21
0.054
15.5
18.5
20.3
22.6
24
24
24
24
1600
205
57
11
2.5
2.3
1.1
0.27
12.5
15.6
17.4
19.8
21.9
22
23.1
24
212
27.7
8.5
1.8
0.45
0.44
0.24
0.073
15.5
18.5
20.2
22.4
24
24
24
24
1600
210
63
13
2.8
2.5
1.2
0.29
12.5
15.5
17.3
19.6
21.8
22
23
24
仅限选定速率，1000样本。
Rev. 0 | Page 18 of 59
AD7172-2
开始使用
AD7172-2是一款快速建立、高分辨率、多路复用ADC，配
AD7172-2内置一个2.5 V精密低漂移(±2 ppm/°C)带隙基准电
置灵活，具有以下特性：
压源。此基准电压源用于ADC转换，从而减少外部元件数
•
两路全差分或四路单端模拟输入。
量。另外，该基准电压源也可以通过REFOUT引脚输出，
•
交叉点多路复用器可选择任何模拟输入组合作为要转
用作外部电路的低噪声偏置电压。比如利用REFOUT信号
设置外部放大器的输入共模电压。
换的输入信号，并将其路由至调制器正或负输入。
•
真正的轨到轨缓冲模拟和基准输入。
AD7172-2内置两个独立的线性稳压器模块，分别用于模拟
•
全差分输入或单端输入(相对于任何模拟输入)。
和数字电路。模拟LDO稳压器将AVDD2电源调节到1.8 V，
•
各通道独立配置能力——最多可以定义四种不同的设
以便为ADC内核供电。用户可以将AVDD1和AVDD2电源
置。可以将不同的设置映射到各通道。每种设置都允
连在一起，此时连接最简单。如果系统中已经有一个2 V(最
配置缓冲器使能与否、增益和失调校正、滤波器类
小值)至5.5 V(最大值)的干净模拟电源轨，用户也可以选择将
型、输出数据速率以及基准电压源选择(内部或外部)。
此电源连接到AVDD2输入，从而降低功耗。
GENERAL-PURPOSE I/O 0 AND
GENERAL-PURPOSE I/O 1
OUTPUT HIGH = AVDDx
GPIO1
GPIO0
OUTPUT LOW = AVSS
16MHz
19
20
GPIO0
GPIO1
OPTIONAL EXTERNAL
CRYSTAL CIRCUITRY
CAPACITORS
XTAL1 9
21
AIN0
CX2
CX1
XTAL2/CLKIO 10
DOUT/RDY 11
22
DOUT/RDY
AIN1
DIN
DIN 12
23
SCLK
SCLK 13
AIN2
CS
CS 14
24
AIN3
1
AIN4
CLKIN
OPTIONAL
EXTERNAL
CLOCK
INPUT
SYNC/ERROR 15
SYNC/ERROR
AD7172-2
IOVDD
IOVDD 16
0.1µF
DGND 17
2
4.7µF
0.1µF
1
3
TP
NC
VIN
REGCAPD 18
NC 7
0.1µF
ADR445BRZ
4
GND
TP
5
8
AVDD1
AVDD1 7
VOUT 6
TRIM
1µF
3
0.1µF
4.7µF
0.1µF
REF+
0.1µF
AVDD2
AVDD2 8
2.5V REFERENCE
OUTPUT
0.1µF
2
REF–
4
REFOUT
0.1µF
REGCAPA 5
0.1µF
AVSS
1µF
6
0.1µF
图42. 典型连接图
Rev. 0 | Page 19 of 59
12672-051
VIN
AD7172-2
用于数字IOVDD电源的线性稳压器将施加于IOVDD引脚
在双极性配置中，ADM660和ADP7182可为AVSS产生干净
的输入电压调节至1.8 V，用于内部数字滤波。串行接口信
的负电源轨，以便实现最佳转换器性能。
号始终采用该引脚上出现的IOVDD电源工作；如果将3.3 V
5V
INPUT
ADP7118
+3.3V: IOVDD
ADP7182
–2.5V: AVSS
LDO
AD7172-2适合类型广泛的应用，可提供高分辨率和高精
ADM660
度。应用情形举例如下：
LDO
–5V
LDO
图44. AD7172-2双极性电源轨
•
利用内部多路复用器快速扫描模拟输入通道
•
利用外部多路复用器快速扫描模拟输入通道，通过
表8. 推荐电源管理器件
GPIO自动控制
产品
ADP7118
ADP7182
ADM660
在通道扫描或每通道ADC应用中以较低速度实现高分
辨率
•
+2.5V: AVDD1/AVDD2
LDO
工作。
•
ADP7118
12672-101
电压施加于IOVDD引脚，接口逻辑输入和输出将以此电平
每通道单ADC：快速低延迟输出支持在外部微控制
器、DSP或FPGA中进行进一步的应用特定滤波
描述
20 V、200 mA、低噪声CMOS LDO稳压器
−28 V、−200 mA、低噪声、线性稳压器
CMOS开关电容电压转换器
数字通信
A D 7 1 7 2 - 2 有 一 个 3线 或 4 线 SPI 接 口 ， 它 与 Q SPI ™ 、
电源
AD7172-2有三个独立的电源引脚：AVDD1、AVDD2和
IOVDD。AD7172-2对电源顺序没有特殊要求。当所有电
源都稳定时，器件需要复位。关于如何复位器件，参见
“AD7172-2复位”部分。
MICROWIRE和DSP兼容。该接口以SPI模式3工作，在CS
接低电平时也能工作。在SPI模式3下，SCLK空闲时为高电
平，SCLK的下降沿为驱动沿，上升沿为采样沿。这意味
着，数据在下降/驱动沿输出，在上升/采样沿输入。
AVDD1为交叉点多路复用器和集成的模拟与基准输入缓冲
器供电。AVDD1以AVSS为基准，AVDD1 − AVSS = 3.3 V
DRIVE EDGE
或5 V。AVDD1和AVSS既可是3.3 V或5 V单电源，也可是
SAMPLE EDGE
12672-052
±1.65 V或±2.5 V分离电源。分离电源供电支持真双极性输
入。采用分离电源时，应考虑绝对最大额定值(参见“绝对
图45. SPI模式3 SCLK沿
最大额定值”部分)。
AVDD2为内部1.8 V模拟LDO稳压器供电。此稳压器为ADC
内核供电。AVDD2以AVSS为基准，AVDD2至AVSS可以在
5.5 V(最大值)到2 V(最小值)之间。
访问ADC寄存器映射
通信寄存器控制对ADC全部寄存器映射的访问。此寄存器
是一个8位只写寄存器。上电或复位后，数字接口默认处
于期待对通信寄存器执行一个写操作的状态；因此，所有
IOVDD为内部1.8 V数字LDO稳压器供电。此稳压器为ADC
的数字逻辑供电。IOVDD设置ADC的SPI接口的电平。
IOVDD以DGND为基准，IOVDD至DGND可以在5.5 V(最大
值)到2 V(最小值)之间。
通信均从写入通信寄存器开始。
写入通信寄存器的数据决定要访问哪一个寄存器，以及下
一个操作是读操作还是写操作。寄存器地址位(RA，寄存
器0x00中的位[5:0])决定读或写操作的目标寄存器。
推荐线性稳压器
ADP7118提供正电源轨，根据所需的电源配置，其可产生
5 V、3.3 V单电源或AVDD1/IOVDD双电源。ADP7118可采
当对选定寄存器的读或写操作完成后，接口返回到默认状
态，即期待对通信寄存器执行写操作的状态。
12V
INPUT
ADP7118
5V: AVDD1
ADP7118
3.3V: AVDD2/IOVDD
LDO
LDO
12672-100
用最高20 V的输入电压工作。
图43. 单电源线性稳压器
Rev. 0 | Page 20 of 59
AD7172-2
图46和图47显示了对一个寄存器的读写操作：首先将一个
配置概述
8位命令写入通信寄存器，然后是针对该寄存器的数据。
在加电或复位后，AD7172-2的默认配置如下：
8-BIT COMMAND
• 通道配置：CH0使能，AIN0被选为正输入，AIN1被选
8 BITS, 16 BITS,
OR 24 BITS OF DATA
为负输入。选择设置0。
CS
•
设置配置：禁用内部基准源和模拟输入缓冲器。基准输
入缓冲器也禁用。选择REF±引脚上的外部基准源。
CMD
DIN
• 滤波器配置：选择sinc5 + sinc1滤波器，并选择31.25 kSPS
DATA
的最大输出数据速率。
•
12672-053
SCLK
图46. 写入一个寄存器
(8位命令和寄存器地址，随后是8位、16位或24位数据；
DIN上的数据长度取决于所选的寄存器)
8-BIT COMMAND
• 接口模式：禁用CRC以及数据+状态输出。
注意，这里只展示了少数几种寄存器设置选项，本列表只
是一个示例。有关寄存器的完整信息，请参阅“寄存器详
解”部分。
8 BITS, 16 BITS,
24 BITS, OR
32 BITS OUTPUT
图48概要展示了ADC配置的建议更改流程，分为以下三个
CS
DIN
ADC模式：使能连续转换模式和内部振荡器。
模块：
CMD
DOUT/RDY
DATA
•
通道配置(见图48中的框A)
•
设置配置(见图48中的框B)
•
ADC模式和接口模式配置(见图48中的框C)
通道配置
AD7172-2有4个独立通道和4种独立设置。用户可以选择任
12672-054
SCLK
图47. 读取一个寄存器
(8位命令和寄存器地址，随后是8位、16位或24位数据；
DOUT/RDY上的数据长度取决于所选的寄存器)
意通道上的任何模拟输入对，还可为任何通道选择4种设
置中的任意一种，让用户在通道配置方面拥有全面的灵活
性。此外，在使用差分输入和单端输入时，因为每个通道
都可以拥有自己的专用设置，所以可以按通道进行配置。
A
要验证器件通信是否正常，建议读取ID寄存器。ID寄存器
是一个只读寄存器，含有针对AD7172-2的值0x00DX。通
通道寄存器
通道寄存器用于选择5个模拟输入引脚(AIN0至AIN4)中的
信寄存器和ID寄存器详情参见表9和表10。
哪 一 个 用 作 该 通 道 的 正 模 拟 输 入 (AIN+)或 负 模 拟 输 入
AD7172-2复位
(AIN−)。此寄存器还包含通道使能/禁用位和设置选择
上电周期结束后以及电源稳定时，器件需要复位。在接口
位，用于选择该通道使用4种可用设置中的哪一种。
同步丢失的情况下，器件也需要复位。执行一个占用至少
当AD7172-2工作时，若有一个以上的通道被使能，通道序
64个串行时钟周期的写操作，并使DIN处于高电平状态，
列器将按顺序遍历各使能的通道，从通道0到通道3。如果
可以复位整个器件，使ADC返回默认状态，包括寄存器内
一个通道被禁用，序列器将跳过该通道。通道0的通道寄
容。另外，如果CS配合数字接口使用，让CS变为高电平就
存器详情如表11所示。
能将数字接口设为默认状态，并中止任何串行接口操作。
Rev. 0 | Page 21 of 59
AD7172-2
CHANNEL CONFIGURATION
SELECT POSITIVE AND NEGATIVE INPUT FOR EACH ADC CHANNEL
SELECT ONE OF 4 SETUPS FOR ADC CHANNEL
B
SETUP CONFIGURATION
4 POSSIBLE ADC SETUPS
SELECT FILTER ORDER, OUTPUT DATA RATE, AND MORE
C
ADC MODE AND INTERFACE MODE CONFIGURATION
SELECT ADC OPERATING MODE, CLOCK SOURCE,
ENABLE CRC, DATA + STATUS, AND MORE
12672-044
A
图48. 建议ADC配置流程
表9. 通信寄存器
寄存器
0x00
名称
COMMS
位
[7:0]
位7
WEN
位6
R/W
位5
位
[15:8]
[7:0]
位7
位6
位5
位
[15:8]
[7:0]
位7
CH_EN0
位4
位3
位2
位1
位0
复位
0x00
RW
W
位2
位1
位0
复位
0x00DX
RW
R
RA
A
表10. ID寄存器
寄存器
0x07
名称
ID
位4
位3
ID[15:8]
ID[7:0]
表11. 通道0寄存器
寄存器
0x10
名称
CH0
位6
位5
位4
保留
SETUP_SEL0
AINPOS0[2:0]
位3
Rev. 0 | Page 22 of 59
位2
保留
AINNEG0
位1
位0
AINPOS0[4:3]
复位
0x8001
RW
RW
AD7172-2
ADC设置
设置配置寄存器
AD7172-2有4种独立设置。每种设置包括以下四个寄存器：
设置配置寄存器允许用户通过选择双极性模式或单极性模
• 设置配置寄存器
式来选择ADC的输出编码。在双极性模式下，ADC支持负
• 滤波器配置寄存器
差分输入电压，输出编码为偏移二进制。在单极性模式
• 增益寄存器
下，ADC仅支持正差分电压，输出编码为标准二进制。无
• 失调寄存器
论何种情况，输入电压必须在AVDD1/AVSS电源电压范围
内。用户可以利用这些寄存器选择基准电压源。提供三种
例如，设置0包括设置配置寄存器0、滤波器配置寄存器0、
选项：内部2.5 V基准电压源、连接在REF+与REF−引脚之
增益寄存器0和失调寄存器0。图49展示的是这些寄存器的
间的外部基准电压源或AVDD1 – AVSS。模拟输入和基准输
分组情况。设置可从通道寄存器中选择(参见“通道配置”部
入缓冲器也可以利用这些寄存器使能或禁用。
分)，可以为各通道分配4种独立设置中的一种。表12至表
15显示了设置0相关的四个寄存器。该结构在设置1至设置
滤波器配置寄存器
3重复出现。
滤波器配置寄存器选择ADC调制器的输出端使用何种数字
滤波器。滤波器的阶数和输出数据速率通过设置这些寄存
器的各位来选择。更多信息请参阅“数字滤波器”部分。
FILTER CONFIG
REGISTERS
SETUP CONFIG
REGISTERS
GAIN REGISTERS*
OFFSET REGISTERS
SETUPCON0 0x20
FILTCON0 0x28
GAIN0
0x38
OFFSET0 0x30
SETUPCON1 0x21
FILTCON1 0x29
GAIN1
0x39
OFFSET1 0x31
SETUPCON2 0x22
FILTCON2 0x2A
GAIN2
0x3A
OFFSET2 0x32
SETUPCON3 0x23
FILTCON3 0x2B
GAIN3
0x3B
OFFSET3 0x33
DATA OUTPUT CODING
REFERENCE SOURCE
INPUT BUFFERS
SELECT DIGITAL
FILTER TYPE
AND OUTPUT DATA RATE
GAIN CORRECTION
OFFSET CORRECTION
OPTIONALLY
OPTIONALLY PROGRAMMED
PROGRAMMED
PER SETUP AS REQUIRED
PER SETUP AS REQUIRED
(*FACTORY CALIBRATED)
SINC5 + SINC1
SINC3
SINC3 MAP
ENHANCED 50Hz AND 60Hz
12672-045
SELECT PERIPHERAL
FUNCTIONS FOR
ADC CHANNEL
图49. ADC设置寄存器分组情况
表12. 设置配置寄存器0
寄存器 名称
位
位7
位6
保留
0x20 SETUPCON0 [15:8]
[7:0]
BURNOUT_EN0 保留
位5
位4
位3
位2
位1
位0
复位
BI_UNIPOLAR0 REFBUF0+ REFBUF0− AINBUF0+ AINBUF0− 0x1000
REF_SEL0
保留
RW
RW
表13. 滤波器配置寄存器0
寄存器 名称
0x28 FILTCON0
位
位7
[15:8] SINC3_MAP0
[7:0] 保留
位6
位5
位4
位3
位2
ENHFILTEN0
ODR0
保留
ORDER0
位1
位0
ENHFILT0
复位
0x0500
RW
RW
表14. 增益寄存器0
寄存器 名称
0x38 GAIN0
位
[23:0]
位[23:0]
GAIN0[23:0]
复位
RW
0x5XXXX0 RW
位[23:0]
OFFSET0[23:0]
复位
RW
0x800000 RW
表15. 失调寄存器0
寄存器 名称
0x30 OFFSET0
位
[23:0]
Rev. 0 | Page 23 of 59
AD7172-2
增益寄存器
ADC模式和接口模式配置
增益寄存器是24位寄存器，用来保存ADC的增益校准系
ADC模式寄存器和接口模式寄存器用于配置供AD7172-2使
数。增益寄存器是读/写寄存器。这些寄存器在上电时加载
用的内核外设，同时也用于配置数字接口模式。
工厂校准系数。因此，每个器件具有不同的默认系数。如
ADC模式寄存器
果用户启动系统满量程校准或写入增益寄存器，默认值会
ADC模式寄存器主要用于设置ADC的转换模式：连续转换
被自动覆盖。有关校准的更多信息请参见“工作模式”部分。
或单次转换。用户也可以选择待机和关断模式以及任何校
失调寄存器
准模式。此外，该寄存器还包含时钟源选择位和内部基准
失调寄存器保存ADC的失调校准系数。失调寄存器的上电
电压源使能位。基准电压源选择位包含在设置配置寄存器
复位值为0x800000。失调寄存器为24位读/写寄存器。如果
中(更多信息参见“ADC设置”部分)。此寄存器详情如表16
用户启动内部或系统零电平校准，或者写入失调寄存器，
所示。
上电复位值会被自动覆盖。
接口模式寄存器
接口模式寄存器用于配置数字接口的工作模式。利用此寄
存器，用户可以控制数据字长度、CRC使能、数据+状态
读取和连续读取模式。此寄存器详情如表17所示。更多信
息请参阅“数字接口”部分。
表16. ADC模式寄存器
寄存器 名称
0x01 ADCMODE
位
[15:8]
[7:0]
位7
REF_EN
保留
位6
HIDE_DELAY
位5
SING_CYC
Mode
位4
位3
位2
位1
保留
CLOCKSEL
位0
Delay
保留
复位
0x0000
RW
RW
复位
0x0000
RW
RW
表17. 接口模式寄存器
寄存器 名称
0x02 IFMODE
位
[15:8]
[7:0]
位7
CONTREAD
位6
保留
DATA_STAT
位5
REG_CHECK
位4
ALT_SYNC
保留
位3
位2
位1
IOSTRENGTH
保留
CRC_EN
保留
Rev. 0 | Page 24 of 59
位0
DOUT_RESET
WL16
AD7172-2
了解配置灵活性
图52中的示例展示了通道寄存器在模拟输入引脚与设置配
AD7172-2最简单的实现方式是利用邻近模拟输入构成2路
置下游之间的映射方式。在该示例中，需要1个差分输入
差分输入，并以相同的设置、增益校正和失调校正寄存器
和2个单端输入。单端输入为AIN2/AIN4和AIN3/AIN4组
运行这些输入。在这种情况下，用户选择以下差分输入：
合。差分输入对为AIN0/AIN1，采用设置0。两个单端输入
AIN0/AIN1和AIN2/AIN3。在图50中，黑色字体所示寄存
对设置为诊断输入，因而采用不同于差分输入的独立设
器必须针对这样一种配置进行编程。在这种配置中，显示
置，但单端输入之间共享设置1。鉴于选择了2种设置，因
为灰色字体的寄存器是冗余的。
此，根据需要对SETUPCON0和SETUPCON1进行编程，并
对于任何应用案例，对增益和失调寄存器进行编程都是可
根 据 期 望 对 FILTCON0和 FILTCON1进 行 编 程 。 通 过 对
选的，寄存器框图之间的虚线也表明了这一点。
GAIN0、GAIN1和OFFSET0、OFFSET1进行编程，可以根
据具体设置使用可选的增益和失调校正。
实现这两路全差分输入的另一种方法是使用4种可用设
置。这样做的动因包括：各差分输入存在不同的速度/噪声
要求，或者各通道可能有特定的失调或增益校正。图51展
示了每个差分输入可能使用独立设置的方式，从而为每个
在图52所示例子中，使用的是CH0至CH2寄存器。设置这
些寄存器中每一个的MSB，CH_EN0至CH_EN2位通过交
叉点多路复用器使能3种组合。当AD7172-2转换时，序列
器以升序从CH0转到CH1，再到CH2，然后回到CH0，重
通道的配置带来全面的灵活性。
复整个序列。
CHANNEL
REGISTERS
SETUP CONFIG
REGISTERS
FILTER CONFIG
REGISTERS
GAIN REGISTERS*
OFFSET REGISTERS
AIN0
CH0
0x10
SETUPCON0 0x20
FILTCON0 0x28
GAIN0
0x38
OFFSET0 0x30
AIN1
CH1
0x11
SETUPCON1 0x21
FILTCON1 0x29
GAIN1
0x39
OFFSET1 0x31
AIN2
CH2
0x12
SETUPCON2 0x22
FILTCON2 0x2A
GAIN2
0x3A
OFFSET2 0x32
AIN3
CH3
0x13
SETUPCON3 0x23
FILTCON3 0x2B
GAIN3
0x3B
OFFSET3 0x33
SELECT ANALOG INPUT PAIRS
ENABLE THE CHANNEL
SELECT SETUP 0
SELECT PERIPHERAL
FUNCTIONS FOR
ADC CHANNEL
SELECT DIGITAL
FILTER TYPE
AND OUTPUT DATA RATE
DATA OUTPUT CODING
REFERENCE SOURCE
INPUT BUFFERS
GAIN CORRECTION
OFFSET CORRECTION
OPTIONALLY
OPTIONALLY PROGRAMMED
PROGRAMMED
PER SETUP AS REQUIRED
PER SETUP AS REQUIRED
(*FACTORY CALIBRATED)
SINC5 + SINC1
SINC3
SINC3 MAP
12672-046
AIN4
ENHANCED 50Hz AND 60Hz
图50. 2个全差分输入，均使用一种设置(SETUPCON0；FILTCON0；GAIN0；OFFSET0)
CHANNEL
REGISTERS
SETUP CONFIG
REGISTERS
FILTER CONFIG
REGISTERS
GAIN REGISTERS*
OFFSET REGISTERS
AIN0
CH0
0x10
SETUPCON0 0x20
FILTCON0 0x28
GAIN0
0x38
OFFSET0 0x30
AIN1
CH1
0x11
SETUPCON1 0x21
FILTCON1 0x29
GAIN1
0x39
OFFSET1 0x31
AIN2
CH2
0x12
SETUPCON2 0x22
FILTCON2 0x2A
GAIN2
0x3A
OFFSET2 0x32
AIN3
CH3
0x13
SETUPCON3 0x23
FILTCON3 0x2B
GAIN3
0x3B
OFFSET3 0x33
SELECT PERIPHERAL
FUNCTIONS FOR
ADC CHANNEL
SELECT DIGITAL
FILTER TYPE
AND OUTPUT DATA RATE
DATA OUTPUT CODING
REFERENCE SOURCE
INPUT BUFFERS
SINC5 + SINC1
SINC3
SINC3 MAP
GAIN CORRECTION
OFFSET CORRECTION
OPTIONALLY
OPTIONALLY PROGRAMMED
PROGRAMMED
PER SETUP AS REQUIRED
PER SETUP AS REQUIRED
(*FACTORY CALIBRATED)
12672-047
AIN4
ENHANCED 50Hz AND 60Hz
图51. 2个全差分输入(各通道一种设置)
SETUP CONFIG
REGISTERS
FILTER CONFIG
REGISTERS
GAIN REGISTERS*
OFFSET REGISTERS
AIN0
CH0
0x10
SETUPCON0 0x20
FILTCON0 0x28
GAIN0
0x38
OFFSET0 0x30
AIN1
CH1
0x11
SETUPCON1 0x21
FILTCON1 0x29
GAIN1
0x39
OFFSET1 0x31
AIN2
CH2
0x12
SETUPCON2 0x22
FILTCON2 0x2A
GAIN2
0x3A
OFFSET2 0x32
AIN3
CH3
0x13
SETUPCON3 0x23
FILTCON3 0x2B
GAIN3
0x3B
OFFSET3 0x33
AIN4
SELECT ANALOG INPUT PARTS
ENABLE THE CHANNEL
SELECT SETUP
SELECT PERIPHERAL
FUNCTIONS FOR
ADC CHANNEL
SELECT DIGITAL
FILTER TYPE
AND OUTPUT DATA RATE
DATA OUTPUT CODING
REFERENCE SOURCE
INPUT BUFFERS
GAIN CORRECTION
OFFSET CORRECTION
OPTIONALLY
OPTIONALLY PROGRAMMED
PROGRAMMED
PER SETUP AS REQUIRED
PER SETUP AS REQUIRED
(*FACTORY CALIBRATED)
SINC5 + SINC1
SINC3
SINC3 MAP
ENHANCED 50Hz AND 60Hz
图52. 差分和单端混合配置(使用多种共用设置)
Rev. 0 | Page 25 of 59
12672-048
CHANNEL
REGISTERS
AD7172-2
电路描述
AVDD1
模拟输入缓冲
AD7172-2的两个ADC模拟输入上均集成真正的轨到轨精密
AIN0
AVSS
单位增益缓冲器。缓冲器提供高输入阻抗，典型输入电流
仅5 nA，使得高阻抗信号源可以直接连接到模拟输入。缓
冲器全面驱动ADC内置开关电容采样网络，简化了模拟前
AVDD1
Ø1
CS1
AVSS
端电路要求，而每个缓冲器的典型功耗仅有0.87 mA。每个
Ø2
AVDD1
模拟输入缓冲器放大器均完全斩波，就是说，这会使缓冲
器的失调误差漂移和1/f噪声最小。ADC和缓冲器的总1/f噪
+IN
AIN1
Ø2
AIN2
CS2
AVSS
声曲线如图53所示。
AVDD1
–IN
Ø1
AIN3
0
AVSS
AVDD1
AIN4
–100
12672-056
AMPLITUDE (dB)
–50
AVSS
图54. 简化模拟输入电路
–150
CS1和CS2为皮法级电容。此容值是采样电容和寄生电容的
组合。
–200
全差分输入
1
10
100
1k
FREQUENCY (Hz)
10k
AIN0至AIN4模拟输入均连接到交叉点多路复用器，因此
12672-255
–250
0.1
可以使用信号的任意组合来构成模拟输入对。这样，用户
图53. 短路输入FFT(使能模拟输入缓冲器)
就可以选择2个全差分输入或4个单端输入。
在接近电源轨工作时，不像很多分立放大器，这些模拟输
入缓冲器的线性度不会下降。在AVDD1和AVSS电源轨或
附近工作时，输入电流会提高。温度较高时，提高幅度最
为明显。图36和图37显示了不同条件下的输入电流。禁用
模拟输入缓冲器时，AD7172-2的平均输入电流以6 µA/V的
若有两个全差分输入路径连接到AD7172-2，考虑到引脚彼
此的相对位置，建议将AIN0/AIN1用作一个差分输入对，
并将AIN2/AIN3用作第二个差分输入对。将所有模拟输入
去耦至AVSS。
单端输入
速率随差分输入电压而线性变化。
用户也可以选择测量四路不同的单端模拟输入。这种情况
交叉点多路复用器
有 5个 模 拟 输 入 引 脚 ： AIN0、 AIN1、 AIN2、 AIN3和
AIN4。各引脚均连接到内部交叉点多路复用器。交叉点多
路复用器支持将其中的任何引脚配置为单端或全差分输入
对。AD7172-2最多可以有四个有效通道。使能多个通道
时，各通道按顺序自动处理：从编号最小的使能通道到编
号最大的使能通道。多路复用器的输出连接到集成真轨到
下，各路模拟输入被转换为待测量的单端输入与设定的模
拟输入公共引脚之间的差值。由于存在一个交叉点多路复
用器，因此用户可以将任意模拟输入设置为公共引脚。
例如，将AIN4引脚连接到AVSS或REFOUT电压(即AVSS +
2.5 V)，并在配置交叉点多路复用器时选择此输入。在单端
输入下使用AD7172-2时，INL性能会降低。
轨缓冲器的输入。可禁用这些缓冲器，让多路复用器的输
出直接连到ADC的开关电容输入。简化的模拟输入电路如
图54所示。
Rev. 0 | Page 26 of 59
AD7172-2
AD7172-2基准电压源
时默认禁用内部基准电压源。默认使用外部基准电压源，
AD7172-2允许用户将外部基准电压源施加于器件的REF+
而非内部基准电压源。当使用外部基准电压源而非内部基
和REF−引脚，或者使用内部2.5 V、低噪声、低漂移基准电
准电压源为AD7172-2供电时，必须注意REFOUT引脚的输
压源。适当设置设置配置寄存器的REF_SELx位(位[5:4])，
出。如果应用的其它地方不使用内部基准电压源，应确保
可以选择要使用的基准电压源。设置配置0寄存器的结构
不要将REFOUT引脚硬连线到AVSS，否则会在上电时消耗
如表18所示。上电时，AD7172-2默认使用外部基准电压输
大量电流。内部基准电压源由ADC模式寄存器的REF_EN
入REF+和REF−。
位(位15)控制，如表19所示。
外部基准电压源
内部基准电压源
AD7172-2具有全差分基准电压输入，通过REF+和REF−引
AD7172-2内置低噪声、低漂移基准电压源。内部基准电压
脚施加。推荐使用标准低噪声、低漂移基准电压源，如
源提供2.5 V输出。ADC模式寄存器的REF_EN位设置为1后，
ADR445、ADR444和ADR441等。将外部基准电压施加于
内部基准电压源通过REFOUT引脚输出，并通过一个0.1 µF
AD7172-2基准电压引脚，如图55所示。将任何外部基准电
电容去耦至AVSS。AD7172-2上电时默认禁用内部基准电
压源的输出去耦至AVSS。如图55所示，ADR445输出通过
压源。
其输出端的0.1 µF电容去耦以确保稳定。输出然后连接到一
REFOUT信号经过缓冲后输出到该引脚。该信号可以在电
个4.7 µF电容，它用作ADC所需动态电荷的储存库，REF+输
路外部使用，用作外部放大器配置的共模源。
入端连接一个0.1 µF去耦电容。此电容应尽可能靠近REF+和
REF−引脚。REF−引脚直接连到AVSS电位。AD7172-2上电
AD7172-2
3V TO 18V
ADR4412
0.1µF
0.1µF
5V VREF
1
4.7µF
1
1
3
REF+
2
REF–
0.1µF
1
1
1ALL DECOUPLING IS
2ANY OF THE ADR44x
12672-159
TO AVSS.
FAMILY OF REFERENCES CAN BE USED.
THE ADR441 ENABLES REUSE OF THE 3.3V ANALOG SUPPLY
NEEDED FOR AVDD1 TO POWER THE REFERENCE VIN.
图55. 外部基准电压源(ADR441)连接到AD7172-2基准电压引脚
表18. 设置配置0寄存器
寄存器 名称
0x20 SETUPCON0
位
[15:8]
[7:0]
位7
位6
保留
BURNOUT_EN0 保留
位5
位4
位3
位2
位1
位0
BI_UNIPOLAR0 REFBUF0+ REFBUF0− AINBUF0+ AINBUF0−
REF_SEL0
保留
复位
RW
0x1000 RW
表19. ADC模式寄存器
寄存器 名称
0x01 ADCMODE
位
[15:8]
[7:0]
位7
REF_EN
保留
位6
HIDE_DELAY
位5
SING_CYC
Mode
位4
位3
位2
保留
Rev. 0 | Page 27 of 59
CLOCKSEL
位1
Delay
保留
位0
复位
0x0000
RW
RW
AD7172-2
基准电压输入缓冲
外部晶振
AD7172-2的两个ADC基准输入上均集成真正的轨到轨精密
如果需要更高精度、更低抖动的时钟源，AD7172-2可以使
单位增益缓冲器。缓冲器的好处是提供高输入阻抗，使外
用外部晶振来产生主时钟。晶振连接到XTAL1和XTAL2/
部高阻抗信号源可以直接连接到基准输入。集成基准电压
CLKIO引脚。建议使用的晶振之一是Epson-Toyocom的
缓冲器可以全面驱动内置基准电压开关电容采样网络，简
16 MHz、10 ppm、9 pF晶振FA-20H，它采用表贴封装。如
化了基准电压电路要求，而每个缓冲器的典型功耗仅有
图56所示，从连接晶振的走线到XTAL1和XTAL2/CLKIO引
0.87 mA。每个基准输入缓冲器放大器均完全斩波，就是说，
脚之间插入两个电容。这些电容支持电路调谐。应将这些
这 会 使 缓 冲 器 的 失 调 误 差 漂 移 和 1/f噪 声 最 小 。 使 用
电 容 连 接 到 DGND引 脚 。 这 些 电 容 的 值 取 决 于 晶 振 与
ADR445、ADR444或ADR441等外部基准电压源时，不需
XTAL1和XTAL2/CLKIO引脚之间的走线连接的长度和容
要这些缓冲器，因为这些基准电压源经过适当去耦后可以
值。因此，印刷电路板(PCB)布局和采用的晶振不同，这
直接驱动基准输入。
些电容的值也不同。
时钟源
AD7172-2
AD7172-2需要标称2 MHz的主时钟。AD7172-2可以从以下
CX1
XTAL2/CLKIO 10
内部振荡器
•
外部晶振(使用一个16 MHz晶振，自动内部分频，以设
CX2
1
置2 MHz时钟)
1DECOUPLE TO DGND.
12672-160
•
•
1
XTAL1 9
三个来源获得采样时钟：
图56. 外部晶振连接
外部时钟源
数据手册中列出的所有输出数据速率均与2 MHz的主时钟速
率相关。例如，使用外部源提供的较低时钟频率时，所有
列出的数据速率将按比例缩放。为实现额定数据速率，尤
其是支持50 Hz和60 Hz抑制的速率，应使用2 MHz时钟。主时
钟的来源通过设置ADC模式寄存器的CLOCKSEL位 (位
[3:2])来选择，如表19所示。AD7172-2上电和复位时默认
使用内部振荡器工作。在低输出数据速率时，利用
根据所用的SCLK频率、IOVDD电压、晶振电路布局以及
晶振，外部晶振电路可能对SCLK边沿敏感。晶振启动时，
SCLK边沿造成的任何干扰都可能引起晶振输入出现双边
沿，导致转换无效，直至晶振电压达到足够高的水平，使
得SCLK边沿的任何干扰都不足以引起双时钟。启动后，确
保晶振电路已达到足够高的电平，然后再施加SCLK，可以
避免双时钟问题。
SINC3_MAPx位(FILTCONx寄存器的位7)可以微调输出数
由于晶振电路的性质，建议在要求条件下，利用最终PCB
据速率和滤波器陷波频率。更多信息参见“Sinc3滤波器”
布局和晶振对电路进行经验测试，确保其能正常工作。
部分。
外部时钟
内部振荡器
AD7172-2也可以使用外部提供的时钟。在使用外部时钟的
内部振荡器工作频率为16 MHz，内部分频至调制器所用的
系统中，外部时钟连接到XTAL2/CLKIO引脚。这种配置
2 MHz，并且可以用作ADC主时钟。内部振荡器是AD7172-2
中，XTAL2/CLKIO引脚接受外部提供的时钟，并将其路由
的默认时钟源，额定精度为±2.5%。
至调制器。此时钟输入的逻辑电平由施加于IOVDD引脚的
有一个选项允许内部时钟振荡器通过XTAL2/CLKIO引脚输
电压定义。
出。时钟输出被驱动到IOVDD逻辑电平。由于输出驱动器
会产生干扰，使用此选项可能影响AD7172-2的直流性能。
性能受影响的程度取决于IOVDD电压。IOVDD电压越
高，则驱动器的逻辑输出摆幅越宽，因而性能受到的影响
越大。如果IOSTRENGTH位设置为较高的IOVDD电平，
则影响更严重(更多信息参见表29)。
Rev. 0 | Page 28 of 59
AD7172-2
数字滤波器
AD7172-2有三个灵活的滤波器选项，支持对噪声、建立时
SINC3滤波器
间和抑制性能进行优化：
Sinc3滤波器在较低速率时可实现最佳单通道噪声性能，因
• Sinc5 + sinc1滤波器
此最适合单通道应用。Sinc3滤波器的建立时间始终等于
tSETTLE = 3/输出数据速率
• Sinc3滤波器
• 增强型50 Hz和60 Hz抑制滤波器
图59所示为Sinc3滤波器的频域滤波器响应。Sinc3滤波器具
有良好的随频率滚降性能，并具有宽陷波频率，可实现良
SINC5
SINC1
50Hz AND 60Hz
POSTFILTER
好的陷波频率抑制。
0
12672-058
–10
图57. 数字滤波器功能框图
滤波器和输出数据速率是通过设置选定设置的滤波器配置
寄存器的相应位来配置。各通道可使用不同的设置，因而
可使用不同的滤波器和输出数据速率。更多信息参见“寄
–20
–30
FILTER GAIN (dB)
SINC3
存器详解”部分。
–40
–50
–60
–70
–80
–90
–100
SINC5 + SINC1滤波器
Sinc5 + Sinc1滤波器主要用于多路复用应用，在2.6 kSPS和
0
50
100
更低的输出数据速率时，可实现单周期建立。Sinc5模块输
FREQUENCY (Hz)
出固定在31.25 kSPS的最大速率，Sinc1模块的输出数据速
图59. Sinc3滤波器响应
150
12672-060
–110
–120
率 可 变 ， 从 而 控 制 最 终 ADC输 出 数 据 速 率 。 图 58显 示
Sinc3滤波器的输出数据速率以及相应的建立时间和均方根
Sinc5 + Sinc1滤波器在50 SPS输出数据速率时的频域响应。
噪声如表22和表23所示。通过设置滤波器配置寄存器的
Sinc5 + Sinc1滤波器随频率的滚降速度很慢，陷波频率很窄。
SINC3_MAPx位，可以精密调整Sinc3滤波器的输出数据速
率。如果此位置1，滤波器寄存器的映射将变为直接对
0
Sinc3滤波器的抽取率进行编程。所有其他选项均无效。单
通道的数据速率可通过下式计算：
FILTER GAIN (dB)
–20
–40
Output Data Rate =
–60
f MOD
32 × FILTCONx[14:0]
其中：
–80
fMOD为调制器速率(MCLK/2)，等于1 MHz。
FILTCONx[14:0]是 滤 波 器 配 置 寄 存 器 的 内 容 ， 不 包 括
–100
0
50
100
150
FREQUENCY (Hz)
12672-059
MSB。
–120
图58. Sinc5 + Sinc1滤波器在50 SPS ODR时的响应
例 如 ， 通 过 将 FILTCONx[14:0]位 设 置 为 625以 使 能
SINC3_MAPx，并实现50 SPS的输出数据速率。
Sinc5 + Sinc1滤波器的输出数据速率以及相应的建立时间和
均方根噪声如表20和表21所示。
Rev. 0 | Page 29 of 59
AD7172-2
单周期建立
图61显示了单周期建立使能时模拟输入上的相同阶跃。为
AD7172-2可以配置如下：将ADC模式寄存器的SING_CYC
使输出完全建立，模拟输入至少需要一个周期。输出数据
位设置为1，以便仅输出完全建立的数据，从而将ADC有
速率(如RDY信号所指示)现在降为与选定输出数据速率的
效置于单周期建立模式。此模式将输出数据速率降至与选
建立时间相当的水平。
定输出数据速率的ADC建立时间相等的水平，从而实现单
ANALOG
INPUT
FULLY
SETTLED
ADC
OUTPUT
速率时，此位不起作用。
图60显示了禁用单周期建立模式且选择Sinc3滤波器时模拟
12672-062
周期建立。Sinc5 + Sinc1滤波器在2.6 kSPS及更低的输出数据
tSETTLE
输入上的阶跃。为使输出达到最终稳定值，阶跃变化后模
图61. 带单周期建立的阶跃输入
拟输入至少需要三个周期。
ANALOG
INPUT
ADC
OUTPUT
12672-061
FULLY
SETTLED
1/ODR
图60. 无单周期建立的阶跃输入
表20. 使用Sinc5 + Sinc1滤波器且禁用输入缓冲器时的输出数据速率、建立时间和噪声
默认输出数据
速率(SPS)；
SING_CYC = 0
且单通道使能1
输出数据速率
(SPS/通道)；
SING_CYC = 1
或使能多个通道1
建立
时间1
陷波频率
(Hz)
噪声
(µV rms)
采用5 V基准
电压时的有效
分辨率(位)
噪声
(µV p-p)2
采用5 V基准
电压时的峰峰
值分辨率(位)
31,250
15,625
10,417
5208
2597
1007
503.8
381
200.3
100.2
59.52
49.68
20.01
16.63
10
5
2.5
1.25
6211
5181
4444
3115
2597
1007
503.8
381
200.3
100.2
59.52
49.68
20.01
16.63
10
5
2.5
1.25
161 µs
193 µs
225 µs
321 µs
385 µs
993 µs
1.99 ms
2.63 ms
4.99 ms
9.99 ms
16.8 ms
20.13 ms
49.98 ms
60.13 ms
100 ms
200 ms
400 ms
800 ms
31,250
15,625
10,417
5208
3906
1157
539
401
206
102
59.98
50
20
16.67
10
5
2.5
1.25
8.2
7.0
6.0
4.5
3.9
2.2
1.5
1.3
0.88
0.64
0.48
0.47
0.27
0.25
0.2
0.14
0.091
0.088
20.2
20.4
20.7
21.1
21.3
22.2
22.6
22.9
23.3
23.8
24
24
24
24
24
24
24
24
66
52
45
33
29
15
10
9.1
6.1
4.2
3.2
3.1
1.7
1.6
1.1
0.75
0.32
0.32
17.2
17.5
17.8
18.2
18.4
19.3
19.9
20.1
20.6
21.2
21.6
21.6
22.4
22.6
23.1
24
24
24
1
2
建立时间舍入到最接近的微秒数。这反映在输出数据速率和通道开关速率中。通道开关速率 = 1 ÷ 建立时间。
1000样本。
Rev. 0 | Page 30 of 59
AD7172-2
表21. 使用Sinc5 + Sinc1滤波器且使能输入缓冲器时的输出数据速率、建立时间和噪声
默认输出数据
速率(SPS)；
SING_CYC = 0
且单通道使能1
输出数据速率
(SPS/通道)；
SING_CYC = 1或
使能多个通道1
建立
时间1
陷波
频率(Hz)
噪声
(µV rms)
采用5 V基准
电压时的有效
分辨率(位)
噪声
(µV p-p)2
采用5 V基准
电压时的峰峰
值分辨率(位)
31,250
15,625
10,417
5208
2597
1007
503.8
381
200.3
100.2
59.52
49.68
20.01
16.63
10
5
2.5
1.25
6211
5181
4444
3115
2597
1007
503.8
381
200.3
100.2
59.52
49.68
20.01
16.63
10
5
2.5
1.25
161 µs
193 µs
225 µs
321 µs
385 µs
993 µs
1.99 ms
2.63 ms
4.99 ms
9.99 ms
16.8 ms
20.13 ms
49.98 ms
60.13 ms
100 ms
200 ms
400 ms
800 ms
31,250
15,625
10,417
5208
3906
1157
539
401
206
102
59.98
50
20
16.67
10
5
2.5
1.25
9.5
8.2
7.1
5.3
4.7
2.6
1.8
1.6
1.1
0.75
0.62
0.53
0.32
0.32
0.25
0.18
0.11
0.089
20
20.2
20.4
20.9
21
21.9
22.4
22.6
23.1
23.6
24
24
24
24
24
24
24
24
74
63
53
39
29
16
12
11
7.5
5.1
3.6
3.3
1.8
1.7
1.2
0.83
0.35
0.35
17
17.3
17.5
18
18.4
19.3
19.7
19.8
20.3
21
21.4
21.5
22.4
22.5
23
23.5
24
24
1
2
建立时间舍入到最接近的微秒数。这反映在输出数据速率和通道开关速率中。通道开关速率 = 1 ÷ 建立时间。
1000样本。
Rev. 0 | Page 31 of 59
AD7172-2
表22. 使用Sinc3滤波器且禁用输入缓冲器时的输出数据速率、建立时间和噪声
默认输出数据
速率(SPS)；
SING_CYC = 0
且单通道使能1
输出数据速率
(SPS/通道)；
SING_CYC = 1或
使能多个通道1
建立
时间1
陷波
频率(Hz)
噪声
(µV rms)
采用5 V基准
电压时的有效
分辨率(位)
噪声
(µV p-p)2
采用5 V基准
电压时的峰峰
值分辨率(位)
31,250
15,625
10,417
5,208
2,604
1,008
504
400.6
200.3
100.2
59.98
50
20.01
16.67
10
5
2.5
1.25
10,309
5,181
3,460
1,733
867.3
335.9
167.98
133.5
66.67
33.39
19.99
16.67
6.67
5.56
3.33
1.67
0.83
0.42
97 µs
193 µs
289 µs
577 µs
1.15 ms
2.98 ms
5.95 ms
7.49 ms
14.98 ms
29.95 ms
50.02 ms
60 ms
149.95 ms
180 ms
300 ms
600 ms
1.2 sec
2.4 sec
31,250
15,625
10,417
5,208
2,604
1,008
504
400.6
200.3
100.2
59.98
50
20.01
16.67
10
5
2.5
1.25
211
27.2
7.9
3.7
2.5
1.6
1.1
0.99
0.68
0.47
0.38
0.35
0.21
0.21
0.18
0.18
0.16
0.054
15.5
18.5
20.3
21.4
21.9
22.6
23.1
23.3
23.7
24
24
24
24
24
24
24
24
24
1600
205
57
27
17
11
7.5
6.7
4.6
3.1
2.5
2.3
1.2
1.1
0.83
0.56
0.41
0.27
12.5
15.6
17.4
18.5
19.2
19.8
20.3
20.5
21
21.6
21.9
22
23
23.1
23.5
24
24
24
1
2
建立时间舍入到最接近的微秒数。这反映在输出数据速率和通道开关速率中。通道开关速率 = 1 ÷ 建立时间。
1000样本。
表23. 使用Sinc3滤波器且使能输入缓冲器时的输出数据速率、建立时间和噪声
默认输出数据
速率(SPS)；
SING_CYC = 0
且单通道使能1
输出数据速率
(SPS/通道)；
SING_CYC = 1或
使能多个通道1
建立
时间1
陷波
频率(Hz)
噪声
(µV rms)
采用5 V基准
电压时的有效
分辨率(位)
噪声
(µV p-p)2
采用5 V基准
电压时的峰峰
值分辨率(位)
31,250
15,625
10,417
5,208
2,604
1,008
504
400.6
200.3
100.2
59.98
50
20.01
16.67
10
5
2.5
1.25
10,309
5,181
3,460
1,733
867.3
335.9
167.98
133.5
66.67
33.39
19.99
16.67
6.67
5.56
3.33
1.67
0.83
0.42
97 µs
193 µs
289 µs
577 µs
1.15 ms
2.98 ms
5.95 ms
7.49 ms
14.98 ms
29.95 ms
50.02 ms
60 ms
149.95 ms
180 ms
300 ms
600 ms
1.2 sec
2.4 sec
31,250
15,625
10,417
5,208
2,604
1,008
504
400.6
200.3
100.2
59.98
50
20.01
16.67
10
5
2.5
1.25
212
27.7
8.5
4.3
3.0
1.8
1.3
1.2
0.82
0.57
0.45
0.44
0.26
0.24
0.19
0.12
0.098
0.073
15.5
18.5
20.2
21.2
21.7
22.4
22.9
23
23.5
24
24
24
24
24
24
24
24
24
1600
210
63
28
20
13
8.9
8.2
5.6
3.8
2.8
2.5
1.3
1.2
0.91
0.62
0.45
0.29
12.5
15.5
17.3
18.4
19
19.6
20.1
20.2
20.8
21.3
21.8
22
22.9
23
23.4
24
24
24
1
2
建立时间舍入到最接近的微秒数。这反映在输出数据速率和通道开关速率中。通道开关速率 = 1 ÷ 建立时间。
1000样本。
Rev. 0 | Page 32 of 59
AD7172-2
增强型50 Hz和60 Hz抑制滤波器
以实现额定建立时间和噪声性能时，必须选择Sinc5 + Sinc1
增强型滤波器提供50 Hz和60 Hz同时抑制，并且允许用户在
滤波器。表24显示了输出数据速率及相应的建立时间、抑
建立时间和工频抑制性能间做折衷。这些滤波器可以最高
制性能和均方根噪声。图62至图69显示了增强型滤波器的
27.27 SPS的速率工作，或者可以抑制最高90 dB的50 Hz ± 1 Hz
频域响应。
和60 Hz ± 1 Hz干扰。这些滤波器是通过对Sinc5 + Sinc1滤
波器输出进行后置滤波实现的。因此，使用增强型滤波器
表22. 使用Sinc3滤波器且禁用输入缓冲器时的输出数据速率、建立时间和噪声
输出数据速率(SPS)
27.27
25
20
16.667
1
建立时间
(ms)
36.67
40.0
50.0
60.0
50 Hz ± 1 Hz和60 Hz ± 1 Hz
同时抑制(dB)1
47
62
85
90
噪声
(µV rms)
0.45
0.44
0.41
0.417
主时钟 = 2.00 MHz。
Rev. 0 | Page 33 of 59
峰峰值分辨率
(位)
21.4
21.4
21.7
21.7
注释
参见图62和图65
参见图63和图66
参见图64和图67
参见图68和图69
0
–10
–10
–20
–20
–30
–30
–40
–50
–60
–70
–40
–50
–60
–70
–80
–80
–90
–90
100
200
300
400
500
600
FREQUENCY (Hz)
–100
40
–10
–20
–20
–30
–30
FILTER GAIN (dB)
–10
–40
–50
–60
–70
–70
–90
400
500
600
FREQUENCY (Hz)
–100
40
–10
–20
–20
–30
–30
FILTER GAIN (dB)
–10
–40
–50
–60
–70
500
FREQUENCY (Hz)
70
–70
–90
400
65
–60
–80
300
60
–50
–90
200
55
–40
–80
100
50
图66. 25 SPS ODR、40 ms建立时间
0
600
12672-067
FILTER GAIN (dB)
图63. 25 SPS ODR、40 ms建立时间
0
45
FREQUENCY (Hz)
0
–100
70
–60
–80
300
65
–50
–90
200
60
–40
–80
100
55
图65. 27.27 SPS ODR、36.67 ms建立时间
0
12672-065
FILTER GAIN (dB)
图62. 27.27 SPS ODR、36.67 ms建立时间
0
50
FREQUENCY (Hz)
0
–100
45
12672-066
0
图64. 20 SPS ODR、50 ms建立时间
–100
40
45
50
55
60
65
FREQUENCY (Hz)
图67. 20 SPS ODR、50 ms建立时间
Rev. 0 | Page 34 of 59
70
12672-068
–100
12672-064
FILTER GAIN (dB)
0
12672-063
FILTER GAIN (dB)
AD7172-2
0
–10
–10
–20
–20
–30
–30
–40
–50
–60
–70
–40
–50
–60
–70
–80
–80
–90
–90
–100
0
100
200
300
400
500
FREQUENCY (Hz)
600
图68. 16.667 SPS ODR、60 ms建立时间
–100
40
45
50
55
60
65
FREQUENCY (Hz)
图69. 16.667 SPS ODR、60 ms建立时间
Rev. 0 | Page 35 of 59
70
12672-070
FILTER GAIN (dB)
0
12672-069
FILTER GAIN (dB)
AD7172-2
AD7172-2
工作模式
AD7172-2有多种工作模式，可利用ADC模式寄存器和接口
户可以多次读取该寄存器。但用户必须确保在下一次转换
模式寄存器(参见表28和表29)设置工作模式。这些模式列
完成的瞬间不访问数据寄存器；否则，新的转换结果将
示如下，将在以下章节中加以介绍：
丢失。
•
连续转换模式
如果使能了多个通道，ADC将自动遍历各使能通道，在每
•
连续读取模式
个通道上执行一次转换。所有通道均转换完毕后，又从第
•
单次转换模式
一个通道开始。使能的通道按从低到高的顺序转换。一旦
•
待机模式
获得转换结果，就会立即更新数据寄存器。每次获得转换
•
关断模式
结果时，RDY输出都会变为低电平。然后，用户可以读取
•
校准模式(三种)
转换结果，同时ADC转换下一个使能通道。
如果接口模式寄存器中的DATA_STAT位设置为1，则每次
连续转换模式
连续转换模式是上电后的默认转换模式。AD7172-2连续进
行转换，每次完成转换后，状态寄存器中的RDY位变为低
读取数据寄存器时，状态寄存器的内容将与转换数据一同
输出。状态寄存器指示对应的转换通道。
电平。如果CS为低电平，则完成一次转换时，RDY输出也
会变为低电平。若要读取转换结果，用户需要写入通信寄
存器，指示下一操作为读取数据寄存器。从数据寄存器中
读取数据字后，DOUT/RDY引脚变为高电平。如需要，用
CS
0x44
0x44
DIN
DATA
DATA
12672-071
DOUT/RDY
SCLK
图70. 连续转换模式
Rev. 0 | Page 36 of 59
AD7172-2
连续读取模式
要使能连续读取模式，应将接口模式寄存器的CONTREAD
在连续读取模式下，读取ADC数据之前不需要写入通信寄
位设置为1。此位设置为1时，唯一可能的串行接口操作是
存器，只需在RDY输出变为低电平(表示转换结束)后提供
读取数据寄存器。要退出连续读取模式，应在RDY输出为
所需数量的SCLK。读取转换结果后，RDY输出返回到高电
低电平时发出一个伪读取ADC数据寄存器命令(0x44)，或
平，直到获得下一转换结果为止。这种模式下，数据只能
者应用软件复位，即在CS = 0且DIN = 1时提供64个SCLK，
被读取一次，而且用户必须确保在下一转换完成前读取数
从而复位ADC及所有寄存器内容。接口被置于连续读取模
据字。如果在下一转换完成之前，用户尚未读取转换结
式后只能识别这些命令。在连续读取模式下，在有指令写
果，或者为AD7172-2提供的串行时钟数不足以完成对数据
入器件前，DIN应保持低电平。
字的读取，则在下一转换完成之前不久，串行输出寄存器
使能多个ADC通道时，各通道轮流输出；如果接口模式寄
将复位，新转换结果将置于输出串行寄存器中。要使用连
存器的DATA_STAT位置1，数据将为附加状态位。状态寄
续读取模式，ADC必须配置为连续转换模式。
存器指示对应的转换通道。
CS
DOUT/RDY
0x02
0x0080
DATA
DATA
DATA
12672-072
DIN
SCLK
图71. 连续读取模式
Rev. 0 | Page 37 of 59
AD7172-2
单次转换模式
一个通道并开始转换。在执行下一转换过程中，用户可以
在单次转换模式下，AD7172-2执行一次转换，完成转换后
读取当前的转换结果。下一转换完成后，数据寄存器便会
即被置于待机模式。RDY输出变为低电平表示转换完成。
更新；因此，用户读取转换结果的时间有限。ADC在各选
从数据寄存器中读取数据字后，RDY输出变为高电平。如
择通道上均完成一次转换后，便会返回待机模式。
果需要，即使RDY输出已变为高电平，也可以多次读取数
如果接口模式寄存器中的DATA_STAT位设置为1，则每次
据寄存器。
读取数据寄存器时，状态寄存器的内容将与转换数据一同
如果使能了多个通道，ADC将自动遍历各使能通道，并在
输出。状态寄存器的两个LSB表示对应的转换通道。
各通道上执行转换。开始转换后，RDY输出变为高电平并
保持该状态，直到获得有效转换结果且CS为低电平。当转
换结果可用时，RDY输出变为低电平。然后，ADC选择下
CS
DIN
0x01
0x8010
0x44
DATA
12672-073
DOUT/RDY
SCLK
图72. 单次转换模式
Rev. 0 | Page 38 of 59
AD7172-2
待机和关断模式
为启动校准，应将适当的值写入ADC模式寄存器的Mode
在待机模式下，大部分模块被关断。LDO稳压器仍然有
位(位[6:4])。启动校准后，DOUT/RDY引脚和状态寄存器
效，因此寄存器保持其内容不变。内部基准电压源若使能
的RDY位(位7)变为高电平。校准完成时，相应失调或增益
则仍然有效，晶振若被选择则仍然有效。要在待机模式下
寄存器的内容会更新，状态寄存器的RDY位复位，RDY输
关断基准电压源，应将ADC模式寄存器的REF_EN位设置
出引脚返回到低电平(如果CS为低电平)，并且AD7172-2返
为0。要在待机模式下关断时钟，应将ADC模式寄存器的
回待机模式。
CLOCKSEL位设置为00(内部振荡器)。
内部失调校准期间，所选正模拟输入引脚断开，调制器的
在关断模式下，所有模块均被关断，包括LDO稳压器。所
两个输入均内部连接到所选的负模拟输入引脚。因此，必
有寄存器丢失其内容，GPIO输出被置于三态。要防止意外
须确保所选负模拟输入引脚上的电压不超过允许的限值，
进入关断模式，必须首先将ADC置于待机模式。退出关断
并且没有过大的噪声和干扰。
模式需要在CS = 0且DIN = 1时提供64个SCLK，即执行串行
然而，系统校准则要求在启动校准模式之前，将系统零电
接口复位。复位后建议延迟500 µs后再发出后续串行接口命
平(失调)和满量程(增益)电压施加于ADC引脚，这样可以
令以保证LDO稳压器有足够时间上电。
消除ADC的外部误差。
校准
从操作上来看，校准就像另一次ADC转换。如果需要，失
为了消除失调和增益误差，AD7172-2可以执行两点校准。
调校准必须总是在满量程校准之前执行。校准开始执行后
有三种校准模式可用来在各种设置基础上消除失调和增益
系统软件应该监视状态寄存器的RDY位或RDY输出，通过
误差：
一个轮询或中断驱动的例行程序确定校准何时结束。所有
• 内部零电平校准模式
校准所需的时间等于选定输出速率对应的滤波器建立时间。
• 系统零电平校准模式
内部失调校准、系统零电平校准和系统满量程校准可以在
• 系统满量程校准模式
任何输出数据速率下执行。使用较低的输出数据速率可以
没有内部满量程校准模式，原因是这已在生产时由工厂
获得更高的校准精度，并且对所有其他输出数据速率都是
执行。
精确的。如果一个通道的基准电压源发生改变，则该通道
校准期间只能有一个通道有效。每次转换完成后，ADC转
需要重新进行失调校准。
换结果需利用ADC校准寄存器进行调整，然后写入数据寄
失调误差典型值为±40 µV，失调校准将失调误差降至噪声
存器。
水平。增益误差在环境温度下经过出厂校准。校准之后，
失调寄存器的默认值是0x800000，增益寄存器的标称值是
0x555555。ADC增益的校准范围是0.4 × VREF至1.05 × VREF。
增益误差典型值为FSR的±35 ppm。
用户可以访问AD7172-2的片内校准寄存器，通过微处理器
计算使用下面的公式。在单极性模式下，理想关系(即不考
读取器件的校准系数，以及写入自己的校准系数。读写失
虑ADC增益误差和失调误差)如下：
调和增益寄存器可以在内部或自校准以外的任意时间执行。
 0.75 × V IN

Gain
Data = 
× 2 23 − (Offset − 0 x 800000) ×
×2
 V REF
 0 x 400000
在双极性模式下，理想关系(即不考虑ADC增益误差和失
调误差)如下：
 0.75 × VIN

Gain
Data = 
× 2 23 – (Offset – 0 x 800000 ) ×
+ 0 x 800000
V
0
x
400000
REF


Rev. 0 | Page 39 of 59
AD7172-2
数字接口
AD7172-2的可编程功能通过SPI进行控制。AD7172-2的串
写操作期间的CRC校验和计算始终使用下列多项式：
行接口包含四个信号：CS、DIN、SCLK和DOUT/RDY。
DIN输入将数据传输至片内寄存器，DOUT输出则从片内
寄存器获取数据。SCLK是器件的串行时钟输入，所有数据
传输(无论是DIN输入上还是DOUT输出上)均与SCLK信号
相关。
x8 + x2 + x + 1
读操作期间，用户可以选择此多项式或更简单的异或
(XOR)函数。与基于多项式的校验和相比，主机处理器处
理XOR函数所需的时间更少。接口模式寄存器的CRC_EN
位用于使能和禁用校验和，并允许用户选择多项式或简单
DOUT/RDY引脚也可用作数据就绪信号；当数据寄存器中
有新数据字可用时，如果CS为低电平，则输出变为低电
平。对数据寄存器的读操作完成时，RDY输出复位为高电
平。临近数据寄存器更新时，RDY输出也会变为高电平，
以提示此时不应读取数据，确保寄存器正在更新时不会发
生数据读取操作。当RDY输出即将变为低电平时，务必小
的XOR校验。
校验和附加于每次读和写处理的末尾。写处理的校验和利
用8位命令字和数据(8位至24位取决于寄存器长度)计算。
读处理的校验和利用命令字和数据(8位至32位取决于寄存
器长度)计算。图73和图74分别显示了SPI读和写处理。
心，避免从数据寄存器读取数据。确保无数据读取操作的
最佳方法是始终监控RDY输出；当RDY输出变为低电平
8-BIT COMMAND
UP TO 24-BIT INPUT
8-BIT CRC
CS
DATA
CRC
CS
时，尽快开始读取数据寄存器；确保SCLK速率足够高，以
件。在多个器件与串行总线相连的系统中，CS可以用于对
AD7172-2进行解码。
DIN
SCLK
12672-074
便读取操作能在下一个转换结果之前完成。CS用来选择器
图73. 使能CRC的SPI写处理
图2和图3显示了与AD7172-2进行接口的时序图，其中CS用
于片选该器件。图2显示对AD7172-2执行读操作的时序，
图3显示对AD7172-2执行写操作的时序。即使在第一次读
8-BIT COMMAND
UP TO 32-BIT
OUTPUT
8-BIT CRC
CS
操作之后RDY输出返回到高电平，也可以多次读取数据寄
存器。不过，应确保在下一输出更新发生之前，这些读操
DIN
CMD
作已完成。连续读取模式下，只能从数据寄存器读取一次。
当CS处于低电平状态时，串行接口可以在三线式模式下工
DOUT/
RDY
DATA
CRC
作。这种情况下，SCLK、DIN和DOUT/RDY引脚用于与
SCLK
12672-075
AD7172-2通信。转换是否结束也可以利用状态寄存器的
RDY位来监视。
在CS = 0且DIN = 1时，写入64个SCLK可以复位AD7172-2。
复位使接口返回到ADC等待主机对通信寄存器执行写操作
的状态。该操作会将所有寄存器的内容复位到其上电值。
复位后，用户应等待500 µs再访问串行接口。
图74. 使能CRC的SPI读处理
连续读取模式有效时，如果使能校验和保护，则每次数据
传输前存在暗含的读取数据命令0x44，计算校验和值时必
须予以考虑。这一暗含的读取数据命令是为了确保即使
ADC数据等于0x000000，校验和值也不是零。
校验和保护
AD7172-2具有校验和模式，可以提高接口的鲁棒性。使用
校验和可确保仅将有效数据写入寄存器，并且可以对从寄
存器读取的数据进行验证。如果寄存器写入期间发生错
误，状态寄存器的CRC_ERROR位将置1。然而，为确保寄
存器写入成功，必须回读该寄存器并验证校验和。
Rev. 0 | Page 40 of 59
AD7172-2
CRC计算
对齐。对该数据作用一个XOR函数，以产生一个更短的新
多项式
数。再次对齐多项式，使其MSB与新结果最左侧的逻辑1
校验和为8位宽，利用以下多项式产生：
对齐，重复上述步骤。最后，原始数据将减少至小于多项
式的值。此值即是8位校验和。
x8 + x2 + x + 1
要生成校验和，需将数据左移8位，产生一个后8位为逻辑
0的数值。对齐多项式，使其MSB与该数据最左侧的逻辑1
多项式CRC计算示例—24位字：0x654321(8位命令和16位数据)
下例使用基于多项式的校验和生成8位校验和：
011001010100001100100001
初始值
01100101010000110010000100000000
x +x +x+1
8
左移8位
100000111
=
2
多项式
100100100000110010000100000000
100000111
XOR结果
多项式
100011000110010000100000000
100000111
XOR结果
多项式
11111110010000100000000
100000111
XOR结果
多项式值
1111101110000100000000
100000111
XOR结果
多项式值
111100000000100000000
100000111
XOR结果
多项式值
11100111000100000000
100000111
XOR结果
多项式值
1100100100100000000
100000111
XOR结果
多项式值
100101010100000000
100000111
XOR结果
多项式值
101101100000000
100000111
1101011000000
100000111
101010110000
100000111
1010001000
100000111
10000110
XOR结果
多项式值
XOR结果
多项式值
XOR结果
多项式值
XOR结果
多项式值
校验和 = 0x86
Rev. 0 | Page 41 of 59
AD7172-2
XOR计算
校验和为8位宽，产生方法如下：将数据拆分为字节，然后对这些字节执行XOR运算。
XOR计算示例—24位字：0x654321(8位命令和16位数据)
使用上例，分为三个字节：0x65、0x43和0x21
01100101
0x65
01000011
0x43
00100110
XOR结果
00100001
0x21
00000111
CRC
Rev. 0 | Page 42 of 59
AD7172-2
集成功能
AD7172-2的集成功能可增强多种应用的有效性，在安全敏
感的应用中还可用于诊断。
对噪声性能的影响取决于延迟时间与转换时间的关系。只
有小于2.6 kSPS的输出数据速率才能吸收延迟，但以下四个
速 率 除 外 (不 能 吸 收 任 何 延 迟 )： 381 SPS、 59.92 SPS、
通用输入/输出
AD7172-2有 两 个 通 用 数 字 输 入 /输 出 引 脚 ： GPIO0和
GPIO1。这些引脚通过GPIOCON寄存器中的IP_EN0/IP_EN1
49.96 SPS和16.66 SPS。
16位/24位转换
或OP_EN0/OP_EN1位使能。当GPIO0或GPIO1引脚被使能
AD7172-2默认产生24位转换结果。然而，转换结果的宽度
为 输 入 时 ， 引 脚 的 逻 辑 电 平 分 别 包 含 在 GP_DATA0和
可以减少至16位。将接口模式寄存器的WL16位设置为1，
GP_DATA1位中。当GPIO0或GPIO1引脚被使能为输出
可将所有数据转换舍入到16位。此位清0时，数据转换的
时，GP_DATA0或GP_DATA1位决定引脚的逻辑电平输
宽度为24位。
出。这些引脚的逻辑电平以AVDD1和AVSS为基准，因
DOUT_RESET
此，输出幅度为5 V或3.3 V。
串行接口使用共享的DOUT/RDY引脚。默认情况下，此引
SYNC/ERROR引脚也可用作通用输出。当GPIOCON寄存
脚输出RDY信号。数据读取期间，此引脚从所读取的寄存
器的ERR_EN位设置为11时，SYNC/ERROR引脚用作通用
器输出数据。完成读取后，经过短暂的固定时间(t7)，该引
输出。这种配置下，GPIOCON寄存器的ERR_DAT位决定
脚恢复输出RDY信号。然而，此时间对某些微控制器而言
引脚的逻辑电平输出。引脚逻辑电平以IOVDD和DGND为
可能太短，可以将接口模式寄存器中的DOUT_RESET位设
基准。
为1，使其延长至CS引脚变为高电平为止。这种设置意味
当 设 置 为 通 用 输 出 时 ， GPIO0引 脚 、 GPIO1引 脚 和
着，必须使用CS来对每个读操作进行帧传输以及完成串行
SYNC/ERROR引脚均有内置上拉。
接口处理。
外部多路复用器控制
同步
当使用外部多路复用器来提高通道数时，多路复用器逻辑
正常同步
引脚可以通过AD7172-2 GPIOx引脚进行控制。使能MUX_IO
当 GPIO CON寄 存 器 的 SYNC_EN位 设 置 为 1时 ，
位(GPIOCON寄存器的位12)，ADC当前转换的通道编号会
SYNC/ERROR引脚用作同步输入。利用SYNC输入，用户
输出到GPIOx；此时用GPIOx控制外置多路复用器，通道
可以复位调制器和数字滤波器，而不会影响器件的任何设
变化与ADC同步，无需外部同步。
置条件。这样，用户就可以从已知时间点，即SYNC输入
的上升沿开始采集模拟输入的样本。为确保同步发生，
延迟
SYNC输入必须保持低电平至少一个主时钟周期。
在AD7172-2开始采样之前，可以插入一个可编程延迟时
间。此延迟可以让外部放大器或多路复用器有时间建立，
另外还能降低外部放大器或多路复用器的技术要求。利用
ADC模式寄存器中的Delay位(寄存器0x01的位[10:8])，可
以设置从0 µs到8 ms的八个可编程选项。
如果多个AD7172-2器件利用一个公共主时钟工作，则可以
让这些器件同步，使其模拟输入采样同步进行。这种同步
一般在各AD7172-2已执行自身的校准或已将校准系数载入
其校准寄存器之后完成。SYNC输入的下降沿使数字滤波
器和模拟调制器复位，并将AD7172-2置于一致的已知状
如 果 选 择 大 于 0 µs的 延 迟 ， 并 且 ADC模 式 寄 存 器 中 的
态。在SYNC输入为低电平期间，AD7172-2保持该已知状
HIDE_DELAY位设为0，此延迟将增加到转换时间中，无
态。在SYNC输入上升沿，调制器和滤波器离开复位状
论选定的输出数据速率是多少。
态；在下一主时钟沿，器件再次开始采集输入样本。
使用sinc5 + sinc1滤波器时，可以隐藏此延迟，使得输出数
据速率保持不变，像没有使能延迟一样。如果
HIDE_DELAY位设为1，且所选延迟小于转换时间的一
半，则ADC会减少数字滤波器求均值的次数，从而吸收此
延迟，使转换时间相同，但噪声性能可能会受影响。
Rev. 0 | Page 43 of 59
AD7172-2
该器件在SYNC输入由低到高跃迁之后的主时钟下降沿离
CRC_ERROR
开复位状态。因此，当同步多个器件时，在主时钟上升沿
如果一个写操作相关的CRC值与所发送的信息不一致，
使SYNC输入变为高电平，确保所有器件在主时钟下降沿
CRC_ERROR标志位即置1。明确读取状态寄存器时，该标
均被释放。如果SYNC输入有在充足的时间内变为高电
志复位。
平，则器件之间可能相差一个主时钟周期，即对于不同器
件，获得转换结果的时刻最多相差一个主时钟周期。
REG_ERROR
REG_ERROR标志位与接口模式寄存器的REG_CHECK位一
在正常同步模式下，SYNC输入也可用作单个通道的开始
起使用。当REG_CHECK位置1时，AD7172-2监视片内寄
转换命令。这种模式下，SYNC输入的上升沿启动转换，
存器的值。若有任一位改变，REG_ERROR位就会置1。因
RDY输出的下降沿指示转换已完成。每次数据寄存器更新
此，为了写入片内寄存器，应将REG_CHECK位置0。更新
时，需要考虑滤波器的建立时间。转换完成后，拉低
寄存器后，就可以将REG_CHECK位置1。AD7172-2计算
SYNC输入以准备下一个转换开始信号。
片内寄存器的校验和。若有一个寄存器值发生改变，
交替同步
REG_ERROR位 就 会 置 1。 发 现 错 误 后 ， 必 须 将
在 交 替 同 步 模 式 下 ， 当 AD7172-2的 多 个 通 道 使 能 时 ，
SYNC输 入 用 作 开 始 转 换 命 令 。 将 接 口 模 式 寄 存 器 的
REG_CHECK位清0才能清除状态寄存器的REG_ERROR
位。寄存器校验功能不监视数据寄存器、状态寄存器和接
ALT_SYNC位设置为1，可以使能交替同步方案。当SYNC
口模式寄存器。
输入变为低电平时，ADC完成对当前通道的转换，按顺序
ERROR输入/输出
选择下一个通道，然后等到SYNC输入变为高电平时开始
当GPIOCON寄存器的SYNC_EN位设置为0时，SYNC/
转换。当前通道的转换完成时，RDY输出变为低电平，数
ERROR引脚用作错误输入/输出引脚或通用输出引脚。
据寄存器更新为对应的转换结果。因此，SYNC输入不会
GPIOCON寄存器的ERR_EN位决定该引脚的功能。
干扰当前选定通道的采样，但允许用户控制下一个通道开
始转换的时刻。
ERR_EN位设置为10时，SYNC/ERROR引脚用作开漏错误
输出ERROR。状态寄存器的三个错误位(ADC_ERROR、
交替同步模式只能在使能多个通道时使用。仅使能一个通
CRC_ERROR和REG_ERROR)经过“或”运算并反转后映射到
道时不建议使用这种模式。
ERROR输出。因此，ERROR输出指示错误已发生。要确定
错误标志
错误来源，必须读取状态寄存器。
状态寄存器包含三个错误位(ADC_ERROR、CRC_ERROR
ERR_EN位设置为01时，SYNC/ERROR引脚用作错误输入
和REG_ERROR)，分别指示ADC转换错误、CRC校验错误
ERROR。 其 它 器 件 的 错 误 输 出 可 以 连 接 到 AD7172-2
和寄存器改变引起的错误。此外，ERROR输出可以指示错
ERROR输入，因此AD7172-2可以指示自身或外部器件发生
误已发生。
错误。ERROR输入的值经过反转并与ADC转换错误进行
“或”运算，结果通过状态寄存器的ADC_ERROR位显
ADC_ERROR
状态寄存器的ADC_ERROR位指示转换过程中发生的所有
示。ERROR输入的值反映在GPIO配置寄存器的ERR_DAT位。
错误。当ADC输出超量程或欠量程结果时，该标志位置
ERR_EN位设置为00时，ERROR输入/输出禁用。ERR_EN
1。发生过压或欠压时，ADC也会输出全0或全1。此标志
位设置为11时，SYNC/ERROR引脚用作通用输出。
仅在过压或欠压状况消失时复位。读取数据寄存器不会复
DATA_STAT
位此标志。
利用IFMODE寄存器中的DATA_STAT位，可以将状态寄存
器的内容附加到AD7172-2的每次转换结果。使能多个通道
时，此功能很有用。每次输出转换结果时，都会附加状态
寄存器的内容。状态寄存器的两个LSB表示对应的转换通
道。此外，用户可以通过错误位确定是否发生错误。
Rev. 0 | Page 44 of 59
AD7172-2
IOSTRENGTH
路模拟输入的缓冲器均使能。如果缓冲器未使能，选择温
串行接口可以采用低至2 V的电源工作。然而，在此低压
度传感器为输入会迫使缓冲器在转换过程中使能。
下 ， 如 果 板 上 的 寄 生 电 容 较 大 或 SCLK频 率 较 高 ，
要使用温度传感器，第一步是在已知温度(25°C)下校准器
DOUT/RDY引脚可能没有足够的驱动强度。接口模式寄存
件，并将一个转换结果作为基准点。温度传感器的标称灵
器的IOSTRENGTH位可提高DOUT/RDY引脚的驱动强度。
敏度为477 µV/K；可利用理想斜率与实测斜率之差来校准温
内部温度传感器
度传感器。在25℃进行校准后，温度传感器的额定典型精
AD7172-2集成一个温度传感器。该温度传感器可大致指示
度为±2℃。温度可以通过下式计算：
器件工作所处的环境温度，从而用于诊断目的，或者作为
一个指标来判断应用电路是否需要重新运行校准例程以考
虑工作温度的变化。温度传感器通过交叉点多路复用器选
择，与模拟输入通道的选择方法相同。温度传感器要求两
Rev. 0 | Page 45 of 59
 Conversion Result
Temperature ( °C ) = 

477 μV


 – 273.15


AD7172-2
接地和布局布线
由于模拟输入和基准输入均为差分输入，因此模拟调制器
提供低阻抗路径，并减小电源线路上的毛刺噪声。时钟等
中的多数电压都是共模电压。器件的高共模抑制性能可消
快速开关信号应利用数字地屏蔽起来，以免向电路板的其
除这些输入信号中的共模噪声。为将模拟部分与数字部分
它部分辐射噪声，并且绝不应将时钟信号走线布设在模拟
之间的耦合降至最低，AD7172-2的模拟电源和数字电源彼
输入附近。避免数字信号与模拟信号交叠。电路板相反两
此独立，并连接到不同的引脚。数字滤波器可抑制电源上
侧上的走线应彼此垂直。这种技术可减小电路板上的馈通
的宽带噪声，但无法抑制那些频率为主时钟频率的整数倍
效应。微带线技术是目前的最佳选择，但这种技术对于双
的噪声。
面电路板未必总是可行。
另外，数字滤波器还能够消除来自模拟和基准输入端的噪
使用高分辨率ADC时，良好的去耦十分重要。AD7172-2有
声，但前提是这些噪声源没有使模拟调制器饱和。因此，
三个电源引脚：AVDD1、AVDD2和IOVDD。AVDD1和
与传统高分辨率转换器相比，AD7172-2具有更强的抗噪能
AVDD2引脚以AVSS为基准，IOVDD引脚以DGND为基
力。不过，由于AD7172-2的分辨率较高，而转换器的噪声
准。通过10 µF电容与0.1 µF电容的并联组合将AVDD1和
电平极低，因此必须谨慎对待接地和布局。
AVDD2去耦至各引脚上的AVSS。使各电源的0.1 µF电容应尽
ADC所在的PCB必须采用模拟部分与数字部分分离设计，
并限制在电路板的一定区域内。为实现最佳屏蔽，一般应
尽量减少在地层蚀刻。
可能靠近该器件，最好正对着该器件。通过10 µF电容与
0.1 µF电容的并联组合将IOVDD去耦至DGND。将所有模
拟输入去耦至AVSS。如果使用外部基准电压源，将REF+
和REF−引脚去耦至AVSS。
无论采取何种布局，用户均必须注意规划系统中电流的回
流路径，确保所有电流的回流路径均尽可能靠近电流到达
目的地所经过的路径。
AD7172-2还有两个片上LDO稳压器，一个调节AVDD2电
源，另一个调节IOVDD电源。对于REGCAPA引脚，应利
用1 µF和0.1 µF电容将其去耦至AVSS。同样，对于REGCAPD
应避免在器件下方布设数字线路，否则会将噪声耦合至芯
片。应允许模拟接地层布设在AD7172-2下方，以防止噪声
耦合。AD7172-2的电源线路必须采用尽可能宽的走线，以
引脚，应利用1 µF和0.1 µF电容将其去耦至DGND。
如果AD7172-2采用分离电源供电，AVSS必须使用单独
的层。
Rev. 0 | Page 46 of 59
AD7172-2
寄存器汇总
表25. 寄存器小结
寄存器 名称
0x00 COMMS
位
[7:0]
0x00
STATUS
[7:0]
0x01
ADCMODE
[15:8]
[7:0]
[15:8]
[7:0]
[23:16]
[15:8]
[7:0]
[23:16]
[15:8]
[7:0]
[15:8]
[7:0]
[15:8]
[7:0]
[15:8]
[7:0]
[15:8]
[7:0]
[15:8]
[7:0]
[15:8]
[7:0]
[15:8]
[7:0]
[15:8]
[7:0]
[15:8]
[7:0]
[15:8]
[7:0]
[15:8]
[7:0]
[15:8]
[7:0]
[15:8]
[7:0]
[15:8]
[7:0]
[23:0]
[23:0]
[23:0]
[23:0]
[23:0]
[23:0]
[23:0]
[23:0]
0x02
IFMODE
0x03
REGCHECK
0x04
DATA
0x06
GPIOCON
0x07
ID
0x10
CH0
0x11
CH1
0x12
CH2
0x13
CH3
0x20
SETUPCON0
0x21
SETUPCON1
0x22
SETUPCON2
0x23
SETUPCON3
0x28
FILTCON0
0x29
FILTCON1
0x2A
FILTCON2
0x2B
FILTCON3
0x30
0x31
0x32
0x33
0x38
0x39
0x3A
0x3B
OFFSET0
OFFSET1
OFFSET2
OFFSET3
GAIN0
GAIN1
GAIN2
GAIN3
位7
WEN
位6
R/W
RDY
REF_EN
RESERVED
E
A
E
A3
位5
位4
位3
ADC_ERROR
CRC_ERROR
REG_ERROR
HIDE_DELAY
SING_CYC
MODE
E
A
RESERVED
位2
RA
RESERVED
位1
位0
复位
0x00
RW
W
CHANNEL
0x80
R
DELAY
0x0000
RESERVED
RESERVED
DOUT_RESET 0x0000
RESERVED
WL16
0x000000
CLOCKSEL
RESERVED
ALT_SYNC
IOSTRENGTH
CONTREAD
DATA_STAT
REG_CHECK RESERVED
CRC_EN
REGISTER_CHECK[23:16]
REGISTER_CHECK[15:8]
REGISTER_CHECK[7:0]
DATA[23:16]
DATA[15:8]
DATA[7:0]
RESERVED
MUX_IO
SYNC_EN
ERR_EN
ERR_DAT
RESERVED
IP_EN1
IP_EN0
OP_EN1
OP_EN0
GP_DATA1
GP_DATA0
ID[15:8]
ID[7:0]
CH_EN0
RESERVED
SETUP_SEL0
RESERVED
AINPOS0[4:3]
AINPOS0[2:0]
AINNEG0
CH_EN1
RESERVED
SETUP_SEL1
RESERVED
AINPOS1[4:3]
AINPOS1[2:0]
AINNEG1
CH_EN2
RESERVED
SETUP_SEL2
RESERVED
AINPOS2[4:3]
AINPOS2[2:0]
AINNEG2
CH_EN3
RESERVED
SETUP_SEL3
RESERVED
AINPOS3[4:3]
AINPOS3[2:0]
AINNEG3
RESERVED
BI_UNIPOLAR0
REFBUF0+
REFBUF0−
AINBUF0+
AINBUF0−
BURNOUT_EN0
RESERVED
REF_SEL0
RESERVED
RESERVED
BI_UNIPOLAR1
REFBUF1+
REFBUF1−
AINBUF1+
AINBUF1−
BURNOUT_EN1
RESERVED
REF_SEL1
RESERVED
RESERVED
BI_UNIPOLAR2
REFBUF2+
REFBUF2−
AINBUF2+
AINBUF2−
BURNOUT_EN2
RESERVED
REF_SEL2
RESERVED
RESERVED
BI_UNIPOLAR3
REFBUF3+
REFBUF3−
AINBUF3+
AINBUF3−
BURNOUT_EN3
RESERVED
REF_SEL3
RESERVED
SINC3_MAP0
RESERVED
ENHFILTEN0
ENHFILT0
RESERVED
ORDER0
ODR0
SINC3_MAP1
RESERVED
ENHFILTEN1
ENHFILT1
RESERVED
ORDER1
ODR1
SINC3_MAP2
RESERVED
ENHFILTEN2
ENHFILT2
RESERVED
ORDER2
ODR2
SINC3_MAP3
RESERVED
ENHFILTEN3
ENHFILT3
RESERVED
ORDER3
ODR3
OFFSET0[23:0]
OFFSET1[23:0]
OFFSET2[23:0]
OFFSET3[23:0]
GAIN0[23:0]
GAIN1[23:0]
GAIN2[23:0]
GAIN3[23:0]
Rev. 0 | Page 47 of 59
RW
RW
R
0x000000
R
0x0800
RW
0x00DX
R
0x8001
RW
0x0001
RW
0x0001
RW
0x0001
RW
0x1000
RW
0x1000
RW
0x1000
RW
0x1000
RW
0x0500
RW
0x0500
RW
0x0500
RW
0x0500
RW
0x800000
0x800000
0x800000
0x800000
0x5XXXX0
0x5XXXX0
0x5XXXX0
0x5XXXX0
RW
RW
RW
RW
RW
RW
RW
RW
AD7172-2
寄存器详解
通信寄存器
地址：0x00；复位：0x00；名称：COMMS
对片内寄存器的所有访问均必须以对通信寄存器的写操作开始。此写操作决定接下来要访问哪一个寄存器，以及相关操作是写
还是读。
表26. COMMS的位功能描述
位
7
位名称
WEN
6
R/W
设置
0
1
[5:0]
RA
000000
000001
000010
000011
000100
000110
000111
010000
010001
010010
010011
100000
100001
100010
100011
101000
101001
101010
101011
110000
110001
110010
110011
111000
111001
111010
111011
描述
要与ADC开始通信，此位必须为低电平。
复位
0x0
此位决定命令是读操作还是写操作。
写命令
读命令
寄存器地址位决定当前通信读写
哪一个寄存器。
状态寄存器
ADC模式寄存器
接口模式寄存器
寄存器检查寄存器
数据寄存器
GPIO配置寄存器
ID寄存器
通道寄存器0
通道寄存器1
通道寄存器2
通道寄存器3
设置配置寄存器0
设置配置寄存器1
设置配置寄存器2
设置配置寄存器3
滤波器配置寄存器0
滤波器配置寄存器1
滤波器配置寄存器2
滤波器配置寄存器3
失调寄存器0
失调寄存器1
失调寄存器2
失调寄存器3
增益寄存器0
增益寄存器1
增益寄存器2
增益寄存器3
0x0
W
0x00
W
Rev. 0 | Page 48 of 59
访问类型
W
AD7172-2
状态寄存器
地址：0x00；复位：0x80；名称：STATUS
状态寄存器是一个8位寄存器，包含ADC和串行接口的状态信息。通过将接口模式寄存器的DATA_STAT位设置为1，可以将状态
信息附加到数据寄存器。
表27. STATUS的位功能描述
位
7
位名称
RDY
设置
0
1
6
ADC_ERROR
0
1
5
CRC_ERROR
0
1
4
REG_ERROR
0
1
[3:2]
[1:0]
RESERVED
CHANNEL
00
01
10
11
描述
只要CS为低电平且没有寄存器正被读取，RDY状态
就会输出到DOUT/RDY引脚。当ADC已将新结果写入
数据寄存器时，此位变为低电平。在ADC校准模式下，
ADC写入校准结果后，此位变为低电平。读取数据寄存
器时，RDY自动变为高电平。
新数据结果可用
等待新数据结果
此位默认指示是否发生ADC超量程或欠量程事件。
发生超量程错误时，ADC结果箝位至0xFFFFFF；
发生欠量程错误时，ADC结果箝位至0x000000。
此位在写入ADC结果时更新，在消除超量程或欠量
程状况后的下一次更新时清0。
无错误
错误
此位指示寄存器写操作期间是否发生CRC错误。
对于寄存器读操作，主机微控制器决定是否发
生CRC错误。读取此寄存器时，该位清0。
无错误
CRC错误
此位指示一个内部寄存器的内容是否发生变化，
与激活寄存器完整性检查时计算的值不同。要激
活该检查，须将接口模式寄存器的REG_CHECK位
设置为1。REG_CHECK位清0时，此位清0。
无错误
错误
这些位保留。
这些位指示数据寄存器中当前存储的
结果所对应的ADC转换通道。此通道
可能与当前正在转换的通道不同。该
映射是通道寄存器的直接映射；因此，
通道0产生0x0，通道3产生0x3。
通道0
通道1
通道2
通道3
Rev. 0 | Page 49 of 59
复位
0x1
访问类型
R
0x0
R
0x0
R
0x0
R
0x0
0x0
R
R
AD7172-2
ADC模式寄存器
地址：0x01；复位：0x0000；名称：ADCMODE
ADC模式寄存器控制ADC的工作模式和主时钟选择。写入ADC模式寄存器会复位滤波器和RDY位，并开始新的转换或校准。
表28. ADCMODE的位功能描述
位
15
位名称
REF_EN
设置
0
1
14
HIDE_DELAY
0
1
13
SING_CYC
0
1
[12:11]
[10:8]
RESERVED
DELAY
000
001
010
011
100
101
110
111
7
[6:4]
RESERVED
MODE
000
001
010
011
100
110
111
[3:2]
CLOCKSEL
00
01
10
11
[1:0]
RESERVED
描述
此位使能内部基准电压源并输出2.5 V缓冲电压
到REFOUT引脚。
禁用
使能
对于使用sinc5 + sinc1滤波器的选定数据速率，
如果已利用DELAY位设置了可编程延迟，此位
允许将延迟吸收到转换时间中，从而隐藏延迟。
更多信息参见“延迟”部分。
使能
禁用
仅单个通道有效时，可以使用此位来设置ADC
仅以建立的滤波器数据速率输出。
禁用
使能
这些位保留，应设置为0。
这些位允许通道切换后增加一个可编程
的延迟时间，以便外部电路能在ADC开
始处理其输入前稳定下来。
0 µs
32 µs
128 µs
320 µs
800 µs
1.6 ms
4 ms
8 ms
此位保留，应设置为0。
这些位控制ADC的工作模式。
更多信息参见“工作模式”部分。
连续转换模式
单次转换模式
待机模式
关断模式
内部失调校准
系统失调校准
系统增益校准
此位用来选择ADC时钟源。如果选择内部振荡器，
则也会使能内部振荡器。
内部振荡器
XTAL2/CLKIO引脚上的内部振荡器输出
XTAL2/CLKIO引脚上的外部时钟输入
XTAL1和XTAL2/CLKIO引脚上的外部晶振
这些位保留，应设置为0。
Rev. 0 | Page 50 of 59
复位
0x0
访问类型
RW
0x0
RW
0x0
RW
0x0
0x0
R
RW
0x0
0x0
R
RW
0x0
RW
0x0
R
AD7172-2
接口模式寄存器
地址：0x02；复位：0x0000；名称：IFMODE
接口模式寄存器配置各种串行接口选项。
表29. IFMODE的位功能描述
位
[15:13]
12
位名称
RESERVED
ALT_SYNC
设置
0
1
11
IOSTRENGTH
0
1
[10:9]
8
RESERVED
DOUT_RESET
0
1
7
CONTREAD
0
1
6
DATA_STAT
0
1
5
REG_CHECK
0
1
4
[3:2]
RESERVED
CRC_EN
00
01
10
1
RESERVED
描述
这些位保留，应设置为0。
此位使能SYNC/ERROR引脚的不同行为，
以便利用SYNC/ERROR来控制循环通道的
转换(详见GPIO配置寄存器部分中的
SYNC_EN位的说明)。
禁用
使能
此位控制DOUT/RDY引脚的驱动强度。
在IOVDD电源较低且电容中等的情况
下高速读取串行接口时，应将此位置1。
禁用(默认)
使能
这些位保留，应设置为0。
更多信息参见DOUT_RESET部分。
禁用
使能
此位使能连续读取ADC数据寄存器。
要使用连续读取，ADC必须配置为
连续转换模式。详情参见“工作模式”部分。
禁用
使能
此位使状态寄存器可以在读取时附加到数据
寄存器上，使得通道和状态信息与数据一同
传输。这是确保从状态寄存器读出的通道位
与数据寄存器中的数据对应的唯一方式。
禁用
使能
此位使能寄存器完整性检查，利用此检查可监视用户
寄存器值的任何变化。要使用此特性，要在此位清0的
情况下根据需要配置所有其他寄存器。然后写入此寄存
器，设置REG_CHECK位为1。若有任一寄存器的内容发
生变化，状态寄存器的REG_ERROR位就会置1。要清除
错误，将REG_CHECK位置0。检查的寄存器不包括接口
模式寄存器、ADC数据和状态寄存器。如果一个寄存器
必须写入新值，应先将此位清0；否则，写入新寄存器内容时会报错。
禁用
使能
此位保留，应设置为0。
这些位使能寄存器读写的CRC保护。
CRC会将串行接口传输的字节数加1。
详情参见“CRC计算”部分。
禁用
寄存器读处理使能XOR校验和；
寄存器写处理仍然使用CRC。
读和写处理均使能CRC校验和
此位保留，应设置为0。
Rev. 0 | Page 51 of 59
复位
0x0
0x0
访问类型
R
RW
0x0
RW
0x0
0x0
R
RW
0x0
RW
0x0
RW
0x0
RW
0x0
0x00
R
RW
0x0
R
AD7172-2
位
0
位名称
WL16
设置
0
1
描述
此位将ADC数据寄存器变为16位。写入
接口模式寄存器不会复位ADC；因此，
写入此位后，ADC结果不会立即舍入到
正确的字长。第一个新的ADC结果是正确的。
24位数据
16位数据
复位
0x0
访问类型
RW
寄存器检查
地址：0x03；复位：0x000000；名称：REGCHECK
寄存器检查寄存器是通过对用户寄存器的内容进行异或运算而求得的24位校验和。要使用此功能，接口模式寄存器的
REG_CHECK位必须置1；否则，寄存器读出0。
表30. REGCHECK的位功能描述
位
[23:0]
位名称
REGISTER_CHECK
设置
描述
接口模式寄存器的REG_CHECK位设置为1时，
此寄存器包含用户寄存器的24位校验和。
复位
访问类型
0x000000 R
数据寄存器
地址：0x04；复位：0x000000；名称：DATA
数据寄存器包含ADC转换结果。编码为偏移二进制，也可以通过设置配置寄存器的BI_UNIPOLARx位更改为单极性。读取数据
寄存器会将RDY位和RDY输出拉高(如果当前为低电平)。ADC结果可以多次读取，但由于RDY输出
表31. DATA的位功能描述
位
[23:0]
位名称
DATA
设置
描述
此寄存器包含ADC转换结果。若接口模式寄存器
的DATA_STAT位置1，则读取时状态寄存器会附加
于此寄存器，使其成为32位寄存器。如果接口模式
寄存器的WL16位置1，则该寄存器缩短为16位。
Rev. 0 | Page 52 of 59
复位
访问类型
0x000000 R
AD7172-2
GPIO配置寄存器
地址：0x06；复位：0x0800；名称：GPIOCON
GPIO配置寄存器控制ADC的通用输入/输出引脚。
表32. GPIOCON的位功能描述
位
[15:13]
12
位名称
RESERVED
MUX_IO
11
SYNC_EN
设置
0
1
[10:9]
ERR_EN
10
11
ERR_DAT
[7:6]
5
RESERVED
IP_EN1
0
1
4
IP_EN0
0
1
3
OP_EN1
0
1
2
OP_EN0
0
1
1
0
GP_DATA1
GP_DATA0
复位
0x0
0x0
此位可使SYNC/ERROR引脚用作同步输入。该引脚为低电平时，
此位使ADC和滤波器保持复位状态，直到SYNC/ERROR引脚
变为高电平为止。当接口模式寄存器的ALT_SYNC位置1时，
可以使用SYNC/ERROR引脚的另一个功能。此模式仅在使能
多个通道时有效。这种情况下，SYNC/ERROR引脚的低电平
不会导致滤波器/调制器立即复位。相反，当通道就要切换时，
如果SYNC/ERROR引脚为低电平，则会阻止调制器和滤波器开
始新的转换。将SYNC/ERROR拉高就会开始新的转换。利用这
一备选同步模式，可以在遍历通道的同时使用SYNC/ERROR。
0x1
RW
0x0
RW
0x0
RW
0x0
0x0
R
RW
0x0
RW
0x0
RW
0x0
RW
0x0
0x0
RW
RW
禁用。
使能。
这些位可使SYNC/ERROR引脚用作错误输入/输出。
禁用。
SYNC/ERROR是错误输入。(反转)回读状态与其他误差源
进行“或”运算，结果通过状态寄存器的ADC_ERROR位输出。
SYNC/ERROR引脚状态也可通过此寄存器的ERR_DAT位读取。
A
00
01
8
描述
这些位保留，应设置为0。
此位允许ADC控制外部多路复用器，与内部通道顺序同步使用GPIO0/GPIO1。
用于一个通道的模拟输入引脚仍可按通道进行选择。因此，可以在AIN0/AIN1
之前放上一个4通道多路复用器，并在AIN2/AIN3之前放上另一个多路复用器，
从而为AD7172-2提供总共8个差分通道。但是，一次只能自动安排4个通道。
切换外部多路复用器之后可以插入一个延迟时间(参见ADC模式寄存器部分
的DELAY位)。
A
A
A
SYNC/ERROR是开漏错误输出。状态寄存器错误位
经过“或”运算、反转后映射到SYNC/ERROR引脚。
多个器件的SYNC/ERROR引脚可以连接到同一个上
拉电阻，这样就可以观察到任何器件的错误。
SYNC/ERROR是通用输出。此引脚的状态由该寄存器的
ERR_DAT位控制。此输出参考IOVDD与DGND之间的电平，
而不是通用输入/输出引脚使用的AVDD1和AVSS电平。这
种情况下，SYNC/ERROR引脚有一个有源上拉电阻。
SYNC/ERROR引脚用作通用输出时，
此位决定其逻辑电平。该引脚用作
输入时，此位反映其回读状态。
这些位保留，应设置为0。
此位将GPIO1变为输入。输入参考AVDD1或AVSS。
禁用。
使能。
此位将GPIO0变为输入。输入参考AVDD1或AVSS。
禁用。
使能。
此位将GPIO1变为输出。输出参考AVDD1与AVSS之间的电平。
禁用。
使能。
此位将GPIO0变为输出。输出参考AVDD1与AVSS之间的电平。
禁用。
使能。
此位是GPIO1的回读或写入数据。
此位是GPIO0的回读或写入数据。
Rev. 0 | Page 53 of 59
访问类型
R
RW
AD7172-2
ID寄存器
地址：0x07；复位：0x00DX；名称：ID
ID寄存器返回16位ID。对于AD7172-2，此ID为0x00DX。
表33. ID的位功能描述
位
[15:0]
位名称
ID
设置
0x00DX
描述
ID寄存器返回ADC特定的16位ID代码。
AD7172-2
复位
访问类型
0x00DX R
通道寄存器0
地址：0x10；复位：0x8001；名称：CH0
通道寄存器是16位寄存器，用于选择当前有效的通道、各通道使用哪些输入以及该通道使用何种设置来配置ADC。
表34. CH0的位功能描述
位
15
位名称
CH_EN0
设置
0
1
14
[13:12]
RESERVED
SETUP_SEL0
00
01
10
11
[11:10]
[9:5]
RESERVED
AINPOS0
00000
00001
00010
00011
00100
10001
10010
10011
10100
10101
10110
描述
此位使能通道0。使能多个通道时，
ADC自动按顺序处理各通道。
禁用
使能(默认)
此位保留，应设置为0。
这些位决定该通道使用四种设置中的哪一种来
配置ADC。设置由四个寄存器组成：设置配置
寄存器、滤波器配置寄存器、失调寄存器和增
益寄存器。所有通道可以使用相同的设置，此
时对于所有有效的通道，必须将相同的2位值写
入这些位；最多可以配置4个不同的通道。
设置0
设置1
设置2
设置3
这些位保留，应设置为0。
这些位选择此通道的哪个输入连接
到ADC的正输入。
AIN0(默认)
AIN1
AIN2
AIN3
AIN4
温度传感器+
温度传感器−
((AVDD1 − AVSS)/5)+(必须使能模拟输入缓冲器)
((AVDD1 − AVSS)/5)−(必须使能模拟输入缓冲器)
REF+
REF−
Rev. 0 | Page 54 of 59
复位
0x1
访问类型
RW
0x0
0x0
R
RW
0x0
0x0
R
RW
AD7172-2
位
[4:0]
位名称
AINNEG0
设置
00000
00001
00010
00011
00100
10001
10010
10011
10100
10101
10110
描述
这些位选择此通道的哪个输入
连接到ADC的负输入。
AIN0
AIN1(默认)
AIN2
AIN3
AIN4
温度传感器+
温度传感器−
((AVDD1 − AVSS)/5)+
((AVDD1 − AVSS)/5)−
REF+
REF−
复位
0x1
访问类型
RW
通道寄存器1至通道寄存器3
地址：0x11、0x12、0x13；复位：0x0001；名称：CH1至CH3
剩下的3个通道寄存器使用与通道寄存器0相同的布局。
表35. CH1至CH3寄存器映射
寄存器 名称
0x11
CH1
位
[15:8]
[7:0]
位7
CH_EN1
位6
RESERVED
AINPOS1[2:0]
RESERVED
AINPOS2[2:0]
0x12
CH2
[15:8]
[7:0]
CH_EN2
0x13
CH3
[15:8]
CH_EN3
[7:0]
RESERVED
位5
位4
SETUP_SEL1
位3
位2
RESERVED
AINNEG1
位1
位0
AINPOS1[4:3]
复位
0x0001
RW
RW
SETUP_SEL2
RESERVED
AINNEG2
AINPOS2[4:3]
0x0001
RW
SETUP_SEL3
RESERVED
AINPOS3[4:3]
0x0001
RW
AINPOS3[2:0]
AINNEG3
Rev. 0 | Page 55 of 59
AD7172-2
设置配置寄存器0
地址：0x20；复位：0x1000；名称：SETUPCON0
设置配置寄存器是16位寄存器，用于配置ADC的基准电压源选择、输入缓冲器和输出编码方式。
表36. SETUPCON0的位功能描述
位
[15:13]
12
位名称
RESERVED
BI_UNIPOLAR0
设置
0
1
11
REFBUF0+
0
1
10
REFBUF0−
0
1
9
AINBUF0+
0
1
8
AINBUF0−
0
1
7
BURNOUT_EN0
6
[5:4]
RESERVED
REF_SEL0
00
10
11
[3:0]
RESERVED
描述
这些位保留，应设置为0。
此位设置设置0的ADC输出编码。
单极性编码输出
双极性编码模式(偏移二进制)
此位使能或禁用REF+输入缓冲器。
禁用REF+缓冲器
使能REF+缓冲器
此位使能或禁用REF−输入缓冲器。
禁用REF−缓冲器
使能REF−缓冲器
此位使能或禁用AIN+输入缓冲器。
禁用AIN+缓冲器
使能AIN+缓冲器
此位使能或禁用AIN−输入缓冲器。
禁用AIN−缓冲器
使能AIN−缓冲器
此位在所选正模拟输入上使能10 µA源电流，
在所选负模拟输入上使能10 µA吸电流。激励
电流可以用于开路诊断，在这种情况下，ADC
结果变为满量程。在测量期间使能激励电流，
会在ADC上产生失调电压。在精密测量前后间隔
开启激励电流，是诊断开路的最佳策略。
这些位保留，应设置为0。
这些位选择用于设置0 ADC转换的
基准电压源。
外部基准电压源。
2.5 V内部基准电压源。ADC模式寄存器也
必须使能REF_EN位。
AVDD1 − AVSS。这可用于诊断，
验证其它基准值。
这些位保留，应设置为0。
复位
0x0
0x1
访问类型
R
RW
0x0
RW
0x0
RW
0x0
RW
0x0
RW
0x00
R
0x00
0x0
R
RW
0x0
R
设置配置寄存器1至设置配置寄存器3
地址：0x21、0x22、0x23；复位：0x1000；名称：SETUPCON1至SETUPCON3
剩下的3个设置配置寄存器使用与设置配置寄存器0相同的布局。
表37. SETUPCON1至SETUPCON3寄存器映射
寄存器
0x21
名称
SETUPCON1
0x22
SETUPCON2
0x23
SETUPCON3
位
[15:8]
[7:0]
[15:8]
[7:0]
[15:8]
[7:0]
位7
BURNOUT_EN1
位6
RESERVED
RESERVED
位5
位4
BI_UNIPOLAR1
REF_SEL1
位3
REFBUF1+
RESERVED
RESERVED
BI_UNIPOLAR2
REF_SEL2
REFBUF2+
BURNOUT_EN2
RESERVED
RESERVED
BI_UNIPOLAR3
REF_SEL3
REFBUF3+
BURNOUT_EN3
Rev. 0 | Page 56 of 59
位2
位1
REFBUF1−
AINBUF1+
RESERVED
REFBUF2−
AINBUF2+
RESERVED
REFBUF3−
AINBUF3+
RESERVED
位0
AINBUF1−
复位
0x1000
RW
RW
AINBUF2−
0x1000
RW
AINBUF3−
0x1000
RW
AD7172-2
滤波器配置寄存器0
地址：0x28；复位：0x0500；名称：FILTCON0
滤波器配置寄存器是16位寄存器，用于配置ADC数据速率和滤波器选项。写入此类寄存器会复位任何正在进行的ADC转换，
重新从序列中的第一个通道开始转换。
表38. FILTCON0的位功能描述
位
15
位名称
SINC3_MAP0
[14:12]
11
RESERVED
ENHFILTEN0
设置
0
1
[10:8]
ENHFILT0
010
011
101
110
7
[6:5]
RESERVED
ORDER0
00
11
[4:0]
ODR0
00000
00001
00010
00011
00100
00101
00110
00111
01000
01001
01010
01011
01100
01101
01110
01111
10000
10001
10010
10011
10100
10101
10110
描述
如果此位置1，滤波器寄存器的映射将变为直接对设置0的
Sinc3滤波器的抽取率进行编程。所有其他选项均无效。这
种情况下，可以对输出数据速率和滤波器陷波进行精密调整，
以便抑制特定频率。对于单个通道，数据速率等于fMOD/
(32 × FILTCON0[14:0])。
复位
0x0
这些位保留，应设置为0。
此位使能设置0的各种后置滤波器，以提供增强的
50 Hz和60 Hz抑制性能。为此，ORDER0位必须设置
为00以选择Sinc5 + Sinc1滤波器。
禁用
使能
这些位选择设置0的各种后置滤波器，
以提供增强的50 Hz和60 Hz抑制性能。
27 SPS、47 dB抑制、36.7 ms建立
21.25 SPS、62 dB抑制、40 ms建立
20 SPS、86 dB抑制、50 ms建立
16.67 SPS、92 dB抑制、60 ms建立
此位保留，应设置为0。
这些位控制设置0的数字滤波器
(用于处理调制器数据)的阶数。
Sinc5 + Sinc1(默认)
Sinc3
这些位控制ADC的输出数据速率，从而控制设置0的
建立时间和噪声。所示速率系针对sinc5 + sinc1滤波器。
参见表20至表23。
31,250
31,250
31,250
31,250
31,250
31,250
15,625
10,417
5208
2597
1007
503.8
381
200.3
100.2
59.52
49.68
20.01
16.63
10
5
2.5
1.25
0x0
0x0
R
RW
0x5
RW
0x0
0x0
R
RW
0x0
RW
Rev. 0 | Page 57 of 59
访问类型
RW
AD7172-2
滤波器配置寄存器1至滤波器配置寄存器3
地址：0x29、0x2A、0x2B；复位：0x0500；名称：FILTCON1至FILTCON3
剩下的3个滤波器配置寄存器使用与滤波器配置寄存器0相同的布局。
表39. FILTCON1至FILTCON3寄存器映射
寄存器 名称
0x29
FILTCON1
0x2A
0x2B
FILTCON2
FILTCON3
位
[15:8]
[7:0]
位7
SINC3_MAP1
RESERVED
[15:8]
[7:0]
SINC3_MAP2
RESERVED
[15:8]
SINC3_MAP3
[7:0]
RESERVED
位6
位5
RESERVED
ORDER1
位4
位3
ENHFILTEN1
位2
复位
0x0500
RW
ENHFILT2
0x0500
RW
ENHFILT3
0x0500
RW
位1
ENHFILT1
位0
RW
ODR1
RESERVED
ORDER2
ENHFILTEN2
RESERVED
ENHFILTEN3
ODR2
ORDER3
ODR3
失调寄存器0
地址：0x30；复位：0x800000；名称：OFFSET0
失调(零电平)寄存器是24位寄存器，用来补偿ADC或系统中的任何失调误差。
表40. OFFSET0的位功能描述
位
[23:0]
位名称
OFFSET0
设置
描述
设置0的失调校准系数。
复位
访问类型
0x800000 RW
失调寄存器1至失调寄存器3
地址：0x31、0x 32、0x33；复位：0x800000；名称：OFFSET1至OFFSET3
剩下的3个失调寄存器使用与失调寄存器0相同的布局。
表41. OFFSET1至OFFSET3寄存器映射
寄存器
0x31
0x32
0x33
名称
OFFSET1
OFFSET2
OFFSET3
位
[23:0]
[23:0]
[23:0]
OFFSET1[23:0]
OFFSET2[23:0]
OFFSET3[23:0]
复位
0x800000
0x800000
0x800000
RW
RW
RW
RW
增益寄存器0
地址：0x38；复位：0x5XXXX0；名称：GAIN0
增益(满量程)寄存器是24位寄存器，用来补偿ADC或系统中的任何增益误差。
表42. GAIN0的位功能描述
位
[23:0]
位名称
GAIN0
设置
描述
设置0的增益校准系数。
复位
访问类型
0x5XXXX0 RW
增益寄存器1至增益寄存器3
地址：0x39、0x3A、0x3B；复位：0x5XXXX0；名称：GAIN1至GAIN3
剩下的3个增益寄存器使用与增益寄存器0相同的布局。
表43. GAIN1至GAIN3寄存器映射
寄存器
0x39
0x3A
0x3B
名称
GAIN1
GAIN2
GAIN3
位
[23:0]
[23:0]
[23:0]
GAIN1[23:0]
GAIN2[23:0]
GAIN3[23:0]
Rev. 0 | Page 58 of 59
复位
0x5XXXX0
0x5XXXX0
0x5XXXX0
RW
RW
RW
RW
AD7172-2
外形尺寸
7.90
7.80
7.70
24
13
4.50
4.40
4.30
1
12
6.40 BSC
PIN 1
0.15
0.05
0.65
BSC
0.30
0.19
0.10 COPLANARITY
1.20
MAX
SEATING
PLANE
0.20
0.09
8°
0°
0.75
0.60
0.45
COMPLIANT TO JEDEC STANDARDS MO-153-AD
图75. 24引脚超薄紧缩小型封装
[TSSOP] (RU-24)
图示尺寸单位：mm
订购指南
型号1
AD7172-2BRUZ
AD7172-2BRUZ-RL
AD7172-2BRUZ-RL7
1
温度范围
−40°C至+105°C
−40°C至+105°C
−40°C至+105°C
封装描述
24引脚超薄紧缩小型封装[TSSOP]
24引脚超薄紧缩小型封装[TSSOP]
24引脚超薄紧缩小型封装[TSSOP]
Z = 符合RoHS标准的器件。
©2014 Analog Devices, Inc. All rights reserved. Trademarks and
registered trademarks are the property of their respective owners.
D12672sc-0-10/14(0)
Rev. 0 | Page 59 of 59
封装选项
RU-24
RU-24
RU-24