中文数据手册

32位、10 kSPS Σ-Δ型ADC，100 μs
建立时间，集成真轨到轨缓冲器
AD7177-2
产品特性
概述
32位数据输出
快速且灵活的输出速率：5 SPS至10 kSPS
通道扫描数据速率：10 kSPS/通道(100 μs建立时间)
性能规格
19.1位无噪声分辨率(10 kSPS)
20.2位无噪声分辨率(2.5 kSPS)
24.6位无噪声分辨率(5 SPS)
积分非线性(INL)：FSR的±1 ppm
50 Hz和60 Hz抑制：85 dB，建立时间为50 ms
用户可配置的输入通道
2个全差分通道或4个单端通道
交叉点多路复用器
2.5 V片内基准电压源(±2 ppm/°C漂移)
真正的轨到轨模拟和基准输入缓冲器
内部或外部时钟
电源：AVDD1 − AVSS = 5 V，AVDD2 = IOVDD = 2.5 V至5 V
分离电源，AVDD1/AVSS为±2.5 V
ADC电流：8.4 mA
温度范围：−40°C至+105°C
3或4线串行数字接口(SCLK上为施密特触发器)
串行端口接口(SPI)、QSPI、MICROWIRE和DSP兼容
AD7177-2是一款32位低噪声、快速建立、多路复用、2/4通
道(全差分/伪差分)Σ-Δ型模数转换器(ADC)，适合低带宽输
入。对完全建立的数据，该器件最大通道扫描速率为10 kSPS
(100 μs)。该器件的输出数据速率范围为5 SPS至10 kSPS。
AD7177-2集成关键的模拟和数字信号调理模块，可让用户
针对使用的每个模拟输入通道单独进行配置。用户可为各
通道单独选择功能。模拟输入端和外部基准电压输入端的
集成真轨到轨缓冲器可提供易于驱动的高阻抗输入。精密
2.5 V低漂移(2 ppm/°C)带隙内部基准电压源(带输出基准电
压源缓冲器)增加了嵌入式功能，同时减少了外部元件数。
数字滤波器允许以27.27 SPS输出数据速率提供50 Hz和60 Hz
同时抑制。用户可根据应用中每个通道的需要而在不同滤
波器选项之间进行切换。ADC可自动在每个选定的通道间
进行切换。更多数字处理功能包括失调和增益校准寄存
器，可根据各通道进行配置。
器件采用5 V AVDD1或±2.5V AVDD1/AVSS和2 V至5 V AVDD2
以及IOVDD电源供电。AD7177-2的额定工作温度范围为
应用
−40°C至+105°C，采用24引脚TSSOP封装。
过程控制：PLC/DCS模块
温度和压力测量
医疗与科学多通道仪器
色谱仪
功能框图
AVDD1
CROSSPOINT
MULTIPLEXER
AIN0
AVDD2 REGCAPA
RAIL-TO-RAIL
REFERENCE
INPUT BUFFERS
1.8V
LDO
AVDD
AIN1
BUFFERED
PRECISION
REFERENCE
1.8V
LDO
INT
REF
RAIL-TO-RAIL
ANALOG INPUT
BUFFERS
CS
DIGITAL
FILTER
Σ-∆ ADC
AIN2
IOVDD REGCAPD
REF– REF+ REFOUT
SERIAL
INTERFACE
AND CONTROL
SCLK
DIN
DOUT/RDY
AIN3
SYNC/ERROR
XTAL AND INTERNAL
CLOCK OSCILLATOR
CIRCUITRY
AD7177-2
TEMPERATURE
SENSOR
AVSS
GPIO0 GPIO1
XTAL1 XTAL2/CLKIO
DGND
12912-001
AIN4
GPIO AND
MUX
I/O CONTROL
AVSS
图1.
Rev. A
Document Feedback
Information furnished by Analog Devices is believed to be accurate and reliable. However, no
responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other
rights of third parties that may result from its use. Specifications subject to change without notice. No
license is granted by implication or otherwise under any patent or patent rights of Analog Devices.
Trademarks and registered trademarks are the property of their respective owners.
One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.
Tel: 781.329.4700
©2015 Analog Devices, Inc. All rights reserved.
Technical Support
www.analog.com
ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供
的最新英文版数据手册。
AD7177-2
目录
产品特性 ..........................................................................................1
CRC计算 ...................................................................................41
应用...................................................................................................1
集成功能 ........................................................................................43
概述 ..................................................................................................1
通用I/O .....................................................................................43
功能框图 ..........................................................................................1
外部多路复用器控制.............................................................43
修订历史 ..........................................................................................3
延迟 ...........................................................................................43
技术规格 ..........................................................................................4
24位/32位转换.........................................................................43
时序特性.....................................................................................7
DOUT_RESET.........................................................................43
绝对最大额定值.............................................................................9
同步 ...........................................................................................43
热阻 ............................................................................................9
错误标志...................................................................................44
ESD警告......................................................................................9
DATA_STAT.............................................................................44
引脚配置和功能描述 ..................................................................10
IOSTRENGTH ........................................................................45
典型性能参数 ...............................................................................12
内部温度传感器......................................................................45
噪声性能和分辨率 .....................................................................18
接地和布局布线...........................................................................46
开始使用 .......................................................................................19
寄存器汇总....................................................................................47
电源 ...........................................................................................20
寄存器详解 ...................................................................................48
数字通信...................................................................................20
通信寄存器 .............................................................................48
AD7177-2复位 ........................................................................21
状态寄存器 .............................................................................49
配置概述...................................................................................21
ADC模式寄存器 ....................................................................50
电路描述 ........................................................................................26
接口模式寄存器......................................................................51
模拟输入缓冲 ..........................................................................26
寄存器检查 ..............................................................................52
交叉点多路复用器 ................................................................26
数据寄存器 ..............................................................................52
AD7177-2基准电压源 ............................................................27
GPIO配置寄存器 ....................................................................53
基准电压输入缓冲 .................................................................28
ID寄存器 ..................................................................................54
时钟源 .......................................................................................28
通道寄存器0 ............................................................................54
数字滤波器....................................................................................29
通道寄存器1至通道寄存器3................................................55
Sinc5 + Sinc1滤波器 ...............................................................29
设置配置寄存器0 ...................................................................56
Sinc3滤波器 .............................................................................29
设置配置寄存器1至设置配置寄存器3 ..............................56
单周期建立 ..............................................................................30
滤波器配置寄存器0 ...............................................................57
增强型50 Hz和60 Hz抑制滤波器 ........................................33
滤波器配置寄存器1至滤波器配置寄存器3 .....................58
工作模式 ........................................................................................36
失调寄存器0 ............................................................................58
连续转换模式 .........................................................................36
失调寄存器1至失调寄存器3................................................58
连续读取模式 ..........................................................................37
增益寄存器0 ............................................................................58
单次转换模式 ..........................................................................38
增益寄存器1至增益寄存器3................................................58
待机和关断模式......................................................................39
外形尺寸 ........................................................................................59
校准 ..........................................................................................39
订购指南...................................................................................59
数字接口 .......................................................................................40
校验和保护 ..............................................................................40
Rev. A | Page 2 of 59
AD7177-2
修订历史
2015年9月—修订版0至修订版A
更改图12和图13 .......................................................................... 13
更改表37 ....................................................................................... 57
更改表40和表42 .......................................................................... 58
2015年3月—修订版0：初始版
Rev. A | Page 3 of 59
AD7177-2
技术规格
除非另有说明，AVDD1 = 4.5 V至5.5 V，AVDD2 = 2 V至5.5 V，IOVDD = 2 V至5.5 V，AVSS = DGND = 0 V，REF+ = 2.5 V，
REF− = AVSS，内部主时钟(MCLK) = 16 MHz，TA = TMIN至TMAX(−40°C至+105°C)。
表1.
参数
ADC速度和性能
输出数据速率(ODR)
无失码1
分辨率
噪声
FIR滤波器抑制
精度
积分非线性(INL)
失调误差2
失调漂移
增益误差2
增益漂移
抑制
电源抑制
共模抑制
DC时
50 Hz和60 Hz时1
工频干扰抑制串模干扰抑制1
模拟输入
差分输入范围
绝对电压限值1
禁用输入缓冲器
使能输入缓冲器
模拟输入电流
禁用输入缓冲器
输入电流
输入电流漂移
使能输入缓冲器
输入电流
输入电流漂移
通道间串扰
内部基准电压源
输出电压
初始精度3
温度系数1
0°C至105°C
−40°C至+105°C
基准负载电流ILOAD
电源抑制
负载调整率
测试条件/注释
最小值
典型值
5
32
最大值
单位
10,000
SPS
位
±3.5
±7.8
FSR的ppm
FSR的ppm
µV
nV/°C
FSR的ppm
FSR的ppm
ppm/°C
见表19至表23
见表19至表23
见表23
所有输入缓冲器禁用
所有输入缓冲器使能
内部短路
内部短路
所有输入缓冲器禁用
所有输入缓冲器使能
±1
±3.5
±40
±80
±45
±2.5
±0.4
AVDD1、AVDD2、VIN = 1 V
VIN = 0.1 V
95
20 Hz输出数据速率(后置滤波器)，
50 Hz ± 1 Hz和60 Hz ± 1 Hz
50 Hz ± 1 Hz和60 Hz ± 1 Hz
内部时钟，20 SPS ODR(后置滤波器)
外部时钟，20 SPS ODR(后置滤波器)
71
85
dB
dB
90
90
dB
dB
±VREF
V
AVSS − 0.05
AVSS
外部时钟
内部时钟(±2.5%时钟)
AVDD1 + 0.05
AVDD1
µA/V
nA/V/°C
nA/V/°C
±30
±75
±1
−120
nA
pA/°C
nA/°C
dB
2.5
−0.12
+0.12
−10
Rev. A | Page 4 of 59
V
V
±48
±0.75
±4
±2
±3
AVDD1、AVDD2(电压调整)
∆VOUT/∆ILOAD
dB
95
120
VREF = (REF+) − (REF−)
AVDD1 − 0.2 V至AVSS + 0.2 V
AVDD1至AVSS
1 kHz输入
100 nF外部电容退耦至AVSS
REFOUT，相对于AVSS
REFOUT，TA = 25°C
±100
±40
±0.75
90
32
±5
±10
+10
V
V的百分比
ppm/°C
ppm/°C
mA
dB
ppm/mA
AD7177-2
参数
电压噪声
电压噪声密度
开启建立时间
短路电流ISC
外部基准输入
差分输入范围
绝对电压限值1
禁用输入缓冲器
使能输入缓冲器
REF+/REF−输入电流
禁用输入缓冲器
输入电流
输入电流漂移
使能输入缓冲器
输入电流
输入电流漂移
工频干扰抑制1
共模抑制
温度传感器
精度
灵敏度
开路测试电流
源/吸电流
通用I/O
(GPIO0，GPIO1)
输入模式漏电流1
浮空态输出电容
输出高电压VOH1
输出低电压VOL1
输入高电压VIH1
输入低电压VIL1
测试条件/注释
eN，0.1 Hz至10 Hz，2.5 V基准电压
eN，1 kHz，2.5 V基准电压
100 nF REFOUT电容
最小值
典型值
4.5
215
200
25
最大值
单位
µV rms
nV/√Hz
µs
mA
VREF = (REF+) − (REF−)
1
2.5
AVDD1
V
AVDD1 + 0.05
AVDD1
V
V
AVSS − 0.05
AVSS
±72
±1.2
±6
µA/V
nA/V/°C
nA/V/°C
±800
1.25
nA
nA/°C
95
dB
25°C时用户校准后应用
±2
470
°C
µV/K
必须使能模拟输入缓冲器
相对于AVSS
±10
µA
外部时钟
内部时钟
见“抑制”参数部分
−10
+10
5
ISOURCE = 200 µA
ISINK = 800 µA
AVSS + 4
AVSS + 0.4
AVSS + 3
AVSS + 0.7
时钟
内部时钟
频率
精度
占空比
输出低电压VOL
输出高电压VOH
晶振
频率
启动时间
外部时钟(CLKIO)
占空比1
16
−2.5%
+2.5%
50
0.4
0.8 × IOVDD
14
30
Rev. A | Page 5 of 59
16
10
16
50
16.384
16.384
70
µA
pF
V
V
V
V
MHz
%
%
V
V
MHz
µs
MHz
%
AD7177-2
参数
逻辑输入
输入高电压VINH1
输入低电压VINL1
迟滞1
漏电流
逻辑输出(DOUT/RDY)
输出高电压VOH1
输出低电压VOL1
漏电流
输出电容
系统校准1
满量程(FS)校准限值
零电平校准限值
输入跨度
电源要求
电源电压
AVDD1至AVSS
AVDD2至AVSS
AVSS至DGND
IOVDD至DGND
IOVDD至AVSS
电源电流4
完全工作模式
AVDD1电流
AVDD2电流
IOVDD电流
待机模式(LDO开启)
关断模式
测试条件/注释
最小值
2 V ≤ IOVDD < 2.3 V
2.3 V ≤ IOVDD ≤ 5.5 V
2 V ≤ IOVDD < 2.3 V
2.3 V ≤ IOVDD ≤ 5.5 V
IOVDD ≥ 2.7 V
IOVDD < 2.7 V
0.65 × IOVDD
0.7 × IOVDD
典型值
0.08
0.04
−10
IOVDD ≥ 4.5 V，ISOURCE = 1 mA
2.7 V ≤ IOVDD < 4.5 V，ISOURCE = 500 µA
IOVDD < 2.7 V，ISOURCE = 200 µA
IOVDD ≥ 4.5 V，ISINK = 2 mA
2.7 V ≤ IOVDD < 4.5 V，ISINK = 1 mA
IOVDD < 2.7 V，ISINK = 400 µA
浮空态
浮空态
最大值
单位
0.35 × IOVDD
0.7
0.25
0.2
+10
V
V
V
V
V
V
µA
0.8 × IOVDD
0.8 × IOVDD
0.8 × IOVDD
0.4
0.4
0.4
+10
−10
10
1.05 × FS
2.1 × FS
V
V
V
5.5
5.5
0
5.5
6.35
V
V
V
V
V
1.4
1.65
mA
1.75
2
mA
13
16
mA
−1.05 × FS
0.8 × FS
4.5
2
−2.75
2
5
2.5 to 5
2.5 to 5
AVSS < DGND
所有输出空载，数字输入连接到
IOVDD或DGND
模拟输入和基准输入缓冲器禁用，
外部基准电压源
模拟输入和基准输入缓冲器禁用，
内部基准电压源
模拟输入和基准输入缓冲器使能，
外部基准电压源
每缓冲器：AIN+、AIN−、REF+、REF−
外部基准电压源
内部基准电压源
外部时钟
内部时钟
外部晶振
内部基准电压源关闭，总功耗
内部基准电压源开启，总功耗
完全关断(包括LDO和内部基准电压源)
Rev. A | Page 6 of 59
V
V
V
V
V
V
µA
pF
2.9
4.5
4.75
2.5
2.75
3
25
425
5
5
5.2
2.8
3.1
10
mA
mA
mA
mA
mA
mA
µA
µA
µA
AD7177-2
参数
功耗4
完全工作模式
测试条件/注释
所有缓冲器禁用，外部时钟和基准
电压源，AVDD2 = 2 V，IOVDD = 2 V
所有缓冲器禁用，外部时钟和基准
电压源，所有电源 = 5 V
所有缓冲器禁用，外部时钟和基准
电压源，所有电源 = 5.5 V
所有缓冲器使能，内部时钟和基准
电压源，AVDD2 = 2 V，IOVDD = 2 V
所有缓冲器使能，内部时钟和基准
电压源，所有电源 = 5 V
所有缓冲器使能，内部时钟和基准
电压源，所有电源 = 5.5 V
内部基准电压源关闭，所有电源 = 5 V
内部基准电压源开启，所有电源 = 5 V
完全关断，所有电源 = 5 V
待机模式
关断模式
1
2
3
4
最小值
典型值
最大值
单位
21
mW
42
mW
52
mW
82
mW
105
mW
125
2.2
25
136
mW
50
µW
mW
µW
本技术规格未经生产测试，但受产品初始发布时的特性数据支持。
经系统或内部零电平校准，此失调误差与选定的编程输出数据速率所对应的噪声相当。系统满量程校准可以把增益误差降至与编程输出数据速率对应的
噪声相当的水平。
本技术规格包括湿度灵敏度等级(MSL)预调理效应。
本技术规格是在REFOUT和数字输出引脚上无负载的条件下测得。
时序特性
除非另有说明，IOVDD = 2 V至5.5 V，DGND = 0 V，逻辑输入0 = 0 V，逻辑输入1 = IOVDD，CLOAD = 20 pF。
表2.
参数
SCLK
t3
t4
读操作
t1
t23
t55
t6
t7
写操作
t8
t9
t10
t11
1
2
3
4
5
TMIN、TMAX时的限值
单位
25
25
ns(最小值) SCLK高电平脉宽
ns(最小值) SCLK低电平脉宽
0
15
40
0
12.5
25
2.5
20
0
10
ns(最小值)
ns(最大值)
ns(最大值)
ns(最小值)
ns(最大值)
ns(最大值)
ns(最小值)
ns(最大值)
ns(最小值)
ns(最小值)
CS 下降沿到DOUT/RDY有效时间
IOVDD = 4.75 V至5.5 V
IOVDD = 2 V至3.6 V
SCLK有效沿到数据有效延迟4
IOVDD = 4.75 V至5.5 V
IOVDD = 2 V至3.6 V
CS无效沿后的总线释放时间
0
8
8
5
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
CS 下降沿到SCLK有效沿建立时间4
数据有效到SCLK沿建立时间
数据有效到SCLK沿保持时间
CS 上升沿到SCLK沿保持时间
描述1, 2
SCLK无效沿到CS无效沿
SCLK无效沿到DOUT/RDY高电平/低电平
样片在初次发布期间均经过测试，以确保符合标准要求。
参见图2和图3。
此参数定义为输出跨越VOL或VOH限值所需的时间。
SCLK有效沿为SCLK的下降沿。
读取数据寄存器之后，DOUT/RDY返回高电平。在单次转换模式和连续转换模式下，当DOUT/RDY为高电平时，如有必要，可以再次读取同一数据，但必
须确保后续读取操作的发生时间不能接近下一次输出更新时间。如果使能连续读取功能，数字字只能被读取一次。
Rev. A | Page 7 of 59
AD7177-2
时序图
CS (I)
t6
t1
t5
MSB
DOUT/RDY (O)
LSB
t7
t2
t3
12912-003
SCLK (I)
t4
I = INPUT, O = OUTPUT
图2. 读取周期时序图
CS (I)
t11
t8
SCLK (I)
t9
t10
MSB
I = INPUT, O = OUTPUT
图3. 写入周期时序图
Rev. A | Page 8 of 59
LSB
12912-004
DIN (I)
AD7177-2
绝对最大额定值
除非另有说明，TA = 25°C。
热阻
表3.
θJA指定器件焊接在JEDEC测试板上以实现表贴封装。
参数
AVDD1、AVDD2至AVSS
AVDD1至DGND
IOVDD至DGND
IOVDD至AVSS
AVSS至DGND
模拟输入电压至AVSS
基准输入电压至AVSS
数字输入电压至DGND
数字输出电压至DGND
模拟输入/数字输入电流
工作温度范围
存储温度范围
最高结温
引脚焊接，回流温度
ESD额定值(人体模型)
额定值
−0.3 V至+6.5 V
−0.3 V至+6.5 V
−0.3 V至+6.5 V
−0.3 V至+7.5 V
−3.25 V至+0.3 V
−0.3 V至AVDD1 + 0.3 V
−0.3 V至AVDD1 + 0.3 V
−0.3 V至IOVDD + 0.3 V
−0.3 V至IOVDD + 0.3 V
10 mA
−40°C至+105°C
−65°C至+150°C
150°C
260°C
4 kV
表4. 热阻
封装类型
24引脚 TSSOP
JEDEC 1层板
JEDEC 2层板
θJA
单位
149
81
°C/W
°C/W
ESD警告
注意，等于或超出上述绝对最大额定值可能会导致产品永
久性损坏。这只是额定最值，并不能以这些条件或者在任
何其它超出本技术规范操作章节中所示规格的条件下，推
断产品能否正常工作。长期在超出最大额定值条件下工作
会影响产品的可靠性。
Rev. A | Page 9 of 59
ESD(静电放电)敏感器件。
带电器件和电路板可能会在没有察觉的情况下放电。
尽管本产品具有专利或专有保护电路，但在遇到高能
量ESD时，器件可能会损坏。因此，应当采取适当的
ESD防范措施，以避免器件性能下降或功能丧失。
AD7177-2
AIN4 1
24
AIN3
REF– 2
23
AIN2
REF+ 3
22
AIN1
REFOUT 4
21
AIN0
REGCAPA 5
20
GPIO1
19
GPIO0
18
REGCAPD
AVDD2 8
17
DGND
XTAL1 9
16
IOVDD
XTAL2/CLKIO 10
15
SYNC/ERROR
DOUT/RDY 11
14
CS
DIN 12
13
SCLK
AD7177-2
AVSS 6
TOP VIEW
(Not to Scale)
AVDD1 7
12912-002
引脚配置和功能描述
图4. 引脚配置
1
表5. 引脚功能描述
引脚编号
1
2
3
引脚名称
AIN4
REF−
REF+
类型2
AI
AI
AI
4
5
6
7
REFOUT
REGCAPA
AVSS
AVDD1
AO
AO
P
P
8
9
10
AVDD2
XTAL1
XTAL2/CLKIO
P
AI
AI/DI
11
DOUT/RDY
DO
12
DIN
DI
13
SCLK
DI
14
CS
DI
描述
模拟输入4。此引脚可通过交叉点多路复用器选择。
基准输入负端。REF−的范围是AVSS至AVDD1 − 1 V。
基准输入正端。REF+与REF−之间可以施加一个外部基准电压。REF+的范围
是AVSS + 1 V至AVDD1。该器件采用1 V至AVDD1幅度的基准电压工作。
内部基准电压源的缓冲输出。输出相对于AVSS为2.5 V。
模拟低压差(LDO)稳压器的输出。利用1 µF和0.1 µF电容将此引脚去耦至AVSS。
负模拟电源。此电源的范围是−2.75 V到0 V，标称设置为0 V。
模拟电源电压1。此电压相对于AVSS为5 V ± 10%。AVDD1 − AVSS可以是5 V
单电源或±2.5 V分离电源。
模拟电源电压2。此电压相对于AVSS的范围是2 V至5 V。
晶振输入1。
晶振输入2/时钟输入或输出。此引脚的功能取决于ADCMODE寄存器中的
CLOCKSEL位。MCLK源的选择有以下四个选项可用：
内部振荡器：无输出。
内部振荡器：输出至XTAL2/CLKIO。工作在IOVDD逻辑电平。
外部时钟：输入至XTAL2/CLKIO。输入必须为IOVDD逻辑电平。
外部晶振：连接在XTAL1与XTAL2/CLKIO之间。
串行数据输出/数据就绪输出引脚。DOUT/RDY是双功能引脚。它可以用作
串行数据输出引脚，以访问ADC的输出移位寄存器。输出移位寄存器可以
含有来自任一片内数据寄存器或控制寄存器的数据。数据字/控制字信息
在SCLK下降沿置于DOUT/RDY默认引脚上，且在SCLK上升沿有效。当CS为
高电平时，DOUT/RDY输出为三态。当CS为低电平时，DOUT/RDY默认用作
数据就绪引脚，变为低电平时表示转换已完成。转换完成后，如果数据
未被读取，该引脚将在下一次更新之前变为高电平。DOUT/RDY下降沿
可以用作处理器的中断，表示存在可用数据。
ADC输入移位寄存器的串行数据输入。该移位寄存器中的数据传输至ADC
内的控制寄存器，通信寄存器的寄存器地址(RA)位确定适当的寄存器。
数据在SCLK的上升沿逐个输入。
串行时钟输入。用于与ADC进行数据传输。SCLK引脚具有施密特触发式输入，
因而该接口适合光隔离应用。
片选输入引脚。此引脚是一个低电平有效逻辑输入，用于选择ADC。CS可以
用来在串行总线上具有多个器件的系统中选择ADC。CS可以用硬连线方式
置为低电平，使得ADC能以3线式模式工作，使用SCLK、DIN和DOUT与器件
接口。当CS为高电平时，DOUT/RDY输出为三态。
Rev. A | Page 10 of 59
AD7177-2
引脚编号
15
引脚名称
SYNC/ERROR
类型2
DI/O
16
IOVDD
P
17
18
DGND
REGCAPD
P
AO
19
20
21
22
23
24
GPIO0
GPIO1
AIN0
AIN1
AIN2
AIN3
DI/O
DI/O
AI
AI
AI
AI
1
2
描述
同步输入/错误输入或输出。此引脚可以通过GPIOCON寄存器
在逻辑输入与逻辑输出之间切换。使能同步输入(SYNC)时，
此引脚可以使多个AD7177-2器件的数字滤波器和模拟调制器
同步。更多信息请参见“同步”部分。禁用同步输入时，
此引脚可以用于三种模式之一：
低电平有效错误输入模式：此模式将状态寄存器的ADC_ERROR位设为1。
低电平有效、开漏错误输出模式：状态寄存器错误位映射到ERROR输出。
多个器件的SYNC/ERROR引脚可以连接到同一个上拉电阻，这样就可以
观察到任何器件的错误。
通用输出模式：此引脚的状态由GPIOCON寄存器的ERR_DAT位控制。
此引脚参考IOVDD与DGND之间的电平，而不是GPIOx引脚使用的
AVDD1和AVSS电平。这种模式下，该引脚有一个有源上拉电路。
数字I/O电源电压。IOVDD电压范围是2 V至5.5 V。IOVDD与AVDD2无关。
例如，当AVDD2为5 V时，IOVDD可采用3 V工作，反之亦然。如果AVSS
设置为−2.5 V，则IOVDD上的电压不得超过3.6 V。
数字地。
数字LDO稳压器输出。此引脚仅用于去耦。利用1 µF和0.1 µF电容将此
引脚去耦至DGND。
通用输入/输出0。此引脚参考AVDD1与AVSS之间的电平。
通用输入/输出1。此引脚参考AVDD1与AVSS之间的电平。
模拟输入0。此引脚可通过交叉点多路复用器选择。
模拟输入1。此引脚可通过交叉点多路复用器选择。
模拟输入2。此引脚可通过交叉点多路复用器选择。
模拟输入3。此引脚可通过交叉点多路复用器选择。
注意在整篇数据手册中，双功能引脚名称仅通过相关功能来引用。
AI为模拟输入，AO为模拟输出，P为电源，DI为数字输入，DO为数字输出，DI/O为双向数字输入/输出。
Rev. A | Page 11 of 59
2147455950
40
2147455900
20
2147455850
0
SAMPLE NUMBER
图7. 噪声(模拟输入缓冲器使能，VREF = 5 V，
输出数据速率 = 5 SPS)
Rev. A | Page 12 of 59
图10. 直方图(模拟输入缓冲器使能，VREF = 5 V，
输出数据速率 = 5 SPS)
ADC CODE
12912-010
2147456194
2147456183
2147456172
2147456161
2147456000
2147456150
2147456050
2147456139
120
2147456128
2147456150
2147456117
140
2147456106
2147456200
2147456095
160
2147456084
2147456250
2147456073
图6. 噪声(模拟输入缓冲器禁用，VREF = 5 V，
输出数据速率 = 10 kSPS，32位数据输出)
2147456062
0
2147456051
ADC CODE
12912-009
2147456606
2147456302
2147455998
2147455694
2147455390
2147455086
2147454782
2147454478
2147454174
2147453870
2147453566
2147453262
2147452958
2147452654
2147449000
2147452350
2147450000
2147456040
2147452000
2147452046
2147451000
2147456029
2147453000
2147451742
2147455000
2147456018
2147456000
2147451438
2147458000
2147456007
图5. 噪声(模拟输入缓冲器禁用，VREF = 5 V，
输出数据速率 = 5 SPS，32位数据输出)
2147451134
SAMPLE NUMBER
0
2147455996
ADC CODE
12912-008
2147453951
2147453943
2147453935
2147453927
2147453919
2147453911
2147453903
2147453895
2147453887
2147453879
2147453871
2147453863
2147453855
2147453847
2147453839
2147453831
2147453823
2147453815
2147453807
2147453799
2147453750
2147453791
2147453800
2147450830
2147453850
SAMPLE COUNT
2147453900
2147450526
2147454000
SAMPLE COUNT
2147453700
12912-005
0
33
66
99
132
165
198
231
264
297
330
363
396
429
462
495
528
561
594
627
660
693
726
759
792
825
858
891
924
957
990
ADC CODE
2147453950
2147455985
2147456100
SAMPLE COUNT
SAMPLE NUMBER
12912-006
ADC CODE
除非另有说明，AVDD1 = 5 V，AVDD2 = 5 V，IOVDD = 3.3 V，TA = 25°C。
2147454000
2147455974
12912-007
0
33
66
99
132
165
198
231
264
297
330
363
396
429
462
495
528
561
594
627
660
693
726
759
792
825
858
891
924
957
990
2147447000
0
33
66
99
132
165
198
231
264
297
330
363
396
429
462
495
528
561
594
627
660
693
726
759
792
825
858
891
924
957
990
ADC CODE
AD7177-2
典型性能参数
160
140
120
100
80
60
40
20
图8. 直方图(模拟输入缓冲器禁用，VREF = 5 V，
输出数据速率 = 5 SPS，32位数据输出)
2147457000
140
120
100
80
60
40
2147448000
20
图9. 直方图(模拟输入缓冲器禁用，VREF = 5 V，
输出数据速率 = 10 kSPS，32位数据输出)
100
80
60
AD7177-2
2147462000
160
2147460000
140
120
SAMPLE COUNT
2147456000
2147454000
2147452000
100
80
60
2147460733
12912-014
2147460316
2147459899
2147459482
2147459065
2147458648
2147458231
2147457814
2147457397
2147456980
2147456563
2147456146
2147455729
2147455321
2147454895
2147454478
2147454061
2147452393
0
33
66
99
132
165
198
231
264
297
330
363
396
429
462
495
528
561
594
627
660
693
726
759
792
825
858
891
924
957
990
SAMPLE NUMBER
2147453644
0
2147453227
2147448000
12912-011
20
2147452810
40
2147450000
ADC CODE
图14. 直方图(模拟输入缓冲器使能，VREF = 5 V，
输出数据速率 = 10 kSPS)
图11. 噪声(模拟输入缓冲器使能，VREF = 5 V，
输出数据速率 = 10 kSPS)
16800000
10
9
CONTINUOUS CONVERSION—REFERENCE DISABLED
STANDBY—REFERENCE DISABLED
STANDBY—REFERENCE ENABLED
16780000
8
16760000
OUTPUT CODE
6
5
4
ANALOG INPUT BUFFERS ON
3
16720000
16700000
ANALOG INPUT BUFFERS OFF
2
16680000
0
1
2
3
4
INPUT COMMON-MODE VOLTAGE (V)
5
12912-301
1
0
16740000
16660000
图12. 噪声与输入共模电压的关系，
模拟输入缓冲器开启和关闭
1
10
100
SAMPLE NUMBER
1k
10k
图15. 内部基准电压源建立时间
0
10
9
–20
8
7
–40
CMRR (dB)
6
5
4
–80
ANALOG INPUT BUFFERS ON
3
ANALOG INPUT BUFFERS OFF
2
–60
–100
0
2
4
6
8
10
FREQUENCY (MHz)
12
14
16
–120
1
10
100
1k
10k
VIN FREQUENCY (Hz)
100k
图16. 共模抑制比(CMRR)与VIN 频率的关系
(VIN = 0.1 V)
图13. 噪声与外部主时钟频率的关系，
模拟输入缓冲器开启和关闭
Rev. A | Page 13 of 59
1M
12912-226
0
12912-302
1
12912-225
NOISE (µV rms)
7
NOISE (µV rms)
ADC CODE
2147458000
AD7177-2
–80
30
–90
25
–100
SAMPLE COUNT
CMRR (dB)
–110
–120
–130
–140
–150
–160
20
15
10
5
20
30
40
50
VIN FREQUENCY (Hz)
60
70
0
12912-227
–180
10
图17. 共模抑制比(CMRR)与VIN 频率的关系(VIN = 0.1 V，
10 Hz至70 Hz，输出数据速率 = 20 SPS，增强滤波器)
–60
图20. 积分非线性(INL)分布直方图(差分输入，
所有输入缓冲器使能，VREF = 2.5 V外部，100片)
30
AVDD1—EXTERNAL 2.5V REFERENCE
AVDD1—INTERNAL 2.5V REFERENCE
–70
25
SAMPLE COUNT
–90
–100
–110
20
15
10
10
100
1k
10k
100k
VIN FREQUENCY (Hz)
1M
10M
100M
0
12912-228
1
5
0.8
1.0
1.2
1.4
INL ERROR (ppm)
1.6
1.8
2.0
25
0
–5
20
15
10
–10
5
–15
–20
–5
–4
–3
–2
–1
0
VIN (V)
1
2
3
4
5
12912-229
INL (ppm of FSR)
10
0.6
30
INTERNAL 2.5V REF,
ANALOG INPUT BUFFERS OFF
INTERNAL 2.5V REF,
ANALOG INPUT BUFFERS ON
EXTERNAL 2.5V REF,
ANALOG INPUT BUFFERS OFF
EXTERNAL 2.5V REF,
ANALOG INPUT BUFFERS ON
EXTERNAL 5V REF,
ANALOG INPUT BUFFERS OFF
EXTERNAL 5V REF,
ANALOG INPUT BUFFERS ON
SAMPLE COUNT
15
0.4
图21. 积分非线性(INL)分布直方图(差分输入，
所有输入缓冲器禁用，VREF = 2.5 V外部，100片)
图18. 电源抑制比(PSRR)与VIN 频率的关系
20
0.2
12912-231
5
–120
0
0.5
1.0
1.5
2.0
2.5
3.0
3.5
INL ERROR (ppm)
4.0
4.5
5.0
图22. 积分非线性(INL)分布直方图(所有输入缓冲器使能，
差分输入，VREF = 5 V外部，100片)
图19. 积分非线性(INL)与VIN
(差分输入)的关系
Rev. A | Page 14 of 59
12912-232
PSRR (dB)
–80
–130
2.50 2.75 3.00 3.25 3.50 3.75 4.00 4.25 4.50 4.75 5.00
INL ERROR (ppm)
12912-230
–170
AD7177-2
16400000
30
16300000
25
FREQUENCY (Hz)
SAMPLE COUNT
16200000
20
15
10
16100000
16000000
15900000
15800000
5
0.4
0.6
0.8
1.0
1.2
INL ERROR (ppm)
1.4
1.6
15600000
–40
图23. 积分非线性(INL)分布直方图(所有输入缓冲器禁用，
差分输入，VREF = 5 V外部，100片)
5.0
20
40
60
TEMPERATURE (°C)
80
100
0.0010
4.0
0.0005
3.5
3.0
ERROR (V)
INL (ppm of FSR)
0
图26. 内部振荡器频率与温度的关系
BUFFER DISABLED
BUFFER ENABLED
4.5
–20
12912-236
0.2
12912-233
0
15700000
2.5
2.0
1.5
0
–0.0005
1.0
0
20
40
60
TEMPERATURE (°C)
80
100
–0.0010
–40
50
45
45
40
40
35
35
SAMPLE COUNT
50
30
25
20
10
5
5
0
16.04
100
20
10
16.00 16.01 16.02 16.03
FREQUENCY (MHz)
80
25
15
15.99
20
40
60
TEMPERATURE (°C)
30
15
15.98
0
图27. 绝对基准误差与温度的关系
16.05
12912-235
SAMPLE COUNT
图24. 积分非线性(INL)与温度的关系
(差分输入，VREF = 2.5 V外部)
–20
图25. 内部振荡器频率/精度分布直方图
(100片)
0
–40 –30 –20 –10 0
10 20 30 40 50 60 70 80 90
OFFSET ERROR (µV)
图28. 失调误差分布直方图(内部短路，248片)
Rev. A | Page 15 of 59
12912-238
–20
12912-234
0
–40
12912-237
0.5
AD7177-2
25
35
30
20
SAMPLE COUNT
SAMPLE COUNT
25
20
15
15
10
10
5
35
35
30
30
25
20
15
5
5
–1
0
1
2
GAIN ERROR (ppm/FSR)
3
4
12912-242
0.30
0.28
0.26
0.24
0.22
0.20
0.18
0.16
0.14
0.12
0
0.10
图30. 增益误差分布直方图(所有输入缓冲器使能，100片)
0.15
0.20 0.25 0.30 0.35 0.40 0.45
GAIN ERROR DRIFT (ppm/FSR)
0.50
0.55
图33. 增益误差漂移分布直方图
(所有输入缓冲器禁用，100片)
0.025
30
25
SUPPLY CURRENT (A)
0.020
20
15
10
0.015
0.010
0.005
0
34
35
36
37
38
39
40
GAIN ERROR (ppm/FSR)
41
42
43
0
–40
BUFFERS DISABLED
BUFFERS ENABLED
–20
0
20
40
60
TEMPERATURE (°C)
图34. 电源电流与温度的关系
(连续转换模式)
图31. 增益误差分布直方图
(所有输入缓冲器禁用，100片)
Rev. A | Page 16 of 59
80
100
12912-244
5
12912-241
SAMPLE COUNT
0.10
15
10
–2
0.08
20
10
–3
0.06
25
12912-243
SAMPLE COUNT
40
12912-240
SAMPLE COUNT
图32. 增益误差漂移分布直方图
(所有输入缓冲器使能，100片)
40
–4
0.04
0
GAIN ERROR DRIFT (ppm/FSR)
图29. 失调误差漂移分布直方图(内部短路，248片)
0
0.02
–0.02
OFFSET DRIFT ERROR (nV/°C)
0
12912-239
0
–90
–80
–70
–60
–50
–40
–30
–20
–10
0
10
20
30
40
50
60
70
80
90
100
110
120
5
AD7177-2
1.6
100
ANALOG INPUT CURRENT (nA)
1.2
1.0
0.8
0.6
0.4
0.2
60
40
20
0
–20
–40
–60
–20
0
20
40
60
TEMPERATURE (°C)
80
100
–100
–5
12912-245
0
–40
–3
–2
–1
0
1
2
INPUT VOLTAGE (V)
3
4
5
图38. 模拟输入电流与输入电压的关系
(VCM = 2.5 V，所有输入缓冲器使能)
18
100
16
80
14
60
ANALOG INPUT CURRENT (nA)
SAMPLE COUNT
图35. 电源电流与温度的关系(关断模式)
–4
12912-248
–80
12
10
8
6
4
2
AIN+ = AVDD1 – 0.2V
AIN– = AVSS + 0.2V
AIN+ = AVDD1
AIN– = AVSS
40
20
0
–20
–40
–60
0
–1.2 –1.0 –0.8 –0.6 –0.4 –0.2 0
0.2 0.4
TEMPERATURE DELTA (°C)
0.6
0.8
1.0
12912-246
–80
图36. 温度传感器分布直方图
(未校准，100片)
30
25
20
15
10
12912-247
5
9.60 9.65 9.70 9.75 9.80 9.85 9.90 9.95 10.00 10.05 10.10
CURRENT (µA)
–20
0
20
40
60
TEMPERATURE (°C)
图39. 模拟输入电流与温度的关系
(所有输入缓冲器使能)
35
0
–100
–40
图37. 开路测试电流分布直方图
(100片)
Rev. A | Page 17 of 59
80
100
12912-249
SUPPLY CURRENT (µA)
1.4
SAMPLE COUNT
–40°C, AIN+
–40°C, AIN–
+25°C, AIN+
+25°C, AIN–
+105°C, AIN+
+105°C, AIN–
80
AD7177-2
噪声性能和分辨率
表6和表7所示为AD7177-2在不同输出数据速率和滤波器下
换ADC时，差分输入电压为0 V产生的典型值。必须注意，
的均方根噪声、峰峰值噪声、有效分辨率和无噪声(峰峰
峰峰值分辨率是根据峰峰值噪声计算得出。峰峰值分辨率
值)分辨率。所提供的数据是针对双极性输入范围以及采用
表示无闪烁码的分辨率。
5 V外部基准电压源而言。这些数据是在单个通道上连续转
表6. RMS噪声和峰峰值分辨率与输出数据速率的关系，使用Sinc5 + Sinc1滤波器(默认)1
输出数据速率(SPS)
禁用输入缓冲器
10,000
1000
59.92
49.96
16.66
5
使能输入缓冲器
10,000
1000
59.98
49.96
16.66
5
1
RMS噪声(µV rms)
有效分辨率(位)
峰峰值噪声(μV p-p)
峰峰值分辨率(位)
2.5
0.77
0.19
0.18
0.1
0.07
21.9
23.6
25.8
26
26.7
27.3
18.3
5.2
1.1
0.95
0.45
0.34
19.1
20.9
23.1
23.3
24.1
24.6
3
0.92
0.23
0.2
0.13
0.07
21.7
23.4
25.7
26
26.6
26.7
23
5.7
1.2
1
0.66
0.32
18.7
20.7
23.0
23.3
23.9
24.6
仅限选定速率，1000样本。
表7. RMS噪声和峰峰值分辨率与输出数据速率的关系，使用Sinc3滤波器1
输出数据速率(SPS)
禁用输入缓冲器
10,000
1000
60
50
16.66
5
使能输入缓冲器
10,000
1000
60
50
16.66
5
5
1
RMS噪声(µV rms)
有效分辨率(位)
峰峰值噪声(μV p-p)
峰峰值分辨率(位)
1.8
0.56
0.13
0.13
0.07
0.05
22.4
24
26.3
26.5
27
27.5
14
3.9
0.8
0.7
0.37
0.21
19.4
21.3
23.6
23.8
24.3
24.8
2.1
0.71
0.17
0.15
0.12
0.08
0.08
22.2
23.7
25.8
26.2
26.8
27.2
24
16
4.5
1.1
0.83
0.6
0.35
0.35
19.3
21.1
23.1
23.5
24.1
24.5
24
仅限选定速率，1000样本。
Rev. A | Page 18 of 59
AD7177-2
开始使用
AD7177-2是一款快速建立、高分辨率、多路复用ADC，配
AD7177-2内置一个2.5 V精密低漂移(±2 ppm/°C)带隙基准电
置灵活。AD7177-2包括下列特性：
压源。此基准电压源用于ADC转换，从而减少外部元件数
• 两路全差分或四路单端模拟输入。
量。另外，该基准电压源也可以通过REFOUT引脚输出，
用作外部电路的低噪声偏置电压。比如利用REFOUT信号
• 交叉点多路复用器可选择任何模拟输入组合作为要转换
设置外部放大器的输入共模电压。
的输入信号，并将其路由至调制器正或负输入。
• 真正的轨到轨缓冲模拟和基准输入。
AD7177-2内置两个独立的线性稳压器模块，分别用于模拟
• 全差分输入或单端输入(相对于任何模拟输入)。
和数字电路。模拟LDO将AVDD2电源调节到1.8 V，以便为
• 各通道独立配置能力——最多可以定义四种不同的设
ADC内核供电。用户可以简单地将AVDD1和AVDD2电源
置。可以将不同的设置映射到各通道。每种设置都允许
连在一起。如果系统中已经有一个2 V(最小值)至5.5 V(最大
用户配置缓冲器使能与否、增益和失调校正、滤波器类
值)的干净模拟电源轨，用户也可以选择将此电源连接到
型、输出数据速率以及基准电压源选择(内部或外部)。
AVDD2输入，从而降低功耗。
GENERAL-PURPOSE I/O 0 AND
GENERAL-PURPOSE I/O 1
OUTPUT HIGH = AVDDx
GPIO1
OUTPUT LOW = AVSS
GPIO0
16MHz
19
20
GPIO0
GPIO1
OPTIONAL EXTERNAL
CRYSTAL CIRCUITRY
CAPACITORS
XTAL1 9
21 AIN0
CX2
CX1
XTAL2/CLKIO 10
DOUT/RDY 11
DOUT/RDY
22 AIN1
DIN
DIN 12
SCLK
SCLK 13
23 AIN2
CS
CS 14
SYNC/ERROR 15
24 AIN3
SYNC/ERROR
AD7177-2
1
CLKIN
OPTIONAL
EXTERNAL
CLOCK
INPUT
IOVDD
IOVDD 16
AIN4
0.1µF
DGND 17
2
4.7µF
0.1µF
1
3
TP
NC
VIN
REGCAPD 18
NC 7
0.1µF
ADR445
4 GND
TP
5
8
AVDD1
AVDD1 7
VOUT 6
TRIM
1µF
3
0.1µF
4.7µF
0.1µF
REF+
0.1µF
AVDD2
2.5V REFERENCE
OUTPUT
0.1µF
2
REF–
4
REFOUT
AVDD2
8
0.1µF
REGCAPA 5
0.1µF
AVSS
1µF
6
0.1µF
图40. 典型连接图
Rev. A | Page 19 of 59
12912-051
VIN
AD7177-2
用于数字IOVDD电源的线性稳压器执行类似的功能，将施
访问ADC寄存器映射
加于IOVDD引脚的输入电压调节至1.8 V，用于内部数字滤
通信寄存器控制对ADC全部寄存器映射的访问。此寄存器
波。串行接口信号始终采用该引脚上出现的IOVDD电源工
是一个8位只写寄存器。上电或复位后，数字接口默认处
作。这意味着，如果将3.3 V电压施加于IOVDD引脚，接口
于期待对通信寄存器执行一个写操作的状态；因此，所有
逻辑输入和输出将以此电平工作。
通信均从写入通信寄存器开始。
AD7177-2适合类型广泛的应用，可提供高分辨率和高精
写入通信寄存器的数据决定要访问哪一个寄存器，以及下
度。应用情形举例如下：
一个操作是读操作还是写操作。寄存器地址位(RA[5:0])决
• 利用内部多路复用器快速扫描模拟输入通道
定读或写操作的目标寄存器。
• 利用外部多路复用器快速扫描模拟输入通道，通过
当对选定寄存器的读或写操作完成后，接口返回到默认状
GPIO自动控制
态，即期待对通信寄存器执行写操作的状态。
• 在通道扫描或每通道ADC应用中以较低速度实现高分辨率
• 每通道单ADC：快速低延迟输出支持在外部微控制器、
DSP或FPGA中进行进一步的应用特定滤波
图42和图43显示了对一个寄存器的读写操作：首先将一个
8位命令写入通信寄存器，然后是针对该寄存器的数据。
电源
8-BIT COMMAND
8 BITS, 16 BITS,
OR 24 BITS OF DATA
CMD
DATA
CS
AD7177-2有三个独立的电源：AVDD1、AVDD2和IOVDD。
AVDD1为交叉点多路复用器和集成的模拟与基准输入缓冲
DIN
器供电。AVDD1以AVSS为基准，AVDD1 − AVSS = 5 V。
AVDD1 − AVSS可以是5 V单电源或±2.5 V分离电源。分离
SCLK
12912-053
电源供电支持真双极性输入。采用分离电源时，应考虑绝
对最大额定值(参见“绝对最大额定值”部分)。
图42. 写入一个寄存器
(8位命令和寄存器地址，随后是8位、16位或24位数据；
DIN上的数据长度取决于所选的寄存器)
AVDD2为内部1.8 V模拟LDO稳压器供电。此稳压器为ADC
内核供电。AVDD2以AVSS为基准，AVDD2 − AVSS可以在
2 V(最小值)到5.5 V(最大值)之间。
8-BIT COMMAND
IOVDD为内部1.8 V数字LDO稳压器供电。此稳压器为ADC
8 BITS, 16 BITS,
24 BITS, OR
32 BITS OUTPUT
CS
的数字逻辑供电。IOVDD设置ADC的SPI接口的电平。
IOVDD以DGND为基准，IOVDD − DGND可以在2 V(最小
值)到5.5 V(最大值)之间。
DIN
CMD
数字通信
A D 7 1 7 7 - 2 有 一 个 3线 或 4 线 SPI 接 口 ， 它 与 Q SPI ™ 、
DOUT/RDY
DATA
接低电平时也能工作。在SPI模式3下，SCLK空闲时为高电
SCLK
平，SCLK的下降沿为驱动沿，上升沿为采样沿。这意味
12912-054
MICROWIRE®和DSP兼容。该接口以SPI模式3工作，在CS
图43. 读取一个寄存器
(8位命令和寄存器地址，随后是8位、16位或24位数据；
DOUT上的数据长度取决于所选的寄存器)
着，数据在下降/驱动沿输出，在上升/采样沿输入。
要验证器件通信是否正常，建议读取ID寄存器。ID寄存器
是一个只读寄存器，含有针对AD7177-2的值0x4FDX。通
SAMPLE EDGE
12912-052
DRIVE EDGE
信寄存器和ID寄存器详情分别参见表8和表9。
图41. SPI模式3 SCLK沿
Rev. A | Page 20 of 59
AD7177-2
AD7177-2复位
图44概要展示了ADC配置的建议更改流程，分为以下三个
当接口同步丧失时，执行一个占用至少64个串行时钟周期
模块：
的写操作，并使DIN处于高电平状态，可以复位整个器
• 通道配置(见图44中的框A)
件，使ADC返回默认状态，包括寄存器内容。另外，如果
• 设置配置(见图44中的框B)
CS配合数字接口使用，让CS变为高电平就能将数字接口设
• ADC模式和接口模式配置(见图44中的框C)
为默认状态，并中止任何串行接口操作。
通道配置
配置概述
AD7177-2有4个独立通道和4种独立设置。用户可以选择任
在加电或复位后，AD7177-2的默认配置如下：注意，这里
意通道上的任何模拟输入对，还可为任何通道选择4种设
只展示了少数几种寄存器设置选项，本列表只是一个示例。
置中的任意一种，让用户在通道配置方面拥有全面的灵活
有关寄存器的完整信息，请参阅“寄存器详解”部分。
性。此外，在使用差分输入和单端输入时，因为每个通道
• 通道配置。CH0使能，AIN0被选为正输入，AIN1被选
都可以拥有自己的专用设置，所以可以按通道进行配置。
为负输入。选择设置0。
通道寄存器
• 设置配置。使能内部基准源和模拟输入缓冲器。禁用基
通道寄存器用于选择5个模拟输入引脚(AIN0至AIN4)中的哪
准输入缓冲器。
一个用作该通道的正模拟输入(AIN+)或负模拟输入(AIN−)。
• 滤波器配置。选择sinc5 + sinc1滤波器，并选择10 kSPS的
此寄存器还包含通道使能/禁用位和设置选择位，用于选择
最大输出数据速率。
该通道使用4种可用设置中的哪一种。
• ADC模式。使能连续转换模式和内部振荡器。
当AD7177-2工作时，若有一个以上的通道被使能，通道序
• 接口模式。禁用CRC以及数据+状态输出。
列器将按顺序遍历各使能的通道，从通道0到通道3。如果
一个通道被禁用，序列器将跳过该通道。通道0的通道寄
A
CHANNEL CONFIGURATION
SELECT POSITIVE AND NEGATIVE INPUT FOR EACH ADC CHANNEL
SELECT ONE OF 4 SETUPS FOR ADC CHANNEL
B
SETUP CONFIGURATION
4 POSSIBLE ADC SETUPS
SELECT FILTER ORDER, OUTPUT DATA RATE, AND MORE
C
ADC MODE AND INTERFACE MODE CONFIGURATION
SELECT ADC OPERATING MODE, CLOCK SOURCE,
ENABLE CRC, DATA + STATUS, AND MORE
12912-044
存器详情如表10所示。
图44. 建议ADC配置流程
表8. 通信寄存器
寄存器
0x00
名称
COMMS
位
[7:0]
位7
WEN
位6
R/W
位5
位
[15:8]
[7:0]
位7
位6
位5
位
[15:8]
[7:0]
位7
CH_EN0
位4
位3
位2
位1
位0
复位
0x00
RW
W
位2
位1
位0
复位
0x4FDX
RW
R
复位
0x8001
RW
RW
RA
表9. ID寄存器
寄存器
0x07
名称
ID
位4
位3
ID[15:8]
ID[7:0]
表10. 通道0寄存器
寄存器
0x10
名称
CH0
位6
位5
位4
保留
SETUP_SEL[2:0]
AINPOS0[2:0]
位3
Rev. A | Page 21 of 59
位2
保留
AINNEG0
位1
位0
AINPOS0[4:3]
AD7177-2
ADC设置
设置配置寄存器
AD7177-2有4种独立设置。每种设置包括以下四个寄存器：
设置配置寄存器允许用户通过选择双极性或单极性来选择
ADC的输出编码。在双极性模式下，ADC支持负差分输入
• 设置配置寄存器
电压，输出编码为偏移二进制。在单极性模式下，ADC仅
• 滤波器配置寄存器
支持正差分电压，输出编码为标准二进制。无论何种情
• 增益寄存器
况，输入电压必须在AVDD1/AVSS电源电压范围内。用户
• 失调寄存器
可以利用这些寄存器选择基准电压源。提供三种选项：内
例如，设置0包括设置配置寄存器0、滤波器配置寄存器
部2.5 V基准电压源、连接在REF+与REF−引脚之间的外部基
0、增益寄存器0和失调寄存器0。图45展示的是这些寄存
准电压源或AVDD1 – AVSS。模拟输入和基准输入缓冲器也
器的分组情况。设置可从通道寄存器中选择(参见“通道配
可以利用此寄存器使能或禁用。
置”部分)，可以为各通道分配4种独立设置中的一种。表
滤波器配置寄存器
11至表14显示了设置0相关的四个寄存器。该结构在设置1
滤波器配置寄存器选择ADC调制器的输出端使用何种数字
至设置3重复出现。
滤波器。滤波器的阶数和输出数据速率通过设置此寄存器
的各位来选择。更多信息请参阅“数字滤波器”部分。
SETUP CONFIG
REGISTERS
FILTER CONFIG
REGISTERS
GAIN REGISTERS*
OFFSET REGISTERS
SETUPCON0 0x20
FILTCON0 0x28
GAIN0
0x38
OFFSET0 0x30
SETUPCON1 0x21
FILTCON1 0x29
GAIN1
0x39
OFFSET1 0x31
SETUPCON2 0x22
FILTCON2 0x2A
GAIN2
0x3A
OFFSET2 0x32
SETUPCON3 0x23
FILTCON3 0x2B
GAIN3
0x3B
OFFSET3 0x33
SELECT DIGITAL
FILTER TYPE
AND OUTPUT DATA RATE
DATA OUTPUT CODING
REFERENCE SOURCE
INPUT BUFFERS
GAIN CORRECTION
OFFSET CORRECTION
OPTIONALLY
OPTIONALLY PROGRAMMED
PROGRAMMED
PER SETUP AS REQUIRED
PER SETUP AS REQUIRED
(*FACTORY CALIBRATED)
SINC5 + SINC1
SINC3
SINC3 MAP
ENHANCED 50Hz AND 60Hz
12912-045
SELECT PERIPHERAL
FUNCTIONS FOR
ADC CHANNEL
图45. ADC设置寄存器分组情况
表11. 设置配置0寄存器
寄存器 名称
位
位7
位6
0x20
SETUPCON0 [15:8]
保留
[7:0] BURNOUT_EN0 保留
位5
位4
位3
BI_UNIPOLAR0 REFBUF0+
REF_SEL0
位2
位1
REFBUF0− AINBUF0+
保留
位0
AINBUF0−
复位
0x1320
RW
RW
复位
0x0507
RW
RW
表12. 滤波器配置0寄存器
寄存器 名称
0x28
FILTCON0
位
位7
[15:8] SINC3_MAP0
[7:0] 保留
位6
位5
位4
位3
位2
ENHFILTEN0
ODR0
保留
ORDER0
位1
位0
ENHFILT0
表13. 增益配置0寄存器
寄存器 名称
0x38
GAIN0
位
[23:0]
位[23:0]
GAIN0[23:0]
复位
RW
0x5XXXX0 RW
位[23:0]
OFFSET0[23:0]
复位
RW
0x800000 RW
表14. 失调配置0寄存器
寄存器 名称
0x30
OFFSET0
位
[23:0]
Rev. A | Page 22 of 59
AD7177-2
增益寄存器
ADC模式和接口模式配置
增益寄存器是24位寄存器，用来保存ADC的增益校准系
ADC模式寄存器和接口模式寄存器用于配置供AD7177-2使
数。增益寄存器是读/写寄存器。这些寄存器在上电时加载
用的内核外设，同时也用于配置数字接口模式。
工厂校准系数。因此，每个器件具有不同的默认系数。如
ADC模式寄存器
果用户启动系统满量程校准，或者写入增益寄存器，该默
ADC模式寄存器主要用于设置ADC的转换模式：连续转换
认值将被自动覆盖。有关校准的更多信息请参见“工作模
或单次转换。用户也可以选择待机和关断模式以及任何校
式”部分。
准模式。此外，该寄存器还包含时钟源选择位和内部基准
失调寄存器
电压源使能位。基准电压源选择位包含在设置配置寄存器
失调寄存器保存ADC的失调校准系数。失调寄存器的上电
中(更多信息参见“ADC设置”部分)。
复位值为0x800000。失调寄存器为24位读/写寄存器。如果
接口模式寄存器
用户启动内部或系统零电平校准，或者写入失调寄存器，
接口模式寄存器用于配置数字接口的工作模式。利用此寄
该上电复位值将被自动覆盖。
存器，用户可以控制数据字长度、CRC使能、数据+状态
读取和连续读取模式。ADC模式和接口模式寄存器的详情
分别参见表15和表16。更多信息请参阅“数字接口”部分。
表15. ADC模式寄存器
寄存器
0x01
名称
ADCMODE
位
[15:8]
[7:0]
位7
REF_EN
保留
位6
HIDE_DELAY
位5
SING_CYC
Mode
位4
位3
保留
位2
位1
Delay
CLOCKSEL
位0
复位
0x8000
RW
RW
保留
表16. 接口模式寄存器
寄存器
0x02
名称
IFMODE
位
[15:8]
[7:0]
位7
位6
位5
CONTREAD
保留
DATA_STAT
REG_CHECK
位4
ALT_SYNC
保留
Rev. A | Page 23 of 59
位3
位2
位1
IOSTRENGTH
保留
CRC_EN
WL32
位0
DOUT_RESET
保留
复位
0x0000
RW
RW
AD7177-2
了解配置灵活性
对于任何应用案例，对增益和失调寄存器进行编程都是可
AD7177-2最简单的实现方式是利用邻近模拟输入构成2路
选的，寄存器框图之间的虚线也表明了这一点。
差分输入，并以相同的设置、增益校正和失调校正寄存器
运行这些输入。在这种情况下，用户选择以下差分输入：
AIN0/AIN1和AIN2/AIN3。在图46中，黑色字体所示寄存
器必须针对这样一种配置进行编程。在这种配置中，显示
为灰色字体的寄存器是冗余的。
CHANNEL
REGISTERS
实现这两路全差分输入的另一种方法是使用4种可用设
置。这样做的动因包括：各差分输入存在不同的速度/噪声
要求，或者各通道可能有特定的失调或增益校正。图47展
示了每个差分输入可能使用独立设置的方式，从而为每个
通道的配置带来全面的灵活性。
SETUP CONFIG
REGISTERS
FILTER CONFIG
REGISTERS
GAIN REGISTERS*
OFFSET REGISTERS
AIN0
CH0
0x10
SETUPCON0 0x20
FILTCON0 0x28
GAIN0
0x38
OFFSET0 0x30
AIN1
CH1
0x11
SETUPCON1 0x21
FILTCON1 0x29
GAIN1
0x39
OFFSET1 0x31
AIN2
CH2
0x12
SETUPCON2 0x22
FILTCON2 0x2A
GAIN2
0x3A
OFFSET2 0x32
AIN3
CH3
0x13
SETUPCON3 0x23
FILTCON3 0x2B
GAIN3
0x3B
OFFSET3 0x33
SELECT ANALOG INPUT PAIRS
ENABLE THE CHANNEL
SELECT SETUP 0
SELECT PERIPHERAL
FUNCTIONS FOR
ADC CHANNEL
DATA OUTPUT CODING
REFERENCE SOURCE
INPUT BUFFERS
SELECT DIGITAL
FILTER TYPE
AND OUTPUT DATA RATE
GAIN CORRECTION
OFFSET CORRECTION
OPTIONALLY
OPTIONALLY PROGRAMMED
PROGRAMMED
PER SETUP AS REQUIRED
PER SETUP AS REQUIRED
(*FACTORY CALIBRATED)
SINC5 + SINC1
SINC3
SINC3 MAP
12912-046
AIN4
ENHANCED 50Hz AND 60Hz
图46. 2个全差分输入，均使用一种设置(SETUPCON0；FILTCON0；GAIN0；OFFSET0)
SETUP CONFIG
REGISTERS
FILTER CONFIG
REGISTERS
GAIN REGISTERS*
OFFSET REGISTERS
AIN0
CH0
0x10
SETUPCON0 0x20
FILTCON0 0x28
GAIN0
0x38
OFFSET0 0x30
AIN1
CH1
0x11
SETUPCON1 0x21
FILTCON1 0x29
GAIN1
0x39
OFFSET1 0x31
AIN2
CH2
0x12
SETUPCON2 0x22
FILTCON2 0x2A
GAIN2
0x3A
OFFSET2 0x32
AIN3
CH3
0x13
SETUPCON3 0x23
FILTCON3 0x2B
GAIN3
0x3B
OFFSET3 0x33
AIN4
SELECT PERIPHERAL
FUNCTIONS FOR
ADC CHANNEL
DATA OUTPUT CODING
REFERENCE SOURCE
INPUT BUFFERS
SELECT DIGITAL
FILTER TYPE
AND OUTPUT DATA RATE
SINC5 + SINC1
SINC3
SINC3 MAP
GAIN CORRECTION
OFFSET CORRECTION
OPTIONALLY
OPTIONALLY PROGRAMMED
PROGRAMMED
PER SETUP AS REQUIRED
PER SETUP AS REQUIRED
(*FACTORY CALIBRATED)
ENHANCED 50Hz AND 60Hz
图47. 2个全差分输入(各通道一种设置)
Rev. A | Page 24 of 59
12912-047
CHANNEL
REGISTERS
AD7177-2
图48中的示例展示了通道寄存器在模拟输入引脚与设置配
OFFSET1寄存器进行编程，可以根据具体设置使用可选的
置下游之间的跨越方式。在该示例中，需要1个差分输入
增益和失调校正。
和2个单端输入。单端输入为AIN2/AIN4和AIN3/AIN4组
合。差分输入对为AIN0/AIN1，采用设置0。两个单端输入
对设置为诊断输入，因而采用不同于差分输入的独立设
置，但单端输入之间共享设置1。鉴于选择了两种设置供
使用，因此，根据需要对SETUPCON0和SETUPCON1寄存
在图48所示例子中，使用的是CH0至CH2寄存器。设置这
些寄存器中每一个的MSB，CH_EN0至CH_EN2位通过交
叉点多路复用器使能3种组合。当AD7177-2转换时，序列
器以升序从CH0转到CH1，再到CH2，然后回到CH0，重
复整个序列。
器进行编程，同时还根据需要对FILTCON0和FILTCON1寄
存器进行编程。通过对GAIN0、GAIN1寄存器和OFFSET0、
AIN0
CH0
AIN1
CH1
AIN2
CH2
AIN3
CH3
AIN4
SETUP CONFIG
REGISTERS
FILTER CONFIG
REGISTERS
GAIN REGISTERS*
0x10
SETUPCON0 0x20
FILTCON0 0x28
GAIN0
0x11
SETUPCON1 0x21
FILTCON1 0x29
0x12
SETUPCON2 0x22
FILTCON2 0x2A
0x13
SETUPCON3 0x23
FILTCON3 0x2B
SELECT ANALOG INPUT PARTS
ENABLE THE CHANNEL
SELECT SETUP
SELECT PERIPHERAL
FUNCTIONS FOR
ADC CHANNEL
DATA OUTPUT CODING
REFERENCE SOURCE
INPUT BUFFERS
SELECT DIGITAL
FILTER TYPE
AND OUTPUT DATA RATE
0x38
OFFSET0 0x30
GAIN1
0x39
OFFSET1 0x31
GAIN2
0x3A
OFFSET2 0x32
GAIN3
0x3B
OFFSET3 0x33
GAIN CORRECTION
OFFSET CORRECTION
OPTIONALLY
OPTIONALLY PROGRAMMED
PROGRAMMED
PER SETUP AS REQUIRED
PER SETUP AS REQUIRED
(*FACTORY CALIBRATED)
SINC5 + SINC1
SINC3
SINC3 MAP
ENHANCED 50Hz AND 60Hz
图48. 差分和单端混合配置(使用多种共用设置)
Rev. A | Page 25 of 59
OFFSET REGISTERS
12912-048
CHANNEL
REGISTERS
AD7177-2
电路描述
模拟输入缓冲
AVDD1
AD7177-2的两个ADC模拟输入上均集成真正的轨到轨精密
AIN0
单位增益缓冲器。缓冲器的好处是可提供高输入阻抗，而
AVSS
典型输入电流仅±30 nA，使得高阻抗信号源可以直接连接
到模拟输入。缓冲器全面驱动ADC内置开关电容采样网
AVDD1
+IN
AIN1
CS1
络，简化了模拟前端电路要求，而每个缓冲器的典型功耗
AVSS
仅有2.9 mA。每个模拟输入缓冲器放大器均完全斩波，就
AVDD1
是说，这会使缓冲器的失调误差漂移和1/f噪声最小。ADC
Ø2
CS2
AVSS
0
AVDD1
–IN
Ø1
–20
AIN3
–40
AVSS
–60
AVDD1
–80
AIN4
12912-056
AMPLITUDE (dB)
Ø2
AIN2
和缓冲器的总1/f噪声曲线如图49所示。
Ø1
–100
AVSS
–120
图50. 简化模拟输入电路
–140
CS1和CS2为皮法级电容。此容值是采样电容和寄生电容的
–160
组合。
–200
1
10
100
1000
FREQUENCY (Hz)
12912-300
–180
图49. 短路输入FFT(使能模拟输入缓冲器)
全差分输入
AIN0至AIN4模拟输入均连接到交叉点多路复用器，因此
可以使用信号的任意组合来构成模拟输入对。这样，用户
在接近电源轨工作时，不像很多分立放大器，这些模拟输
入缓冲器的线性度不会下降。在AVDD1和AVSS电源轨或附
近工作时，输入电流会提高。温度较高时，提高幅度最为
明显。图38和图39显示了不同条件下的模拟输入电流。禁用
模拟输入缓冲器时，AD7177-2的平均输入电流以±48 µA/V
的速率随差分输入电压而线性变化。
就可以选择2个全差分输入或4个单端输入。
若有两个全差分输入路径连接到AD7177-2，考虑到引脚彼
此的相对位置，建议将AIN0/AIN1用作一个差分输入对，
并将AIN2/AIN3用作第二个差分输入对。将所有模拟输入
去耦至AVSS。
单端输入
交叉点多路复用器
有 5个 模 拟 输 入 引 脚 ： AIN0、 AIN1、 AIN2、 AIN3和
AIN4。各引脚均连接到内部交叉点多路复用器。交叉点多
路复用器支持将其中的任何引脚配置为单端或全差分输入
对。AD7177-2最多可以有四个有效通道。使能多个通道
时，各通道按顺序自动处理：从编号最小的使能通道到编
号最大的使能通道。多路复用器的输出连接到集成真轨到
轨缓冲器的输入。可禁用这些缓冲器，让多路复用器的输
用户也可以选择测量四路不同的单端模拟输入。这种情况
下，各路模拟输入被转换为待测量的单端输入与设定的模拟
输入公共引脚之间的差值。由于存在一个交叉点多路复用
器，因此用户可以将任意模拟输入设置为公共引脚。例如，
将AIN4引脚连接到AVSS或REFOUT电压(即AVSS + 2.5 V)，
并在配置交叉点多路复用器时选择此输入。在单端输入下
使用AD7177-2时，INL性能会降低。
出直接连到ADC的开关电容输入。简化的模拟输入电路如
图50所示。
Rev. A | Page 26 of 59
AD7177-2
AD7177-2基准电压源
时，内部基准电压源默认使能，并通过REFOUT引脚输
AD7177-2允许用户将外部基准电压源施加于器件的REF+
出。当使用外部基准电压源而非内部基准电压源为
和REF−引脚，或者使用内部2.5 V、低噪声、低漂移基准电
AD7177-2供电时，必须注意REFOUT引脚的输出。如果应
压源。适当设置设置配置寄存器的REF_SELx位(位[5:4])，
用的其它地方不使用内部基准电压源，应确保不要将
可以选择要使用的基准电压源。设置配置0寄存器的结构
REFOUT引脚硬连线到AVSS，否则会在上电时消耗大量电
如表17所示。上电时，AD7177-2默认使用内部2.5 V基准电
流。上电时，如果不使用内部基准电压源，应写入ADC模
压源。
式寄存器，禁用内部基准电压源。这是由ADC模式寄存器
的REF_EN位(位15)控制，如表18所示。
外部基准电压源
AD7177-2具有全差分基准电压输入，通过REF+和REF−引
内部基准电压源
脚施加。推荐使用标准低噪声、低漂移基准电压源，如
AD7177-2内置低噪声、低漂移基准电压源。内部基准电压
ADR445、ADR444和ADR441等。将外部基准电压施加于
源提供2.5 V输出。ADC模式寄存器的REF_EN位设置为1后，
AD7177-2基准电压引脚，如图51所示。将任何外部基准电
内部基准电压源通过REFOUT引脚输出，并通过一个0.1 µF
压源的输出去耦至AVSS。如图51所示，ADR445输出通过
电容去耦至AVSS。AD7177-2的内部基准电压源在上电时
其输出端的0.1 µF电容去耦以确保稳定。输出然后连接到一
默认使能，并且被选择为ADC的基准电压源。使用内部基
个4.7 µF电容，它用作ADC所需动态电荷的储存库，REF+输
准电压源时，INL性能会降低，如图19所示。
入端连接一个0.1 µF去耦电容。此电容应尽可能靠近REF+和
REFOUT信号经过缓冲后输出到该引脚。该信号可以在电
REF−引脚。REF−引脚直接连到AVSS电位。AD7177-2上电
路外部使用，用作外部放大器配置的共模源。
AD7177-2
5.5V TO 18V
ADR4452
0.1µF
5V VREF
1
0.1µF
4.7µF
1
1
3
REF+
2
REF–
0.1µF
1
1ALL DECOUPLING IS TO AVSS.
2ANY OF THE ADR440/ADR441/ADR443/ADR444/ADR445 FAMILY OF REFERENCES
CAN BE USED. THE ADR444 AND ADR441 BOTH ENABLE REUSE OF THE
5V ANALOG SUPPLY NEEDED FOR AVDD1 TO POWER THE REFERENCE VIN.
12912-159
1
图51. 外部基准电压源ADR445连接到AD7177-2基准电压引脚
表17. 设置配置0寄存器
寄存器 名称
0x20
SETUPCON0
位
[15:8]
[7:0]
位7
位6
保留
BURNOUT_EN0 保留
位5
位4
位3
BI_UNIPOLAR0 REFBUF0+
REF_SEL0
位2
REFBUF0−
位1
AINBUF0+
保留
位0
AINBUF0−
复位
RW
0x1320 RW
表18. ADC模式寄存器
寄存器
0x01
名称
ADCMODE
位
[15:8]
[7:0]
位7
REF_EN
保留
位6
HIDE_DELAY
位5
SING_CYC
Mode
位4
位3
保留
Rev. A | Page 27 of 59
位2
CLOCKSEL
位1
Delay
位0
保留
复位
0x8000
RW
RW
AD7177-2
基准电压输入缓冲
外部晶振
AD7177-2的两个ADC基准输入上均集成真正的轨到轨精密
如果需要更高精度、更低抖动的时钟源，AD7177-2可以使
单位增益缓冲器。缓冲器的好处是提供高输入阻抗，使外
用外部晶振来产生主时钟。晶振连接到XTAL1和XTAL2/
部高阻抗信号源可以直接连接到基准输入。集成基准电压缓
CLKIO引脚。建议使用的晶振之一是Epson-Toyocom的
冲器可以全面驱动内置基准电压开关电容采样网络，简化了
16 MHz、10 ppm、9 pF晶振FA-20H，它采用表贴封装。如
基准电压电路要求，而每个缓冲器的典型功耗仅有2.9 mA。
图52所示，从连接晶振的走线到XTAL1和XTAL2/CLKIO引
每个基准输入缓冲器放大器均完全斩波，就是说，这会使
脚之间插入两个电容。这些电容支持电路调谐。应将这些
缓冲器的失调误差漂移和1/f噪声最小。使用ADR445、
电 容 连 接 到 DGND引 脚 。 这 些 电 容 的 值 取 决 于 晶 振 与
ADR444和ADR441等外部基准电压源时，不需要这些缓冲
XTAL1和XTAL2/CLKIO引脚之间的走线连接的长度和容
器，因为这些基准电压源经过适当去耦后可以直接驱动基
值。因此，印刷电路板(PCB)布局和采用的晶振不同，这
准输入。
些电容的值也不同。
AD7177-2
时钟源
Cx1
AD7177-2需要标称16 MHz的主时钟。AD7177-2可以从以下
*
XTAL1 9
三个来源获得采样时钟：
XTAL2/CLKIO 10
• 内部振荡器
*
• 外部晶振
*DECOUPLE TO DGND.
• 外部时钟源
12912-160
Cx2
图52. 外部晶振连接
本数据手册中列出的所有输出数据速率均与16 MHz的主时
根据所用的SCLK频率、IOVDD电压、晶振电路布局以及
钟速率相关。例如，使用外部源提供的较低时钟频率时，
晶振，外部晶振电路可能对SCLK边沿敏感。晶振启动时，
所有列出的数据速率将按比例缩放。为实现额定数据速率，
SCLK边沿造成的任何干扰都可能引起晶振输入出现双边
尤其是支持50 Hz和60 Hz抑制的速率，应使用16 MHz时钟。
主时钟的来源通过设置ADC模式寄存器的CLOCKSEL位(位
[3:2])来选择，如表18所示。AD7177-2上电和复位时默认使
用内部振荡器工作。在低输出数据速率时，利用SINC3_MAPx
位可以微调输出数据速率和滤波器陷波频率。更多信息参
见“Sinc3滤波器”部分。
沿，导致转换无效，直至晶振电压达到足够高的水平，使
得SCLK边沿的任何干扰都不足以引起双时钟。启动后，确
保晶振电路已达到足够高的电平，然后再施加SCLK信号，
可以避免双时钟问题。
由于晶振电路的性质，建议在要求条件下，利用最终PCB
布局和晶振对电路进行实证检验，确保其能正常工作。
内部振荡器
内部振荡器工作频率为16 MHz，可以用作ADC主时钟。它
外部时钟
是AD7177-2的默认时钟源，额定精度为±2.5%。
AD7177-2也可以使用外部提供的时钟。在使用外部时钟的
有一个选项允许内部时钟振荡器通过XTAL2/CLKIO引脚输
中，XTAL2/CLKIO引脚接受外部提供的时钟，并将其路由
出。时钟输出被驱动到IOVDD逻辑电平。由于输出驱动器
至调制器。此时钟输入的逻辑电平由施加于IOVDD引脚的
会产生干扰，使用此选项可能影响AD7177-2的直流性能。
电压定义。
系统中，外部时钟连接到XTAL2/CLKIO引脚。这种配置
性能受影响的程度取决于IOVDD电压。IOVDD电压越
高，则驱动器的逻辑输出摆幅越宽，因而性能受到的影响
越大。如果IOSTRENGTH位设置为较高的IOVDD电平，
则影响更严重(更多信息参见表28)。
Rev. A | Page 28 of 59
AD7177-2
数字滤波器
AD7177-2有如下三个灵活的滤波器选项，支持对噪声、建
SINC3滤波器
立时间和抑制性能进行优化：
Sinc3滤波器在较低速率时可实现最佳单通道噪声性能，因
• Sinc5 + sinc1滤波器
此最适合单通道应用。Sinc3滤波器的建立时间tSETTLE始终
等于
• Sinc3滤波器
tSETTLE = 3/输出数据速率
• 增强型50 Hz和60 Hz抑制滤波器
图55所示为Sinc3滤波器的频域滤波器响应。Sinc3滤波器具
SINC1
有良好的随频率滚降性能，并具有宽陷波频率，可实现良
50Hz AND 60Hz
POSTFILTER
好的陷波频率抑制。
0
12912-058
SINC3
–10
–20
图53. 数字滤波器功能框图
滤波器和输出数据速率是通过设置选定设置的滤波器配置
寄存器的相应位来配置。各通道可使用不同的设置，因而
可使用不同的滤波器和输出数据速率。更多信息参见“寄
存器详解”部分。
FILTER GAIN (dB)
–30
–40
–50
–60
–70
–80
–90
SINC5 + SINC1滤波器
–100
Sinc5 + Sinc1滤波器主要用于多路复用应用，在10 kSPS和更
–110
低的输出数据速率时，可实现单周期建立。Sinc5模块输出固
–120
定在10 kSPS的最大速率，Sinc1模块的输出数据速率可变，
0
50
100
FREQUENCY (Hz)
150
12912-060
SINC5
从而控制最终ADC输出数据速率。图54显示Sinc5 + Sinc1滤
图55. Sinc3滤波器响应
波器在50 SPS输出数据速率(ODR)时的频域响应。Sinc5 + Sinc1
Sinc3滤波器的ODR以及相应的建立时间和均方根噪声如表
滤波器随频率的滚降速度很慢，陷波频率很窄。
21和表22所示。通过设置滤波器配置寄存器的SINC3_MAPx
位，可以精密调整Sinc3滤波器的输出数据速率。如果此位
0
置1，滤波器寄存器的映射将变为直接对Sinc3滤波器的抽
FILTER GAIN (dB)
–20
取率进行编程。所有其他选项均无效。单通道的数据速率
可通过下式计算：
–40
Output Data Rate =
–60
其中：
–80
fMOD为调制器速率(MCLK/2)；对于16 MHz MCLK，它等于
–100
8 MHz。
0
50
100
150
FREQUENCY (Hz)
12912-059
–120
f MOD
32 × FILTCONx[14:0]
图54. Sinc5 + Sinc1滤波器在50 SPS ODR时的响应
FILTCONx[14:0]是滤波器配置寄存器的内容，不包括MSB。
例 如 ， 通 过 将 FILTCONx[14:0]位 设 置 为 5000以 使 能
SINC3_MAPx，可以实现50 SPS的输出数据速率。
Sinc5 + Sinc1滤波器的ODR以及相应的建立时间和均方根噪
声如表19和表20所示。
Rev. A | Page 29 of 59
AD7177-2
单周期建立
图57显示了单周期建立使能时模拟输入上的相同阶跃。为
AD7177-2可以配置如下：将ADC模式寄存器的SING_CYC
使输出完全建立，模拟输入至少需要一个周期。输出数据
位设置为1，以便仅输出完全建立的数据，从而将ADC有
速率(如RDY信号所指示)降为与选定输出数据速率的建立
效置于单周期建立模式。此模式将输出数据速率降至与选
时间相当的水平。
定输出数据速率的ADC建立时间相等的水平，从而实现单
ANALOG
INPUT
周期建立。Sinc5 + Sinc1滤波器在10 kSPS及更低的输出数据
速率时，此位不起作用。
FULLY
SETTLED
图56显示了禁用此模式且选择Sinc3滤波器时模拟输入上的
12912-062
ADC
OUTPUT
tSETTLE
阶跃。为使输出达到最终稳定值，阶跃变化后模拟输入至
图57. 带单周期建立的阶跃输入
少需要三个周期。
ANALOG
INPUT
FULLY
SETTLED
12912-061
ADC
OUTPUT
1/ODR
图56. 无单周期建立的阶跃输入
表19. 使用Sinc5 + Sinc1滤波器且禁用输入缓冲器时的输出数据速率、建立时间和噪声
默认输出数据
速率(SPS)；
SING_CYC = 0
且单通道使能1
输出数据速率
(SPS/通道)；
SING_CYC = 1或
使能多个通道1
建立时间1
陷波频率
(Hz)
10,000
5000
2500
1000
500
397.5
200
100
59.92
49.96
20
16.66
10
5
10,000
5000
2500
1000
500.0
397.5
200.0
100
59.92
49.96
20.00
16.66
10.00
5.00
100 µs
200 µs
400 µs
1.0 ms
2.0 ms
2.516 ms
5.0 ms
10 ms
16.67 ms
20.016 ms
50.0 ms
60.02 ms
100 ms
200 ms
11,905
5435
2604
1016
504
400.00
200.64
100.16
59.98
50.00
20.01
16.66
10.00
5.00
1
2
噪声
(µV rms)
采用5 V
基准电压
时的有效
分辨率
(位)
采用5 V
基准电压
时的动态
范围(dB)
噪声
(µV p-p)
采用5 V基准
电压时的峰
峰值分辨率
(位)
2.5
1.7
1.2
0.77
0.57
0.5
0.36
0.25
0.19
0.18
0.11
0.1
0.08
0.07
21.9
22.5
23
23.6
24.3
24.4
25
25.6
25.8
26
26.7
26.7
26.8
27.3
123
126.4
129.4
133.2
135.9
137
139.8
143
145.4
145.9
150.1
151
152.9
154.1
18.3
12
8.2
5.2
3.2
3
2
1.3
1.1
0.95
0.6
0.45
0.4
0.34
19.1
19.7
20.2
20.9
21.6
21.7
22.3
22.9
23.1
23.3
24
24.1
24.2
24.6
建立时间舍入到最接近的微秒数。这反映在输出数据速率和通道开关速率中。通道开关速率 = 1 ÷ 建立时间。
利用1000个样本进行测量。
Rev. A | Page 30 of 59
AD7177-2
表20. 使用Sinc5 + Sinc1滤波器且使能输入缓冲器时的输出数据速率、建立时间和噪声
默认输出数据
速率(SPS)；
SING_CYC = 0
且单通道使能1
10,000
5000
2500
1000
500
397.5
输出数据速率
(SPS/通道)；
SING_CYC = 1或
使能多个通道1
10,000
5000
2500
1000
500.0
397.5
200
100
59.92
200.0
100
59.92
49.96
49.96
20
16.66
20.00
16.66
10
5
10.00
5.00
1
2
建立
时间1
100 µs
200 µs
400 µs
1.0 ms
2.0 ms
2.516
ms
5.0 ms
10 ms
16.67
ms
20.016
ms
50.0 ms
60.02
ms
100 ms
200 ms
采用5 V基准
电压时的
有效分辨率
(位)
采用5 V基准
电压时的
动态范围
(dB)
陷波频率
(Hz)
Noise
(μV
rms)
11,905
5435
2604
1016
504
400.00
3
2.1
1.5
0.92
0.68
0.6
21.7
22.2
22.7
23.4
23.8
121.4
124.5
127.4
131.7
134.3
24.1
135.4
200.64
100.16
59.98
0.43
0.32
0.23
24.8
25.2
138.3
140.9
25.7
143.7
50.00
0.2
20.01
16.66
0.14
0.13
10.00
5.00
0.1
0.07
26
144.9
26.4
148
26.6
148.7
26.7
26.7
151
154.1
噪声
(µV p-p)2
23
16
10
5.7
3.9
3.7
2.2
1.7
1.2
1
0.75
0.66
0.47
0.32
采用5 V基准
电压时的峰
峰值分辨率
(位)
18.7
19.3
19.9
20.7
21.3
21.4
22.1
22.5
23
23.3
23.7
23.9
24.1
24.6
建立时间舍入到最接近的微秒数。这反映在输出数据速率和通道开关速率中。通道开关速率 = 1 ÷ 建立时间。
利用1000个样本进行测量。
表21. 使用Sinc3滤波器且禁用输入缓冲器时的输出数据速率、建立时间和噪声
默认输出数据
速率(SPS)；
SING_CYC = 0
且单通道使能1
10,000
5000
2500
1000
500
400
200
100
60
50
20
16.67
10
5
1
2
输出数据速率
(SPS/通道)；
SING_CYC = 1或
使能多个通道1
3333
1667
833
333.3
166.7
133.3
66.7
33.33
19.99
16.67
6.67
5.56
3.33
1.67
建立
时间1
300 µs
6 µs
1.2 ms
3 ms
6 ms
7.5 ms
15 ms
30 ms
50.02 ms
60 ms
150 ms
180 ms
300 ms
600 ms
陷波
频率
(Hz)
10,000
5000
2500
1000
500
400
200
100
59.98
50
20
16.67
10
5
Noise
(μV
rms)
1.8
1.3
0.91
0.56
0.44
0.4
0.25
0.2
0.13
0.13
0.08
0.07
0.06
0.05
采用5 V基准
电压时的
有效分辨率
(位)
22.4
22.9
23.4
24
24.6
24.8
25.5
26
26.3
26.5
26.9
27
27.1
27.5
建立时间舍入到最接近的微秒数。这反映在输出数据速率和通道开关速率中。通道开关速率 = 1 ÷ 建立时间。
利用1000个样本进行测量。
Rev. A | Page 31 of 59
采用5 V
基准电压
时的动态
范围(dB)
125.9
128.7
131.8
136
138.1
138.9
143
144.9
148.7
148.7
152.9
154.1
155.4
157
噪声
(µV p-p)2
14
9.5
6
3.9
2.5
2.3
1.4
1
0.8
0.7
0.42
0.37
0.28
0.21
采用5 V基准
电压时的峰
峰值分辨率
(位)
19.4
20
20.7
21.3
21.9
22.1
22.8
23.3
23.6
23.8
24.2
24.3
24.4
24.8
AD7177-2
表22. 使用Sinc3滤波器且使能输入缓冲器时的输出数据速率、建立时间和噪声
默认输出数据
速率(SPS)；
SING_CYC = 0
且单通道使能1
10,000
5000
2500
1000
500
400
200
100
60
50
20
16.67
10
5
1
2
输出数据速率
(SPS/通道)；
SING_CYC = 1或
使能多个通道1
3333
1667
833
333.3
166.7
133.3
66.7
33.33
19.99
16.67
6.67
5.56
3.33
1.67
建立
时间1
300 µs
6 µs
1.2 ms
3 ms
6 ms
7.5 ms
15 ms
30 ms
50.02 ms
60 ms
150 ms
180 ms
300 ms
600 ms
陷波频率
(Hz)
10,000
5000
2500
1000
500
400
200
100
59.98
50
20
16.67
10
5
噪声
(µV rms)
2.1
1.5
1.1
0.71
0.52
0.41
0.32
0.2
0.17
0.15
0.13
0.12
0.1
0.08
采用5 V基准
电压时的
有效分辨率
(位)
22.2
22.7
23.1
23.7
24.4
24.5
25.1
25.7
25.8
26.2
26.7
26.8
26.9
27.2
建立时间舍入到最接近的微秒数。这反映在输出数据速率和通道开关速率中。通道开关速率 = 1 ÷ 建立时间。
利用1000个样本进行测量。
Rev. A | Page 32 of 59
采用5 V
基准电压
时的动态
范围(dB)
124.5
127.4
130.1
133.9
136.6
138.7
140.9
144.9
146.4
147.4
148.7
149.4
151
152.9
噪声
(µV p-p)2
16
11
7
4.5
3
2.7
1.8
1.2
1.1
0.83
0.61
0.6
0.55
0.35
采用5 V基准
电压时的峰
峰值分辨率
(位)
19.3
19.8
20.4
21.1
21.7
21.8
22.4
23
23.1
23.5
24
24.1
24.2
24.5
AD7177-2
增强型50 Hz和60 Hz抑制滤波器
Sinc1滤波器输出进行后置滤波实现的。因此，使用增强型
增强型滤波器旨在提供50 Hz和60 Hz同时抑制，并且允许
滤波器以实现额定建立时间和噪声性能时，必须选择Sinc5 +
用户在在建立时间和工频抑制性能间做折衷。这些滤波器
Sinc1滤波器。表23显示了输出数据速率及相应的建立时
可以最高27.27 SPS的速率工作，或者可以抑制最高90 dB的
间、抑制性能和均方根噪声。图58至图65显示了增强型滤
50 Hz ± 1 Hz和60 Hz ± 1 Hz干扰。这些滤波器是通过对Sinc5 +
波器的频域响应。
表23. 使用增强型滤波器的输出数据速率、噪声、建立时间和抑制性能
输出数据速率(SPS)
禁用输入缓冲器
27.27
25
20
16.667
使能输入缓冲器
27.27
25
20
16.667
1
建立
时间
(ms)
50 Hz ± 1 Hz和60 Hz ± 1 Hz
同时抑制(dB)1
噪声
(µV rms)
峰峰值分辨率(位)
注释
36.67
40.0
50.0
60.0
47
62
85
90
0.22
0.2
0.2
0.17
22.7
22.9
22.9
23
参见图58和图61
参见图59和图62
参见图60和图63
参见图64和图65
36.67
40.0
50.0
60.0
47
62
85
90
0.22
0.22
0.21
0.21
22.7
22.7
22.8
22.8
参见图58和图61
参见图59和图62
参见图60和图63
参见图64和图65
主时钟 = 16.00 MHz。
Rev. A | Page 33 of 59
0
0
–10
–10
–20
–20
–30
–30
FILTER GAIN (dB)
–40
–50
–60
–70
–80
–50
–60
–70
–90
–100
40
100
200
300
400
500
600
图58. 27.27 SPS ODR、36.67 ms建立时间
–10
–20
–20
–30
–30
FILTER GAIN (dB)
–10
–40
–50
–60
–70
–70
–90
500
600
FREQUENCY (Hz)
–100
40
12912-065
400
–10
–20
–20
–30
–30
FILTER GAIN (dB)
–10
–40
–50
–60
–70
FREQUENCY (Hz)
70
–70
–90
400
65
–60
–80
300
60
–50
–90
200
55
–40
–80
100
50
图62. 25 SPS ODR、40 ms建立时间(50 Hz/60 Hz时)
0
500
600
12912-067
FILTER GAIN (dB)
图59. 25 SPS ODR、40 ms建立时间
0
45
FREQUENCY (Hz)
0
–100
70
–60
–80
300
65
–50
–90
200
60
–40
–80
100
55
图61. 27.27 SPS ODR、36.67 ms建立时间(50 Hz/60 Hz时)
0
0
50
FREQUENCY (Hz)
0
–100
45
12912-066
0
12912-063
–90
–100
12912-064
–80
FREQUENCY (Hz)
FILTER GAIN (dB)
–40
图60. 20 SPS ODR、50 ms建立时间
–100
40
45
50
55
60
65
FREQUENCY (Hz)
图63. 20 SPS ODR、50 ms建立时间(50 Hz/60 Hz时)
Rev. A | Page 34 of 59
70
12912-068
FILTER GAIN (dB)
AD7177-2
0
–10
–10
–20
–20
–30
–30
FILTER GAIN (dB)
0
–40
–50
–60
–70
–80
–40
–50
–60
–70
–90
–90
–100
–100
40
0
100
200
300
400
500
FREQUENCY (Hz)
600
图64. 16.667 SPS ODR、60 ms建立时间
45
50
55
60
65
FREQUENCY (Hz)
图65. 16.667 SPS ODR、60 ms建立时间(50 Hz/60 Hz时)
Rev. A | Page 35 of 59
70
12912-070
–80
12912-069
FILTER GAIN (dB)
AD7177-2
AD7177-2
工作模式
AD7177-2有多种工作模式，可利用ADC模式寄存器和接口
通信寄存器，指示下一操作为读取数据寄存器。从数据寄
模式寄存器(参见表27和表28)设置工作模式。这些模式列
存器中读取数据字后，DOUT/RDY引脚变为高电平。如需
示如下，将在以下章节中加以介绍：
要，用户可以多次读取该寄存器。但用户必须确保在下一
• 连续转换模式
次转换完成的瞬间，不访问数据寄存器；否则，新的转换
• 连续读取模式
结果将丢失。
• 单次转换模式
如果使能了多个通道，ADC将自动遍历各使能通道，在每
• 待机模式
个通道上执行一次转换。所有通道均转换完毕后，又从第
• 关断模式
一个通道开始。使能的通道按从低到高的顺序转换。一旦
• 校准模式(三种模式)
获得转换结果，就会立即更新数据寄存器。每次获得转换
结果时，RDY输出都会变为低电平。然后，用户可以读取
连续转换模式
连续转换模式是上电后的默认转换模式。AD7177-2连续进
转换结果，同时ADC转换下一个使能通道。
行转换，每次完成转换后，状态寄存器中的RDY位变为低
如果接口模式寄存器中的DATA_STAT位设置为1，则每次
电平。如果CS的瞬间为低电平，则完成一次转换时，RDY
读取数据寄存器时，状态寄存器的内容将与转换数据一同
输出也会变为低电平。若要读取转换结果，用户需要写入
输出。状态寄存器指示对应的转换通道。
CS
0x44
0x44
DIN
DATA
DATA
12912-071
DOUT/RDY
SCLK
图66. 连续转换模式
Rev. A | Page 36 of 59
AD7177-2
连续读取模式
要使能连续读取模式，应将接口模式寄存器的CONTREAD
在连续读取模式下，读取ADC数据之前不需要写入通信寄
位设置为1。此位设置为1时，唯一可能的串行接口操作是
存器，只需在RDY变为低电平(表示转换结束)后提供所需
读取数据寄存器。要退出连续读取模式，应在RDY输出为
数量的SCLK脉冲。读取转换结果后，RDY返回到高电平，
低电平时发出一个伪读取ADC数据寄存器命令(0x44)，或
直到下一转换结果可用为止。这种模式下，数据只能被读
者应用软件复位，即在CS = 0且DIN = 1时提供64个SCLK脉
取一次，而且用户必须确保在下一转换完成前读取数据
冲，从而复位ADC及所有寄存器内容。接口被置于连续读
字。如果在下一转换完成之前，用户尚未读取转换结果，
取模式后只能识别这些命令。在连续读取模式下，在有指
或者为AD7177-2提供的串行时钟数不足以完成对数据字的
令写入器件前，DIN应保持低电平。
读取，则在下一转换完成之前不久，串行输出寄存器将复
使能多个ADC通道时，各通道轮流输出；如果接口模式寄
位，新转换结果将置于输出串行寄存器中。要使用连续读
存器的DATA_STAT置1，数据将为附加状态位。状态寄存
取模式，ADC必须配置为连续转换模式。
器指示对应的转换通道。
CS
DOUT/RDY
0x02
0x0080
DATA
DATA
DATA
12912-072
DIN
SCLK
图67. 连续读取模式
Rev. A | Page 37 of 59
AD7177-2
单次转换模式
ADC选择下一个通道并开始转换。在执行下一转换过程
在单次转换模式下，AD7177-2执行一次转换，完成转换后
中，用户可以读取当前的转换结果。下一转换完成后，数
即被置于待机模式。RDY输出变为低电平表示转换完成。
据寄存器便会更新；因此，用户读取转换结果的时间有
从数据寄存器中读取数据字后，DOUT/RDY引脚变为高电
限。ADC在各选择通道上均完成一次转换后，便会返回待
平。如果需要，即使DOUT/RDY引脚已变为高电平，也可
机模式。
以多次读取数据寄存器。
如果接口模式寄存器中的DATA_STAT位设置为1，则每次
如果使能了多个通道，ADC将自动遍历各使能通道，并在
读取数据寄存器时，状态寄存器的内容将与转换数据一同
各通道上执行转换。开始转换后，DOUT/RDY引脚变为高
输出。状态寄存器的两个LSB表示对应的转换通道。
电平并保持该状态，直到获得有效转换结果且CS变为低电
平。一旦转换结果可用，RDY输出就变为低电平。然后，
CS
DIN
0x01
0x8010
0x44
DATA
12912-073
DOUT/RDY
SCLK
图68. 单次转换模式
Rev. A | Page 38 of 59
AD7177-2
待机和关断模式
 0.75 × VIN

Data = 
× 223 − (Offset − 0 x 800000 ) ×
 VREF

Gain
+ 0 x 800000
0x400000
在待机模式下，大部分模块被关断。LDO仍然有效，因此
寄存器保持其内容不变。内部基准电压源若使能则仍然有
效，晶振若被选择则仍然有效。要在待机模式下关断基准
电压源，应将ADC模式寄存器的REF_EN位设置为0。要在
为启动校准，应将适当的值写入ADC模式寄存器的mode
待机模式下关断时钟，应将ADC模式寄存器的CLOCKSEL
位。启动校准后，DOUT/RDY引脚和状态寄存器中的RDY
位设置为00(内部振荡器)。
位变为高电平。校准完成时，相应失调或增益寄存器的内
关断模式下，所有寄存器丢失其内容，GPIOx输出被置于三
容会更新，状态寄存器的RDY位复位，RDY输出引脚返回到
态。要防止意外进入关断模式，必须首先将ADC置于待机
低电平(如果CS为低电平)，并且AD7177-2返回待机模式。
模式。退出关断模式需要在CS = 0且DIN = 1时提供64个SCLK
内部失调校准期间，所选正模拟输入引脚断开，调制器的
脉冲，即执行串行接口复位。建议延迟500 µs后再发出后续
两个输入均内部连接到所选的负模拟输入引脚。因此，必
串行接口命令以保证LDO有足够时间上电。
须确保所选负模拟输入引脚上的电压不超过允许的限值，
图15显示从待机模式(REF_EN先设为0再设为1)和从关断模
并且没有过大的噪声和干扰。
式返回后内部基准电压源的建立时间。
然而，系统校准则要求在启动校准模式之前，将系统零电
平(失调)和系统满量程(增益)电压施加于ADC引脚，这样
校准
为了消除失调和增益误差，AD7177-2可以执行两点校准。
可以消除ADC的外部误差。
如下三种校准模式可用来在各种设置基础上消除失调和增
校准开始执行后应该输出速率对应的从操作上来看，校准
益误差：
就像另一次ADC转换。如果需要，失调校准必须总是在满
量程校准之前执行。校准开始执行后对系统软件应该监视
• 内部零电平校准模式
状态寄存器的RDY位或RDY输出，通过一个轮询或中断驱
• 系统零电平校准模式
动的例行程序确定校准何时结束。所有校准所需的时间等
• 系统满量程校准模式
于选定输出速率对应的滤波器建立时间。
没有内部满量程校准模式，原因是这已在生产时由工厂
执行。
内部失调校准、系统零电平校准和系统满量程校准可以在
任何输出数据速率下执行。使用较低的输出数据速率可以
校准期间只能有一个通道有效。每次转换完成后，ADC转
获得更高的校准精度，并且对所有输出数据速率都是精确
换结果需利用ADC校准寄存器进行调整，然后写入数据寄
的。如果一个通道的基准电压源发生改变，则该通道需要
存器。
重新进行失调校准。
失调寄存器的默认值是0x800000，增益寄存器的标称值是
失调误差典型值为±40 µV，失调校准将失调误差降至噪声
0x555555。ADC增益的校准范围是0.4 × VREF至1.05 × VREF。
24位数据输出的计算使用下面的公式。在单极性模式下，
理想关系(即不考虑ADC增益误差和失调误差)如下：
水平。增益误差在环境温度下经过出厂校准。校准之后，
增益误差典型值为FSR的±2.5 ppm。
用户可以访问AD7177-2的片内校准寄存器，通过微处理器
 0.75 × VIN

Gain
Data = 
× 223 − (Offset − 0 x 800000 ) ×
×2
V
0x400000
REF


读取器件的校准系数，以及写入自己的校准系数。读写失调
和增益寄存器可以在内部或自校准以外的任意时间执行。
在双极性模式下，理想关系(即不考虑ADC增益误差和失
调误差)如下：
Rev. A | Page 39 of 59
AD7177-2
数字接口
AD7177-2的可编程功能通过SPI串行接口控制。AD7177-2的
写操作期间的CRC校验和计算始终使用下列多项式：
串行接口包含四个信号：CS、DIN、SCLK和DOUT/RDY。
DIN输入用于将数据传输至片内寄存器中，DOUT输出则
用于从片内寄存器中获取数据。SCLK是器件的串行时钟输
入，所有数据传输(无论是DIN输入上还是DOUT输出上)均
与SCLK信号相关。
DOUT/RDY引脚也可用作数据就绪信号；当数据寄存器中
有新数据字可用时，如果CS为低电平，则该输出变为低电
平。对数据寄存器的读操作完成时，RDY输出复位为高电
平。临近数据寄存器更新时，RDY输出也会变为高电平，
以提示此时不应读取数据，确保寄存器正在更新时不会发
生数据读取操作。当RDY输出即将变为低电平时，务必小
心，避免从数据寄存器读取数据。确保无数据读取操作的
x8 + x2 + x + 1
读操作期间，用户可以选择此多项式或更简单的异或
(XOR)函数。与基于多项式的校验和相比，主机处理器处
理XOR函数所需的时间更少。接口模式寄存器的CRC_EN
位用于使能和禁用校验和，并允许用户选择多项式或简单
的XOR校验。
校验和附加于每次读和写处理的末尾。写处理的校验和利
用8位命令字和数据(8位至24位取决于寄存器长度)计算。
读处理的校验和利用命令字和数据(8位至32位取决于寄存
器长度)计算。图69和图70分别显示了SPI读和写处理。
8-BIT COMMAND
UP TO 24-BIT INPUT
8-BIT CRC
CS
DATA
CRC
CS
最佳方法是始终监控RDY输出；当RDY输出变为低电平
时，尽快开始读取数据寄存器；确保SCLK速率足够高，以
件。在多个器件与串行总线相连的系统中，它可以用于对
DIN
SCLK
12912-074
便读取操作能在下一个转换结果之前完成。CS用于选择器
AD7177-2进行解码。
图69. 使能CRC的SPI写处理
图2和图3显示了与AD7177-2进行接口的时序图，其中CS用
于片选该器件。图2显示对AD7177-2执行读操作的时序，图
3显示对AD7177-2执行写操作的时序。即使在第一次读操作
8-BIT COMMAND
UP TO
40-BIT OUTPUT
8-BIT CRC
CS
之后RDY输出返回到高电平，也可以多次读取数据寄存器。
不过，必须确保在下一输出更新发生之前，这些读操作已
DIN
CMD
完成。连续读取模式下，只能从数据寄存器读取一次。
这 种 情 况 下 ， SCLK、 DIN和 DOUT/RDY引 脚 用 于 与
AD7177-2通信。转换是否结束也可以利用状态寄存器的
DOUT/
RDY
DATA
CRC
SCLK
RDY位来监视。
12912-075
将CS与低电平相连时，串行接口可以在三线模式下工作。
图70. 使能CRC的SPI读处理
在CS = 0且DIN = 1时，写入64个SCLK可以复位AD7177-2。
连续读取模式有效时，如果使能校验和保护，则每次数据
复位使接口返回到ADC等待主机对通信寄存器执行写操作
传输前存在暗含的读取数据命令0x44，计算校验和值时必
的状态。该操作会将所有寄存器的内容复位到其上电值。
须予以考虑。这一暗含的读取数据命令是为了确保即使
复位后，用户应等待500 µs再访问串行接口。
ADC数据等于0x000000，校验和值也不是零。
校验和保护
AD7177-2具有校验和模式，可用来提高接口的鲁棒性。使
用校验和可确保仅将有效数据写入寄存器，并且可以对从
寄存器读取的数据进行验证。如果寄存器写入期间发生错
误，状态寄存器的CRC_ERROR位将置1。然而，为确保寄
存器写入成功，必须回读该寄存器并验证校验和。
Rev. A | Page 40 of 59
AD7177-2
CRC计算
要生成校验和，需将数据左移8位，产生一个后8位为逻辑
多项式
0的数值。对齐多项式，使其MSB与该数据最左侧的逻辑1
校验和为8位宽，利用以下多项式产生：
对齐。对该数据作用一个XOR函数，以产生一个更短的新
数。再次对齐多项式，使其MSB与新结果最左侧的逻辑1
x8 + x2 + x + 1
对齐，重复上述步骤。最后，原始数据将减少至小于多项
式的值。此值即是8位校验和。
多项式CRC计算示例—24位字：0x654321(8位命令和16位数据)
下例使用基于多项式的校验和生成8位校验和：
011001010100001100100001
初始值
x +x +x+1
8
2
01100101010000110010000100000000
左移8位
=
多项式
100000111
XOR结果
100100100000110010000100000000
100000111
多项式
XOR结果
100011000110010000100000000
100000111
多项式
11111110010000100000000
100000111
XOR结果
多项式值
1111101110000100000000
100000111
XOR结果
多项式值
111100000000100000000
100000111
XOR结果
多项式值
11100111000100000000
100000111
XOR结果
多项式值
1100100100100000000
100000111
XOR结果
多项式值
100101010100000000
100000111
XOR结果
多项式值
101101100000000
100000111
1101011000000
100000111
101010110000
100000111
1010001000
100000111
10000110
XOR结果
多项式值
XOR结果
多项式值
XOR结果
多项式值
XOR结果
多项式值
校验和 = 0x86
Rev. A | Page 41 of 59
AD7177-2
XOR计算
校验和为8位宽，产生方法如下：将数据拆分为字节，然后对这些字节执行XOR运算。
XOR计算示例—24位字：0x654321(8位命令和16位数据)
使用上面的多项式CRC计算示例，将数据分为三个字节：0x65、0x43和0x21。
01100101
0x65
01000011
0x43
00100110
XOR结果
00100001
0x21
00000111
CRC
Rev. A | Page 42 of 59
AD7177-2
集成功能
AD7177-2的集成功能可增强多种应用的有效性，在安全敏
对噪声性能的影响取决于延迟时间与转换时间的关系。只有
感的应用中还可用于诊断。
小于10 kSPS的输出数据速率才能吸收延迟，但以下四个速
率除外(不能吸收任何延迟)：397.5 SPS、59.92 SPS、49.96 SPS
通用I/O
AD7177-2有 两 个 通 用 数 字 输 入 /输 出 引 脚 ： GPIO0和
和16.66 SPS。
GPIO1。 这 些 引 脚 通 过 GPIOCON寄 存 器 中 的 IP_EN0/
24位/32位转换
IP_EN1或OP_EN0/OP_EN1位使能。当GPIO0或GPIO1引
AD7177-2默认产生24位转换结果。然而，转换结果的宽度
脚被使能为输入时，引脚的逻辑电平分别包含在GP_DATA0
可以提高至32位。将接口模式寄存器的WL32位设置为1，
和GP_DATA1位中。当GPIO0或GPIO1引脚被使能为输出
可将所有数据转换设置为32位。此位清0时，数据转换的
时，GP_DATA0或GP_DATA1位决定引脚的逻辑电平输
宽度为24位。WL32位影响数据寄存器的大小，但不影响
出。这些引脚的逻辑电平以AVDD1和AVSS为基准，因
失调或增益寄存器的大小。
此，输出幅度为5 V。
如果使能32位数据转换，同时将DATA_STAT位置1，则每
SYNC/ERROR引脚也可以用作通用输出。当GPIOCON寄
次读取数据时，ADC输出28位数据加状态寄存器的4个通
存器的ERR_EN位设置为11时，SYNC/ERROR引脚用作通
道位。
用输出。这种配置下，GPIOCON寄存器的ERR_DAT位决
DOUT_RESET
定引脚的逻辑电平输出。引脚逻辑电平以IOVDD和DGND
为基准。
串行接口使用共享的DOUT/RDY引脚。默认情况下，此引
脚输出RDY信号。数据读取期间，此引脚从所读取的寄存器
均有内置上拉当设置为通用输出时，GPIO和SYNC/ERROR
输出数据。完成读取后，经过短暂的固定时间(t7)，该引脚
引脚均有内置上拉。
恢复输出RDY信号。然而，此时间对某些微控制器而言可
能太短，可以将接口模式寄存器中的DOUT_RESET位设为
外部多路复用器控制
当使用外部多路复用器来提高通道数时，多路复用器逻辑
1，使其延长至CS引脚变为高电平为止。这意味着，必须使
引脚可以通过AD7177-2 GPIOx引脚进行控制。使能ADC当
用CS来对每个读操作进行帧传输以及完成串行接口处理。
前转换的通道编号会输出到此时用GPIOx控制外置多路复
同步
用器，MUX_IO位，ADC当前转换的通道编号会输出到
正常同步
GPIOx；此时用GPIOx控制外置多路复用器通道变化与
当GPIOCON寄存器的SYNC_EN位设置为1时，SYNC/ERROR
ADC同步，无需外部同步。
引脚用作同步输入。利用SYNC输入，用户可以复位调制
器和数字滤波器，而不会影响器件的任何设置条件。这
延迟
在AD7177-2开始采样之前，可以插入一个可编程延迟时
间。此延迟可以让外部放大器或多路复用器有时间建立，
并且能降低外部放大器或多路复用器的技术要求。利用
样，用户就可以从已知时间点，即SYNC输入的上升沿开
始采集模拟输入的样本。为确保同步发生，SYNC输入必
须保持低电平至少一个主时钟周期。
ADC模式寄存器中的Delay位(寄存器0x01的位[10:8])，可
如果多个AD7177-2器件利用一个公共主时钟工作，则可以
以设置从0 µs到1 ms的八个可编程选项。
让这些器件同步，使其模拟输入采样同步进行。这种同步
如果选择大于0 µs的延迟，并且ADC模式寄存器中的HIDE_
一般在各AD7177-2已执行自身的校准或已将校准系数载入
DELAY位设为0，此延迟将增加到转换时间中，无论选定
的输出数据速率是多少。
使用sinc5 + sinc1滤波器时，可以隐藏此延迟，使得输出数据
速率保持不变，像没有使能延迟一样。如果HIDE_DELAY
其校准寄存器之后完成。SYNC输入的下降沿使数字滤波
器和模拟调制器复位，并将AD7177-2置于一致的已知状
态。在SYNC输入为低电平期间，AD7177-2保持该已知状
态。在SYNC输入上升沿，调制器和滤波器离开复位状
态；在下一主时钟沿，器件再次开始采集输入样本。
位设为1，ADC会且所选延迟小于转换时间的一半，则
ADC会减少数字滤波器求均值的次数，从而吸收此延迟，
使转换时间相同，但噪声性能可能会受影响。
Rev. A | Page 43 of 59
AD7177-2
该器件在SYNC输入由低到高跃迁之后的主时钟下降沿离
CRC_ERROR
开复位状态。因此，当同步多个器件时，在主时钟上升沿
如果一个写操作相关的CRC值与所发送的信息不一致，
使SYNC输入变为高电平，确保所有器件在主时钟下降沿
CRC_ERROR标志位即置1。一旦明确读取状态寄存器，该
均被释放。如果SYNC输入没有在充足的时间内变为高电
标志就会复位。
平，则器件之间可能相差一个主时钟周期，即对于不同器
件，获得转换结果的时刻最多相差一个主时钟周期。
REG_ERROR
REG_ERROR标志位与接口模式寄存器的REG_CHECK位一
在正常同步模式下，SYNC输入也可用作单个通道的开始
起使用。当REG_CHECK位置1时，AD7177-2监视片内寄存
转换命令。这种模式下，SYNC输入的上升沿启动转换，
器的值。若有任一位改变，REG_ERROR位就会置1。因此，
RDY输出的下降沿指示转换已完成。每次数据寄存器更新
为了写入片内寄存器，应将REG_CHECK置0。更新寄存器
时，需要考虑滤波器的建立时间。转换完成后，拉低
后，就可以将REG_CHECK位置1。AD7177-2计算片内寄存
SYNC输入以准备下一个转换开始信号。
器的校验和。若有一个寄存器值发生改变，REG_ERROR
交替同步
位就会置1。发现错误后，必须将REG_CHECK位清0才能
在 交 替 同 步 模 式 下 ， 当 AD7177-2的 多 个 通 道 使 能 时 ，
清除状态寄存器的REG_ERROR位。寄存器校验功能不监
SYNC输 入 用 作 开 始 转 换 命 令 。 将 接 口 模 式 寄 存 器 的
视数据寄存器、状态寄存器和接口模式寄存器。
ALT_SYNC位设置为1，可以使能交替同步方案。当SYNC
ERROR输入/输出
输入变为低电平时，ADC完成对当前通道的转换，按顺序
当GPIOCON寄存器的SYNC_EN位设置为0时，SYNC/ERROR
选择下一个通道，然后等到SYNC输入变为高电平时开始
引脚用作错误输入/输出引脚或通用输出引脚。GPIOCON
转换。当前通道的转换完成时，RDY输出变为低电平，数
寄存器的ERR_EN位决定该引脚的功能。
据寄存器更新为对应的转换结果。因此，SYNC输入不会
干扰当前选定通道的采样，但允许用户控制下一个通道开
始转换的时刻。
ERR_EN设置为10时，SYNC/ERROR引脚用作开漏错误输
出 ERROR。 状 态 寄 存 器 的 三 个 错 误 位 (ADC_ERROR、
CRC_ERROR和REG_ERROR)经过“或”运算并反转后映
交替同步模式只能在使能多个通道时使用。仅使能一个通
射到ERROR输出。因此，ERROR输出指示已发生错误。要
道时不建议使用这种模式。
确定错误来源，必须读取状态寄存器。
错误标志
ERR_EN设置为01时，SYNC/ERROR引脚用作错误输入
状态寄存器包含三个错误位(ADC_ERROR、CRC_ERROR
ERROR。 其 它 器 件 的 错 误 输 出 可 以 连 接 到 AD7177-2
和REG_ERROR)，分别指示ADC转换错误、CRC校验错误
ERROR输入，因此AD7177-2可以指示自身或外部器件发生
和寄存器改变引起的错误。此外，ERROR输出可以指示已
错误。ERROR输入的值经过反转并与ADC转换错误进行
发生错误。
“或”运算，结果通过状态寄存器的ADC_ERROR位显
示。ERROR输入的值反映在状态寄存器的ERR_DAT位。
ADC_ERROR
状态寄存器的ADC_ERROR位指示转换过程中发生的所有
ERR_EN设置为00时，ERROR输入/输出禁用。ERR_EN位
错误。当ADC输出超量程或欠量程结果时，该标志位置1。
设置为11时，SYNC/ERROR引脚用作通用输出。
发生过压或欠压时，ADC也会输出全0或全1。此标志仅在
DATA_STAT
过压或欠压消失时复位。读取数据寄存器不会使其复位。
可以将状态寄存器的内容附加到AD7177-2的每次转换结
果。使能多个通道时，此功能很有用。每次输出转换结果
时，都会附加状态寄存器的内容。状态寄存器的两个LSB
Rev. A | Page 44 of 59
AD7177-2
表示对应的转换通道。此外，用户可以通过错误位确定是
虑工作温度的变化。温度传感器通过交叉点多路复用器选
否发生错误。如果使能32位数据转换，同时将DATA_STAT
择，与模拟输入通道的选择方法相同。温度传感器要求两
位置1，则每次读取数据时，ADC输出28位数据加状态寄
路模拟输入的缓冲器均使能。如果缓冲器未使能，选择温
存器的4个通道位。
度传感器为输入会迫使缓冲器在转换过程中使能。
IOSTRENGTH
要使用温度传感器，第一步是在已知温度(25°C)下校准器
串行接口可以采用低至2 V的电源工作。然而，在此低压下，
件，并将一个转换结果作为基准点。温度传感器的标称灵
如果板上的寄生电容较大或SCLK频率较高，DOUT/RDY引脚
敏度为470 µV/K；可利用理想斜率与实测斜率之差来校准温
可能没有足够的驱动强度。接口模式寄存器的IOSTRENGTH
度传感器。在25°C进行校准后，温度传感器的额定典型精
位可提高DOUT/RDY引脚的驱动强度。
度为±2°C。温度校准如下：
内部温度传感器
AD7177-2集成一个温度传感器。该温度传感器可大致指示
器件工作所处的环境温度，从而用于诊断目的，或者作为
一个指标来判断应用电路是否需要重新运行校准例程以考
Rev. A | Page 45 of 59
 Conversion Result 
 – 273.15
Temperature (°C) = 


470


AD7177-2
接地和布局布线
由于模拟输入和基准输入均为差分输入，因此模拟调制器
阻抗路径，并减小电源线路上的毛刺噪声。应利用数字地
中的多数电压都是共模电压。器件的高共模抑制性能可消
屏蔽时钟等快速切换信号，以免向电路板的其他部分辐射
除这些输入信号中的共模噪声。为将模拟部分与数字部分
噪声，并且绝不应将时钟信号走线布设在模拟输入附近。
之间的耦合降至最低，AD7177-2的模拟电源和数字电源彼
避免数字信号与模拟信号交叠。电路板相反两侧上的走线
此独立，并连接到不同的引脚。数字滤波器可抑制电源上
应彼此垂直。这种技术可减小电路板上的馈通效应。微带
的宽带噪声，但无法抑制那些频率为主时钟频率的整数倍
线技术是目前的最佳选择，但这种技术对于双面电路板未
的噪声。
必总是可行。
另外，数字滤波器还能够消除来自模拟和基准输入端的噪
使用高分辨率ADC时，良好的去耦十分重要。AD7177-2有
声，但前提是这些噪声源没有使模拟调制器饱和。因此，
三个电源引脚：AVDD1、AVDD2和IOVDD。AVDD1和
与传统高分辨率转换器相比，AD7177-2具有更强的抗噪能
AVDD2引脚以AVSS为基准，IOVDD引脚以DGND为基准。
力。不过，由于AD7177-2的分辨率较高，而转换器的噪声
通过10 µF电容与0.1 µF电容的并联组合将AVDD1和AVDD2
电平极低，因此必须谨慎对待接地和布局。
去耦至各引脚上的AVSS。使各电源的0.1 µF电容应尽可能靠
ADC所在的PCB必须采用模拟部分与数字部分分离设计，
并限制在电路板的一定区域内。为实现最佳屏蔽，在地层
一般应尽量减少在地层蚀刻。
近该器件，最好正对着该器件。通过10 µF电容与0.1 µF电容
的并联组合将IOVDD去耦至DGND。将所有模拟输入去耦
至AVSS。如果使用外部基准电压源，将REF+和REF−引脚
去耦至AVSS。
无论采取何种布局，用户均必须注意规划系统中电流的回
流路径，确保所有电流的回流路径均尽可能靠近电流到达
目的地所经过的路径。
AD7177-2还有两个片上LDO稳压器，一个调节AVDD2电源，
另一个调节IOVDD电源。对于REGCAPA引脚，建议利用1 µF
和0.1 µF电容将其去耦至AVSS。类似地，对于REGCAPD引
避免在该器件下方布设数字线路，否则会将噪声耦合至芯
片；将模拟接地层放在AD7177-2下方可以防止噪声耦合。
AD7177-2的电源线路必须采用尽可能宽的走线，以提供低
脚，建议利用1 µF和0.1 µF电容将其去耦至DGND。
如果AD7177-2采用分离电源供电，AVSS必须使用单独的层。
Rev. A | Page 46 of 59
AD7177-2
寄存器汇总
表24. 寄存器小结
寄存器 名称
0x00 COMMS
位
[7:0]
位7
WEN
R/W
0x00
STATUS
[7:0]
RDY
0x01
ADCMODE
[15:8]
[7:0]
[15:8]
[7:0]
[23:16]
[15:8]
[7:0]
[31:17]
[23:16]
[15:8]
[7:0]
[15:8]
[7:0]
[15:8]
[7:0]
[15:8]
[7:0]
[15:8]
[7:0]
[15:8]
[7:0]
[15:8]
[7:0]
[15:8]
[7:0]
[15:8]
[7:0]
[15:8]
[7:0]
[15:8]
[7:0]
[15:8]
[7:0]
[15:8]
[7:0]
[15:8]
[7:0]
[15:8]
[7:0]
[23:0]
[23:0]
[23:0]
[23:0]
[23:0]
[23:0]
[23:0]
[23:0]
REF_EN
保留
0x02
IFMODE
0x03
REGCHECK
0x04
DATA
0x06
GPIOCON
0x07
ID
0x10
CH0
0x11
CH1
0x12
CH2
0x13
CH3
0x20
SETUPCON0
0x21
SETUPCON1
0x22
SETUPCON2
0x23
SETUPCON3
0x28
FILTCON0
0x29
FILTCON1
0x2A
FILTCON2
0x2B
FILTCON3
0x30
0x31
0x32
0x33
0x38
0x39
0x3A
0x3B
OFFSET0
OFFSET1
OFFSET2
OFFSET3
GAIN0
GAIN1
GAIN2
GAIN3
位6
位5
位4
ADC_ERROR
CRC_ERROR
REG_ERROR
HIDE_DELAY
SING_CYC
MODE
位3
位2
RA
保留
保留
位0
复位
0x00
RW
W
CHANNEL
0x80
R
0x8000
RW
0x0000
RW
0x000000
R
0x000000
R
0x0800
RW
0x4FDX
R
0x8001
RW
0x0001
RW
0x0001
RW
0x0001
RW
0x1320
RW
0x1320
RW
0x1320
RW
0x1320
RW
0x0507
RW
0x0507
RW
0x0507
RW
0x0507
RW
0x800000
0x800000
0x800000
0x800000
0x5XXXX0
0x5XXXX0
0x5XXXX0
0x5XXXX0
RW
RW
RW
RW
RW
RW
RW
RW
位1
DELAY
CLOCKSEL
保留
保留
ALT_SYNC
IOSTRENGTH
保留
DOUT_RESET
CONTREAD
DATA_STAT
REG_CHECK 保留
CRC_EN
WL32
保留
REGISTER_CHECK[23:16]
REGISTER_CHECK[15:8]
REGISTER_CHECK[7:0]
DATA[31:17]
DATA[23:16]
DATA[15:8]
DATA[7:0]
保留
MUX_IO
SYNC_EN
ERR_EN
ERR_DAT
保留
IP_EN1
IP_EN0
OP_EN1
OP_EN0
GP_DATA1
GP_DATA0
ID[15:8]
ID[7:0]
CH_EN0
保留
SETUP_SEL0
保留
AINPOS0[4:3]
AINPOS0[2:0]
AINNEG0
CH_EN1
保留
SETUP_SEL1
AINPOS1[4:3]
保留
AINPOS1[2:0]
AINNEG1
CH_EN2
保留
SETUP_SEL2
AINPOS2[4:3]
保留
AINPOS2[2:0]
AINNEG2
CH_EN3
保留
SETUP_SEL3
AINPOS3[4:3]
保留
AINPOS3[2:0]
AINNEG3
保留
BI_UNIPOLAR0
REFBUF0+
REFBUF0AINBUF0+
AINBUF0−
BURNOUT_EN0
保留
REF_SEL0
保留
保留
BI_UNIPOLAR1
REFBUF1+
REFBUF1−
AINBUF1+
AINBUF1−
BURNOUT_EN1
保留
REF_SEL1
保留
保留
BI_UNIPOLAR2
REFBUF2+
REFBUF2−
AINBUF2+
AINBUF2−
BURNOUT_EN2
保留
REF_SEL2
保留
保留
BI_UNIPOLAR3
REFBUF3+
REFBUF3−
AINBUF3+
AINBUF3−
BURNOUT_EN3
保留
REF_SEL3
保留
SINC3_MAP0
保留
ENHFILTEN0
ENHFILT0
保留
ORDER0
ODR0
SINC3_MAP1
保留
ENHFILTEN1
ENHFILT1
ORDER1
ODR1
保留
SINC3_MAP2
保留
ENHFILTEN2
ENHFILT2
保留
ORDER2
ODR2
SINC3_MAP3
保留
ENHFILTEN3
ENHFILT3
ORDER3
ODR3
保留
OFFSET0[23:0]
OFFSET1[23:0]
OFFSET2[23:0]
OFFSET3[23:0]
GAIN0[23:0]
GAIN1[23:0]
GAIN2[23:0]
GAIN3[23:0]
Rev. A | Page 47 of 59
AD7177-2
寄存器详解
通信寄存器
地址：0x00；复位：0x00；名称：COMMS
对片内寄存器的所有访问均必须以对通信寄存器的写操作开始。此写操作决定接下来要访问哪一个寄存器，以及相关操作是
写还是读。
表25. COMMS的位功能描述
位
7
位名称
WEN
6
R/W
设置
0
1
[5:0]
RA
000000
000001
000010
000011
000100
000110
000111
010000
010001
010010
010011
100000
100001
100010
100011
101000
101001
101010
101011
110000
110001
110010
110011
111000
111001
111010
111011
描述
要与ADC开始通信，此位必须为低电平。
复位
0x0
访问类型
W
此位决定命令是读操作还是写操作。
写命令
读命令
寄存器地址位决定当前通信读写哪一个寄存器。
状态寄存器
ADC模式寄存器
接口模式寄存器
寄存器校验和寄存器
数据寄存器
GPIO配置寄存器
ID寄存器
通道0寄存器
通道1寄存器
通道2寄存器
通道3寄存器
设置配置0寄存器
设置配置1寄存器
设置配置2寄存器
设置配置3寄存器
滤波器配置0寄存器
滤波器配置1寄存器
滤波器配置2寄存器
滤波器配置3寄存器
失调0寄存器
失调1寄存器
失调2寄存器
失调3寄存器
增益0寄存器
增益1寄存器
增益2寄存器
增益3寄存器
0x0
W
0x00
W
Rev. A | Page 48 of 59
AD7177-2
状态寄存器
地址：0x00；复位：0x80；名称：STATUS
状态寄存器是一个8位寄存器，包含ADC和串行接口的状态信息。通过将接口模式寄存器的DATA_STAT位设置为1，可以将
状态信息附加到数据寄存器。
表26. STATUS的位功能描述
位
7
位名称
RDY
设置
0
1
6
ADC_ERROR
0
1
5
CRC_ERROR
0
1
4
REG_ERROR
0
1
[3:2]
[1:0]
保留
CHANNEL
00
01
10
11
描述
只要RDY为低电平且不在读取寄存器，RDY的状态就
会输出到DOUT/CS引脚。当ADC已将新结果写入数据
寄存器时，此位变为低电平。在ADC校准模式下，
ADC写入校准结果后，此位变为低电平。读取数据
寄存器时，RDY自动变为高电平。
新数据结果可用
等待新数据结果
此位默认指示是否发生ADC超量程或欠量程事件。
发生超量程错误时，ADC结果箝位至0xFFFFFF；
发生欠量程错误时，ADC结果箝位至0x000000。
此位在写入ADC结果时更新，在消除超量程或
欠量程状况后的下一次更新时清0。
无错误
错误
此位指示寄存器写操作期间是否发生CRC错误。
对于寄存器读操作，主机微控制器决定是否
发生CRC错误。读取此寄存器时，该位清0。
无错误
CRC错误
此位指示一个内部寄存器的内容是否发生变化，
与激活寄存器完整性检查时计算的值不同。要激活
该检查，须将接口模式寄存器的REG_CHECK位设置
为1。REG_CHECK位清0时，此位清0。
无错误
错误
这些位保留。
这些位指示数据寄存器中当前存储的结果所对应的
ADC转换通道。这可能与当前正在转换的通道不同。
该映射是通道寄存器的直接映射；因此，通道0产生
0x0，通道3产生0x3。
通道0
通道1
通道2
通道3
Rev. A | Page 49 of 59
复位
0x1
访问类型
R
0x0
R
0x0
R
0x0
R
0x0
0x0
R
R
AD7177-2
ADC模式寄存器
地址：0x01；复位：0x8000；名称：ADCMODE
ADC模式寄存器控制ADC的工作模式和主时钟选择。写入ADC模式寄存器会复位滤波器和RDY位，并开始新的转换或校准。
表27. ADCMODE的位功能描述
位
15
位名称
REF_EN
设置
0
1
14
HIDE_DELAY
0
1
13
SING_CYC
0
1
[12:11]
[10:8]
保留
DELAY
000
001
010
011
100
101
110
111
7
[6:4]
保留
MODE
000
001
010
011
100
110
111
[3:2]
CLOCKSEL
00
01
10
11
[1:0]
保留
描述
使能内部基准电压源并输出缓冲2.5 V电压到REFOUT引脚。
禁用
使能
对于使用sinc5 + sinc1滤波器的选定数据速率，
如果利用DELAY位设置了可编程延迟，此位
允许将延迟吸收到转换时间中，从而隐藏
延迟。更多信息参见“延迟”部分。
使能
禁用
仅单个通道有效时，可以使用此位来设置ADC
仅以建立的滤波器数据速率输出。
禁用
使能
这些位保留，应设置为0。
这些位允许通道切换后增加一个可编程的延迟时间，
以便外部电路能在ADC开始处理其输入前稳定下来。
0 µs
4 µs
16 µs
40 µs
100 µs
200 µs
500 µs
1 ms
此位保留，应设置为0。
这些位控制ADC的工作模式。更多信息参见“工作模式”部分。
连续转换模式
单次转换模式
待机模式
关断模式
内部失调校准
系统失调校准
系统增益校准
这些位用来选择ADC时钟源。如果选择内部振荡器，
则也会使能内部振荡器。
内部振荡器
XTAL2/CLKIO引脚上的内部振荡器输出
XTAL2/CLKIO引脚上的外部时钟输入
XTAL1和XTAL2/CLKIO引脚上的外部晶振
这些位保留，应设置为0。
Rev. A | Page 50 of 59
复位
0x1
访问类型
RW
0x0
RW
0x0
RW
0x0
0x0
R
RW
0x0
0x0
R
RW
0x0
RW
0x0
R
AD7177-2
接口模式寄存器
地址：0x02；复位：0x0000；名称：IFMODE
接口模式寄存器配置各种串行接口选项。
表28. IFMODE的位功能描述
位
[15:13]
12
位名称
保留
ALT_SYNC
设置
0
1
11
IOSTRENGTH
0
1
[10:9]
8
保留
DOUT_RESET
0
1
7
CONTREAD
0
1
6
DATA_STAT
0
1
5
REG_CHECK
0
1
4
[3:2]
保留
CRC_EN
00
01
10
描述
这些位保留，应设置为0。
此位使能SYNC/ERROR引脚的不同行为，
以便利用SYNC/ERROR来控制循环通道
的转换(详见“GPIO配置寄存器”部分
中的SYNC_EN位说明)。
禁用
使能
此位控制DOUT/RDY引脚的驱动强度。
在IOVDD电源较低且电容中等的情况
下高速读取串行接口时，应将此位置1。
禁用(默认)
使能
这些位保留，应设置为0。
更多信息参见DOUT_RESET部分。
禁用
使能
此位使能ADC数据寄存器的连续读取模式。
要使用连续读取模式，ADC必须配置为连续
转换模式。详情参见“工作模式”部分。
禁用
使能
此位使状态寄存器可以在读取时附加到数据
寄存器上，使得通道和状态信息与数据一同
传输。这是确保从状态寄存器读出的通道位
与数据寄存器中的数据对应的唯一方式。
禁用
使能
此位使能寄存器完整性检查，利用此检查可监视
用户寄存器值的任何变化。要使用此特性，需在
此位清0的情况下根据需要配置所有其他寄存器。
然后写入此寄存器，设置REG_CHECK位为1。若有
任一寄存器的内容发生变化，状态寄存器的
REG_ERROR位就会置1。要清除错误，将
REG_CHECK位置0。检查的寄存器不包括
接口模式寄存器、ADC数据和状态寄存器。
如果一个寄存器必须写入新值，应先将此位清0；
否则，写入新寄存器内容时会报错。
禁用
使能
此位保留，应设置为0。
这些位使能寄存器读写的CRC保护。
CRC会将串行接口传输的字节数加1。
详情参见“CRC计算”部分。
禁用
寄存器读处理使能XOR校验和；
寄存器写处理仍然使用CRC。
读和写处理均使能CRC校验和
Rev. A | Page 51 of 59
复位
0x0
0x0
访问类型
R
RW
0x0
RW
0x0
0x0
R
RW
0x0
RW
0x0
RW
0x0
RW
0x0
0x00
R
RW
AD7177-2
位
1
位名称
WL32
设置
0
1
0
保留
描述
此位用于更改ADC数据寄存器长度。写入接口模式
寄存器不会复位ADC；因此，写入这些位后，ADC
结果不会立即变为正确的字长。第一个新的ADC
结果是正确的。
24位数据
32位数据
此位保留，应设置为0。
复位
0x0
访问类型
RW
0x0
R
寄存器检查
地址：0x03；复位：0x000000；名称：REGCHECK
寄存器检查寄存器是通过对用户寄存器的内容进行异或运算而求得的24位校验和。要使用此功能，接口模式寄存器的
REG_CHECK位必须置1；否则，寄存器读出0。
表29. REGCHECK的位功能描述
位
[23:0]
位名称
REGISTER_CHECK
设置
描述
接口模式寄存器的REG_CHECK位设置为1时，
此寄存器包含用户寄存器的24位校验和。
复位
0x000000
访问类型
R
数据寄存器
地址：0x04；复位：0x000000；名称：DATA
数据寄存器包含ADC转换结果。编码为偏移二进制，也可以通过设置配置寄存器的BI_UNIPOLARx位更改为单极性。
读取数据寄存器会将RDY位和RDY输出拉高(如果当前为低电平)。ADC结果可以多次读取，但由于RDY输出被拉高，
因此无法知道下一个ADC结果是否即将到来。收到读取ADC寄存器的命令之后，ADC不会将新结果写入数据寄存器。
表30. DATA的位功能描述
位
[31:0]
位名称
DATA
设置
描述
此寄存器包含ADC转换结果。此寄存器的大小
由接口模式寄存器的WL32位确定。
Rev. A | Page 52 of 59
复位
0x000000
访问类型
R
AD7177-2
GPIO配置寄存器
地址：0x06；复位：0x0800；名称：GPIOCON
GPIO配置寄存器控制ADC的通用I/O引脚。
表31. GPIOCON的位功能描述
位
[15:13]
12
位名称
保留
MUX_IO
11
SYNC_EN
设置
0
1
[10:9]
ERR_EN
00
01
10
11
8
ERR_DAT
[7:6]
5
保留
IP_EN1
0
1
4
IP_EN0
0
1
3
OP_EN1
0
1
2
OP_EN0
0
1
1
0
GP_DATA1
GP_DATA0
描述
这些位保留，应设置为0。
此位允许ADC控制外部多路复用器，与内部通道顺序同步使用
GPIO0/GPIO1。用于一个通道的模拟输入引脚仍可按通道进行
选择。因此，可以在AIN0/AIN1之前放上一个4通道多路复用器，
并在AIN2/AIN3之前放上另一个多路复用器，从而为AD7177-2
提供总共8个差分通道。但是，一次只能自动安排4个通道。
切换外部多路复用器之后可以插入一个延迟时间(参见
“ADC模式寄存器”部分的DELAY位)。
复位
0x0
0x0
访问类型
R
RW
此位可使SYNC/ERROR引脚用作同步输入。该引脚为低电平时，
ADC和滤波器保持复位状态，直到SYNC/ERROR引脚变为高电平
为止。当接口模式寄存器的ALT_SYNC位置1时，可以使用
SYNC/ERROR引脚的另一个功能。此模式仅在使能多个通道
时有效。这种情况下，SYNC/ERROR引脚的低电平不会导致
滤波器/调制器立即复位。相反，当通道就要切换时，如果
SYNC/ERROR引脚为低电平，则会阻止调制器和滤波器开始
新的转换。将SYNC/ERROR拉高就会开始新的转换。利用这
一备选同步模式，可以在遍历通道的同时使用SYNC/ERROR。
禁用。
使能。
这些位可使SYNC/ERROR引脚用作错误输入/输出。
禁用。
SYNC/ERROR是错误输入。(反转)回读状态与其他误差源进行
“或”运算，结果通过状态寄存器的ADC_ERROR位输出。
SYNC/ERROR引脚状态也可通过此寄存器的ERR_DAT位读取。
0x1
RW
0x0
RW
0x0
RW
0x0
0x0
R
RW
0x0
RW
0x0
RW
0x0
RW
0x0
0x0
RW
RW
SYNC/ERROR是开漏错误输出。状态寄存器错误位经过
“或”运算、反转后映射到SYNC/ERROR引脚。多个器件
的SYNC/ERROR引脚可以连接到同一个上拉电阻，这样就
可以观察到任何器件的错误。
SYNC/ERROR是通用输出。此引脚的状态由该寄存器的
ERR_DAT位控制。此输出参考IOVDD与DGND之间的
电平，而不是GPIO引脚使用的AVDD1和AVSS电平。
这种情况下，SYNC/ERROR引脚有一个有源上拉电阻。
SYNC/ERROR引脚用作通用输出时，
此位决定其逻辑电平。该引脚用作
输入时，此位反映其回读状态。
这些位保留，应设置为0。
此位将GPIO1变为输入。输入参考AVDD1或AVSS。
禁用。
使能。
此位将GPIO0变为输入。输入参考AVDD1或AVSS。
禁用。
使能。
此位将GPIO1变为输出。输出参考AVDD1与AVSS之间的电平。
禁用。
使能。
此位将GPIO0变为输出。输出参考AVDD1与AVSS之间的电平。
禁用。
使能。
此位是GPIO1的回读或写入数据。
此位是GPIO0的回读或写入数据。
Rev. A | Page 53 of 59
AD7177-2
ID寄存器
地址：0x07；复位：0x4FDX；名称：ID
ID寄存器返回16位ID。对于AD7177-2，此ID为0x4FDX。
表32. ID的位功能描述
位
[15:0]
位名称
ID
设置
0x4FDX
描述
ID寄存器返回ADC特定的16位ID代码。
AD7177-2
复位
0x4FDX
访问类型
R
通道寄存器0
地址：0x10；复位：0x8001；名称：CH0
通道寄存器是16位寄存器，用于选择当前有效的通道、各通道使用哪些输入以及该通道使用何种设置来配置ADC。
表33. CH0的位功能描述
位
15
位名称
CH_EN0
设置
0
1
14
[13:12]
保留
SETUP_SEL0
00
01
10
11
[11:10]
[9:5]
保留
AINPOS0
00000
00001
00010
00011
00100
10001
10010
10011
10100
10101
10110
描述
此位使能通道0。使能多个通道时，
ADC自动按顺序处理各通道。
禁用
使能(默认)
此位保留，应设置为0。
这些位决定该通道使用四种设置中的哪一种来
配置ADC。设置由四个寄存器组成：设置配置
寄存器、滤波器配置寄存器、失调寄存器和
增益寄存器。所有通道可以使用相同的设置，
此时对于所有有效的通道，必须将相同的2位
值写入这些位；最多可以配置4个不同的通道。
设置0
设置1
设置2
设置3
这些位保留，应设置为0。
这些位选择此通道的哪个输入连接到ADC的正输入。
AIN0(默认)
AIN1
AIN2
AIN3
AIN4
温度传感器+
温度传感器−
((AVDD1 − AVSS)/5)+ (必须使能模拟输入缓冲器)
((AVDD1 − AVSS)/5)− (必须使能模拟输入缓冲器)
REF+
REF−
Rev. A | Page 54 of 59
复位
0x1
访问类型
RW
0x0
0x0
R
RW
0x0
0x0
R
RW
AD7177-2
位
[4:0]
位名称
AINNEG0
设置
00000
00001
00010
00011
00100
10001
10010
10011
10100
10101
10110
描述
这些位选择此通道的哪个输入连接到ADC的负输入。
AIN0
AIN1(默认)
AIN2
AIN3
AIN4
温度传感器+
温度传感器−
((AVDD1 − AVSS)/5)+
((AVDD1 − AVSS)/5)−
REF+
REF−
复位
0x1
访问类型
RW
通道寄存器1至通道寄存器3
地址：0x11至0x13；复位：0x0001；名称：CH1至CH3
剩下的3个通道寄存器使用与通道寄存器0相同的布局。
表34. CH1至CH3寄存器映射
寄存器
0x11
名称
CH1
位
[15:8]
[7:0]
位7
CH_EN1
位6
保留
AINPOS1[2:0]
0x12
CH2
[15:8]
[7:0]
CH_EN2
保留
AINPOS2[2:0]
SETUP_SEL2
[15:8]
[7:0]
CH_EN3
保留
AINPOS3[2:0]
SETUP_SEL3
0x13
CH3
位5
位4
SETUP_SEL1
位3
位2
保留
AINNEG1
保留
位1
位0
AINPOS1[4:3]
复位
0x0001
RW
RW
AINPOS2[4:3]
0x0001
RW
AINPOS3[4:3]
0x0001
RW
AINNEG2
保留
AINNEG3
Rev. A | Page 55 of 59
AD7177-2
设置配置寄存器0
地址：0x20；复位：0x1320；名称：SETUPCON0
设置配置寄存器是16位寄存器，用于配置ADC的基准电压源选择、输入缓冲器和输出编码方式。
表35. SETUPCON0的位功能描述
位
[15:13]
12
位名称
保留
BI_UNIPOLAR0
设置
0
1
11
REFBUF0+
0
1
10
REFBUF0−
0
1
9
AINBUF0+
0
1
8
AINBUF0−
0
1
7
BURNOUT_EN0
6
[5:4]
保留
REF_SEL0
00
10
11
[3:0]
保留
描述
这些位保留，应设置为0。
此位设置设置0的ADC输出编码。
单极性编码输出
双极性编码模式(偏移二进制)
此位使能或禁用REF+输入缓冲器。
禁用REF+缓冲器
使能REF+缓冲器
此位使能或禁用REF−输入缓冲器。
禁用REF−缓冲器
使能REF−缓冲器
此位使能或禁用AIN+输入缓冲器。
禁用AIN+缓冲器
使能AIN+缓冲器
此位使能或禁用AIN−输入缓冲器。
禁用AIN−缓冲器
使能AIN−缓冲器
此位在所选正模拟输入上使能10 μA源电流，
在所选负模拟输入上使能10 μA吸电流。开路
测试电流可以用于开路诊断，在这种情况下，
ADC结果变为满量程。在测量期间使能开路
测试电流，会在ADC上产生失调电压。这意味
着，在精密测量之前或之后间隔开启开路测试
电流是诊断开路的最佳方式。
这些位保留，应设置为0。
这些位选择用于设置0 ADC转换的基准电压源。
外部基准电压源。
2.5 V内部基准电压源。ADC模式寄存器也必须使能此基准电压源。
AVDD1 − AVSS。这可用于诊断，验证其它基准值。
复位
0x0
0x1
访问类型
R
RW
0x0
RW
0x0
RW
0x1
RW
0x1
RW
0x00
R
0x00
0x2
R
RW
这些位保留，应设置为0。
0x0
R
设置配置寄存器1至设置配置寄存器3
地址：0x21至0x23；复位：0x1320；名称：SETUPCON1至SETUPCON3
剩下的3个设置配置寄存器使用与设置配置寄存器0相同的布局。
表36. SETUPCON1至SETUPCON3寄存器映射
寄存器
0x21
名称
SETUPCON1
0x22
SETUPCON2
0x23
SETUPCON3
位
[15:8]
[7:0]
[15:8]
[7:0]
[15:8]
[7:0]
位7
BURNOUT_EN1
BURNOUT_EN2
BURNOUT_EN3
位6
保留
保留
保留
保留
保留
保留
位5
位4
BI_UNIPOLAR1
REF_SEL1
BI_UNIPOLAR2
REF_SEL2
BI_UNIPOLAR3
REF_SEL3
Rev. A | Page 56 of 59
位3
REFBUF1+
REFBUF2+
REFBUF3+
位2
REFBUF1−
位1
AINBUF1+
保留
REFBUF2−
AINBUF2+
保留
REFBUF3−
AINBUF3+
保留
位0
AINBUF1−
复位
0x1320
RW
RW
AINBUF2−
0x1320
RW
AINBUF3−
0x1320
RW
AD7177-2
滤波器配置寄存器0
地址：0x28；复位：0x0507；名称：FILTCON0
滤波器配置寄存器是16位寄存器，用于配置ADC数据速率和滤波器选项。写入此类寄存器会复位任何正在进行的ADC转
换，重新从序列中的第一个通道开始转换。
表37. FILTCON0的位功能描述
位
15
位名称
SINC3_MAP0
[14:12]
11
保留
ENHFILTEN0
设置
0
1
[10:8]
ENHFILT0
010
011
101
110
7
[6:5]
保留
ORDER0
00
11
[4:0]
ODR0
00000至
00110
00111
01000
01001
01010
01011
01100
01101
01110
01111
10000
10001
10010
10011
10100
描述
如果此位置1，滤波器寄存器的映射将变为直接对设置0
的Sinc3滤波器的抽取率进行编程。所有其他选项均无效。
这种情况下，可以对输出数据速率和滤波器陷波进行精密
调整，以便抑制特定频率。对于单个通道，数据速率等于
fMOD/(32 × FILTCON0[14:0])。
复位
0x0
访问类型
RW
这些位保留，应设置为0。
此位使能设置0的各种后置滤波器，以提供增强的
50 Hz/60 Hz抑制性能。为此，ORDER0位必须设置
为00以选择Sinc5 + Sinc1滤波器。
禁用
使能
这些位选择设置0的各种后置滤波器，以提供增强的
50 Hz/60 Hz抑制性能。
27 SPS、47 dB抑制、36.7 ms建立
25 SPS、62 dB抑制、40 ms建立
20 SPS、85 dB抑制、50 ms建立
16.67 SPS、92 dB抑制、60 ms建立
此位保留，应设置为0。
这些位控制设置0的数字滤波器(用于处理调制器数据)的阶数。
Sinc5 + Sinc1(默认)
Sinc3
这些位控制ADC的输出数据速率，从而控制设置0的
建立时间和噪声。所示速率系针对sinc5 + sinc1
滤波器。参见表19至表22。
保留
0x0
0x0
R
RW
0x5
RW
0x0
0x0
R
RW
0x07
RW
10,000 SPS
5000 SPS
2500 SPS
1000 SPS
500 SPS
397.5 SPS
200 SPS
100 SPS
59.92 SPS
49.96 SPS
20 SPS
16.66 SPS
10 SPS
5 SPS
Rev. A | Page 57 of 59
AD7177-2
滤波器配置寄存器1至滤波器配置寄存器3
地址：0x29至0x2B；复位：0x0507；名称：FILTCON1至FILTCON3
剩下的3个滤波器配置寄存器使用与滤波器配置寄存器0相同的布局。
表38. FILTCON1至FILTCON3寄存器映射
寄存器
0x29
0x2A
0x2B
名称
FILTCON1
FILTCON2
FILTCON3
位
[15:8]
[7:0]
位7
SINC3_MAP1
保留
位6
位5
[15:8]
[7:0]
SINC3_MAP2
保留
ORDER2
[15:8]
[7:0]
SINC3_MAP3
保留
ORDER3
位4
保留
位3
ENHFILTEN1
ORDER1
位2
复位
0x0507
RW
RW
ENHFILT2
0x0507
RW
ENHFILT3
0x0507
RW
位1
ENHFILT1
位0
ODR1
ENHFILTEN2
保留
ODR2
ENHFILTEN3
保留
ODR3
失调寄存器0
地址：0x30；复位：0x800000；名称：OFFSET0
失调(零电平)寄存器是24位寄存器，可用来补偿ADC或系统中的任何失调误差。
表39. OFFSET0的位功能描述
位
[23:0]
位名称
OFFSET0
设置
描述
设置0的失调校准系数。
复位
0x800000
访问类型
RW
失调寄存器1至失调寄存器3
地址：0x31至0x33；复位：0x800000；名称：OFFSET1至OFFSET3
剩下的3个失调寄存器使用与失调寄存器0相同的布局。
表40. OFFSET1至OFFSET3寄存器映射
寄存器
0x31
0x32
0x33
名称
OFFSET1
OFFSET2
OFFSET3
位
OFFSET1[23:0]
OFFSET2[23:0]
OFFSET3[23:0]
复位
0x800000
0x800000
0x800000
RW
RW
RW
RW
增益寄存器0
地址：0x38；复位：0x5XXXX0；名称：GAIN0
增益(满量程)寄存器是24位寄存器，可用来补偿ADC或系统中的任何增益误差。
表41. GAIN0的位功能描述
位
[23:0]
位名称
GAIN0
设置
描述
设置0的增益校准系数。
复位
0x5XXXX0
访问类型
RW
增益寄存器1至增益寄存器3
地址：0x39至0x3B；复位：0x5XXXX0；名称：GAIN1至GAIN3
剩下的3个增益寄存器使用与增益寄存器0相同的布局。
表42. GAIN1至GAIN3寄存器映射
寄存器
0x39
0x3A
0x3B
名称
GAIN1
GAIN2
GAIN3
位
GAIN1[23:0]
GAIN2[23:0]
GAIN3[23:0]
Rev. A | Page 58 of 59
复位
0x5XXXX0
0x5XXXX0
0x5XXXX0
RW
RW
RW
RW
AD7177-2
外形尺寸
7.90
7.80
7.70
24
13
4.50
4.40
4.30
1
12
6.40 BSC
PIN 1
0.15
0.05
0.65
BSC
0.30
0.19
0.10 COPLANARITY
1.20
MAX
SEATING
PLANE
0.20
0.09
8°
0°
0.75
0.60
0.45
COMPLIANT TO JEDEC STANDARDS MO-153-AD
图71. 24引脚超薄紧缩小型封装[TSSOP]
(RU-24)
图示尺寸单位：mm
订购指南
型号1
AD7177-2BRUZ
AD7177-2BRUZ-RL7
1
温度范围
−40°C至+105°C
−40°C至+105°C
封装描述
24引脚超薄紧缩小型封装[TSSOP]
24引脚超薄紧缩小型封装[TSSOP]
Z = 符合RoHS标准的器件。
©2015 Analog Devices, Inc. All rights reserved. Trademarks and
registered trademarks are the property of their respective owners.
D12912sc-0-9/15(A)
Rev. A | Page 59 of 59
封装选项
RU-24
RU-24