中文数据手册

低功耗、8/16通道、31.25 kSPS、
24位高集成度的Σ-Δ ADC
AD7173-8
特性
应用
低功耗、8/16通道高集成度的多路复用模数转换器(ADC)
内部集成:
精密模拟输入缓冲器和参考输入缓冲器
2.5 V精密基准电压源(3.5 ppm/°C)
交叉点多路复用器(支持系统诊断功能)
8个全差分或16个单端通道
时钟振荡器
GPIO和GPO引脚，并可用于控制外部多路复用器
快速且灵活的输出速率：1.25 SPS至31.25 kSPS
通道扫描数据速率：6.21 kSPS/通道数(建立时间：161 µs)
性能规格
17.5位无噪声分辨率(31.25 kSPS)
24位无噪声分辨率(1.25 SPS)
积分非线性(INL)：±3 ppm/FSR
50 Hz和60 Hz抑制：85 dB，建立时间为50 ms
工作电压：3.3 V或5 V
单电源
3.3 V或5 V AVDD1、2 V至5 V AVDD2，和2 V至5 V IOVDD
可选分离电源：
AVDD1和AVSS ± 2.5 V或AVDD1和AVSS ± 1.65 V
电流：1.4 mA
3/4线串行数字接口(SCLK上为施密特触发器)
CRC差错校验
SPI、QSPI、MICROWIRE和DSP兼容
封装：40引脚6 mm × 6 mm LFCSP封装
温度范围：−40°C至+105°C
过程控制：PLC/DCS模块
电压、电流、温度和压力测量
流量计
医疗与科学多通道仪器
地震仪器仪表
化学分析仪器：色谱分析
概述
快速建立、高精度、低功耗、8/16通道、多路复用ADC，
适用于低带宽输入信号，集成输入缓冲器。
集成精密2.5 V低漂移(3.5 ppm/°C)带隙基准电压源和振荡器。
8个灵活设置，可以配置输出数据速率、数字滤波器模
式、失调/增益误差校正、基准电压选择、缓冲器使能等。
Sinc5 + sinc1滤波器可最大程度提升通道扫描速率，而sinc3
滤波器可最大程度提升分辨率并增强50 Hz/60 Hz抑制性能，
另外还有4个选项可供选择，最大程度降低噪声。
集成诊断功能，包括CRC、寄存器校验和、温度传感器、
交叉点多路复用器、激励电流和GPIOs/GPO。
功能框图
AVDD1
AVDD2 REGCAPA
BUFFERED
PRECISION
REFERENCE
1.8V
LDO
1.8V
LDO
REFERENCE
INPUT
BUFFERS
CROSSPOINT
MULTIPLEXER
AIN0/REF2–
IOVDD REGCAPD
REF– REF+ REFOUT
AVDD
AIN1/REF2+
INT
REF
ANALOG
INPUT
BUFFERS
CS
SCLK
Σ-Δ ADC
DIGITAL
FILTER
SERIAL
INTERFACE
AND CONTROL
DIN
DOUT/RDY
SYNC
AIN15
AVSS
AIN16
ERROR
XTAL AND INTERNAL
CLOCK OSCILLATOR
CIRCUITRY
I/O CONTROL
AD7173-8
AVSS
PDSW
GPIO0 GPIO1 GPIO2 GPIO3
XTAL1 XTAL2/CLKIO
DGND
11773-001
TEMPERATURE
SENSOR
图1.
Rev. 0
Document Feedback
Information furnished by Analog Devices is believed to be accurate and reliable. However, no
responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other
rights of third parties that may result from its use. Specifications subject to change without notice. No
license is granted by implication or otherwise under any patent or patent rights of Analog Devices.
Trademarks and registered trademarks are the property of their respective owners.
One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.
Tel: 781.329.4700
©2013 Analog Devices, Inc. All rights reserved.
Technical Support
www.analog.com
ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供
的最新英文版数据手册。
AD7173-8
目录
特性.................................................................................................. 1
概述.................................................................................................. 1
功能框图 ......................................................................................... 1
修订历史 ......................................................................................... 2
技术规格 ......................................................................................... 3
时序特性.................................................................................... 7
绝对最大额定值............................................................................ 8
热阻 ............................................................................................ 8
ESD警告..................................................................................... 8
引脚配置和功能描述 ................................................................... 9
典型性能参数 .............................................................................. 11
噪声性能和分辨率 ..................................................................... 17
开始使用 ....................................................................................... 18
电源 .......................................................................................... 19
数字通信.................................................................................. 19
配置概述.................................................................................. 21
电路描述 ....................................................................................... 26
模拟输入.................................................................................. 26
基准电压选项 ......................................................................... 28
时钟源 ...................................................................................... 28
数字滤波器................................................................................... 30
Sinc5 + Sinc1滤波器 .............................................................. 30
Sinc3滤波器............................................................................. 31
单周期建立 ............................................................................. 32
增强型50 Hz和60 Hz抑制滤波器 ....................................... 32
工作模式 ....................................................................................... 35
连续转换模式 ......................................................................... 35
连续读取模式 ......................................................................... 36
单次转换模式 ......................................................................... 37
待机和掉电模式..................................................................... 38
校准模式.................................................................................. 38
数字接口 ....................................................................................... 39
校验和保护 ............................................................................. 39
CRC计算 .................................................................................. 40
诊断................................................................................................ 42
通用I/O .................................................................................... 42
16位/24位转换........................................................................ 42
串行接口复位(DOUT_RESET)........................................... 42
同步 .......................................................................................... 42
错误标志.................................................................................. 43
DATA_STAT............................................................................ 43
IOSTRENGTH位.................................................................... 43
接地和布局................................................................................... 44
寄存器汇总................................................................................... 45
寄存器详解................................................................................... 47
通信寄存器 ............................................................................. 47
状态寄存器 ............................................................................. 49
ADC模式寄存器 .................................................................... 50
接口模式寄存器..................................................................... 51
寄存器检查 ............................................................................. 52
数据寄存器 ............................................................................. 52
GPIO配置寄存器 ................................................................... 53
ID寄存器 ................................................................................. 54
通道寄存器0 ........................................................................... 54
通道寄存器1至通道寄存器15............................................. 56
设置配置寄存器0 .................................................................. 57
设置配置寄存器1至设置配置寄存器7 ............................. 58
滤波器配置寄存器0 .............................................................. 59
滤波器配置寄存器1至滤波器配置寄存器7 .................... 60
失调寄存器0 ........................................................................... 61
失调寄存器1至失调寄存器7............................................... 61
增益寄存器0 ........................................................................... 61
增益寄存器1至增益寄存器7............................................... 61
外形尺寸 ....................................................................................... 62
订购指南.................................................................................. 62
修订历史
2013年10月—修订版0：初始版
Rev. 0 | Page 2 of 64
AD7173-8
技术规格
除非另有说明，AVDD1 = 3.0 V至5.5 V，AVDD2 = 2 V至5.5 V，IOVDD = 2 V至5.5 V，AVSS = DGND = 0 V，REF+ = 2.5 V，
REF− = AVSS，内部主时钟= 2 MHz，TA = TMIN至TMAX。
表1.
参数
ADC速度和性能
输出数据速率(ODR)
无失码1
分辨率
噪声
无噪声分辨率
精度
积分非线性(INL)
失调误差2
失调漂移
失调漂移与时间的关系3
增益误差2
增益漂移与温度的关系1
增益温漂与时间的关系3
抑制
电源抑制
共模抑制
DC时
50 Hz和60 Hz时1
工频干扰抑制1
模拟输入
差分输入电压范围
绝对AIN电压限值1
禁用缓冲器
使能缓冲器
模拟输入电流
使能缓冲器
输入电流
输入电流漂移
禁用缓冲器
输入电流
输入电流漂移
串扰
内部基准电压源
输出电压
初始精度1
温度系数
0°C至+105°C
−40°C至+105°C
基准负载电流ILOAD
测试条件/注释
最小值
不包括31.25 kSPS时的sinc3滤波器
见表6
见表6
Sinc5 + Sinc1滤波器(默认)
31.25 kSPS, REF+ = 5 V
2.6 kSPS, REF+ = 5 V
1.25 SPS, REF+ = 5 V
典型值
1.25
24
单位
31250
SPS
位
17.5
18.4
24
2.5 V基准电压源
5 V基准电压源
内部短路
内部短路
±3
±5
±40
±350
±450
±10
±0.5
±3
25°C, AVDD1 = 5 V
AVDD1和AVDD2，VIN = 1 V
VIN = 0.1 V
20 SPS ODR(后置滤波器)，
50 Hz ± 1 Hz和60 Hz ± 1 Hz
50 Hz ± 1 Hz和60 Hz ± 1 Hz
内部时钟，20 SPS ODR(后置滤波器)
外部时钟，20 SPS ODR(后置滤波器)
最大值
位
位
位
±7.5
±50
±1
90
dB
95
120
71
85
ppm/FSR
ppm/FSR
µV
nV/°C
nV/1000小时
ppm/FSR
ppm/FSR/°C
ppm/FSR/
1000小时
dB
dB
90
90
dB
dB
±VREF
V
AVSS − 0.05
AVSS
AVDD1 + 0.05
AVDD1 − 1.1
V
V
使能单周期建立(默认)
外部时钟
内部时钟(±2.5%时钟)
1 kHz输入
REFOUT与AVSS之间有一个100 nF外部电容
REFOUT相对于AVSS
TA = 25°C 4
±2
±25
nA
pA/°C
±6
±0.1
±0.5
−120
µA/V
nA/V/°C
nA/V/°C
dB
2.5
−0.1
3.5
3.5
IL
−10
Rev. 0 | Page 3 of 64
+0.1
V
V的百分比
8
10
+10
ppm/°C
ppm/°C
mA
AD7173-8
参数
电源抑制
(电压调整率)
负载调整率
电压噪声
电压噪声密度
开启建立时间
长期稳定性3
短路
外部基准电压源
基准输入电压
绝对基准输入电压限值1
禁用缓冲器
使能缓冲器
平均基准输入电流
禁用缓冲器
使能缓冲器
平均基准输入电流漂移
外部时钟
内部时钟
工频干扰抑制1
共模抑制
温度传感器
精度
灵敏度
激励电流
源/吸电流
电桥关断开关
RON
容许电流
通用I/O(GPIO0、GPIO1、
GPO2、GPO3)
输入模式漏电流1
悬空态输出电容
AVDD1 − AVSS = 5 V
输出高电压，VOH1
输出低电压，VOL1
输入高电压，VIH1
输入低电压，VIL1
AVDD1 − AVSS = 3.3 V
输出高电压，VOH1
输出低电压，VOL1
输入高电压，VIH1
输入低电压，VIL1
时钟
内部时钟
频率
精度
占空比
输出低电压，VOL
输出高电压，VOH
晶振
频率
启动时间
外部时钟(CLKIO)
占空比1
测试条件/注释
AVDD1和AVDD2
最小值
∆VOUT/∆IL
eN，0.1 Hz至10 Hz
eN，1 kHz
100 nF电容
1000小时
ISC
典型值
90
最大值
140
6.5
215
60
460
25
基准输入 = (REF+) – (REF−)
1
2.5
AVSS − 0.05
AVSS
单位
dB
ppm/mA
µV rms
nV/√Hz
µs
ppm
mA
AVDD1
V
AVDD1 + 0.05
AVDD1
V
V
±9
±50
µA/V
nA
±5
±6
nA/V/°C
nA/V/°C
83
dB
用户自行在25°C校准后
±2
477
°C
µV/°C
必须使能模拟输入缓冲器
±10
µA
禁用缓冲器
见“抑制”参数部分
24
16
Ω
mA
相对于AVSS
−10
+10
5
ISOURCE = 200 µA
ISINK = 800 µA
AVSS + 4
AVSS + 0.4
AVSS + 3
AVSS + 0.7
ISOURCE = 200 µA
ISINK = 800 µA
AVSS + 2.7
V
V
V
V
AVSS + 0.45
V
V
V
V
+2.5
MHz
%
AVSS + 0.27
AVSS + 2
2
−2.5
µA
pF
50:50
0.4
V
V
16.384
MHz
µs
MHz
0.8 × IOVDD
14
典型占空比50:50 (最大值:最小值)
Rev. 0 | Page 4 of 64
30:70
16
10
2
50:50
2.048
70:30
AD7173-8
参数
逻辑输入
输入高电压，VINH1
输入低电压，VINL1
迟滞1
漏电流
逻辑输出(DOUT/RDY)
输出高电压，VOH1
输出低电压，VOL1
漏电流
输出电容
系统校准1
满量程校准限值
零电平校准限值
满幅输出对应的输入范围
电源要求
电源电压
AVDD1 − AVSS
AVDD2 − AVSS
AVSS − DGND
IOVDD − DGND
IOVDD − AVSS
电源电流
完全工作模式
AVDD1电流
AVDD1 = 5 V(典型值)，
5.5 V(最大值)
AVDD1 = 3.3 V(典型值)，
3.6 V(最大值)
AVDD2电流
IOVDD电流
待机模式
待机(LDO开启)
掉电模式
测试条件/注释
最小值
2 V ≤ IOVDD ≤ 2.3 V
2.3 V ≤ IOVDD ≤ 5.5 V
2 V ≤ IOVDD ≤ 2.3 V
2.3 V ≤ IOVDD ≤ 5.5 V
IOVDD > 2.7 V
IOVDD < 2.7 V
0.65 × IOVDD
0.7 × IOVDD
典型值
0.08
0.04
−10
IOVDD ≥ 4.5 V, ISOURCE = 1 mA
2.7 V ≤ IOVDD < 4.5 V, ISOURCE = 500 A
IOVDD < 2.7 V, ISOURCE
IOVDD ≥ 4.5 V, ISINK = 2 mA
2.7 V ≤ IOVDD < 4.5 V, ISINK = 1 mA
IOVDD < 2.7 V, ISINK
浮空态
浮空态
最大值
单位
0.35 × IOVDD
0.7
0.25
0.2
+10
V
V
V
V
V
V
µA
0.8 × IOVDD
0.8 × IOVDD
0.8 × IOVDD
0.4
0.4
0.4
+10
−10
10
1.05 × FS
−1.05 × FS
0.8 × FS
3.0
2
−2.75
2
AVSS < DGND
所有输出空载
V
V
V
V
V
V
µA
pF
2.1 × FS
V
V
V
5.5
5.5
0
5.5
6.35
V
V
V
V
V
AIN±和REF±缓冲器禁用；外部基准电压源
0.23
0.27
mA
AIN±和REF±缓冲器禁用；内部基准电压源
AIN±和REF±缓冲器使能；外部基准电压源
每个使能的缓冲对：AIN+、AIN−和REF+、
REF−
AIN±和REF±缓冲器禁用；外部基准电压源
0.42
2.12
0.945
0.49
2.71
1.22
mA
mA
mA
0.16
0.19
mA
AIN±和REF±缓冲器禁用；内部基准电压源
AIN±和REF±缓冲器使能；外部基准电压源
每个使能的缓冲对：AIN+、AIN−和REF+、
REF−
外部基准电压源
内部基准电压源
外部时钟
内部时钟
外部晶振
0.34
1.9
0.87
0.4
2.45
1.13
mA
mA
mA
1
1.25
0.24
0.52
0.9
1.15
1.4
0.39
0.76
mA
mA
mA
mA
mA
基准电压源关闭，总功耗
基准电压源开启，总功耗
完全掉电、LDO、REF±
25
400
2
Rev. 0 | Page 5 of 64
10
µA
µA
µA
AD7173-8
参数
功耗
测试条件/注释
完全工作模式
待机模式
掉电模式
1
2
3
4
最小值
未缓冲，外部时钟和基准电压源；
AVDD1 = 3.3 V，AVDD2 = 2 V，IOVDD = 2 V
未缓冲，外部时钟和基准电压源；
所有电源 = 5 V
未缓冲，外部时钟和基准电压源；
所有电源 = 5.5 V
完全缓冲，内部时钟和基准电压源(注意，
REFOUT无负载)；AVDD1 = 3.3 V，AVDD2 =
2 V，IOVDD = 2 V
完全缓冲，内部时钟和基准电压源(注意，
REFOUT无负载)；所有电源 = 5 V
完全缓冲，内部时钟和基准电压源(注意，
REFOUT无负载)；所有电源 = 5.5 V
基准电压源关闭，所有电源 = 5 V
基准电压源开启，所有电源 = 5 V
完全掉电，所有电源 = 5 V
完全掉电，所有电源 = 5.5 V
典型值
最大值
单位
3
mW
7.35
mW
9.96
mW
10.4
mW
20.4
mW
28
mW
55
µW
mW
µW
µW
125
2
10
技术规格未经生产测试，但受产品初始发布时的特性数据支持。
经系统或内部零电平校准，此失调误差与选定的编程输出数据速率所对应的噪声相当。系统满量程校准可以把增益误差降至与编程输出数据速率对应的噪
声相当的水平。
本技术规格为非累积性，包括MSL预调理效应。
本技术规格包括MSL预调理效应。
Rev. 0 | Page 6 of 64
AD7173-8
时序特性
除非另有说明，IOVDD = 2 V至5.5 V，DGND = 0 V，逻辑输入0 = 0 V，逻辑输入1 = IOVDD，CLOAD = 20 pF。
表2.
参数
SCLK脉宽
t3
t4
读操作
t1
t2 3
t5 5
t6
t7
写操作
t8
t9
t10
t11
1
2
3
4
5
在TMIN、TMAX的限值
单位
测试条件/注释1, 2
25
25
ns(最小值)
ns(最小值)
SCLK高电平脉宽
SCLK低电平脉宽
0
15
40
0
12
25
2.5
20
0
10
ns(最小值)
ns(最大值)
ns(最大值)
ns(最小值)
ns(最大值)
ns(最大值)
ns(最小值)
ns(最大值)
ns(最小值)
ns(最小值)
CS 下降沿到DOUT/RDY)有效时间
IOVDD = 4.5 V至5.5 V
IOVDD = 2 V至3.6 V
SCLK有效沿到数据有效延迟4
IOVDD = 4.5 V至5.5 V
IOVDD = 2 V至3.6 V
无效沿后的总线释放时间CS
0
8
8
5
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
CS 下降沿到SCLK有效沿建立时间4
数据有效到SCLK沿建立时间
数据有效到SCLK沿保持时间
CS 上升沿到SCLK沿保持时间
SCLK无效沿到CS无效沿
SCLK无效沿到DOUT/RDY)高电平/低电平
样片在初次发布期间均经过测试，以确保符合标准要求。
参见图2和图3。
输出跨越VOL或VOH限值所需的时间。
SCLK有效沿为SCLK的下降沿。
RDY(在读取数据寄存器之后返回高电平。在单次转换模式和连续转换模式下，当RDY)为高电平时，如果需要，可以再次读取同一数据。必须确保后续读取操
作不能接近下一次输出更新时间。如果使能连续读取功能，数字字只能被读取一次。
时序图
CS (I)
t6
t1
MSB
DOUT/RDY (O)
t5
LSB
t7
t2
t3
11773-002
SCLK (I)
t4
I = INPUT, O = OUTPUT
图2.读取周期时序图
CS (I)
t11
t8
SCLK (I)
t9
t10
MSB
I = INPUT, O = OUTPUT
图3.写入周期时序图
Rev. 0 | Page 7 of 64
LSB
11773-003
DIN (I)
AD7173-8
绝对最大额定值
除非另有说明，TA = 25°C。
热阻
表3.
θJA指定器件焊接在JEDEC测试板上以实现表贴封装。表4
所示值基于仿真数据。
参数
AVDD1、AVDD2至AVSS
AVDD1至DGND
额定值
−0.3 V至+6.5 V
−0.3 V至+6.5 V
IOVDD至DGND
IOVDD至AVSS
−0.3 V至+6.5 V
−0.3 V至+7.5 V
AVSS至DGND
模拟输入电压至AVSS
基准输入电压至AVSS
−3.25 V至+0.3 V
−0.3 V至AVDD1 + 0.3 V
−0.3 V至AVDD1 + 0.3 V
数字输入电压至DGND
数字输出电压至DGND
AIN[16:0]或数字输入电流
工作温度范围
−0.3 V至IOVDD + 0.3 V
−0.3 V至IOVDD + 0.3 V
10 mA
−40°C至+105°C
存储温度范围
最高结温
引脚焊接，回流温度
ESD额定值(HBM)
−65°C至+150°C
150°C
260°C
4 kV
表4.热阻
封装类型
40引脚6 mm × 6 mm LFCSP封装
1层JEDEC板
4层JEDEC板
4层JEDEC板，带16个散热通孔
θJA
单位
114
54
34
°C/W
°C/W
°C/W
ESD警告
注意，超出上述绝对最大额定值可能会导致器件永久性
损坏。这只是额定最值，并不能以这些条件或者在任何其
他超出本技术规范操作章节中所示规格的条件下，推断器
件能否正常工作。长期在绝对最大额定值条件下工作会影
响器件的可靠性。
Rev. 0 | Page 8 of 64
ESD(静电放电)敏感器件。
带电器件和电路板可能会在没有察觉的情况下放电。尽
管本产品具有专利或专有保护电路，但在遇到高能量
ESD时，器件可能会损坏。因此，应当采取适当的ESD
防范措施，以避免器件性能下降或功能丧失。
AD7173-8
40
39
38
37
36
35
34
33
32
31
REF+
REF–
G PO 3
AIN15
AIN14
AIN13
AIN12
AIN11
AIN10
AIN9
引脚配置和功能描述
1
2
3
4
5
6
7
8
9
10
AD7173-8
TOP VIEW
(Not to Scale)
30
29
28
27
26
25
24
23
22
21
AIN8
AIN7
AIN6
AIN5
AIN4
GPO2
GPIO1
GPIO0
REGCAPD
DGND
NOTES
1. THE EXPOSED PAD SHOULD BE SOLDERED TO A SIMILAR PAD ON THE PCB
UNDER THE EXPOSED PAD TO CONFER MECHANICAL STRENGTH AND FOR
HEAT DISSIPATION. THE EXPOSED PAD MUST BE CONNECTED TO AVSS
THROUGH THIS PAD ON THE PCB.
11773-004
PDSW
XTAL1
XTAL2/CLKIO
DOUT/RDY
DIN
SCLK
CS
ERROR
SYNC
IOVDD
11
12
13
14
15
16
17
18
19
20
AIN16
AIN0/REF2–
AIN1/REF2+
AIN2
AIN3
REFOUT
REGCAPA
AVSS
AVDD1
AVDD2
图4.引脚配置
表5.引脚功能描述
引脚
编号 引脚名称
1
AIN16
2
AIN0/REF2−
类型1
AI
AI
3
AIN1/REF2+
AI
4
5
6
7
8
9
10
11
12
13
AIN2
AIN3
REFOUT
REGCAPA
AVSS
AVDD1
AVDD2
PDSW
XTAL1
XTAL2/CLKIO
AI
AI
AO
AO
P
P
P
AO
AI
AI/DI
14
DOUT/RDY
DO
描述
模拟输入16。可通过交叉点多路复用器选择。
模拟输入0 (AIN0)/基准电压源2，负输入(REF2−)。可以在REF2+与REF2−之间施加一个外部基准
电压。REF2−的范围是AVSS至AVDD1 − 1 V。模拟输入0可通过交叉点多路复用器选择。基准电压
源2可以通过设置配置寄存器中的REFSEL位选择。
模拟输入1 (AIN0)/基准电压源2，正输入(REF2+)。可以在REF2+与REF2−之间施加一个外部基准
电压。REF2+的范围是AVDD1 至AVSS + 1 V。模拟输入1可通过交叉点多路复用器选择。基准电
压源2可以通过设置配置寄存器中的REFSEL位选择。
模拟输入2。可通过交叉点多路复用器选择。
模拟输入3。可通过交叉点多路复用器选择。
内部基准电压源的缓冲输出。输出相对于AVSS为2.5 V。
模拟LDO稳压器输出。利用一个1 µF电容将此引脚去耦至AVSS。
负模拟电源。此电源的范围是0 V到−2.75 V，标称设置为0 V。
模拟电源1。此电压相对于AVSS的范围是3.0 V(最小值)至5.5 V(最大值)。
模拟电源2。此电压相对于AVSS的范围是2 V至AVDD1。
连接到AVSS的掉电开关。此引脚由GPIOCON寄存器中的PDSW位进行控制。
晶振的输入1。
晶振的输入2(XTAL2)/时钟输入或输出(CLKIO)。有关更多信息，请参阅ADCMODE寄存器中的
CLOCKSEL位设置(表25)。
串行数据输出(DOUT)/数据就绪输出引脚(RDY)。此引脚具有双重功能。它可以用作串行数据输
出引脚，以访问ADC的输出移位寄存器。输出移位寄存器可以含有来自任一片内数据寄存器
或控制寄存器的数据。数据字/控制字信息在SCLK下降沿置于DOUT/RDY)引脚上，且在SCLK上
升沿有效。当CS为高电平时，DOUT/RDY)输出为三态。当CS为低电平时，且不在读取寄存器，
DOUT/RDY)用作数据就绪引脚，变为低电平时表示转换已完成。转换完成后，如果数据未被
读取，该引脚将在下一次更新之前变为高电平。DOUT/RDY)下降沿可以用作处理器的中断，
表示存在可用数据。
Rev. 0 | Page 9 of 64
AD7173-8
引脚
编号 引脚名称
15
DIN
类型1
DI
16
SCLK
DI
17
CS
DI
18
ERROR
DI/O
19
20
SYNC
IOVDD
DI
P
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
DGND
REGCAPD
GPIO0
GPIO1
GPO2
AIN4
AIN5
AIN6
AIN7
AIN8
AIN9
AIN10
AIN11
AIN12
AIN13
AIN14
AIN15
GPO3
REF−
P
AO
DI/O
DI/O
DO
AI
AI
AI
AI
AI
AI
AI
AI
AI
AI
AI
AI
DO
AI
40
REF+
AI
EP
P
1
描述
ADC输入移位寄存器的串行数据输入。该移位寄存器中的数据传输至ADC内的控制寄存器，通信寄
存器的寄存器地址(RA)位确定适当的寄存器。数据在SCLK的上升沿逐个输入。
串行时钟输入。用于与ADC进行数据传输。SCLK具有施密特触发式输入，因而该接口适合光隔离
应用。
片选输入引脚。这是一个低电平有效逻辑输入，用于选择ADC，CS 可以用来在串行总线上具有多个
器件的系统中选择ADC。CS可以用硬连线方式置为低电平，使得ADC能以3线式模式工作，使用
SCLK、DIN和DOUT与器件接口。当CS为高电平时，DOUT/RDY)输出为三态。
此引脚可以用于下列三种模式之一：
低电平有效错误输入模式。此模式将STATUS寄存器的ADC_ERROR位设为1。
低电平有效、开漏错误输出模式。STATUS寄存器错误位映射到ERROR引脚。多个器件的ERROR引脚
可以连接到同一个上拉电阻，这样就可以观察到任何器件的错误。
通用输出模式。此引脚的状态由GPIOCON寄存器的ERR_DAT位控制。此引脚参考IOVDD与DGND之间
的电平，而不是GPIO1和GPIO2引脚使用的AVDD1和AVSS电平。这种模式下，该ERROR引脚有一个有
源上拉电阻。
同步输入。在使用多个AD7173-8器件时，允许对数字滤波器和模拟调制器进行同步。
数字I/O电源电压。IOVDD电压范围是2 V至5 V。IOVDD与AVDD1和AVDD2无关。例如，当AVDD1或
AVDD2为5 V时，IOVDD可采用3.3 V工作，反之亦然。如果AVSS设置为−2.5 V，则IOVDD上的电压不得
超过3.6 V。
数字地。
数字LDO稳压器输出。此引脚仅用于去耦。利用一个1 µF电容将此引脚去耦至DGND。
通用输入/输出。该引脚上的逻辑输入/输出以AVDD1和AVSS电源为基准。
通用输入/输出。该引脚上的逻辑输入/输出以AVDD1和AVSS电源为基准。
通用输出。该引脚上的逻辑输出以AVDD1和AVSS电源为基准。
模拟输入4。可通过交叉点多路复用器选择。
模拟输入5。可通过交叉点多路复用器选择。
模拟输入6。可通过交叉点多路复用器选择。
模拟输入7。可通过交叉点多路复用器选择。
模拟输入8。可通过交叉点多路复用器选择。
模拟输入9。可通过交叉点多路复用器选择。
模拟输入10。可通过交叉点多路复用器选择。
模拟输入11。可通过交叉点多路复用器选择。
模拟输入12。可通过交叉点多路复用器选择。
模拟输入13。可通过交叉点多路复用器选择。
模拟输入14。可通过交叉点多路复用器选择。
模拟输入15。可通过交叉点多路复用器选择。
通用输出。该引脚上的逻辑输出以AVDD1和AVSS电源为基准。
基准1输入负端。REF−的范围是AVSS至AVDD1 − 1 V。基准电压源1可以通过设置配置寄存器中的REFSEL
位选择。
基准1输入正端。可以在REF+与REF−之间施加一个外部基准电压。REF+的范围是AVDD1至AVSS + 1 V。
基准电压源1可以通过设置配置寄存器中的REFSEL位选择。
裸露焊盘。裸露焊盘应焊接到PCB上位于裸露焊盘下方的一块相似的焊盘上，以便为封装提供机械
强度，同时也有利于散热。裸露焊盘必须通过PCB上的这块焊盘连接至AVSS。
AI = 模拟输入，AO = 模拟输出，DI/O = 双向数字输入/输出，DO = 数字输出，DI = 数字输入，P = 电源。
Rev. 0 | Page 10 of 64
AD7173-8
典型性能参数
除非另有说明，AVDD1 = 5 V，AVDD2 = 5 V，IOVDD = 3.3 V。
8388539
700
600
500
ADC CODE
OCCURRENCE
8388538
8388537
400
300
200
0
100
200
300
400
500
600
700
800
900
1000
SAMPLE
0
11773-005
8388536
8388536
8388537
8388538
ADC CODE
8388539
11773-008
100
图8.噪声分布直方图(输出数据速率 = 1.25 SPS，模拟输入缓冲器禁用)
图5.噪声(输出数据速率 = 1.25 SPS，模拟输入缓冲器禁用)
8388551
600
500
ADC CODE
OCCURRENCE
8388550
8388549
400
300
200
0
100
200
300
400
500
600
700
800
900
1000
SAMPLE
0
11773-006
8388548
图6.噪声(输出数据速率 = 1.25 SPS，模拟输入缓冲器使能)
8388548
8388549
8388550
8388551
ADC CODE
11773-009
100
图9.噪声分布直方图(输出数据速率 = 1.25 SPS，模拟输入缓冲器使能)
60
8388580
8388570
50
8388560
OCCURRENCE
40
8388540
8388530
8388520
30
20
8388510
10
8388500
100
200
300
400
500
600
700
800
900
1000
SAMPLE
0
ADC CODE
图7.噪声(输出数据速率 = 10 kSPS，模拟输入缓冲器禁用)
11773-010
0
8388499
8388502
8388505
8388508
8388511
8388514
8388517
8388520
8388523
8388526
8388529
8388532
8388535
8388538
8388541
8388544
8388547
8388550
8388553
8388556
8388559
8388562
8388565
8388568
8388571
8388574
8388490
11773-007
ADC CODE
8388550
图10.噪声分布直方图(输出数据速率 = 10 kSPS，模拟输入缓冲器禁用)
Rev. 0 | Page 11 of 64
AD7173-8
8388610
50
8388600
45
8388590
40
35
8388570
OCCURRENCE
8388560
8388550
8388540
25
20
15
8388530
10
8388520
5
8388510
300
400
500
600
700
800
900
1000
SAMPLE NUMBER
0
ADC CODE
图14.噪声分布直方图(输出数据速率 = 10 kSPS，模拟输入缓冲器使能)
8388580
45
8388570
40
8388560
35
8388550
30
OCCURRENCE
ADC CODE
图11.噪声(输出数据速率 = 10 kSPS，模拟输入缓冲器使能)
8388540
8388530
8388520
25
20
15
8388510
10
8388500
5
100
200
300
400
500
600
700
800
900
1000
SAMPLE NUMBER
0
8388497
8388500
8388503
8388506
8388509
8388512
8388515
8388518
8388521
8388524
8388527
8388530
8388533
8388536
8388539
8388542
8388545
8388548
8388551
8388554
8388557
8388560
8388563
8388566
8388569
8388572
8388575
0
11773-012
8388490
ADC CODE
图15.噪声分布直方图(输出数据速率 = 31.25 kSPS，模拟输入缓冲器禁用)
图12.噪声(输出数据速率 = 31.25 kSPS，模拟输入缓冲器禁用)
40
8388620
35
8388600
30
OCCURRENCE
8388560
8388540
8388520
25
20
15
10
8388500
5
100
200
300
400
500
600
700
800
900
1000
SAMPLE NUMBER
0
8388494
8388499
8388504
8388509
8388514
8388519
8388524
8388529
8388534
8388539
8388544
8388549
8388554
8388559
8388564
8388569
8388574
8388579
8388584
8388589
8388594
8388599
8388604
8388609
0
11773-013
ADC CODE
8388580
8388480
11773-014
200
11773-015
100
8388506
8388510
8388514
8388518
8388522
8388526
8388530
8388534
8388538
8388542
8388546
8388550
8388554
8388558
8388562
8388566
8388570
8388574
8388578
8388582
8388586
8388590
8388594
8388598
0
11773-011
8388500
30
ADC CODE
图13.噪声(输出数据速率 = 31.25 kSPS，模拟输入缓冲器使能)
11773-016
ADC CODE
8388580
图16.噪声分布直方图(输出数据速率 = 31.25 kSPS，模拟输入缓冲器使能)
Rev. 0 | Page 12 of 64
AD7173-8
14
0
–20
12
–40
AMPLITUDE (dB)
–60
8
6
BUFFER ON, DEVICE 1
BUFFER OFF, DEVICE 1
BUFFER ON, DEVICE 2
BUFFER OFF, DEVICE 2
BUFFER ON, DEVICE 3
BUFFER OFF, DEVICE 3
–160
–180
2
3
4
5
VCM (V)
–200
0
–20
16
–40
14
–60
AMPLITUDE (dB)
0
18
12
10
8
–160
2
–180
15
FREQUENCY (MHz)
–200
–40
–40
–60
–60
AMPLITUDE (dB)
–20
–80
–100
–120
–160
–180
–180
–200
2.0
2.5
3.0
3.5
FREQUENCY (kHz)
4.0
4.5
5.0
4
6
8
10
12
14
–120
–160
1.5
2
–100
–140
–200
0
–80
–140
11773-019
AMPLITUDE (dB)
0
–20
1.0
5.0
图21.ADC输出FFT；1 kHz输入音，−0.5 dBFS输入FFT
(输出数据速率 = 31.25 kSPS，外部基准电压源，
外部时钟，缓冲器使能)
0
0.5
4.5
FREQUENCY (kHz)
图18.RMS噪声与主时钟频率(输出数据速率 = 31.25 kSPS，
模拟输入缓冲器使能)
0
4.0
–120
4
10
2.0
2.5
3.0
3.5
FREQUENCY (kHz)
–80
–140
5
1.5
–100
6
11773-018
RMS NOISE (µV)
20
0
1.0
图20.ADC输出FFT；1 kHz输入音，−6 dBFS输入FFT
(输出数据速率 = 10 kSPS，外部基准电压源，
外部时钟，缓冲器使能)
图17.RMS噪声与共模输入电压的关系
0
0.5
11773-020
1
–120
–140
0
0
–100
11773-021
2
–80
0
2
4
6
8
10
12
14
FREQUENCY (kHz)
图22.ADC输出FFT；1 kHz输入音，−6 dBFS输入FFT
(输出数据速率 = 31.25 kSPS，外部基准电压源，
外部时钟，缓冲器使能)
图19.ADC输出FFT；1 kHz输入音，−0.5 dBFS输入FFT
(输出数据速率 = 10 kSPS，外部基准电压源，
外部时钟，缓冲器使能)
Rev. 0 | Page 13 of 64
11773-022
4
11773-017
RMS NOISE (µV)
10
AD7173-8
1.0
0
UNIT 1 BUFFERS OFF
UNIT 1 BUFFERS ON
UNIT 2 BUFFERS OFF
UNIT 2 BUFFERS ON
UNIT 3 BUFFERS OFF
UNIT 3 BUFFERS ON
–20
0.5
–40
REJECTION (dB)
ERROR (%)
FROM POWER-DOWN
0
FROM STANDBY – REFERENCE OFF
–60
–80
–100
–0.5
0.0001
0.001
0.01
0.1
TIME (Seconds)
–140
11773-023
–1.0
0.00001
0
50k
100k
150k
200k
FREQUENCY (Hz)
11773-026
–120
图26.共模抑制比与频率的关系(输出数据速率 = 31.25 kSPS)
图23.内部基准电压源建立时间
0.10
0
–20
UNIT
UNIT
UNIT
UNIT
0.05
REJECTION (dB)
ERROR (%)
–40
0
1 BUFFERS OFF
1 BUFFERS ON
2 BUFFERS OFF
2 BUFFERS ON
–60
–80
–100
–0.05
0
10
20
30
40
50
TIME (Seconds)
–100
UNIT 1 BUFFERS OFF
UNIT 1 BUFFERS ON
UNIT 2 BUFFERS ON
UNIT 3 BUFFERS ON
REJECTION (dB)
–110
–115
–120
–125
–130
10
20
30
40
FREQUENCY (Hz)
50
60
70
11773-025
–135
–140
1
10
100
1k
10k
100k
FREQUENCY (Hz)
图27.电源抑制比与频率的关系
图24.内部基准电压源建立时间(扩展)
–105
–140
图25.共模抑制比(10 Hz至70 Hz)与频率的关系(20 SPS增强滤波器)
Rev. 0 | Page 14 of 64
1M
10M
11773-027
–0.10
11773-024
–120
AD7173-8
6
10
9
8
INL ERROR (ppm)
4
3
2
BUFFER ON, DEVICE 1
BUFFER OFF, DEVICE 1
BUFFER ON, DEVICE 2
BUFFER OFF, DEVICE 2
BUFFER ON, DEVICE 3
BUFFER OFF, DEVICE 3
0
1.0
1.5
2.0
2.5
3.0
3.5
4.0
4.5
7
6
5
4
3
2
1
5.0
REFERENCE VOLTAGE (V)
0
–40 –30 –20 –10
28.积分非线性(INL)误差与基准电压源的关系
(差分输入，外部基准电压源)
0
10 20 30 40 50 60
70 80
90 100
TEMPERATURE (°C)
11773-031
1
11773-028
INL ERROR (ppm)
5
图31.积分非线性(INL)误差与温度的关系(差分输入，VREF = 2.5 V)
30
16.02
16.00
15.98
20
FREQUENCY (Hz)
OCCURRENCE
25
15
10
15.96
15.94
15.92
15.90
DEVICE 1
DEVICE 2
DEVICE 3
15.88
15.86
5
1.0 1.2 1.4 1.6 1.8 2.0 2.2 2.4 2.6 2.8 3.0 3.2 3.4 3.6 3.8 4.0
INL ERROR (ppm)
15.82
–40
11773-029
0
–20
0
20
40
60
80
100
TEMPERATURE (°C)
图29.积分非线性(INL)分布直方图(差分输入，VREF = 2.5 V外部)
11773-032
15.84
图32.内部振荡器频率与温度的关系
2.5010
25
2.5008
2.5006
REFERENCE VOLTAGE (V)
OCCURRENCE
20
15
10
2.5004
2.5002
2.5000
2.4998
DEVICE 1
DEVICE 2
DEVICE 3
2.4996
2.4994
5
2.2 2.4 2.6 2.8 3.0 3.2 3.4 3.6 3.8 4.0 4.2 4.4 4.6 4.8 5.0 5.2
INL ERROR (ppm)
2.4990
–40
11773-030
0
–20
0
20
40
60
TEMPERATURE (°C)
图30.积分非线性(INL)分布直方图(差分输入，VREF = 5 V外部)
图33.内部基准电压与温度的关系
Rev. 0 | Page 15 of 64
80
100
11773-033
2.4992
AD7173-8
16
9
14
8
7
10
OCCURRENCE
8
6
4
6
5
4
3
0
–48 –46 –44 –42 –40 –38 –36 –34 –32 –30 –28 –26 –24 –22 –20 –18
VOLTAGE (µV)
0
–0.08
–0.06
–0.04
–0.02
0
0.02
0.04
0.06
0.08
0.10
0.12
0.14
0.16
0.18
0.20
0.22
0.24
0.26
0.28
0.30
0.32
0.34
0.36
0.38
0.40
11773-034
1
GAIN ERROR DRIFT (ppm/°C)
图34.失调误差分布直方图(内部短路)
图37.增益误差漂移分布直方图
6
7
6
5
CURRENT (mA)
5
OCCURRENCE
11773-037
2
2
4
3
2
4
3
DEVICE 1
DEVICE 2
DEVICE 3
2
1
1
300
350
400
450
OFFSET DRIFT (nV/°C)
0
–40 –30 –20 –10
11773-035
0
250
0
10 20 30 40 50 60 70 80 90 100
TEMPERATURE (°C)
图35.失调误差漂移分布直方图(内部短路)
11773-038
OCCURRENCE
12
图38.功耗与温度的关系(连续转换模式，缓冲器使能，
内部基准电压源，内部时钟)
35
5.0
4.5
30
4.0
CURRENT (µA)
3.5
20
15
3.0
2.5
2.0
DEVICE 1
DEVICE 2
DEVICE 3
1.5
10
1.0
5
3.0
11773-036
2.8
2.6
2.4
2.2
2.0
1.8
1.6
1.4
1.2
1.0
0.8
0.6
0.4
0.2
–0.6
–1.0
–1.4
–0.2
GAIN ERROR (ppm)
0
–40 –30 –20 –10
0
10 20 30 40 50 60 70 80 90 100
TEMPERATURE (°C)
图39.功耗与温度的关系(掉电模式)
图36.增益误差分布直方图
Rev. 0 | Page 16 of 64
11773-039
0.5
0
–1.8
OCCURRENCE
25
AD7173-8
噪声性能和分辨率
表6所示为AD7173-8在不同输出数据速率和滤波器下的均
方根噪声、峰峰值噪声、有效分辨率和无噪声(峰峰值)分
辨率。所列数据是针对双极性输入范围以及采用5 V外部基
准电压源而言。
噪声计算得出。峰峰值分辨率表示无闪烁码的分辨率。以
最快速率使用sinc3滤波器时分辨率会受限于量化噪声。该
限制会导致该速率下的噪声规格下降，而且无法带来24位
无失码结果。
这些值是在单个通道上连续转换ADC时，差分输入电压为
0 V产生的典型值。必须注意，峰峰值分辨率是根据峰峰值
表6.RMS噪声和峰峰值分辨率与输出数据速率的关系(使用Sinc5 + Sinc1滤波器(默认)1
Sinc5 + Sinc1滤波器(默认)
输出数据速率(SPS)
31,250
5208
1007
381
100.5
20.01
5
1.25
1
RMS噪声(µV rms)
8.0
4.5
2.2
1.3
0.71
0.32
0.15
0.07
峰峰值噪声(µV rms)
67
30
15
8.9
5.1
1.7
0.75
0.32
有效分辨率(位)
20.2
21.1
22.2
22.9
23.8
24
24
24
峰峰值分辨率(位)
17.5
18.3
19.3
20.1
21
22.2
23.4
24
仅限选定速率，1000样本。
表7.RMS噪声和峰峰值分辨率与输出数据速率的关系(使用Sinc3滤波器)1
Sinc3滤波器
输出数据速率(SPS)
31,250
5208
1008
400.6
100.5
20.01
5
1.25
1
RMS噪声(µV rms)
210
3.6
1.5
1
0.55
0.25
0.11
0.07
有效分辨率(位)
15.5
21.4
22.7
23.3
24
24
24
24
仅限选定速率，1000样本。
Rev. 0 | Page 17 of 64
峰峰值噪声(µV rms)
1665
28
12
6.6
3.5
1.2
0.56
0.27
峰峰值分辨率(位)
12.8
18.7
19.9
20.5
21.4
22.4
23.4
24
AD7173-8
开始使用
AD7173-8是一款快速建立、高分辨率、多路复用ADC，配
置灵活。
• 8路全差分或16路单端模拟输入。
• 交叉点多路复用器。选择任何模拟输入组合作为要转换
的配对。该信号可以路由至输入缓冲器以及调制器正或
负输入。
• ADC输入。可选为全差分输入或单端输入。
• 各设置独立配置能力。最多可以定义8种不同的设置。
可以将不同的设置映射到各通道。每种设置均支持用户
配置以下各项：
• 输出数据速率
• 数字滤波器模式
• 失调/增益误差校正
• 基准电压源选择(内部/外部)
• 模拟和参考输入缓冲器使能
• 数字输出编码
AD7173-8内置一个2.5 V精密低漂移(3.5 ppm/°C)带隙基准电
压源。可以选择此基准电压源用于ADC转换，从而减少外
部元件数量。使能时，内部基准电压源可以通过REFOUT
引脚输出，用作外部电路的低噪声偏置电压。例子之一是
利用REFOUT信号设置外部单端-差分放大器的输入共模
电压。
AD7173-8内置两个独立的线性稳压器模块，分别用于模拟
和数字电路。模拟LDO将AVDD2电源调节到1.8 V，以便为
ADC内核供电。用户可以将AVDD1和AVDD2电源连在一
起，此时连接最简单。如果系统中已经有一个2 V至5.5 V(最
小值至最大值)的干净模拟电源轨，用户也可以选择将此电
源轨连接到AVDD2输入，从而降低功耗。
16MHz
CX2
CX1
SEE ANALOG INPUT SECTION FOR FURTHER DETAILS
OPTIONAL EXTERNAL
CRYSTAL CIRCUITRY
CAPACITORS
XTAL1 12
2
AIN0/REF2–
XTAL2/CLKIO 13
DOUT/RDY 14
3
DOUT/RDY
AIN1/REF2+
DIN
DIN 15
36
SCLK
SCLK 16
AIN14
CS
CS 17
37
AIN15
1
AIN16
CLKIN
OPTIONAL
EXTERNAL
CLOCK
INPUT
AD7173-8
IOVDD
IOVDD 20
0.1µF
DGND 21
1
2
4.7µF
0.1µF
VIN
3
REGCAPD 22
NC 7
0.1µF
ADR44xBRZ
4
GND
5
AVDD1
AVDD1 9
VOUT 6
8
1µF
40
0.1µF
4.7µF
0.1µF
REF+
0.1µF
AVDD2
AVDD2 10
39
REF–
0.1µF
REGCAPA 7
AVSS
8
图40.典型连接图
Rev. 0 | Page 18 of 64
0.1µF
1µF
11773-040
VIN
AD7173-8
AD7173-8适合类型广泛的应用，可提供高分辨率和高精
度。应用情形举例如下：
•
•
•
•
利用内部多路复用器快速扫描模拟输入通道
利用外部多路复用器快速扫描模拟输入通道
在多通道或每通道ADC应用中以较低速度实现高分辨率
每通道一个ADC；快速低延迟输出支持在外部微控制器、
DSP或FPGA中进一步实施特定应用滤波
电源
AD7173-8可以采用3.3 V或5 V电源电压。
器 件 有 三 个 独 立 的 电 源 引 脚 ： AVDD1、 AVDD2和
IOVDD。
•
•
•
•
AVDD1和AVDD2以AVSS为基准。
AVDD2为给ADC供电的内部稳压器提供电源。
AVDD1和AVDD2可以连在一起，以方便操作。
IOVDD以DGND为基准。电源设置SPI接口上的接口逻
辑电平，并为一个内部稳压器供电以便进行数字处理。
AVDD2是内部稳压器的输入。将AVDD2连接至AVDD1，
以方便操作。否则，如果系统中还有一个独立的电源可
用，则可施加2 V至5.5 V的电压。在该单极性输入配置中，
IOVDD的范围为2 V至5.5 V。
分离电源供电(AVSS ≠ DGND)
AD7173-8器件能采用设为负电压的AVSS工作，允许施加
真正的双极性输入。这样即可允许以0 V为中心的全差分输
入信号，并且不需要外部电平转换电路。例如，对于5 V分离
电源，AVDD1 = 2.5 V且AVSS = −2.5 V。这种情况下，AD7173-8
在内部对信号进行电平转换，使数字输出可以在DGND(标
称值为0 V)与IOVDD之间正常工作。
在AVDD1和AVSS采用分离电源时，必须考虑绝对最大额
定值(参见“绝对最大额定值”部分)。确保IOVDD设为3.6 V以
下，以保持于器件的绝对最大额定值范围以内。
数字通信
AD7173-8有 一 个 3线 或 4线 SPI接 口 ， 该 接 口 与 QSPI™、
MICROWIRE®和DSP兼容。该接口以SPI模式3工作，在CS
接低电平时也能工作。在SPI模式3下，SCLK空闲时为高电
平，SCLK的下降沿为驱动沿，上升沿为采样沿。这意味着，
数据在下降/驱动沿输出，在上升/采样沿输入。
单电源供电(AVSS = DGND)
当AD7173-8以连接至AVDD1的单电源供电时，电源可以
为3.3 V，也可为5 V。在该配置下，AVSS和DGND可以共同
短接在一个接地层上。在该设置下，需要一个外部电平转
换电路，以便全面使用差分输入来转换共模电压。
Rev. 0 | Page 19 of 64
DRIVE EDGE
SAMPLE EDGE
11773-041
用于数字IOVDD电源的线性稳压器执行类似的功能，将施
加于IOVDD引脚的输入电压调节至1.8 V，用于内部数字滤
波。串行接口信号始终采用IOVDD电源工作。这意味着，
如果将3.3 V电压施加于IOVDD引脚，接口逻辑输入和输出
将以此电平工作。
图41.SPI模式3 SCLK沿
AD7173-8
访问ADC寄存器映射
通信寄存器控制对ADC全部寄存器映射的访问。此寄存器
是一个8位只写寄存器。上电或复位后，数字接口默认处
于期待对通信寄存器执行一个写操作的状态；因此，所有
通信均从写入通信寄存器开始。
8-BIT COMMAND
8 BITS, 16 BITS,
OR 24 BITS OF DATA
CMD
DATA
CS
DIN
写入通信寄存器的数据决定要访问哪一个寄存器，以及下
一个操作是读操作还是写操作。寄存器地址位(RA[5:0])决
定读或写操作的目标寄存器。
当对选定寄存器的读或写操作完成后，接口返回到默认状
态，即期待对通信寄存器执行写操作的状态。
11773-042
SCLK
图42.写入一个寄存器
(8位命令和寄存器地址，随后是8位、16位或24位数据；
数据长度取决于所选的寄存器)
当接口同步丧失时，执行一个占用至少64个串行时钟周期
的写操作，并使DIN处于高电平状态，可以复位整个器
件，使ADC返回默认状态，包括寄存器内容。另外，如果
CS配合数字接口使用，让CS变为高电平就能将数字接口重
置为默认状态，并中止当前的任何操作。
8 BITS, 16 BITS,
24 BITS, OR
32 BITS OUTPUT
8-BIT COMMAND
CS
图42和图43显示了对一个寄存器的读写操作：首先将一个
8位命令写入通信寄存器，然后是针对寻址寄存器的数据。
CMD
DIN
要验证器件通信是否正常，建议读取ID寄存器。ID寄存器
是一个只读寄存器，含有针对AD7173-8的值0x30DX。通
信寄存器和ID寄存器详情参见表8和表9。
DOUT/RDY
DATA
11773-043
SCLK
图43.读取一个寄存器
(8位命令和寄存器地址，随后是8位、16位或24位数据；
DOUT上的数据长度取决于所选的寄存器)
表8.通信寄存器位图
寄存器
0x00
名称
COMMS
位
[7:0]
位7
WEN
位6
R/W
位5
位
[15:8]
[7:0]
位7
位6
位5
位4
位3
位2
位1
位0
复位
0x00
RW
W
位2
位1
位0
复位
0x30DX 1
RW
R
RA
表9ID寄存器位图
寄存器
0x07
1
名称
ID
位4
位3
ID[15:8]
ID[7:0]
X = 无关位。
Rev. 0 | Page 20 of 64
AD7173-8
配置概述
通道配置
在加电或复位后，AD7173-8的默认配置如下：
AD7173-8有16个独立通道和8种独立设置。用户可以选择
任意通道上的任何模拟输入对，还可为任何通道选择8种
设置中的任意一种，让用户在通道配置方面拥有全面的灵
活性。此外，在使用8个差分输入时，因为每个通道都可
以拥有自己的专用设置，这样就可以按通道进行配置。
注意，表中只展示了少数几种寄存器设置选项，本列表只
是一个示例。有关寄存器的完整信息，请参阅“寄存器详
解”部分。
图44概要展示了ADC配置的建议更改流程，分为以下三个
模块：
• 通道配置(见图44中的框A)
• 设置配置(见图44中的框B)
• ADC模式和接口模式配置(见图44中的框C)
通道寄存器
通道寄存器用于选择17个模拟输入引脚(AIN0至AIN16)中
的哪一个用作该通道的正模拟输入或负模拟输入。此寄存
器还包含通道使能/禁用位和设置选择位，用于选择该通道
使用8种可用设置中的哪一种。
当AD7173-8工作时有一个以上的通道被使能时，通道序列
器将按顺序遍历各使能的通道，从通道0到通道15。如果
一个通道被禁用，序列器将跳过该通道。通道0的通道寄
存器详情如表10所示。
A
CHANNEL CONFIGURATION
SELECT POSITIVE AND NEGATIVE INPUT FOR EACH ADC CHANNEL
SELECT ONE OF 8 SETUPS FOR ADC CHANNEL
B
SETUP CONFIGURATION
8 POSSIBLE ADC SETUPS
SELECT FILTER ORDER, OUTPUT DATA RATE, AND MORE
C
ADC MODE AND INTERFACE MODE CONFIGURATION
SELECT ADC OPERATING MODE, CLOCK SOURCE,
ENABLE CRC, DATA + STATUS, AND MORE
11773-044
• 通道配置。CH0使能，AIN0被选为正输入，AIN1被选
为负输入。选择设置0。
• 设置配置。输入缓冲器禁用，选择外部基准电压源。
• ADC模式。连续转换模式、内部晶振器和单周期建立
使能。
• 接口模式。CRC禁用，数据+状态输出禁用。
图44.建议ADC配置流程
表10.通道0寄存器位图
寄存
器 名称
0x10 CH0
位
位7
[15:8] CH_EN0
[7:0]
位6
位5
位4
SETUP_SEL[2:0]
AINPOS0[2:0]
位3
Rev. 0 | Page 21 of 64
位2
位1
位0
保留
AINPOS0[4:3]
AINNEG0
复位
RW
0x8001 RW
AD7173-8
ADC设置
设置配置寄存器
设置配置寄存器允许用户通过选择双极性或单极性来选择
ADC的输出编码。在双极性模式下，ADC支持负差分输入
电压，输出编码为偏移二进制。在单极性模式下，ADC仅
支持正差分电压，输出编码为标准二进制。无论何种情况，
输入电压必须在AVDD1/AVSS电源电压范围内。利用此寄
存器，用户还可以选择基准电压源。有4个选项可用：内
部2.5 V基准电压源、连接于REF+和REF−引脚之间的外部基
准电压源、连接于AIN0/REF2−和AIN1/REF2+之间的外部
基准电压源或者AVDD1 − AVSS。该设置的模拟输入缓冲器
和参考输入缓冲器可以用该寄存器使能。
AD7173-8有8种独立设置。每种设置包括以下四个寄存器：
•
•
•
•
设置配置寄存器
滤波器配置寄存器
失调寄存器
增益寄存器
例如，设置0包括设置配置寄存器0、滤波器配置寄存器0、
失调寄存器0和增益寄存器0。图45展示的是这些寄存器的
分组情况。设置可从通道寄存器选择，详见“通道配置”部
分。这样可以将每个通道指派给8种独立设置之一。表11
至表14显示了设置0相关的四个寄存器。该结构在设置1至
设置7重复出现。
滤波器配置寄存器
滤波器配置寄存器选择ADC调制器的输出端使用何种数字
滤波器。滤波器的阶数和输出数据速率通过设置此寄存器
的各位来选择。更多信息请参阅“数字滤波器”部分。
FILTER CONFIG
REGISTERS
SETUP CONFIG
REGISTERS
GAIN REGISTERS*
OFFSET REGISTERS
SETUPCON0 0x20
FILTCON0 0x28
GAIN0
0x38
OFFSET0 0x30
SETUPCON1 0x21
FILTCON1 0x29
GAIN1
0x39
OFFSET1 0x31
SETUPCON2 0x22
FILTCON2 0x2A
GAIN2
0x3A
OFFSET2 0x32
SETUPCON3 0x23
FILTCON3 0x2B
GAIN3
0x3B
OFFSET3 0x33
SETUPCON4 0x24
FILTCON4 0x2C
GAIN4
0x3C
OFFSET4 0x34
SETUPCON5 0x25
FILTCON5 0x2D
GAIN5
0x3D
OFFSET5 0x35
SETUPCON6 0x26
FILTCON6 0x2E
GAIN6
0x3E
OFFSET6 0x36
SETUPCON7 0x27
FILTCON7 0x2F
GAIN7
0x3F
OFFSET7 0x37
AIN BUFFERS
REF BUFFERS
BURNOUT
REFERENCE SOURCE
SELECT DIGITAL
FILTER TYPE
AND OUTPUT DATA RATE
SINC5 + SINC1
SINC3
SINC3 MAP
ENHANCED 50/60
GAIN CORRECTION
OPTIONALLY
PROGRAMMED
PER SETUP AS REQUIRED
(*FACTORY CALIBRATED)
OFFSET CORRECTION
OPTIONALLY PROGRAMMED
PER SETUP AS REQUIRED
11773-045
SELECT PERIPHERAL
FUNCTIONS FOR
ADC CHANNEL
图45.ADC设置寄存器分组情况
表11.设置配置0寄存器位图
寄存器 名称
位
位7
位6
0x20 SETUPCON0 [15:8]
RESERVED
[7:0]
BURNOUT_EN0 RESERVED
位5
位4
位3
位2
位1
位0
BI_UNIPOLAR0
REF_BUF 0[1:0]
AIN_BUF 0[1:0]
REF_SEL0
保留
复位
0x1000
RW
RW
复位
0x0000
RW
RW
表12.滤波器配置0寄存器位图
寄存器 名称
0x28 FILTCON0
位
位7
SINC3_MAP0
位6
位5
保留
ORDER0
位4
位3
位2
ENHFILTEN0
ODR0
位1
位0
ENHFILT0
表13.失调配置0寄存器位图
寄存器 名称
0x30 OFFSET0
位
[23:0]
位[23:0]
OFFSET0[23:0]
复位
RW
0x800000 RW
位[23:0]
GAIN0[23:0]
复位
RW
0x5XXXX0 RW
表14.增益配置0寄存器位图
寄存器 名称
0x38 GAIN0
位
[23:0]
Rev. 0 | Page 22 of 64
AD7173-8
ADC模式和接口模式配置
失调寄存器
失调寄存器保存ADC的失调校准系数。失调寄存器的上电
复位值为0x800000。失调寄存器为24位读/写寄存器。如果
用户启动内部或系统零电平校准，或者写入失调寄存器，
该上电复位值将被自动覆盖。
ADC模式寄存器和接口模式寄存器用于配置供AD7173-8使
用的内核外设，同时也用于为数字接口配置模式。
ADC模式寄存器
ADC模式寄存器主要用于设置ADC的转换模式：连续转换
或单次转换。用户也可以选择待机和掉电模式以及任何校
准模式。此外，该寄存器还包含时钟源选择位和内部基准
电压源使能位。基准电压源选择位包含在设置配置寄存器
中(更多信息参见“ADC设置”部分)。
增益寄存器
增益寄存器是一个24位寄存器，用来保存ADC的增益校准
系数。增益寄存器是读/写寄存器。这些寄存器在上电时加
载工厂校准系数。因此，每个器件具有不同的默认系数。
如果用户启动系统满量程校准，或者写入增益寄存器，该
默认值将被自动覆盖。有关校准的更多信息请参见“工作
模式”部分。
接口模式寄存器
接口模式寄存器用于配置数字接口的工作模式。利用此寄
存器，用户可以控制数据字长度、CRC使能、数据+状态
读取和连续读取模式。
两种寄存器的详情请参阅表15和表16。更多信息请参阅“数
字接口”部分。
表15.ADC模式寄存器位图
寄存
器
0x01
名称
ADCMODE
位
[15:8]
[7:0]
位7
REF_EN
保留
位6
保留
位5
SING_CYC
模式
位4
位3
位2
保留
CLOCKSEL
位1
位0
延迟
保留
复位
0x2000
RW
RW
复位
0x0000
RW
RW
表16.接口模式寄存器位图
寄存
器
0x02
名称
IFMODE
位
[15:8]
[7:0]
位7
CONTREAD
位6
保留
DATA_STAT
位5
REG_CHECK
位4
ALT_SYNC
保留
位3
位2
位1
IOSTRENGTH
保留
CRC_EN
保留
Rev. 0 | Page 23 of 64
位0
DOUT_RESET
WL16
AD7173-8
了解配置灵活性
AD7173-8最简单的实现方式是将模拟输入就近配对成为8
个差分输入通道，并在这8个差分通道上使用相同的设置、
增益校正和失调校正寄存器。在这种情况下，用户选择以
下差分输入：AIN0/AIN1、AIN2/AIN3、AIN4/AIN5、
AIN6/AIN7、AIN8/AIN9。AIN10/AIN11、AIN12/AIN13、
AIN14/AIN15。在图46中，黑色字体所示寄存器为必要的
配置。在这种配置中，显示为灰色字体的寄存器是冗余的。
对于任何应用案例，对增益和失调寄存器进行编程都是可
选的，如寄存器框图之间的虚线所示。
实现这8个全差分输入的另一种方法是使用8种可用设置。
这样做的动因包括：8个差分输入中的一部分与其他输入
存在不同的速度/噪声要求，或者特定通道可能有特定的失
调或增益校正。图47展示了每个差分输入可能使用独立设
置的方式，从而为每个通道的配置带来全面的灵活性。
CHANNEL
REGISTERS
CH0
0x10
AIN1
CH1
0x11
AIN2
CH2
0x12
AIN3
CH3
0x13
AIN4
CH4
0x14
AIN5
AIN6
AIN7
AIN8
AIN9
CH5
CH6
CH7
CH8
CH9
0x15
0x16
0x17
0x18
0x19
AIN10
CH10 0x1A
AIN11
CH11 0x1B
AIN12
CH12 0x1C
AIN13
CH13 0x1D
AIN14
CH14 0x1E
AIN15
CH15 0x1F
AIN16
SELECT ANALOG INPUT PARTS
ENABLE THE CHANNEL
SELECT SETUP 0
SETUP CONFIG
REGISTERS
FILTER CONFIG
REGISTERS
GAIN REGISTERS*
OFFSET REGISTERS
SETUPCON0 0x20
FILTCON0 0x28
GAIN0
0x38
OFFSET0 0x30
SETUPCON1 0x21
FILTCON1 0x29
GAIN1
0x39
OFFSET1 0x31
SETUPCON2 0x22
FILTCON2 0x2A
GAIN2
0x3A
OFFSET2 0x32
SETUPCON3 0x23
FILTCON3 0x2B
GAIN3
0x3B
OFFSET3 0x33
SETUPCON4 0x24
FILTCON4 0x2C
GAIN4
0x3C
OFFSET4 0x34
SETUPCON5 0x25
FILTCON5 0x2D
GAIN5
0x3D
OFFSET5 0x35
SETUPCON6 0x26
FILTCON6 0x2E
GAIN6
0x3E
OFFSET6 0x36
SETUPCON7 0x27
FILTCON7 0x2F
GAIN7
0x3F
OFFSET7 0x37
SELECT PERIPHERAL
FUNCTIONS FOR
ADC CHANNEL
SELECT DIGITAL
FILTER TYPE
AND OUTPUT DATA RATE
AIN BUFFERS
REF BUFFERS
BURNOUT
REFERENCE SOURCE
31.25kSPS TO 1.25SPS
SINC5 + SINC1
SINC3
GAIN CORRECTION
OFFSET CORRECTION
OPTIONALLY
OPTIONALLY PROGRAMMED
PROGRAMMED
PER SETUP AS REQUIRED
PER SETUP AS REQUIRED
(*FACTORY CALIBRATED)
11773-046
AIN0
SINC3 MAP
ENHANCED 50/60
图46.8个全差分输入，全部使用一种设置(SETUPCON0；FILTCON0；GAIN0；OFFSET0)
CHANNEL
REGISTERS
CH0
0x10
AIN1
CH1
0x11
AIN2
CH2
0x12
AIN3
CH3
0x13
AIN4
CH4
0x14
AIN5
AIN6
AIN7
AIN8
AIN9
AIN10
AIN11
CH5
CH6
CH7
0x15
0x16
0x17
CH8 0x18
CH9 0x19
CH10 0x1A
CH11 0x1B
AIN12
CH12 0x1C
AIN13
CH13 0x1D
AIN14
CH14 0x1E
AIN15
CH15 0x1F
AIN16
SELECT ANALOG INPUT PARTS
ENABLE THE CHANNEL
SELECT SETUP
SETUP CONFIG
REGISTERS
FILTER CONFIG
REGISTERS
GAIN REGISTERS*
OFFSET REGISTERS
SETUPCON0 0x20
FILTCON0 0x28
GAIN0
0x38
OFFSET0 0x30
SETUPCON1 0x21
FILTCON1 0x29
GAIN1
0x39
OFFSET1 0x31
SETUPCON2 0x22
FILTCON2 0x2A
GAIN2
0x3A
OFFSET2 0x32
SETUPCON3 0x23
FILTCON3 0x2B
GAIN3
0x3B
OFFSET3 0x33
SETUPCON4 0x24
FILTCON4 0x2C
GAIN4
0x3C
OFFSET4 0x34
SETUPCON5 0x25
FILTCON5 0x2D
GAIN5
0x3D
OFFSET5 0x35
SETUPCON6 0x26
FILTCON6 0x2E
GAIN6
0x3E
OFFSET6 0x36
SETUPCON7 0x27
FILTCON7 0x2F
GAIN7
0x3F
OFFSET7 0x37
SELECT PERIPHERAL
FUNCTIONS FOR
ADC CHANNEL
SELECT DIGITAL
FILTER TYPE
AND OUTPUT DATA RATE
AIN BUFFERS
REF BUFFERS
BURNOUT
REFERENCE SOURCE
31.25kSPS TO 1.25SPS
SINC5 + SINC1
SINC3
SINC3 MAP
ENHANCED 50/60
图47.8个全差分输入(各通道一种设置)
Rev. 0 | Page 24 of 64
GAIN CORRECTION
OFFSET CORRECTION
OPTIONALLY
OPTIONALLY PROGRAMMED
PROGRAMMED
PER SETUP AS REQUIRED
PER SETUP AS REQUIRED
(*FACTORY CALIBRATED)
11773-047
AIN0
AD7173-8
图48中的示例展示了通道寄存器在模拟输入引脚与设置配
置的关系。在该随机示例中，需要7个差分输入和2个单端
输入。单端输入为AIN8/AIN16和AIN15/AIN16组合。前5
个差分输入对(AIN0/AIN1、AIN2/AIN3、AIN4/AIN5、
AIN6/AIN7、AIN9/AIN10)使用同一设置：SETUPCON0。
2个单端输入对(AIN8/AIN16和AIN15/AIN16)被设为诊断；
因此，它们使用单独的设置：SETUPCON1。最后2个差分
输入(AIN11/AIN12和AIN13/AIN14)同样使用单独的设置：
SETUPCON2。鉴于选择了3种设置供使用，因此，根据需
要对SETUPCON0、SETUPCON1和SETUPCON2寄存器进
行了编程，同时还根据需要对FILTCON0、FILTCON1和
FILTCON2寄存器进行了编程。通过对GAIN0、GAIN1和
GAIN2寄存器以及OFFSET0、OFFSET1和OFFSET2寄存器
编程，可以根据具体设置使用可选的增益和失调校正。
在图48所示示例中，使用的是CH0至CH8寄存器。将这9个
寄存器的MSB(CH_EN0至CH_EN8)设置为1以使能这些通
道以及它们对应的交叉点多路复用器组合。当AD7173-8转
换时，序列器以升序从CH0转到CH1，再到CH2，然后到
CH8，最后返回CH0，重复整个序列。
CHANNEL
REGISTERS
CH0
0x10
AIN1
CH1
0x11
AIN2
CH2
0x12
AIN3
CH3
0x13
AIN4
CH4
0x14
AIN5
AIN6
AIN7
CH5
CH6
CH7
0x15
0x16
0x17
AIN8
CH8 0x18
AIN9
CH9 0x19
AIN10
CH10 0x1A
AIN11
CH11 0x1B
AIN12
CH12 0x1C
AIN13
CH13 0x1D
AIN14
CH14 0x1E
AIN15
CH15 0x1F
AIN16
SELECT ANALOG INPUT PARTS
ENABLE THE CHANNEL
SELECT SETUP
SETUP CONFIG
REGISTERS
FILTER CONFIG
REGISTERS
GAIN REGISTERS*
OFFSET REGISTERS
SETUPCON0 0x20
FILTCON0 0x28
GAIN0
0x38
OFFSET0 0x30
SETUPCON1 0x21
FILTCON1 0x29
GAIN1
0x39
OFFSET1 0x31
SETUPCON2 0x22
FILTCON2 0x2A
GAIN2
0x3A
OFFSET2 0x32
SETUPCON3 0x23
FILTCON3 0x2B
GAIN3
0x3B
OFFSET3 0x33
SETUPCON4 0x24
FILTCON4 0x2C
GAIN4
0x3C
OFFSET4 0x34
SETUPCON5 0x25
FILTCON5 0x2D
GAIN5
0x3D
OFFSET5 0x35
SETUPCON6 0x26
FILTCON6 0x2E
GAIN6
0x3E
OFFSET6 0x36
SETUPCON7 0x27
FILTCON7 0x2F
GAIN7
0x3F
OFFSET7 0x37
SELECT PERIPHERAL
FUNCTIONS FOR
ADC CHANNEL
SELECT DIGITAL
FILTER TYPE
AND OUTPUT DATA RATE
AIN BUFFERS
REF BUFFERS
BURNOUT
REFERENCE SOURCE
31.25kSPS TO 1.25SPS
SINC5 + SINC1
SINC3
SINC3 MAP
ENHANCED 50/60
图48.混合差分和单端配置(使用多种共用设置)
Rev. 0 | Page 25 of 64
GAIN CORRECTION
OFFSET CORRECTION
OPTIONALLY
OPTIONALLY PROGRAMMED
PROGRAMMED
PER SETUP AS REQUIRED
PER SETUP AS REQUIRED
(*FACTORY CALIBRATED)
11773-048
AIN0
AD7173-8
电路描述
模拟输入
单端输入
模拟输入缓冲
用户也可以选择测量16个不同的单端模拟输入。这种情况
下，各路模拟输入被转换为待测量的单端输入与设定的模
拟输入公共引脚之间的差值。由于存在一个交叉点多路复用
器，因此用户可以将任意模拟输入设置为公共引脚。例如，
将AIN16引脚连接到AVSS或REFOUT电压(即AVSS + 2.5 V)，
并在配置交叉点多路复用器时选择此输入。在单端输入下
使用AD7173-8时，INL性能会降低。
AD7173-8在ADC输入上集成精密单位增益缓冲器。集成交
叉点多路复用器的输出通过这些精密缓冲器连接着ADC。
这些缓冲器的好处是可以给用户带来高输入阻抗，并完全
驱动内部ADC开关电容采样网络。
ADC的正负模拟输入上都有一个缓冲器。通过交叉点多路
复用器控制(BUF+,BUF−)选择的AIN对的输入信号传递至
缓冲器输入，后者驱动ADC采样电容电路。每个模拟输入
缓冲器都有一个输入电压范围，如图49所示。每个缓冲器
都可以支持最低为AVSS(模拟地)或最高为来自AVDD1电源
的输入电压1.1 V的输入信号。
当用户要在全差分或单端条件下使用缓冲输入时，用户还
需要将模拟输入缓冲器成对开启。这意味着，即使有一个
输入引脚连接至AVSS，如果构成差分输入的另一个引脚需
要缓冲，该通道的输入缓冲器也会开启。
全差分输入
AIN0至AIN16模拟输入均连接到交叉点多路复用器。可以
使用信号的任意组合来构成模拟输入对。这样，用户就可
以 选 择 8个 全 差 分 输 入 或 16个 单 端 输 入 。 如 果 传 输 至
AD7173-8的所有信号均为全差分信号，则建议输入采用相
同的走线长度。实现这一点最可靠、最高效的方式是以邻
近输入引脚用作差分对。所有模拟输入去耦电容均连接至
AVSS。
AVDD1
1.1V
CROSSPOINT
MULTIPLEXER
USABLE
INPUT VOLTAGE RANGE:
BUFFERS ON
(AVDD1 – 1.1V) – (AVSS)
REF– REF+ REFOUT
AVDD1
AIN X
REFERENCE
INPUT
BUFFERS
INT
REF
ANALOG
INPUT
BUFFERS
BUF+
AIN Y
CS
ON
Σ-Δ ADC
BUF–
DIGITAL
FILTER
ON
SERIAL
INTERFACE
AND CONTROL
SCLK
DIN
DOUT/RDY
AVSS
AVSS
图49.模拟输入电压范围(模拟输入缓冲器使能)
Rev. 0 | Page 26 of 64
11773-049
TEMPERATURE
SENSOR
AD7173-8
缓冲器在特定输出数据速率下的噪声性能可以通过提高缓
冲器的斩波速率来改善，结果会使输入电流相应增加。此
功能通过设定所选设置的配置寄存器中的BUFCHOPMAXx
位来使能。
在单次周期 = 0 条件下运行
在只使用单个通道时，通过把SING_CYC位设为0可以使输
出数据速率最大。然而，模拟输入电流的幅度会发生变化，
具体取决于所选的输出数据速率。在这种条件下，对于
2.6 kSPS以上的选定输出数据速率，输入电流会增加约32倍。
小于等于2.6kSPS的情况下将SING_CYC位设为0不造成任何
影响。图52和图53展示的是在各种条件下的rms噪声以及
输入电流与输出数据速率之间的关系。
0
–50
–100
–150
–200
–250
0.1
1
10k
12
RMS NOISE (µV)
10
AVDD1
AIN0
8
6
BUFCHOP MAX = 0
BUFCHOP MAX = 1
4
Ø1
0
CS1
1
10
100
1k
10k
ODR (SPS)
AVSS
图52.RMS噪声与输出数据速率的关系(Sinc5 + Sinc1滤波器)
Ø2
Ø2
14
CS2
12
AVDD1
AVSS
AVERAGE AIN CURRENT (nA)
AIN14
Ø1
–IN
AIN15
AVDD1
11773-050
AIN16
AVSS
10
8
SINGLE CHANNEL AND SING_CYC = 0
BUFCHOPMAX = 1
SING_CYC = 1
6
4
2
0
–2
–4
图50.模拟输入电路简图
–6
1
10
100
ODR (SPS)
1k
10k
11773-053
AVDD1
11773-052
2
AVSS
+IN
AVSS
1k
图51.短路输入FFT
模拟输入缓冲器可以禁用。当它们被禁用时，模拟输入上
的输入电压范围为AVDD1 – AVSS。此时，模拟输入开关电
容直接连通到芯片管脚。在这种情况下，需要一个合适的
外部缓冲器放大器来充分驱动和建立模拟输入。CS1和CS2
电容均为皮法级(pF)电容。此容值是采样电容和寄生电容
的组合。
AIN1
100
FREQUENCY (Hz)
使用外部缓冲器
AVDD1
10
11773-051
每个模拟输入缓冲器放大器均完全斩波，就是说，这会使
信号链的失调误差漂移和1/f噪声最小。1/f噪声曲线如图51
所示。
AD7173-8的平均输入电流以6 µA/V的速率随差分输入电压
而线性变化。每个模拟输入均必须进行外部缓冲，从而提
供差分输入幅度的变化输入电流，并使开关电容输入稳定
以实现精确采样。这种情况下的模拟输入电路简图如图50
所示。
AMPLITUDE (dB)
缓冲器斩波、噪声和输入电流
图53.典型的模拟输入电流与输出数据速率之间的关系(2.5 V共模)
Rev. 0 | Page 27 of 64
AD7173-8
基准电压选项
内部基准电压源
AD7173-8允许用户将外部基准电压源施加于器件的REF+
和REF−引脚，或者使用内部2.5 V、低噪声、低漂移基准电
压源。适当设置设置配置寄存器的REF_SELx位(位[5:4])，
可以选择要使用的基准电压源。设置配置0寄存器的结构
如表17所示。AD7173-8上电时默认使用外部基准电压源。
AD7173-8内置低噪声、低漂移基准电压源。上电时，将默
认禁用内部基准电压源，并且需要一个寄存器写操作来将
其 选 为 ADC的 基 准 电 压 源 。 在 ADC模 式 寄 存 器 中 写 入
REF_EN位(位15)以使能该内部基准电压源(见表18)。内部基准
电压源有一个2.5 V输出，并在ADC模式寄存器的REF_EN位
设置之后，在REFOUT引脚上输出。通过一个0.1 µF电容将
内部基准电压源去耦至AVSS。
外部基准电压源
AD7173-8具有全差分基准电压输入，通过REF+和REF−引
脚施加。推荐使用标准低噪声、低漂移基准电压源，如
ADR445、ADR444和ADR441。将外部基准电压施加于
AD7173-8基准电压引脚，如图54所示。将任何外部基准电
压源的输出去耦至AVSS。如图54所示，ADR441输出通过
其输出端的0.1 µF电容去耦以确保稳定。输出然后连接到一
个4.7 µF电容，它用作ADC所需动态电荷的储存库，REF+输
入端连接一个0.1 µF去耦电容。此电容应尽可能靠近REF+和
REF−引脚。REF−引脚直接连到AVSS电位。
REFOUT信号经过缓冲后输出到该引脚。该信号可以在电
路外部使用，用作外部放大器配置的共模源，
时钟源
AD7173-8需要2 MHz的主时钟。AD7173-8可以用下列时钟
源之一作为其采样时钟：
• 内部振荡器
• 外部晶振(使用一个16 MHz晶振，自动内部分频，以设置
2 MHz时钟)
• 外部时钟源
数据手册中列出的所有输出数据速率均与2 MHz的主时钟速
率相关。例如，使用外部源提供的较低时钟频率时，所有
列出的数据速率将按比例缩放。为实现额定数据速率，尤
其是支持50 Hz和60 Hz抑制的速率，应使用2 MHz时钟。主
时钟的来源通过设置ADCMODE寄存器的CLOCKSEL位来
选择，如表25所示。上电和复位时默认使用内部振荡器
工作。
AD7173-8
3V TO 18V
ADR441**
0.1µF
*
40
REF+
39
REF–
0.1µF
2.5V VREF
0.1µF
*
*
4.7µF
*
*
11773-054
*ALL DECOUPLING IS TO AVSS.
**ANY OF THE ADR44x FAMILY REFERENCES CAN BE USED.
ADR441 ENABLES REUSE OF THE 3.3V ANALOG SUPPLY
NEEDED FOR AVDD1 TO POWER THE REFERENCE VIN.
图54.外部基准电压源ADR441连接至AD7173-8基准电压引脚
表17.设置配置0寄存器
寄存
器
名称
0x20
位
位7
位6
SETUPCON0 [15:8]
保留
[7:0] BURNOUT_EN 保留
位5
位4
位3
BI_UNIPOLAR
REF_SEL0
保留
位2
位1
REF_BUF 0[1:0]
保留
位0
AIN_BUF 0[1:0]
复位
RW
0x1000
RW
0
复位
0x2000
RW
RW
表18.ADC模式寄存器
寄存
器
名称
0x01 ADCMODE
位7
位6
位
[15:8] INT_REF_EN 保留
[7:0] 保留
位5
SING_CYC
MODE
位4
位3
位2
保留
Rev. 0 | Page 28 of 64
CLOCKSEL
位1
位0
DELAY
保留
AD7173-8
默认情况下，内部振荡器用作ADC主时钟。用于ADC采样
的时钟为2 MHz(在使用内部振荡器时，这是从较高频率分
频的结果)。它是AD7173-8的默认时钟源，额定精度为
±2.5%。
有一个选项允许内部时钟振荡器通过XTAL2/CLKIO引脚输
出。时钟输出被驱动到IOVDD逻辑电平。由于输出驱动器
可能产生干扰，使用此选项可能影响AD7173-8的直流性
能。性能受影响的程度取决于IOVDD电压。IOVDD电压
越高，则驱动器的逻辑输出摆幅越宽，因而性能可能受到
的影响越大。如果IOSTRENGTH位(寄存器0x02，位11)设
置为较高的IOVDD电平，则这种影响更严重(更多信息参
见表26)。
如图55所示，从连接晶振的走线到XTAL1和XTAL2/CLKIO
引脚之间可以插入两个电容。这些电容使能电路调谐。应
将这些电容连接到DGND引脚。这些电容的值取决于晶振
与XTAL1和XTAL2/CLKIO引脚之间的走线连接的长度和容
值。因此，PCB布局和采用的晶振不同，这些电容的值也
不同。这就需要对电路进行经验测试。
AD7173-8
*
CX1
XTAL1 12
CLKIO/XTAL2 13
CX2
*
*DECOUPLE TO GND
外部晶振
11773-055
内部振荡器
图55.外部晶振连接
如果需要更高精度、更低抖动的时钟源，AD7173-8允许使
用外部晶振来产生主时钟。对于AD7173-8，所需晶振频率
为16 MHz。在内部自动将该频率分频以形成ADC输入采样
所需要的2 MHz频率。
晶振连接到XTAL1和XTAL2/CLKIO引脚。建议使用的晶振
之一是Epson-Toyocom的16 MHz、10 ppm、9 pF晶振FA-20H，
它采用表贴封装。
外部时钟
AD7173-8也可以使用外部提供的时钟。在使用外部时钟的
系统中，外部时钟连接到XTAL2/CLKIO引脚。这种配置中，
XTAL2/CLKIO引脚接受外部提供的时钟，并将其路由至调
制器。此时钟输入的逻辑电平由施加于IOVDD引脚的电压
定义。
Rev. 0 | Page 29 of 64
AD7173-8
数字滤波器
AD7173-8提供以下3个灵活的滤波器选项，支持对建立时
间、噪声和抑制性能进行优化：
• Sinc5 + Sinc1滤波器
• Sinc3滤波器
• 增强型50 Hz和60 Hz抑制滤波器
率可变，从而控制最终ADC输出数据速率。图57显示Sinc5 +
Sinc1滤波器在50 SPS输出数据速率时的频域响应。Sinc5 +
Sinc1滤波器随频率的滚降速度很慢，陷波频率很窄。
0
–20
SINC1
11773-056
SINC3
–40
FILTER GAIN (dB)
SINC5
50Hz AND 60Hz
REJECTION
FILTERS
–60
–80
图56.数字滤波器框图
–120
SINC5 + SINC1滤波器
0
50
100
150
FREQUENCY (Hz)
Sinc5 + Sinc1滤波器主要用于快速切换多路复用应用，在2.6 kSPS
和更低的输出数据速率时，可实现单周期建立。Sinc5模块
输出固定在31.25 kSPS的最大速率，Sinc1模块的输出数据速
11773-057
–100
滤波器和输出数据速率是通过设置选定设置的滤波器配置
寄存器的相应位来配置。更多信息参见“寄存器详解”部分。
图57.Sinc5 + Sinc1滤波器在50 SPS ODR时的响应
表19列出了Sinc5 + Sinc1滤波器的输出数据速率以及相应的
建立时间和均方根噪声。
表19输出数据速率(ODR)、建立时间(tSETTLE)和噪声(使用Sinc5 + Sinc1滤波器)
默认输出数据速率
(SPS/通道数)；
1 SING_CYC = 1或
使能多个通道
6211
5181
4444
3115
2597
1007
503.8
381
200.3
100.5
59.52
49.68
20.01
16.63
10
5
2.5
1.25
1
2
输出数据速率
(SPS);1
SING_CYC = 0且
单通道使能
31,250
15,625
10,417
5208
2597
1007
503.8
381
200.3
100.5
59.52
49.68
20.01
16.63
10
5
2.5
1.25
建立时间1
161 µs
193 µs
225 µs
321 µs
385 µs
993 µs
1.99 ms
2.63 ms
4.99 ms
9.95 ms
16.8 ms
20.13 ms
49.98 ms
60.13 ms
100 ms
200 ms
400 ms
800 ms
陷波频率
(Hz)
31250
15625
10417
5208
3890
1156
539
401
206
102
60
50
20
16.67
10
5
2.5
1.25
噪声
(µV rms)
8.0
6.9
6.0
4.5
3.9
2.2
1.5
1.3
0.99
0.71
0.57
0.52
0.32
0.3
0.22
0.15
0.08
0.07
噪声
(μV p-p)2
67
52
40
30
27
15
11
8.9
6.6
5.1
3.3
3
1.7
1.6
1.1
0.75
0.32
0.32
采用5 V基准电压
时的有效分辨率
(位)
20.2
20.4
20.7
21.1
21.3
22.2
22.7
22.9
23.3
23.8
24
24
24
24
24
24
24
24
建立时间(tSETTLE)已四舍五入为最接近的微秒数(µs)。这反映在输出数据速率和开关速率中。开关速率 = 1 ÷ tSETTLE。
1000个采样。
Rev. 0 | Page 30 of 64
采用5 V基准电压
时的峰峰值分辨率
(位)
17.5
17.7
17.9
18.3
18.5
19.3
19.9
20.1
20.5
21
21.4
21.4
22.2
22.4
22.7
23.4
24
24
AD7173-8
SINC3滤波器
Sinc3滤波器在较低速率时可实现最佳单通道噪声性能，因
此最适合单通道应用。Sinc3滤波器的建立时间始终等于
tSETTLE = 3/输出数据速率
图58所示为Sinc3滤波器的频域滤波器响应。Sinc3滤波器具
有良好的随频率滚降性能，并具有宽陷波频率，可实现良
好的陷波频率抑制。
Sinc3滤波器的输出数据速率以及相应的建立时间和均方根
噪声如表20所示。
通过设置滤波器配置x寄存器的SINC3_MAPx位，可以微调
Sinc3滤波器的输出数据速率。如果此位置1，滤波器寄存
器的映射将变为直接对Sinc3滤波器的抽取率进行编程。所
有其他选项均无效。单通道的数据速率可通过下式计算：
0
输出数据速率 =
–10
–20
其中：
fMOD为调制器速率，等于1 MHz。
FILTCONx[14:0]是滤波器配置寄存器的内容，不包括MSB。
–30
FILTER GAIN (dB)
f MOD
32 × FILTCONx[14:0]
–40
–50
–60
例如，通过将FILTCONx[14:0]位设置为625以使能SINC3_
MAPx，可以实现50 SPS的输出数据速率。
–70
–80
–90
–100
0
50
100
150
FREQUENCY (Hz)
11773-058
–110
–120
图58.Sinc3滤波器响应
表20.输出数据速率(ODR)、建立时间(tSETTLE)和噪声(使用Sinc3滤波器)
默认输出数据速率
(SPS/通道数)；1
SING_CYC = 1或
使能多个通道
10417
5208
3472
1736
868
336
168
133.53
67.76
33.5
19.99
16.67
6.67
5.56
3.33
1.67
0.83
0.42
1
输出数据速率
(SPS)；1
SING_CYC = 0且
单通道使能
31,250
15,625
10,417
5208
2,604
1,008
504
400.6
200.3
100.5
59.98
50
20.01
16.67
10
5
2.5
1.25
建立时间1
96 µs
192 µs
288 µs
576 µs
1.15 ms
2.98 ms
5.95 ms
7.49 ms
14.99 ms
29.85 ms
50.02 ms
60 ms
149.93 ms
179.96 ms
300 ms
600 ms
1.2秒
2.4秒
噪声
陷波频率(Hz) (µV rms)
31,250
210
15,625
27
10,417
7.8
5208
3.6
2,604
2.4
1,008
1.5
504
1.1
400.6
1
200.3
0.73
100.5
0.55
59.98
0.44
50
0.42
20.01
0.25
16.67
0.21
10
0.16
5
0.11
2.5
0.08
1.25
0.07
噪声
(μV p-p)
1665
206
63
28
20
12
8
7.6
5.1
3.5
2.5
2.3
1.2
1.1
0.83
0.56
0.41
0.27
采用5 V基准电压
时的有效分辨率
(位)
15.5
18.5
20.3
21.4
22
22.7
23.1
23.3
23.8
24
24
24
24
24
24
24
24
24
建立时间(tSETTLE)已四舍五入为最接近的微秒数(µs)。该建立时间反映在输出数据速率和开关速率中。开关速率 = 1 ÷ tSETTLE。
Rev. 0 | Page 31 of 64
采用5 V基准电压
时的峰峰值分辨
率(位)
12.8
15.7
17.5
18.7
19.2
19.9
20.4
20.5
21.2
21.4
21.6
21.7
22.4
22.6
22.9
23.4
24
24
AD7173-8
默认情况下，AD7173-8的ADC模式寄存器中的SING_CYC
为1。这意味着，只会输出完全建立的数据，从而使ADC
进入单周期建立模式。此模式将输出数据速率降至与选定
输出数据速率的ADC建立时间相等的水平。Sinc5 + Sinc1滤
波器在2.6 kSPS及更低的输出数据速率时，或者在使能多个
通道时，此位不起作用。
图60显示了禁用此模式、使能一个通道且选择Sinc3滤波器
时模拟输入上的阶跃。阶跃变化后，输出达到最终稳定值
至少需要三个周期。然而，ADC此时可以在更高的速率
1/ODR下输出新的转换结果。
ANALOG
INPUT
FULLY
SETTLED
ADC
OUTPUT
图59显示了单周期建立使能时模拟输入上的相同阶跃。输
出完全建立至少需要一个周期。输出数据速率等于滤波器
在选定输出数据速率下的建立时间的倒数。
11773-060
单周期建立
1/ODR
图60.无单周期建立的阶跃输入
增强型50 Hz和60 Hz抑制滤波器
ANALOG
INPUT
增强型滤波器旨在提供50 Hz和60 Hz同时抑制，并且允许用
户用建立时间交换抑制性能。这些滤波器可以最高27.27 SPS
的速率工作，或者可以抑制最高90 dB的50 Hz ± 1 Hz和60 Hz
± 1 Hz干扰。这些滤波器是通过对Sinc5 + Sinc1滤波器输出
进行后滤波实现的。因此，使用增强型滤波器时，必须选
择Sinc5 + Sinc1滤波器。表21显示了输出数据速率及相应的
建立时间、抑制性能和均方根噪声。图61至图68显示了增
强型滤波器的频域响应。
ADC
OUTPUT
11773-059
FULLY
SETTLED
tSETTLE
图59.带单周期建立的阶跃输入
表21.输出数据速率(ODR)、噪声、建立时间(tSETTLE)和抑制性能(使用增强型滤波器)
输出数据
速率(SPS)
建立时间
(ms)
50 Hz ± 1 Hz和
60 Hz ± 1 Hz同时
抑制(dB)1
噪声
(µV rms)
噪声
(μV p-p)
有效分辨率(位)
峰峰值分辨率(位)
基准电压源
27.27
25
20
16.67
36.67
40.0
50.0
60.0
47
62
85
90
0.45
0.44
0.41
0.41
3.6
3.6
3.0
3.0
24.4
24.4
24.5
24.5
21.4
21.4
21.7
21.7
参见图61和图64
参见图62和图65
参见图63和图66
参见图67和图68
1
主时钟 = 2 MHz
Rev. 0 | Page 32 of 64
AD7173-8
0
–10
–20
–20
–30
–30
–40
–50
–60
–70
–40
–50
–60
–70
–80
–80
–90
–90
0
100
200
300
400
500
600
FREQUENCY (Hz)
–100
40
0
0
–10
–10
–20
–20
–30
–30
FILTER GAIN (dB)
60
65
70
–40
–50
–60
–70
–40
–50
–60
–70
–80
–90
–100
40
0
100
200
300
400
500
600
FREQUENCY (Hz)
11773-062
–90
–100
–10
–10
–20
–20
–30
–30
FILTER GAIN (dB)
0
–40
–50
–60
–70
65
70
–70
500
600
11773-063
–90
FREQUENCY (Hz)
70
–60
–80
400
65
–50
–90
300
60
–40
–80
200
55
图65.25 SPS ODR、40 ms建立时间
0
100
50
FREQUENCY (Hz)
图62.25 SPS ODR、40 ms建立时间
0
45
11773-065
FILTER GAIN (dB)
55
图64.27.27 SPS ODR、36.67 ms建立时间
–80
FILTER GAIN (dB)
50
FREQUENCY (Hz)
图61.27.27 SPS ODR、36.67 ms建立时间
–100
45
图63.20 SPS ODR、50 ms建立时间
–100
40
45
50
55
60
FREQUENCY (Hz)
图66.20 SPS ODR、50 ms建立时间
Rev. 0 | Page 33 of 64
11773-066
–100
11773-064
FILTER GAIN (dB)
0
–10
11773-061
FILTER GAIN (dB)
50 Hz和60 Hz抑制滤波器频域曲线图
0
–10
–10
–20
–20
–30
–30
FILTER GAIN (dB)
0
–40
–50
–60
–70
–80
–40
–50
–60
–70
–90
–100
–100
40
0
100
200
300
400
500
FREQUENCY (Hz)
600
图67.16.667 SPS ODR、60 ms建立时间
45
50
55
60
65
FREQUENCY (Hz)
图68.16.667 SPS ODR、60 ms建立时间
Rev. 0 | Page 34 of 64
70
11773-068
–80
–90
11773-067
FILTER GAIN (dB)
AD7173-8
AD7173-8
工作模式
连续转换模式
连续转换(见图69)是上电后的默认转换模式。AD7173-8连
续进行转换，RDY每次完成转换后，状态寄存器中的位变
为低电平。如果CS为低电平，则完成一次转换时，DOUT/
RDY线路也会变为低电平。若要读取转换结果，用户需要
写入通信寄存器，指示下一操作为读取数据寄存器。从数
据寄存器中读取数据字后，DOUT/RDY变为高电平。如需
要，用户可以多次读取该寄存器。但用户必须确保在下一
次转换完成前，不访问数据寄存器。
如果使能了多个通道，ADC将自动遍历各使能通道，在每
个通道上执行一次转换。所有通道均转换完毕后，又从第
一个通道开始。使能的通道按从低到高的顺序转换。一旦
获得转换结果，就会立即更新数据寄存器。每次获得转换
结果时，DOUT/RDY引脚均会变为低电平。此时，用户必
须在ADC转换下一个使能通道时读取转换结果；否则，新
的转换结果将丢失。
如果接口模式寄存器中的DATA_STAT位设置为1，则每次
读取数据寄存器时，状态寄存器的内容将与转换数据一同
输出。状态寄存器指示对应的转换通道。
CS
0x44
0x44
DIN
DATA
DATA
11773-069
DOUT/RDY
SCLK
图69.连续转换模式
Rev. 0 | Page 35 of 64
AD7173-8
连续读取模式
要使能连续读取模式，应将接口模式寄存器的
CONTREAD位设置为1。此位设置为1时，唯一可能的串行
接口操作是读取数据寄存器。要退出连续读取模式，应在
RDY为 低 电 平 时 发 出 一 个 伪 读 取 ADC数 据 寄 存 器 命 令
(0x44)，或者应用软件复位，即在CS = 0且DIN = 1时提供64
个SCLK，从而复位ADC及所有寄存器内容。接口被置于
连续读取模式后只能识别这些命令。在连续读取模式下，
在有指令写入器件前，DIN应保持低电平。
在连续读取模式下(见图70)，读取ADC数据之前不需要写
入通信寄存器。相反，只需在DOUT/RDY变为低电平(表
示转换结束)后提供所需数量的SCLK即可。读取转换结果
后，DOUT/RDY返回到高电平，直到下一转换结果可用为
止。这种模式下，数据只能被读取一次，而且用户必须确
保在下一转换完成前读取数据字。如果在下一转换完成之
前，用户尚未读取转换结果，或者为AD7173-8提供的串行
时钟数不足以完成对转换字的读取，则在下一转换完成之
前不久，串行输出寄存器将复位，新转换结果将置于输出
串行寄存器中。要使用连续读取模式，ADC必须配置为连
续转换模式。
使能多个ADC通道时，各通道轮流输出；如果接口模式寄
存器的DATA_STAT位置1，数据将为附加状态位。状态寄
存器指示对应的转换通道。
CS
DOUT/RDY
0x02
0x0080
DATA
DATA
DATA
11773-070
DIN
SCLK
图70.连续读取模式
Rev. 0 | Page 36 of 64
AD7173-8
单次转换模式
在单次转换模式下(见图71)，AD7173-8执行一次转换，完
成转换后即被置于待机模式。完成转换后，DOUT/RDY变
为低电平来作为指示。从数据寄存器中读取数据字后，
.
DOUT/RDY变为高电平。如必要，即使DOUT/RDY为高电
平，也可以多次读取数据寄存器。
如果使能了多个通道，ADC将自动遍历各使能通道，并在
各通道上执行转换。开始转换后，DOUT/RDY变为高电平
并保持该状态，直到获得有效转换结果且CS变为低电平。
一旦获得转换结果，DOUT/RDY便会变为低电平。然后，
ADC选择下一个通道并开始转换。在执行下一转换过程
中，用户必须读取当前的转换结果。下一转换完成后，数据
寄存器便会更新；因此，读取转换结果的时间有限。ADC
在各选择通道上均完成一次转换后，便会返回待机模式。
如果接口模式寄存器中的DATA_STAT位设置为1，则每次
读取数据寄存器时，状态寄存器的内容将与转换数据一同
输出。状态寄存器的四个LSB表示对应的转换通道。
CS
DIN
0x01
0x2010
0x44
DATA
11773-071
DOUT/RDY
SCLK
图71.单次转换模式
Rev. 0 | Page 37 of 64
AD7173-8
待机和掉电模式
在待机模式下，大部分模块被关断。LDO仍然有效，因此
寄存器保持其内容不变。内部基准电压源若使能则仍然有
效，晶振若被选择则仍然有效。要在待机模式下关断基准
电压源，应将ADC模式寄存器的REF_EN位设置为0。要在
待机模式下关断时钟，应将ADC模式寄存器的CLOCKSEL
位设置为00(内部振荡器)。
在掉电模式下，所有模块均被关断，包括LDO。所有寄存
器丧失其内容，GPIO输出被置于三态。要防止意外进入掉
电模式，必须首先将ADC置于待机模式。退出掉电模式需
要在CS = 0且DIN = 1时提供64个SCLK，即执行串行接口复
位。发出后续串行接口命令以允许LDO上电之前，建议延
迟500 µs。
校准模式
AD7173-8提供三种校准模式，可用来在单设置基础上消除
失调和增益误差：
• 内部零电平校准模式
• 系统零电平校准模式
• 系统满量程校准模式
校准期间只能有一个通道有效。每次转换完成后，ADC转
换结果需利用ADC校准寄存器进行调整，然后写入数据寄
存器。
失调寄存器的默认值是0x800000，增益寄存器的标称值是
0x555555。ADC增益的校准范围是0.4 × VREF至1.05 × VREF。
计算使用下面的公式。在单极性模式下，理想关系(即不考
虑ADC增益误差和失调误差)如下：
 0.75 × VIN

Gain
数据 = 
× 2 23 − (失调 − 0x800000) ×
×2
V
0x400000
REF


在双极性模式下，理想关系(即不考虑ADC增益误差和失
调误差)如下：
为启动校准，应将适当的值写入ADC模式寄存器的MODE
位。启动校准后，DOUT/RDY引脚和状态寄存器的RDY位
变为高电平。校准完成时，相应失调或增益寄存器的内容
会更新，状态寄存器的RDY位复位，DOUT/RDY引脚返回
到低电平(如果CS为低电平)，并且AD7173-8返回待机模式。
内部失调校准期间，所选正模拟输入引脚断开，调制器的
两个输入均内部连接到所选的负模拟输入引脚。因此，必
须确保所选负模拟输入引脚上的电压不超过允许的限值，
并且没有过大的噪声和干扰。
然而，系统校准则要求在启动校准模式之前，将系统零电
平(失调)和系统满量程(增益)电压施加于ADC引脚，这样
可以消除ADC的外部误差。
从操作上来看，校准就像另一次ADC转换。如果需要，失
调校准必须总是在满量程校准之前执行。对系统软件进行
设置，以监视状态寄存器中的RDY位或DOUT/RDY引脚，
进而通过一个轮询序列或中断驱动的例行程序确定校准何
时结束。所有校准所需的时间等于选定滤波器的建立时间
加上要完成的输出数据速率。
内部失调校准、系统零电平校准和系统满量程校准可以在
任何输出数据速率下执行。使用较低的输出数据速率可以
获得更高的校准精度，并且对所有输出数据速率都是精确
的。如果一个通道的基准电压源发生改变，则该通道需要
重新校准。
失调误差典型值为±40 µV，失调校准将失调误差降至噪声水
平。增益误差在环境温度下经过出厂校准。校准之后，增
益误差典型值为±0.001%。
用户可以访问AD7173-8的片内校准寄存器，通过微处理器
读取器件的校准系数，以及写入自己的校准系数。读写失
调和增益寄存器可以在内部或自校准以外的任意时间执行。
 0.75 × VIN

Gain
数据 = 
× 223 − (失调 − 0x800000) ×
+ 0x800000
V
0x400000
REF


Rev. 0 | Page 38 of 64
AD7173-8
数字接口
图2和图3显示了与AD7173-8进行接口的时序图，其中CS用
于片选该器件。图2显示对AD7173-8执行读操作的时序，
图3显示对AD7173-8执行写操作的时序。即使在第一次读
操作之后DOUT/RDY线路返回到高电平，也可以多次读取
数据寄存器。不过，务必确保在下一输出更新发生之前，
这些读操作已完成。连续读取模式下，只能从数据寄存器
读取一次。
将CS与低电平相连时，串行接口可以在三线模式下工作。
这 种 情 况 下 ， SCLK、 DIN和 DOUT/RDY线 路 用 于 与
AD7173-8通信。转换是否结束也可以利用状态寄存器的
RDY位来监视。
在CS = 0且DIN = 1时，写入64个SCLK可以复位串行接口。
复位使接口返回到期待对通信寄存器执行写操作的状态。
该操作会将所有寄存器的内容复位到其上电值。复位后，
用户应等待500 µs再访问串行接口。
校验和保护
AD7173-8具有校验和模式，可用来提高接口的鲁棒性。使
用校验和可确保仅将有效数据写入寄存器，并且可以对从
寄存器读取的数据进行验证。如果寄存器写入期间发生错
写操作期间的CRC校验和计算始终使用下列多项式：
x8 + x2 + x + 1
读操作期间，用户可以选择此多项式或类似的XOR函数。
与基于多项式的校验和相比，主机处理器处理XOR函数所
需的时间更少。接口模式寄存器的CRC_EN位用于使能和
禁用校验和，并允许用户选择多项式或简单的XOR校验。
校验和附加于每次读和写处理的末尾。写处理的校验和利
用8位命令字和8至24位数据计算。读处理的校验和利用命
令字和8至32位数据输出计算。图72和图73分别显示了SPI
读和写处理。
8-BIT COMMAND
UP TO 24-BIT INPUT
8-BIT CRC
CMD
DATA
CRC
CS
DIN
SCLK
11773-072
DOUT/RDY引脚也可用作数据就绪信号；当数据寄存器中
有新数据字可用时，如果CS为低电平，则该线路变为低电
平。对数据寄存器的读操作完成时，该引脚复位为高电
平。数据寄存器更新之前，DOUT/RDY引脚也会变为高电
平，以提示此时不应读取器件，确保寄存器正在更新时不
会发生数据读取操作。当DOUT/RDY即将变为低电平时，
务必小心，避免从数据寄存器读取数据。确保无数据读取
操作的最佳方法是始终监控DOUT/RDY线路；当DOUT/
RDY变为低电平时，立即开始读取数据寄存器；确保SCLK
速率足够高，以便读取操作能在下一个转换结果之前完
成。CS用来选择器件。在多个器件与串行总线相连的系统
中，它可以由地址线解码产生。
误，状态寄存器的CRC_ERROR位将置1。然而，为确保寄
存器写入成功，必须回读该寄存器并验证校验和。
图72.使能CRC的SPI写处理
8-BIT COMMAND
UP TO 32-BIT OUTPUT
8-BIT CRC
CS
DIN
DOUT/
RDY
CMD
DATA
SCLK
CRC
11337-073
AD7173-8的可编程功能通过SPI串行接口执行。AD7173-8
的串行接口包含四个信号：CS、DIN、SCLK和DOUT/
RDY。DIN线路用于将数据传输至片内寄存器中，DOUT/
RDY则用于从片内寄存器中获取数据。SCLK是器件的串行
时钟输入，所有数据传输(无论是DIN上还是DOUT/RDY上)
均与SCLK信号相关。
图73.使能CRC的SPI读处理
连续读取模式有效时，如果使能校验和保护，则每次数据
传输前存在暗含的读取数据命令0x44，计算校验和值时必
须予以考虑。这是为了确保即使ADC数据等于0x000000，
校验和值也不是零。
Rev. 0 | Page 39 of 64
AD7173-8
CRC计算
对齐。对该数据施加一个异或(XOR)函数，以产生一个新
的、更短的数字。再次对齐多项式，使其MSB与新结果最
左侧的逻辑1对齐，重复上述步骤。最后，原始数据将减
少至小于多项式的值。此值即是8位校验和。
多项式
校验和为8位宽，利用以下多项式产生：
x8 + x2 + x + 1
要生成校验和，需将数据左移8位，产生一个后8位为逻辑
0的数值。对齐多项式，使其MSB与该数据最左侧的逻辑1
多项式CRC计算示例—24位字：0x654321(8命令位和16位数据)
下例使用基于多项式的校验和生成8位校验和：
011001010100001100100001
初始值
x8+ x2+ x + 1
01100101010000110010000100000000
左移8位
=
多项式
100000111
100100100000110010000100000000
100000111
XOR结果
多项式
100011000110010000100000000
100000111
XOR结果
多项式
11111110010000100000000
100000111
XOR结果
多项式值
1111101110000100000000
100000111
XOR结果
多项式值
111100000000100000000
100000111
XOR结果
多项式值
11100111000100000000
100000111
XOR结果
多项式值
1100100100100000000
100000111
XOR结果
多项式值
100101010100000000
100000111
XOR结果
多项式值
101101100000000
100000111
1101011000000
100000111
101010110000
100000111
1010001000
100000111
10000110
XOR结果
多项式值
XOR结果
多项式值
XOR结果
多项式值
XOR结果
多项式值
检验和 = 0x86。
Rev. 0 | Page 40 of 64
AD7173-8
XOR计算
校验和为8位宽，产生方法如下：将数据拆分为字节，然后对这些字节执行XOR运算。
XOR计算示例—24位字：0x654321(8命令位和16位数据)
使用上例，
分为三个字节：0x65、0x43和0x21
01100101
0x65
01000011
0x43
00100110
XOR结果
00100001
0x21
00000111
CRC
Rev. 0 | Page 41 of 64
AD7173-8
诊断
AD7173-8有多种功能，可以在注重安全的应用中用于诊断
目的，也可在多种其他应用中用来提升功能、增强有效性。
通用I/O
AD7173-8有2个通用数字输入/输出引脚(GPIO0、GPIO1)和
2个通用数字输出引脚(GPO2、GPO3)。就如其命名规则所
述，GPIO0和GPIO1引脚可以配置为输入或输出，但GPO2
和GPO3则只是输出。GPIO和GPO引脚通过GPIOCON寄
存器中的以下位使能：GPIO0和GPIO1为IP_EN0、IP_EN1(或
OP_EN0、OP_EN1)，GPO2和GPO3为OP_EN2_3。
当GPIO0或GPIO1引脚被使能为输入时，引脚的逻辑电平
分别包含在GP_DATA0和 GP_DATA1位中。当GPIO0、
GPIO1、GPO2或GPO3引脚被使能为输出时，GP_DATA0、
GP_DATA1、GP_DATA2或GP_DATA3位分别决定引脚的
逻辑电平输出。这些引脚的逻辑电平以AVDD1和AVSS为
基准；因此，输出幅度为5 V或3.3 V，具体取决于AVDD1 −
AVSS电压。
如果用一个外部多路复用器来增加通道数，则多路复用器
的逻辑引脚可以用AD7173-8 GPIO和GPO引脚来控制。当
MUX_IO位在GPIOCON寄存器中置1时(地址0x06，位12)，
GPIO引脚的时序通过ADC控制；因此，通道变化与ADC
同步，无需外部同步。
如果将GPIOCON寄存器中的ERR_EN位设为11，ERROR引
脚也可用作通用输出。这种配置下，GPIOCON寄存器的
ERR_DAT位决定ERROR引脚的逻辑电平输出。引脚的逻
辑电平以IOVDD和DGND为基准，ERROR引脚具有一个有
源上拉电阻。
16位/24位转换
AD7173-8默认产生24位转换结果。然而，转换结果的宽度
可以减少至16位。将接口模式寄存器的WL16位设置为1，
可将所有数据转换舍入到16位。此位清0时，数据转换的
宽度为24位。
复位的时刻由CS上升沿控制。这种情况下，DOUT/RDY引
脚继续输出所读取寄存器的LSB，直到CS变为高电平。只
有到了CS上升沿，接口才复位。利用CS信号控制所有读操
作时，此配置很有用。如果不使用CS来控制所有读操作，
DOUT_RESET必须设为0，使得接口在读操作的最后一个
SCLK沿之后复位。
同步
正常同步
当GPIOCON寄存器的SYNC_EN位设置为1时，SYNC引脚
用作同步引脚。利用SYNC输入，用户可以复位调制器和
数字滤波器，而不会影响器件的任何设置条件。这样，用
户就可以从已知时间点，即SYNC的上升沿开始采集模拟
输入的样本。为确保同步发生，此引脚必须保持低电平至
少一个主时钟周期。如果有多个通道使能，序列器将复位
至第一个使能通道。
如果多个AD7173-8器件利用一个公共主时钟工作，则可以
让这些器件同步，使其数据寄存器同时更新。这一般在各
AD7173-8已执行自身的校准或已将校准系数载入其校准寄
存器之后完成。SYNC引脚上的下降沿使数字滤波器和模
拟调制器复位，并将AD7173-8置于一致的已知状态。在
SYNC引脚为低电平期间，AD7173-8保持该状态。在SYNC
上升沿，调制器和滤波器离开复位状态；在下一主时钟
沿，器件再次开始采集输入样本。
该器件在SYNC由低到高跃迁之后的主时钟下降沿离开复
位状态。因此，当同步多个器件时，在主时钟上升沿使
SYNC引脚变为高电平，确保所有器件均在主时钟下降沿
开始采样。如果SYNC引脚没有在充足的时间内变为高电
平，则器件之间可能相差一个主时钟周期，即对于不同器
件，获得转换结果的时刻最多相差一个主时钟周期。
SYNC引脚也可以用作启动转换命令。这种模式下，SYNC
的上升沿启动转换，RDY的下降沿指示转换已完成。每次
数据寄存器更新时，必须预留滤波器的建立时间。
串行接口复位(DOUT_RESET)
每完成一次读操作，串行接口就会复位。串行接口复位的
时刻是可编程的。默认情况下，串行接口在最后一个SCLK
上升沿(即处理器读取LSB的SCLK沿)后的较短时间之后复
位。接口模式寄存器的DOUT_RESET位设置为1时，接口
Rev. 0 | Page 42 of 64
AD7173-8
交替同步
ERROR引脚
将接口模式寄存器的ALT_SYNC位设置为1，可以使能交替
同步方案。要使能此方案，GPIOCON寄存器的SYNC_EN
位必须置1。这种模式下，当SYNC的多个通道使能时，引
脚用作开始转换命令。
ERROR引脚充当错误输入/输出引脚或通用输出引脚。
GPIOCON寄存器的ERR_EN位决定该引脚的功能。
当SYNC变为低电平时，ADC完成对当前通道的转换，按
顺序选择下一个通道，然后等到SYNC变为高电平时开始
转换。当前通道的转换完成时，RDY引脚变为低电平，数
据寄存器更新为对应的转换结果。因此，SYNC命令不会
干扰当前选定通道的采样，但允许用户控制下一个通道开
始转换的时刻。
此模式只能在使能多个通道时使用。仅使能一个通道时不
建议使用这种模式。
错误标志
状 态 寄 存 器 包 含 三 个 错 误 位 ——ADC_ERROR、 CRC_
ERROR和REG_ERROR，分别指示ADC转换错误、CRC校
验错误和寄存器改变引起的错误。此外，ERROR引脚可以
指示已发生错误。
ADC_ERROR
状态寄存器的ADC_ERROR位指示转换过程中发生的所有
错误。当ADC输出发生超量程或欠量程时，该标志位置1。
发生欠量程或超量程时，ADC也会分别全部输出0或1。此
标志仅在欠量程/超过程消失时复位。读取数据寄存器不会
使其复位。
CRC_ERROR
如果一个写操作相关的CRC值与所发送的信息不一致，
CRC_ERROR标志位即置1。一旦明确读取状态寄存器，该
标志就会复位。
REG_ERROR
ERR_EN位设置为10时，该引脚用作开漏错误输出引脚。
状态寄存器的三个错误位(ADC_ERROR、CRC_ERROR和
REG_ERROR)经过“或”运算并反转后映射到ERROR引脚。
因此，ERROR引脚指示已发生错误。为了发现错误来源，
需要读取状态寄存器。
ERR_EN位设置为01时，ERROR引脚用作错误输入引脚。
另一个器件的错误引脚可以连接到AD7173-8 ERROR引脚，
因此AD7173-8可以指示自身或外部器件发生错误。ERROR
引脚的值经过反转并与ADC转换错误进行“或”运算，结果
通过状态寄存器的ADC_ERROR位显示。ERROR引脚的值
反映在状态寄存器的ERR_DAT位。
ERR_EN位设置为00时，ERROR引脚禁用。ERR_EN1位设
置为11时，ERROR引脚用作通用输出。
DATA_STAT
可以将状态寄存器的内容附加到AD7173-8的每次转换结果。
使能多个通道时，此功能很有用。每次输出转换结果时，
都会附加状态寄存器的内容。状态寄存器的4个LSB表示对
应的转换通道。此外，用户可以通过错误位确定是否发生
错误。
IOSTRENGTH位
串行接口可以采用低至2 V的电源工作。在较高速率下(10 MHz
至15 MHz以上)，如果板上存在中度寄生电容，DOUT/
RDY引脚可能没有足够的驱动强度。接口模式寄存器的
IOSTRENGTH位可提高DOUT/RDY引脚的驱动强度。建
议使该位保持其默认值，除非使用的是高频SPI SCLK(即
~15 MHz以上)。
此标志位与接口模式寄存器的REG_CHECK位一起使用。
当REG_CHECK位置1时，AD7173-8 监视片内寄存器的值。
若有一位改变，REG_ERROR位就会置1。因此，为了写入
片内寄存器，应将REG_CHECK置0。更新寄存器后，就可
以将REF_CHK位置1。AD7173-8计算片内寄存器的校验和。
若有一个寄存器值发生改变，REG_ERROR位就会置1。发
现错误后，必须将REG_CHECK位清0才能清除状态寄存器
的REG_ERROR位。寄存器校验功能不监视数据寄存器、
状态寄存器和接口模式寄存器。
Rev. 0 | Page 43 of 64
AD7173-8
接地和布局布线
由于模拟输入和基准输入均为差分输入，因此模拟调制器
中的多数电压都是共模电压。器件的高共模抑制性能可消
除这些输入信号中的共模噪声。为将模拟部分与数字部分
之间的耦合降至最低，AD7173-8的模拟电源和数字电源彼
此独立，各有单独的引脚排列。数字滤波器可抑制电源上
的宽带噪声，但无法抑制那些频率为主时钟频率的整数倍
的噪声。
另外，数字滤波器还能够消除来自模拟和基准输入端的噪
声，但前提是这些噪声源没有使模拟调制器饱和。因此，
与传统高分辨率转换器相比，AD7173-8具有更强的抗噪能
力。不过，由于AD7173-8的分辨率较高，而转换器的噪声
电平极低，因此必须谨慎对待接地和布局。
ADC所在的印刷电路板(PCB)应采用模拟部分与数字部分
分离设计，并限制在电路板的一定区域内。为实现最佳屏
蔽，接地层一般应尽量少做蚀刻。
无论采取何种布局，用户均必须注意规划系统中电流的回
流路径，确保所有电流的回流路径均尽可能靠近电流到达
目的地所经过的路径。
使用高分辨率ADC时，良好的去耦十分重要。AD7173-8有
3个 电 源 引 脚 ： AVDD1、 AVDD2和 IOVDD。 AVDD1和
AVDD2引脚以AVSS为基准，IOVDD引脚以DGND为基
准。通过10 µF钽电容与0.1 µF电容的并联组合将AVDD1和
AVDD2去耦至各引脚上的AVSS。使各电源的0.1 µF电容应
尽可能靠近该器件，最好正对着该器件。通过10 µF钽电容
与0.1 µF电容的并联组合将IOVDD去耦至DGND。将所有模
拟输入去耦至AVSS。如果使用外部基准电压源，将REF+
和REF−引脚去耦至AVSS。
AD7173-8还有两个片上LDO稳压器，一个调节AVDD2电
源，另一个调节IOVDD电源。对于REGCAPA引脚，建议利用
1 µF和0.1 µF电容将其去耦至AVSS。类似地，对于REGCAPD
引脚，建议利用1 µF和0.1 µF电容将其去耦至DGND。
如果AD7173-8采用分离电源供电，AVSS必须使用单独的
层。举例来说，EVAL-AD7173-8SDZ客户评估板采用一块
4层PCB板，其中，第三层面积最大的中央部分用作AVSS
平面。图74所示即为该层的PCB布局。
11773-074
避免在该器件下方布设数字线路，否则会将噪声耦合至芯
片；将模拟接地层放在AD7173-8下方可以防止噪声耦合。
AD7173-8的电源线路必须采用尽可能宽的走线，以提供低
阻抗路径，并减小电源线路上的毛刺噪声。应利用数字地
屏蔽时钟等快速切换信号，以免向电路板的其他部分辐射
噪声，并且绝不应将时钟信号走线布设在模拟输入附近。
避免数字信号与模拟信号交叠。电路板相反两侧上的走线
应彼此垂直，这样有助于减小电路板上的馈通效应。微带
线技术是目前的最佳选择，但这种技术对于双面电路板未
必总是可行。采用这种技术时，电路板的元件侧专用于接
地层，信号走线则布设在焊接侧。
图74.EVAL-AD7173-8SDZ，PCB板第三层
Rev. 0 | Page 44 of 64
AD7173-8
寄存器汇总
表22.寄存器汇总
寄存器 名称
0x00 COMMS
位
[7:0]
位7
WEN
R/W
0x00
STATUS
[7:0]
RDY
0x01
ADCMODE
REF_EN
保留
0x02
0x03
0x04
0x06
0x07
0x10
0x11
0x12
0x13
0x14
0x15
0x16
0x17
0x18
0x19
0x1A
0x1B
0x1C
0x1D
0x1E
0x1F
0x20
[15:8]
[7:0]
IFMODE
[15:8]
[7:0]
REGCHECK [23:16]
[15:8]
[7:0]
DATA
[23:0]
GPIOCON
[15:8]
[7:0]
ID
[15:8]
[7:0]
CH0
[15:8]
[7:0]
CH1
[15:8]
[7:0]
CH2
[15:8]
[7:0]
CH3
[15:8]
[7:0]
CH4
[15:8]
[7:0]
CH5
[15:8]
[7:0]
CH6
[15:8]
[7:0]
CH7
[15:8]
[7:0]
CH8
[15:8]
[7:0]
CH9
[15:8]
[7:0]
CH10
[15:8]
[7:0]
CH11
[15:8]
[7:0]
CH12
[15:8]
[7:0]
CH13
[15:8]
[7:0]
CH14
[15:8]
[7:0]
CH15
[15:8]
[7:0]
SETUPCON0 [15:8]
[7:0]
0x21
0x22
SETUPCON1 [15:8]
[7:0]
SETUPCON2 [15:8]
[7:0]
CONTREAD
保留
GP_DATA3
位6
位5
位4
ADC_ERROR
CRC_ERROR
REG_ERROR
保留
SING_CYC
MODE
保留
DATA_STAT
PDSW
GP_DATA2
CH_EN0
AINPOS0[2:0]
CH_EN1
AINPOS1[2:0]
CH_EN2
AINPOS2[2:0]
CH_EN3
AINPOS3[2:0]
CH_EN4
AINPOS4[2:0]
CH_EN5
AINPOS5[2:0]
CH_EN6
AINPOS6[2:0]
CH_EN7
AINPOS7[2:0]
CH_EN8
AINPOS8[2:0]
CH_EN9
AINPOS9[2:0]
CH_EN10
AINPOS10[2:0]
CH_EN11
AINPOS11[2:0]
CH_EN12
AINPOS12[2:0]
CH_EN13
AINPOS13[2:0]
CH_EN14
AINPOS14[2:0]
CH_EN15
AINPOS15[2:0]
保留
BURNOUT_
EN0
BURNOUT_
EN1
BURNOUT_
EN2
BUFCHOPMAX
0
保留
BUFCHOPMAX
1
保留
BUFCHOPMAX
2
位3
位2
RA
保留
复位
0x00
RW
W
CHANNEL
0x80
R
DELAY
保留
保留
DOUT_RESET
保留
WL16
0x2000
RW
0x0000
RW
0x000000
R
0x000000
0x0800
R
RW
0x30DX 1
R
0x8001
RW
0x0001
RW
0x0001
RW
0x0001
RW
0x0001
RW
0x0001
RW
0x0001
RW
0x0001
RW
0x0001
RW
0x0001
RW
0x0001
RW
0x0001
RW
0x0001
RW
0x0001
RW
0x0001
RW
0x0001
RW
0x1000
RW
AIN_BUF 1[1:0]
0x1000
RW
AIN_BUF 2[1:0]
0x1000
RW
位1
位0
CLOCKSEL
ALT_SYNC
IOSTRENGTH
REG_CHECK 保留
CRC_EN
REGISTER_CHECK[23:16]
REGISTER_CHECK[15:8]
REGISTER_CHECK[7:0]
DATA[23:0]
OP_EN2_3
MUX_IO
SYNC_EN
ERR_EN
ERR_DAT
IP_EN1
IP_EN0
OP_EN1
OP_EN0
GP_DATA1 GP_DATA0
ID[15:8]
ID[7:0]
SETUP_SEL0
保留
AINPOS0[4:3]
AINNEG0
SETUP_SEL1
保留
AINPOS1[4:3]
AINNEG1
SETUP_SEL2
保留
AINPOS2[4:3]
AINNEG2
SETUP_SEL3
保留
AINPOS3[4:3]
AINNEG3
SETUP_SEL4
保留
AINPOS4[4:3]
AINNEG4
SETUP_SEL5
保留
AINPOS5[4:3]
AINNEG5
SETUP_SEL6
保留
AINPOS6[4:3]
AINNEG6
SETUP_SEL7
保留
AINPOS7[4:3]
AINNEG7
SETUP_SEL8
保留
AINPOS8[4:3]
AINNEG8
SETUP_SEL9
保留
AINPOS9[4:3]
AINNEG9
SETUP_SEL10
保留
AINPOS10[4:3]
AINNEG10
SETUP_SEL11
保留
AINPOS11[4:3]
AINNEG11
SETUP_SEL12
保留
AINPOS12[4:3]
AINNEG12
SETUP_SEL13
保留
AINPOS13[4:3]
AINNEG13
SETUP_SEL14
保留
AINPOS14[4:3]
AINNEG14
SETUP_SEL15
保留
AINPOS15[4:3]
AINNEG15
BI_
REF_BUF 0[1:0]
AIN_BUF 0[1:0]
UNIPOLAR0
REF_SEL0
保留
BI_UNIPOLAR1
REFSEL1
REF_BUF 1[1:0]
BI_UNIPOLAR2
REFSEL2
REF_BUF 2[1:0]
Rev. 0 | Page 45 of 64
保留
保留
AD7173-8
寄存器 名称
位
0x23 SETUPCON3 [15:8]
[7:0]
0x24
0x25
0x26
0x27
0x28
SETUPCON4 [15:8]
[7:0]
SETUPCON5 [15:8]
[7:0]
SETUPCON6 [15:8]
[7:0]
SETUPCON7 [15:8]
[7:0]
BURNOUT_
EN3
BURNOUT_
EN4
BURNOUT_
EN5
BURNOUT_
EN6
BURNOUT_
EN7
SINC3_MAP0
保留
SINC3_MAP1
保留
SINC3_MAP2
保留
SINC3_MAP3
保留
SINC3_MAP4
保留
SINC3_MAP5
保留
SINC3_MAP6
保留
SINC3_MAP7
保留
位6
位5
保留
BUFCHOPMAX
3
保留
BUFCHOPMAX
4
保留
BUFCHOPMAX
5
保留
BUFCHOPMAX
6
保留
BUFCHOPMAX
7
保留
ORDER0
保留
ORDER1
保留
ORDER2
保留
ORDER3
保留
ORDER4
保留
ORDER5
保留
ORDER6
保留
ORDER7
位0
AIN_BUF 3[1:0]
复位
0x1000
RW
RW
AIN_BUF 4[1:0]
0x1000
RW
AIN_BUF 5[1:0]
0x1000
RW
AIN_BUF 6[1:0]
0x1000
RW
AIN_BUF 7[1:0]
0x1000
RW
ENHFILT0
0x0000
RW
ENHFILT1
0x0000
RW
ENHFILT2
0x0000
RW
ENHFILT3
0x0000
RW
ENHFILT4
0x0000
RW
ENHFILT5
0x0000
RW
ENHFILT6
0x0000
RW
ENHFILT7
0x0000
RW
OFFSET0[23:0]
OFFSET1[23:0]
OFFSET2[23:0]
OFFSET3[23:0]
OFFSET4[23:0]
OFFSET5[23:0]
OFFSET6[23:0]
OFFSET7[23:0]
GAIN0[23:0]
GAIN1[23:0]
0x800000
0x800000
0x800000
0x800000
0x800000
0x800000
0x800000
0x800000
0x5XXXX0 2
0x5XXXX02
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
位4
位3
BI_UNIPOLAR3
REFSEL3
位2
REF_BUF 3[1:0]
BI_UNIPOLAR4
REFSEL4
REF_BUF 4[1:0]
BI_UNIPOLAR5
REFSEL5
REF_BUF 5[1:0]
BI_UNIPOLAR6
REFSEL6
REF_BUF 6[1:0]
BI_UNIPOLAR7
REFSEL7
REF_BUF 7[1:0]
位1
保留
保留
保留
保留
保留
0x30
0x31
0x32
0x33
0x34
0x35
0x36
0x37
0x38
0x39
OFFSET0
OFFSET1
OFFSET2
OFFSET3
OFFSET4
OFFSET5
OFFSET6
OFFSET7
GAIN0
GAIN1
[15:8]
[7:0]
[15:8]
[7:0]
[15:8]
[7:0]
[15:8]
[7:0]
[15:8]
[7:0]
[15:8]
[7:0]
[15:8]
[7:0]
[15:8]
[7:0]
[23:0]
[23:0]
[23:0]
[23:0]
[23:0]
[23:0]
[23:0]
[23:0]
[23:0]
[23:0]
0x3A
GAIN2
[23:0]
GAIN2[23:0]
0x5XXXX02
RW
0x3B
GAIN3
[23:0]
GAIN3[23:0]
0x5XXXX02
RW
0x3C
GAIN4
[23:0]
GAIN4[23:0]
2
RW
0x3D
GAIN5
[23:0]
GAIN5[23:0]
2
RW
0x3E
GAIN6
[23:0]
GAIN6[23:0]
2
0x5XXXX0
RW
0x3F
GAIN7
[23:0]
GAIN7[23:0]
0x5XXXX02
RW
0x29
0x2A
0x2B
0x2C
0x2D
0x2E
0x2F
1
2
FILTCON0
位7
FILTCON1
FILTCON2
FILTCON3
FILTCON4
FILTCON5
FILTCON6
FILTCON7
ENHFILTEN0
ODR0
ENHFILTEN1
ODR1
ENHFILTEN2
ODR2
ENHFILTEN3
ODR3
ENHFILTEN4
ODR4
ENHFILTEN5
ODR5
ENHFILTEN6
ODR6
ENHFILTEN7
ODR7
X = 无关位。X的值因具体ADC而异。
X的值不尽相同，取决于所使用的IC。
Rev. 0 | Page 46 of 64
0x5XXXX0
0x5XXXX0
AD7173-8
寄存器详解
通信寄存器
地址：0x00；复位0x00；名称COMMS
表23.COMMS的位功能描述
位
7
位名称
WEN
6
R/W
设置
0
1
[5:0]
RA
000000
000001
000010
000011
000100
000110
000111
010000
010001
010010
010011
010100
010101
010110
010111
011000
011001
011010
011011
011100
011101
011110
011111
100000
100001
100010
100011
100100
100101
100110
100111
101000
101001
101010
101011
101100
101101
101110
101111
110000
110001
描述
要与ADC开始通信，此位必须为低电平。
复位
0x0
此位决定命令是读操作还是写操作。
写命令
读命令
寄存器地址位决定当前通信读写哪一个寄存器。
状态寄存器
ADC模式寄存器
接口模式寄存器
寄存器校验和寄存器
数据寄存器
GPIO配置寄存器
ID寄存器
通道0寄存器
通道1寄存器
通道2寄存器
通道3寄存器
通道4寄存器
通道5寄存器
通道6寄存器
通道7寄存器
通道8寄存器
通道9寄存器
通道10寄存器
通道11寄存器
通道12寄存器
通道13寄存器
通道14寄存器
通道15寄存器
设置配置0寄存器
设置配置1寄存器
设置配置2寄存器
设置配置3寄存器
设置配置4寄存器
设置配置5寄存器
设置配置6寄存器
设置配置7寄存器
滤波器配置0寄存器
滤波器配置1寄存器
滤波器配置2寄存器
滤波器配置3寄存器
滤波器配置4寄存器
滤波器配置5寄存器
滤波器配置6寄存器
滤波器配置7寄存器
失调0寄存器
失调1寄存器
0x0
W
0x00
W
Rev. 0 | Page 47 of 64
访问类型
W
AD7173-8
位
位名称
设置
110010
110011
110100
110101
110110
110111
111000
111001
111010
111011
111100
111101
111110
111111
描述
失调2寄存器
失调3寄存器
失调4寄存器
失调5寄存器
失调6寄存器
失调7寄存器
增益0寄存器
增益1寄存器
增益2寄存器
增益3寄存器
增益4寄存器
增益5寄存器
增益6寄存器
增益7寄存器
复位
Rev. 0 | Page 48 of 64
访问类型
AD7173-8
状态寄存器
地址：0x00；复位0x80；名称STATUS
状态寄存器是一个8位寄存器，包含ADC和串行接口的状态信息。通过将接口模式寄存器的DATA_STAT位置1(位6，寄存器
0x02)，可以将其附加到数据寄存器。
表24.STATUS的位功能描述
位
7
位名称
RDY
设置
0
1
6
ADC_ERROR
0
1
5
CRC_ERROR
0
1
4
REG_ERROR
0
1
[3:0]
通道
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
描述
只 要 RDY为 低 电 平 且 不 在 读 取 寄 存 器 ， RDY的 状 态 就 会 输 出 到
DOUT/CS引脚。当ADC已将新结果写入数据寄存器时，此位变为低电
平。在ADC校准模式下，ADC写入校准结果后，此位变为低电平。
RDY 在读取数据寄存器时自动变为高电平。
新数据结果可用
等待新数据结果
此位默认指示是否发生ADC超量程或欠量程事件。如果发生超量程或
欠量程，ADC结果将箝位至±满量程。此位在写入ADC结果时更新，在
消除模拟输入的超量程或欠量程状况后清零。
无错误
有错误
此位指示寄存器写操作期间是否发生CRC错误。对于寄存器读操作，
主机微控制器决定是否发生CRC错误。读取此寄存器时，该位清0。
无错误
CRC错误
此位指示一个内部寄存器的内容是否发生变化，与激活寄存器完整性
检查时计算的值不同。要激活该检查，须将接口模式寄存器的
REG_CHECK位设置为1。REG_CHECK位清0时，此位清0。
无错误
有错误
这些位指示数据寄存器中当前存储的结果所对应的ADC转换通道。这
可能与当前正在转换的通道不同。这些位是通道x寄存器的直接映射；
因此，通道0产生0x0，通道15产生0x1F。
通道0
通道1
通道2
通道3
通道4
通道5
通道6
通道7
通道8
通道9
通道10
通道11
通道12
通道13
通道14
通道15
Rev. 0 | Page 49 of 64
复位
0x1
访问类型
R
0x0
R
0x0
R
0x0
R
0x0
R
AD7173-8
ADC模式寄存器
地址：0x01；复位0x2000；名称ADCMODE
ADC模式寄存器控制ADC的工作模式和主时钟选择。写入ADC模式寄存器会复位滤波器和RDY位，并开始新的转换或校准。
表25ADCMODE的位功能描述
位
15
位名称
REF_EN
设置
0
1
14
13
保留
SING_CYC
0
1
[12:11]
[10:8]
保留
延迟
000
001
010
011
100
101
110
111
7
[6:4]
保留
模式
000
001
010
011
100
110
111
[3:2]
CLOCKSEL
00
01
10
11
[1:0]
保留
描述
使能内部基准电压源并输出缓冲2.5 V电压到REFOUT引脚。
禁用
使能
该位为保留位。置0。
仅单个通道有效时，可以使用此位来设置ADC仅以建立的滤波器数据
速率输出。
禁用
使能
这些位保留。置0。
这些位允许通道切换后增加一个可编程的延迟时间，以便外部电路能
在ADC开始处理其输入前稳定下来。
0 µs
32 µs
128 µs
320 µs
800 µs
1.6 ms
4 ms
8 ms
该位为保留位。置0。
这些位控制ADC的工作模式。详见“工作模式”部分。
连续转换模式
单次转换模式
待机模式
掉电模式
内部失调校准
系统失调校准
系统增益校准
此位用来选择ADC时钟源。如果选择内部振荡器，则也会使能内部振
荡器。
内部振荡器
XTAL2/CLKIO引脚上的内部振荡器输出
XTAL2/CLKIO引脚上的外部时钟输入
XTAL1和XTAL2/CLKIO引脚上的外部晶振
这些位保留。置0。
Rev. 0 | Page 50 of 64
复位
0x0
访问类型
RW
0x0
0x1
R
RW
0x0
0x0
R
RW
0x0
0x0
R
RW
0x0
RW
0x0
R
AD7173-8
接口模式寄存器
地址：0x02；复位0x0000；名称：IFMODE
接口模式寄存器配置各种串行接口选项。
表26.IFMODE的位功能描述
位
[15:13]
12
位名称
保留
ALT_SYNC
设置
描述
这些位保留。置0。
此位使能SYNC引脚的不同行为，以便利用SYNC来控制循环通道的转换。
(详见关于“GPIO配置寄存器”中的SYNC_EN位的说明。)
0
1
11
IOSTRENGTH
0
1
[10:9]
8
保留
DOUT_RESET
0
1
7
CONTREAD
0
1
6
DATA_STAT
0
1
5
REG_CHECK
0
1
4
[3:2]
保留
CRC_EN
00
01
10
1
保留
禁用
使能
此位控制DOUT (DOUT/RDY)引脚和XTAL2/CLKIO引脚的驱动强度。在IOVDD
电源较低且电容中等的情况下高速读取串行接口时，将此位置1。
禁用(默认)
使能
这些位保留。置0。
此位防止DOUT/RDY引脚在读操作最后一个SCLK上升沿之后立即从输
出DOUT切换到输出RDY。相反，DOUT/RDY引脚继续输出数据的LSB，
直到CS变为高电平，为SPI主机提供更长的保持时间来采样数据的LSB。
如果此位置1，CS必须接低电平。
禁用
使能
此位使能连续读取ADC数据寄存器。要使用连续读取，将ADC配置为
连续转换模式。详情参见“工作模式”部分。
禁用
使能
此位使状态寄存器可以在读取时附加到数据寄存器上，使得通道和状
态信息与数据一同传输。这是确保从状态寄存器读出的通道位与数据
寄存器中的数据对应的唯一方式。
禁用
使能
此位使能寄存器完整性检查，利用此检查可监视用户寄存器值的任何
变化。要使用此特性，要在此位清0的情况下根据需要配置所有其他寄
存器。然后写入此寄存器，设置REG_CHECK位为1。若有任一寄存器的
内容发生变化，状态寄存器的REG_ERROR位就会置1。要清除错误，将
REG_CHECK位置0。检查的寄存器不包括接口模式寄存器、ADC数据和
状态寄存器。如果一个寄存器必须写入新值，先将此位清0；否则，写
入新寄存器内容时会报错。
禁用
使能
该位为保留位。置0。
使能寄存器读写的CRC保护。CRC会将串行接口传输的字节数加1。详
情参见“CRC计算”部分。
复位
0x0
0x0
访问类型
R
RW
0x0
RW
0x0
0x0
R
RW
0x0
RW
0x0
RW
0x0
RW
0x0
0x00
R
RW
0x0
R
禁用。
使能寄存器读处理的XOR校验和。寄存器写处理仍将使用CRC。
读和写处理均使能CRC校验和。
该位为保留位。置0。
Rev. 0 | Page 51 of 64
AD7173-8
位
0
位名称
WL16
设置
描述
ADC数据寄存器变为16位。写入接口模式寄存器不会复位ADC；
因此，写入这些位后，ADC结果不会立即舍入到正确的字长。第
一个新的ADC结果是正确的。
0
1
复位
0x0
访问类型
RW
24位数据
16位数据
寄存器检查
地址：0x03；复位：0x000000；名称：REGCHECK
寄存器检查寄存器是一个24位检验和，是通过用户寄存器和一些不可访问的寄存器的内容进行XOR计算的结果。要使用此功
能，接口模式寄存器的REG_CHECK位必须置1；否则，寄存器读出0。
表27.REGCHECK的位功能描述
位
[23:0]
位名称
REGISTER_CHECK
设置
描述
接口模式寄存器的REG_CHECK位设置为1时，此寄存器包含用户
寄存器的24位校验和。
复位
访问类型
0x000000 R
数据寄存器
地址：0x04；复位：0x000000；名称：DATA
数据寄存器包含ADC转换结果。编码为偏移二进制，但可以通过设置配置寄存器的BI_UNIPOLAR位更改为单极性。读取数
据寄存器会将RDY位和引脚拉高(如果当前为低电平)。ADC结果可以多次读取，但由于RDY已被拉高，因此无法知道下一个
ADC结果是否即将到来。若当前正在读取寄存器，ADC不会将新结果写入数据寄存器。
表28.DATA的位功能描述
位
[23:0]
位名称
DATA
设置
描述
此寄存器包含ADC转换结果。若接口模式寄存器的DATA_STAT位
置1，则读取时状态寄存器会附加于此寄存器，使其成为32位寄
存器。如果在接口模式寄存器设置WL16，则该寄存器的长度将被
设为16位。
Rev. 0 | Page 52 of 64
复位
访问类型
0x000000 R
AD7173-8
GPIO配置寄存器
地址：0x06；复位：0x0800；名称：GPIOCON
GPIO配置寄存器控制ADC的通用I/O引脚。
表29.GPIOCON的位功能描述
位
15
14
位名称
RESERVED
PDSW
13
12
OP_EN2_3
MUX_IO
11
SYNC_EN
设置
描述
该位为保留位。置0。
此位使能/禁用掉电开关功能。通过设置该位可以使引脚吸电流。
此功能可用于桥式传感器应用，其中，开关控制着桥式传感器的上
电/掉电。
此位使能GPO2和GPO3引脚。输出参考AVDD1与AVSS之间的电平。
此位允许ADC控制外部多路复用器，与内部通道顺序同步使用
GPIO0/GPIO1/GPO2/GPO3。用于一个通道的模拟输入引脚仍可按通
道 进 行 选 择 。 因 此 ， 可 以 在 每 个 模 拟 输 入 对 (AIN0/AIN1至
AIN14/AIN15)之前放上一个16位多路复用器，使差分通道总数达到
128个。但是，一次只能自动安排16个通道。在16个通道序列之后，
用户更改下一对输入通道的模拟输入，并遍历后面的16个通道。
有一个延迟功能，与任何开关外部多路复用器配合使用，可为模拟
输入提供额外建立时间(详见“ADC模式寄存器”中的延迟位)。
此位可使SYNC引脚用作同步输入。设置为低电平时，SYNC引脚使
ADC和滤波器保持复位状态，直到SYNC变为高电平为止。当接口模
式寄存器的ALT_SYNC位置1时，可以使用SYNC引脚的另一个功能。
此模式仅在使能多个通道时有效。这种情况下，SYNC引脚的低电
i
平不会导致滤波器/调制器立即复位。相反，当通道就要切换时，
如果SYNC引脚为低电平，则会阻止调制器和滤波器开始新的转换。
将SYNC拉高就会开始新的转换。利用这一备选同步模式，可以在
遍历通道的同时使用SYNC。
0
1
[10:9]
ERR_EN
00
01
10
11
8
ERR_DAT
7
6
5
GP_DATA3
GP_DATA2
IP_EN1
0
1
禁用
使能
这些位可使ERROR引脚用作错误输入/输出。
禁用
ERROR 是错误输入。(反转)回读状态与其他误差源进行“或”运算，结
果通过状态寄存器的ADC_ERROR位输出。ERROR引脚状态也可通过
此寄存器的ERR_DAT位读取。
ERROR 是开漏错误输出。状态寄存器错误位经过“或”运算、反转后映
射到ERROR引脚。ERROR 多个器件的引脚可以连接到同一个上拉电阻，
这样就可以观察到任何器件的错误。
ERROR 是通用输出。此引脚的状态由该寄存器的ERR_DAT位控制。
此引脚参考IOVDD与DGND之间的电平，而不是GPIO引脚使用的
AVDD1和AVSS电平。这种模式下，该引脚有一个有源上拉电阻。
ERROR引脚用作通用输出时，此位决定其逻辑电平。用作输入时，
它反映此引脚的回读状态。
此位是GPO3的写入数据。
此位是GPO2的写入数据。
此位将GPIO1变为输入。输入应等于AVDD1或AVSS。
禁用
使能
Rev. 0 | Page 53 of 64
复位
0x0
0x0
访问类型
R
RW
0x0
0x0
RW
RW
0x1
RW
0x0
RW
0x0
RW
0x0
0x0
0x0
W
W
RW
AD7173-8
位
4
位名称
IP_EN0
设置
描述
此位将GPIO0变为输入。输入应等于AVDD1或AVSS。
禁用
使能
此位将GPIO1变为输出。输出参考AVDD1与AVSS之间的电平。
禁用
使能
此位将GPIO0变为输出。输出参考AVDD1与AVSS之间的电平。
禁用
使能
此位是GPIO1的回读或写入数据。
此位是GPIO0的回读或写入数据。
0
1
3
OP_EN1
0
1
2
OP_EN0
0
1
1
0
GP_DATA1
GP_DATA0
复位
0x0
访问类型
RW
0x0
RW
0x0
RW
0x0
0x0
RW
RW
复位
0x30DX 1
访问类型
R
ID寄存器
地址：0x07；复位：0x30DX；名称：ID
ID寄存器返回16位ID。对于AD7173-8，其为0x30DX。
表30.ID的位功能描述
位
[15:0]
位名称
ID
设置
描述
ID寄存器返回ADC特定的16位ID代码。
AD7173-8
0x30DX
1
X = 无关位。
通道寄存器0
地址：0x10；复位：0x8001；名称：CH0
通道寄存器是16位寄存器，用于选择当前有效的通道、各通道使用哪些输入以及该通道使用何种设置来配置ADC。
表31.CH0的位功能描述
位
15
位名称
CH_EN0
设置
0
1
[14:12]
SETUP_SEL0
000
001
010
011
100
101
110
111
[11:10]
保留
描述
此位使能通道0。使能多个通道时，ADC自动按顺序处理各通道。
禁用
使能(默认)
这些位决定该通道使用8种设置中的哪一种来配置ADC。
设置由4个寄存器构成：设置配置寄存器、滤波器配置寄存器、失调
寄存器和增益寄存器。
所有通道都可以使用相同的设置，此时对于所有有效的通道，将相同
的3位值写入这些位；最多可以配置8个不同的通道。
设置0
设置1
设置2
设置3
设置4
设置5
设置6
设置7
这些位保留。置0。
Rev. 0 | Page 54 of 64
复位
0x1
访问类型
RW
0x0
RW
0x0
R
AD7173-8
位
[9:5]
位名称
AINPOS0
设置
00000
00001
00010
00011
00100
00101
00110
00111
01000
01001
01010
01011
01100
01101
01110
01111
10000
10001
10010
10101
10110
[4:0]
AINNEG0
00000
00001
00010
00011
00100
00101
00110
00111
01000
01001
01010
01011
01100
01101
01110
01111
10000
10001
10010
10101
10110
描述
这 些 位 选 择 此 通 道 的 哪 个 模 拟 输 入 连 接 到 ADC的 正 输 入 。 TEMP
SENSOR ±是一个内部温度传感器。
AIN0 (默认)
AIN1
AIN2
AIN3
AIN4
AIN5
AIN6
AIN7
AIN8
AIN9
AIN10
AIN11
AIN12
AIN13
AIN14
AIN15
AIN16
TEMP SENSOR +
TEMP SENSOR −
REF+
REF−
这些位选择此通道的哪个模拟输入连接到ADC的负输入。
AIN0
AIN1(默认)
AIN2
AIN3
AIN4
AIN5
AIN6
AIN7
AIN8
AIN9
AIN10
AIN11
AIN12
AIN13
AIN14
AIN15
AIN16
TEMP SENSOR +
TEMP SENSOR −
REF+
REF−
Rev. 0 | Page 55 of 64
复位
0x0
访问类型
RW
0x1
RW
AD7173-8
通道寄存器1至通道寄存器15
地址范围：0x11至0x1F；复位：0x0001；名称：CH1至CH15
后续通道寄存器(CH1至CH15)使用与CH0寄存器相同的结构。默认情况下它们是禁用的(MSB = 0)。创建的每个通道都可以
以8种设置之一为基准。序列器按顺序遍历每个使能通道。
表32对这些寄存器、其地址和复位值进行了汇总。
表32.CH1至CH15汇总
寄存器 名称
0x11 CH1
0x12
0x13
0x14
0x15
0x16
0x17
0x18
0x19
0x1A
0x1B
0x1C
0x1D
0x1E
0x1F
CH2
CH3
CH4
CH5
CH6
CH7
CH8
CH9
CH10
CH11
CH12
CH13
CH14
CH15
位
[15:8]
[7:0]
[15:8]
[7:0]
[15:8]
[7:0]
[15:8]
[7:0]
[15:8]
[7:0]
[15:8]
[7:0]
[15:8]
[7:0]
[15:8]
[7:0]
[15:8]
[7:0]
[15:8]
[7:0]
[15:8]
[7:0]
[15:8]
[7:0]
[15:8]
[7:0]
[15:8]
[7:0]
[15:8]
[7:0]
位7
CH_EN1
CH_EN2
CH_EN3
CH_EN4
CH_EN5
CH_EN6
CH_EN7
CH_EN8
CH_EN9
CH_EN10
CH_EN11
CH_EN12
CH_EN13
CH_EN14
CH_EN15
位6
位5
位4
SETUP_SEL1
AINPOS1[2:0]
SETUP_SEL2
AINPOS2[2:0]
SETUP_SEL3
AINPOS3[2:0]
SETUP_SEL4
AINPOS4[2:0]
SETUP_SEL5
AINPOS5[2:0]
SETUP_SEL6
AINPOS6[2:0]
SETUP_SEL7
AINPOS7[2:0]
SETUP_SEL8
AINPOS8[2:0]
SETUP_SEL9
AINPOS9[2:0]
SETUP_SEL10
AINPOS10[2:0]
SETUP_SEL11
AINPOS11[2:0]
SETUP_SEL12
AINPOS12[2:0]
SETUP_SEL13
AINPOS13[2:0]
SETUP_SEL14
AINPOS14[2:0]
SETUP_SEL15
AINPOS15[2:0]
位3
Rev. 0 | Page 56 of 64
位2
保留
位1
位0
AINPOS1[4:3]
复位
0x0001
RW
RW
AINPOS2[4:3]
0x0001
RW
AINPOS3[4:3]
0x0001
RW
AINPOS4[4:3]
0x0001
RW
AINPOS5[4:3]
0x0001
RW
AINPOS6[4:3]
0x0001
RW
AINPOS7[4:3]
0x0001
RW
AINPOS8[4:3]
0x0001
RW
AINPOS9[4:3]
0x0001
RW
AINPOS10[4:3]
0x0001
RW
AINPOS11[4:3]
0x0001
RW
AINPOS12[4:3]
0x0001
RW
AINPOS13[4:3]
0x0001
RW
AINPOS14[4:3]
0x0001
RW
AINPOS15[4:3]
0x0001
RW
AINNEG1
保留
AINNEG2
保留
AINNEG3
保留
AINNEG4
保留
AINNEG5
保留
AINNEG6
保留
AINNEG7
保留
AINNEG8
保留
AINNEG9
保留
AINNEG10
保留
AINNEG11
保留
AINNEG12
保留
AINNEG13
保留
AINNEG14
保留
AINNEG15
AD7173-8
设置配置寄存器0
地址：0x20；复位：0x1000；名称：SETUPCON0
设置配置寄存器是16位寄存器，用于配置ADC的基准电压源选择、输入缓冲器、激励电流和输出编码方式。
表33.SETUPCON0的位功能描述
位
[15:13]
12
位名称
保留
BI_UNIPOLAR0
设置
0
1
[11:10]
REF_BUF_0[1:0]
00
11
[9:8]
AIN_BUF_0[1:0]
00
11
7
BURNOUT_EN0
6
[5:4]
BUFCHOPMAX0
REF_SEL0
00
01
10
11
[3:0]
保留
描述
这些位保留。置0。
此位设置设置0的ADC输出编码。
单极性编码输出
偏移二进制编码输出
基准输入缓冲器使能。这些位开启正负基准输入的缓冲器。这种方式可
以为外部基准电压源提供高阻抗输入，并使其与ADC的开关电容基准采
样输入分隔开来。同时使用两个基准缓冲器。
基准输入缓冲器禁用
基准输入缓冲器使能
模拟输入缓冲器使能。这些位开启正负模拟输入的缓冲器。这种方式可
以为器件提供高阻抗输入，并使测量传感器/信号与ADC的开关电容采
样输入分隔开来。同时使用两个模拟输入缓冲器。
模拟输入缓冲器禁用
模拟输入缓冲器使能
此位在所选正模拟输入上使能10 µA源电流，在所选负模拟输入上使能10 µA
吸电流。激励电流可以用于开路诊断，在这种情况下，ADC结果变为满
量程。在测量期间使能BURNOUT电流，结果可在ADC读数上获得大约1 µV
的失调电压。这意味着，在精密测量前后间隔开启BURNOUT电流，这
样做是诊断开路的最佳方式。
此位使能最大缓冲器斩波频率，增加AIN输入电流，降低缓冲器噪声。
通过这些位可以选择用于设置0 ADC转换的基准电压源。
提供给REF+和REF−引脚的外部基准电压源
提供给AIN1/REF2+和AIN0/REF2−引脚的外部基准电压源2
内部2.5 V基准电压源；该基准电压源必须同时在ADC模式寄存器中使能
AVDD1 – AVSS；该设置可用于诊断，验证其他基准值。
这些位保留。置0。
Rev. 0 | Page 57 of 64
复位
0x0
0x1
访问类型
R
RW
0x0
RW
0x0
RW
0x0
RW
0x0
0x0
RW
RW
0x0
R
AD7173-8
设置配置寄存器1至设置配置寄存器7
地址：0x21至0x27；复位：0x1000；名称：SETUPCON1至SETUPCON7
剩下的7个设置配置寄存器使用与SETUPCON0相同的16位寄存器布局。它们配置ADC的基准电压源选择、输入缓冲器、激励
电流和输出编码方式。
表34.SETUPCON1至SETUPCON7汇总
寄存器 名称
位
位7
0x21 SETUPCON1 [15:8]
[7:0] BURNOUT_
EN1
0x22 SETUPCON2 [15:8]
[7:0] BURNOUT_
EN2
0x23 SETUPCON3 [15:8]
[7:0] BURNOUT_
EN3
0x24 SETUPCON4 [15:8]
[7:0] BURNOUT_
EN4
0x25 SETUPCON5 [15:8]
[7:0] BURNOUT_
EN5
0x26 SETUPCON6 [15:8]
[7:0] BURNOUT_
EN6
0x27 SETUPCON7 [15:8]
[7:0] BURNOUT_
EN7
位6
位5
保留
BUFCHOPMAX1
位4
位3
BI_UNIPOLAR1
REFSEL1
位2
REF_BUF 1[1:0]
保留
BUFCHOPMAX2
BI_UNIPOLAR2
REFSEL2
REF_BUF 2[1:0]
保留
BUFCHOPMAX3
BI_UNIPOLAR3
REFSEL3
REF_BUF 3[1:0]
保留
BUFCHOPMAX4
BI_UNIPOLAR4
REFSEL4
REF_BUF 4[1:0]
保留
BUFCHOPMAX5
BI_UNIPOLAR5
REFSEL5
REF_BUF 5[1:0]
保留
BUFCHOPMAX6
BI_UNIPOLAR6
REFSEL6
REF_BUF 6[1:0]
保留
BUFCHOPMAX7
BI_UNIPOLAR7
REFSEL7
REF_BUF 7[1:0]
Rev. 0 | Page 58 of 64
位1
位0
AIN_BUF 1[1:0]
复位
0x1000
RW
RW
AIN_BUF 2[1:0]
0x1000
RW
AIN_BUF 3[1:0]
0x1000
RW
AIN_BUF 4[1:0]
0x1000
RW
AIN_BUF 5[1:0]
0x1000
RW
AIN_BUF 6[1:0]
0x1000
RW
AIN_BUF 7[1:0]
0x1000
RW
保留
保留
保留
保留
保留
保留
保留
AD7173-8
滤波器配置寄存器0
地址：0x28；复位：0x0000；名称：FILTCON0
滤波器配置寄存器是16位寄存器，用于配置ADC数据速率和滤波器选项。写入此类寄存器会复位任何正在进行的ADC转换，
重新从序列中的第一个通道开始转换。
表35.FILTCON0的位功能描述
位
15
位名称
SINC3_MAP0
[14:12]
11
保留
ENHFILTEN0
设置
0
1
[10:8]
ENHFILT0
010
011
101
110
7
[6:5]
保留
ORDER0
00
11
[4:0]
ODR0
00000
00001
00010
00011
00100
00101
00110
00111
01000
01001
01010
01011
01100
01101
01110
01111
10000
10001
10010
10011
10100
10101
10110
描述
如果此位置1，滤波器配置寄存器的映射将变为直接对设置0的Sinc3滤波
器的抽取率进行编程。所有其他选项均无效。这种情况下，可以对输出
数据速率和滤波器陷波进行精密调整，以便抑制特定频率。在单通道中，
如果单周期建立被禁用，则数据速率等于FMOD/(32 × FILTCON0[14:0])。
复位
0x0
访问类型
RW
这些位保留。置0。
此位使能设置0的各种后置滤波器，以提供增强的50 Hz/60 Hz抑制性能。
为了使该设置生效，还必须将ORDERx位设为00，以选择sinc5 + sinc1滤
波器。
禁用
使能
这些位选择设置0的各种后置滤波器，以提供增强的50 Hz/60 Hz抑制性能。
0x0
0x0
R
RW
0x0
RW
0x0
0x0
R
RW
0x0
RW
27.27 SPS、47 dB抑制、36.67 ms建立
25 SPS、62 dB抑制、40 ms建立
20 SPS、86 dB抑制、50 ms建立
16.67 SPS、92 dB抑制、60 ms建立
该位为保留位。置0。
这些位控制设置0的数字滤波器(用于处理调制器数据)的阶数。
Sinc5 + Sinc1(默认)
Sinc3
这些位控制ADC的输出数据速率，从而控制设置0的建立时间和噪声。
31,250 SPS
31,250 SPS
31,250 SPS
31,250 SPS
31,250 SPS
31,250 SPS
15,625 SPS
10,417 SPS
5208 SPS
2597 SPS(sinc3为 2604 SPS)
1007 SPS(sinc3为 1008 SPS)
503.8 SPS(sinc3为 504 SPS)
381 SPS(sinc3为 400.6 SPS)
200.3 SPS
100.5 SPS
59.52 SPS(sinc3为 59.98 SPS)
49.68 SPS(sinc3为 50 SPS)
20.01 SPS
16.63 SPS(sinc3为 16.67 SPS)
10 SPS
5 SPS
2.5 SPS
1.25 SPS
Rev. 0 | Page 59 of 64
AD7173-8
滤波器配置寄存器1至滤波器配置寄存器7
地址范围：0x29至0x2F；复位：0x0000；名称：FILTCON1至FILTCON7
剩下的7个滤波器配置寄存器使用与FILTCON0相同的16位寄存器布局。它们配置ADC数据速率和滤波器选项，并按编号映
射。写入此类寄存器会复位任何正在进行的ADC转换，重新从序列中的第一个通道开始转换。
表36.FILTCON1至FILTCON7汇总
寄存器 名称
0x29 FILTCON1
0x2A
0x2B
0x2C
0x2D
0x2E
0x2F
FILTCON2
FILTCON3
FILTCON4
FILTCON5
FILTCON6
FILTCON7
位
[15:8]
[7:0]
[15:8]
[7:0]
[15:8]
[7:0]
[15:8]
[7:0]
[15:8]
[7:0]
[15:8]
[7:0]
[15:8]
[7:0]
位7
SINC3_MAP1
保留
SINC3_MAP2
保留
SINC3_MAP3
保留
SINC3_MAP4
保留
SINC3_MAP5
保留
SINC3_MAP6
保留
SINC3_MAP7
保留
位6
位5
保留
ORDER1
保留
ORDER2
保留
ORDER3
保留
ORDER4
保留
ORDER5
保留
ORDER6
保留
ORDER7
位4
位3
ENHFILTEN1
位2
复位
0x0000
RW
RW
ENHFILT2
0x0000
RW
ENHFILT3
0x0000
RW
ENHFILT4
0x0000
RW
ENHFILT5
0x0000
RW
ENHFILT6
0x0000
RW
ENHFILT7
0x0000
RW
位1
位0
ENHFILT1
ODR1
ENHFILTEN2
ODR2
ENHFILTEN3
ODR3
ENHFILTEN4
ODR4
ENHFILTEN5
ODR5
ENHFILTEN6
ODR6
ENHFILTEN7
ODR7
Rev. 0 | Page 60 of 64
AD7173-8
失调寄存器0
地址：0x30；复位：0x800000；名称：OFFSET0
失调(零电平)寄存器是24位寄存器，可用来补偿ADC或系统中的任何失调误差。
表37.OFFSET0的位功能描述
位
[23:0]
位名称
OFFSET0
设置
描述
设置0的失调校准系数。
复位
0x800000
访问
类型
RW
失调寄存器1至失调寄存器7
地址范围：0x31至0x37；复位：0x800000；名称：OFFSET1至OFFSET7
失调(零电平)寄存器(OFFSET1至OFFSET7)采用与OFFSET0相同的结构(24位)。它们可以单独用于补偿ADC或系统中的任何
失调误差。
表38.OFFSET1至OFFSET7汇总
寄存器
0x31
0x32
0x33
0x34
0x35
0x36
0x37
名称
OFFSET1
OFFSET2
OFFSET3
OFFSET4
OFFSET5
OFFSET6
OFFSET7
位
[23:0]
[23:0]
[23:0]
[23:0]
[23:0]
[23:0]
[23:0]
位[23:0]
OFFSET1[23:0]
OFFSET2[23:0]
OFFSET3[23:0]
OFFSET4[23:0]
OFFSET5[23:0]
OFFSET6[23:0]
OFFSET7[23:0]
复位
0x800000
0x800000
0x800000
0x800000
0x800000
0x800000
0x800000
RW
RW
RW
RW
RW
RW
RW
RW
增益寄存器0
地址：0x38；复位：0x5XXXX0；名称：GAIN0
增益(满量程)寄存器是24位寄存器，可用来补偿ADC或系统中的任何增益误差。
表39.GAIN0的位功能描述
位
[23:0]
1
位名称
GAIN0
设置
描述
设置0的增益校准系数。
复位1
0x5XXXX0
访问
类型
RW
X的值不尽相同，取决于所使用的IC。
增益寄存器1至增益寄存器7
地址范围：0x39至0x3F；复位：0x5XXXX0；名称：GAIN1至GAIN7
增益(满量程)寄存器(GAIN1至GAIN7)采用与GAIN0寄存器相同的24位结构。它们可以用来补偿ADC或系统中的任何增益误
差，并根据其编号分配至给定设置。
表40.GAIN1至GAIN7汇总
寄存器
0x39
0x3A
0x3B
0x3C
0x3D
0x3E
0x3F
1
名称
GAIN1
GAIN2
GAIN3
GAIN4
GAIN5
GAIN6
GAIN7
位
[23:0]
[23:0]
[23:0]
[23:0]
[23:0]
[23:0]
[23:0]
位[23:0]
GAIN1[23:0]
GAIN2[23:0]
GAIN3[[23:0]
GAIN4[23:0]
GAIN5[23:0]
GAIN6[23:0]
GAIN7[23:0]
X的值不尽相同，取决于所使用的IC。
Rev. 0 | Page 61 of 64
复位1
0x5XXXX0
0x5XXXX0
0x5XXXX0
0x5XXXX0
0x5XXXX0
0x5XXXX0
0x5XXXX0
RW
RW
RW
RW
RW
RW
RW
RW
AD7173-8
外形尺寸
0.30
0.25
0.18
31
40
30
0.50
BSC
1
TOP VIEW
0.80
0.75
0.70
10
11
20
0.05 MAX
0.02 NOM
COPLANARITY
0.08
0.20 REF
SEATING
PLANE
4.05
3.90 SQ
3.75
EXPOSED
PAD
21
0.45
0.40
0.35
PIN 1
INDICATOR
BOTTOM VIEW
0.25 MIN
FOR PROPER CONNECTION OF
THE EXPOSED PAD, REFER TO
THE PIN CONFIGURATION AND
FUNCTION DESCRIPTIONS
SECTION OF THIS DATA SHEET.
COMPLIANT TO JEDEC STANDARDS MO-220-WJJD.
05-06-2011-A
PIN 1
INDICATOR
6.10
6.00 SQ
5.90
图75.40引脚引线框芯片级封装[LFCSP_WQ]
6 mm x 6 mm超薄体四通道
(CP-40-14)
图示尺寸单位：mm
订购指南
型号1
AD7173-8BCPZ
AD7173-8BCPZ-RL
EVAL-AD7173-8SDZ
EVAL-SDP-CB1Z
1
温度范围
−40°C至+105°C
−40°C至+105°C
封装描述
40引脚 LFCSP_WQ
40引脚 LFCSP_WQ
评估板
评估控制板
Z = 符合RoHS标准的器件。
Rev. 0 | Page 62 of 64
封装选项
CP-40-14
CP-40-14
AD7173-8
注释
Rev. 0 | Page 63 of 64
AD7173-8
注释
©2013 Analog Devices, Inc. All rights reserved. Trademarks and
registered trademarks are the property of their respective owners.
D11773sc-0-10/13(0)
Rev. 0 | Page 64 of 64