日本語版

2.8GHzのVCOを内蔵する
14出力クロック・ジェネレータ
AD9516-0
機能ブロック図
特長
アプリケーション
低ジッタ低位相ノイズのクロック分配
高速ADC、DAC、DDS、DDC、DUC、MxFEのクロック駆動
高性能ワイヤレス・トランシーバ
高性能計測機器
ブロードバンドのインフラストラクチャ
ATE
概要
AD9516-01はPLLとVCOを内蔵し、1ピコ秒未満のジッタ性能
を持つマルチ出力のクロック分配機能を提供します。オンチッ
プVCOの同調レンジは2.55∼2.95GHzです。オプションで、最
大2.4GHzの外付けVCO/VCXOも使用できます。
AD9516-0 は特にジッタと位相ノイズを小さくすることで、
データ・コンバータの最高性能を実現します。位相ノイズと
ジッタに厳しいその他のアプリケーションにも適しています。
CP
REFIN
REF2
アナログ・デバイセズ株式会社
STATUS
MONITOR
VCO
DIVIDER
AND MUXs
DIV/Φ
LVPECL
DIV/Φ
LVPECL
DIV/Φ
DIV/Φ
DIV/Φ
LVPECL
∆T
DIV/Φ
∆T
∆T
DIV/Φ
∆T
SERIAL CONTROL PORT
AND
DIGITAL LOGIC
LVDS/CMOS
LVDS/CMOS
OUT0
OUT1
OUT2
OUT3
OUT4
OUT5
OUT6
OUT7
OUT8
OUT9
AD9516-0
06419-001
CLK
図1
AD9516-0は、6本のLVPECL出力（3ペア）、4本のLVDS出力
（2ペア）、8本のCMOS出力（各LVDS出力に2本）を持ってい
ます。 LVPECL 出力は最大 1.6GHz で、 LVDS 出力は最大
800MHzで、CMOS出力は最大250MHzで、それぞれ動作しま
す。
各出力ペアには、分周比と粗遅延（すなわち位相）を設定でき
る分周器が備わっています。LVPECL出力の分周範囲は1∼32
です。LVDS/CMOS出力では、最大1024までの分周が可能で
す。
AD9516-0は64ピンのLFCSPパッケージを採用し、3.3Vの単電
源で動作します。チャージ・ポンプ電源（VCP）を5.5Vに接続
することで、電圧範囲の拡張が必要なVCOを外付けできます。
別に使用するLVPECL電源は2.375∼3.6Vが可能です。
AD9516-0の仕様は、−40∼＋85℃の工業用温度範囲で動作が
規定されています。
1
REV. 0
LF
PL L
REF1
SWITCHO V E R
A ND MO NITO R
低位相ノイズの位相ロック・ループ
2.55∼2.95GHzで同調するVCOを内蔵
最大2.4GHzの外付けVCO/VCXO（オプション）
1ペアの差動あるいは2本のシングルエンドのリファレンス入力
リファレンス・モニタリング機能
自動および手動のリファレンス切替え／ホールドオーバー・モード
ホールドオーバーからの自動復帰
250MHzまでのリファレンスに対応
PFDまでの経路のプログラマブル遅延
デジタルまたはアナログのロック検出が選択可能
3ペアの1.6GHz LVPECL出力
粗位相遅延付きの1∼32分周器を各ペアで共用
出力でのジッタ増加：225fs rms
ペア出力のチャンネル間スキュー：＜10ps
2ペアの800MHz LVDSクロック出力
粗位相遅延付きのカスケード接続された 2 個の 1 ∼ 32 分周器
を各ペアで共用
出力でのジッタ増加：275fs rms
各LVDS出力に遅延微調整（ΔT）を内蔵
8本の250MHz CMOS出力（各LVDS出力に2本）
パワーアップ時に全出力が自動同期
必要に応じて手動の出力同期が可能
シリアル・コントロール・ポート
64ピンLFCSPパッケージを採用
本データシートでは、「AD9516」の表記はAD9516ファミリーの全製品を表しま
す。これに対し、「AD9516-0」の表記はAD9516ファミリーの特定の製品を表し
ます。
アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の
利用に関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いま
せん。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するもので
もありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有
に属します。
※日本語データシートはREVISIONが古い場合があります。最新の内容については、英語版をご参照ください。
© 2007 Analog Devices, Inc. All rights reserved.
本 社／ 〒105-6891 東京都港区海岸1-16-1 ニューピア竹芝サウスタワービル
電話03（5402）8200
大阪営業所／ 〒532-0003 大阪府大阪市淀川区宮原3-5-36 新大阪MTビル2号
電話06（6350）6868
AD9516-0
目次
特長 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
アプリケーション . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
概要 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
機能ブロック図 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
改訂履歴 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
仕様 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
電源条件. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
PLL特性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
クロック入力 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
クロック出力 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
タイミング特性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
クロック出力での位相ノイズ増加（分配の場合、
VCO分周器を使用しない場合）. . . . . . . . . . . . . . . . . . . . . . 8
クロック出力の絶対位相ノイズ（内部VCOを使用）. . . . . 9
クロック出力の絶対時間ジッタ（内部VCOを使用して
クロックを発生）. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
クロック出力の絶対時間ジッタ（内部VCOを使用して
クロックをクリーンアップ）. . . . . . . . . . . . . . . . . . . . . . . 10
クロック出力の絶対時間ジッタ（外部VCXOを使用して
クロックを発生）. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
クロック出力の時間ジッタ増加（VCO分周器を使用
しない場合）. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
クロック出力の時間ジッタ増加（VCO分周器を使用）. . . 11
遅延ブロックの時間ジッタ増加 . . . . . . . . . . . . . . . . . . . . 12
シリアル・コントロール・ポート
. . . . . . . . . . . . . . . . . . . 12
___ _____ ______
PD、SYNC、RESETピン. . . . . . . . . . . . . . . . . . . . . . . . . 13
LD、STATUS、REFMONピン . . . . . . . . . . . . . . . . . . . . 13
消費電力. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
タイミング図 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
絶対最大定格 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
熱抵抗 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
ESDに関する注意 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
ピン配置とピン機能の説明 . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
代表的な性能特性 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
用語の説明 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
詳細ブロック図 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
動作原理 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
動作設定. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
高周波数クロック分配―1600MHzを超えるCLK
または外部VCO. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
内部VCOとクロック分配 . . . . . . . . . . . . . . . . . . . . . . . 29
1600MHz未満のクロック分配または外部VCO . . . . . . 31
位相ロック・ループ（PLL）. . . . . . . . . . . . . . . . . . . . . 33
PLLの設定 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
位相周波数検出器（PFD）. . . . . . . . . . . . . . . . . . . . . . . 33
チャージ・ポンプ（CP）. . . . . . . . . . . . . . . . . . . . . . . . 34
オンチップVCO. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
PLLの外部ループ・フィルタ . . . . . . . . . . . . . . . . . . . . 34
PLLのリファレンス入力 . . . . . . . . . . . . . . . . . . . . . . . . 34
リファレンス切替え. . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
リファレンス分周器R . . . . . . . . . . . . . . . . . . . . . . . . . . 35
VCXO/VCOの帰還N分周器：P、A、B、R. . . . . . . . . 35
デジタル・ロック検出（DLD）. . . . . . . . . . . . . . . . . . . . . 37
アナログ・ロック検出（ALD）. . . . . . . . . . . . . . . . . . . 37
電流源のデジタル・ロック検出（DLD____
）. . . . . . . . . . . . 37
外部VCXO/VCOクロック入力（CLK/CLK）. . . . . . . . 37
ホールドオーバー . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
手動ホールドオーバー・モード . . . . . . . . . . . . . . . . . . 38
自動／内部ホールドオーバー・モード . . . . . . . . . . . . . 38
周波数ステータス・モニタ . . . . . . . . . . . . . . . . . . . . . . 39
VCOのキャリブレーション . . . . . . . . . . . . . . . . . . . . . 40
クロックの分配 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .41
内部VCOまたは外部CLKのクロック源 . . . . . . . . . . . . 41
LVPECL出力へのCLKまたはVCOの直接接続 . . . . . . 41
クロック周波数の分周 . . . . . . . . . . . . . . . . . . . . . . . . . .42
VCO分周器 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
チャンネル分周器―LVPECL出力 . . . . . . . . . . . . . . . . 42
チャンネル分周器―LVDS/CMOS出力 . . . . . . . . . . . . 44
出力の同期―SYNC機能 . . . . . . . . . . . . . . . . . . . . . . . . 47
クロック出力 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
LVPECL出力：OUT0∼OUT5 . . . . . . . . . . . . . . . . . . . 49
LVDS/CMOS出力：OUT6∼OUT9 . . . . . . . . . . . . . . . 50
リセット・モード . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
パワーオン・リセット―VSを加えたときの
スタートアップ状態. . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
______
RESETピンによる非同期リセット . . . . . . . . . . . . . . . . 50
0x00<5>によるソフト・リセット . . . . . . . . . . . . . . . . . 50
パワーダウン・モード
. . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
__
PDによるチップのパワーダウン . . . . . . . . . . . . . . . . . . 50
PLLのパワーダウン . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
分配部のパワーダウン . . . . . . . . . . . . . . . . . . . . . . . . . . 51
クロック出力の個別のパワーダウン . . . . . . . . . . . . . . . 51
回路ブロックの個別のパワーダウン . . . . . . . . . . . . . . . 51
シリアル・コントロール・ポート . . . . . . . . . . . . . . . . . . . . . .52
シリアル・コントロール・ポート・ピンの説明 . . . . . . . . 52
シリアル・コントロール・ポートの一般的な動作 . . . . . .52
通信サイクル―命令およびデータ . . . . . . . . . . . . . . . . . 52
書込み . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
読出し . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
命令ワード（16ビット）. . . . . . . . . . . . . . . . . . . . . . . . . . . 53
MSB/LSBファーストの転送 . . . . . . . . . . . . . . . . . . . . . . . 53
レジスタ・マップの概要 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
レジスタ・マップの説明 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
アプリケーションのヒント . . . . . . . . . . . . . . . . . . . . . . . . . . . 79
AD9516の出力をADCクロック・アプリケーションで
使用する方法 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79
LVPECLクロック分配 . . . . . . . . . . . . . . . . . . . . . . . . . . . 79
LVDSクロック分配 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79
CMOSクロック分配 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
外形寸法 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81
オーダー・ガイド . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81
―2―
REV. 0
AD9516-0
目次（続き）
改訂履歴
4/07―Revision 0: Initial Version
REV. 0
―3―
AD9516-0
仕様
特に指定のない限り、代表値（typ）はVS＝VS_LVPECL＝3.3V±5％、VS≦VCP≦5.25V、TA＝25℃、RSET＝4.12kΩ、CPRSET＝5.1kΩのと
きの値です。最小値（min）と最大値（max）は、VSとTA（−40∼＋85℃）の最大変動に対する値です。
電源条件
表1
Parameter
Min
Typ
Max
Unit
Test Conditions/Comments
VS
3.135
3.3
3.465
V
This is 3.3 V ± 5%
VS_LVPECL
2.375
VS
V
This is nominally 2.5 V to 3.3 V ± 5%
VCP
VS
5.25
V
This is nominally 3.3 V to 5.0 V ± 5%
RSET Pin Resistor
4.12
kΩ
Sets internal biasing currents; connect to ground
CPRSET Pin Resistor
5.1
kΩ
Sets internal CP current range, nominally 4.8 mA (CP_lsb =
600 µ A); actual current can be calculated by: CP_lsb =
3.06/CPRSET; connect to ground
BYPASS Pin Capacitor
220
nF
Bypass for internal LDO regulator; necessary for LDO stability;
connect to ground
PLL特性
表2
Parameter
Min
Typ
Max
Unit
Test Conditions/Comments
2950
MHz
See Figure 15
VCO (ON-CHIP)
Frequency Range
2550
VCO Gain (KVCO)
Tuning Voltage (VT)
50
0.5
MHz/V See Figure 10
VCP – 0.5
V
VCP ≦ VS when using internal VCO; outside of
this range, the CP spurs may increase due to CP
up/ down mismatch
Frequency Pushing (Open-Loop)
1
MHz/V
Phase Noise @ 100 kHz Offset
–105
dBc/Hz f = 2800 MHz
Phase Noise @ 1 MHz Offset
–123
dBc/Hz f = 2800 MHz
REFERENCE INPUTS
______
Differential Mode (REFIN, REFIN)
Input Frequency
Differential mode (can accommodate singleended input by ac grounding undriven input)
0
Input Sensitivity
250
250
MHz
Frequencies below about 1 MHz should be dccoupled; be careful to match VCM (self-bias
voltage)
mV p-p PLL figure of merit will increase with
increasing slew rate; see Figure 14
Self-Bias Voltage, REFIN
______
Self-Bias Voltage, REFIN
1.35
1.30
1.50
1.60
V
Self-bias voltage of REFIN1
______
Self-bias voltage of REFIN1
Input Resistance, REFIN
______
Input Resistance, REFIN
4.0
4.8
5.9
kΩ
Self-biased1
4.4
5.3
6.4
kΩ
Self-biased1
1.60
1.75
V
Dual Single-Ended Mode (REF1, REF2)
Two single-ended CMOS-compatible inputs
Input Frequency (AC-Coupled)
20
250
MHz
Slew rate > 50 V/µs
Input Frequency (DC-Coupled)
0
250
MHz
Slew rate > 50 V/µs; CMOS levels
V p-p
Should not exceed VS p-p
Input Sensitivity (AC-Coupled)
Input Logic High
0.8
2.0
V
Input Logic Low
Input Current
Input Capacitance
–100
0.8
V
+100
µA
2
pF
―4―
______
Each pin, REFIN/REFIN (REF1/REF2)
REV. 0
AD9516-0
Parameter
Min
Typ
Max
Unit
Test Conditions/Comments
100
MHz
Antibacklash pulse width = 1.3 ns, 2.9 ns
45
MHz
Antibacklash pulse width = 6.0 ns
1.3
ns
0x17<1:0> = 01b
2.9
ns
0x17<1:0> = 00b; 0x17<1:0> = 11b
6.0
ns
0x17<1:0> = 10b
PHASE/FREQUENCY DETECTOR (PFD)
PFD Input Frequency
Antibacklash Pulse Width
CHARGE PUMP (CP)
ICP Sink/Source
Programmable
High Value
4.8
mA
Low Value
0.60
mA
Absolute Accuracy
2.5
%
CPRSET Range
With CPRSET = 5.1 kΩ
CPV = VCP/2
2.7/10
kΩ
ICP High Impedance Mode Leakage
1
nA
Sink-and-Source Current Matching
2
%
0.5 < CPV < VCP − 0.5 V
ICP vs. CPV
1.5
%
0.5 < CPV < VCP − 0.5 V
ICP vs. Temperature
2
%
CPV = VCP/2 V
PRESCALER (PART OF N DIVIDER)
Prescaler Input Frequency
P = 1 FD
300
MHz
P = 2 FD
600
MHz
P = 3 FD
900
MHz
P = 2 DM (2/3)
600
MHz
P = 4 DM (4/5)
1000
MHz
P = 8 DM (8/9)
2400
MHz
P = 16 DM (16/17)
3000
MHz
P = 32 DM (32/33)
3000
MHz
300
MHz
Prescaler Output Frequency
PLL DIVIDER DELAYS
A, B counter input frequency (prescaler input
frequency divided by P)
Register 0x19: R <5:3>, N <2:0>; see Table 53
000
Off
ps
001
330
ps
010
440
ps
011
550
ps
100
660
ps
101
770
ps
110
880
ps
111
990
ps
NOISE CHARACTERISTICS
In-Band Phase Noise of the Charge
Pump/Phase Frequency Detector
(In-Band Means Within the LBW of
the PLL)
@ 500 kHz PFD Frequency
The PLL in-band phase noise floor is estimated
by measuring the in-band phase noise at the
output of the VCO and subtracting 20log(N)
(where N is the value of the N divider)
–165
dBc/Hz
@ 1 MHz PFD Frequency
–162
dBc/Hz
@ 10 MHz PFD Frequency
–151
dBc/Hz
@ 50 MHz PFD Frequency
–143
dBc/Hz
–220
dBc/Hz Reference slew rate > 0.25 V/ns. FOM +10log
(fPFD) is an approximation of the PFD/CP inband phase noise (in the flat region) inside the
PLL loop bandwidth. When running closed
loop, the phase noise, as observed at the VCO
output, is increased by 20log(N)
PLL Figure of Merit (FOM)
REV. 0
―5―
AD9516-0
Parameter
Min
Typ
Max
Unit
PLL DIGITAL LOCK DETECT WINDOW2
Test Conditions/Comments
Signal available at LD, STATUS, and
REFMON pins when selected by appropriate
register settings
Required to Lock (Coincidence of Edges)
Selected by 0x17<1:0> and 0x18<4>
Low Range (ABP 1.3 ns, 2.9 ns)
3.5
ns
0x17<1:0> = 00b, 01b,11b; 0x18<4> = 1b
High Range (ABP 1.3 ns, 2.9 ns)
7.5
ns
0x17<1:0> = 00b, 01b, 11b; 0x18<4> = 0b
High Range (ABP 6 ns)
3.5
ns
0x17<1:0> = 10b; 0x18<4> = 0b
Low Range (ABP 1.3 ns, 2.9 ns)
7
ns
0x17<1:0> = 00b, 01b, 11b; 0x18<4> = 1b
High Range (ABP 1.3 ns, 2.9 ns)
15
ns
0x17<1:0> = 00b, 01b, 11b; 0x18<4> = 0b
High Range (ABP 6 ns)
11
ns
0x17<1:0> = 10b; 0x18<4> = 0b
Max
Unit
Test Conditions/Comments
01
2.4
GHz
High frequency distribution (VCO divider)
01
1.6
GHz
Distribution only (VCO divider bypassed)
To Unlock After Lock (Hysteresis)2
1
2
______
オープン入力状態でのチャタリングを防ぐために、REFINとREFINのセルフバイアス・ポイントはわずかにずれています。
デジタル・ロック検出を確実に動作させるためには、PFD周波数の継続時間をロック後のアンロック時間よりも長くする必要があります。
クロック入力
表3
Parameter
____
CLOCK INPUTS (CLK, CLK)
Input Frequency
Min
Typ
Differential input
Input Sensitivity, Differential
150
Input Level, Differential
Input Common-Mode Voltage, VCM
1.3
Input Common-Mode Range, VCMR
1.3
1.57
Input Sensitivity, Single-Ended
Input Resistance
2
V p-p
Larger voltage swings may turn on the
protection diodes and can degrade jitter
performance
1.8
V
Self-biased; enables ac coupling
1.8
V
5.7
kΩ
With 200 mV p-p signal applied; dc-coupled
____
mV p-p CLK ac-coupled; CLK ac-bypassed to RF
ground
150
3.9
4.7
Input Capacitance
1
mV p-p Measured at 2.4 GHz. Jitter performance is
improved with slew rates > 1 V/ns
2
Self-biased
pF
約1MHzよりも低い場合は、入力をDC結合する必要があります。VCMに一致するように注意してください。
クロック出力
表4
Parameter
Min
Typ
Max
Unit
Termination = 50 Ω to VS – 2 V
____
Differential (OUT, OUT)
LVPECL CLOCK OUTPUTS
OUT0, OUT1, OUT2, OUT3, OUT4, OUT5
Output Frequency, Maximum
2950
Output High Voltage (VOH)
VS – 1.12 VS – 0.98
VS – 0.84
V
Output Low Voltage (VOL)
VS – 2.03 VS – 1.77
VS – 1.49
V
Output Differential Voltage (VOD)
550
980
mV
MHz Using direct to output; see Figure 25
790
Differential termination 100 Ω @ 3.5 mA
____
Differential (OUT, OUT)
LVDS CLOCK OUTPUTS
OUT6, OUT7, OUT8, OUT9
Output Frequency
Differential Output Voltage (VOD)
800
247
360
Delta VOD
Output Offset Voltage (VOS)
1.125
1.24
Delta VOS
Short-Circuit Current (ISA, ISB)
Test Conditions/Comments
14
―6―
MHz See Figure 26
454
mV
25
mV
1.375
V
25
mV
24
mA
Output shorted to GND
REV. 0
AD9516-0
Parameter
Min
Typ
Max
Unit
Test Conditions/Comments
CMOS CLOCK OUTPUTS
OUT6A, OUT6B, OUT7A, OUT7B, OUT8A,
OUT8B, OUT9A, OUT9B
Single-ended; termination = 10 pF
Output Frequency
Output Voltage High (VOH)
250
MHz see Figure 27
V
@ 1 mA load
0.1
V
@ 1 mA load
VS – 0.1
Output Voltage Low (VOL)
タイミング特性
表5
Parameter
Min Typ
LVPECL
Output Rise Time, tRP
Output Fall Time, tFP
PROPAGATION DELAY, tPECL, CLK-TO-LVPECL
OUTPUT
High Frequency Clock Distribution Configuration
Clock Distribution Configuration
Variation with Temperature
835
773
OUTPUT SKEW, LVPECL OUTPUTS1
LVPECL Outputs That Share the Same Divider
LVPECL Outputs on Different Dividers
All LVPECL Outputs Across Multiple Parts
LVDS
Output Rise Time, tRL
Output Fall Time, tFL
PROPAGATION DELAY, tLVDS, CLK-TO-LVDS
OUTPUT
OUT6, OUT7, OUT8, OUT9
For All Divide Values
Variation with Temperature
Unit Test Conditions/Comments
70
70
180
180
ps
ps
995
933
0.8
1180
1090
ps
See Figure 42
ps
See Figure 44
ps/℃
5
13
15
40
220
ps
ps
ps
170
160
350
350
ps
ps
Termination = 50 Ω to VS – 2 V; level = 810 mV
20% to 80%, measured differentially
80% to 20%, measured differentially
Termination = 100 Ω differential; 3.5 mA
20% to 80%, measured differentially2
20% to 80%, measured differentially2
Delay off on all outputs
1.4
OUTPUT SKEW, LVDS OUTPUTS1
LVDS Outputs That Share the Same Divider
LVDS Outputs on Different Dividers
All LVDS Outputs Across Multiple Parts
1.8 2.1
1.25
ns
ps/℃
6
25
62
150
430
ps
ps
ps
495
475
1000
985
ps
ps
Delay off on all outputs
CMOS
Output Rise Time, tRC
Output Fall Time, tFC
PROPAGATION DELAY, tCMOS, CLK-TO-CMOS
OUTPUT
For All Divide Values
Variation with Temperature
Max
Termination = open
20% to 80%; CLOAD = 10 pF
80% to 20%; CLOAD = 10 pF
Fine delay off
1.6
OUTPUT SKEW, CMOS OUTPUTS1
CMOS Outputs That Share the Same Divider
All CMOS Outputs on Different Dividers
All CMOS Outputs Across Multiple Parts
2.1
2.6
2.6
ns
ps/℃
4
28
66
180
675
ps
ps
ps
Fine delay off
DELAY ADJUST3
Shortest Delay Range4
LVDS and CMOS
0xA1 (0xA4) (0xA7) (0xAA) <5:0> 101111b
Zero Scale
50
315
680
ps
Full Scale
540
880
1180
ps
Longest Delay Range4
0xA2 (0xA5) (0xA8) (0xAB) <5:0> 000000b
0xA2 (0xA5) (0xA8) (0xAB) <5:0> 101111b
0xA1 (0xA4) (0xA7) (0xAA) <5:0> 000000b
Zero Scale
200
950
ps
0xA2 (0xA5) (0xA8) (0xAB) <5:0> 000000b
Quarter Scale
1.72 2.31 2.89
ns
0xA2 (0xA5) (0xA8) (0xAB) <5:0> 001100b
Full Scale
5.7
ns
0xA2 (0xA5) (0xA8) (0xAB) <5:0> 101111b
REV. 0
570
8.0
10.1
―7―
AD9516-0
Parameter
Delay Variation with Temperature
Short Delay Range5
Zero Scale
Full Scale
Long Delay Range5
Zero Scale
Full Scale
1
2
3
4
5
Min Typ
Max
Unit Test Conditions/Comments
0.23
–0.02
ps/℃
ps/℃
0.3
0.24
ps/℃
ps/℃
同じ電圧および温度で動作するときの2つの同様な遅延パス間の差です。
対応するCMOSドライバを非反転の場合はAに、反転の場合はBにそれぞれ設定します。
使用可能な最大遅延は、クロックの継続時間の1/2よりもわずかに短くなります。これより長いと、出力がディスエーブルされます。
遅延増分。伝播遅延は含まれません。
ゼロスケールとフルスケールの間のすべての遅延は、リニア・インターポレーションにより概算できます。
クロック出力での位相ノイズ増加（分配の場合、VCO分周器を使用しない場合）
表6
Parameter
Min Typ
Max
Unit
CLK-TO-LVPECL ADDITIVE PHASE NOISE
Test Conditions/Comments
Distribution section only; does not include
PLL and VCO
CLK = 1 GHz, OUTPUT = 1 GHz
Input slew rate > 1 V/ns
Divider = 1
@ 10 Hz Offset
–109
dBc/Hz
@ 100 Hz Offset
–118
dBc/Hz
@ 1 kHz Offset
–130
dBc/Hz
@ 10 kHz Offset
–139
dBc/Hz
@ 100 kHz Offset
–144
dBc/Hz
@ 1 MHz Offset
–146
dBc/Hz
@ 10 MHz Offset
–147
dBc/Hz
@ 100 MHz Offset
–149
dBc/Hz
CLK = 1 GHz, OUTPUT = 200 MHz
Input slew rate > 1 V/ns
Divider = 5
@ 10 Hz Offset
–120
dBc/Hz
@ 100 Hz Offset
–126
dBc/Hz
@ 1 kHz Offset
–139
dBc/Hz
@ 10 kHz Offset
–150
dBc/Hz
@ 100 kHz Offset
–155
dBc/Hz
@ 1 MHz Offset
–157
dBc/Hz
>10 MHz Offset
–157
dBc/Hz
CLK-TO-LVDS ADDITIVE PHASE NOISE
Distribution section only; does not include
PLL and VCO
CLK = 1.6 GHz, OUTPUT = 800 MHz
Input slew rate > 1 V/ns
Divider = 2
@ 10 Hz Offset
–103
dBc/Hz
@ 100 Hz Offset
–110
dBc/Hz
@ 1 kHz Offset
–120
dBc/Hz
@ 10 kHz Offset
–127
dBc/Hz
@ 100 kHz Offset
–133
dBc/Hz
@ 1 MHz Offset
–138
dBc/Hz
@ 10 MHz Offset
–147
dBc/Hz
@ 100 MHz Offset
–149
dBc/Hz
―8―
REV. 0
AD9516-0
Parameter
Min Typ
Max
Unit
CLK = 1.6 GHz, OUTPUT = 400 MHz
Test Conditions/Comments
Input slew rate > 1 V/ns
Divider = 4
@ 10 Hz Offset
–114
dBc/Hz
@ 100 Hz Offset
–122
dBc/Hz
@ 1 kHz Offset
–132
dBc/Hz
@ 10 kHz Offset
–140
dBc/Hz
@ 100 kHz Offset
–146
dBc/Hz
@ 1 MHz Offset
–150
dBc/Hz
>10 MHz Offset
–155
dBc/Hz
CLK-TO-CMOS ADDITIVE PHASE NOISE
Distribution section only; does not include
PLL and VCO
CLK = 1 GHz, OUTPUT = 250 MHz
Input slew rate > 1 V/ns
Divider = 4
@ 10 Hz Offset
–110
dBc/Hz
@ 100 Hz Offset
–120
dBc/Hz
@ 1 kHz Offset
–127
dBc/Hz
@ 10 kHz Offset
–136
dBc/Hz
@ 100 kHz Offset
–144
dBc/Hz
@ 1 MHz Offset
–147
dBc/Hz
>10 MHz Offset
–154
dBc/Hz
CLK = 1 GHz, OUTPUT = 50 MHz
Input slew rate > 1 V/ns
Divider = 20
@ 10 Hz Offset
–124
dBc/Hz
@ 100 Hz Offset
–134
dBc/Hz
@ 1 kHz Offset
–142
dBc/Hz
@ 10 kHz Offset
–151
dBc/Hz
@ 100 kHz Offset
–157
dBc/Hz
@ 1 MHz Offset
–160
dBc/Hz
>10 MHz Offset
–163
dBc/Hz
クロック出力の絶対位相ノイズ（内部VCOを使用）
表7
Parameter
Min Typ
Max
Unit
LVPECL ABSOLUTE PHASE NOISE
Internal VCO; direct to LVPECL output
VCO = 2.95 GHz; OUTPUT = 2.95 GHz
@ 1 kHz Offset
–47
dBc/Hz
@ 10 kHz Offset
–78
dBc/Hz
@ 100 kHz Offset
–104
dBc/Hz
@ 1 MHz Offset
–122
dBc/Hz
@ 10 MHz Offset
–140
dBc/Hz
@ 40 MHz Offset
–146
dBc/Hz
VCO = 2.75 GHz; OUTPUT = 2.75 GHz
@ 1 kHz Offset
–49
dBc/Hz
@ 10 kHz Offset
–79
dBc/Hz
@ 100 kHz Offset
–105
dBc/Hz
@ 1 MHz Offset
–123
dBc/Hz
@ 10 MHz Offset
–141
dBc/Hz
@ 40 MHz Offset
–146
dBc/Hz
REV. 0
Test Conditions/Comments
―9―
AD9516-0
Parameter
Min Typ
Max
Unit
Test Conditions/Comments
VCO = 2.55 GHz; OUTPUT = 2.55 GHz
@ 1 kHz Offset
–51
dBc/Hz
@ 10 kHz Offset
–80
dBc/Hz
@ 100 kHz Offset
–106
dBc/Hz
@ 1 MHz Offset
–125
dBc/Hz
@ 10 MHz Offset
–142
dBc/Hz
@ 40 MHz Offset
–146
dBc/Hz
クロック出力の絶対時間ジッタ（内部VCOを使用してクロックを発生）
表8
Parameter
Min Typ Max
Unit
Test Conditions/Comments
fS rms
fS rms
fS rms
fS rms
fS rms
fS rms
fS rms
fS rms
fS rms
fS rms
Application example based on a
typical setup where the reference
source is clean, so a wider PLL loop
bandwidth is used; reference = 15.36
MHz; R = 1
Integration BW = 200 kHz to 10 MHz
Integration BW = 12 kHz to 20 MHz
Integration BW = 200 kHz to 10 MHz
Integration BW = 12 kHz to 20 MHz
Integration BW = 200 kHz to 10 MHz
Integration BW = 12 kHz to 20 MHz
Integration BW = 200 kHz to 10 MHz
Integration BW = 12 kHz to 20 MHz
Integration BW = 200 kHz to 10 MHz
Integration BW = 12 kHz to 20 MHz
LVPECL OUTPUT ABSOLUTE TIME JITTER
VCO = 2.95 GHz; LVPECL = 491.52 MHz; PLL LBW = 75 kHz
148
342
212
320
184
304
221
345
210
334
VCO = 2.95 GHz; LVPECL = 122.88 MHz; PLL LBW = 75 kHz
VCO = 2.70 GHz; LVPECL = 122.88 MHz; PLL LBW = 187 kHz
VCO = 2.70 GHz; LVPECL = 61.44 MHz; PLL LBW = 187 kHz
VCO = 2.58 GHz; LVPECL = 61.44 MHz; PLL LBW = 75 kHz
クロック出力の絶対時間ジッタ（内部VCOを使用してクロックをクリーンアップ）
表9
Parameter
Min Typ Max
LVPECL OUTPUT ABSOLUTE TIME JITTER
VCO = 2.80 GHz; LVPECL = 155.52 MHz; PLL LBW = 12.8 kHz
VCO = 2.95 GHz; LVPECL = 77.76 MHz; PLL LBW = 12.8 kHz
Unit
Test Conditions/Comments
Application example based on a typical
setup where the reference source is
jittery, so a narrower PLL loop
bandwidth is used; reference = 19.44
MHz; R = 1
fS rms Integration BW = 12 kHz to 20 MHz
fS rms Integration BW = 12 kHz to 20 MHz
513
544
クロック出力の絶対時間ジッタ（外部VCXOを使用してクロックを発生）
表10
Parameter
Min Typ
Max
Unit
Test Conditions/Comments
fS rms
fS rms
fS rms
fS rms
fS rms
fS rms
Application example based on a typical setup
using an external 245.76 MHz VCXO
(Toyocom TCO-2112); reference = 15.36 MHz;
R=1
Integration BW = 200 kHz to 5 MHz
Integration BW = 200 kHz to 10 MHz
Integration BW = 12 kHz to 20 MHz
Integration BW = 200 kHz to 5 MHz
Integration BW = 200 kHz to 10 MHz
Integration BW = 12 kHz to 20 MHz
LVPECL OUTPUT ABSOLUTE TIME JITTER
LVPECL = 245.76 MHz; PLL LBW = 125 Hz
LVPECL = 122.88 MHz; PLL LBW = 125 Hz
54
77
109
79
114
163
― 10 ―
REV. 0
AD9516-0
Parameter
Min Typ
LVPECL = 61.44 MHz; PLL LBW = 125 Hz
Max
124
176
259
Unit
Test Conditions/Comments
fS rms
fS rms
fS rms
Integration BW = 200 kHz to 5 MHz
Integration BW = 200 kHz to 10 MHz
Integration BW = 12 kHz to 20 MHz
クロック出力の時間ジッタ増加（VCO分周器を使用しない場合）
表11
Parameter
Min Typ Max
Unit
Test Conditions/Comments
Distribution section only; does not
include PLL and VCO; rising edge of
clock signal
BW = 12 kHz to 20 MHz
BW = 12 kHz to 20 MHz
Calculated from SNR of ADC method.
DCC not used for even divides
Calculated from SNR of ADIC
method.DCC on
LVPECL OUTPUT ADDITIVE TIME JITTER
CLK = 622.08 MHz; LVPECL = 622.08 MHz; Divider = 1
CLK = 622.08 MHz; LVPECL = 155.52 MHz; Divider = 4
CLK = 1.6 GHz; LVPECL = 100 MHz; Divider = 16
40
80
215
fS rms
fS rms
fS rms
CLK = 500 MHz; LVPECL = 100 MHz; Divider = 5
245
fS rms
85
Distribution section only; does not
include PLL and VCO; rising edge of
clock signal
fS rms BW = 12 kHz to 20 MHz
LVDS OUTPUT ADDITIVE TIME JITTER
CLK = 1.6 GHz; LVDS = 800 MHz; Divider = 2;
VCO Divider Not Used
CLK = 1 GHz; LVDS = 200 MHz; Divider = 5
CLK = 1.6 GHz; LVDS= 100 MHz; Divider = 16
113
280
fS rms BW = 12 kHz to 20 MHz
fS rms Calculated from SNR of ADC method.
DCC not used for even divides
CMOS OUTPUT ADDITIVE TIME JITTER
Distribution section only; does not
include PLL and VCO; rising edge of
clock signal
CLK = 1.6 GHz; CMOS = 100 MHz; Divider = 16
365
fS rms Calculated from SNR of ADC method.
DCC not used for even divides
クロック出力の時間ジッタ増加（VCO分周器を使用）
表12
Parameter
Min Typ
Max
Unit
LVPECL OUTPUT ADDITIVE TIME JITTER
CLK = 2.4 GHz; VCO Div = 2; LVPECL = 100 MHz;
Divider = 12; Duty-Cycle Correction = Off
Distribution section only; does not include PLL
and VCO; uses rising edge of clock signal
210
fS rms
LVDS OUTPUT ADDITIVE TIME JITTER
CLK = 2.4 GHz; VCO Div = 2; LVDS = 100 MHz;
Divider = 12; Duty-Cycle Correction = Off
REV. 0
Calculated from SNR of ADC method
Distribution section only; does not include PLL
and VCO; Rising edge of clock signal
285
fS rms
CMOS OUTPUT ADDITIVE TIME JITTER
CLK = 2.4 GHz; VCO Div = 2; CMOS = 100 MHz;
Divider = 12; Duty-Cycle Correction = Off
Test Conditions/Comments
Calculated from SNR of ADC method
Distribution section only; does not include PLL
and VCO; rising edge of clock signal
350
― 11 ―
fS rms
Calculated from SNR of ADC method
AD9516-0
遅延ブロックの時間ジッタ増加
表13
Parameter
Min Typ
Max
Unit
DELAY BLOCK ADDITIVE TIME JITTER1
Test Conditions/Comments
Incremental additive jitter
100 MHz Output
1
Delay (1600 µA, 1C) Fine Adj. 000000
0.54
ps rms
Delay (1600 µA, 1C) Fine Adj. 101111
0.60
ps rms
Delay (800 µA, 1C) Fine Adj. 000000
0.65
ps rms
Delay (800 µA, 1C) Fine Adj. 101111
0.85
ps rms
Delay (800 µA, 4C) Fine Adj. 000000
0.79
ps rms
Delay (800 µA, 4C) Fine Adj. 101111
1.2
ps rms
Delay (400 µA, 4C) Fine Adj. 000000
1.2
ps rms
Delay (400 µA, 4C) Fine Adj. 101111
2.0
ps rms
Delay (200 µA, 1C) Fine Adj. 000000
1.3
ps rms
Delay (200 µA, 1C) Fine Adj. 101111
2.5
ps rms
Delay (200 µA, 4C) Fine Adj. 000000
1.9
ps rms
Delay (200 µA, 4C) Fine Adj. 101111
3.8
ps rms
この値は増分であり、遅延なしのLVDS出力またはCMOS出力のジッタに追加されます。ジッタを計算するときは、LVDS出力またはCMOS出力ジッタを2乗和平方根（RSS）
によりこの値に加算してください。
シリアル・コントロール・ポート
表14
Parameter
___
CS (INPUT)
Input Logic 1 Voltage
Min Typ
Max
Unit
0.8
V
2.0
V
Input Logic 0 Voltage
Input Logic 1 Current
3
µA
Input Logic 0 Current
110
µA
Input Capacitance
2
pF
SCLK (INPUT)
Input Logic 1 Voltage
Test Conditions/Comments
___
CS has an internal 30 kΩ pull-up resistor
SCLK has an internal 30 kΩ pull-down resistor
2.0
V
Input Logic 0 Voltage
0.8
Input Logic 1 Current
110
Input Logic 0 Current
1
Input Capacitance
V
µA
2
µA
pF
SDIO (WHEN INPUT)
Input Logic 1 Voltage
2.0
V
Input Logic 0 Voltage
0.8
V
Input Logic 1 Current
10
nA
Input Logic 0 Current
20
nA
Input Capacitance
2
pF
SDIO, SDO (OUTPUTS)
Output Logic 1 Voltage
Output Logic 0 Voltage
2.7
V
0.4
― 12 ―
V
REV. 0
AD9516-0
Parameter
Min Typ
Max
Unit
25
MHz
Test Conditions/Comments
TIMING
Clock Rate (SCLK, 1/tSCLK)
Pulse Width High, tHI
16
ns
Pulse Width Low, tLO
16
ns
SDIO to SCLK Setup, tDS
2
ns
SCLK to SDIO Hold, tDH
1.1
SCLK to Valid SDIO and SDO, tDV
__
CS to SCLK Setup and Hold, tS, tH
__
CS Minimum Pulse Width High, tPWH
ns
8
ns
2
ns
3
ns
___ ______ _______
PD、SYNC、RESETピン
表15
Parameter
Min
Typ
Max
Unit
Test Conditions/Comments
INPUT CHARACTERISTICS
Logic 1 Voltage
Logic 0 Voltage
Logic 1 Current
Logic 0 Current
Capacitance
______
RESET TIMING
Pulse Width Low
_____
SYNC TIMING
Pulse Width Low
These pins each have a 30 kΩ internal pull-up
resistor
2.0
V
V
µA
µA
pF
0.8
110
1
2
50
ns
1.5
High speed clock cycles High speed clock is CLK input signal
LD、STATUS、REFMONピン
表16
Parameter
Min Typ Max Unit
OUTPUT CHARACTERISTICS
Output Voltage High (VOH)
Output Voltage Low (VOL)
Test Conditions/Comments
デジタル出力（CMOS）として選択する場合。CMOS
デジタル出力として使用しない別のモードもありま
す。表53の0x17、0x1A、0x1Bを参照。
2.7
0.4
MAXIMUM TOGGLE RATE
100
V
V
MHz マルチプレクサを任意の分周器またはカウンタ出力、
あるいはPFDアップ／ダウン・パルスに設定するとき
に適用されます。さらに、アナログ・ロック検出モー
ド時にも適用されます。通常はデバッグ・モード時の
みに限り適用されます。これらのピンのどれかをトグ
ルする際は、スプリアスが出力されることがあるため
注意が必要です。
ANALOG LOCK DETECT
Capacitance
REF1, REF2, AND VCO FREQUENCY STATUS MONITOR
Normal Range
3
pF
アナログ・ロック検出読出しの RC 時定数の計算に使
用します。プルアップ抵抗を使用。
1.02
MHz 周波数がこの範囲を超えると、モニタが常時リファレ
8
kHz
ンスの存在を示します。
Extended Range (REF1 and REF2 Only)
LD PIN COMPARATOR
Trip Point
Hysteresis
REV. 0
1.6
260
― 13 ―
V
mV
周波数がこの範囲を超えると、モニタが常時リファレ
ンスの存在を示します。
AD9516-0
消費電力
表17
Parameter
Min Typ Max
Unit
Test Conditions/Comments
POWER DISSIPATION, CHIP
Power-On Default
1.0
1.2
W
クロックなし、プログラミングなし、デフォルトのレ
ジスタ値、外部抵抗の消費電力は含まれません。
Full Operation; CMOS Outputs at 229 MHz
1.6
2.2
W
PLLオン、内部VCO＝2750MHz、VCOデバイダ＝2、
全チャンネルの分周器がオン、 687.5MHz で 6 本の
LVPECL出力、229MHzで8本のCMOS出力（10pF負
荷）、すべての微遅延オン、最大電流、外部抵抗の消費
電力は含まれません。
Full Operation; LVDS Outputs at 200 MHz
1.6
2.3
W
PLLオン、内部VCO＝2800MHz、VCO分周器＝2、全
チャンネルのデバイダがオン、700MHzで6本の
LVPECL出力、200MHzで4本のLVDS出力、すべての
微遅延オン、最大電流、外部抵抗の消費電力は含まれ
ません。
___
PD Power-Down
75
___
PD Power-Down, Maximum Sleep
31
mW
VCP Supply
1.5
mW
185
mW
___
PDピンをプルダウン、終端部品の消費電力は含まれま
せん。
POWER DELTAS, INDIVIDUAL FUNCTIONS
___
PDピンをプルダウン、PLLパワーダウン0x10<1:0>＝
01b、SYNCパワーダウン0x230<2>＝1b、分配用REF
パワーダウン0x230<1>＝1b
PLL動作時、代表的なクローズド・ループ設定
機能のイネーブル／ディスエーブル時の差分消費電力
VCO Divider
30
mW
VCO分周器を使用しない場合
REFIN (Differential)
20
mW
すべてのリファレンスがオフの状態から差動リファレ
ンスをイネーブルするとき
REF1, REF2 (Single-Ended)
4
mW
すべてのリファレンスがオフの状態から REF1 または
REF2 をイネーブルするとき。差動リファレンスはイ
ネーブルしません。
VCO
70
mW
CLK入力を選択した状態からVCOを選択するとき
PLL
75
mW
通常動作でPLL オフからPLL オン。リファレンスはイ
ネーブルしません。
Channel Divider
30
mW
分周器のバイパスから2∼32分周に設定するとき
LVPECL Channel (Divider Plus Output Driver)
160
mW
すべての LVPECL 出力がオンでない状態から 1 本の
LVPECL出力のみをオンに設定するとき
LVPECL Driver
90
mW
同じチャンネルの2番目のLVPECL出力をオン
LVDS Channel (Divider Plus Output Driver)
120
mW
すべてのLVDS出力がオンでない状態から1本のLVDS
出力のみをオンに設定するとき
LVDS Driver
50
mW
同じチャンネルの2番目のLVDS出力をオン
CMOS Channel (Divider Plus Output Driver)
100
mW
スタティック。すべてのCMOS出力がオンでない状態
から1本のCMOS出力のみをオンに設定するとき
CMOS Driver (Second in Pair)
0
mW
スタティック。同じチャンネルの 2 番目の CMOS 出力
をオン
CMOS Driver (First in Second Pair)
30
mW
スタティック。2番目のペアの最初のCMOS出力をオン
Fine Delay Block
50
mW
遅延ブロックのオフ状態から遅延ブロックをイネーブ
ルするとき。最大電流設定
― 14 ―
REV. 0
AD9516-0
タイミング図
tCLK
CLK
DIFFERENTIAL
tPECL
80%
LVDS
tLVDS
tCMOS
tRL
____
図2. CLK/CLKからクロック出力までのタイミング（DIV＝1）
図4.
LVDSのタイミング（差動）
SINGLE-ENDED
DIFFERENTIAL
80%
80%
CMOS
10pF LOAD
LVPECL
図3.
tFP
06419-061
tRP
tRC
図5.
LVPECLのタイミング（差動）
― 15 ―
tFC
06419-063
20%
20%
REV. 0
tFL
06419-062
06419-060
20%
CMOSのタイミング（シングルエンド、10pF負荷）
AD9516-0
絶対最大定格
表18
Parameter or Pin
With
Respect to Rating
VS, VS_LVPECL
GND
–0.3 V to +3.6 V
VCP
GND
–0.3 V to+5.8 V
GND
______
REFIN
–0.3 V to VS + 0.3 V
REFIN
RSET
GND
–0.3 V to VS + 0.3 V
CPRSET
____
CLK, CLK
GND
–0.3 V to VS + 0.3 V
GND
____
CLK
–0.3 V to VS + 0.3 V
GND
–0.3 V to VS + 0.3 V
GND
–0.3 V to VS + 0.3 V
______
REFIN, REFIN
CLK
___
SCLK, SDIO, SDO, CS
_____
OUT0,
_____ OUT0, OUT1,
_____
OUT1, OUT2,
_____ OUT2,
OUT3,
_____ OUT3, OUT4,
_____
OUT4, OUT5,
_____ OUT5,
OUT6, OUT6
_____
OUT7,
_____ OUT7, OUT8,
_____
OUT8, OUT9, OUT9
_____
SYNC
REFMON, STATUS,
LD
1
GND
–3.3 V to +3.3 V
–1.2 V to +1.2 V
左記の絶対最大定格を超えるストレスを加えると、デバイスに
恒久的な損傷を与えることがあります。この規定はストレス定
格のみを指定するものであり、この仕様の動作セクションに記
載する規定値以上でのデバイス動作を定めたものではありませ
ん。デバイスを長時間絶対最大定格状態に置くと、デバイスの
信頼性に影響を与えることがあります。
熱抵抗
表19
1
GND
–0.3 V to VS + 0.3 V
–0.3 V to VS + 0.3 V
Junction Temperature1
150℃
Storage Temperature
Range
–65℃ to +150℃
Lead Temperature
(10 sec)
300℃
θJA
Unit
64-Lead LFCSP
24
℃/W
熱抵抗は、EIA/JESD51-7に従い、自然空冷下の4層ボードで測定。
ESDに関する注意
ESD（静電放電）の影響を受けやすいデバイス
です。電荷を帯びたデバイスや回路ボードは、
検知されないまま放電することがあります。本
製品は当社独自の特許技術であるESD保護回路
を内蔵してはいますが、デバイスで高エネル
ギーの静電放電が発生した場合、損傷を生じる
可能性があります。性能劣化や機能低下を防止
するため、ESDに対して適切な予防措置をとる
ことが推奨されます。
–0.3 V to VS + 0.3 V
GND
Package type1
θJAについては、表19を参照。
― 16 ―
REV. 0
AD9516-0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
PIN 1
INDICATOR
AD9516-0
LV DS/CMO S
w/FINE DELAY ADJUST
LVPECL LVPECL
TOP VIEW
(Not to Scale)
LVPECL LVPECL
LV DS/CMO S
w/FINE DELA Y ADJUST
VS
REFMON
LD
VCP
CP
STATUS
REF_SEL
SYNC
LF
BYPASS
VS
VS
CLK
CLK
NC
SCLK
LV PE CL LV PECL
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
RE FIN ( RE F 1)
RE FIN ( RE F 2)
CPRSE T
VS
VS
G ND
RS E T
VS
O UT 0
O UT 0
V S_ L V PE CL
O UT 1
O UT 1
VS
VS
VS
ピン配置とピン機能の説明
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
OUT6 (OUT6A)
OUT6 (OUT6B)
OUT7 (OUT7A)
OUT7 (OUT7B)
GND
OUT2
OUT2
VS_LVPECL
OUT3
OUT3
VS
GND
OUT9 (OUT9B)
OUT9 (OUT9A)
OUT8 (OUT8B)
OUT8 (OUT8A)
図6.
表20.
06419-003
CS
NC
NC
NC
SDO
SDIO
RE S E T
PD
OUT4
OUT4
V S_ L V PE CL
OUT5
OUT5
VS
VS
VS
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
NC = NO CONNECT
ピン配置
ピン機能の説明
ピン番号
記号
説明
1, 11, 12, 30, 31, VS
32, 38, 49, 50, 51,
57, 60, 61
3.3V電源ピン
2
REFMON
リファレンス・モニタ（出力）。このピンでは複数の出力が選択できます。表53の0x1Bを参照。
3
LD
ロック検出（出力）。このピンでは複数の出力が選択できます。表53の0x1Aを参照。
4
VCP
チャージ・ポンプ（CP）用の電源。VS＜VCP＜5.0Vです。
5
CP
チャージ・ポンプ（出力）。外部ループ・フィルタに接続します。
6
STATUS
ステータス（出力）。このピンでは複数の出力が選択できます。表53の0x17を参照。
7
REF_SEL
_____
SYNC
リファレンス選択。REF1（ローレベル）またはREF2（ハイレベル）を選択します。
8
このピンには 30kΩ の内部プルダウン抵抗があります。手動同期および手動ホールドオーバー。
このピンで手動同期を開始するほか、手動ホールドオーバーにも使用します。アクティブ・ロー。
30kΩの内部プルアップ抵抗があります。
9
LF
ループ・フィルタ（入力）。VCO制御電圧ノードに内部で接続されています。
10
BYPASS
このピンにコンデンサを外付けして、LDOをグラウンドへバイパスします。
13
CLK
____
CLK
このピンは、CLKと対になるクロック分配部の差動入力です。
15, 18, 19, 20
NC
無接続
16
シリアル・コントロール・ポートのデータ・クロック信号
17
SCLK
___
CS
21
SDO
シリアル・コントロール・ポートの単方向シリアル・データ出力
22
シリアル・コントロール・ポートの双方向シリアル・データI/O
24
SDIO
________
RESET
___
PD
27, 41, 54
VS_LVPECL 拡張電圧2.5∼3.3VのLVPECL電源ピン
37, 44, 59, EPAD
GND
グラウンド・ピン。外部パドル（EPAD）もあります。
56
OUT0
LVPECL出力。差動LVPECL出力の1つのサイド
14
23
REV. 0
____
このピンは、CLKと対になるクロック分配部の差動入力です。
シリアル・コントロール・ポートのチップ・セレクト信号。アクティブ・ロー。このピンには
30kΩの内部プルアップ抵抗があります。
チップ・リセット。アクティブ・ロー。このピンには30kΩの内部プルアップ抵抗があります。
チップ・パワーダウン。アクティブ・ロー。このピンには30kΩの内部プルアップ抵抗があります。
― 17 ―
AD9516-0
ピン番号
記号
55
_____
OUT0
53
説明
LVPECL出力。差動LVPECL出力の片方
OUT1
_____
OUT1
LVPECL出力。差動LVPECL出力の片方
OUT2
_____
OUT2
LVPECL出力。差動LVPECL出力の片方
OUT3
_____
OUT3
LVPECL出力。差動LVPECL出力の片方
OUT4
_____
OUT4
LVPECL出力。差動LVPECL出力の片方
OUT5
_____
OUT5
LVPECL出力。差動LVPECL出力の片方
OUT6 (OUT6A)
_____
OUT6 (OUT6B)
LVDS/CMOS出力。差動LVDS出力またはシングルエンドCMOS出力の片方
OUT7 (OUT7A)
_____
OUT7 (OUT7B)
LVDS/CMOS出力。差動LVDS出力またはシングルエンドCMOS出力の片方
OUT8 (OUT8A)
_____
OUT8 (OUT8B)
LVDS/CMOS出力。差動LVDS出力またはシングルエンドCMOS出力の片方
OUT9 (OUT9A)
_____
OUT9 (OUT9B)
LVDS/CMOS出力。差動LVDS出力またはシングルエンドCMOS出力の片方
58
RSET
このピンに抵抗を外付けして、内部バイアス電流を設定します。公称値＝4.12kΩ
62
このピンに抵抗を外付けして、CPの電流範囲を設定します。公称値＝5.1kΩ
63
CPRSET
_______
REFIN (REF2)
64
REFIN (REF1)
52
43
42
40
39
25
26
28
29
48
47
46
45
33
34
35
36
LVPECL出力。差動LVPECL出力の片方
LVPECL出力。差動LVPECL出力の片方
LVPECL出力。差動LVPECL出力の片方
LVPECL出力。差動LVPECL出力の片方
LVPECL出力。差動LVPECL出力の片方
LVDS/CMOS出力。差動LVDS出力またはシングルエンドCMOS出力の片方
LVDS/CMOS出力。差動LVDS出力またはシングルエンドCMOS出力の片方
LVDS/CMOS出力。差動LVDS出力またはシングルエンドCMOS出力の片方
LVDS/CMOS出力。差動LVDS出力またはシングルエンドCMOS出力の片方
このピンは、REFINと対になるPLLリファレンスの差動入力です。このピンをREF2のシングル
エンド入力に使用することもできます。
_______
このピンは、REFINと対になるPLLリファレンスの差動入力です。このピンをREF1のシングル
エンド入力に使用することもできます。
― 18 ―
REV. 0
AD9516-0
代表的な性能特性
300
65
3 CHANNELS - 6 LVPECL
280
260
60
K V CO ( MHz/V )
CURRE NT ( mA )
240
220
200
3 CHANNELS - 3 LVPECL
180
160
55
50
2 CHANNELS - 2 LVPECL
140
45
1 CHANNEL - 1 LVPECL
0
500
1000
1500
2000
2500
3000
FREQUENCY (MHz)
40
2.55
06419-007
100
2.65
図7. 電流の周波数特性（直接出力、LVPECL出力）
図10.
180
2.85
2.95
VCOのKVCOの周波数特性
5.0
4.5
2 CHANNELS - 4 LVDS
CURRENT FROM CP PIN ( mA )
160
CURRE NT ( mA )
2.75
VCO FREQUENCY (GHz)
06419-010
120
140
2 CHANNELS - 2 LVDS
120
100
4.0
3.5
PUMP DOWN
PUMP UP
3.0
2.5
2.0
1.5
1.0
0.5
1 CHANNEL - 1 LVDS
200
400
600
800
FREQUENCY (MHz)
0
0
図11.
1.5
2.0
2.5
3.0
チャージ・ポンプ特性（VCP＝3.3V）
5.0
240
4.5
CURRENT FROM CP PIN ( mA )
220
200
2 CHANNEL - 8 CMOS
CURRE NT ( mA )
1.0
VOLTAGE ON CP PIN (V)
電流の周波数特性（LVDS出力）
図8.
0.5
06419-011
0
06419-008
80
180
2 CHANNEL - 2 CMOS
160
140
120
1 CHANNEL - 2 CMOS
100
4.0
3.5
PUMP DOWN
PUMP UP
3.0
2.5
2.0
1.5
1.0
0.5
50
100
150
200
FREQUENCY (MHz)
図9.
REV. 0
250
0
06419-009
0
0
0.5
1.0
1.5
2.0
2.5
3.0
3.5
4.0
4.5
VOLTAGE ON CP PIN (V)
電流の周波数特性（CMOS出力）
図12.
― 19 ―
チャージ・ポンプ特性（VCP＝5.0V）
5.0
06419-012
1 CHANNEL - 1 CMOS
80
–140
10
–145
–10
R E L A T I V E PO W E R ( d B )
0
–150
–155
–160
–20
–30
–40
–50
–60
–70
–80
–90
–165
–170
0.1
1
10
100
PFD FREQUENCY (MHz)
図13.
–110
PFD周波数 対 PFD入力換算のPFD位相ノイズ
CENTER 122.88MHz
図16.
5MHz/DIV
SPAN 50MHz
06419-137
–100
06419-013
PF D PHA SE NOISE RE FE RRE D T O PFD INPUT
( dBc/Hz)
AD9516-0
PFD/CPのスプリアス、122.88MHz、PFD＝15.36MHz、
LBW＝190kHz、ICP＝4.2mA、FVCO＝2.7GHz
–210
10
–212
–10
R E L A T I V E PO W E R ( d B )
PL L F IG URE O F ME RIT ( dBc/Hz)
0
–214
–216
–218
–220
–20
–30
–40
–50
–60
–70
–80
–90
–222
0.5
0
1.0
1.5
2.0
2.5
SLEW RATE (V/ns)
_______
REFIN/REFINのスルーレート 対 PLLの
性能指数（FOM）
図14.
–110
06419-136
–224
CENTER 122.8803006MHz
図17.
100kHz/DIV
SPAN 1MHz
06419-135
–100
LVPECL出力スペクトル、122.88MHz、PFD＝15.36MHz、
LBW＝190kHz、ICP＝4.2mA、FVCO＝2.7GHz
2.1
10
1.9
–10
R E L A T I V E PO W E R ( d B )
1.7
1.5
1.3
1.1
–20
–30
–40
–50
–60
–70
–80
–90
0.9
2.55
2.60
2.65
2.70
2.75
2.80
2.85
2.90
FREQUENCY (GHz)
図15.
VCO同調電圧の周波数特性
2.95
–110
CENTER 122.8803006MHz
図18.
― 20 ―
100kHz/DIV
SPAN 1MHz
06419-134
–100
06419-138
V CO TUNING V O L TA G E ( V )
0
LVDS出力スペクトル、122.88MHz、PFD＝15.36MHz、
LBW＝190kHz、ICP＝4.2mA、FVCO＝2.7GHz
REV. 0
AD9516-0
1.0
0.4
DIF FE RE NT IA L O UT PUT ( V )
DIF FE RE NT IA L O UT PUT ( V )
0.6
0.2
–0.2
0.2
0
–0.2
–0.6
5
10
15
20
25
TIME (ns)
図19.
–0.4
0
1
06419-017
0
06419-014
–1.0
2
TIME (ns)
LVPECL出力（差動）@ 100MHz
図22.
LVDS出力（差動）@ 800MHz
1.0
2.8
DIF FE RE NT IA L O UT PUT ( V )
DIF FE RE NT IA L O UT PUT ( V )
0.6
0.2
–0.2
1.8
0.8
0
1
2
TIME (ns)
図20.
–0.2
06419-015
–1.0
0
20
40
80
60
100
TIME (ns)
LVPECL出力（差動）@ 1600MHz
図23.
06419-018
–0.6
CMOS出力 @ 25MHz
0.4
O UT PUT ( V )
0
0
5
10
15
20
TIME (ns)
図21.
25
–0.2
0
2
4
6
8
10
TIME (ns)
LVDS出力（差動）@ 100MHz
図24.
― 21 ―
CMOS出力 @ 250MHz
12
06419-019
–0.4
REV. 0
1.8
0.8
–0.2
06419-016
DIF FE RE NT IA L O UT PUT ( V )
2.8
0.2
AD9516-0
–70
1600
–90
1400
PHA SE NO ISE ( dBc/Hz)
DIF FE RE NT IA L SWING ( mV p-p)
–80
1200
1000
–100
–110
–120
–130
–140
0
1
2
3
FREQUENCY (GHz)
図25.
–160
10k
06419-020
800
100k
1M
10M
100M
FREQUENCY (Hz)
LVPECL差動振幅の周波数特性
図28.
06419-023
–150
LVPECLに対する内部VCOの位相ノイズ
（絶対）@ 2950MHz
–80
–90
PHA SE NO ISE ( dBc/Hz)
DIF FE RE NT IA L SWING ( mV p-p)
700
600
–100
–110
–120
–130
0
100
200
300
400
500
600
700
800
FREQUENCY (MHz)
図26.
–150
10k
06419-021
500
1M
10M
100M
FREQUENCY (Hz)
LVDS差動振幅の周波数特性
図29.
LVPECLに対する内部VCOの位相ノイズ
（絶対）@ 2750MHz
–80
CL = 2pF
3
–90
PHA SE NO ISE ( dBc/Hz)
CL = 10pF
2
CL = 20pF
1
–100
–110
–120
–130
0
0
100
200
300
400
500
600
OUTPUT FREQUENCY (MHz)
図27.
CMOS出力振幅の周波数特性と容量性負荷
–150
10k
1M
10M
100M
FREQUENCY (Hz)
図30.
― 22 ―
100k
06419-025
–140
06419-133
OUTPUT SWING ( V )
100k
06419-024
–140
LVPECLに対する内部VCOの位相ノイズ
（絶対）@ 2550MHz
REV. 0
AD9516-0
–120
–110
–125
–120
PHA SE NO ISE ( dBc/Hz)
PHA SE NO ISE ( dBc/Hz)
–130
–135
–140
–145
–150
–130
–140
–150
10
100
1k
10k
100k
1M
10M
100M
FREQUENCY (Hz)
10
位相ノイズ（増加）LVPECL @ 245.76MHz、1分周
図34.
–110
–100
–120
–110
–130
–140
10k
100k
1M
10M
100M
位相ノイズ（増加）LVDS @ 200MHz、1分周
–120
–130
100
1k
10k
100k
1M
10M
100M
FREQUENCY (Hz)
図32.
–150
10
図35.
–120
–110
–130
PHA SE NO ISE ( dBc/Hz)
–100
–130
1k
10k
100k
1M
10M
100M
FREQUENCY (Hz)
位相ノイズ（増加）LVPECL @ 200MHz、5分周
–120
100
06419-130
10
06419-027
–160
位相ノイズ（増加）LVDS @ 800MHz、2分周
–140
–150
–160
–140
10
100
1k
10k
100k
FREQUENCY (Hz)
図33.
1M
10M
100M
–170
06419-128
–150
10
100
1k
10k
100k
1M
10M
100M
FREQUENCY (Hz)
位相ノイズ（増加）LVPECL @ 1600MHz、1分周
図36.
― 23 ―
位相ノイズ（増加）CMOS @ 50MHz、20分周
06419-131
PHA SE NO ISE ( dBc/Hz)
1k
–140
–150
REV. 0
100
FREQUENCY (Hz)
PHA SE NO ISE ( dBc/Hz)
PHA SE NO ISE ( dBc/Hz)
図31.
–160
06419-026
–160
06419-142
–155
AD9516-0
–90
–100
–100
PHA SE NOISE ( dBc/Hz)
–120
–130
–140
–150
–120
–130
–140
100
1k
10k
100k
1M
10M
100M
FREQUENCY (Hz)
図37.
–160
06419-132
10
1k
図39.
–130
–130
PHA SE NO ISE ( dBc/Hz)
–120
–140
–150
100k
1M
FREQUENCY (Hz)
図38.
10M
100M
10M
100M
–140
–150
–160
06419-141
10k
1M
位相ノイズ（絶対）クロック・クリーンアップ、内部VCO
@ 2.8GHz、PFD＝19.44MHz、LBW＝12.8kHz、
LVPECL出力＝155.52MHz
–120
1k
100k
FREQUENCY (Hz)
位相ノイズ（増加）CMOS @ 250MHz、4分周
–160
10k
1k
10k
100k
1M
FREQUENCY (Hz)
位相ノイズ（絶対）クロック発生、内部VCO @ 2.7GHz、
PFD＝15.36MHz、LBW＝110kHz、
LVPECL出力＝122.88MHz
図40.
― 24 ―
06419-139
–150
–160
PHA SE NOISE ( dBc/Hz)
–110
10M
100M
06419-140
PHA SE NO ISE ( dBc/Hz)
–110
位相ノイズ（絶対）、外部VCXO（Toyocom TCO-2112）
@ 245.76MHz、PFD＝15.36MHz、
LBW＝250Hz、LVPECL出力＝245.76MHz
REV. 0
AD9516-0
用語の説明
位相ジッタと位相ノイズ
理想的な正弦波は、各サイクルで時間の経過とともに0∼360度
で連続的に位相が進むと考えることができます。しかし、実際
の信号では、時間が経過するにつれて理想的な位相の進みから
の一定の偏差が見られます。この現象が位相ジッタと呼ばれま
す。位相ジッタには多くの原因がありますが、主な原因はラン
ダム・ノイズです。このノイズは統計的にガウス（正規）分布
として特性化されています。
位相ジッタにより、周波数領域で正弦波のエネルギーが分散さ
れ、連続パワー・スペクトルが発生します。パワー・スペクト
ルは一般に、正弦波（キャリア）からの周波数オフセット位置
での一連の数値として dBc/Hz 単位で表されます。この値は、
キャリア周波数のパワーに対する 1Hz 帯域幅内に含まれるパ
ワーの比（dB）です。各測定では、キャリア周波数からのオフ
セットも得られます。
オフセット周波数のある区間（たとえば、10kHz∼10MHzの区
間）に含まれるパワーの全体を合計することには意味がありま
す。これは、その周波数オフセット区間での積分位相ノイズと
呼ばれますが、このオフセット周波数区間内の位相ノイズに起
因する時間ジッタに関連付けることができます。
位相ノイズは、ADC、DAC、RFミキサの性能に対して悪い影
響を及ぼします。コンバータとミキサでは影響の仕方は異なり
ますが、いずれも実現可能なダイナミック・レンジを低下させ
てしまいます。
時間ジッタ
位相ノイズは周波数領域の現象ですが、同じ現象が時間領域で
は時間ジッタとなります。正弦波を観察すると、連続的なゼロ
交差の時間が変動します。矩形波では、時間ジッタは理論的
（規則的）な発生ポイントからのエッジのずれです。いずれの
場合も、理論値からのタイミングのずれが時間ジッタとなりま
す。これらの変動は本質的にランダムであるため、時間ジッタ
は秒実効値（ rms ）またはガウス分布の 1 シグマで規定されま
す。
DAC または ADC のサンプリング・クロックに発生する時間
ジッタは、コンバータのS/N比（SNR）とダイナミック・レン
ジを低下させます。サンプリング・クロックで発生する時間
ジッタをできる限り小さくすれば、コンバータの性能が向上し
ます。
増加位相ノイズ
増加位相ノイズとは、測定対象のデバイスまたはサブシステム
に起因する位相ノイズ量です。外部発振器またはクロック源に
起因する位相ノイズは除きます。このことから、さまざまな発
振器やクロック源と組み合わせてデバイスを使用するとき、そ
れぞれの位相ノイズが全体の位相ノイズに寄与することになる
ため、デバイスの位相ノイズがシステム全体の位相ノイズをど
の程度増加させるかを予想することができます。多くの場合、
システムの位相ノイズを左右するのは1 つの要素の位相ノイズ
です。数多くの位相ノイズ源が存在する場合は、それぞれの位
相ノイズの2乗和の平方根で合計が得られます。
時間ジッタ増加
時間ジッタ増加とは、測定対象のデバイスまたはサブシステム
に起因する時間ジッタ量です。外部発振器またはクロック源に
起因する時間ジッタは除きます。このことから、さまざまな発
振器やクロック源と組み合わせてデバイスを使用するとき、そ
れぞれの時間ジッタが全体の時間ジッタに寄与することになる
ため、デバイスの時間ジッタがシステム全体の時間ジッタをど
の程度増加させるかを予想することができます。多くの場合、
システムの時間ジッタを左右するのは外部発振器とクロック源
の時間ジッタです。
REV. 0
― 25 ―
AD9516-0
詳細ブロック図
REF_ SEL
VS
GND
RSET
REFMON
CPRSET VCP
DISTRIBUTION
REFERENCE
REFERENCE
SWITCHOVER
LD
REF1
STATUS
REF2
R
DIVIDER
PROGRAMMABLE
R DELAY
STATUS
REFIN (REF1)
VCO STATUS
REFIN (REF2)
BYPASS
PL L
RE FE RE NCE
LOCK
DETECT
LOW DROPOUT
REGULATOR (LDO)
P, P + 1
PRESCALER
A/B
COUNTERS
PROGRAMMABLE
N DELAY
PHASE
FREQUENCY
DETECTOR
HOLD
CHARGE
PUMP
CP
N DIVIDER
LF
VCO
STATUS
DIVIDE BY
2, 3, 4, 5, OR 6
CLK
CLK
1
0
OUT0
DIVIDE BY
1 TO 32
PD
SYNC
OUT0
LVPECL
OUT1
DIGITAL
LOGIC
OUT1
RESET
OUT2
DIVIDE BY
1 TO 32
OUT3
SERIAL
CONTROL
PORT
OUT3
OUT4
DIVIDE BY
1 TO 32
OUT4
LVPECL
OUT5
OUT5
OUT6 (OUT6A)
ΔT
DIVIDE BY
1 TO 32
DIVIDE BY
1 TO 32
OUT6 (OUT6B)
LVDS/CMOS
OUT7 (OUT7A)
ΔT
OUT7 (OUT7B)
OUT8 (OUT8A)
ΔT
DIVIDE BY
1 TO 32
DIVIDE BY
1 TO 32
AD9516-0
OUT8 (OUT8B)
LVDS/CMOS
ΔT
OUT9 (OUT9A)
OUT9 (OUT9B)
06419-002
SCLK
SDIO
SDO
CS
OUT2
LVPECL
図41.
詳細ブロック図
― 26 ―
REV. 0
AD9516-0
動作原理
動作設定
AD9516には、設定方法がいくつかあります。コントロール・
レジスタ（表51および表52∼61）にデータをロードすることに
よって、設定を行う必要があります。対応するコントロール・
レジスタの該当ビットを設定して、各部または各機能を個別に
設定しなければなりません。
高周波数クロック分配―1600MHzを超えるCLKまたは
外部VCO
AD9516
のパワーアップ時のデフォルト設定は、 PLL がオフ、
_____
CLK/CLK入力がVCO分周器（2分周／3分周／4分周／5分周／
6分周）を経由して分配部に接続する入力ルーティングになり
ます。これは、最大2400MHz の外部入力に対応できる分配専
用モードです（表3を参照）。チャンネル分周器に入力できる最
大周波数は1600MHz であるため、これよりも高い入力周波数
表21.
一部のPLLレジスタのデフォルト設定
Register
Function
0x10<1:0> = 01b
PLL asynchronous power-down (PLL
off)
0x1E0<2:0> = 010b Set VCO divider = 4
0x1E1<0> = 0b
Use the VCO divider
0x1E1<1> = 0b
CLK selected as the source
内部PLLと外部VCOを使用する場合は、PLLをオンにする必要
があります。
表22.
はチャンネルの前段で分周して低い値にする必要があります。
1600MHzより低い入力周波数にこの入力ルーティングを使用
することもできますが、チャンネル分周器前段の分周比は少な
くとも2にします。
外部VCOを使用する際のレジスタ設定
Register
0x10 to 0x1E
PLL normal operation (PLL on)
0x1E1<1> = 0b
PLL settings. Select and enable a reference
input; set R, N (P, A, B), PFD polarity, and
ICP according to the intended loop
configuration.
PLL をイネーブルする場合、このルーティングで周波数が
2400MHz未満の外部VCOまたはVCXOと組み合わせてPLLを
使用できます。この設定では内部VCOを使用せず、オフの状態
を維持します。外部VCO/VCXOが、プリスケーラに直接周波
数を供給します。
表21に示すレジスタ設定は、パワーアップ時またはリセット後
のレジスタ・デフォルト値です。パワーアップ後またはリセッ
ト後にレジスタのデータ値が以前の設定によって変更されてい
る場合、これらのレジスタ値を意図的にデフォルト設定に戻す
ことがあります。
REV. 0
Function
外付け VCO の場合は、 CP ピンと VCO の同調ピンの間に外部
ループ・フィルタを接続する必要があります。ループ・フィル
タによって、PLLのループ帯域幅と安定性が決まります。使用
するVCOに対して適切なPFD極性を選択するようにしてくださ
い。
表23. PFD極性の設定
― 27 ―
Register
Function
0x10<7> = 0b
PFD polarity positive (higher control
voltage produces higher frequency)
0x10<7> = 1b
PFD polarity negative (higher control
voltage produces lower frequency)
AD9516-0
REF_SEL
VS
GND
RSET
REFMON
CPRSET VCP
DISTRIBUTION
REFERENCE
REFERENCE
SWITCHOVER
LD
REF1
STATUS
REF2
R
DIVIDER
PROGRAMMABLE
R DELAY
STATUS
REFIN (REF1)
VCO STATUS
REFIN (REF2)
BYPASS
PL L
REF E RE NCE
LOCK
DETECT
LOW DROPOUT
REGULATOR (LDO)
P, P + 1
PRESCALER
A/B
COUNTERS
PROGRAMMABLE
N DELAY
PHASE
FREQUENCY
DETECTOR
HOLD
CHARGE
PUMP
CP
N DIVIDER
LF
VCO
STATUS
DIVIDE BY
2, 3, 4, 5, OR 6
CLK
CLK
1
0
OUT0
DIVIDE BY
1 TO 32
PD
SYNC
OUT0
LVPECL
OUT1
DIGITAL
LOGIC
OUT1
RESET
OUT2
DIVIDE BY
1 TO 32
OUT3
SERIAL
CONTROL
PORT
OUT3
OUT4
DIVIDE BY
1 TO 32
OUT4
LVPECL
OUT5
OUT5
OUT6 (OUT6A)
ΔT
DIVIDE BY
1 TO 32
DIVIDE BY
1 TO 32
OUT6 (OUT6B)
LVDS/CMOS
OUT7 (OUT7A)
ΔT
OUT7 (OUT7B)
OUT8 (OUT8A)
ΔT
DIVIDE BY
1 TO 32
DIVIDE BY
1 TO 32
AD9516-0
OUT8 (OUT8B)
LVDS/CMOS
ΔT
OUT9 (OUT9A)
OUT9 (OUT9B)
06419-029
SCLK
SDIO
SDO
CS
OUT2
LVPECL
図42. 1600MHzを超える高周波クロック分配または外部VCO
― 28 ―
REV. 0
AD9516-0
内部VCOとクロック分配
内部VCOとPLLを使用する場合は、チャンネル分周器に入力さ
れる周波数が規定の最大周波数（1600MHz、表3を参照）を超
えないようにVCO分周器を使用する必要があります。内部PLL
表24.
は、外部ループ・フィルタを使用してループ帯域幅を設定しま
す。外部ループ・フィルタは、ループの安定化のために非常に
重要です。
内部 VCO を使用する際は、最適な性能を得るために VCO の
キャリブレーション（0x18<0>）を行う必要があります。
内部 VCO とクロック分配のアプリケーションでは、表 24 に示
すレジスタ設定を使用してください。
REV. 0
― 29 ―
内部VCOを使用する際のレジスタ設定
Register
Function
0x10<1:0> = 00b
PLL normal operation (PLL on).
0x10 to 0x1E
PLL settings. Select and enable a
reference input; set R, N (P, A, B), PFD
polarity, and ICP according to the
intended loop configuration.
0x18<0> = 0,
0x232<0> = 1
Reset VCO calibration (first time after
power-up, this does not have to be done
but must be done subsequently).
0x18<0> = 1,
0x232<0> = 1
Initiate VCO calibration.
0x1E0<2:0>
VCO divider set to divide-by-2, divideby-3, divide-by-4, divide-by-5, and
divide-by-6.
0x1E1<0> = 0b
Use the VCO divider as source for
distribution section.
0x1E1<1> = 1b
VCO selected as the source.
AD9516-0
REF_SEL
VS
GND
RSET
REFMON
CPRSET VCP
DISTRIBUTION
REFERENCE
REFERENCE
SWITCHOVER
LD
REF1
STATUS
REF2
R
DIVIDER
PROGRAMMABLE
R DELAY
STATUS
REFIN (REF1)
VCO STATUS
REFIN (REF2)
BYPASS
PL L
RE F E RE NCE
LOCK
DETECT
LOW DROPOUT
REGULATOR (LDO)
P, P + 1
PRESCALER
A/B
COUNTERS
PROGRAMMABLE
N DELAY
PHASE
FREQUENCY
DETECTOR
HOLD
CHARGE
PUMP
CP
N DIVIDER
LF
VCO
STATUS
DIVIDE BY
2, 3, 4, 5, OR 6
CLK
CLK
1
0
OUT0
DIVIDE BY
1 TO 32
PD
SYNC
OUT0
LVPECL
OUT1
DIGITAL
LOGIC
OUT1
RESET
OUT2
DIVIDE BY
1 TO 32
OUT3
SERIAL
CONTROL
PORT
OUT3
OUT4
DIVIDE BY
1 TO 32
OUT4
LVPECL
OUT5
OUT5
OUT6 (OUT6A)
ΔT
DIVIDE BY
1 TO 32
DIVIDE BY
1 TO 32
OUT6 (OUT6B)
LVDS/CMOS
OUT7 (OUT7A)
ΔT
OUT7 (OUT7B)
OUT8 (OUT8A)
ΔT
DIVIDE BY
1 TO 32
DIVIDE BY
1 TO 32
AD9516-0
OUT8 (OUT8B)
LVDS/CMOS
ΔT
OUT9 (OUT9A)
OUT9 (OUT9B)
06419-030
SCLK
SDIO
SDO
CS
OUT2
LVPECL
図43.
内部VCOとクロック分配
― 30 ―
REV. 0
AD9516-0
表26.
1600MHz未満のクロック分配または外部VCO
分配する外部クロック源または外部 VCO/VCXO の周波数が
1600MHz未満の場合は、VCO分周器をバイパスする設定を使
用できます。「高周波クロック分配―1600MHzを超えるCLKま
たは外部VCO」の設定との違いは、VCO分周器（2分周／3分
周／4分周／5分周／6分周）をバイパスする点のみです。これ
によって、クロック源の周波数が 1600MHz 未満に制限されま
す（チャンネル分周器に入力できる最大許容周波数のため）。
この設定とレジスタ設定
外部クロックが 1600MHz 未満のクロック分配アプリケーショ
ンでは、表25に示すレジスタ設定を使用してください。
表25. 1600MHz未満のクロック分配設定
Register
Function
0x10<1:0> = 01b PLL asynchronous power-down (PLL off)
0x1E1<0> = 1b
0x1E1<1> = 0b
Register
Function
0x1E1<0> = 1b
Bypass the VCO divider as source for
distribution section
0x10<1:0> = 00b PLL normal operation (PLL on) along with
other appropriate PLL settings in 0x10 to
0x1E
外付けVCO/VCXOの場合は、CPピンとVCO/VCXOの同調ピ
ンの間に外部ループ・フィルタを接続する必要があります。
ループ・フィルタによって、PLLのループ帯域幅と安定性が決
まります。使用するVCO/VCXOに対して適切なPFD極性を選
択するようにしてください。
表26.
PFD極性の設定
Bypass the VCO divider as source for
distribution section
Register
Function
CLK selected as the source
0x10<7> = 0
PFD polarity positive (higher control
voltage produces higher frequency)
0x10<7> = 1
PFD polarity negative (higher control
voltage produces lower frequency)
内部PLLと1600MHz未満の外部VCOを使用する場合は、PLL
をオンにする必要があります。
REV. 0
内部PLLと1600MHz未満の外部VCOを使用する際の
レジスタ設定
― 31 ―
AD9516-0
REF_SEL
VS
GND
RSET
REFMON
CPRSET VCP
DISTRIBUTION
REFERENCE
REFERENCE
SWITCHOVER
LD
REF1
STATUS
REF2
R
DIVIDER
PROGRAMMABLE
R DELAY
STATUS
REFIN (REF1)
VCO STATUS
REFIN (REF2)
BYPASS
PL L
RE F E RE NCE
LOCK
DETECT
LOW DROPOUT
REGULATOR (LDO)
P, P + 1
PRESCALER
A/B
COUNTERS
PROGRAMMABLE
N DELAY
PHASE
FREQUENCY
DETECTOR
HOLD
CHARGE
PUMP
CP
N DIVIDER
LF
VCO
STATUS
DIVIDE BY
2, 3, 4, 5, OR 6
CLK
CLK
1
0
OUT0
DIVIDE BY
1 TO 32
PD
SYNC
OUT0
LVPECL
OUT1
DIGITAL
LOGIC
OUT1
RESET
OUT2
DIVIDE BY
1 TO 32
OUT3
SERIAL
CONTROL
PORT
OUT3
OUT4
DIVIDE BY
1 TO 32
OUT4
LVPECL
OUT5
OUT5
OUT6 (OUT6A)
ΔT
DIVIDE BY
1 TO 32
DIVIDE BY
1 TO 32
OUT6 (OUT6B)
LVDS/CMOS
OUT7 (OUT7A)
ΔT
OUT7 (OUT7B)
OUT8 (OUT8A)
ΔT
DIVIDE BY
1 TO 32
DIVIDE BY
1 TO 32
AD9516-0
OUT8 (OUT8B)
LVDS/CMOS
ΔT
OUT9 (OUT9A)
OUT9 (OUT9B)
06419-028
SCLK
SDIO
SDO
CS
OUT2
LVPECL
図44. 1600MHz未満のクロック分配または外部VCO
― 32 ―
REV. 0
AD9516-0
位相ロック・ループ（PLL）
VS
REF_SEL
GND
RSET
REFMON
CPRSET
VCP
DIST
REF
REFERENCE
SWITCHOVER
LD
LOCK
DETECT
REF1
STATUS
REF2
PROGRAMMABLE
R DELAY
R DIVIDER
PLL
REF
STATUS
HOLD
REFIN (REF1)
REFIN (REF2)
BYPASS
PHASE
FREQUENCY
DETECTOR
N DIVIDER
LOW DROPOUT
REGULATOR (LDO)
P, P + 1
PRESCALER
A/B
COUNTERS
CHARGE PUMP
CP
PROGRAMMABLE
N DELAY
VCO STATUS
LF
STATUS
VCO
DIVIDE BY
2, 3, 4, 5, OR 6
CLK
0
1
1
06419-064
CLK
0
図45. PLLの機能ブロック
AD9516には、オンチップVCOを備えたオンチップPLLがあり
ます。 PLL ブロックは、オンチップ VCO とともに完全な位相
ロック・ループにするか、または外部の VCO あるいは VCXO
と組み合わせて使用することができます。 PLL には外部ルー
プ・フィルタが必要ですが、これは一般にわずかな数のコンデ
ンサと抵抗で構成されます。ループ・フィルタの構成と部品は、
PLL動作のループ帯域幅と安定性の確保に役立ちます。
PLLが正常に動作し、十分なPLLループ性能が得られるかどう
かは、PLLの適切な構成に大きくかかっています。PLLの正し
い動作のためには、外部ループ・フィルタの設計が非常に重要
です。PLLの原理と設計に精通していることが役立ちます。
AD9516のPLLは、与えられたリファレンス周波数からクロッ
www.analog.com/clocksから入手できます。
ク周波数を発生するために便利です。これには、その後の分周
または分配のためにリファレンス周波数を大幅に高い周波数に
変換する動作が含まれます。また、PLLを使用して、ノイズの
多いリファレンスのジッタや位相ノイズをクリーンアップする
こともできます。PLLパラメータとループのダイナミック特性
をどのように選択するかは、個々のアプリケーションによりま
す。PLLの柔軟性と多機能性により、AD9516は、さまざまな
アプリケーションや信号環境での動作に合わせて設定すること
ができます。
PLLの設定
AD9516は、PLLの柔軟な構成により、さまざまなリファレン
ス周波数、 PFD 比較周波数、 VCO 周波数、内部または外部
VCO/VCXO、ループ・ダイナミック特性に対応できます。こ
れは、R分周器、N分周器、PFD極性（外部VCO/VCXOを使用
する場合のみ）、アンチバックラッシュ・パルス幅、チャー
ジ・ポンプ電流、内部 VCO または外部 VCO/VCXO の選択、
ループ帯域幅の設定などにより実現されます。プログラマブ
ル・レジスタの設定（表51と表53を参照）や外部ループ・フィ
ルタの設計によって、これらの設定を管理します。
REV. 0
ADIsimCLK™ （ V1.2 以降のバージョン）は、 PLL ループ・
フィルタの設計を含め、AD9516の設計を支援し、その能力や
機能を学ぶことができる無償のプログラムです。
位相周波数検出器（PFD）
PFDはRカウンタとNカウンタから駆動され、2つのカウンタ間
の位相と周波数の差に比例した出力を発生します。PFD には、
アンチバックラッシュ・パルス幅を制御するプログラマブル遅
延要素が備わっています。このパルスにより、PFDの伝達関数
に不感帯が存在しなくなり、位相ノイズとリファレンス・スプ
リアスを最小にできます。アンチバックラッシュ・パルス幅は、
0x17<1:0>で設定します。
注意すべき点は、PFDに入力できる周波数を最大許容値内にす
ることです。PFDの最大入力周波数は、表2 の「位相／周波数
検出器」のパラメータで規定されているように、アンチバック
ラッシュ・パルスの設定値の関数になります。
― 33 ―
AD9516-0
チャージ・ポンプ（CP）
チャージ・ポンプは、PFDによって制御されます。PFDは、2
オンチップVCO
AD9516 には、表 2 に示す周波数レンジに対応するオンチップ
VCOが備わっています。VCOの設計では、VCO位相ノイズを
低くすることを重視しました。
このVCOが対応する広範な周波数で同調を行うために、複数の
レンジを使用します。これはユーザに見えないことですが、
PLLループを設定するとき、最初にVCOのキャリブレーション
が必要になるためです。このキャリブレーション手順によって、
発生すべき周波数帯域内でVCOが確実に動作することが保証さ
れます。詳細については、「VCOのキャリブレーション」を参
照してください。
オンチップ VCO は、オンチップの低ドロップアウト（ LDO ）
リニア電圧レギュレータによってパワーアップします。LDOは、
電源電圧レベルの変動からVCOをある程度分離します。安定性
を確保するために、BYPASSピンとグラウンドの間に220nFの
コンデンサを接続してください。このLDOはアナログ・デバイ
セズのanyCAP®レギュレータ製品ラインと同じ技術を採用して
いるため、使用するコンデンサのタイプによって左右されませ
ん。BYPASSピンから外部負荷を駆動することはできません。
PLLの外部ループ・フィルタ
内部VCOを使用する場合は、ノイズ性能とスプリアス性能を最
適化するために、BYPASSピンを基準として外部ループ・フィ
ルタを使用する必要があります。図 46 に PLL の外部ループ・
フィルタの例を示します。ループ・フィルタは、所望のPLLの
構成ごとに計算しなければなりません。部品の値は、VCO周波
数、KVCO、PFD周波数、CP電流、所望のループ帯域幅と位相
マージンによって異なります。ループ・フィルタは位相ノイズ、
ループのセトリング時間、ループの安定性に影響します。ルー
プ・フィルタの設計について理解するには、PLLの原理につい
ての知識が必要です。アプリケーションの条件に応じてルー
プ・フィルタを計算するために、ADIsimCLK などのツールを
使用できます。
LF
VCO
R2
CP
R1
CHARGE
PUMP
BYPASS
C1
C2
C3
CBP = 220nF
図46.
06419-065
つの入力間の位相と周波数の関係をモニタし、ポンプアップま
たはポンプダウンによって積分ノード（ループ・フィルタの一
部）を充電または放電するよう CP に指示します。積分および
フィルタ処理されたCP電流は、LFピン（または外部VCOの同
調ピン）を通して内部VCOの同調ノードを駆動する電圧に変換
され、これに基づいて VCO 周波数が上下します。 CP は、ハ
イ・インピーダンス（ホールドオーバー動作が可能）、通常動
作（ PLL ループのロック動作）、ポンプアップまたはポンプダ
ウン（テスト・モード）に設定できます（0x10<6:4>）。CP電
流は、公称値 600µ A ∼ 4.8mA の範囲で 8 段階に設定できます。
CP電流のLSBの正確な値は、公称値5.1kΩのCP_RSET抵抗に
よって設定されます。
AD9516-0
PLLの外部ループ・フィルタの例
PLLのリファレンス入力
AD9516には柔軟性に優れたPLLリファレンス入力回路があり、
完全な差動入力か2 つの異なるシングルエンド入力のいずれか
を選べます。リファレンス入力の入力周波数レンジは、表2 で
規定しています。差動入力とシングルエンド入力はともにセル
フバイアスされるため、入力信号のAC結合が簡単にできます。
______
差動入力とシングルエンド入力は、REFIN（REF1）とREFIN
（REF2）の2本のピンを共用します。リファレンス入力のタイ
プの選択やそのコントロールは、0x1C で行います（表51 と表
53を参照）。
差動のリファレンス入力を選択する場合は、2 つのセルフバイ
アス・レベルをわずかにずらし（約 100mV 、表 2 を参照）て、
リファレンスが低速化するか消失した時に入力バッファにチャ
タリングが発生しないようにします。そのために、ドライバに
必要な電圧振幅が増加するので、このオフセットの影響がなく
なります。
シングルエンド入力は、DC結合のCMOSレベル信号、あるい
は AC 結合の正弦波または矩形波で駆動できます。絶縁性の向
上や消費電力の削減が必要ない場合は、2 つのシングルエンド
入力を個々にパワーダウンできます。差動またはシングルエン
ドのリファレンスは、特にイネーブルする必要があります。
PLLのすべてのリファレンス入力は、デフォルトでオフに設定
されています。
差動のリファレンス入力は、PLLがパワーダウンするとき、ま
た差動のリファレンス入力が選択されていないときにパワーダ
ウンします。シングルエンドのバッファは、PLLがパワーダウ
ンするとき、またそれぞれのパワーダウン・レジスタが設定さ
れているときにパワーダウンします。差動モードを選択すると、
シングルエンド入力がパワーダウンします。
差動モード時は、リファレンス入力ピンが内部でセルフバイア
スされているため、コンデンサを介して AC 結合できます。こ
れらの入力のDC結合も可能です。差動のREFIN
をシングルエ
______
ンド信号で駆動する場合は、使用しない入力（REFIN）を適切
なコンデンサを介してグラウンドに接続して、デカップリング
してください。図47にREFINの等価回路を示します。
― 34 ―
REV. 0
AD9516-0
自動モードでは、REF2がREF1をモニタします。REF1が消失
すると（REF1のエッジ変化がないまま、REF2の立下がりエッ
ジが 2 つ連続する場合）、 REF1 が喪失したと判断されます。
REF2の次の立上がりエッジで、REF2がPLLのリファレンス・
クロックとして使用されます。REF1が復帰したとき（REF1の
エッジ間に REF2 の立下がりエッジが 2 つ連続することなく、
REF1に4つの立上がりエッジが発生する場合）、0x1C<3>＝0b
（デフォルト）であれば、PLLのリファレンスはREF1に戻りま
す。0x1C<3>＝1bの場合は、いつREF1に切り替えるかユーザ
が制御できます。 AD9516 を手動のリファレンス選択モード
（0x1C<4>＝0b）にし、レジスタやREF_SELピンの設定で所望
のリファレンスを選択できるようにします。REF1 を再び選択
するときに、自動モードを再度イネーブルすることができま
す。
VS
85kΩ
REF1
VS
10kΩ
12kΩ
REFIN
150Ω
REFIN
150Ω
10kΩ
10kΩ
手動切替えのときは、切替え先のリファレンス入力上にクロッ
クが存在するか、またはデグリッチ機能をディスエーブル
（0x1C<7>）する必要があります。
VS
REF2
リファレンス分周器R
06419-066
85kΩ
図47.
REFINの等価回路
リファレンス切替え
AD9516は、デュアルのシングルエンドCMOS入力とシングル
の差動リファレンス入力をサポートします。デュアル・シング
ルエンド・リファレンス・モードのとき、AD9516はPLLのリ
ファレンス・クロックを
REF1 （ REFIN ピン）または REF2
______
（REFINピン）に自動または手動で切り替えることができます。
この機能は、リファレンスの冗長性が必要なネットワークやそ
の他のアプリケーションをサポートします。リファレンス切替
えを使用するときは、シングルエンドのリファレンス入力を
DC結合のCMOSレベルとし、ハイ・インピーダンスにならな
いようにする必要があります。これらの入力がハイ・インピー
ダンスになると、ノイズによってバッファにチャタリングが発
生し、誤ってリファレンスが検出されることがあります。
リファレンスの切替えでは、複数のモードが設定できます。切
替えは手動または自動で実行できます。手動切替えには、レジ
スタの設定（ 0x1D ）または REF_SEL ピンを使用します。
REF1が消失すると、自動切換えが行われます。切替デグリッ
チ機能もあり、新しく選択されたリファレンスから大きくずれ
た立上がりエッジをPLLが受け付けないようにします。
リファレンスの自動切替えには、次の2つのモード（0x1C）が
あります。
• REF1優先：REF1が消失すると、自動的にREF1からREF2
にスイッチします。REF1が復帰すると、REF2からREF1に
戻ります。
• REF2維持：REF1が消失するとREF2に自動的にスイッチし
ますが、REF1が復帰しても戻りません。適宜手動でリファ
レンスをREF1に戻すことができます。
REV. 0
リファレンス入力は、リファレンス分周器 R に入力されます。
0x11 と 0x12 への書込みで、 R （ 14 ビット・カウンタ）を 0 ∼
16383 の任意の値に設定できます。（R ＝0 とR ＝1 で1 分周の設
定になります。） R 分周器の出力は PFD 入力の 1 つに入力され、
N分周器で分周されたVCO周波数と比較されます。PFDの入力
周波数は、アンチバックラッシュ・パルスの設定で決まる最大
許容周波数を超えることはできません（表2を参照）。
Rカウンタには、専用のリセットがあります。R、A、Bの各カ
ウンタに共通のリセット・ビットを使用して、
Rカウンタをリ
______
セットできます。SYNC動作でもリセットできます。
VCXO/VCOの帰還N分周器：P、A、B、R
N分周器は、プリスケーラ（P）とカウンタAおよびカウンタB
で構成されています。分周の合計値は、次の式で得られます。
N＝(P×B)＋A
ここで、Pの値は2、4、8、16、32のいずれかです。
プリスケーラ
AD9516のプリスケーラには、1、2、3の固定分周（FD）モー
ド、さらにPと（P＋1）
｛2と3、4と5、8と9、16と17、32と33｝
でプリスケーラを分周するデュアル係数（DM）モードの2種類
の動作モードが可能です。表53の0x16<2:0>にプリスケーラの
動作モードを示します。周波数によっては、動作モードが使用
できないことがあります（表2を参照）。
AD9516をデュアル係数モード（P//P＋1）で動作させる場合、
入力リファレンス周波数とVCOの出力周波数の関係式は、次の
ようになります。
fVCO＝(fREF /R)×(P×B＋A)＝fREF×N/R
ただし、プリスケーラを1、2、3のFDモードで動作させる場合
は、Aカウンタは使用せず（A＝0）、次のような簡単な式にな
ります。
― 35 ―
fVCO＝(fREF /R)×(P×B)＝fREF×N/R
AD9516-0
A ＝0 のとき、分周はP ＝2 、4 、8 、16 、32 の固定分周となり、
この場合も上記の式が適用できます。
DMモードとFDモードを組み合わせることで、AD9516は最小
N ＝ 1 までの N 分周比を設定できます。表 28 に、 10MHz のリ
ファレンス入力をNの整数倍の値にロックする方法を示します。
同じN値をさまざまな方法で導き出すことができます。たとえ
ば、N＝12の場合、B＝6でP＝2の固定分周モードを選択するこ
とも、A＝0、B＝6でデュアル係数モード2/3を使用することも、
あるいはA＝0、B＝3でデュアル係数モード4/5を使用すること
も可能です。
AカウンタとBカウンタ
AD9516 の B カウンタはバイパスできます（ B ＝ 1 ）。 B カウン
タ・バイパス・モードは、プリスケーラを FD モードで使用す
る場合のみ有効です。 A ＝ 0 のとき、分周は P ＝ 2 、 4 、 8 、 16 、
32の固定分周となります。
R カウンタと異なり、 A ＝ 0 は実際にゼロです。 B カウンタは 3
以上にするか、バイパスする必要があります。
A/B カウンタの最大入力周波数は、表 2 に示すプリスケーラの
最大出力周波数（約300MHz）に反映されます。これは、プリ
スケーラ入力周波数（VCOまたはCLK）÷Pです。
通常は手動リセットは必要ありませんが、A/Bカウンタには専
用のリセット・ビットがあります。R、A、Bの各カウンタに共
通のリセット・ビットを使用して、
A カウンタとB カウンタを
______
リセットできます。SYNC動作でもリセットできます。
______
R
カウンタ、Aカウンタ、Bカウンタ：SYNCピンによるリセット
______
SYNCピンを使用して、R、A、Bの各カウンタを同時にリセッ
トできます。この機能は、
0x19<7:6>で制御します（表53を参
______
照）。 SYNC ピンによるリセットは、デフォルトでディスエー
ブルされています。
R分周器とN分周器の遅延
R 分周器とN 分周器には、プログラマブル遅延セルが備わって
います。遅延をイネーブルして、PLLのリファレンス・クロッ
クとVCOまたはCLKとの位相関係を調整できます。各遅延は3
つのビットで制御します。合計の遅延は、約1nsの範囲内です。
表53の0x19を参照してください。
表28. 10MHzのリファレンス入力をNの整数倍の値にロックする方法
FREP R
P
A
B
N
FVCO
Mode
Notes
10
1
1
X
1
1
10
FD
P = 1, B = 1 (bypassed)
10
1
2
X
1
2
20
FD
P = 2, B = 1 (bypassed)
10
1
1
X
3
3
30
FD
P = 1, B = 3
10
1
1
X
4
4
40
FD
P = 1, B = 4
10
1
1
X
5
5
50
FD
P = 1, B = 5
10
1
2
X
3
6
60
FD
P = 2, B = 3
10
1
2
0
3
6
60
DM
P and P + 1 = 2 and 3, A = 0, B = 3
10
1
2
1
3
7
70
DM
P and P + 1 = 2 and 3, A = 1, B = 3
10
1
2
2
3
8
80
DM
P and P + 1 = 2 and 3, A = 2, B = 3
10
1
2
1
4
9
90
DM
P and P + 1 = 2 and 3, A = 1, B = 4
10
1
2
X
5
10
100
FD
P = 2, B = 5
10
1
2
0
5
10
100
DM
P and P + 1 = 2 and 3, A = 0, B = 5
10
1
2
1
5
11
110
DM
P and P + 1 = 2 and 3, A = 1, B = 5
10
1
2
X
6
12
120
FD
P = 2, B = 6
10
1
2
0
6
12
120
DM
P and P + 1 = 2 and 3, A = 0, B = 6
10
1
4
0
3
12
120
DM
P and P + 1 = 4 and 5, A = 0, B = 3
10
1
4
1
3
13
130
DM
P and P + 1 = 4 and 5, A = 1, B = 3
― 36 ―
REV. 0
AD9516-0
各ピン上のマルチプレクサで適切な出力を選択することによ
り、LDピン、STATUSピン、REFMONピンでDLD機能を使
用できます。PFD入力の立上がりエッジの時間差が、規定され
た値（ロック・スレッショールド）よりも短いと、デジタル・
ロック検出回路がロックを示します。この時間差が規定された
値（アンロック・スレッショールド）を超えると、ロック喪失
を示します。アンロック・スレッショールドはロック・スレッ
ショールドよりも広いため、ロック・インジケータにチャタリ
ングが発生することなく、ロック・ウィンドウを上回る位相誤
差が発生することがあります。
ロック検出ウィンドウのタイミングは、デジタル・ロック検出
ウィンドウ・ビット（0x18<4> ）、アンチバックラッシュ・パ
ルス幅の設定（0x17<1:0>、表2を参照）、ロック検出カウンタ
（0x18<6:5>）の3つの設定によって決まります。ロック検出ス
レッショールドよりも短い時間差で、設定された数のPFDサイ
クルの連続が終わるまで、ロックは表示されません。その後、
アンロック・スレッショールドよりも長い時間差がシングル・
サイクルで発生するまで、ロック検出回路はロックを示したま
まになります。ロック検出が正しく動作するためには、PFD周
波数の継続時間がアンロック・スレッショールドよりも長くな
ければなりません。ロックに必要な連続PFDサイクル数を設定
できます（0x18<6:5>）。
が望ましいことがあります。電流源ロック検出機能を使用する
ことによって、これが可能です。この機能を選択するときは、
LDピン出力によるコントロール（0x1A<5:0>）に設定します。
電流源ロック検出回路は、DLDが真のときに110µAの電流を出
力し、DLDが偽のときにグラウンドに短絡します。コンデンサ
を LD ピンに接続すると、 DLD が真のときに電流源に基づく
レートで充電しますが、DLDが偽のときはただちに放電します。
LD ピン（コンデンサの上部）の電圧を監視することにより、
十分長い時間DLDが真を維持した後で初めてロジック・ハイレ
ベルにすることが可能です。一時的にでもDLDが偽になると、
充電がリセットされます。適切な容量のコンデンサを選択する
ことで、PLLが安定してロックされ、ロック検出信号のチャタ
リングがなくなるまで、ロック検出の表示を遅延できます。
コンデンサ上の電圧は、 LD ピンに外付けしたコンパレータで
検知できます。ただし、内部 LD ピン・コンパレータがあり、
REFMONピン・コントロール（0x1B<4:0>）またはSTATUS
ピン・コントロール（0x17<7:2>）でアクティブ・ハイの信号
として読み出すことができます。アクティブ・ローの信号も可
能です（REFMON、0x1B<4:0>およびSTATUS、0x17<7:2>）。
表16 に、内部LD ピン・コンパレータのトリップ・ポイントと
ヒステリシスを示します。
AD9516-0
アナログ・ロック検出（ALD）
AD9516には、LDピンで使用を選択できるALD機能が備わっ
ています。ALDには、次の2種類があります。
110µA
DLD
C
• Nチャンネルのオープン・ドレイン・ロック検出。この信号
では、正側電源VSにプルアップ抵抗を接続する必要があり
ます。出力は、ローレベルに変化する短い信号パルスで、
ノーマル・ハイレベルです。ローレベルに変化する信号パ
ルスの最小デューティサイクルで、ロックを示します。
• Pチャンネルのオープン・ドレイン・ロック検出。この信号
では、 GND にプルダウン抵抗を接続する必要があります。
出力は、ハイレベルに変化する短い信号パルスでノーマ
ル・ローレベルです。ハイレベルに変化する信号パルスの
最小デューティサイクルで、ロックを示します。
アナログ・ロック検出機能を使用するときは、ロック／アン
ロックを示すロジック・レベルを出力するためにR-Cフィルタ
が必要です。
V OUT
LD
LD PIN
COMPARATOR
図49.
REFMON
OR
STATUS
06419-068
デジタル・ロック検出（DLD）
電流源ロック検出
____
外部VCXO/VCOクロック入力（CLK/CLK）
CLKは、AD9516のクロック分配部の駆動入力として使用でき
る差動入力です。最大 2.4GHz の周波数を入力できます。ピン
は内部でセルフ・バイアスされているため、入力信号はコンデ
ンサを使用してAC結合する必要があります。
CLOCK INPUT
STAGE
VS
V S = 3.3V
AD9516-0
R2
LD
R1
CLK
V OUT
CLK
C
2.5kΩ
06419-067
5kΩ
図48.
Nチャンネルのオープン・ドレイン・ドライバを使用する
アナログ・ロック検出フィルタの例
電流源のデジタル・ロック検出（DLD）
PLLのロッキング・シーケンス時に、通常、DLD信号は何回も
トグルされた後、PLLが完全にロックされて安定化したときに
安定状態に入ります。アプリケーションによっては、PLLが完
全にロックされないとDLDがアサートされないようにするほう
REV. 0
2.5kΩ
5kΩ
06419-032
ALD
図50. CLK等価入力回路
____
CLK/CLK入力は、分配専用入力（PLLをオフに設定）として
使用するか、または内部VCOを使用しないときに、内部PLLを
使用する外部
VCO/VCXO の帰還入力として使用できます。
____
CLK/CLK入力は、最大2.4GHzまでの周波数に使用できます。
― 37 ―
AD9516-0
チャージ・ポンプをハイ・インピーダンスの状態にすることに
よってホールドオーバーが行われます。PLLのリファレンス・
クロックが喪失したときに、この機能が役立ちます。ホールド
オーバー・モードでは、リファレンス・クロックが存在しない
場合でも、比較的一定のVCO周波数を維持できます。この機能
を使用しないと、チャージ・ポンプは一定のポンプアップまた
はポンプダウン状態に入り、VCO周波数が大きくシフトします。
チャージ・ポンプがハイ・インピーダンス状態になるため、
チャージ・ポンプ出力かVCO同調ノードでリーク電流が発生す
ると、これが原因でVCO周波数がドリフトします。このドリフ
トは、リーク電流から誘導されるVCO制御電圧のスルーレート
（ILEAK/C）によって制限されるため、容量の大きいコンデンサ
部品を含むループ・フィルタを使用することによって削減でき
ます。
自動／内部ホールドオーバー・モード
この機能をイネーブルすると、ループのロック喪失時にチャー
ジ・ポンプが自動的にハイ・インピーダンス状態に入ります。
これは、ループがロックを喪失するのは、 PLL がリファレン
ス・クロックを喪失している場合のみという考えに基づいてい
ます。したがって、ホールドオーバー機能によってチャージ・
ポンプをハイ・インピーダンス状態にし、VCO周波数をリファ
レンス・クロックが消失する前の元の周波数にできる限り近く
なるようにします。
図 51 に、内部／自動ホールドオーバー機能動作のフロー・
チャートを示します。
PLL ENABLED
______
SYNC ピンを使用する手動ホールドオーバーと自動ホールド
オーバーの2 つのモードを使用できます。いずれのモードを使
DLD == LOW
用するときも、ホールドオーバー機能をイネーブルする必要が
あります（0x1D<0>および0x1D<2>）。
YES
［ホールドオーバーのイネーブル時には、VCOのキャリブレー
ションは実行できません。これは、キャリブレーション中に
ホールドオーバーによって N 分周器がリセットされ、正しい
キャリブレーションができなくなるためです。 VCO キャリブ
レーションを発行する前に、ホールドオーバーをディスエーブ
ルしてください。］
______
ANALOG LOCK DETECT PIN INDICATES
LOCK WAS PREVIOUSLY ACHIEVED.
(0x1D<3> = 1: USE LD PIN VOLTAGE
WITH HOLDOVER.
0x1D<3> = 0: IGNORE LD PIN VOLTAGE,
TREAT LD PIN AS ALWAYS HIGH.)
YES
CHARGE PUMP IS MADE
HIGH IMPEDANCE.
PLL COUNTERS CONTINUE
OPERATING NORMALLY.
HIGH IMPEDANCE
CHARGE PUMP
YES
NO
ジ・ポンプをハイ・インピーダンスの状態に設定できます。こ
の動作はエッジ・センシティブであり、ロジックレベル・セン
シティブではありません。チャージ・ポンプはただちに、ハ
イ・インピーダンス状態に入ります。チャージ・ポンプのハ
______
イ・インピーダンス状態を終了するときは、SYNCピンをハイ
レベルにします。その後、チャージ・ポンプはリファレンス・
クロックからの次のPFDの立上がりエッジと同期して、ハイ・
______
インピーダンス状態を終了します。これによって、SYNCのハ
イレベルから次のPFDイベントまでの間に余計なチャージ・ポ
ンプ・イベントが発生することはありません。リファレンス・
クロックが存在しない限り、チャージ・ポンプはハイ・イン
ピーダンス状態を維持します。
SYNCピン
このモードを使用するときは、チャンネル分周器が
______
を無視（少なくともSYNCの最初のイベントの後）するように
______
設定します。チャンネル分周器で
SYNCピンを無視する設定を
______
しないと、 SYNC がローレベルになって AD9516 がホールド
オーバー・モードに入るとき、必ず分配部の出力がターンオフ
します。
NO
WAS
LD PIN == HIGH
WHEN DLD WENT
LOW?
手動ホールドオーバー・モード
手
動ホールドオーバー・モードをイネーブルすることで、
______
SYNC ピンがローレベルにアサートされているときにチャー
リファレンス・パスの PFD イベントが発生するとき、チャー
ジ・ポンプがハイ・インピーダンス状態を終了するとともに、
B カウンタ（ N 分周器の内部）が同期してリセットされます。
これによって、 R 分周器と N 分周器から発生するエッジがアラ
イメントされ、 PLL のセトリング時間が短縮します。プリス
ケーラはリセットされないため、特に B と R の値が近いとき、
ループが完全にセトリングするための位相差が小さくなること
から最大の効果が得られます。
LOOP OUT OF LOCK. DIGITAL LOCK
DETECT SIGNAL GOES LOW WHEN THE
LOOP LEAVES LOCK AS DETERMINED
BY THE PHASE DIFFERENCE AT THE
INPUT OF THE PFD.
NO
CHARGE PUMP REMAINS HIGH
IMPEDANCE UNTIL THE REFERENCE
HAS RETURNED.
REFERENCE
EDGE AT PFD?
YES
YES
RELEASE
CHARGE PUMP
HIGH IMPEDANCE
TAKE CHARGE PUMP OUT OF
HIGH IMPEDANCE. PLL CAN
NOW RESETTLE.
YES
NO
DLD == HIGH
図51.
WAIT FOR DLD TO GO HIGH. THIS TAKES
5 TO 255 CYCLES (PROGRAMMING OF THE DLD
DELAY COUNTER) WITH THE REFERENCE AND
FEEDBACK CLOCKS INSIDE THE LOCK WINDOW AT
THE PFD. THIS ENSURES THAT THE HOLDOVER
FUNCTION WAITS FOR THE PLL TO SETTLE AND LOCK
BEFORE THE HOLDOVER FUNCTION CAN BE
RETRIGGERED.
06419-069
ホールドオーバー
AD9516 の PLL は、ホールドオーバー機能を備えています。
自動／内部ホールドオーバー・モードのフロー・チャート
ホールドオーバー機能は、ホールドオーバーを開始する条件と
して LD ピンのロジック・レベルを検出します。 LD の信号は、
DLD 、 ALD 、または電流源の LD モードから検出できます。
LDコンパレータをディスエーブルして（0x1D<3>）、ホールド
オーバー機能が LD を常にハイレベルで検出するように設定で
きます。DLDを使用する場合、PLLがロックを取り戻すときに、
DLD信号がしばらくチャタリングすることがあります。ホール
ドオーバー機能を再トリガすることにより、ホールドオー
バー・モードの終了を防ぐことができます。このような状況が
生じないように、電流源ロック検出モードを使用することを推
奨します（「電流源のデジタル・ロック検出」を参照）。
― 38 ―
REV. 0
AD9516-0
ホールドオーバー・モードに入ると、リファレンス・クロック
が存在しない限り、チャージ・ポンプはハイ・インピーダンス
状態に維持されます。
たとえば、次の機能とともに自動ホールドオーバーを使用しま
す。
外部ホールドオーバー・モードの場合と同様に、リファレン
ス・パスのPFDイベントが発生するときに、チャージ・ポンプ
がハイ・インピーダンス状態を終了するとともに、Bカウンタ
（N分周器の内部）が同期してリセットされます。これによって、
R 分周器と N 分周器から発生するエッジがアライメントされ、
PLLのセトリング時間が短縮するとともに、セトリング時の周
波数誤差が削減します。プリスケーラはリセットされないため、
特に B と R の値が近いとき、ループが完全にセトリングするた
めの位相差が小さくなることから最大の効果が得られます。
• デジタル・ロック検出：5つのPFDサイクル、ハイレンジ・
ウィンドウ
ホールドオーバーを終了した後で、ループは再びロックを取り
戻し、 LD ピンがチャージしないと再度ホールドオーバー・
モード（CPがハイ・インピーダンス）に入れません
（0x1D<3>＝1の場合）。
ホールドオーバー機能は、現在選択されているリファレンスの
状態（ 0x1C ）に常に対応します。リファレンス周波数の切替
え時にループがロックを喪失すると（「リファレンス周波数の
切替え」を参照）、PFD で次のリファレンス・クロック・エッ
ジが検出されるまで、ホールドオーバーが一時的にトリガされ
ます。
次のレジスタは、内部／自動ホールドオーバー機能を設定する
ときに関係します。
• 0x18<6:5>―ロック検出カウンタ。エッジがロック検出ウィ
ンドウ内に入る連続する PFD サイクルがいくつあれば、
DLDインジケータがロックを表示するかを指定します。LD
ピンがチャージを開始できるようになるまでに必要な時間、
およびホールドオーバー・イベントが終了した後で再び
ホールドオーバー機能を実行できるようになるまでの遅延
時間に影響します。
• 0x18<3>―デジタル・ロック検出のディスエーブル。DLD
回路をイネーブルするには、このビットを0に設定する必要
があります。DLD機能をイネーブルしないと、内部／自動
ホールドオーバーは正しく動作しません。
• 0x1A<5:0>―ロック検出ピンの出力選択。LDピン・コンパ
レータを使用する場合は、000100bに設定して、電流源ロッ
ク検出モードにする必要があります。適切な容量のコンデ
ンサをLDピンに接続してください。
• REF1を優先する自動リファレンス周波数切替え
• LDピン・コンパレータを使用する自動ホールドオーバー
次のレジスタ設定を（通常の PLL レジスタのほかに）行いま
す。
• 0x18<6:5>＝00b、ロック検出カウンタ＝5サイクル
• 0x18<4>＝0b、ロック検出ウィンドウ＝ハイレンジ
• 0x18<3>＝0b、DLDの通常動作
• 0x1A<5:0>＝000100b、電流源ロック検出モード
• 0x1C<4>＝1b、自動リファレンス周波数切替えをイネーブ
ル
• 0x1C<3>＝0b、REF1を優先
• 0x1C<2:1>＝11b、REF1およびREF2入力バッファをイネー
ブル
• 0x1D<3>＝1b、LDピン・コンパレータをイネーブル
• 0x1D<2>＝1b、ホールドオーバー機能をイネーブル
• 0x1D<1>＝0b、内部／自動ホールドオーバー・モードを使
用
• 0x1D<0>＝1b、ホールドオーバー機能をイネーブル
周波数ステータス・モニタ
AD9516には、周波数ステータス・モニタが3つあります。PLL
リファレンス（またはシングルエンド・モードの場合は複数の
リファレンス）やVCOがスレッショールド周波数よりも低い場
合に、これを示すために使用します。図52に、PLL内部の周波
数ステータス・モニタの場所を示す回路図を示します。
PLL リファレンス周波数モニタには、通常と拡張の 2 つのス
レッショールド周波数があります（表16を参照）。リファレン
ス周波数モニタ・スレッショールドは、0x1Fで選択します。
• 0x1D<3> ― LD ピン・コンパレータのイネーブル。 1 ＝イ
ネーブル、0＝ディスエーブル。ディスエーブル時は、ホー
ルドオーバー機能がLDピンを常にハイレベルとして検出し
ます。
• 0x1D<1>―外部ホールドオーバー・コントロールのイネー
ブル。
• 0x1D<0>およびレジスタ0x1D<2>―ホールドオーバー機能
のイネーブル。ホールドオーバーをディスエーブルすると、
外部と内部／自動のホールドオーバーがディスエーブルさ
れます。
REV. 0
― 39 ―
AD9516-0
REF_SEL
VS
GND
RSET
REFMON
CPRSET VCP
DISTRIBUTION
REFERENCE
REFERENCE
SWITCHOVER
LD
REF1
PL L
REF ERE NCE
REF2
LOCK
DETECT
STATUS
R
DIVIDER
PROGRAMMABLE
R DELAY
STATUS
REFIN (REF1)
REFIN (REF2)
N DIVIDER
BYPASS
LOW DROPOUT
REGULATOR (LDO)
P, P + 1
PRESCALER
PHASE
FREQUENCY
DETECTOR
PROGRAMMABLE
N DELAY
A/B
COUNTERS
LF
HOLD
CHARGE
PUMP
CP
VCO STATUS
VCO
DIVIDE BY
2, 3, 4, 5, OR 6
CLK
STATUS
0
1
図52.
06419-070
1
CLK
0
リファレンス周波数およびVCOステータス・モニタ
VCOのキャリブレーションの終了時に、PLLループが完全にセ
VCOのキャリブレーション
製造プロセスや温度の変化に対して正しい動作を得るには、
AD9516のオンチップVCOのキャリブレーションが必要です。
分周されたREFINクロックで動作するキャリブレーション・コ
ントローラが、VCOのキャリブレーションを制御します。キャ
リブレーションに際しては、PLLループをロックするように正
しくPLLを設定し、REFINクロックを供給する必要があります。
AD9516のパワーアップ後またはリセット後の最初の初期化の
ときに、 0x18<0> ＝ 1b の設定によって VCO のキャリブレー
ション・シーケンスを開始します。レジスタ更新
（0x232<0>＝1b）を実行する前に、初期設定の一部として実行
できます。初期設定の後は、0x18<0>＝0bをリセットし、レジ
スタ更新の動作を実行し、0x18<0>＝1bを設定し、また別のレ
ジスタ更新の動作を実行することで VCO のキャリブレーショ
ン・シーケンスを開始します。読出しビット（0x1F<6>）がロ
ジック真（ 1b ）を返すことによって、 VCO のキャリブレー
ションが終了したことを示します。
VCO キャリブレーションの動作シーケンスは、次のとおりで
す。
• PLL ループに対応する正しい値に PLL レジスタを設定しま
す。
• パワーアップ後またはリセット後にレジスタの初期設定を
行う場合は、 0x18<0> ＝ 1 に設定して VCO のキャリブレー
ションを開始します。その後は、キャリブレーションが必
要な場合に0x18<0>＝0bを設定し、レジスタを更新した後、
0x18<0>＝1bを設定し、さらにレジスタの更新を行います。
トリングしないうちに出力がクロックを再開することがありま
す。
VCOキャリブレーションのクロック分周器は、表53
（0x18<2:1>）に示すように設定します。
キャリブレーション分周器は、PFD周波数を分周して（リファ
レンス周波数÷R）、キャリブレーション・クロックを発生しま
す。PFD周波数をキャリブレーション分周器の設定値で除算し
た周波数でキャリブレーションが実行されます。VCOのキャリ
ブレーション・クロック周波数を低くすると、キャリブレー
ションにかかる時間が長くなります。
VCOのキャリブレーション・クロック周波数は、次の式で得ら
れます。
fCAL_CLOCK＝fREFIN /(R×cal_div)
ここで、
fREFIN＝REFIN信号の周波数
R＝R分周器の値
cal_div＝VCOキャリブレーション分周器（0x18<2:1>）で設
定する分周比。
VCOキャリブレーションでは、4400のキャリブレーション・
クロック・サイクルが実行されます。したがって、PLLリファ
レンス・クロック・サイクル単位のキャリブレーション時間
は、次の式で計算できます。
Time to Calibrate VCO＝
• SYNC動作が内部で開始され、出力は通常のSYNC機能動作
で決められたスタティック状態に入ります。
• キャリブレーションにより、必要な VCO 周波数に対して
VCOを望ましい設定にします。
4400×R×cal_div PLL Reference Clock Cycles
表29.
さまざまなfREFIN周波数におけるVCOキャリブレーション
の所要時間の例
• 内部で SYNC 信号を解除し、出力がクロック動作を続けら
れるようにします。
fREFIN (MHz)
R Divider PFD
Time to Calibrate
VCO
• PLLループが閉じます。
100
1
88 µs
• PLLがロックされます。
10
10
1 MHz
8.8 ms
10
100
100 kHz
88 ms
VCO のキャリブレーション中に SYNC が実行されるため、
AD9516の出力はキャリブレーションの実行中にスタティック
100 MHz
な状態に維持され、不要な周波数の発生を防ぎます。ただし、
― 40 ―
REV. 0
AD9516-0
VCOのキャリブレーションは、手動で開始する必要があります。
このため、PLLレジスタのいずれかが値を変更するたびにキャ
リブレーションを実行するのではなく、どのような順番でレジ
スタを設定し、キャリブレーションをいつ開始するかを柔軟に
決めることができます。たとえば、自動キャリブレーションを
毎回実行することなく、VCO周波数をごくわずか変更すること
ができます（この変更は慎重に行う必要があります。たとえば、
数百kHzなら問題ないが、数MHzでは問題があるといった場合
もあるため、VCO制御電圧が最高の性能が保証される公称限界
値を超えないことが明らかな場合にのみ行うようにします）。
さらに、キャリブレーション手順に伴ってVCO周波数が急速に
変化するため、分配部はキャリブレーションが終了するまで自
動的にSYNC状態に入ります。したがって、この一時的な出力
の損失を考慮に入れておく必要があります。
VCOのキャリブレーションは、次の条件で開始してください。
• PLLのR、P、B、Aの分周器のうちいずれかの設定を変更し
た後、または PLL リファレンス・クロック周波数が変化し
た後。つまり、 PLL レジスタまたはリファレンス・クロッ
クが変化し、その結果VCO周波数が変わったときです。
• システム・キャリブレーションが必要な場合にいつでも。
VCOは最初に一方の極端な温度でキャリブレーションが行
われた場合でも、その反対の極端な温度でも正しく動作す
るように設計されています。ただし、必要に応じてVCOの
キャリブレーションはいつでも開始できます。
クロックの分配
クロック・チャンネルは、共通の1 個の分周器を使用する出力
ペア（CMOSの場合はダブル・ペア）で構成されます。クロッ
ク出力は、出力ピンに接続するドライバで構成されます。ク
ロック出力ピンの信号レベルは、LVPECLまたは
LVDS/CMOSです。
AD9516は、5つのクロック・チャンネルを備えています。この
うち3つがLVPECL（6本の出力）、2つがLVDS/CMOS（最大4
本のLVDS出力または最大8本のCMOS出力）です。
チャンネル分周器では、現在設定されている分周比に応じてさ
まざまなデューティサイクルを選択できます。すなわち、特定
の分周比Dに対して、分周器の出力をN＋1入力クロック・サイ
クル時にハイレベル、 M ＋ 1 入力クロック・サイクル時にロー
レベルに設定できます（D＝N＋M＋2）。たとえば、5分周を分
周器の1つの入力サイクル時にハイレベル、4サイクル時にロー
レベルに設定したり、または分周器の3 つの入力サイクル時に
ハイレベル、2 サイクル時にローレベルに設定することができ
ます。その他の組み合わせも可能です。
チャンネル分周器には、ディスエーブル設定できるデューティ
サイクル補正機能があります。上述の選択できるデューティサ
イクルとは異なり、この機能は奇数の分周によって生じる50%
以外のデューティサイクルを補正します。ただし、この機能を
使用する場合は、M＝N＋1で分周を設定する必要があります。
また、チャンネル分周器には、粗位相オフセットまたは粗遅延
の設定が可能です。選択した分周に応じて、最大 31 の入力ク
ロック・サイクルまで出力を遅延できます。分周器の出力は、
スタートをハイレベルまたはローレベルに設定できます。
内部VCOまたは外部CLKのクロック源
AD9516のクロック分配には、
____2つのクロック入力源を使用でき
ます。内部VCOか、CLK/CLKピンに接続する外部クロックで
す。内部VCO か外部CLK のいずれかを分配クロック信号源に
選択する必要があります。内部VCOをクロック源にする場合は、
VCO分周器を使用する必要があります。CLKをクロック源に
する場合は、CLK周波数がチャンネル分周器の最大入力周波数
（1600MHz）よりも低い限り、VCO分周器を使用する必要はあ
りません。CLK 周波数がこれよりも高い場合は、VCO 分周器
を使用して、チャンネル分周器で許容できる周波数までCLK周
波数を下げる必要があります。表30に、VCO、CLK、VCO分
周器を選択する方法を示します。0x1E1<1:0>でチャンネル分
周器のクロック源を選択し、VCO分周器を使用するかどうかを
設定します。VCO分周器を使用せずに、VCOを選択すること
はできません。
表30.
各チャンネルには、入力されたクロック周波数を分周する専用
のプログラマブルな分周器がそれぞれ備わっています。
LVPECLチャンネル分周器は、1∼32の整数による分周が可能
な分周器を内蔵しています。各LVDS/CMOSチャンネル分周器
には、1∼32の任意の整数での分周を設定できる2個のカスケー
ド接続の分周器があります。チャンネルの合計分周比は、2 個
のカスケード接続された分周器の分周比の積になります。すな
わち、（ 1 ∼ 32 ）×（ 1 ∼ 32 ）、最大 1024 の分周比が可能です
（これは、1∼1024までのすべての値ではなく、2個の分周器の
分周比の積に相当する値のみです）。
内部VCOの周波数はチャンネル分周器の最大入力周波数
（1600MHz）を上回るため、オンチップVCOの後でVCO分周
器を使用する必要があります。VCO分周器は2、3、4、5、6分
周の設定が可能です。CLK入力に接続する外部クロック信号の
周波数が1600MHzより高い場合にも、VCO分周器が必要です。
REV. 0
チャンネル分周器のクロック源のVCOまたはCLKの
選択、およびVCO分周器を使用するか否かの選択
0x1E1
<1> <0> Channel Divider Source
VCO Divider
0
0
CLK
Used
0
1
CLK
Not used
1
0
VCO
Used
1
1
Not allowed
Not allowed
LVPECL出力へのCLKまたはVCOの直接接続
内部VCOまたはCLK（VCO分周器の入力に選択されている方）
をOUT0∼OUT5のLVPECL出力に直接接続することが可能で
す。この設定では、VCOの最大周波数までの周波数を
LVPECL出力に直接送ることができます。LVPECL出力は、一
番高い周波数で電圧振幅が最大にならないことがあります。
― 41 ―
AD9516-0
内部 VCO または CLK に直接 LVPECL 出力を接続するときは、
チャンネルで使用しない場合でも、分配部のクロック源にVCO
分周器を選択する必要があります。
出力への直接接続の場合は、内部VCO またはCLK のいずれか
をクロック源に選択してください。
表31. VCO分周器の入力とLVPECL出力との直接接続の設定
Register Setting
Selection
0x1E1<1:0> = 00b CLK is the source; VCO divider selected
LVPECL出力ドライバに分周した周波数を供給するチャンネル
分周器には、2∼32分周器が1個備わっています。この分周器は、
1∼32分周を行います。1分周の場合は、分周器をバイパスしま
す。分周器にはプログラマブルなデューティサイクル機能も備
わっており、オプションとして分周比が奇数のときにデュー
ティサイクルを補正します。入力クロック・サイクルの増分で
位相オフセットまたは遅延を選択できます。チャンネル分周器
は、最大入力 1600MHz で動作します。分周器の機能とその設
定は、該当するセットアップ・レジスタとコントロール・レジ
スタの設定で選択します（表51∼表61を参照）。
0x1E1<1:0> = 10b VCO is the source; VCO divider selected
VCO分周器
0x192<1> = 1b
Direct to output OUT0, OUT1
0x195<1> = 1b
Direct to output OUT2, OUT3
0x198<1> = 1b
Direct to output OUT4, OUT5
VCO分周器は、内部VCOまたは外部CLKの入力とクロック分
配チャンネル分周器の間の周波数分周を行います。VCO分周器
は、2、3、4、5、6の分周比に設定できます（表59の
0x1E0<2:0>を参照）。
クロック周波数の分周
周波数分周の合計分周比は、 VCO 分周器（使用する場合）と
チャンネル分周器の分周比を合わせた値になります。VCO分周
器を使用する場合、VCO またはCLK から出力までの分周比合
計は、VCO分周器の分周比（2、3、4、5、6）とチャンネル分
周器の分周比の積になります。表32と表33に、チャンネルの周
波数分周を設定する方法を示します。 LVPECL 出力の場合、
チャンネル当たりの分周器は1個のみです。LVDS/CMOS出力
の場合は、チャンネル当たり2個の分周器（X.1、X.2）がカス
ケード接続されます。
表32.
2 to 6
2 to 6
1 (bypassed) Yes
1 (bypassed) No
CLK/VCO
2 to 6
2 to 32
CLK
Not
used
Not
used
1 (bypassed) No
1
(2 to 6) ×
(1)
(2 to 6) ×
(2 to 32)
1
2 to 32
2 to 32
No
No
分周器0、分周器1、分周器2のDxの設定
Divider Low Cycles High Cycles Bypass
M
N
Direct to Frequency
Output Division
CLK/VCO
CLK/VCO
CLK
器の分周比とその他の機能の設定に使用するレジスタのロケー
ションを示します。分周比は、MとNの値で設定します。バイ
パス・ビットを設定することにより、分周器をバイパスできま
す（1分周の設定と同じで、分周器回路はパワーダウンします）。
DCCOFFビットの設定に応じて、デューティサイクル補正をイ
ネーブルまたはディスエーブルすることができます。
表34.
分周器0から分周器2までの周波数分周
CLK or VCO VCO
Channel
Selected
Divider Divider
チャンネル分周器―LVPECL出力
チャンネル分周器は、LVPECLの各出力ペアを駆動します。合
計6個のLVPECL出力（OUT0∼OUT5）を駆動する3個のチャ
ンネル分周器（0、1、2）があります。表34に、これらの分周
DCCOFF
0
0x190<7:4>
0x190<3:0>
0x191<7> 0x192<0>
1
0x193<7:4>
0x193<3:0>
0x194<7> 0x195<0>
2
0x196<7:4>
0x196<3:0>
0x197<7> 0x198<0>
チャンネルの周波数分周（0、1、2）
各チャンネル（チャンネル番号はx：0、1、2）について、Mと
N（0∼15の10進数を表す各4ビット）の値で周波数分周比Dx
を設定します。
Number of Low Cycles＝M＋1
表33.
分周器3および分周器4の周波数分周
CLK or
VCO
Selected
Number of High Cycles＝N＋1
Frequency
Division
サイクルとは、チャンネル分周器の入力に現在接続されている
クロック信号（VCO分周器出力またはCLK）のサイクルです。
(2 to 6) ×
(1) × (1)
(2 to 6) ×
(2 to 32) × (1)
(2 to 6) ×
(2 to 32) ×
(2 to 32)
分周器のバイパス時は、Dx＝1です。
CLK/VCO 2 to 6
1
1
(bypassed) (bypassed)
2 to 32
1
(bypassed)
2 to 32
2 to 32
CLK
Not
used
1
1
1
CLK
Not
used
2 to 32
1
(2 to 32) × (1)
CLK
Not
used
2 to 32
2 to 32
2 to 32 ×
(2 to 32)
VCO
Channel Divider
Divider X.1
CLK/VCO 2 to 6
CLK/VCO 2 to 6
X.2
その他の場合は、Dx＝（N＋1）＋（M＋1）＝N＋M＋2です。
したがって、各チャンネル分周器では1∼32の任意の整数によ
る分周が可能です。
― 42 ―
REV. 0
AD9516-0
デューティサイクルおよびデューティサイクル補正（0、1、2）
チャンネル出力のクロック信号のデューティサイクルは、次に
示す条件の一部またはすべての結果を反映します。
表36.
VCO分周器を使用し、入力デューティサイクルがX％
の場合の出力デューティサイクル
VCO
• そのチャンネルのMとNの値
Dx
Output Duty Cycle
Divider N + M + 2 DCCOFF = 1 DCCOFF = 0
• DCCイネーブルの有無
Even
1(divider
bypassed)
50%
50%
Odd = 3 1 (divider
bypassed)
33.3%
(1 + X%)/3
Odd = 5 1 (divider
bypassed)
40%
(2 + X%)/5
Even
Even
(N + 1)/
(N + M + 2)
50%,
requires M = N
Odd
(N + 1)/
(N + M + 2)
50%,
requires M = N + 1
Odd = 3 Even
(N + 1)/
(N + M + 2)
50%,
requires M = N
Odd = 3 Odd
(N + 1)/
(N + M + 2)
(3N + 4 + X%)/(6N + 9),
requires M = N + 1
Odd = 5 Even
(N + 1)/
(N + M + 2)
50%,
requires M = N
Odd = 5 Odd
(N + 1)/
(N + M + 2)
(5N + 7 + X%)/(10N + 15),
requires M = N + 1
• VCO分周器使用の有無
• CLK入力のデューティサイクル（内部VCOのデューティサ
イクルは50％）
各チャンネル分周器のDCC機能は、デフォルトでイネーブルさ
れています。ただし、チャンネルのDCCOFFビットを設定する
ことにより、チャンネル分周器ごとにDCC機能をディスエーブ
ルすることができます。
チャンネル分周器にMおよびNの値を指定すると、デューティ
サイクルが50％以外の値になります。M≠Nのときに分周が偶
数の場合も、デューティサイクルは50％以外の値になります。
デューティサイクル補正機能は、チャンネル分周器出力の50％
以外のデューティサイクルを50％のデューティサイクルに自動
的に補正します。デューティサイクルの補正を行うためには、
チャンネル分周器には次の条件が必要です。
• 偶数分周は、M＝Nで設定にする。
• 奇数分周は、M＝N＋1で設定にする。
バイパスまたはDCC機能による補正を行わない場合、各チャン
ネル分周器出力のデューティサイクルは、％単位の（N＋1）/
（N＋M＋2）の値になります。
表37.
VCO分周器を使用しない場合のチャンネル分周器出力
のデューティサイクル
表35∼表37に、チャンネル分周器の出力をさまざまに設定した
場合のデューティサイクルを示します。
Input Clock
Divider
N + M + 2 DCCOFF = 1 DCCOFF = 0
表35.
Any
1
1 (divider
bypassed)
Same as input
duty cycle
Any
Even
(N + 1)/
(M + N + 2)
50%,
requires M = N
50%
Odd
(N + 1)/
(M + N + 2)
50%,
requires M = N + 1
X%
Odd
(N + 1)/
(M + N + 2)
(N + 1 + X%)/
(2 × N + 3),
requires M = N + 1
VCO分周器を使用し、入力デューティサイクルが50％
Dx
の場合の出力デューティサイクル
VCO
Dx
Output Duty Cycle
Divider N + M + 2
DCCOFF = 1 DCCOFF = 0
Even
50%
50%
Odd = 3 1 (divider
bypassed)
33.3%
50%
Odd = 5 1 (divider
bypassed)
40%
50%
Even,
Odd
Even
(N + 1)/
(N + M + 2)
50%; requires
M=N
Even,
Odd
Odd
(N + 1)/
(N + M + 2)
50%; requires
M=N+1
REV. 0
1 (divider
bypassed)
Output Duty Cycle
内部 VCO のデューティサイクルは 50 ％です。したがって、こ
の VCO を出力に直接接続する場合のデューティサイクルは
50％です。CLK入力を直接出力に接続する場合の出力のデュー
ティサイクルは、CLK入力のデューティサイクルと同じです。
― 43 ―
AD9516-0
0
位相オフセットまたは粗遅延（0、1、2）
各チャンネル分周器はレジスタ・ビットの設定により、位相オ
フセットまたは粗遅延を設定できます（表38を参照）。この設
定に基づいて、チャンネル分周器の入力周波数の何サイクル分
（連続的な立上がりエッジ）で分周器出力の立上がりエッジを
オフセットまたは遅延するかが決まります。この遅延は、非遅
延出力（位相オフセットがゼロのとき）を基準とします。遅延
量は、位相オフセット（PO）レジスタにロードされる5ビット
と各チャンネル分周器のスタート・ハイ（ SH ）ビットで設定
します。スタート・ハイ・ビットを設定すると、分周器に設定
したロー・サイクル数（ M ）も遅延に影響するようになりま
す。
位相オフセットを有効にするには、SYNC機能を使用する必要
があります（「出力の同期―SYNC機能」を参照）。
表38.
分周器0、分周器1、分周器2の位相オフセットと分周
の設定
Start
Divider High (SH)
Phase
Offset (PO)
Low Cycles
M
High Cycles
N
0
0x191<4> 0x191<3:0> 0x190<7:4> 0x190<3:0>
1
0x194<4> 0x194<3:0> 0x193<7:4> 0x193<3:0>
2
0x197<4> 0x197<3:0> 0x196<7:4> 0x196<3:0>
1
2
3
4
5
6
7
8
9
10 11 12 13 14 15
CHANNEL
DIVIDER INPUT
Tx
CHANNEL DIVIDER OUTPUTS
DIV = 4, DUTY = 50%
DIVIDER 1
SH = 0
PO = 1
DIVIDER 2
SH = 0
PO = 2
06419-071
SH = 0
DIVIDER 0 PO = 0
1 × Tx
2 × Tx
図53.
粗位相オフセット（または粗遅延）の結果
チャンネル分周器―LVDS/CMOS出力
チャンネル分周器3とチャンネル分周器4は、それぞれLVDS出
力ペアを駆動し、合計4個のLVDS出力（OUT6∼OUT9）を駆
動することができます。各LVDS差動入力をCMOSシングルエ
ンド出力ペア（ A と B ）としてそれぞれ設定し、最大 8 個の
CMOS 出力を構成することも可能です。各ペアの B 出力はデ
フォルトでオフに設定されていますが、必要に応じてターンオ
ンできます。
前提条件は次のとおりです。
Δt＝遅延（秒単位）
Δc＝遅延（Dxの入力におけるクロック信号のサイクル数）
Tx＝分周器Dxの入力におけるクロック信号の期間（秒）
Φ＝
16×SH<4>＋8×PO<3>＋4×PO<2>＋2×PO<1>＋1×PO<0>
チャンネル分周器の分周比は、 N ＝ハイサイクルおよび M ＝
ローサイクルで設定します。
チャンネル分周器3とチャンネル分周器4は、それぞれ2個のカ
スケード接続された1∼32の周波数分周器で構成されています。
チャンネルの周波数分周比は、DX.1×DX.2または最大1024です。
どちらの分周器もデフォルトでDCCがイネーブルされています
が、チャンネルのDCCOFFビットの設定によって、必要に応じ
てディスエーブルすることができます。粗位相オフセットまた
は粗遅延の設定も可能です（「位相オフセットまたは粗遅延
（分周器3および分周器4）」を参照）。チャンネル分周器は、最
大1600MHz で動作します。分周器の機能と設定は、該当する
セットアップ・レジスタとコントロール・レジスタの設定で選
択します（表51および表52∼表61を参照）。
表39.
例1
Φ≦15の場合：
Δt＝Φ×Tx
Δc＝Δt/Tx＝Φ
分周器3、分周器4の分周（Dx）の設定
Divider M
3 3.1
例2
Φ≧16の場合：
Δt＝(Φ−16＋M＋1)×Tx
Δc＝Δt/Tx
各分周器に異なる位相オフセットを指定することにより、出力
間の遅延をチャンネル分周器の入力クロック・サイクルの増分
として設定できます。図53に、このような出力間の粗オフセッ
トの設定結果を示します。
0x199<7:4>
N
Bypass
DCCOFF
0x199<3:0> 0x19C<4> 0x19D<0>
3.2
0x19B<7:4> 0x19B<3:0> 0x19C<5> 0x19D<0>
4 4.1
0x19E<7:4> 0x19E<3:0> 0x1A1<4> 0x1A2<0>
4.2
0x1A0<7:4> 0x1A0<3:0> 0x1A1<5> 0x1A2<0>
チャンネルの周波数分周（分周器3と分周器4）
各チャンネル分周器の分周比は、個々の分周器に対応するレジ
スタのビットで設定します（X.Y＝3.1、3.2、4.1、4.2）
。
Number of Low Cycles＝MX.Y＋1
Number of High Cycles＝NX.Y＋1
X.1とX.2の両方をバイパスする場合は、Dx＝1×1＝1です。
X.2のみをバイパスする場合は、Dx＝（NX.1＋MX.1＋2）×1です。
X.1 と X.2 のどちらもバイパスしない場合は、 D x ＝（ N X . 1 ＋
MX.1＋2）×（NX.2＋MX.2＋2）となります。
― 44 ―
REV. 0
AD9516-0
分周器をカスケード接続することにより、最大1024のチャンネ
ル分周比が得られます。ただし、1から1024までのすべての整
数値の分周比が得られるわけではありません。2 個の分周器そ
れぞれの分周比の積（DX.1×DX.2）に相当する値のみが可能で
す。
表41.
DX.1
Input Clock
分周器3と分周器4を使用するとき、1個の分周器のみで十分な
場合は、最初の分周器（X.1）を使用し、2番目の分周器（X.2）
はバイパスしてください。X.1をバイパスし、X.2を使用するこ
とはできません。
デューティサイクルおよびデューティサイクル補正（分周器3
と分周器4）
分周器 3 と分周器 4 のデューティサイクルおよび DCC に関する
注意事項は、分周器 0 、分周器 1 、分周器 2 の場合と同じです
（「デューティサイクルおよびデューティサイクル補正（0、1、
2）」を参照）。ただし、分周器3と分周器4のチャンネル分周器
の場合は、適用可能な設定の数がもっと複雑です。
分周器3と分周器4のデューティサイクル補正では、チャンネル
分周器について次の条件が必要です。
分周器3、分周器4のデューティサイクル、VCO分周器
を使用しない、デューティサイクル補正オフ
（DCCOFF＝1）
DX.2
Output
Duty Cycle
NX.1 + MX.1 + 2 NX.2 + MX.2 + 2 Duty Cycle
50%
1
1
50%
X%
1
1
X%
50%
Even, Odd
1
(NX.1 + 1)/
(NX.1 + MX.1 + 2)
X%
Even, Odd
1
(NX.1 + 1)/
(NX.1 + MX.1 + 2)
50%
Even, Odd
Even, Odd
(NX.2 + 1)/
(NX.2 + MX.2 + 2)
X%
Even, Odd
Even, Odd
(NX.2 + 1)/
(NX.2 + MX.2 + 2)
表42.
• 偶数のDX.Yは、MX.Y＝NX.Y（ローサイクル＝ハイサイクル）
で設定する。
分周器3、分周器4のデューティサイクル、VCO分周
器使用、デューティサイクル補正オン（DCCOFF＝0）、
VCO分周器の入力デューティサイクル＝50％
DX.1
DX.2
• 奇数のDX.Yは、MX.Y＝NX.Y＋1で設定する（ローサイクルの
値はハイサイクルの値より1大きい）。
VCO
Divider N + M + 2
X.1
X.1
NX.2 + MX.2 + 2
Duty Cycle
• 分周器を1個だけバイパスする場合は、2番目の分周器X.2に
する。
Even
1
1
50%
Odd
1
1
50%
• 1 個のみの分周器が偶数の分周器の場合は、 2 番目の分周器
X.2とする。
Even
Even (NX.1 = MX.1)
1
50%
Odd
Even (NX.1 = MX.1)
1
50%
表 40 ∼表 44 に、分周器 3 および分周器 4 からの出力クロックの
デューティサイクルについて可能な設定を示します。
Even
Odd (MX.1 = NX.1 + 1) 1
50%
Odd
Odd (MX.1 = NX.1 + 1) 1
50%
表40.
Even
Even (NX.1 = MX.1)
Even (NX.2 = MX.2)
50%
Odd
Even (NX.1 = MX.1)
Even (NX.2 = MX.2)
50%
Even
Odd (MX.1 = NX.1 + 1) Even (NX.2 = MX.2)
50%
Odd
Odd (MX.1 = NX.1 + 1) Even (NX.2 = MX.2)
50%
Even
Odd (MX.1 = NX.1 + 1) Odd (MX.2 = NX.2 + 1) 50%
Odd
Odd (MX.1 = NX.1 + 1) Odd (MX.2 = NX.2 + 1) 50%
分周器3、分周器4のデューティサイクル、VCO分周器
使用、デューティサイクル補正オフ（DCCOFF＝1）
DX.1
VCO
Divider
DX.2
NX.1 + MX.1 + 2 NX.2 + MX.2 + 2 Output Duty Cycle
Even
1
1
50%
Odd = 3
1
1
33.3%
Odd = 5
1
1
40%
Even
Even, Odd
1
(NX.1 + 1)/
(NX.1 + MX.1 + 2)
Odd
Even, Odd
1
(NX.1 + 1)/
(NX.1 + MX.1 + 2)
Even
Even, Odd
Even, Odd
(NX.2 + 1)/
(NX.2 + MX.2 + 2)
Odd
Even, Odd
Even, Odd
(NX.2 + 1)/
(NX.2 + MX.2 + 2)
REV. 0
― 45 ―
Output
AD9516-0
表43.
分周器3、分周器4のデューティサイクル、VCO分周器
使用、デューティサイクル補正オン（DCCOFF＝0）、
VCO分周器の入力デューティサイクル＝X％
表44.
分周器3、分周器4のデューティサイクル、VCO分周器
を使用しない、デューティサイクル補正オン
（DCCOFF＝0）
1
1
50%
Input
Clock
DX.1
Duty
Cycle N + M + 2
X.1
X.1
Odd = 3 1
1
(1 + X%)/3
50%
1
1
50%
Odd = 5 1
1
(2 + X%)/5
50%
50%
Even
(NX.1 = MX.1)
1
50%
Even
(NX.1 = MX.1)
1
Even
X%
1
1
X% (High)
Odd
Even
(NX.1 = MX.1)
1
50%
X%
Even
(NX.1 = MX.1)
1
50%
Even
Odd
1
(MX.1 = NX.1 + 1)
50%
50%
Odd
1
(MX.1 = NX.1 + 1)
50%
Odd = 3 Odd
1
(MX.1 = NX.1 + 1)
(3NX.1 + 4 + X%)/
(6NX.1 + 9)
X%
Odd
1
(MX.1 = NX.1 + 1)
(NX.1 + 1 + X%)/
(2NX.1 + 3)
Odd = 5 Odd
1
(MX.1 = NX.1 + 1)
(5NX.1 + 7 + X%)/
(10NX.1 + 15)
Odd
1
(MX.1 = NX.1 + 1)
(NX.1 + 1 + X%)/
(2NX.1 + 3)
Even
Even
(NX.1 = MX.1)
Even
(NX.2 = MX.2)
50%
50%
Even
(NX.1 = MX.1)
Even
(NX.2 = MX.2)
50%
Odd
Even
(NX.1 = MX.1)
Even
(NX.2 = MX.2)
50%
X%
Even
(NX.1 = MX.1)
Even
(NX.2 = MX.2)
50%
Even
Odd
Even
(MX.1 = NX.1 + 1) (NX.2 = MX.2)
50%
50%
Odd
Even
(MX.1 = NX.1 + 1) (NX.2 = MX.2)
50%
Odd
Odd
Even
(MX.1 = NX.1 + 1) (NX.2 = MX.2)
50%
X%
Odd
Even
(MX.1 = NX.1 + 1) (NX.2 = MX.2)
50%
Even
Odd
Odd
50%
(MX.1 = NX.1 + 1) (MX.2 = NX.2 + 1)
50%
Odd
Odd
50%
(MX.1 = NX.1 + 1) (MX.2 = NX.2 + 1)
X%
Odd
Odd
(2NX.1NX.2 + 3NX.1 +
(MX.1 = NX.1 + 1) (MX.2 = NX.2 + 1) 3NX.2 + 4 + X%)/
((2NX.1 + 3)(2NX.2 + 3))
DX.1
VCO
DX.2
Output
Divider N + M + 2 N + M + 2 Duty Cycle
X.1
X.1
X.2
X.2
Even
Odd = 3 Odd
Odd
(6NX.1NX.2 + 9NX.1 +
(MX.1 = NX.1 + 1) (MX.2 = NX.2 + 1) 9NX.2 + 13 + X%)/
(3(2NX.1 + 3)
(2NX.2 + 3))
Odd = 5 Odd
Odd
(10NX.1NX.2 + 15NX.1 +
(MX.1 = NX.1 + 1) (MX.2 = NX.2 + 1) 15NX.2 + 22 + X%)/
(5(2 NX.1 + 3)
(2NX.2 + 3))
DX.2
Output
NX.2 + MX.2 + 2 Duty Cycle
位相オフセットまたは粗遅延（分周器3と分周器4）
分周器3と分周器4は、位相オフセットまたは遅延の設定ができ
ます。位相オフセットは、位相オフセットとスタート・ハイ・
レジスタのビットの組み合わせによって設定します（表45を参
照）。
表45.
分周器3と分周器4の位相オフセットと分周の設定
Start
Divider High (SH)
3 3.1
3.2
Phase
Offset (PO)
Low
Cycles M
0x19C<0> 0x19A<3:0> 0x199<7:4>
High
Cycles N
0x199<3:0>
0x19C<1> 0x19A<7:4> 0x19B<7:4> 0x19B<3:0>
4 4.1
0x1A1<0> 0x19F<3:0>
0x19E<7:4>
4.2
0x1A1<1> 0x19F<7:4>
0x1A0<7:4> 0x1A0<3:0>
0x19E<3:0>
前提条件は次のとおりです。
Δt＝遅延（秒単位）
Φx, y＝16×SH<0>＋8×PO<3>＋4×PO<2>＋2×PO<1>＋1×
PO<0>
TX.1＝分周器DX.1の入力におけるクロック信号の期間（秒）
TX.2＝分周器DX.2の入力におけるクロック信号の期間（秒）
― 46 ―
REV. 0
AD9516-0
例1
微遅延の計算
次の値と式を用いて、遅延ブロックの遅延を計算します。
ΦX.1≦15およびΦX.2≦15の場合：
IRAMP (µA)＝200×(Ramp Current＋1)
Δt＝ΦX.1×TX.1＋ΦX.2×TX.2
Number of Capacitors＝Number of <Bits>＝
0 in Ramp Capacitors＋1
例2
ΦX.1≦15およびΦX.2≧16の場合：
例：101＝1＋1＝2；110＝1＋1＝2；100＝2＋1＝3；
001＝2＋1＝3；111＝0＋1＝1
Δt＝ΦX.1×TX.1＋(ΦX.2−16＋MX.2＋1)×TX.2
Delay Range (ns)＝200×((No. of Caps＋3)/(IRAMP))×
1.3286
例3
ΦX.1≧16およびΦX.2≦15の場合：
Offset (ns)＝
Δt＝(ΦX.1−16＋MX.1＋1)×TX.1＋ΦX.2×TX.2
0.34＋(1600−IRAMP )×10
−4
例4
ΦX.1≧16およびΦX.2≧16の場合：
微遅延調整（分周器3と分周器4）
AD9516の各LVDS/CMOS出力（OUT6∼OUT9）には、出力
におけるクロック信号の可変時間遅延（Δt）が設定できるアナ
ログ遅延要素があります。
CMOS
ΔT
LVDS
FINE DELAY
ADJUST
CMOS
OUTM
LVDS
FINE DELAY
ADJUST
CMOS
OUTN
OUTN
06419-072
CMOS
ΔT
微遅延（OUT6∼OUT9）
クロック信号に適用される遅延量は、各出力の4 個のレジスタ
を設定して決めます（表46を参照）。
アナログ微遅延の設定
OUTPUT
Ramp
Ramp
(LVDS/CMOS) Capacitors Current
Delay
Fraction
Delay
Bypass
OUT6
0xA1<5:3> 0xA1<2:0>
0xA2<5:0>
0xA0<0>
OUT7
0xA4<5:3> 0xA4<2:0>
0xA5<5:0>
0xA3<0>
OUT8
0xA7<5:3> 0xA7<2:0>
0xA8<5:0>
0xA6<0>
OUT9
0xAA<5:3> 0xAA<2:0> 0xAB<5:0> 0xA9<0>
REV. 0
Fine Delay (ns)＝
Delay Range×Delay Fraction×(1/63)＋Offset
遅延フラクションは、最大47の10進数値（101111b、0x2F）の
み使用できます。
遅延機能は、非遅延出力に規定されているジッタよりも大きい
ジッタを加えます。このため、遅延機能は主にFPGA、ASIC、
DUC、DDCなどのデジタル・チップのクロック動作に使用し
てください。遅延をイネーブルした出力は、データ・コンバー
タのクロック動作には適しません。遅延ブロックがランプ・ポ
イントとトリップ・ポイントを使用して可変遅延を発生するた
め、フルスケールが長いとジッタが増加します。ランプ時間を
低速にすると、時間ジッタが増加します。
BYPASS
表46.
×6
OUTM
OUTPUT
DRIVERS
DIVIDER
X.2
図54.
I RAMP
微遅延は、出力クロック期間の 1/2 を超えないようにしてくだ
さい。遅延が出力クロック期間の 1/2 よりも長いと、出力はク
ロック動作を停止します。
BYPASS
DIVIDER
X.1
No.ofCaps −1
Delay Full Scale (ns)＝Delay Range＋Offset
Δt＝(ΦX.1−16＋MX.1＋1)×TX.1＋(ΦX.2−16＋MX.2＋1)×TX.2
VCO
CLK DIVIDER
＋
出力の同期―SYNC機能
AD9516のクロック出力は、相互に同期が可能です。出力を個
別にこの同期から外すこともできます。同期では、除外されて
いない出力をプリセットされた一連のスタティックな条件に設
定し、その後プリセットの条件が適用されると同時に出力を開
放してクロック動作を継続させます。これにより、複数の出力
のエッジをアライメントしたり、粗位相オフセット設定に従っ
て複数の出力のエッジの間隔を取ることができます。
― 47 ―
AD9516-0
______
______
SYNC 機能を実行する最も一般的な方法は、SYNCピンを使用
______
して出力を手動で同期させる方法です。これには、SYNCピン
出力の同期は、次のようにいくつかの方法で実行できます。
______
• SYNC ピンをローレベルに強制設定してから、開放する
（手動同期）。
の立下がり信号が必要です。信号をローレベルに保持し、同期
が必要なとき開放します。 SYNC 動作のタイミングを図 55
（VCO分周器を使用）と図56（VCO分周器を使用しない）に示
します。AD9516内部のクロック・エッジを基準とするSYNC
信号が非同期であるため、チャンネル分周器の入力に最大
1ク
______
ロック・サイクルの不確定性が生じます。 SYNC の立上がり
エッジから同期された出力クロックの開始までの遅延は、チャ
ンネル分周器入力の14 ∼15 クロック・サイクルに、VCO 分周
器を使用するか否かによって、 VCO 分周器入力の 1 サイクル
（図55を参照）またはチャンネル分周器入力の1サイクル（図56
を参照）を加えた数になります。サイクル数は、信号の立上が
りエッジからカウントします。
• ソフト同期ビット（ 0x230<0> ）、ソフト・リセット・ビッ
ト （ 0 x 0 0 < 5 > ［ ミ ラ ー ］）、 分 配 パ ワ ー ダ ウ ン ・ ビ ッ ト
（ 0x230<1> ）のいずれか 1 つを設定してから、リセットす
る。
• 出力の同期をチップのパワーアップ・シーケンスの一部と
して実行する。
______
• RESET ピンをローレベルに強制設定してから、開放する
（チップ・リセット）。
___
• PDピンをローレベルに強制設定してから、開放する（チッ
プ・パワーダウン）。
SYNC 機能のもう 1 つの一般的な方法は、ソフト同期ビット
（0x230<0>）の設定とリセットを行う方法です（詳細は、表52∼
表61を参照）。ソフト同期ビットの設定でもリセットでも、す
べてのレジスタの更新（0x230<0>＝0）動作を有効にする必要
があります。
• VCOのキャリブレーションが完了するたびに、最初に内部
SYNCを自動的にアサートして、VCOのキャリブレーショ
ンの終了時に開放する。
CHANNEL DIVIDE R
OUTPUT CLOCKING
CHANNEL DIVIDE R
OUTPUT CLOCKING
CHANNEL DIVIDER OUTPUT STATIC
INPUT TO VCO DIVIDER
INPUT TO CHANNEL DIVIDER
1
1
2
3
4
5
6
7
8
9
10
11
12
13
14
SYNC PIN
OUTPUT OF
CHANNEL DIVIDER
06419-073
14 TO 15 CYCLES AT CHANNEL DIVIDER INPUT + 1 CYCLE AT VCO DIVIDER INPUT
図55. VCO分周器を使用する場合のSYNCタイミング―CLKまたはVCOの入力
― 48 ―
REV. 0
AD9516-0
CHANNEL DIVIDER
OUTPUT CLOCKING
CHANNEL DIVIDE R
OUTPUT CLOCKING
CHANNEL DIVIDER OUTPUT STATIC
INPUT TO CLK
IINPUT TO CHANNEL DIVIDER
1
1
2
3
4
5
6
7
8
9
10
11
12
13
14
SYNC PIN
OUTPUT OF
CHANNEL DIVIDER
06419-074
14 TO 15 CYCLES AT CHANNEL DIVIDER INPUT + 1 CYCLE AT CLK INPUT
図56. VCO分周器を使用しない場合のSYNCタイミング―CLK入力のみ
SYNC動作は、（NOSYNCビットによって）除外されていない
出力のすべてにプリセットの条件を適用してから、クロック動
作を同期して開始させます。プリセット条件では、各チャンネ
ルのスタート・ハイ・ビットとその位相オフセットの設定を考
慮に入れます。これらの設定によって、SYNC動作発生時の各
出力のスタティック状態、またSYNC動作の終了後再びクロッ
ク動作を開始するときの出力の状態と相対的位相が決まりま
す。各出力間と同期の終了後、これによって位相オフセットを
設定できます。
AD9516の出力はペアになっており、各ペア（CMOSの場合は
2つのペア、つまり4個の出力）で1個のチャンネル分周器を共
用します。同期条件は、ペアの両方の出力に適用されます。
チャンネルの NOSYNC ビットを設定することによって、各
チャンネル（ 1 個の分周器とその出力）を SYNC 動作から除外
できます。SYNCを無視するように設定されているチャンネル
（除外チャンネル）は SYNC 動作中にその出力をスタティック
にせず、その出力は除外されていないチャンネルの出力と同期
しません。
LVPECL出力：OUT0∼OUT5
LVPECL差動電圧（VOD）が選択できます（約400∼約960mV。
0xF0:0xF5<3:2> を参照）。LVPECL 出力には専用の電源ピン
（VS_LVPECL）が備わっているため、別の電源を使用できま
す。VS_LVPECLは2.5∼3.3Vが可能です。
LVPECL出力の極性は非反転または反転に設定できます。これ
によって、基板レイアウトを変更せずに、アプリケーション内
の出力の相対的な極性を調整できます。各LVPECL出力は、必
要に応じてパワーダウンまたはパワーアップできます。
LVPECL出力段のアーキテクチャにより、パワーダウン条件に
よっては過大な電気ストレスや障害が発生する可能性がありま
す。このため、 LVPECL 出力にはいくつかのパワーダウン・
モードがあります。パワーダウン時に出力デバイスの保護を続
ける安全パワーダウン・モードもありますが、このモードでは
トータル・パワーダウンよりも消費電力がやや高くなります。
LVPECL出力ピンを終端する場合は、安全パワーダウン・モー
ドを選択することが推奨されます。これらのピンを接続しない
（使用しない）場合は、トータル・パワーダウンを選ぶことも
できます。
クロック出力
AD9516では、LVPECL、LVDS、CMOSの3つの異なる出力
レベルを選択できます。OUT0∼OUT5はLVPECLの差動出力、
OUT6 ∼ OUT9 は LVDS/CMOS 出力です。これらの出力は、
LVDS差動出力またはペア構成のシングルエンドCMOS出力に
3.3V
OUT
設定できます。
GND
06419-033
OUT
図57. LVPECL出力の簡略等価回路
REV. 0
― 49 ―
AD9516-0
LVDS/CMOS出力：OUT6∼OUT9
OUT6∼OUT9をLVDS差動出力またはペア構成のCMOSシン
グルエンド出力に設定できます。LVDS出力では、約1.75∼約
7mAの出力電流を選択できます。
LVDS出力の極性は非反転または反転に設定できます。これに
よって、基板レイアウトを変更せずに、アプリケーション内の
出力の相対的な極性を調整できます。消費電力を節約するため
に、必要がなければ各LVDS出力をパワーダウンできます。
パワーオン・リセット―VSを加えたときのスタートアップ
状態
VSがターンオンすると、パワーオン・リセット（POR）が発行
されて、レジスタのデフォルト設定のパワーオン状態にチップ
が初期化されます。表51の「デフォルト値」の欄にこれを示し
ます。パワーオン時にAD9516はSYNC動作も実行し、出力が
デフォルト設定に従って位相アライメント状態になります。
_______
RESETピンによる非同期リセット
_______
RESET ピンを一時的にローレベルにすることによって、非同
3.5mA
期のハード・リセットが行われます。リセットにより、チッ
プ・レジスタはデフォルト設定に戻ります。
0x00<5>によるソフト・リセット
OUT
0x00<5>と0x00<2>＝1bの書込みによって、ソフト・リセット
OUT
が実行されます。このビットはセルフクリアしないため、
0x00<5> と 0x00<2> ＝ 0b の書込みでクリアしてからリセット
図58.
し、ソフト・リセット動作を完了する必要があります。ソフ
ト・リセットにより、内部レジスタはデフォルト値に戻ります。
ソフト・リセット・ビットを使用する場合は、レジスタ更新コ
マンド（0x232）を発行する必要はありません。
06419-034
3.5mA
代表値3.5mAの電流源によるLVDS出力の簡略等価回路
OUT6∼OUT9をCMOS出力にすることも可能です。各LVDS
出力は、 2 個の CMOS 出力に設定できます。これによって、
OUT6A 、 OUT6B 、 OUT7A 、 OUT7B 、 OUT8A 、 OUT8B 、
OUT9A 、OUT9B の最大8 個のCMOS 出力を供給できます。1
つの出力をCMOSにすると、CMOS出力Aが自動的にターンオ
ンします。CMOS出力Bは、単独でターンオンまたはターンオ
フできます。CMOS出力の相対的極性は、反転と非反転のどの
ような組合せでも選択できます。表56の0x140<7:5>、
0x141<7:5>、0x142<7:5>、0x143<7:5>を参照してください。
消費電力を節約するために、各LVDS/CMOS出力を必要がなけ
ればパワーダウンできます。CMOS出力のパワーダウンは、そ
の出力のLVDSパワーダウンを制御するビットと同じビットを
使用して制御します。このパワーダウン・コントロールは、
CMOS A と CMOS B の両方の出力に適用されます。ただし、
CMOS A出力がパワーアップしても、CMOS B出力は別にパ
ワーオンまたはパワーオフできます。
VS
パワーダウン・モード
___
PD
___ によるチップのパワーダウン
PDピンをローレベルにすることにより、AD9516をパワーダウ
ン状態にすることができます。パワーダウン時には、
___ AD9516
内部の大部分の機能と電流がターンオフします。 PD ピンがロ
ジック・ハイレベルに戻るまで、このパワーダウン状態が維持
___
されます。 PD ピンがローレベルに保持されている間に新たな
設定でレジスタが変更されていない限り、AD9516はウェーク
アップ時にパワーダウン前のレジスタ設定の状態に戻ります。
___
PD ピンによるパワーダウンで、チップ上の電流がシャットダ
ウンしますが、LVPECL出力を安全シャットダウン・モードに
維持するために必要なバイアス電流はシャットダウンしませ
ん。スリーステート状態のときの終端や負荷の構成によって発
生するかもしれない損傷からLVPECL出力回路を保護するため
に、このようにする必要があります。完全なパワーダウンにな
らないため、スリープ・モードと呼ばれます。
___
AD9516がPDピンによるパワーダウン状態に入ると、チップは
次のような状態になります。
• PLLがオフ（非同期パワーダウン）
OUT1/
OUT1
06419-035
• VCOがオフ
• CLK入力バッファがオフ
• すべての分周器がオフ
図59. CMOS出力の等価回路
• すべてのLVDS/CMOS出力がオフ
リセット・モード
AD9516には、チップを強制的にリセットし、すべてのレジス
タ値をデフォルトに戻し、その設定をアクティブにする方法が
いくつかあります。
• すべてのLVPECL出力が安全オフ・モード
• シリアル・コントロール・ポートがオフ、ただしチップは
コマンドに応答します。
― 50 ―
REV. 0
AD9516-0
AD9516のクロック出力を相互に同期させる必要がある場合は、
パワーダウンの終了時に SYNC が必要となります（「出力の同
期―SNC機能」を参照）。パワーダウンの終了時にVCOのキャ
リブレーションを行う必要はありません。
PLLのパワーダウン
AD9516のPLL部は、選択的にパワーダウンできます。表53に
示すように、3 種類のPLL 動作モードを0x10<1:0> で設定でき
ます。
非同期パワーダウン・モードでは、レジスタが更新されるとた
だちにデバイスがパワーダウンします。
同期パワーダウン・モードでは、PLLのパワーダウンがチャー
ジ・ポンプによってゲートされ、望ましくない周波数ジャンプ
を防ぎます。レジスタが更新された後、次のチャージ・ポンプ
のイベントが発生するときに、デバイスがパワーダウンしま
す。
分配部のパワーダウン
0x230<1>＝1bの書込みによって、分配部をパワーダウンでき
クロック出力の個別のパワーダウン
クロック分配出力は、レジスタの書込みによって個別にパワー
ダウンできます。レジスタ・マップに、各出力のそれぞれのパ
ワーダウン設定を詳しく示します。LVDS/CMOS出力は、出力
負荷の設定に関係なくパワーダウンできます。
LVPECL出力には、複数のパワーダウン・モード（表55を参照）
があるため、さまざまな出力終端条件に柔軟に対応できます。
このモードを10bに設定すると、LVPECL出力は2VBE＋1Vま
での逆バイアスに対して保護されます。 11b に設定すると、
LVPECL出力は逆バイアスに対して保護されず、終端の条件に
よっては損傷する可能性があります。0x230<1>＝1bによって
分配ブロックをパワーダウンする場合も、この設定が動作に影
響します（「分配部のパワーダウン」を参照）。
回路ブロックの個別のパワーダウン
AD9516のその他の回路ブロック（CLK、REF1、REF2など）
は、個別にパワーダウンできます。これによって、チップの機
能が必要なければ、消費電力を削減するためにデバイスを柔軟
に設定することができます。
ます。これによって、分配部へのバイアスがターンオフします。
LVPECL パワーダウン・モードが通常動作の場合（ 00b ）、パ
ワーダウン時にLVPECL出力上の低インピーダンス負荷に大き
な電流が流れることがあります。LVPECLパワーダウン・モー
ドを11bに設定すると、LVPECL出力は逆バイアスに対して保
護されず、終端の条件によっては損傷する可能性があります。
REV. 0
― 51 ―
AD9516-0
シリアル・コントロール・ポート
AD9516 のシリアル・コントロール・ポートは柔軟性が高い、
同期のシリアル通信ポートであるため、業界標準の多くのマイ
クロコントローラやマイクロプロセッサと簡単に接続できま
す。AD9516のシリアル・コントロール・ポートは、Motorola
の SPI ® と Intel ® の SSR ® のプロトコルなど、大部分の同期転送
フォーマットと互換性があります。このシリアル・コントロー
ル・ポートから、AD9516を設定するすべてのレジスタの読出
し／書込みができます。シングル・バイトまたはマルチ・バイ
トの転送のほか、MSBファーストまたはLSBファーストの転送
フォーマットもサポートします。AD9516のシリアル・コント
ロール・ポートは、1本の双方向I/Oピン（SDIOのみ）用また
は 2 本の単方向 I/O ピン（ SDIO/SDO ）用に設定できます。デ
フォルト設定は、ロング命令の双方向モードです（ロング命令
はサポートされている唯一の命令モードです）。
シリアル・コントロール・ポート・ピンの説明
SCLK（シリアル・クロック）はシリアル・シフト・クロック
であり、このピンは入力になります。SCLKを使用して、シリ
アル・コントロール・ポートの読出しと書込みを同期します。
書込みデータ・ビットはこのクロックの立上がりエッジでレジ
スタに格納され、読出しデータ・ビットは立下がりエッジで格
納されます。このピンは、グラウンドに対し 30kΩ の抵抗に
よって内部でプルダウンされます。
SDIO（シリアル・データ入／出力）は2つの働きをするピンで
あり、入力専用（単方向モード）または入／出力（双方向モー
ド）になります。 AD9516 のデフォルトは、双方向 I/O モード
（0x00<7>＝0）です。
SDO（シリアル・データ出力）は、データ読出し用の出力ピン
として単方向I/Oモード（0x00<7>）のみで使用されます。
___
CS（チップ・セレクト）は、読出しサイクルと書込みサイクル
をゲートするアクティブ・ローレベルのコントロール・ピンで
___
す。CSがハイレベルのときに、SDOとSDIOがハイ・インピー
ダンス状態になります。このピンは、VSに対し30kΩの抵抗に
よって内部でプルアップされます。
16
CS
17
SDO
21
SDIO
22
図60.
AD9516-0
SERIAL
CONTROL
PORT
06419-036
SCLK
シリアル・コントロール・ポート
シリアル・コントロール・ポートの一般的な
動作
___
CSをローレベルにすると、AD9516の書込みまたは読出し動作
が開始されます。
3つ次のデータバイト（および命令データ）を転送するモード
___
では、CSのハイレベル維持が可能です（表
___ 47を参照）。これら
のモードでは、任意のバイトの境界でCSを一時的にハイレベル
に復帰させることで、システム・コントローラが次のバイトを
___
処理する時間を確保できます。CSをハイレベルに設定できるの
は、バイトの境界のみですが、命令またはデータの転送時には
ハイレベルに設定できます。
この期間中にシリアル・コントロール・ポートのステート・マ
シンは、すべてのデータが送信されるまで待機状態に入ります。
データの送信が完了する前にシステム・コントローラが転送の
アボートを決めた場合は、残りの転送を完了させるか、または
少なくとも1つのSCLK
___サイクル（ただし、8 SCLKサイクル未
満）が終わるまでに CS をローレベルに戻すことによって、ス
テート・マシンをリセットする必要があります。バイトの境界
___
以外の場所でCSをハイレベルにすると、シリアル転送が終了し、
バッファの内容が消去されます。
ストリーミング・モード（表47を参照）のときは、任意の数の
データバイトを1 つの連続ストリームで転送できます。レジス
タ・アドレスは自動的にインクリメントまたはデクリメントし
ます（「MSB/LSB___
ファーストの転送」を参照）。最後のバイト
が転送された後、CSをハイレベルにしてストリーム・モードを
終了させる必要があります。
通信サイクル―命令およびデータ
AD9516の通信サイクルには2つの部分があります。最初の部分
では、最初の16個のSCLK立上がりエッジで、16ビットの命令
ワードをAD9516に書き込みます。命令ワードは、データ転送
に関する情報をAD9516のシリアル・コントロール・ポートに
提供します。このデータ転送が、通信サイクルの2 番目の部分
になります。命令ワードは、次のデータ転送が読出しまたは書
込みのいずれであるかを指定し、データ転送のバイト数、およ
びデータ転送の最初のバイトの開始レジスタ・アドレスを指定
します。
書込み
命令ワードが書込み動作の場合は、2番目の部分でAD9516のシ
リアル・コントロール・ポート・バッファにデータが転送され
ます。データ・ビットは、SCLKの立上がりエッジでレジスタ
に格納されます。
転送データ長（1、2、3バイトまたはストリーミング・モード）
は、命令バイトの2つのビット（W1:W0）で指定されます。転
8ビット
送が1、2、3バイトで、ストリーミングではない場合、
___
のシーケンスが終了するたびにCSをハイレベルにして、バスを
停止できます（サイクルを終了する最終バイトの後はできませ
___
ん）。バスの停止時にCSがローレベルになると、シリアル転送
___
が再開されます。バイトの境界以外の場所でCSをハイレベルに
すると、シリアル・コントロール・ポートがリセットされます。
書込みの実行中、ストリーミング・モードでは予備またはブラ
ンクのレジスタをスキップしないため、デバイスが正しく動作
するように、予備レジスタに書き込まれるビット・パターンを
把握しておく必要があります。ブランク・レジスタに書き込ま
れるデータは無視されます。
データはAD9516の実際のコントロール・レジスタに直接書き
込まれるのではなく、シリアル・コントロール・ポートのバッ
ファ領域に書き込まれるため、シリアル・コントロール・ポー
トのバッファのデータをAD9516のコントロール・レジスタに
転送して、アクティブにする動作が必要になります。レジスタ
更新動作は、0x232<0>＝1b（このビットはセルフクリアです）
のセット動作から構成されています。レジスタ更新を実行する
前に、任意数のデータバイトを変更できます。レジスタ更新は、
前回の更新以降にバッファに書き込まれた内容ですべてのレジ
スタを同時に更新します。
― 52 ―
REV. 0
AD9516-0
読出し
命令ワードが読出し動作の場合は、次のN×8 SCLKサイクル
により、命令ワードで指定されたアドレスからデータがクロッ
ク出力されます。ここで、 N は W1:W0 で指定された 1 ∼ 3 の値
です。
___ N＝4の場合は、読出しはストリーミング・モードであり、
CSがハイレベルになるまで読出し動作を続けます。ストリーミ
ング・モードでは、予備またはブランクのレジスタをスキップ
しません。読出しデータは、SCLKの立下がりエッジで有効に
なります。
AD9516 のシリアル・コントロール・ポートのデフォルト・
モードは、双方向モードです。双方向モードでは、送信された
データと読出しデータの両方が SDIO ピン上に出力されます。
AD9516 を単方向モードに設定することもできます（ SDO イ
ネーブル・レジスタ、0x00<7> ）。単方向モードのときは、読
出しデータがSDOピン上に出力されます。
読出し要求で、シリアル・コントロール・ポートのバッファ領
域にあるデータ、またはアクティブなレジスタの中のデータを
読み出します（図61を参照）。バッファまたはアクティブなレ
ジスタに格納されたデータの読出しは、 0x04<0> で制御しま
す。
AD9516 はロング命令モードのみをサポートしているため、
0x00<4:3>を11bに設定する必要があります（このレジスタは
ミラーされたビットを使用します）。パワーアップ時またはリ
セット時のデフォルトは、ロング命令モードです。
AD9516 は、0x000 ∼0x232 のレジスタ・アドレスを使用しま
SDO
CS
SERIAL
CONTROL
PORT
UPDATE
REGISTERS
WRITE REGISTER 0x232 = 0x01
TO UDATE REGISTERS
図61.
06419-037
SDIO
A CTIV E REG IST ERS
SCLK
BUFFE R RE G IST ERS
す。
AD9516のシリアル・コントロール・ポートのバッファ・
レジスタとアクティブなレジスタの関係
命令ワード（16ビット）
__
命令ワードの MSB は、命令が読出しか書込みかを示す R/W で
す。次の2つのビットW1:W0は、転送バイト長を示します。最
後の13ビットは、読出しまたは書込み動作を開始するアドレス
（A12:A0）です。
書込みの場合は、命令ワードの後に W1:W0 ビットで指定され
た数のデータバイトが続きます。表47を参照してください。
表47.
バイト転送数
W1
W0
Bytes to Transfer
0
0
1
0
1
2
1
0
3
1
1
Streaming mode
REV. 0
13ビットのA12:A0は、通信サイクルのデータ転送部分で書込
みまたは読出しが行われるレジスタ・マップ内のアドレスを選
択します。AD9516で使用する0x232のレジスタ範囲をカバー
するには、ビット<A9:A0>のみで十分です。ビット
<A12:A10>は常に0bにします。マルチバイト転送の場合、こ
のアドレスが開始バイト・アドレスになります。MSBファース
ト・モードでは、後に続くバイトでアドレスがインクリメント
します。
MSB/LSBファーストの転送
AD9516の命令ワードとバイト・データをMSBファーストまた
はLSBファーストにすることができます。0x000に書き込まれ
たデータはすべて、上位 4 ビット（ <7:4> ）と下位 4 ビット
（ <3:0> ）でミラーする必要があります。これによって、 LSB
ファーストとMSBファーストのどちらが有効になっているかは
無関係になります。このミラーリングの例として、ビット4 と
ビット3をミラーするレジスタ0x18のデフォルト設定を確認し
てください。これは、ロング命令モード（デフォルト、この
モードのみにサポートしています）を設定します。
AD9516のデフォルトは、MSBファーストです。
LSBファーストを0x000<2>と0x000<6>で設定する場合、この
設定がシリアル・コントロール・ポートの動作のみに適用さ
れ、更新を実行する必要がないため、ただちに有効になりま
す。
MSBファースト・モードがアクティブのときは、命令バイトと
データバイトをMSBからLSBの順に書き込む必要があります。
MSBファーストのマルチバイト・データ転送は、最上位データ
バイトのレジスタ・アドレスを含む命令バイトから開始しま
す。その後のデータバイトは、上位アドレスから下位アドレス
の順番に従う必要があります。MSBファースト・モードでは、
シリアル・コントロール・ポートの内部アドレス・ジェネレー
タがマルチバイト転送サイクルのデータバイトごとにデクリメ
ントします。
LSBファースト・モードがアクティブのときは、命令バイトと
データバイトをLSBからMSBの順に書き込む必要があります。
LSBファーストのマルチバイト・データ転送は、最下位データ
バイトのレジスタ・アドレスを含む命令バイトから開始し、そ
の後に複数のデータバイトが続きます。シリアル・コントロー
ル・ポートの内部バイト・アドレス・ジェネレータは、マルチ
バイト転送サイクルのデータバイトごとにインクリメントしま
す。
AD9516のシリアル・コントロール・ポートのレジスタ・アド
レスは、MSBファースト・モードがアクティブ（デフォルト）
の場合、マルチバイト I/O 動作で今書き込まれたレジスタ・ア
ドレスから0x000の方向にデクリメントします。LSBファース
ト・モードがアクティブの場合は、マルチバイト I/O 動作で今
書き込まれたアドレスから0x232の方向にインクリメントしま
す。
ストリーミング・モードは、アドレス0x232に到達すると必ず
終了します。マルチバイト I/O 動作では、未使用のアドレスを
スキップしないので注意してください。
表48.
ストリーミング・モード（アドレスをスキップしない）
Write Mode Address Direction Stop Sequence
― 53 ―
LSB first
Increment
0x230, 0x231, 0x232, stop
MSB first
Decrement
0x001, 0x000, 0x232, stop
AD9516-0
表49.
シリアル・コントロール・ポート、16ビット命令ワード、MSBファースト
MSB
I15
__
R/W
LSB
I14
I13
I12
I11
I10
W1
W0
A12 = 0 A11 = 0 A10 = 0
I9
I8
I7
I6
I5
I4
I3
I2
I1
I0
A9
A8
A7
A6
A5
A4
A3
A2
A1
A0
CS
SCLK DON'T CARE
SDIO DON'T CARE
R/W W1 W0 A12 A11 A10 A9
A8
A7
A6 A5
A4
A3 A2
A1
A0
D7 D6 D5
16-BIT INSTRUCTION HEADER
図62.
D4 D3
D2 D1
D0
D7
D6 D5
REGISTER (N) DATA
D4 D3 D2
D1 D0
DON'T CARE
REGISTER (N – 1) DATA
06419-038
DON'T CARE
シリアル・コントロール・ポート書込み―MSBファースト、16ビット命令、2バイト・データ
CS
SCLK
DON'T CARE
SDIO
DON'T CARE
SDO DON'T CARE
D7 D6 D5 D4 D3 D2 D1 D0 D7 D6 D5 D4 D3 D2 D1 D0 D7 D6 D5 D4 D3 D2 D1 D0 D7 D6 D5 D4 D3 D2 D1 D0
16-BIT INSTRUCTION HEADER
tDS
tHI
SDIO
DON'T CARE
図64.
REGISTER (N – 3) DATA
DON'T
CARE
tC
tCLK
tDH
tLO
CS
DON'T CARE
REGISTER (N – 2) DATA
シリアル・コントロール・ポート読出し―MSBファースト、16ビット命令、4バイト・データ
tS
SCLK
REGISTER (N – 1) DATA
DON'T CARE
R/W
W1
W0
A12
A11
A10
A9
A8
A7
A6
A5
D4
D3
D2
D1
D0
DON'T CARE
06419-040
図63.
REGISTER (N) DATA
06419-039
R/W W1 W0 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0
シリアル・コントロール・ポート書込み―MSBファースト、16ビット命令、タイミング測定
CS
SCLK
図65.
DATA BIT N
06419-041
tDV
SDIO
SDO
DATA BIT N – 1
シリアル・コントロール・ポート・レジスタ読出しのタイミング図
CS
SCLK DON'T CARE
DON'T CARE
A0 A1 A2
A3
A4
A5 A6
A7
A8
A9 A10 A11 A12 W0 W1 R/W D0
16-BIT INSTRUCTION HEADER
図66.
D1 D2 D3 D4
D5 D6
REGISTER (N) DATA
D7
D0
D1 D2
D3 D4 D5
D6
D7
REGISTER (N + 1) DATA
DON'T CARE
06419-042
SDIO DON'T CARE
シリアル・コントロール・ポート書込み―LSBファースト、16ビット命令、2バイト・データ
― 54 ―
REV. 0
AD9516-0
tS
tC
CS
tCLK
tHI
tLO
tDS
SCLK
SDIO
BI N
図67.
表50.
BI N + 1
シリアル・コントロール・ポートのタイミング―書込み
シリアル・コントロール・ポートのタイミング
Parameter
Description
tDS
Setup time between data and rising edge of SCLK
tDH
Hold time between data and rising edge of SCLK
tCLK
Period of the clock
tC
___
Setup time between CS falling edge and SCLK rising edge (start of communication cycle)
___
Setup time between SCLK rising edge and CS rising edge (end of communication cycle)
tHI
Minimum period that SCLK should be in a Logic High state
tLO
Minimum period that SCLK should be in a Logic Low state
tDV
SCLK to valid SDIO and SDO (see Figure 65)
tS
REV. 0
― 55 ―
06419-043
tDH
AD9516-0
レジスタ・マップの概要
表51.
レジスタ・マップの概要
Addr.
Bit 7
(Hex)
Parameter
(MSB)
Serial Port Configuration
00
Serial Port
Configuration
Bit 6
SDO
Active
Bit 5
Bit 4
Bit 2
LSB First Soft Reset Long
Long
Instruction Instruction
01
Bit 1
Soft Reset LSB First
SDO
Active
Default
Value
(Hex)
18
Blank
02 to
03
04
Bit 3
Bit 0
(LSB)
Reserved
Read Back
Control
Blank
Read Back 00
Active
Registers
PLL
10
PFD and
Charge Pump
11
R Counter
12
PFD
Polarity
Charge Pump Current
A Counter
14
B Counter
Blank
00
6-Bit A Counter
00
13-Bit B Counter Bits<7:0> (LSB)
Blank
16
PLL Control 1 Set CP Pin Reset R
to VCP/2
Counter
Reset A and Reset All
B Counters Counters
17
PLL Control 2
STATUS Pin Control
18
PLL Control 3 Reserved
19
PLL Control 4 ______
R, A, B Counters
SYNC Pin Reset
1A
PLL Control 5 Reserved
1B
PLL Control 6 VCO
REF2
______
Frequency (REFIN)
Monitor
Frequency
Monitor
REF1
(REFIN)
Frequency
Monitor
1C
PLL Control 7 Disable
Select
Switchover REF2
Deglitch
Use
Automatic Stay on
REF_SEL Reference REF2
Pin
Switchover
1D
PLL Control 8
1E
PLL Control 9
1F
PLL Readback Reserved
03
13-Bit B Counter Bits<12:8> (MSB)
Lock Detect Counter
B Counter
Bypass
00
Prescaler P
06
Antibacklash Pulse Width 00
Digital Lock Disable
VCO Calibration
Detect
Digital Lock Divider
Window
Detect
R Path Delay
VCO Cal
Now
N Path Delay
Reference
Frequency
Monitor
Threshold
00
REFMON Pin Control
00
REF2
REF1
Differential 00
Power On Power On Reference
PLL Status LD Pin
Holdover
Register
Comparator Enable
Disable
Enable
External
Holdover
Control
Holdover
Enable
Reserved
VCO Cal
Finished
Holdover
Active
REF2
Selected
06
00
LD Pin Control
Reserved
7D
01
14-Bit R Divider Bits<3:8> (MSB)
15
20 to
4F
PLL Power-Down
14-Bit R Divider Bits<7:0> (LSB)
Blank
13
Charge Pump Mode
VCO
REF2
REF1
Digital
Frequency Frequency Frequency Lock
> Threshold > Threshold > Threshold Detect
00
00
--
Blank
― 56 ―
REV. 0
AD9516-0
Addr.
(Hex)
Parameter
Bit 7
(MSB)
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
(LSB)
Default
Value
(Hex)
Fine Delay Adjust: OUT6 to OUT9
A0
OUT6 Delay
Bypass
Blank
A1
OUT6 Delay
Full-Scale
Blank
A2
OUT6 Delay
Fraction
Blank
A3
OUT7 Delay
Bypass
A4
OUT7 Delay
Full-Scale
Blank
A5
OUT7 Delay
Fraction
Blank
A6
OUT8 Delay
Bypass
A7
OUT8 Delay
Full-Scale
Blank
A8
OUT8 Delay
Fraction
Blank
A9
OUT9 Delay
Bypass
AA
OUT9 Delay
Full-Scale
Blank
AB
OUT9 Delay
Fraction
Blank
OUT6 Ramp Capacitors
OUT6 Delay 01
Bypass
OUT6 Ramp Current
OUT6 Delay Fraction
00
Blank
OUT7 Ramp Capacitors
OUT7 Delay 01
Bypass
OUT7 Ramp Current
OUT7 Delay Fraction
OUT8 Delay 01
Bypass
OUT8 Ramp Current
OUT8 Delay Fraction
OUT9 Ramp Capacitors
00
00
Blank
OUT9 Delay 01
Bypass
OUT9 Ramp Current
OUT9 Delay Fraction
AC to
EF
00
00
Blank
OUT8 Ramp Capacitors
00
00
00
Blank
LVPECL Outputs
F0
OUT0
Blank
OUT0
Invert
OUT0 LVPECL
Differential Voltage
OUT0 Power-Down
08
F1
OUT1
Blank
OUT1
Invert
OUT1 LVPECL
Differential Voltage
OUT1 Power-Down
A
F2
OUT2
Blank
OUT2
Invert
OUT2 LVPECL
Differential Voltage
OUT2 Power-Down
08
F3
OUT3
Blank
OUT3
Invert
OUT3 LVPECL
Differential Voltage
OUT3 Power-Down
0A
F4
OUT4
Blank
OUT4
Invert
OUT4 LVPECL
Differential Voltage
OUT4 Power-Down
08
F5
OUT5
Blank
OUT5
Invert
OUT5 LVPECL
Differential Voltage
OUT5 Power-Down
0A
F6 to
13F
Blank
LVDS/CMOS Outputs
140
OUT6
OUT6 CMOS Output OUT6 LVDS/ OUT6
Polarity
CMOS
CMOS B
Output
Polarity
OUT6 Select OUT6 LVDS Output
LVDS/CMOS Current
OUT6
PowerDown
42
141
OUT7
OUT7 CMOS Output OUT7 LVDS/ OUT7
CMOS
CMOS B
Polarity
Output
Polarity
OUT7 Select OUT7 LVDS Output
LVDS/CMOS Current
OUT7
PowerDown
43
142
OUT8
OUT8 CMOS Output OUT8 LVDS/ OUT8
CMOS
CMOS B
Polarity
Output
Polarity
OUT8 Select OUT8 LVDS Output
LVDS/CMOS Current
OUT8
PowerDown
42
143
OUT9
OUT9 CMOS Output OUT9 LVDS/ OUT9
CMOS
CMOS B
Polarity
Output
Polarity
OUT9 Select OUT9 LVDS Output
LVDS/CMOS Current
OUT9
PowerDown
43
REV. 0
― 57 ―
AD9516-0
Addr.
(Hex)
Parameter
Bit 7
(MSB)
Bit 6
Bit 5
Bit 4
Bit 3
144 to
18F
Bit 2
Bit 1
Bit 0
(LSB)
Default
Value
(Hex)
Blank
LVPECL Channel Devices
190
Divider 0
(PECL)
191
Divider 0
Bypass
192
193
Divider 0 High Cycles
00
Divider 0
Nosync
Divider 0 Phase Offset
80
Divider 0 Divider 0
Force High Start High
Blank
Divider 1
(PECL)
194
Divider 1
Bypass
195
196
Divider 0 Low Cycles
Reserved
197
Divider 2
Bypass
198
Divider 0
DCCOFF
00
Divider 1 Low Cycles
Divider 1 High Cycles
BB
Divider 1
Nosync
Divider 1 Phase Offset
00
Divider 1 Divider 1
Force High Start High
Blank
Divider 2
(PECL)
Divider 0
Direct to
Output
Reserved
Divider 1
Direct to
Output
Divider 1
DCCOFF
00
Divider 2 Low Cycles
Divider 2 High Cycles
00
Divider 2
Nosync
Divider 2 Phase Offset
00
Divider 2 Divider 2
Force High Start High
Blank
Reserved
Divider 2
Direct to
Output
Divider 2
DCCOFF
00
LVDS/CMOS Channel Dividers
199
Divider 3
(LVDS/CMOS)
19A
19B
Low Cycles Divider 3.1
High Cycles Divider 3.1
22
Phase Offset Divider 3.2
Phase Offset Divider 3.1
00
Low Cycles Divider 3.2
High Cycles Divider 3.2
11
19C
Reserved
19D
Blank
19E
Divider 4
(LVDS/CMOS)
19F
1A0
Bypass
Bypass
Divider 3
Divider 3.2 Divider 3.1 Nosync
Divider 3
Start High Start High
Force High Divider 3.2 Divider 3.1
00
Reserved
Divider 3
DCCOFF
00
Low Cycles Divider 4.1
High Cycles Divider 4.1
22
Phase Offset Divider 4.2
Phase Offset Divider 4.1
00
Low Cycles Divider 4.2
High Cycles Divider 4.2
11
1A1
Reserved
1A2
Blank
Bypass
Bypass
Divider 4
Divider 4.2 Divider 4.1 Nosync
Divider 4
Start High Start High
Force High Divider 4.2 Divider 4.1
00
Reserved
Divider 4
DCCOFF
00
1A3
Reserved
1A4 to
1DF
Blank
VCO Divider and CLK Input
1E0
VCO Divider
1E1
Input CLKs
1E2 to
22A
Blank
Reserved
Reserved
PowerDown
Clock
Input
Section
PowerDown
VCO
Clock
Interface
VCO Divider
PowerDown
VCO and
CLK
Select
VCO or
CLK
02
Bypass
VCO
Divider
00
Blank
― 58 ―
REV. 0
AD9516-0
Addr.
(Hex)
Parameter
Bit 7
(MSB)
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
(LSB)
Default
Value
(Hex)
System
230
Power Down
and Sync
231
Reserved
PowerPowerSoft Sync
Down Sync Down
Distribution
Reference
Blank
Reserved
00
00
Update All Registers
232
REV. 0
Update All
Registers
Blank
― 59 ―
Update All 00
Registers
(SelfClearing
Bit)
AD9516-0
レジスタ・マップの説明
コントロール・レジスタの各機能を表52∼表61で詳しく説明します。レジスタの一覧は16進数のアドレスで並べてあります。レジス
タの特定のビットまたはビット範囲は、かぎ括弧で示しています。たとえば、<3>はビット3、<5:2>はビット5からビット2の範囲を示
しています。
表52.
シリアル・ポートの設定
Reg. Addr (Hex) Bit(s)
Name
Description
00
SDO Active
Selects unidirectional or bidirectional data transfer mode.
<7>
<7> = 0; SDIO pin used for write and read; SDO set high impedance;
bidirectional mode.
<7> = 1; SDO used for read; SDIO used for write; unidirectional mode.
00
<6>
LSB First
MSB or LSB data orientation.
<6> = 0; data-oriented MSB first; addressing decrements.
<6> = 1; data-oriented LSB first; addressing increments.
00
<5>
Soft Reset
Soft Reset.
<5> = 1 (not self-clearing). Soft reset; restores default values to internal
registers. Not self-clearing. Must be cleared to 0b to complete reset
operation.
00
<4>
Long Instruction
Short/long instruction mode (this part uses long instruction mode only, so
this bit should always be = 1).
<4> = 0; 8-bit instruction (short).
<4> = 1; 16-bit instruction (long).
00
<3:0> Mirror<7:4>
Bits<3:0> should always mirror<7:4> so that it does not matter whether the
part is in MSB or LSB first mode (see Register 0x00<6>). User should set
bits as follows:
<0> = <7>
<1> = <6>
<2> = <5>
<3> = <4>
04
<0>
Read Back Active Registers Select register bank used for a readback.
<0> = 0; read back buffer registers.
<0> = 1; read back active registers.
― 60 ―
REV. 0
AD9516-0
表53.
PLL
Reg.
Addr
(Hex)
Bit(s) Name
Description
10
<7>
Sets the PFD polarity. Negative polarity is for use (if needed) with external VCO/VCXO only.
The on-chip VCO requires positive polarity <7> = 0.
<7> = 0; positive (higher control voltage produces higher frequency).
<7> = 1; negative (higher control voltage produces lower frequency).
10
<6:4> CP Current
Charge pump current (with CPRSET = 5.1 kΩ).
<6> <5> <4> ICP (mA)
0
0
0
0.6
0
0
1
1.2
0
1
0
1.8
0
1
1
2.4
1
0
0
3.0
1
0
1
3.6
1
1
0
4.2
1
1
1
4.8
10
<3:2> CP Mode
Charge pump operating mode.
<3> <2> Charge Pump Mode
0
0
High impedance state.
0
1
Force source current (pump up).
1
0
Force sink current (pump down).
1
1
Normal operation.
10
<1:0> PLL PowerDown
PLL operating mode.
<1> <0> Mode
0
0
Normal operation.
0
1
Asynchronous power-down.
1
0
Normal operation.
1
1
Synchronous power-down.
11
<7:0> 14-Bit R
Divider
Bits<7:0>
(LSB)
R divider LSBs―lower eight bits.
12
<5:0> 14-Bit R
Divider
Bits<13:8>
(MSB)
R divider MSBs―upper six bits.
13
<5:0> 6-Bit A
Counter
A counter (part of N divider).
14
<7:0> 13-Bit
B Counter
Bits<7:0>
(LSB)
B counter (part of N divider)―lower eight bits.
15
<4:0> 13-Bit
B Counter
Bits<12:8>
(MSB)
B counter (part of N divider)―upper five bits.
16
<7>
Set CP Pin
to VCP/2
Set the CP pin to one-half of the VCP supply voltage.
<7> = 0; CP normal operation.
<7> = 1; CP pin set to VCP/2.
16
<6>
Reset R
Counter
Reset R counter (R divider).
<6> = 0; normal.
<6> = 1; reset R counter.
16
<5>
Reset A and B Reset A and B counters (part of N divider).
PFD Polarity
Counters
<5> = 0; normal.
<5> = 1; reset A and B counters.
REV. 0
― 61 ―
AD9516-0
Reg.
Addr
(Hex)
Bit(s) Name
Description
16
<4>
Reset All
Counters
Reset R, A, and B counters.
<4> = 0; normal.
<4> = 1; reset R, A, and B counters.
16
<3>
B Counter
Bypass
B counter bypass. This is valid only when operating the prescaler in FD mode.
<3> = 0; normal.
<3> = 1; B counter is set to divide-by-1. This allows the prescaler setting to determine the divide for
the N divider.
16
<2:0> Prescaler P
Prescaler: DM = dual modulus and FD = fixed divide.
<2> <1> <0> Mode
Prescaler
0
0
0
FD
Divide-by-1.
0
0
1
FD
Divide-by-2.
0
1
0
DM
Divide-by-2 and divide-by-3 when A ≠ 0; divide-by-2 when A = 0.
0
1
1
DM
Divide-by-4 and divide-by-5 when A ≠ 0; divide-by-4 when A = 0.
1
0
0
DM
Divide-by-8 and divide-by-9 when A ≠ 0; divide-by-8 when A = 0.
1
0
1
DM
Divide-by-16 and divide-by-17 when A ≠ 0; divide-by-16 when A = 0.
1
1
0
DM
Divide-by-32 and divide-by-33 when A ≠ 0; divide-by-32 when A = 0.
1
1
1
FD
Divide-by-3.
17
<7:2> STATUS
Pin Control
Select the signal which is connected to the STATUS pin
Level or
Dynamic
<7> <6> <5> <4> <3> <2> Signal
Signal at STATUS Pin
0
0
0
0
0
0
LVL
Ground (DC).
0
0
0
0
0
1
DYN
N divider output (after the delay).
0
0
0
0
1
0
DYN
R divider output (after the delay).
0
0
0
0
1
1
DYN
A divider output.
0
0
0
1
0
0
DYN
Prescaler output.
0
0
0
1
0
1
DYN
PFD up pulse.
0
0
0
1
1
0
DYN
PFD down pulse.
0
X
X
X
X
X
LVL
Ground (dc); for all other cases of 0XXXXX not
specified above.The selections below are same as
REFMON
1
0
0
0
0
0
LVL
Ground (dc).
1
0
0
0
0
1
DYN
REF1 clock (differential reference when in
differential mode).
1
0
0
0
1
0
DYN
REF2 clock (N/A in differential mode).
1
0
0
0
1
1
DYN
Selected reference to PLL (differential reference
when in differential mode).
1
0
0
1
0
0
DYN
Unselected reference to PLL (not available in
differential mode).
1
0
0
1
0
1
LVL
Status of selected reference (status of differential
reference); active high.
1
0
0
1
1
0
LVL
Status of unselected reference (not available in
differential mode); active high.
1
0
0
1
1
1
LVL
Status REF1 frequency (active high).
1
0
1
0
0
0
LVL
Status REF2 frequency (active high).
1
0
1
0
0
1
LVL
(Status REF1 frequency) AND (status REF2
frequency).
1
0
1
0
1
0
LVL
(DLD) AND (status of selected reference) AND
(status of VCO).
1
0
1
0
1
1
LVL
Status of VCO frequency (active high).
1
0
1
1
0
0
LVL
Selected reference (Low = REF1, High = REF2).
1
0
1
1
0
1
LVL
Digital lock detect (DLD); active high.
1
0
1
1
1
0
LVL
Holdover active (active high).
1
0
1
1
1
1
LVL
LD pin comparator output (active high).
1
1
0
0
0
0
LVL
VS (PLL supply).
― 62 ―
REV. 0
AD9516-0
Reg.
Addr
(Hex)
Bit(s) Name
Pin Control
Description
Level or
Dynamic
<7> <6> <5> <4> <3> <2> Signal
1
1
0
0
0
1
DYN
1
1
1
1
0
0
0
0
1
1
0
1
DYN
DYN
1
1
0
1
0
0
DYN
1
1
0
1
0
1
LVL
1
1
0
1
1
0
LVL
1
1
1
1
0
1
1
0
1
0
1
0
LVL
LVL
1
1
1
0
0
1
LVL
1
1
1
0
1
0
LVL
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
1
1
1
1
1
0
0
1
1
1
0
1
0
1
LVL
LVL
LVL
LVL
LVL
<0>
0
1
0
1
Antibacklash Pulse Width (ns)
2.9
1.3
6.0
2.9
Signal at STATUS Pin
__________
REF1 clock (differential reference when in
differential mode).
__________
REF2 clock (not available in differential mode).
_____________________
Selected reference to PLL (differential reference
when in differential mode).
_______________________
Unselected reference to PLL (not available when
in differential mode).
Status of selected reference (status of differential
reference); active low.
Status of unselected reference (not available in
differential mode); active low.
Status of REF1 frequency (active low).
Status of REF2 frequency (active low).
________________________________________
(Status
of REF1 frequency) AND (Status of REF2
_________
frequency).
_______________________________________
(DLD) AND (Status of selected reference) AND
______________
(Status of VCO).
Status of VCO Frequency (active low).
Selected reference (Low = REF2, High = REF1).
Digital lock detect (DLD) (active low).
Holdover active (active low).
LD pin comparator output (active low).
17
<1:0> Antibacklash
Pulse Width
<1>
0
0
1
1
18
<6:5> Lock Detect
Counter
Required consecutive number of PFD cycles with edges inside lock detect window before the DLD
indicates a locked condition.
<6> <5> PFD Cycles to Determine Lock
0
0
5
0
1
16
1
0
64
1
1
255
18
<4>
Digital Lock
Detect
Window
If the time difference of the rising edges at the inputs to the PFD are less than the lock detect window
time, the digital lock detect flag is set. The flag remains set until the time difference is greater than the
loss-of-lock threshold.
<4> = 0; high range.
<4> = 1; low range.
18
<3>
Disable
Digital
Lock Detect
Digital lock detect operation.
<3> = 0; normal lock detect operation.
<3> = 1; disable lock detect.
18
<2:1> VCO Cal
Divider
18
<0>
REV. 0
VCO Calibration Divider. Divider used to generate the VCO calibration clock from the PLL reference
clock.
<2> <1> VCO Calibration Clock Divider
0
0
2
0
1
4
1
0
8
1
1
16 (default)
VCO Cal Now Bit used to initiate the VCO calibration. This bit must be toggled from 0 to 1 in the active registers.
The sequence to initiate a calibration is: program to a 0, followed by an update bit (Register
0x232<0>); then programmed to 1, followed by another update bit (Register 0x232<0>). This
sequence gives complete control over when the VCO calibration occurs relative to the programming
of other registers that can impact the calibration.
― 63 ―
AD9516-0
Reg.
Addr
(Hex)
Bit(s) Name
Description
19
<7:6> R, A, B
Counters
______
SYNC Pin
Reset
<7>
0
0
1
1
19
<5:3> R Path Delay
<5:3> R Path Delay (see Table 2).
19
<2:0> N Path Delay
<2:0> N Path Delay (see Table 2).
1A
<6>
Sets the reference (REF1/REF2) frequency monitor's detection threshold frequency. This does not
affect the VCO frequency monitor's detection threshold (see Table 16, REF1, REF2, and VCO
Frequency Status Monitor).
<6> = 0; frequency valid if frequency is above the higher frequency threshold
<6> = 1; frequency valid if frequency is above the lower frequency threshold
1A
<5:0> LD Pin
Control
Reference
Frequency
Monitor
Threshold
<6>
0
1
0
1
Action
______
Do nothing on SYNC (default).
Asynchronous reset.
Synchronous reset.
______
Do nothing on SYNC.
Select the signal which is connected to the LD pin.
Level or
Dynamic
<5> <4> <3> <2> <1> <0> Signal
Signal at LD Pin
0
0
0
0
0
0
LVL
Digital lock detect (high = lock, low = unlock).
P-channel, open-drain lock detect (analog lock detect).
0
0
0
0
0
1
DYN
0
0
0
0
1
0
DYN
N-channel, open-drain lock detect (analog lock detect).
0
0
0
0
1
1
HIZ
High-Z LD pin.
Current source lock detect (110 µA when DLD is true).
0
0
0
1
0
0
CUR
0
X
X
X
X
X
LVL
Ground (dc); for all other cases of 0XXXXX not
specified above.The selections that follow are the
same as REFMON.
1
0
0
0
0
0
LVL
Ground (dc).
1
0
0
0
0
1
DYN
REF1 clock (differential reference when in
differential mode).
1
0
0
0
1
0
DYN
REF2 clock (N/A in differential mode).
1
0
0
0
1
1
DYN
Selected reference to PLL (differential reference
when in differential mode).
1
0
0
1
0
0
DYN
Unselected reference to PLL (not available in
differential mode).
1
0
0
1
0
1
LVL
Status of selected reference (status of differential
reference); active high.
1
0
0
1
1
0
LVL
Status of unselected reference (not available in
differential mode); active high.
1
0
0
1
1
1
LVL
Status REF1 frequency (active high).
1
0
1
0
0
0
LVL
Status REF2 frequency (active high).
1
0
1
0
0
1
LVL
(Status REF1 frequency) AND (status REF2
frequency).
1
0
1
0
1
0
LVL
(DLD) AND (status of selected reference) AND
(status of VCO).
1
0
1
0
1
1
LVL
Status of VCO frequency (active high).
1
0
1
1
0
0
LVL
Selected reference (Low = REF1, High = REF2).
1
0
1
1
0
1
LVL
Digital lock detect (DLD); active high.
1
0
1
1
1
0
LVL
Holdover active (active high).
1
0
1
1
1
1
LVL
N/A―do not use.
1
1
0
0
0
0
LVL
VS
(PLL supply).
__________
1
1
0
0
0
1
DYN
REF1 clock (differential reference when in
differential mode).
__________
1
1
0
0
1
0
DYN
REF2 clock (not available in differential mode).
______________________
1
1
0
0
1
1
DYN
Selected reference to PLL (differential refer- ence
when in differential mode).
________________________
1
1
0
1
0
0
DYN
Unselected reference to PLL (not available when
in differential mode).
1
1
0
1
0
1
LVL
Status of selected reference (status of differential
reference); active low.
― 64 ―
REV. 0
AD9516-0
Reg.
Addr
(Hex)
Bit(s) Name
Description
Level or
Dynamic
<5> <4> <3> <2> <1> <0> Signal
1
1
0
1
1
0
LVL
1
1
0
1
1
0
1
0
1
0
LVL
LVL
1
1
1
0
0
1
LVL
1
1
1
0
1
0
LVL
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
1
1
1
1
1
0
0
1
1
1
0
1
0
1
LVL
LVL
LVL
LVL
LVL
1B
<7>
1B
<6>
1B
<5>
1B
<4:0> REFMON Pin Select the signal that is connected to the REFMON pin.
Control
Level or
Dynamic
<4> <3> <2> <1> <0> Signal
Signal at REFMON Pin
0
0
0
0
0
LVL
Ground (dc).
0
0
0
0
1
DYN
REF1 clock (differential reference when in differential
mode).
0
0
0
1
0
DYN
REF2 clock (N/A in differential mode).
0
0
0
1
1
DYN
Selected reference to PLL (differential reference when in
differential mode).
Unselected reference to PLL (not available in differential mode).
0
0
1
0
0
DYN
0
0
1
0
1
LVL
Status of selected reference (status of differential
reference); active high.
0
0
1
1
0
LVL
Status of unselected reference (not available in
differential mode); active high.
0
0
1
1
1
LVL
Status REF1 frequency (active high).
0
1
0
0
0
LVL
Status REF2 frequency (active high).
0
1
0
0
1
LVL
(Status REF1 frequency) AND (status REF2 frequency).
0
1
0
1
0
LVL
(DLD) AND (status of selected reference) AND (status
of VCO).
0
1
0
1
1
LVL
Status of VCO frequency (active high).
0
1
1
0
0
LVL
Selected reference (Low = REF1, High = REF2)
0
1
1
0
1
LVL
Digital lock detect (DLD); active low.
0
1
1
1
0
LVL
Holdover active (active high).
0
1
1
1
1
LVL
LD pin comparator output (active high).
1
0
0
0
0
LVL
VS (PLL supply).
__________
1
0
0
0
1
DYN
REF1 clock (differential reference when in differential
mode).
__________
1
0
0
1
0
DYN
REF2 clock (not available in differential mode).
______________________
1
0
0
1
1
DYN
Selected reference to PLL (differential reference when in
differential mode).
REV. 0
VCO
Frequency
Monitor
_____
REF2 (REFIN)
Frequency
Monitor
1
1
Signal at LD Pin
Status of unselected reference (not available in
differential mode); active low.
Status of REF1 frequency (active low).
Status of REF2 frequency (active low).
__________________________________________
(Status
of REF1 frequency) AND (Status of REF2
_________
frequency).
________________________________________
(DLD)
AND (Status of selected reference) AND
______________
(Status of VCO).
Status of VCO frequency (active low).
Selected reference (Low = REF2, High = REF1).
Digital lock detect (DLD); active low.
Holdover active (active low).
N/A―do not use.
Enable or disable VCO frequency monitor.
<7> = 0; disable VCO frequency monitor.
<7> = 1; enable VCO frequency monitor.
Enable or disable REF2 frequency monitor.
<6> = 0; disable REF2 frequency monitor.
<6> = 1; enable REF2 frequency monitor.
REF1 (REFIN) REF1 (REFIN) frequency monitor enable; this is for both REF1 (single-ended) and REFIN (differential)
Frequency
inputs (as selected by differential reference mode).
Monitor
<5> = 0; disable REF1 (REFIN) frequency monitor.
<5> = 1; enable REF1 (REFIN) frequency monitor.
― 65 ―
AD9516-0
Reg.
Addr
(Hex)
Bit(s) Name
Description
Level or
Dynamic
<4> <3> <2> <1> <0> Signal
1
0
1
0
0
DYN
1
0
1
0
1
LVL
1
0
1
1
0
LVL
1
1
0
1
1
0
1
0
1
0
LVL
LVL
1
1
0
0
1
LVL
1
1
0
1
0
LVL
1
1
1
1
1
1
1
1
1
1
0
1
1
1
1
1
0
0
1
1
1
0
1
0
1
LVL
LVL
LVL
LVL
LVL
Signal
at REFMON Pin
_______________________
Unselected reference to PLL (not available when in
differential mode).
Status of selected reference (status of differential
reference); active low.
Status of unselected reference (not available in
differential mode); active low.
Status of REF1 frequency (active low).
Status of REF2 frequency (active low).
________________________________________
(Status
of REF1 frequency) AND (Status of REF2
_________
frequency).
_____________________________________________
(DLD)
AND (Status of selected reference) AND (Status
_______
of VCO).
Status of VCO frequency (active low).
Selected reference (Low = REF2, High = REF1).
Digital lock detect (DLD); active low.
Holdover active (active low).
LD pin comparator output (active low).
1C
<7>
Disable
Switchover
Deglitch
Disable or enable the switchover deglitch circuit.
<7> = 0; enable switchover deglitch circuit.
<7> = 1; disable switchover deglitch circuit.
1C
<6>
Select REF2
If Register 0x1C<5> = 0, select reference for PLL.
<6> = 0; select REF1.
<6> = 1; select REF2.
1C
<5>
Use REF_SEL If Register 0x1C<4> = 0 (manual), set method of PLL reference selection.
Pin
<5> = 0; use Register 0x1C<6>.
<5> = 1; use REF_SEL pin.
1C
<4>
Automatic
Reference
Switchover
1C
<3>
Stay on REF2 Stay on REF2 after switchover.
<3> = 0; return to REF1 automatically when REF1 status is good again.
<3> = 1; stay on REF2 after switchover. Do not automatically return to REF1.
1C
<2>
REF2
Power On
When automatic reference switchover is disabled, this bit turns the REF2 power on.
<2> = 0; REF2 power off.
<2> = 1; REF2 power on.
1C
<1>
REF1
Power On
When automatic reference switchover is disabled, this bit turns the REF1 power on.
<1> = 0; REF1 power off.
<1> = 1; REF1 power on.
1C
<0>
Differential
Reference
Selects the PLL reference mode, differential or single-ended. Single-ended must be selected for the
auto switchover or REF1 and REF2 to work.
<0> = 0; single-ended reference mode.
<0> = 1; differential reference mode.
1D
<4>
PLL Status
Register
Disable
Disables the PLL status register readback.
<4> = 0; PLL status register enable.
<4> = 1; PLL status register disable.
Automatic or manual reference switchover. Single-ended reference mode must be selected by Register
0x1C<0> = 0.
<4> = 0; manual reference switchover.
<4> = 1; automatic reference switchover.
― 66 ―
REV. 0
AD9516-0
Reg.
Addr
(Hex)
Bit(s) Name
Description
1D
<3>
LD Pin
Comparator
Enable
Enables the LD pin voltage comparator. This is used with the LD pin current source lock detect mode.
When in the internal (automatic) holdover mode, this enables the use of the voltage on the LD pin to
determine if the PLL was previously in a locked state (see Figure 51). Otherwise, this can be used
with the REFMON and STATUS pins to monitor the voltage on this pin.
<3> = 0; disable LD pin comparator; internal/automatic holdover controller treats this pin as true
(high).
<3> = 1; enable LD pin comparator.
1D
<2>
Holdover
Enable
1D
<1>
External
Holdover
Control
Along with <0> enables the holdover function.
<2> = 0; holdover disabled.
<2> = 1; holdover enabled.
_____
Enables the external hold control through the SYNC pin. (This disables the internal holdover mode.)
automatic holdover circuit.
<1> = 0; automatic holdover mode―holdover controlled by
_____
<1> = 1; external holdover mode―holdover controlled by SYNC pin.
1D
<0>
Holdover
Enable
Along with <2> enables the holdover function.
<0> = 0; holdover disabled.
<0> = 1; holdover enabled.
1F
<6>
VCO Cal
Finished
Readback register: status of the VCO calibration.
<6> = 0; VCO calibration not finished.
<6> = 1; VCO calibration finished.
1F
<5>
Holdover
Active
Readback register: indicates if the part is in the holdover state (see Figure 51). This is not the same as
holdover enabled.
<5> = 0; not in holdover.
<5> = 1; holdover state active.
1F
<4>
REF2
Selected
Readback register: indicates which PLL reference is selected as the input to the PLL.
<4> = 0; REF1 selected (or differential reference if in differential mode).
<4> = 1; REF2 selected.
1F
<3>
VCO
Frequency >
Threshold
Readback register: indicates if the VCO frequency is greater than the threshold (see Table 16, REF1,
REF2, and VCO Frequency Status Monitor).
<3> = 0; VCO frequency is less than the threshold.
<3> = 1; VCO frequency is greater than the threshold.
1F
<2>
REF2
Frequency >
Threshold
Readback register: indicates if the frequency of the signal at REF2 is greater than the threshold
frequency set by Register 0x1A<6>.
<2> = 0; REF2 frequency is less than threshold frequency.
<2> = 1; REF2 frequency is greater than threshold frequency.
1F
<1>
REF1
Frequency >
Threshold
Readback register: indicates if the frequency of the signal at REF2 is greater than the threshold
frequency set by Register 0x1A<6>.
<1> = 0; REF1 frequency is less than threshold frequency.
<1> = 1; REF1 frequency is greater than threshold frequency.
1F
<0>
Digital Lock
Detect
Readback register: digital lock detect.
<0> = 0; PLL is not locked.
<0> = 1; PLL is locked.
REV. 0
― 67 ―
AD9516-0
表54.
微遅延調整：OUT6∼OUT9
Reg.
Addr
(Hex)
Bit(s) Name
Description
A0
<0>
Bypass or use the delay function.
<0> = 0; use delay function.
<0> = 1; bypass delay function.
A1
<5:3> OUT6 Ramp
Capacitors
Selects the number of ramp capacitors used by the delay function. The combination of number of the
capacitors and the ramp current sets the delay full scale.
<5> <4> <3> Number of Capacitors
0
0
0
4
0
0
1
3
0
1
0
3
0
1
1
2
1
0
0
3
1
0
1
2
1
1
0
2
1
1
1
1
A1
<2:0> OUT6 Ramp
Current
Ramp current for the delay function. The combination of the number of capacitors and the ramp
current sets the delay full scale.
<2> <1> <0> Current (µA)
0
0
0
200
0
0
1
400
0
1
0
600
0
1
1
800
1
0
0
1000
1
0
1
1200
1
1
0
1400
1
1
1
1600
A2
<5:0> OUT6 Delay
Fraction
Selects the fraction of the full-scale delay desired (6-bit binary).
000000 gives zero delay.
Only delay values up to 47 decimal (101111b; 0x2F) are supported.
A3
<0>
Bypass or use the delay function.
<0> = 0; use delay function.
<0> = 1; bypass delay function.
A4
<5:3> OUT7 Ramp
Capacitors
OUT6 Delay
Bypass
OUT7 Delay
Bypass
Selects the number of ramp capacitors used by the delay function. The combination of number of the
capacitors and the ramp current sets the delay full scale.
<5> <4> <3> Number of Capacitors
0
0
0
4
0
0
1
3
0
1
0
3
0
1
1
2
1
0
0
3
1
0
1
2
1
1
0
2
1
1
1
1
― 68 ―
REV. 0
AD9516-0
Reg.
Addr
(Hex)
Bit(s) Name
Description
A4
<2:0> OUT7 Ramp
Current
Ramp current for the delay function. The combination of the number of capacitors and the ramp
current sets the delay full scale.
<2> <1> <0> Current (µA)
0
0
0
200
0
0
1
400
0
1
0
600
0
1
1
800
1
0
0
1000
1
0
1
1200
1
1
0
1400
1
1
1
1600
A5
<5:0> OUT7 Delay
Fraction
Selects the fraction of the full-scale delay desired (6-bit binary).
000000 give zero delay.
Only delay values up to 47 decimal (101111b; 0x2F) are supported.
A6
<0>
Bypass or use the delay function.
<0> = 0; use delay function.
<0> = 1; bypass delay function.
A7
<5:3> OUT8 Ramp
Capacitors
Selects the number of ramp capacitors used by the delay function. The combination of the number of
capacitors and the ramp current sets the delay full scale.
<5> <4> <3> Number of Capacitors
0
0
0
4
0
0
1
3
0
1
0
3
0
1
1
2
1
0
0
3
1
0
1
2
1
1
0
2
1
1
1
1
A7
<2:0> OUT8 Ramp
Current
Ramp current for the delay function. The combination of the number of capacitors and the ramp
current sets the delay full scale.
<2> <1> <0> Current (µA)
0
0
0
200
0
0
1
400
0
1
0
600
0
1
1
800
1
0
0
1000
1
0
1
1200
1
1
0
1400
1
1
1
1600
A8
<5:0> OUT8 Delay
Fraction
Selects the fraction of the full-scale delay desired (6-bit binary).
000000 gives zero delay.
Only delay values up to 47 decimal (101111b; 0x2F) are supported.
A9
<0>
Bypass or use the delay function.
<0> = 0; use delay function.
<0> = 1; bypass delay function.
REV. 0
OUT8 Delay
Bypass
OUT9 Delay
Bypass
― 69 ―
AD9516-0
Reg.
Addr
(Hex)
Bit(s) Name
Description
AA
<5:3> OUT9 Ramp
Capacitors
Selects the number of ramp capacitors used by the delay function. The combination of the number of
capacitors and the ramp current sets the delay full scale.
<5> <4> <3> Number of Capacitors
0
0
0
4
0
0
1
3
0
1
0
3
0
1
1
2
1
0
0
3
1
0
1
2
1
1
0
2
1
1
1
1
AA
<2:0> OUT9 Ramp
Current
Ramp current for the delay function. The combination of the number of capacitors and the ramp
current sets the delay full scale.
<2> <1> <0> Current Value (µA)
0
0
0
200
0
0
1
400
0
1
0
600
0
1
1
800
1
0
0
1000
1
0
1
1200
1
1
0
1400
1
1
1
1600
AB
<5:0> OUT9 Delay
Fraction
Selects the fraction of the full-scale delay desired (6-bit binary).
000000 gives zero delay.
Only delay values up to 47 decimal (101111b; 0x2F) are supported.
表55. LVPECL出力
Reg.
Addr
(Hex)
Bit(s) Name
Description
F0
<4>
Sets the output polarity.
<4> = 0; noninverting.
<4> = 1; inverting.
F0
<3:2> OUT0
LVPECL
Differential
Voltage
Sets the LVPECL output differential voltage (VOD).
<3> <2> VOD (mV)
0
0
400
0
1
600
1
0
780
1
1
960
F0
<1:0> OUT0
Power-Down
LVPECL power-down modes.
<1> <0> Mode
0
0
Normal operation.
Partial power-down, reference on; use only if there are no external load resistors.
0
1
1
0
Partial power-down, reference on, safe LVPECL power-down.
Total power-down, reference off; use only if there are no external load resistors.
1
1
<4>
Sets the output polarity.
<4> = 0; noninverting.
<4> = 1; inverting.
F1
OUT0 Invert
OUT1 Invert
― 70 ―
Output
On
Off
Off
Off
REV. 0
AD9516-0
Reg.
Addr
(Hex)
Bit(s) Name
Description
F1
<3:2> OUT1
LVPECL
Differential
Voltage
Sets the LVPECL output differential voltage (VOD).
<3> <2> VOD (mV)
0
0
400
0
1
600
1
0
780
1
1
960
F1
<1:0> OUT1
Power-Down
LVPECL power-down modes.
<1> <0> Mode
0
0
Normal operation.
Partial power-down, reference on; use only if there are no external load resistors.
0
1
Partial power-down, reference on, safe LVPECL power-down.
1
0
Total power-down, reference off; use only if there are no external load resistors.
1
1
F2
<4>
Sets the output polarity.
<4> = 0; noninverting.
<4> = 1; inverting.
F2
<3:2> OUT2
OUT2 Invert
LVPECL
Differential
Voltage
F2
Sets the LVPECL output differential voltage (VOD).
<3>
0
0
1
1
<2>
0
1
0
1
VOD (mV)
400
600
780
960
<1:0> OUT2
Power-Down
LVPECL Power-down modes.
<1> <0> Mode
0
0
Normal operation.
Partial power-down, reference on; use only if there are no external load resistors.
0
1
Partial power-down, reference on, safe LVPECL power-down.
1
0
Total power-down, reference off; use only if there are no external load resistors.
1
1
F3
<4>
Sets the output polarity.
<4> = 0; noninverting.
<4> = 1; inverting.
F3
<3:2> OUT3
LVPECL
Differential
Voltage
Sets the LVPECL output differential voltage (VOD).
<3> <2> VOD (mV)
0
0
400
0
1
600
1
0
780
1
1
960
F3
<1:0> OUT3
Power-Down
LVPECL power-down modes.
<1> <0> Mode
0
0
Normal operation.
Partial power-down, reference on; use only if there are no external load resistors.
0
1
Partial power-down, reference on, safe LVPECL power-down.
1
0
Total power-down, reference off; use only if there are no external load resistors.
1
1
F4
<4>
Sets the output polarity.
<4> = 0; noninverting.
<4> = 1; inverting.
F4
<3:2> OUT4
LVPECL
Differential
Voltage
REV. 0
OUT3 Invert
OUT4 Invert
Output
On
Off
Off
Off
Sets the LVPECL output differential voltage (VOD).
<3> <2> VOD (mV)
0
0
400
0
1
600
1
0
780
1
1
960
― 71 ―
Output
On
Off
Off
Off
Output
On
Off
Off
Off
AD9516-0
Reg.
Addr
(Hex)
Bit(s) Name
Description
<1:0> OUT4
Power-Down
LVPECL power-down modes.
<1> <0> Mode
0
0
Normal operation.
0
1
Partial power-down, reference on; use only if there are no external load resistors.
Partial power-down, reference on, safe LVPECL power-down.
1
0
Total power-down, reference off; use only if there are no external load resistors.
1
1
F5
<4>
Sets the output polarity.
<4> = 0; noninverting.
<4> = 1; inverting.
F5
<3:2> OUT5
LVPECL
Differential
Voltage
Sets the LVPECL output differential voltage (VOD).
<3> <2> VOD (mV)
0
0
400
0
1
600
1
0
780
1
1
960
F5
<1:0> OUT5
Power-Down
LVPECL power-down modes.
<1> <0> Mode
0
0
Normal operation.
Partial power-down, reference on; use only if there are no external load resistors.
0
1
Partial power-down, reference on, safe LVPECL power-down.
1
0
Total power-down, reference off; use only if there are no external load resistors.
1
1
F4
OUT5 Invert
Output
On
Off
Off
Off
Output
On
Off
Off
Off
表56. LVDS/CMOS出力
Reg.
Addr
(Hex)
Bit(s) Name
Description
140
<7:5> OUT6 Output Polarity
In CMOS mode, <7:5> select the output polarity of each CMOS output.
In LVDS mode, only <5> determines LVDS polarity.
<7> <6> <5> OUT6A (CMOS) OUT6B (CMOS) OUT6 (LVDS)
0
0
0
Noninverting
Inverting
Noninverting
0
1
0
Noninverting
Noninverting
Noninverting
1
0
0
Inverting
Inverting
Noninverting
1
1
0
Inverting
Noninverting
Noninverting
0
0
1
Inverting
Noninverting
Inverting
0
1
1
Inverting
Inverting
Inverting
1
0
1
Noninverting
Noninverting
Inverting
1
1
1
Noninverting
Inverting
Inverting
140
<4>
OUT6 CMOS B
In CMOS mode, turn on/off the CMOS B output. There is no effect in LVDS mode.
<4> = 0; turn off the CMOS B output.
<4> = 1; turn on the CMOS B output.
140
<3>
OUT6 Select LVDS/CMOS
Select LVDS or CMOS logic levels.
<3> = 0; LVDS.
<3> = 1; CMOS.
140
<2:1> OUT6 LVDS Output Current
Set output current level in LVDS mode. This has no effect in CMOS mode.
<2> <1> Current (mA) Recommended Termination (Ω)
0
0
1.75
100
0
1
3.5
100
1
0
5.25
50
1
1
7
50
― 72 ―
REV. 0
AD9516-0
Reg.
Addr
(Hex)
Bit(s) Name
Description
140
<0>
Power-down output (LVDS/CMOS).
<0> = 0; power on.
<0> = 1; power off.
141
<7:5> OUT7 Output Polarity
In CMOS mode, <7:5> select the output polarity of each CMOS output.
In LVDS mode, only <5> determines LVDS polarity.
<7> <6> <5> OUT7A (CMOS) OUT7B (CMOS) OUT7 (LVDS)
0
0
0
Noninverting
Inverting
Noninverting
0
1
0
Noninverting
Noninverting
Noninverting
1
0
0
Inverting
Inverting
Noninverting
1
1
0
Inverting
Noninverting
Noninverting
0
0
1
Inverting
Noninverting
Inverting
0
1
1
Inverting
Inverting
Inverting
1
0
1
Noninverting
Noninverting
Inverting
1
1
1
Noninverting
Inverting
Inverting
141
<4>
OUT7 CMOS B
In CMOS mode, turn on/off the CMOS B output. There is no effect in LVDS mode.
<4> = 0; turn off the CMOS B output.
<4> = 1; turn on the CMOS B output.
141
<3>
OUT7 Select LVDS/CMOS
Select LVDS or CMOS logic levels.
<3> = 0; LVDS.
<3> = 1; CMOS.
141
<2:1> OUT7 LVDS Output Current Set output current level in LVDS mode. This has no effect in CMOS mode.
<2> <1> Current (mA) Recommended Termination (Ω)
0
0
1.75
100
0
1
3.5
100
1
0
5.25
50
1
1
7
50
141
<0>
142
<7:5> OUT8 Output Polarity
In CMOS mode, <7:5> select the output polarity of each CMOS output.
In LVDS mode, only <5> determines LVDS polarity.
<7> <6> <5> OUT8A (CMOS) OUT8B (CMOS) OUT8 (LVDS)
0
0
0
Noninverting
Inverting
Noninverting
0
1
0
Noninverting
Noninverting
Noninverting
1
0
0
Inverting
Inverting
Noninverting
1
1
0
Inverting
Noninverting
Noninverting
0
0
1
Inverting
Noninverting
Inverting
0
1
1
Inverting
Inverting
Inverting
1
0
1
Noninverting
Noninverting
Inverting
1
1
1
Noninverting
Inverting
Inverting
142
<4>
OUT8 CMOS B
In CMOS mode, turn on/off the CMOS B output. There is no effect in LVDS mode.
<4> = 0; turn off the CMOS B output.
<4> = 1; turn on the CMOS B output.
142
<3>
OUT8 Select LVDS/CMOS
Select LVDS or CMOS logic levels.
<3> = 0; LVDS.
OUT6 Power-Down
OUT7 Power-Down
Power-down output (LVDS/CMOS).
<0> = 0; power on.
<0> = 1; power off.
<3> = 1; CMOS.
142
REV. 0
<2:1> OUT8 LVDS Output Current
Set output current level in LVDS mode. This has no effect in CMOS mode.
<2> <1> Current (mA) Recommended Termination (Ω)
0
0
1.75
100
0
1
3.5
100
1
0
5.25
50
1
1
7
50
― 73 ―
AD9516-0
Reg.
Addr
(Hex)
Bit(s) Name
Description
142
<0>
Power-down output (LVDS/CMOS).
<0> = 0; power on.
<0> = 1; power off.
143
<7:5> OUT9 Output Polarity
In CMOS mode, <7:5> select the output polarity of each CMOS output.
In LVDS mode, only <5> determines LVDS polarity.
<7> <6> <5> OUT9A (CMOS) OUT9B (CMOS) OUT9 (LVDS)
0
0
0
Noninverting
Inverting
Noninverting
0
1
0
Noninverting
Noninverting
Noninverting
1
0
0
Inverting
Inverting
Noninverting
1
1
0
Inverting
Noninverting
Noninverting
0
0
1
Inverting
Noninverting
Inverting
0
1
1
Inverting
Inverting
Inverting
1
0
1
Noninverting
Noninverting
Inverting
1
1
1
Noninverting
Inverting
Inverting
143
<4>
OUT9 CMOS B
In CMOS mode, turn on/off the CMOS B output. There is no effect in LVDS mode.
<4> = 0; turn off the CMOS B output.
<4> = 1; turn on the CMOS B output.
143
<3>
OUT9 Select LVDS/CMOS
Select LVDS or CMOS logic levels.
<3> = 0; LVDS.
<3> = 1; CMOS.
143
<2:1> OUT9 LVDS Output Current
Set output current level in LVDS mode. This has no effect in CMOS mode.
<2> <1> Current (mA)
Recommended Termination (Ω)
0
0
1.75
100
0
1
3.5
100
1
0
5.25
50
1
1
7
50
143
<0>
Power-down output (LVDS/CMOS).
<0> = 0; power on.
<0> = 1; power off.
表57.
OUT8 Power-Down
OUT9 Power-Down
LVPECLチャンネル分周器
Reg.
Addr
(Hex)
Bit(s) Name
Description
190
<7:4> Divider 0 Low Cycles
Number of clock cycles of the divider input during which divider output stays low.
190
<3:0> Divider 0 High Cycles
Number of clock cycles of the divider input during which divider output stays high.
191
<7>
Divider 0 Bypass
Bypass and power-down the divider; route input to divider output.
<7> = 0; use divider.
<7> = 1; bypass divider.
191
<6>
Divider 0 Nosync
Nosync.
<6> = 0; obey chip-level SYNC signal.
<6> = 1; ignore chip-level SYNC signal.
191
<5>
Divider 0 Force High
Force divider output to high. This requires that nosync also be set.
<5> = 0; divider output forced to low.
<5> = 1; divider output forced to high.
191
<4>
Divider 0 Start High
Selects clock output to start high or start low.
<4> = 0; start low.
<4> = 1; start high.
191
<3:0> Divider 0 Phase Offset
Phase offset.
― 74 ―
REV. 0
AD9516-0
Reg.
Addr
(Hex)
Bit(s) Name
Description
192
<1>
Divider 0 Direct to Output
Connect OUT0 and OUT1 to Divider 0 or directly to VCO or CLK.
<1> = 0: OUT0 and OUT1 are connected to Divider 0.
<1> = 1:
If 0x1E1<1:0> = 10b, the VCO is routed directly to OUT0 and OUT1.
If 0x1E1<1:0> = 00b, the CLK is routed directly to OUT0 and OUT1.
If 0x1E1<1:0> = 01b, there is no effect.
192
<0>
Divider 0 DCCOFF
Duty-cycle correction function.
<0> = 0; enable duty-cycle correction.
<0> = 1; disable duty-cycle correction.
193
<7:4> Divider 1 Low Cycles
Number of clock cycles of the divider input during which divider output stays low.
193
<3:0> Divider 1 High Cycles
Number of clock cycles of the divider input during which divider output stays high.
194
<7>
Divider 1 Bypass
Bypass and power-down the divider; route input to divider output.
<7> = 0; use divider.
<7> = 1; bypass divider.
194
<6>
Divider 1 Nosync
Nosync.
<6> = 0; obey chip-level SYNC signal.
<6> = 1; ignore chip-level SYNC signal.
194
<5>
Divider 1 Force High
Force divider output to high. This requires that nosync also be set.
<5> = 0; divider output forced to low.
<5> = 1; divider output forced to high.
194
<4>
Divider 1 Start High
Selects clock output to start high or start low.
<4> = 0; start low.
<4> = 1; start high.
194
<3:0> Divider 1 Phase Offset
Phase offset.
195
<1>
Divider 1 Direct to Output
Connect OUT2 and OUT3 to Divider 1 or directly to VCO or CLK.
<1> = 0; OUT2 and OUT3 are connected to Divider 1.
<1> = 1:
If 0x1E1<1:0> = 10b, the VCO is routed directly to OUT2 and OUT3.
If 0x1E1<1:0> = 00b, the CLK is routed directly to OUT2 and OUT3.
If 0x1E1<1:0> = 01b, there is no effect.
195
<0>
Divider 1 DCCOFF
Duty-cycle correction function.
<0> = 0; enable duty-cycle correction.
<0> = 1; disable duty-cycle correction.
196
<7:4> Divider 2 Low Cycles
Number of clock cycles of the divider input during which divider output stays low.
196
<3:0> Divider 2 High Cycles
Number of clock cycles of the divider input during which divider output stays high.
197
<7>
Divider 2 Bypass
Bypass and power-down the divider; route input to divider output.
<7> = 0; use divider.
<7> = 1; bypass divider.
197
<6>
Divider 2 Nosync
Nosync.
<6> = 0; obey chip-level SYNC signal.
<6> = 1; ignore chip-level SYNC signal.
197
<5>
Divider 2 Force High
Force divider output to high. This requires that nosync also be set.
<5> = 0; divider output forced to low.
<5> = 1; divider output forced to high.
197
<4>
Divider 2 Start High
Selects clock output to start high or start low.
<4> = 0; start low.
<4> = 1; start high.
197
<3:0> Divider 2 Phase Offset
REV. 0
Phase offset.
― 75 ―
AD9516-0
Reg.
Addr
(Hex)
Bit(s) Name
Description
198
<1>
Divider 2 Direct to Output
Connect OUT4 and OUT5 to Divider 2 or directly to VCO or CLK.
<1> = 0; OUT4 and OUT5 are connected to Divider 2.
<1> = 1:
If 0x1E1<1:0> = 10b, the VCO is routed directly to OUT4 and OUT5.
If 0x1E1<1:0> = 00b, the CLK is routed directly to OUT4 and OUT5.
If 0x1E1<1:0> = 01b, there is no effect.
198
<0>
Divider 2 DCCOFF
Duty-cycle correction function.
<0> = 0; enable duty-cycle correction.
<0> = 1; disable duty-cycle correction.
表58.
LVDS/CMOSチャンネル分周器
Reg.
Addr
(Hex)
Bit(s) Name
199
<7:4> Low Cycles Divider 3.1
Number of clock cycles of 3.1 divider input during which 3.1 output stays low.
199
<3:0> High Cycles Divider 3.1
Number of clock cycles of 3.1 divider input during which 3.1 output stays high.
19A
<7:4> Phase Offset Divider 3.2
Refer to LVDSCMOS channel divider function description.
Description
19A
<3:0> Phase Offset Divider 3.1
Refer to LVDSCMOS channel divider function description.
19B
<7:4> Low Cycles Divider 3.2
Number of clock cycles of 3.2 divider input during which 3.2 output stays low.
19B
<3:0> High Cycles Divider 3.2
Number of clock cycles of 3.2 divider input during which 3.2 output stays high.
19C
<5>
Bypass Divider 3.2
Bypass (and power-down) 3.2 divider logic, route clock to 3.2 output.
<5> = 0; do not bypass.
<5> = 1; bypass.
19C
<4>
Bypass Divider 3.1
Bypass (and power-down) 3.1 divider logic, route clock to 3.1 output.
<4> = 0; do not bypass.
<4> = 1; bypass.
19C
<3>
Divider 3 Nosync
Nosync.
<3> = 0; obey chip-level SYNC signal.
<3> = 1; ignore chip-level SYNC signal.
19C
<2>
Divider 3 Force High
Force Divider 3 output high. Requires that nosync also be set.
<2> = 0; force low.
<2> = 1; force high.
19C
<1>
Start High Divider 3.2
Divider 3.2 start high/low.
<1> = 0; start low.
<1> = 1; start high.
19C
<0>
Start High Divider 3.1
Divider 3.1 start high/low.
<0> = 0; start low.
<0> = 1; start high.
19D
<0>
Divider 3 DCCOFF
Duty-cycle correction function.
<0> = 0; enable duty-cycle correction.
<0> = 1; disable duty-cycle correction.
19E
<7:4> Low Cycles Divider 4.1
Number of clock cycles of divider 4.1 input during which 4.1 output stays low.
19E
<3:0> High Cycles Divider 4.1
Number of clock cycles of 4.1 divider input during which 4.1 output stays high.
19F
<7:4> Phase Offset Divider 4.2
Refer to LVDSCMOS channel divider function description.
19F
<3:0> Phase Offset Divider 4.1
Refer to LVDSCMOS channel divider function description.
1A0
<7:4> Low Cycles Divider 4.2
Number of clock cycles of 4.2 divider input during which 4.2 output stays low.
1A0
<3:0> High Cycles Divider 4.2
Number of clock cycles of 4.2 divider input during which 4.2 output stays high.
― 76 ―
REV. 0
AD9516-0
Reg.
Addr
(Hex)
Bit(s) Name
Description
1A1
<5>
Bypass Divider 4.2
Bypass (and power-down) 4.2 divider logic, route clock to 4.2 output.
<5> = 0; do not bypass.
<5> = 1; bypass.
1A1
<4>
Bypass Divider 4.1
Bypass (and power-down) 4.1 divider logic, route clock to 4.1 output.
<4> = 0; do not bypass.
<4> = 1; bypass.
1A1
<3>
Divider 4 Nosync
Nosync.
<3> = 0; obey chip-level SYNC signal.
<3> = 1; ignore chip-level SYNC signal.
1A1
<2>
Divider 4 Force High
Force Divider 4 output high. Requires that nosync also be set.
<2> = 0; force low.
<2> = 1; force high.
1A1
<1>
Start High Divider 4.2
Divider 4.2 start high/low.
<1> = 0; start low.
<1> = 1; start high.
1A1
<0>
Start High Divider 4.1
Divider 4.1 start high/low.
<0> = 0; s tart low.
<0> = 1; start high.
1A2
<0>
Divider 4 DCCOFF
Duty-cycle correction function.
<0> = 0; enable duty-cycle correction.
<0> = 1; disable duty-cycle correction.
表59. VCO分周器とCLK入力
Reg.
Addr
(Hex)
Bit(s) Name
Description
1E0
<2:0> VCO Divider
<2>
0
0
0
0
1
1
1
1
1E1
<4>
Power-Down Clock Input Section
Power down the clock input section (including CLK buffer, VCO divider, and
CLK tree).
<4> = 0; normal operation.
<4> = 1; Power-down.
1E1
<3>
Power-Down VCO Clock Interface Power down the interface block between VCO and clock distribution.
<3> = 0; normal operation.
<3> = 1; power-down.
1E1
<2>
Power-Down VCO and CLK
Power down both VCO and CLK input.
<2> = 0; normal operation.
<2> = 1; Power-down.
1E1
<1>
Select VCO or CLK
Select either the VCO or the CLK as the input to VCO divider.
<1> = 0; Select external CLK as input to VCO divider.
<1> = 1; Select VCO as input to VCO divider; cannot bypass VCO divider when
this is selected.
1E1
<0>
Bypass VCO Divider
Bypass or use the VCO divider.
<0> = 0; use VCO divider.
<0> = 1; bypass VCO divider; cannot select VCO as input when this is selected.
REV. 0
<1>
0
0
1
1
0
0
1
1
<0>
0
1
0
1
0
1
0
1
― 77 ―
Divide
2
3
4
5
6
Output static
Output static
Output static
AD9516-0
表60.
システム
Reg.
Addr
(Hex)
Bit(s) Name
Description
230
<2>
Power-Down Sync
Power down the SYNC function.
<2> = 0; normal operation of the SYNC function.
<2> = 1; power-down sync circuitry.
230
<1>
Power-Down Distribution Reference
230
<0>
Soft SYNC
Power down the reference for distribution section.
<1> = 0; normal operation of the reference for the distribution section.
<1> = 1; power down the reference for the distribution section.
_____
The soft SYNC bit works the same as the SYNC pin, except that the polarity
of this bit reversed. That is, a high level forces selected channels into a
predetermined static
state, and a 1-to-0 transition triggers a sync.
_____
<0> = 0; same as SYNC
_____ high.
<0> = 1; same as SYNC low.
表61.
全レジスタ更新
Reg.
Addr
(Hex)
Bit(s) Name
Description
232
<0>
This bit must be set to 1 to transfer the contents of the buffer registers into the active
registers. This happens on the next SCLK rising edge. This bit is self-clearing; that is, it does
not have to be set back to 0.
<0> = 1 (self-clearing); update all active registers to the contents of the buffer registers.
Update All Registers
― 78 ―
REV. 0
AD9516-0
アプリケーションのヒント
LVPECLクロック分配
AD9516の出力をADCクロック・アプリケー
ションで使用する方法
高速のADCはすべて、サンプリング・クロックの品質によって
大きく左右されます。ADCはサンプリング・ミキサとも考えら
れ、クロック上のノイズ、歪み、タイミング・ジッタがADC出
力の所望の信号に混入してしまいます。クロックの完全性に求
められる条件はアナログ入力周波数と分解能に従い、分解能が
14ビット以上でアナログ入力周波数が高いアプリケーションほ
ど条件が厳しくなります。 ADC の S/N 比の理論値は、 ADC の
分解能とサンプリング・クロックのジッタによって制限されま
す。ステップ・サイズと量子化誤差を無視できる無限分解能の
理想的なADCを想定すると、有効なS/N比の概算値は次の式で
表すことができます。
SNR(dB)＝20×log
LVPECL出力は、AD9516で最もジッタが低いクロック信号を
供給します。LVPECL出力は（オープン・エミッタであるため）、
DC 終端で出力トランジスタをバイアスする必要があります。
図57の簡略等価回路図にLVPECL出力段を示します。
大部分のアプリケーションでは、図69に示すようなLVPECLの
遠端テブナン終端を推奨します。抵抗回路は、伝送ラインのイ
ンピーダンス（ 50Ω ）とスイッチング・スレッショールド
（VS−1.3V）に整合するように設計されています。
VS_LVPECL
VS_LVPECL
VS
50Ω
1
LVPECL
2πfA t J
127Ω
127Ω
SINGLE-ENDED
(NOT COUPLED)
LVPECL
50Ω
V T = VS – 1.3V
83Ω
83Ω
06419-045
ここで、
fA＝デジタル化される最大アナログ周波数
図69.
tJ＝サンプリング・クロックのジッタrms値
図68に、要求されるサンプリング・クロック・ジッタをアナロ
グ周波数と有効ビット数（ENOB）の関数として示します。
VS_LVPECL
LVPECL
18
16
200Ω
100Ω DIFFERENTIAL
100Ω
(COUPLED)
0.1nF TRANSMISSION LINE
LVPECL
200Ω
06419-046
SNR = 20log
100
VS_LVPECL
0.1nF
110
1
2π fAtJ
LVPECLの遠端テブナン終端
90
tJ =
100
fS
200
fS
14
400
f
70
12
S
1ps
60
2ps
10
10p
s
8
図70.
E NO B
SNR ( dB)
80
LVDSクロック分配
AD9516には、CMOSまたはLVDSレベルの出力を選択できる4
本のクロック出力（ OUT6 ∼ OUT9 ）があります。 LVDS は、
50
電流モードの出力段を使用する差動出力オプションです。公称
電流は3.5mAで、100Ω抵抗で350mVの出力振幅が得られます。
LVDS出力はANSI/TIA/EIA-644のすべての仕様を満たしてい
るか、あるいは上回っています。
40
100
1k
fA (MHz)
図68.
06419-044
6
30
10
図71にLVDS出力の推奨終端回路を示します。
アナログ入力周波数 対 S/N比およびENOB
VS
www.analog.comから提供するアプリケーション・ノートAN756とAN-501を参照してください。
高性能 ADC の多くは、ノイズが多い PC ボード上で必要な低
ジッタ・クロックを簡単に供給できるように差動クロック入力
を備えています。（ノイズの多いPCボード上でシングルエンド
入力のクロックを分配すると、サンプリング・クロックにノイ
ズが混入することがあります。差動クロックの分配には同相ノ
イズ除去特性があるため、ノイズの多い環境で優れたクロック
性能が得られます。）AD9516には、差動クロック出力を提供す
るLVPECLとLVDSの2つの出力があり、コンバータのS/N比性
能を最大限に高めるクロック・ソリューションが可能です。最
適なクロッキング／コンバータ・ソリューションを選ぶ場合に
は、ADCの入力条件（差動かシングルエンド、ロジック・レベ
ル、終端）を考慮する必要があります。
VS
100Ω
100Ω
DIFFERENTIAL (COUPLED)
LVDS
06419-047
LVDS
REV. 0
並列伝送ラインを使用したLVPECL
図71.
LVDS出力の終端
LVDSに関する詳細は、www.analog.comから提供しているア
プリケーション・ノートAN-586を参照してください。
― 79 ―
AD9516-0
AD9516には、CMOSまたはLVDSレベルの出力を選択できる4
本のクロック出力（OUT6∼OUT9）があります。CMOSにす
る場合、各出力はペアのCMOS出力になり、それぞれを個別に
ターンオンまたはターンオフ、非反転または反転に設定できま
す。これらの出力は、3.3V CMOSと互換性があります。
シングルエンドのCMOSクロックを使用する際は、次の一般的
なガイドラインに従ってください。
PCボードのパターン配線の遠端で終端を行う方法が、もう１つ
のオプションになります。図73に示すようなインピーダンスの
低い抵抗遠端終端を使うと、AD9516のCMOS出力は最大電圧
振幅が生じるほどの電流を必要としません。遠端の終端回路は
PCボードのパターン配線のインピーダンスと整合させ、所望の
スイッチング・ポイントが得られるようにします。アプリケー
ションによっては、低い信号振幅でもレシーバの入力条件を満
たすことができることがあります。それほど重要でない回路上
で長いパターンを駆動する場合には、この方法が役立ちます。
1対１の回路では、可能であれば、ドライバに対し回路上にレ
シーバが1 個のみになるように設計してください。これによっ
て、終端の方法が簡単になり、回路上で発生するインピーダン
ス不整合によるリンギングが最小限に抑えられます。伝送ライ
ンの整合を維持し、またドライバの過渡電流を削減するために、
一般に信号源を直列に終端する必要があります。抵抗の値は、
ボードの設計とタイミング条件に応じて異なります（一般に10∼
100Ωを使用）。CMOS出力は、容量負荷や駆動できるパターン
長についても制限があります。一般には、信号の立上がり／立
下がり時間と完全性を維持するために3 インチ未満のパターン
長を推奨します。
10Ω
60.4Ω
(1.0 INCH)
CMOS
MICROSTRIP
CMOS
10Ω
50Ω
100Ω
CMOS
100Ω
図73.
遠端終端のCMOS出力
シングルエンドのCMOSクロックには制約があるため、高速の
信号を長いパターンで駆動する場合は差動出力の使用を検討し
てください。AD9516には長いパターンの駆動に適した
LVPECLとLVDSの出力があり、差動信号特有のノイズ耐性に
よって、コンバータ・クロック用の優れた性能が得られます。
06419-076
CMOS
VS
06419-077
CMOSクロック分配
図72. CMOS出力の直列終端
― 80 ―
REV. 0
AD9516-0
外形寸法
0.60 MAX
8.75
BSC SQ
TOP
VIEW
33
32
PIN 1
INDICATOR
6.35
6.20 SQ
6.05
EXPOSED PAD
(BOTTOM VIEW)
0.50
0.40
0.30
12° MAX
64 1
49
48
PIN 1
INDICATOR
17 16
7.50
REF
0.80 MAX
0.65 TYP
0.05 MAX
0.02 NOM
SEATING
PLANE
0.50 BSC
0.20 REF
COMPLIANT TO JEDEC STANDARDS MO-220-VMMD-4
063006-B
1.00
0.85
0.80
0.30
0.25
0.18
0.60 MAX
D06419-0-4/07(0)-J
9.00
BSC SQ
図74. 64ピン・リード・フレーム・チップ・スケール・パッケージ［LFCSP_VQ］
9mm×9mmボディ、極薄クワッド
CP-64-4
寸法単位：mm
オーダー・ガイド
Model
AD9516-0BCPZ1
AD9516-0BCPZ-REEL7
AD9516-0/PCBZ1
1
1
Temperature Range Package Description
Package Option
−40℃ to +85℃
64-Lead Lead Frame Chip Scale Package (LFCSP_VQ)
CP-64-4
−40℃ to +85℃
64-Lead Lead Frame Chip Scale Package (LFCSP_VQ)
CP-64-4
Evaluation Board
Z＝RoHS準拠製品
REV. 0
― 81 ―