中文数据手册

2.7 V至5.5 V、小于100 µA、8/10/12位
nanoDAC，SPI接口，采用LFCSP和SC70封装
AD5601/AD5611/AD5621
特性
应用
电平设置
便携式电池供电仪表
数字增益和失调电压调整
可编程电压源和电流源
可编程衰减器
概述
功能框图
VDD
GND
AD5601/AD5611/AD5621
POWER-ON
RESET
REF(+)
12-/10-/8-BIT
DAC
DAC
REGISTER
INPUT
CONTROL
LOGIC
OUTPUT
BUFFER
POWER-DOWN
CONTROL LOGIC
VOUT
RESISTOR
NETWORK
06853-001
6引脚SC70和LFCSP封装
微功耗工作：5 V时最大电流100 μA
关断模式：0.2 μA(典型值，3 V)
2.7 V至5.5 V电源供电
通过设计保证单调性
上电复位至0 V，具有掉电检测功能
3种关断功能
低功耗串行接口，采用施密特触发式输入
片内轨到轨输出缓冲放大器
SYNC 中断设置
极小的零代码误差
AD5601缓冲8位DAC
B级：±0.5 LSB INL
AD5611缓冲10位DAC
B级：±0.5 LSB INL
A级：±4 LSB INL
AD5621缓冲12位DAC
B级：±1 LSB INL
A级：±6 LSB INL
SYNC
SCLK SDIN
图1.
表1. 相关器件
产品型号
AD5641
描述
2.7 V至5.5 V、小于100 µA、14位nanoDAC，
采用SC70和LFCSP封装
在关断模式下，还可利用软件选择输出负载。可通过串行
接口进入关断模式。
在正常工作模式下，这些器件具有低功耗特性，非常适合
便携式电池供电设备。这些nanoDAC器件将小尺寸封装与
低功耗特性相结合，特别适合用来满足电平设置要求，例
如在空间受限、对功耗敏感的应用中产生偏置或控制
电压。
AD5601/AD5611/AD5621均属于nanoDAC®系列，分别是单
产品特色
通道、8/10/12位、缓冲电压输出DAC，使用2.7 V至5.5 V单
1. 提供6引脚LFCSP和SC70两种封装。
电源供电，5 V时典型功耗为75 μA，采用小型LFCSP和SC70
2. 低功耗、单电源供电。AD5601/AD5611/AD5621采用
封装。这些器件内置片内精密输出放大器，能够实现轨到
2.7 V至5.5 V单电源供电，最大功耗为100 μA，非常适合
轨输出摆幅。AD5601/AD5611/AD5621采用多功能三线式
电池供电的应用。
串行接口，能够以最高30 MHz的时钟速率工作，并与SPI、
QSPI™、MICROWIRE™、DSP接口标准兼容。
3. 利用片内输出缓冲放大器，DAC能够提供轨到轨输出
摆幅，典型压摆率为0.5 V/μs。
三款器件的基准电压均从电源输入获得，因此具有最宽的
4. 基准电压从电源获得。
动态输出范围。上述器件均内置一个上电复位电路，确保
5. 高速串行接口，时钟速率最高达30 MHz。专为极低功耗
DAC输出上电至0 V并保持该电平，直到对该器件执行一次
有效的写操作为止。
AD5601/AD5611/AD5621还内置关断功能，在关断模式
应用设计。接口仅在写周期期间上电。
6. 关断功能。关断时，DAC在3 V下的典型功耗为0.2 μA。
可上电复位，具有掉电检测功能。
下，3 V时的典型功耗降至0.2 μA。
Rev. F
Information furnished by Analog Devices is believed to be accurate and reliable. However, no
responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other
rights of third parties that may result from its use. Specifications subject to change without notice. No
license is granted by implication or otherwise under any patent or patent rights of Analog Devices.
Trademarks and registered trademarks are the property of their respective owners.
One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.
Tel: 781.329.4700
www.analog.com
Fax: 781.461.3113 ©2005–2012 Analog Devices, Inc. All rights reserved.
ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供
的最新英文版数据手册。
AD5601/AD5611/AD5621
目录
特性....................................................................................................1
输出放大器 .............................................................................. 14
应用....................................................................................................1
串行接口................................................................................... 14
概述....................................................................................................1
输入移位寄存器...................................................................... 14
功能框图 ...........................................................................................1
SYNC 中断................................................................................ 14
产品特色 ...........................................................................................1
上电复位................................................................................... 16
修订历史 ...........................................................................................2
关断模式................................................................................... 16
技术规格 ...........................................................................................3
微处理器接口 .......................................................................... 16
时序特性......................................................................................4
应用................................................................................................. 18
绝对最大额定值..............................................................................5
选择用于AD5601/AD5611/AD5621的基准电压源 ......... 18
ESD警告.......................................................................................5
使用AD5601/AD5611/AD5621
引脚配置和功能描述 .....................................................................6
实现双极性工作模式............................................................. 18
典型性能参数 ..................................................................................7
AD5601/AD5611/AD5621与
术语................................................................................................. 13
电流隔离接口的配合使用 .................................................... 19
工作原理 ........................................................................................ 14
电源旁路和接地...................................................................... 19
DAC部分................................................................................... 14
外形尺寸 ........................................................................................ 20
电阻串 ....................................................................................... 14
订购指南................................................................................... 21
修订历史
2012年2月—修订版E至修订版F
2007年12月—修订版B至修订版C
增加6引脚LFCSP封装 .............................................................通篇
更改特性部分 ..................................................................................1
更改“特性”部分、“概述”部分、表1和“产品特色”部分 ........1
更改表2 .............................................................................................3
更改表4 .............................................................................................5
更改“AD5601/AD5611/AD5621与ADSP-2101接口”部分..... 16
增加图4；重新排序 .......................................................................6
更新外形尺寸部分 ...................................................................... 20
更改表5 .............................................................................................6
更改订购指南部分 ...................................................................... 20
更改“选择用于AD5601/AD5611/AD5621
的基准电压源”部分..................................................................... 18
更新外形尺寸部分 ...................................................................... 20
更改订购指南部分 ...................................................................... 21
2010年7月—修订版D至修订版E
更改图1 .............................................................................................1
2005年7月—修订版A至修订版B
更改图48 ........................................................................................ 17
更改“电流隔离接口”部分 .......................................................... 19
更改图52 ........................................................................................ 19
2005年3月—修订版0至修订版A
更改时序特性 ..................................................................................4
2008年5月—修订版C至修订版D
更改绝对最大额定值 .....................................................................5
更改概述部分 ..................................................................................1
更改“满量程误差”部分..................................................................7
更改表2 .............................................................................................3
更改图20 ........................................................................................ 10
更改“选择用于AD5601/AD5611/AD5621
更改“工作原理”部分................................................................... 14
的基准电压源”部分..................................................................... 18
更改“关断模式”部分................................................................... 15
更改订购指南部分 ...................................................................... 20
2005年1月—修订版0：初始版
Rev. F | Page 2 of 24
AD5601/AD5611/AD5621
技术规格
除非另有说明，VDD = 2.7 V至5.5 V，RL = 2 kΩ接GND，CL = 200 pF接GND；所有规格均相对于TMIN至TMAX而言。A/B级
温度范围为−40°C至+125°C，典型值25°C。
表2.
参数
静态性能
AD5601
分辨率
相对精度1(INL)
差分非线性(DNL)
AD5611
分辨率
相对精度1(INL)
差分非线性(DNL)
AD5621
分辨率
相对精度1(INL)
差分非线性(DNL)
零代码误差
满量程误差
失调误差
增益误差
零代码误差漂移
增益温度系数
输出特性2
输出电压范围
输出电压建立时间
压摆率
容性负载稳定性
A级
最小值 典型值
单位
测试条件/注释
±0.5
±0.5
Bits
LSB
LSB
通过设计保证单调性
±4
±0.5
±0.5
±0.5
Bits
LSB
LSB
通过设计保证单调性
±6
±0.5
10
±1
±0.5
10
10
12
0.5
±0.5
±0.063 ±10
±0.0004 ±0.037
5.0
2.0
0
6
0.5
470
1000
120
2
VDD
10
0.5
±0.5
±0.063 ±10
±0.0004 ±0.037
5.0
2.0
0
6
0.5
470
1000
120
2
5
0.2
15
0.5
VDD
10
5
0.2
15
0.5
±2
1.8
1.4
±2
0.8
0.6
3
0.8
0.6
3
Rev. F | Page 3 of 24
Bits
LSB
LSB
mV
mV
mV
%FSR
µV/°C
ppm
FSR/°C
V
µs
V/µs
pF
pF
nV/√Hz
µV
nV-s
nV-s
mA
Ω
1.8
1.4
输入低电压VINL
引脚输入电容
最大值
8
输出噪声频谱密度
噪声
数模转换毛刺脉冲
数字馈通
短路电流
直流输出阻抗
逻辑输入
输入电流3
输入高电压VINH
B级
最大值 最小值 典型值
µA
V
V
V
V
pF
通过设计保证单调性
DAC寄存器载入全0
DAC寄存器载入全1
编码¼量程至¾量程
RL = ∞
RL = 2 kΩ
DAC码字 = 中间值，1 kHz
DAC码字 = 中间值，
0.1 Hz至10 kHz带宽
主进位1 LSB变化
VDD = 3 V/5 V
VDD = 4.7 V至5.5 V
VDD = 2.7 V至3.6 V
VDD = 4.7 V至5.5 V
VDD = 2.7 V至3.6 V
AD5601/AD5611/AD5621
参数
电源要求
VDD
IDD(正常模式)
A级
最小值 典型值
B级
最大值 最小值 典型值
最大值
单位
测试条件/注释
2.7
5.5
5.5
V
100
90
µA
µA
VDD = ±4.5 V至±5.5 V
VDD = ±2.7 V至±3.6 V
0.5
0.2
0.5
0.2
µA
µA
所有数字输入为0 V或VDD
DAC活动，不包括负载
电流
VIH = VDD且VIL = GND
VIH = VDD且VIL = GND
VIH = VDD且VIL = GND
VIH = VDD且VIL = GND
VIH = VDD且VIL = GND
96
96
%
ILOAD = 2 mA且VDD = ±5 V
75
60
IDD(全关断模式)
VDD = ±4.5 V至±5.5 V
VDD = ±2.7 V至±3.6 V
电源效率
IOUT/IDD
2.7
100
90
75
60
1
线性度计算使用缩减的数据范围：AD5621从编码64到编码4032；AD5611从编码16到编码1008；AD5601从编码4到编码252.
通过设计和特性保证，但未经生产测试。
3
流入所有引脚的总电流。
2
时序特性
除非另有说明，VDD = 2.7 V至5.5 V，所有规格均相对于TMIN至TMAX而言。参见图2。
表3.
限值1
33
5
5
10
5
4.5
0
20
13
参数
t1 2
t2
t3
t4
t5
t6
t7
t8
t9
2
测试条件/注释
SCLK周期时间
SCLK高电平时间
SCLK低电平时间
SYNC 到SCLK下降沿建立时间
数据建立时间
数据保持时间
SCLK下降沿到SYNC上升沿
最小SYNC高电平时间
SYNC 上升沿到下一SCLK下降沿忽略
所有输入信号均指tr = tf = 1 ns/V(10%至90%的VDD)条件下并从(VIL + VIH)/2电平起开始计时。
SCLK最大频率为30 MHz。
t4
SCLK
t2
t8
t1
t9
t3
t7
SYNC
t6
t5
SDIN
D15
D14
D2
D1
图2. 时序图
Rev. F | Page 4 of 24
D0
D15
D14
06853-002
1
单位
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
AD5601/AD5611/AD5621
绝对最大额定值
A
除非另有说明，T
= 25°C。
A
注意，超出上述绝对最大额定值可能会导致器件永久性损
表4.
坏。这只是额定最值，并不能以这些条件或者在任何其它
参数
VDD至GND
数字输入电压至GND
VOUT至GND
工作温度范围
工业级(A/B级)
存储温度范围
最高结温
SC70封装
θJA热阻
θJC热阻
LFCSP封装
θJA热阻
引脚温度，焊接
气相(60秒)
红外(15秒)
ESD(人体模型)
额定值
−0.3 V至+7.0 V
−0.3 V至V DD + 0.3 V
−0.3 V至V DD + 0.3 V
−40°C至+125°C
−65°C至+160°C
150°C
超出本技术规范操作章节中所示规格的条件下，推断器件
能否正常工作。长期在绝对最大额定值条件下工作会影响
器件的可靠性。
ESD警告
ESD(静电放电)敏感器件。
带电器件和电路板可能会在没有察觉的情况下放电。
尽管本产品具有专利或专有保护电路，但在遇到高
433.34°C/W
149.47°C/W
能量ESD时，器件可能会损坏。因此，应当采取适当
的ESD防范措施，以避免器件性能下降或功能丧失。
95°C/W
215°C
220°C
2.0 kV
Rev. F | Page 5 of 24
AD5601/AD5611/AD5621
引脚配置和功能描述
SDIN 3
TOP VIEW
(Not to Scale)
6
DD 1
VOUT
SCLK 2
5
GND
4
VDD
SDIN 3
V AD5601/
AD5611/
AD5621
TOP VIEW
(Not to Scale)
6 VOUT
5 GND
4 SYNC
NOTES:
1. CONNECT THE EXPOSED PAD TO GND.
图3. 6引脚SC70的引脚配置
06853-053
SCLK 2
AD5601/
AD5611/
AD5621
06853-003
SYNC 1
图4. 6引脚LFCSP的引脚配置
表5. 引脚功能描述
SC70
LFCSP
引脚编号 引脚编号
1
4
引脚名称
SYNC
描述
电平触发的控制输入(低电平有效)。这是输入数据的帧同步信号。当SYNC变为低电平时，使能输入
移位寄存器，然后数据在后续时钟的下降沿输入移位寄存器。DAC在第16个时钟周期后更新，除非
SYNC在此边沿之前变为高电平，这种情况下SYNC的上升沿将用作中断，DAC将忽略写入序列。
2
2
SCLK
3
3
SDIN
串行时钟输入。数据在串行时钟输入的下降沿读入移位寄存器。数据能够以最高30 MHz的速率
传输。
串行数据输入。该器件有一个16位移位寄存器。数据在串行时钟输入的下降沿读入寄存器。
4
1
VDD
电源输入引脚。AD5601/AD5611/AD5621可以采用2.7 V至5.5 V电源供电。应将VDD去耦至GND。
5
6
5
6
GND
VOUT
EP
地。AD5601/AD5611/AD5621上所有电路的地基准点。
DAC的模拟输出电压。输出放大器能以轨到轨方式工作。
裸露焊盘。连接到GND。
Rev. F | Page 6 of 24
AD5601/AD5611/AD5621
典型性能参数
2.5
VDD = VREF = 5V
TA = 25°C
0.5
INL ERROR (LSB)
VDD = VREF = 5V
TA = 25°C
2.0
TOTAL UNADJUSTED ERROR (LSB)
1.0
0
–0.5
1.5
1.0
0.5
0
–0.5
–1.0
–1.5
1064
1564
2064
2564
3064
3564
DAC CODE
4064
–2.5
64
564
图5. AD5621典型INL
0.5
0.6
TOTAL UNADJUSTED ERROR (LSB)
0.3
0.2
INL ERROR (LSB)
1564
2064
2564
DAC CODE
3064
3564
4064
图8. AD5621总不可调整误差(TUE)
VDD = VREF = 5V
TA = 25°C
0.4
1064
06853-007
564
06853-004
–2.0
–1.0
64
0.1
0
–0.1
–0.2
–0.3
VDD = VREF = 5V
TA = 25°C
0.4
0.2
0
–0.2
–0.4
216
316
416 516 616
DAC CODE
716
816
916
–0.6
16
0.20
VDD = VREF = 5V
TA = 25°C
TOTAL UNADJUSTED ERROR (LSB)
0.075
0.025
0
–0.025
–0.050
–0.075
4
54
104
154
DAC CODE
204
316
416 516 616
DAC CODE
716
816
916
图7. AD5601典型INL
VDD = VREF = 5V
TA = 25°C
0.15
0.10
0.05
0
–0.05
–0.10
–0.15
–0.20
06853-006
INL ERROR (LSB)
0.050
–0.100
216
图9. AD5611总不可调整误差(TUE)
图6. AD5611典型INL
0.100
116
4
54
104
154
DAC CODE
204
图10. AD5601总不可调整误差(TUE)
Rev. F | Page 7 of 24
06853-009
116
06853-005
–0.5
16
06853-008
–0.4
AD5601/AD5611/AD5621
0.20
12
V DD = 5V
T A = 25°C
0.15
10
VDD = 3V
VIH = DVDD
VIL = GND
TA = 25°C
VDD = 5V
VIH = DVDD
VIL = GND
TA = 25°C
NUMBER OF DEVICES
DNL ERROR (LSB)
0.10
0.05
0 0
–0.05
8
6
4
–0.10
0
IDD (mA)
图11. AD5621典型DNL
0.05
0.04
图14. IDD 直方图(3 V/5 V)
TA = 25°C
VDD = 5V
VDD = 5V
TA = 25°C
CH1 = SCLK
DNL ERROR (LSB)
0.03
0.02
0.01
0
–0.01
–0.02
–0.03
CH2 = VOUT
116
216
316
416 516 616
DAC CODE
716
816
916
CH1 = 5V/DIV CH2 = 1V/DIV TIME BASE = 2µs/DIV
图12. AD5611典型DNL
图15. 满量程建立时间
0.010
VDD = 5V
TA = 25°C
0.008
06853-014
–0.05
16
06853-011
–0.04
CH1 = SCLK
TA = 25°C
VDD = 5V
0.006
0.002
0
CH2 = VOUT
–0.002
–0.004
06853-015
–0.006
–0.008
–0.010
4
54
104
154
DAC CODE
204
06853-012
DNL ERROR (LSB)
0.004
图13. AD5601典型DNL
CH1 = 5V/DIV CH2 = 1V/DIV TIME BASE = 2µs/DIV
图16. 半量程建立时间
Rev. F | Page 8 of 24
06853-013
3564
0.05885
0.06648
0.06710
0.06773
0.06835
0.06897
0.06960
0.07022
0.07084
0.07147
0.07209
0.07271
0.07334
3064
0.05814
1564
2064
2564
DAC CODE
0.05742
1064
0.05671
564
0.05599
64
06853-010
–0.20
0.05456
0.05527
2
–0.15
AD5601/AD5611/AD5621
VDD = 5V
TA = 25°C
MIDSCALE LOADED
VDD
VDD = 5V
TA = 25°C
CH1
CH1
06853-016
06853-019
VOUT = 70mV
CH2
CH1 1V, CH2 20mV, TIME BASE = 20µs/DIV
CH1 5µV/DIV
图17. 上电复位至0 V
图20. 1/f噪声，0.1 Hz至10 Hz带宽
CH1
VDD
VDD = 5V
TA = 25°C
VDD = 5V
TA = 25°C
CH1
VOUT
CH2
CH2
CH1 1V, CH2 5V, TIME BASE = 50µs/DIV
CH1 5V, CH2 1V, TIME BASE = 2µs/DIV
图18. VDD 与VOUT 的关系
图21. 退出关断模式
140
2.458
2.456
2.452
MIDSCALE
100
1/4 SCALE
2.450
80
IDD (µA)
2.448
2.446
2.444
2.438
0
100
200
300
SAMPLE NUMBER
400
500
ZERO SCALE
40
TA = 25°C
VDD = 5V
LOAD = 2k AND 220pF
CODE 0x2000 TO 0x1FFF
10ns/SAMPLE NUMBER
2.440
60
20
0
0
5
10
15
FREQUENCY (MHz)
图22. IDD 与SCLK和编码的关系
图19. 数模转换毛刺能量
Rev. F | Page 9 of 24
20
25
06853-021
2.442
06853-018
AMPLITUDE (V)
3/4 SCALE
FULL SCALE
120
2.454
2.436
06853-020
06853-017
VOUT
AD5601/AD5611/AD5621
0.3
VDD = 5V
TA = 25°C
UNLOADED OUTPUT
0.1
500
300
MIDSCALE
–0.1 AD5611 MIN INL ERROR
AD5601 MIN INL ERROR
–0.2
–0.3
FULL SCALE
–0.4
AD5621 MIN INL ERROR
–0.5
ZERO SCALE
1k
10k
FREQUENCY (Hz)
100k
–0.6
–40
–20
TA = 25°C
60
50
DNL ERROR (LSB)
30
20
4000
6000 8000 10000 12000 14000 16000
DIGITAL INPUT CODE
06853-023
10
2000
0.6
120
图27. DNL与温度的关系(5 V)
0.00149
VDD = 5V
TA = 25°C
DAC LOADED WITH ZERO-SCALE CODE
VDD = 5V
AD5621 ZERO-CODE ERROR
0.00099
ERROR (LSB)
0.2
0.0
–0.2
AD5611 ZERO-CODE ERROR
AD5601 ZERO-CODE ERROR
AD5601 FULL-SCALE ERROR
0.00049
–0.00001
DAC LOADED WITH FULL-SCALE CODE
–0.4
–15
–10
–5
0
5
10
15
06853-024
ΔVOUT (V)
100
TEMPERATURE (°C)
0.4
–0.6
80
0.08
0.07 VDD = 5V
0.06
AD5621 MAX DNL ERROR
0.05
0.04
0.03
AD5611 MAX DNL ERROR
0.02
0.01
0
–0.01
–0.02
AD5601 MAX DNL ERROR
AD5611 MIN DNL ERROR
AD5601 MIN DNL ERROR
–0.03
–0.04
–0.05
–0.06
AD5621 MIN DNL ERROR
–0.07
–0.08
–40
10
60
110
160
图24. 电源电流与数字输入代码的关系
0.8
60
I (mA)
AD5611 FULL-SCALE ERROR
AD5621 FULL-SCALE ERROR
–0.00051
–40
–20
0
40
60
80
–20
TEMPERATURE (°C)
100
120
图28. 零代码误差和满量程误差与温度的关系
图25. 源电流和吸电流能力
Rev. F | Page 10 of 24
140
06853-027
IDD (µA)
VDD = 3V
40
0
40
图26. INL与温度的关系(5 V)
70
0
20
TEMPERATURE (°C)
图23. 噪声频谱密度
VDD = 5V
0
06853-025
100
0
100
AD5601 MAX INL ERROR
AD5611 MAX INL ERROR
0
INL ERROR (LSB)
400
200
AD5621 MAX INL ERROR
06853-026
600
VDD = 5V
0.2
06853-022
OUTPUT NOISE SPECTRAL DENSITY (nV/ Hz)
700
AD5601/AD5611/AD5621
0.10
1.5
0.09
AD5621 MAX TUE
1.1
0.08
0.9
0.07
VDD = 5V
0.06
IDD (mA)
0.7
0.5
AD5601 MAX TUE
AD5611 MAX TUE
0.3
0.05
VDD = 3V
0.04
0.03
0.1
0.02
AD5601 MIN TUE
AD5611 MIN TUE
AD5621 MIN TUE
–0.3
–0.5
–40
–20
0
20
40
60
80
TEMPERATURE (°C)
0.01
100
120
140
0
–40
–20
0
20
40
60
80
100
120
140
TEMPERATURE (°C)
图29. 总不可调整误差(TUE)与温度的关系(5 V)
06853-031
–0.1
06853-028
TOTAL UNADJUSTED ERROR (LSB)
1.3
图32. 电源电流与温度的关系(3 V/5 V电源)
1.5
1.4
0.4
TA = 25°C
1.3
0.2
1.1
VDD = 5V
1.0
INL ERROR (LSB)
0.9
0.8
0.7
VDD = 3V
0.6
0.5
AD5621 MAX INL ERROR
0
AD5601 MIN INL ERROR
–0.2
AD5611 MIN INL ERROR
0.4
0.3
–0.4
0.1
–20
0
20
40
60
80
TEMPERATURE (°C)
100
120
140
–0.6
2.7
06853-029
0
–40
3.2
–0.002
VDD = 5V
DNL ERROR (LSB)
–0.004
–0.006
–0.008
–0.010
VDD = 3V
–0.012
20
40
60
80
TEMPERATURE (°C)
100
120
140
06853-030
–0.014
0
4.7
5.2
图33. INL与电源电压的关系(25°C)
0
–20
4.2
SUPPLY VOLTAGE (V)
图30. 失调误差与温度的关系(3 V/5 V电源)
–0.016
–40
3.7
06853-032
AD5621 MIN INL ERROR
0.2
GAIN ERROR (%FSR)
AD5601 MAX INL ERROR
AD5611 MAX INL ERROR
图31. 增益误差与温度的关系(3 V/5 V电源)
0.10
0.09
0.08
0.07
0.06
0.05
0.04
0.03
0.02
0.01
0
–0.01
–0.02
–0.03
–0.04
–0.05
–0.06
–0.07
–0.08
–0.09
–0.10
2.7
TA = 25°C
AD5621 MAX DNL ERROR
AD5611 MAX DNL ERROR
AD5611 MIN DNL ERROR
AD5601 MAX DNL ERROR
AD5601 MIN DNL ERROR
AD5621 MIN DNL ERROR
3.2
3.7
4.2
4.7
5.2
SUPPLY VOLTAGE (V)
5.7
图34. DNL与电源电压的关系(25°C)
Rev. F | Page 11 of 24
6.2
6.7
06853-033
OFFSET ERROR (mV)
1.2
AD5601/AD5611/AD5621
1.5
0.10
TA = 25°C
TA = 25°C
0.09
AD5621 MAX TUE
0.08
1.1
0.07
0.9
IDD (mA)
0.7
0.5
0.3
0.06
0.05
AD5611 MAX TUE
0.04
AD5621 MIN TUE
0.03
0.1
0.02
AD5601 MAX TUE
AD5611 MIN TUE
AD5601 MIN TUE
3.2
3.7
4.2
4.7
SUPPLY VOLTAGE (V)
5.2
0
2.7
4.2
4.7
AD5621 ZERO-CODE ERROR
TA = 25°C
400
0.0008
SCLK/SDIN
INCREASING
VDD = 5V
SCLK/SDIN
DECREASING
VDD = 5V
350
300
0.0004
IDD (µA)
AD5601 FULL-SCALE ERROR
AD5611 ZERO-CODE ERROR
0.0002
–0.0002
2.7
3.2
3.7
200
150
AD5611 FULL-SCALE ERROR
100
AD5621 FULL-SCALE ERROR
50
4.2
4.7
5.2
SUPPLY VOLTAGE (V)
5.7
6.2
6.7
SCLK/SDIN
INCREASING
VDD = 3V
250
AD5601 ZERO-CODE ERROR
0
06853-035
ERROR (LSB)
0.0006
–0.0004
5.2
图37.电源电流与电源电压的关系(25°C)
450
TA = 25°C
3.7
SUPPLY VOLTAGE (V)
图35. 总不可调整误差(TUE)与电源电压的关系(25°C)
0.0010
3.2
06853-036
–0.3
2.7
0.01
0
SCLK/SDIN DECREASING VDD = 3V
0
1
2
3
4
5
VLOGIC (V)
图38. SCLK/SDIN与逻辑电压的关系
图36. 零代码误差和满量程误差与电源电压的关系(25°C)
Rev. F | Page 12 of 24
6
06853-037
–0.1
06853-034
TOTAL UNADJUSTED ERROR (LSB)
1.3
AD5601/AD5611/AD5621
术语
相对精度
总不可调整误差
对于DAC，相对精度或积分非线性(INL)是指DAC输出与
总不可调整误差(TUE)衡量包括所有误差在内的总输出误
通过DAC传递函数端点的直线之间的最大偏差，单位为
差。典型TUE与编码的关系参见图8至图10。
LSB。典型INL与编码的关系参见图5至图7。
零代码误差漂移
差分非线性
零代码误差漂移衡量零编码误差随温度的变化，用μV/°C
差分非线性(DNL)是指任意两个相邻码之间所测得变化值
表示。
与理想的1 LSB变化值之间的差异。最大±1 LSB的额定差分
非线性可确保单调性。本DAC通过设计保证单调性。典型
DNL与编码的关系参见图11至图13。
增益温度系数
增益温度系数用来衡量增益误差随温度的变化，用(满量程
范围的ppm)/°C表示。
零代码误差
零代码误差衡量将零电平码(0x0000)载入DAC寄存器时的
输出误差。理想情况下，输出应为0V。在AD5601/AD5611/
AD5621中，零代码误差始终为正值，因为在DAC和输出
放大器中的失调误差的共同作用下，DAC输出不能低于0 V。
零代码误差用mV表示。图28所示为零代码误差与温度的
数模转换毛刺脉冲
数模转换毛刺脉冲是DAC寄存器中的输入代码变化时注入
到模拟输出的脉冲。数模转换毛刺脉冲通常规定为毛刺的
面积，用nV-s表示，数字输入编码在主进位跃迁中改变1
LSB(0x2000至0x1FFF)时进行测量。参见图19。
数字馈通
关系图。
数字馈通衡量从DAC的数字输入注入到DAC的模拟输出的
满量程误差
满量程误差衡量将满量程码(0xFFFF)载入DAC寄存器时的
输出误差。理想情况下，输出应为VDD − 1 LSB。满量程误
差用mV表示。图28所示为满量程误差与温度的关系图。
脉冲，但在DAC输出未更新时进行测量。单位为nV-s，测
量数据总线上发生满量程编码变化时的情况，即全0至全
1，反之亦然。
增益误差
增益误差衡量DAC的量程误差，是指DAC传递特性的斜率
与理想值之间的偏差，用满量程范围的百分比表示。
Rev. F | Page 13 of 24
AD5601/AD5611/AD5621
工作原理
DAC部分
输出放大器
AD5601/AD5611/AD5621 DAC采用CMOS工艺制造，由一
输出缓冲放大器可以在其输出端产生轨到轨电压，输出范
个电阻串DAC和一个输出缓冲放大器构成。图39为DAC结
围为0 V至VDD。它能驱动与接GND的1000 pF电容并联的2 kΩ
构框图。
负载。输出放大器的源电流和吸电流能力如图25所示。压
摆率为0.5 V/μs，输出端接负载时半量程建立时间为8 μs。
VDD
串行接口
REF (+)
RESISTOR
NETWORK
REF (–)
VOUT
GND
DSP兼容。典型写序列的时序图参见图2。
图39. DAC结构
写序列通过将SYNC线置为低电平来启动。来自SDIN线的
数据在SCLK的下降沿输入16位移位寄存器。串行时钟频率
最高可以达到30 MHz，因而AD5601/AD5611/AD5621能与
DAC的输入编码为连续的二进制，理想输出电压为：
VOUT = VDD
AD5601/AD5611/AD5621的三线式串行接口(SYNC、SCLK
和DIN)与SPI、QSPI和MICROWIRE接口标准以及大多数
OUTPUT
AMPLIFIER
06853-038
DAC REGISTER
高速DSP兼容。在第16个时钟下降沿，最后一位数据被读
D
× n 
2 
入，编程功能执行完毕，DAC寄存器内容和/或工作模式发
生改变。在这个阶段，SYNC线可以保持在低电平或置为
其中：
高电平。任意一种情况下，必须在下一个写序列之前保持
D是载入DAC寄存器的二进制编码的十进制等效值。
至少33 ns的高电平，这样才能用SYNC下降沿启动下一个写
n是DAC的位分辨率。
序列。
电阻串
由于SYNC缓冲在VIN = 1.8 V时比在VIN = 0.8 V时消耗更多电
电阻串结构如图40所示。它只是一串电阻，各电阻的值为
流，为了进一步降低功耗，如上文所述，SYNC在写序列
R。载入DAC寄存器的编码决定抽取电阻串上哪一个节点
之间的空闲时应为低电平。然而，在下次写序列前必须将
的电压，以馈入输出放大器。通过闭合连接电阻串和放大
它置为高电平。
器之间众多开关中的一个，来抽头出一个电压。由于它是
一串电阻，因此可以保证单调性。
输入移位寄存器
输入移位寄存器为16位宽(参见图41)。前两位是控制位，
用于控制器件的工作模式(正常模式或任何一种关断模
式)。有关各种模式的完整说明，请参见“关断模式”部分。
对于AD5621，后续12位是数据位，在SCLK的第16个下降
R
沿被送入DAC寄存器。最后两位的信息会被AD5621忽
R
略。有关AD5611和AD5601输入移位寄存器映射，参见图
TO OUTPUT
AMPLIFIER
R
42和图43。
SYNC 中断
在正常写序列中，SYNC线在至少16个SCLK的下降沿保持
为低电平，而DAC会在第16个下降沿更新。如果在第16个
下降沿之前SYNC被拉高，写序列就会中断。移位寄存器
会复位，写序列被认为是无效的。DAC寄存器内容不会更
R
新，工作模式也不会改变(参见图44)。
06853-039
R
图40. 电阻串结构
Rev. F | Page 14 of 24
AD5601/AD5611/AD5621
DB15 (MSB)
PD1
DB0 (LSB)
PD0
D11
D10
D9
D8
D7
D6
D5
D4
D3
D2
D1
D0
X
X
DATA BITS
0
0
NORMAL OPERATION
0
1
1kΩ TO GND
1
0
100kΩ TO GND
1
1
THREE-STATE
06853-040
POWER-DOWN MODES
图41. AD5621输入寄存器内容
DB15 (MSB)
PD1
DB0 (LSB)
PD0
D9
D8
D7
D6
D5
D4
D3
D2
D1
D0
X
X
X
X
X
X
X
X
X
DATA BITS
0
0
NORMAL OPERATION
0
1
1kΩ TO GND
1
0
100kΩ TO GND
1
1
THREE-STATE
06853-041
POWER-DOWN MODES
图42. AD5611输入寄存器内容
DB15 (MSB)
PD1
DB0 (LSB)
PD0
D8
D7
D6
D5
D4
D3
D2
D1
X
DATA BITS
0
0
NORMAL OPERATION
0
1
1kΩ TO GND
1
0
100kΩ TO GND
1
1
THREE-STATE
06853-042
POWER-DOWN MODES
图43. AD5601输入寄存器内容
SCLK
SDIN
DB15
DB0
DB15
INVALID WRITE SEQUENCE:
SYNC HIGH BEFORE 16TH FALLING EDGE
DB0
VALID WRITE SEQUENCE, OUTPUT UPDATES
ON THE 16TH FALLING EDGE
图44. SYNC中断设置
Rev. F | Page 15 of 24
06853-043
SYNC
AD5601/AD5611/AD5621
上电复位
微处理器接口
AD5601/AD5611/AD5621具有上电复位电路，可以在上电
AD5601/AD5611/AD5621与ADSP-2101接口
时控制输出电压。DAC寄存器用0填充，输出电压为0 V。
图46显示的是AD5601/AD5611/AD5621与ADSP-2101之间的
输出一直如此，直到对DAC执行有效的写序列。这个特性
串行接口。ADSP-2101应设置为SPORT交替帧传输工作模
对于在DAC上电过程中必须知道DAC输出状态的应用十分
式。通过SPORT控制寄存器对ADSP-2101 SPORT进行编程，
有用。
配置如下：内部时钟工作模式、低电平有效帧传输和16位
字长。使能SPORT后，可以通过对Tx寄存器进行写操作来
AD5601/AD5611/AD5621具有四种独立的工作模式。这些
启动传输。
模式可通过软件编程，设置控制寄存器中的两位(DB15和
ADSP-2101*
DB14)进行选择。表6列出了这些位的状态与器件工作模式
的对应关系。
表6. AD5601/AD5611/AD5621的工作模式
DB15
0
DB14
0
0
1
1
1
0
1
TFS
SYNC
DT
SDIN
SCLK
工作模式
正常工作
关断模式：
1 kΩ接GND
100 kΩ接GND
三态
AD5601/AD5611/
AD5621*
SCLK
06853-045
关断模式
*ADDITIONAL PINS OMITTED FOR CLARITY
图46. AD5601/AD5611/AD5621与ADSP-2101接口
AD5601/AD5611/AD5621与68HC11/68L11接口
图47显示的是AD5601/AD5611/ AD5621与68HC11/68L11微
当两位均设为0时，器件在5 V时正常模式最大功耗为100 μA。
但在三种关断模式下，3 V时电源电流降典型值至0.2 μA。
控 制 器 之 间 的 串 行 接 口 。 68HC11/68L11的 SCK驱 动
AD5601/AD5611/AD5621的SCLK，MOSI输出驱动DAC的
串行数据线。SYNC信号由端口线(PC7)驱动。该接口正确
不仅是供电电流下降，输出级也从放大器输出切换为已知
工作的设置条件如下：68HC11/68L11的CPOL位设为0，
电阻值的电阻网络，这是有好处的，因为在关断模式下器
CPHA位 设 为 1。 向 DAC发 送 数 据 时 ， SYNC线 被 拉 低
件的输出阻抗是已知的。
(PC7)。当68HC11/68L11按照以上所述进行配置时，MOSI
有三种不同的选项：输出通过1 kΩ电阻或100 kΩ电阻内部
输出端上的数据在SCK的下降沿有效。来自68HC11/68L11
连接到GND，或者保持开路状态(三态)。图45所示为输出
的串行数据以8位字节进行传送，即在每个发送周期中，
级。
仅出现在8个时钟下降沿。数据以MSB优先方式发送。要
将数据载入AD5601/AD5611/AD5621，PC7应在前8个位传
输完成后保持低电平，同时对DAC执行第二次串行写操
POWER-DOWN
CIRCUITRY
作。此程序结束后PC7被拉高。
VOUT
68HC11/
68L11*
RESISTOR
NETWORK
图45. 关断模式下的输出级
在关断模式有效时，偏置发生器、输出放大器、电阻串以
AD5601/AD5611/
AD5621*
PC7
SYNC
SCK
SCLK
MOSI
SDIN
*ADDITIONAL PINS OMITTED FOR CLARITY
及其它相关线性电路全部关断。然而，关断期间DAC寄存
器的内容不受影响。对于VDD = 5 V和VDD = 3 V，退出关断
模式所需时间通常为13 μs和16 μs，参见图21。
Rev. F | Page 16 of 24
图47. AD5601/AD5611/AD5621与68HC11/68L11接口
06853-046
AMPLIFIER
06853-044
RESISTOR
STRING DAC
AD5601/AD5611/AD5621
AD5601/AD5611/AD5621与Blackfin® ADSP-BF53x接口
后P3.3被拉高。80C51/80L51以LSB优先格式输出串行数
图48显示的是AD5601/AD5611/AD5621与Blackfin ADSP-
据。AD5601/AD5611/AD5621则要求MSB为最先收到的数
BF53x微处理器之间的串行接口。ADSP-BF53x系列处理器
据位，80C51/80L51的发送程序需要考虑这一情况。
集成两个双通道同步串口SPORT1和SPORT0，用于串行和
接口的设置如下：DT0PRI驱动AD5601/AD5611/AD5621的
SDIN引脚，TSCLK0驱动器件的SCLK。SYNC由TFS0驱动。
AD5601/AD5611/
AD5621*
DT0PRI
SDIN
TSCLK0
SCLK
TFS0
SYNC
P3.3
SYNC
TxD
SCLK
RxD
SDIN
*ADDITIONAL PINS OMITTED FOR CLARITY
图49. AD5601/AD5611/AD5621与80C51/80L51接口
06853-047
ADSP-BF53x*
AD5601/AD5611/
AD5621*
06853-048
80C51/80L51*
多处理器通信。将SPORT0连接到AD5601/AD5611/AD5621，
*ADDITIONAL PINS OMITTED FOR CLARITY
AD5601/AD5611/AD5621与MICROWIRE接口
图50显示的是AD5601/AD5611/AD5621与MICROWIRE兼
容器件之间的串行接口。串行数据在串行时钟的下降沿输
图48. AD5601/AD5611/AD5621与Blackfin ADSP-BF53x接口
出，并在SK的上升沿输入AD5601/AD5611/AD5621。
AD5601/AD5611/AD5621与80C51/80L51接口
MICROWIRE*
制器之间的串行接口。接口设置如下：80C51/80L51的TxD
驱动AD5601/AD5611/AD5621的SCLK，RxD驱动器件的串
行数据线。SYNC信号同样由端口的一个可编程引脚驱
AD5601/AD5611/
AD5621*
CS
SYNC
SK
SCLK
SO
SDIN
动。在这个例子中，使用的是端口线P3.3。向AD5601/
AD5611/AD5621发送数据时，P3.3被拉低。80C51/80L51仅
*ADDITIONAL PINS OMITTED FOR CLARITY
以8位字节传送数据，因此在发送周期中只有8个时钟下降
沿。要加载数据到DAC，在前8位发送后P3.3保持低电平，
第二次写周期开始传输第二个字节的数据。这个周期结束
Rev. F | Page 17 of 24
图50. AD5601/AD5611/AD5621与MICROWIRE接口
06853-049
图49显示的是AD5601/AD5611/AD5621与80C51/80L51微控
AD5601/AD5611/AD5621
应用
选择用于AD5601/AD5611/AD5621的基准电压源
AD5601/AD5611/AD5621采用小型LFCSP和SC70封装，电
使用AD5601/AD5611/AD5621实现双极性工作模
式
源电流小于100 μA。因此，基准电压源的选择取决于应用
AD5601/AD5611/AD5621专为单电源供电而设计，但是使
要求。对于要求节省空间的应用，推荐使用ADR02，它采
用图52中的电路也可以实现双极性输出范围。所示电路可
用SC70封装，具有出色的温漂特性(9 ppm/°C，R-8封装为
以实现±5 V的输出电压范围。使用AD820或OP295作为输出
3 ppm/°C)，噪声性能非常好(3.4 μV p-p，0.1 Hz至10 Hz范
放大器可以在放大器输出端实现轨到轨输出方式。
围)。
R2 = 10kΩ
AD5601/AD5611/AD5621只需要极低的电源电流，非常适
合低功耗应用。针对这种应用，推荐使用基准电压源
+5V
+5V
R1 = 10kΩ
ADR395，其静态电流小于100 μA，因而在需要时，它可以
驱动一个系统中的多个DAC。而且它还能提供非常好的噪
V
V
10µF
0.1µF
+5V
OUT
DD
声性能，在0.1 Hz至10 Hz范围内仅8 μV p-p。
AD820/
OP295
AD5601/AD5611/
AD5621
–5V
ADR395
3-WIRE
SERIAL
INTERFACE
5V
06853-051
7V
图52. AD5601/AD5611/AD5621的双极性工作模式
SYNC
SCLK
SDIN
AD5601/AD5611/
AD5621
VOUT = 0V TO 5V
图51. ADR395用作AD5601/AD5611/AD5621的电源
密基准电压源。
表7. 适用于AD5601/AD5611/AD5621的精密基准电压源
产品型号
ADR435
ADR425
ADR02
ADR02
ADR395
温度漂移
(ppm/°C，
最大值)
3 (R-8)
3 (R-8)
3 (R-8)
3 (SC70)
9 (TSOT-23)
D
R1 + R2 

 R2 
VOUT = VDD ×  N  × 
 − VDD ×  
 2   R1 
 R1 

其中D代表十进制输入编码(0 – 2N)。
表7列出了建议用作AD5601/AD5611/AD5621电源的一些精
初始精度
(mV，
最大值)
±2
±2
±3
±3
±5
任意输入编码的输出电压可以按如下公式计算：
06853-050
3-WIRE
SERIAL
INTERFACE
0.1 Hz至10 Hz噪声
(μV p-p，典型值)
8
3.4
10
10
8
当VDD = 5 V、R1 = R2 = 10 kΩ时，
 10 × D 
VOUT =  N  − 5 V
 2

输出电压范围为±5 V，0x0000对应−5 V输出，0x3FFF对应
+5 V输出。
Rev. F | Page 18 of 24
AD5601/AD5611/AD5621
AD5601/AD5611/AD5621与电位隔离接口的配合
使用
电源旁路和接地
在工业环境的过程控制应用中，常常有必要使用电位隔离
路布局很有用。AD5601/AD5611/AD5621所在的PCB应具
接口以保护和隔离控制电路，使之免受可能出现在DAC工
有单独的模拟部分和数字部分，每部分在板上都有各自的
在注重精度的电路中，精心考虑电路板上的电源和接地回
作区域的危险共模电压影响。iCoupler®可以提供超过2.5 kV
区域。如果AD5601/AD5611/AD5621所在系统中有其它器
的隔离电压。AD5601/AD5611/AD5621使用3线串行逻辑接
件要求AGND至DGND连接，则只能在一个点上进行连
口，因此ADuM1300 3通道数字隔离器可以提供所需的隔离
接。该接地点应尽可能靠近AD5601/AD5611/AD5621。
(参见图53)。器件的电源也需要隔离，而这可以通过变压
AD5601/AD5611/AD5621的电源应使用10 μF和0.1 μF电容进
器实现。在变压器的DAC侧，5 V稳压器提供AD5601/
AD5611/AD5621所需的5V电源。
行旁路。这些电容应尽可能靠近该器件，0.1 μF电容最好正
对着该器件。10 μF电容应为钽珠型电容。0.1 μF电容必须具
有低有效串联电阻(ESR)和低有效串联电感(ESI)，普通陶
瓷型电容是可行的。针对内部逻辑开关引起的瞬态电流所
5V
REGULATOR
POWER
10µF
0.1µF
导致的高频干扰，该0.1 μF电容可提供低阻抗接地路径。
电源走线本身应尽可能宽，以提供低阻抗路径，并减小电
源线路上的毛刺效应。时钟和其它快速开关的数字信号应
VDD
VOA
VIA
ADuM1300
SDI
DATA
VIB
VIC
VOB
VOC
免数字信号与模拟信号交叠。当电路板两侧的走线交叉
SCLK
SYNC
AD5601/
AD5611/
AD5621
时，应确保这些走线彼此垂直，以减小电路板的馈通效
应。最佳电路板布局技术是微带线技术，其中电路板的元
VOUT
件侧专用于接地层，信号走线则布设在焊接侧。但是，这
种技术对于双层电路板未必可行。
SDIN
GND
06853-052
SCLK
通过数字地将其与电路板上的其它器件屏蔽开。尽可能避
图53.使用电流隔离接口的AD5601/AD5611/AD5621
Rev. F | Page 19 of 24
AD5601/AD5611/AD5621
外形尺寸
2.20
2.00
1.80
6
5
4
1
2
3
2.40
2.10
1.80
0.65 BSC
1.30 BSC
1.00
0.90
0.70
1.10
0.80
0.10 MAX
COPLANARITY
0.10
SEATING
PLANE
0.30
0.15
0.40
0.10
0.46
0.36
0.26
0.22
0.08
072809-A
1.35
1.25
1.15
COMPLIANT TO JEDEC STANDARDS MO-203-AB
图54. 6引脚超薄紧缩小型晶体管封装[SC70]
(KS-6)
图示尺寸单位：mm
1.50
1.40
1.30
2.10
2.00
1.90
0.65 REF
4
PIN 1 INDEX
AREA
EXPOSED
PAD
0.45
0.40
0.35
TOP VIEW
0.80
0.75
0.70
SEATING
PLANE
0.203 REF
0.35
0.30
0.25
0.05 MAX
0.00 MIN
1
3
BOTTOM VIEW
0.20 MIN
1.70
1.60
1.50
PIN 1
INDICATOR
(R 0.15)
FOR PROPER CONNECTION OF
THE EXPOSED PAD, REFER TO
THE PIN CONFIGURATION AND
FUNCTION DESCRIPTIONS
SECTION OF THIS DATA SHEET.
COPLANARITY
0.08
COMPLIANT TO JEDEC STANDARDS MO-229
图55. 6引脚引脚架构芯片级封装[LFCSP_WD]
2.00 mm x 3.00 mm，超薄体，双列引脚
(CP-6-5)
图示尺寸单位：mm
Rev. F | Page 20 of 24
10-18-2010-A
3.10
3.00
2.90
6
AD5601/AD5611/AD5621
订购指南
型号1
AD5601BKSZ-500RL7
AD5601BKSZ-REEL7
AD5601BCPZ-RL7
AD5611AKSZ-500RL7
AD5611AKSZ-REEL7
AD5611ACPZ-RL7
AD5611BKSZ-500RL7
AD5611BKSZ-REEL7
AD5621AKSZ-500RL7
AD5621AKSZ-REEL7
AD5621ACPZ-RL7
AD5621BKSZ-500RL7
AD5621BKSZ-REEL7
EVAL-AD5621EBZ
1
温度范围
–40°C至+125°C
–40°C至+125°C
–40°C至+125°C
–40°C至+125°C
–40°C至+125°C
–40°C至+125°C
–40°C至+125°C
–40°C至+125°C
–40°C至+125°C
–40°C至+125°C
–40°C至+125°C
–40°C至+125°C
–40°C至+125°C
积分
非线性(INL)
±0.5 LSB
±0.5 LSB
±0.5 LSB
±4.0 LSB
±4.0 LSB
±4.0 LSB
±0.5 LSB
±0.5 LSB
±6.0 LSB
±6.0 LSB
±6.0 LSB
±1.0 LSB
±1.0 LSB
封装描述
6引脚超薄紧缩小型晶体管封装[SC70]
6引脚超薄紧缩小型晶体管封装[SC70]
6引脚引脚架构芯片级封装[LFCSP_WD]
6引脚超薄紧缩小型晶体管封装[SC70]
6引脚超薄紧缩小型晶体管封装[SC70]
6引脚引脚架构芯片级封装[LFCSP_WD]
6引脚超薄紧缩小型晶体管封装[SC70]
6引脚超薄紧缩小型晶体管封装[SC70]
6引脚超薄紧缩小型晶体管封装[SC70]
6引脚超薄紧缩小型晶体管封装[SC70]
6引脚引脚架构芯片级封装[LFCSP_WD]
6引脚超薄紧缩小型晶体管封装[SC70]
6引脚超薄紧缩小型晶体管封装[SC70]
评估板
Z = 符合RoHS标准的器件。
Rev. F | Page 21 of 24
封装
选项
标识
KS-6
KS-6
CP-6-5
KS-6
KS-6
CP-6-5
KS-6
KS-6
KS-6
KS-6
CP-6-5
KS-6
KS-6
D3V
D3V
89
D3U
D3U
8B
D3T
D3T
D3S
D3S
88
D3R
D3R
AD5601/AD5611/AD5621
注释
Rev. F | Page 22 of 24
AD5601/AD5611/AD5621
注释
Rev. F | Page 23 of 24
AD5601/AD5611/AD5621
注释
©2005–2012 Analog Devices, Inc. All rights reserved. Trademarks and
registered trademarks are the property of their respective owners.
D06853sc-0-2/12(F)
Rev. F | Page 24 of 24