双通道、12/14/16位nanoDAC®， 内置5 ppm/°C片内基准电压源 AD5623R/AD5643R/AD5663R 产品特性 功能框图 低功耗，最小的引脚兼容、双通道nanoDAC AD5663R：16位 AD5643R：14位 AD5623R：12位 用户可选外部或内部基准电压源 默认使用外部基准电压源 1.25 V/2.5 V、5 ppm/ºC片内基准电压源 10引脚MSOP和3 mm x 3 mm、LFCSP封装 2.7 V至5.5 V电源 通过设计保证单调性 上电复位至零电平 各通道独立关断 串行接口，时钟速率最高达50 MHz 硬件LDAC和CLR功能 VDD VREFIN /VREFOUT 1.25V/2.5V REFERENCE LDAC SCLK SYNC INPUT REGISTER DAC REGISTER STRING DAC A BUFFER VOUTA INPUT REGISTER DAC REGISTER STRING DAC B BUFFER VOUTB INTERFACE LOGIC DIN AD5623R/AD5643R/AD5663R LDAC CLR POWER-DOWN LOGIC GND 05858-001 POWER-ON RESET 图1. 表1. 相关器件 产品型号 AD5663 描述 2.7 V至5.5 V、双通道、16位nanoDAC， 集成外部基准电压源 应用 过程控制 数据采集系统 便携式电池供电仪表 数字增益和失调电压调整 可编程电压源和电流源 可编程衰减器 概述 AD5623R/AD5643R/AD5663R均属于nanoDAC系列，分别 在正常工作模式下，该器件具有低功耗特性，非常适合便 是低功耗、双通道、12/14/16位缓冲电压输出数模转换器 携式电池供电设备。 (DAC)，采用2.7 V至5.5 V单电源供电，通过设计保证单 调性。 AD5623R/AD5643R/AD5663R采用多功能三线式串行接 口，能够以最高50 MHz的时钟速率工作，并与标准SPI®、 这 些 器 件 均 内 置 一 个 片 内 基 准 电 压 源 。 AD5623R-3/ QSPI™、MICROWIRE™、DSP接口标准兼容。它内置片内 AD5643R-3/AD5663R-3内置一个1.25 V、5 ppm/°C基准电压 精密输出放大器，能够实现轨到轨输出摆幅。 源，满量程输出范围可达到2.5 V；AD5623R-5/AD5643R-5/ AD5663R-5内置一个2.5 V、5 ppm/°C基准电压源，满量程输 出范围可达到5 V。上电时，片内基准电压源关闭，因而可 以用外部基准电压。所有器件均可以采用2.7 V至5.5 V单电 源供电。对DAC执行写操作将打开内部基准电压源。 上述器件均内置一个上电复位电路，确保DAC输出上电至 0 V并保持该电平，直到执行一次有效的写操作为止。此外 还具有省电特性，在省电模式下，器件在5 V时的功耗降至 产品特色 1. 双通道、12/14/16位DAC。 2. 1.25 V/2.5 V、5 ppm/ºC片内基准电压源。 3. 提供10引脚MSOP和3 mm x 3 mm、10引脚LFCSP两种 封装。 4. 低功耗：3 V时典型功耗为0.6 mW，5 V时为1.25 mW。 5. 建立时间(最大值)：4.5 μs (AD5623R) 480 nA，并提供软件可选输出负载。 Rev. F Document Feedback Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners. One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A. Tel: 781.329.4700 ©2006–2013 Analog Devices, Inc. All rights reserved. Technical Support www.analog.com ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供 的最新英文版数据手册。 AD5623R/AD5643R/AD5663R 目录 特性....................................................................................................1 输出放大器 .............................................................................. 20 应用....................................................................................................1 内部基准电压源 ..................................................................... 20 功能框图 ...........................................................................................1 外部基准电压源 ..................................................................... 20 概述....................................................................................................1 串行接口 .................................................................................. 20 产品特色 ...........................................................................................1 输入移位寄存器 ..................................................................... 21 修订历史 ...........................................................................................2 SYNC 中断 ............................................................................... 21 技术规格 ...........................................................................................3 上电复位 .................................................................................. 22 AD5623R-5/AD5643R-5/AD5663R-5 .....................................3 软件复位 .................................................................................. 22 AD5623R-3/AD5643R-3/AD5663R-3 .....................................5 省电模式 .................................................................................. 22 交流特性 .....................................................................................6 LDAC 功能 ............................................................................... 23 时序特性 .....................................................................................7 内部基准电压源设置 ............................................................ 24 时序图..........................................................................................7 微处理器接口.......................................................................... 25 绝对最大额定值..............................................................................8 应用信息 ........................................................................................ 26 ESD警告 ......................................................................................8 基准电压源用作电源 ............................................................ 26 引脚配置和功能描述 .....................................................................9 使用AD5663R的双极性操作 ............................................... 26 典型性能参数 ............................................................................... 10 AD5663R与电隔离接口的配合使用 .................................. 26 术语................................................................................................. 18 电源旁路和接地 ..................................................................... 27 工作原理 ........................................................................................ 20 外形尺寸 ........................................................................................ 28 Digital-to-Analog Section ...................................................... 20 订购指南 .................................................................................. 29 电阻串....................................................................................... 20 修订历史 2013年2月—修订版E至修订版F 2010年4月—修订版A至修订版B 更改表14 ........................................................................................ 23 更新“外形尺寸” ........................................................................... 28 2012年4月—修订版D至修订版E 2006年12月—修订版0至修订版A 更改表2 .............................................................................................3 更改表2 .............................................................................................3 更新“外形尺寸” ........................................................................... 28 更改表3 .............................................................................................5 更改“订购指南” ........................................................................... 29 更改图3 .............................................................................................9 更改“订购指南” ........................................................................... 28 2011年4月—修订版C至修订版D 更改“订购指南” ........................................................................... 29 2006年4月—修订版0：初始版 2010年6月—修订版B至修订版C 更改“订购指南” ........................................................................... 28 Rev. F | Page 2 of 32 AD5623R/AD5643R/AD5663R 技术规格 AD5623R-5/AD5643R-5/AD5663R-5 VDD = 4.5 V至5.5 V，RL = 2 kΩ接GND，CL = 200 pF接GND，VREFIN = VDD；除非另有说明，所有规格均相对于TMIN至TMAX而言。 表2. 参数 静态性能2 AD5663R 分辨率 相对精度 差分非线性 AD5643R 分辨率 相对精度 差分非线性 AD5623R 分辨率 相对精度 差分非线性 零刻度误差 失调误差 满量程误差 A级1 最小值 典型值 最大值 B级1 最小值 典型值 最大值 单位 条件/注释 ±16 ±1 位 LSB LSB 通过设计保证单调性 ±4 ±0.5 位 LSB LSB 通过设计保证单调性 16 ±8 14 ±2 12 零电平误差漂移 增益温度系数 直流电源抑制比 ±2 ±2.5 −100 ±2 ±2.5 −100 位 LSB LSB mV mV % of FSR % of FSR µV/°C ppm dB 直流串扰(外部基准电压源) 10 10 µV 直流串扰(内部基准电压源) 10 5 25 10 5 25 µV/mA µV µV 20 10 20 10 µV/mA µV ±1 +2 ±1 −0.1 0 +2 ±1 −0.1 VDD 170 0.75 26 ±1 ±0.25 +10 ±10 ±1 ±1.5 0 2 10 0.5 30 4 直流输出阻抗 短路电流 上电时间 参考输入 基准电流 基准输入范围 基准输入阻抗 ±0.5 ±1.5 增益误差 输出特性3 输出电压范围 容性负载稳定性 ±2 ±1 +10 ±10 ±1 VDD 2 10 0.5 30 200 VDD 170 0.75 26 Rev. F | Page 3 of 32 200 VDD V nF nF Ω mA s µA V kΩ 通过设计保证单调性 DAC寄存器载入全0 DAC寄存器载入全1 用FSR/°C表示 DAC代码 = 中间电平； VDD = 5 V ± 10% 满量程输出变化引起； RL = 2 kΩ接GND或VDD 负载电流变化引起 (各通道)掉电引起 满量程输出变化引起； RL = 2 kΩ接GND或VDD 负载电流变化引起 (各通道)掉电引起 RL = ∞ RL = 2 kΩ VDD = 5 V 退出掉电模式；VDD = 5 V VDD = 5 V VREF = VDD = 5.5 V AD5623R/AD5643R/AD5663R 参数 基准输出 输出电压 基准电压温度系数3 输出阻抗 逻辑输入3 输入电流 输入低电压(VINL) 输入高电压(VINH) 引脚电容 电源要求 VDD IDD(正常模式)4 VDD = 4.5 V至5.5 V VDD = 4.5 V至5.5 V IDD(全掉电模式)5 VDD = 4.5 V至5.5 V A级1 最小值 典型值 最大值 B级1 最小值 典型值 最大值 2.495 2.495 2.505 ±10 ±10 7.5 ±5 ±10 ±2 0.8 2 单位 条件/注释 2.505 ±10 V ppm/°C ppm/°C kΩ 环境温度 MSOP封装型号 LFCSP封装型号 ±2 0.8 µA V V pF pF 所有数字输入 VDD = 5 V VDD = 5 V DIN、SCLK和SYNC LDAC 和CLR 5.5 V 2 3 19 4.5 3 19 5.5 4.5 0.25 0.8 0.45 1 0.25 0.8 0.45 1 mA mA VIH = VDD和VIL = GND 内部基准电压源关闭 内部基准电压源开启 0.48 1 0.48 1 µA VIH = VDD和VIL = GND 温度范围：A、B级 = −40°C至+105°C。 线性度计算使用缩减的数据范围：AD5663R(编码512到编码65,024)、AD5643R(编码128到编码16,256)、AD5623R(编码32到编码4064)。输出端无负载。 3 通过设计和特性保证，但未经生产测试。 4 接口未启用。所有DAC启用。DAC输出端无负载。 5 两个DAC掉电。 1 2 Rev. F | Page 4 of 32 AD5623R/AD5643R/AD5663R AD5623R-3/AD5643R-3/AD5663R-3 VDD = 2.7 V至3.6 V，RL = 2 kΩ接GND，CL = 200 pF接GND，VREFIN = VDD；除非另有说明，所有规格均相对于TMIN至TMAX而言。 表3. 参数 静态性能2 AD5663R 分辨率 相对精度 差分非线性 AD5643R 分辨率 相对精度 差分非线性 AD5623R 分辨率 相对精度 差分非线性 零刻度误差 失调误差 满量程误差 增益误差 零电平误差漂移 增益温度系数 直流电源抑制比 直流串扰(外部基准电压源) 最小值 直流输出阻抗 短路电流 上电时间 参考输入 基准电流 基准输入范围 基准输入阻抗 基准输出 输出电压 基准电压温度系数3 输出阻抗 最大值 单位 条件/注释 ±16 ±1 位 LSB LSB 通过设计保证单调性 ±4 ±0.5 位 LSB LSB 通过设计保证单调性 16 ±8 14 ±2 12 ±2 ±2.5 −100 10 位 LSB LSB mV mV % of FSR % of FSR µV/°C ppm dB µV 10 5 25 µV/mA µV µV 20 10 µV/mA µV ±0.5 +2 ±1 −0.1 直流串扰(内部基准电压源) 输出特性3 输出电压范围 容性负载稳定性 B级1 典型值 0 ±1 ±0.25 +10 ±10 ±1 ±1.5 VDD 2 10 0.5 30 4 170 0.75 ±5 ±10 7.5 DAC寄存器载入全1 用FSR/°C表示 DAC代码 = 中间电平；VDD = 3 V ± 10% 满量程输出变化引起； RL = 2 kΩ接GND或VDD 负载电流变化引起 (各通道)掉电引起 满量程输出变化引起； RL = 2 kΩ接GND或VDD 负载电流变化引起 (各通道)掉电引起 RL = ∞ RL = 2 kΩ VDD = 3 V 退出掉电模式；VDD = 3 V 200 VDD µA V kΩ VREF = VDD = 3.6 V 1.253 ±15 V ppm/°C ppm/°C kΩ 环境温度 MSOP封装型号 LFCSP封装型号 26 1.247 V nF nF Ω mA µs 通过设计保证单调性 DAC寄存器载入全0 Rev. F | Page 5 of 32 AD5623R/AD5643R/AD5663R 参数 逻辑输入3 输入电流 输入低电压VINL 输入高电压VINH 引脚电容 最小值 B级1 典型值 最大值 单位 条件/注释 ±2 0.8 µA V V pF pF 所有数字输入 VDD = 3 V VDD = 3 V DIN、SCLK和SYNC LDAC 和CLR 3.6 V 200 800 425 900 µA µA VIH = VDD和VIL = GND 内部基准电压源关闭 内部基准电压源开启 0.2 1 µA VIH = VDD和VIL = GND 2 3 19 电源要求 VDD IDD(正常模式)4 VDD = 2.7 V至3.6 V VDD = 2.7 V至3.6 V IDD(全掉电模式)5 VDD = 2.7 V至3.6 V 2.7 温度范围：B级 = −40°C至+105°C 线性度计算使用缩减的数据范围：AD5663R(编码512到编码65,024)、AD5643R(编码128到编码16,256)、AD5623R(编码32到编码4064)。输出端无负载。 3 通过设计和特性保证，但未经生产测试。 4 接口未启用。所有DAC启用。DAC输出端无负载。 5 两个DAC掉电。 1 2 交流特性 VDD = 2.7 V至5.5 V；RL = 2 kΩ接GND；CL = 200 pF接GND；VREFIN = VDD；除非另有说明，所有规格均相对于TMIN至TMAX而言。 表4. 参数1, 2 输出电压建立时间 AD5623R AD5643R AD5663R 压摆率 数模转换毛刺脉冲 数字馈通 基准馈通 数字串扰 模拟串扰 DAC间串扰 乘法带宽 总谐波失真 输出噪声频谱密度 输出噪声 最小值 典型值 最大值 单位 条件/注释3 3 3.5 4 1.8 10 0.1 −90 0.1 1 4 1 4 340 −80 120 100 15 4.5 5 7 µs µs µs V/µs nV-s nV-s dB nV-s nV-s nV-s nV-s nV-s kHz dB nV/√Hz nV/√Hz V p-p ¼到¾量程建立到±0.5 LSB ¼到¾量程建立到±0.5 LSB ¼到¾量程建立到±2 LSB 1 通过设计和特性保证，但未经生产测试。 参见术语部分。 3 温度范围：A、B级 = −40°C至+105°C，典型值为+25°C。 2 Rev. F | Page 6 of 32 主进位1 LSB变化 VREF = 2 V ± 0.1 V p-p，频率范围10 Hz至20 MHz 外部基准电压源 内部基准电压源 外部基准电压源 内部基准电压源 VREF = 2 V ± 0.1 V p-p VREF = 2 V ± 0.1 V p-p，频率 = 10 kHz DAC编码 = 中间量程，1 kHz DAC编码 = 中间量程，10 kHz 0.1 Hz至10 Hz AD5623R/AD5643R/AD5663R 时序特性 所有输入信号均在tR = tF = 1 ns/V(10%到90%的VDD)情况下标定并从(VIL + VIH)/2电平起开始计时。 V 除非另有说明，VDD = 2.7 V至5.5 V，所有规格均相对于TMIN至TMAX而言。1 表5. 在TMIN、TMAX的限值 VDD = 2.7 V至5.5 V 单位 条件/注释 2 1 20 ns(最小值) SCLK周期时间 t2 t3 t4 t5 t6 t7 t8 t9 t10 9 9 13 5 5 0 15 13 0 ns(最小值) ns(最小值) ns(最小值) ns(最小值) ns(最小值) ns(最小值) ns(最小值) ns(最小值) ns(最小值) SCLK高电平时间 SCLK低电平时间 SYNC 到SCLK下降沿建立时间 数据建立时间 数据保持时间 SCLK下降沿到SYNC上升沿 最小SYNC高电平时间 SYNC 上升沿到SCLK下降沿忽略 SCLK下降沿到SYNC下降沿忽略 t11 10 ns(最小值) LDAC 低电平脉冲宽度 t12 15 ns(最小值) SCLK下降沿到LDAC上升沿 t13 5 ns(最小值) CLR 低电平脉冲宽度 t14 0 ns(最小值) SCLK下降沿到LDAC下降沿 t15 300 ns(最大值) s CLR 脉冲启动时间 参数 t 1 2 通过设计和特性保证，但未经生产测试。 VDD = 2.7 V至5.5 V时，最大SCLK频率为50 MHz。 时序图 t10 t1 t9 SCLK t8 t3 t4 t2 t7 SYNC t5 DIN t6 DB23 DB0 t14 t11 LDAC1 t12 LDAC2 VOUT t13 t15 05858-002 CLR 1ASYNCHRONOUS LDAC UPDATE MODE. 2SYNCHRONOUS LDAC UPDATE MODE. 图2. 串行写入操作 Rev. F | Page 7 of 32 AD5623R/AD5643R/AD5663R 绝对最大额定值 除非另有说明，TA = 25℃。 注意，超出上述绝对最大额定值可能会导致器件永久性损 坏。这只是额定最值，并不能以这些条件或者在任何其它 表6. 参数 VDD至GND VOUT至GND VREFIN/VREFOUT至GND 数字输入电压至GND 工作温度范围 工业 存储温度范围 结温(TJ max) 功耗 LFCSP封装(4层板) θJA热阻 MSOP封装(四层板) θJA热阻 θJC热阻 回流焊峰值温度 无铅 额定值 −0.3 V至+7 V −0.3 V至VDD + 0.3 V −0.3 V至VDD + 0.3 V −0.3 V至VDD + 0.3 V 超出本技术规范操作章节中所示规格的条件下，推断器件 能否正常工作。长期在绝对最大额定值条件下工作会影响 器件的可靠性。 ESD警告 ESD(静电放电)敏感器件。 −40°C至+105°C −65°C至+150°C 150°C (TJ max − TA)/θJA 带电器件和电路板可能会在没有察觉的情况下放电。 尽管本产品具有专利或专有保护电路，但在遇到高 能量ESD时，器件可能会损坏。因此，应当采取适当 的ESD防范措施，以避免器件性能下降或功能丧失。 61°C/W 142°C/W 43.7°C/W 260(+0/−5)°C Rev. F | Page 8 of 32 AD5623R/AD5643R/AD5663R 引脚配置和功能描述 VOUTB 2 GND 3 LDAC 4 CLR 5 AD5623R/ AD5643R/ AD5663R TOP VIEW (Not to Scale) 10 VREFIN/VREFOUT 9 VDD 8 DIN 7 SCLK 6 SYNC NOTE: EXPOSED PAD TIED TO GND ON LFCSP PACKAGE. 05858-003 VOUTA 1 图3. 引脚配置 表7. 引脚功能描述 引脚编号 1 2 3 4 引脚名称 VOUTA VOUTB GND LDAC 5 CLR 6 SYNC 7 SCLK 8 DIN 9 VDD 10 VREFIN/VREFOUT 描述 DAC A的模拟输出电压。输出放大器能以轨到轨方式工作。 DAC B的模拟输出电压。输出放大器能以轨到轨方式工作。 地。器件上所有电路的基准点。 发送脉冲使该引脚变为低电平后，当输入寄存器有新数据时，可以更新任意或全部DAC寄存器。 允许所有DAC输出同步更新。也可以将该引脚永久接为低电平。 异步清零输入。CLR输入对下降沿敏感。在CLR为低电平期间，所有LDAC脉冲都被忽略。 当CLR激活时，所有输入和DAC寄存器均载入零电平。这将使输出清零。 器件在下一次写操作的第24个下降沿退出清零编码模式。 如果CLR在写序列期间有效，写操作将被中止。 电平触发的控制输入(低电平有效)。这是输入数据的帧同步信号。 当SYNC为低电平时，使能输入移位寄存器，数据在后续时钟的下降沿输入移位寄存器。 DAC在第24个时钟周期后更新，除非SYNC在此边沿之前变为高电平， 这种情况下SYNC的上升沿将用作中断，DAC将忽略写入序列。 串行时钟输入。数据在串行时钟输入的下降沿读入移位寄存器。 数据能够以最高50 MHz的速率传输。 串行数据输入。该器件有一个24位移位寄存器。 数据在串行时钟输入的下降沿读入寄存器。 电源输入引脚。这些器件可以采用2.7 V至5.5 V电源供电， 电源应通过并联的10 μF电容和0.1 μF电容去耦至GND。 通用基准电压输入/基准电压输出。当选择内部基准电压源时，此引脚为基准输出。 使用外部基准电压源时，此引脚为基准输入。此引脚默认使用基准输入。 Rev. F | Page 9 of 32 AD5623R/AD5643R/AD5663R 典型性能参数 1.0 VDD = VREF = 5V TA = 25°C 0.6 4 0.4 DNL ERROR (LSB) 6 2 0 –2 –4 0.2 0 –0.2 –0.4 –6 –0.6 –8 –0.8 –10 0 VDD = VREF = 5V TA = 25°C 0.8 5k 10k 15k 20k 25k 30k 35k 40k 45k 50k 55k 60k 65k CODE –1.0 05858-005 INL ERROR (LSB) 8 0 30k CODE 40k 50k 60k 0.5 VDD = VREF = 5V TA = 25°C 3 20k 图7. DNL—AD5663R，外部基准电压源 图4. INL—AD5663R，外部基准电压源 4 10k 05858-008 10 VDD = VREF = 5V TA = 25°C 0.4 0.3 DNL ERROR (LSB) INL ERROR (LSB) 2 1 0 –1 –2 0.2 0.1 0 –0.1 –0.2 0 2.5k 5.0k 7.5k 10.0k CODE 12.5k 15.0k –0.5 05858-006 –4 –0.4 0 2.5k 5.0k 7.5k 10.0k CODE 12.5k 15.0k 05858-009 –0.3 –3 图8. DNL—AD5643R，外部基准电压源 图5. INL—AD5643R，外部基准电压源 1.0 VDD = VREF = 5V 0.8 TA = 25°C 0.20 VDD = VREF = 5V TA = 25°C 0.15 0.6 0.10 DNL ERROR (LSB) 0.2 0 –0.2 –0.4 0 –0.05 0 0.5k 1.0k 1.5k 2.0k 2.5k CODE 3.0k 3.5k 4.0k 图6. INL—AD5623R，外部基准电压源 –0.20 0 0.5k 1.0k 1.5k 2.0k 2.5k CODE 3.0k 3.5k 图9. DNL—AD5623R，外部基准电压源 Rev. F | Page 10 of 32 4.0k 05858-010 –0.15 –0.8 –1.0 0.05 –0.10 –0.6 05858-007 INL ERROR (LSB) 0.4 AD5623R/AD5643R/AD5663R 1.0 VDD = 5V VREFOUT = 2.5V TA = 25°C 8 0.6 4 DNL ERROR (LSB) INL ERROR (LSB) 6 2 0 –2 –4 0.4 0.2 0 –0.2 –0.4 –6 –0.6 –8 –0.8 5k 10k 15k 20k 25k 30k 35k 40k 45k 50k 55k 60k 65k CODE –1.0 05858-011 –10 0 VDD = 5V VREFOUT = 2.5V TA = 25°C 0.8 0 5k 10k 15k 20k 25k 30k 35k 40k 45k 50k 55k 60k 65k CODE 图10. INL—AD5663R-5 图13. DNL—AD5663R-5 4 0.5 VDD = 5V VREFOUT = 2.5V TA = 25°C 3 VDD = 5V VREFOUT = 2.5V TA = 25°C 0.4 0.3 DNL ERROR (LSB) 2 INL ERROR (LSB) 05858-014 10 1 0 –1 –2 0.2 0.1 0 –0.1 –0.2 –0.3 –3 –0.4 –4 16250 05858-015 15000 13750 12500 11250 8750 10000 7500 6250 图14. DNL—AD5643R-5 1.0 0.20 VDD = 5V VREFOUT = 2.5V TA = 25°C 0.8 0.6 VDD = 5V VREFOUT = 2.5V TA = 25°C 0.15 0.10 DNL ERROR (LSB) 0.4 0.2 0 –0.2 –0.4 0.05 0 –0.05 –0.10 –0.6 0 0.5k 1.0k 1.5k 2.0k 2.5k CODE 3.0k 3.5k 4.0k 图12. INL—AD5623R-5 –0.20 0 0.5k 1.0k 1.5k 2.0k 2.5k CODE 3.0k 图15. DNL—AD5623R-5 Rev. F | Page 11 of 32 3.5k 4.0k 05858-016 –0.15 –0.8 05858-013 INL ERROR (LSB) 5000 CODE 图11. INL—AD5643R-5 –1.0 3750 2500 0 1250 16250 CODE 05858-012 15000 13750 12500 11250 10000 8750 7500 6250 5000 3750 2500 0 1250 –0.5 AD5623R/AD5643R/AD5663R 1.0 VDD = 3V VREFOUT = 1.25V TA = 25°C 8 0.6 4 DNL ERROR (LSB) INL ERROR (LSB) 6 2 0 –2 –4 0.4 0.2 0 –0.2 –0.4 –6 –0.6 –8 –0.8 5k 10k 15k 20k 25k 30k 35k 40k 45k 50k 55k 60k 65k CODE –1.0 05858-017 –10 0 VDD = 3V VREFOUT = 1.25V TA = 25°C 0.8 0 5k 10k 15k 20k 25k 30k 35k 40k 45k 50k 55k 60k 65k CODE 图16. INL—AD5663R-3 图19. DNL—AD5663R-3 4 0.5 VDD = 3V VREFOUT = 1.25V 3 TA = 25°C VDD = 3V VREFOUT = 1.25V TA = 25°C 0.4 0.3 DNL ERROR (LSB) 2 INL ERROR (LSB) 05858-020 10 1 0 –1 –2 0.2 0.1 0 –0.1 –0.2 –0.3 –3 –0.4 16250 05858-021 15000 13750 12500 11250 8750 10000 VDD = 3V VREFOUT = 1.25V TA = 25°C 0.15 0.10 DNL ERROR (LSB) 0.4 0.2 0 –0.2 –0.4 0.05 0 –0.05 –0.10 –0.6 0 0.5k 1.0k 1.5k 2.0k 2.5k CODE 3.0k 3.5k 4.0k 图18. INL—AD5623R-3 –0.20 0 0.5k 1.0k 1.5k 2.0k 2.5k CODE 3.0k 图21. DNL—AD5623R-3 Rev. F | Page 12 of 32 3.5k 4.0k 05858-022 –0.15 –0.8 05858-019 INL ERROR (LSB) 7500 0.20 0.6 –1.0 6250 图20. DNL—AD5643R-3 VDD = 3V VREFOUT = 1.25V TA = 25°C 0.8 5000 CODE 图17. INL—AD5643R-3 1.0 3750 2500 0 1250 16250 CODE –0.5 05858-018 15000 13750 12500 11250 8750 10000 7500 6250 5000 3750 2500 0 1250 –4 AD5623R/AD5643R/AD5663R 8 0 6 MAX INL VDD = VREF = 5V –0.02 –0.04 MIN DNL –2 –4 –0.08 –0.10 –0.12 –0.14 MIN INL 05858-080 –6 –20 0 20 40 60 TEMPERATURE (°C) 80 100 –0.18 120 –0.20 –40 图22. INL误差和DNL误差与温度的关系 0 20 40 60 TEMPERATURE (°C) 80 100 1.5 MAX INL 8 1.0 6 VDD = 5V TA = 25°C MIN DNL –2 –4 0 –0.5 –1.0 –1.5 –6 1.75 2.25 2.75 3.25 VREF (V) 3.75 4.25 05858-081 MIN INL –8 OFFSET ERROR –2.0 4.75 –2.5 –40 图23. INL误差和DNL误差与VREF 的关系 –20 0 20 40 60 TEMPERATURE (°C) 80 100 05858-024 MAX DNL 0 1.25 ZERO-SCALE ERROR 0.5 2 ERROR (mV) ERROR (LSB) –20 图25. 增益误差和满量程误差与温度的关系 10 –10 0.75 FULL-SCALE ERROR –0.16 05858-023 MAX DNL 0 4 GAIN ERROR –0.06 2 ERROR (% FSR) ERROR (LSB) 4 –8 –40 VDD = 5V 图26. 零电平误差和失调误差与温度的关系 8 1.0 6 MAX INL TA = 25°C 0.5 4 ERROR (% FSR) MAX DNL 0 MIN DNL –2 –4 0 FULL-SCALE ERROR –0.5 –1.0 MIN INL –8 2.7 –1.5 3.2 3.7 4.2 VDD (V) 4.7 –2.0 2.7 5.2 图24. INL误差和DNL误差与电源的关系 3.2 3.7 4.2 VDD (V) 4.7 5.2 图27. 增益误差和满量程误差与电源的关系 Rev. F | Page 13 of 32 05858-025 –6 05858-082 ERROR (LSB) GAIN ERROR 2 AD5623R/AD5643R/AD5663R 1.0 0.5 0.5 0.4 ZERO-SCALE ERROR 0.3 ERROR VOLTAGE (V) ERROR (mV) 0 –0.5 –1.0 –1.5 OFFSET ERROR 0.1 0 –0.1 –0.2 3.2 3.7 4.2 VDD (V) 4.7 5.2 –0.5 –10 图28. 零电平误差和失调误差与电源的关系 VDD = 5V VREFOUT = 2.5V –8 –6 –4 –2 0 2 CURRENT (mA) 4 6 8 10 图31. 供电轨裕量与源电流和吸电流的关系 6 VDD = 5.5V TA = 25°C 5 VDD = 5V VREFOUT = 2.5V TA = 25°C FULL SCALE 3/4 SCALE 4 6 VOUT (V) NUMBER OF UNITS VDD = 3V VREFOUT = 1.25V –0.4 05858-026 –2.5 2.7 DAC LOADED WITH ZERO-SCALE SINKING CURRENT 0.2 –0.3 –2.0 8 DAC LOADED WITH FULL-SCALE SOURCING CURRENT 05858-029 TA = 25°C 4 3 MIDSCALE 2 1/4 SCALE 1 2 0 0.235 0.240 0.245 IDD (mA) 0.250 0.255 –1 –30 3 2 20 30 2 1 VDD = 3V VREFOUT = 1.25V TA = 25°C FULL SCALE 3/4 SCALE MIDSCALE 1 1/4 SCALE 0 0.78 0.80 0.82 IDD (mA) 0.84 –1 –30 ZERO SCALE –20 –10 0 10 CURRENT (mA) 20 图33. AD56x3R-3的源电流和吸电流能力 图30. 采用内部基准电压源时的IDD 直方图 Rev. F | Page 14 of 32 30 05858-031 VOUT (V) 3 05858-091 NUMBER OF UNITS 0 10 CURRENT (mA) 4 VDD = 5.5V TA = 25°C 4 0 –10 图32. AD56x3R-5的源电流和吸电流能力 图29. 采用外部基准电压源时的IDD 直方图 5 –20 05858-030 0.230 05858-090 0 ZERO SCALE AD5623R/AD5643R/AD5663R 0.30 SYNC TA = 25°C VDD = VREFIN = 5V 0.25 1 VDD = VREFIN = 3V 0.15 0.10 VOUT 0.05 VDD = 5V –20 0 20 40 60 TEMPERATURE (°C) 80 100 CH1 5.0V CH3 5.0V CH2 500mV 图34. 电源电流与温度的关系 M400ns A CH1 1.4V 05858-062 0 –40 05858-044 2 图37. 退出掉电模式进入中间电平 VOUT = 909mV/DIV 05858-060 1 TIME BASE = 4µs/DIV 2.538 2.537 2.536 2.535 2.534 2.533 2.532 2.531 2.530 2.529 2.528 2.527 2.526 2.525 2.524 2.523 2.522 2.521 VDD = VREF = 5V TA = 25°C 5ns/SAMPLE NUMBER GLITCH IMPULSE = 9.494nV 1LSB CHANGE AROUND MIDSCALE (0x8000 TO 0x7FFF) 05858-058 VOUT (V) VDD = VREF = 5V TA = 25°C FULL-SCALE CODE CHANGE 0x0000 TO 0xFFFF OUTPUT LOADED WITH 2kΩ AND 200pF TO GND 0 50 图35. 满量程建立时间(5 V) 100 150 200 250 300 350 SAMPLE NUMBER 400 450 512 图38. 数模转换毛刺脉冲(负) 2.498 VDD = VREF = 5V TA = 25°C VDD = VREF = 5V TA = 25°C 5ns/SAMPLE NUMBER ANALOG CROSSTALK = 0.424nV 2.497 VOUT (V) 2.496 VDD 2.495 2.494 1 2.493 MAX(C2)* 420.0mV 2.492 05858-059 2 VOUT CH1 2.0V CH2 500mV M100µs 125MS/s A CH1 1.28V 8.0ns/pt 2.491 05858-061 IDD (mA) SLCK 3 0.20 图36. 上电复位至0 V 0 50 100 150 200 250 300 350 SAMPLE NUMBER 400 图39. 模拟串扰，外部基准电压源 Rev. F | Page 15 of 32 450 512 AD5623R/AD5643R/AD5663R 5µV/DIV VDD = 3V VREFOUT = 1.25V TA = 25°C DAC LOADED WITH MIDSCALE VDD = 5V VREFOUT = 2.5V TA = 25°C 5ns/SAMPLE NUMBER ANALOG CROSSTALK = 4.462nV 50 100 150 200 250 300 350 SAMPLE NUMBER 400 450 05858-065 0 1 05858-057 VOUT (V) 2.496 2.494 2.492 2.490 2.488 2.486 2.484 2.482 2.480 2.478 2.476 2.474 2.472 2.470 2.468 2.466 2.464 2.462 2.460 2.458 2.456 512 4s/DIV 图43. 0.1 Hz至10 Hz输出噪声图，内部基准电压源 图40. 模拟串扰，内部基准电压源 800 700 1 600 500 400 300 100 0 100 05858-063 Y AXIS = 2µV/DIV X AXIS = 4s/DIV VDD = 5V VREFOUT = 2.5V 200 图41. 0.1 Hz至10 Hz输出噪声图，外部基准电压源 VDD = 3V VREFOUT = 1.25V 1k 10k FREQUENCY (Hz) 1M 05858-066 OUTPUT NOISE (nV/√Hz) VDD = VREF = 5V TA = 25°C DAC LOADED WITH MIDSCALE TA = 25°C MIDSCALE LOADED 10M 图44. 噪声频谱密度，内部基准电压源 –20 VDD = 5V VREFOUT = 2.5V TA = 25°C DAC LOADED WITH MIDSCALE –30 –40 VDD = 5V TA = 25°C DAC LOADED WITH FULL SCALE VREF = 2V ± 0.3V p-p (dB) 1 –60 –70 –80 5s/DIV –100 图42. 0.1 Hz至10 Hz输出噪声图，内部基准电压源 2k 4k 6k FREQUENCY (Hz) 图45. 总谐波失真 Rev. F | Page 16 of 32 8k 10k 05858-067 –90 05858-064 10µV/DIV –50 AD5623R/AD5643R/AD5663R 16 VREF = VDD TA = 25°C 14 CLR 3 VDD = 3V VOUT A 10 VDD = 5V 8 VOUT B 6 2 0 1 2 3 4 5 6 7 CAPACITANCE (nF) 8 9 10 05858-068 4 4 5 VDD = 5V TA = 25°C 0 –5 –10 –15 –20 –25 –30 100k 1M FREQUENCY (Hz) 10M 05858-069 –35 –40 10k CH3 5.0V CH2 1.0V CH4 1.0V M200ns A CH3 图48. CLR脉冲激活时间 图46. 建立时间与容性负载的关系 (dB) 05858-050 TIME (µs) 12 图47. 乘法带宽 Rev. F | Page 17 of 32 1.10V AD5623R/AD5643R/AD5663R 术语 相对精度或积分非线性(INL) 直流电源抑制比(PSRR) 对于DAC，相对精度或积分非线性是指DAC输出与通过 PSRR表示电源电压变化对DAC输出的影响大小，是指DAC DAC传递函数的两个端点的直线之间的最大偏差，单位为 满量程输出的条件下VOUT变化量与VDD变化量之比，单位 LSB。图5给出了典型的INL与代码的关系图。 为dB。VREF保持在2 V，而VDD的变化范围为±10%。 差分非线性(DNL) 输出电压建立时间 差分非线性(DNL)是指任意两个相邻码之间所测得变化值 输出电压建立时间是指对于1/4至3/4满量程输入变化， 与理想的1 LSB变化值之间的差异。最大±1 LSB的额定差分 DAC输 出 达 到 并 保 持 在 额 定 电 平 所 需 的 时 间 ， 测 量 从 非线性可确保单调性。本DAC通过设计保证单调性。图9 SCLK的第24个下降沿起进行。 所示为典型的DNL与代码的关系图。 数模转换毛刺脉冲 零刻度误差 当DAC寄存器中的输入码状态发生变化时，脉冲被注入到 零电平误差衡量将零电平码(0x0000)载入DAC寄存器时的 模拟输出。数模转换毛刺脉冲通常规定为毛刺的面积，用 输出误差。理想情况下，输出应为0V。在AD56x3R中，零 nV-s表示，数字输入编码在主进位跃迁中改变1 LSB(0x7FFF 电平误差始终为正值，因为在DAC和输出放大器中的失调 至0x8000)时进行测量。参见图38。 误差的共同作用下，DAC输出不能低于0 V。零电平误差用 mV表示。从图26可以看出零电平误差与温度的关系。 数字馈通 数字馈通衡量从DAC的数字输入注入到DAC的模拟输出的 满量程误差 脉冲，但在DAC输出未更新时进行测量。数字馈通的单位 满量程误差衡量将满量程编码(0xFFFF)载入DAC寄存器时 为nV-s；测量数据总线上发生满量程编码变化时的情况， 的输出误差。理想情况下，输出应为VDD − 1 LSB。满量程 即全0至全1，或相反。 误差用满量程范围的百分比表示。从图25可以看出满量程 误差与温度的关系。 基准馈通 基准馈通是指DAC输出未更新(即LDAC为高电平)时DAC输 出端的信号幅度与基准输入之比，单位为dB。 增益误差 增益误差衡量DAC的量程误差，它是指DAC传递特性的斜 率与理想值之间的偏差，用满量程范围的百分比表示。 噪声频谱密度 噪声频谱密度衡量内部产生的随机噪音。随机噪声表示为 零电平误差漂移 频谱密度(nV/√Hz)。测量方法是将DAC加载到中间电平， 零电平误差漂移衡量零电平误差随温度的变化，用μV/°C 然后测量输出端噪声。噪声频谱密度曲线图如图44所示。 表示。 直流串扰 增益温度系数 直流串扰是一个DAC输出电平因响应另一个DAC输出变化 增益温度系数用来衡量增益误差随温度的变化，用(满量程 而发生的直流变化。其测量方法是让一个DAC发生满量程 范围的ppm)/°C表示。 输出变化(或软件关断并上电)，同时监控另一个保持中间 电平的DAC。单位为μV。 失调误差 失调误差是指传递函数线性区内VOUT(实际)和VOUT(理想)之 间的差值，用mV表示。失调误差在AD56x3R上是通过将 编码512载入DAC寄存器测得。该值可以为正，也可为负。 负载电流变化引起的直流串扰用来衡量一个DAC的负载电 流变化对另一个保持中间电平的DAC的影响。用mV/mA (μV/mA)表示。 Rev. F | Page 18 of 32 AD5623R/AD5643R/AD5663R 数字串扰 乘法带宽 数字串扰是指一个输出为中间电平的DAC，其输出因响应 DAC内部的放大器具有有限的带宽，乘法带宽即是衡量该 另一个DAC的输入寄存器的满量程编码变化(全0至全1或相 带宽。参考端的正弦波(DAC加载满量程编码)出现在输出 反)而引起的毛刺脉冲，该值在独立模式下进行测量，用 端。乘法带宽指输出幅度降至输入幅度以下3 dB时的频率。 nV-s表示。 总谐波失真(THD) 模拟串扰 总谐波失真是指理想正弦波与使用DAC时其衰减形式的差 模拟串扰是指一个DAC的输出因响应另一个DAC输出的变 别。正弦波用作DAC的参考，而THD用来衡量DAC输出端 化引起毛刺脉冲，它的测量方法是，向一个输入寄存器加 存在的谐波。单位为dB。 载满量程编码变化(全0至全1或相反)，同时LDAC保持高电 平，然后发送脉冲使LDAC变为低电平，并监控数字编码 未改变的DAC输出。毛刺面积用nV-s表示。 DAC间串扰 DAC间串扰是指一个DAC的输出因响应另一个DAC的数字 编码变化和后续的模拟输出变化，而引起的毛刺脉冲，包 括数字和模拟串扰。它的测量方法是：向一个DAC加载满 刻度代码变化(全0至全1或相反)，保持LDAC为低电平，同 时监控另一个DAC的输出。毛刺电能用nV-s表示。 Rev. F | Page 19 of 32 AD5623R/AD5643R/AD5663R 工作原理 数模转换部分 AD5623R/AD5643R/AD5663R R DAC采用CMOS工艺制造， 由一个电阻串DAC和一个输出缓冲放大器构成。图49为 R DAC架构框图。 REF (+) DAC REGISTER R OUTPUT AMPLIFIER (GAIN = +2) RESISTOR STRING REF (–) GND TO OUTPUT AMPLIFIER VOUT 05858-032 VDD R 图49. DAC结构 R 05858-033 DAC的输入编码为直接二进制，使用外部基准电压源时的 理想输出电压为： 图50. 电阻串 内部基准电压源 AD5623R/AD5643R/AD5663R的片内基准电压源在上电时 使用内部基准电压源时的理想输出电压为： 关闭，可以通过写入控制寄存器予以使能。详见“内部基 准电压源设置”部分。 其中： AD56x3R-3内置一个1.25 V、5 ppm/°C基准电压源，满量程 D是载入DAC寄存器的二进制编码的十进制等效值： 输出为2.5 V；AD56x3R-5内置一个2.5 V、5 ppm/°C基准电 AD5623R(12位)：0至4095 压源，满量程输出为5 V。各器件的内部基准电压通过VREFOUT AD5643R(14位)：0至16,383。 引脚提供。如果利用基准电压输出驱动外部负载，则需要 AD5663R(16位)：0至65,535。 使用缓冲器。使用内部基准电压源时，建议在基准电压输 N为DAC分辨率。 出与GND之间放置一个100 nF电容，使基准电压保持稳定。 电阻串 外部基准电压源 电阻串部分如图50所示。它只是一串电阻，各电阻的值为 根据应用要求，可以通过AD56x3R-3和AD56x3R-5上的 R。载入DAC寄存器的编码决定抽取电阻串上哪一个节点 VREFIN引脚来使用外部基准电压源。片内基准电压源在上电 的电压，以馈入输出放大器。抽取电压的方法是将连接电 时默认关闭。AD56x3R-3和AD56x3R-5都可以采用2.7 V至 阻串与放大器的开关之一闭合。由于它是一串电阻，因此 5.5 V单电源供电。 可以保证单调性。 串行接口 输出放大器 AD5623R/AD5643R/AD5663R的3线串行接口(SYNC、SCLK 输出缓冲放大器可以在其输出端产生轨到轨电压，输出范 和DIN)与SPI、QSPI和MICROWIRE接口标准以及大多数 围为0 V至V DD。它能驱动连接至GND的一个2 kΩ负载和 DSP兼容。典型写序列的时序图参见图2。 1000 pF电容的并联。输出放大器的源电流和吸电流能力如 写序列通过将SYNC线置为低电平来启动。来自DIN线的数 图31所示。压摆率为1.8 V/μs，1/4到3/4满量程建立时间为 据在SCLK的下降沿进入24位移位寄存器。串行时钟频率最 10 μs。 高可以达到50 MHz，因而AD5623R/AD5643R/AD5663R能与 高速DSP兼容。在第24个时钟下降沿，最后一位数据被读 入，编程功能执行完毕，例如DAC寄存器内容和/或工作模 式的改变。 Rev. F | Page 20 of 32 AD5623R/AD5643R/AD5663R 在这个阶段，SYNC线可以保持在低电平或置为高电平。 表8. 命令定义 在任意一种情况下，必须在下一个写序列之前保持至少 C2 0 0 0 C1 0 0 1 C0 0 1 0 输入移位寄存器为24位宽(参见图52)。前2位是无关位，后 0 1 1 1 1 1 0 0 1 1 1 0 1 0 1 续三位是命令位C2至C0(参见表8)，然后是3位DAC地址A2 表9. 地址命令 至A0(参见表9)，最后是16、14、12位数据字。 A2 0 0 0 0 1 15 ns的高电平，这样才能用SYNC下降沿启动下一个写序列。 由于SYNC缓冲在VIN = 2 V时比在VIN = 0.8 V时消耗更多电 流，为了进一步降低功耗，SYNC在写序列之间的空闲时 应为低电平。然而，如前所述，在下次写序列前它必须被 置为高电平。 输入移位寄存器 AD5663R、AD5643R和AD5623R的数据字分别包括16、 14、12位输入代码和后续0、2、4个无关位(参见图51、图 52和图53)。这些数据位在SCLK的第24个下降沿被送入 DAC寄存器。 命令 写入输入寄存器n 更新DAC寄存器n 写入输入寄存器n， 更新全部(软件LDAC) 写入并更新DAC通道n 关断DAC(上电) 复位 LDAC 寄存器设置 内部基准电压源设置(开启/关闭) A1 0 0 1 1 1 A0 0 1 0 1 1 地址(n) DAC A DAC B 保留 保留 所有DAC SYNC 中断 在正常写序列中，SYNC线在至少24个SCLK的下降沿保持 为低电平，而DAC会在第24个下降沿更新。但是，如果在 第24个下降沿之前SYNC被拉高，写序列就会被中断。移 位寄存器会复位，写序列被认为是无效的。不会造成DAC 寄存器内容的更新和工作模式的改变(参见图54)。 DB23 (MSB) X DB0 (LSB) C2 C1 C0 A2 A1 A0 D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 05858-034 X DATA BITS COMMAND BITS ADDRESS BITS 图51. AD5663R输入移位寄存器内容 DB23 (MSB) X C2 C1 C0 A2 A1 A0 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 D3 D2 D1 D0 X X X X 05858-071 X DB0 (LSB) DATA BITS COMMAND BITS ADDRESS BITS 图52. AD5643R输入移位寄存器内容 DB23 (MSB) X DB0 (LSB) C2 C1 C0 A2 A1 A0 D11 D10 D9 D8 D7 D6 D5 D4 DATA BITS COMMAND BITS X X 05858-072 X ADDRESS BITS 图53. AD5623R输入移位寄存器内容 SCLK SYNC DB23 DB0 DB23 INVALID WRITE SEQUENCE: SYNC HIGH BEFORE 24TH FALLING EDGE DB0 VALID WRITE SEQUENCE, OUTPUT UPDATES ON THE 24TH FALLING EDGE 图54. SYNC中断设置 Rev. F | Page 21 of 32 05858-035 DIN AD5623R/AD5643R/AD5663R 上电复位 若要选择要上电的DAC通道组合，请将相应的位(DB1和 AD5623R/AD5643R/AD5663R具有上电复位电路，可以在 DB0)设为1。表13列出了掉电/上电期间输入移位寄存器的 上电时控制输出电压。AD5623R/AD5643R/AD5663R DAC 内容。 的输出在上电后为0 V，然后保持该电平，直到对DAC执行 当LDAC为低电平时，DAC输出上电至输入寄存器中的 一个有效的写序列。这对于在上电过程中需要了解DAC输 值。若LDAC为高电平，则在掉电前DAC输出上电至DAC 出状态的应用来说很重要。上电复位期间，LDAC或CLR 寄存器中的值。 上的所有事件都会被忽略。 表11. 工作模式 软件复位 AD5623R/AD5643R/AD5663R具有软件复位功能。命令101 用于软件复位功能(参见表8)。软件复位命令包含两种复位 模式，可通过软件编程，设置控制寄存器的DB0位进行选 择。表10列出了这些位的状态与器件工作模式的对应关 系。表12列出了软件复位工作模式期间输入移位寄存器的 DB5 0 DB4 0 0 1 1 1 0 1 工作模式 正常工作 掉电模式 1 kΩ至GND 100 kΩ接GND 三态 当两位(DB1和DB2)均设为0时，器件正常工作，5 V时正常 内容。 模式功耗为250 μA。但在三种掉电模式下，5 V时电源电流 表10. 软件复位模式 降至480 nA(3 V时为200 nA)。不仅是供电电流下降，输出 DB0 0 1(上电复位) 级也从放大器输出切换为已知值的电阻网络，这是有好处 寄存器复位至零 DAC寄存器 输入寄存器 DAC寄存器 输入寄存器 LDAC 寄存器 关断寄存器 内部基准电压源设置寄存器 的，因为在掉电模式下器件的输出阻抗是已知的。输出既 可以通过一个1 kΩ或100 kΩ电阻内部连接到GND，也可以 保持开路(三态)，如图55所示。 RESISTOR STRING DAC AMPLIFIER VOUT AD5623R/AD5643R/AD5663R具有四种独立的工作模式。 命令100用于关断功能(参见表8)。这些模式可通过软件编 POWER-DOWN CIRCUITRY 程，设置控制寄存器中的DB5和DB4进行选择。表11列出 RESISTOR NETWORK 05858-036 掉电模式 图55. 掉电模式下的输出级 了这些位的状态与器件工作模式的对应关系。将相应的两 在掉电模式有效时，偏置发生器、输出放大器、电阻串以 位(DB1和DB0)设为1，任意或所有DAC(DAC B和DAC A)都 及其它相关线性电路全部关断。然而，掉电期间DAC寄存 可以关断到选定的模式。 器的内容不受影响。对于VDD = 5 V和VDD = 3 V，退出掉 通过执行同一命令100，并将位DB5和DB4设为正常工作模 电模式所需时间通常为4 μs(参见图37)。 式，任意DAC组合都可以上电。 表12. 软件复位命令的24位输入移位寄存器内容 MSB DB23至DB22 DB21 LSB x 无关 1 0 命令位(C2至C0) DB20 DB19 DB18 DB17 1 x x 地址位(A2至A0) DB16 DB15至DB1 DB0 x x 无关 1/0 决定软件复位模式 Rev. F | Page 22 of 32 AD5623R/AD5643R/AD5663R 表13. 掉电/上电功能的24位输入移位寄存器内容 MSB DB23至 DB22 x 无关 LSB DB21 DB20 DB19 1 0 0 命令位(C2至C0) DB15至 DB6 x 无关 DB18 DB17 DB16 x x x 地址位(A2至A0) 无关 DB5 DB4 PD1 PD0 掉电模式 DB3 x 无关 DB2 x DB1 DB0 DAC B DAC A 掉电/上电通道选择， 相应的位设为1可选择 通道 表14. LDAC设置命令的24位输入移位寄存器内容 MSB DB23至 DB22 x 无关 LSB DB21 DB20 1 1 命令位(C2至C0) DB19 DB18 DB17 0 x x 地址位(A3至A0) 无关 DB16 DB15至DB2 DB1 DB0 x x 无关 DAC B DAC A 设置DAC为0或1以 选择所需的工作模式 LDAC 功能 异步LDAC AD5623R/AD5643R/AD5663R DAC具有由两个寄存器库组 输出不在写入输入寄存器的同时更新。当LDAC变为低电 成的双缓冲接口：输入寄存器和DAC寄存器。输入寄存器 平时，DAC寄存器更新为输入寄存器的内容。 直接连接到输入移位寄存器，有效写序列完成时，数字编 码被转移到相关的输入寄存器。DAC寄存器包含电阻串所 用的数字编码。 利用LDAC寄存器，用户可以更加灵活地控制硬件LDAC引 脚。该寄存器允许用户选择在执行硬件LDAC引脚时同时 更新哪些通道。如果将某一DAC通道的LDAC位寄存器设 对DAC寄存器的访问由LDAC引脚控制。当LDAC引脚为高 为0，则意味着该通道的更新受LDAC引脚的控制。如果该 电平时，DAC寄存器被锁存，输入寄存器可以改变状态而 位设为1，则该通道同步更新，即DAC寄存器在读入新数 不会影响DAC寄存器的内容。然而，当LDAC变为低电平 据后更新，与LDAC引脚的状态无关，此时LDAC引脚被视 时，DAC寄存器变为透明状态，并更新为输入寄存器的内 为接低电平。有关LDAC寄存器的工作模式，请参见表 容。当用户需要同时更新所有DAC输出时，双缓冲接口很 15。在用户希望同时更新选定的通道，而其余通道同步更 有用。用户可以分别写入输入寄存器，然后在写入其他 新的应用中，这种灵活性十分有用。 DAC输入寄存器时拉低LDAC，所有输出将会同时更新。 使用命令110写入DAC将加载2位LDAC寄存器[DB1:DB0]。 这些器件均有额外的功能：除非其输入寄存器自从上一次 各通道的默认值为0，即LDAC引脚正常工作。如果将某一 LDAC被拉低时更新过，否则不会更新。通常情况下，当 位设为1，则意味着无论LDAC引脚的状态如何，对应的 LDAC被拉低时，器件会使用输入寄存器的内容来填充 DAC寄存器都会更新。表14列出了LDAC寄存器设置命令 DAC寄存器。对于AD5623R/AD5643R/AD5663R而言，仅 期间输入移位寄存器的内容。 在上次DAC寄存器更新后输入寄存器已经改变时，DAC寄 存器才会更新，从而消除不必要的数字串扰。 表15. LDAC寄存器工作模式 利用硬件LDAC引脚可以同时更新所有DAC的输出。 LDAC 位 (DB1至DB0) 0 LDAC 引脚 LDAC 操作 1/0 由LDAC引脚决定。 同步LDAC 1 x = 无关 在第24个SCLK脉冲的 下降沿读入新数据后， DAC寄存器更新。 DAC寄存器在读入新数据后，即在第24个SCLK脉冲下降沿 更新。LDAC可以永久接为低电平或脉冲形式，如图2所示。 Rev. F | Page 23 of 32 AD5623R/AD5643R/AD5663R 内部基准电压源设置 表16. 基准电压源设置寄存器 片内基准电压源在上电时默认关闭。通过设置控制寄存器 内部基准电压 源设置寄存器(DB0) 0 操作 基准电压源关闭(默认) 1 基准电压源开启 中的软件可编程位DB0，可以开启或关闭此基准电压源。 表16列出了该位的状态与工作模式的对应关系。命令111 用于内部基准电压源的设置(参见表8)。表16列出了内部基 准电压源设置命令期间输入移位寄存器的内容。 表17. 基准电压源设置功能的32位输入移位寄存器内容 MSB DB23至DB22 x 无关 DB21 DB20 1 1 命令位(C2至C0) DB19 1 DB18 DB17 x x 地址位(A2至A0) Rev. F | Page 24 of 32 DB16 x DB15至DB1 x 无关 LSB DB0 1/0 基准电压源 设置寄存器 AD5623R/AD5643R/AD5663R 电平，同时对DAC执行第二次串行写操作。此程序结束后 微处理器接口 AD5623R/AD5643R/AD5663R与Blackfin® ADSP-BF53X 接口 图 56显 示 的 是 AD5623R/AD5643R/AD5663R与 Blackfin PC7被拉高。 AD5623R/AD5643R/AD5663R与80C51/80L51的接口 图58显示的是AD5623R/AD5643R/AD5663R与80C51/80L51 ADSP-BF53X微处理器之间的串行接口。ADSP-BF53X系列 微控制器之间的串行接口。该接口设置如下： 处理器集成两个双通道同步串口SPORT1和SPORT0，用于 80C51/80L51的TxD驱动AD5623R/AD5643R/AD5663R的 串 行 和 多 处 理 器 通 信 。 将 SPORT0连 接 到 AD5623R/ AD5643R/AD5663R， 接 口 设 置 如 下 ： DT0PRI驱 动 AD5623R/AD5643R/AD5663R的DIN引脚，TSCLK0则驱动 器件的SCLK。SYNC由TFS0驱动。 发送周期中只有8个时钟下降沿。要加载数据到DAC，在 AD5643R/ AD5663R1 前8位发送后P3.3保持低电平，第二次写周期开始传输第二 SYNC DIN TSCLK0 SCLK PINS OMITTED FOR CLARITY. 个字节的数据。这个周期结束后P3.3被拉高。 80C51/80L51以 LSB优先格式输出串行数据。AD5623R/ AD5643R/AD5663R必 须 以 MSB优 先 方 式 接 收 数 据 ， 80C51/80L51的发送程序需要考虑这一情况。 图56. AD5623R/AD5643R/AD5663R与Blackfin ADSP-BF53X接口 80C51/80L511 AD5623R/AD5643R/AD5663R与68HC11/68L11接口 AD5643R/ AD5663R1 图 57显 示 的 是 AD5623R/AD5643R/AD5663R与 68HC11/ P3.3 SYNC 68L11微控制器之间的串行接口。68HC11/68L11的SCK驱 TxD SCLK RxD DIN 动AD5623R/AD5643R/AD5663R的SCLK，MOSI输出则驱动 DAC的串行数据线。 1ADDITIONAL AD5643R/ AD5663R1 PC7 SYNC SCK SCLK MOSI 1ADDITIONAL 图58. AD5623R/AD5643R/AD5663R与80C512/80L51接口 AD5623R/AD5643R/AD5663R与MICROWIRE接口 图59显示的是AD5623R/AD5643R/AD5663R与MICROWIRE 兼容器件之间的接口。串行数据在串行时钟的下降沿输 DIN PINS OMITTED FOR CLARITY. 出，并在SK的上升沿进入AD5623R/AD5643R/AD5663R。 05858-038 68HC11/68L111 PINS OMITTED FOR CLARITY. 05858-039 DTOPRI 1ADDITIONAL 端口线P3.3。向AD5623R/AD5643R/AD5663R发送数据时， MICROWIRE1 图57. AD5623R/AD5643R/AD5663R与68HC11/68L11接口 SYNC信号由端口线(PC7)产生。该接口正确工作的设置条 件如下：68HC11/68L11的CPOL位设为0，CPHA位设为1。 当数据发送给DAC时，SYNC线被拉低(PC7)。当68HC11/ 68L11按照以上所述进行配置时，MOSI输出端上的数据在 SCK的下降沿有效。来自68HC11/68L11的串行数据以8位 字节进行传送，即在每个发送周期中，仅出现在8个时钟 下降沿。 数 据 以 MSB优 先 方 式 发 送 。 要 将 数 据 载 入 AD5623R/ AD5643R/AD5663R，PC7应在前8个位传输完成后保持低 Rev. F | Page 25 of 32 AD5643R/ AD5663R1 CS SYNC SK SCLK SO DIN 1ADDITIONAL PINS OMITTED FOR CLARITY. 05858-040 TFS0 端口的一个位可编程引脚产生。在这个例子中，使用的是 P3.3被拉低。80C51/80L51仅以8位字节传送数据，因此在 05858-037 ADSP-BF53x1 SCLK，RxD则驱动器件的串行数据线。SYNC信号同样由 图59. AD5623R/AD5643R/AD5663R与MICROWIRE接口 AD5623R/AD5643R/AD5663R 应用信息 基准电压源用作电源 AD5623R/AD5643R/AD5663R所需的电源电流非常低，因 输出电压范围为±5 V，0x0000对应−5 V输出，0xFFFF对应 +5 V输出。 此也可以利用基准电压源提供器件所需的电压(参见图 R2 = 10kΩ 60)。当电源噪声相当高，或者系统电源电压不是5 V或3 V 时(例如为15 V)，这种电源方案特别有用。基准电压源输出 +5V +5V R1 = 10kΩ 一个稳定的电源电压用于AD5623R/AD5643R/AD5663R。 AD820/ OP295 如果使用低压差型REF195，则在DAC输出端无负载时，它 VDD 10µF 必须向AD5623R/AD5643R/AD5663R提供500 μA的电流。 0.1µF ±5V VOUT AD5663R –5V 当DAC输出端有负载时，REF195还需要向负载提供电流。 所需的总电流(DAC输出端有5 kΩ负载)为： 500 µA + (5 V/5 kΩ) = 1.25 mA REF195的负载调整率典型值为2 ppm/mA，因此对于1.5 mA 电流输出，误差为3 ppm (15 μV)，这相当于0.196 LSB的误差。 15V REF195 05858-042 THREE-WIRE SERIAL INTERFACE 图61. 采用AD5663R的双极性工作模式 AD5663R与电隔离接口的配合使用 在工业环境的过程控制应用中，常常有必要使用电隔离接 口以保护和隔离控制电路，使之免受可能出现在DAC工作 区域的危险共模电压影响。iCoupler®可以提供超过2.5 kV的 5V 隔 离 电 压 。 AD5663R使 用 3线 串 行 逻 辑 接 口 ， 因 此 SYNC SCLK DIN AD5623R/ AD5643R/ AD5663R ADuM1300 3通道数字隔离器可以提供所需的隔离(参见图 VOUT = 0V TO 5V 62)。器件的电源也需要隔离，而这可以通过变压器实 现。在变压器的DAC侧，5 V稳压器提供AD5663R所需的 05858-041 THREE-WIRE SERIAL INTERFACE VDD 5 V电源。 图60. REF195用作AD5623R/AD5643R/AD5663R的电源 5V REGULATOR 使用AD5663R的双极性操作 10µF POWER AD5663R针对单电源供电而设计，但利用图61所示的电 0.1µF 路，它也能支持双极性输出范围。该电路提供±5 V的输出 电 压 范 围 。 放 大 器 输 出 端 的 轨 到 轨 操 作 利 用 AD820或 VIA VOA SCLK AD5663R ADuM1300 任意输入编码的输出电压可以按如下公式计算： D R1 + R2 R2 VO = VDD × × − VDD × R1 65 , 536 R1 VDD SDI VIB VOB SYNC DATA VIC VOC DIN VOUT GND 其中D代表十进制输入编码(0至65,535)。当VDD = 5 V、R1 = R2 = 10 kΩ时， 图62. AD5663R与电隔离接口的配合使用 10 × D VO = −5V 65,536 Rev. F | Page 26 of 32 05858-043 SCLK OP295作为输出放大器来实现。 AD5623R/AD5643R/AD5663R 电源旁路和接地 针对内部逻辑开关引起的瞬态电流所导致的高频干扰，该 在注重精度的电路中，精心考虑电路板上的电源和接地回 0.1 μF电容可提供低阻抗接地路径。 路布局很有用。含AD5663R的印刷电路板应具有单独的模 电源走线本身应尽可能宽，以提供低阻抗路径，并减小电 拟部分和数字部分，各部分应有自己的板面积。 源线路上的毛刺效应。时钟和其它快速开关的数字信号应 如果AD5663R所在系统中有其它器件要求AGND至DGND 通过数字地将其与电路板上的其它器件屏蔽开。尽可能避 连接，则只能在一个点上进行连接。该接地点应尽可能靠 免数字信号与模拟信号交叠。当电路板相反两侧的走线相 近AD5663R。 交时，应确保这些走线彼此垂直，以减小电路板的馈通效 AD5663R的电源应使用10 μF和0.1 μF电容进行旁路。这些 应。最佳电路板布局技术是微带线技术，其中电路板的元 电容应尽可能靠近该器件，且0.1 μF电容最好正对着该器 件。10 µF电容应为钽珠型电容。0.1 μF电容必须具有低有 件侧专用于接地层，信号走线则布设在焊接侧。但是，这 种技术对于双层电路板未必可行。 效串联电阻(ESR)和低有效串联电感(ESI)，因此，普通的 陶瓷型电容是可行的。 Rev. F | Page 27 of 32 AD5623R/AD5643R/AD5663R 外形尺寸 2.48 2.38 2.23 3.10 3.00 SQ 2.90 0.50 BSC 6 10 PIN 1 INDEX AREA 1.74 1.64 1.49 EXPOSED PAD 5 1 TOP VIEW BOTTOM VIEW 0.80 0.75 0.70 SEATING PLANE 0.05 MAX 0.02 NOM COPLANARITY 0.08 0.30 0.25 0.20 PIN 1 INDICATOR (R 0.15) FOR PROPER CONNECTION OF THE EXPOSED PAD, REFER TO THE PIN CONFIGURATION AND FUNCTION DESCRIPTIONS SECTION OF THIS DATA SHEET. 02-27-2012-B 0.50 0.40 0.30 0.20 REF 图63. 10引脚引脚架构芯片级封装[LFCSP_WD] 3 mm x 3 mm，超薄体，双排引脚 (CP-10-9) 图示尺寸单位：mm 3.10 3.00 2.90 3.10 3.00 2.90 10 5.15 4.90 4.65 6 1 5 PIN 1 IDENTIFIER 0.50 BSC 0.95 0.85 0.75 15° MAX 1.10 MAX 0.30 0.15 6° 0° 0.23 0.13 COMPLIANT TO JEDEC STANDARDS MO-187-BA 图64. 10引脚超小型封装[MSOP] (RM-10) 图示尺寸单位：mm Rev. F | Page 28 of 32 0.70 0.55 0.40 091709-A 0.15 0.05 COPLANARITY 0.10 AD5623R/AD5643R/AD5663R 订购指南 型号1 AD5623RBCPZ-3R2 AD5623RBCPZ-3REEL7 AD5623RBCPZ-5REEL7 AD5623RBRMZ-3 AD5623RBRMZ-3REEL7 AD5623RBRMZ-5 AD5623RBRMZ-5REEL7 AD5623RACPZ-5REEL7 AD5623RARMZ-5REEL7 AD5623RARMZ-5 AD5643RBRMZ-3 AD5643RBRMZ-3REEL7 AD5643RBRMZ-5 AD5643RBRMZ-5REEL7 AD5663RBCPZ-3R2 AD5663RBCPZ-3REEL7 AD5663RBCPZ-5REEL7 AD5663RBRMZ-3 AD5663RBRMZ-3REEL7 AD5663RBRMZ-5 AD5663RBRMZ-5REEL7 EVAL-AD5663REBZ 1 温度范围 −40°C至+105°C −40°C至+105°C −40°C至+105°C −40°C至+105°C −40°C至+105°C −40°C至+105°C −40°C至+105°C −40°C至+105°C −40°C至+105°C −40°C至+105°C −40°C至+105°C −40°C至+105°C −40°C至+105°C −40°C至+105°C −40°C至+105°C −40°C至+105°C −40°C至+105°C −40°C至+105°C −40°C至+105°C −40°C至+105°C −40°C至+105°C 精度 ±1 LSB INL ±1 LSB INL ±1 LSB INL ±1 LSB INL ±1 LSB INL ±1 LSB INL ±1 LSB INL ±2 LSB INL ±2 LSB INL ±2 LSB INL ±4 LSB INL ±4 LSB INL ±4 LSB INL ±4 LSB INL ±16 LSB INL ±16 LSB INL ±16 LSB INL ±16 LSB INL ±16 LSB INL ±16 LSB INL ±16 LSB INL 内部基准 电压源 1.25 V 1.25 V 2.5 V 1.25 V 1.25 V 2.5 V 2.5 V 2.5 V 2.5V 2.5V 1.25 V 1.25 V 2.5 V 2.5 V 1.25 V 1.25 V 2.5 V 1.25 V 1.25 V 2.5 V 2.5 V Z = 符合RoHS标准的器件。 Rev. F | Page 29 of 32 封装描述 10引脚 LFCSP_WD 10引脚 LFCSP_WD 10引脚 LFCSP_WD 10引脚 MSOP 10引脚 MSOP 10引脚 MSOP 10引脚 MSOP 10引脚 LFCSP_WD 10引脚 MSOP 10引脚 MSOP 10引脚 MSOP 10引脚 MSOP 10引脚 MSOP 10引脚 MSOP 10引脚 LFCSP_WD 10引脚 LFCSP_WD 10引脚 LFCSP_WD 10引脚 MSOP 10引脚 MSOP 10引脚 MSOP 10引脚 MSOP 评估板 封装 选项 CP-10-9 CP-10-9 CP-10-9 RM-10 RM-10 RM-10 RM-10 CP-10-9 RM-10 RM-10 RM-10 RM-10 RM-10 RM-10 CP-10-9 CP-10-9 CP-10-9 RM-10 RM-10 RM-10 RM-10 标识 D85 D85 D86 D85 D85 D86 D86 DKB DKP DKP D81 D81 D7Q D7Q D7S D7S D7H D7S D7S D7H D7H AD5623R/AD5643R/AD5663R 注释 Rev. F | Page 30 of 32 AD5623R/AD5643R/AD5663R 注释 Rev. F | Page 31 of 32 AD5623R/AD5643R/AD5663R 注释 ©2006–2013 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. D05858sc-0-2/13(F) Rev. F | Page 32 of 32