中文数据手册

8通道、12/14/16位SPI电压输出
denseDAC，内置5 ppm/°C片内基准电压源
AD5628/AD5648/AD5668
功能框图
低功耗、小尺寸、引脚兼容的8通道DAC
VREFIN/VREFOUT
VDD
AD5668：16位
AD5628/AD5648/AD5668
AD5648：14位
LDAC
AD5628：12位
14引脚/16引脚TSSOP、16引脚LFCSP和16引脚WLCSP封装
1.25 V/2.5 V、5 ppm/ºC片内基准电压源
关断模式下的功耗：400 nA(5 V)，200 nA(3 V)
2.7 V至5.5 V电源供电
INPUT
REGISTER
INPUT
REGISTER
INPUT
REGISTER
SCLK
SYNC
INTERFACE
LOGIC
INPUT
REGISTER
INPUT
REGISTER
DIN
INPUT
REGISTER
通过设计保证单调性
上电复位至零电平或中间电平
3种关断功能
硬件LDAC和LDAC 覆盖功能
1.25V/2.5V
REF
DAC
REGISTER
DAC
REGISTER
DAC
REGISTER
DAC
REGISTER
DAC
REGISTER
DAC
REGISTER
STRING
DAC C
STRING
DAC D
STRING
DAC E
STRING
DAC F
DAC
REGISTER
STRING
DAC G
INPUT
REGISTER
DAC
REGISTER
STRING
DAC H
BUFFER
VOUTA
BUFFER
VOUTB
BUFFER
VOUTC
BUFFER
VOUTD
BUFFER
VOUTE
BUFFER
VOUTF
BUFFER
VOUTG
BUFFER
VOUTH
POWER-DOWN
LOGIC
GND
LDAC1 CLR1
1RU-16 PACKAGE ONLY
轨到轨工作
STRING
DAC B
INPUT
REGISTER
POWER-ON
RESET
CLR功能，清零至可编程编码
STRING
DAC A
05302-001
产品特性
图1.
应用
过程控制
数据采集系统
便携式电池供电仪表
数字增益和失调电压调整
可编程电压源和电流源
可编程衰减器
概述
AD5628/AD5648/AD5668分别是低功耗、8通道、12/14/16
位缓冲电压输出DAC，采用2.7 V至5.5 V单电源供电，通过
设计保证单调性。AD5668和AD5628提供4 mm × 4 mm LFCSP
和16引脚TSSOP两种封装，AD5648提供14引脚和16引脚
TSSOP两种封装。
AD5628/AD5648/AD5668内置一个片内基准电压源，内部
增益为2。AD5628-1/AD5648-1/AD5668-1内置一个1.25 V、
5 ppm/°C基准电压源，满量程输出范围可达到2.5 V；AD5628-2/
AD5648-2/AD5668-2和AD5668-3内置一个2.5 V、5 ppm/°C基准
电压源，满量程输出范围可达到5 V。上电时，片内基准电
压源关闭，因而可以使用外部基准电压源。内部基准电压
源通过软件写入使能。
Rev. G
上述器件内置一个上电复位电路，确保DAC上电后输出0 V
(AD5628-1/AD5648-1/AD5668-1、AD5628-2/AD5648-2/
AD5668-2)或中间电平(AD5668-3)并保持该电平，直到执
行一次有效的写操作为止。此外还具有各通道独立关断特
性，在关断模式下，器件在5 V时的功耗降至400 nA，并提
供软件可选输出负载。利用LDAC功能可以同时更新所有
DAC的输出，用户也可以选择要同时更新的DAC通道。另
外还有一个异步CLR功能，可以将所有DAC更新至一个用
户可编程的编码：零电平、中间电平或满量程。
AD5628/AD5648/AD5668采用多功能三线式串行接口，能
够以最高50 MHz的时钟速率工作，并与标准SPI®、QSPI™、
MICROWIRE™、DSP接口标准兼容。它内置片内精密输出
放大器，能够实现轨到轨输出摆幅。
产品特色
1. 8通道、12/14/16位DAC。
2. 1.25 V/2.5 V、5 ppm/ºC片内基准电压源。
3. 提 供 14引 脚 /16引 脚 TSSOP、 16引 脚 LFCSP和 16引 脚
WLCSP封装。
4. 上电复位至0 V或中间电平。
5. 关断功能。关断模式下，3 V时DAC的典型功耗为200 nA，
5 V时为400 nA。
Document Feedback
Information furnished by Analog Devices is believed to be accurate and reliable. However, no
responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other
rights of third parties that may result from its use. Specifications subject to change without notice. No
license is granted by implication or otherwise under any patent or patent rights of Analog Devices.
Trademarks and registered trademarks are the property of their respective owners.
One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.
Tel: 781.329.4700 ©2005–2013 Analog Devices, Inc. All rights reserved.
Technical Support
www.analog.com
ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供
的最新英文版数据手册。
AD5628/AD5648/AD5668
目录
产品特性 ......................................................................................... 1
应用.................................................................................................. 1
功能框图 ......................................................................................... 1
概述.................................................................................................. 1
产品聚焦 ......................................................................................... 1
修订历史 ......................................................................................... 2
技术规格 ......................................................................................... 3
交流特性.................................................................................... 6
时序特性.................................................................................... 7
绝对最大额定值............................................................................ 8
ESD警告..................................................................................... 8
引脚配置和功能描述 ................................................................... 9
典型性能参数 .............................................................................. 11
术语................................................................................................ 19
工作原理 ....................................................................................... 21
数模转换部分 ......................................................................... 21
电阻串 ...................................................................................... 21
内部基准电压源..................................................................... 21
输出放大器 ............................................................................. 22
串行接口.................................................................................. 22
输入移位寄存器..................................................................... 23
SYNC 中断 .............................................................................. 23
内部基准电压源寄存器 ....................................................... 24
上电复位.................................................................................. 24
关断模式.................................................................................. 24
清零编码寄存器..................................................................... 24
LDAC 功能 .............................................................................. 26
电源旁路和接地..................................................................... 26
外形尺寸 ....................................................................................... 27
订购指南.................................................................................. 29
修订历史
2013年1月—修订版F至修订版G
表2增加WLCSP基准电压TC 15 ppm/°C.................................. 5
更改“订购指南”部分.................................................................. 29
2011年8月—修订版E至修订版F
增加16引脚WLCSP封装........................................................通篇
增加图6和表7；重新排序 ........................................................ 10
更改图32和图33 .......................................................................... 15
更新外形尺寸 .............................................................................. 26
更改订购指南 .............................................................................. 28
2011年1月—修订版D至修订版E
更改表1的AD5628相对精度、零代码误差、失调误差和基
准电压TC参数 ............................................................................... 3
更改表2的AD5628相对精度、零代码误差、失调误差和基
准电压TC参数 ............................................................................... 5
更改表3的输出电压建立时间.................................................... 6
增加图53，重新排序 ................................................................. 17
更改输出放大器部分 ................................................................. 21
更改订购指南 .............................................................................. 28
2010年9月—修订版C至修订版D
更改标题 ......................................................................................... 1
增加16引脚LFCSP封装..........................................................通篇
更改表1 ........................................................................................... 3
更改表2 ........................................................................................... 5
更改表3 ........................................................................................... 6
更改表4 ........................................................................................... 7
删除表5中的SnPb ......................................................................... 8
增加图5，重新排序 ..................................................................... 9
更改表6 ........................................................................................... 9
更换“典型性能参数”部分 ......................................................... 10
更改“上电复位”部分.................................................................. 23
更新外形尺寸 .............................................................................. 26
更改订购指南 .............................................................................. 28
2010年1月—修订版B至修订版C
更改图3 ......................................................................................... 10
更改订购指南 .............................................................................. 28
2009年2月—修订版A至修订版B
更改表1的基准电流参数............................................................. 3
更改表1的IDD(正常模式)参数 .................................................... 4
更改表2的基准电流参数............................................................. 5
更改表2的IDD(正常模式)参数 .................................................... 6
2005年11月—修订版0至修订版A
更改“技术规格”部分.................................................................... 3
2005年10月—修订版0：初始版
Rev. G | Page 2 of 32
AD5628/AD5648/AD5668
技术规格
VDD = 4.5 V至5.5 V，RL = 2 kΩ接GND，CL = 200 pF接GND，VREFIN = VDD。除非另有说明，所有规格均相对于TMIN至TMAX而言。
表1.
参数
静态性能2
AD5628
分辨率
相对精度
差分非线性
AD5648
分辨率
相对精度
差分非线性
AD5668
分辨率
相对精度
差分非线性
零代码误差
零编码误差漂移
满量程误差
增益误差
增益温度系数
失调误差
直流电源抑制比
直流串扰(外部基准电压源)
A级1
B级1
最小值 典型值最大值 最小值 典型值 最大值 单位
12
基准输出阻抗
±2
±8
±0.5
±8
±32
±1
19
±0.5
±1
±0.25
位
LSB
LSB
见图9
通过设计保证单调性(参见图12)
±2
±4
±0.5
位
LSB
LSB
见图8
通过设计保证单调性(参见图11)
±8
±16
±1
19
14
16
16
6
±2
−0.2
6
±2
−0.2
−1
±1
−1
±1
位
LSB
LSB
mV
µV/°C
% FSR
% FSR
ppm
mV
dB
µV
± 2.5
±6
±19
–80
10
±2.5
±6
–80
10
5
10
25
5
10
25
µV/mA
µV
µV
10
10
µV/mA
0
VDD
0
2
10
0.5
30
4
直流输出阻抗
短路电流
上电时间
参考输入
基准电流
基准输入范围
基准输入阻抗
基准输出
输出电压
AD56x8-2, AD56x8-3
基准电压TC3
±4
±0.25
14
直流串扰(内部基准电压源)
输出特性3
输出电压范围
容性负载稳定性
12
±0.5
40
0
5
15
7.5
VDD
40
0
14.6
2.495
±19
2
10
0.5
30
4
55
VDD
2.495
5
5
7.5
V
nF
nF
Ω
mA
µs
见图7
通过设计保证单调性(参见图10)
全0载入DAC寄存器(参见图26)
全1载入DAC寄存器(参见图27)
用FSR/°C表示
VDD ± 10%
满量程输出变化引起；
RL = 2 kΩ接GND或VDD
负载电流变化引起
(各通道)掉电引起
满量程输出变化引起；
RL = 2 kΩ接GND或VDD
负载电流变化引起
RL = ∞
RL = 2 kΩ
VDD = 5 V
退出关断模式，VDD = 5 V
55
VDD
µA
V
kΩ
VREF = VDD = 5.5 V(各DAC通道)
2.505
10
10
V
ppm/°C
ppm/°C
kΩ
环境温度
TSSOP
LFCSP
14.6
2.505
10
条件/注释
Rev. G | Page 3 of 32
AD5628/AD5648/AD5668
参数
逻辑输入3
输入电流
输入低电压VINL
输入高电压VINH
引脚电容
电源要求
VDD
IDD(正常模式)4
VDD = 4.5 V至5.5 V
VDD = 4.5 V至5.5 V
IDD(全关断模式)5
VDD = 4.5 V至5.5 V
1
2
3
4
5
A级1
B级1
最小值 典型值 最大值 最小值 典型值 最大值 单位
±3
0.8
2
±3
0.8
µA
V
V
pF
所有数字输入
VDD = 5 V
VDD = 5 V
5.5
V
2
3
4.5
3
5.5
4.5
条件/注释
1.0
1.8
1.5
2.25
1.0
1.7
1.5
2.25
mA
mA
所有数字输入为0或VDD，DAC启用，
不包括负载电流
VIH = VDD和VIL = GND
内部基准电压源关闭
内部基准电压源开启
0.4
1
0.4
1
µA
VIH = VDD和VIL = GND
温度范围：−40°C至+105°C，典型值25°C。
线性度计算使用缩减的数据范围：AD5628(编码32到编码4064)；AD5648(编码128到编码16,256)；AD5668(编码512到编码65,024)。输出端无负载。
通过设计和特性保证，但未经生产测试。
接口未启用。所有DAC启用。DAC输出端无负载。
所有8个DAC均关断。
Rev. G | Page 4 of 32
AD5628/AD5648/AD5668
VDD = 2.7 V至3.6 V，RL = 2 kΩ接GND，CL = 200 pF接GND，VREFIN = VDD。除非另有说明，所有规格均相对于TMIN至TMAX而言。
表2.
参数
静态性能2
AD5628
分辨率
相对精度
差分非线性
AD5648
分辨率
相对精度
差分非线性
AD5668
分辨率
相对精度
差分非线性
零代码误差
零编码误差漂移
满量程误差
增益误差
增益温度系数
失调误差
直流电源抑制比3
直流串扰3(外部基准电压源)
A级1
B级1
最小值 典型值 最大值 最小值 典型值 最大值 单位
12
基准输出阻抗
±2
±8
±0.5
±8
±32
±1
19
±0.5
±1
±0.25
位
LSB
LSB
见图9
通过设计保证单调性(参见图12)
±2
±4
±0.5
位
LSB
LSB
见图8
通过设计保证单调性(参见图11)
±8
±16
±1
19
14
16
16
6
±2
−0.2
±2.5
±6
–80
10
6
±2
−0.2
−1
±1
±2.5
±6
–80
10
±19
−1
±1
±19
位
LSB
LSB
mV
µV/°C
% FSR
% FSR
ppm
mV
dB
µV
5
10
25
5
10
25
µV/mA
µV
µV
10
10
µV/mA
0
VDD
0
VDD
2
10
0.5
30
4
直流输出阻抗
短路电流
上电时间
参考输入
基准电流
基准输入范围
基准输入阻抗
基准输出
输出电压
AD5628/AD5648/AD5668-1
基准电压TC3
±4
±0.25
14
直流串扰3(内部基准电压源)
输出特性3
输出电压范围
容性负载稳定性
12
±0.5
40
0
2
10
0.5
30
4
55
VDD
40
0
14.6
1.247
5
15
7.5
55
VDD
14.6
1.253
15
条件/注释
1.247
5
5
15
7.5
V
nF
nF
Ω
mA
µs
µA
见图7
通过设计保证单调性(参见图10)
全0载入DAC寄存器(参见图26)
全1载入DAC寄存器(参见图27)
用FSR/°C表示
VDD ± 10%
满量程输出变化引起；
RL = 2 kΩ接GND或VDD
负载电流变化引起
(各通道)掉电引起
满量程输出变化引起；
RL = 2 kΩ接GND或VDD
负载电流变化引起
RL = ∞
RL = 2 kΩ
VDD = 3 V
退出关断模式，VDD = 3 V
VREF = VDD = 5.5 V(各DAC通道)
kΩ
1.253
15
15
Rev. G | Page 5 of 32
V
ppm/°C
ppm/°C
ppm/°C
kΩ
环境温度
TSSOP
LFCSP
WLCSP
AD5628/AD5648/AD5668
参数
逻辑输入3
输入电流
输入低电压VINL
输入高电压VINH
引脚电容
电源要求
VDD
A级1
B级1
最小值 典型值 最大值 最小值 典型值 最大值 单位
±3
0.8
2
2.7
2
3
4
5
µA
V
V
pF
所有数字输入
VDD = 3 V
VDD = 3 V
3.6
V
3
3.6
IDD(正常模式)4
VDD = 2.7 V至3.6 V
VDD = 2.7 V至3.6 V
IDD(全关断模式)5
VDD = 2.7 V至3.6 V
1
±3
0.8
2
3
2.7
条件/注释
.10
1.8
1.5
2.25
1.0
1.7
1.5
2.25
mA
mA
所有数字输入为0或VDD，DAC启用，
不包括负载电流
VIH = VDD和VIL = GND
内部基准电压源关闭
内部基准电压源开启
0.2
1
0.2
1
µA
VIH = VDD和VIL = GND
温度范围：−40°C至+105°C，典型值25°C。
线性度计算使用缩减的数据范围：AD5628(编码32到编码4064)；AD5648(编码128到编码16256)；AD5668(编码512到编码65024)。输出端无负载。
通过设计和特性保证，但未经生产测试。
接口未启用。所有DAC启用。DAC输出端无负载。
所有8个DAC均关断。
交流特性
VDD = 2.7 V至5.5 V，RL = 2 kΩ接GND，CL = 200 pF接GND，VREFIN = VDD。除非另有说明，所有规格均相对于TMIN至TMAX而言。
表3.
参数1, 2
输出电压建立时间
压摆率
数模转换毛刺脉冲
数字馈通
数字串扰
模拟串扰
DAC间串扰
乘法带宽
总谐波失真
输出噪声频谱密度
输出噪声
1
2
3
最小值 典型值 最大值 单位
2.5
7
µs
1.2
V/µs
4
nV-s
19
nV-s
0.1
nV-s
0.2
nV-s
0.4
nV-s
0.8
nV-s
320
kHz
−80
dB
120
nV/√Hz
100
nV/√Hz
12
-p
条件/注释3
¼到¾量程建立到±2 LSB(16位分辨率)
主进位改变1 LSB(16位分辨率)(参见图42)
从编码0xEA00到编码0xE9FF(16位分辨率)
VREF = 2 V ± 0.2 V p-p
VREF = 2 V ± 0.1 V p-p，频率 = 10 kHz
DAC编码 = 0x8400(16位分辨率)，1 kHz
DAC编码 = 0x8400(16位分辨率)，10 kHz
0.1 Hz至10 Hz，DAC编码 = 0x0000
通过设计和特性保证，但未经生产测试。
参见术语部分。
温度范围：−40°C至+105°C，典型值在25°C。
Rev. G | Page 6 of 32
AD5628/AD5648/AD5668
时序特性
所有输入信号均指定tR = tF = 1 ns/V(10%至90%的VDD)并从(VIL + VIH)/2电平开始计时。见图2。VDD = 2.7 V至5.5 V。
所有规格均为TMIN至TMAX，除非另有说明。
表4.
在TMIN、TMAX的限值
VDD = 2.7 V至5.5 V
参数
t1 1
t2
t3
t4
t5
t6
t7
t8
t9
t10
t11
t12
t13
t14
t15
条件/注释
SCLK周期时间
SCLK高电平时间
SCLK低电平时间
SYNC 到SCLK下降沿建立时间
数据建立时间
数据保持时间
SCLK下降沿到SYNC上升沿
最小SYNC高电平时间
SYNC 上升沿到SCLK下降沿忽略
SCLK下降沿到SYNC下降沿忽略
LDAC 低电平脉冲宽度
SCLK下降沿到LDAC上升沿
CLR 低电平脉冲宽度
SCLK下降沿到LDAC下降沿
CLR 脉冲启动时间
VDD = 2.7 V至5.5 V时，最大SCLK频率为50 MHz。通过设计和特性保证，未经生产测试。
t10
t1
t9
SCLK
t8
t3
t4
t2
t7
SYNC
t5
DIN
t6
DB31
DB0
t14
t11
LDAC1
t12
LDAC2
CLR
VOUT
t13
t15
05302-002
1
单位
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(最小值)
ns(典型值)
20
8
8
13
4
4
0
15
13
0
10
15
5
0
300
1ASYNCHRONOUS LDAC UPDATE MODE.
2SYNCHRONOUS LDAC UPDATE MODE.
图2. 串行写入操作
Rev. G | Page 7 of 32
AD5628/AD5648/AD5668
绝对最大额定值
除非另有说明，TA = 25°C。
表5.
参数
VDD至GND
数字输入电压至GND
VOUT至GND
VREFIN/VREFOUT至GND
工作温度范围
工业
存储温度范围
结温(TJ MAX)
TSSOP封装
功耗
θJA热阻
回流焊峰值温度
无铅
额定值
−0.3 V至+7 V
−0.3 V至VDD + 0.3 V
−0.3 V至VDD + 0.3 V
−0.3 V至VDD + 0.3 V
注意，超出上述绝对最大额定值可能会导致器件永久性
损坏。这只是额定最值，并不能以这些条件或者在任何其
它超出本技术规范操作章节中所示规格的条件下，推断器
件能否正常工作。长期在绝对最大额定值条件下工作会影
响器件的可靠性。
ESD警告
ESD(静电放电)敏感器件。
−40°C至+105°C
−65°C至+150°C
150°C
带电器件和电路板可能会在没有察觉的情况下放电。
尽管本产品具有专利或专有保护电路，但在遇到高
能量ESD时，器件可能会损坏。因此，应当采取适当
的ESD防范措施，以避免器件性能下降或功能丧失。
(T J MAX− T A)/θ JA
150.4°C/W
260°C
Rev. G | Page 8 of 32
AD5628/AD5648/AD5668
引脚配置和功能描述
13 DIN
14 SCLK
16 SYNC
15 LDAC
AD5628/AD5668
VDD 1
VOUTA
3
VOUTC
4
VOUTE
5
VOUTG
6
VREFIN/VREFOUT
7
TOP VIEW
(Not to Scale)
DIN
VOUTE 4
14
GND
VDD
3
AD5628/
AD5648/
AD5668
12 GND
VOUTA 4
11 VOUTB
VOUTC 5
10 VOUTD
VOUTE 6
11
VOUTF
9
VOUTF
VOUTG 7
10
VOUTH
8
VOUTH
8
9
05302-003
AD5628/
AD5648/
15
VREFIN/VREFOUT
TOP VIEW
(Not to Scale)
13
VOUTB
12
VOUTD
CLR
图4. 16引脚TSSOP(RU-16)
图3. 14引脚TSSOP(RU-14)
10 VOUTD
9
VOUTF
NOTES
1. EXPOSED PAD MUST BE TIED TO GND.
05302-005
13 DIN
SYNC 2
TOP VIEW
(Not to Scale)
CLR 7
2
VOUTC 3
11 VOUTB
VOUTH 8
VDD
SCLK
VOUTG 5
14 SCLK
16
12 GND
VREFIN/VREFOUT 6
1
LDAC 1
05302-004
SYNC
VOUTA 2
图5. 16引脚LFCSP(CP-16-17)
表6. 引脚功能描述
引脚编号
14引脚
TSSOP
N/A
16引脚
TSSOP
1
16引脚
LFCSP
15
名称
LDAC
1
2
16
SYNC
2
3
1
VDD
3
11
4
10
7
4
13
5
12
8
2
11
3
10
6
VOUTA
VOUTB
VOUTC
VOUTD
VREFIN/
VREFOUT
N/A
9
7
CLR
5
9
6
8
12
13
6
11
7
10
14
15
4
9
5
8
12
13
VOUTE
VOUTF
VOUTG
VOUTH
GND
DIN
14
16
14
SCLK
EPAD
EPAD
描述
发送脉冲使该引脚变为低电平后，当输入寄存器有新数据时，可以更新任意或全部
DAC寄存器。因此，所有DAC输出可以同时更新。也可以将该引脚永久接为低电平。
低电平有效控制输入。这是输入数据的帧同步信号。当SYNC变为低电平时，SCLK
和DIN缓冲器上电，输入移位寄存器使能。数据在后续32个时钟的下降沿读入。如
果SYNC在第32个下降沿之前变为高电平，SYNC的上升沿将用作中断，器件将忽略
写入序列。
电源输入引脚。这些器件可以采用2.7 V至5.5 V电源供电，电源应通过并联的10 μF
电容和0.1 μF电容去耦至GND。
DAC A的模拟输出电压。输出放大器能以轨到轨方式工作。
DAC B的模拟输出电压。输出放大器能以轨到轨方式工作。
DAC C的模拟输出电压。输出放大器能以轨到轨方式工作。
DAC D的模拟输出电压。输出放大器能以轨到轨方式工作。
AD5628/AD5648/AD5668有一个用于基准输入和输出的公用引脚。使用内部基准电
压源时，此引脚为基准输出。使用外部基准电压源时，此引脚为基准输入。此引脚
默认用作基准输入。
异步清零输入。CLR输入对下降沿敏感。当CLR为低电平时，所有LDAC脉冲都被忽
略。当CLR有效时，输入寄存器和DAC寄存器更新为CLR编码寄存器内的数据：零电
平、中间电平或满量程。默认设置是输出清零至0 V。
DAC E的模拟输出电压。输出放大器能以轨到轨方式工作。
DAC F的模拟输出电压。输出放大器能以轨到轨方式工作。
DAC G的模拟输出电压。输出放大器能以轨到轨方式工作。
DAC H的模拟输出电压。输出放大器能以轨到轨方式工作。
器件上所有电路的接地基准点。
串行数据输入。该器件有一个32位移位寄存器。数据在串行时钟输入的下降沿读入
寄存器。
串行时钟输入。数据在串行时钟输入的下降沿读入移位寄存器。数据能够以最
高50 MHz的速率传输。
建议将裸露焊盘焊接到接地层。
Rev. G | Page 9 of 32
AD5628/AD5648/AD5668
BALL A1
INDICATOR
2
1
GND
SCL
3
4
DIN
SYNC
A
VOUTB LDAC
VDD VOUTA
B
VOUTF VOUTD VOUTE VOUTC
VOUTH CLR
VREF VOUTG
D
05302-006
C
TOP VIEW
(BALL SIDE DOWN)
Not to Scale
图6. 16引脚WLCSP
表7. 16引脚WLCSP引脚功能描述
引脚编号 名称
B2
LDAC
A4
SYNC
B3
VDD
B4
B1
C4
C2
D3
VOUTA
VOUTB
VOUTC
VOUTD
VREFIN/VREFOUT
D2
CLR
C3
C1
D4
D1
A1
A3
A4
VOUTE
VOUTF
VOUTG
VOUTH
GND
DIN
SCLK
描述
发送脉冲使该引脚变为低电平后，当输入寄存器有新数据时，可以更新任意或全部DAC寄存器。因此，
所有DAC输出可以同时更新。也可以将该引脚永久接为低电平。
低电平有效控制输入。这是输入数据的帧同步信号。当SYNC变为低电平时，SCLK和DIN缓冲器上电，输
入移位寄存器使能。数据在后续32个时钟的下降沿读入。如果SYNC在第32个下降沿之前变为高电平，
SYNC的上升沿将用作中断，器件将忽略写入序列。
电源输入引脚。这些器件可以采用2.7 V至5.5 V电源供电，电源应通过并联的10 μF电容和0.1 μF电容去耦
至GND。
DAC A的模拟输出电压。输出放大器能以轨到轨方式工作。
DAC B的模拟输出电压。输出放大器能以轨到轨方式工作。
DAC C的模拟输出电压。输出放大器能以轨到轨方式工作。
DAC D的模拟输出电压。输出放大器能以轨到轨方式工作。
AD5628/AD5648/AD5668有一个用于基准输入和输出的公用引脚。使用内部基准电压源时，此引脚为基
准输出。使用外部基准电压源时，此引脚为基准输入。此引脚默认用作基准输入。
异步清零输入。CLR输入对下降沿敏感。当CLR为低电平时，所有LDAC脉冲都被忽略。当CLR有效时，输
入寄存器和DAC寄存器更新为CLR编码寄存器内的数据：零电平、中间电平或满量程。默认设置是输出
清零至0 V。
DAC E的模拟输出电压。输出放大器能以轨到轨方式工作。
DAC F的模拟输出电压。输出放大器能以轨到轨方式工作。
DAC G的模拟输出电压。输出放大器能以轨到轨方式工作。
DAC H的模拟输出电压。输出放大器能以轨到轨方式工作。
器件上所有电路的接地基准点。
串行数据输入。该器件有一个32位移位寄存器。数据在串行时钟输入的下降沿读入寄存器。
串行时钟输入。数据在串行时钟输入的下降沿读入移位寄存器。数据能够以最高50 MHz的速率传输。
Rev. G | Page 10 of 32
AD5628/AD5648/AD5668
典型性能参数
8
0.6
4
0.4
2
0.2
DNL (LSB)
6
0
–2
0
–0.2
–4
–0.4
–6
–0.6
–8
–0.8
–10
0
10k
20k
30k
40k
50k
60k 65535
CODES
VDD = 5V
EXT REF = 5V
TA = 25°C
0.8
–1.0
05302-106
INL (LSB)
1.0
VDD = 5V
EXT REF = 5V
TA = 25°C
0
10k
40k
50k
60k 65535
图10. DNL AD5668—外部基准电压源
0.5
VDD = 5V
EXT REF = 5V
TA = 25°C
3
30k
CODES
图7. INL AD5668—外部基准电压源
4
20k
05302-109
10
VDD = 5V
0.4 EXT REF = 5V
TA = 25°C
0.3
2
0.2
INL (LSB)
INL (LSB)
1
0
–1
0.1
0
–0.1
–0.2
–2
–0.3
–3
0
5k
10k
15k 16384
CODES
–0.5
0
5k
15k 16384
0.20
VDD = 5V
EXT REF = 5V
TA = 25°C
0.8
10k
图11. DNL AD5648—外部基准电压源
图8. INL AD5648—外部基准电压源
1.0
CODES
05302-110
–0.4
05302-107
–4
VDD = 5V
EXT REF = 5V
0.15 TA = 25°C
0.6
0.10
DNL (LSB)
0.2
0
–0.2
0.05
0
–0.05
–0.4
–0.10
–0.6
–1.0
0
500
1000
1500
2000
2500
3000
3500
CODES
4095
图9. INL AD5628—外部基准电压源
–0.20
0
500
1000
1500
2000
2500
3000
3500
CODES
图12. DNL AD5628—外部基准电压源
Rev. G | Page 11 of 32
4095
05302-111
–0.15
–0.8
05302-108
INL (LSB)
0.4
AD5628/AD5648/AD5668
10
1.0
VDD = 5V
INT REF = 2.5V
TA = 25°C
0.5
DNL (LSB)
0
–5
–0.5
0
10k
20k
30k
40k
50k
60k 65535
CODES
–1.0
05302-112
–10
0
0
10k
30k
40k
50k
60k 65535
CODES
图13. INL AD5668-2/AD5668-3
图16. DNL AD5668-2/AD5668-3
0.5
4
VDD = 5V
EXT REF = 5V
3 T = 25°C
A
VDD = 5V
0.4 EXT REF = 2.5V
TA = 25°C
0.3
2
0.2
DNL (LSB)
1
INL (LSB)
20k
05302-115
INL (LSB)
5
VDD = 5V
INT REF = 2.5V
TA = 25°C
0
–1
0.1
0
–0.1
–0.2
–2
–0.3
–3
5k
CODES
10k
15k 16383
–0.5
05302-113
0
0
5k
图14. INL AD5648-2
1.0
10k
15k 16383
图17. DNL AD5648-2
0.20
VDD = 5V
INT REF = 2.5V
0.15 TA = 25°C
VDD = 5V
INT REF = 2.5V
TA = 25°C
0.10
DNL (LSB)
0.5
0
0.05
0
–0.05
–0.10
–0.5
–1.0
0
500
1000
1500
2000
2500
3000
CODES
3500
4095
–0.20
0
500
1000
1500
2000
2500
3000
CODES
图18. DNL AD5628-2
图15. INL AD5628-2
Rev. G | Page 12 of 32
3500
4095
05302-117
–0.15
05302-114
INL (LSB)
CODES
05302-116
–0.4
–4
AD5628/AD5648/AD5668
10
1.0
VDD = 3V
INT REF = 1.25V
TA = 25°C
8
VDD = 3V
INT REF = 1.25V
TA = 25°C
6
0.5
2
DNL (LSB)
INL (LSB)
4
0
–2
0
–4
–0.5
–6
0
10k
20k
30k
40k
50k
60k 65535
CODES
–1.0
05302-118
–10
0
10k
20k
30k
40k
50k
60k 65535
CODES
图19. INL AD5668-1
05302-121
–8
图22. DNL AD5668-1
4
0.5
VDD = 3V
EXT REF = 1.25V
3 T = 25°C
A
VDD = 3V
0.4 EXT REF = 1.25V
TA = 25°C
0.3
2
0.2
DNL (LSB)
INL (LSB)
1
0
–1
0.1
0
–0.1
–0.2
–2
–0.3
–3
5k
CODES
10k
15k 16383
–0.5
05302-119
0
0
5k
图20. INL AD5648-1
1.0
10k
15k 16383
图23. DNL AD5648-1
0.20
VDD = 3V
INT REF = 1.25V
TA = 25°C
VDD = 3V
INT REF = 1.25V
TA = 25°C
0.15
0.5
DNL (LSB)
0.10
0
–0.5
0.05
0
–0.05
–0.10
–1.0
0
500
1000
1500
2000
2500
3000
CODES
3500
4095
图21. INL AD5628-1
–0.20
0
500
1000
1500
2000
2500
3000
CODES
图24. DNL AD5628-1
Rev. G | Page 13 of 32
3500
4095
05302-123
–0.15
05302-120
INL (LSB)
CODES
05302-122
–0.4
–4
AD5628/AD5648/AD5668
1.95
VDD = 5V
TA = 25°C
1.90
–0.05
OFFSET ERROR
ERROR (mV)
FULL-SCALE ERROR
–0.15
–0.20
GAIN ERROR
1.80
1.75
1.70
–0.25
–10
5
20
35
50
65
80
95
110
125
TEMPERATURE (°C)
1.55
2.7
05302-124
–25
4.7
5.1
5.5
18
OFFSET ERROR
15
NUMBER OF HITS
4
ERROR (mV)
4.3
21
5
ZERO-SCALE ERROR
3
2
12
9
6
1
3
–10
5
20
35
50
65
80
95
110
125
0
0.85
05302-125
–25
TEMPERATURE (°C)
图26. 零电平误差和失调误差与温度的关系
–0.16
0.90
0.95
1.00
IDD WITH EXTERNAL REFERENCE (mA)
1.05
图29. 采用外部基准电压源时的IDD 直方图
18
TA = 25°C
FULL-SCALE ERROR
–0.17
16
–0.18
14
NUMBER OF HITS
–0.19
–0.20
–0.21
–0.22
–0.23
12
10
8
6
4
–0.24
GAIN ERROR
2
–0.25
3.1
3.5
3.9
4.3
4.7
5.1
VDD (V)
5.5
05302-126
ERROR (% FSR)
3.9
图28. 零电平误差和失调误差与电源电压的关系
VDD = 5V
–0.26
2.7
3.5
VDD (V)
图25. 增益误差和满量程误差与温度的关系
0
–40
3.1
05302-127
1.60
–0.30
–40
6
ZERO-SCALE ERROR
1.65
05302-128
ERROR (% FSR)
1.85
–0.10
0
1.65
1.70
1.75
1.80
1.85
IDD WITH INTERNAL REFERENCE (mA)
图30. 采用内部基准电压源时的IDD 直方图
图27. 增益误差和满量程误差与电源电压的关系
Rev. G | Page 14 of 32
1.190
05302-129
0
AD5628/AD5648/AD5668
1.8
TA = 25°C
1.6
VDD = 5V
1.5
0.1
VDD = 3V, INT REF = 1.25V
IDD (mA)
ERROR VOLTAGE (V)
0.2
0
TA = 25°C
1.7
0.3
–0.1
–0.2
VDD = 3V
1.3
1.2
1.1
–0.3
1.0
VDD = 5V, INT REF = 2.5V
–0.4
0.9
–8
–6
–4
–2
0
2
4
6
8
10
SOURCE/SINK CURRENT (mA)
0.8
05302-130
–0.5
–10
1.4
0
10k
20k
30k
40k
50k
05302-133
0.4
60k
DIGITAL CODES (Decimal)
图34. 电源电流与编码的关系
图31. 供电轨裕量与源电流和吸电流的关系
6
2.0
VDD = 5V
INT REF = 2.5V
T
5
A = 25°C
FULL SCALE
1.9
1.8
3/4 SCALE
3
1.7
IDD (mA)
VOUT (V)
4
MIDSCALE
2
1/4 SCALE
VDD = 5.5V
1.6
1.5
VDD = 3.6V
1.4
1.3
1
1.2
–0.02
–0.01
0
0.01
0.02
0.03
CURRENT (A)
1.0
–40
05302-131
–1
–0.03
1.1
ZERO SCALE
–25
–10
5
20
35
50
65
80
95
110
125
TEMPERATURE (°C)
图32. AD5668-2/AD5668-3的源电流和吸电流能力
05302-134
0
图35. 电源电流与温度的关系
1.48
4.0
VDD = 3V
3.5 INT REF = 1.25V
TA = 25°C
TA = 25°C
1.46
3.0
FULL SCALE
1.44
1.5
IDD (mA)
3/4 SCALE
2.0
MIDSCALE
1.0
1.42
1.40
1/4 SCALE
1.38
0.5
ZERO SCALE
0
1.36
–1.0
–0.03
–0.02
–0.01
0
0.01
0.02
CURRENT (A)
0.03
图33. AD5668-1的源电流和吸电流能力
1.34
2.7
3.1
3.5
3.9
4.3
4.7
VDD (V)
图36. 电源电流与电源电压的关系
Rev. G | Page 15 of 32
5.1
5.5
05302-135
–0.5
05302-132
VOUT (V)
2.5
AD5628/AD5648/AD5668
2.3
5.5
TA = 25°C
2.1
VDD = 5V
5.0 EXT REF = 5V
TA = 25°C
4.5
1.9
4.0
VOLTAGE (V)
IDD (mA)
VDD
3.5
1.7
VDD = 5V
1.5
1.3
3.0
2.5
VOUTA
2.0
1.5
1.1
1.0
VDD = 3V
0.9
0.5
0.5
1.0
1.5
2.0
2.5
3.0
3.5
4.0
4.5
5.0
VLOGIC (V)
05302-136
0
–0.5
–0.0010
–0.0006
5
0.0002
0.0006
0.0010
TIME (s)
图37. 电源电流与逻辑输入电压的关系
6
–0.0002
05302-139
0
0.7
图40. 上电复位至中间电平
5.5
VDD = 5V
EXT REF = 5V
TA = 25°C
5.0
4.5
24TH CLK RISING EDGE
VDD = 5V
EXT REF = 5V
TA = 25°C
4.0
3.5
VOLTAGE (V)
VOUT (V)
4
3
2
3.0
2.5
VOUTA
2.0
1.5
1.0
1
0.5
2
4
6
8
TIME (µs)
–0.5
–10
–5
图38. 满量程建立时间(5 V)
5.5
5.0
4.5
10
T
VDD = 5V
EXT REF = 5V
TA = 25°C
VDD
3.5
3.0
VOUTA
2.5
3
2.0
1.5
1.0
0
–0.5
–0.0010
24TH CLK RISING EDGE
VOUTA
–0.0006
–0.0002
0.0002
TIME (s)
0.0006
0.0010
图39. 上电复位至0 V
4
CH3 10.0mV
B
W
CH4 5.0V
M400ns
T 17.0%
A CH4
图42. 数模转换毛刺脉冲(负)
Rev. G | Page 16 of 32
1.50V
05302-141
0.5
05302-138
VOLTAGE (V)
5
图41. 退出掉电模式进入中间电平
VDD = 5V
EXT REF = 5V
TA = 25°C
4.0
0
TIME (µs)
05302-140
0
05302-137
0
0
–2
AD5628/AD5648/AD5668
VDD = 5V
EXT REF = 5V
TA = 25°C
EXT REF = 2.5V
图43. 模拟串扰
图46. 0.1 Hz至10 Hz输出噪声图，外部基准电压源
图44. DAC间串扰
图47. 0.1 Hz至10 Hz输出噪声图，内部基准电压源
图45. 0.1 Hz至10 Hz输出噪声图，外部基准电压源
图48. 噪声频谱密度，内部基准电压源
EXT REF = 5V
Rev. G | Page 17 of 32
AD5628/AD5648/AD5668
10
0
0
–10
–20
–60
–80
–30
–40
–50
–100
–60
–120
0
2000
4000
6000
8000
10,000
FREQUENCY (Hz)
–80
10
05302-148
–140
–70
CH A
CH B
CH C
CH D
CH E
CH F
CH G
CH H
–3dB
100
VDD = 5.5V
EXT REF = 5V
TA = 25°C
VREF = 2V ± 0.2V p-p
1k
1k0
100k
1M
10M
FREQUENCY (Hz)
图49. 总谐波失真
图52. 乘法带宽
图50. 建立时间与容性负载的关系
图53. 1.25 V基准电压温度系数与温度的关系
100M
05302-151
VOUT (dBm)
THD (dB)
VDD = 5.5V
EXT REF = 5V
–20 TA = 25°C
VREF = 2V ± 0.1V p-p
FREQUENCY = 10kHz
–40
2.503
5.5
EXT REF = 5V
5.0
2.502
4.5
2.501
REFERENCE (ppm/°C)
4.0
3.0
VOUTA
2.5
2.0
1.5
CLR PULSE
1.0
2.500
2.499
2.498
2.497
0.5
2.496
–0.5
–10
–5
0
TIME (µs)
5
10
2.495
105
25
–40
TEMPERATURE (°C)
图54. 2.5 V基准电压温度系数与温度的关系
图51. 硬件CLR
Rev. G | Page 18 of 32
05302-154
0
05302-150
VOLTAGE (V)
3.5
AD5628/AD5648/AD5668
术语
相对精度
对于DAC，相对精度或积分非线性(INL)是指DAC输出与
通过DAC传递函数的两个端点的直线之间的最大偏差，单
位为LSB。图7至图9、图13至图15和图19至图21所示为典
型INL与编码的关系图。
数模转换毛刺脉冲
数模转换毛刺脉冲是DAC寄存器中的编码输入变化时注入
到模拟输出的脉冲。数模转换毛刺脉冲通常规定为毛刺的
面积，用nV-s表示，数字输入编码在主进位跃迁中改变
1 LSB(0x7FFF至0x8000)时进行测量。参见图42。
差分非线性
差分非线性(DNL)是指任意两个相邻码之间所测得变化值
与理想的1 LSB变化值之间的差异。最大±1 LSB的额定差分
非线性可确保单调性。本DAC通过设计保证单调性。图10
至图12、图16至图18和图22至图24所示为典型DNL与编码
的关系图。
直流电源抑制比(PSRR)
PSRR表示电源电压变化对DAC输出的影响大小，是指
DAC满量程输出的条件下VOUT变化量与VDD变化量之比，
单位为dB。VREF保持在2 V，而VDD的变化范围为±10%。
失调误差
失调误差是指传递函数线性区内实际VOUT和理想VOUT之间
的差值，用毫伏(mV)表示。失调误差在AD5668上是通过
将编码512载入DAC寄存器测得的。该值可以为正，也可
为负，用毫伏(mV)表示。
零代码误差
零代码误差衡量将零编码(0x0000)载入DAC寄存器时的输
出误差。理想情况下，输出应为0 V。在AD5628/AD5648/
AD5668中，零代码误差始终为正值，因为在DAC和输出
放大器中的失调误差的共同作用下，DAC输出不能低于0 V。
零代码误差用mV表示。图28所示为典型零代码误差与温
度的关系图。
增益误差
增益误差衡量DAC的量程误差，是指DAC传递特性的斜率
与理想值之间的偏差，用满量程范围的百分比表示。
零编码误差漂移
零代码误差漂移衡量零代码误差随温度的变化，用μV/°C
表示。
增益误差漂移
增益误差漂移衡量增益误差随温度的变化，用(满量程范围
的ppm)/°C表示。
满量程误差
满量程误差衡量将满量程编码(0xFFFF)载入DAC寄存器时
的输出误差。理想情况下，输出应为VDD − 1 LSB。满量程误
差用满量程范围的百分比表示。图25所示为典型满量程误
差与温度的关系图。
直流串扰
直流串扰是一个DAC输出电平因响应另一个DAC输出变化
而发生的直流变化。其测量方法是让一个DAC发生满量程
输出变化(或软件关断并上电)，同时监控另一个保持中间
电平的DAC。单位为μV。
负载电流变化引起的直流串扰用来衡量一个DAC的负载电
流变化对另一个保持中间电平的DAC的影响。以mV/mA
为单位。
基准馈通
基准馈通是指DAC输出未更新(即LDAC为高电平)时的
DAC输出端的信号幅度与基准输入之比，单位为dB。
数字馈通
数字馈通衡量从器件的数字输入引脚注入到DAC模拟输出
的脉冲，但在未写入DAC(SYNC保持高电平)时进行测量。
数字馈通的单位为nV-s，测量数字输入引脚上发生满量程
编码变化时的情况，即全0至全1，或相反。
数字串扰
数字串扰是指一个输出为中间电平的DAC，其输出因响应
另一个DAC的输入寄存器的满量程编码变化(全0至全1或
相反)而引起的毛刺脉冲，该值在独立模式下进行测量，用
nV-s表示。
模拟串扰
模拟串扰是指一个DAC的输出因响应另一个DAC输出的变
化引起毛刺脉冲，其测量方法是向一个DAC的输入寄存器
加载满量程编码变化(全0至全1，或相反)，同时LDAC保持
高电平，然后发送脉冲使LDAC变为低电平，并监控数字
编码未改变的DAC的输出。毛刺面积用nV-s表示。
Rev. G | Page 19 of 32
AD5628/AD5648/AD5668
DAC间串扰
DAC间串扰是指一个DAC的输出因响应另一个DAC的数字
编码变化和后续的模拟输出变化，而引起的毛刺脉冲，包
括数字和模拟串扰。其测量方法是向一个DAC加载满量程
编码变化(全0至全1，或相反)，保持LDAC为低电平，同时
监控另一个DAC的输出。毛刺的能量用nV-s表示。
总谐波失真(THD)
总谐波失真是指理想正弦波与使用DAC时其衰减形式的差
别。正弦波用作DAC的参考，而THD用来衡量DAC输出端
存在的谐波。单位为dB。
乘法带宽
DAC内部的放大器具有有限的带宽，乘法带宽即是衡量该
带宽。参考端的正弦波(DAC加载满量程编码)出现在输出
端。乘法带宽指输出幅度降至输入幅度以下3 dB时的频率。
Rev. G | Page 20 of 32
AD5628/AD5648/AD5668
工作原理
数模转换部分
R
AD5628/AD5648/AD5668 DAC采用CMOS工艺制造，由一
串DAC和一个输出缓冲放大器构成。每个器件均内置一个
1.25 V/2.5 V、5 ppm/°C基准电压源，其内部增益为2。图55
为DAC架构框图。
R
TO OUTPUT
AMPLIFIER
R
VDD
VREFIN
GND
图55. DAC结构
VOUT
R
R
DAC的输入编码为直接二进制，使用外部基准电压源时的
理想输出电压为：
05302-053
RESISTOR
STRING
05302-153
REF
DAC
REGISTER
OUTPUT
AMPLIFIER
(GAIN = ×2)
图56. 电阻串
内部基准电压源
AD5628/AD5648/AD5668内置一个片内基准电压源，内部
增益为2。AD5628/AD5648/AD5668-1内置一个1.25 V、
5 ppm/°C基准电压源，满量程输出可达到2.5 V；AD5628/
AD5648/AD5668-2和AD5668-3内置一个2.5 V、5 ppm/°C基
准电压源，满量程输出可达到5 V。上电时，片内基准电压
源关闭，因而可以使用外部基准电压源。内部基准电压源
通过写入控制寄存器启用(参见表8)。
使用内部基准电压源时的理想输出电压为：
其中：
D是载入DAC寄存器的二进制编码的十进制等效值。
AD5628(12位)：0至4095。
AD5648(14位)：0至16,383。
AD5668(16位)：0至65,535。
N为DAC分辨率。
各器件的内部基准电压通过VREFOUT引脚提供。如果利用基
准电压输出驱动外部负载，则需要使用缓冲器。使用内部
基准电压源时，建议在基准电压输出与GND之间放置一个
100 nF电容，使基准电压保持稳定。
使用内部基准电压源时，不支持各通道独立关断。
电阻串
电阻串部分如图56所示。它只是一串电阻，各电阻的值为
R。载入DAC寄存器的编码决定抽取电阻串上哪一个节点
的电压，以馈入输出放大器。抽取电压的方法是将连接电
阻串与放大器的开关之一闭合。由于它是一串电阻，因此
可以保证单调性。
Rev. G | Page 21 of 32
AD5628/AD5648/AD5668
表8. 命令定义
输出放大器
输出缓冲放大器可以在其输出端产生轨到轨电压，输出范
围为0 V至VDD。它能驱动连接至GND的一个与200 pF电容
并联的2 kΩ负载。从图32和图33可以看出输出放大器的源
电流和吸电流能力。压摆率为1.5 V/μs，¼到¾量程建立时
间为7 μs。
串行接口
AD5628/AD5648/AD5668的3线串行接口(SYNC、SCLK和
DIN)与SPI、QSPI和MICROWIRE接口标准以及大多数DSP
兼容。典型写序列的时序图参见图2。
写序列通过将SYNC线置为低电平来启动。来自DIN线的数
据在SCLK的下降沿进入32位移位寄存器。串行时钟频率最
高可以达到50 MHz，因而AD5628/AD5648/AD5668能与高速
DSP兼容。在第32个时钟下降沿，最后一位数据被读入，
编程功能执行完毕，DAC寄存器内容和/或工作模式会改变。
在这个阶段，SYNC线可以保持在低电平或置为高电平。
在任意一种情况下，必须在下一个写序列之前保持至少15 ns
的高电平，这样才能用SYNC下降沿启动下一个写序列。
SYNC 在写序列之间空闲时应为低电平，以进一步降低器
件功耗。如前所述，在下次写序列前，SYNC必须被置为
高电平。
C3
0
0
0
0
0
0
0
0
1
1
–
1
命令
C2 C1
0
0
0
0
0
1
0
1
1
0
1
0
1
1
1
1
0
0
0
0
–
–
1
1
C0
0
1
0
1
0
1
0
1
0
1
–
1
描述
写入输入寄存器n
更新DAC寄存器n
写入输入寄存器n，更新全部(软件LDAC)
写入并更新DAC通道n
DAC掉电/上电
加载清零编码寄存器
加载LDAC寄存器
复位(上电复位)
设置内部REF寄存器
保留
保留
保留
表9. 地址命令
A3
0
0
0
0
0
0
0
0
1
Rev. G | Page 22 of 32
地址(n)
A2
A1
0
0
0
0
0
1
0
1
1
0
1
0
1
1
1
1
1
1
A0
0
1
0
1
0
1
0
1
1
选定的DAC通道
DAC A
DAC B
DAC C
DAC D
DAC E
DAC F
DAC G
DAC H
所有DAC
AD5628/AD5648/AD5668
输入移位寄存器
SYNC 中断
输入移位寄存器为32位宽。前4位是无关位，后续4位是命
令位C3至C0(参见表8)，然后是4位DAC地址A3至A0(参见
表9)，最后是16、14、12位数据字。AD5668、AD5648和
AD5628的数据字分别包括16、14、12位输入编码和4、6、
8个无关位(参见图57至图59)。这些数据位在SCLK的第32
个下降沿被送入DAC寄存器。
在正常写序列中，SYNC线在32个SCLK的下降沿保持为低
电平，DAC会在SCLK的第32个下降沿和SYNC的上升沿更
新。如果在第32个下降沿之前SYNC被拉高，写序列就会
被中断。移位寄存器会复位，写序列被认为是无效的。不
会造成DAC寄存器内容的更新和工作模式的改变(参见
图60)。
DB31 (MSB)
X
X
DB0 (LSB)
X
X
C3
C2
C1
C0
A3
A2
A1
A0
D15 D14 D13 D12 D11 D10
D9
D8
D7
D6
D5
D4
D3
D2
D1
D0
X
X
X
X
COMMAND BITS
05302-054
DATA BITS
ADDRESS BITS
图57. AD5668输入寄存器内容
DB31 (MSB)
X
X
DB0 (LSB)
X
X
C3
C2
C1
C0
A3
A2
A1
A0
D13 D12 D11 D10
D9
D8
D7
D6
D5
D4
D3
D2
D1
D0
X
X
X
X
X
X
COMMAND BITS
05302-055
DATA BITS
ADDRESS BITS
图58. AD5648输入寄存器内容
DB31 (MSB)
X
X
X
C3
C2
C1
C0
A3
A2
A1
A0
D11 D10
D9
D8
D7
D6
D5
D4
D3
D2
D1
D0
X
X
X
X
X
X
X
X
COMMAND BITS
05302-056
DATA BITS
ADDRESS BITS
图59. AD5628输入寄存器内容
SCLK
SYNC
DIN
DB31
DB0
INVALID WRITE SEQUENCE:
SYNC HIGH BEFORE 32ND FALLING EDGE
DB31
DB0
VALID WRITE SEQUENCE, OUTPUT UPDATES
ON THE 32ND FALLING EDGE
图60. SYNC中断设置
Rev. G | Page 23 of 32
05302-057
X
DB0 (LSB)
AD5628/AD5648/AD5668
内部基准电压源寄存器
片内基准电压源在上电时默认关闭。如果应用要求，可以
使用外部基准电压源。将用户可编程的内部REF寄存器的
位DB0设为高电平或低电平，可以开启或关闭片内基准电
压源(参见表10)。命令1000用于内部REF寄存器的设置(参
见表8)。表12列出了输入移位寄存器中各位的状态与器件
工作模式的对应关系。
上电复位
AD5628/AD5648/AD5668系列具有上电复位电路可以在上
电时控制输出电压。AD5628/AD5648/AD5668-1、-2 DAC
在上电后输出0 V，AD5668-3 DAC在上电后输出中间电平。
输出一直保持该电平，直到对DAC执行有效的写序列。这
对于在上电过程中需要了解DAC输出状态的应用来说很重
要。还有一个软件可执行的复位功能，它可将DAC复位至
上电复位代码。命令0111保留用于该复位功能(参见表8)。
上电复位期间，LDAC或CLR上的所有事件都会被忽略。
掉电模式
AD5628/AD5648/AD5668具有四种独立的工作模式。命令
0100用于关断功能(参见表8)。这些模式可通过软件编程，
设置控制寄存器中的两位(DB9和DB8)进行选择。
表12列出了这些位的状态与器件工作模式的对应关系。将
相应的8位(DB7至DB0)设为1，任意或所有DAC(DAC H至
DAC A)都可以关断到选定的模式。表13列出了关断/上电
期间输入移位寄存器的内容。使用内部基准电压源时，仅
支持所有通道关断到选定的模式。
当两位均设为0时，器件正常工作，5 V时正常模式功耗为
1.3 mA。在三种关断模式下，5 V时电源电流降至0.4 μA(3V
时为0.2 μA)。不仅是供电电流下降，输出级也从放大器输
出切换为已知值的电阻网络，这是有好处的，因为在掉电
模式下器件的输出阻抗是已知的。有三种不同的选项：输
出通过1 kΩ电阻或100 kΩ电阻内部连接到GND，或者保持
开路状态(三态)。图61显示了此输出级。
在关断模式有效时，选定DAC的偏置发生器、输出放大
器、电阻串以及其它相关线性电路全部关闭。内部基准电
压源仅在所有通道均关断时才关断。然而，掉电期间DAC
寄存器的内容不受影响。对于VDD = 5 V和VDD = 3 V，退出
关断模式所需时间通常为4 μs。请参见图41。
将PD1和PD0设为0(正常工作)，可以使任意DAC组合上
电。上电后，输出为输入寄存器中的值(LDAC为低电平)，
或者输出为关断前DAC寄存器中的值(LDAC为高电平)。
清零编码寄存器
AD5628/AD5648/AD5668具有一个硬件异步清零输入引脚
CLR。CLR输入对下降沿敏感。通过将CLR线置为低电
平，可以将输入寄存器和DAC寄存器的内容清零至用户可
配置CLR寄存器中的数据，并相应地设置模拟输出。此功
能在系统校准中可用于将零电平、中间电平或满量程同时
载入所有通道。通过设置CLR控制寄存器中的两位DB1和
DB0，用户可以对这些清零编码值进行编程(参见表14)。
默认设置是输出清零至0 V。命令0101用于加载清零编码寄
存器(参见表8)。
器件在下一次写操作的第32个下降沿退出清零编码模式。
如果CLR在写序列期间有效，写操作将被中止。
CLR脉冲有效时间(CLR的下降沿到输出开始改变时)通常为
280 ns。然而，如果在DAC的线性区域以外，则执行CLR后
通常需要520 ns输出才开始改变(参见图51)。
表15列出了加载清零编码寄存器操作期间输入移位寄存器
的内容。
Rev. G | Page 24 of 32
AD5628/AD5648/AD5668
表10. 内部基准电压寄存器
内部REF寄存器(DB0)
0
1
操作
基准电压源关闭(默认)
基准电压源开启
表11. 基准电压源设置命令的32位输入移位寄存器内容
MSB
DB31至DB28
X
无关位
DB27
DB26
DB25
1
0
0
命令位(C3至C0)
DB24
0
DB23
DB22
DB21
X
X
X
地址位(A3至A0)—无关位
DB20
X
DB19至DB1
9
X
无关位
LSB
DB0
1/0
内部REF寄存器
表12. 关断工作模式
DB9
0
DB8
0
0
1
1
1
0
1
工作模式
正常工作
掉电模式
1 kΩ接GND
100 kΩ接GND
三态
表13. 关断/上电功能的32位输入移位寄存器内容
无关位
LSB
DB27
DB26
DB25
DB24
DB23
DB22
DB21
DB20
0
1
0
0
X
X
X
X
命令位(C3至C0)
地址位(A3至A0)—无关位
RESISTOR
STRING DAC
DB19
至
DB10
X
无关位
DB9
DB8
DB7
PD1
PD0
DAC
DAC
DAC
DAC
DAC
DAC
H
G
F
E
D
C
关断/上电通道选择，相应的位设为1可选择通道
掉电模式
AMPLIFIER
POWER-DOWN
CIRCUITRY
DB6
DB5
DB4
DB3
DB2
DB1
DB0
DAC
B
DAC
A
VOUT
RESISTOR
NETWORK
05302-058
MSB
DB31
至
DB28
X
图61. 掉电模式下的输出级
表14. 清零编码寄存器
DB1
CR1
0
0
1
1
清零编码寄存器
DB0
CR0
0
1
0
1
清零编码
0x0000
0x8000
0xFFFF
无操作
表15. 清零编码功能的32位输入移位寄存器内容
MSB
DB31至DB28
X
无关位
DB27
DB26
DB25
0
1
0
命令位(C3至C0)
DB24
1
DB23
DB22
DB21
X
X
X
地址位(A3至A0)—无关位
Rev. G | Page 25 of 32
DB20
X
DB19至DB2
X
无关位
LSB
DB1
DB0
CR1
CR0
清零编码寄存器
AD5628/AD5648/AD5668
LDAC 功能
电源旁路和接地
利用硬件LDAC引脚可以同时更新所有DAC的输出。
在注重精度的电路中，精心考虑电路板上的电源和接地回
路布局很有用。AD5628/AD5648/AD5668所在的印刷电路
板应将模拟部分与数字部分分离。如果AD5628/AD5648/
AD5668所在系统中有其它器件要求AGND至DGND连接，
则只能在一个点上进行连接。该接地点应尽可能靠近
AD5628/AD5648/AD5668。
同步LDAC：读入新数据后，DAC寄存器在第32个SCLK脉
冲的下降沿更新。LDAC可以永久接为低电平，或者为脉
冲形式，如图2所示。
异步LDAC：输出不在写入输入寄存器的同时更新。当
LDAC变为低电平时，DAC寄存器更新为输入寄存器的
内容。
AD5628/AD5648/AD5668的电源应使用10 μF和0.1 μF电容进
行旁路。这些电容应尽可能靠近该器件，0.1 μF电容最好正
对着该器件。10 μF电容应为钽珠型电容。0.1 μF电容必须
具有低有效串联电阻(ESR)和低有效串联电感(ESI)，普通
陶瓷型电容通常具有这些特性。针对内部逻辑开关引起的
瞬态电流所导致的高频干扰，该0.1 μF电容可提供低阻抗接
地路径。
或者，利用软件LDAC功能，写入输入寄存器n并更新所有
DAC寄存器，也可以同时更新所有DAC的输出。命令0011
用于该软件LDAC功能。
利用LDAC寄存器，用户可以更加灵活地控制硬件LDAC引
脚。该寄存器允许用户选择在执行硬件LDAC引脚时同时
更新哪些通道。如果将LDAC位寄存器的某一DAC通道设
为0，则意味着该通道的更新受LDAC引脚的控制。如果该
位设为1，则该通道同步更新，即DAC寄存器在读入新数
据后更新，与LDAC引脚的状态无关，此时LDAC引脚被视
为接低电平。(有关LDAC寄存器的工作模式，请参见表16。)
在用户希望同时更新选定的通道，而其余通道同步更新的
应用中，这种灵活性十分有用。
电源走线应尽可能宽，以提供低阻抗路径，并减小电源线
路上的毛刺效应。时钟和其它快速开关的数字信号应通过
数字地将其与电路板上的其它器件屏蔽开。尽可能避免数
字信号与模拟信号交叠。当电路板相反两侧的走线相交
时，应确保这些走线彼此垂直，以减小电路板的馈通效
应。最佳电路板布局技术是微带线技术，其中电路板的元
件侧专用于接地层，信号走线则布设在焊接侧。但是，这
种技术对于双层电路板未必可行。
使 用 命 令 0110写 入 DAC将 加 载 8位 LDAC寄 存 器 (DB7至
DB0)。各通道的默认值为0，即LDAC引脚正常工作。如果
将某一位设为1，则意味着无论LDAC引脚的状态如何，对
应的DAC通道都会更新。表17列出了加载LDAC寄存器工
作模式期间输入移位寄存器的内容。
表16. LDAC寄存器
加载DAC寄存器
LDAC 位(DB7至DB0)
LDAC 引脚
LDAC 操作
0
1
由LDAC引脚决定。
DAC通道更新，覆盖LDAC引脚。DAC通道视LDAC为0。
1/0
X—无关位
表17. LDAC寄存器功能的32位输入移位寄存器内容
MSB
DB31
至
DB28
X
无关位
LSB
DB27
0
DB26
1
DB25
1
命令位(C3至C0)
DB24
0
DB23
X
DB22
X
DB21
X
DB20
X
地址位(A3至A0)—无关位
DB19
至
DB8
X
无关位
Rev. G | Page 26 of 32
DB7
DAC
H
DB6
DAC
G
DB5
DB4
DB3
DB2
DAC DAC DAC
DAC
F
E
D
C
LDAC位设为1将覆盖LDAC引脚
DB1
DAC
B
DB0
DAC
A
AD5628/AD5648/AD5668
外形尺寸
5.10
5.00
4.90
14
8
4.50
4.40
4.30
6.40
BSC
1
7
PIN 1
0.65 BSC
1.20
MAX
0.15
0.05
COPLANARITY
0.10
0.20
0.09
SEATING
PLANE
0.30
0.19
8°
0°
0.75
0.60
0.45
061908-A
1.05
1.00
0.80
COMPLIANT TO JEDEC STANDARDS MO-153-AB-1
图62. 14引脚超薄紧缩小型封装[TSSOP]
(RU-14)
尺寸单位：mm
5.10
5.00
4.90
16
9
4.50
4.40
4.30
6.40
BSC
1
8
PIN 1
1.20
MAX
0.15
0.05
0.65
BSC
0.30
0.19
COPLANARITY
0.10
0.20
0.09
SEATING
PLANE
8°
0°
COMPLIANT TO JEDEC STANDARDS MO-153-AB
图63. 16引脚超薄紧缩小型封装[TSSOP]
(RU-16)
尺寸单位：mm
Rev. G | Page 27 of 32
0.75
0.60
0.45
AD5628/AD5648/AD5668
PIN 1
INDICATOR
4.10
4.00 SQ
3.90
0.35
0.30
0.25
0.65
BSC
PIN 1
INDICATOR
16
13
12
1
EXPOSED
PAD
2.70
2.60 SQ
2.50
4
9
0.80
0.75
0.70
0.45
0.40
0.35
0.05 MAX
0.02 NOM
COPLANARITY
0.08
0.20 REF
SEATING
PLANE
0.20 MIN
BOTTOM VIEW
FOR PROPER CONNECTION OF
THE EXPOSED PAD, REFER TO
THE PIN CONFIGURATION AND
FUNCTION DESCRIPTIONS
SECTION OF THIS DATA SHEET.
08-16-2010-C
TOP VIEW
5
8
COMPLIANT TO JEDEC STANDARDS MO-220-WGGC.
图64. 16引脚引脚架构芯片级封装[LFCSP_WQ]
4 mm x 4 mm，超薄体
(CP-16-17)
尺寸单位：mm
2.645
2.605 SQ
2.565
3
4
1
2
A
BALL A1
IDENTIFIER
B
1.50
REF
C
TOP VIEW
0.50
REF
(BALL SIDE DOWN)
SEATING
PLANE
BOTTOM VIEW
(BALL SIDE UP)
SIDE VIEW
COPLANARITY
0.05
0.340
0.320
0.300
0.270
0.240
0.210
图65. 16引脚晶圆级芯片规模封装[WLCSP]
(CB-16-16)
图示尺寸单位：mm
Rev. G | Page 28 of 32
10-23-2012-A
0.650
0.595
0.540
D
AD5628/AD5648/AD5668
订购指南
型号1
AD5628BRUZ-1
AD5628BRUZ-1REEL7
AD5628BRUZ-2
AD5628BRUZ-2REEL7
AD5628ARUZ-2
AD5628ARUZ-2REEL7
AD5628ACPZ-1-RL7
AD5628ACPZ-2-RL7
AD5628BCPZ-2-RL7
AD5628BCBZ-1-RL7
AD5648BRUZ-1
AD5648BRUZ-1REEL7
AD5648BRUZ-2
AD5648BRUZ-2REEL7
AD5648ARUZ-2
AD5648ARUZ-2REEL7
AD5668BRUZ-1
AD5668BRUZ-1REEL7
AD5668BRUZ-2
AD5668BRUZ-2REEL7
AD5668BRUZ-3
AD5668BRUZ-3REEL7
AD5668ARUZ-2
AD5668ARUZ-2REEL7
AD5668ARUZ-3
AD5668ARUZ-3REEL7
AD5668BCPZ-1-RL7
AD5668BCPZ-1500RL7
AD5668BCPZ-2-RL7
AD5668BCPZ-2500RL7
AD5668ACPZ-2-RL7
AD5668ACPZ-3-RL7
AD5668BCBZ-1-RL7
EVAL-AD5668SDCZ
EVAL-AD5668SDRZ
1
温度范围
−40°C至+105°C
−40°C至+105°C
−40°C至+105°C
−40°C至+105°C
−40°C至+105°C
−40°C至+105°C
−40°C至+105°C
−40°C至+105°C
−40°C至+105°C
−40°C至+105°C
−40°C至+105°C
−40°C至+105°C
−40°C至+105°C
−40°C至+105°C
−40°C至+105°C
−40°C至+105°C
−40°C至+105°C
−40°C至+105°C
−40°C至+105°C
−40°C至+105°C
−40°C至+105°C
−40°C至+105°C
−40°C至+105°C
−40°C至+105°C
−40°C至+105°C
−40°C至+105°C
−40°C至+105°C
−40°C至+105°C
−40°C至+105°C
−40°C至+105°C
−40°C至+105°C
−40°C至+105°C
−40°C至+105°C
封装描述
14引脚 TSSOP
14引脚 TSSOP
16引脚 TSSOP
16引脚 TSSOP
16引脚 TSSOP
16引脚 TSSOP
16引脚 LFCSP_WQ
16引脚 LFCSP_WQ
16引脚 LFCSP_WQ
16引脚 WLCSP
14引脚 TSSOP
14引脚 TSSOP
16引脚 TSSOP
16引脚 TSSOP
16引脚 TSSOP
16引脚 TSSOP
16引脚 TSSOP
16引脚 TSSOP
16引脚 TSSOP
16引脚 TSSOP
16引脚 TSSOP
16引脚 TSSOP
16引脚 TSSOP
16引脚 TSSOP
16引脚 TSSOP
16引脚 TSSOP
16引脚 LFCSP_WQ
16引脚 LFCSP_WQ
16引脚 LFCSP_WQ
16引脚 LFCSP_WQ
16引脚 LFCSP_WQ
16引脚 LFCSP_WQ
16引脚 WLCSP
LFCSP评估板
TSSOP评估板
Z = 符合RoHS标准的器件。
Rev. G | Page 29 of 32
封装选项
RU-14
RU-14
RU-16
RU-16
RU-16
RU-16
CP-16-17
CP-16-17
CP-16-17
CB-16-16
RU-14
RU-14
RU-16
RU-16
RU-16
RU-16
RU-16
RU-16
RU-16
RU-16
RU-16
RU-16
RU-16
RU-16
RU-16
RU-16
CP-16-17
CP-16-17
CP-16-17
CP-16-17
CP-16-17
CP-16-17
CB-16-16
上电复位至编码
零电平
零电平
零电平
零电平
零电平
零电平
零电平
零电平
零电平
零电平
零电平
零电平
零电平
零电平
零电平
零电平
零电平
零电平
零电平
零电平
中间电平
中间电平
零电平
零电平
中间电平
中间电平
零电平
零电平
零电平
零电平
零电平
中间电平
零电平
精度
±1 LSB INL
±1 LSB INL
±1 LSB INL
±1 LSB INL
±2 LSB INL
±2 LSB INL
±2 LSB INL
±2 LSB INL
±1 LSB INL
±1 LSB INL
±4 LSB INL
±4 LSB INL
±4 LSB INL
±4 LSB INL
±8 LSB INL
±8 LSB INL
±16 LSB INL
±16 LSB INL
±16 LSB INL
±16 LSB INL
±16 LSB INL
±16 LSB INL
±32 LSB INL
±32 LSB INL
±32 LSB INL
±32 LSB INL
±16 LSB INL
±16 LSB INL
±16 LSB INL
±16 LSB INL
±32 LSB INL
±32 LSB INL
±16 LSB INL
内部基准
电压源
1.25 V
1.25 V
2.5 V
2.5 V
2.5 V
2.5 V
1.25 V
2.5 V
2.5 V
1.25 V
1.25 V
1.25 V
2.5 V
2.5 V
2.5 V
2.5 V
1.25 V
1.25 V
2.5 V
2.5 V
2.5 V
2.5 V
2.5 V
2.5 V
2.5 V
2.5 V
1.25 V
1.25 V
2.5 V
2.5 V
2.5 V
2.5 V
1.25 V
AD5628/AD5648/AD5668
注释
Rev. G | Page 30 of 32
AD5628/AD5648/AD5668
注释
Rev. G | Page 31 of 32
AD5628/AD5648/AD5668
注释
©2005–2013 Analog Devices, Inc. All rights reserved. Trademarks and
registered trademarks are the property of their respective owners.
D05302sc-0-1/13(G)
Rev. G | Page 32 of 32