CY8C29466, CY8C29566, CY8C29666, CY8C29866 PSoC Programmable System-on-Chip Datasheet (Chinese).pdf


CY8C29466/CY8C29566
CY8C29666/CY8C29866
PSoC® Programmable System-on-Chip™
PSoC®Programmable System-on-Chip™
特性
■
强大的 Harvard 架构处理器
M8C 处理器的速度最高可达 24 MHz
❐ 两个 8 × 8 乘法、 32 位累加器
❐ 在高速度的低功耗
❐ 工作电压范围：3.0 V 到 5.25 V
❐ 利用片上开关电压泵 （SMP），工作电压可低至 1.0 V
❐ 工业温度范围：–40 °C 到 +85 °C
■
其它系统资源
2
❐ I C 从 / 主和多主接口的频率可达 400 kHz
❐ 看门狗和睡眠定时器
❐ 用户可配置的低压检测 （LVD）功能
❐ 集成监控电路
❐ 片上高精度参考电压
■
完整的开发工具
❐ 免费的开发软件 （PSoC Designer™）
❐ 功能齐全的在线仿真器 （ICE）和编程器
❐ 全速仿真
❐ 复合断点结构
❐ 128 字节的跟踪存储器
❐ 复杂事件
❐ C 编译器、汇编器、连接器
❐
■
■
■
高级外设 （PSoC® 模块）
❐ 12 个轨至轨模拟 PSoC 模块，能够提供：
• 高达 14 位的模数转换器 （ADC）
• 高达 9 位的数模转换器 （DAC）
• 可编程增益放大器 （PGA）
• 可编程滤波器和比较器
❐ 16 个数字 PSoC 模块，能够提供：
• 8 位到 32 位的定时器和计数器， 8 位和 16 位的脉宽调制
器 （PWM）
• 循环冗余校验 （CRC）和伪随机序列 （PRS）模块
• 最多四个全双工通用异步发射器接收器 （UART）
• 多个串行外设接口 （SPI）主设备或从设备
• 可连接到所有通用 I/O （GPIO）引脚
❐ 通过组合多个模块构建复杂外设
逻辑框图
Port
7
Port
6
Port
5
Port
4
Port
3
Port
2
Port
1
System Bus
Global Digital Interconnect
SRAM
2 KB
高准确度的可编程时钟
[1] 24/48 MHz 主振荡器
❐ 内部 ±5%
❐ 24/48 MHz，带可选 32.768 kHz 晶振
❐ 可选外部振荡器，最高频率可达 24 MHz
❐ 内部振荡器，能够实现看门狗和睡眠功能
Global Analog Interconnect
SROM
Flash 32KB
CPU Core (M8C)
Interrupt
Controller
Sleep and
Watchdog
Multiple Clock Sources
(Includes IMO, ILO, PLL, and ECO)
灵活的片上存储器
32 KB 闪速程序存储器， 50,000 次擦 / 写循环
❐ 2 KB 静态随机存取存储器 （SRAM）用于数据存储
❐ 系统内串行编程 （ISSP）
❐ 局部闪存更新
❐ 灵活的保护模式
❐ 在闪存内模拟电擦除可编程只读存储器 （EEPROM）
DIGITAL SYSTEM
ANALOG SYSTEM
❐
■
Port 0 with
Analog Drivers
PSoC
CORE
Analog
Ref.
Digital
Block
Array
可编程引脚配置
所有 GPIO 均有 25 mA 的灌电流和 10 mA 的拉电流
❐ 所有 GPIO 均可选择上拉、下拉、高阻 、强驱动或开漏驱动
等模式
❐ GPIO 上有 8 个标准模拟输入外加 4 个路由受限的附加模拟
输入
❐ GPIO 上具有 4 个 40 mA 的模拟输出
❐ 所有 GPIO 都能生成可配置中断
❐
Digital
Clocks
Multiply
Accum.
Analog
Block
Array
POR and LVD
Decimator
I2 C
System Resets
Analog
Input
Muxing
Internal
Voltage
Ref.
Switch
Mode
Pump
SYSTEM RESOURCES
勘误表：有关芯片勘误表的信息，请查看第 60 页上的勘误表。具体内容包括触发条件、受影响器件以及推荐的解决方案。
注释：
1. 勘误表：器件在 0 °C 到 70 °C 温度下运行时，频率容差会下降到 ±2.5%，如果在极限温度（0 °C 以下或 70 °C 以上）下运行，频率容差可从 ±2.5% 增加到 ±5%。更多有
关信息，请参见第 60 页上的勘误表。
赛普拉斯半导体公司
文档编号：001-63471 版本 *F
•
198 Champion Court
•
San Jose, CA 95134-1709
•
408-943-2600
修订日期 ：January 4, 2016
CY8C29466/CY8C29566
CY8C29666/CY8C29866
更多有关的信息
注意：欲了解与开发套件相关的 CY8C29X66 器件，请点击此
处。
赛普拉斯的网站 www.cypress.com 上提供了大量数据，有助于
正确选择您设计的 PSoC 器件，并使您能够快速和有效地将器
件集成到设计中。有关使用资源的完整列表，请参考知识库文章
“ 如何使用 PSoC® 1、 PowerPSoC® 和 PLC 进行设计 —
KBA88292”。下面是 PSoC 1 的简要列表：
MiniProg1 和 MiniProg3 器件提供了用于进行闪存编程和调试的
接口。
■
概况：PSoC 产品系列、 PSoC 路线图
■
产品选型：PSoC 1、 PSoC 3、 PSoC 4、 PSoC 5LP
■
此外， PSoC Designer 还包含了一个器件选择工具。
应用笔记 ：赛普拉斯提供了大量 PSoC 应用笔记，包括从基本
到高级的广泛主题。下面列出了 PSoC 1 入门的应用笔记：
®
❐ PSoC 1 入门 — AN75320。
®
❐ PSoC 1 — GPIO 入门 — AN2094。
®
❐ PSoC 1 模拟结构和配置 — AN74170。
®
❐ PSoC 1 开关电容模拟模块 — AN2041。
❐ 选择模拟接地和参考电压 — AN2219。
注意：欲了解与本应用笔记相关的 CY8C29X66 器件，请点击此
处。
■
■
开发套件：
❐ 除了 CY8C25/26xxx 器件外，CY3210-PSoCEval1 支持所有
PSoC 1 混合信号阵列系列（包括汽车级器件）。该套件包括
LCD 模块、电位器、 LED 和实验板空间。
❐ CY3214-PSoCEvalUSB 主要作为 CY8C24x94 PSoC 器件的
开发板使用。开发板的特殊功能包括 USB 和 CapSense 开发
和调试支持。
PSoC Designer
PSoC Designer是免费的基于Windows的集成设计环境（IDE）。
在拖放式设计环境中使用预先设定的模拟和数字外设库来开发您
的应用程序。然后，利用动态生成的 API 代码库来自定义您的设
计。图 1 显示的是 PSoC Designer 窗口。注意：这并不是默认窗
口。
1. Global Resources （全局资源）— 所有器件硬件的设置。
2. Parameters （参数） — 当前选中的用户模块的参数。
3. Pinout （引脚分布） — 器件引脚的相关信息。
4. Chip-Level Editor（芯片级编辑器）— 选中芯片上可用资源
的框图
5. Datasheet（数据手册）— 当前选中的用户模块的数据手册。
6. User Modules（用户模块）— 选中器件的所有可用的用户模
块。
7. Device Resource Meter （器件资源计） — 当前项目配置的
器件资源使用率
8. Workspace （工作区） — 与项目有关的文件树级图。
9. Output （输出） — 从项目构建和调试操作的输出。
注意：欲了解有关 PSoC Designer 的详细信息，请依次选择
PSoC® Designer > Help > Documentation > 
Designer Specific Documents > IDE User Guide。
图 1. PSoC Designer 布局
文档编号：001-63471 版本 *F
页 2/63
CY8C29466/CY8C29566
CY8C29666/CY8C29866
目录
PSoC 功能概述 ................................................................... 4
PSoC 内核 ................................................................... 4
数字系统 ...................................................................... 4
模拟系统 ...................................................................... 5
其它系统资源 ............................................................... 6
PSoC 器件特性 ............................................................ 6
开发工具 ............................................................................. 7
PSoC Designer 软件子系统 ......................................... 7
使用 PSoC Designer 进行设计 .......................................... 8
选择用户模块 ............................................................... 8
配置用户模块 ............................................................... 8
组织和连接 .................................................................. 9
生成、验证和调试 ........................................................ 9
引脚分布 ........................................................................... 10
28 引脚器件的引脚分布 ............................................ 10
44 引脚器件的引脚分布 ............................................. 11
48 引脚器件的引脚分布 ............................................. 12
100 引脚器件的引脚分布 ........................................... 14
100 引脚部件的引脚分布 （片上调试） ..................... 16
寄存器参考 ........................................................................ 18
寄存器规定 ................................................................ 18
寄存器映射表 ............................................................. 18
电气参数 ........................................................................... 21
最大绝对额定值 ......................................................... 21
工作温度 .................................................................... 22
直流电气特性 ............................................................. 22
交流电气特性 ............................................................. 38
封装信息 ........................................................................... 47
封装尺寸 .................................................................... 47
文档编号：001-63471 版本 *F
热阻 ........................................................................... 51
晶振引脚上的电容 ..................................................... 51
回流焊规范 ................................................................ 51
开发工具选择 .................................................................... 52
软件 ........................................................................... 52
开发套件 .................................................................... 52
评估工具 .................................................................... 52
器件编程器 ................................................................ 53
附件 （仿真和编程） ......................................................... 53
订购信息 ........................................................................... 54
订购代码定义 ............................................................. 54
缩略语 ............................................................................... 55
参考文档 ........................................................................... 55
文档参数 .................................................................... 56
测量单位 .................................................................... 56
数字规范 .................................................................... 56
术语表 ............................................................................... 56
勘误表............................................................................... 60
受影响的器件型号 ...................................................... 60
合格状态 .................................................................... 60
勘误表汇总 ................................................................ 60
文档修订记录 .................................................................... 62
销售、解决方案和法律信息 .............................................. 63
全球销售和设计支持 .................................................. 63
产品 ........................................................................... 63
PSoC® 解决方案 ........................................................ 63
赛普拉斯开发者社区 .................................................. 63
技术支持 .................................................................... 63
页 3/63
CY8C29466/CY8C29566
CY8C29666/CY8C29866
PSoC 功能概述
PSoC 系列包含许多可编程片上系统控制器器件。这些器件旨在
使用一个低成本的单芯片可编程器件取代多个基于 MCU 的传统
系统组件。 PSoC 器件包含多个可配置的模拟和数字逻辑模块，
以及可编程互连。这种架构使得您能够根据每个应用的要求，来
创建定制的外设配置。此外，在一系列方便易用的引脚布局和封
装中还包含快速 CPU、闪存程序存储器、 SRAM 数据存储器和
可配置的 I/O。
数字系统
数字系统由 16 个数字 PSoC 模块组成。每个模块都是一个 8 位
资源，既可以单独使用，也可以与其他模块一起组成 8 位、 16
位、 24 位和 32 位外设 （称为用户模块）。
图 2. 数字系统框图
Port7
Port5
Port6
如 第 1 页上的逻辑框图所示， PSoC 架构由以下 4 个主要部分
组成：PSoC 内核、数字系统、模拟系统和系统资源。利用可配
置的全局总线系统，可将所有器件资源整合到一个完全定制的系
统中。 PSoC CY8C29x66 系列具有最多 5 个连接全局数字和模
拟互连的 I/O 端口，能够访问 8 个数字模块和 12 个模拟模块。
Digital PSoC Block Array
Row Input
Configuration
Row0
DBB00
DBB01
DCB02
4
DCB03
4
8
8
DBB10
DBB11
DCB12
4
DCB13
4
Row2
DBB20
DBB21
DCB22
4
DCB23
4
Row3
DBB30
DBB31
DCB32
4
DCB33
4
GIE[7:0]
GIO[7:0]
Global Digital
Interconnect
8
Row Output
Configuration
Row Input
Configuration
Row1
Row Output
Configuration
Row Input
Configuration
Row Input
Configuration
8
Row Output
Configuration
PSoC GPIO 能够提供至器件 CPU、数字资源和模拟资源的连
接。可将每个引脚设置为 8 种驱动模式中的任何一种。这样，
在进行外部连接方面具有极大的灵活性。每个引脚还能够在处于
高电平、低电平以及自上次读取后发生变化时生成系统中断。
To Analog
System
Row Output
Configuration
PSoC 器件采用多个非常灵活的内部时钟发生器，其中包括在有
效工作温度和电压下精度高达 ±5% [2] 的 24 MHz 内部主振荡器
（IMO）。 24 MHz IMO 的频率还可以倍增至 48 MHz，以便供数
字系统使用。 PSoC 器件为睡眠定时器和 WDT 提供了一个低功
耗 32 kHz 内部低速振荡器 （ILO）。如果需要晶振级精度，可
将 32.768 kHz 外部晶体振荡器 （ECO）用作实时时钟
（RTC），并可以使用 PLL 选择性地生成具有晶振级精度的 24
MHz 系统时钟。时钟以及可编程时钟分频器 （一种系统资源）
能够灵活地使 PSoC 器件满足几乎任何时序要求。
Port0
DIGITAL SYSTEM
PSoC 内核是一个支持多种功能的强大引擎。该内核包含了
CPU、存储器、时钟和可配置 GPIO。
存储器包括 32 KB 的闪存 （用于存储程序）和 2 K 字节的
SRAM （用于存储数据），以及高达 2 KB 且使用闪存进行仿真
的 EEPROM。程序闪存在 64 字节的区块上采用四个保护级别，
能够提供定制的软件 IP 保护。
Port1
Port2
To System Bus
Digital Clocks
From Core
PSoC 内核
M8C CPU 内核是一个速度高达 24 MHz 的强大处理器，能够提
供一个 4 MIPS 的 8 位 Harvard 架构微处理器。 CPU 使用具有
17 个矢量的中断控制器，能够简化实时嵌入式事件的编程。程
序执行流程由附带的睡眠定时器和看门狗定时器 （WDT）提供
定时和保护功能。
Port3
Port4
GOE[7:0]
GOO[7:0]
注释：
2. 勘误表 ：器件在 0 °C 到 70 °C 温度下运行时，频率容差会下降到 ±2.5%，如果在极限温度 （0 °C 以下或 70 °C 以上）下运行，频率容差可从 ±2.5% 增加到 ±5%。
更多有关信息，请参见 第 60 页上的勘误表。
文档编号：001-63471 版本 *F
页 4/63
CY8C29466/CY8C29566
CY8C29666/CY8C29866
数字外设配置包括：
■
相关器
■
峰值检测器
可以使用许多其他拓扑
■
PWM （8 位和 16 位）
■
带死区的 PWM （8 位和 16 位）
■
■
计数器 （8 到 32 位）
■
定时器 （8 到 32 位）
如 图 3 所示，模拟模块都采用三个一列的排列方式，其中包括
一个连续时间 （CT）和两个开关电容 （SC）模块。
■
带可选奇偶校验位的 8 位 UART （最多 2 个）
■
SPI 从设备和主设备 （最多 2 个）
■
图 3. 模拟系统框图
P0[6]
I2C 从设备和多主设备 （一个属于系统资源）
P0[5]
P0[4]
■
CRC 发生器 （8 到 32 位）
P0[3]
P0[2]
IrDA （最多 2 个）
P0[1]
P0[0]
■
■
PRS 发生器 （8 到 32 位）
通过一系列能够将任何信号路由至任何引脚的全局总线，数字模
块可以连接到任何 GPIO。此外，通过总线还可以实现信号复用
和执行逻辑运算。由于具有这种可配置性，因此设计不再受固定
外设控制器的限制。
AGNDIn RefIn
P0[7]
P2[3]
P2[1]
P2[6]
P2[4]
P2[2]
P2[0]
数字模块采用了四个一行的排列方式，具体的模块数量因 PSoC
器件系列不同而异。这有助于根据应用选择最佳的系统资源。
有关系列资源，请参见第 6 页上的 PSoC 器件特性。
模拟系统
模拟系统由多达 12 个可配置的模块组成，其中每个模块都包含
一个能够创建复杂模拟信号流的运算放大器电路。模拟外设非常
灵活，并能够根据具体的应用要求进行定制。一些更加常用的
PSoC 模拟功能 （大部分都以用户模块的方式提供）包括：
■
ADC （最多 4 个， 6 到 14 位分辨率；可选择增量、 Delta
Sigma 和 SAR）
■
滤波器 （2 、 4、 6 和 8 极带通、低通和陷波滤波器）
■
放大器 （最多 4 个，可选增益达 48x）
■
仪表放大器 （多达 2 个，可选增益达 93x）
■
电压比较器 （最多 4 个，有 16 个可选阈值）
■
DAC （最多 4 个， 6 到 9 位分辨率）
■
乘法 DAC （最多 4 个， 6 到 9 位分辨率）
■
高电流输出驱动器 （4 个，拉电流为 30 mA，属于内核资源）
■
参考电压为 1.3 V （属于系统资源）
■
DTMF 拨号器
■
调制器
文档编号：001-63471 版本 *F
Array Input Configuration
ACI0[1:0]
ACI1[1:0]
ACI2[1:0]
ACI3[1:0]
Block Array
ACB00
ACB01
ACB02
ACB03
ASC10
ASD11
ASC12
ASD13
ASD20
ASC21
ASD22
ASC23
Analog Reference
Interface to
Digital System
RefHi
RefLo
AGND
Reference
Generators
AGNDIn
RefIn
Bandgap
M8C Interface (Address Bus, Data Bus, Etc.)
页 5/63
CY8C29466/CY8C29566
CY8C29666/CY8C29866
其它系统资源
■
■
抽取滤波器能够针对数字信号处理应用 （包括创建 Delta
Sigma ADC）提供自定义的硬件滤波器。
2
■ 通过两条线路，I C 模块能够提供 100 kHz 和 400 kHz 的通信速
率。支持从设备、主设备和多主设备模式。
■ LVD 中断可以在电压下降时向应用程序发出信号，而高级 POR
电路则消除了对一个额外的系统监控方面的需要。
■ 内部 1.3 V 电压参考为 ADC、DAC 等模拟系统提供了一个绝对
的参考电压。
■ 集成开关电压泵 （SMP）能够利用单个 1.2 V 的电池生成正常
工作电压，从而提供了一个低成本的升压转换器。
■
系统资源能够提供对整个系统非常有用的附加功能。有些系统资
源已在前面章节中列出。除此之外还包括乘法器、抽取滤波器、
开关电压泵、欠压检测和上电复位 （POR）。
数字时钟分频器能够提供三个可定制的时钟频率，以便在应用
中使用。这些时钟既可以路由到数字系统，又可以路由到模拟
系统。通过将数字 PSoC 模块作为时钟分频器使用，可以生成
更多时钟。
乘累加 （MAC）能够提供具有 32 位累加运算能力的 8 位快速
乘法器，以便协助通用数学和数字滤波器。
PSoC 器件特性
数字和模拟系统可以有 16、 8 或 4 个数字模块和 12、 6 或 4 个模拟模块，具体取决于 PSoC 器件的特性。下表列出了特定 PSoC 器
件系列所提供的资源。本数据表中介绍的 PSoC 器件做了突出显示。
表 1. PSoC 器件特性
PSoC 器件型号
CY8C29x66
最多 64 个
数字 I/O
CY8C28xxx
最多 44 个
数字行
4
数字模块 模拟输入 模拟输出
16
4
最多 12 个
最多 3 个 最多 12 个 最多 44 个 最多 4 个
2
8
4
最多 12 个
1
4
2
最多 48 个
CY8C27x43
最多 44 个
CY8C24x94
最多 56 个
CY8C24x23A
最多 24 个
1
4
最多 26 个
1
4
CY8C23x33
CY8C22x45
CY8C21x45
最多 38 个
2
8
最多 24 个
1
4
模拟列
4
模拟模块
12
最多 6 个 最多 12 + 4[3]
4
12
SRAM 大小
2K
闪存大小
32 K
1K
16 K
256
16 K
2
6
1K
16 K
最多 12 个
2
2
6
256
4K
最多 12 个
2
2
4
256
8K
最多 38 个
0
4
6[3]
1K
16 K
最多 24 个
0
4
6[3]
512
8K
CY8C21x34
最多 28 个
1
4
最多 28 个
0
2
4[3]
512
8K
CY8C21x23
最多 16 个
1
4
最多 8 个
0
2
4[3]
256
4K
最多 28 个
0
0
最多 28 个
0
0
3
[3、 4]
512
8K
3
[3、 4]
最高达 2 K
最高达 32 K
CY8C20x34
CY8C20xx6
最多 36 个
0
0
最多 36 个
0
0
注释：
3. 有限的模拟功能。
4. 两个模拟模块和一个 CapSense®。
文档编号：001-63471 版本 *F
页 6/63
CY8C29466/CY8C29566
CY8C29666/CY8C29866
开发工具
PSoC Designer™ 是革新的集成设计环境 （IDE），您可以用来
定制 PSoC 以满足特定的应用需求。PSoC Designer 软件可加快
系统的设计和上市进程。在拖放式设计环境中使用预先设定的模
拟和数字外设库 （也称用户模块）进行开发您的应用。然后，利
用动态生成的应用编程接口 （API）代码库来自定义您的设计。
最后，在集成调试环境中调试并测试您的设计，包括在线仿真和
标准的软件调试功能。 PSoC Designer 包括：
代码生成工具
这些代码生成工具能够在 PSoC Designer 界面内无缝工作，并
采用一整套调试工具进行测试。您可以使用 C 语言、汇编语言或
两者进行开发设计。
汇编器。汇编器可使汇编代码与 C 语言代码无缝合并。链接库会
自动使用绝对寻址，或在相对模式下进行编译，然后与其他软件
模块连接，以实现绝对寻址。
■
应用程序编辑器图形用户界面 （GUI），用于配置和动态重新
配置器件和用户模块
■
内容丰富的用户模块目录
C 语言编译器。C 语言编译器支持 PSoC 系列器件。这些产品可
让您为 PSoC 系列器件创建完整的 C 语言程序。优化的 C 语言
编译器能够提供针对 PSoC 架构定制的所有 C 语言功能。此外，
还随附有嵌入式库。这些库能够提供端口和总线操作、标准键盘
和显示器支持，以及扩展的数学功能。
■
集成的源码编辑器 （C 语言和汇编语言）
调试器
■
免费的 C 语言编译器 （无大小限制或时间限制）
■
内置调试器
■
在线仿真
PSoC Designer 提供的调试环境具有硬件在线仿真功能，不仅可
以提供 PSoC 器件的内部视图，而且可让您在物理系统中测试程
序。借助调试器命令，可对数据存储器进行读 / 编程及读 / 写操
作，对 I/O 寄存器进行读 / 写操作。可对 CPU 寄存器进行读 / 写
操作、设置和清除断点，以及提供程序运行、暂停和步进控制。
调试器还可让你创建相关寄存器和存储器位置的跟踪缓冲区。
通信接口的内置支持：
2
❐ 硬件和软件 I C 从设备和主设备
❐ 全速 USB 2.0
❐ 最多四个全双工通用异步收发器（UART）、SPI 主接口和从
接口及无线
PSoC Designer 支持 PSoC 1 器件的整个库，并可在 Windows
XP、 Windows Vista 和 Windows 7 操作系统上运行。
■
在线帮助系统
在线帮助系统可提供与上下文相关的在线帮助。每个功能子系统
都有上下文关联的帮助，以便提供程式化的快速参考。此外，为
了协助设计人员，该系统还提供了相关的教程和常见问题解答链
接，以及在线支持论坛链接。
PSoC Designer 软件子系统
在线仿真器
设计入口
功能强大的低成本在线仿真器 （ICE）可用于提供开发支持。该
硬件可编程单个器件。
在芯片级视图中，选择需要使用的基本器件。然后选择不同的板
上模拟和数字组件。这些组件采用 PSoC 模块并被称为用户模
块。例 如，用 户 模 块 有 模 数 转 换 器 （ADC） 、数 模 转 换 器
（DAC） 、放大器和滤波器。为所选应用配置用户模块，且将它
们互连并连接至适当的引脚。然后生成项目。这样会在项目中加
入 API 和库，您可以使用它们来对应用进行编程。
仿真器包含一个基本的装置，可通过 USB 端口连接到 PC。这个
基本装置是通用的，它能够与所有的 PSoC 器件一起使用。您可
以单独购买任意器件系列的仿真转接板（Emulation Pod）。仿真
转接板取代了目标电路板中的 PSoC 器件并可执行全速 （24
MHz）操作。
通过此工具，用户还可以轻松开发多个配置和动态重新配置。利
用动态重新配置，可在运行时更改配置。实质上，通过动态重新
配置，您可对某个应用使用超过 100% 的 PSoC 资源。
文档编号：001-63471 版本 *F
页 7/63
CY8C29466/CY8C29566
CY8C29666/CY8C29866
使用 PSoC Designer 进行设计
配置用户模块
PSoC® 器件的开发过程与传统的固定功能微处理器不同。可配置
的模拟和数字硬件模块赋予 PSoC 架构独特的灵活性，有助于在
开发期间管理规范变更，并降低库存成本。这些可配置的资源
（称为 PSoC 模块）能够实现众多可供用户选择的功能。 PSoC
开发过程可概括为以下四个步骤：
所选的每个用户模块都能够建立用于实现所选功能的基本寄存器
设置。此外，它们还提供参数和属性，以便您针对特定应用定制
精确配置。例如，脉冲宽度调制器 （PWM）用户模块需要配置
一个或多个数字 PSoC 模块 （每 8 位分辨率一个模块）。借助用
户模块参数，您可以确定脉冲宽度和占空比。根据所选应用配置
参数和属性。您可以直接输入某个值或从下拉菜单中选择。所有
用户模块都记录在数据手册，可在 PSoC Designer 中或赛普拉斯
网站上直接查看。这些用户模块数据手册介绍了用户模块的内部
操作并提供了性能规范。每个数据手册都介绍了每个用户模块参
数的使用，以及成功实现设计可能需要的其他信息。
1. 选择 用户模块。
2. 配置用户模块。
3. 组织和连接。
4. 生成、验证和调试。
选择用户模块
PSoC Designer 提供了一个预建且预测试的硬件外设组件库，被
称为 “ 用户模块 ”。使用用户模块可使选择和实现外设器件（包
括模拟和数字器件）变得非常简单。
文档编号：001-63471 版本 *F
页 8/63
CY8C29466/CY8C29566
CY8C29666/CY8C29866
组织和连接
你可以通过用户模块互连及与 I/O 引脚相连来构建芯片级的信号
链。通过进行选择、配置和布线，可完全控制所有片上资源。
生成、验证和调试
当您准备测试硬件配置或需要开发项目代码时，执行 “ 生成配置
文件 ” 这一步骤。这会使 PSoC Designer 生成源代码，该源代
码会自动按照参数配置器件，并为系统提供软件。生成的代码提
供具有高级功能的应用编程接口 （API） ，以便在运行时控制与
响应硬件事件，并中断可根据需要调整的服务例程。
文档编号：001-63471 版本 *F
完善的代码开发环境可让你使用 C 语言和 / 或汇编语言来开发和
定制应用程序。
开发过程的最后一步是在 PSoC Designer 的调 试器 （单击
“Connect”（连接）图标访问）中完成的。PSoC Designer 会
将 HEX 图像下载到 ICE 中并全速运行。 PSoC Designer 的调试
功能可以与较其成本高出数倍的系统相媲美。除了传统的单步执
行、运行到断点和监视变量功能外，调试器还提供大型跟踪缓冲
区，并允许您定义包括监控地址和数据总线值、存储器位置和外
部信号的复杂断点事件。
页 9/63
CY8C29466/CY8C29566
CY8C29666/CY8C29866
引脚分布
CY8C29x66 PSoC 器件有多种封装可供选择，后续表格分别列出和阐释了这些封装。每个端口引脚 （标有 “P”）均能用作数字
I/O。但是， VSS、 VDD、 SMP 和 XRES 不能用作数字 I/O。
28 引脚器件的引脚分布
表 2. 28 引脚器件 （PDIP、 SSOP、 SOIC）的引脚分布
引脚
编号
类型
引脚
名称
说明
1
数字
I/O
模拟
I
P0[7]
模拟列复用器输入
2
I/O
I/O
P0[5]
模拟列复用器输入和列输出
3
I/O
I/O
P0[3]
模拟列复用器输入和列输出
4
I/O
I
P0[1]
模拟列复用器输入
5
I/O
6
I/O
7
I/O
8
I/O
9
P2[7]
P2[5]
I
I
电源
P2[3]
直接开关电容模块输入
P2[1]
直接开关电容模块输入
SMP
开关电压泵 （SMP）连接至所需的外部组件
10
I/O
P1[7]
I2C 串行时钟 （SCL）
11
I/O
P1[5]
I2C 串行数据 （SDA）
12
I/O
P1[3]
13
I/O
P1[1]
晶振输入 （XTALin）、 I2C 串行时钟
（SCL）、 SSP-SCLK[5]
VSS
接地
15
I/O
P1[0]
晶振输出 （XTALout）、 I2C 串行数据
（SDA）、 ISSP-SDATA[5]
16
I/O
P1[2]
17
I/O
P1[4]
18
I/O
P1[6]
14
电源
XRES
采用内部下拉电阻的高电平有效外部复位
I/O
I
P2[0]
直接开关电容模块输入
21
I/O
I
P2[2]
直接开关电容模块输入
22
I/O
P2[4]
外部模拟接地 （AGND）
23
I/O
P2[6]
外部电压参考 （VREF）
24
I/O
I
P0[0]
模拟列复用器输入
25
I/O
I/O
P0[2]
模拟列复用器输入和列输出
26
I/O
I/O
P0[4]
模拟列复用器输入和列输出
27
I/O
I
P0[6]
模拟列复用器输入
VDD
供电电压
28
输入
电源
A, I, P0[7]
A, IO, P0[5]
A, IO, P0[3]
A, I, P0[1]
P2[7]
P2[5]
A, I, P2[3]
A, I, P2[1]
SMP
I2C SCL, P1[7]
I2C SDA, P1[5]
P1[3]
I2C SCL, XTALin, P1[1]
VSS
1
2
3
4
5
6
7
8
9
10
11
12
13
14
PDIP
SSOP
SOIC
28
27
26
25
24
23
22
21
20
19
18
17
16
15
VDD
P0[6], A, I
P0[4], A, IO
P0[2], A, IO
P0[0], A, I
P2[6], External VREF
P2[4], External AGND
P2[2], A, I
P2[0], A, I
XRES
P1[6]
P1[4], EXTCLK
P1[2]
P1[0], XTALout, I2CSDA
可选的外部时钟输入 （EXTCLK）
20
19
图 4. CY8C29466 28 引脚 PSoC 器件
注意：A = 模拟， I = 输入，和 O = 输出。
注释：
5. 这些都是 ISSP 引脚，上电复位时并非处于高阻态模式。有关详细信息，请参见 PSoC 可编程片上系统技术参考手册。
文档编号：001-63471 版本 *F
页 10/63
CY8C29466/CY8C29566
CY8C29666/CY8C29866
44 引脚器件的引脚分布
表 3. 44 引脚部件的引脚分布 （TQFP）
引脚
名称
1
2
I/O
I
P2[3]
直接开关电容模块输入
3
I/O
I
P2[1]
直接开关电容模块输入
4
I/O
P4[7]
5
I/O
P4[5]
6
I/O
P4[3]
7
I/O
开关电压泵 （SMP）连接至所需的外部组件
9
I/O
P3[7]
10
I/O
P3[5]
11
I/O
P3[3]
12
I/O
P3[1]
13
I/O
P1[7]
I2C SCL
14
I/O
P1[5]
I2C SDA
15
I/O
P1[3]
16
I/O
P1[1]
电源
接地
I2C SDA、
晶振输出 (XTALout)、
ISSP-SDATA[6]
18
I/O
P1[0]
19
I/O
P1[2]
20
I/O
P1[4]
21
I/O
P1[6]
22
I/O
P3[0]
23
I/O
P3[2]
24
I/O
P3[4]
25
I/O
26
晶振输入 (XTALin)、I2C SCL、ISSP-SCLK[6]
VSS
可选的 EXTCLK
P3[6]
XRES
输入
P2[5]
A, I, P2[3]
A, I, P2[1]
P4[7]
P4[5]
P4[3]
P4[1]
SMP
P3[7]
P3[5]
P3[3]
1
2
3
4
5
6
7
8
9
10
11
TQFP
33 P2[4], External AGND
32 P2[2], A, I
31 P2[0], A, I
30 P4[6]
29 P4[4]
28 P4[2]
27 P4[0]
26 XRES
25 P3[6]
24 P3[4]
23 P3[2]
有内部下拉电阻的高电平有效外部复位
27
I/O
P4[0]
28
I/O
P4[2]
29
I/O
P4[4]
30
I/O
31
I/O
I
P2[0]
直接开关电容模块输入
32
I/O
I
P2[2]
直接开关电容模块输入
33
I/O
P2[4]
外部模拟接地 （AGND）
34
I/O
P2[6]
外部电压参考 （VREF）
35
I/O
I
P0[0]
模拟列复用器输入
36
I/O
I/O
P0[2]
模拟列复用器输入和列输出
37
I/O
I/O
P0[4]
模拟列复用器输入和列输出
38
I/O
I
P0[6]
模拟列复用器输入
VDD
供电电压
39
44
43
42
41
40
39
38
37
36
35
34
P4[1]
SMP
电源
17
P2[7]
P0[1], A, I
P0[3], A, IO
P0[5], A, IO
P0[7], A, I
VDD
P2[5]
12
13
14
15
16
17
18
19
20
21
22
8
图 5. CY8C29566 44 引脚 PSoC 器件
说明
模拟
P0[6], A, I
P0[4], A, IO
P0[2], A, IO
P0[0], A, I
P2[6], External VREF
类型
数字
I/O
P3[1]
I2C SCL, P1[7]
I2C SDA, P1[5]
P1[3]
I2C SCL, XTALin, P1[1]
VSS
I2CSDA, XTALout, P1[0]
P1[2]
EXTCLK, P1[4]
P1[6]
P3[0]
引脚
编号
P4[6]
电源
40
I/O
I
P0[7]
模拟列复用器输入
41
I/O
I/O
P0[5]
模拟列复用器输入和列输出
42
I/O
I/O
P0[3]
模拟列复用器输入和列输出
43
I/O
I
P0[1]
模拟列复用器输入
44
I/O
P2[7]

注意：A = 模拟， I = 输入， O = 输出。
注释：
6. 这些都是 ISSP 引脚，上电复位时并非处于高阻态模式。有关详细信息，请参见 PSoC 可编程片上系统技术参考手册。
文档编号：001-63471 版本 *F
页 11/63
CY8C29466/CY8C29566
CY8C29666/CY8C29866
48 引脚器件的引脚分布
表 4. 48 引脚部件的引脚分布 （SSOP）
引脚
编号
类型
引脚
名称
说明
1
数字
I/O
模拟
I
P0[7]
模拟列复用器输入
2
I/O
I/O
P0[5]
模拟列复用器输入和列输出
3
I/O
I/O
P0[3]
模拟列复用器输入和列输出
4
I/O
I
P0[1]
模拟列复用器输入
5
I/O
6
I/O
7
I/O
I
P2[3]
直接开关电容模块输入
8
I/O
I
P2[1]
直接开关电容模块输入
9
I/O
P4[7]
10
I/O
P4[5]
11
I/O
P4[3]
12
I/O
13
P2[7]
P2[5]
P4[1]
SMP
电源
开关电压泵 （SMP）连接至所需的外部组件
14
I/O
P3[7]
15
I/O
P3[5]
16
I/O
P3[3]
17
I/O
P3[1]
18
I/O
P5[3]
19
I/O
P5[1]
20
I/O
P1[7]
I2C SCL
21
I/O
P1[5]
I2C SDA
22
I/O
P1[3]
23
I/O
P1[1]
晶振输入 （XTALin）、 I2C SCL、
ISSP-SCLK[7]
VSS
接地
25
I/O
P1[0]
晶振输出 （XTALout）、 I2C SDA、
ISSP-SDATA[7]
26
I/O
P1[2]
27
I/O
P1[4]
28
I/O
P1[6]
29
I/O
P5[0]
30
I/O
P5[2]
31
I/O
P3[0]
32
I/O
P3[2]
33
I/O
P3[4]
34
I/O
24
电源
35
A, I, P0[7]
A, IO, P0[5]
A, IO, P0[3]
A, I, P0[1]
P2[7]
P2[5]
A, I, P2[3]
A, I, P2[1]
P4[7]
P4[5]
P4[3]
P4[1]
SMP
P3[7]
P3[5]
P3[3]
P3[1]
P5[3]
P5[1]
I2C SCL, P1[7]
I2C SDA, P1[5]
P1[3]
I2C SCL, XTALin, P1[1]
VSS
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
SSOP
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
VDD
P0[6], A, I
P0[4], A, IO
P0[2], A, IO
P0[0], A, I
P2[6], External VREF
P2[4], External AGND
P2[2], A, I
P2[0], A, I
P4[6]
P4[4]
P4[2]
P4[0]
XRES
P3[6]
P3[4]
P3[2]
P3[0]
P5[2]
P5[0]
P1[6]
P1[4], EXTCLK
P1[2]
P1[0], XTALout, I2C SDA
可选的 EXTCLK
P3[6]
XRES
输入
采用内部下拉电阻的高电平有效外部复位
36
I/O
P4[0]
37
I/O
P4[2]
38
I/O
P4[4]
39
I/O
40
I/O
I
P2[0]
直接开关电容模块输入
41
I/O
I
P2[2]
直接开关电容模块输入
42
I/O
P2[4]
外部模拟接地 （AGND）
43
I/O
P2[6]
外部电压参考 (VREF)
44
I/O
I
P0[0]
模拟列复用器输入
45
I/O
I/O
P0[2]
模拟列复用器输入和列输出
46
I/O
I/O
P0[4]
模拟列复用器输入和列输出
47
I/O
I
P0[6]
模拟列复用器输入
VDD
供电电压
48
图 6. CY8C29666 48 引脚 PSoC 器件
P4[6]
电源
注意：A = 模拟， I = 输入， O = 输出。
注释：
7. 这些都是 ISSP 引脚，上电复位时并非处于高阻态模式。有关详细信息，请参见 PSoC 可编程片上系统技术参考手册。
文档编号：001-63471 版本 *F
页 12/63
CY8C29466/CY8C29566
CY8C29666/CY8C29866
表 5. 48 引脚器件的引脚分布 （QFN） [9]
I
P2[1]
直接开关电容模块输入
3
I/O
P4[7]
4
I/O
P4[5]
5
I/O
P4[3]
6
I/O
P4[1]
SMP
电源
开关电压泵 （SMP）连接至所需的外部组件
8
I/O
P3[7]
9
I/O
P3[5]
10
I/O
P3[3]
11
I/O
P3[1]
12
I/O
P5[3]
13
I/O
P5[1]
14
I/O
P1[7]
I2C SCL
15
I/O
P1[5]
I2C SDA
16
I/O
P1[3]
17
I/O
P1[1]
18
晶振输入 （XTALin）、 I2C SCL、
ISSP-SCLK[8]
VSS
接地
19
I/O
P1[0]
晶振输出 （XTALout）、 I2C SDA、
ISSP-SDATA[8]
20
I/O
P1[2]
21
I/O
P1[4]
22
I/O
P1[6]
23
I/O
P5[0]
24
I/O
P5[2]
25
I/O
P3[0]
26
I/O
P3[2]
27
I/O
P3[4]
28
I/O
电源
29
可选的 EXTCLK
1
2
3
4
5
6
7
8
9
10
11
12
QFN
(Top View)
36
35
34
33
32
31
30
29
28
27
26
25
P2[4], External AGND
P2[2], A, I
P2[0], A, I
P4[6]
P4[4]
P4[2]
P4[0]
XRES
P3[6]
P3[4]
P3[2]
P3[0]
P3[6]
XRES
输入
采用内部下拉电阻的高电平有效外部复位
30
I/O
P4[0]
31
I/O
P4[2]
32
I/O
P4[4]
33
I/O
34
I/O
I
P2[0]
35
I/O
I
P2[2]
直接开关电容模块输入
36
I/O
P2[4]
外部模拟接地 （AGND）
37
I/O
P2[6]
外部电压参考 （VREF）
38
I/O
I
P0[0]
模拟列复用器输入
39
I/O
I/O
P0[2]
模拟列复用器输入和列输出
40
I/O
I/O
P0[4]
模拟列复用器输入和列输出
41
I/O
I
P0[6]
模拟列复用器输入
42
A, I, P2[3]
A, I, P2[1]
P4[7]
P4[5]
P4[3]
P4[1]
SMP
P3[7]
P3[5]
P3[3]
P3[1]
P5[3]
38
37
直接开关电容模块输入
I/O
P2[5]
P2[7]
P0[1], A, I
P0[3], A, IO
P0[5], A, IO
P0[7], A, I
VDD
P0[6], A, I
P0[4], A, IO
P0[2], A, IO
P0[0], A, I
P2[6], External VREF
P2[3]
2
48
47
46
45
44
43
1
7
图 7. CY8C29666 48 引脚 PSoC 器件
说明
42
41
40
39
引脚
名称
模拟
I
13
14
I2C SDA, P1[5] 15
P1[3] 16
I2C SCL, XTALin, P1[1] 17
VSS
18
I2C SDA, XTALout, P1[0] 19
P1[2] 20
EXTCLK, P1[4] 21
P1[6] 22
P5[0] 23
P5[2] 24
类型
数字
I/O
P5[1]
I2C SCL, P1[7]
引脚
编号
P4[6]
电源
直接开关电容模块输入
VDD
供电电压
43
I/O
I
P0[7]
模拟列复用器输入
44
I/O
I/O
P0[5]
模拟列复用器输入和列输出
45
I/O
I/O
P0[3]
模拟列复用器输入和列输出
46
I/O
I
P0[1]
模拟列复用器输入
47
I/O
P2[7]
48
I/O
P2[5]
注意：A = 模拟， I = 输入， O = 输出。
注释：
8. 这些都是 ISSP 引脚，上电复位时并非处于高阻态模式。有关详细信息，请参见 PSoC 可编程片上系统技术参考手册。
9. QFN 封装具有一个中心焊盘，该焊盘必须连接至地 （VSS）。
文档编号：001-63471 版本 *F
页 13/63
CY8C29466/CY8C29566
CY8C29666/CY8C29866
100 引脚器件的引脚分布
表 6. 100 引脚器件的引脚分布 （TQFP）
引脚
编号
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
类型
数字
模拟
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I
I
I
电源
电源
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
电源
电源
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
名称
NC
NC
P0[1]
P2[7]
P2[5]
P2[3]
P2[1]
P4[7]
P4[5]
P4[3]
P4[1]
NC
NC
SMP
VSS
P3[7]
P3[5]
P3[3]
P3[1]
P5[7]
P5[5]
P5[3]
P5[1]
P1[7]
NC
NC
NC
P1[5]
P1[3]
P1[1]
NC
VDD
NC
VSS
NC
P7[7]
P7[6]
P7[5]
P7[4]
P7[3]
P7[2]
P7[1]
P7[0]
P1[0]
说明
无连接。引脚必须处于悬空状态
无连接。引脚必须处于悬空状态
模拟列复用器输入
直接开关电容模块输入
直接开关电容模块输入
无连接。引脚必须处于悬空状态
无连接。引脚必须处于悬空状态
开关电压泵 （SMP）连接至所需的外部组件
接地 [10]
I2C SCL
无连接。引脚必须处于悬空状态
无连接。引脚必须处于悬空状态
无连接。引脚必须处于悬空状态
I2C SDA
晶振输入 （XTALin）、 I2C 串行时钟
（SCL）、 SSP-SCLK[11]
无连接。引脚必须处于悬空状态
供电电压
无连接。引脚必须处于悬空状态
接地 [10]
无连接。引脚必须处于悬空状态
晶振输出 （XTALout）、 I2C 串行数据
（SDA）、 ISSP-SDATA[11]
P1[2]
P1[4]
P1[6]
NC
NC
NC
可选的 EXTCLK
无连接。引脚必须处于悬空状态
无连接。引脚必须处于悬空状态
无连接。引脚必须处于悬空状态
引脚
编号
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
类型
数字
模拟
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
输入
I/O
I/O
电源
I/O
I/O
I/O
I/O
I/O
I
I
I/O
I/O
I
I/O
I/O
I/O
I/O
81
82
83
84
85
86
87
88
89
90
91
92
93
94
I/O
I
95
96
97
98
99
100
I/O
I
I/O
I/O
I/O
I/O
电源
电源
电源
电源
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
名称
说明
NC
P5[0]
P5[2]
P5[4]
P5[6]
P3[0]
P3[2]
P3[4]
P3[6]
NC
NC
XRES
P4[0]
P4[2]
VSS
P4[4]
P4[6]
P2[0]
P2[2]
P2[4]
NC
P2[6]
NC
P0[0]
NC
NC
P0[2]
NC
P0[4]
NC
无连接。引脚必须处于悬空状态
P0[6]
VDD
VDD
VSS
VSS
P6[0]
P6[1]
P6[2]
P6[3]
P6[4]
P6[5]
P6[6]
P6[7]
NC
模拟列复用器输入
供电电压
供电电压
接地 [10]
P0[7]
NC
P0[5]
NC
P0[3]
NC
模拟列复用器输入
无连接。引脚必须处于悬空状态
模拟列复用器输入和列输出
无连接。引脚必须处于悬空状态
模拟列复用器输入和列输出
无连接。引脚必须处于悬空状态
无连接。引脚必须处于悬空状态
无连接。引脚必须处于悬空状态
采用内部下拉电阻的高电平有效外部复位
接地 [10]
直接开关电容模块输入
直接开关电容模块输入
外部模拟接地 （AGND）
无连接。引脚必须处于悬空状态
外部电压参考 （VREF）
无连接。引脚必须处于悬空状态
模拟列复用器输入
无连接。引脚必须处于悬空状态
无连接。引脚必须处于悬空状态
模拟列复用器输入和列输出
无连接。引脚必须处于悬空状态
模拟列复用器输入和列输出
无连接。引脚必须处于悬空状态
接地 [10]
无连接。引脚必须处于悬空状态
注意：A = 模拟， I = 输入和 O = 输出。
注释：
10. 所有的 VSS 引脚需要连接到同一个接地层。
11. 这些都是 ISSP 引脚，上电复位时并非处于高阻态模式。有关详细信息，请参见 PSoC 可编程片上系统技术参考手册。
文档编号：001-63471 版本 *F
页 14/63
CY8C29466/CY8C29566
CY8C29666/CY8C29866
文档编号：001-63471 版本 *F
VDD
VDD
P0[6], A, I
NC
P0[4], A, IO
NC
P0[2], A, IO
NC
87
86
85
84
83
82
81
80
79
78
77
76
P6[7]
P6[6]
P6[5]
P6[4]
P6[3]
P6[2]
P6[1]
P6[0]
VSS
VSS
TQFP
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
NC
P0[0], A, I
NC
P2[6], External VREF
NC
P2[4], External AGND
P2[2], A, I
P2[0], A, I
P4[6]
P4[4]
VSS
P4[2]
P4[0]
XRES
NC
NC
P3[6]
P3[4]
P3[2]
P3[0]
P5[6]
P5[4]
P5[2]
P5[0]
NC
NC
NC
P7[7]
P7[6]
P7[5]
P7[4]
P7[3]
P7[2]
P7[1]
P7[0]
XTALout, I2C SDA, P1[0]
P1[2]
EXTCLK, P1[4]
P1[6]
NC
NC
NC
I2C SDA, P1[5]
P1[3]
XTALin, I2C SCL, P1[1]
NC
VDD
NC
VSS
NC
A, I, P2[1]
P4[7]
P4[5]
P4[3]
P4[1]
NC
NC
SMP
VSS
P3[7]
P3[5]
P3[3]
P3[1]
P5[7]
P5[5]
P5[3]
P5[1]
I2C SCL, P1[7]
NC
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
NC
NC
A, I, P0[1]
P2[7]
P2[5]
A, I, P2[3]
100
99
98
97
96
95
94
93
92
91
90
89
88
NC
P0[3], A, IO
NC
P0[5], A, IO
NC
P0[7], A, I
NC
图 8. CY8C29866 100 引脚 PSoC 器件
页 15/63
CY8C29466/CY8C29566
CY8C29666/CY8C29866
100 引脚部件的引脚分布 （片上调试）
100 引脚 TQFP 器件适用于 CY8C29000 片上调试 （OCD）PSoC 器件。
注意：OCD 器件仅用于进行在线调试。 OCD 部件不用于生产。
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
电源
电源
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
电源
电源
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I
I
I
NC
NC
P0[1]
P2[7]
P2[5]
P2[3]
P2[1]
P4[7]
P4[5]
P4[3]
P4[1]
OCDE
OCDO
SMP
VSS
P3[7]
P3[5]
P3[3]
P3[1]
P5[7]
P5[5]
P5[3]
P5[1]
P1[7]
NC
NC
NC
P1[5]
P1[3]
P1[1][13]
NC
VDD
NC
VSS
NC
P7[7]
P7[6]
P7[5]
P7[4]
P7[3]
P7[2]
P7[1]
P7[0]
P1[0]*
P1[2]
P1[4]
P1[6]
NC
NC
NC
说明
未进行内部连接
未进行内部连接
模拟列复用器输入
直接开关电容模块输入
直接开关电容模块输入
OCD 偶数据 I/O
OCD 奇数据输出
开关电压泵 （SMP）连接至所需的外部组件
接地 [12]
I2C SCL
未进行内部连接
未进行内部连接
未进行内部连接
I2C SDA
IFMTEST
晶振输入 （XTALin）、 I2C SCL、 TC SCLK。
未进行内部连接
供电电压
未进行内部连接
接地 [12]
未进行内部连接
晶振输出 （XTALout）、 I2C SCL、 TC SDATA
VFMTEST
可选外部时钟输入 （EXTCLK）
引脚
编号
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
模拟
名称
数字
模拟
引脚
编号
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
数字
表 7. 100 引脚 OCD 器件的引脚分布 （TQFP）
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
输入
I/O
I/O
电源
I/O
I/O
I/O I
I/O I
I/O
I/O
I/O
I
I/O
I/O
I/O
I/O
I/O
I
电源
电源
电源
电源
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I
I/O
I/O
未进行内部连接
I/O
I/O
未进行内部连接
未进行内部连接
注意：A = 模拟、 I = 输入、 O = 输出、 NC = 未连接。该引脚必须处于悬空状态， TC/TM：测试
名称
NC
P5[0]
P5[2]
P5[4]
P5[6]
P3[0]
P3[2]
P3[4]
P3[6]
HCLK
CCLK
XRES
P4[0]
P4[2]
VSS
P4[4]
P4[6]
P2[0]
P2[2]
P2[4]
NC
P2[6]
NC
P0[0]
NC
NC
P0[2]
NC
P0[4]
NC
P0[6]
VDD
VDD
VSS
VSS
P6[0]
P6[1]
P6[2]
P6[3]
P6[4]
P6[5]
P6[6]
P6[7]
NC
P0[7]
NC
P0[5]
NC
P0[3]
NC
说明
未进行内部连接
OCD 高速时钟输出
OCD CPU 时钟输出
采用内部下拉电阻的高电平有效引脚复位
接地 [12]
直接开关电容模块输入
直接开关电容模块输入
外部模拟接地 （AGND）输入
未进行内部连接
外部电压参考 （VREF）输入
未进行内部连接
模拟列复用器输入
未进行内部连接
未进行内部连接
模拟列复用器输入和列输出
未进行内部连接
模拟列复用器输入和列输出、 VREF
未进行内部连接
模拟列复用器输入
供电电压
供电电压
接地 [12]
接地 [12]
未进行内部连接
模拟列复用器输入
未进行内部连接
模拟列复用器输入和列输出
未进行内部连接
模拟列复用器输入和列输出
未进行内部连接
注释：
12. 所有的 VSS 引脚需要连接到同一个接地层。
13. 这些都是 ISSP 引脚，上电复位时并非处于高阻态模式。
文档编号：001-63471 版本 *F
页 16/63
CY8C29466/CY8C29566
CY8C29666/CY8C29866
文档编号：001-63471 版本 *F
77
76
P6[0]
VSS
VSS
VDD
VDD
P0[6], AI
NC
P0[4], AIO
NC
P0[2], AIO
NC
87
86
85
84
83
82
81
80
79
78
90
89
88
P6[7]
P6[6]
P6[5]
P6[4]
P6[3]
P6[2]
P6[1]
98
97
96
95
94
93
92
91
75
74
OCD TQFP
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
NC
P0[0] , AI
NC
P2[6] , External VREF
NC
P2[4] , External AGND
P2[2] , AI
P2[0] , AI
P4[6]
P4[4]
VSS
P4[2]
P4[0]
XRES
CCLK
HCLK
P3[6]
P3[4]
P3[2]
P3[0]
P5[6]
P5[4]
P5[2]
P5[0]
NC
NC
NC
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
NC
VSS
NC
P7[7]
P7[6]
P7[5]
P7[4]
P7[3]
P7[2]
P7[1]
P7[0]
XTALout, I2C SDA, P1[0]
P1[2]
EXTCLK, P1[4]
P1[6]
NC
54
53
52
51
26
27
28
29
30
31
32
33
34
35
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
NC
NC
I2C SDA, P1[5]
P1[3]
XTALin, I2C SCL, P1[1]
NC
VDD
NC
NC
AI , P0[1]
P2[7]
P2[5]
AI , P2[3]
AI , P2[1]
P4[7]
P4[5]
P4[3]
P4[1]
OCDE
OCDO
SMP
Vss
P3[7]
P3[5]
P3[3]
P3[1]
P5[7]
P5[5]
P5[3]
P5[1]
I2 C SCL, P1[7]
NC
100
99
NC
P0[3], AIO
NC
P0[5], AIO
NC
P0[7], AI
NC
图 9. CY8C29000 OCD （不用于生产）
页 17/63
CY8C29466/CY8C29566
CY8C29666/CY8C29866
寄存器参考
本节列出了 CY8C29x66 PSoC 器件的寄存器。有关寄存器的详细信息，请参考 PSoC 可编程片上系统技术参考手册。
寄存器规定
在表 8 中，列出了针对本节的寄存器规范。
表 8. 寄存器规定
格式
R
W
L
C
#
说明
读取寄存器或位
写入寄存器或位
逻辑寄存器或位
可被清除的寄存器或位
根据位决定访问类型
寄存器映射表
PSoC 器件共有 512 个字节的寄存器地址空间。该寄存器空间也称为 I/O 空间，分为两个组。标记寄存器 （CPU_F）中的 XOI 位用
于确定用户当前位于哪个组。设置 XOI 位时，用户位于组 1 中。
注意：在寄存器映射表中，空白字段为保留字段，请勿访问这些字段。
文档编号：001-63471 版本 *F
页 18/63
CY8C29466/CY8C29566
CY8C29666/CY8C29866
表 9. 寄存器映射组 0 表格：用户空间
名称
PRT0DR
PRT0IE
PRT0GS
PRT0DM2
PRT1DR
PRT1IE
PRT1GS
PRT1DM2
PRT2DR
PRT2IE
PRT2GS
PRT2DM2
PRT3DR
PRT3IE
PRT3GS
PRT3DM2
PRT4DR
PRT4IE
PRT4GS
PRT4DM2
PRT5DR
PRT5IE
PRT5GS
PRT5DM2
PRT6DR
PRT6IE
PRT6GS
PRT6DM2
PRT7DR
PRT7IE
PRT7GS
PRT7DM2
DBB00DR0
DBB00DR1
DBB00DR2
DBB00CR0
DBB01DR0
DBB01DR1
DBB01DR2
DBB01CR0
DCB02DR0
DCB02DR1
DCB02DR2
DCB02CR0
DCB03DR0
DCB03DR1
DCB03DR2
DCB03CR0
DBB10DR0
DBB10DR1
DBB10DR2
DBB10CR0
DBB11DR0
DBB11DR1
DBB11DR2
DBB11CR0
DCB12DR0
DCB12DR1
DCB12DR2
DCB12CR0
DCB13DR0
DCB13DR1
DCB13DR2
DCB13CR0
地址 (0, 十六进制 )
00
01
02
03
04
05
06
07
08
09
0A
0B
0C
0D
0E
0F
10
11
12
13
14
15
16
17
18
19
1A
1B
1C
1D
1E
1F
20
21
22
23
24
25
26
27
28
29
2A
2B
2C
2D
2E
2F
30
31
32
33
34
35
36
37
38
39
3A
3B
3C
3D
3E
3F
访问
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
#
W
RW
#
#
W
RW
#
#
W
RW
#
#
W
RW
#
#
W
RW
#
#
W
RW
#
#
W
RW
#
#
W
RW
#
空白字段为保留字段，请勿访问这些字段。
文档编号：001-63471 版本 *F
名称
DBB20DR0
DBB20DR1
DBB20DR2
DBB20CR0
DBB21DR0
DBB21DR1
DBB21DR2
DBB21CR0
DCB22DR0
DCB22DR1
DCB22DR2
DCB22CR0
DCB23DR0
DCB23DR1
DCB23DR2
DCB23CR0
DBB30DR0
DBB30DR1
DBB30DR2
DBB30CR0
DBB31DR0
DBB31DR1
DBB31DR2
DBB31CR0
DCB32DR0
DCB32DR1
DCB32DR2
DCB32CR0
DCB33DR0
DCB33DR1
DCB33DR2
DCB33CR0
AMX_IN
ARF_CR
CMP_CR0
ASY_CR
CMP_CR1
TMP_DR0
TMP_DR1
TMP_DR2
TMP_DR3
ACB00CR3
ACB00CR0
ACB00CR1
ACB00CR2
ACB01CR3
ACB01CR0
ACB01CR1
ACB01CR2
ACB02CR3
ACB02CR0
ACB02CR1
ACB02CR2
ACB03CR3
ACB03CR0
ACB03CR1
ACB03CR2
地址 (0, 十六进制 )
40
41
42
43
44
45
46
47
48
49
4A
4B
4C
4D
4E
4F
50
51
52
53
54
55
56
57
58
59
5A
5B
5C
5D
5E
5F
60
61
62
63
64
65
66
67
68
69
6A
6B
6C
6D
6E
6F
70
71
72
73
74
75
76
77
78
79
7A
7B
7C
7D
7E
7F
访问
#
W
RW
#
#
W
RW
#
#
W
RW
#
#
W
RW
#
#
W
RW
#
#
W
RW
#
#
W
RW
#
#
W
RW
#
RW
名称
ASC10CR0
ASC10CR1
ASC10CR2
ASC10CR3
ASD11CR0
ASD11CR1
ASD11CR2
ASD11CR3
ASC12CR0
ASC12CR1
ASC12CR2
ASC12CR3
ASD13CR0
ASD13CR1
ASD13CR2
ASD13CR3
ASD20CR0
ASD20CR1
ASD20CR2
ASD20CR3
ASC21CR0
ASC21CR1
ASC21CR2
ASC21CR3
ASD22CR0
ASD22CR1
ASD22CR2
ASD22CR3
ASC23CR0
ASC23CR1
ASC23CR2
ASC23CR3
RW
#
#
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
MUL1_X
MUL1_Y
MUL1_DH
MUL1_DL
ACC1_DR1
ACC1_DR0
ACC1_DR3
ACC1_DR2
RDI0RI
RDI0SYN
RDI0IS
RDI0LT0
RDI0LT1
RDI0RO0
RDI0RO1
RDI1RI
RDI1SYN
RDI1IS
RDI1LT0
RDI1LT1
RDI1RO0
RDI1RO1
地址 (0, 十六进制 )
80
81
82
83
84
85
86
87
88
89
8A
8B
8C
8D
8E
8F
90
91
92
93
94
95
96
97
98
99
9A
9B
9C
9D
9E
9F
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
AA
AB
AC
AD
AE
AF
B0
B1
B2
B3
B4
B5
B6
B7
B8
B9
BA
BB
BC
BD
BE
BF
访问
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
W
W
R
R
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
名称
RDI2RI
RDI2SYN
RDI2IS
RDI2LT0
RDI2LT1
RDI2RO0
RDI2RO1
RDI3RI
RDI3SYN
RDI3IS
RDI3LT0
RDI3LT1
RDI3RO0
RDI3RO1
CUR_PP
STK_PP
IDX_PP
MVR_PP
MVW_PP
I2C_CFG
I2C_SCR
I2C_DR
I2C_MSCR
INT_CLR0
INT_CLR1
INT_CLR2
INT_CLR3
INT_MSK3
INT_MSK2
INT_MSK0
INT_MSK1
INT_VC
RES_WDT
DEC_DH
DEC_DL
DEC_CR0
DEC_CR1
MUL0_X
MUL0_Y
MUL0_DH
MUL0_DL
ACC0_DR1
ACC0_DR0
ACC0_DR3
ACC0_DR2
CPU_F
RW
RW
RW
RW
RW
RW
RW
CPU_SCR1
CPU_SCR0
地址 (0, 十六进制 )
C0
C1
C2
C3
C4
C5
C6
C7
C8
C9
CA
CB
CC
CD
CE
CF
D0
D1
D2
D3
D4
D5
D6
D7
D8
D9
DA
DB
DC
DD
DE
DF
E0
E1
E2
E3
E4
E5
E6
E7
E8
E9
EA
EB
EC
ED
EE
EF
F0
F1
F2
F3
F4
F5
F6
F7
F8
F9
FA
FB
FC
FD
FE
FF
访问
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
#
RW
#
RW
RW
RW
RW
RW
RW
RW
RW
RC
W
RC
RC
RW
RW
W
W
R
R
RW
RW
RW
RW
RL
#
#
# 表示由位决定的访问。
页 19/63
CY8C29466/CY8C29566
CY8C29666/CY8C29866
表 10. 寄存器映射组 1 表：配置空间
名称
PRT0DM0
PRT0DM1
PRT0IC0
PRT0IC1
PRT1DM0
PRT1DM1
PRT1IC0
PRT1IC1
PRT2DM0
PRT2DM1
PRT2IC0
PRT2IC1
PRT3DM0
PRT3DM1
PRT3IC0
PRT3IC1
PRT4DM0
PRT4DM1
PRT4IC0
PRT4IC1
PRT5DM0
PRT5DM1
PRT5IC0
PRT5IC1
PRT6DM0
PRT6DM1
PRT6IC0
PRT6IC1
PRT7DM0
PRT7DM1
PRT7IC0
PRT7IC1
DBB00FN
DBB00IN
DBB00OU
DBB01FN
DBB01IN
DBB01OU
DCB02FN
DCB02IN
DCB02OU
DCB03FN
DCB03IN
DCB03OU
DBB10FN
DBB10IN
DBB10OU
DBB11FN
DBB11IN
DBB11OU
DCB12FN
DCB12IN
DCB12OU
DCB13FN
DCB13IN
DCB13OU
地址 (1, 十六进制 )
00
01
02
03
04
05
06
07
08
09
0A
0B
0C
0D
0E
0F
10
11
12
13
14
15
16
17
18
19
1A
1B
1C
1D
1E
1F
20
21
22
23
24
25
26
27
28
29
2A
2B
2C
2D
2E
2F
30
31
32
33
34
35
36
37
38
39
3A
3B
3C
3D
3E
3F
访问
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
空白字段为保留字段，请勿访问这些字段。
文档编号：001-63471 版本 *F
名称
DBB20FN
DBB20IN
DBB20OU
DBB21FN
DBB21IN
DBB21OU
DCB22FN
DCB22IN
DCB22OU
DCB23FN
DCB23IN
DCB23OU
DBB30FN
DBB30IN
DBB30OU
DBB31FN
DBB31IN
DBB31OU
DCB32FN
DCB32IN
DCB32OU
DCB33FN
DCB33IN
DCB33OU
CLK_CR0
CLK_CR1
ABF_CR0
AMD_CR0
AMD_CR1
ALT_CR0
ALT_CR1
CLK_CR2
TMP_DR0
TMP_DR1
TMP_DR2
TMP_DR3
ACB00CR3
ACB00CR0
ACB00CR1
ACB00CR2
ACB01CR3
ACB01CR0
ACB01CR1
ACB01CR2
ACB02CR3
ACB02CR0
ACB02CR1
ACB02CR2
ACB03CR3
ACB03CR0
ACB03CR1
ACB03CR2
地址 (1, 十六进制 )
40
41
42
43
44
45
46
47
48
49
4A
4B
4C
4D
4E
4F
50
51
52
53
54
55
56
57
58
59
5A
5B
5C
5D
5E
5F
60
61
62
63
64
65
66
67
68
69
6A
6B
6C
6D
6E
6F
70
71
72
73
74
75
76
77
78
79
7A
7B
7C
7D
7E
7F
访问
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
名称
ASC10CR0
ASC10CR1
ASC10CR2
ASC10CR3
ASD11CR0
ASD11CR1
ASD11CR2
ASD11CR3
ASC12CR0
ASC12CR1
ASC12CR2
ASC12CR3
ASD13CR0
ASD13CR1
ASD13CR2
ASD13CR3
ASD20CR0
ASD20CR1
ASD20CR2
ASD20CR3
ASC21CR0
ASC21CR1
ASC21CR2
ASC21CR3
ASD22CR0
ASD22CR1
ASD22CR2
ASD22CR3
ASC23CR0
ASC23CR1
ASC23CR2
ASC23CR3
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RDI0RI
RDI0SYN
RDI0IS
RDI0LT0
RDI0LT1
RDI0RO0
RDI0RO1
RDI1RI
RDI1SYN
RDI1IS
RDI1LT0
RDI1LT1
RDI1RO0
RDI1RO1
地址 (1, 十六进制 )
80
81
82
83
84
85
86
87
88
89
8A
8B
8C
8D
8E
8F
90
91
92
93
94
95
96
97
98
99
9A
9B
9C
9D
9E
9F
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
AA
AB
AC
AD
AE
AF
B0
B1
B2
B3
B4
B5
B6
B7
B8
B9
BA
BB
BC
BD
BE
BF
访问
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
名称
RDI2RI
RDI2SYN
RDI2IS
RDI2LT0
RDI2LT1
RDI2RO0
RDI2RO1
RDI3RI
RDI3SYN
RDI3IS
RDI3LT0
RDI3LT1
RDI3RO0
RDI3RO1
GDI_O_IN
GDI_E_IN
GDI_O_OU
GDI_E_OU
OSC_GO_EN
OSC_CR4
OSC_CR3
OSC_CR0
OSC_CR1
OSC_CR2
VLT_CR
VLT_CMP
DEC_CR2
IMO_TR
ILO_TR
BDG_TR
ECO_TR
RW
RW
RW
RW
RW
RW
RW
CPU_F
RW
RW
RW
RW
RW
RW
RW
FLS_PR1
CPU_SCR1
CPU_SCR0
地址 (1, 十六进制 )
C0
C1
C2
C3
C4
C5
C6
C7
C8
C9
CA
CB
CC
CD
CE
CF
D0
D1
D2
D3
D4
D5
D6
D7
D8
D9
DA
DB
DC
DD
DE
DF
E0
E1
E2
E3
E4
E5
E6
E7
E8
E9
EA
EB
EC
ED
EE
EF
F0
F1
F2
F3
F4
F5
F6
F7
F8
F9
FA
FB
FC
FD
FE
FF
访问
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
R
RW
W
W
RW
W
RL
RW
#
#
# 表示由位决定的访问。
页 20/63
CY8C29466/CY8C29566
CY8C29666/CY8C29866
电气参数
本节提供 CY8C29x66 PSoC 器件的直流和交流电气规范。如需最新的电气规范，请访问 http://www.cypress.com 网站，以确保您拥
有最新的数据手册。
除非另有说明，否则规范的适用温度是 –40 °C  TA  85 °C 且 TJ  100 °C。有关使用 SLIMO 模式下的内部主振荡器 （IMO） 电气
规范的信息，请参见表 29 。
图 10. 电压与 CPU 频率
图 11. IMO 频率选项
5.25
4.75
Vdd Voltage
Vdd Voltage
l id g
V a a t in
n
r
p e g io
Re
O
4.75
SLIMO Mode = 0
5.25
3.60
3.00
3.00
9 3 kHz
12 MHz
2 4 MHz
S L IM O
M o d e =1
S L IM O
M o d e =0
S L IM O
M o d e =1
S L IM O
M o d e =0
6 MHz
9 3 kHz
1 2 MHz
2 4 MHz
IM O F r e q u e n cy
C PU F r e q u e n c y
最大绝对额定值
超过最大额定值可能会缩短设备的使用寿命。用户指引未经过测试。
表 11. 最大绝对额定值
符号
说明
TSTG
存放温度
最小值
–55
TBAKETEMP
烘烤温度
–
125
TBAKETIME
烘烤时间
–
TA
加电时的环境温度
请参见
封装标签
–40
请参见
封装标签
72
–
+85
°C
VDD
相对于 VSS 的 VDD 供电电压
–0.5
–
+6.0
V
VIO
直流输入电压
VSS – 0.5
–
VDD + 0.5
V
VIOZ
应用于三态的直流电压
VSS – 0.5
–
VDD + 0.5
V
IMIO
任意端口引脚上的最大输入电流
–25
–
+50
mA
IMAIO
被配置为模拟驱动器的任意端口引脚上输入的最
大电流
–50
–
+50
mA
ESD
静电放电电压
2000
–
–
V
LU
栓锁电流
–
–
200
mA
文档编号：001-63471 版本 *F
典型值
25
最大值
+100
单位
备注
°C 存放温度越高，数据保留时间便
越短。推荐的存放温度为 +25 °C
± 25 °C。存 放 温度 长 期 保 持 在
65°C 以上会降低可靠性。
°C
小时
人体模型 ESD。
页 21/63
CY8C29466/CY8C29566
CY8C29666/CY8C29866
工作温度
表 12. 工作温度
符号
TA
TJ
说明
环境温度
结温
最小值
–40
–40
典型值
–
–
最大值
+85
+100
单位
°C
°C
注意
从环境温度到结温的温度升高情
况因封装不同而有所变化。请参
见第 51 页上的热阻。您必须限
制功耗，以便满足此要求。
直流电气特性
直流芯片级规范
表 13 分别列出了以下电压和温度范围内允许的最大和最小规范：4.75 V 至 5.25 V 和 –40 °C  TA  85 °C，或 3.0 V 到 3.6 V 和
–40 °C  TA  85 °C。典型参数适用于 25 °C 且电压为 5 V 和 3.3 V 的情况，这些参数仅供设计指导之用。
表 13. 直流芯片级规范
符号
VDD [14]
IDD
IDD3
IDDP
ISB
ISBH
ISBXTL
ISBXTLH
VREF
说明
最小值 典型值 最大值 单位
注意
3.00
–
5.25
V
请参见第 36 页上的直流 POR、 SMP 和 LVD 规
范。
–
8
14
mA 条件为 5.0 V、 TA = 25 °C、 CPU = 3 MHz、
供电电流
SYSCLK 倍频器处于禁用状态、 VC1 = 1.5
MHz、 VC2 = 93.75 kHz、 VC3 = 0.366 kHz。
–
5
9
mA 条件为 VDD = 3.3 V、 TA = 25 °C、 CPU = 3
供电电流
MHz、 SYSCLK 倍频器处于禁用状态、 VC1 =
1.5 MHz、VC2 = 93.75 kHz、VC3 = 0.366 kHz。
–
2
3
mA 条件为 VDD = 3.3 V、 TA = 25 °C、 CPU = 0.75
IMO = 6 MHz 且使用 SLIMO 模式时的供电
MHz、 SYSCLK 倍频器处于禁用状态、
电流。
VC1 = 0.375 MHz、 VC2 = 23.44 kHz、
VC3 = 0.09 kHz。
–
3
10
µA 条件为使用内部低速振荡器，
使用 POR、 LVD、睡眠定时器、 WDT 和内
部低速有效振荡器时的睡眠 （模式）电流。
VDD = 3.3 V， –40 °C TA  55 °C。
–
4
25
µA 条件为使用内部低速振荡器、
使用 POR、 LVD、睡眠定时器、 WDT 和内
部低速有效振荡器时的睡眠 （模式）电流。
VDD = 3.3 V、 55 °C < TA  85 °C。
–
4
12
µA 条件为使用适当负载且最大功耗为 1 µW 的
使用 POR、 LVD、睡眠定时器、 WDT 和
32.768 kHz 晶振。 VDD = 3.3 V、 –40 °C  TA 
32 kHz 有效晶振时的睡眠 （模式）电流。
55 °C。
–
5
27
µA
使用 POR、 LVD、睡眠定时器、 WDT 和
条件为使用适当负载且最大功耗为 1 µW 的
32 kHz 有效晶振时的睡眠 （模式）电流。
32.768 kHz 晶振。 VDD = 3.3 V、
55 °C < TA  85 °C。
1.28
1.3
1.32
V
参考电压 （带隙）
已针对相应的 VDD 进行调整。
供电电压
注释：
14. 勘误表 ：如果器件的 VDD 在器件上电前瞬间下降至接地电压以下，那么除了闪存组 0 以外，对每一个 8 K 闪存组进行的第一次读取都有可能受到损害。为了解决这
个问题，请在使用这些闪存组之前进行模拟读取。更多有关信息，请参见第 60 页上的勘误表。
文档编号：001-63471 版本 *F
页 22/63
CY8C29466/CY8C29566
CY8C29666/CY8C29866
直流 GPIO 参数
表 14 分别列出了以下电压和温度范围内允许的最大和最小规范：4.75 V 至 5.25 V 和 –40 °C  TA  85 °C，或 3.0 V 到 3.6 V 和 –40
°C  TA  85 °C。典型参数适用于 25 °C 且电压为 5 V 和 3.3 V 的情况，这些参数仅供设计指导之用。
表 14. 直流 GPIO 规范
符号
RPU
上拉电阻
说明
RPD
下拉电阻
最小值
4
典型值
5.6
最大值
8
单位
k
注意
4
5.6
8
k
输出高电平
VDD – 1.0
–
–
V
IOH = 10 mA， VDD = 4.75 到 5.25 V （共 8 个负载，
其中 4 个在偶数端口引脚上 （如 P0[2]、 P1[4]），另
外 4 个在奇数端口引脚上 （如 P0[3]、 P1[5]））。
最大总计为 80 mA 的 IOH 预算。
VOL
输出低电平
–
–
0.75
V
IOH = 25 mA， VDD = 4.75 到 5.25 V （共 8 个负载，
其中 4 个在偶数端口引脚上 （如 P0[2]、 P1[4]），
另外 4 个在奇数端口引脚上 （如 P0[3]、 P1[5]））。
最大总计为 150 mA 的 IOH 预算。
IOH
VOH
高电平拉电流
10
–
–
mA
VOH = VDD – 1.0 V，请参见 VOH 注释中的总电流限制
IOL
低电平灌电流
25
–
–
mA
VIL
输入低电平
–
–
0.8
V
VOL = 0.75 V，请参见 VOL 注释中介绍的总电流限制
VDD = 3.0 ~ 5.25 V
VIH
输入高电平
2.1
–
–
V
VDD = 3.0 ~ 5.25 V
60
–
mV
VH
输入迟滞
–
IIL
输入漏电流 （绝对值）
–
1
–
nA
粗略测试结果至 1 µA。
CIN
输入引脚上的电容负载
–
3.5
10
pF
取决于封装和引脚。温度 = 25 °C。
引脚作为输出的电容负载
–
3.5
10
pF
取决于封装和引脚。温度 = 25 °C。
COUT
文档编号：001-63471 版本 *F
页 23/63
CY8C29466/CY8C29566
CY8C29666/CY8C29866
直流运算放大器规范
表 15 和 表 16 分别列出了以下电压和温度范围内允许的最大和最小规范：4.75 V 至 5.25 V 和 –40 °C  TA  85 °C，或 3.0 V 到 3.6
V 和 –40 °C  TA  85 °C。典型参数适用于 25 °C 且电压为 5 V 和 3.3 V 的情况，这些参数仅供设计指导之用。
运算放大器既是模拟连续时间 PSoC 模块的组件，也是模拟开关电容 PSoC 模块的组件。许可的规范是在模拟连续时间 PSoC 模块
中测得的。典型参数适用于 25 °C 且电压为 5 V 的情况，仅供设计指导之用。
表 15. 5 V 直流运算放大器规范
符号
VOSOA
说明
输入偏移电压 （绝对值）
功耗 = 低，运算放大器偏压 = 低
功耗 = 低，运算放大器偏压 = 高
功耗 = 中，运算放大器偏压 = 低
功耗 = 中，运算放大器偏压 = 高
功耗 = 高，运算放大器偏压 = 低
功耗 = 高，运算放大器偏压 = 高
最小值
典型值
最大值
单位
–
–
–
–
–
–
1.6
1.6
1.6
1.6
1.6
1.6
10
10
10
10
10
10
mV
mV
mV
mV
mV
mV
注意
TCVOSOA
平均输入偏移电压漂移
–
4
23
µV/°C
I
EBOA
输入漏电流 （端口 0 模拟引脚）
–
200
–
pA
粗略测试结果为 1 µA
CINOA
输入电容 （端口 0 模拟引脚）
–
4.5
9.5
pF
取决于封装和引脚。
温度 = 25 °C
V
共模电压范围 （除功耗 = 高、运算放大器偏
压 = 高之外的所有情况）
0
–
VDD
V
共模电压范围 （功耗 = 高、运算放大器偏压
= 高）
0.5
–
VDD – 0.5
V
共模输入电压范围是通过模拟输出缓
冲器测得的。
该规范包含了因受模拟输出缓冲区特
性的影响而订的限制。
CMOA
CMRROA
共模抑制比
60
–
–
dB
GOLOA
开环增益
80
–
–
dB
VDD – 0.01
–
–
V
–
–
0.1
V
–
–
–
–
–
–
150
300
600
1200
2400
4600
200
400
800
1600
3200
6400
µA
µA
µA
µA
µA
µA
67
80
–
dB
VOHIGHOA 输出高电压摆幅 （内部信号）
VOLOWOA
输出低电压摆幅 （内部信号）
ISOA
供电电流 （含相关的 AGND 缓冲区）
功耗 = 低，运算放大器偏压 = 低
功耗 = 低，运算放大器偏压 = 高
功耗 = 中，运算放大器偏压 = 低
功耗 = 中，运算放大器偏压 = 高
功耗 = 高，运算放大器偏压 = 低
功耗 = 高，运算放大器偏压 = 高
PSRROA
供电电压抑制比
文档编号：001-63471 版本 *F
VSS  VIN  （VDD – 2.25）或
（VDD – 1.25 V）  VIN  VDD。
页 24/63
CY8C29466/CY8C29566
CY8C29666/CY8C29866
表 16. 3.3 V 直流运算放大器规范
符号
VOSOA
说明
最小值
典型值
最大值
单位
注意
在 VDD = 3.3 V 的条件下运行时，不允
许功耗 = 高、运算放大器偏压 = 高的
设置。
输入偏移电压 （绝对值）
功耗 = 低，运算放大器偏压 = 低
功耗 = 低，运算放大器偏压 = 高
功耗 = 中，运算放大器偏压 = 低
功耗 = 中，运算放大器偏压 = 高
功耗 = 高，运算放大器偏压 = 低
功耗 = 高，运算放大器偏压 = 高
–
–
–
–
–
–
1.4
1.4
1.4
1.4
1.4
–
10
10
10
10
10
–
mV
mV
mV
mV
mV
mV
TCVOSOA
平均输入偏移电压漂移
–
7
40
µV/°C
I
EBOA
输入漏电流 （端口 0 模拟引脚）
–
200
–
pA
粗略测试结果至 1 µA。
CINOA
输入电容 （端口 0 模拟引脚）
–
4.5
9.5
pF
取决于封装和引脚。
温度 = 25 °C
共模电压范围
0
–
VDD
V
共模输入电压范围是通过模拟输出缓
冲器测得的。
该规范包含以下限制由模拟输出缓冲
区特性所造成的限制。
CMRROA
共模抑制比
60
–
–
dB
GOLOA
开环增益
80
–
–
dB
V
CMOA
VOHIGHOA
输出高电压摆幅 （内部信号）
VDD – 0.01
–
–
V
VOLOWOA
输出低电压摆幅 （内部信号）
–
–
0.01
V
ISOA
供电电流 （含相关的 AGND 缓冲区）
功耗 = 低，运算放大器偏压 = 低
功耗 = 低，运算放大器偏压 = 高
功耗 = 中，运算放大器偏压 = 低
功耗 = 中，运算放大器偏压 = 高
功耗 = 高，运算放大器偏压 = 低
功耗 = 高，运算放大器偏压 = 高
PSRROA
供电电压抑制比
–
–
–
–
–
–
150
300
600
1200
2400
–
200
400
800
1600
3200
–
µA
µA
µA
µA
µA
µA
54
80
–
dB
在 VDD = 3.3 V 的条件下运行时，不允
许功耗 = 高、运算放大器偏压 = 高的
设置。
VSS  VIN  （VDD – 2.25）或
（VDD – 1.25 V）  VIN  VDD
直流低功耗电压比较器规范
表 17 分别列出了以下电压和温度范围内允许的最大和最小规范：4.75 V 至 5.25 V 和 –40 °C  TA  85 °C ； 3.0 V 至 3.6 V 和
–40 °C  TA  85 °C ；或 2.4 V 至 3.0 V 和 –40 °C  TA  85 °C。典型参数适用于 25 °C 且电压为 5 V 的情况，仅供设计指导之用。
表 17. 直流低功耗电压比较器规范
符号
VREFLPC
低功耗比较器 （LPC）的参考电压范围
ISLPC
LPC 供电电流
–
10
40
µA
LPC 电压偏移
–
2.5
30
mV
VOSLPC
说明
文档编号：001-63471 版本 *F
最小值
0.2
典型值
–
最大值
VDD – 1
单位
V
页 25/63
CY8C29466/CY8C29566
CY8C29666/CY8C29866
直流模拟输出缓冲器规范
表 18 和表 19 分别列出了以下电压和温度范围内允许的最大和最小规范：4.75 V 至 5.25 V 和 –40 °C  TA  85 °C，或 3.0 V 到 3.6 V
和 –40 °C  TA  85 °C。典型参数适用于 25 °C 且电压为 5 V 和 3.3 V 的情况，这些参数仅供设计指导之用。
表 18. 5 V 直流模拟输出缓冲器规范
符号
VOSOB
最小值
典型值
最大值
单位
输入偏移电压 （绝对值）
功耗 = 低，运算放大器偏压 = 低
功耗 = 低，运算放大器偏压 = 高
功耗 = 高，运算放大器偏压 = 低
功耗 = 高，运算放大器偏压 = 高
–
–
–
–
3.2
3.2
3.2
3.2
18
18
18
18
mV
mV
mV
mV
TCVOSOB
平均输入偏移电压漂移
–
5.5
26
µV/°C
VCMOB
共模输入电压范围
0.5
–
VDD – 1.0
V
ROUTOB
输出阻抗
功耗 = 低
功耗 = 高
–
–
–
–
1
1


VOHIGHOB
输出高电压摆幅
（电阻为 32  的负载被连接至 VDD/2）
功耗 = 低
功耗 = 高
0.5 × VDD + 1.3
0.5 × VDD + 1.3
–
–
–
–
V
V
输出低电压摆幅
（电阻为 32  的负载被连接至 VDD/2）
功耗 = 低
功耗 = 高
–
–
–
–
0.5 × VDD – 1.3
0.5 × VDD – 1.3
V
V
ISOB
供电电流包含偏压单元 （无负载）
功耗 = 低
功耗 = 高
–
–
1.1
2.6
2
5
mA
mA
PSRROB
供电电压抑制比
40
64
CL
负载电容
–
–
VOLOWOB
说明
文档编号：001-63471 版本 *F
注意
dB
200
pF
本规范适用于由模拟输出
缓冲区驱动的外部电路。
页 26/63
CY8C29466/CY8C29566
CY8C29666/CY8C29866
表 19. 3.3 V 直流模拟输出缓冲区规范
符号
VOSOB
最小值
典型值
最大值
单位
输入偏移电压 （绝对值）
功耗 = 低，运算放大器偏压 = 低
功耗 = 低，运算放大器偏压 = 高
功耗 = 高，运算放大器偏压 = 低
功耗 = 高，运算放大器偏压 = 高
–
–
–
–
3.2
3.2
6
6
20
20
25
25
mV
mV
mV
mV
TCVOSOB
平均输入偏移电压漂移
功耗 = 低，运算放大器偏压 = 低
功耗 = 低，运算放大器偏压 = 高
功耗 = 高，运算放大器偏压 = 低
功耗 = 高，运算放大器偏压 = 高
–
–
–
–
8
8
12
12
32
32
41
41
µV/°C
µV/°C
µV/°C
µV/°C
VCMOB
共模输入电压范围
0.5
–
VDD – 1.0
V
ROUTOB
输出阻抗
功耗 = 低
功耗 = 高
–
–
–
–
10
10
Ω
Ω
VOHIGHOB
输出高电压摆幅
（电阻为 32  的负载被连接至
VDD/2）
功耗 = 低
功耗 = 高
0.5 × VDD + 1.0
0.5 × VDD + 1.0
–
–
–
–
V
V
输出低电压摆幅
（电阻为 32  的负载被连接至
VDD/2）
功耗 = 低
功耗 = 高
–
–
–
–
0.5 × VDD – 1.0
0.5 × VDD – 1.0
V
V
ISOB
供电电流包含偏压单元 （无负载）
功耗 = 低
功耗 = 高
–
–
0.8
2.0
1
5
mA
mA
PSRROB
供电电压抑制比
60
64
–
dB
CL
负载电容
–
–
200
pF
VOLOWOB
说明
文档编号：001-63471 版本 *F
注意
不建议使用高功耗
设置。
不建议使用高功耗
设置。
本规范适用于由模拟输
出缓冲区驱动的外部电
路。
页 27/63
CY8C29466/CY8C29566
CY8C29666/CY8C29866
直流开关电压泵规范
表 20 分别列出了以下电压和温度范围内允许的最大和最小规范：4.75 V 至 5.25 V 和 –40 °C  TA  85 °C ；或 3.0 V 到 3.6 V 和
–40 °C  TA  85 °C。典型参数适用于 25 °C 且电压为 5 V 和 3.3 V 的情况，这些参数仅供设计指导之用。
表 20. 直流开关模式升压泵 （SMP）规范
符号
VPUMP 5 V
在 VDD 上的泵输出电压为 5 V
说明
最小值
4.75
典型值
5.0
最大值
5.25
单位
V
VPUMP 3 V
在 VDD 上的泵输出电压为 3 V
3.00
3.25
3.60
V
IPUMP
可用输出电流
VBAT = 1.5 V， VPUMP = 3.25 V
VBAT = 1.8 V， VPUMP = 5.0 V
8
5
–
–
–
–
mA
mA
VBAT5 V
来自电池的输入电压范围
1.8
–
5.0
V
根据注释 15 进行配置。SMP 激发电
压被设置为 5.0 V
VBAT3 V
来自电池的输入电压范围
1.0
–
3.3
V
根据注释 15 进行配置。SMP 激发电
压被设置为 3.25 V
VBATSTART
来自电池的最低输入电压，用于启
动泵
1.2
–
–
V
根据注释 15 进行配置。
0 °C  TA 100。当 TA = –40 °C 时，
该电压为 1.25 V
VPUMP_Line
电压调节 （在 VBAT 范围内）
–
5
–
%VO
根据注释 15 进行配置。 VO 是 DC
POR 和 LVD 规范中通过 VM[2:0] 设
置指定的 “ 泵激发的 VDD 值 ”，第
36 页上 的表 26“ 直流 POR、 SMP
和 LVD 规范 ”
VPUMP_Load
负载调节
–
5
–
%VO
根据注释 15 进行配置。 VO 是第 36
页上 的表 26“ 直流 POR、 SMP 和
LVD 规范 ” 中由 VM[2:0] 设置指定的
“ 泵激发的 VDD 值 ”
根据注释 15 进行配置。
负载为 5 mA
VPUMP_Ripple 输出电压纹波 （取决于电容 / 负
载）
E3
效率
–
100
–
mVpp
35
50
–
%
FPUMP
开关频率
–
1.4
–
MHz
开关占空比
–
50
–
%
DCPUMP
注意
根据注释 15 进行配置。平均值，
忽略纹波。 SMP 激发电压被设置为
5.0 V
根据注释 15 进行配置。平均值，
忽略纹波。 SMP 激发电压被设置为
3.25 V
根据注释 15 进行配置
SMP 激发电压被设置为 3.25 V
SMP 激发电压被设置为 5.0 V
根据注释 15 进行配置。负载为
5 mA SMP 激发电压设置为
3.25 V
注释：
15. L1 = 2 µH 电感， C1 = 10 µF 电容， D1 = 肖特基二极管。请参见图 12。
文档编号：001-63471 版本 *F
页 28/63
CY8C29466/CY8C29566
CY8C29666/CY8C29866
图 12. 基本开关电压泵电路
D1
Vdd
L1
V BAT
+
V PUMP
C1
SMP
Battery
PSoC
Vss
直流模拟参考规范
下表分别列出了以下电压和温度范围内许可的最大和最小规范：4.75 V 至 5.25 V 和 –40 °C  TA  85 °C，或 3.0 V 到 3.6 V 和
–40 °C  TA  85 °C。典型参数适用于 25 °C 且电压为 5 V 和 3.3 V 的情况，这些参数仅供设计指导之用。
RefHI 和 RefLO 许可的规范是通过模拟连续时间 PSoC 模块测得的。 RefHI 和 RefLO 的功耗水平是指模拟参考控制寄存器的功耗。
在 AGND 旁路模式下，在 P2[4] 端测量 AGND。每个模拟连接时间 PSoC 模块将最大值为 10 mV 的额外偏移误差添加到本地 AGND
缓冲区所许可的 AGND 规范。除非另行规定，否则参考控制功耗可以设置为中或高。
注意 ：当使用由模拟参考决定的模拟源时，避免使用 P2[4] 数字信号。 AGND 上可能出现数字信号的某些耦合。
表 21. 5 V 直流模拟参考规范
参考
ARF_CR[5:3]
参考功耗设置
参考功耗 = 高
运算放大器偏压 = 高
参考电压
说明
VREFHI 参考电压为高 VDD/2 + 带隙
AGND
VDD/2
VAGND
最小值
典型值
最大值
单位
VDD/2 + 1.228
VDD/2 + 1.290
VDD/2 + 1.352
V
VDD/2 – 0.078
VDD/2 – 0.007
VDD/2 + 0.063
V
VREFLO 参考电压为低 VDD/2 – 带隙
VREFHI 参考电压为高 VDD/2 + 带隙
AGND
VDD/2
VAGND
VDD/2 – 1.336
VDD/2 – 1.295
VDD/2 – 1.250
V
VDD/2 + 1.224
VDD/2 + 1.293
VDD/2 + 1.356
V
VDD/2 – 0.056
VDD/2 – 0.005
VDD/2 + 0.043
V
VREFLO 参考电压为低 VDD/2 – 带隙
VREFHI 参考电压为高 VDD/2 + 带隙
参考功耗 = 中
运算放大器偏压 = 高 V
AGND
VDD/2
AGND
VDD/2 – 1.338
VDD/2 – 1.298
VDD/2 – 1.255
V
VDD/2 + 1.226
VDD/2 + 1.293
VDD/2 + 1.356
V
参考功耗 = 高
运算放大器偏压 = 低
0b000
符号
VDD/2 – 0.057
VDD/2 – 0.006
VDD/2 + 0.044
V
VREFLO 参考电压为低 VDD/2 – 带隙
VREFHI 参考电压为高 VDD/2 + 带隙
参考功耗 = 中
运算放大器偏压 = 低 V
AGND
VDD/2
AGND
VDD/2 – 1.337
VDD/2 – 1.298
VDD/2 – 1.256
V
VDD/2 + 1.226
VDD/2 + 1.294
VDD/2 + 1.359
V
VDD/2 – 0.047
VDD/2 – 0.004
VDD/2 + 0.035
V
VREFLO 参考电压为低 VDD/2 – 带隙
VDD/2 – 1.338
VDD/2 – 1.299
VDD/2 – 1.258
V
文档编号：001-63471 版本 *F
页 29/63
CY8C29466/CY8C29566
CY8C29666/CY8C29866
表 21. 5 V 直流模拟参考规范
参考
ARF_CR[5:3]
（续）
参考功耗设置
参考功耗 = 高
运算放大器偏压 = 高
0b001
参考电压
说明
最小值
VREFHI 参考电压为高 P2[4] + P2[6]
P2[4] + P2[6] –
0.085
（P2[4] = VDD/2，
P2[6] = 1.3 V）
VAGND
AGND
P2[4]
P2[4]
典型值
最大值
单位
P2[4] + P2[6] –
0.016
P2[4] + P2[6]
+ 0.044
V
P2[4]
P2[4]
–
VREFLO 参考电压为低 P2[4] – P2[6]
P2[4] – P2[6] –
0.022
（P2[4] = VDD/2，
P2[6] = 1.3 V）
VREFHI 参考电压为高 P2[4] + P2[6]
P2[4] + P2[6] –
参考功耗 = 高
运算放大器偏压 = 低
0.077
（P2[4] = VDD/2，
P2[6] = 1.3 V）
VAGND
AGND
P2[4]
P2[4]
P2[4] – P2[6] + P2[4] – P2[6] +
0.010
0.055
V
P2[4] + P2[6] –
0.010
P2[4] + P2[6]
+ 0.051
V
P2[4]
P2[4]
VREFLO 参考电压为低 P2[4] – P2[6]
P2[4] – P2[6] –
0.022
（P2[4] = VDD/2，
P2[6] = 1.3 V）
VREFHI 参考电压为高 P2[4] + P2[6]
P2[4] + P2[6] –
参考功耗 = 中
运算放大器偏压 = 高
0.070
（P2[4] = VDD/2，
P2[6] = 1.3 V）
VAGND
AGND
P2[4]
P2[4]
P2[4] – P2[6] + P2[4] – P2[6] +
0.005
0.039
V
P2[4] + P2[6] –
0.010
P2[4] + P2[6]
+ 0.050
V
P2[4]
P2[4]
–
VREFLO 参考电压为低 P2[4] – P2[6]
P2[4] – P2[6] –
0.022
（P2[4] = VDD/2，
P2[6] = 1.3 V）
VREFHI 参考电压为高 P2[4] + P2[6]
P2[4] + P2[6] –
参考功耗 = 中
运算放大器偏压 = 低
0.070
（P2[4] = VDD/2，
P2[6] = 1.3 V）
VAGND
AGND
P2[4]
P2[4]
P2[4] – P2[6] + P2[4] – P2[6] +
0.005
0.039
V
P2[4] + P2[6] –
0.007
P2[4] + P2[6]
+ 0.054
V
P2[4]
P2[4]
VREFLO 参考电压为低 P2[4] – P2[6]
P2[4] – P2[6] –
0.022
（P2[4] = VDD/2，
P2[6] = 1.3 V）
VREFHI 参考电压为高 VDD
VDD – 0.037
P2[4] – P2[6] + P2[4] – P2[6] +
0.002
0.032
VDD – 0.009
VDD
V
VAGND
VDD/2 – 0.061
VDD/2 – 0.006
VDD/2 + 0.047
V
VSS
VSS + 0.007
VSS + 0.028
V
参考功耗 = 高
运算放大器偏压 = 高
参考功耗 = 高
运算放大器偏压 = 低
0b010
符号
参考功耗 = 中
运算放大器偏压 = 高
参考功耗 = 中
运算放大器偏压 = 低
AGND
VDD/2
VREFLO 参考电压为低 VSS
VREFHI 参考电压为高 VDD
VAGND
AGND
VDD/2
VREFLO 参考电压为低 VSS
VREFHI 参考电压为高 VDD
VAGND
AGND
VDD/2
VREFLO 参考电压为低 VSS
VREFHI 参考电压为高 VDD
VAGND
AGND
VDD/2
VREFLO 参考电压为低 VSS
文档编号：001-63471 版本 *F
–
–
V
VDD – 0.039
VDD – 0.006
VDD
V
VDD/2 – 0.049
VDD/2 – 0.005
VDD/2 + 0.036
V
VSS
VSS + 0.005
VSS + 0.019
V
VDD – 0.037
VDD – 0.007
VDD
V
VDD/2 – 0.054
VDD/2 – 0.005
VDD/2 + 0.041
V
VSS
VSS + 0.006
VSS + 0.024
V
VDD – 0.042
VDD – 0.005
VDD
V
VDD/2 – 0.046
VDD/2 – 0.004
VDD/2 + 0.034
V
VSS
VSS + 0.004
VSS + 0.017
V
页 30/63
CY8C29466/CY8C29566
CY8C29666/CY8C29866
表 21. 5 V 直流模拟参考规范
参考
ARF_CR[5:3]
（续）
参考功耗设置
最小值
典型值
最大值
单位
VREFHI 参考电压为高 3 × 带隙
VAGND
AGND
2 × 带隙
VREFLO 参考电压为低 带隙
3.788
3.891
3.986
V
2.500
2.604
2.699
V
1.257
1.306
1.359
V
VREFHI 参考电压为高 3 × 带隙
参考功耗 = 高
运算放大器偏压 = 低 V
AGND
2 × 带隙
AGND
VREFLO 参考电压为低 带隙
3.792
3.893
3.982
V
2.518
2.602
2.692
V
1.256
1.302
1.354
V
VREFHI 参考电压为高 3 × 带隙
VAGND
AGND
2 × 带隙
VREFLO 参考电压为低 带隙
3.795
3.894
3.993
V
2.516
2.603
2.698
V
1.256
1.303
1.353
V
VREFHI 参考电压为高 3 × 带隙
VAGND
AGND
2 × 带隙
VREFLO 参考电压为低 带隙
3.792
3.895
3.986
V
2.522
2.602
2.685
V
1.255
1.301
1.350
V
VREFHI 参考电压为高 2 × 带隙 + P2[6]
（P2[6] = 1.3 V）
VAGND
AGND
2 × 带隙
2.495 + P2[6]
2.586 + P2[6]
2.657 + P2[6]
V
2.502
2.604
2.719
V
VREFLO 参考电压为低 2 × 带隙 – P2[6]
（P2[6] =1.3 V）
VREFHI 参考电压为高 2 × 带隙 + P2[6]
参考功耗 = 高
运算放大器偏压 = 低
（P2[6] = 1.3 V）
VAGND
AGND
2 × 带隙
2.531 – P2[6]
2.611 – P2[6]
2.681 – P2[6]
V
2.500 + P2[6]
2.591 + P2[6]
2.662 + P2[6]
V
2.519
2.602
2.693
V
2.530 – P2[6]
2.605 – P2[6]
2.666 – P2[6]
V
2.503 + P2[6]
2.592 + P2[6]
2.662 + P2[6]
V
参考功耗 = 高
运算放大器偏压 = 高
0b011
参考功耗 = 中
运算放大器偏压 = 高
参考功耗 = 中
运算放大器偏压 = 低
参考功耗 = 高
运算放大器偏压 = 高
0b100
符号
参考电压
说明
VREFLO 参考电压为低 2 × 带隙 – P2[6]
（P2[6] = 1.3 V）
VREFHI 参考电压为高 2 × 带隙 + P2[6]
参考功耗 = 中
运算放大器偏压 = 高
（P2[6] = 1.3 V）
VAGND
AGND
2 × 带隙
VREFLO 参考电压为低 2 × 带隙 – P2[6]
（P2[6] =1.3 V）
VREFHI 参考电压为高 2 × 带隙 + P2[6]
参考功耗 = 中
运算放大器偏压 = 低
（P2[6] =1.3 V）
VAGND
AGND
2 × 带隙
VREFLO 参考电压为低 2 × 带隙 – P2[6]
（P2[6] =1.3 V）
文档编号：001-63471 版本 *F
2.517
2.603
2.698
V
2.529 – P2[6]
2.606 – P2[6]
2.665 – P2[6]
V
2.505 + P2[6]
2.594 + P2[6]
2.665 + P2[6]
V
2.525
2.602
2.685
V
2.528 – P2[6]
2.603 – P2[6]
2.661 – P2[6]
V
页 31/63
CY8C29466/CY8C29566
CY8C29666/CY8C29866
表 21. 5 V 直流模拟参考规范
参考
ARF_CR[5:3]
（续）
参考功耗设置
最小值
典型值
最大值
单位
VREFHI 参考电压为高 P2[4] + 带隙
（P2[4] = VDD/2）
VAGND
AGND
P2[4]
P2[4] + 1.222
P2[4] + 1.290
P2[4] + 1.343
V
P2[4]
P2[4]
P2[4]
–
VREFLO 参考电压为低 P2[4] – 带隙
（P2[4] = VDD/2）
VREFHI 参考电压为高 P2[4] + 带隙
参考功耗 = 高
运算放大器偏压 = 低
（P2[4] = VDD/2）
VAGND
AGND
P2[4]
P2[4] – 1.331
P2[4] – 1.295
P2[4] – 1.254
V
P2[4] + 1.226
P2[4] + 1.293
P2[4] + 1.347
V
参考功耗 = 高
运算放大器偏压 = 高
0b101
符号
参考电压
说明
VREFLO 参考电压为低 P2[4] – 带隙
（P2[4] = VDD/2）
VREFHI 参考电压为高 P2[4] + 带隙
参考功耗 = 中
运算放大器偏压 = 高
（P2[4] = VDD/2）
VAGND
AGND
P2[4]
VREFLO 参考电压为低 P2[4] – 带隙
（P2[4] = VDD/2）
V
参考功耗 = 中
REFHI 参考电压为高 P2[4] + 带隙
运算放大器偏压 = 低
（P2[4] = VDD/2）
VAGND
AGND
P2[4]
参考功耗 = 高
运算放大器偏压 = 高
VREFLO 参考电压为低 P2[4] – 带隙
（P2[4] = VDD/2）
VREFHI 参考电压为高 2 × 带隙
VAGND
AGND
带隙
VREFLO 参考电压为低 VSS
VREFHI 参考电压为高 2 × 带隙
参考功耗 = 高
运算放大器偏压 = 低 V
AGND
带隙
AGND
0b110
参考功耗 = 中
运算放大器偏压 = 高
参考功耗 = 中
运算放大器偏压 = 低
P2[4]
–
P2[4] – 1.259
V
P2[4] + 1.227
P2[4] + 1.294
P2[4] + 1.347
V
P2[4]
P2[4]
P2[4]
–
P2[4] – 1.331
P2[4] – 1.298
P2[4] – 1.259
V
P2[4] + 1.228
P2[4] + 1.295
P2[4] + 1.349
V
P2[4]
P2[4]
P2[4]
–
P2[4] – 1.332
P2[4] – 1.299
P2[4] – 1.260
V
2.535
2.598
2.644
V
1.227
1.305
1.398
V
VSS
VSS + 0.009
VSS + 0.038
V
2.530
2.598
2.643
V
1.244
1.303
1.370
V
VSS
VSS + 0.005
VSS + 0.024
V
2.532
2.598
2.644
V
1.239
1.304
1.380
V
VREFLO 参考电压为低 VSS
VREFHI 参考电压为高 2 × 带隙
VAGND
AGND
带隙
VSS
VSS + 0.006
VSS + 0.026
V
2.528
2.598
2.645
V
1.249
1.302
1.362
V
VSS
VSS + 0.004
VSS + 0.018
V
4.041
4.155
4.234
V
VREFLO 参考电压为低 VSS
VREFHI 参考电压为高 3.2 × 带隙
参考功耗 = 高
运算放大器偏压 = 低 V
AGND
1.6 × 带隙
AGND
VREFLO 参考电压为低 VSS
VREFHI 参考电压为高 3.2 × 带隙
参考功耗 = 中
运算放大器偏压 = 高 V
AGND
1.6 × 带隙
AGND
VREFLO 参考电压为低 VSS
VREFHI 参考电压为高 3.2 × 带隙
参考功耗 = 中
运算放大器偏压 = 低 V
AGND
1.6 × 带隙
AGND
VREFLO 参考电压为低 VSS
文档编号：001-63471 版本 *F
P2[4]
P2[4] – 1.298
VREFLO 参考电压为低 VSS
VREFHI 参考电压为高 2 × 带隙
VAGND
AGND
带隙
VREFLO 参考电压为低 VSS
VREFHI 参考电压为高 3.2 × 带隙
参考功耗 = 高
运算放大器偏压 = 高 V
AGND
1.6 × 带隙
AGND
0b111
P2[4]
P2[4] – 1.331
1.998
2.083
2.183
V
VSS
VSS + 0.010
VSS + 0.038
V
4.047
4.153
4.236
V
2.012
2.082
2.157
V
VSS
VSS + 0.006
VSS + 0.024
V
4.049
4.154
4.238
V
2.008
2.083
2.165
V
VSS
VSS + 0.006
VSS + 0.026
V
4.047
4.154
4.238
V
2.016
2.081
2.150
V
VSS
VSS + 0.004
VSS + 0.018
V
页 32/63
CY8C29466/CY8C29566
CY8C29666/CY8C29866
表 22. 3.3 V 直流模拟参考规范
参考
ARF_CR[5:3]
参考功耗设置
符号
VREFHI
参考功耗 = 高
运算放大器偏压 = 高
参考功耗 = 高
运算放大器偏压 = 低
0b000
参考功耗 = 中
运算放大器偏压 = 高
参考功耗 = 中
运算放大器偏压 = 低
VAGND
参考电压
说明
参考电压为高 VDD/2 + 带隙
AGND
典型值
最大值
单位
VDD/2 + 1.225
VDD/2 + 1.292
VDD/2 + 1.361
V
VDD/2 – 0.067
VDD/2 – 0.002
VDD/2 + 0.063
V
VREFLO 参考电压为低 VDD/2 – 带隙
VDD/2 – 1.35
VDD/2 – 1.293
VDD/2 – 1.210
V
VREFHI
VDD/2 + 1.218
VDD/2 + 1.294
VDD/2 + 1.370
V
VDD/2 – 0.038
VDD/2 – 0.001
VDD/2 + 0.035
V
VREFLO 参考电压为低 VDD/2 – 带隙
VDD/2 – 1.329
VDD/2 – 1.296
VDD/2 – 1.259
V
VREFHI
VDD/2 + 1.221
VDD/2 + 1.294
VDD/2 + 1.366
V
VDD/2 – 0.050
VDD/2 – 0.002
VDD/2 + 0.046
V
VREFLO 参考电压为低 VDD/2 – 带隙
VDD/2 – 1.331
VDD/2 – 1.296
VDD/2 – 1.260
V
VREFHI
VDD/2 + 1.226
VDD/2 + 1.295
VDD/2 + 1.365
V
VDD/2 – 0.028
VDD/2 – 0.001
VDD/2 + 0.025
V
VDD/2 – 1.329
VDD/2 – 1.297
VDD/2 – 1.262
V
参考电压为高 P2[4] + P2[6]
P2[4] + P2[6] – P2[4] + P2[6] – P2[4] + P2[6] +
（P2[4] = VDD/2，
0.098
0.018
0.055
V
VAGND
VAGND
VAGND
VDD/2
最小值
参考电压为高 VDD/2 + 带隙
AGND
VDD/2
参考电压为高 VDD/2 + 带隙
AGND
VDD/2
参考电压为高 VDD/2 + 带隙
AGND
VDD/2
VREFLO 参考电压为低 VDD/2 – 带隙
VREFHI
P2[6] = 0.5 V）
参考功耗 = 高
运算放大器偏压 = 高
VAGND
AGND
P2[4]
P2[4]
P2[4]
P2[4]
VREFLO 参考电压为低 P2[4] – P2[6]
P2[4] – P2[6] – P2[4] – P2[6] + P2[4] – P2[6] +
（P2[4] = VDD/2，
0.055
0.013
0.086
–
V
P2[6] = 0.5 V）
VREFHI
参考电压为高 P2[4] + P2[6]
P2[4] + P2[6] – P2[4] + P2[6] – P2[4] + P2[6] +
（P2[4] = VDD/2，
0.082
0.011
0.050
V
P2[6] = 0.5 V）
参考功耗 = 高
运算放大器偏压 = 低
VAGND
AGND
P2[4]
P2[4]
P2[4]
P2[4]
VREFLO 参考电压为低 P2[4] – P2[6]
P2[4] – P2[6] – P2[4] – P2[6] + P2[4] – P2[6] +
（P2[4] = VDD/2，
0.037
0.006
0.054
–
V
P2[6] = 0.5 V)
0b001
VREFHI
参考电压为高 P2[4] + P2[6]
P2[4] + P2[6] – P2[4] + P2[6] – P2[4] + P2[6] +
（P2[4] = VDD/2，
0.079
0.012
0.047
V
P2[6] = 0.5 V）
参考功耗 = 中
运算放大器偏压 = 高
VAGND
AGND
P2[4]
P2[4]
P2[4]
P2[4]
VREFLO 参考电压为低 P2[4] – P2[6]
P2[4] – P2[6] – P2[4] – P2[6] + P2[4] – P2[6] +
（P2[4] = VDD/2，
0.038
0.006
0.057
–
V
P2[6] = 0.5 V）
VREFHI
参考电压为高 P2[4] + P2[6]
P2[4] + P2[6] – P2[4] + P2[6] – P2[4] + P2[6] +
（P2[4] = VDD/2，
0.080
0.008
0.055
V
P2[6] = 0.5 V）
参考功耗 = 中
运算放大器偏压 = 低
VAGND
AGND
P2[4]
P2[4]
P2[4]
P2[4]
VREFLO 参考电压为低 P2[4] – P2[6]
P2[4] – P2[6] – P2[4] – P2[6] + P2[4] – P2[6] +
（P2[4] = VDD/2，
0.032
0.003
0.042
–
V
P2[6] = 0.5 V）
文档编号：001-63471 版本 *F
页 33/63
CY8C29466/CY8C29566
CY8C29666/CY8C29866
表 22. 3.3 V 直流模拟参考规范 （续）
参考
ARF_CR[5:3]
参考功耗设置
符号
VREFHI
参考功耗 = 高
运算放大器偏压 = 高
VAGND
参考电压
说明
参考电压为高 VDD
AGND
VDD/2
VREFLO 参考电压为低 Vss
VREFHI 参考电压为高 VDD
参考功耗 = 高
运算放大器偏压 = 低
VAGND
AGND
VDD/2
VREFLO 参考电压为低 Vss
VREFHI 参考电压为高 VDD
0b010
参考功耗 = 中
运算放大器偏压 = 高
VAGND
AGND
0b011
所有功耗设置。
不适用于 3.3 V 的电
压
0b100
所有功耗设置。
不适用于 3.3 V 的电
压
VAGND
–
参考功耗 = 高
运算放大器偏压 = 低
0b101
参考功耗 = 中
运算放大器偏压 = 高
参考功耗 = 中
运算放大器偏压 = 低
文档编号：001-63471 版本 *F
VAGND
单位
VDD – 0.06
VDD – 0.010
VDD
V
VDD/2 – 0.05
VDD/2 – 0.002
VDD/2 + 0.040
V
Vss
Vss + 0.009
Vss + 0.056
V
VDD – 0.060
VDD – 0.006
VDD
V
VDD/2 – 0.028
VDD/2 – 0.001
VDD/2 + 0.025
V
Vss + 0.005
Vss + 0.034
V
VDD – 0.008
VDD
V
VDD/2 – 0.037
VDD/2 – 0.002
VDD/2 + 0.033
V
Vss
Vss + 0.007
Vss + 0.046
V
VDD – 0.057
VDD – 0.006
VDD
V
VDD/2 – 0.025
VDD/2 – 0.001
VDD/2 + 0.022
V
–
Vss
–
Vss + 0.004
–
Vss + 0.030
–
V
–
–
–
–
–
–
P2[4] + 1.213
P2[4] + 1.291
P2[4] + 1.367
V
VDD/2
–
最大值
Vss
VDD/2
VREFLO 参考电压为低 Vss
–
–
VREFHI
参考功耗 = 高
运算放大器偏压 = 高
AGND
典型值
VDD – 0.058
VREFLO 参考电压为低 Vss
VREFHI 参考电压为高 VDD
参考功耗 = 中
运算放大器偏压 = 低
最小值
参考电压为高 P2[4] + 带隙
（P2[4] = VDD/2）
AGND
P2[4]
VREFLO 参考功耗为低 P2[4] – 带隙
（P2[4] = VDD/2）
P2[4]
P2[4]
P2[4]
V
P2[4] – 1.333
P2[4] – 1.294
P2[4] – 1.208
V
VREFHI
P2[4] + 1.217
P2[4] + 1.294
P2[4] + 1.368
V
P2[4]
P2[4]
P2[4]
V
VREFLO 参考电压为低 P2[4] – 带隙
（P2[4] = VDD/2）
P2[4] – 1.320
P2[4] – 1.296
P2[4] – 1.261
V
VREFHI
P2[4] + 1.217
P2[4] + 1.294
P2[4] + 1.369
V
VAGND
VAGND
参考电压为高 P2[4] + 带隙
（P2[4] = VDD/2）
AGND
P2[4]
参考电压为高 P2[4] + 带隙
（P2[4] = VDD/2）
AGND
P2[4]
VREFLO 参考电压为低 P2[4] – 带隙
（P2[4] = VDD/2）
P2[4]
P2[4]
P2[4]
V
P2[4] – 1.322
P2[4] – 1.297
P2[4] – 1.262
V
VREFHI
P2[4] + 1.219
P2[4] + 1.295
P2[4] + 1.37
V
P2[4]
P2[4]
P2[4]
V
P2[4] – 1.324
P2[4] – 1.297
P2[4] – 1.262
V
VAGND
参考电压为高 P2[4] + 带隙
（P2[4] = VDD/2）
AGND
P2[4]
VREFLO 参考电压为低 P2[4] – 带隙
（P2[4] = VDD/2）
页 34/63
CY8C29466/CY8C29566
CY8C29666/CY8C29866
表 22. 3.3 V 直流模拟参考规范 （续）
参考
ARF_CR[5:3]
参考功耗设置
符号
VREFHI
参考功耗 = 高
运算放大器偏压 = 高
参考功耗 = 高
运算放大器偏压 = 低
0b110
参考功耗 = 中
运算放大器偏压 = 高
参考功耗 = 中
运算放大器偏压 = 低
所有功耗设置。
不适用于 3.3 V。
0b111
VAGND
参考电压
说明
参考电压为高 2 × 带隙
AGND
带隙
最小值
典型值
最大值
单位
2.507
2.598
2.698
V
1.203
1.307
1.424
V
VREFLO 参考电压为低 Vss
VREFHI 参考电压为高 2 × 带隙
Vss
Vss + 0.012
Vss + 0.067
V
2.516
2.598
2.683
V
VAGND
1.241
1.303
1.376
V
AGND
带隙
VREFLO 参考电压为低 Vss
VREFHI 参考电压为高 2 × 带隙
Vss
Vss + 0.007
Vss + 0.040
V
2.510
2.599
2.693
V
VAGND
1.240
1.305
1.374
V
AGND
带隙
VREFLO 参考电压为低 Vss
VREFHI 参考电压为高 2 × 带隙
Vss
Vss + 0.008
Vss + 0.048
V
2.515
2.598
2.683
V
VAGND
1.258
1.302
1.355
V
Vss
–
Vss + 0.005
–
Vss + 0.03
–
V
–
AGND
带隙
VREFLO 参考电压为低 Vss
–
–
–
直流模拟外部参考规范
下表分别列出了以下电压和温度范围内许可的最大和最小规范：4.75 V 至 5.25 V 和 –40 °C  TA  85 °C，或 3.0 V 到 3.6 V 和
–40 °C  TA 85 °C。典型参数适用于 25 °C 且电压为 5 V 和 3.3 V 的情况，这些参数仅供设计指导之用。
表 23. 5 V 直流模拟外部参考规范
参考电压为低
AGND
参考电压
低参考电压 = P2[4] – P2[6] （P2[4] = VCC/2， P2[6] = 1.3 V）
说明
最小值
1.12
典型值
1.221
最大值
1.28
单位
V
AGND = P2[4] （P2[4] = VCC/2）
2.487
2.499
2.513
V
参考电压为高
低参考电压 = P2[4] + P2[6] （P2[4] = VCC/2， P2[6] = 1.3 V）
3.67
3.759
3.93
V
表 24. 3.3 V 直流模拟外部参考规范
参考电压为低
AGND
参考
低参考电压 = P2[4] – P2[6] （P2[4] = VCC/2， P2[6] = 1.3 V）
说明
最小值
0.29
典型值
0.371
最大值
0.41
单位
V
AGND = P2[4] （P2[4] = VCC/2）
1.642
1.649
1.658
V
参考电压为高
低参考电压 = P2[4] + P2[6] （P2[4] = VCC/2， P2[6] = 1.3 V）
–
2.916
–
V
模拟 PSoC 模块的直流规范
下表分别列出了以下电压和温度范围内许可的最大和最小规范：4.75 V 至 5.25 V 和 –40 °C  TA  85 °C，或 3.0 V 到 3.6 V 和
–40 °C  TA  85 °C。典型参数适用于 25 °C 且电压为 5 V 和 3.3 V 的情况，这些参数仅供设计指导之用。
表 25. 直流模拟 PSoC 模块规范
符号
RCT
CSC
说明
电阻元件值 （连续时间）
电容值 （开关电容）
文档编号：001-63471 版本 *F
最小值
–
–
典型值
12.2
80
最大值
–
–
单位
k
fF
注意
页 35/63
CY8C29466/CY8C29566
CY8C29666/CY8C29866
直流 POR、 SMP 和 LVD 规范
下表分别列出了以下电压和温度范围内许可的最大和最小规范：4.75 V 至 5.25 V 和 –40 °C  TA  85 °C，或 3.0 V 到 3.6 V 和 –40 °C
 TA  85 °C。典型参数适用于 25 °C 且电压为 5 V 和 3.3 V 的情况，这些参数仅供设计指导之用。
表 26. 直流 POR、 SMP 和 LVD 规范
符号
VPPOR0R
VPPOR1R
VPPOR2R
说明
PPOR 被激发时的 VDD 值 （上升供电）
PORLEV[1:0] = 00b
PORLEV[1:0] = 01b
PORLEV[1:0] = 10b
最小值
典型值
最大值
单位
–
2.91
4.39
4.55
–
V
V
V
VPPOR0
VPPOR1
VPPOR2
PPOR 被激发时的 VDD 值 （下降供电）
PORLEV[1:0] = 00b
PORLEV[1:0] = 01b
PORLEV[1:0] = 10b
–
2.82
4.39
4.55
–
V
V
V
VPH0
VPH1
VPH2
PPOR 迟滞
PORLEV[1:0] = 00b
PORLEV[1:0] = 01b
PORLEV[1:0] = 10b
–
–
–
92
0
0
–
–
–
mV
mV
mV
VLVD0
VLVD1
VLVD2
VLVD3
VLVD4
VLVD5
VLVD6
VLVD7
LVD 被激发时的 VDD 值
VM[2:0] = 000b
VM[2:0] = 001b
VM[2:0] = 010b
VM[2:0] = 011b
VM[2:0] = 100b
VM[2:0] = 101b
VM[2:0] = 110b
VM[2:0] = 111b
2.86
2.96
3.07
3.92
4.39
4.55
4.63
4.72
2.92
3.02
3.13
4.00
4.48
4.64
4.73
4.81
2.98[16]
3.08
3.20
4.08
4.57
4.74[17]
4.82
4.91
V
V
V
V
V
V
V
VPUMP0
VPUMP1
VPUMP2
VPUMP3
VPUMP4
VPUMP5
VPUMP6
VPUMP7
激发 SMP 的 VDD 值
VM[2:0] = 000b
VM[2:0] = 001b
VM[2:0] = 010b
VM[2:0] = 011b
VM[2:0] = 100b
VM[2:0] = 101b
VM[2:0] = 110b
VM[2:0] = 111b
2.96
3.03
3.18
4.11
4.55
4.63
4.72
4.90
3.02
3.10
3.25
4.19
4.64
4.73
4.82
5.00
3.08
3.16
3.32
4.28
4.74
4.82
4.91
5.10
V
V
V
V
V
V
V
V
注意
V
注释：
16. 对于下降供电，始终比 PPOR （PORLEV = 00）高 50 mV。
17. 对于下降供电，始终比 PPOR （PORLEV = 10） 高 50 mV。
文档编号：001-63471 版本 *F
页 36/63
CY8C29466/CY8C29566
CY8C29666/CY8C29866
直流编程参数
下表分别列出了以下电压和温度范围内许可的最大和最小规范 ：4.75 V 至 5.25 V 和 –40 °C  TA  85 °C，或 3.0 V 到 3.6 V 和 –40
°C  TA  85 °C。典型参数适用于 25 °C 且电压为 5 V 和 3.3 V 的情况，这些参数仅供设计指导之用。
表 27. 直流编程规范
符号
VDDP
进行编程和清除操作时的 VDD
VDDLV
进行验证时使用的低电压 VDD
VDDHV
进行验证时使用的高电平 VDD
VDDIWRITE
闪存写入操作的供电电压
IDDP
编程或验证期间使用的供电电流
–
VILP
编程或验证期间的输入低电平电压
–
VIHP
编程或验证期间的输入高电平电压
2.2
–
–
V
IILP
编程或验证期间为 P1[0] 或 P1[1] 采取 Vilp 电压
时的输入电流
–
–
0.2
mA
驱动内部下拉电阻
IIHP
编程或验证期间为 P1[0] 或 P1[1] 施加 Vihp 电压
时的输入电流
–
–
1.5
mA
驱动内部下拉电阻
VOLV
编程或验证期间中输出低电平电压
–
–
VSS + 0.75
V
编程或验证期间中输出高电平电压
VDD – 1.0
–
VDD
V
[18]
VOHV
说明
最小值
典型值
最大值
单位
4.5
5
5.5
V
本规范适用于外部编程工
具的功能要求。
3
3.1
3.2
V
本规范适用于外部编程工
具的功能要求。
5.1
5.2
5.3
V
本规范适用于外部编程工
具的功能要求。
5.25
V
执行内部闪存写入时，
本规范适用于此器件。
10
30
mA
–
0.8
V
3.15
注意
FlashENPB
（每个模块的）闪存擦写次数
50,000
–
–
–
每个模块的擦 / 写周期数量
FlashENT
闪存擦写次数 （总计） [19]
1,800,000
–
–
–
擦 / 写周期数
10
–
–
年
FlashDR
闪存数据保留时间
I2C 直流规范
下表分别列出了以下电压和温度范围内许可的最大和最小规范：4.75 V 至 5.25 V 和 –40 °C  TA  85 °C，或 3.0 V 到 3.6 V 和
–40 °C  TA  85 °C。典型参数适用于 25 °C 且电压为 5 V 和 3.3 V 的情况，这些参数仅供设计指导之用。
表 28. I2C 直流规范
参数
VILI2C[20]
说明
输入低电平
最小值
–
典型值
–
最大值
0.3 × VDD
单位
V
注意
3.0 V  VDD 3.6 V
–
–
0.25 × VDD
V
4.75 V  VDD 5.25 V
VIHI2C[20]
输入高电平
0.7 × VDD
–
–
V
3.0 V VDD 5.25 V
VOLI2C
输出低电平
–
–
0.4
V
灌电流为 3 mA
–
–
0.6
V
灌电流为 6 mA
注释：
18. 仅当闪存在一个电压范围内工作时，才能保证每个模块均有 50,000 次擦 / 写循环的闪存耐久性。电压范围为 3.0 V 至 3.6 V 和 4.75 V 至 5.25 V。
19. 允许的最高模块耐久性擦 / 写循环为 36 x 50,000 次。这可以在使用 36 x 1 个模块 （每个模块最多 50,000 次擦 / 写循环）、 36 x 2 个模块 （每个模块最多 25,000
次擦 / 写循环）或 36 x 4 个模块 （每个模块最多 12,500 次擦 / 写循环）之间进行平衡 （将总擦 / 写循环次数限制为 36 x 50,000 次，而且单个模块的擦 / 写循环次
数不超过 50,000 次）。
对于整个工业级范围，您必须采用温度传感器用户模块 （FlashTemp），并在进行写入前将结果输入温度参数内。相关信息，请参考闪存 API 应用手册设计辅助 –
读取和写入 PSoC® 闪存 – AN2015 。
20. 所有 GPIO 均符合 DC GPIO 规范章节中直流 GPIO VIL 和 VIH 规范。此外， I2C GPIO 引脚也满足上述规范。
文档编号：001-63471 版本 *F
页 37/63
CY8C29466/CY8C29566
CY8C29666/CY8C29866
交流电气特性
交流芯片级参数
下表分别列出了以下电压和温度范围内许可的最大和最小规范：4.75 V 至 5.25 V 和 –40 °C  TA  85 °C，或 3.0 V 到 3.6 V 和
–40 °C  TA  85 °C。典型参数适用于 25 °C 且电压为 5 V 和 3.3 V 的情况，这些参数仅供设计指导之用。
注意：有关用户模块最大频率的信息，请参见各个用户模块数据表。
表 29. 交流芯片级参数
符号
FIMO24 [21]
说明
24 MHz 的内部主振荡器 （IMO）
频率
最小值
22.8
典型值
24
最大值
25.2[22,23]
单位
注意
MHz 已使用出厂预设值针对 5 V 或 3.3 V 工作电
压进行了调整。请参见第 21 页上的图 11。
SLIMO 模式 = 0。
5.5
6
6.5[22,23]
MHz 已使用出厂预设值针对 5 V 或 3.3 V 工作电
压进行了调整。请参见第 21 页上的图 11。
SLIMO 模式 = 0。
FIMO6
IMO 频率为 6 MHz
FCPU1
CPU 频率 （额定电压为 5 V）
0.0914
24
25.2[22]
MHz SLIMO 模式 = 0。
FCPU2
CPU 频率 （额定电压为 3.3 V）
0.0914
12
12.6[23]
MHz SLIMO 模式 = 0。
MHz 请参考第 43 页上的交流数字模块规范。
50.4
[22,24]
F48M
PSoC 数字模块频率
0
48
F24M
PSoC 数字模块频率
0
24
25.2 [24]
MHz
F32K1
内部低速振荡器频率
15
32
64
kHz
F32K2
外部晶振的频率
–
32.768
–
kHz
精度取决于电容和晶振。 50% 占空比。
F32K_U
内部低速振荡器 （ILO）的未调整
频率
5
–
100
kHz
复位后和 M8C 开始运行前，未对 ILO 进
行调整。欲了解有关此调整的详细信息，
请参见 《PSoC 技术参考手册》中的 “ 系
统复位 ” 一节。
FPLL
PLL 频率
–
23.986
–
MHz 晶振频率的倍数 （x732）
PLL 锁定时间
0.5
–
10
低增益设置的 PLL 锁定时间
0.5
–
50
毫秒
ms
外部晶振从启动到频率达到最终频
率的 1% 所用的时间
–
250
500
ms
TOSACC
外部晶振从启动到频率达到最终频
率的 100 ppm 所用的时间
–
300
600
毫秒
TXRST
外部复位脉冲宽度
10
–
–
ms
DC24M
24 MHz 占空比
40
50
60
%
DCILO
内部低速振荡器占空比
20
50
80
%
Step24M
24 MHz 的调整步长
Fout48M
48 MHz 输出频率
FMAX
行输入或行输出上信号的最大
频率。
TPLLSLEW
TPLLSLEWLOW
TOS
–
50
–
45.6
48.0
50.4[22, 23]
–
–
12.3
在 TOSACC 期间结束后，晶振的频率在其
最终频率的 100 ppm 之内。实现正确操作
的条件是使用具有适当负载且最大驱动能
力为 1 µW 的 32.768 kHz 晶振。 
3.0 V  VDD  5.5 V，–40 °C  TA  85 °C。
kHz
MHz 已经经过调整。使用出厂预设值
MHz
注释：
21. 勘误表：器件在 0 °C 到 70 °C 温度下运行时，频率容差会下降到 ±2.5%，如果在极限温度 （0 °C 以下或 70 °C 以上）下运行，频率容差可从 ±2.5% 增加到 ±5%。更
多有关信息，请参见第 60 页上的勘误表。
22. 4.75 V < VDD < 5.25 V。
23. 3.0 V <VDD < 3.6 V。有关在工作电压为 3.3 V 时进行微调的信息，请参见应用笔记针对 3.3 V PSoC® 微调的调整和工作电压 2.7 V — AN2012。
24. 有关用户模块最大频率的信息，请参见各个用户模块的数据表。
文档编号：001-63471 版本 *F
页 38/63
CY8C29466/CY8C29566
CY8C29666/CY8C29866
表 29. 交流芯片级参数 （续）
符号
SRPOWER_UP
说明
最小值
–
典型值
–
最大值
250
TPOWERUP [25]
从上电复位结束到 CPU 执行代码
时的时间
–
16
100
tjit_IMO[26]
24 MHz IMO 周期间的抖动
（RMS）
–
200
700
24 MHz IMO 长期 N 周期间抖动
（RMS）
–
300
900
24 MHz IMO 期间抖动值 （RMS）
–
100
400
24 MHz IMO 周期间抖动值
（RMS）
–
200
800
24 MHz IMO 长期 N 周期间抖动
（RMS）
–
300
1200
24 MHz IMO 期间抖动 （RMS）
–
100
700
tjit_PLL [26]
电源上升速率
单位
注意
V/ms 上电期间中的 VDD 转换速率
ms 从 0 V 开始上电。请参见 PSoC 技术参考
手册的 “ 系统复位 ” 一节。
ps N = 32
ps
N = 32
图 13. PLL 锁定时序图
PLL
Enable
TPLLSLEW
24 MHz
FPLL
PLL
Gain
0
图 14. 低增益设置的 PLL 锁定时序图
PLL
Enable
TPLLSLEWLOW
24 MHz
FPLL
PLL
Gain
1
图 15. 外部晶振启动时序图
32K
Select
32 kHz
TOS
F32K2
注释：
25. 勘误表 ：就在上电之前，如果器件的 VDD 下降至接地电压以下，那么除了闪存组 0 以外，对每一个 8 K 闪存组进行的第一次读取都有可能受到损害。为了解决这个
问题，请在使用这些闪存组之前进行模拟读取。更多有关信息，请参见第 60 页上的勘误表。
26. 更多有关信息，请参考赛普拉斯抖动规范 应用笔记 《了解赛普拉斯时序产品数据手册的抖动规范 — AN5054》。
文档编号：001-63471 版本 *F
页 39/63
CY8C29466/CY8C29566
CY8C29666/CY8C29866
交流通用 I/O 规范
下表分别列出了以下电压和温度范围内许可的最大和最小规范：4.75 V 至 5.25 V 和 –40 °C  TA  85 °C，或 3.0 V 到 3.6 V 和
–40 °C  TA  85 °C。典型参数适用于 25 °C 且电压为 5 V 和 3.3 V 的情况，这些参数仅供设计指导之用。
表 30. 交流 GPIO 参数
符号
FGPIO
tRiseF
tFallF
tRiseS
tFallS
说明
GPIO 工作频率
上升时间，正常强启动模式， Cload = 50 pF
下降时间，正常强驱动模式， Cload = 50 pF
上升时间，慢速强驱动模式， Cload = 50 pF
下降时间，慢速强驱动模式， Cload = 50 pF
最小值
0
3
2
10
10
典型值
–
–
–
27
22
最大值
12.3
18
18
–
–
单位
MHz
ns
ns
ns
ns
注意
正常强驱动模式
VDD = 4.75 ~ 5.25 V， 10% 至 90%VDD = 4.75 ~ 5.25 V， 10% 至 90%
VDD = 3 V ~ 5.25 V， 10% ~ 90%
VDD = 3 V ~ 5.25 V， 10% ~ 90%
图 16. 通用 I/O 时序图
90%
GPIO
Pin
Output
Voltage
10%
TRiseF
TRiseS
TFallF
TFallS
交流运算放大器规范
下表分别列出了以下电压和温度范围内许可的最大和最小规范：4.75 V 至 5.25 V 和 –40 °C  TA  85 °C，或 3.0 V 到 3.6 V 和
–40 °C  TA  85 °C。典型参数适用于 25 °C 且电压为 5 V 和 3.3 V 的情况，这些参数仅供设计指导之用。
建立时间、转换速率和增益带宽依赖于模拟连续时间 PSoC 模块。
在 3.3 V 下不支持功耗 = 高，且运算放大器偏压 = 高的情况。
表 31. 5 V 交流运算放大器规范
符号
tROA
tSOA
SRROA
SRFOA
BWOA
ENOA
说明
达到 0.1% 时的上升建立时间 （Cload =10 pF，步长 = 1 V，单位增益）
功耗 = 低，运算放大器偏压 = 低
功耗 = 中，运算放大器偏压 = 高
功耗 = 高，运算放大器偏压 = 高
达到 0.1% 时的下降建立时间 （Cload = 10 pF，步长 = 1 V，单位增益）
功耗 = 低，运算放大器偏压 = 低
功耗 = 中，运算放大器偏压 = 高
功耗 = 高，运算放大器偏压 = 高
升斜率 （20% - 80%）（Cload = 10 pF，步长 = 1 V，单位增益）
功耗 = 低，运算放大器偏压 = 低
功耗 = 中，运算放大器偏压 = 高
功耗 = 高，运算放大器偏压 = 高
下降斜率 （20% - 80%）（10 pF 负载，步长 = 1 V，单位增益）
功耗 = 低，运算放大器偏压 = 低
功耗 = 中，运算放大器偏压 = 高
功耗 = 高，运算放大器偏压 = 高
增益带宽积
功耗 = 低，运算放大器偏压 = 低
功耗 = 中，运算放大器偏压 = 高
功耗 = 高，运算放大器偏压 = 高
频率为 1 kHz 时的噪声 （功耗 = 中，运算放大器偏压 = 高）
文档编号：001-63471 版本 *F
最小值
典型值
最大值
单位
–
–
–
–
–
–
3.9
0.72
0.62
µs
µs
µs
–
–
–
–
–
–
5.9
0.92
0.72
µs
µs
µs
0.15
1.7
6.5
–
–
–
–
–
–
V/µs
V/µs
V/µs
0.01
0.5
4.0
–
–
–
–
–
–
V/µs
V/µs
V/µs
0.75
3.1
5.4
–
–
–
–
100
–
–
–
–
MHz
MHz
MHz
nV/rt-Hz
页 40/63
CY8C29466/CY8C29566
CY8C29666/CY8C29866
表 32. 3.3 V 交流运算放大器规范
符号
tROA
tSOA
SRROA
SRFOA
BWOA
ENOA
说明
达到 0.1% 时的上升建立时间 （10 pF 负载，步长 = 1 V，单位增益）
功耗 = 低，运算放大器偏压 = 低
功耗 = 中，运算放大器偏压 = 高
达到 0.1% 时的下降建立时间 （10 pF 负载，步长 = 1 V，单位增益）
功耗 = 低，运算放大器偏压 = 低
功耗 = 中，运算放大器偏压 = 高
上升斜率 （20% - 80%）（步长 = 1 V， 10 pF 负载，单位增益）
功耗 = 低，运算放大器偏压 = 低
功耗 = 中，运算放大器偏压 = 高
下降斜率 （20% - 80%）（步长 = 1 V， 10 pF 负载，单位增益）
功耗 = 低，运算放大器偏压 = 低
功耗 = 中，运算放大器偏压 = 高
增益带宽积
功耗 = 低，运算放大器偏压 = 低
功耗 = 中，运算放大器偏压 = 高
频率为 1 kHz 时的噪声 （功耗 = 中，运算放大器偏压 = 高）
最小值
典型值
最大值
单位
–
–
–
–
3.92
0.72
µs
µs
–
–
–
–
5.41
0.72
µs
µs
0.31
2.7
–
–
–
–
V/µs
V/µs
0.24
1.8
0.67
2.8
–
–
–
–
–
–
–
–
V/µs
V/µs
MHz
MHz
–
100
–
nV/rt-Hz
图 17. 典型的运算放大器噪声
nV/rtHz
10000
PH_BH
PH_BL
PM_BL
PL_BL
1000
100
10
0.001
文档编号：001-63471 版本 *F
0.01
0.1
Freq (kHz)
1
10
100
页 41/63
CY8C29466/CY8C29566
CY8C29666/CY8C29866
模拟参考的噪声频谱：
P2[4] 上的电容旁路时，分布到每个模块的模拟接地信号的噪声最多可降至原来的 1/5 （14 dB）。这种情况所采用的频率高于通过片
上 8.1 K 电阻和外部电容定义的转折频率。
图 18. 采用 P2[4] 旁路时的典型 AGND 噪声
AGND = 1.6 × Vbg
在较低频率下，运算放大器的噪声与 1/f 成正比，与功率无关，并且取决于器件的形状。在较高频率下，功耗水平越高，噪声谱级会
越低。
注意：图 18 所显示的电容值的单位为 µF。
交流低功耗电压比较器规范
下表分别列出了以下电压和温度范围内允许的最大和最小规范：4.75 V 至 5.25 V 和 –40 °C  TA  85 °C、 3.0 V 至 3.6 V 和
–40 °C  TA  85 °C 或 2.4 V 至 3.0 V 和 –40 °C  TA  85 °C。典型参数适用于 25°C 且电压为 5 V 的情况，仅供设计指导之用。
表 33. 交流低功耗比较器规范
符号
tRLPC
说明
LPC 响应时间
文档编号：001-63471 版本 *F
最小值
典型值
–
–
最大值 单位
50
µs
注意
已被设置的过压比较器参考电压  50 mV，并且该电压
值处于 VREFLPC 的电压范围内
页 42/63
CY8C29466/CY8C29566
CY8C29666/CY8C29866
交流数字模块规范
下表分别列出了以下电压和温度范围内许可的最大和最小规范：4.75 V 至 5.25 V 和 –40 °C  TA  85 °C，或 3.0 V 到 3.6 V 和 –40 °C
 TA  85 °C。典型参数适用于 25 °C 且电压为 5 V 和 3.3 V 的情况，这些参数仅供设计指导之用。
表 34. 交流数字模块规范
功能
所有功能
定时器
说明
最大值
单位
–
–
50.4
MHz
VDD < 4.75 V
–
–
25.2
MHz
aa 无捕获性能， VDD  4.75 V
–
–
50.4
MHz
aa 无捕获性能， VDD < 4.75 V
–
–
25.2
MHz
注意
输入时钟频率
–
–
25.2
MHz
50[27]
–
–
ns
aa 无使能输入， VDD  4.75 V
–
–
50.4
MHz
aa 无使能输入， VDD < 4.75 V
–
–
25.2
MHz
aa 具有捕获性能
输入时钟频率
–
–
25.2
MHz
50[27]
–
–
ns
aa 异步重启模式
20
–
–
ns
aa 同步重启模式
50[27]
–
–
ns
aa 禁用模式
50[27]
–
–
ns
输入时钟频率
VDD  4.75 V
–
–
50.4
MHz
aa 带有使能输入
使能输入脉宽
死区
典型值
模块输入时钟频率
VDD  4.75 V
捕获脉宽
计数器
最小值
停止 （kill）信号脉冲宽度
VDD < 4.75 V
–
–
25.2
MHz
CRCPRS
输入时钟频率
（PRS 模式）
VDD  4.75 V
–
–
50.4
MHz
VDD < 4.75 V
–
–
25.2
MHz
–
–
25.2
MHz
–
–
8.2
MHz
SPI 串行时钟 (SCLK) 频率等于二分频输入时钟的
频率
输入时钟在 SPIS 模式下为 SPI SCLK
CRCPRS
输入时钟频率
（CRC 模式）
SPIM
输入时钟频率
SPIS
–
–
4.1
MHz
50[27]
–
–
ns
aaVDD  4.75 V，两个停止位
–
–
50.4
MHz
aaVDD  4.75 V，一个停止位
aaVDD < 4.75 V
–
–
25.2
MHz
–
–
25.2
MHz
aaVDD  4.75 V，两个停止位
–
–
50.4
MHz
aaVDD  4.75 V，一个停止位
aaVDD < 4.75 V
–
–
25.2
MHz
–
–
25.2
MHz
输入时钟 （SCLK）频率
相邻传输之间的 SS_ Negated 宽
度
发送器
接收器
波特率等于 8 分频输入时钟频率
输入时钟频率
波特率等于 8 分频输入时钟频率
输入时钟频率
注释：
27. 50 ns 的最小输入脉冲宽度基于在 24 MHz （42 ns 标称周期）下运行的输入同步器。
文档编号：001-63471 版本 *F
页 43/63
CY8C29466/CY8C29566
CY8C29666/CY8C29866
交流模拟输出缓冲器规范
下表分别列出了以下电压和温度范围内许可的最大和最小规范 ：4.75 V 至 5.25 V 和 –40 °C  TA  85 °C，或 3.0 V 到 3.6 V 和
–40 °C  TA  85 °C。典型参数适用于 25 °C 且电压为 5 V 和 3.3 V 的情况，这些参数仅供设计指导之用。
表 35. 5 V 交流模拟输出缓冲器规范
符号
tROB
tSOB
SRROB
SRFOB
BWOB
BWOB
说明
达到 0.1% 的上升建立时间， 1 V 步长， 100 pF 负载
a 功耗 = 低
a 功耗 = 高
达到 0.1% 时的下降建立时间， 1 V 步长， 100 pF 负载
a 功耗 = 低
a 功耗 = 高
上升转换速率 （20% - 80%）， 1 V 步长， 100 pF 负载
a 功耗 = 低
a 功耗 = 高
下降转换速率 （80% - 20%）， 1 V 步长， 100 pF 负载
a 功耗 = 低
a 功耗 = 高
小信号带宽， 20 mVpp， 3dB BW， 100 pF 负载
a 功耗 = 低
a 功耗 = 高
大信号带宽， 1 Vpp， 3 dB BW， 100 pF 负载
a 功耗 = 低
a 功耗 = 高
最小值
典型值
最大值
单位
–
–
–
–
4
4
µs
µs
–
–
–
–
3.4
3.4
µs
µs
0.5
0.5
–
–
–
–
V/µs
V/µs
0.55
0.55
—
–
–
–
V/µs
V/µs
0.8
0.8
–
–
–
–
MHz
MHz
300
300
–
–
–
–
kHz
kHz
最小值
典型值
最大值
单位
–
–
–
–
4.7
4.7
µs
µs
–
–
–
–
4
4
µs
µs
0.36
0.36
–
–
–
–
V/µs
V/µs
0.40
0.40
–
–
–
–
V/µs
V/µs
0.7
0.7
–
–
–
–
MHz
MHz
200
200
–
–
–
–
kHz
kHz
表 36. 3.3 V 交流模拟输出缓冲器规范
符号
tROB
tSOB
SRROB
SRFOB
BWOB
BWOB
说明
达到 0.1% 的上升建立时间， 1 V 步长， 100 pF 负载
a 功耗 = 低
a 功耗 = 高
达到 0.1% 的下降建立时间， 1 V 步长， 100 pF 负载
a 功耗 = 低
a 功耗 = 高
上升转换速率 （20% - 80%）， 1 V 步长， 100 pF 负载
a 功耗 = 低
a 功耗 = 高
下降转换速率 （80% - 20%）， 1 V 步长， 100 pF 负载
a 功耗 = 低
a 功耗 = 高
小信号带宽， 20 mVpp， 3dB BW， 100 pF 负载
a 功耗 = 低
a 功耗 = 高
大信号带宽， 1 Vpp， 3 dB BW， 100 pF 负载
a 功耗 = 低
a 功耗 = 高
交流外部时钟规范
下表分别列出了以下电压和温度范围内许可的最大和最小规范：4.75 V 至 5.25 V 和 –40 °C  TA  85 °C，或 3.0 V 到 3.6 V 和
–40 °C  TA  85 °C。典型参数适用于 25 °C 且电压为 5 V 和 3.3 V 的情况，这些参数仅供设计指导之用。
表 37. 5 V 交流外部时钟规范
符号
FOSCEXT
频率
说明
–
最小值
0.093
典型值
–
最大值
24.6
单位
MHz
高电平周期
20.6
–
5300
ns
–
低电平周期
20.6
–
–
ns
–
从给 IMO 上电到切换的时间
150
–
–
µs
文档编号：001-63471 版本 *F
页 44/63
CY8C29466/CY8C29566
CY8C29666/CY8C29866
表 38. 3.3 V 交流外部时钟规范
符号
FOSCEXT
说明
CPU 时钟被一分频后得到的频率
最小值
0.093
典型值
–
最大值
12.3
单位
MHz
FOSCEXT
CPU 时钟被二分频或更高分频时得到的频率
0.186
–
24.6
MHz
–
CPU 时钟一分频时的高电平周期
41.7
–
5300
ns
–
CPU 时钟一分频时的低电平周期
41.7
–
–
ns
–
从给 IMO 上电到切换的时间
150
–
–
µs
交流编程参数
下表分别列出了以下电压和温度范围内许可的最大和最小规范：4.75 V 至 5.25 V 和 –40 °C  TA  85 °C，或 3.0 V 到 3.6 V 和
–40 °C  TA  85 °C。典型参数适用于 25 °C 且电压为 5 V 和 3.3 V 的情况，这些参数仅供设计指导之用。
表 39. 交流编程参数
符号
说明
tRSCLK
SCLK 的上升时间
tFSCLK
最小值
1
典型值
–
最大值
20
单位
ns
–
注意
SCLK 的下降时间
1
–
20
ns
–
tSSCLK
从数据建立时间到 SCLK 下降沿的时间
40
–
–
ns
–
tHSCLK
从 SCLK 下降沿后的数据保持时间
40
–
–
ns
–
FSCLK
SCLK 的频率
0
–
8
MHz
–
tERASEB
闪存擦除时间 （区块）
–
10
–
ms
–
tWRITE
闪存区块写时间
–
40
–
ms
–
tDSCLK
从 SCLK 下降沿开始后的数据输出延迟时间
–
–
45
ns
VDD > 3.6
tDSCLK3
从 SCLK 下降沿开始后的数据输出延迟时间
–
–
50
ns
3.0  VDD  3.6
tERASEALL
闪存擦除时间 （批量）
–
80
–
ms
tPROGRAM_HOT
闪存模块擦除 + 闪存模块写时间
–
–
100[28]
ms
一次性擦除所有模块和保
护字段的时间
0 °C  Tj  100 °C
tPROGRAM_COLD
闪存模块擦除 + 闪存模块写时间
–
–
200[28]
ms
–40 °C  Tj  0 °C
注释：
28. 对于整个工业级范围，您必须采用温度传感器用户模块 （FlashTemp），并在进行写入前将结果输入温度参数内。
相关信息，请参考闪存 API 应用手册 设计辅助 – 读取和写入 PSoC ® 闪存 – AN2015 。
文档编号：001-63471 版本 *F
页 45/63
CY8C29466/CY8C29566
CY8C29666/CY8C29866
I2C 交流规范
下表分别列出了以下电压和温度范围内许可的最大和最小规范：4.75 V 至 5.25 V 和 –40 °C  TA  85 °C，或 3.0 V 到 3.6 V 和
–40 °C  TA  85 °C。典型参数适用于 25 °C 且电压为 5 V 和 3.3 V 的情况，这些参数仅供设计指导之用。
表 40. I2C SDA 和 SCL 引脚的交流特性
符号
标准模式
说明
快速模式
最小值
0
最大值
100
最小值
0
最大值
400
单位
FSCLI2C
SCL 时钟频率
THDSTAI2C
（重复） START 条件的保持时间。在此周期后，会生成第一个时钟
脉冲。
4.0
–
0.6
–
µs
TLOWI2C
SCL 时钟的低电平周期
4.7
–
1.3
–
µs
THIGHI2C
SCL 时钟的高电平周期
4.0
–
0.6
–
µs
TSUSTAI2C
重复 START 条件的建立时间
4.7
–
0.6
–
µs
0
–
0
–
µs
THDDATI2C
数据保持时间
[29]
TSUDATI2C
数据建立时间
250
–
TSUSTOI2C
STOP （停止）事件的建立时间
4.0
–
0.6
TBUFI2C
STOP 和 START 事件之间的总线空闲时间
4.7
–
–
–
TSPI2C
输入滤波器抑制的尖峰脉冲的宽度。
100
kHz
–
ns
–
µs
1.3
–
µs
0
50
ns
图 19. I2C 总线上快速 / 标准模式的时序定义
I2C_SDA
TSUDATI2C
THDSTAI2C
TSPI2C
THDDATI2CTSUSTAI2C
TBUFI2C
I2C_SCL
THIGHI2C TLOWI2C
S
START Condition
TSUSTOI2C
Sr
Repeated START Condition
P
S
STOP Condition
注释：
29. 快速模式 I2C 总线器件可以用于标准模式 I2 总线系统，但必须满足 tSU;DAT >= 250 ns 的要求。如果器件不会延长 SCL 信号的低周期，这种情况会自动发生。如果
此类器件延长 SCL 信号的低周期，则必须在 SDA 线路被释放之前将下一个数据位输出到 SDA 线路 trmax + tSU;DAT = 1000 + 250 = 1250 ns （根据标准模式 I2C 总
线规范）。
文档编号：001-63471 版本 *F
页 46/63
CY8C29466/CY8C29566
CY8C29666/CY8C29866
封装信息
本节介绍 CY8C29x66 PSoC 器件的封装规范、每种封装的热阻以及晶振引脚上的典型封装电容。
重要注意：仿真工具在目标 PCB 上可能需要比芯片空间更大的面积。有关仿真工具尺寸的详细说明，请参见 http://www.cypress.com
网站上的仿真器转接板尺寸图。
封装尺寸
图 20. 28 引脚 PDIP （300 Mil）封装外形， 51-85014
51-85014 *G
文档编号：001-63471 版本 *F
页 47/63
CY8C29466/CY8C29566
CY8C29666/CY8C29866
图 21. 28 引脚 SSOP （210 Mil）封装外形， 51-85079
51-85079 *F
图 22. 28 引脚 SOIC （0.713 × 0.300 × 0.0932 英寸）封装外形， 51-85026
51-85026 *H
文档编号：001-63471 版本 *F
页 48/63
CY8C29466/CY8C29566
CY8C29666/CY8C29866
图 23. 44 引脚 TQFP （10 × 10 × 1.4 mm）封装外形， 51-85064
51-85064 *F
图 24. 48 脚 SSOP （300 Mil）封装外形，51-85061
51-85061 *F
文档编号：001-63471 版本 *F
页 49/63
CY8C29466/CY8C29566
CY8C29666/CY8C29866
图 25. 48 引脚 QFN （7 × 7 × 1.0 mm） 5.1 × 5.1 E 型焊盘 （Sawn）封装外形， 001-13191
001-13191 *H
001-13191 *G
图 26. 100 引脚 TQFP （14 × 14 × 1.4 mm）封装外形， 51-85048
51-85048 *I
51-85048 *I
重要说明：有关安装 QFN 封装的最佳尺寸信息，请参考在 http://www.cypress.com 网站上提供的应用笔记赛普拉斯四方扁平无扩展
引线 （QFN）封装器件的设计指南 — AN72845。
重要说明：低功耗 PSoC 器件不要求热导引脚过孔。
文档编号：001-63471 版本 *F
页 50/63
CY8C29466/CY8C29566
CY8C29666/CY8C29866
热阻
晶振引脚上的电容
表 41. 每种封装的热阻
表 42. 晶振引脚上的典型封装容值
[30]
28 引脚 PDIP
典型 JA
69 °C/W
28 引脚 PDIP
封装容值
3.5 pF
28 引脚 SSOP
94 °C/W
28 引脚 SSOP
2.8 pF
28 引脚 SOIC
67 °C/W
28 引脚 SOIC
2.7 pF
44 引脚 TQFP
48-SSOP
60 °C/W
44 引脚 TQFP
2.6 pF
69 °C/W
28 °C/W
48 引脚 SSOP
48-QFN
3.3 pF
48 引脚 QFN[31]
100 引脚 TQFP
50 °C/W
100 引脚 TQFP
3.1 pF
封装
封装
1.8 pF
回流焊规范
表 43 显示不可超过的回流焊温度限制。
表 43. 回流焊 规范
封装
最大峰值温度 （TC）
温度为 TC – 5 °C 时的最大时间
28 引脚 PDIP
260 °C
30 秒
28 引脚 SSOP
260 °C
30 秒
28 引脚 SOIC
260 °C
30 秒
44 引脚 TQFP
260 °C
30 秒
48 引脚 SSOP
260 °C
30 秒
48 引脚 QFN
260 °C
30 秒
100 引脚 TQFP
260 °C
30 秒
注释：
30. TJ = TA + POWER × JA。
31. 有关安装 QFN 封装的最佳尺寸信息，请参考 http://www.cypress.com 网站上提供的应用笔记赛普拉斯四方扁平无扩展引线 （QFN）封装器件的设计指南 —
AN72845。
文档编号：001-63471 版本 *F
页 51/63
CY8C29466/CY8C29566
CY8C29666/CY8C29866
开发工具选择
本章介绍当前所有 PSoC 器件系列（包括 CY8C29x66 系列）可
用的开发工具。
软件
PSoC Designer
PSoC Designer 是 PSoC 开发软件套装的核心，用于生成 PSoC
固件应用程序。在 http://www.cypress.com 上免费提供 PSoC
Designer，并附带免费的 C 语言编译器。
PSoC Programmer
PSoC Programmer 非常灵活，它不仅可用于开发，而且适用于
工厂编程，既可以作为 独立的 编程应用 程序运 行，也可以从
PSoC Designer 或 PSoC Express 直接运行。PSoC Programmer
软件与 PSoC ICE-Cube 在线仿真器和 PSoC MiniProg 兼容。
PSoC Programmer 在 http://www.cypress.com 网站上是免费提
供的。
开发套件
所有开发工具包都可从赛普拉斯在线商店购买。
CY3215-DK 基本开发套件
CY3215-DK 用于通过 PSoC Designer 进行原型设计和开发。此
工具包支持在线仿真功能，其软件界面可让用户运行、暂停和单
步执行处理器以及查看特定存储器位置的内容。 PSoC Designer
也支持高级仿真功能。该套件包括：
评估工具
所有评估工具均可以从赛普拉斯在线商店购买。
CY3210-MiniProg1
CY3210-MiniProg1 工具包可以允许用户通过 MiniProg1 编程单
元对 PSoC 器件进行编程。MiniProg 是一种紧凑的小型原型设计
编程器，通过随附的 USB 2.0 线缆连接到 PC。该套件包括：
■
MiniProg 编程单元
■
MiniEval Socket 编程和评估板
■
28 引脚 CY8C29466-24PXI PDIP PSoC 器件样品
■
28 引脚 CY8C27443-24PXI PDIP PSoC 器件样品
■
PSoC Designer 软件 CD
■
入门指南
■
USB 2.0 线缆
CY3210-PSoCEval1
CY3210-PSoCEval1 套件包含一个评估板和一个 MiniProg1 编程
单元。该评估板包括 LCD 模块、电位器、 LED 和大量实验板空
间，可满足您所有的评估需要。该套件包括：
■
带 LCD 模块的评估板
■
MiniProg 编程单元
■
28 引脚 CY8C29466-24PXI PDIP PSoC 器件样品 （2）
■
PSoC Designer 软件 CD
■
PSoC Designer 软件 CD
■
ICE-Cube 在线仿真器
■
入门指南
■
ICE Flex-Pod 用于 CY8C29x66 系列
■
USB 2.0 线缆
■
Cat-5 适配器
CY3214-PSoCEvalUSB
■
Mini-Eval 编程板
■
110 ~ 240V 电源， Euro-Plug 适配器
■
iMAGEcraft C 编译器
■
ISSP 线缆
CY3214-PSoCEvalUSB 评估套件主要用作 CY8C24794-24LFXI
PSoC 器件的开发电路板。电路板的特殊功能包括 USB 和电容式
感应开发和调试支持。该评估板还包括 LCD 模块、电位器、LED、
报警器和大量实验板空间，可满足您的所有评估需要。该套件包
括：
■
USB 2.0 线缆和蓝色 Cat-5 线缆
■
2 个 CY8C29466-24PXI 28-PDIP 芯片样品
文档编号：001-63471 版本 *F
■
PSoCEvalUSB 电路板
■
LCD 模块
■
MiniProg 编程单元
■
Mini USB 缆线
■
PSoC Designer 和示例项目 CD
■
入门指南
■
线缆
页 52/63
CY8C29466/CY8C29566
CY8C29666/CY8C29866
器件编程器
CY3207ISSP 系统内串行编程器 （ISSP）
所有器件编程器都可从赛普拉斯在线商店购买。
CY3207ISSP 是一个生产用的编程器。它包括保护电路和一个工
业外壳，该工业外壳在生产编程环境中比 MiniProg 更强大。
CY3216 模块化编程器
CY3216
模 块 编 程 器 （MP）套 件 主 要 作 为 模 块 编程器和
MiniProg1 编程单元使用。模块化编程器包括三个编程模块卡，
并支持多个赛普拉斯产品。该套件包括：
注意：CY3207ISSP 需要特殊软件，它与 PSoC 编程器不兼容。
该套件包括：
■
CY3207 编程器单元
■
模块编程器基础单元
■
PSoC ISSP 软件 CD
■
3 个编程模块卡
■
110 ~ 240V 电源， Euro-Plug 适配器
■
MiniProg 编程单元
■
USB 2.0 线缆
■
PSoC Designer 软件 CD
■
入门指南
■
USB 2.0 线缆
附件 （仿真和编程）
表 44. 仿真和编程附件
器件编号
CY8C29466-24PXI
引脚封装
28 引脚 PDIP
Flex-Pod 套件 [32]
CY3250-29XXX
支脚套件 [33]
CY3250-28PDIP-FK
28 引脚 SSOP CY3250-29XXX
28 引脚 SOIC CY3250-29XXX
CY3250-28SSOP-FK
CY3250-44TQFP-FK
CY8C29666-24PVXI
44 引脚 TQFP CY3250-29XXX
48-SSOP
CY3250-29XXX
CY8C29666-24LTXI
48-QFN
CY3250-29XXXQFN
CY3250-48QFN-FK
100 引脚
TQFP
CY3250-29XXX
CY3250-100TQFP-FK
CY8C29466-24PVXI
CY8C29466-24SXI
CY8C29566-24AXI
CY8C29866-24AXI
适配器 [34]
适配器可以在
http://www.emulation.com 网
站上找到。
CY3250-28SOIC-FK
CY3250-48SSOP-FK
注释：
32. Flex-Pod 套件包含一个练习用 Flex-pod 和一个练习用 PCB，另外还附带了两个 Flex-pod。
33. 支脚套件包括可焊接到目标 PCB 上的表面安装支脚。
34. 编程适配器用于将非 DIP 封装转换成 DIP 封装。有关每种适配器的详细信息和订购信息，请访问 http://www.emulation.com。
文档编号：001-63471 版本 *F
页 53/63
CY8C29466/CY8C29566
CY8C29666/CY8C29866
订购信息
温度
范围
数字 PSoC
模块
模拟 PSoC
模块
数字 I/O
引脚
模拟
输入
模拟
输出
XRES 引脚
32
32
2
2
有
有
–40 °C 至 +85 °C
–40 °C 至 +85 °C
16
16
12
12
24
24
12
12
4
4
有
有
CY8C29466-24PVXIT
32
2
有
–40 °C 至 +85 °C
16
12
24
12
4
有
CY8C29466-24SXI
32
2
有
–40 °C 至 +85 °C
16
12
24
12
4
有
CY8C29466-24SXIT
32
2
有
–40 °C 至 +85 °C
16
12
24
12
4
有
CY8C29566-24AXI
32
2
有
–40 °C 至 +85 °C
16
12
40
12
4
有
CY8C29566-24AXIT
32
2
有
–40 °C 至 +85 °C
16
12
40
12
4
有
CY8C29666-24PVXI
32
2
有
–40 °C 至 +85 °C
16
12
44
12
4
有
CY8C29666-24PVXIT
32
2
有
–40 °C 至 +85 °C
16
12
44
12
4
有
CY8C29866-24AXI
32
2
有
–40 °C 至 +85 °C
16
12
64
12
4
有
CY8C29000-24AXI
32
2
有
–40 °C 至 +85 °C
16
12
64
12
4
有
32
2
有
–40 °C 至 +85 °C
16
12
44
12
4
有
32
2
有
–40 °C 至 +85 °C
16
12
44
12
4
有
订购
代码
闪存
（KB）
RAM
（KB）
CY8C29466-24PXI
CY8C29466-24PVXI
封装
开关
电压泵
下表列出了 CY8C29x66 PSoC 器件的关键封装特征和订购代码。
28 引脚 （300 Mil） DIP
28 引脚 （210 Mil） SSOP
28 引脚 （210 Mil） SSOP
（盘带封装）
28 引脚 （300 mil） SOIC
28 引脚 (300 Mil) SOIC 
（盘带封装）
44 引脚 TQFP
44 引脚 TQFP
（盘带封装）
48 引脚 （300 mil） SSOP
48 引脚 （300 mil） SSOP
（盘带封装）
100 引脚 TQFP
[35]
100 引脚 OCD TQFP
48 引脚 （7 × 7 × 1.0 mm）
CY8C29666-24LTXI
QFN （Sawn）
48 引脚 （7 × 7 × 1.0 mm）
CY8C29666-24LTXIT
QFN （Sawn）
注意：有关 Die 的销售信息，请与当地的赛普拉斯销售办事处或现场应用工程师 （FAE）联系。
订购代码定义
CY 8 C 29 xxx-SPxx
封装类型：
PX = PDIP 不含铅
SX = SOIC 不含铅
PVX = SSOP 不含铅
LFX/LKX/LTX/LQX/LCX = QFN 不含铅
AX = TQFP 不含铅
热额定值：
C = 商业级
I = 工业级 
E = 扩展型
速度：24 MHz
器件型号
系列代码
技术代码：C = CMOS
销售代码：8 = 赛普拉斯 PSoC
注释：
35. 此器件也可用于进行在线调试。它不能用于生产。
文档编号：001-63471 版本 *F
页 54/63
CY8C29466/CY8C29566
CY8C29666/CY8C29866
缩略语
表 45 列出了本文档中使用的缩略语。
表 45. 本数据手册中使用的缩略语
缩略语
AC
说明
交流
缩略语
MIPS
说明
每秒百万条指令
ADC
模数转换器
OCD
片上调试
API
应用编程接口
PCB
印刷电路板
塑料双列直插式封装
CMOS
互补金属氧化物半导体
PDIP
CPU
中央处理器
PGA
可编程增益放大器
CRC
循环冗余校验
PLL
锁相环
连续时间
POR
CT
DAC
DC
DTMF
ECO
数模转换器
直流
双音多频
PPOR
PRS
PSoC
®
上电复位
精密上电复位
伪随机序列
可编程片上系统
外部晶体振荡器
PWM
脉冲宽度调制器
电可擦除可编程只读存储器
QFN
四方扁平无引脚器件
通用输入 / 输出
RTC
实时时钟
ICE
在线仿真器
SAR
逐次逼近
IDE
集成开发环境
SC
开关电容
ILO
内部低速振荡器
SMP
开关模式升压泵
IMO
内部主振荡器
SOIC
小外形集成电路
EEPROM
GPIO
I/O
IrDA
输入 / 输出
SPI
串行外设接口
红外数据关联性
SRAM
ISSP
系统内串行编程
SROM
监控只读存储器
LCD
液晶显示器
SSOP
紧缩小外形封装
LED
静态随机存取存储器
发光二极管
TQFP
薄型四方扁平封装
LPC
低功耗比较器
UART
通用异步接收器 / 发送器
LVD
低电压检测
USB
通用串行总线
MAC
乘累加
WDT
看门狗定时器
MCU
微控制器
XRES
外部复位
参考文档
CY8CPLC20、 CY8CLED16P01、 CY8C29x66、 CY8C27x43、 CY8C24x94、 CY8C24x23、 CY8C24x23A、 CY8C22x13、
CY8C21x34、 CY8C21x23、 CY7C64215、 CY7C603xx、 CY8CNP1xx 和 CYWUSB6953 PSoC® 可编程片上系统《技术参考手册》
（TRM）（001-14463）
辅助设计工具 - 读取和写入 PSoC® 闪存 — AN2015 （001-40459）
http://www.cypress.com 网站上提供的赛普拉斯四方扁平扩展引线 （QFN）封装器件的设计指南 — AN72845。
文档编号：001-63471 版本 *F
页 55/63
CY8C29466/CY8C29566
CY8C29666/CY8C29866
文档参数
测量单位
表 46 列出了测量单位。
表 46. 测量单位
符号
dB
°C
fF
pF
kHz
MHz
rt-Hz
k

µA
mA
nA
pA
µs
测量单位
分贝
摄氏度
飞法
皮法
千赫兹
兆赫兹
根赫兹 （root hertz）
千欧
欧姆
微安
毫安
纳安
皮安
微秒
符号
ms
ns
ps
µV
mV
mVpp
nV
V
µW
W
mm
ppm
%
测量单位
毫秒
纳秒
皮秒
微伏
毫伏
毫伏峰峰值
纳伏
伏特
微瓦
瓦特
毫米
百万分率
百分比
数字规范
十六进制数字中的所有字母均为大写，结尾带小写的 ‘h’ （例如，‘14h’ 或 ‘3Ah’）。十六进制数字还可以通过前缀 ‘0x’
来表示 （C 编码参数）。二进制数字在结尾带小写的 ‘b’ （例如，‘01010100b’ 或 ‘01000011b’）。不用 ‘h’、‘b’ 或
0x 表示的数字是十进制数字。
术语表
高电平有效
1. 一种逻辑信号，它的激活状态为逻辑 1。
2. 一种逻辑信号，它的逻辑 1 状态作为两个状态中较高电压的状态。
模拟模块
基本的可编程运算放大器电路。它们是 SC （开关电容）和 CT （连续时间）模块。这些模块内部互联，提供
ADC、 DAC、多极滤波器、增益级等。
模数转换器
（ADC）
是将模拟信号转换为相应量级的数字信号的器件。通常， ADC 可以将电压转换成数字值。数模 （DAC）转换器
可用于执行逆向操作。
应用编程接口
（API）
一系列的软件程序，包括计算机应用与低层服务和函数 （例如，用户模块和库）之间的接口。应用程序接口
（API）用作程序员在创建软件应用时使用的基本模块。
异步
其数据被立即识别或作出响应的信号，与任何时钟信号无关。
带隙参考
稳定电压参考设计将 VT 温度正系数与 VBE 温度负系数相互匹配，从而生成零温度系数 （理想的）参考。
带宽
1. 指的是消息或信息处理系统的频率范围 （单位为赫兹）。
2. 放大器 （或吸收器）在其频谱区会有大量增益 （或损益）；有时，它表示更为具体，例如，半峰全宽。
偏置
1. 数值与参考值之间的系统偏差。
2. 一组值的平均值偏离参考值的幅度
3. 针对器件建立运行该器件所需的参考电平所适用的电力、机械力、磁场或其他力 （场）。
文档编号：001-63471 版本 *F
页 56/63
CY8C29466/CY8C29566
CY8C29666/CY8C29866
术语表 （续）
模块
1. 用于执行单项功能的功能单元，例如振荡器。
2. 用于执行某个功能而配置的功能单元，例如，数字 PSoC 模块或模拟 PSoC 模块。
缓冲区 / 缓冲器
1. 数据存储区，当将数据从一个器件传输至另一个器件时，用于补偿速度之差。通常指保留用于 IO 操作的区
域，可以在该区中读取数据或向该区域中写入数据。
2. 一部分专门用于存储数据的储存器空间，通常在数据发送到外部器件之前或从外部器件接受到数据时使用。
3. 用于降低系统的输出阻抗的放大器。
总线
1. 网络的命名连接。将网络捆绑到总线中，便于使用类似的布线模式来对网络进行布线。
2. 用于执行通用功能并携带类似数据的一组信号。通常使用矢量符号来表示；例如，地址 [7:0]。
3. 作为一组相关器件上通用连接的一个或多个导体。
时钟
是指生成具有固定频率和占空比的周期信号的器件。有时，时钟可以用来同步化各个不同的逻辑模块。
比较器
两个输入电平同时满足预定振幅要求时，生成输出电压或电流的电气电路。
编译器
是一种将高级语言 （例如 C 语言）转换成机器语言的程序。
配置空间
在 PSoC 器件中，当 CPU_F 寄存器中的 XIO 位被设置为 “1” 时，可以访问寄存器空间。
晶体振荡器
由压电晶体控制频率的振荡器。通常情况下，压电晶体对环境温度的敏感度低于其他电路组件。
循环冗余校验
（CRC）
检测数据通迅中的错误时使用的计算方法，通常采用线性反馈移位寄存器来执行。相似计算方法可用于其他各种
用途，例如，数据压缩。
数据总线
计算机使用来从存储器位置向中央处理单元 （CPU）或反向传送信息的双向信号组。更为普遍的是，用来传送
数字功能之间数据的信息组。
调试器
允许您用来分析正在开发系统操作的软件和硬件系统。调试器通常允许开发人员逐步执行固件操作，设置断点及
分析存储器。
死区
两个或多个信号都没有处于活动状态或切换状态的一段时间。
数字模块
可用作计数器、计时器、串行接收器、串行发送器、 CRC 发生器、伪随机数发生器或 SPI 的 8 位逻辑模块。
数模转换器
（DAC）
可将数字信号转换为相应量级的模拟信号的器件。模数 （ADC）转换器可用于执行逆向操作。
占空比
是时钟周期的高电平时间与其低电平时间的关系，表示为一个百分比。
仿真器
根据不同系统复制 （仿真）某个系统的功能，这样，第二个系统便可以显示与第一个系统类似的操作。
外部复位
（XRES）
传入 PSoC 器件的有效高电平信号。这样会导致 CPU 上所有操作和模块停止下来，并返回到预定义状态。
闪存
提供可编程功能、 EPROM 数据存储及系统内可擦除功能的电可擦可编程、非易失性技术。非易失性是指在断电
时仍会保留数据。
闪存模块
可一次性编程的闪存 ROM 最小空间及受保护的闪存最小空间。闪存模块容量为 64 个字节。
频率
是指周期函数中每个时间单位内的周期数或事件数。
文档编号：001-63471 版本 *F
页 57/63
CY8C29466/CY8C29566
CY8C29666/CY8C29866
术语表 （续）
增益
分别为输出电流、电压或功率与输入电流、电压或功率之间的比率。增益的单位通常为分贝 （dB）。
I2C
由飞利浦半导体 （现更名为 NXP 半导体）生产的两线串行计算机总线。 I2C 是内部集成电路。它用于连接嵌入
式系统中的低速外设。原始系统创建于 20 世纪 80 年代初期，当时只作为电池控制接口，但后来被用作构建控制
电子器件使用的简单的内部总线系统。 I2C 仅使用两个双向引脚，即时钟和数据，两者均使用 +5 V 的电压运行，
并采用电阻上拉。在标准模式下，总线的运行速度为 100 Kb/ 秒，而在快速模式下，总线的运行速度为 400 Kb/ 秒。
ICE
在线仿真器允许您在硬件环境下测试项目，而在软件环境 （PSoC Designer）下查看调试器件的活动。
输入 / 输出
（I/O）
是用于将数据代入系统或从系统中提取数据的器件。
中断
它是一个流程暂停 （例如，执行计算机程序），由流程外事件导致的、且在暂停后可恢复流程。
中断服务子程序
（ISR）
它是一个 M8C 收到硬件中断时常规代码执行转入的代码模块。许多中断源均有各自的优先级和单个 ISR 代码模
块。每个 ISR 代码模块均以 RETI 指令结束，并将器件返回到离开常规程序执行的程序点。
抖动
1. 是指从其理想位置跃变的时序错位。在串行数据流中出现的典型损坏。
2. 一个或多个信号特性突然发生的意外变化，例如连续脉冲之间的间隔、连续周期之间的振幅或连续周期的频
率或相位。
低压检测 （LVD） 在 VDD 降低并低于选定阈值时可检测 VDD 并实现系统中断的电路。
M8C
8 位哈佛架构微处理器。通过连接到闪存、 SRAM 和寄存器空间，该微处理器来协调 PSoC 内部的所有活动。
主设备
用于控制两个器件间数据交换时序的器件。或者，以脉冲宽度级联器件时，主设备是用来控制级联器件与外部接
口之间数据交换时序的器件。受控制的器件被称作从设备。
微控制器
主要用于控制系统和产品的集成电路器件。除 CPU 外，微控制器通常还包含存储器、定时电路和 I/O 电路。这
是为了允许执行包含最小器件数量的控制器，从而能实现最大程度的微型化。相反，这会降低控制器的体积和成
本。当微控制器是一个微处理器时，它通常不用于通用计算。
混合信号
是指包含模拟和数字技术及组件的电路。
调制器
指的是在载波上附加信号的器件。
噪声
1. 它是指会影响信号，且会使信号携带的信息失真的干扰。
2. 电压、电流或数据等任何实体的其中一种或多种特性的随机变化。
振荡器
可受晶控，并用于生成时钟频率的电路。
奇偶校验
用于测试传输数据的技术。通常，将一个二进制数字添加到数据中，以便求所有二进制数据的奇数和 （奇校验）
或偶数和 （偶校验）。
锁相环 （PLL）
它是一个用来控制振荡器以便维持参考信息相关的常相角的电气电路。
引脚分布
引脚编号分配：印刷电路板 （PCB）封装中 PSoC 器件及其物理对立方的逻辑输入与输出之间的关系。引脚分
布涉及引脚号 （如原理图与 PCB 设计 （两者均为计算机生成的文件）之间的链接），也涉及引脚名称。
端口
一组引脚，通常有八个。
上电复位
（POR）
当电压下降至预设电压时强迫 PSoC 器件复位的电路。这是一种硬件复位的类型。
文档编号：001-63471 版本 *F
页 58/63
CY8C29466/CY8C29566
CY8C29666/CY8C29866
术语表 （续）
PSoC®
PSoC® 是赛普拉斯半导体公司的注册商标，可编程片上系统 ™ 是赛普拉斯公司的商标。
PSoC Designer™ 赛普拉斯的可编程片上系统技术的软件。
脉宽调制器
（PWM）
占空比形式表示的输出，它随着应用测量对象的不同而变化。
RAM
随机存取存储器的缩略语。数据存储器件，可以对该器件进行读写操作。
寄存器
具有特定容量 （例如一位或字节）的存储器件。
复位
它是一种使系统返回已知状态的方法。请参见硬件复位和软件复位部分的内容。
ROM
只读存储器的缩略语。数据存储器件，可以对该器件进行读操作但无法进行写操作。
串行
1. 表示所有事件在其中连续发生的流程。
2. 表示在单个器件或通道中两个或多个相关活动的连续发生。
建立时间
将输入从一个值改变为另一个值后，输出信号或数值变为稳定状态所需要的时长。
移位寄存器
按顺序向左或向右转移一个文字，以便输出串行数据流的存储器存储器件。
从器件
它是一个器件，允许另一个器件控制两个器件之间进行数据交换的时序。或者，以脉冲宽度级联器件时，从设备
是一个器件，它允许另一个器件控制级联器件与外部接口之间数据交换的时序。控制器件被称为主器件。
SRAM
静态随机存取存储器的缩略语。可以高速存储和检索数据的存储器器件。使用术语 “ 静态 ” 是因为将数值加载
到 SRAM 单元后，该数值会保持不变，直至它被明确更改，或器件被断开电源。
SROM
只读管理存储器的缩略语。 SROM 保留用以引导器件、校准电路和执行闪存操作的代码。使用普通用户代码访
问 SROM 功能，并从闪存中运行。
停止位
是字符或模块带有的信号，用于准备接收器来接收下一个字符或模块。
同步
1. 是指其数据未被确认或做出响应，直到时钟信号的下一个边沿有效为止的信号
2. 其操作由时钟信号进行同步的系统。
三态
该功能的输出可采用三种状态：0、 1 和 Z （高阻抗）。该功能不会驱动 Z 状态下的任何值，但在许多方面，可
将其视为从其余电路断开，允许另一次输出以驱动相同网络。
UART
UART 或通用异步接收器 - 发送器在数据并行位和串行位之间转换。
用户模块
负责全面管理和配置低级模拟和数字 PSoC 模块的预构建、预测试硬件 / 固件外围功能。此外，用户模块还针对
外设功能提供高级 API （应用编程接口）。
用户空间
寄存器映射的组 0 空间。在执行常规程序和初始化期间，很可能会对该组中的寄存器进行了修改。在程序初始
化阶段，很可能对组 1 中的寄存器进行了修改。
VDD
电力网名称，意为 “ 电压漏极 ”。正极电源信号。电压通常为 5 V 或 3.3 V。
VSS
电源网络名称，意为 “ 电压源 ”。负极电源信号。
看门狗定时器
它是一个必须定期处理的定时器。如果未定期刷新，则 CPU 会在指定时间期间后复位。
文档编号：001-63471 版本 *F
页 59/63
CY8C29466/CY8C29566
CY8C29666/CY8C29866
勘误表
本章节介绍的是 PSoC 可编程片上系统系列和 CY8C29xxx 旗舰系列的勘误表。勘误表中包括勘误触发条件、影响范围、可用解决方
案和芯片修订适用性。若有任何问题，请联系您本地赛普拉斯销售代表。
受影响的器件型号
芯片型号
CY8C29xxx
订购信息
CY8C29466-24PXI
CY8C29466-24PVXI
CY8C29466-24PVXIT
CY8C29466-24SXI
CY8C29466-24SXIT
CY8C29566-24AXI
CY8C29566-24AXIT
CY8C29666-24PVXI
CY8C29666-24PVXIT
CY8C29666-24LFXI
CY8C29866-24AXI
CY8C29000-24AXI
合格状态
产品状态：正在生产
勘误表汇总
该表定义了可用 CY8C29xxx 器件系列的勘误表适用性。
项目
器件型号
CY8C29xxx
[1]. 如果就在上电之前 VDD 被拉到 –0.5 V，可能发生无效闪存
读取。
CY8C29xxx
[2]. 温度极限时的内部主振荡器 （IMO）容许偏差
芯片版本
A
A
修复状态
无计划纠正芯片。需要相应的
解决方案。
未计划纠正芯片。需要相应的
解决方案。
1. 如果就在上电之前 VDD 被拉到 –0.5 V，可能发生无效闪存读取。
■
问题定义
如果将器件的 VDD 在器件上电前瞬间下降至接地电压以下，每个 8 K 闪存组的最早读取都有可能受损害。这个问题不会影响到闪
存组 0，因为它是复位时选定的闪存组。
■
受影响的参数
如果在上电前下拉 VDD 低于接地电压，则内部闪存参考电压可能会偏离其额定电压。参考偏差往往会导致第一次读取该闪存组返
回 0xFF。第一次读取每个组时，复位参考电压将导致所有将来读取都返回正确值。在第一次真正读取之前，需要 5 µs 的短暂延迟
使参考电压变为稳定状态。如果使器件的 VDD 在器件上电前瞬间下降至接地电压以下，除了闪存组 0 以外，对每一个 8 K 闪存组
进行的第一次读取都有可能受到损害。为了解决这个问题，请在使用这些闪存组之前进行模拟读取。
■
解决方案
为了防止无效的闪存读取，在使用这些闪存组之前必须进行模拟读取。在模拟读取之后和真正读取之前，必须发生 5 µs 的延迟。
应尽早进行模拟读取，并在读取其他闪存组之前，将其放置在闪存组 0 中。下面列出了读取每个闪存组的储存器字节的示例。该示
例应放置在 boot.tpl 和 boot.asm 中 ‘start:’ 标号后面。
文档编号：001-63471 版本 *F
页 60/63
CY8C29466/CY8C29566
CY8C29666/CY8C29866
// dummy read from each 8 K Flash bank
// bank 1
mov A, 0x20
// MSB
mov X, 0x00
// LSB
romx
// bank 2
mov A, 0x40
// MSB
mov X, 0x00
// LSB
romx
// bank 3
mov A, 0x60
// MSB
mov X, 0x00
// LSB
romx
// wait at least 5 µs
mov X, 14
loop1:
dec X
jnz loop1
2. 温度极限时的内部主振荡器 （IMO）容许偏差
■
问题定义
在 0 到 70°C 的温度范围外，无法实现异步数字通信连接。在 0 到 70°C 范围内，这个问题不会影响最终产品。
■
受影响的参数
IMO 频率容差。最坏偏差情况是在 0°C 以下或 +70°C 以上运行，或在与数据手册温度范围高 / 低 ±5% 的温度运行。
■
触发条件 （S）
在 0 到 +70°C 温度范围外运行时，异步 Rx/Tx 时钟源的 IMO 频率容差会偏离超过数据手册限制的 ±2.5%。
■
影响范围
该问题可以对 UART、 IrDA 和 FSK 的实现产生影响。
■
解决方案
至少要为异步数字通信接口的一端提供稳定的石英晶体时钟源。
■
修复状态
未计划纠正芯片应当使用上面所述的解决方案。
文档编号：001-63471 版本 *F
页 61/63
CY8C29466/CY8C29566
CY8C29666/CY8C29866
文档修订记录
文档题目：CY8C29466/CY8C29566/CY8C29666/CY8C29866， PSoC® Programmable System-on-Chip™
文档编号：001-63471
ECN
版本
变更者
提交日期
变更说明
**
3002415
VLX
*A
3296518
VLX
*B
3319439
VLX
*C
3556216
VLX
*D
4564302
YLIU
*E
4669786
YLIU
11/12/2014 本文档版本号为 Rev*D，译自英文版 38-12013 Rev*Z。
04/06/2015 本文档版本号为 Rev*E，译自英文版 38-12013 Rev AA。
*F
5069808
YLIU
01/04/2016 本文档版本号为 Rev*F，译自英文版 38-12013 Rev AB。
文档编号：001-63471 版本 *F
08/11/2010 新数据手册。
07/01/2011 更新为 38-12013 *Q。
07/25/2011 译自英文版 38-12013 *Q。
03/21/2012 译自英文版 38-12013 *T。
页 62/63
CY8C29466/CY8C29566
CY8C29666/CY8C29866
销售、解决方案和法律信息
全球销售和设计支持
赛普拉斯公司拥有一个由办事处、解决方案中心、厂商代表和经销商组成的全球性网络。要找到距您最近的办事处，请访问赛普拉斯
所在地。
PSoC® 解决方案
产品
汽车级产品
cypress.com/go/automotive
cypress.com/go/clocks
时钟与缓冲区
接口
照明与电源控制
存储器
PSoC
cypress.com/go/interface
cypress.com/go/powerpsoc
cypress.com/go/plc
cypress.com/go/memory
cypress.com/go/psoc
PSoC 1 | PSoC 3 | PSoC 4 | PSoC 5LP
赛普拉斯开发者社区
社区 | 论坛 | 博客 | 视频 | 训练
技术支持
cypress.com/go/support
cypress.com/go/touch
触摸感应产品
USB 控制器
无线 / 射频
psoc.cypress.com/solutions
cypress.com/go/USB
cypress.com/go/wireless
© 赛普拉斯半导体公司， 2003-2016。此处所包含的信息可能会随时更改，恕不另行通知。除赛普拉斯产品内嵌的电路以外，赛普拉斯半导体公司不对任何其他电路的使用承担任何责任。也不会以明
示或暗示的方式授予任何专利许可或其他权利。除非与赛普拉斯签订明确的书面协议，否则赛普拉斯不保证产品能够用于或适用于医疗、生命支持、救生、关键控制或安全应用领域。此外，对于可能
发生运转异常和故障并对用户造成严重伤害的生命支持系统，赛普拉斯不授权将其产品用作此类系统的关键组件。若将赛普拉斯产品用于生命支持系统，则表示制造商将承担因此类使用而招致的所有
风险，并确保赛普拉斯免于因此而受到任何指控。
所有源代码 （软件和 / 或固件）均归赛普拉斯半导体公司 （赛普拉斯）所有，并受全球专利法规 （美国和美国以外的专利法规）、美国版权法以及国际条约规定的保护和约束。赛普拉斯据此向获许可
者授予适用于个人的、非独占性、不可转让的许可，用以复制、使用、修改、创建赛普拉斯源代码的派生作品、编译赛普拉斯源代码和派生作品，并且其目的只能是创建自定义软件和 / 或固件，以支
持获许可者仅将其获得的产品依照适用协议规定的方式与赛普拉斯集成电路配合使用。除上述指定的用途外，未经赛普拉斯明确的书面许可，不得对此类源代码进行任何复制、修改、转换、编译或演
示。
免责声明：赛普拉斯不针对此材料提供任何类型的明示或暗示保证，包括 （但不仅限于）针对特定用途的适销性和适用性的暗示保证。赛普拉斯保留在不做出通知的情况下对此处所述材料进行更改的
权利。赛普拉斯不对此处所述之任何产品或电路的应用或使用承担任何责任。对于合理预计可能发生运转异常和故障，并对用户造成严重伤害的生命支持系统，赛普拉斯不授权将其产品用作此类系统
的关键组件。若将赛普拉斯产品用于生命支持系统中，则表示制造商将承担因此类使用而招致的所有风险，并确保赛普拉斯免于因此而受到任何指控。
产品使用可能受适用于赛普拉斯软件许可协议的限制。
文档编号：001-63471 版本 *F
修订日期 January 4, 2016
页 63/63
PSoC Designer™ 和 Programmable System-on-Chip™ 是赛普拉斯半导体公司的商标，且 PSoC® 和 CapSense® 是赛普拉斯半导体公司的注册商标。
从赛普拉斯或某个获得赛普拉斯授权的联营公司处购买的 I2C 组件，即可根据 Philips I2C 专利权获得一份许可，以便在 I2C 系统中使用这些组件，但前提要保证该系统符合 Philips 定义的 I2C 标准规
范。自 2006 年 10 月 1 日起， Philips 半导体就采用新的商标名称 — NXP 半导体。
本文件中介绍的所有产品和公司名称均为其各自所有者的商标。