CY8C28xxx PSoC Programmable System-on-Chip Datasheet (Japanese).pdf

CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
PSoC® Programmable System-on-Chip™
PSoC® Programmable-System-on-Chip™
すべての GPIO で プルア ッ プ、 プルダウン、 High-Z、 ス ト
ロ ン グ、 オープ ン ド レ イ ンの各駆動モー ド に対応
❐ すべての GPIO でアナログ入力に対応
❐ GPIO で 30mA のアナログ出力を実現
❐ すべての GPIO で コ ン フ ィ ギ ュ レーシ ョ ン可能な割 り 込み
特長
■
■
❐
1つのPSoC® デバイ ス グループにおいて様々な リ ソ ース オプ
シ ョ ンあ り
処理能力の高いハーバー ド アーキテ ク チ ャ プ ロ セ ッ サ
最大 24MHz の ク ロ ッ ク で動作する M8C プ ロ セ ッ サ
8 × 8 乗算、 32 ビ ッ ト 加算器
高速で低消費電力
動作電圧 : 3.0V ～ 5.25V
オン チ ッ プ ス イ ッ チ ド モー ド ポン プ (SMP) を使用 し て動
作電圧を 1.5V ま で低下可能
❐ 産業用途向け温度範囲 : -40°C ～ +85°C
❐
❐
❐
❐
❐
■
■
■
高度で再 コ ン フ ィ ギ ュ レーシ ョ ン可能なペ リ フ ェ ラル (PSoC
ブロ ッ ク )
❐ 最大 12 個の Rail to Rail アナログ PSoC ブ ロ ッ クの特長 :
• 最大 14 ビ ッ ト の ADC
• 最大 9 ビ ッ ト の DAC
• プ ログ ラ ム可能なゲ イ ン ア ン プ
• プ ログ ラ ム可能な フ ィ ル タ ー と コ ンパレー タ
• 複数の ADC コ ン フ ィ ギ ュ レーシ ョ ン
• 専用の SAR ADC、 最大 142ksps でサン プルおよびホー
ル ド 付き
• 高度な用途向けの最大 4 個の同期型または独立型のデル
タ シグマ ADC
❐ 最大 4 個の制約付き Type-E アナログ ブ ロ ッ クの特長 :
• デ ュ アル チ ャ ネルの静電容量セ ン シ ング機能
• プ ログ ラ ム可能な DAC リ フ ァ レ ン スによ る コ ンパレー
タ
• 最大 10 ビ ッ ト のシ ン グル ス ロープ ADC
❐ 最大 12 個のデジ タ ル PSoC ブ ロ ッ ク の特長 :
• 8 ～ 32 ビ ッ ト タ イ マーおよび カ ウン タ ー、 8 ビ ッ ト と
16 ビ ッ ト のパルス幅変調器 (PWM)
• シ フ ト レ ジ ス タ 、 CRC、 PRS モ ジ ュ ール
• 最大 3 個の全二重 UART
• 最大 6 個の半二重 UART
• 複数の可変デー タ 長 SPI™ マス タ ーまたはス レーブ
• すべての GPIO に接続可能
❐ ブ ロ ッ クの組み合わせで構成する複雑なペ リ フ ェ ラル
■
追加シ ス テム リ ソ ース
2
❐ 最大 2 個のハー ド ウ ェ ア I C リ ソ ース
• 各 リ ソ ースにス レーブ、 マス タ ー、 またはマルチマス
タ ーのモー ド を実装
• 0 ～ 400kHz で動作
❐ ウ ォ ッ チ ド ッ グ タ イ マーおよびス リ ープ タ イ マー
❐ ユーザーによ り コ ン フ ィ ギ ュ レーシ ョ ン可能な低電圧検出
❐ 柔軟性のある内部 リ フ ァ レ ン ス電圧
❐ 内蔵の監視回路
❐ 高精度のオン チ ッ プ リ フ ァ レ ン ス電圧
■
完全な開発ツール
❐ 無償の開発ソ フ ト ウ ェ ア (PSoC Designer™)
❐ 必要な機能を網羅 し た イ ンサーキ ッ ト エ ミ ュ レー タ 、 およ
びプ ロ グ ラ マ
❐ フルス ピー ド のエ ミ ュ レーシ ョ ン
❐ 柔軟性のある機能的な ブ レー ク ポ イ ン ト 構造
❐ 128KB の ト レース メ モ リ
論理ブ ロ ッ ク図
Port 5 Port 4 Port 3 Port 2 Port 1 Port 0
System Bus
Global Digital Interconnect
SRAM
1K
SROM
Global Analog Interconnect
Flash 16K
CPU Core (M8C)
Interrupt
Controller
Sleep and
Watchdog
Multiple Clock Sources
(Includes IMO, ILO, PLL, and ECO)
プ ログ ラ ム可能な高精度ク ロ ッ ク 供給
❐ ±2.5% の精度を持つ 24MHz または 48MHz の内部主振動子
❐ 高精度オン チ ッ プ ク ロ ッ ク向けの任意の 32.768kHz 水晶振
動子
❐ 任意の最大 24MHz の外部振動子に対応
❐ ウ ォ ッ チ ド ッ グおよびス リ ープ機能用の内部低速低消費電
力振動子
柔軟性のある内蔵 メ モ リ
50,000 回の消去 と 書き込みサイ ク ルが可能な 16KB のフ
ラ ッ シ ュ プ ログ ラ ム ス ト レージ
❐ 1KB の SRAM デー タ ス ト レージ
❐ イ ン シス テム シ リ アル プ ログ ラ ミ ング (ISSP™)
❐ フ ラ ッ シ ュ メ モ リ の部分的な書き換えに対応
❐ 柔軟性のある保護モー ド
❐ フ ラ ッ シ ュ メ モ リ によ る EEPROM のエ ミ ュ レーシ ョ ン
DIGITAL SYSTEM
ANALOG SYSTEM
Analog
Block
Array
Digital
Block
Array
❐
■
Analog
Drivers
PSoC
CORE
Digital
Clocks
プ ログ ラ ム可能な ピ ン コ ン フ ィ ギ ュ レーシ ョ ン
すべてのGPIO で 25mAのシ ン ク と 10mAの駆動能力を実現
2
MACs
4 Type 2
2 I2C
Decimators Blocks
POR and LVD
System Resets
Analog
Ref.
Analog
Input
Muxing
Internal
Voltage
Ref.
Switch
Mode
Pump
SYSTEM RESOURCES
❐
Cypress Semiconductor Corporation
文書番号 : 001-62938 Rev. *B
•
198 Champion Court
•
San Jose, CA 95134-1709
•
408-943-2600
改訂日 2015 年 6 月 29 日
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
目次
詳細情報 ............................................................................. 3
PSoC Designer .................................................................. 3
PSoC の機能概要 ............................................................... 4
PSoC コ ア ................................................................... 4
デジ タ ル シス テム ....................................................... 4
アナログ シス テム ....................................................... 5
シ ス テム リ ソ ース ....................................................... 8
PSoC デバイ スの特性 ................................................. 8
開発ツール ........................................................................ 10
PSoC Designer ソ フ ト ウ ェ ア サブ シ ス テム ............ 10
PSoC Designer によ る設計 ............................................. 11
ユーザー モ ジ ュ ールの選択 ...................................... 11
ユーザー モ ジ ュ ールを コ ン フ ィ ギ ュ レーシ ョ ン ...... 11
構成および接続 ......................................................... 11
生成、 検証、 およびデバ ッ グ .................................... 11
ピ ン配置 ........................................................................... 12
20 ピ ン製品のピ ン配置 ............................................ 12
28 ピ ン製品のピ ン配置 ............................................. 13
44 ピ ン製品のピ ン配置 ............................................ 14
48 ピ ン製品のピ ン配置 ............................................. 15
56 ピ ン製品のピ ン配置 ............................................. 16
レ ジ ス タ リ フ ァ レ ン ス ..................................................... 18
レ ジ ス タ の表記法 ...................................................... 18
レ ジ ス タ マ ッ プ表 ..................................................... 18
電気的仕様 ........................................................................ 33
絶対最大定格 ............................................................. 34
動作温度 .................................................................... 34
DC 電気的特性 .......................................................... 35
AC 電気的特性 .......................................................... 55
パ ッ ケージ情報 ................................................................ 68
パ ッ ケージの寸法 ...................................................... 68
文書番号 : 001-62938 Rev. *B
熱イ ン ピーダ ン ス ..................................................... 72
水晶振動子ピ ンの静電容量 ...................................... 72
はんだ リ フ ローの仕様 .............................................. 72
開発ツールの選択 ............................................................. 73
ソ フ ト ウ ェ ア ............................................................. 73
開発キ ッ ト ................................................................ 73
評価ツール ................................................................ 73
デバイ ス プ ログ ラ マ ................................................. 74
ア ク セサ リ
( エ ミ ュ レーシ ョ ンおよびプ ログ ラ ミ ング ) ............. 74
注文情報 ........................................................................... 75
注文コ ー ド の定義 ...................................................... 76
略語 .................................................................................. 77
使用する略語 ............................................................. 77
参考資料 ........................................................................... 78
本書の表記法 .................................................................... 79
測定単位 .................................................................... 79
数値の表記 ................................................................ 79
用語集 ............................................................................... 79
エ ラ ッ タ ........................................................................... 84
影響を受ける製品番号 .............................................. 84
認定状態 .................................................................... 84
エ ラ ッ タ のま と め ...................................................... 84
改訂履歴 ........................................................................... 86
セールス、 ソ リ ュ ーシ ョ ンおよび法律情報 ..................... 87
ワール ド ワ イ ド な販売 と 設計サポー ト ..................... 87
製品 ........................................................................... 87
PSoC® ソ リ ュ ーシ ョ ン ............................................ 87
サイ プ レ ス開発者コ ミ ュ ニ テ ィ ................................ 87
テ ク ニ カル サポー ト ................................................. 87
ページ 2/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
詳細情報
サイ プ レ スは、www.cypress.com に大量のデー タ を掲載 し てお
り 、 ユーザーがデザイ ンに適切な PSoC デバイ ス を選択 し 、 デ
バイ ス をデザイ ンに迅速で効果的に統合する手助けを し ていま
す。 リ ソ ースの総合 リ ス ト については、 知識ベース記事 「How
to Design with PSoC® 1, PowerPSoC®, and PLC – KBA88292」
を参照 し て く だ さ い。 以下は PSoC 1 の要約です。
■ 概要 : PSoC ポー ト フ ォ リ オ、 PSoC ロー ド マ ッ プ
■ 製品セ レ ク タ : PSoC 1、 PSoC 3、 PSoC 4、 PSoC 5LP
■ さ ら に、 PSoC Designer にはデバイ ス選択ツールが含まれて
います。
■ ア プ リ ケーシ ョ ン ノ ー ト : サイ プ レ スは、 基本レ ベルから 高
度な レ ベルま での様々な ト ピ ッ ク に触れる大量の PSoC ア プ
リ ケーシ ョ ン ノ ー ト を提供 し ています。 以下は PSoC 1 入門
用の推奨ア プ リ ケーシ ョ ン ノ ー ト です。
®
❐ 「Getting Started with PSoC 1 – AN75320」
®
❐ 「PSoC 1 - Getting Started with GPIO – AN2094」
®
❐ 「PSoC 1 Analog Structure and Configuration – AN74170」
®
❐ 「PSoC 1 Switched Capacitor Analog Blocks – AN2041」
❐ 「Selecting Analog Ground and Reference – AN2219」
注 : CY8C28xxx デバイ スに関する ア プ リ ケーシ ョ ン ノ ー ト に
ついては、 こ こ を ク リ ッ ク し て く だ さ い。
■ 開発キ ッ ト :
❐ CY3210-PSoCEval1 は、CY8C25/26xxx デバイ ス を除いて、
車載用デバ イ ス を 含むすべての PSoC 1 混在信号ア レ イ
フ ァ ミ リ に対応 し ています。こ のキ ッ ト には、LCD モ ジ ュ ー
ルやポテ ン シ ョ メ ー タ ー、 LED、 ブ レ ッ ド ボー ド が含まれ
ています。
❐ CY3214-PSoCEvalUSB は、 CY8C24x94 PSoC デバイ スの
開発用基板 を 備え て い ま す。 こ の基板の特殊な特長には、
USB および CapSense 開発 と デバ ッ グ サポー ト が含まれ
ています。
注 : CY8C28xxx デバイ スに関する開発キ ッ ト については、 こ
こ を ク リ ッ ク し て く だ さ い。
MiniProg1 お よび MiniProg3 デバイ スは、 フ ラ ッ シ ュ メ モ リ の
プ ロ グ ラ ミ ン グ と デバ ッ グ用の イ ン タ ー フ ェ ー ス を 提供 し ま
す。
PSoC Designer
PSoC Designer は無償の Windows ベースの統合設計環境 (IDE)
です。 ア プ リ ケーシ ョ ン開発は、 ド ラ ッ グ & ド ロ ッ プの設計環
境で特性化済みのア ナ ロ グお よ びデジ タ ル ペ リ フ ェ ラ ルの ラ
イ ブ ラ リ を使用 し て行われます。 また、 API ラ イ ブ ラ リ の動的
生成が行え る コ ー ド を活用 し て、 設計を カ ス タ マ イ ズする こ と
も 可能です。 図 1 に PSoC Designer ウ ィ ン ド ウを示 し ます。 注
: こ れはデ フ ォル ト 画面ではあ り ません。
1. グローバル リ ソ ース – すべてのデバイ ス ハー ド ウ ェ アの設
定
2. パラ メ ー タ ー – 選択 し たユーザー モ ジ ュ ールのパラ メ ー
ター
3. ピ ン配置 – デバイ スのピ ン に関する情報
4. チ ッ プ レ ベル エデ ィ タ ー – 選択 し たチ ッ プ で使用可能な リ
ソ ースの図
5. デー タ シー ト – 選択 し たユーザー モ ジ ュ ールのデー タ シー
ト
6. ユーザー モ ジ ュ ール – 選択 し たデバイ スのすべての使用可
能なユーザー モ ジ ュ ール
7. デバイ ス リ ソ ース メ ー タ ー – 現時点のプ ロ ジ ェ ク ト のコ ン
フ ィ ギ ュ レーシ ョ ン用のデバイ ス リ ソ ースの使用率
8. ワー ク スペース – ツ リ ー レ ベル図で表示 さ れる プ ロ ジ ェ ク
ト に関する フ ァ イル
9. 出力 – プ ロ ジ ェ ク ト ビル ド およびデバ ッ グ処理からの出力
注 : PSoC Designer の詳細情報については、
PSoC® Designer > Help > Documentation > Designer Specific
Documents > IDE User Guide を順に選択 し て情報を ご覧 く だ さ
い。
図 1. PSoC Designer のレ イ アウ ト
文書番号 : 001-62938 Rev. *B
ページ 3/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
図 2. デジ タ ル シ ス テムのブ ロ ッ ク 図 [1]
Port 5
Port 0
Port 2
Digital Clocks
From Core
To System Bus
To Analog
System
DIGITAL SYSTEM
Digital PSoC Block Array
4
Row Input
Configuration
Row 0
DBC00
DBC01
DCC02
DCC03
4
8
8
8
Row Input
Configuration
DBC10
DBC11
DCC12
DCC13
4
DBC20
DBC21
DCC22
4
DCC23
4
Global Digital
Interconnect
Row Output
Configuration
Row 2
8
Row Output
Configuration
4
Row 1
GIE[7:0]
GIO[7:0]
PSoC コ ア
PSoC コ アは充実 し た機能セ ッ ト を 持つ高性能な エ ン ジ ン で
す。 こ のコ アは CPU、 メ モ リ 、 ク ロ ッ ク、 および コ ン フ ィ ギ ュ
レーシ ョ ン可能な汎用 I/O (GPIO) を備えています。 M8C CPU
コ アは最高 24MHz で動作する高性能プ ロ セ ッ サで、 4MIPS 性
能を持つ 8 ビ ッ ト ハーバー ド アーキテ ク チ ャ のマ イ ク ロ コ ン
ト ロー ラ ーを内蔵 し ています。
メ モ リ は、 プ ログ ラ ム ス ト レージ用の 16K バイ ト フ ラ ッ シ ュ
と 、 デー タ ス ト レージ用の 1K バイ ト SRAM です。 PSoC デバ
イ スは、柔軟性のある各種内部ク ロ ッ ク ジ ェ ネ レー タ を備えて
います。ジ ェ ネ レー タ の一つは、広い範囲の温度 と 電圧にわた っ
て ±2.5% の精度を発揮する 24MHz 内部主振動子 (IMO) です。
ス リ ープ タ イ マーおよびウ ォ ッ チ ド ッ グ タ イ マー (WDT) 用に
低消費電力の32kHz内部低速振動子 (ILO) が用意 さ れています。
32.768kHz の外部水晶振動子 (ECO) を リ アル タ イム ク ロ ッ ク
(RTC) と し て使用で き るほか、 必要に応 じ 、 PLL を使用 し て水
晶精度の高い 24MHz シ ス テム ク ロ ッ ク を生成で き ます。
PSoC の GPIO は、CPU への接続、 およびデジ タ ル リ ソ ース と
アナログ リ ソ ースへの接続を提供 し ます。各ピ ンの駆動モー ド
は 8 つのオプ シ ョ ンから 選択で き、 外部 と のイ ン タ ー フ ェ ース
を非常に柔軟に設定で き ます。 また各ピ ンには、 HIGH レ ベル、
LOW レ ベル、 お よび前回読み出 し 時か ら の変化に基づいて シ
ス テム割 り 込みを発生する機能 も あ り ます。
Port 1
Port 3
Port 4
Row Output
Configuration
PSoC フ ァ ミ リ は、 オン チ ッ プ コ ン ト ロー ラ ーを備えた多 く の
デバ イ スか ら 成 り ま す。 こ れ ら のデバ イ スは、 従来の複数の
MCU ベース シ ス テム部品を低 コ ス ト で プ ログ ラ マ ブルなシ ン
グル チ ッ プ で置き換え る こ と を目的 と し ています。 PSoC デバ
イ スは、 コ ン フ ィ ギ ュ レーシ ョ ン可能なアナログ ブ ロ ッ ク と デ
ジ タ ルブ ロ ッ ク および相互接続を備えています。 こ のアーキテ
ク チ ャ によ っ て、 個々のア プ リ ケーシ ョ ンの要件に合わせたペ
リ フ ェ ラ ル コ ン フ ィ ギ ュ レ ーシ ョ ンの カ ス タ マ イ ズが可能 と
な り ます。 さ ら に、 高速 CPU、 フ ラ ッ シ ュ プ ログ ラ ム メ モ リ 、
SRAM デー タ メ モ リ 、 お よび コ ン フ ィ ギ ュ レ ーシ ョ ン可能な
I/O が、 幅広い便利な ピ ン配置 と パ ッ ケージ で提供 さ れていま
す。
本デー タ シー ト で説明する CY8C28xxx グループの PSoC デバ
イ スでは、 複数の リ ソ ース コ ン フ ィ ギ ュ レ ーシ ョ ン オプ シ ョ
ンが使用可能です。 し たが っ て、 本デー タ シー ト で説明する リ
ソ ースはすべて CY8C28xxx サブグループ で使用可能 と はかぎ
り ません。 CY8C28x45 サブグループは、 こ こ で説明するすべ
ての リ ソ ースの機能セ ッ ト をすべて備えています。 さ ら に 6 つ
の細分化 し たグループがあ り 、 特定の用途に必要な リ ソ ース と
機 能 の み を 持 つ デ バ イ ス を 設 計 段 階 で 使 用 で き ま す。
CY8C28xxx の各サブ グループ で使用可能な リ ソ ースについて
は、 9 ページの表 2 を参照 し て く だ さ い。 同様の情報は注文情
報で も詳 し く 説明 し ます。
論理ブ ロ ッ ク図に示すよ う に、こ の PSoC デバイ ス フ ァ ミ リ の
アーキテ ク チ ャは 4 つの主要な領域 で構成 さ れます : PSoC コ
ア、 デジ タ ル シ ス テム、 アナ ロ グ シ ス テム、 シ ス テム リ ソ ー
ス。 コ ン フ ィ ギ ュ レーシ ョ ン可能なグローバル バスによ り 、 す
べてのデバイ ス リ ソ ース を組み合わせて完全な カ ス タ ム シ ス
テムを構築で き ます。 PSoC CY8C28xxx フ ァ ミ リ では、 グロー
バル デジ タ ル と アナログの相互接続に接続する最大 6 個の I/O
ポー ト が用意 さ れてお り 、 最大 12 個のデジ タ ル ブ ロ ッ ク と 最
大 16 個のアナログ ブ ロ ッ ク へのア ク セスが可能です。
ト 、 24 ビ ッ ト 、 および 32 ビ ッ ト のペ リ フ ェ ラルを構成する こ
と も で き ます。 任意のピ ンに任意の信号を送る こ と がで き るグ
ローバル バス を介 し て、 どの GPIO に も デジ タ ル ブ ロ ッ ク を
接続で き ます。
Row Input
Configuration
PSoC の機能概要
GOE[7:0]
GOO[7:0]
デジ タ ル ペ リ フ ェ ラ ルの コ ン フ ィ ギ ュ レ ーシ ョ ン には次のよ
う な も のがあ り ます。
■
PWM (8 ビ ッ ト 、 16 ビ ッ ト 、 ワン シ ョ ッ ト およびマルチ
シ ョ ッ ト 機能 )
■
デ ッ ド バン ド と キル機能を備えた PWM (8 ビ ッ ト 、16 ビ ッ ト )
■
カ ウン タ ー (8 ～ 32 ビ ッ ト )
■
タ イ マー (8 ～ 32 ビ ッ ト )
■
選択可能なパ リ テ ィ を備えた全二重8 ビ ッ ト UART (最大3個)
■
選択可能なパ リ テ ィ を備えた半二重8 ビ ッ ト UART (最大6個)
■
可変長の SPI ス レーブおよび SPI マス タ ー
❐ 最大で合計 6 個のス レーブおよびマス タ ー (8 ビ ッ ト )
❐ 8 ～ 16 ビ ッ ト 演算のサポー ト
■
I2C にス レーブ、マス タ ー、またはマルチマス タ ー ( シス テム
リ ソ ース と し て最大 2 個が可能 )
■
IrDA ( 最大 3 個 )
デジ タ ル シ ス テム
■
疑似乱数列発生器 (8 ～ 32 ビ ッ ト )
デジ タ ル シ ス テムは、 最大 12 個の コ ン フ ィ ギ ュ レーシ ョ ン可
能なデジ タ ル PSoC ブ ロ ッ ク から 構成 さ れます。 各ブ ロ ッ ク は
8 ビ ッ ト の リ ソ ースであ り 、単独で使用で き るほか、他のブ ロ ッ
ク と 組み合わせ、ユーザー モ ジ ュ ール と い う 8 ビ ッ ト 、16 ビ ッ
■
CRC チ ェ ッ カ ー／ジ ェ ネ レー タ (16 ビ ッ ト )
■
シ フ ト レ ジ ス タ (2 ～ 32 ビ ッ ト )
注
1. CY8C28x52 デバイ スには、 デジ タ ル ブ ロ ッ ク 行 2 があ り ません。 こ のデバイ スには 2 本のデジ タ ル行があ り 、 デジ タ ル ブ ロ ッ ク は合計で 8 個です。
文書番号 : 001-62938 Rev. *B
ページ 4/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
一般的な PSoC アナログ機能 と し て、 以下のも のがあ り ます (
ほ と んどはユーザー モ ジ ュ ール と し て提供 さ れます )。
■
アナログ - デジ タ ル変換器 (6～14 ビ ッ ト の分解能で最大4個。
イ ン ク リ メ ン タ ルまたはデル タ シグマ を選択可能 )
■
専用の 10 ビ ッ ト SAR ADC。 サン プ リ ング速度最大 142ksps
■
同期型同時サン プ リ ング デル タ シグマ ADC ( 最大 4 個 )
■
フ ィ ル タ ー (2 ～ 8 ポールのバン ド パス、 ローパス、 および
ノ ッチ )
■
ア ン プ ( 最大 4 個、 48x ま でのゲ イ ン を選択可能 )
■
計装用ア ン プ ( 最大 2 個、 93x ま でのゲ イ ン を選択可能 )
■
コ ンパレー タ ( 最大 6 個、 16 の閾値を選択可能 )
All GPIO
P0[7]
P0[6]
P0[5]
P0[4]
P0[3]
P0[2]
P0[1]
P0[0]
AGNDIn RefIn
アナログ シ ス テムは最大 16 個の コ ン フ ィ ギ ュ レーシ ョ ン可能
な アナ ロ グ ブ ロ ッ ク で構成 さ れます。 アナ ロ グ ブ ロ ッ ク ご と
にオペア ン プ回路を持 っ てお り 、 複雑なアナログ信号フ ローを
構築で き ます。 この PSoC フ ァ ミ リ のデバイ スの中には、 どの
GPIO ピ ンに も接続可能な アナログ マルチ プ レ ク サ バス を持つ
ものがあ り ます。 こ のバス を アナログ シ ス テムに接続 し 、 コ ン
パレー タ およびアナログ - デジ タ ル変換器によ る解析を行 う こ
と も で き ます。 こ のバス を 2 個のセ ク シ ョ ンに分割 し てデ ュ ア
ル チ ャ ネルの同時処理が可能です。
図 3. CY8C28x45 デバイ スおよび CY8C28x52 デバイ スの
アナログ シ ス テム ブ ロ ッ ク図
P2[3]
Analog Mux
Bus
アナ ロ グ シ ス テム
P2[1]
P2[4]
P2[2]
P2[0]
Array Input Configuration
ACI0[1:0]
ACI1[1:0]
ACI2[1:0]
ACI3[1:0]
ACI4[1:0]
ACI5[1:0]
Block Array
■
DAC ( 最大 4 個、 6 ～ 9 ビ ッ ト の分解能 )
ACC00
■
乗算型 DAC ( 最大 4 個、 6 ～ 9 ビ ッ ト の分解能 )
ASC10
ASD11
ASC12
ASD13
■
大電流出力 ド ラ イバー (30mA 駆動能力で最大 4 個 )
ASD20
ASC21
ASD22
ASC23
■
1.3V リ フ ァ レ ン ス電圧 ( シ ス テム リ ソ ース と し て可能 )
■
DTMF ダ イ ヤ ラ ー
■
変調器
■
相関器
■
ピー ク 検出器
■
他に多数の ト ポロ ジが可能
文書番号 : 001-62938 Rev. *B
P2[6]
ACC01
ACC02
ACC03
ACE00
ACE01
ASE10
ASE11
Analog Reference
Interface to
Digital System
RefHi
RefLo
AGND
Reference
Generators
AGNDIn
RefIn
Bandgap
M8C Interface (Address Bus, Data Bus, Etc.)
ページ 5/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
図 4. CY8C28x43 デバイ スのアナログ シ ス テム ブ ロ ッ ク 図
図 5. CY8C28x33 デバイ スのアナログ シ ス テム ブ ロ ッ ク図
All GPIO
All GPIO
P0[7]
P0[6]
P0[5]
P0[4]
P0[3]
P0[2]
P0[1]
P0[0]
P0[7]
P0[5]
P2[1]
P0[4]
P0[1]
P0[2]
P2[3]
P2[1]
P2[4]
P0[0]
AGNDIn RefIn
Analog Mux
Bus
P2[3]
P2[6]
P0[3]
Analog Mux
Bus
AGNDIn RefIn
P0[6]
P2[2]
P2[0]
P2[6]
P2[4]
Array Input Configuration
Array Input Configuration
ACI0[1:0]
ACI0[1:0]
ACI1[1:0]
ACI2[1:0]
ACI1[1:0]
ACI4[1:0]
ACI5[1:0]
ACI3[1:0]
Block Array
ACC00
ACC01
Block Array
ACC00
ACC01
ACC02
ACC03
ASC10
ASD11
ASC10
ASD11
ASC12
ASD13
ASD20
ASC21
ASD20
ASC21
ASD22
ASC23
ACE00
ACE01
ASE10
ASE11
Analog Reference
Interface to
Digital System
Analog Reference
Interface to
Digital System
RefHi
RefLo
AGND
Reference
Generators
RefHi
RefLo
AGND
Reference
Generators
AGNDIn
RefIn
Bandgap
AGNDIn
RefIn
Bandgap
M8C Interface (Address Bus, Data Bus, Etc.)
M8C Interface (Address Bus, Data Bus, Etc.)
文書番号 : 001-62938 Rev. *B
ページ 6/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
図 6. CY8C28x23 デバイ スのアナログ シ ス テム ブ ロ ッ ク 図
図 7. CY8C28x13 デバイ スのアナログ シ ス テム ブ ロ ッ ク図
P0[7]
All GPIO
P0[5]
P0[6]
P0[4]
P0[1]
P0[6]
Analog Mux
Bus
P0[7]
P0[3]
P0[5]
P0[4]
P0[2]
P2[3]
P0[0]
AGNDIn RefIn
P2[1]
P0[3]
P0[2]
P0[1]
P0[0]
P2[6]
Array Input
Configuration
P2[4]
ACI0[1:0]
ACI1[1:0]
Array Input
Configuration
ACI0[1:0]
Block Array
ACI1[1:0]
Block Array
ACC00
ACC01
ASC10
ASD11
ASD20
ASC21
ACE00
ACE01
ASE10
ASE11
Analog Reference
Interface to
Digital System
RefHi
RefLo
AGND
Reference
Generators
AGNDIn
RefIn
Bandgap
Analog Reference
M8C Interface (Address Bus, Data Bus, Etc.)
Interface to
Digital System
RefHi
RefLo
AGND
Reference
Generators
AGNDIn
RefIn
Bandgap
M8C Interface (Address Bus, Data Bus, Etc.)
文書番号 : 001-62938 Rev. *B
ページ 7/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
シ ス テム リ ソ ース
■
シ ス テム リ ソ ースは、 シ ス テムの構築に効果的な追加機能を提
供 し ます。一部のシ ス テム リ ソ ースについては前の節で リ ス ト
ア ッ プ し ま し た。 この他の追加 リ ソ ース と し て、 乗算器、 複数
のデシ メ ー タ 、 ス イ ッ チ モー ド ポ ン プ、 低電圧検出、 パワー
オ ン リ セ ッ ト な どがあ り ます。 こ こ では、 各シ ス テム リ ソ ー
スの利点について説明 し ます。
■
■
デジ タ ル ク ロ ッ ク分周器は、 各種用途向けに カ ス タ マ イ ズ可
能な 3 種類の ク ロ ッ ク周波数を提供 し ます。こ のク ロ ッ ク は、
デジ タ ル と アナ ロ グ両方のシ ス テムで使用で き ます。 デジ タ
ル PSoC ブ ロ ッ ク を ク ロ ッ ク分周器 と し て使用する こ と で、
さ ら に別のク ロ ッ ク を生成で き ます。
■
積和演算器 (MAC) は、高速 8 ビ ッ ト 乗算器および 32 ビ ッ ト 加
算器から 成 り 、 一般的な数学演算 と デジ タ ル フ ィ ル タ ーの実
行に使用する と 効果的です。
最大4個のデシ メ ー タ は、デル タ シグマADCやCapSense静電
容量セ ンサー測定な どのデジ タ ル信号処理用途向けに カ ス タ
ム ハー ド ウ ェ ア フ ィ ル タ ーを提供 し ます。
最大2個のI2C リ ソ ースは、0～400kHzの2線式通信を提供 し ま
す。 ス レ ーブ、 マ ス タ ー、 マルチ マ ス タ ーのモー ド すべてに
対応で き ます。 I2C リ ソ ースには、 ハー ド ウ ェ ア ア ド レ ス検
出機能があ り ます。
■
低電圧検出 (LVD) 割 り 込みは、 電圧レ ベルの低下を通知する
信号を ア プ リ ケーシ ョ ンに送信 し ます。 同時に、 高度な POR
( パワーオ ン リ セ ッ ト ) 回路を使用する こ と でシ ス テム監視
が不要にな り ます。
■
1.3Vの内部 リ フ ァ レ ン ス電圧は、ADCやDAC を含むアナログ
シス テムに リ フ ァ レ ン ス電圧を提供 し ます。
■
内蔵のス イ ッ チ モー ド ポン プ (SMP) は、1 個の 1.5V バ ッ テ リ
から 通常の動作電圧を生成 し 、 低 コ ス ト のブース ト 変換器を
実現 し ます。
PSoC デバイ スの特性
PSoC デバイ スの特性に応 じ て、 デジ タ ル シ ス テム と アナ ロ グ シス テムは 16 個、 8 個、 または 4 個のデジ タ ル ブ ロ ッ ク と 12 個、
6 個、 または 4 個のアナログ ブ ロ ッ ク を持つ こ と がで き ます。 表 1 は、 特定の PSoC デバイ ス グループ で使用可能な リ ソ ースの
一覧を示 し ます。 本デー タ シー ト で説明 さ れている PSoC デバイ スは この表でグ レーの背景で表示 さ れています。
表 1. PSoC デバイ スの特性
PSoC 製品番号
デジ タ ル
I/O 数
CY8C29x66
最大 64
CY8C28xxx
最大 44
デジ タ ル デジ タ ル
行数
ブ ロ ッ ク数
4
16
最大 3
最大 12
アナ ロ グ
入力数
最大 12
アナ ロ グ
出力数
4
アナ ロ グ
カ ラ ム数
4
アナ ロ グ
ブロ ッ ク数
12
SRAM
サイ ズ
2K
フラ ッシュ
メ モ リ サイ ズ
32K
最大 44
最大 4
最大 6
最大
12 + 4[2]
1K
16K
CY8C27x43
最大 44
2
8
最大 12
4
4
12
256
16K
CY8C24x94
最大 56
1
4
最大 48
2
2
6
1K
16K
最大 24
1
4
最大 12
2
2
6
256
4K
CY8C24x23A
CY8C23x33
最大 26
1
4
最大 12
2
2
4
256
8K
CY8C22x45
最大 38
2
8
最大 38
0
4
6[2]
1K
16K
CY8C21x45
最大 24
1
4
最大 24
0
4
6[2]
512
8K
512
8K
256
4K
CY8C21x34
CY8C21x23
最大 28
1
4
最大 16
1
4
最大 28
0
2
4[2]
最大 8
0
2
4[2]
[2、 3]
CY8C20x34
最大 28
0
0
最大 28
0
0
3
CY8C20xx6
最大 36
0
0
最大 36
0
0
3[2、 3]
512
8K
最大 2K
最大 32K
注
2. アナ ロ グ機能に制約あ り 。
3. 2 個のアナ ロ グ ブ ロ ッ ク と 1 個の CapSense®。
文書番号 : 001-62938 Rev. *B
ページ 8/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
本デー タ シー ト の対象 と な っ ているすべてのデバイ スは、 アーキテ ク チ ャ、 仕様、 および定格が同一です。 ただ し 、 ハー ド ウ ェ ア
リ ソ ースの中には、 グループ内のデバイ スによ っ て数量が異な る も のも あ り ます。 次の表に、 こ のデー タ シー ト の対象 と な っ てい
る各デバイ ス サブグループ で使用可能な リ ソ ース数を示 し ます。
表 2. CY8C28xxx デバイ スの特性
12
通常
アナログ
ブ ロ ッ ク数
0
制約付き
アナログ
ブ ロ ッ ク数
0
12
0
4
無
12
6
CY8C28x33
有
12
CY8C28x43
無
CY8C28x45
有
CY8C28x52
有
PSoC 製品
番号
CapSense
デジ タ ル
ブ ロ ッ ク数
CY8C28x03
無
CY8C28x13
有
CY8C28x23
アナログ
入力数
アナロ グ
出力数
最大 24
最大 8
0
アナ ログ
マルチ プ レ ク サ
バス数
0
最大 40
最大 40
0
2
最大 44
最大 10
2
0
最大 40
最大 40
2
2
4
最大 44
最大 44
4
2
4
最大 44
最大 44
4
2
4
最大 24
最大 24
4
2
HW I2C 数
デシ メ ー
タ数
デジ タ ル
I/O 数
2
0
1
2
0
2
2
6
4
1
4
12
12
0
2
12
12
4
2
8
12
4
1
文書番号 : 001-62938 Rev. *B
ページ 9/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
開発ツール
コ ー ド 生成ツール
PSoC Designer™ は画期的な統合設計環境 (IDE) であ り 、 特定
のア プ リ ケーシ ョ ン要件を満たすよ う PSoC を カ ス タ マ イ ズす
る こ と が可能にな り ます。 PSoC Designer ソ フ ト ウ ェ アは、 シ
ス テム設計や市場投入ま での時間を早めるお手伝いを いた し ま
す。ユーザー モ ジ ュ ール と 呼ばれる予め用意 さ れたアナログ ペ
リ フ ェ ラルやデジ タ ル ペ リ フ ェ ラルのラ イ ブ ラ リ を、 ド ラ ッ グ
& ド ロ ッ プによ る設計環境内で利用 し て独自のア プ リ ケーシ ョ
ン を開発で き ます。 また、 動的に生成 さ れる ア プ リ ケーシ ョ ン
プ ログ ラ ミ ング イ ン タ ー フ ェ ース (API) の コ ー ド ラ イ ブ ラ リ
を活用 し なが ら、 設計を カ ス タ マ イ ズする こ と も 可能です。 そ
し て、 設計のデバ ッ グおよびテ ス ト は、 回路内エ ミ ュ レーシ ョ
ンや標準 ソ フ ト ウ ェ ア デバ ッ グ機能な ど を備え た統合デバ ッ
グ環境で行います。 PSoC Designer には以下が含まれます。
コ ー ド 生成ツ ールは、 PSoC Designer の イ ン タ ー フ ェ ース で
シームレ スに動作 し 、 さ ま ざ ま なデバ ッ グ ツールで テ ス ト 済み
です。 C 言語、 アセ ン ブ リ 言語、 または両方の組み合わせで設
計を開発で き ます。
アセ ン ブ ラ : アセ ン ブ ラ では、アセ ン ブ リ コ ー ド を C コ ー ド と
シームレ スに組み合わせる こ と がで き ます。 リ ン ク ラ イ ブ ラ リ
では、 自動的に絶対ア ド レ ス指定を使用で き るほか、 相対モー
ド で コ ンパ イ ル し た う え で他の ソ フ ト ウ ェ ア モ ジ ュ ール と リ
ン ク し 、 絶対ア ド レ ス指定を取得する こ と も で き ます。
C 言語コ ンパイ ラ : PSoC フ ァ ミ リ のデバイ ス をサポー ト する
C 言語コ ンパイ ラ を利用で き ます。 こ れら の製品を使用する こ
と で、PSoC フ ァ ミ リ デバイ ス向けに完成 し た C プ ログ ラ ムを
作成で き ます。 こ れら の最適化 C コ ンパイ ラは、 PSoC のアー
キテ ク チ ャ に合わせて設定 し た C 言語のすべての機能を提供 し
ます。 コ ンパイ ラ には、 ポー ト と バスの動作、 標準のキーパ ッ
ド と デ ィ ス プ レ イのサポー ト 、 および拡張演算機能を提供する
組み込みラ イ ブ ラ リ が付属 し ています。
■
デバイ ス、ユーザー モ ジ ュ ール コ ン フ ィ ギ ュ レーシ ョ ンおよ
び ダ イ ナ ミ ッ ク リ コ ン フ ィ ギ ュ レ ー シ ョ ン 向 けの ア プ リ
ケ ー シ ョ ン エ デ ィ タ ー グ ラ フ ィ カ ル ユーザー イ ン タ ー
フ ェ ース (GUI)
■
広範なユーザー モ ジ ュ ール カ タ ロ グ
デバ ッ ガ
■
統合ソ ース コ ー ド エデ ィ タ ー (C お よびアセ ン ブ リ 言語 )
■
サイ ズ制限や使用期限のない無償の C コ ンパイ ラ
■
内蔵デバ ッ ガ
■
イ ンサーキ ッ ト エ ミ ュ レー タ
PSoC Designer はハー ド ウ ェ アによ る回路内のエ ミ ュ レーシ ョ
ン機能を提供するデバ ッ グ環境を備えてお り 、 PSoC デバイ ス
の内部状態を観察 し ながら 実シ ス テムで プ ログ ラ ムに対 し て テ
ス ト を 行 う こ と が で き ま す。 デバ ッ ガ コ マ ン ド を 使用 し て、
デー タ メ モ リ の読み出 し と プ ロ グ ラ ム、 デー タ メ モ リ の読み
書き、 I/O レ ジ ス タ の読み書きが可能です。 また、 CPU レ ジ ス
タ の読み書き、 ブ レー ク ポ イ ン ト の設定 と 消去、 プ ログ ラ ムの
実行、 停止、 およびス テ ッ プ制御が可能です。 また、 調査対象
のレ ジ ス タ と メ モ リ 位置の ト レ ース バ ッ フ ァ を デバ ッ ガ で作
成する こ と も で き ます。
通信イ ン タ ー フ ェ ースの組み込みサポー ト 機能は以下の通 り
です。
2
❐ ハー ド ウ ェ アおよび ソ フ ト ウ ェ ア I C ス レーブ と マス タ ー
❐ フルス ピー ド USB 2.0
❐ 最大 4 個の全二重汎用非同期レ シーバー／ ト ラ ン ス ミ ッ
タ ー (UART) 、 SPI マス タ ー と SPI ス レーブ、 およびワ イ
ヤレ ス
PSoC Designer は、 PSoC 1 デバイ スの全 ラ イ ブ ラ リ をサポー
ト し てお り 、 Windows XP、 Windows Vista、 Windows 7 上で動
作 し ます。
■
PSoC Designer ソ フ ト ウ ェ ア サブ シ ス テム
デザイ ン エ ン ト リ
まず、 チ ッ プ レ ベル ビ ュ ーで対象の基本デバ イ ス を選択 し ま
す。 次に、 PSoC ブ ロ ッ ク を使用する アナログ と デジ タ ルの各
種オ ンボー ド コ ンポーネ ン ト ( ユーザー モ ジ ュ ール ) を選択 し
ます。 ユーザー モ ジ ュ ールの例 と し て、 アナログ - デジ タ ル変
換器 (ADC) 、 デジ タ ル - アナロ グ変換器 (DAC) 、 ア ン プ、 フ ィ
ル タ ーがあ り ます。 選択 し たア プ リ ケーシ ョ ン向けにユーザー
モ ジ ュ ール を コ ン フ ィ ギ ュ レ ー シ ョ ン し 、 他のユ ーザー モ
ジ ュ ールや適切な ピ ンに接続 し ます。 その後、 プ ロ ジ ェ ク ト を
生成 し ます。 それによ り 、 ア プ リ ケーシ ョ ンのプ ログ ラ ミ ング
に使用で き る API と ラ イ ブ ラ リ がプ ロ ジ ェ ク ト に事前設定 さ れ
ます。
オン ラ イ ン ヘルプ シス テム
オ ン ラ イ ン ヘルプ シ ス テムでは、 オ ン ラ イ ン で状況に応 じ た
ヘルプが表示 さ れます。 それぞれの機能のサブ シ ス テムには固
有状況に応 じ たヘルプがあ り 、操作手順のヘルプやク イ ッ ク リ
フ ァ レ ン ス と し て使用で き ます。 また、 こ のヘルプ シ ス テムは
設計者を支援する ためのチ ュ ー ト リ アル、 FAQ と オン ラ イ ン
サポー ト フ ォ ー ラ ムへの リ ン ク を提供 し ています。
イ ンサーキ ッ ト エ ミ ュ レー タ
コ ス ト の低 く 、 機能性の高い イ ン サー キ ッ ト エ ミ ュ レ ー タ
(ICE) が開発作業をサポー ト する ために用意 さ れています。 こ
のハー ド ウ ェ アは単独のデバイ ス を プ ログ ラ ムで き ます。
エ ミ ュ レー タ は、USB ポー ト を介 し て PC に接続する 1 つの基
本ユニ ッ ト で構成 さ れています。こ の基本ユニ ッ ト は汎用型で、
すべての PSoC デバイ スで動作 し ます。各デバイ ス フ ァ ミ リ の
エ ミ ュ レ ーシ ョ ン ポ ッ ド は、 それぞれ別々に用意 さ れてい ま
す。 エ ミ ュ レーシ ョ ン ポ ッ ド は、 作業対象の基板上の PSoC デ
バイ ス と 置き換わ り 、 全速 (24MHz) で動作 し ます。
また このツールを使用する と 、 マルチ コ ン フ ィ ギ ュ レーシ ョ ン
やダ イ ナ ミ ッ ク リ コ ン フ ィ ギ ュ レ ーシ ョ ン開発が容易に な り
ます。 ダ イ ナ ミ ッ ク リ コ ン フ ィ ギ ュ レーシ ョ ンによ り 、 実行中
に コ ン フ ィ ギ ュ レーシ ョ ン を変更で き ます。 基本的に、 こ の機
能によ っ て、 1 つのア プ リ ケーシ ョ ン で 100% 以上の PSoC リ
ソ ース を使用する こ と がで き ます。
文書番号 : 001-62938 Rev. *B
ページ 10/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
PSoC Designer によ る設計
PSoC デバイ スの開発プ ロ セスは、 従来の機能固定のマ イ ク ロ
プ ロ セ ッ サの開発プ ロ セス と は異な り ます。 コ ン フ ィ ギ ュ レー
シ ョ ン 可能な ア ナ ロ グ と デ ジ タ ル ハー ド ウ ェ ア ブ ロ ッ ク は
PSoC アーキテ ク チ ャ に独特の柔軟性を も た ら し 、 開発時の仕
様変更の管理や在庫費用の削減に役立 ち ま す。 こ れ ら の コ ン
フ ィ ギ ュ レ ーシ ョ ン可能な リ ソ ースは PSoC ブ ロ ッ ク と 呼ば
れ、 ユ ーザーが選択可能 な さ ま ざ ま な 機能 を 実装 で き ま す。
PSoC 開発プ ロ セスは次の通 り です。
1. ユーザー モ ジ ュ ールの選択
2. ユーザー モ ジ ュ ールの コ ン フ ィ ギ ュ レーシ ョ ン
3. 構成および接続
4. 生成、 検証、 およびデバ ッ グ
ユーザー モ ジ ュ ールの選択
PSoC Designer は、 あ らか じ め構築 さ れ、 テ ス ト 済みのハー ド
ウ ェ ア周辺 コ ンポーネ ン ト ( ユーザー モ ジ ュ ール と 呼ばれる )
のラ イ ブ ラ リ を備えています。 ユーザー モ ジ ュ ールによ り 、 ア
ナログ と デジ タ ル両方の周辺デバイ スの選択 と 実装を簡素化で
き ます。
ユーザー モ ジ ュ ールを コ ン フ ィ ギ ュ レーシ ョ ン
選択 し た各ユーザー モ ジ ュ ールによ り 、選択 し た機能を実装す
る基本的な レ ジ ス タ 設定を確立で き ます。 また、 コ ンポーネ ン
ト の適格な コ ン フ ィ ギ ュ レーシ ョ ン を特定のア プ リ ケーシ ョ ン
に合わせる よ う にするパ ラ メ ー タ ー と プ ロパテ ィ も 提供 さ れま
す。 例えば PWM ユーザー モ ジ ュ ールでは、 1 個以上のデジ タ
ル PSoC ブ ロ ッ ク を それぞれが 8 ビ ッ ト 分解能を持つよ う コ ン
フ ィ ギ ュ レ ーシ ョ ン し ます。 こ れ ら のパ ラ メ ー タ ー を使 っ て、
パルス幅 と デ ュ ーテ ィ 比を設定で き ます。 選択 し たア プ リ ケー
シ ョ ン に対応す る よ う パ ラ メ ー タ ー と プ ロ パテ ィ を コ ン フ ィ
ギ ュ レーシ ョ ン し ます。 値は直接入力する こ と も、 ド ロ ッ プダ
ウン メ ニ ュ ーから選択する こ と も で き ます。すべてのユーザー
モ ジ ュ ールはデー タ シー ト に文書化 さ れ、 PSoC Designer また
はサイ プ レ スのウ ェ ブサイ ト で直接確認で き ます。ユーザー モ
ジ ュ ール デー タ シー ト には、 ユーザー モ ジ ュ ールの内部動作
に関する説明 と 性能仕様が記載 さ れています。 また、 各デー タ
文書番号 : 001-62938 Rev. *B
シー ト にはユーザー モ ジ ュ ールの各パ ラ メ ー タ ーの使用方法
や、 デザイ ン を適切に実装する ために必要なその他の情報も ま
と め ら れています。
構成お よび接続
ユーザー モ ジ ュ ールを他のモ ジ ュ ールおよび I/O ピ ンに相互接
続する こ と によ っ て、 チ ッ プ レ ベルで信号チ ェ ーン を構築する
こ と がで き ます。すべてのオン チ ッ プ リ ソ ース を完全に制御で
き る よ う に、 選択、 コ ン フ ィ ギ ュ レーシ ョ ン、 およびルーテ ィ
ングを行います。
生成、 検証、 お よびデバ ッ グ
ハー ド ウ ェ アの コ ン フ ィ ギ ュ レーシ ョ ンのテ ス ト 、 またはプ ロ
ジ ェ ク ト の コ ー ド 開発の準備がで き た ら 、 「 コ ン フ ィ ギ ュ レ ー
シ ョ ン フ ァ イ ルの生成」 手順を実行 し ます。 こ のス テ ッ プ で
PSoC Designer によ っ て生成 さ れる ソ ース コ ー ド は、仕様に合
わせてデバイ ス を自動的に コ ン フ ィ ギ ュ レーシ ョ ン し 、 シ ス テ
ム用のソ フ ト ウ ェ ア を提供 し ます。 生成 さ れた コ ー ド は、 実行
時に発生す るハー ド ウ ェ ア イ ベ ン ト の制御 と それに対す る応
答を実現する高レ ベル API、 および必要に応 じ て修正 し て使用
で き る割 り 込みサービ ス ルーチ ン を提供 し ます。
高い完成度の コ ー ド 開発環境に よ り 、 C、 ア セ ン ブ リ 、 ま たは
両方の言語を使用 し たア プ リ ケーシ ョ ンの開発 と カ ス タ マ イ ズ
が可能です。
開発プ ロ セスの最後のス テ ッ プは、 PSoC Designer のデバ ッ ガ
内で進めます (Connect ア イ コ ン を ク リ ッ ク し て ア ク セス し ま
す )。 PSoC Designer によ っ て HEX イ メ ージが ICE にダウン
ロー ド さ れ、 フ ルス ピー ド で実行 さ れます。 PSoC Designer の
デバ ッ グ機能は、何倍も高価なデバ ッ グ シ ス テムの機能に匹敵
し ます。 デバ ッ グ イ ン タ ー フ ェ ースは、 シ ン グル ス テ ッ プ実
行、 ブ レー ク ポ イ ン ト ま での実行、 変数値の追跡な どの従来か
ら の機能のほか、 大容量の ト レ ース バ ッ フ ァ を備え ています。
ア ド レ ス と デー タ バス値の監視、 メ モ リ 位置の監視、 外部信号
の監視な どの複雑な ブ レ ー ク ポ イ ン ト イ ベ ン ト を定義で き ま
す。
ページ 11/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
ピ ン配置
本節では、 CY8C28xxx PSoC デバイ スのピ ン一覧およびピ ン配置について、 表 と 図 と 共に説明 し ます。
CY8C28xxx PSoC デバイ スは様々なパ ッ ケージ で提供 し ています。 各パ ッ ケージについては次の表に示 し ます。 すべてのポー ト
ピ ン ( 「P」 と い う ラ ベルが付け られた ) は、 デジ タ ル I/O 機能を備えています。 し か し 、 VSS、 VDD、 SMP および XRES はデジ タ
ル I/O 機能を備えていません。
20 ピ ン製品のピ ン配置
表 3. 20 ピ ン製品 (SSOP) のピ ン配置
ピン
番号
タ イプ
ピ ン名
説明
I、 M、 S
P0[7]
アナ ログ カ ラ ム マルチ プ レ クサおよ
び SAR ADC 入力 [5]
I/O
I/O、 M、
S
P0[5]
アナ ログ カ ラ ム マルチ プ レ クサおよ
び SAR ADC 入力。 アナログ カ ラ ム
出力 [5、 6]
3
I/O
I/O、 M、
S
P0[3]
アナ ログ カ ラ ム マルチ プ レ クサおよ
び SAR ADC 入力。 アナログ カ ラ ム
出力 [5、 6]
4
I/O
I、 M、 S
P0[1]
アナ ログ カ ラ ム マルチ プ レ クサおよ
び SAR ADC 入力 [5]
SMP
外部部品に接続する ス イ ッ チ モー ド
ポン プ (SMP)
アナログ
1
デジ タ ル
I/O
2
5
出力
6
I/O
M
P1[7]
I2C0 シ リ アル ク ロ ッ ク (SCL)
7
I/O
M
P1[5]
I2C0 シ リ アル デー タ (SDA)
8
I/O
M
P1[3]
9
I/O
M
P1[1]
10
VSS
電源
I/O
M
P1[0]
水晶振動子出力 (XTALout)、 I2C0 シ
リ アル デー タ (SDA)、 ISSP-SDATA[4]
12
I/O
M
P1[2]
I2C1 シ リ アル デー タ (SDA) [7]
13
I/O
M
P1[4]
オプ シ ョ ンの外部 ク ロ ッ ク入力
(EXTCLK)
14
I/O
M
P1[6] I2C1 シ リ アル ク ロ ッ ク (SCL) [7]
XRES 内部で プルダウン さ れている、 ア ク
テ ィ ブ HIGH の外部 リ セ ッ ト
P0[0] アナ ログ カ ラ ム マルチ プ レ クサおよ
び SAR ADC 入力 [5]
P0[2] アナ ログ カ ラ ム マルチ プ レ クサおよ
び SAR ADC 入力。 アナ ログ カ ラ ム出
力 [5、 8]
P0[4] アナ ログ カ ラ ム マルチ プ レ クサおよ
び SAR ADC 入力。 アナログ カ ラ ム
出力 [5、 8]
P0[6] アナ ログ カ ラ ム マルチ プ レ クサおよ
び SAR ADC 入力 [5]
VDD 電源電圧
入力
16
I/O
I、 M、 S
17
I/O
I/O、 M、
S
18
I/O
I/O、 M、
S
19
I/O
I、 M、 S
20
電源
S, AI, M, P0[7]
S, AIO, M, P0[5]
S, AIO, M, P0[3]
S, AI, M, P0[1]
SMP
I2C0 SCL, M, P1[7]
I2C0 SDA, M, P1[5]
M, P1[3]
I2C0 SCL, XTALin, M, P1[1]
Vss
1
2
3
4
5
6
7
8
9
10
SSOP
20
19
18
17
16
15
14
13
12
11
Vdd
P0[6], M, AI, S
P0[4], M, AIO, S
P0[2], M, AIO, S
P0[0], M, AI, S
XRES
P1[6], M, I2C1 SCL
P1[4], M, EXTCLK
P1[2], M, I2C1 SDA
P1[0], M, XTALout, I2C0 SDA
水晶振動子入力 (XTALin)、 I2C0 シ リ
アル ク ロ ッ ク (SCL)、 ISSP-SCLK[4]
グ ラ ン ド に接続
11
15
CY8C28243 20 ピ ン PSoC デバイ ス
凡例 : A = アナログ、 I = 入力、 O = 出力、 S = SAR ADC 入力、 M = アナ ログ マルチ プ レ クサ バス入力。
注
4. こ れ ら は ISSP ピ ン であ り 、 POR ( パワーオ ン リ セ ッ ト ) の時に High-Z と な り ません。 詳細については、 CY8C28xxx PSoC デバイ スの PSoC テ ク ニ カル リ フ ァ
レ ン ス マニ ュ アルを参照 し て く だ さ い。
5. CY8C28x52 と CY8C28x23 デバイ スは SAR ADC を備えていません。 し たが っ て、 このピ ンは、 これ ら のデバイ ス では SAR ADC 入力 と し ては機能 し ません。
6. CY8C28x13 お よび CY8C28x03 デバイ スは、 どのアナ ロ グ出力バ ッ フ ァ も 備えていません。 し たが っ て、 こ のピ ンは、 これ ら のデバイ ス ではアナ ロ グ列出力 と
し て機能 し ません。
7. CY8C28x52、 CY8C28x13 および CY8C28x33 デバイ スは、 1 個のみの I2C ブ ロ ッ ク を備え ています。 し たが っ て、 こ の GPIO は、 これ ら のデバイ ス では I2C ピ
ン と し て機能 し ません。
8. CY8C28x33、 CY8C28x23、 CY8C28x13、 お よび CY8C28x03 デバイ スは、 こ のピ ン用のアナ ロ グ出力バ ッ フ ァ を持 っ ていません。 し たが っ て、 こ のピ ンは、 こ
れ ら のデバイ ス ではアナ ロ グ カ ラ ム出力 と し て機能 し ません。
文書番号 : 001-62938 Rev. *B
ページ 12/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
28 ピ ン製品のピ ン配置
表 4. 28 ピ ン製品 (SSOP) のピ ン配置
ピン
番号
タ イプ
アナロ
グ
ピ ン名
説明
I、 M、
S
P0[7]
アナログ カ ラ ム マルチ プ レ ク サおよび
SAR ADC 入力 [5]
アナログ カ ラ ム マルチ プ レ ク サおよび
SAR ADC 入力。 アナ ログ カ ラ ム出力 [5、 6]
1
デジ
タル
I/O
2
I/O
I/O、
M、 S
P0[5]
3
I/O
I/O、
M、 S
P0[3]
アナログ カ ラ ム マルチ プ レ ク サおよび
SAR ADC 入力。 アナ ログ カ ラ ム出力 [5、 6]
4
I/O
I、 M、
S
P0[1]
アナログ カ ラ ム マルチ プ レ ク サおよび
SAR ADC 入力 [5]
5
I/O
M
P2[7]
6
I/O
M
P2[5]
7
I/O
I、 M
P2[3]
ス イ ッ チ ト キ ャ パシ タ ブ ロ ッ クの直接入
力 [9]
8
I/O
I、 M
P2[1]
ス イ ッ チ ト キ ャ パシ タ ブ ロ ッ クの直接入
力 [9]
SMP
外部部品に接続する ス イ ッ チ モー ド ポン
プ (SMP)
9
出力
10
I/O
M
P1[7]
I2C0 シ リ アル ク ロ ッ ク (SCL)
11
I/O
M
P1[5]
I2C0 シ リ アル デー タ (SDA)
12
I/O
M
P1[3]
13
I/O
M
P1[1]
14
VSS
電源
M
P1[0]
水晶振動子出力 (XTALout)、 I2C0 シ リ アル
デー タ (SDA)、 ISSP-SDATA[4]
16
I/O
M
P1[2]
I2C1 シ リ アル デー タ (SDA)[7]
17
I/O
M
P1[4]
オプ シ ョ ンの外部ク ロ ッ ク入力 (EXTCLK)
18
I/O
M
P1[6]
I2C1 シ リ アル ク ロ ッ ク (SCL)[7]
I/O
I、 M
21
I/O
I、 M
22
I/O
M
23
I/O
M
P2[6]
外部 リ フ ァ レ ン ス電圧 (VRef)
24
I/O
I、 M、
S
P0[0]
アナログ カ ラ ム マルチ プ レ ク サおよび
SAR ADC 入力 [5]
25
I/O
I/O、
M、 S
P0[2]
アナログ カ ラ ム マルチ プ レ ク サおよび
SAR ADC 入力。 アナ ログ カ ラ ム出力 [5、 8]
26
I/O
I/O、
M、 S
P0[4]
アナログ カ ラ ム マルチ プ レ ク サおよび
SAR ADC 入力。 アナ ログ カ ラ ム出力 [5、 8]
27
I/O
I、 M、
S
P0[6]
アナログ カ ラ ム マルチ プ レ ク サおよび
SAR ADC 入力 [5]
VDD
電源電圧
電源
SSOP
28
27
26
25
24
23
22
21
20
19
18
17
16
15
Vdd
P0[6], M, AI, S
P0[4], M, AIO, S
P0[2], M, AIO, S
P0[0], M, AI, S
P2[6], M, External VRef
P2[4], M, External AGND
P2[2], M, AI
P2[0], M, AI
XRES
P1[6], M, I2C1 SCL
P1[4], M, EXTCLK
P1[2], M, I2C1 SDA
P1[0], M, XTALout, I2C0 SDA
XRES 内部で プルダウ ン さ れている、 ア ク テ ィ ブ
HIGH の外部 リ セ ッ ト
P2[0] ス イ ッ チ ト キ ャ パシ タ ブ ロ ッ クの直接入
力 [10]
P2[2] ス イ ッ チ ト キ ャ パシ タ ブ ロ ッ クの直接入
力 [10]
P2[4] 外部アナ ログ グ ラ ン ド (AGND)
20
28
1
2
3
4
5
6
7
8
9
10
11
12
13
14
グ ラ ン ド に接続
I/O
入力
S, AI, M, P0[7]
S, AIO, M, P0[5]
S, AIO, M, P0[3]
S, AI, M, P0[1]
M, P2[7]
M, P2[5]
AI, M, P2[3]
AI, M, P2[1]
SMP
I2C0 SCL, M, P1[7]
I2C0 SDA, M, P1[5]
M, P1[3]
I2C0 SCL, XTALin, M, P1[1]
Vss
水晶振動子入力 (XTALin)、 I2C0 シ リ アル
ク ロ ッ ク (SCL)、 ISSP-SCLK[4]
15
19
CY8C28403、 CY8C28413、 CY8C28433、 CY8C28445、
CY8C28452 28 ピ ン PSoC デバイ ス
凡例 : A = アナログ、 I = 入力、 O = 出力、 S = SAR ADC 入力、 M = アナ ログ マルチ プ レ クサ バス入力。
注
9. こ のピ ンは、 CY8C28x03 お よび CY8C28x13 デバイ ス では、 ス イ ッ チ ト キ ャ パシ タ ブ ロ ッ ク の直接アナ ロ グ入力ではあ り ません。
10. こ のピ ンは、 CY8C28x03、 CY8C28x13、 CY8C28x23 および CY8C28x33 デバイ ス では、 ス イ ッ チ ト キ ャ パシ タ ブ ロ ッ ク の直接アナ ロ グ入力ではあ り ません。
文書番号 : 001-62938 Rev. *B
ページ 13/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
44 ピ ン製品のピ ン配置
表 5. 44 ピ ン製品 (TQFP) のピ ン配置
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
I/O
M
VSS
P1[0]
I/O
I/O
I/O
I/O
I/O
I/O
I/O
M
M
M
M
M
M
M
出力
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
電源
P1[2]
P1[4]
P1[6]
P3[0]
P3[2]
P3[4]
P3[6]
XRE
入力
S
I/O
M
P4[0]
I/O
M
P4[2]
I/O
M
P4[4]
I/O
M
P4[6]
I/O
I、 M P2[0]
I/O
I、 M P2[2]
I/O
M
P2[4]
I/O
M
P2[6]
I/O I、 M、 P0[0]
S
I/O
I/O、 P0[2]
M、 S
I/O
I/O、 P0[4]
M、 S
I/O I、 M、 P0[6]
S
VDD
電源
I/O I、 M、 P0[7]
S
I/O
I/O、 P0[5]
M、 S
I/O
I/O、 P0[3]
M、 S
I/O I、 M、 P0[1]
S
I/O
P2[7]
CY8C28513、 CY8C28533、 および CY8C28545
48 ピ ン PSoC デバイ ス
P2[7], M
P0[1], M, AI, S
P0[3], M, AIO, S
P0[5], M, AIO, S
P0[7], M, AI, S
Vdd
P0[6], M, AI, S
P0[4], M, AIO, S
P0[2], M, AIO, S
P0[0], M, AI, S
P2[6], M, External VRef
M
M
M
M
M
M
M
M
P2[5]
P2[3]
P2[1]
P4[7]
P4[5]
P4[3]
P4[1]
SMP
P3[7]
P3[5]
P3[3]
P3[1]
P1[7]
P1[5]
P1[3]
P1[1]
説明
ス イ ッ チ ト キ ャパシ タ ブ ロ ッ ク の直接入力 [9]
ス イ ッ チ ト キ ャパシ タ ブ ロ ッ ク の直接入力 [9]
外部部品に接続する ス イ ッ チ モー ド ポン プ (SMP)
I2C0 シ リ アル ク ロ ッ ク (SCL)
I2C0 シ リ アル デー タ (SDA)
水晶振動子入力 (XTALin)、I2C0 シ リ アル ク ロ ッ ク
(SCL)、 ISSP-SCLK[4]
グ ラ ン ド に接続
水晶振動子出力 (XTALout)、 I2C0 シ リ アル デー タ
(SDA)、 ISSP-SDATA[4]
I2C1 シ リ アル デー タ (SDA)[7]
オプ シ ョ ンの外部 ク ロ ッ ク入力 (EXTCLK)
I2C1 シ リ アル ク ロ ッ ク (SCL)[7]
I2C1 シ リ アル デー タ (SDA)[7]
I2C1 シ リ アル ク ロ ッ ク (SCL)[7]
M, P2[5]
AI, M, P2[3]
AI, M, P2[1]
M, P4[7]
M, P4[5]
M, P4[3]
M, P4[1]
SMP
M, P3[7]
M, P3[5]
M, P3[3]
44
43
42
41
40
39
38
37
36
35
34
ピン
名
1
2
3
4
5
6
7
8
9
10
11
TQFP
33
32
31
30
29
28
27
26
25
24
23
12
13
14
15
16
17
18
19
20
21
22
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
タ イプ
デジ アナ
タ ル ログ
I/O
M
I/O
I、 M
I/O
I、 M
I/O
M
I/O
M
I/O
M
I/O
M
P2[4], M, External AGND
P2[2], M, AI
P2[0], M, AI
P4[6], M
P4[4], M
P4[2], M
P4[0], M
XRES
P3[6], M
P3[4], M
P3[2], M, I2C1 SCL
M, P3[1]
I2C0 SCL, M, P1[7]
I2C0 SDA, M, P1[5]
M, P1[3]
I2C0 SCL, XTALin, M, P1[1]
Vss
I2C0 SDA, XTALout, M, P1[0]
I2C1 SDA, M, P1[2]
EXTCLK, M, P1[4]
I2C1 SCL, M, P1[6]
I2C1 SDA, M, P3[0]
ピン
番号
内部で プルダウン さ れている、 ア ク テ ィ ブ HIGH
の外部 リ セ ッ ト
ス イ ッ チ ト キ ャパシ タ ブ ロ ッ ク の直接入力 [10]
ス イ ッ チ ト キ ャパシ タ ブ ロ ッ ク の直接入力 [10]
外部アナログ グ ラ ン ド (AGND)
外部 リ フ ァ レ ン ス電圧 (VRef)
アナログ カ ラ ム マルチ プ レ ク サおよび SAR ADC
入力 [5]
アナログ カ ラ ム マルチ プ レ ク サおよび SAR ADC
入力。 アナログ カ ラ ム出力 [5、 8]
アナログ カ ラ ム マルチ プ レ ク サおよび SAR ADC
入力。 アナログ カ ラ ム出力 [5、 8]
アナログ カ ラ ム マルチ プ レ ク サおよび SAR ADC
入力 [5]
電源電圧
アナログ カ ラ ム マルチ プ レ ク サおよび SAR ADC
入力 [5]
アナログ カ ラ ム マルチ プ レ ク サおよび SAR ADC
入力。 アナログ カ ラ ム出力 [5、 6]
アナログ カ ラ ム マルチ プ レ ク サおよび SAR ADC
入力。 アナログ カ ラ ム出力 [5、 6]
アナログ カ ラ ム マルチ プ レ ク サおよび SAR ADC
入力 [5]
凡例 : A = アナ ロ グ、 I = 入力、 O = 出力、 S = SAR ADC 入力、 M = アナ ロ グ マルチ プ レ ク サ バス入力。
文書番号 : 001-62938 Rev. *B
ページ 14/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
48 ピ ン製品のピ ン配置
表 6. 48 ピ ン製品 (QFN[11]) のピ ン配置
18
19
電源
VSS
P1[0]
P2[5], M
P2[7], M
P0[1], M, AI, S
P0[3], M, AIO, S
P0[5], M, AIO, S
P0[7], M, AI, S
Vdd
P0[6], M, AI, S
P0[4], M, AIO, S
P0[2], M, AIO, S
P0[0], M, AI, S
P2[6], M, External VRef
ス イ ッ チ ト キ ャ パシ タ ブ ロ ッ クの直接入力 [9]
ス イ ッ チ ト キ ャ パシ タ ブ ロ ッ クの直接入力 [9]
外部部品に接続する ス イ ッ チ モー ド ポン プ (SMP)
I2C0 シ リ アル ク ロ ッ ク (SCL)
I2C0 シ リ アル デー タ (SDA)
AI, M, P2[3]
AI, M, P2[1]
M, P4[7]
M, P4[5]
M, P4[3]
M, P4[1]
SMP
M, P3[7]
M, P3[5]
M, P3[3]
M, P3[1]
M, P5[3]
1
2
3
4
5
6
7
8
9
10
11
12
水晶振動子入力 (XTALin)、I2C0 シ リ アル ク ロ ッ ク
(SCL)、 ISSP-SCLK[4]
グ ラ ン ド に接続
水晶振動子出力 (XTALout)、 I2C0 シ リ アル デー タ
(SDA)、 ISSP-SDATA[4]
I2C1 シ リ アル デー タ (SDA)[7]
オプ シ ョ ンの外部ク ロ ッ ク 入力 (EXTCLK)
I2C1 シ リ アル ク ロ ッ ク (SCL)[7]
I/O
M
20
21
22
23
24
25
26
27
28
29
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
M
M
M
M
M
M
M
M
M
30
31
32
I/O
I/O
I/O
M
M
M
P4[0]
P4[2]
P4[4]
ピン
番号
33
I/O
M
P4[6]
41
デジ
タル
I/O
34
35
I/O
I/O
I、 M
I、 M
P2[0]
P2[2]
ス イ ッ チ ト キ ャ パシ タ ブ ロ ッ クの直接入力 [10]
ス イ ッ チ ト キ ャ パシ タ ブ ロ ッ クの直接入力 [10]
42
43
I/O
36
I/O
M
P2[4]
外部アナログ グ ラ ン ド (AGND)
44
I/O
37
I/O
M
P2[6]
外部 リ フ ァ レ ン ス電圧 (VRef)
45
I/O
38
I/O
I、 M、
S
入力
P1[2]
P1[4]
P1[6]
P5[0]
P5[2]
P3[0]
P3[2]
P3[4]
P3[6]
XRES
48
47
46
45
44
43
42
41
40
39
38
37
P2[3]
P2[1]
P4[7]
P4[5]
P4[3]
P4[1]
SMP
P3[7]
P3[5]
P3[3]
P3[1]
P5[3]
P5[1]
P1[7]
P1[5]
P1[3]
P1[1]
CY8C28623、 CY8C28643、 CY8C28645
48 ピ ン PSoC デバイ ス
説明
QFN
(Top View)
36
35
34
33
32
31
30
29
28
27
26
25
13
14
15
16
17
18
19
20
21
22
23
24
ピ ン名
P2[4], M, External AGND
P2[2], M, AI
P2[0], M, AI
P4[6], M
P4[4], M
P4[2], M
P4[0], M
XRES
P3[6], M
P3[4], M
P3[2], M, I2C1 SCL
P3[0], M, I2C1 SDA
M, P5[1]
I2C0 SCL, M, P1[7]
I2C0 SDA, M, P1[5]
M, P1[3]
I2C0 SCL, XTALin, M, P1[1]
Vss
I2C0 SDA, XTALout, M, P1[0]
I2C1 SDA, M, P1[2]
EXTCLK, M, P1[4]
I2C1 SCL, M, P1[6]
M, P5[0]
M, P5[2]
タ イプ
ピン
番号 デジ アナ
タ ル ログ
1
I/O I、 M
2
I/O I、 M
3
I/O
M
4
I/O
M
5
I/O
M
6
I/O
M
7
出力
8
I/O
M
9
I/O
M
10
I/O
M
11
I/O
M
12
I/O
M
13
I/O
M
14
I/O
M
15
I/O
M
16
I/O
M
17
I/O
M
I2C1 シ リ アル デー タ (SDA)[7]
I2C1 シ リ アル ク ロ ッ ク (SCL)[7]
内部で プルダウン さ れてい る、 ア ク テ ィ ブ HIGH
の外部 リ セ ッ ト
P0[0]
タ イプ
アナ
ログ
I、 M、 S
ピン
名
説明
P0[6] アナログ カ ラ ム マルチ プ レ クサ
お よび SAR ADC 入力 [5]
VDD 電源電圧
電源
I、 M、 S P0[7] アナログ カ ラ ム マルチ プ レ クサ
お よび SAR ADC 入力 [5]
I/O、 M、 P0[5] アナログ カ ラ ム マルチ プ レ クサ
S
お よび SAR ADC 入力。 アナ ログ
カ ラ ム出力 [5、 6]
I/O、 M、 P0[3] アナログ カ ラ ム マルチ プ レ クサ
S
お よび SAR ADC 入力。 アナ ログ
カ ラ ム出力 [5、 6]
P0[1]
I、 M、 S
アナログ カ ラ ム マルチ プ レ クサ
お よび SAR ADC 入力 [5]
M
P2[7]
46
I/O
アナログ カ ラ ム マルチ プ レ クサおよび SAR ADC
入力 [5]
39
I/O
47
I/O
I/O、 P0[2] アナログ カ ラ ム マルチ プ レ クサおよび SAR ADC
M、 S
入力。 アナログ カ ラ ム出力 [5、 8]
40
I/O
48
I/O
M
I/O、 P0[4] アナログ カ ラ ム マルチ プ レ クサおよび SAR ADC
M、 S
入力。 アナログ カ ラ ム出力 [5、 8]
凡例 : A = アナログ、 I = 入力、 O = 出力、 S = SAR ADC 入力、 M = アナ ログ マルチ プ レ クサ バス入力。
P2[5]
注
11. QFN パ ッ ケージは、 グ ラ ン ド に接続する必要があ る セ ン タ ー パ ッ ド を持 っ ています (VSS)。
文書番号 : 001-62938 Rev. *B
ページ 15/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
56 ピ ン製品のピ ン配置
56 ピ ン SSOP 製品は、 CY8C28000 オン チ ッ プ デバ ッ グ (OCD) PSoC デバイ ス用です。
注 : この製品は、 イ ンサーキ ッ ト デバ ッ グのみに使用 さ れます。 量産製品用 と し ては提供 さ れません。
表 7. 56 ピ ン製品 (SSOP) のピ ン配置
ピン
番号
CY8C28000 56 ピ ン PSoC デバイ ス
タ イプ
デジ
タル
アナ
ログ
1
ピ ン名
NC
説明
未接続
2
I/O
I、 M、
S
P0[7]
アナログ カ ラ ム マルチプ レ クサおよび SAR
ADC 入力
3
I/O
I/O、
M、 S
P0[5]
アナログ カ ラ ム マルチプ レ クサおよび SAR
ADC 入力。 アナログ カ ラ ム出力
4
I/O
I/O、
M、 S
P0[3]
アナログ カ ラ ム マルチプ レ クサおよび SAR
ADC 入力。 アナログ カ ラ ム出力
5
I/O
I、 M、
S
P0[1]
アナログ カ ラ ム マルチプ レ クサおよび SAR
ADC 入力
6
I/O
M
P2[7]
7
I/O
M
P2[5]
8
I/O
I
P2[3]
ス イ ッ チ ト キ ャパシ タ ブ ロ ッ クの直接入力
9
I/O
I
P2[1]
ス イ ッ チ ト キ ャパシ タ ブ ロ ッ クの直接入力
10
I/O
M
P4[7]
11
I/O
M
P4[5]
12
I/O
I、 M
P4[3]
13
I/O
14
OCD
I、 M
M
OCDE
15
OCD
M
16
出力
P4[1]
OCD 偶数デー タ I/O
OCDO OCD 奇数デー タ 出力
SMP 必要な外部部品に接続する ス イ ッ チ モー ド ポ
ン プ (SMP)
P3[7]
17
I/O
M
18
I/O
M
P3[5]
19
I/O
M
P3[3]
20
I/O
M
P3[1]
21
I/O
M
P5[3]
22
I/O
M
P5[1]
23
I/O
M
P1[7]
I2C0 シ リ アル ク ロ ッ ク (SCL)
24
I/O
M
P1[5]
I2C0 シ リ アル デー タ (SDA)
25
NC
26
I/O
M
P1[3]
27
I/O
M
P1[1]
28
電源
29
30
NC
S, AI, M, P0[7]
S, AIO, M, P0[5]
S, AIO, M, P0[3]
S, AI, M, P0[1]
M, P2[7]
M, P2[5]
AI, M, P2[3]
AI, M, P2[1]
M, P4[7]
M, P4[5]
M, P4[3]
M, P4[1]
OCDE
OCDO
SMP
M, P3[7]
M, P3[5]
M, P3[3]
M, P3[1]
M, P5[3]
M, P5[1]
I2C0 SCL, M, P1[7]
I2C0 SDA, M, P1[5]
NC
M, P1[3]
SCLK, I2C0 SCL, XTALIn, M, P1[1]
Vss
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
SSOP
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
Vdd
P0[6], M, AI, S
P0[4], M, AIO, S
P0[2], M, AIO, S
P0[0], M, AI, S
P2[6], M, External VRef
P2[4], M, External AGND
P2[2], M, AI
P2[0], M, AI
P4[6], M
P4[4], M
P4[2], M
P4[0], M
CCLK
HCLK
XRES
P3[6], M
P3[4], M
P3[2], M, I2C1 SCL
P3[0], M, I2C1 SDA
P5[2], M
P5[0], M
P1[6], M, I2C1 SCL
P1[4], M, EXTCLK
P1[2], M, I2C1 SDA
P1[0], M, XTALOut, I2C0 SDA, SDATA
NC
NC
量産用ではない
未接続
水晶振動子入力 (XTALin)、 I2C0 シ リ アル ク
ロ ッ ク (SCL)、 ISSP-SCLK[4]
VSS
グ ラ ン ド に接続
NC
未接続
NC
未接続
31
I/O
M
P1[0]
水晶振動子出力 (XTALout)、 I2C0 シ リ アル
デー タ (SDA)、 ISSP-SDATA[4]
32
I/O
M
P1[2]
I2C1 シ リ アル デー タ (SDA)
33
I/O
M
P1[4]
オプ シ ョ ンの外部ク ロ ッ ク入力 (EXTCLK)
34
I/O
M
P1[6]
I2C1 シ リ アル ク ロ ッ ク (SCL)
35
I/O
M
P5[0]
36
I/O
M
P5[2]
37
I/O
M
P3[0]
I2C1 シ リ アル デー タ (SDA)
38
I/O
M
P3[2]
I2C1 シ リ アル ク ロ ッ ク (SCL)
39
I/O
M
P3[4]
40
I/O
M
P3[6]
文書番号 : 001-62938 Rev. *B
ページ 16/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
表 7. 56 ピ ン製品 (SSOP) のピ ン配置 ( 続き )
ピン
番号
タ イプ
デジ
タル
41
アナ
ログ
入力
ピ ン名
説明
XRES
内部で プルダウン さ れている、 ア ク テ ィ ブ
HIGH の外部 リ セ ッ ト
42
OCD
M
HCLK
OCD 高速ク ロ ッ ク出力
43
OCD
M
CCLK
OCD CPU ク ロ ッ ク出力
44
I/O
M
P4[0]
45
I/O
M
P4[2]
46
I/O
M
P4[4]
47
I/O
M
P4[6]
48
I/O
I、 M
P2[0]
49
I/O
I、 M
P2[2]
ス イ ッ チ ト キ ャパシ タ ブ ロ ッ クの直接入力
50
I/O
M
P2[4]
外部アナログ グ ラ ン ド (AGND)
51
I/O
M
P2[6]
外部 リ フ ァ レ ン ス電圧 (VRef)
52
I/O
I、 M、
S
P0[0]
アナログ カ ラ ム マルチプ レ クサおよび SAR
ADC 入力
53
I/O
I/O、
M、 S
P0[2]
アナログ カ ラ ム マルチプ レ クサおよび SAR
ADC 入力。 アナログ カ ラ ム出力
54
I/O
I/O、
M、 S
P0[4]
アナログ カ ラ ム マルチプ レ クサおよび SAR
ADC 入力。 アナログ カ ラ ム出力
55
I/O
I、 M、
S
P0[6]
アナログ カ ラ ム マルチプ レ クサおよび SAR
ADC 入力
VDD
電源電圧
56
電源
ス イ ッ チ ト キ ャパシ タ ブ ロ ッ クの直接入力
凡例 : A = アナログ、 I = 入力、 O = 出力、 S = SAR ADC 入力、 M = アナ ログ マルチ プ レ クサ バス入力、 OCD = オ ン チ ッ プ デバ ッ グ。
文書番号 : 001-62938 Rev. *B
ページ 17/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
レジス タ リ フ ァ レ ンス
本節では、 CY8C28xxx PSoC デバイ スのレ ジ ス タ 一覧を示 し ます。 レ ジ ス タ の詳細については、 CY8C28xxx PSoC デバイ スの
PSoC テ ク ニ カル リ フ ァ レ ン ス マニ ュ アルを参照 し て く だ さ い。
レ ジ ス タ の表記法
レ ジ ス タ マ ッ プ表
次の表に、 本節で使用 し ている レ ジ ス タ の表記法を示 し ます。
CY8C28xxx PSoC デバイ スには、 全部で 512 バイ ト のレ ジ ス
タ ア ド レ ス空間があ り ます。 こ のレ ジ ス タ 空間は I/O 空間 と 呼
ばれ、 2 つのバ ン ク に分割 さ れ て い ま す。 フ ラ グ レ ジ ス タ
(CPU_F) の XIO ビ ッ ト で、 CPU の命令がどのレ ジス タ バン ク
にア ク セスするか決ま り ます。XIO ビ ッ ト がセ ッ ト さ れた場合、
CPU 命令はバン ク 1 のレ ジ ス タ にア ク セス し ます。XIO ビ ッ ト
がク リ ア さ れた場合、CPU 命令はバン ク 0 のレ ジ ス タ にア ク セ
ス し ます。
表記法
説明
R
読み出 し レ ジス タ またはビ ッ ト
W
書き込みレ ジス タ またはビ ッ ト
L
論理レ ジス タ またはビ ッ ト
C
ク リ ア可能な レ ジス タ またはビ ッ ト
#
ア ク セスはビ ッ ト 固有
文書番号 : 001-62938 Rev. *B
注 : 次のレ ジ ス タ マ ッ プ表では、 空白のフ ィ ール ド は予約 さ れ
てお り 、 ア ク セス し てはな り ません。
ページ 18/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
表 8. CY8C28x03 のバン ク 0 のレ ジス タ マ ッ プ表 : ユーザー空間
名称
PRT0DR
ア ド レ ス (0、 16 進 ) ア ク セス
名称
00
RW
DBC20DR0
ア ド レ ス (0、 16 進 )
40
ア ク セス
#
名称
ア ド レ ス (0、 16 進 ) ア ク セス
名称
80
RDI2RI
ア ド レ ス (0、 16 進 )
C0
ア ク セス
RW
PRT0IE
01
RW
DBC20DR1
41
W
81
RDI2SYN
C1
RW
PRT0GS
02
RW
DBC20DR2
42
RW
82
RDI2IS
C2
RW
PRT0DM2
03
RW
DBC20CR0
43
#
83
RDI2LT0
C3
RW
PRT1DR
04
RW
DBC21DR0
44
#
84
RDI2LT1
C4
RW
PRT1IE
05
RW
DBC21DR1
45
W
85
RDI2RO0
C5
RW
PRT1GS
06
RW
DBC21DR2
46
RW
86
RDI2RO1
C6
RW
PRT1DM2
07
RW
DBC21CR0
47
#
87
RDI2DSM
C7
RW
PRT2DR
08
RW
DCC22DR0
48
#
88
PRT2IE
09
RW
DCC22DR1
49
W
89
C9
PRT2GS
0A
RW
DCC22DR2
4A
RW
8A
CA
C8
PRT2DM2
0B
RW
DCC22CR0
4B
#
8B
CB
PRT3DR
0C
RW
DCC23DR0
4C
#
8C
CC
PRT3IE
0D
RW
DCC23DR1
4D
W
8D
CD
PRT3GS
0E
RW
DCC23DR2
4E
RW
8E
CE
PRT3DM2
0F
RW
DCC23CR0
4F
#
8F
PRT4DR
10
RW
50
90
CUR_PP
D0
RW
PRT4IE
11
RW
51
91
STK_PP
D1
RW
PRT4GS
12
RW
52
92
PRT4DM2
13
RW
53
93
IDX_PP
D3
RW
PRT5DR
14
RW
54
94
MVR_PP
D4
RW
PRT5IE
15
RW
55
95
MVW_PP
D5
RW
PRT5GS
16
RW
56
96
I2C0_CFG
D6
RW
PRT5DM2
17
RW
57
97
I2C0_SCR
D7
#
58
98
I2C0_DR
D8
RW
18
CF
D2
19
59
99
I2C0_MSCR
D9
#
1A
5A
9A
INT_CLR0
DA
RW
1B
5B
9B
INT_CLR1
DB
RW
1C
5C
9C
INT_CLR2
DC
RW
1D
5D
9D
INT_CLR3
DD
RW
1E
5E
9E
INT_MSK3
DE
RW
1F
5F
9F
INT_MSK2
DF
RW
#
60
A0
INT_MSK0
E0
RW
DBC00DR0
20
DBC00DR1
21
W
61
A1
INT_MSK1
E1
RW
DBC00DR2
22
RW
62
A2
INT_VC
E2
RC
DBC00CR0
23
#
63
A3
RES_WDT
E3
W
DBC01DR0
24
#
64
A4
I2C1_SCR
E4
#
DBC01DR1
25
W
65
A5
I2C1_MSCR
E5
#
DBC01DR2
26
RW
66
A6
DBC01CR0
27
#
DCC02DR0
28
#
68
MUL1_X
A8
W
MUL0_X
E8
W
DCC02DR1
29
W
69
MUL1_Y
A9
W
MUL0_Y
E9
W
DCC02DR2
2A
RW
SADC_DH
6A
RW
MUL1_DH
AA
R
MUL0_DH
EA
R
DCC02CR0
2B
#
SADC_DL
6B
RW
MUL1_DL
AB
R
MUL0_DL
EB
R
DCC03DR0
2C
#
TMP_DR0
6C
RW
ACC1_DR1
AC
RW
ACC0_DR1
EC
RW
DCC03DR1
2D
W
TMP_DR1
6D
RW
ACC1_DR0
AD
RW
ACC0_DR0
ED
RW
DCC03DR2
2E
RW
TMP_DR2
6E
RW
ACC1_DR3
AE
RW
ACC0_DR3
EE
RW
DCC03CR0
2F
#
TMP_DR3
6F
RW
ACC1_DR2
AF
RW
ACC0_DR2
EF
RW
DBC10DR0
30
#
70
RDI0RI
B0
RW
F0
DBC10DR1
31
W
71
RDI0SYN
B1
RW
F1
DBC10DR2
32
RW
72
RDI0IS
B2
RW
F2
DBC10CR0
33
#
73
RDI0LT0
B3
RW
F3
DBC11DR0
34
#
74
RDI0LT1
B4
RW
F4
DBC11DR1
35
W
75
RDI0RO0
B5
RW
F5
DBC11DR2
36
RW
76
RDI0RO1
B6
RW
DBC11CR0
37
#
77
RDI0DSM
B7
RW
DCC12DR0
38
#
78
RDI1RI
B8
RW
I2C1_DR
67
RW
E6
A7
E7
F6
CPU_F
F7
RL
F8
DCC12DR1
39
W
79
RDI1SYN
B9
RW
F9
DCC12DR2
3A
RW
7A
RDI1IS
BA
RW
FA
DCC12CR0
3B
#
7B
RDI1LT0
BB
RW
FB
DCC13DR0
3C
#
7C
RDI1LT1
BC
RW
FC
DCC13DR1
3D
W
7D
RDI1RO0
BD
RW
DCC13DR2
3E
RW
7E
RDI1RO1
BE
RW
CPU_SCR1
FE
#
DCC13CR0
3F
#
7F
RDI1DSM
BF
RW
CPU_SCR0
FF
#
空白のフ ィ ール ド は予約 さ れている ため、 ア ク セス し てはいけ
ない
文書番号 : 001-62938 Rev. *B
# ア ク セスはビ ッ ト 固有
FD
* ア ド レ スは二重目的。 251 ページの 「マ ッ ピ ングの例外」 を参照 し て く だ さ い。
ページ 19/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
表 9. CY8C28x03 のバン ク 1 のレ ジ ス タ マ ッ プ表 : コ ン フ ィ ギ ュ レーシ ョ ン空間
名称
PRT0DM0
ア ド レ ス (1、 16 進 )
00
ア ク セス
RW
名称
DBC20FN
ア ド レ ス (1、 16 進 )
40
ア ク セス
RW
名称
PRT0DM1
01
RW
DBC20IN
41
RW
SADC_TSCMPL
PRT0IC0
02
RW
DBC20OU
42
RW
SADC_TSCMPH
PRT0IC1
03
RW
DBC20CR1
43
RW
PRT1DM0
04
RW
DBC21FN
44
PRT1DM1
05
RW
DBC21IN
PRT1IC0
06
RW
PRT1IC1
07
PRT2DM0
ア ド レ ス (1、 16 進 )
80
ア ク セス
名称
RDI2RI
ア ド レ ス (1、 16 進 )
C0
ア ク セス
RW
81
RW
RDI2SYN
C1
RW
82
RW
RDI2IS
C2
RW
83
RDI2LT0
C3
RW
RW
84
RDI2LT1
C4
RW
45
RW
85
RDI2RO0
C5
RW
DBC21OU
46
RW
86
RDI2RO1
C6
RW
RW
DBC21CR1
47
RW
87
RDI2DSM
C7
RW
08
RW
DCC22FN
48
RW
88
PRT2DM1
09
RW
DCC22IN
49
RW
89
C9
PRT2IC0
0A
RW
DCC22OU
4A
RW
8A
CA
C8
PRT2IC1
0B
RW
DCC22CR1
4B
RW
8B
CB
PRT3DM0
0C
RW
DCC23FN
4C
RW
8C
CC
PRT3DM1
0D
RW
DCC23IN
4D
RW
8D
CD
PRT3IC0
0E
RW
DCC23OU
4E
RW
8E
CE
PRT3IC1
0F
RW
DCC23CR1
4F
RW
8F
PRT4DM0
10
RW
50
90
GDI_O_IN
D0
RW
PRT4DM1
11
RW
51
91
GDI_E_IN
D1
RW
PRT4IC0
12
RW
52
92
GDI_O_OU
D2
RW
PRT4IC1
13
RW
53
93
GDI_E_OU
D3
RW
PRT5DM0
14
RW
54
94
D4
CF
PRT5DM1
15
RW
55
95
D5
PRT5IC0
16
RW
56
96
D6
PRT5IC1
17
RW
57
97
D7
18
58
98
D8
19
59
99
D9
1A
5A
9A
DA
1B
5B
9B
DB
1C
5C
9C
DC
1D
5D
9D
OSC_GO_EN
DD
RW
1E
5E
9E
OSC_CR4
DE
RW
1F
5F
9F
OSC_CR3
DF
RW
DBC00FN
20
RW
60
GDI_O_IN_CR
A0
RW
OSC_CR0
E0
RW
DBC00IN
21
RW
61
GDI_E_IN_CR
A1
RW
OSC_CR1
E1
RW
DBC00OU
22
RW
62
GDI_O_OU_CR
A2
RW
OSC_CR2
E2
RW
DBC00CR1
23
RW
63
GDI_E_OU_CR
A3
RW
VLT_CR
E3
RW
DBC01FN
24
RW
64
RTC_H
A4
RW
VLT_CMP
E4
RW
DBC01IN
25
RW
65
RTC_M
A5
RW
E5
DBC01OU
26
RW
66
RTC_S
A6
RW
E6
DBC01CR1
27
RW
67
RTC_CR
A7
RW
DCC02FN
28
RW
68
SADC_CR0
A8
RW
IMO_TR
E8
RW
DCC02IN
29
RW
69
SADC_CR1
A9
RW
ILO_TR
E9
RW
DCC02OU
2A
RW
SADC_CR2
AA
RW
BDG_TR
EA
RW
DCC02CR1
2B
RW
I2C1_CFG
6B
RW
SADC_CR3
AB
RW
ECO_TR
EB
RW
DCC03FN
2C
RW
TMP_DR0
6C
RW
SADC_CR4
AC
RW
EC
DCC03IN
2D
RW
TMP_DR1
6D
RW
I2C0_ADDR
AD
RW
ED
DCC03OU
2E
RW
TMP_DR2
6E
RW
I2C1_ADDR
AE
RW
EE
DCC03CR1
2F
RW
TMP_DR3
6F
RW
AMUX_CLK
AF
RW
EF
DBC10FN
30
RW
RDI0RI
B0
RW
F0
DBC10IN
31
RW
SADC_TSCR0
71
RW
RDI0SYN
B1
RW
F1
DBC10OU
32
RW
SADC_TSCR1
72
RW
RDI0IS
B2
RW
F2
DBC10CR1
33
RW
73
RDI0LT0
B3
RW
F3
DBC11FN
34
RW
74
RDI0LT1
B4
RW
F4
DBC11IN
35
RW
75
RDI0RO0
B5
RW
F5
DBC11OU
36
RW
76
RDI0RO1
B6
RW
DBC11CR1
37
RW
77
RDIODSM
B7
RW
DCC12FN
38
RW
78
RDI1RI
B8
RW
DCC12IN
39
RW
79
RDI1SYN
B9
RW
DCC12OU
3A
RW
7A
RDI1IS
BA
RW
DCC12CR1
3B
RW
7B
RDI1LT0
BB
RW
FB
DCC13FN
3C
RW
7C
RDI1LT1
BC
RW
FC
DCC13IN
3D
RW
7D
RDI1RO0
BD
RW
DCC13OU
3E
RW
7E
RDI1RO1
BE
RW
CPU_SCR1
FE
#
DCC13CR1
3F
RW
7F
RDI1DSM
BF
RW
CPU_SCR0
FF
#
6A
70
空白の フ ィ ール ド は予約 さ れてい る ため、 ア ク セ ス し てはいけ
ない
文書番号 : 001-62938 Rev. *B
# ア ク セスはビ ッ ト 固有
E7
F6
CPU_F
F7
RL
F8
F9
FLS_PR1
FA
RW
FD
* ア ド レ スは二重目的。 251 ページの 「マ ッ ピ ン グの例外」 を参照 し て く だ さ い。
ページ 20/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
表 10. CY8C28x13 のバン ク 0 のレ ジス タ マ ッ プ表 : ユーザー空間
名称
PRT0DR
ア ド レ ス (0、 16 進 ) ア ク セス
名称
00
RW
DBC20DR0
ア ド レ ス (0、 16 進 ) ア ク セス
40
#
名称
ア ド レ ス (0、 16 進 ) ア ク セス
名称
80
RDI2RI
ア ド レ ス (0、 16 進 ) ア ク セス
C0
RW
PRT0IE
01
RW
DBC20DR1
41
W
81
RDI2SYN
C1
RW
PRT0GS
02
RW
DBC20DR2
42
RW
82
RDI2IS
C2
RW
PRT0DM2
03
RW
DBC20CR0
43
#
83
RDI2LT0
C3
RW
PRT1DR
04
RW
DBC21DR0
44
#
84
RDI2LT1
C4
RW
PRT1IE
05
RW
DBC21DR1
45
Ω
85
RDI2RO0
C5
RW
PRT1GS
06
RW
DBC21DR2
46
RW
86
RDI2RO1
C6
RW
PRT1DM2
07
RW
DBC21CR0
47
#
87
RDI2DSM
C7
RW
PRT2DR
08
RW
DCC22DR0
48
#
88
PRT2IE
09
RW
DCC22DR1
49
W
89
C9
PRT2GS
0A
RW
DCC22DR2
4A
RW
8A
CA
C8
PRT2DM2
0B
RW
DCC22CR0
4B
#
8B
CB
PRT3DR
0C
RW
DCC23DR0
4C
#
8C
CC
PRT3IE
0D
RW
DCC23DR1
4D
W
8D
CD
PRT3GS
0E
RW
DCC23DR2
4E
RW
8E
CE
PRT3DM2
0F
RW
DCC23CR0
4F
#
8F
PRT4DR
10
RW
50
90
CUR_PP
D0
RW
PRT4IE
11
RW
51
91
STK_PP
D1
RW
PRT4GS
12
RW
52
92
PRT4DM2
13
RW
53
93
IDX_PP
D3
RW
PRT5DR
14
RW
54
94
MVR_PP
D4
RW
PRT5IE
15
RW
55
95
MVW_PP
D5
RW
PRT5GS
16
RW
56
96
I2C0_CFG
D6
RW
PRT5DM2
17
RW
57
97
I2C0_SCR
D7
#
58
98
I2C0_DR
D8
RW
18
CF
D2
19
59
99
I2C0_MSCR
D9
#
1A
5A
9A
INT_CLR0
DA
RW
1B
5B
9B
INT_CLR1
DB
RW
1C
5C
9C
INT_CLR2
DC
RW
1D
5D
9D
INT_CLR3
DD
RW
1E
5E
9E
INT_MSK3
DE
RW
1F
5F
9F
INT_MSK2
DF
RW
DBC00DR0
20
#
60
DBC00DR1
21
W
DBC00DR2
22
RW
62
DBC00CR0
23
#
63
DBC01DR0
24
#
64
A4
DBC01DR1
25
W
65
A5
DBC01DR2
26
RW
66
A6
DEC_CR0*
E6
RW
DBC01CR0
27
#
67
A7
DEC_CR1*
E7
RW
DCC02DR0
28
#
68
MUL1_X
A8
W
MUL0_X
E8
W
DCC02DR1
29
W
69
MUL1_Y
A9
W
MUL0_Y
E9
W
DCC02DR2
2A
RW
SADC_DH
6A
RW
MUL1_DH
AA
R
MUL0_DH
EA
R
DCC02CR0
2B
#
SADC_DL
6B
RW
MUL1_DL
AB
R
MUL0_DL
EB
R
DCC03DR0
2C
#
TMP_DR0
6C
RW
ACC1_DR1
AC
RW
ACC0_DR1
EC
RW
DCC03DR1
2D
W
TMP_DR1
6D
RW
ACC1_DR0
AD
RW
ACC0_DR0
ED
RW
DCC03DR2
2E
RW
TMP_DR2
6E
RW
ACC1_DR3
AE
RW
ACC0_DR3
EE
RW
DCC03CR0
2F
#
TMP_DR3
6F
RW
ACC1_DR2
AF
RW
ACC0_DR2
EF
RW
DBC10DR0
30
#
70
RDI0RI
B0
RW
F0
DBC10DR1
31
W
71
RDI0SYN
B1
RW
F1
DBC10DR2
32
RW
72
RDI0IS
B2
RW
F2
DBC10CR0
33
#
73
RDI0LT0
B3
RW
F3
DBC11DR0
34
#
74
RDI0LT1
B4
RW
F4
DBC11DR1
35
W
75
RDI0RO0
B5
RW
F5
DBC11DR2
36
RW
76
RDI0RO1
B6
RW
DBC11CR0
37
#
77
RDI0DSM
B7
RW
DCC12DR0
38
#
78
RDI1RI
B8
RW
AMUX_CFG
61
RW
DEC0_DH
A0
RC
INT_MSK0
E0
RW
DEC0_DL
A1
RC
INT_MSK1
E1
RW
DEC1_DH
A2
RC
INT_VC
E2
RC
DEC1_DL
A3
RC
RES_WDT
E3
W
E4
E5
F6
CPU_F
F7
RL
F8
DCC12DR1
39
W
79
RDI1SYN
B9
RW
F9
DCC12DR2
3A
RW
7A
RDI1IS
BA
RW
FA
DCC12CR0
3B
#
7B
RDI1LT0
BB
RW
DCC13DR0
3C
#
7C
RDI1LT1
BC
RW
DAC1_D
FC
RW
DCC13DR1
3D
W
7D
RDI1RO0
BD
RW
DAC0_D
FD
RW
DCC13DR2
3E
RW
7E
RDI1RO1
BE
RW
CPU_SCR1
FE
#
DCC13CR0
3F
#
7F
RDI1DSM
BF
RW
CPU_SCR0
FF
#
空白のフ ィ ール ド は予約 さ れている ため、 ア ク セス し てはいけ
ない
文書番号 : 001-62938 Rev. *B
# ア ク セスはビ ッ ト 固有
FB
* ア ド レ スは二重目的。 251 ページの 「マ ッ ピ ングの例外」 を参照 し て く だ さ い。
ページ 21/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
表 11. CY8C28x13 のバン ク 1 のレ ジ ス タ マ ッ プ表 : コ ン フ ィ ギ ュ レーシ ョ ン空間
名称
PRT0DM0
ア ド レ ス (1、 16 進 )
00
ア ク セス
RW
PRT0DM1
01
RW
PRT0IC0
02
RW
PRT0IC1
03
PRT1DM0
名称
DBC20FN
ア ド レ ス (1、 16 進 )
40
ア ク セス
RW
名称
ア ド レ ス (1、 16 進 )
80
ア ク セス
名称
RDI2RI
ア ド レ ス (1、 16 進 )
C0
ア ク セス
RW
DBC20IN
41
RW
SADC_TSCMPL
81
RW
RDI2SYN
C1
RW
DBC20OU
42
RW
SADC_TSCMPH
82
RW
RDI2IS
C2
RW
RW
DBC20CR1
43
RW
ACE_AMD_CR1
83
RW
RDI2LT0
C3
RW
04
RW
DBC21FN
44
RW
RDI2LT1
C4
RW
PRT1DM1
05
RW
DBC21IN
45
RW
ACE_PWM_CR
85
RW
RDI2RO0
C5
RW
PRT1IC0
06
RW
DBC21OU
46
RW
ACE_ADC0_CR
86
RW
RDI2RO1
C6
RW
PRT1IC1
07
RW
DBC21CR1
47
RW
ACE_ADC1_CR
87
RW
RDI2DSM
C7
RW
PRT2DM0
08
RW
DCC22FN
48
RW
PRT2DM1
09
RW
DCC22IN
49
RW
ACE_CLK_CR0
89
RW
C9
PRT2IC0
0A
RW
DCC22OU
4A
RW
ACE_CLK_CR1
8A
RW
CA
ACE_CLK_CR3
84
88
PRT2IC1
0B
RW
DCC22CR1
4B
RW
PRT3DM0
0C
RW
DCC23FN
4C
RW
PRT3DM1
0D
RW
DCC23IN
4D
RW
PRT3IC0
0E
RW
DCC23OU
4E
RW
PRT3IC1
0F
RW
DCC23CR1
4F
RW
PRT4DM0
10
RW
50
PRT4DM1
11
RW
51
DEC0_CR0
91
PRT4IC0
12
RW
52
DEC_CR3
92
PRT4IC1
13
RW
53
PRT5DM0
14
RW
54
PRT5DM1
15
RW
55
PRT5IC0
16
RW
56
96
PRT5IC1
17
RW
C8
8B
RW
CB
8C
RW
CC
ACE01CR1
8D
RW
CD
ACE01CR2
8E
RW
CE
ASE11CR0
8F
RW
90
DEC1_CR0
CF
GDI_O_IN
D0
RW
RW
GDI_E_IN
D1
RW
RW
GDI_O_OU
D2
RW
93
GDI_E_OU
D3
RW
94
DEC0_CR
D4
RW
DEC1_CR
D5
RW
95
RW
D6
57
97
18
58
98
MUX_CR0
D8
RW
19
59
99
MUX_CR1
D9
RW
1A
5A
MUX_CR2
DA
RW
1B
5B
9B
MUX_CR3
DB
RW
1C
5C
9C
IDAC_CR1
DC
RW
1D
5D
9D
OSC_GO_EN
DD
RW
1E
5E
9E
OSC_CR4
DE
RW
1F
5F
9F
OSC_CR3
DF
RW
DEC_CR5
9A
D7
RW
DBC00FN
20
RW
60
GDI_O_IN_CR
A0
RW
OSC_CR0
E0
RW
DBC00IN
21
RW
61
GDI_E_IN_CR
A1
RW
OSC_CR1
E1
RW
DBC00OU
22
RW
62
GDI_O_OU_CR
A2
RW
OSC_CR2
E2
RW
DBC00CR1
23
RW
63
GDI_E_OU_CR
A3
RW
VLT_CR
E3
RW
DBC01FN
24
RW
64
RTC_H
A4
RW
VLT_CMP
E4
RW
DBC01IN
25
RW
65
RTC_M
A5
RW
ADC0_TR
E5
RW
DBC01OU
26
RW
66
RTC_S
A6
RW
ADC1_TR
E6
RW
DBC01CR1
27
RW
67
RTC_CR
A7
RW
IDAC_CR2
E7
RW
DCC02FN
28
RW
68
SADC_CR0
A8
RW
IMO_TR
E8
RW
DCC02IN
29
RW
69
SADC_CR1
A9
RW
ILO_TR
E9
RW
DCC02OU
2A
RW
SADC_CR2
AA
RW
BDG_TR
EA
RW
DCC02CR1
2B
RW
SADC_CR3
AB
RW
ECO_TR
EB
RW
DCC03FN
2C
RW
TMP_DR0
6C
RW
SADC_CR4
AC
RW
MUX_CR4
EC
RW
DCC03IN
2D
RW
TMP_DR1
6D
RW
I2C0_ADDR
AD
RW
MUX_CR5
ED
RW
DCC03OU
2E
RW
TMP_DR2
6E
RW
DCC03CR1
2F
RW
TMP_DR3
6F
RW
DBC10FN
30
RW
DBC10IN
31
RW
SADC_TSCR0
71
DBC10OU
32
RW
SADC_TSCR1
DBC10CR1
33
RW
ACE_AMD_CR0
DBC11FN
34
RW
DBC11IN
35
RW
DBC11OU
36
DBC11CR1
DCC12FN
AMUX_CFG1
6A
RW
6B
AE
EE
AMUX_CLK
AF
RW
EF
RDI0RI
B0
RW
F0
RW
RDI0SYN
B1
RW
F1
72
RW
RDI0IS
B2
RW
F2
73
RW
RDI0LT0
B3
RW
F3
74
RW
RDI0LT1
B4
RW
F4
ACE_AMX_IN
75
RW
RDI0RO0
B5
RW
F5
RW
ACE_CMP_CR0
76
RW
RDI0RO1
B6
RW
37
RW
ACE_CMP_CR1
77
RW
RDIODSM
B7
RW
38
RW
RDI1RI
B8
RW
DCC12IN
39
RW
ACE_CMP_GI_EN
79
RW
RDI1SYN
B9
RW
DCC12OU
3A
RW
ACE_ALT_CR0
7A
RW
RDI1IS
BA
RW
DCC12CR1
3B
RW
ACE_ABF_CR0
7B
RW
RDI1LT0
BB
RW
DCC13FN
3C
RW
RDI1LT1
BC
RW
DCC13IN
3D
RW
ACE0_CR1
7D
RW
RDI1RO0
BD
RW
IDAC_CR0
FD
RW
DCC13OU
3E
RW
ACE0_CR2
7E
RW
RDI1RO1
BE
RW
CPU_SCR1
FE
#
DCC13CR1
3F
RW
ACE0_CR3
7F
RW
RDI1DSM
BF
RW
CPU_SCR0
FF
#
70
78
7C
空白のフ ィ ール ド は予約 さ れている ため、 ア ク セス し てはいけない
文書番号 : 001-62938 Rev. *B
# ア ク セスはビ ッ ト 固有
F6
CPU_F
F7
RL
F8
F9
FLS_PR1
FA
RW
FB
FC
* ア ド レ スは二重目的。 251 ページの 「マ ッ ピ ングの例外」 を参照 し て く だ さ い。
ページ 22/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
表 12. CY8C28x23 のバン ク 0 のレ ジス タ マ ッ プ表 : ユーザー空間
名称
PRT0DR
ア ド レ ス (0、 16 進 ) ア ク セス
名称
00
RW
DBC20DR0
ア ド レ ス (0、 16 進 ) ア ク セス
名称
40
#
ASC10CR0
ア ド レ ス (0、 16 進 )
80
ア ク セス
名称
RW
RDI2RI
ア ド レ ス (0、 16 進 ) ア ク セス
C0
RW
PRT0IE
01
RW
DBC20DR1
41
W
ASC10CR1
81
RW
RDI2SYN
C1
RW
PRT0GS
02
RW
DBC20DR2
42
RW
ASC10CR2
82
RW
RDI2IS
C2
RW
PRT0DM2
03
RW
DBC20CR0
43
#
ASC10CR3
83
RW
RDI2LT0
C3
RW
PRT1DR
04
RW
DBC21DR0
44
#
ASD11CR0
84
RW
RDI2LT1
C4
RW
PRT1IE
05
RW
DBC21DR1
45
W
ASD11CR1
85
RW
RDI2RO0
C5
RW
PRT1GS
06
RW
DBC21DR2
46
RW
ASD11CR2
86
RW
RDI2RO1
C6
RW
PRT1DM2
07
RW
DBC21CR0
47
#
ASD11CR3
87
RW
RDI2DSM
C7
RW
PRT2DR
08
RW
DCC22DR0
48
#
PRT2IE
09
RW
DCC22DR1
49
W
89
C9
PRT2GS
0A
RW
DCC22DR2
4A
RW
8A
CA
88
C8
PRT2DM2
0B
RW
DCC22CR0
4B
#
8B
CB
PRT3DR
0C
RW
DCC23DR0
4C
#
8C
CC
PRT3IE
0D
RW
DCC23DR1
4D
W
8D
CD
PRT3GS
0E
RW
DCC23DR2
4E
RW
8E
CE
PRT3DM2
0F
RW
DCC23CR0
4F
#
8F
PRT4DR
10
RW
50
ASD20CR0
90
RW
CUR_PP
D0
RW
PRT4IE
11
RW
51
ASD20CR1
91
RW
STK_PP
D1
RW
PRT4GS
12
RW
52
ASD20CR2
92
RW
PRT4DM2
13
RW
53
ASD20CR3
93
RW
IDX_PP
D3
RW
PRT5DR
14
RW
54
ASC21CR0
94
RW
MVR_PP
D4
RW
PRT5IE
15
RW
55
ASC21CR1
95
RW
MVW_PP
D5
RW
PRT5GS
16
RW
56
ASC21CR2
96
RW
I2C0_CFG
D6
RW
PRT5DM2
17
RW
57
ASC21CR3
97
RW
I2C0_SCR
D7
#
98
I2C0_DR
D8
RW
18
58
CF
D2
19
59
99
I2C0_MSCR
D9
#
1A
5A
9A
INT_CLR0
DA
RW
1B
5B
9B
INT_CLR1
DB
RW
1C
5C
9C
INT_CLR2
DC
RW
1D
5D
9D
INT_CLR3
DD
RW
1E
5E
9E
INT_MSK3
DE
RW
1F
5F
9F
INT_MSK2
DF
RW
DBC00DR0
20
#
AMX_IN
60
RW
DEC0_DH
A0
RC
INT_MSK0
E0
RW
DBC00DR1
DBC00DR2
21
W
AMUX_CFG
61
RW
DEC0_DL
A1
RC
INT_MSK1
E1
RW
22
RW
CLK_CR3
62
RW
DEC1_DH
A2
RC
INT_VC
E2
RC
DBC00CR0
23
#
ARF_CR
63
RW
DEC1_DL
A3
RC
RES_WDT
E3
W
DBC01DR0
24
#
CMP_CR0
64
#
A4
I2C1_SCR
E4
#
DBC01DR1
25
W
ASY_CR
65
#
A5
I2C1_MSCR
E5
#
DBC01DR2
26
RW
CMP_CR1
66
RW
A6
DEC_CR0*
E6
RW
DBC01CR0
27
#
I2C1_DR
67
RW
DEC_CR1*
E7
RW
DCC02DR0
28
#
68
MUL1_X
A8
W
MUL0_X
E8
W
DCC02DR1
29
W
69
MUL1_Y
A9
W
MUL0_Y
E9
W
DCC02DR2
2A
RW
6A
MUL1_DH
AA
R
MUL0_DH
EA
R
DCC02CR0
2B
#
6B
MUL1_DL
AB
R
MUL0_DL
EB
R
DCC03DR0
2C
#
TMP_DR0
6C
RW
ACC1_DR1
AC
RW
ACC0_DR1
EC
RW
DCC03DR1
2D
W
TMP_DR1
6D
RW
ACC1_DR0
AD
RW
ACC0_DR0
ED
RW
DCC03DR2
2E
RW
TMP_DR2
6E
RW
ACC1_DR3
AE
RW
ACC0_DR3
EE
RW
DCC03CR0
2F
#
TMP_DR3
6F
RW
ACC1_DR2
AF
RW
ACC0_DR2
EF
RW
DBC10DR0
30
#
ACB00CR3
70
RW
RDI0RI
B0
RW
F0
DBC10DR1
31
W
ACB00CR0
71
RW
RDI0SYN
B1
RW
F1
DBC10DR2
32
RW
ACB00CR1
72
RW
RDI0IS
B2
RW
F2
DBC10CR0
33
#
ACB00CR2
73
RW
RDI0LT0
B3
RW
F3
DBC11DR0
34
#
ACB01CR3
74
RW
RDI0LT1
B4
RW
F4
DBC11DR1
35
W
ACB01CR0
75
RW
RDI0RO0
B5
RW
F5
DBC11DR2
36
RW
ACB01CR1
76
RW
RDI0RO1
B6
RW
DBC11CR0
37
#
ACB01CR2
77
RW
RDI0DSM
B7
RW
DCC12DR0
38
#
78
RDI1RI
B8
RW
A7
F6
CPU_F
F7
RL
F8
DCC12DR1
39
W
79
RDI1SYN
B9
RW
F9
DCC12DR2
3A
RW
7A
RDI1IS
BA
RW
FA
DCC12CR0
3B
#
7B
RDI1LT0
BB
RW
FB
DCC13DR0
3C
#
7C
RDI1LT1
BC
RW
FC
DCC13DR1
3D
W
7D
RDI1RO0
BD
RW
DCC13DR2
3E
RW
7E
RDI1RO1
BE
RW
CPU_SCR1
FE
#
DCC13CR0
3F
#
7F
RDI1DSM
BF
RW
CPU_SCR0
FF
#
空白のフ ィ ール ド は予約 さ れている ため、 ア ク セス し てはいけな
い
文書番号 : 001-62938 Rev. *B
# ア ク セスはビ ッ ト 固有
FD
* ア ド レ スは二重目的。 251 ページの 「マ ッ ピ ングの例外」 を参照 し て く だ さ い。
ページ 23/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
表 13. CY8C28x23 のバン ク 1 のレ ジス タ マ ッ プ表 : コ ン フ ィ ギ ュ レーシ ョ ン空間
名称
PRT0DM0
ア ド レ ス (1、 16 進 )
00
ア ク セス
RW
名称
DBC20FN
ア ド レ ス (1、 16 進 )
40
ア ク セス
RW
PRT0DM1
01
RW
DBC20IN
41
RW
PRT0IC0
02
RW
DBC20OU
42
RW
PRT0IC1
03
RW
DBC20CR1
43
PRT1DM0
04
RW
DBC21FN
PRT1DM1
05
RW
PRT1IC0
06
PRT1IC1
PRT2DM0
名称
ア ド レ ス (1、 16 進 )
80
ア ク セス
名称
RDI2RI
ア ド レ ス (1、 16 進 )
C0
ア ク セス
RW
81
RDI2SYN
C1
RW
82
RDI2IS
C2
RW
RW
83
RDI2LT0
C3
RW
44
RW
84
RDI2LT1
C4
RW
DBC21IN
45
RW
85
RDI2RO0
C5
RW
RW
DBC21OU
46
RW
86
RDI2RO1
C6
RW
07
RW
DBC21CR1
47
RW
87
RDI2DSM
C7
RW
08
RW
DCC22FN
48
RW
88
PRT2DM1
09
RW
DCC22IN
49
RW
89
C9
PRT2IC0
0A
RW
DCC22OU
4A
RW
8A
CA
C8
PRT2IC1
0B
RW
DCC22CR1
4B
RW
8B
CB
PRT3DM0
0C
RW
DCC23FN
4C
RW
8C
CC
PRT3DM1
0D
RW
DCC23IN
4D
RW
8D
CD
PRT3IC0
0E
RW
DCC23OU
4E
RW
8E
CE
PRT3IC1
0F
RW
DCC23CR1
4F
RW
8F
PRT4DM0
10
RW
50
PRT4DM1
11
RW
51
DEC0_CR0
91
PRT4IC0
12
RW
52
DEC_CR3
PRT4IC1
13
RW
PRT5DM0
14
PRT5DM1
CF
90
GDI_O_IN
D0
RW
RW
GDI_E_IN
D1
RW
92
RW
GDI_O_OU
D2
RW
53
93
RW
GDI_E_OU
D3
RW
RW
54
94
RW
DEC0_CR
D4
RW
15
RW
55
95
RW
DEC1_CR
D5
RW
PRT5IC0
16
RW
56
96
D6
PRT5IC1
17
RW
DEC1_CR0
57
97
D7
18
58
98
D8
19
59
99
1A
5A
DEC_CR5
9A
D9
RW
DA
1B
5B
9B
DB
1C
5C
9C
DC
1D
5D
9D
OSC_GO_EN
DD
RW
1E
5E
9E
OSC_CR4
DE
RW
1F
5F
9F
OSC_CR3
DF
RW
DBC00FN
20
RW
CLK_CR0
60
RW
GDI_O_IN_CR
A0
RW
OSC_CR0
E0
RW
DBC00IN
21
RW
CLK_CR1
61
RW
GDI_E_IN_CR
A1
RW
OSC_CR1
E1
RW
DBC00OU
22
RW
ABF_CR0
62
RW
GDI_O_OU_CR
A2
RW
OSC_CR2
E2
RW
DBC00CR1
23
RW
AMD_CR0
63
RW
GDI_E_OU_CR
A3
RW
VLT_CR
E3
RW
DBC01FN
24
RW
CMP_GO_EN
64
RW
RTC_H
A4
RW
VLT_CMP
E4
RW
DBC01IN
25
RW
RTC_M
A5
RW
E5
DBC01OU
26
RW
AMD_CR1
66
RW
RTC_S
A6
RW
E6
DBC01CR1
27
RW
ALT_CR0
67
RW
RTC_CR
A7
RW
DCC02FN
28
RW
DCC02IN
29
RW
DCC02OU
2A
RW
DCC02CR1
2B
RW
I2C1_CFG
6B
RW
DCC03FN
2C
RW
TMP_DR0
6C
RW
AC
DCC03IN
2D
RW
TMP_DR1
6D
RW
I2C0_ADDR
AD
RW
ED
DCC03OU
2E
RW
TMP_DR2
6E
RW
I2C1_ADDR
AE
RW
EE
DCC03CR1
2F
RW
TMP_DR3
6F
RW
AMUX_CLK
AF
RW
EF
DBC10FN
30
RW
70
RDI0RI
B0
RW
F0
DBC10IN
31
RW
71
RDI0SYN
B1
RW
F1
DBC10OU
32
RW
72
RDI0IS
B2
RW
F2
DBC10CR1
33
RW
73
RDI0LT0
B3
RW
F3
DBC11FN
34
RW
74
RDI0LT1
B4
RW
F4
DBC11IN
35
RW
75
RDI0RO0
B5
RW
F5
DBC11OU
36
RW
76
RDI0RO1
B6
RW
DBC11CR1
37
RW
77
RDIODSM
B7
RW
DCC12FN
38
RW
78
RDI1RI
B8
RW
DCC12IN
39
RW
79
RDI1SYN
B9
RW
DCC12OU
3A
RW
7A
RDI1IS
BA
RW
DCC12CR1
3B
RW
7B
RDI1LT0
BB
RW
FB
DCC13FN
3C
RW
7C
RDI1LT1
BC
RW
FC
DCC13IN
3D
RW
7D
RDI1RO0
BD
RW
DCC13OU
3E
RW
7E
RDI1RO1
BE
RW
CPU_SCR1
FE
#
DCC13CR1
3F
RW
7F
RDI1DSM
BF
RW
CPU_SCR0
FF
#
65
68
CLK_CR2
RW
6A
空白のフ ィ ール ド は予約 さ れている ため、 ア ク セス し てはいけ
ない
文書番号 : 001-62938 Rev. *B
69
# ア ク セスはビ ッ ト 固有
E7
A8
IMO_TR
E8
RW
A9
ILO_TR
E9
RW
AA
BDG_TR
EA
RW
AB
ECO_TR
EB
RW
EC
F6
CPU_F
F7
RL
F8
F9
FLS_PR1
FA
RW
FD
* ア ド レ スは二重目的。 251 ページの 「マ ッ ピ ングの例外」 を参照 し て く だ さ い。
ページ 24/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
表 14. CY8C28x33 のバン ク 0 のレ ジス タ マ ッ プ表 : ユーザー空間
名称
PRT0DR
ア ド レ ス (0、 16 進 ) ア ク セス
名称
00
RW
DBC20DR0
ア ド レ ス (0、 16 進 ) ア ク セス
名称
40
#
ASC10CR0
ア ド レ ス (0、 16 進 ) ア ク セス
名称
80
RW
RDI2RI
ア ド レ ス (0、 16 進 )
C0
ア ク セス
RW
PRT0IE
01
RW
DBC20DR1
41
W
ASC10CR1
81
RW
RDI2SYN
C1
RW
PRT0GS
02
RW
DBC20DR2
42
RW
ASC10CR2
82
RW
RDI2IS
C2
RW
PRT0DM2
03
RW
DBC20CR0
43
#
ASC10CR3
83
RW
RDI2LT0
C3
RW
PRT1DR
04
RW
DBC21DR0
44
#
ASD11CR0
84
RW
RDI2LT1
C4
RW
PRT1IE
05
RW
DBC21DR1
45
Ω
ASD11CR1
85
RW
RDI2RO0
C5
RW
PRT1GS
06
RW
DBC21DR2
46
RW
ASD11CR2
86
RW
RDI2RO1
C6
RW
PRT1DM2
07
RW
DBC21CR0
47
#
ASD11CR3
87
RW
RDI2DSM
C7
RW
PRT2DR
08
RW
DCC22DR0
48
#
PRT2IE
09
RW
DCC22DR1
49
W
89
C9
PRT2GS
0A
RW
DCC22DR2
4A
RW
8A
CA
88
C8
PRT2DM2
0B
RW
DCC22CR0
4B
#
8B
CB
PRT3DR
0C
RW
DCC23DR0
4C
#
8C
CC
PRT3IE
0D
RW
DCC23DR1
4D
W
8D
CD
PRT3GS
0E
RW
DCC23DR2
4E
RW
8E
CE
PRT3DM2
0F
RW
DCC23CR0
4F
#
8F
PRT4DR
10
RW
50
ASD20CR0
90
RW
CUR_PP
D0
RW
PRT4IE
11
RW
51
ASD20CR1
91
RW
STK_PP
D1
RW
PRT4GS
12
RW
52
ASD20CR2
92
RW
PRT4DM2
13
RW
53
ASD20CR3
93
RW
IDX_PP
D3
RW
PRT5DR
14
RW
54
ASC21CR0
94
RW
MVR_PP
D4
RW
PRT5IE
15
RW
55
ASC21CR1
95
RW
MVW_PP
D5
RW
PRT5GS
16
RW
56
ASC21CR2
96
RW
I2C0_CFG
D6
RW
PRT5DM2
17
RW
57
ASC21CR3
97
RW
I2C0_SCR
D7
#
98
I2C0_DR
D8
RW
18
58
CF
D2
19
59
99
I2C0_MSCR
D9
#
1A
5A
9A
INT_CLR0
DA
RW
1B
5B
9B
INT_CLR1
DB
RW
1C
5C
9C
INT_CLR2
DC
RW
1D
5D
9D
INT_CLR3
DD
RW
1E
5E
9E
INT_MSK3
DE
RW
1F
5F
9F
INT_MSK2
DF
RW
DBC00DR0
20
#
AMX_IN
60
RW
DEC0_DH
A0
RC
INT_MSK0
E0
RW
DBC00DR1
DBC00DR2
21
W
AMUX_CFG
61
RW
DEC0_DL
A1
RC
INT_MSK1
E1
RW
22
RW
CLK_CR3
62
RW
DEC1_DH
A2
RC
INT_VC
E2
RC
DBC00CR0
23
#
ARF_CR
63
RW
DEC1_DL
A3
RC
RES_WDT
E3
W
DBC01DR0
24
#
CMP_CR0
64
#
DEC2_DH
A4
RC
DBC01DR1
25
W
ASY_CR
65
#
DEC2_DL
A5
RC
DBC01DR2
26
RW
CMP_CR1
66
RW
DEC3_DH
A6
RC
DEC_CR0*
E6
RW
DBC01CR0
27
#
67
DEC3_DL
A7
RC
DEC_CR1*
E7
RW
DCC02DR0
28
#
68
MUL1_X
A8
W
MUL0_X
E8
W
DCC02DR1
29
W
69
MUL1_Y
A9
W
MUL0_Y
E9
W
DCC02DR2
2A
RW
SADC_DH
6A
RW
MUL1_DH
AA
R
MUL0_DH
EA
R
DCC02CR0
2B
#
SADC_DL
6B
RW
MUL1_DL
AB
R
MUL0_DL
EB
R
DCC03DR0
2C
#
TMP_DR0
6C
RW
ACC1_DR1
AC
RW
ACC0_DR1
EC
RW
DCC03DR1
2D
W
TMP_DR1
6D
RW
ACC1_DR0
AD
RW
ACC0_DR0
ED
RW
DCC03DR2
2E
RW
TMP_DR2
6E
RW
ACC1_DR3
AE
RW
ACC0_DR3
EE
RW
DCC03CR0
2F
#
TMP_DR3
6F
RW
ACC1_DR2
AF
RW
ACC0_DR2
EF
RW
DBC10DR0
30
#
ACB00CR3
70
RW
RDI0RI
B0
RW
F0
DBC10DR1
31
W
ACB00CR0
71
RW
RDI0SYN
B1
RW
F1
DBC10DR2
32
RW
ACB00CR1
72
RW
RDI0IS
B2
RW
F2
DBC10CR0
33
#
ACB00CR2
73
RW
RDI0LT0
B3
RW
F3
DBC11DR0
34
#
ACB01CR3
74
RW
RDI0LT1
B4
RW
F4
DBC11DR1
35
W
ACB01CR0
75
RW
RDI0RO0
B5
RW
F5
DBC11DR2
36
RW
ACB01CR1
76
RW
RDI0RO1
B6
RW
DBC11CR0
37
#
ACB01CR2
77
RW
RDI0DSM
B7
RW
DCC12DR0
38
#
78
RDI1RI
B8
RW
E4
E5
F6
CPU_F
F7
RL
F8
DCC12DR1
39
W
79
RDI1SYN
B9
RW
F9
DCC12DR2
3A
RW
7A
RDI1IS
BA
RW
FA
DCC12CR0
3B
#
7B
RDI1LT0
BB
RW
DCC13DR0
3C
#
7C
RDI1LT1
BC
RW
DAC1_D
FC
RW
DCC13DR1
3D
W
7D
RDI1RO0
BD
RW
DAC0_D
FD
RW
DCC13DR2
3E
RW
7E
RDI1RO1
BE
RW
CPU_SCR1
FE
#
DCC13CR0
3F
#
7F
RDI1DSM
BF
RW
CPU_SCR0
FF
#
空白のフ ィ ール ド は予約 さ れている ため、 ア ク セス し てはいけな
い
文書番号 : 001-62938 Rev. *B
# ア ク セスはビ ッ ト 固有
FB
* ア ド レ スは二重目的。 251 ページの 「マ ッ ピ ングの例外」 を参照 し て く だ さ い。
ページ 25/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
表 15. CY8C28x33 のバン ク 1 のレ ジス タ マ ッ プ表 : コ ン フ ィ ギ ュ レーシ ョ ン空間
名称
PRT0DM0
ア ド レ ス (1、 16 進 )
00
ア ク セス
RW
PRT0DM1
01
RW
PRT0IC0
02
RW
PRT0IC1
03
PRT1DM0
名称
DBC20FN
ア ド レ ス (1、 16 進 )
40
ア ク セス
RW
名称
ア ド レ ス (1、 16 進 )
80
ア ク セス
名称
RDI2RI
ア ド レ ス (1、 16 進 )
C0
ア ク セス
RW
DBC20IN
41
RW
SADC_TSCMPL
DBC20OU
42
RW
SADC_TSCMPH
81
RW
RDI2SYN
C1
RW
82
RW
RDI2IS
C2
RW
DBC20CR1
43
RW
ACE_AMD_CR1
83
RW
RW
RDI2LT0
C3
04
RW
DBC21FN
44
RW
RW
RDI2LT1
C4
PRT1DM1
05
RW
DBC21IN
45
RW
ACE_PWM_CR
85
RW
RW
RDI2RO0
C5
PRT1IC0
06
RW
DBC21OU
46
RW
ACE_ADC0_CR
RW
86
RW
RDI2RO1
C6
PRT1IC1
07
RW
DBC21CR1
47
RW
ACE_ADC1_CR
RW
87
RW
RDI2DSM
C7
PRT2DM0
08
RW
DCC22FN
48
RW
RW
88
RW
PRT2DM1
09
RW
DCC22IN
49
RW
PRT2IC0
0A
RW
DCC22OU
4A
RW
ACE_CLK_CR0
89
RW
C9
ACE_CLK_CR1
8A
RW
CA
ACE_CLK_CR3
8B
RW
84
C8
PRT2IC1
0B
RW
DCC22CR1
4B
RW
PRT3DM0
0C
RW
DCC23FN
4C
RW
CB
PRT3DM1
0D
RW
DCC23IN
4D
RW
ACE01CR1
8D
RW
CD
PRT3IC0
0E
RW
DCC23OU
4E
RW
ACE01CR2
8E
RW
CE
PRT3IC1
0F
RW
DCC23CR1
4F
RW
ASE11CR0
8F
RW
PRT4DM0
10
RW
50
PRT4DM1
11
RW
51
DEC0_CR0
91
PRT4IC0
12
RW
52
DEC_CR3
92
PRT4IC1
13
RW
53
PRT5DM0
14
RW
54
PRT5DM1
15
RW
55
DEC1_CR0
95
PRT5IC0
16
RW
56
DEC_CR4
96
PRT5IC1
17
RW
57
18
58
19
59
DEC2_CR0
99
1A
5A
DEC_CR5
9A
1B
5B
1C
5C
1D
5D
1E
5E
9E
1F
5F
9F
8C
CC
90
DEC3_CR0
CF
GDI_O_IN
D0
RW
RW
GDI_E_IN
D1
RW
RW
GDI_O_OU
D2
RW
93
GDI_E_OU
D3
RW
94
DEC0_CR
D4
RW
RW
DEC1_CR
D5
RW
RW
DEC2_CR
D6
RW
97
DEC3_CR
D7
RW
98
MUX_CR0
D8
RW
RW
MUX_CR1
D9
RW
RW
MUX_CR2
DA
RW
9B
MUX_CR3
DB
RW
9C
IDAC_CR1
DC
RW
OSC_GO_EN
DD
RW
OSC_CR4
DE
RW
OSC_CR3
DF
RW
9D
RW
DBC00FN
20
RW
CLK_CR0
60
RW
GDI_O_IN_CR
A0
RW
OSC_CR0
E0
RW
DBC00IN
21
RW
CLK_CR1
61
RW
GDI_E_IN_CR
A1
RW
OSC_CR1
E1
RW
DBC00OU
22
RW
ABF_CR0
62
RW
GDI_O_OU_CR
A2
RW
OSC_CR2
E2
RW
DBC00CR1
23
RW
AMD_CR0
63
RW
GDI_E_OU_CR
A3
RW
VLT_CR
E3
RW
DBC01FN
24
RW
CMP_GO_EN
64
RW
RTC_H
A4
RW
VLT_CMP
E4
RW
DBC01IN
25
RW
RTC_M
A5
RW
ADC0_TR
E5
RW
DBC01OU
26
RW
AMD_CR1
66
RW
RTC_S
A6
RW
ADC1_TR
E6
RW
DBC01CR1
27
RW
ALT_CR0
67
RW
RTC_CR
A7
RW
IDAC_CR2
E7
RW
DCC02FN
28
RW
SADC_CR0
A8
RW
IMO_TR
E8
RW
DCC02IN
29
RW
CLK_CR2
69
RW
SADC_CR1
A9
RW
ILO_TR
E9
RW
DCC02OU
2A
RW
AMUX_CFG1
6A
RW
SADC_CR2
AA
RW
BDG_TR
EA
RW
DCC02CR1
2B
RW
SADC_CR3
AB
RW
ECO_TR
EB
RW
DCC03FN
2C
RW
TMP_DR0
6C
RW
SADC_CR4
AC
RW
MUX_CR4
EC
RW
DCC03IN
2D
RW
TMP_DR1
6D
RW
I2C0_ADDR
AD
RW
MUX_CR5
ED
RW
DCC03OU
2E
RW
TMP_DR2
6E
RW
DCC03CR1
2F
RW
TMP_DR3
6F
RW
DBC10FN
30
RW
DBC10IN
31
RW
SADC_TSCR0
71
DBC10OU
32
RW
SADC_TSCR1
DBC10CR1
33
RW
ACE_AMD_CR0
DBC11FN
34
RW
DBC11IN
35
RW
ACE_AMX_IN
75
DBC11OU
36
RW
ACE_CMP_CR0
DBC11CR1
37
RW
ACE_CMP_CR1
DCC12FN
38
RW
DCC12IN
39
RW
ACE_CMP_GI_EN
79
RW
DCC12OU
3A
RW
ACE_ALT_CR0
7A
RW
DCC12CR1
3B
RW
ACE_ABF_CR0
7B
RW
DCC13FN
3C
RW
DCC13IN
3D
RW
ACE0_CR1
7D
RW
DCC13OU
3E
RW
ACE0_CR2
7E
DCC13CR1
3F
RW
ACE0_CR3
7F
65
68
6B
文書番号 : 001-62938 Rev. *B
EE
AMUX_CLK
AF
RW
EF
RDI0RI
B0
RW
F0
RW
RDI0SYN
B1
RW
F1
72
RW
RDI0IS
B2
RW
F2
73
RW
RDI0LT0
B3
RW
F3
RDI0LT1
B4
RW
F4
RW
RDI0RO0
B5
RW
F5
76
RW
RDI0RO1
B6
RW
77
RW
RDIODSM
B7
RW
RDI1RI
B8
RW
RDI1SYN
B9
RW
RDI1IS
BA
RW
RDI1LT0
BB
RW
RDI1LT1
BC
RW
RDI1RO0
BD
RW
IDAC_CR0
FD
RW
RW
RDI1RO1
BE
RW
CPU_SCR1
FE
#
RW
RDI1DSM
BF
RW
CPU_SCR0
FF
#
70
74
78
7C
空白のフ ィ ール ド は予約 さ れている ため、 ア ク セス し てはいけない
AE
# ア ク セスはビ ッ ト 固有
F6
CPU_F
F7
RL
F8
F9
FLS_PR1
FA
RW
FB
FC
* ア ド レ スは二重目的。 251 ページの 「マ ッ ピ ングの例外」 を参照 し て く だ さ い。
ページ 26/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
表 16. CY8C28x43 のバン ク 0 のレ ジス タ マ ッ プ表 : ユーザー空間
名称
PRT0DR
ア ド レ ス (0、 16 進 ) ア ク セス
名称
00
RW
DBC20DR0
ア ド レ ス (0、 16 進 ) ア ク セス
名称
40
#
ASC10CR0
ア ド レ ス (0、 16 進 )
80
ア ク セス
名称
RW
RDI2RI
ア ド レ ス (0、 16 進 )
C0
ア ク セス
RW
PRT0IE
01
RW
DBC20DR1
41
W
ASC10CR1
81
RW
RDI2SYN
C1
RW
PRT0GS
02
RW
DBC20DR2
42
RW
ASC10CR2
82
RW
RDI2IS
C2
RW
PRT0DM2
03
RW
DBC20CR0
43
#
ASC10CR3
83
RW
RDI2LT0
C3
RW
PRT1DR
04
RW
DBC21DR0
44
#
ASD11CR0
84
RW
RDI2LT1
C4
RW
PRT1IE
05
RW
DBC21DR1
45
W
ASD11CR1
85
RW
RDI2RO0
C5
RW
PRT1GS
06
RW
DBC21DR2
46
RW
ASD11CR2
86
RW
RDI2RO1
C6
RW
PRT1DM2
07
RW
DBC21CR0
47
#
ASD11CR3
87
RW
RDI2DSM
C7
RW
PRT2DR
08
RW
DCC22DR0
48
#
ASC12CR0
88
RW
PRT2IE
09
RW
DCC22DR1
49
W
ASC12CR1
89
RW
C9
PRT2GS
0A
RW
DCC22DR2
4A
RW
ASC12CR2
8A
RW
CA
C8
PRT2DM2
0B
RW
DCC22CR0
4B
#
ASC12CR3
8B
RW
CB
PRT3DR
0C
RW
DCC23DR0
4C
#
ASD13CR0
8C
RW
CC
PRT3IE
0D
RW
DCC23DR1
4D
W
ASD13CR1
8D
RW
CD
PRT3GS
0E
RW
DCC23DR2
4E
RW
ASD13CR2
8E
RW
CE
PRT3DM2
0F
RW
DCC23CR0
4F
#
ASD13CR3
8F
RW
PRT4DR
10
RW
50
ASD20CR0
90
RW
CUR_PP
D0
RW
PRT4IE
11
RW
51
ASD20CR1
91
RW
STK_PP
D1
RW
PRT4GS
12
RW
52
ASD20CR2
92
RW
PRT4DM2
13
RW
53
ASD20CR3
93
RW
IDX_PP
D3
RW
PRT5DR
14
RW
54
ASC21CR0
94
RW
MVR_PP
D4
RW
PRT5IE
15
RW
55
ASC21CR1
95
RW
MVW_PP
D5
RW
PRT5GS
16
RW
56
ASC21CR2
96
RW
I2C0_CFG
D6
RW
PRT5DM2
17
RW
57
ASC21CR3
97
RW
I2C0_SCR
D7
#
58
ASD22CR0
98
RW
I2C0_DR
D8
RW
19
59
ASD22CR1
99
RW
I2C0_MSCR
D9
#
1A
5A
ASD22CR2
9A
RW
INT_CLR0
DA
RW
18
CF
D2
1B
5B
ASD22CR3
9B
RW
INT_CLR1
DB
RW
1C
5C
ASC23CR0
9C
RW
INT_CLR2
DC
RW
1D
5D
ASC23CR1
9D
RW
INT_CLR3
DD
RW
1E
5E
ASC23CR2
9E
RW
INT_MSK3
DE
RW
1F
5F
ASC23CR3
9F
RW
INT_MSK2
DF
RW
DBC00DR0
20
#
AMX_IN
60
RW
DEC0_DH
A0
RC
INT_MSK0
E0
RW
DBC00DR1
DBC00DR2
21
W
AMUX_CFG
61
RW
DEC0_DL
A1
RC
INT_MSK1
E1
RW
22
RW
CLK_CR3
62
RW
DEC1_DH
A2
RC
INT_VC
E2
RC
DBC00CR0
23
#
ARF_CR
63
RW
DEC1_DL
A3
RC
RES_WDT
E3
W
DBC01DR0
24
#
CMP_CR0
64
#
DEC2_DH
A4
RC
I2C1_SCR
E4
#
DBC01DR1
25
W
ASY_CR
65
#
DEC2_DL
A5
RC
I2C1_MSCR
E5
#
DBC01DR2
26
RW
CMP_CR1
66
RW
DEC3_DH
A6
RC
DEC_CR0*
E6
RW
DBC01CR0
27
#
I2C1_DR
67
RW
DEC3_DL
A7
RC
DEC_CR1*
E7
RW
DCC02DR0
28
#
68
MUL1_X
A8
W
MUL0_X
E8
W
DCC02DR1
29
W
69
MUL1_Y
A9
W
MUL0_Y
E9
W
DCC02DR2
2A
RW
SADC_DH
6A
RW
MUL1_DH
AA
R
MUL0_DH
EA
R
DCC02CR0
2B
#
SADC_DL
6B
RW
MUL1_DL
AB
R
MUL0_DL
EB
R
DCC03DR0
2C
#
TMP_DR0
6C
RW
ACC1_DR1
AC
RW
ACC0_DR1
EC
RW
DCC03DR1
2D
W
TMP_DR1
6D
RW
ACC1_DR0
AD
RW
ACC0_DR0
ED
RW
DCC03DR2
2E
RW
TMP_DR2
6E
RW
ACC1_DR3
AE
RW
ACC0_DR3
EE
RW
DCC03CR0
2F
#
TMP_DR3
6F
RW
ACC1_DR2
AF
RW
ACC0_DR2
EF
RW
DBC10DR0
30
#
ACB00CR3
70
RW
RDI0RI
B0
RW
F0
DBC10DR1
31
W
ACB00CR0
71
RW
RDI0SYN
B1
RW
F1
DBC10DR2
32
RW
ACB00CR1
72
RW
RDI0IS
B2
RW
F2
DBC10CR0
33
#
ACB00CR2
73
RW
RDI0LT0
B3
RW
F3
DBC11DR0
34
#
ACB01CR3
74
RW
RDI0LT1
B4
RW
F4
DBC11DR1
35
W
ACB01CR0
75
RW
RDI0RO0
B5
RW
F5
DBC11DR2
36
RW
ACB01CR1
76
RW
RDI0RO1
B6
RW
DBC11CR0
37
#
ACB01CR2
77
RW
RDI0DSM
B7
RW
DCC12DR0
38
#
ACB02CR3
78
RW
RDI1RI
B8
RW
F6
CPU_F
F7
RL
F8
DCC12DR1
39
W
ACB02CR0
79
RW
RDI1SYN
B9
RW
F9
DCC12DR2
3A
RW
ACB02CR1
7A
RW
RDI1IS
BA
RW
FA
DCC12CR0
3B
#
ACB02CR2
7B
RW
RDI1LT0
BB
RW
FB
DCC13DR0
3C
#
ACB03CR3
7C
RW
RDI1LT1
BC
RW
FC
DCC13DR1
3D
W
ACB03CR0
7D
RW
RDI1RO0
BD
RW
DCC13DR2
3E
RW
ACB03CR1
7E
RW
RDI1RO1
BE
RW
CPU_SCR1
FE
#
DCC13CR0
3F
#
ACB03CR2
7F
RW
RDI1DSM
BF
RW
CPU_SCR0
FF
#
空白のフ ィ ール ド は予約 さ れている ため、 ア ク セス し てはいけな
い
文書番号 : 001-62938 Rev. *B
# ア ク セスはビ ッ ト 固有
FD
* ア ド レ スは二重目的。 251 ページの 「マ ッ ピ ングの例外」 を参照 し て く だ さ い。
ページ 27/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
表 17. CY8C28x43 のバン ク 1 のレ ジス タ マ ッ プ表 : コ ン フ ィ ギ ュ レーシ ョ ン空間
名称
PRT0DM0
ア ド レ ス (1、 16 進 )
00
ア ク セス
RW
名称
DBC20FN
ア ド レ ス (1、 16 進 )
40
ア ク セス
RW
名称
PRT0DM1
01
RW
DBC20IN
41
RW
SADC_TSCMPL
PRT0IC0
02
RW
DBC20OU
42
RW
SADC_TSCMPH
PRT0IC1
03
RW
DBC20CR1
43
RW
PRT1DM0
04
RW
DBC21FN
44
PRT1DM1
05
RW
DBC21IN
PRT1IC0
06
RW
PRT1IC1
07
PRT2DM0
ア ド レ ス (1、 16 進 )
80
ア ク セス
名称
RDI2RI
ア ド レ ス (1、 16 進 )
C0
ア ク セス
RW
81
RW
RDI2SYN
C1
RW
82
RW
RDI2IS
C2
RW
83
RDI2LT0
C3
RW
RW
84
RDI2LT1
C4
RW
45
RW
85
RDI2RO0
C5
RW
DBC21OU
46
RW
86
RDI2RO1
C6
RW
RW
DBC21CR1
47
RW
87
RDI2DSM
C7
RW
08
RW
DCC22FN
48
RW
88
PRT2DM1
09
RW
DCC22IN
49
RW
89
C9
PRT2IC0
0A
RW
DCC22OU
4A
RW
8A
CA
C8
PRT2IC1
0B
RW
DCC22CR1
4B
RW
8B
CB
PRT3DM0
0C
RW
DCC23FN
4C
RW
8C
CC
PRT3DM1
0D
RW
DCC23IN
4D
RW
8D
CD
PRT3IC0
0E
RW
DCC23OU
4E
RW
8E
CE
PRT3IC1
0F
RW
DCC23CR1
4F
RW
8F
PRT4DM0
10
RW
50
PRT4DM1
11
RW
51
DEC0_CR0
91
PRT4IC0
12
RW
52
DEC_CR3
92
PRT4IC1
13
RW
53
PRT5DM0
14
RW
54
PRT5DM1
15
RW
55
DEC1_CR0
95
PRT5IC0
16
RW
56
DEC_CR4
96
PRT5IC1
17
RW
57
18
58
19
59
DEC2_CR0
99
1A
5A
DEC_CR5
9A
1B
5B
9B
1C
5C
9C
1D
5D
OSC_GO_EN
DD
RW
1E
5E
9E
OSC_CR4
DE
RW
1F
5F
9F
OSC_CR3
DF
RW
CF
90
DEC3_CR0
GDI_O_IN
D0
RW
RW
GDI_E_IN
D1
RW
RW
GDI_O_OU
D2
RW
93
GDI_E_OU
D3
RW
94
DEC0_CR
D4
RW
RW
DEC1_CR
D5
RW
RW
DEC2_CR
D6
RW
97
DEC3_CR
D7
RW
98
MUX_CR0
D8
RW
RW
MUX_CR1
D9
RW
RW
MUX_CR2
DA
RW
MUX_CR3
DB
RW
9D
DC
RW
DBC00FN
20
RW
CLK_CR0
60
RW
GDI_O_IN_CR
A0
RW
OSC_CR0
E0
RW
DBC00IN
21
RW
CLK_CR1
61
RW
GDI_E_IN_CR
A1
RW
OSC_CR1
E1
RW
DBC00OU
22
RW
ABF_CR0
62
RW
GDI_O_OU_CR
A2
RW
OSC_CR2
E2
RW
DBC00CR1
23
RW
AMD_CR0
63
RW
GDI_E_OU_CR
A3
RW
VLT_CR
E3
RW
DBC01FN
24
RW
CMP_GO_EN
64
RW
RTC_H
A4
RW
VLT_CMP
E4
RW
DBC01IN
25
RW
CMP_GO_EN1
65
RW
RTC_M
A5
RW
E5
DBC01OU
26
RW
AMD_CR1
66
RW
RTC_S
A6
RW
E6
DBC01CR1
27
RW
ALT_CR0
67
RW
RTC_CR
A7
RW
DCC02FN
28
RW
ALT_CR1
68
RW
SADC_CR0
A8
RW
IMO_TR
E8
RW
DCC02IN
29
RW
CLK_CR2
69
RW
SADC_CR1
A9
RW
ILO_TR
E9
RW
DCC02OU
2A
RW
AMUX_CFG1
6A
RW
SADC_CR2
AA
RW
BDG_TR
EA
RW
DCC02CR1
2B
RW
I2C1_CFG
6B
RW
SADC_CR3
AB
RW
ECO_TR
EB
RW
DCC03FN
2C
RW
TMP_DR0
6C
RW
SADC_CR4
AC
RW
MUX_CR4
EC
RW
DCC03IN
2D
RW
TMP_DR1
6D
RW
I2C0_ADDR
AD
RW
MUX_CR5
ED
RW
DCC03OU
2E
RW
TMP_DR2
6E
RW
I2C1_ADDR
AE
RW
EE
DCC03CR1
2F
RW
TMP_DR3
6F
RW
AMUX_CLK
AF
RW
EF
DBC10FN
30
RW
RDI0RI
B0
RW
F0
DBC10IN
31
RW
SADC_TSCR0
71
RW
RDI0SYN
B1
RW
F1
DBC10OU
32
RW
SADC_TSCR1
72
RW
RDI0IS
B2
RW
F2
DBC10CR1
33
RW
73
RDI0LT0
B3
RW
F3
DBC11FN
34
RW
74
RDI0LT1
B4
RW
F4
DBC11IN
35
RW
75
RDI0RO0
B5
RW
F5
DBC11OU
36
RW
76
RDI0RO1
B6
RW
DBC11CR1
37
RW
77
RDIODSM
B7
RW
DCC12FN
38
RW
78
RDI1RI
B8
RW
DCC12IN
39
RW
79
RDI1SYN
B9
RW
DCC12OU
3A
RW
7A
RDI1IS
BA
RW
DCC12CR1
3B
RW
7B
RDI1LT0
BB
RW
FB
FC
70
E7
F6
CPU_F
F7
RL
F8
F9
FLS_PR1
FA
RW
DCC13FN
3C
RW
7C
RDI1LT1
BC
RW
DCC13IN
3D
RW
7D
RDI1RO0
BD
RW
DCC13OU
3E
RW
7E
RDI1RO1
BE
RW
CPU_SCR1
FE
#
DCC13CR1
3F
RW
7F
RDI1DSM
BF
RW
CPU_SCR0
FF
#
空白のフ ィ ール ド は予約 さ れている ため、 ア ク セス し てはいけ
ない
文書番号 : 001-62938 Rev. *B
# ア ク セスはビ ッ ト 固有
FD
* ア ド レ スは二重目的。 251 ページの 「マ ッ ピ ン グの例外」 を参照 し て く だ さ い。
ページ 28/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
表 18. CY8C28x45 のバン ク 0 のレ ジス タ マ ッ プ表 : ユーザー空間
名称
PRT0DR
ア ド レ ス (0、 16 進 ) ア ク セス
名称
00
RW
DBC20DR0
ア ド レ ス (0、 16 進 )
40
ア ク セス
名称
#
ASC10CR0
ア ド レ ス (0、 16 進 )
80
ア ク セス
名称
RW
RDI2RI
ア ド レ ス (0、 16 進 ) ア ク セス
C0
RW
PRT0IE
01
RW
DBC20DR1
41
W
ASC10CR1
81
RW
RDI2SYN
C1
RW
PRT0GS
02
RW
DBC20DR2
42
RW
ASC10CR2
82
RW
RDI2IS
C2
RW
PRT0DM2
03
RW
DBC20CR0
43
#
ASC10CR3
83
RW
RDI2LT0
C3
RW
PRT1DR
04
RW
DBC21DR0
44
#
ASD11CR0
84
RW
RDI2LT1
C4
RW
PRT1IE
05
RW
DBC21DR1
45
W
ASD11CR1
85
RW
RDI2RO0
C5
RW
PRT1GS
06
RW
DBC21DR2
46
RW
ASD11CR2
86
RW
RDI2RO1
C6
RW
PRT1DM2
07
RW
DBC21CR0
47
#
ASD11CR3
87
RW
RDI2DSM
C7
RW
PRT2DR
08
RW
DCC22DR0
48
#
ASC12CR0
88
RW
PRT2IE
09
RW
DCC22DR1
49
W
ASC12CR1
89
RW
C9
PRT2GS
0A
RW
DCC22DR2
4A
RW
ASC12CR2
8A
RW
CA
C8
PRT2DM2
0B
RW
DCC22CR0
4B
#
ASC12CR3
8B
RW
CB
PRT3DR
0C
RW
DCC23DR0
4C
#
ASD13CR0
8C
RW
CC
PRT3IE
0D
RW
DCC23DR1
4D
W
ASD13CR1
8D
RW
CD
PRT3GS
0E
RW
DCC23DR2
4E
RW
ASD13CR2
8E
RW
CE
PRT3DM2
0F
RW
DCC23CR0
4F
#
ASD13CR3
8F
RW
PRT4DR
10
RW
50
ASD20CR0
90
RW
CUR_PP
D0
RW
PRT4IE
11
RW
51
ASD20CR1
91
RW
STK_PP
D1
RW
PRT4GS
12
RW
52
ASD20CR2
92
RW
PRT4DM2
13
RW
53
ASD20CR3
93
RW
IDX_PP
D3
RW
PRT5DR
14
RW
54
ASC21CR0
94
RW
MVR_PP
D4
RW
PRT5IE
15
RW
55
ASC21CR1
95
RW
MVW_PP
D5
RW
PRT5GS
16
RW
56
ASC21CR2
96
RW
I2C0_CFG
D6
RW
PRT5DM2
17
RW
57
ASC21CR3
97
RW
I2C0_SCR
D7
#
58
ASD22CR0
98
RW
I2C0_DR
D8
RW
19
59
ASD22CR1
99
RW
I2C0_MSCR
D9
#
1A
5A
ASD22CR2
9A
RW
INT_CLR0
DA
RW
18
CF
D2
1B
5B
ASD22CR3
9B
RW
INT_CLR1
DB
RW
1C
5C
ASC23CR0
9C
RW
INT_CLR2
DC
RW
1D
5D
ASC23CR1
9D
RW
INT_CLR3
DD
RW
1E
5E
ASC23CR2
9E
RW
INT_MSK3
DE
RW
1F
5F
ASC23CR3
9F
RW
INT_MSK2
DF
RW
DBC00DR0
20
#
AMX_IN
60
RW
DEC0_DH
A0
RC
INT_MSK0
E0
RW
DBC00DR1
DBC00DR2
21
W
AMUX_CFG
61
RW
DEC0_DL
A1
RC
INT_MSK1
E1
RW
22
RW
CLK_CR3
62
RW
DEC1_DH
A2
RC
INT_VC
E2
RC
DBC00CR0
23
#
ARF_CR
63
RW
DEC1_DL
A3
RC
RES_WDT
E3
W
DBC01DR0
24
#
CMP_CR0
64
#
DEC2_DH
A4
RC
I2C1_SCR
E4
#
DBC01DR1
25
W
ASY_CR
65
#
DEC2_DL
A5
RC
I2C1_MSCR
E5
#
DBC01DR2
26
RW
CMP_CR1
66
RW
DEC3_DH
A6
RC
DEC_CR0*
E6
RW
DBC01CR0
27
#
I2C1_DR
67
RW
DEC3_DL
A7
RC
DEC_CR1*
E7
RW
DCC02DR0
28
#
68
MUL1_X
A8
W
MUL0_X
E8
W
DCC02DR1
29
W
69
MUL1_Y
A9
W
MUL0_Y
E9
W
DCC02DR2
2A
RW
SADC_DH
6A
RW
MUL1_DH
AA
R
MUL0_DH
EA
R
DCC02CR0
2B
#
SADC_DL
6B
RW
MUL1_DL
AB
R
MUL0_DL
EB
R
DCC03DR0
2C
#
TMP_DR0
6C
RW
ACC1_DR1
AC
RW
ACC0_DR1
EC
RW
DCC03DR1
2D
W
TMP_DR1
6D
RW
ACC1_DR0
AD
RW
ACC0_DR0
ED
RW
DCC03DR2
2E
RW
TMP_DR2
6E
RW
ACC1_DR3
AE
RW
ACC0_DR3
EE
RW
DCC03CR0
2F
#
TMP_DR3
6F
RW
ACC1_DR2
AF
RW
ACC0_DR2
EF
RW
DBC10DR0
30
#
ACB00CR3
70
RW
RDI0RI
B0
RW
F0
DBC10DR1
31
W
ACB00CR0
71
RW
RDI0SYN
B1
RW
F1
DBC10DR2
32
RW
ACB00CR1
72
RW
RDI0IS
B2
RW
F2
DBC10CR0
33
#
ACB00CR2
73
RW
RDI0LT0
B3
RW
F3
DBC11DR0
34
#
ACB01CR3
74
RW
RDI0LT1
B4
RW
F4
DBC11DR1
35
W
ACB01CR0
75
RW
RDI0RO0
B5
RW
F5
DBC11DR2
36
RW
ACB01CR1
76
RW
RDI0RO1
B6
RW
DBC11CR0
37
#
ACB01CR2
77
RW
RDI0DSM
B7
RW
DCC12DR0
38
#
ACB02CR3
78
RW
RDI1RI
B8
RW
F6
CPU_F
F7
RL
F8
DCC12DR1
39
W
ACB02CR0
79
RW
RDI1SYN
B9
RW
F9
DCC12DR2
3A
RW
ACB02CR1
7A
RW
RDI1IS
BA
RW
FA
DCC12CR0
3B
#
ACB02CR2
7B
RW
RDI1LT0
BB
RW
DCC13DR0
3C
#
ACB03CR3
7C
RW
RDI1LT1
BC
RW
DAC1_D
FC
RW
DCC13DR1
3D
W
ACB03CR0
7D
RW
RDI1RO0
BD
RW
DAC0_D
FD
RW
DCC13DR2
3E
RW
ACB03CR1
7E
RW
RDI1RO1
BE
RW
CPU_SCR1
FE
#
DCC13CR0
3F
#
ACB03CR2
7F
RW
RDI1DSM
BF
RW
CPU_SCR0
FF
#
空白のフ ィ ール ド は予約 さ れている ため、 ア ク セス し てはいけな
い
文書番号 : 001-62938 Rev. *B
# ア ク セスはビ ッ ト 固有
FB
* ア ド レ スは二重目的。 251 ページの 「マ ッ ピ ングの例外」 を参照 し て く だ さ い。
ページ 29/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
表 19. CY8C28x45 のバン ク 1 のレ ジス タ マ ッ プ表 : コ ン フ ィ ギ ュ レーシ ョ ン空間
名称
PRT0DM0
ア ド レ ス (1、 16 進 )
00
ア ク セス
RW
PRT0DM1
01
RW
PRT0IC0
02
RW
PRT0IC1
03
PRT1DM0
名称
DBC20FN
ア ド レ ス (1、 16 進 )
40
ア ク セス
RW
名称
ア ド レ ス (1、 16 進 )
80
ア ク セス
RW
名称
RDI2RI
ア ド レ ス (1、 16 進 )
C0
ア ク セス
RW
DBC20IN
41
RW
SADC_TSCMPL
81
RW
RDI2SYN
C1
RW
DBC20OU
42
RW
SADC_TSCMPH
82
RW
RDI2IS
C2
RW
RW
DBC20CR1
43
RW
ACE_AMD_CR1
83
RW
RDI2LT0
C3
RW
04
RW
DBC21FN
44
RW
84
RW
RDI2LT1
C4
RW
PRT1DM1
05
RW
DBC21IN
45
RW
ACE_PWM_CR
85
RW
RDI2RO0
C5
RW
PRT1IC0
06
RW
DBC21OU
46
RW
ACE_ADC0_CR
86
RW
RDI2RO1
C6
RW
PRT1IC1
07
RW
DBC21CR1
47
RW
ACE_ADC1_CR
87
RW
RDI2DSM
C7
RW
PRT2DM0
08
RW
DCC22FN
48
RW
88
RW
PRT2DM1
09
RW
DCC22IN
49
RW
ACE_CLK_CR0
89
RW
C9
PRT2IC0
0A
RW
DCC22OU
4A
RW
ACE_CLK_CR1
8A
RW
CA
ACE_CLK_CR3
PRT2IC1
0B
RW
DCC22CR1
4B
RW
PRT3DM0
0C
RW
DCC23FN
4C
RW
PRT3DM1
0D
RW
DCC23IN
4D
RW
PRT3IC0
0E
RW
DCC23OU
4E
RW
PRT3IC1
0F
RW
DCC23CR1
4F
RW
PRT4DM0
10
RW
50
PRT4DM1
11
RW
51
DEC0_CR0
91
PRT4IC0
12
RW
52
DEC_CR3
92
PRT4IC1
13
RW
53
PRT5DM0
14
RW
54
PRT5DM1
15
RW
55
DEC1_CR0
95
PRT5IC0
16
RW
56
DEC_CR4
96
PRT5IC1
17
RW
57
18
58
19
59
DEC2_CR0
99
1A
5A
DEC_CR5
9A
1B
5B
1C
5C
1D
5D
1E
5E
9E
1F
5F
9F
C8
8B
RW
CB
8C
RW
CC
ACE01CR1
8D
RW
CD
ACE01CR2
8E
RW
CE
ASE11CR0
8F
RW
90
DEC3_CR0
CF
GDI_O_IN
D0
RW
RW
GDI_E_IN
D1
RW
RW
GDI_O_OU
D2
RW
93
GDI_E_OU
D3
RW
94
DEC0_CR
D4
RW
RW
DEC1_CR
D5
RW
RW
DEC2_CR
D6
RW
97
DEC3_CR
D7
RW
98
MUX_CR0
D8
RW
RW
MUX_CR1
D9
RW
RW
MUX_CR2
DA
RW
9B
MUX_CR3
DB
RW
9C
IDAC_CR1
DC
RW
OSC_GO_EN
DD
RW
OSC_CR4
DE
RW
OSC_CR3
DF
RW
9D
RW
DBC00FN
20
RW
CLK_CR0
60
RW
GDI_O_IN_CR
A0
RW
OSC_CR0
E0
RW
DBC00IN
21
RW
CLK_CR1
61
RW
GDI_E_IN_CR
A1
RW
OSC_CR1
E1
RW
DBC00OU
22
RW
ABF_CR0
62
RW
GDI_O_OU_CR
A2
RW
OSC_CR2
E2
RW
DBC00CR1
23
RW
AMD_CR0
63
RW
GDI_E_OU_CR
A3
RW
VLT_CR
E3
RW
DBC01FN
24
RW
CMP_GO_EN
64
RW
RTC_H
A4
RW
VLT_CMP
E4
RW
DBC01IN
25
RW
CMP_GO_EN1
65
RW
RTC_M
A5
RW
ADC0_TR
E5
RW
DBC01OU
26
RW
AMD_CR1
66
RW
RTC_S
A6
RW
ADC1_TR
E6
RW
DBC01CR1
27
RW
ALT_CR0
67
RW
RTC_CR
A7
RW
IDAC_CR2
E7
RW
DCC02FN
28
RW
ALT_CR1
68
RW
SADC_CR0
A8
RW
IMO_TR
E8
RW
DCC02IN
29
RW
CLK_CR2
69
RW
SADC_CR1
A9
RW
ILO_TR
E9
RW
DCC02OU
2A
RW
AMUX_CFG1
6A
RW
SADC_CR2
AA
RW
BDG_TR
EA
RW
DCC02CR1
2B
RW
I2C1_CFG
6B
RW
SADC_CR3
AB
RW
ECO_TR
EB
RW
DCC03FN
2C
RW
TMP_DR0
6C
RW
SADC_CR4
AC
RW
MUX_CR4
EC
RW
DCC03IN
2D
RW
TMP_DR1
6D
RW
I2C0_ADDR
AD
RW
MUX_CR5
ED
RW
DCC03OU
2E
RW
TMP_DR2
6E
RW
I2C1_ADDR
AE
RW
EE
DCC03CR1
2F
RW
TMP_DR3
6F
RW
AMUX_CLK
AF
RW
EF
DBC10FN
30
RW
RDI0RI
B0
RW
F0
DBC10IN
31
RW
SADC_TSCR0
71
RW
RDI0SYN
B1
RW
F1
DBC10OU
32
RW
SADC_TSCR1
72
RW
RDI0IS
B2
RW
F2
DBC10CR1
33
RW
ACE_AMD_CR0
73
RW
RDI0LT0
B3
RW
F3
DBC11FN
34
RW
RDI0LT1
B4
RW
F4
DBC11IN
35
RW
ACE_AMX_IN
75
RW
RDI0RO0
B5
RW
F5
DBC11OU
36
RW
ACE_CMP_CR0
76
RW
RDI0RO1
B6
RW
DBC11CR1
37
RW
ACE_CMP_CR1
77
RW
RDIODSM
B7
RW
DCC12FN
38
RW
RDI1RI
B8
RW
DCC12IN
39
RW
ACE_CMP_GI_EN
79
RW
RDI1SYN
B9
RW
DCC12OU
3A
RW
ACE_ALT_CR0
7A
RW
RDI1IS
BA
RW
DCC12CR1
3B
RW
ACE_ABF_CR0
7B
RW
RDI1LT0
BB
RW
DCC13FN
3C
RW
RDI1LT1
BC
RW
DCC13IN
3D
RW
ACE0_CR1
7D
RW
RDI1RO0
BD
RW
IDAC_CR0
FD
RW
DCC13OU
3E
RW
ACE0_CR2
7E
RW
RDI1RO1
BE
RW
CPU_SCR1
FE
#
DCC13CR1
3F
RW
ACE0_CR3
7F
RW
RDI1DSM
BF
RW
CPU_SCR0
FF
#
70
74
78
7C
空白のフ ィ ール ド は予約 さ れている ため、 ア ク セス し てはいけな
い
文書番号 : 001-62938 Rev. *B
# ア ク セスはビ ッ ト 固有
F6
CPU_F
F7
RL
F8
F9
FLS_PR1
FA
RW
FB
FC
* ア ド レ スは二重目的。 251 ページの 「マ ッ ピ ン グの例外」 を参照 し て く だ さ い。
ページ 30/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
表 20. CY8C28x52 のバン ク 0 のレ ジス タ マ ッ プ表 : ユーザー空間
名称
PRT0DR
ア ド レ ス (0、 16 進 ) ア ク セス
00
RW
名称
ア ド レ ス (0、 16 進 ) ア ク セス
名称
40
ASC10CR0
ア ド レ ス (0、 16 進 )
80
ア ク セス
RW
名称
ア ド レ ス (0、 16 進 ) ア ク セス
C0
PRT0IE
01
RW
41
ASC10CR1
81
RW
C1
PRT0GS
02
RW
42
ASC10CR2
82
RW
C2
PRT0DM2
03
RW
43
ASC10CR3
83
RW
C3
PRT1DR
04
RW
44
ASD11CR0
84
RW
C4
PRT1IE
05
RW
45
ASD11CR1
85
RW
C5
PRT1GS
06
RW
46
ASD11CR2
86
RW
C6
PRT1DM2
07
RW
47
ASD11CR3
87
RW
C7
PRT2DR
08
RW
48
ASC12CR0
88
RW
C8
PRT2IE
09
RW
49
ASC12CR1
89
RW
C9
PRT2GS
0A
RW
4A
ASC12CR2
8A
RW
CA
PRT2DM2
0B
RW
4B
ASC12CR3
8B
RW
CB
PRT3DR
0C
RW
4C
ASD13CR0
8C
RW
CC
PRT3IE
0D
RW
4D
ASD13CR1
8D
RW
CD
PRT3GS
0E
RW
4E
ASD13CR2
8E
RW
CE
PRT3DM2
0F
RW
4F
ASD13CR3
8F
RW
PRT4DR
10
RW
50
ASD20CR0
90
RW
CUR_PP
D0
RW
PRT4IE
11
RW
51
ASD20CR1
91
RW
STK_PP
D1
RW
PRT4GS
12
RW
52
ASD20CR2
92
RW
PRT4DM2
13
RW
53
ASD20CR3
93
RW
IDX_PP
D3
RW
PRT5DR
14
RW
54
ASC21CR0
94
RW
MVR_PP
D4
RW
PRT5IE
15
RW
55
ASC21CR1
95
RW
MVW_PP
D5
RW
PRT5GS
16
RW
56
ASC21CR2
96
RW
I2C0_CFG
D6
RW
PRT5DM2
17
RW
57
ASC21CR3
97
RW
I2C0_SCR
D7
#
58
ASD22CR0
98
RW
I2C0_DR
D8
RW
19
59
ASD22CR1
99
RW
I2C0_MSCR
D9
#
1A
5A
ASD22CR2
9A
RW
INT_CLR0
DA
RW
18
CF
D2
1B
5B
ASD22CR3
9B
RW
INT_CLR1
DB
RW
1C
5C
ASC23CR0
9C
RW
INT_CLR2
DC
RW
1D
5D
ASC23CR1
9D
RW
INT_CLR3
DD
RW
1E
5E
ASC23CR2
9E
RW
INT_MSK3
DE
RW
1F
5F
ASC23CR3
9F
RW
INT_MSK2
DF
RW
DBC00DR0
20
#
AMX_IN
60
RW
DEC0_DH
A0
RC
INT_MSK0
E0
RW
DBC00DR1
DBC00DR2
21
W
AMUX_CFG
61
RW
DEC0_DL
A1
RC
INT_MSK1
E1
RW
22
RW
CLK_CR3
62
RW
DEC1_DH
A2
RC
INT_VC
E2
RC
DBC00CR0
23
#
ARF_CR
63
RW
DEC1_DL
A3
RC
RES_WDT
E3
W
DBC01DR0
24
#
CMP_CR0
64
#
DEC2_DH
A4
RC
DBC01DR1
25
W
ASY_CR
65
#
DEC2_DL
A5
RC
DBC01DR2
26
RW
CMP_CR1
66
RW
DEC3_DH
A6
RC
DEC_CR0*
E6
RW
DBC01CR0
27
#
67
DEC3_DL
A7
RC
DEC_CR1*
E7
RW
DCC02DR0
28
#
68
MUL1_X
A8
W
MUL0_X
E8
W
DCC02DR1
29
W
69
MUL1_Y
A9
W
MUL0_Y
E9
W
DCC02DR2
2A
RW
6A
MUL1_DH
AA
R
MUL0_DH
EA
R
DCC02CR0
2B
#
6B
MUL1_DL
AB
R
MUL0_DL
EB
R
DCC03DR0
2C
#
TMP_DR0
6C
RW
ACC1_DR1
AC
RW
ACC0_DR1
EC
RW
DCC03DR1
2D
W
TMP_DR1
6D
RW
ACC1_DR0
AD
RW
ACC0_DR0
ED
RW
DCC03DR2
2E
RW
TMP_DR2
6E
RW
ACC1_DR3
AE
RW
ACC0_DR3
EE
RW
DCC03CR0
2F
#
TMP_DR3
6F
RW
ACC1_DR2
AF
RW
ACC0_DR2
EF
RW
DBC10DR0
30
#
ACB00CR3
70
RW
RDI0RI
B0
RW
F0
DBC10DR1
31
W
ACB00CR0
71
RW
RDI0SYN
B1
RW
F1
DBC10DR2
32
RW
ACB00CR1
72
RW
RDI0IS
B2
RW
F2
DBC10CR0
33
#
ACB00CR2
73
RW
RDI0LT0
B3
RW
F3
DBC11DR0
34
#
ACB01CR3
74
RW
RDI0LT1
B4
RW
F4
DBC11DR1
35
W
ACB01CR0
75
RW
RDI0RO0
B5
RW
F5
DBC11DR2
36
RW
ACB01CR1
76
RW
RDI0RO1
B6
RW
DBC11CR0
37
#
ACB01CR2
77
RW
RDI0DSM
B7
RW
DCC12DR0
38
#
ACB02CR3
78
RW
RDI1RI
B8
RW
E4
E5
F6
CPU_F
F7
RL
F8
DCC12DR1
39
W
ACB02CR0
79
RW
RDI1SYN
B9
RW
F9
DCC12DR2
3A
RW
ACB02CR1
7A
RW
RDI1IS
BA
RW
FA
DCC12CR0
3B
#
ACB02CR2
7B
RW
RDI1LT0
BB
RW
DCC13DR0
3C
#
ACB03CR3
7C
RW
RDI1LT1
BC
RW
DAC1_D
FC
RW
DCC13DR1
3D
W
ACB03CR0
7D
RW
RDI1RO0
BD
RW
DAC0_D
FD
RW
DCC13DR2
3E
RW
ACB03CR1
7E
RW
RDI1RO1
BE
RW
CPU_SCR1
FE
#
DCC13CR0
3F
#
ACB03CR2
7F
RW
RDI1DSM
BF
RW
CPU_SCR0
FF
#
空白のフ ィ ール ド は予約 さ れている ため、 ア ク セス し てはいけな
い
文書番号 : 001-62938 Rev. *B
# ア ク セスはビ ッ ト 固有
FB
* ア ド レ スは二重目的。 251 ページの 「マ ッ ピ ングの例外」 を参照 し て く だ さ い。
ページ 31/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
表 21. CY8C28x52 のバン ク 1 のレ ジス タ マ ッ プ表 : コ ン フ ィ ギ ュ レーシ ョ ン空間
名称
PRT0DM0
ア ド レ ス (1、 16 進 )
00
ア ク セス
RW
名称
ア ド レ ス (1、 16 進 )
40
ア ク セス
名称
PRT0DM1
01
RW
41
81
PRT0IC0
02
RW
42
82
PRT0IC1
03
RW
43
PRT1DM0
04
RW
44
PRT1DM1
05
RW
45
ACE_PWM_CR
85
RW
C5
PRT1IC0
06
RW
46
ACE_ADC0_CR
86
RW
C6
PRT1IC1
07
RW
47
ACE_ADC1_CR
87
RW
C7
PRT2DM0
08
RW
48
PRT2DM1
09
RW
49
ACE_CLK_CR0
89
RW
C9
PRT2IC0
0A
RW
4A
ACE_CLK_CR1
8A
RW
CA
ACE_CLK_CR3
8B
RW
ACE_AMD_CR1
ア ド レ ス (1、 16 進 )
80
83
ア ク セス
名称
ア ド レ ス (1、 16 進 )
C0
C1
C2
RW
C3
84
C4
88
C8
PRT2IC1
0B
RW
4B
PRT3DM0
0C
RW
4C
CB
PRT3DM1
0D
RW
4D
ACE01CR1
8D
RW
CD
PRT3IC0
0E
RW
4E
ACE01CR2
8E
RW
CE
PRT3IC1
0F
RW
4F
ASE11CR0
8F
RW
PRT4DM0
10
RW
50
PRT4DM1
11
RW
51
DEC0_CR0
91
PRT4IC0
12
RW
52
DEC_CR3
92
PRT4IC1
13
RW
53
PRT5DM0
14
RW
54
PRT5DM1
15
RW
55
DEC1_CR0
95
PRT5IC0
16
RW
56
DEC_CR4
96
PRT5IC1
17
RW
57
18
58
19
59
DEC2_CR0
99
1A
5A
DEC_CR5
9A
1B
5B
1C
5C
1D
5D
1E
5E
9E
1F
5F
9F
8C
CC
90
DEC3_CR0
ア ク セス
CF
GDI_O_IN
D0
RW
RW
GDI_E_IN
D1
RW
RW
GDI_O_OU
D2
RW
93
GDI_E_OU
D3
RW
94
DEC0_CR
D4
RW
RW
DEC1_CR
D5
RW
RW
DEC2_CR
D6
RW
97
DEC3_CR
D7
RW
98
MUX_CR0
D8
RW
RW
MUX_CR1
D9
RW
RW
MUX_CR2
DA
RW
9B
MUX_CR3
DB
RW
9C
IDAC_CR1
DC
RW
OSC_GO_EN
DD
RW
OSC_CR4
DE
RW
OSC_CR3
DF
RW
9D
RW
DBC00FN
20
RW
CLK_CR0
60
RW
GDI_O_IN_CR
A0
RW
OSC_CR0
E0
RW
DBC00IN
21
RW
CLK_CR1
61
RW
GDI_E_IN_CR
A1
RW
OSC_CR1
E1
RW
DBC00OU
22
RW
ABF_CR0
62
RW
GDI_O_OU_CR
A2
RW
OSC_CR2
E2
RW
DBC00CR1
23
RW
AMD_CR0
63
RW
GDI_E_OU_CR
A3
RW
VLT_CR
E3
RW
DBC01FN
24
RW
CMP_GO_EN
64
RW
RTC_H
A4
RW
VLT_CMP
E4
RW
DBC01IN
25
RW
CMP_GO_EN1
65
RW
RTC_M
A5
RW
ADC0_TR
E5
RW
DBC01OU
26
RW
AMD_CR1
66
RW
RTC_S
A6
RW
ADC1_TR
E6
RW
DBC01CR1
27
RW
ALT_CR0
67
RW
RTC_CR
A7
RW
IDAC_CR2
E7
RW
DCC02FN
28
RW
ALT_CR1
68
RW
A8
IMO_TR
E8
RW
DCC02IN
29
RW
CLK_CR2
69
RW
A9
ILO_TR
E9
RW
DCC02OU
2A
RW
AMUX_CFG1
6A
RW
AA
BDG_TR
EA
RW
DCC02CR1
2B
RW
AB
ECO_TR
EB
RW
DCC03FN
2C
RW
TMP_DR0
6C
RW
AC
MUX_CR4
EC
RW
DCC03IN
2D
RW
TMP_DR1
6D
RW
MUX_CR5
ED
RW
DCC03OU
2E
RW
TMP_DR2
6E
RW
DCC03CR1
2F
RW
TMP_DR3
6F
RW
AMUX_CLK
AF
RW
EF
DBC10FN
30
RW
70
RDI0RI
B0
RW
F0
DBC10IN
31
RW
71
RDI0SYN
B1
RW
F1
DBC10OU
32
RW
72
RDI0IS
B2
RW
F2
DBC10CR1
33
RW
RDI0LT0
B3
RW
F3
DBC11FN
34
RW
RDI0LT1
B4
RW
F4
DBC11IN
35
RW
ACE_AMX_IN
75
RW
RDI0RO0
B5
RW
F5
DBC11OU
36
RW
ACE_CMP_CR0
76
RW
RDI0RO1
B6
RW
DBC11CR1
37
RW
ACE_CMP_CR1
77
RW
RDIODSM
B7
RW
DCC12FN
38
RW
RDI1RI
B8
RW
DCC12IN
39
RW
ACE_CMP_GI_EN
79
RW
RDI1SYN
B9
RW
DCC12OU
3A
RW
ACE_ALT_CR0
7A
RW
RDI1IS
BA
RW
DCC12CR1
3B
RW
ACE_ABF_CR0
7B
RW
RDI1LT0
BB
RW
DCC13FN
3C
RW
RDI1LT1
BC
RW
DCC13IN
3D
RW
ACE0_CR1
7D
RW
RDI1RO0
BD
RW
IDAC_CR0
FD
RW
DCC13OU
3E
RW
ACE0_CR2
7E
RW
RDI1RO1
BE
RW
CPU_SCR1
FE
#
DCC13CR1
3F
RW
ACE0_CR3
7F
RW
RDI1DSM
BF
RW
CPU_SCR0
FF
#
6B
ACE_AMD_CR0
RW
74
78
7C
空白のフ ィ ール ド は予約 さ れている ため、 ア ク セス し てはいけな
い
文書番号 : 001-62938 Rev. *B
73
# ア ク セスはビ ッ ト 固有
I2C0_ADDR
AD
RW
AE
EE
F6
CPU_F
F7
RL
F8
F9
FLS_PR1
FA
RW
FB
FC
* ア ド レ スは二重目的。 251 ページの 「マ ッ ピ ングの例外」 を参照 し て く だ さ い。
ページ 32/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
電気的仕様
本節 で は、 CY8C28xxx PSoC デバ イ ス の DC お よ び AC 電気的仕様 に つ い て 説明 し ま す。 最新の電気的仕様 に つ い て は、
http//www.cypress.com にア ク セス し て、 参照 し ているデー タ シー ト が最新のも のである こ と を確認 し て く だ さ い。
特記 さ れていない限 り 、 仕様は –40°C  TA  85°C および TJ  100°C で有効です。 12MHz よ り 大き い周波数で動作するデバイ ス
の仕様は –40°C  TA  70°C および TJ  82°C で有効です。
図 8. 電圧 と CPU 周波数の関係
5.25
Vdd Voltage
lid ing
Va rat on
pe i
O Reg
4.75
3.00
93 kHz
12 MHz
24 MHz
CPU Frequency
文書番号 : 001-62938 Rev. *B
ページ 33/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
絶対最大定格
表 22. 絶対最大定格
記号
説明
Min
-55
Typ
25
Max
+100
単位
注
°C 保管温度が高いほど、
デー タ 保存期間は短 く な
る。 推奨保管温度は
+25°C ± 25°C。 65°C を
超え る温度で長期間保管
する と 、 信頼性が低下
o
C
TSTG
保管温度
TBAKETEMP
ベーキング温度
–
125
tBAKETIME
ベーキング時間
–
TA
VDD
VIO
VIOZ
IMIO
IMAIO
通電時の周囲温度
VSS を基準に し た VDD の電源電圧
DC 入力電圧
ト ラ イ ス テー ト の時の DC 電圧
ポー ト ピ ンへの最大電流
アナログ ド ラ イバーに コ ン フ ィ ギ ュ レー
シ ョ ン さ れたポー ト ピ ンへの最大電流
静電放電電圧
ラ ッ チア ッ プ電流
パ ッ ケージの
ラ ベルを参照
し て く だ さ い。
-40
-0.5
VSS – 0.5
VSS – 0.5
-25
-50
–
–
–
–
–
–
+85
+6.0
VDD + 0.5
VDD + 0.5
+50
+50
°C
V
V
V
mA
mA
2000
–
–
–
–
200
V
mA
ESD
LU
パ ッ ケージの
ラ ベルを参照
し て く だ さ い。
72
時間
人体モデル ESD
動作温度
表 23. 動作温度
記号
TA
TJ
説明
周囲温度
接合部温度
文書番号 : 001-62938 Rev. *B
Min
-40
-40
Typ
–
–
Max
+85
+100
単位
°C
°C
注
周囲温度からの接合部の温度上
昇はパ ッ ケージによ っ て異な る。
熱イ ン ピーダ ン ス を参照 し て く
だ さ い。 こ の要件を満たすよ う
に消費電力を制限する必要があ
る
ページ 34/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
DC 電気的特性
チ ッ プ レ ベルの DC 仕様
下表に、 次の電圧範囲 と 温度範囲それぞれで保証 さ れている最大値 と 最小値の仕様を示 し ます : 4.75V ～ 5.25V と –40°C  TA 
85°C、 または 3.0V ～ 3.6V と –40°C  TA  85°C。 標準パラ メ ー タ ーは、 25°C で 5V または 3.3V の時に適用 さ れ、 単な る設計の
参考用のデー タ です。
表 24. チ ッ プ レ ベルの DC 仕様
記号
説明
Typ
–
8
Max
5.25
14
単位
V
mA
注
VDD
IDD
電源電圧
供給電流
Min
3.00
–
IDD3
供給電流
–
5
9
mA
IDDP
SLIMO モー ド = 1、 IMO = 6MHz の時の供給
電流
–
2
3
mA
ISB
POR、 LVD、 ス リ ープ タ イ マー、 WDT が有効
の時のス リ ープ ( モー ド ) 電流 [12]
高温での POR、 LVD、 ス リ ープ タ イ マー、
WDT が有効の時のス リ ープ ( モー ド ) 電流 [12]
POR、 LVD、 ス リ ープ タ イ マー、 WDT、 外部
水晶振動子が有効の時のス リ ープ ( モー ド ) 電
流 [12]
–
3
10
μA
–
4
25
μA
条件 : 内部低速振動子を使用、
VDD = 3.3V、 55°C < TA  85°C
–
4
13
μA
条件 : 適切な負荷状態、 最大 1W、
32.768kHz。 VDD = 3.3V、
–40°C  TA  55°C
ISBXTLH 高温での POR、 LVD、 ス リ ープ タ イ マー、
WDT、 外部水晶振動子が有効の時のス リ ープ
( モー ド ) 電流 [12]
–
5
26
μA
条件 : 適切な負荷状態、 最大 1W、
32.768kHz。 VDD = 3.3V、
55°C < TA  85°C
ISBRTC
ス リ ープ中に RTC が消費する電流
–
0.5
1
µA
VREF
ISXRES
リ フ ァ レ ン ス電圧 （バン ド ギ ャ ッ プ）
XRES が 5V にアサー ト さ れた時の供給電流
XRES が 3.3V にアサー ト さ れた時の供給電流
1.280
–
-
1.300
0.65
0.4
1.320
3
1.5
V
mA
mA
ス リ ープ中に RTC が消費する余分の
電流。 25°C、 5V の時の標準値
適切な VDD を得る ために ト リ ム
Max は XRES のアサー ト 後のピー ク
電流値。 Typ は定常状態の電流値。
TA = 25°C。
ISBH
ISBXTL
条件 : VDD = 5.0V、 TA = 25°C、
CPU = 3MHz、 SYSCLK ダブ ラ ーが
無効。 VC1 = 1.5MHz、
VC2 = 93.75kHz、 VC3 = 93.75kHz
条件 : VDD = 3.3V、 TA = 25°C、
CPU = 3MHz、 SYSCLK ダブ ラ ーが
無効。 VC1 = 1.5MHz、
VC2 = 93.75kHz、 VC3 = 93.75kHz
条件 : VDD = 3.3V、 TA = 25°C、
CPU = 0.75MHz、 SYSCLK ダブ ラ ー
が無効、 VC1 = 0.375MHz、
VC2 = 23.44kHz、 VC3 = 0.09kHz
条件 : 内部低速振動子を使用、
VDD = 3.3V、 –40°C  TA  55°C
注
12. ス タ ンバイ ( ス リ ープ ) 電流は、 信頼性の高いシ ス テム動作に必要なすべての機能 (POR、 LVD、 WDT、 ス リ ープ タ イ マー ) 用の消費電力を含みます。 こ れは、
同様の機能 が有効 さ れたデバイ ス と 比較すべき です。
文書番号 : 001-62938 Rev. *B
ページ 35/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
GPIO の DC 仕様
下表に、 次の電圧範囲 と 温度範囲それぞれで保証 さ れている最大値 と 最小値の仕様を示 し ます : 4.75V ～ 5.25V と –40°C  TA 
85°C、 または 3.0V ～ 3.6V と –40°C  TA  85°C。 標準パラ メ ー タ ーは、 25°C で 5V または 3.3V の時に適用 さ れ、 単な る設計の
参考用のデー タ です。
表 25. GPIO の DC 仕様
記号
RPU
RPD
VOH
プルア ッ プ抵抗
プルダウン抵抗
出力 HIGH レ ベル
説明
Min
4
4
VDD – 1.0
Typ
5.6
5.6
–
Max
8
8
–
単位
k
k
V
VOL
出力 LOW レ ベル
–
–
0.75
V
IOH
HIGH レ ベル ソ ース電流
10
–
–
mA
IOL
LOW レ ベル シ ン ク電流
25
–
–
mA
VIL
VIH
VH
IIL
CIN
入力 LOW レ ベル
入力 HIGH レ ベル
入力 ヒ ス テ リ シス
入力 リ ー ク電流 ( 絶対値 )
入力 と し て使用 さ れる ピ ン上の容量負荷
–
2.1
–
–
–
–
–
60
1
3.5
0.8
–
–
–
10
V
V
mV
nA
pF
COUT
出力 と し て使用 さ れる ピ ンの容量負荷
–
3.5
10
pF
文書番号 : 001-62938 Rev. *B
注
IOH = 10mA、 VDD = 4.75 ～ 5.25V ( 合計
で 8 つの負荷があ り 、 その中、 4 つは偶
数ポー ト ピ ン ( 例えば、 P0[2]、 P1[4]) に
あ り 、 4 つは奇数ポー ト ピ ン ( 例えば、
P0[3]、 P1[5]) にある )。 すべてのピ ンの
組み合わせた総電流 IOH が最大 80mA
IOL = 25mA、VDD = 4.75 ～ 5.25V ( 合計で
8 つの負荷があ り 、 その中、 4 つは偶数
ポー ト ピ ン ( 例えば、 P0[2]、 P1[4]) にあ
り 、 4 つは奇数ポー ト ピ ン ( 例えば、
P0[3]、 P1[5]) にある )。 すべてのピ ンの
組み合わせた総電流 IOL が最大 150mA
VOH = VDD – 1.0V。 VOH の注に記載 さ れ
ている総電流の制限を参照 し て く だ さ い。
VOL = 0.75V。 VOL の注に記載 さ れている
総電流の制限を参照 し て く だ さ い。
VDD = 3.0 ～ 5.25
VDD = 3.0 ～ 5.25
総 リ ー ク電流が 1μA 以下
パ ッ ケージ と ピ ンによ っ て異な る。
温度 = 25°C
パ ッ ケージ と ピ ンによ っ て異な る。
温度 = 25°C
ページ 36/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
オペア ン プの DC 仕様
下表に、 次の電圧範囲 と 温度範囲それぞれで保証 さ れている最大値 と 最小値の仕様を示 し ます : 4.75V ～ 5.25V と –40°C  TA 
85°C、 または 3.0V ～ 3.6V と –40°C  TA  85°C。 標準パラ メ ー タ ーは、 25°C で 5V または 3.3V の時に適用 さ れ、 単な る設計の
参考用のデー タ です。 これ ら仕様を適用するオペア ン プは、 アナログ連続時間 PSoC ブ ロ ッ ク と アナログ ス イ ッ チ ト キ ャ パシ タ
PSoC ブ ロ ッ ク両方の コ ンポーネ ン ト です。 保証 さ れた仕様は、 アナログ連続時間 PSoC ブ ロ ッ ク で測定 さ れます。
表 26. 5V 時のオペア ン プの DC 仕様
記号
説明
VOSOACT 入力オ フ セ ッ ト 電圧 ( 絶対値 )
Power = Low、 Opamp bias = High
Power = Medium、 Opamp bias = High
Power = High、 Opamp bias = High
VOSOA
入力オ フ セ ッ ト 電圧 SC お よび AGND オペ
ア ン プ ( 絶対値 )
TCVOSOA 平均入力オ フ セ ッ ト 電圧 ド リ フ ト
IEBOA
入力 リ ー ク電流 ( ポー ト 0 アナログ ピ ン )
CINOA
入力静電容量 ( ポー ト 0 アナログ ピ ン )
Min
Typ
Max
単位
–
–
–
–
1.6
1.3
1.2
1
8
8
8
6
mV
mV
mV
mV
–
–
–
7.0
200
4.5
35.0
–
9.5
VCMOA
同相電圧範囲
同相電圧範囲
( 高消費電力または高オペア ン プ バイ ア ス )
0.0
0.5
–
–
CMRROA
同相除去比
Power = Low
Power = Medium
Power = High
60
60
60
–
–
–
–
–
–
dB
dB
dB
GOLOA
オープ ン ループ ゲ イ ン
Power = Low
Power = Medium
Power = High
60
60
80
–
–
–
–
–
–
dB
dB
dB
–
–
–
–
–
–
V
V
V
–
–
–
0.2
0.2
0.5
V
V
V
200
400
700
1400
2400
4600
–
300
600
1100
2000
3600
7700
–
μA
μA
μA
μA
μA
μA
dB
VOHIGHOA 出力 HIGH 電圧ス イ ング ( 内部信号 )
Power = Low
VDD – 0.2
VDD – 0.2
Power = Medium
VDD – 0.5
Power = High
VOLOWOA 出力 LOW 電圧ス イ ング ( 内部信号 )
Power = Low
–
Power = Medium
–
Power = High
–
ISOA
供給電流 ( 関連する AGND バ ッ フ ァ を含む )
–
Power = Low、 Opamp bias = Low
–
Power = Low、 Opamp bias = High
–
Power = Medium、 Opamp bias = Low
–
Power = Medium、 Opamp bias = High
–
Power = High、 Opamp bias = Low
–
Power = High、 Opamp bias = High
PSRROA 電源電圧変動除去比
60
文書番号 : 001-62938 Rev. *B
注
高 と 低オペア ン プ バイ ア スに
適用
μV/°C
pA
総 リ ー ク 電流が 1μA 以下
pF
パ ッ ケージ と ピ ンによ っ て異
な る。 温度 = 25°C
V
VDD
同相入力電圧範囲はアナログ
VDD – 0.5
V
出力バ ッ フ ァ を通 し て測定。
仕様には、 アナログ出力バ ッ
フ ァ の特性に伴 う 制限も 含ま
れる
VSS  VIN  (VDD – 2.25) または
(VDD – 1.25V)  VIN  VDD
ページ 37/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
表 27. 3.3V 時のオペア ン プの DC 仕様
記号
VOSOACT
説明
入力オ フ セ ッ ト 電圧 ( 絶対値 )
Power = Low、 Opamp bias = High
Power = Medium、 Opamp bias = High
Power = High、 Opamp bias = High
VOSOA
入力オ フ セ ッ ト 電圧 SC および AGND
( 絶対値 )
TCVOSOA 平均入力オ フ セ ッ ト 電圧 ド リ フ ト
IEBOA
入力 リ ー ク 電流 ( ポー ト 0 アナロ グ ピ ン )
CINOA
入力静電容量 ( ポー ト 0 アナロ グ ピ ン )
Min
Typ
Max
単位
–
–
–
–
1.65
1.32
–
1
8
8
–
6
mV
mV
mV
mV
–
–
–
7.0
200
4.5
35.0
–
9.5
VCMOA
0.2
–
同相電圧範囲
CMRROA 同相除去比
–
Power = Low
50
–
Power = Medium
50
Power = High
–
50
GOLOA
オープ ン ループ ゲ イ ン
Power = Low
60
–
Power = Medium
60
–
Power = High
80
–
VOHIGHOA 出力 HIGH 電圧ス イ ング ( 内部信号 )
–
Power = Low
VDD – 0.2
VDD – 0.2
–
Power = Medium
–
VDD – 0.2
Power = High (5V の場合にのみ適用 )
VOLOWOA 出力 LOW 電圧ス イ ング ( 内部信号 )
–
–
Power = Low
–
–
Power = Medium
–
–
Power = High
ISOA
供給電流 ( 関連する AGND バ ッ フ ァ を含む )
–
200
Power = Low、 Opamp bias = Low
–
400
Power = Low、 Opamp bias = High
–
700
Power = Medium、 Opamp bias = Low
1400
–
Power = Medium、 Opamp bias = High
–
2400
Power = High、 Opamp bias = Low
–
4600
Power = High、 Opamp bias = High
PSRROA 電源電圧変動除去比
50
80
文書番号 : 001-62938 Rev. *B
注
高 と 低オペア ン プ バイ アスに適
用
μV/°C
pA
総 リ ー ク電流が 1μA 以下
pF
パ ッ ケージ と ピ ン によ っ て異な
る。 温度 = 25°C
V
VDD – 0.2
同相入力電圧範囲はアナログ出
力バ ッ フ ァ を通 し て測定。 仕様
には、 アナロ グ出力バ ッ フ ァ の
特性に伴 う 制限も含まれる
–
–
–
dB
dB
dB
–
–
–
dB
dB
dB
–
–
–
V
V
V
0.2
0.2
0.2
V
V
V
300
600
1000
2000
3600
7500
–
μA
μA
μA
μA
μA
μA
dB
VSS  VIN  (VDD – 2.25V) または
(VDD – 1.25V)  VIN  VDD
ページ 38/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
Type-E のオペア ン プの DC 仕様
下表に、 次の電圧範囲 と 温度範囲それぞれで保証 さ れている最大値 と 最小値の仕様を示 し ます : 4.75V ～ 5.25V と –40°C  TA 
85°C、 または 3.0V ～ 3.6V と –40°C  TA  85°C。 標準パラ メ ー タ ーは、 25°C で 5V または 3.3V の時に適用 さ れ、 単な る設計の
参考用のデー タ です。 これ ら仕様を適用するオペア ン プは、 制約付き Type-E アナログ PSoC ブ ロ ッ ク の コ ンポーネ ン ト です。
表 28. 5V 時の Type-E オペア ン プの DC 仕様
記号
VOSOA
説明
入力オ フ セ ッ ト 電圧 ( 絶対値 )
Min
–
–
Typ
2.5
2.5
Max
15
20
TCVOSOA 平均入力オ フ セ ッ ト 電圧 ド リ フ ト
IEBOA[13] 入力 リ ー ク電流 ( ポー ト 0 アナログ ピ ン )
CINOA
入力容量 ( ポー ト 0 アナログ ピ ン )
–
–
–
10
200
4.5
–
–
9.5
0.0
–
–
10
VDD
30
μV/°C
nA
総 リ ー ク電流が 1μA 以下
pF
パ ッ ケージ と ピ ンによ っ て異な る。
温度 = 25°C
V
μA
説明
入力オ フ セ ッ ト 電圧 ( 絶対値 )
Min
–
–
Typ
2.5
2.5
Max
15
20
単位
mV
mV
TCVOSOA 平均入力オ フ セ ッ ト 電圧 ド リ フ ト
IEBOA[13] 入力 リ ー ク電流 ( ポー ト 0 アナログ ピ ン )
CINOA
入力容量 ( ポー ト 0 アナログ ピ ン )
–
–
–
10
200
4.5
–
–
9.5
VCMOA
ISOA
0
–
–
10
VDD
30
VCMOA
ISOA
同相電圧範囲
ア ン プの供給電流
単位
mV
mV
注
0.2V < VIN < VDD – 1.2V の場合
VIN = 0 ～ 0.2V、 かつ
VIN > VDD – 1.2V の場合
表 29. 3.3V 時の Type-E オペア ン プの DC 仕様
記号
VOSOA
同相電圧範囲
ア ン プ供給電流
注
0.2V < VIN < VDD – 1.2V の場合
VIN = 0 ～ 0.2V、 かつ
VIN > VDD – 1.2V の場合
μV/°C
nA
総 リ ー ク電流が 1μA 以下
pF
パ ッ ケージ と ピ ン によ っ て異な る。
温度 = 25°C
V
μA
低消費電力 コ ンパレー タ の DC 仕様
下表に、 次の電圧範囲 と 温度範囲それぞれで保証 さ れている最大値 と 最小値の仕様を示 し ます : 4.75V ～ 5.25V と –40°C  TA 
85°C、 3.0V ～ 3.6V と –40°C  TA  85°C、 または 2.4V ～ 3.0V と –40°C  TA  85°C。 標準パラ メ ー タ ーは、 25°C で 5V の時に
適用 さ れ、 単な る設計の参考用のデー タ です。
表 30. 低消費電力 コ ンパレー タ の DC 仕様
記号
VREFLPC
VOSLPC
ISLPC
説明
低消費電力 コ ンパレー タ (LPC) リ フ ァ レ
ン ス電圧範囲
LPC 電圧オ フ セ ッ ト
LPC 供給電流
Min
0.2
Typ
–
Max
VDD – 1
単位
V
–
–
2.5
10
30
40
mV
μA
注
注
13. 例外 : ポー ト 0、 ピ ン 0 の IEBOA は、 25°C の時 1nA で、 温度範囲全体にわた り 50nA です。 200nA の最小の リ ー ク電流にするには、 ポー ト 0
のピ ン 1 ～ 7 を使用 し ます。
文書番号 : 001-62938 Rev. *B
ページ 39/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
アナログ出力バ ッ フ ァ の DC 仕様
下表に、 次の電圧範囲 と 温度範囲それぞれで保証 さ れている最大値 と 最小値の仕様を示 し ます : 4.75V ～ 5.25V と –40°C  TA 
85°C、 または 3.0V ～ 3.6V と –40°C  TA  85°C。 標準パラ メ ー タ ーは、 25°C で 5V または 3.3V の時に適用 さ れ、 単な る設計の
参考用のデー タ です。
表 31. 5V 時のアナログ出力バ ッ フ ァ の DC 仕様
記号
説明
CL
負荷容量
VOSOB
TCVOSOB
VCMOB
ROUTOB
入力オ フ セ ッ ト 電圧 ( 絶対値 )
平均入力オ フ セ ッ ト 電圧 ド リ フ ト
同相入力電圧範囲
出力抵抗値
Power = Low
Power = High
VOHIGHOB
出力 HIGH 電圧ス イ ング
(VDD/2 に接続 し た負荷 = 32)
Power = Low
Power = High
VOLOWOB
ISOB
PSRROB
Min
–
Typ
–
Max
200
単位
pF
–
–
0.5
3
+6
–
12
20
VDD – 1.0
mV
mV/°C
V
–
–
1
1
–
–


0.5 × VDD + 1.3
0.5 × VDD + 1.3
–
–
–
–
V
V
–
–
–
–
0.5 × VDD – 1.3
0.5 × VDD – 1.3
V
V
–
–
53
1.1
2.6
64
5.1
8.8
–
mA
mA
dB
Min
–
Typ
–
Max
200
単位
pF
–
–
3
+6
12
20
0.5
–
VDD – 1.0
mV
mV/°
C
V
–
–
1
1
–
–


0.5 × VDD + 1.3
0.5 × VDD + 1.0
–
–
–
–
V
V
–
–
–
–
0.5 × VDD – 1.0
0.5 × VDD – 1.0
V
V
–
–
47
0.8
2.0
64
2.0
4.3
–
mA
mA
dB
出力 LOW 電圧ス イ ン グ
(VDD/2 にに接続 し た負荷 = 32)
Power = Low
Power = High
バイ アス セルを含む供給電流
( 負荷な し )
Power = Low
Power = High
電源電圧変動除去比
注
こ の仕様は、 アナログ出力
バ ッ フ ァ によ り 駆動 さ れてい
る外部回路に適用
(0.5×VDD –
1.0)  VOUT  (0.5×VDD + 0.9)
表 32. 3.3V 時のアナログ出力バ ッ フ ァ の DC 仕様
記号
説明
CL
負荷容量
VOSOB
TCVOSOB
入力オ フ セ ッ ト 電圧 ( 絶対値 )
平均入力オ フ セ ッ ト 電圧 ド リ フ ト
VCMOB
ROUTOB
同相入力電圧範囲
出力抵抗
Power = Low
Power = High
VOHIGHOB 出力 HIGH 電圧ス イ ング
(VDD/2 に接続 し た負荷 = 1k)
Power = Low
Power = High
VOLOWOB 出力 LOW 電圧ス イ ング
(VDD/2 に接続 し た負荷 = 1k)
Power = Low
Power = High
ISOB
バイ ア ス セルを含む供給電流
( 負荷な し )
Power = Low
Power = High
PSRROB 電源電圧変動除去比
文書番号 : 001-62938 Rev. *B
注
こ の仕様は、 アナログ出力バ ッ
フ ァ によ り 駆動 さ れてい る外部
回路に適用
(0.5 × VDD – 1.0)  VOUT  (0.5 ×
VDD + 0.9)
ページ 40/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
ス イ ッ チ モー ド ポン プ (SMP) の DC 仕様
下表に、 次の電圧範囲 と 温度範囲それぞれで保証 さ れている最大値 と 最小値の仕様を示 し ます : 4.75V ～ 5.25V と –40°C  TA 
85°C、 または 3.0V ～ 3.6V と –40°C  TA  85°C。 標準パラ メ ー タ ーは、 25°C で 5V または 3.3V の時に適用 さ れ、 単な る設計の
参考用のデー タ です。
表 33. ス イ ッ チ モー ド ポン プ (SMP) の DC 仕様
記号
VPUMP 5V
5V 出力電圧
説明
Min
4.75
Typ
5.0
Max
5.25
VPUMP 3V
3V 出力電圧
3.00
3.25
3.60
IPUMP
VBAT 5V
利用可能な出力電流
VBAT = 1.5V、 VPUMP = 3.25V
VBAT = 1.8V、 VPUMP = 5.0V
バ ッ テ リ か らの入力電圧範囲
8
5
1.8
–
–
–
–
–
5.0
VBAT 3V
バ ッ テ リ か らの入力電圧範囲
1.5
–
3.3
VBATSTART
2.6
–
–
VPUMP_Line
ポン プ を起動する ためのバ ッ
テ リ か らの最小入力電圧
電圧安定化 (VBAT の範囲内 )
–
5
–
VPUMP_Load
負荷安定化
–
5
–
VPUMP_Ripple 出力電圧 リ ッ プル
( コ ンデンサ／負荷に依存 )
E3
効率
–
100
–
35
50
–
%
FPUMP
DCPUMP
–
–
1.3
50
–
–
MHz
%
ス イ ッ チ ング周波数
ス イ ッ チ ング デ ュ ーテ ィ 比
単位
注
V
脚注のコ ン フ ィ ギ ュ レーシ ョ ン。 [14] 平均値、 リ ッ プ
ルを無視。 SMP ト リ ッ プ電圧は 5.0V に設定
V
脚注のコ ン フ ィ ギ ュ レーシ ョ ン。 [14] 平均値、 リ ッ プ
ルを無視。 SMP ト リ ッ プ電圧は 3.25V に設定
脚注のコ ン フ ィ ギ ュ レーシ ョ ン。 [14]
mA SMP ト リ ッ プ電圧は 3.25V に設定
mA SMP ト リ ッ プ電圧は 5.0V に設定
V
脚注のコ ン フ ィ ギ ュ レーシ ョ ン。 [14] SMP ト リ ッ プ
電圧は 5.0V に設定
V
脚注のコ ン フ ィ ギ ュ レーシ ョ ン。 [14] SMP ト リ ッ プ
電圧は 3.25V に設定
V
脚注のコ ン フ ィ ギ ュ レーシ ョ ン [14]
%VO 脚注のコ ン フ ィ ギ ュ レーシ ョ ン。 [14] VO は DC POR
および LVD 仕様の VM[2:0] 設定で指定 さ れた 「ポン
プ ト リ ッ プ用の VDD 値」 52 ページの表 40。
%VO 脚注のコ ン フ ィ ギ ュ レーシ ョ ン。 [14] VO は DC POR
および LVD 仕様の VM[2:0] 設定で指定 さ れた 「ポン
プ ト リ ッ プ用の VDD 値」 52 ページの表 40。
mVpp 脚注のコ ン フ ィ ギ ュ レーシ ョ ン。 [14] 負荷は 5mA
脚注のコ ン フ ィ ギ ュ レーシ ョ ン。 [14] 負荷は 5mA。
SMP ト リ ッ プ電圧は 3.25V に設定
図 9. 基本的なス イ ッ チ モー ド ポン プ回路
D1
Vdd
L1
V BAT
+
V PUMP
C1
SMP
Battery
PSoC TM
Vss
注
14. L1 = 2 µH 誘導子、 C1 = 10µF コ ンデンサ、 D1 = シ ョ ッ ト キー ダ イ オー ド 。 図 9 を ご覧 く だ さ い。
文書番号 : 001-62938 Rev. *B
ページ 41/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
アナログ リ フ ァ レ ン スの DC 仕様
下表に、 次の電圧範囲 と 温度範囲それぞれで保証 さ れている最大値 と 最小値の仕様を示 し ます : 4.75V ～ 5.25V と –40°C  TA 
85°C、 または 3.0V ～ 3.6V と –40°C  TA  85°C。 標準パラ メ ー タ ーは、 25°C で 5V または 3.3V の時に適用 さ れ、 単な る設計の
参考用のデー タ です。
RefHi と RefLo の保証 さ れた仕様は、 アナログ連続時間 PSoC ブ ロ ッ ク で測定 さ れます。 RefHi と RefLo の電圧レ ベルは、 アナロ
グ リ フ ァ レ ン ス制御レ ジ ス タ で設定 さ れます。 AGND は AGND バイパス モー ド で P2[4] で測定 さ れます。 各アナログ連続時間
PSoC ブ ロ ッ ク は、 ロー カル AGND バ ッ フ ァ か ら保証 さ れた AGND 仕様に最大 10mV の追加オ フ セ ッ ト 誤差が追加 さ れます。 特
記 さ れていない限 り 、 リ フ ァ レ ン ス制御電源は 「中」 または 「高」 に設定で き ます。
注 : アナログ リ フ ァ レ ン スに依存する アナロ グ リ ソ ース を使用する際にデジ タ ル シグナ リ ング用に P2[4] を使用 し ないで く だ さ
い。 使用 し た場合、 デジ タ ル信号のカ ッ プ リ ングが AGND に生 じ る こ と があるか ら です。
表 34. 5V 時のアナログ リ フ ァ レ ン スの DC 仕様
リ フ ァ レンス
ARF_CR
[5:3]
0b000
リ フ ァ レ ン ス電力
設定
記号
VREFHI
リ フ ァ レンス
Power = High
Opamp bias = High
VAGND
リ フ ァ レンス
電圧
リ フ ァ レンス
電圧 HIGH
AGND
VREFLO リ フ ァ レ ン ス
電圧 LOW
V
リ フ ァ レンス
リ フ ァ レンス
REFHI
Power = High
電圧 HIGH
Opamp bias = Low
VAGND AGND
VREFLO リ フ ァ レ ン ス
電圧 LOW
V
リ フ ァ レンス
リ フ ァ レンス
REFHI
Power = Medium
電圧 HIGH
Opamp bias = High
VAGND AGND
VREFLO リ フ ァ レ ン ス
電圧 LOW
VREFHI リ フ ァ レ ン ス
リ フ ァ レンス
Power = Medium
電圧 HIGH
Opamp bias = Low
VAGND AGND
VREFLO リ フ ァ レ ン ス
LOW
説明
単
位
Min
Typ
Max
VDD/2 + バン ド ギ ャ ッ プ VDD/2 +
1.214
VDD/2 +
1.279
VDD/2 +
1.314
V
VDD/2
VDD/2 –
0.018
VDD/2 –
0.004
VDD/2 +
0.01
V
VDD/2 – バン ド ギ ャ ッ プ VDD/2 –
1.328
VDD/2 –
1.301
VDD/2 –
1.273
V
VDD/2 + バン ド ギ ャ ッ プ VDD/2 +
0.228
VDD/2 +
1.284
VDD/2 +
1.344
V
VDD/2
VDD/2 –
0.015
VDD/2 –
0.002
VDD/2 +
0.011
V
VDD/2 – バン ド ギ ャ ッ プ VDD/2 –
1.329
VDD/2 –
1.303
VDD/2 –
1.275
V
VDD/2 + バン ド ギ ャ ッ プ VDD/2 +
1.224
VDD/2 +
1.287
VDD/2 +
1.345
V
VDD/2
VDD/2 –
0.014
VDD/2 –
0.001
VDD/2 +
0.012
V
VDD/2 – バン ド ギ ャ ッ プ VDD/2 –
1.328
VDD/2 –
1.304
VDD/2 –
1.275
V
VDD/2 + バン ド ギ ャ ッ プ VDD/2 +
1.226
VDD/2 +
1.288
VDD/2 +
1.346
V
VDD/2
VDD/2 –
0.014
VDD/2 –
0.001
VDD/2 +
0.012
V
VDD/2 – バン ド ギ ャ ッ プ VDD/2 –
1.328
VDD/2 –
1.304
VDD/2 –
1.276
V
注
15. AGND の許容誤差には、 PSoC ブ ロ ッ ク 内のロー カル バ ッ フ ァ のオ フ セ ッ ト が含まれます。
文書番号 : 001-62938 Rev. *B
ページ 42/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
表 34. 5V 時のアナログ リ フ ァ レ ン スの DC 仕様 ( 続き )
リ フ ァ レンス
ARF_CR
[5:3]
0b001
リ フ ァ レ ン ス電力
設定
記号
VREFHI
リ フ ァ レンス
Power = High
Opamp bias = High
VAGND
リ フ ァ レンス
電圧
VAGND
VAGND
VAGND
単
位
P2[4] +
P2[6] +
0.019
V
AGND
P2[4]
P2[4]
P2[4]
–
P2[4] – P2[6] (P2[4] =
VDD/2、 P2[6] = 1.3V)
P2[4] – P2[6] P2[4] –
– 0.030
P2[6] +
0.005
P2[4] –
P2[6] +
0.035
V
P2[4] + P2[6] (P2[4] =
VDD/2、 P2[6] = 1.3V)
P2[4] + P2[6] P2[4] +
– 0.05
P2[6] –
0.015
P2[4] +
P2[6] +
0.021
V
リ フ ァ レンス
電圧 HIGH
AGND
P2[4]
P2[4]
P2[4]
P2[4]
–
P2[4] – P2[6] (P2[4] =
VDD/2、 P2[6] = 1.3V)
P2[4] – P2[6] P2[4] –
– 0.033
P2[6] +
0.001
P2[4] –
P2[6] +
0.031
V
リ フ ァ レンス
電圧 HIGH
P2[4] + P2[6] (P2[4] =
VDD/2、 P2[6] = 1.3V)
P2[4] + P2[6] P2[4] +
– 0.048
P2[6] –
0.013
P2[4] +
P2[6] +
0.022
V
AGND
P2[4]
P2[4]
P2[4]
–
P2[4] – P2[6] (P2[4] =
VDD/2、 P2[6] = 1.3V)
P2[4] – P2[6] P2[4] –
– 0.034
P2[6] –
0.001
P2[4] –
P2[6] +
0.031
V
P2[4] + P2[6] (P2[4] =
VDD/2、 P2[6] = 1.3V)
P2[4] + P2[6] P2[4] +
– 0.047
P2[6] –
0.012
P2[4] +
P2[6] +
0.023
V
P2[4]
P2[4]
P2[4]
–
P2[4] – P2[6] (P2[4] =
VDD/2、 P2[6] = 1.3V)
P2[4] – P2[6] P2[4] –
– 0.036
P2[6] –
0.002
P2[4] –
P2[6] +
0.030
V
リ フ ァ レンス
電圧 HIGH
AGND
VREFLO リ フ ァ レ ン ス
電圧 LOW
文書番号 : 001-62938 Rev. *B
Max
P2[4] + P2[6] P2[4] +
– 0.055
P2[6] –
0.019
VREFLO リ フ ァ レ ン ス
電圧 LOW
VREFHI
リ フ ァ レンス
Power = Medium
Opamp bias = Low
Typ
P2[4] + P2[6] (P2[4] =
VDD/2、 P2[6] = 1.3V)
VREFLO リ フ ァ レ ン ス
電圧 LOW
VREFHI
リ フ ァ レンス
Power = Medium
Opamp bias = High
Min
リ フ ァ レンス
電圧 HIGH
VREFLO リ フ ァ レ ン ス
電圧 LOW
VREFHI
リ フ ァ レンス
Power = High
Opamp bias = Low
説明
P2[4]
P2[4]
P2[4]
ページ 43/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
表 34. 5V 時のアナログ リ フ ァ レ ン スの DC 仕様 ( 続き )
リ フ ァ レンス
ARF_CR
[5:3]
0b010
リ フ ァ レ ン ス電力
設定
記号
VREFHI
リ フ ァ レンス
Power = High
Opamp bias = High
VAGND
リ フ ァ レンス
電圧
リ フ ァ レンス
電圧 HIGH
AGND
VREFLO リ フ ァ レ ン ス
電圧 LOW
V
リ フ ァ レンス
リ フ ァ レンス
REFHI
Power = High
電圧 HIGH
Opamp bias = Low
VAGND AGND
VREFLO リ フ ァ レ ン ス
電圧 LOW
VREFHI リ フ ァ レ ン ス
リ フ ァ レンス
Power = Medium
電圧 HIGH
Opamp bias = High
VAGND AGND
VREFLO リ フ ァ レ ン ス
電圧 LOW
VREFHI リ フ ァ レ ン ス
リ フ ァ レンス
Power = Medium
電圧 HIGH
Opamp bias = Low
VAGND AGND
0b011
VREFLO リ フ ァ レ ン ス
電圧 LOW
V
リ フ ァ レンス
リ フ ァ レンス
REFHI
Power = High
電圧 HIGH
Opamp bias = High
VAGND AGND
VREFLO リ フ ァ レ ン ス
電圧 LOW
V
リ フ ァ レンス
リ フ ァ レンス
REFHI
Power = High
電圧 HIGH
Opamp bias = Low
VAGND AGND
VREFLO リ フ ァ レ ン ス
電圧 LOW
V
リ フ ァ レンス
リ フ ァ レンス
REFHI
Power = Medium
電圧 HIGH
Opamp bias = High
VAGND AGND
VREFLO リ フ ァ レ ン ス
電圧 LOW
V
リ フ ァ レンス
リ フ ァ レンス
REFHI
Power = Medium
電圧 HIGH
Opamp bias = Low
VAGND AGND
VREFLO リ フ ァ レ ン ス
電圧 LOW
文書番号 : 001-62938 Rev. *B
説明
Min
Typ
Max
単
位
VDD
VDD – 0.028
VDD –
0.010
VDD
V
VDD/2
VDD/2 –
0.014
VDD/2 –
0.002
VDD/2 +
0.012
V
VSS
VSS
VSS +
0.004
VSS +
0.008
V
VDD
VDD – 0.021
VDD –
0.007
VDD
V
VDD/2
VDD/2 –
0.014
VDD/2 –
0.001
VDD/2 +
0.012
V
VSS
VSS
VSS +
0.002
VSS +
0.005
V
VDD
VDD – 0.019
VDD –
0.006
VDD
V
VDD/2
VDD/2 –
0.014
VDD/2 –
0.001
VDD/2 +
0.012
V
VSS
VSS
VSS +
0.002
VSS +
0.004
V
VDD
VDD – 0.017
VDD –
0.005
VDD
V
VDD/2
VDD/2 –
0.014
VDD/2 –
0.001
VDD/2 +
0.013
V
VSS
VSS
VSS +
0.001
VSS +
0.003
V
3 × バン ド ギ ャ ッ プ
3.736
3.887
4.030
V
2 × バン ド ギ ャ ッ プ
2.525
2.598
2.667
V
バン ド ギ ャ ッ プ
1.265
1.302
1.335
V
3 × バン ド ギ ャ ッ プ
3.747
3.894
4.034
V
2 × バン ド ギ ャ ッ プ
2.528
2.601
2.668
V
バン ド ギ ャ ッ プ
1.264
1.302
1.335
V
3 × バン ド ギ ャ ッ プ
3.749
3.897
4.035
V
2 × バン ド ギ ャ ッ プ
2.529
2.602
2.668
V
バン ド ギ ャ ッ プ
1.264
1.302
1.335
V
3 × バン ド ギ ャ ッ プ
3.751
3.899
4.037
V
2 × バン ド ギ ャ ッ プ
2.530
2.603
2.669
V
バン ド ギ ャ ッ プ
1.264
1.302
1.335
V
ページ 44/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
表 34. 5V 時のアナログ リ フ ァ レ ン スの DC 仕様 ( 続き )
リ フ ァ レンス
ARF_CR
[5:3]
0b100
リ フ ァ レ ン ス電力
設定
記号
VREFHI
リ フ ァ レンス
Power = High
Opamp bias = High
VAGND
リ フ ァ レンス
Power = High
Opamp bias = Low
リ フ ァ レンス
電圧
リ フ ァ レンス
電圧 HIGH
AGND
単
位
Typ
Max
2 × バン ド ギ ャ ッ プ +
P2[6] (P2[6] = 1.3V)
2.483 – P2[6] 2.578 –
P2[6]
2.669 –
P2[6]
V
2 × バン ド ギ ャ ッ プ
2.525
2.666
V
2.684 –
P2[6]
V
2.598
2 × バン ド ギ ャ ッ プ –
P2[6] (P2[6] = 1.3V)
2.512 – P2[6] 2.6V –
P2[6]
2 × バン ド ギ ャ ッ プ +
P2[6] (P2[6] = 1.3V)
2.495 – P2[6] 2.586 –
P2[6]
2.673 –
P2[6]
V
VAGND
2 × バン ド ギ ャ ッ プ
2.528
2.668
V
2 × バン ド ギ ャ ッ プ –
P2[6] (P2[6] = 1.3V)
2.510 – P2[6] 2.6V –
P2[6]
2.685 –
P2[6]
V
2 × バン ド ギ ャ ッ プ +
P2[6] (P2[6] = 1.3V)
2.498 – P2[6] 2.589 –
P2[6]
2.674 –
P2[6]
V
2 × バン ド ギ ャ ッ プ
2.529
2.668
V
2 × バン ド ギ ャ ッ プ –
P2[6] (P2[6] = 1.3V)
2.509 – P2[6] 2.601 –
P2[6]
2.685 –
P2[6]
V
2 × バン ド ギ ャ ッ プ +
P2[6] (P2[6] = 1.3V)
2.500 – P2[6] 2.591 –
P2[6]
2.675 –
P2[6]
V
2 × バン ド ギ ャ ッ プ
2.530
2.669
V
2 × バン ド ギ ャ ッ プ –
P2[6] (P2[6] = 1.3V)
2.508 – P2[6] 2.601 –
P2[6]
2.686 –
P2[6]
V
P2[4] + バン ド ギ ャ ッ プ
(P2[4] = VDD/2)
P2[4] + 1.218 P2[4] +
1.283
P2[4] +
1.344
V
P2[4]
P2[4]
P2[4]
–
P2[4] – バン ド ギ ャ ッ プ
(P2[4] = VDD/2)
P2[4] – 1.329 P2[4] –
1.297
P2[4] –
1.265
V
P2[4] + バン ド ギ ャ ッ プ
(P2[4] = VDD/2)
P2[4] + 1.225 P2[4] +
1.287
P2[4] +
1.346
V
P2[4]
P2[4]
P2[4]
–
P2[4] – バン ド ギ ャ ッ プ
(P2[4] = VDD/2)
P2[4] – 1.330 P2[4] –
1.301
P2[4] –
1.271
V
P2[4] + バン ド ギ ャ ッ プ
(P2[4] = VDD/2)
P2[4] + 1.226 P2[4] +
1.288
P2[4] +
1.346
V
P2[4]
P2[4]
P2[4]
–
P2[4] – バン ド ギ ャ ッ プ
(P2[4] = VDD/2)
P2[4] – 1.330 P2[4] –
1.302
P2[4] –
1.272
V
P2[4] + バン ド ギ ャ ッ プ
(P2[4] = VDD/2)
P2[4] + 1.227 P2[4] +
1.289
P2[4] +
1.347
V
P2[4]
P2[4]
P2[4]
–
P2[4] – バン ド ギ ャ ッ プ
(P2[4] = VDD/2)
P2[4] – 1.331 P2[4] –
1.303
P2[4] –
1.273
V
AGND
VREFLO リ フ ァ レ ン ス
電圧 LOW
V
リ フ ァ レンス
リ フ ァ レンス
REFHI
Power = Medium
電圧 HIGH
Opamp bias = Low
VAGND AGND
VREFLO リ フ ァ レ ン ス
電圧 LOW
V
リ フ ァ レンス
リ フ ァ レンス
REFHI
Power = High
電圧 HIGH
Opamp bias = High
VAGND AGND
VREFLO リ フ ァ レ ン ス
電圧 LOW
V
リ フ ァ レンス
リ フ ァ レンス
REFHI
Power = High
電圧 HIGH
Opamp bias = Low
VAGND AGND
VREFLO リ フ ァ レ ン ス
電圧 LOW
V
リ フ ァ レンス
リ フ ァ レンス
REFHI
Power = Medium
電圧 HIGH
Opamp bias = High
VAGND AGND
VREFLO リ フ ァ レ ン ス
電圧 LOW
V
リ フ ァ レンス
リ フ ァ レンス
REFHI
Power = Medium
電圧 HIGH
Opamp bias = Low
VAGND AGND
VREFLO リ フ ァ レ ン ス
電圧 LOW
文書番号 : 001-62938 Rev. *B
Min
VREFLO リ フ ァ レ ン ス
電圧 LOW
VREFHI リ フ ァ レ ン ス
HIGH
VREFLO リ フ ァ レ ン ス
電圧 LOW
V
リ フ ァ レンス
リ フ ァ レンス
REFHI
Power = Medium
電圧 HIGH
Opamp bias = High
VAGND AGND
0b101
説明
2.601
2.601
2.603
P2[4]
P2[4]
P2[4]
P2[4]
ページ 45/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
表 34. 5V 時のアナログ リ フ ァ レ ン スの DC 仕様 ( 続き )
リ フ ァ レンス
ARF_CR
[5:3]
0b110
リ フ ァ レ ン ス電力
設定
記号
VREFHI
リ フ ァ レンス
Power = High
Opamp bias = High
VAGND
リ フ ァ レンス
電圧
リ フ ァ レンス
電圧 HIGH
AGND
VREFLO リ フ ァ レ ン ス
電圧 LOW
V
リ フ ァ レンス
リ フ ァ レンス
REFHI
Power = High
電圧 HIGH
Opamp bias = Low
VAGND AGND
VREFLO リ フ ァ レ ン ス
電圧 LOW
V
リ フ ァ レンス
リ フ ァ レンス
REFHI
Power = Medium
電圧 HIGH
Opamp bias = High
VAGND AGND
VREFLO リ フ ァ レ ン ス
電圧 LOW
V
リ フ ァ レンス
リ フ ァ レンス
REFHI
Power = Medium
電圧 HIGH
Opamp bias = Low
VAGND AGND
0b111
VREFLO リ フ ァ レ ン ス
電圧 LOW
V
リ フ ァ レンス
リ フ ァ レンス
REFHI
Power = High
電圧 HIGH
Opamp bias = High
VAGND AGND
VREFLO リ フ ァ レ ン ス
電圧 LOW
V
リ フ ァ レンス
リ フ ァ レンス
REFHI
Power = High
電圧 HIGH
Opamp bias = Low
VAGND AGND
VREFLO リ フ ァ レ ン ス
電圧 LOW
V
リ フ ァ レンス
リ フ ァ レンス
REFHI
Power = Medium
電圧 HIGH
Opamp bias = High
VAGND AGND
VREFLO リ フ ァ レ ン ス
電圧 LOW
V
リ フ ァ レンス
リ フ ァ レンス
REFHI
Power = Medium
電圧 HIGH
Opamp bias = Low
VAGND AGND
VREFLO リ フ ァ レ ン ス
電圧 LOW
文書番号 : 001-62938 Rev. *B
説明
Min
Typ
Max
単
位
2 × バン ド ギ ャ ッ プ
2.506
2.597
2.674
V
バン ド ギ ャ ッ プ
VSS
1.263
1.302
1.336
V
VSS
VSS +
0.006
VSS +
0.014
V
2 × バン ド ギ ャ ッ プ
2.508
2.595
2.675
V
バン ド ギ ャ ッ プ
VSS
1.263
1.302
1.336
V
VSS
VSS +
0.003
VSS +
0.008
V
2 × バン ド ギ ャ ッ プ
2.508
2.595
2.676
V
バン ド ギ ャ ッ プ
VSS
1.263
1.302
1.336
V
VSS
VSS +
0.002
VSS +
0.005
V
2 × バン ド ギ ャ ッ プ
2.508
2.596
2.677
V
バン ド ギ ャ ッ プ
VSS
1.263
1.302
1.336
V
VSS
VSS +
0.001
VSS +
0.003
V
3.2 × バン ド ギ ャ ッ プ
4.056
4.155
4.222
V
1.6 × バン ド ギ ャ ッ プ
VSS
2.012
2.083
2.168
V
VSS
VSS + 0.01 VSS +
0.035
V
3.2 × バン ド ギ ャ ッ プ
4.061
4.153
4.223
V
1.6 × バン ド ギ ャ ッ プ
VSS
2.023
2.082
2.145
V
VSS
VSS +
0.006
VSS +
0.022
V
3.2 × バン ド ギ ャ ッ プ
4.063
4.154
4.224
V
1.6 × バン ド ギ ャ ッ プ
VSS
2.020
2.083
2.152
V
VSS
VSS +
0.006
VSS +
0.024
V
3.2 × バン ド ギ ャ ッ プ
4.061
4.154
4.225
V
1.6 × バン ド ギ ャ ッ プ
VSS
2.026
2.081
2.140
V
VSS
VSS +
0.004
VSS +
0.017
V
ページ 46/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
表 35. 3.3V 時のアナログ リ フ ァ レ ン スの DC 仕様
リ フ ァ レンス
ARF_CR
[5:3]
0b000
リ フ ァ レ ン ス電力
設定
記号
VREFHI
リ フ ァ レンス
Power = High
Opamp bias = High
VAGND
リ フ ァ レンス
電圧
リ フ ァ レンス
電圧 HIGH
AGND
VREFLO リ フ ァ レ ン ス
電圧 LOW
VREFHI リ フ ァ レ ン ス
リ フ ァ レンス
Power = High
電圧 HIGH
Opamp bias = Low
VAGND AGND
VREFLO リ フ ァ レ ン ス
電圧 LOW
VREFHI リ フ ァ レ ン ス
リ フ ァ レンス
Power = Medium
電圧 HIGH
Opamp bias = High
VAGND AGND
VREFLO リ フ ァ レ ン ス
電圧 LOW
V
リ フ ァ レンス
REFHI リ フ ァ レ ン ス
Power = Medium
電圧 HIGH
Opamp bias = Low
VAGND AGND
0b001
説明
Min
Typ
Max
VDD/2 + バン ド ギ ャ ッ プ VDD/2 + 1.223 VDD/2 + 1.283 VDD/2 + 1.343
VDD/2
単
位
V
VDD/2 – 0.013 VDD/2 – 0.003 VDD/2 + 0.005
V
VDD/2 – バン ド ギ ャ ッ プ VDD/2 – 1.322 VDD/2 – 1.297 VDD/2 – 1.270
V
VDD/2 + バン ド ギ ャ ッ プ VDD/2 + 1.228 VDD/2 + 1.288 VDD/2 + 1.345
V
VDD/2
V
VDD/2 – 0.008 VDD/2 – 0.002 VDD/2 + 0.005
VDD/2 – バン ド ギ ャ ッ プ VDD/2 – 1.322 VDD/2 – 1.298 VDD/2 – 1.271
V
VDD/2 + バン ド ギ ャ ッ プ VDD/2 + 1.232 VDD/2 + 1.290 VDD/2 + 1.346
V
VDD/2
VDD/2 – 0.008 VDD/2 – 0.001 VDD/2 + 0.006
V
VDD/2 – バン ド ギ ャ ッ プ VDD/2 – 1.322 VDD/2 – 1.299 VDD/2 – 1.272
V
VDD/2 + バン ド ギ ャ ッ プ VDD/2 + 1.233 VDD/2 + 1.291 VDD/2 + 1.347
V
VDD/2 + 0.006
V
VREFLO リ フ ァ レ ン ス
電圧 LOW
VREFHI リ フ ァ レ ン ス
リ フ ァ レンス
Power = High
電圧 HIGH
Opamp bias = High
VAGND AGND
VDD/2 – バン ド ギ ャ ッ プ VDD/2 – 1.322 VDD/2 – 1.299 VDD/2 – 1.272
V
P2[4] + P2[6] (P2[4] =
VDD/2、 P2[6] = 0.5V)
P2[4]
P2[4] + P2[6] – P2[4] + P2[6] – P2[4] + P2[6] +
0.045
0.017
0.016
V
P2[4]
–
VREFLO リ フ ァ レ ン ス
電圧 LOW
V
リ フ ァ レンス
REFHI リ フ ァ レ ン ス
Power = High
電圧 HIGH
Opamp bias = Low
VAGND AGND
P2[4] – P2[6] (P2[4] =
VDD/2、 P2[6] = 0.5V)
P2[4] + P2[6] (P2[4] =
VDD/2、 P2[6] = 0.5V)
P2[4]
P2[4] – P2[6] – P2[4] – P2[6] + P2[4] – P2[6] +
0.019
0.004
0.023
V
P2[4] + P2[6] – P2[4] + P2[6] – P2[4] + P2[6] +
0.036
0.012
0.013
V
VREFLO リ フ ァ レ ン ス
電圧 LOW
VREFHI リ フ ァ レ ン ス
リ フ ァ レンス
Power = Medium
電圧 HIGH
Opamp bias = High
VAGND AGND
P2[4] – P2[6] (P2[4] =
VDD/2、 P2[6] = 0.5V)
P2[4] + P2[6] (P2[4] =
VDD/2、 P2[6] = 0.5V)
P2[4]
P2[4] – P2[6] – P2[4] – P2[6] – P2[4] – P2[6] +
0.021
0.001
0.021
V
P2[4] + P2[6] – P2[4] + P2[6] – P2[4] + P2[6] +
0.034
0.011
0.013
V
VREFLO リ フ ァ レ ン ス
電圧 LOW
VREFHI リ フ ァ レ ン ス
リ フ ァ レンス
Power = Medium
電圧 HIGH
Opamp bias = Low
VAGND AGND
P2[4] – P2[6] (P2[4] =
VDD/2、 P2[6] = 0.5V)
P2[4] + P2[6] (P2[4] =
VDD/2、 P2[6] = 0.5V)
P2[4]
P2[4] – P2[6] – P2[4] – P2[6] – P2[4] – P2[6] +
0.023
0.002
0.016
V
P2[4] + P2[6] – P2[4] + P2[6] – P2[4] + P2[6] +
0.033
0.009
0.014
V
VREFLO リ フ ァ レ ン ス
電圧 LOW
P2[4] – P2[6] (P2[4] =
VDD/2、 P2[6] = 0.5V)
P2[4] – P2[6] – P2[4] – P2[6] – P2[4] – P2[6] +
0.024
0.003
0.020
文書番号 : 001-62938 Rev. *B
VDD/2
VDD/2 – 0.006 VDD/2
P2[4]
P2[4]
P2[4]
P2[4]
P2[4]
P2[4]
P2[4]
P2[4]
P2[4]
–
P2[4]
–
P2[4]
–
V
ページ 47/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
表 35. 3.3V 時のアナログ リ フ ァ レ ン スの DC 仕様 ( 続き )
リ フ ァ レンス
ARF_CR
[5:3]
0b010
リ フ ァ レ ン ス電力
設定
リ フ ァ レンス
電圧
記号
VREFHI
リ フ ァ レンス
Power = High
Opamp bias = High
VAGND
リ フ ァ レンス
電圧 HIGH
AGND
VREFLO リ フ ァ レ ン ス
電圧 LOW
VREFHI リ フ ァ レ ン ス
リ フ ァ レンス
Power = High
電圧 HIGH
Opamp bias = Low
VAGND AGND
VREFLO リ フ ァ レ ン ス
電圧 LOW
VREFHI リ フ ァ レ ン ス
リ フ ァ レンス
Power = Medium
電圧 HIGH
Opamp bias = High
VAGND AGND
VREFLO リ フ ァ レ ン ス
電圧 LOW
V
リ フ ァ レンス
REFHI リ フ ァ レ ン ス
Power = Medium
電圧 HIGH
Opamp bias = Low
VAGND AGND
0b011
説明
VDD
Min
VDD – 0.042
Typ
VDD – 0.008
Max
VDD
単
位
V
VDD/2
VDD/2 – 0.035 VDD/2 – 0.001 VDD/2 + 0.031
V
VSS
VSS
VSS + 0.003
VSS + 0.0165
V
V
VDD
VDD – 0.035
VDD – 0.005
VDD
V
VDD/2
VSS
VSS
VDD/2 – 0.031 VDD/2 – 0.001 VDD/2 + 0.028
VSS + 0.002
VSS + 0.012
V
VDD
VDD – 0.044
VDD
V
VDD/2
VDD/2 + 0.046
V
VSS
VDD/2 – 0.052 VDD/2
VSS
VSS + 0.002
VSS + 0.014
V
VDD
VDD – 0.036
VDD
V
VDD – 0.005
VDD – 0.004
V
VDD/2
VDD/2 – 0.032 VDD/2
VDD/2 + 0.029
V
VSS
VSS
VSS + 0.001
VSS + 0.012
V
–
–
–
–
–
–
–
–
–
–
–
リ フ ァ レンス
電圧 HIGH
AGND
P2[4] + バン ド ギ ャ ッ プ P2[4] + 1.226 P2[4] + 1.286
(P2[4] = VDD/2)
P2[4] + 1.343
V
P2[4]
P2[4]
–
VREFLO リ フ ァ レ ン ス
電圧 LOW
V
リ フ ァ レンス
REFHI リ フ ァ レ ン ス
Power = High
電圧 HIGH
Opamp bias = Low
VAGND AGND
P2[4] – バン ド ギ ャ ッ プ P2[4] – 1.323 P2[4] – 1.293
(P2[4] = VDD/2)
P2[4] –1.262
V
P2[4] + バン ド ギ ャ ッ プ P2[4] + 1.232 P2[4] + 1.29
(P2[4] = VDD/2)
P2[4] + 1.344
V
P2[4]
P2[4]
–
VREFLO リ フ ァ レ ン ス
電圧 LOW
VREFHI リ フ ァ レ ン ス
リ フ ァ レンス
Power = Medium
電圧 HIGH
Opamp bias = High
VAGND AGND
P2[4] – バン ド ギ ャ ッ プ P2[4] – 1.324 P2[4] – 1.296
(P2[4] = VDD/2)
P2[4] – 1.267
V
P2[4] + バン ド ギ ャ ッ プ P2[4] + 1.233 P2[4] + 1.291
(P2[4] = VDD/2)
P2[4] + 1.345
V
P2[4]
P2[4]
–
VREFLO リ フ ァ レ ン ス
電圧 LOW
VREFHI リ フ ァ レ ン ス
リ フ ァ レンス
Power = Medium
電圧 HIGH
Opamp bias = Low
VAGND AGND
P2[4] – バン ド ギ ャ ッ プ P2[4] – 1.324 P2[4] – 1.298
(P2[4] = VDD/2)
P2[4] – 1.269
V
P2[4] + バン ド ギ ャ ッ プ P2[4] + 1.234 P2[4] + 1.292
(P2[4] = VDD/2)
P2[4] +1.345
V
P2[4]
P2[4]
–
VREFLO リ フ ァ レ ン ス
電圧 LOW
P2[4] – バン ド ギ ャ ッ プ P2[4] – 1.324 P2[4] – 1.299
(P2[4] = VDD/2)
P2[4] – 1.270
V
VREFLO リ フ ァ レ ン ス
電圧 LOW
–
すべての電力設定。 –
3.3V に適用 し ない
0b100
すべての電力設定。 –
3.3V に適用 し ない
0b101
VREFHI
リ フ ァ レンス
Power = High
Opamp bias = High
VAGND
文書番号 : 001-62938 Rev. *B
P2[4]
P2[4]
P2[4]
P2[4]
P2[4]
P2[4]
P2[4]
P2[4]
ページ 48/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
表 35. 3.3V 時のアナログ リ フ ァ レ ン スの DC 仕様 ( 続き )
リ フ ァ レンス
ARF_CR
[5:3]
0b110
リ フ ァ レ ン ス電力
設定
記号
VREFHI
リ フ ァ レンス
Power = High
Opamp bias = High
VAGND
リ フ ァ レンス
電圧
リ フ ァ レンス
電圧 HIGH
AGND
VREFLO リ フ ァ レ ン ス
電圧 LOW
VREFHI リ フ ァ レ ン ス
リ フ ァ レンス
Power = High
電圧 HIGH
Opamp bias = Low
VAGND AGND
VREFLO リ フ ァ レ ン ス
LOW
VREFHI
リ フ ァ レンス
Power = Medium
Opamp bias = High
VAGND
リ フ ァ レンス
電圧 HIGH
AGND
VREFLO リ フ ァ レ ン ス
電圧 LOW
V
リ フ ァ レンス
REFHI リ フ ァ レ ン ス
Power = Medium
電圧 HIGH
Opamp bias = Low
VAGND AGND
0b111
VREFLO リ フ ァ レ ン ス
電圧 LOW
–
すべての電力設定。 –
説明
Min
Typ
Max
単
位
2 × バン ド ギ ャ ッ プ
2.504
2.595
2.672
V
バン ド ギ ャ ッ プ
VSS
1.262
1.301
1.336
V
VSS
VSS + 0.006
VSS + 0.013
V
2 × バン ド ギ ャ ッ プ
2.506
2.593
2.674
V
バン ド ギ ャ ッ プ
VSS
1.262
1.301
1.336
V
VSS
VSS + 0.003
VSS + 0.008
V
2 × バン ド ギ ャ ッ プ
2.506
2.594
2.675
V
バン ド ギ ャ ッ プ
VSS
1.262
1.301
1.335
V
VSS
VSS + 0.002
VSS + 0.007
V
2 × バン ド ギ ャ ッ プ
2.507
2.595
2.675
V
バン ド ギ ャ ッ プ
VSS
1.262
1.301
1.335
V
VSS
VSS + 0.001
VSS + 0.005
V
–
–
–
–
–
3.3V に適用 し ない
文書番号 : 001-62938 Rev. *B
ページ 49/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
アナログ PSoC ブ ロ ッ ク の DC 仕様
下表に、 次の電圧範囲 と 温度範囲それぞれで保証 さ れている最大値 と 最小値の仕様を示 し ます : 4.75V ～ 5.25V と –40°C  TA 
85°C、 または 3.0V ～ 3.6V と –40°C  TA  85°C。 標準パラ メ ー タ ーは、 25°C で 5V または 3.3V の時に適用 さ れ、 単な る設計の
参考用のデー タ です。
表 36. アナログ PSoC ブ ロ ッ ク の DC 仕様
記号
RCT
CSC
説明
抵抗ユニ ッ ト 値 ( 連続時間 )
コ ンデンサ ユニ ッ ト 値 ( ス イ ッ チ ト キ ャパシ タ )
Min
–
–
Typ
12.24
80
Max
–
–
単位
k
fF
注
アナログ マルチ プ レ クサ バスの DC 仕様
下表に、 次の電圧範囲 と 温度範囲それぞれで保証 さ れている最大値 と 最小値の仕様を示 し ます : 4.75V ～ 5.25V と –40°C  TA 
85°C、 または 3.0V ～ 3.6V と –40°C  TA  85°C。 標準パラ メ ー タ ーは、 25°C で 5V または 3.3V の時に適用 さ れ、 単な る設計の
参考用のデー タ です。
表 37. アナログ マルチ プ レ クサ バスの DC 仕様
記号
RSW
RVSS
説明
コ モ ン アナログ バスに接続する ス イ ッ チ抵抗
VSS に接続する初期化ス イ ッ チ抵抗
Min
–
–
Typ
–
–
Max
400
800
単位


注
VDD < 3.0V
SAR10 ADC の DC 仕様
下表に、 次の電圧範囲 と 温度範囲それぞれで保証 さ れている最大値 と 最小値の仕様を示 し ます : 4.75V ～ 5.25V と –40°C  TA 
85°C、 または 3.0V ～ 3.6V と –40°C  TA  85°C。 標準パラ メ ー タ ーは、 25°C で 5V または 3.3V の時に適用 さ れ、 単な る設計の
参考用のデー タ です。
表 38. SAR10 ADC の DC 仕様
記号
INLSAR10
DNLSAR10
ISAR10
IVREFSAR10
VVREFSAR10
VOSSAR10
SARIMP
説明
VREF  3V の時の積分非直線性
VREF < 3V の時の積分非直線性
VREF  3 V の時の微分非直線性
VREF > 3V の時の微分非直線性
ア ク テ ィ ブ消費電流
SAR10 ADC の VREF 入力 と し て コ ン
フ ィ ギ ュ レーシ ョ ン さ れた P2[5] への入
力電流
SAR10 ADC の外部電圧 リ フ ァ レ ン ス と
し て コ ン フ ィ ギ ュ レーシ ョ ン さ れた P2[5]
の入力 リ フ ァ レ ン ス電圧
オ フ セ ッ ト 電圧
SAR 入力イ ン ピーダ ン ス
文書番号 : 001-62938 Rev. *B
Min
–2.5
–5
–1.5
–4
0.08
–
Typ
–
–
–
–
0.5
–
Max
2.5
5
1.5
4
0.497
0.5
単位
LSB
LSB
LSB
LSB
mA
mA
2.7
–
VDD –
0.3V
V
5
–
7.7
1.64
10
–
mV
M
注
10
10
10
10
ビッ
ビッ
ビッ
ビッ
ト 分解能
ト 分解能
ト 分解能
ト 分解能
この コ ン フ ィ ギ ュ レーシ ョ ン では、 内
部電圧 リ フ ァ レ ン ス バ ッ フ ァ が無効
VREF が SAR10 ADC 内部でバ ッ フ ァ
リ ング さ れた場合、 P2[5] ( 外部 リ フ ァ
レ ン ス電圧 と し て コ ン フ ィ ギ ュ レー
シ ョ ン さ れた場合 ) での電圧レ ベルを、
VDD ピ ン でのチ ッ プ電源電圧レ ベルよ
り 少な く と も 300mV 低い電圧に常に維
持する必要がある。
(VVREFSAR10 < (VDD – 300mV))
周波数依存 = 1/Fs°C。
142.9kHz (Max) および Cin = 4.28pF
(Typ)
ページ 50/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
IDAC の DC 仕様
表 39. IDAC の DC 仕様
記号
IDAC_DNL
IDAC_INL
IDAC_Gain
IDACOffset
説明
5.0
単位
LSB
すべての 3 電流範囲に適用
5.0
LSB
すべての 3 電流範囲に適用
Min
Typ
Max
微分非直線性
–5.0
2.0
積分非直線性
–5.0
2.0
ビ ッ ト あた り のゲ イ ン – 範囲 1 (91µA)
283
357
447
nA
ビ ッ ト あた り のゲ イ ン – 範囲 2 (318µA)
985
1250
1532
nA
ビ ッ ト あた り のゲ イ ン – 範囲 3 (637µA)
1959
2500
3056
nA
コ ー ド 0 と LSB 理想間のオ フ セ ッ ト –
範囲 1 (91µA)
2.0%
20%
%
コ ー ド 0 と LSB 理想間のオ フ セ ッ ト –
範囲 2 (318µA)
1.0%
10%
%
コ ー ド 0 と LSB 理想間のオ フ セ ッ ト –
範囲 3 (637µA)
1.0%
10%
%
文書番号 : 001-62938 Rev. *B
注
フル スケールで測定
LSB の % と し て測定 ( コ ー ド 0 で
の電流 )/(LSB の理想的電流 )
ページ 51/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
POR および LVD の DC 仕様
下表に、 次の電圧範囲 と 温度範囲それぞれで保証 さ れている最大値 と 最小値の仕様を示 し ます : 4.75V ～ 5.25V と –40°C  TA 
85°C、 または 3.0V ～ 3.6V と –40°C  TA  85°C。 標準パラ メ ー タ ーは、 25°C で 5V または 3.3V の時に適用 さ れ、 単な る設計の
参考用のデー タ です。
注 次の表に記載 さ れている PORLEV および VM ビ ッ ト は、 VLT_CR レ ジ ス タ のビ ッ ト を表 し ます。 VLT_CR レ ジ ス タ の詳細につ
いては、 CY8C28xxx PSoC デバイ スの PSoC テ ク ニ カル リ フ ァ レ ン ス マニ ュ アルを参照 し て く だ さ い。
表 40. POR および LVD の DC 仕様
記号
VPPOR0R
VPPOR1R
VPPOR2R
内容
PPOR ト リ ッ プ ( 正のラ ン プ ) 用の VDD 値
PORLEV[1:0] = 01b
PORLEV[1:0] = 01b
PORLEV[1:0] = 10b
Min
Typ
Max
単位
–
–
–
2.91
4.39
4.55
2.985
4.49
4.65
V
V
V
VPPOR0
VPPOR1
VPPOR2
PPOR ト リ ッ プ ( 負のラ ン プ ) 用の VDD 値
PORLEV[1:0] = 01b
PORLEV[1:0] = 01b
PORLEV[1:0] = 10b
–
–
–
2.82
4.39
4.55
2.90
4.49
4.64
V
V
V
VPH0
VPH1
VPH2
PPOR ヒ ス テ リ シ ス
PORLEV[1:0] = 01b
PORLEV[1:0] = 01b
PORLEV[1:0] = 10b
–
–
–
92
0
0
–
–
–
mV
mV
mV
VLVD0
VLVD1
VLVD2
VLVD3
VLVD4
VLVD5
VLVD6
VLVD7
LVD ト リ ッ プ用の VDD 値
VM[2:0] = 000b
VM[2:0] = 001b
VM[2:0] = 010b
VM[2:0] = 011b
VM[2:0] = 100b
VM[2:0] = 101b
VM[2:0] = 110b
VM[2:0] = 111b
2.83
2.93
3.04
3.90
4.38
4.54
4.62
4.71
2.91
3.01
3.12
3.99
4.47
4.63
4.71
4.80
3.00[16]
3.10
3.21
4.09
4.58
4.74[17]
4.83
4.92
V
V
V
V
V
V
V
V
VPUMP0
VPUMP1
VPUMP2
VPUMP3
VPUMP4
VPUMP5
VPUMP6
VPUMP7
ポン プ ト リ ッ プ用の VDD 値
VM[2:0] = 000b
VM[2:0] = 001b
VM[2:0] = 010b
VM[2:0] = 011b
VM[2:0] = 100b
VM[2:0] = 101b
VM[2:0] = 110b
VM[2:0] = 111b
2.93
3.00
3.16
4.09
4.53
4.61
4.70
4.88
3.01
3.08
3.24
4.17
4.62
4.71
4.80
4.98
3.10
3.17
3.33
4.28
4.74
4.82
4.91
5.10
V
V
V
V
V
V
V
V
注
起動中、 XRES ピ ンから の リ セ ッ
ト 中、 またはウ ォ ッ チ ド ッ グから
の リ セ ッ ト 中に VDD は 2.5V 以上
起動中、 XRES ピ ンから の リ セ ッ
ト 中、 またはウ ォ ッ チ ド ッ グから
の リ セ ッ ト 中に VDD は 2.5V 以上
注
16. 電源電圧の低下を検出する ために必ず PPOR (PORLEV = 00) を 50mV 超えた値以上です。
17. 電源電圧の低下を検出する ために必ず PPOR (PORLEV = 10) を 50mV 超えた値以上です。
文書番号 : 001-62938 Rev. *B
ページ 52/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
プ ログ ラ ミ ングの DC 仕様
下表に、 次の電圧範囲 と 温度範囲それぞれで保証 さ れている最大値 と 最小値の仕様を示 し ます : 4.75V ～ 5.25V と –40°C  TA 
85°C、 または 3.0V ～ 3.6V と –40°C  TA  85°C。 標準パラ メ ー タ ーは、 25°C で 5V または 3.3V の時に適用 さ れ、 単な る設計の
参考用のデー タ です。
表 41. プ ログ ラ ミ ングの DC 仕様
記号
VDDP
説明
プ ログ ラ ミ ングおよび消去時の VDD
Min
4.5
Typ
5
Max
5.5
単位
V
注
こ の仕様は外部プ ログ ラ マ
ツールの機能要件に適用
VDDLV
検証時の低 VDD
3
3.1
3.2
V
こ の仕様は外部プ ログ ラ マ
ツールの機能要件に適用
VDDHV
検証時の高 VDD
5.1
5.2
5.3
V
こ の仕様は外部プ ログ ラ マ
ツールの機能要件に適用
3
–
5.25
V
こ の仕様は内部フ ラ ッ シ ュ メ
モ リ 書き込みを実行中のデバ
イ スに適用
5
–
–
–
25
0.8
–
0.21
mA
V
V
mA
内部プルダウン抵抗を駆動中
–
1.5
mA
内部プルダウン抵抗を駆動中
–
–
–
0.75
VDD
–
V
V
–
1,800,000
–
–
–
10
–
–
年
VDDIWRITE フ ラ ッ シ ュ メ モ リ 書き込み動作の電源電圧
IDDP
VILP
VIHP
IILP
–
プ ログ ラ ミ ングまたは検証時の供給電流
–
プ ログ ラ ミ ングまたは検証時の入力 LOW 電圧
2.2
プ ログ ラ ミ ングまたは検証時の入力 HIGH 電圧
–
プ ログ ラ ミ ングまたは検証時に Vilp を P1[0] ま
たは P1[1] に印加する時の入力電流
IIHP
–
プ ログ ラ ミ ングまたは検証時に Vihp を P1[0] ま
たは P1[1] に印加する時の入力電流
VOLV
–
プ ログ ラ ミ ングまたは検証時の出力 LOW 電圧
VOHV
V
プ ログ ラ ミ ングまたは検証時の出力 HIGH 電圧
DD – 1.0
FlashENPB フ ラ ッ シ ュ ア ク セス可能回数 ( ブ ロ ッ ク あた り ) 50,000[18]
FlashENT
フ ラ ッ シ ュ ア ク セス可能回数 ( 合計 )[19]
FlashDR
フ ラ ッ シ ュ デー タ 保持期間
ブ ロ ッ ク あた り の消去／書き
込み回数
消去／書き込み回数。 こ れを
満たすためにはプ ログ ラ ン ミ
ング と 読み出 し を同 じ 電圧で
実施する こ と が必要
注
18. ブ ロ ッ ク あた り の 50,000 サイ ク ル フ ラ ッ シ ュ ア ク セ ス可能回数は、 フ ラ ッ シ ュ が 1 つの電圧範囲内で動作 し ている場合にのみ保証 さ れます。 電圧範囲は、 3.0V
～ 3.6V お よび 4.75V ～ 5.25V です。
19. 最大 36 x 50,000 のブ ロ ッ ク ア ク セ ス可能回数 ( サイ ク ル ) が可能です。 それぞれ最大 50,000 サイ ク ルの 36x1 ブ ロ ッ ク 、 それぞれ最大 25,000 サイ ク ルの 36x2
ブ ロ ッ ク 、 ま たはそれぞれ最大 12,500 サイ ク ルの 36x4 ブ ロ ッ ク に対する操作を比較検討する こ と がで き ます ( 合計サイ ク ル数は 36x50,000 に制限 さ れ、 どの
ブ ロ ッ ク も 50,000 サイ ク ルを超え る こ と はあ り ません )。
産業用途向けの温度範囲全体においては、 ユーザーは温度セ ンサー ユーザー モ ジ ュ ール (FlashTemp) を使用 し 、 書き込みの前に結果を温度引数に入力する必要
があ り ます。 詳細については、 http://www.cypress.com のア プ リ ケーシ ョ ン ノ ー ト の下にあ る フ ラ ッ シ ュ API のア プ リ ケーシ ョ ン ノ ー ト AN2015 を参照 し て く
だ さ い。
文書番号 : 001-62938 Rev. *B
ページ 53/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
I2C の DC 仕様
表 42 に、 次の電圧範囲 と 温度範囲それぞれで保証 さ れている最大値 と 最小値の仕様を示 し ます : 4.75V ～ 5.25V と –40°C  TA 
85°C、 または 3.0V ～ 3.6V と –40°C  TA  85°C。 標準パラ メ ー タ ーは、 25°C で 5V または 3.3V の時に適用 さ れ、 単な る設計の
参考用のデー タ です。
表 42. I2C の DC 仕様 [20]
記号
VILI2C
入力 LOW レ ベル
説明
VIHI2C
VOLI2C
入力 HIGH レ ベル
出力 LOW レ ベル
Min
–
–
0.7 × VDD
–
–
Typ
Max
–
0.3 × VDD
–
0.25 × VDD
–
–
–
0.4
–
0.6
単位
V
V
V
V
V
注
3.0V  VDD 3.6V
4.75V  VDD  5.25V
3.0V  VDD  5.25V
シ ン ク 電流が 3mA の時
シ ン ク 電流が 6mA の時
注
20. すべての GPIO は、 GPIO の DC 仕様の節に記載 さ れている GPIO VIL と VIH の DC 仕様を満た し ます。 I2C GPIO ピ ン も こ の仕様を満た し ています。
文書番号 : 001-62938 Rev. *B
ページ 54/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
AC 電気的特性
チ ッ プ レ ベルの AC 仕様
下表に、 次の電圧範囲 と 温度範囲それぞれで保証 さ れている最大値 と 最小値の仕様を示 し ます : 4.75V ～ 5.25V と –40°C  TA 
85°C、 または 3.0V ～ 3.6V と –40°C  TA  85°C。 標準パラ メ ー タ ーは、 25°C で 5V または 3.3V の時に適用 さ れ、 単な る設計の
参考用のデー タ です。
表 43. チ ッ プ レ ベルの AC 仕様
記号
FIMO
説明
内部主振動子周波数
Min
23.4
Typ
24
Max
24.6[21]
単位
MHz
FIMO6
6MHz での内部主振動子周波数
5.5
6
6.5[21]
MHz
FCPU1
CPU 周波数 ( 公称電圧 5V)
0.091
24
24.6[21]
MHz
FCPU2
CPU 周波数 ( 公称電圧 3.3V)
0.091
12
12.3[22]
MHz
FBLK5
FBLK33
F32K1
デジ タ ル PSoC ブ ロ ッ ク周波数
デジ タ ル PSoC ブ ロ ッ ク周波数
内部低速振動子周波数
0
0
15
–
24
32
49.2[21、 23]
24.6[23]
64
MHz
MHz
kHz
F32K2
外部水晶振動子
–
32.768
–
kHz
F32K_U
内部低速振動子周波数 ( 未 ト リ ム )
5
–
100
kHz
–
0.5
0.5
23.986
–
–
–
10
50
MHz
ms
ms
–
1700
2620
ms
–
2800
3800
ms
FPLL
PLL 周波数
tPLLSLEW
PLL ロ ッ ク 時間
tPLLSLEWSLO 低ゲ イ ン設定用の PLL ロ ッ ク時間
注
ト リ ム済み。 工場出荷時の ト リ ム値を
使用。 SLIMO モー ド = 0
工場出荷時の ト リ ム値を使用 し て 5V
または 3.3V 動作向けに ト リ ム済み。
SLIMO モー ド = 1
ト リ ム済み。 工場出荷時の ト リ ム値を
使用。 SLIMO モー ド = 0.
ト リ ム済み。 工場出荷時の ト リ ム値を
使用。 SLIMO モー ド = 0
4.75V < VDD < 5.25V
3.0V < VDD < 3.6V
ト リ ム済み。 工場出荷時の ト リ ム値を
使用。
精度は コ ンデンサ と 水晶に依存。
デ ュ ーテ ィ 比 50%
リ セ ッ ト 後、 m8c が起動する ま で、
ILO は ト リ ム さ れない。 こ の タ イ ミ ン
グ計測の詳細については、 PSoC テ ク
ニ カル リ フ ァ レ ン ス マニ ュ アルのシ
ス テム リ セ ッ ト の節を参照 し て く だ
さ い。
水晶周波数の倍数 (x732)
W
TOS
TOSACC
外部水晶振動子の起動時か ら 1% 許
容誤差に達する ま での時間
外部水晶振動子の起動時か ら 100ppm
許容誤差に達する ま での時間
水晶振動子周波数は Tosacc 期間の終
了ま でに最終値の 100ppm の許容誤
差範囲内にな る。 正常な動作は、 適切
な負荷状態、 駆動レ ベルの 32.768kHz
水晶を前提 と し てい る。 3.0V  VDD 
5.5V、 –40°C  TA  85°C
注
21. 4.75V < VDD < 5.25V。
22. 3.0V < VDD < 3.6V。 3.3V での動作用の ト リ ミ ン グについては、 ア プ リ ケーシ ョ ン ノ ー ト 「Adjusting PSoC® Trims for 3.3 V and 2.7 V Operation – AN2012」 を参
照 し て く だ さ い。
23. ユーザー モ ジ ュ ールの最大周波数については、 個々のユーザー モ ジ ュ ールのデー タ シー ト を参照 し て く だ さ い。
文書番号 : 001-62938 Rev. *B
ページ 55/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
表 43. チ ッ プ レ ベルの AC 仕様 ( 続き )
記号
tXRST
DC24M
DCILO
Fout48M
説明
外部 リ セ ッ ト パルス幅
24MHz デ ュ ーテ ィ 比
内部低速振動子デ ュ ーテ ィ 比
48MHz の出力周波数
FMAX
行入力または行出力信号の最大周波
数
SRPOWERUP 電源 ラ ン プ時間
tPOWERUP
コ ー ド 実行ま での POR リ リ ース時間
tjit_IMO [26]
24MHz IMO サイ ク ル ツー サイ ク ル
ジ ッ タ (RMS)
24MHz IMO 長期 N サイ ク ル ツー サイ
ク ル ジ ッ タ (RMS)
24MHz IMO 周期ジ ッ タ (RMS)
tjit_PLL [26]
24MHz IMO サイ ク ル ツー サイ ク ル
ジ ッ タ (RMS)
24MHz IMO 長期 N サイ ク ル ツー サイ
ク ル ジ ッ タ (RMS)
24MHz IMO 周期ジ ッ タ (RMS)
Min
10
40
20
46.8
Typ
–
50
50
48.0
49.2[24、 25]
単位
μs
%
%
MHz
–
–
12.3
MHz
0
–
–
–
16
200
–
100
1300
μs
ms
ps
–
300
1300
ps
–
–
200
200
800
1100
ps
ps
–
400
2800
ps
–
200
1400
ps
Max
–
60
80
注
ト リ ム済み。 工場出荷時の ト リ ム値を
使用。
N = 32
N = 32
注
24. 4.75V < VDD < 5.25V。
25. 3.0V < VDD < 3.6V。 3.3V での動作用の ト リ ミ ン グについては、 ア プ リ ケーシ ョ ン ノ ー ト 「Adjusting PSoC® Trims for 3.3 V and 2.7 V Operation – AN2012」 を参
照 し て く だ さ い。
26. 詳細については、 サイ プ レ スのジ ッ タ 仕様 ア プ リ ケーシ ョ ン ノ ー ト 「 Understanding Datasheet Jitter Specifications for Cypress Timing Products – AN5054」 を
参照 し て く だ さ い。
文書番号 : 001-62938 Rev. *B
ページ 56/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
図 10. PLL ロ ッ ク タ イ ミ ング図
PLL
Enable
TPLLSLEW
24 MHz
FPLL
PLL
Gain
0
図 11. 低ゲ イ ン設定時の PLL ロ ッ ク の タ イ ミ ング図
PLL
Enable
TPLLSLEWLOW
24 MHz
FPLL
PLL
Gain
1
図 12. 外部水晶振動子の起動 タ イ ミ ング図
32K
Select
32 kHz
TOS
F32K2
文書番号 : 001-62938 Rev. *B
ページ 57/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
GPIO の AC 仕様
下表に、 次の電圧範囲 と 温度範囲それぞれで保証 さ れている最大値 と 最小値の仕様を示 し ます : 4.75V ～ 5.25V と –40°C  TA 
85°C、 または 3.0V ～ 3.6V と –40°C  TA  85°C。 標準パラ メ ー タ ーは、 25°C で 5V または 3.3V の時に適用 さ れ、 単な る設計の
参考用のデー タ です。
表 44. GPIO の AC 仕様
記号
FGPIO
tRiseF
説明
GPIO 動作周波数
立ち上が り 時間、 通常ス ト ロ ング モー ド 、
Cload = 50pF
Min
0
3
Typ
–
–
Max
12.3
18
単位
MHz
ns
注
通常のス ト ロ ング モー ド
VDD = 4.5 ～ 5.25V、 10% ～ 90%
tFallF
立ち下が り 時間、 通常ス ト ロ ング モー ド 、
Cload = 50pF
2
–
18
ns
VDD = 4.5 ～ 5.25V、 10% ～ 90%
tRiseS
立ち上が り 時間、 低速ス ト ロ ング モー ド 、
Cload = 50pF
10
27
–
ns
VDD = 3 ～ 5.25V、 10% ～ 90%
tFallS
立ち下が り 時間、 低速ス ト ロ ング モー ド 、
Cload = 50pF
10
22
–
ns
VDD = 3 ～ 5.25V、 10% ～ 90%
図 13. GPIO の タ イ ミ ング図
90%
GPIO
Pin
Output
Voltage
10%
TRiseF
TRiseS
文書番号 : 001-62938 Rev. *B
TFallF
TFallS
ページ 58/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
オペア ン プの AC 仕様
下表に、 次の電圧範囲 と 温度範囲それぞれで保証 さ れている最大値 と 最小値の仕様を示 し ます : 4.75V ～ 5.25V と –40°C  TA 
85°C、 または 3.0V ～ 3.6V と –40°C  TA  85°C。 標準パラ メ ー タ ーは、 25°C で 5V または 3.3V の時に適用 さ れ、 単な る設計の
参考用のデー タ です。 これ ら仕様を適用するオペア ン プは、 アナログ連続時間 PSoC ブ ロ ッ ク と アナログ ス イ ッ チ ト キ ャ パシ タ
PSoC ブ ロ ッ ク両方の コ ンポーネ ン ト です。 整定時間、 スルー レー ト 、 お よびゲ イ ン帯域幅はアナログ連続時間 PSoC ブ ロ ッ ク に
基づいています。
Power = High、 Opamp bias = High は 3.3V ではサポー ト さ れていません。
表 45. 5V 時のオペア ン プの AC 仕様
記号
tROA
tSOA
SRROA
SRFOA
BWOA
ENOA
説明
V 80%から V 0.1%ま での立ち上が り 整定時間
( ア ク テ ィ ブ プ ローブ負荷、 ユニ テ ィ ゲ イ ン )
Power = Low、 Opamp bias = Low
Power = Medium、 Opamp bias = High
Power = High、 Opamp bias = High
V 20%から V 0.1%ま での立ち下が り 整定時間
( ア ク テ ィ ブ プ ローブ負荷、 ユニ テ ィ ゲ イ ン )
Power = Low、 Opamp bias = Low
Power = Medium、 Opamp bias = High
Power = High、 Opamp bias = High
立ち上が り スルー レー ト (20% ～ 80%) ( ア ク
テ ィ ブ プ ローブ負荷、 ユニ テ ィ ゲ イ ン )
Power = Low、 Opamp bias = Low
Power = Medium、 Opamp bias = High
Power = High、 Opamp bias = High
立ち下が り スルー レー ト (20% ～ 80%) ( ア ク
テ ィ ブ プ ローブ負荷、 ユニ テ ィ ゲ イ ン )
Power = Low、 Opamp bias = Low
Power = Medium、 Opamp bias = High
Power = High、 Opamp bias = High
ゲ イ ン と 帯域幅の積
Power = Low、 Opamp bias = Low
Power = Medium、 Opamp bias = High
Power = High、 Opamp bias = High
1kHz での ノ イ ズ
Power = Medium、 Opamp bias = High
文書番号 : 001-62938 Rev. *B
Min
Typ
Max
単位
–
–
–
–
–
–
3.9
0.72
0.62
μs
μs
μs
–
–
–
–
–
–
5.9
0.92
0.72
μs
μs
μs
0.15
1.7
6.5
–
–
–
–
–
–
V/μs
V/μs
V/μs
0.01
0.5
4.0
–
–
–
–
–
–
V/μs
V/μs
V/μs
0.75
3.1
5.4
–
–
–
–
100
–
–
–
–
MHz
MHz
MHz
nV/rt-Hz
注
ページ 59/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
表 46. 3.3V 時のオペア ン プの AC 仕様
記号
tROA
tSOA
SRROA
SRFOA
BWOA
ENOA
説明
V 80%から V 0.1% ま での立ち上が り 整定時間
( ア ク テ ィ ブ プ ローブ負荷、 ユニ テ ィ ゲ イ ン )
Power = Low、 Opamp bias = Low
Power = Low、 Opamp bias = High
V 20%から V 0.1% ま での立ち下が り 整定時間
( ア ク テ ィ ブ プ ローブ負荷、 ユニ テ ィ ゲ イ ン )
Power = Low、 Opamp bias = Low
Power = Medium、 Opamp bias = High
立ち上が り スルー レー ト (20% ～ 80%) ( ア ク
テ ィ ブ プ ローブ負荷、 ユニ テ ィ ゲ イ ン )
Power = Low、 Opamp bias = Low
Power = Medium、 Opamp bias = High
立ち下が り スルー レー ト (20% ～ 80%) ( ア ク
テ ィ ブ プ ローブ負荷、 ユニ テ ィ ゲ イ ン )
Power = Low、 Opamp bias = Low
Power = Medium、 Opamp bias = High
ゲ イ ン と 帯域幅の積
Power = Low、 Opamp bias = Low
Power = Medium、 Opamp bias = High
1kHz での ノ イ ズ
Power = Medium、 Opamp bias = High
文書番号 : 001-62938 Rev. *B
Min
Typ
Max
単位
–
–
–
–
3.92
0.72
μs
μs
–
–
–
–
5.41
0.72
μs
μs
0.31
2.7
–
–
–
–
V/μs
V/μs
0.24
1.8
–
–
–
–
V/μs
V/μs
0.67
2.8
–
–
–
–
MHz
MHz
–
100
–
nV/rt-Hz
注
ページ 60/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
P2[4] に接続 し た コ ンデンサでバイパス さ れる と 、 各ブ ロ ッ ク に分配 さ れる アナログ グ ラ ン ド 信号の ノ イ ズは最大 5 係数で (14dB)
減少 さ れます。 これは、 オ ン チ ッ プ 8.1kΩ 抵抗 と 外部コ ンデンサによ り 定義 さ れた コ ーナー周波数以上の周波数で行われます。
図 14. P2[4] でのバイパス コ ンデンサを使用 し た場合の標準 AGND ノ イ ズ
VnAGND Emerald = 2*Vbg
-90
-100
-110
E0.0
E0.01
E0.1
-120
E1.0
E10.0
-130
-140
-150
0.001
0.01
0.1
1
10
100
低い周波数では、 オペア ン プ ノ イ ズは 1/f に比例 し 、 電源に依存 し な く 、 デバイ スの形状で決ま り ます。 高い周波数では、 電圧レ
ベルが高いほど、 ノ イ ズの拡散レ ベルが低 く な り ます。
図 15. 標準オペア ン プ ノ イ ズ
nV/rtHz
10000
PH_BH
PH_BL
PM_BL
PL_BL
1000
100
10
0.001
文書番号 : 001-62938 Rev. *B
0.01
0.1
Freq (kHz)
1
10
100
ページ 61/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
Type-E のオペア ン プの AC 仕様
表 47 に、 次の電圧範囲 と 温度範囲それぞれで保証 さ れている最大値 と 最小値の仕様を示 し ます : 4.75V ～ 5.25V と –40°C  TA 
85°C、 または 3.0V ～ 3.6V と –40°C  TA  85°C、 または 2.4V ～ 3.0V と –40°C  TA  85°C。 標準パラ メ ー タ ーは、 25°C で 5V、
3.3V または 2.7V の時に適用 さ れ、 単な る設計の参考用のデー タ です。 これら仕様を適用するオペア ン プは、 制約付き Type-E ア
ナログ PSoC ブ ロ ッ ク の コ ンポーネ ン ト です。
表 47. Type-E オペア ン プの AC 仕様
記号
tCOMP
説明
コ ンパレー タ モー ド 応答時間
Min
–
Typ
75
Max
100
単位
ns
注
50mV オーバー ド ラ イ ブ
低消費電力 コ ンパレー タ の AC 仕様
下表に、 次の電圧範囲 と 温度範囲それぞれで保証 さ れている最大値 と 最小値の仕様を示 し ます : 4.75V ～ 5.25V と –40°C  TA 
85°C、 3.0V ～ 3.6V と –40°C  TA  85°C、 または 2.4V ～ 3.0V と –40°C  TA  85°C。 標準パラ メ ー タ ーは、 25°C で 5V の時に
適用 さ れ、 単な る設計の参考用のデー タ です。
表 48. 低消費電力 コ ンパレー タ の AC 仕様
記号
tRLPC
説明
LPC 応答時間
文書番号 : 001-62938 Rev. *B
Min
–
Typ
–
Max
50
単位
μs
注
 50mV オーバー ド ラ イ ブ
ページ 62/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
デジ タ ル ブ ロ ッ クの AC 仕様
下表に、 次の電圧範囲 と 温度範囲それぞれで保証 さ れている最大値 と 最小値の仕様を示 し ます : 4.75V ～ 5.25V と –40°C  TA 
85°C、 または 3.0V ～ 3.6V と –40°C  TA  85°C。 標準パラ メ ー タ ーは、 25°C で 5V または 3.3V の時に適用 さ れ、 単な る設計の
参考用のデー タ です。
表 49. デジ タ ル ブ ロ ッ クの AC 仕様
機能
すべての機能
タ イ マー
カウン タ ー
デ ッ ド バン ド
CRCPRS
(PRS モー ド )
CRCPRS
(CRC モー ド )
SPIM
SPIS
ト ラ ンス ミ ッ ター
レ シーバー
説明
Min
Typ
Max
単位
–
–
–
–
49
25
MHz
MHz
–
–
–
50[27]
–
–
–
–
49
25
25
–
MHz
MHz
MHz
ns
–
–
–
50[27]
–
–
–
–
49
25
25
–
MHz
MHz
MHz
ns
20
50[27]
50[27]
–
–
–
–
–
–
ns
ns
ns
–
–
–
–
49
25
MHz
MHz
–
–
–
–
–
–
49
25
25
MHz
MHz
MHz
–
–
8.2
MHz
–
50[13]
–
–
4.1
–
MHz
ns
ト
ト
–
–
–
–
–
–
49
25
25
MHz
MHz
MHz
ト
ト
–
–
–
–
–
–
49
25
25
MHz
MHz
MHz
ブ ロ ッ ク 入力 ク ロ ッ ク 周波数
VDD  4.75 V
VDD < 4.75 V
入力ク ロ ッ ク 周波数
キ ャ プ チ ャ な し 、 VDD  4.75V
キ ャ プ チ ャ な し 、 VDD < 4.75V
キャ プチ ャあ り
キ ャ プ チ ャ パルス幅
入力ク ロ ッ ク 周波数
イ ネーブル入力な し 、 VDD  4.75V
イ ネーブル入力な し 、 VDD < 4.75V
イ ネーブル入力あ り
イ ネーブル入力パルス幅
キル パルス幅
非同期再起動モー ド
同期 リ ス タ ー ト モー ド
デ ィ ス エーブル モー ド
入力ク ロ ッ ク 周波数
VDD  4.75 V
VDD < 4.75 V
入力ク ロ ッ ク 周波数
VDD  4.75 V
VDD < 4.75 V
入力ク ロ ッ ク 周波数
入力ク ロ ッ ク 周波数
入力ク ロ ッ ク (SCLK) 周波数
送信間の SS_Negated の幅
入力ク ロ ッ ク 周波数
VDD  4.75V、 2 ス ト ッ プ ビ ッ
VDD  4.75V、 1 ス ト ッ プ ビ ッ
VDD < 4.75V
入力 ク ロ ッ ク 周波数
VDD  4.75V、 2 ス ト ッ プ ビ ッ
VDD  4.75V、 1 ス ト ッ プ ビ ッ
VDD < 4.75V
注
SPI シ リ アル ク ロ ッ ク (SCLK) 周波
数は入力 ク ロ ッ ク 周波数を 2 で
割 っ た値
SPIS モー ド では、 入力 ク ロ ッ ク が
SPI SCLK
ボーレー ト は、 入力ク ロ ッ ク 周波
数を 8 で割っ た値
ボーレ ー ト は、 入力 ク ロ ッ ク 周波
数を 8 で割っ た値
注
27. 50ns の最小入力パルス幅は、 24MHz (42ns 公称期間 ) で動作 し ている入力シ ン ク ロ ナ イザに基づいています。
文書番号 : 001-62938 Rev. *B
ページ 63/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
アナログ出力バ ッ フ ァ の AC 仕様
下表に、 次の電圧範囲 と 温度範囲それぞれで保証 さ れている最大値 と 最小値の仕様を示 し ます : 4.75V ～ 5.25V と –40°C  TA 
85°C、 または 3.0V ～ 3.6V と –40°C  TA  85°C。 標準パラ メ ー タ ーは、 25°C で 5V または 3.3V の時に適用 さ れ、 単な る設計の
参考用のデー タ です。
表 50. 5V 時のアナログ出力バ ッ フ ァ の AC 仕様
記号
tROB
Min
Typ
Max
単位
–
–
–
–
2.5
2.9
μs
μs
–
–
–
–
2.3
2.3
μs
μs
立ち上が り スルー レー ト (20% ～ 80%)、 1V ス テ ッ プ、
100pF 負荷
Power = Low
Power = High
0.65
0.65
–
–
–
–
V/μs
V/μs
立ち下が り スルー レー ト (80% ～ 20%)、 1V ス テ ッ プ、
100pF 負荷
Power = Low
Power = High
0.65
0.65
–
–
–
–
V/μs
V/μs
BWOB
小信号帯域幅、 20mVpp、 3dB BW、 100pF 負荷
Power = Low
Power = High
0.8
0.8
–
–
–
–
MHz
MHz
BWOB
大信号帯域幅、 1Vpp、 3dB BW、 100pF 負荷
Power = Low
Power = High
300
300
–
–
–
–
kHz
kHz
Min
Typ
Max
単位
–
–
–
–
3.8
3.8
μs
μs
–
–
–
–
3.2
2.9
μs
μs
立ち上が り スルー レー ト (20% ～ 80%)、 1V ス テ ッ プ、
100pF 負荷
Power = Low
Power = High
0.5
0.5
–
–
–
–
V/μs
V/μs
立ち下が り スルー レー ト (80% ～ 20%)、 1V ス テ ッ プ、
100pF 負荷
Power = Low
Power = High
0.5
0.5
–
–
–
–
V/μs
V/μs
BWOB
小信号帯域幅、 20mVpp、 3dB BW、 100pF 負荷
Power = Low
Power = High
0.64
0.64
–
–
–
–
MHz
MHz
BWOB
大信号帯域幅、 1Vpp、 3dB BW、 100pF 負荷
Power = Low
Power = High
200
200
–
–
–
–
kHz
kHz
tSOB
SRROB
SRFOB
説明
0.1% に達する ま での立ち上が り 整定時間、 1V ス テ ッ
プ、 100pF 負荷
Power = Low
Power = High
0.1% に達する ま での立ち下が り 整定時間、 1V ス テ ッ
プ、 100pF 負荷
Power = Low
Power = High
注
表 51. 3.3V 時のアナログ出力バ ッ フ ァ の AC 仕様
記号
tROB
tSOB
SRROB
SRFOB
説明
0.1% に達する ま での立ち上が り 整定時間、 1V ス テ ッ
プ、 100pF 負荷
Power = Low
Power = High
0.1% に達する ま での立ち下が り 整定時間、 1V ス テ ッ
プ、 100pF 負荷
Power = Low
Power = High
文書番号 : 001-62938 Rev. *B
注
ページ 64/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
SAR10 ADC の AC 仕様
下表に、 次の電圧範囲 と 温度範囲それぞれで保証 さ れている最大値 と 最小値の仕様を示 し ます : 4.75V ～ 5.25V と –40°C  TA 
85°C、 または 3.0V ～ 3.6V と –40°C  TA  85°C。 標準パラ メ ー タ ーは、 25°C で 5V または 3.3V の時に適用 さ れ、 単な る設計の
参考用のデー タ です。
表 52. SAR10 ADC の AC 仕様
記号
FINSAR10
FSSAR10
説明
SAR10 ADC の入力 ク ロ ッ ク周波数
SAR10 ADC のサン プ リ ング速度
SAR10 ADC の分解能 = 10 ビ ッ ト
Min
–
–
Typ
–
–
Max
2.0
142.9
単位
MHz
ksps
注
10 ビ ッ ト 分解能の場合、 サン プ
リ ング速度は ADC の入力ク ロ ッ
ク を 14 で分周 し た値 と な る
外部ク ロ ッ クの AC 仕様
下表に、 次の電圧範囲 と 温度範囲それぞれで保証 さ れている最大値 と 最小値の仕様を示 し ます : 4.75V ～ 5.25V と –40°C  TA 
85°C、 または 3.0V ～ 3.6V と –40°C  TA  85°C。 標準パラ メ ー タ ーは、 25°C で 5V または 3.3V の時に適用 さ れ、 単な る設計の
参考用のデー タ です。
表 53. 5V 時の外部 ク ロ ッ クの AC 仕様
記号
FOSCEXT
周波数
0.093
–
24.6
単位
MHz
–
HIGH 期間
20.6
–
5300
ns
–
LOW 期間
20.6
–
–
ns
IMO 電源投入か ら ス イ ッ チま での時間
150
–
–
μs
–
説明
Min
Typ
Max
注
表 54. 3.3V 時の外部 ク ロ ッ クの AC 仕様
記号
FOSCEXT
Min
Typ
Max
1 で分周 し た CPU ク ロ ッ ク での周波数 [28]
説明
0.093
–
12.3
単位
MHz
FOSCEXT
2 以上で分周 し た CPU ク ロ ッ ク での周波数 [29]
0.186
–
24.6
MHz
–
1 で分周 し た CPU ク ロ ッ ク での HIGH 期間
41.7
–
5300
ns
–
1 で分周 し た CPU ク ロ ッ ク での LOW 期間
41.7
–
–
ns
–
IMO 電源投入か ら ス イ ッ チ ま での時間
150
–
–
μs
注
注
28. 最大 CPU 周波数は 3.3V の時は 12MHz です。 CPU ク ロ ッ ク 分周器が 1 に設定 さ れる と 、 外部 ク ロ ッ ク の最大周波数 と デ ュ ーテ ィ 比の要件を満たす必要があ り
ます。
29. 外部 ク ロ ッ クの周波数が 12MHz を超えた場合、 CPU のク ロ ッ ク分周器は 2 以上に設定する必要があ り ます。 こ の場合、 CPU ク ロ ッ ク分周
器は、 50% のデ ュ ーテ ィ 比の要件が満た さ れる こ と を保証 し ます。
文書番号 : 001-62938 Rev. *B
ページ 65/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
プ ログ ラ ミ ングの AC 仕様
下表に、 次の電圧範囲 と 温度範囲それぞれで保証 さ れている最大値 と 最小値の仕様を示 し ます : 4.75V ～ 5.25V と –40°C  TA 
85°C、 または 3.0V ～ 3.6V と –40°C  TA  85°C。 標準パラ メ ー タ ーは、 25°C で 5V または 3.3V の時に適用 さ れ、 単な る設計の
参考用のデー タ です。
表 55. プ ログ ラ ミ ングの AC 仕様
記号
tRSCLK
tFSCLK
tSSCLK
tHSCLK
FSCLK
tERASEB
tWRITE
tDSCLK
tDSCLK3
tERASEALL
tPROGRAM_HOT
tPROGRAM_COLD
説明
SCLK の立ち上が り 時間
SCLK の立ち下が り 時間
SCLK の立ち下が り エ ッ ジ ま でのデー タ
セ ッ ト ア ッ プ時間
SCLK の立ち下が り エ ッ ジか らのデー タ
ホール ド 時間
SCLK の周波数
フ ラ ッ シ ュ消去時間 ( ブ ロ ッ ク )
フ ラ ッ シ ュ ブ ロ ッ ク書き込み時間
SCLK の立ち下が り エ ッ ジか らのデー タ 出
力遅延
SCLK の立ち下が り エ ッ ジか らのデー タ 出
力遅延
フ ラ ッ シ ュ消去時間 ( バルク )
Min
1
1
40
Typ
–
–
–
Max
20
20
–
単位
ns
ns
ns
注
40
–
–
ns
0
–
–
–
–
10
40
–
8
–
–
55
–
–
75
ns
3.0  VDD  3.6
–
40
–
ms
フ ラ ッ シ ュ ブ ロ ッ ク消去 + フ ラ ッ シ ュ ブ
ロ ッ ク 書き込み時間
フ ラ ッ シ ュ ブ ロ ッ ク消去 + フ ラ ッ シ ュ ブ
ロ ッ ク 書き込み時間
–
–
100[30]
ms
すべてのブ ロ ッ ク および保護
フ ィ ール ド を一度に消去
0°CTj  100°C
–
–
200[30]
ms
–40°C  Tj  0°C
MHz
ms
ms
ns VDD > 3.6
注
30. 産業用途向けの温度範囲全体においては、 ユーザーは温度セ ンサー ユーザー モ ジ ュ ール (FlashTemp) を使用 し 、 書き込みの前に結果を温度引数に入力する必要
があ り ます。 詳細については、 http://www.cypress.com のア プ リ ケーシ ョ ン ノ ー ト の下にあ る フ ラ ッ シ ュ API のア プ リ ケーシ ョ ン ノ ー ト AN2015 を参照 し て く
だ さ い。
文書番号 : 001-62938 Rev. *B
ページ 66/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
I2C の AC 仕様
下表に、 次の電圧範囲 と 温度範囲それぞれで保証 さ れている最大値 と 最小値の仕様を示 し ます : 4.75V ～ 5.25V と –40°C  TA 
85°C、 または 3.0V ～ 3.6V と –40°C  TA  85°C。 標準パラ メ ー タ ーは、 25°C で 5V または 3.3V の時に適用 さ れ、 単な る設計の
参考用のデー タ です。
表 56. I2C SDA と SCL ピ ンの AC 特性
記号
FSCLI2C
tHDSTAI2C
tLOWI2C
tHIGHI2C
tSUSTAI2C
tHDDATI2C
tSUDATI2C
tSUSTOI2C
tBUFI2C
tSPI2C
説明
SCL ク ロ ッ ク 周波数
ホール ド 時間 ( 反復 ) START 条件。 こ の時間が経
過 し た後、 最初の ク ロ ッ ク パルスが生成 さ れる
SCL ク ロ ッ ク の LOW 期間
SCL ク ロ ッ ク の HIGH 期間
反復 START 条件のセ ッ ト ア ッ プ時間
デー タ ホール ド 時間
デー タ セ ッ ト ア ッ プ時間
STOP 条件のセ ッ ト ア ッ プ時間
STOP 条件 と START 条件間のバス空き時間
スパイ クのパルス幅は入力 フ ィ ル タ ーによ っ て抑
制 さ れる
標準モー ド
Min
Max
0
100
4.0
–
4.7
4.0
4.7
0
250
4.0
4.7
–
–
–
–
–
–
–
–
–
フ ァ ース ト モー ド
Min
Max
0
400
0.6
–
1.3
0.6
0.6
0
100[31]
0.6
1.3
0
単位
注
kHz
μs
–
–
–
–
–
–
–
50
μs
μs
μs
μs
ns
μs
μs
ns
図 16. フ ァ ース ト モー ド と 標準モー ド の I2C バスの タ イ ミ ングの定義
I2C_SDA
TSUDATI2C
THDSTAI2C
TSPI2C
THDDATI2CTSUSTAI2C
TBUFI2C
I2C_SCL
THIGHI2C TLOWI2C
S
START Condition
TSUSTOI2C
Sr
Repeated START Condition
P
S
STOP Condition
注
31. フ ァ ース ト モー ド I2C バス デバイ スは標準モー ド I2C バス シ ス テムで も 使用で き ますが、 TSUDATI2C  250ns と い う 要件を満た さ なければな り ません。 SCL 信
号の LOW 期間をデバイ ス で延ば さ なければ、 こ の要件を自動的に満た し ます。 SCL 信号の LOW 期間を デバイ ス で延ば し た場合、 SCL ラ イ ン を解放する [trmax
+ TSUDATI2C = 1000 + 250 = 1250ns] ( 標準モー ド I2C バス仕様に よ る ) の期間前に、 次のデー タ ビ ッ ト を SDA ラ イ ン に出力する必要があ り ます。
文書番号 : 001-62938 Rev. *B
ページ 67/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
パ ッ ケージ情報
本節には、 CY8C28xxx PSoC デバイ スのパ ッ ケージ仕様 と 、 各パ ッ ケージの熱イ ン ピーダ ン スお よび水晶振動子ピ ンの一般的な
パ ッ ケージ容量を記載 し ます。
重要な注意 : エ ミ ュ レーシ ョ ン ツールでは、 対象のプ リ ン ト 基板上でチ ッ プの実装面積よ り も 広い面積が必要にな る場合があ り ま
す。 エ ミ ュ レーシ ョ ン ツールの寸法の詳細説明については、 http://www.cypress.com でエ ミ ュ レー タ ポ ッ ド デ ィ メ ン シ ョ ンの図
を参照 し て く だ さ い。
パ ッ ケージの寸法
図 17. 20 ピ ン SSOP (210Mil) O20.21 パ ッ ケージ図、 51-85077
51-85077 *F
文書番号 : 001-62938 Rev. *B
ページ 68/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
図 18. 28 ピ ン SSOP (210Mil) O28.21 パ ッ ケージ図、 51-85079
51-85079 *F
図 19. 44 ピ ン TQFP (10 × 10 × 1.4mm) A44S パ ッ ケージ図、 51-85064
51-85064 *F
文書番号 : 001-62938 Rev. *B
ページ 69/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
図 20. 48 ピ ン QFN (7 × 7 × 1.0mm) LT48D 5.6 × 5.6 E パ ッ ド (Sawn 種 ) パ ッ ケージ図、 001-45616
001-45616 *E
重要な注意 : QFN パ ッ ケージの実装用の推奨寸法については、 http://www.cypress.com に掲載 し ている ア プ リ ケーシ ョ ン ノ ー ト
「Design Guidelines for Cypress Quad Flat No Extended Lead (QFN) Packaged Devices – AN72845」 を参照 し て く だ さ い。
文書番号 : 001-62938 Rev. *B
ページ 70/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
図 21. 56 ピ ン SSOP (300Mil) O563 パ ッ ケージ図、 51-85062
51-85062 *F
文書番号 : 001-62938 Rev. *B
ページ 71/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
熱イ ン ピーダ ン ス
表 57. パ ッ ケージ別の熱イ ン ピーダ ン ス
20
28
44
48
56
ピン
ピン
ピン
ピン
ピン
パ ッ ケージ
SSOP
SSOP
TQFP
QFN[33]
SSOP
標準 JA [32]
80.8°C/W
45.4°C/W
24.0°C/W
16.7°C/W
67.5°C/W
水晶振動子ピ ンの静電容量
表 58. パ ッ ケージの水晶振動子ピ ンの標準的な静電容量
パ ッ ケージ
20 ピ ン SSOP
28 ピ ン SSOP
44 ピ ン TQFP
48 ピ ン QFN
56 ピ ン SSOP
パ ッ ケージ静電容量
ピ ン 9 = 0.0056pF
ピ ン 11 = 0.006048pF
ピ ン 13 = 0.006796pF
ピ ン 15 = 0.006755pF
ピ ン 16 = 0.009428pF
ピ ン 18 = 0.008635pF
ピ ン 17 = 0.008493pF
ピ ン 19 = 0.008742pF
ピ ン 27 = 0.007916pF
ピ ン 31 = 0.007132pF
はんだ リ フ ローの仕様
表 59 には、 超えてはな ら ないはんだ リ フ ロー温度限界値を表 し ます。
表 59. はんだ リ フ ローの仕様
最高ピー ク 温度
(TC)
TC – 5°C 以上の最大時間
20 ピ ン SSOP
260°C
30 秒
28 ピ ン SSOP
260°C
30 秒
44 ピ ン TQFP
260°C
30 秒
48 ピ ン QFN
260°C
30 秒
56 ピ ン SSOP
260°C
30 秒
パ ッ ケージ
注
32. TJ=TA + 消費電力 × JA。
33. QFN パ ッ ケージ専用の熱イ ン ピーダ ン ス を達成する には、 http://www.cypress.com に掲載 し ている 「Design Guidelines for Cypress Quad Flat No Extended Lead
(QFN) Packaged Devices – AN72845」 にて プ リ ン ト 基板の要件の詳細を参照 し て く だ さ い。
34. はんだの溶融点に応 じ て、 よ り 高い温度が必要にな る場合があ り ます。 はんだの標準的な温度は、 220±5°C (Sn-Pb ク リ ームはんだ ) ま たは 245 ± 5°C (Sn-Ag-Cu
ク リ ームはんだ ) です。 お使いのはんだ メ ー カ ーの仕様を参照 し て く だ さ い。
文書番号 : 001-62938 Rev. *B
ページ 72/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
開発ツールの選択
本節では、 CY8C28xxx フ ァ ミ リ を含む、 現在のすべての PSoC デバイ ス フ ァ ミ リ に使用可能な開発ツールについて説明 し ます。
ソフ トウェア
PSoC Designer
評価ツール
PSoC 開発 ソ フ ト ウ ェ ア ス イ ー ト の中核 と な る のは、 PSoC
Designer です。 こ の安定 し た ソ フ ト ウ ェ アは、 多数の PSoC 開
発者によ っ て使用 さ れ、 数年間にわた り PSoC 設計を支援 し て
き ま し た。 PSoC Designer は、 http://www.cypress.com から 無
料で入手で き ます。
すべての評価ツ ールはサ イ プ レ スのオ ン ラ イ ン ス ト アか ら 購
入で き ます。
PSoC Programmer
開発現場で使用で き るほど柔軟性があ り 、 工場プ ログ ラ ミ ング
に も適 し ている PSoC Programmer は、 ス タ ン ド ア ロ ンのプ ロ
グ ラ ミ ン グ ア プ リ ケ ー シ ョ ン と し て 機能 す る ほか、 PSoC
Designer か ら直接実行する こ と も で き ます。PSoC Programmer
ソ フ ト ウ ェ アは、 PSoC ICE-Cube イ ンサーキ ッ ト エ ミ ュ レー
タ と PSoC
MiniProg 両 方 と の 互 換 性 が あ り ま す。 PSoC
Programmer は http://www.cypress.com か ら 無料で入手で き ま
す。
開発キ ッ ト
すべての開発キ ッ ト はサ イ プ レ スのオ ン ラ イ ン ス ト アか ら 購
入で き ます。
CY3215-DK 基本開発キ ッ ト
CY3215-DK は、 PSoC Designer を使用 し たプ ロ ト タ イ ピ ング
お よ び開発用のキ ッ ト です。 こ のキ ッ ト は イ ンサーキ ッ ト エ
ミ ュ レ ーシ ョ ン をサポー ト し てお り 、 ソ フ ト ウ ェ ア イ ン タ ー
フ ェ ース を備えている ため、 プ ロ セ ッ サの実行、 停止、 および
シ ングル ス テ ッ プ実行や、特定の メ モ リ 位置の内容表示がで き
ます。 PSoC Designer では、 高度なエ ミ ュ レーシ ョ ン機能がサ
ポー ト さ れています。 このキ ッ ト の内容は次の通 り です。
■
PSoC Designer ソ フ ト ウ ェ ア CD
■
ICE-Cube イ ンサーキ ッ ト エ ミ ュ レー タ
■
CY8C29x66 の PSoC フ ァ ミ リ 用ポ ッ ド キ ッ ト
■
Cat-5 アダプ タ
■
Mini-Eval プ ログ ラ ミ ング ボー ド
■
110 ～ 240V 電源、 ヨ ーロ ッ パ向けプ ラ グ アダプ タ
■
ISSP ケーブル
■
USB 2.0 ケーブル と ブルー Cat-5 ケーブル
■
CY8C29466-24PXI 28-PDIP チ ッ プ サン プル (2 個 )
文書番号 : 001-62938 Rev. *B
CY3210-MiniProg1
CY3210-MiniProg1 キ ッ ト を使用する と 、MiniProg1 プ ログ ラ ミ
ング ユニ ッ ト を使用 し て PSoC デバイ ス を プ ログ ラ ムで き ま
す。 MiniProg は、 キ ッ ト に同梱 さ れている USB 2.0 ケーブルで
PC と 接続する小型のプ ロ ト タ イ ピ ン グ プ ログ ラ マです。 こ の
キ ッ ト の内容は次の通 り です。
■
MiniProg プ ログ ラ ミ ング ユニ ッ ト
■
MiniEval ソ ケ ッ ト プ ログ ラ ミ ング と 評価用基板
■
28 ピ ン CY8C29466-24PXI PDIP PSoC デバイ ス サン プル
■
28 ピ ン CY8C27443-24PXI PDIP PSoC デバイ ス サン プル
■
PSoC Designer ソ フ ト ウ ェ ア CD
■
スター ト ガイ ド
■
USB 2.0 ケーブル
CY3210-PSoCEval1
CY3210-PSoCEval1 キ ッ ト には、評価用基板 と MiniProg1 プ ロ
グ ラ ミ ングユニ ッ ト が含まれています。 評価用基板は、 評価に
必要なすべての要件を満たすよ う に、 LCD モ ジ ュ ール、 ポテ ン
シ ョ メ ー タ ー、 LED、 お よび十分な大き さ のブ レ ッ ド ボー ド を
備えています。 こ のキ ッ ト の内容は次の通 り です。
■
LCD モ ジ ュ ール付きの評価用基板
■
MiniProg プ ログ ラ ミ ング ユニ ッ ト
■
28ピ ンCY8C29466-24PXI PDIP PSoCデバイ ス サン プル (2個)
■
PSoC Designer ソ フ ト ウ ェ ア CD
■
スター ト ガイ ド
■
USB 2.0 ケーブル
ページ 73/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
デバイ ス プ ロ グ ラ マ
すべてのデバイ ス プ ロ グ ラ マはサイ プ レ スのオ ン ラ イ ン ス ト
アから購入で き ます。
CY3207ISSP イ ン シ ス テム シ リ アル プ ログ ラ ミ ング (ISSP)
CY3207ISSP は量産用のプ ログ ラ マです。 こ れには保護用回路
と 、量産プ ログ ラ ミ ング環境で MiniProg よ り も 堅牢な産業用の
ケースが含まれています。
注 : CY3207ISSP プ ログ ラ マは PSoC ISSP ソ フ ト ウ ェ ア を必
要 と し ます。 PSoC のプ ログ ラ マ ソ フ ト ウ ェ ア と の互換性はあ
り ません。 こ のキ ッ ト の最新の PSoC ISSP ソ フ ト ウ ェ アは、
http://www.cypress.com から無料でダウン ロー ド で き ます。 こ
のキ ッ ト の内容は次の通 り です。
■
CY3207 プ ログ ラ マ ユニ ッ ト
■
PSoC ISSP ソ フ ト ウ ェ ア CD
■
110 ～ 240V 電源、 ヨ ーロ ッ パ向けプ ラ グ アダプ タ
■
USB 2.0 ケーブル
ア ク セサ リ ( エ ミ ュ レ ーシ ョ ン お よびプ ロ グ ラ ミ ン グ )
表 60. エ ミ ュ レーシ ョ ンおよびプ ログ ラ ミ ング ア ク セサ リ
製品番号
CY8C28243-24PVXI
ピ ン パ ッ ケージ
20-SSOP
ポ ッ ド キ ッ ト [35]
CY3250-28XXX
フ ッ ト キ ッ ト [36]
CY3250-20SSOP-FK
CY8C28403-24PVXI
CY8C28413-24PVXI
CY8C28433-24PVXI
CY8C28445-24PVXI
CY8C28452-24PVXI
28-SSOP
CY3250-28XXX
CY3250-28SSOP-FK
CY8C28513-24AXI
CY8C28533-24AXI
CY8C28545-24AXI
44-TQFP
CY3250-28XXX
CY8C28623-24LTXI
CY8C28643-24LTXI
CY8C28645-24LTXI
48-QFN
CY3250-28XXXQFN CY3250-48QFN-FK
CY3250-44TQFP-FK
アダプ タ [37]
アダプ タ については、
http://www.emulation.com を
参照 し て く だ さ い。
注
35. ポ ッ ド キ ッ ト には、 エ ミ ュ レーシ ョ ン ポ ッ ド 、 フ レ ッ ク ス ケーブル ( ポ ッ ド を ICE に接続 ) 、 2 本の フ ッ ト 、 デバイ ス サン プルが含まれます。
36. フ ッ ト キ ッ ト には、 対象のプ リ ン ト 基板にはんだ付けで き る表面実装 フ ッ ト が含まれます。
37. プ ロ グ ラ ミ ン グ アダ プ タ は、 非 DIP パ ッ ケージ を DIP フ ッ ト プ リ ン ト に変換 し ます。 各ア ダ プ タ の詳細 と 注文情報については、
http://www.emulation.com を参照 し て く だ さ い。
文書番号 : 001-62938 Rev. *B
ページ 74/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
注文情報
フ ラ ッ シ ュ (K バイ ト )
RAM (K バイ ト )
XRES ピ ン
0
0
2
0
有
24
8
0
16
1
有
0
0
2
0
有
24
8
0
16
1
有
–40°C ～ 85°C
有
12
0
4
1
2
有
24
24
0
16
1
有
–40°C ～ 85°C
有
12
0
4
1
2
有
24
24
0
16
1
有
–40°C ～ 85°C
有
12
0
4
1
2
有
40
40
0
16
1
有
有
12
0
4
1
2
有
40
40
0
16
1
有
–40°C ～ 85°C
デシ メ ー タ 数
12
12
HW I2C 数
アナ ロ グ出力数
制約付き アナ ロ グブ ロ ッ ク数
通常のアナ ロ グブ ロ ッ ク 数
無
無
デジ タ ル ブ ロ ッ ク 数
–40°C ～ +85°C
–40°C ～ 85°C
CapSense
アナ ロ グ入力数
44 ピ ン TQFP
( テープ & リ ール )
CY8C28513-24AXIT
デジ タ ル I/O ピ ン数
28 ピ ン (210Mil) SSOP CY8C28413-24PVXIT
( テープ & リ ール )
CY8C28513-24AXI
44 ピ ン TQFP
10 ビ ッ ト SAR ADC
28 ピ ン (210Mil) SSOP CY8C28403-24PVXI
28 ピ ン (210Mil) SSOP CY8C28403-24PVXIT
( テープ & リ ール )
28 ピ ン (210Mil) SSOP CY8C28413-24PVXI
温度範囲
注文 コ ー ド
パ ッ ケージ
下表に、 CY8C28xxx PSoC デバイ スのパ ッ ケージの主な機能 と 注文コ ー ド を示 し ます。
48 ピ ン Sawn QFN
CY8C28623-24LTXI
–40°C ～ 85°C
無
12
6
0
2
2
無
44
10
2
16
1
有
48 ピ ン Sawn QFN
( テープ & リ ール )
CY8C28623-24LTXIT
–40°C ～ 85°C
無
12
6
0
2
2
無
44
10
2
16
1
有
28 ピ ン (210Mil) SSOP CY8C28433-24PVXI
28 ピ ン (210Mil) SSOP CY8C28433-24PVXIT
( テープ & リ ール )
CY8C28533-24AXI
44 ピ ン TQFP
–40°C ～ 85°C
有
12
6
4
1
4
有
24
24
2
16
1
有
–40°C ～ 85°C
有
12
6
4
1
4
有
24
24
2
16
1
有
–40°C ～ 85°C
有
12
6
4
1
4
有
40
40
2
16
1
有
–40°C ～ 85°C
有
12
6
4
1
4
有
40
40
2
16
1
有
–40°C ～ 85°C
無
12
12
0
2
4
有
16
16
4
16
1
有
–40°C ～ 85°C
無
12
12
0
2
4
有
16
16
4
16
1
有
–40°C ～ 85°C
無
12
12
0
2
4
有
44
44
4
16
1
有
12
0
2
4
有
44
44
4
16
1
有
44 ピ ン TQFP
( テープ & リ ール )
CY8C28533-24AXIT
28 ピ ン (210Mil) SSOP CY8C28243-24PVXI
28 ピ ン (210Mil) SSOP CY8C28243-24PVXIT
( テープ & リ ール )
CY8C28643-24LTXI
48 ピ ン Sawn QFN
CY8C28643-24LTXIT
–40°C ～ 85°C
無
12
28 ピ ン (210Mil) SSOP CY8C28445-24PVXI
28 ピ ン (210Mil) SSOP CY8C28445-24PVXIT
( テープ & リ ール )
CY8C28545-24AXI
44 ピ ン TQFP
–40°C ～ 85°C
有
12
12
4
2
4
有
24
24
4
16
1
有
–40°C ～ 85°C
有
12
12
4
2
4
有
24
24
4
16
1
有
–40°C ～ 85°C
有
12
12
4
2
4
有
40
40
4
16
1
有
CY8C28545-24AXIT
–40°C ～ 85°C
有
12
12
4
2
4
有
40
40
4
16
1
有
48 ピ ン Sawn QFN
CY8C28645-24LTXI
–40°C ～ 85°C
有
12
12
4
2
4
有
44
44
4
16
1
有
48 ピ ン Sawn QFN
( テープ & リ ール )
CY8C28645-24LTXIT
–40°C ～ 85°C
有
12
12
4
2
4
有
44
44
4
16
1
有
28 ピ ン (210Mil) SSOP CY8C28452-24PVXI
28 ピ ン (210Mil) SSOP CY8C28452-24PVXIT
( テープ & リ ール )
CY8C28000-24PVXI
56 ピ ン SSOP OCD
–40°C ～ 85°C
有
8
12
4
1
4
無
24
24
4
16
1
有
–40°C ～ 85°C
有
8
12
4
1
4
無
24
24
4
16
1
有
–40°C ～ 85°C
有
12
12
4
2
4
有
44
44
4
16
1
有
48 ピ ン Sawn QFN
( テープ & リ ール )
44 ピ ン TQFP
( テープ & リ ール )
注 : ダ イ販売情報については、 最寄 り のサイ プ レ スの販売代理店またはフ ィ ール ド ア プ リ ケーシ ョ ン エ ン ジ ニア (FAE) に連絡
し て く だ さ い。
文書番号 : 001-62938 Rev. *B
ページ 75/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
注文 コ ー ド の定義
CY 8 C 28 xxx - SP xxxx
パ ッ ケージ タ イ プ :
PVX = SSOP 鉛フ リ ー
LTX = QFN 鉛フ リ ー
AX = TQFP 鉛フ リ ー
熱定格 :
C = 民生用途向け
I = 産業用途向け
E = 拡張温度
CPU 速度 : 24MHz
製品番号
フ ァ ミ リ コー ド
テ ク ノ ロ ジー コ ー ド : C = CMOS
マーケテ ィ ング コ ー ド : 8 = PSoC
会社 ID: CY = サイ プ レ ス
文書番号 : 001-62938 Rev. *B
ページ 76/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
略語
使用する略語
表 61 には、 本書で使用する略語を示 し ます。
表 61. 本デー タ シー ト で使用する略語
略語
AC
alternating current ( 交流電流 )
略語
MIPS
ADC
アナ ロ グ - デジ タ ル変換器
OCD
on-chip debug ( オ ン チ ッ プ デバ ッ グ )
API
application programming interface ( ア プ リ ケー
シ ョ ン プ ロ グ ラ ミ ン グ イ ン タ ー フ ェ ース )
complementary metal oxide semiconductor
( 相補型金属酸化膜半導体 )
PCB
printed circuit board ( プ リ ン ト 回路基板 )
PDIP
plastic dual-in-line package ( プ ラ ス チ ッ ク 製デ ュ
アル イ ン ラ イ ン パ ッ ケージ )
programmable gain amplifier
( プ ロ グ ラ マ ブル ゲ イ ン ア ン プ )
CMOS
説明
CPU
central processing unit ( 中央演算処理装置 )
PGA
CRC
cyclic redundancy check ( 巡回冗長検査 )
PLL
CT
DAC
DC
DTMF
ECO
EEPROM
GPIO
ICE
IDE
continuous time ( 連続時間 )
digital-to-analog converter
( デジ タ ル - アナ ロ グ変換器 )
direct current ( 直流 )
dual-tone multi frequency
( デ ュ アル ト ーン マルチ周波数 )
POR
PPOR
PRS
PSoC®
説明
million instructions per second (100 万命令毎秒 )
phase-locked loop ( 位相同期回路 )
power on reset ( パワー オ ン リ セ ッ ト )
precision power on reset ( 高精度パワー オ ン リ
セッ ト )
pseudo random sequence ( 疑似乱数列 )
Programmable System-on-Chip
( プ ロ グ ラ マ ブル シ ス テムオ ン チ ッ プ )
external crystal oscillator ( 外部水晶振動子 )
electrically erasable programmable read-only
memory
( 電気的消去書き込み可能な読み出 し 専用 メ モ リ )
PWM
general purpose I/O ( 汎用 I/O)
RTC
real time clock ( リ アル タ イ ム ク ロ ッ ク )
in-circuit emulator ( イ ンサーキ ッ ト エ ミ ュ レー タ )
integrated development environment
( 統合開発環境 )
SAR
successive approximation ( 逐次比較 )
QFN
SC
switched capacitor ( ス イ ッ チ ト キ ャ パシ タ )
ILO
internal low speed oscillator ( 内部低速振動子 )
IMO
internal main oscillator ( 内部主振動子 )
SMP
I/O
input/output ( 入力／出力 )
SOIC
IrDA
infrared data association ( 赤外線デー タ 協会 )
SPITM
ISSP
in-system serial programming
( イ ン シ ス テム シ リ アル プ ロ グ ラ ミ ン グ )
SRAM
LCD
liquid crystal display ( 液晶デ ィ ス プ レ イ )
SROM
LED
light-emitting diode ( 発光ダ イ オー ド )
SSOP
LPC
Low power comparator ( 低消費電力 コ ンパレー タ )
UART
LVD
low voltage detect ( 低電圧検出 )
USB
MAC
multiply-accumulate ( 積和演算 )
microcontroller unit
( マ イ ク ロ コ ン ト ロー ラ ー ユニ ッ ト )
WDT
watchdog timer ( ウ ォ ッ チ ド ッ グ タ イ マー )
XRES
external reset ( 外部 リ セ ッ ト )
MCU
文書番号 : 001-62938 Rev. *B
SLIMO
pulse width modulator ( パルス幅変調器 )
quad flat no leads
( ク ア ッ ド フ ラ ッ ト ( リ ー ド な し ) パ ッ ケージ )
slow IMO ( 低速 IMO)
switch mode pump ( ス イ ッ チ モー ド ポン プ )
small-outline integrated circuit
( 小型外形集積回路 )
serial peripheral interface
( シ リ アル ペ リ フ ェ ラル イ ン タ ー フ ェ ース )
static random access memory
( ス タ テ ィ ッ ク ラ ン ダム ア ク セ ス メ モ リ )
supervisory read-only memory
( 監視用読み出 し 専用 メ モ リ )
shrink small-outline package
( シ ュ リ ン ク 小型パ ッ ケージ )
universal asynchronous receiver / transmitter
( 汎用非同期レ シーバー／ ト ラ ン ス ミ ッ タ ー )
universal serial bus ( 汎用シ リ アル バス )
ページ 77/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
参考資料
「CY8CPLC20, CY8CLED16P01, CY8C29x66, CY8C27x43, CY8C24x94, CY8C24x23, CY8C24x23A, CY8C22x13, CY8C21x34,
CY8C21x23, CY7C64215, CY7C603xx, CY8CNP1xx, and CYWUSB6953 PSoC® Programmable System-on-Chip Technical
Reference Manual (TRM)」 (001-14463)
「Design Aids – Reading and Writing PSoC® Flash – AN2015」 (001-40459)
http://www.cypress.com に掲載 し ている 「Design Guidelines for Cypress Quad Flat No Extended Lead (QFN) Packaged Devices –
AN72845」
文書番号 : 001-62938 Rev. *B
ページ 78/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
本書の表記法
測定単位
表 62 に、 測定単位の一覧を示 し ます。
表 62. 測定単位
記号
kB
測定単位
1024 バイ ト
記号
µs
測定単位
マ イ ク ロ秒
dB
デシベル
ms
ミ リ秒
°C
摂氏温度
ns
ナノ秒
fF
フ ェム ト フ ァ ラ ッ ド
ps
ピ コ秒
pF
ピコファラ ッ ド
µV
マ イ ク ロボル ト
kHz
キロヘルツ
mV
ミ リ ボル ト
MHz
メ ガヘルツ
mVpp
rt-Hz
ミ リ ボル ト ピー ク ツー ピー ク
ルー ト ヘルツ
nV
ナ ノ ボル ト
k
キロ オーム
V
ボル ト

オーム
µW
マ イ ク ロワ ッ ト
µA
マ イ ク ロ ア ン ペア
W
ワッ ト
mA
ミ リ ア ン ペア
mm
ミ リ メートル
nA
ナ ノ ア ン ペア
ppm
100 万分の 1
pA
ピ コ ア ン ペア
%
mH
ミ リ ヘン リ ー
パーセ ン ト
数値の表記
16 進数はすべて大文字で表記 し 、 小文字の 「h」 を付記 し ています ( 例えば、 「14h」、 「3Ah」 ) 。 C の符号化規則に基づき、 接頭
語 「0x」 を使用 し て 16 進数を表現 し てい る場合 も あ り ます。 2 進数には小文字の 「b」 を付記 し ています ( 例えば、
「01010100b」、 「01000011b」 ) 。 「h」 も 「b」 も 付いていない数は 10 進数です。
用語集
ア ク テ ィ ブ HIGH
1. アサー ト 状態を論理値 「1」 状態 と する ロ ジ ッ ク 信号
2. 2 つの状態の う ち、 高い電圧の方を論理値 「1」 状態 と する ロ ジ ッ ク 信号
アナログ ブ ロ ッ ク
基本的な プ ログ ラ ム可能なオペア ン プ回路。 SC ( ス イ ッ チ ト キ ャパシ タ ) および CT ( 連続時間 ) ブ ロ ッ ク。
こ れ らのブ ロ ッ クは相互接続 し て、 ADC、 DAC、 多極フ ィ ル タ ー、 ゲ イ ン ス テージ な ど を提供可能
アナログ - デジ タ ル アナログ信号を対応する振幅のデジ タ ル信号に変更するデバイ ス。 一般的に、 ADC は電圧をデジ タ ル数値
変換器 (ADC)
に変換。 デジ タ ル - アナロ グ変換器 (DAC) は ADC の逆の動作を行 う
API ( ア プ リ ケー
シ ョ ン プ ログ ラ ミ
ング イ ン タ ー
フ ェ ース )
コ ン ピ ュ ー タ ー ア プ リ ケーシ ョ ン と 低レ ベルのサービ ス と 関数 ( ユーザー モ ジ ュ ール、 ラ イ ブ ラ リ な ど ) 間
のイ ン タ ー フ ェ ースか ら な る一連のソ フ ト ウ ェ ア ルーチ ン。 API は、 ソ フ ト ウ ェ ア ア プ リ ケーシ ョ ン を作成
する プ ログ ラ マ向けのビルデ ィ ング ブ ロ ッ ク と し て機能
非同期
どの ク ロ ッ ク信号に も関係な く 直ちに認識 さ れ、 作用するデー タ を持つ信号
バン ド ギ ャ ッ プ
リ フ ァ レンス
VT の正の温度係数 と VBE の負の温度係数を一致 さ せ、 ゼロ温度係数 ( 理想 ) の リ フ ァ レ ン ス電圧を生成す
る、 安定 し た リ フ ァ レ ン ス電圧の設計
帯域幅
1. ヘルツ を単位 と し て計測 さ れる メ ッ セージ または情報処理シ ス テムの周波数範囲
2. 増幅器 ( または減衰器 ) に実質的なゲ イ ン ( またはロ ス ) がある スペ ク ト ル領域の幅。よ り 具体的に ( 例え
ば、 最大値の 1/2 にな る点の幅 と し て ) 示 さ れる こ と がある
文書番号 : 001-62938 Rev. *B
ページ 79/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
用語集 ( 続き )
バイ ア ス
1. リ フ ァ レ ン ス値か らの意図的な偏差の値
2. リ フ ァ レ ン ス値 と 値一式の平均値間の誤差
3. デバイ ス を動作 さ せる リ フ ァ レ ン ス レ ベルを確立する ために、 デバイ スに適用 さ れる電気的、 機械的、
磁気的、 その他の力 ( 場 )
ブロ ッ ク
1. 単一機能を実行する機能ユニ ッ ト ( 振動子な ど )
2. い く つかの機能のいずれかを実行する ために コ ン フ ィ ギ ュ レーシ ョ ン可能な機能ユニ ッ ト ( デジ タ ル
PSoC ブ ロ ッ クやアナロ グ PSoC ブ ロ ッ ク な ど )
バッ フ ァ
1. 1 つのデバイ スか ら他のデバイ スへデー タ を転送する際に、 速度差を補 う ために使用 さ れるデー タ ス ト
レージ領域。 通常、 デー タ が読み書き さ れる IO 操作のために予約 さ れた領域を示す
2. 外部デバイ スに送信 さ れるデー タ や外部デバイ スから受信 さ れたばか り のデー タ を格納する メ モ リ 部分
3. シ ス テムの出力イ ン ピーダ ン ス を下げる ために使用 さ れる増幅器
バス
1. ラ イ ンの名前付き接続。 バス と し て ラ イ ン同士を束にする こ と によ り 、 類似 し たルーテ ィ ング パ タ ーン
を持つ ラ イ ンの配線は容易にな る
2. 共通機能を実行 し 、 同様のデー タ を運ぶ信号一式。 一般的にベ ク ト ル表記で表 さ れる ( 例 : ア ド レ ス
[7:0])
3. 関連するデバイ スのグループの共通接続 と し て機能する 1 つまたは複数の導電体
クロッ ク
一定の周波数お よびデ ュ ーテ ィ 比で周期信号を生成するデバイ ス。 ク ロ ッ クは時々、 異な る論理ブ ロ ッ ク を
同期化する ために使用 さ れる。
コ ンパレー タ
2 つの入力レ ベルが同時に所定の振幅要件を満たすたびに、 出力電圧または電流を生成する電子回路
コ ンパイ ラ
C のよ う な高レ ベルの言語を機械言語に変換する プ ログ ラ ム
コ ン フ ィ ギ ュ レー
シ ョ ン空間
PSoC デバイ スでの、 CPU_F レ ジ ス タ 内の XIO ビ ッ ト が 「1」 にセ ッ ト さ れた時にア ク セス さ れる レ ジ ス タ
空間
水晶振動子
周波数が圧電性水晶によ っ て制御 さ れる振動子。 一般的に、 圧電性水晶は他の回路 コ ンポーネ ン ト ほど周囲
温度に敏感ではない
巡回冗長検査
(CRC)
一般的に線形 フ ィ ー ド バ ッ ク シ フ ト レ ジ ス タ を使用 し て行われるデー タ 通信で エ ラ ーを検出する ために使
用 さ れる計算。 同様の計算はデー タ 圧縮な ど他の多 く の用途に使用可能
デー タ バス
メ モ リ 位置か ら中央演算処理装置へ、 またはその逆で、 情報を伝え る ために コ ン ピ ュ ー タ によ っ て使用 さ れ
る一組の双方向信号。 よ り 一般的には、 デジ タ ル機能間でデー タ を伝え る ために使用 さ れる信号一式
デバ ッ ガ
ユーザーが開発中のシ ス テムの動作を分析する こ と を可能にするハー ド ウ ェ アおよび ソ フ ト ウ ェ ア シ ス テ
ム。 通常、 開発者はデバ ッ ガによ り 、 フ ァ ームウ ェ ア を一段階ずつ手順を追っ て実行 し た り 、 ブ レー ク ポ イ
ン ト を セ ッ ト し た り 、 メ モ リ を分析 し た り する こ と が可能
デ ッ ド バン ド
2 つまたは複数の信号の内いずれも ア ク テ ィ ブ状態や遷移中でない期間
デジ タ ル ブ ロ ッ ク
カ ウン タ ーや タ イ マー、 シ リ アル レ シーバー、 シ リ アル ト ラ ン ス ミ ッ タ ー、 CRC ジ ェ ネ レー タ 、 疑似乱数
ジ ェ ネ レー タ 、 SPI と し て機能で き る 8 ビ ッ ト の論理ブ ロ ッ ク
デジ タ ル - アナログ デジ タ ル信号を対応する振幅を持っ ている アナログ信号に変換するデバイ ス。 アナログ - デジ タ ル変換器
変換器 (DAC)
(ADC) は DAC の逆の動作を行 う
デ ュ ーテ ィ 比
ク ロ ッ ク周期の HIGH 時間 と LOW 時間の関係。 パーセ ン ト 単位で表 さ れる
文書番号 : 001-62938 Rev. *B
ページ 80/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
用語集 ( 続き )
エ ミ ュ レー タ
1 つのシス テムの機能を別のシス テムに複製 ( エ ミ ュ レーシ ョ ン実行 ) し 、 第 2 のシ ス テムが第 1 のシス テ
ムのよ う に動作する
外部 リ セ ッ ト
(XRES)
PSoC デバイ スに駆動 さ れる ア ク テ ィ ブ HIGH 信号。 こ れによ り 、 CPU およびブ ロ ッ クのすべての動作が停
止 し 、 事前定義 さ れた状態に戻る
フ ラ ッシュ
EPROM のプ ロ グ ラ マ ビ リ テ ィ と デー タ ス ト レージ、 および イ ン シス テム消去性をユーザーに提供する、 電
気的にプ ログ ラ マ ブルで消去可能な不揮発性の技術。 不揮発性 と は、 電源がオ フ にな っ て も デー タ はまだ保
持 さ れる と い う こ と
フ ラ ッシュ
ブロ ッ ク
一度にプ ログ ラ ムで き る フ ラ ッ シ ュ ROM の最小容量、 および保護で き る フ ラ ッ シ ュ メ モ リ の最小領域。 1
つの フ ラ ッ シ ュ ブ ロ ッ クは 64 バイ ト を保持
周波数
周期的な機能の、 時間単位当た り のサイ クルまたは発生する イ ベン ト の数
ゲイ ン
出力の電流、 電圧、 電力ぞれぞれ と 入力の電流、 電圧、 電力それぞれ と の比率。 ゲ イ ンは通常 dB で表 さ れ
る
I2C
Philips Semiconductors 社 ( 現 NXP Semiconductors 社 ) の 2 線式シ リ アル コ ン ピ ュ ー タ バス。 I2C はイ ン
タ ー イ ン テグ レーテ ッ ド サーキ ッ ト ( 内部集積回路 ) で、 組み込みシス テムの低速ペ リ フ ェ ラルを接続する
ために使用。 オ リ ジナル シ ス テムはバ ッ テ リ 制御イ ン タ ー フ ェ ース と し て 1980 年代初頭に作成 さ れた。 そ
の後、 制御電子回路を構築する ための単純な内部バス シス テム と し て使用。 I2C は 2 つの双方向のピ ン ( ク
ロ ッ ク お よびデー タ ) のみを使用。 双方 と も +5V で動作 し 、 抵抗を介 し て HIGH にプルア ッ プ さ れる。 バス
は標準モー ド では 100k ビ ッ ト / 秒、 高速モー ド では 400k ビ ッ ト / 秒で動作
ICE
ユーザーが ソ フ ト ウ ェ ア環境 (PSoC Designer) でデバ ッ グ デバイ スの動作を確認 し ながら、 ハー ド ウ ェ ア環
境で プ ロ ジ ェ ク ト を テ ス ト する こ と を可能にする イ ンサーキ ッ ト エ ミ ュ レー タ
入力／出力 (I/O)
シ ス テムへデー タ を導入 し た り 、 シ ス テムから デー タ を抽出するデバイ ス
割 り 込み
外部イ ベ ン ト によ っ て引き起 こ さ れ、 プ ロ セス を再開する こ と がで き る よ う な方法で行っ たプ ロ セス ( コ ン
ピ ュ ー タ プ ログ ラ ムの実行な ど ) の一時停止
割 り 込みサービ ス
ルーチ ン (ISR)
M8C がハー ド ウ ェ ア割 り 込みを受信 し た時に通常のコ ー ド の実行から転向 さ せられる コ ー ド ブ ロ ッ ク。 多
く の割 り 込み ソ ースが、 それ独自の優先順位および個別の ISR コ ー ド ブ ロ ッ ク を持っ ている。 各 ISR コ ー
ド ブ ロ ッ クは RETI 命令で終了 し 、 正常のプ ログ ラ ム実行を終了 し たポ イ ン ト にデバイ ス を戻す
ジッ タ
1. 遷移の理想的な位置か らの タ イ ミ ング誤配置。 シ リ アル デー タ ス ト リ ームで発生する破損の典型的形式
2. 連続パルス、 連続サイ クルの振幅、 または連続サイ クルの周波数あるいは位相間の間隔な ど、 1 以上の信
号特性の急激お よび不要な変動
低電圧検出 (LVD)
VDD を感知 し 、 VDD が既定の閾値を下回る と シス テムへ割 り 込みを生成する回路
M8C
8 ビ ッ ト ハーバー ド アーキテ ク チ ャ マ イ ク ロ プ ロ セ ッ サ。 マ イ ク ロ プ ロ セ ッ サを フ ラ ッ シ ュ、 SRAM、 レ ジ
ス タ 空間へイ ン タ ー フ ェ ースで接続する こ と によ り PSoC のすべての内部動作を整理
マス タ ー デバイ ス
2 つのデバイ ス間のデー タ 交換の タ イ ミ ン グを制御するデバイ ス。 または、 デバイ スが幅で カ スケー ド 接続
さ れてい る場合、 マス タ ー デバイ スは、 カ スケー ド 接続 さ れたデバイ ス と 外部イ ン タ ー フ ェ ース間のデー タ
交換の タ イ ミ ングを制御する ものです。 制御 さ れるデバイ スは ス レーブ デバイ ス と 呼ばれる
マイ クロ
コ ン ト ロー ラ ー
主に制御シ ス テムお よび製品のために設計 さ れた集積回路チ ッ プ。 通常、 マ イ ク ロ コ ン ト ロー ラ ーは CPU
に加え、 メ モ リ や タ イ ミ ング回路、 IO 回路を内蔵。 理由は、 最小量のチ ッ プ を使用 し て コ ン ト ロー ラ ーの
実現を可能にする ため。 このよ う に し て、 最大の可能性の小型化を達成。 これによ り 、 コ ン ト ロー ラ ーの寸
法を低減 し 、 コ ス ト を削減。 マ イ ク ロ コ ン ト ロー ラ ーは通常、 マ イ ク ロ プ ロ セ ッ サ と し て汎用演算処理には
使用 さ れない
文書番号 : 001-62938 Rev. *B
ページ 81/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
用語集 ( 続き )
混合信号
アナログ と デジ タ ルの技術お よび コ ンポーネ ン ト の両方を含む回路
変調器
信号をキ ャ リ ア信号 と 組み合わせるデバイ ス
ノ イズ
1. 信号に影響を与え、 その信号によ っ て運ばれた情報を歪める可能性がある妨害
2. 電圧や電流、 デー タ な ど実体の 1 つ以上の特性のラ ン ダムなばら つ き
振動子
ク ロ ッ ク周波数を生成する ために使用 さ れる回路。 水晶制御のものも ある
パリ テ ィ
送信デー タ を テ ス ト する技術。 通常、 2 進デー タ に 2 進桁数を追加 し て、 デー タ のすべての桁数の合計が常
に偶数 ( 偶数パ リ テ ィ ) または常に奇数 ( 奇数パ リ テ ィ ) にな る よ う にする
位相ロ ッ ク ループ
(PLL)
リ フ ァ レ ン ス信号に対 し て一定の位相角を維持する よ う に振動子を制御する電子回路
ピ ン配置
ピ ン番号割 り 当て : PSoC デバイ スの論理入力および出力 と それらのプ リ ン ト 回路基板 (PCB) パ ッ ケージ内
の物理的な カ ウン タ ーパー ト と の関係。 ピ ン配置は回路図 と PCB 設計 ( 両方 と も コ ン ピ ュ ー タ 生成フ ァ イ
ル ) 間の リ ン ク と し てのピ ン番号を含み、 ピ ン名も含む場合がある
ポー ト
通常 8 本のピ ンのグループ。
パワーオン
リ セ ッ ト (POR)
電圧が事前設定レ ベルを下回 っ た時、 PSoC デバイ ス を強制的に リ セ ッ ト さ せる回路。 ハー ド ウ ェ ア リ セ ッ
ト の一種
PSoC®
PSoC® はサイ プ レ ス セ ミ コ ン ダ ク タ 社の登録商標で、 Programmable System-on-Chip™ は同社の商標
PSoC Designer™
サイ プ レ スのプ ログ ラ マ ブル シス テムオン チ ッ プ技術のソ フ ト ウ ェ ア
パルス幅変調器
(PWM)
適用 さ れた測定量の関数 と し て変動するデ ュ ーテ ィ 比 と し ての出力
RAM
ラ ン ダム ア ク セス メ モ リ (random access memory) の頭字語。 デー タ を読み出 し た り 、 新 し いデー タ を書き
込んだ り する こ と がで き るデー タ ス ト レージ デバイ ス
レジス タ
ビ ッ ト やバイ ト な ど特定の容量を持つス ト レージ デバイ ス
リセッ ト
シ ス テムを既知の状態に戻す手段。 ハー ド ウ ェ ア リ セ ッ ト および ソ フ ト ウ ェ ア リ セ ッ ト を参照 し て く だ さ
い。
ROM
読み出 し 専用 メ モ リ (read only memory) の頭字語。 デー タ を読み出す こ と はで き るが、 新 し いデー タ を書き
込む こ と はで き ないデー タ ス ト レージ デバイ ス
シ リ アル
1. すべてのイ ベ ン ト が相次いで発生する プ ロ セス を示す
2. 単一のデバイ スまたはチ ャ ネルにある 2 つ以上の関連する ア ク テ ィ ビ テ ィ の逐次的または連続的発生を
示す
整定時間
入力の値が変化 し た後に、 出力の信号または値が安定化するのに要する時間
シ フ ト レジス タ
シ リ アル デー タ ス ト リ ームを出力する ために、 ワー ド を連続 し て右方移動または左方移動する メ モ リ ス ト
レージ デバイ ス
文書番号 : 001-62938 Rev. *B
ページ 82/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
用語集 ( 続き )
ス レーブ デバイ ス
他のデバイ スに、 2 つのデバイ ス間のデー タ 交換の タ イ ミ ン グを制御 さ せるデバイ ス。 または、 デバイ スが
幅で カ スケー ド 接続 さ れてい る場合、 ス レーブ デバイ スは、 カ スケー ド 接続 さ れたデバイ ス と 外部イ ン タ ー
フ ェ ース間のデー タ 交換の タ イ ミ ングを他のデバイ スに制御 さ せる もの。 制御するデバイ スは、 マス タ ー デ
バイ ス と 呼ばれる
SRAM
ス タ テ ィ ッ ク ラ ン ダム ア ク セス メ モ リ (static random access memory) の頭字語。 ユーザーが高速でデー タ
を格納お よび取得する こ と を可能にする メ モ リ デバイ ス。 「ス タ テ ィ ッ ク」 と い う 用語が使用 さ れる理由は、
値は SRAM セルにロー ド さ れた後に、 明示的に変更 さ れるか、 またはデバイ スの電源が切られる ま で変わ
ら ないま ま である ため
SROM
監視用読み出 し 専用 メ モ リ (supervisory read only memory) の頭字語。 SROM は、 デバイ ス を起動 し 、 回路
を校正 し 、 フ ラ ッ シ ュ動作を実行する ために使用 さ れる コ ー ド を保持。 SROM の機能は、 フ ラ ッ シ ュ メ モ
リ か ら実行 さ れる通常ユーザー コ ー ド で ア ク セスする こ と が可能
スト ップ ビッ ト
受信デバイ スが次の文字またはブ ロ ッ ク を受信する よ う に文字またはブ ロ ッ クの後に続 く 準備通知信号
同期
1. ク ロ ッ ク信号の次のア ク テ ィ ブ エ ッ ジ ま で動作 し た り 、 受け取られる こ と のないデー タ を持つ信号
2. 動作が ク ロ ッ ク信号によ っ て同期 さ れる シ ス テム
ト ラ イ ス テー ト
出力が 0、 1、 Z ( 高イ ン ピーダ ン ス ) の 3 つの状態 と な る機能。 この機能は、 Z の状態ではどんな値も駆動
せず、 多 く の面では、 回路の残 り の部分から切断 さ れた状態 と し て考慮 さ れる ため、 他の出力が同 じ 回路を
駆動する こ と が可能
UART
UART またはユニバーサル非同期レ シーバー ト ラ ン ス ミ ッ タ ーは、 デー タ のパラ レル ビ ッ ト と シ リ アル
ビ ッ ト 間での変換を行 う
ユーザー
モ ジ ュ ール
低レ ベルのアナログお よびデジ タ ル PSoC ブ ロ ッ ク を管理および コ ン フ ィ ギ ュ レーシ ョ ンする、 事前構築 さ
れたテ ス ト 済みのハー ド ウ ェ ア／フ ァ ームウ ェ アのペ リ フ ェ ラル機能。 ユーザー モジ ュ ールはペ リ フ ェ ラル
機能に高レ ベルの API ( ア プ リ ケーシ ョ ン プ ロ グ ラ ミ ン グ イ ン タ ー フ ェ ース ) も提供
ユーザー空間
レ ジ ス タ マ ッ プのバン ク 0 空間。 こ のバン クのレ ジ ス タ は、 初期化中にだけではな く 、 通常のプ ログ ラ ム実
行中に も変更 さ れる可能性が高い。 バン ク 1 のレ ジ ス タ はプ ログ ラ ムの初期化フ ェ ーズでのみ変更 さ れる可
能性が最 も高い
VDD
「電圧 ド レ イ ン」 を意味する電源ラ イ ンの名称。 最も正の電源供給信号。 通常 5V または 3.3V
VSS
「電圧 ソ ース」 を意味する電源 ラ イ ンの名称。 最も負の電源供給信号
ウォ ッ チ ド ッグ
タ イ マー
定期的にサービ ス さ れる必要がある タ イ マー。 サービ ス さ れない場合、 CPU は一定時間経過後に リ セ ッ ト
文書番号 : 001-62938 Rev. *B
ページ 83/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
エラ ッ タ
本節は、 CY8C28243、 CY8C28403、 CY8C28413、 CY8C28433、 CY8C28445、 CY8C28452、 CY8C28513、 CY8C28533、
CY8C28545、 CY8C28623、 CY8C28643、 CY8C28645 PSoC デバイ スのエ ラ ッ タ について説明 し ます。 詳細情報は、 エ ラ ッ タ の
ト リ ガー条件、 影響の範囲、 可能な回避方法、 シ リ コ ン チ ッ プの リ ビ ジ ョ ンの適用可能性な ど を含んでいます。
ご質問があれば、 最寄 り のサイ プ レ スの販売代理店ま でご連絡 く だ さ い。
影響を受ける製品番号
製品番号
CY8C28403
デバイ スの特性
CY8C28243
全バ リ ア ン ト
CY8C28413
全バ リ ア ン ト
CY8C28433
全バ リ ア ン ト
CY8C28445
全バ リ ア ン ト
CY8C28513
全バ リ ア ン ト
CY8C28533
全バ リ ア ン ト
CY8C28545
全バ リ ア ン ト
CY8C28643
全バ リ ア ン ト
CY8C28645
全バ リ ア ン ト
CY8C28452
全バ リ ア ン ト
CY8C28623
全バ リ ア ン ト
全バ リ ア ン ト
認定状態
エ ン ジニア リ ング サン プル
エ ラ ッ タ のま と め
下表では、 CY8C28xxx デバイ スへのエ ラ ッ タ の適用性を定義 し ます。
注 : 下表のエ ラ ッ タ 項目はハイパー リ ン ク さ れています。 項目を ク リ ッ ク する と 、 その説明に移動 し ます。
項目
10 ビ ッ ト SAR ADC は、 DNL/INL の仕様
を満た し ていない
IDAC_CRx と DACx_D レ ジス タ から誤っ
たデー タ が読み出 さ れる
文書番号 : 001-62938 Rev. *B
製品番号
CY8C28403
CY8C28413
CY8C28513
CY8C28433
CY8C28533
CY8C28243
CY8C28643
CY8C28445
CY8C28545
CY8C28645
CY8C28413
CY8C28513
CY8C28433
CY8C28533
CY8C28445
CY8C28545
CY8C28645
CY8C28452
シ リ コ ン バージ ョ ン
問題解決状況
ES10
シ リ コ ン修正が完全製品の量産開始前
にシ リ コ ン修正予定
ES10
シ リ コ ン修正が完全製品の量産開始前
にシ リ コ ン修正予定
ページ 84/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
1. 10 ビ ッ ト SAR ADC は、 DNL/INL の仕様を満た し ていない
■
問題の定義
10 ビ ッ ト ハー ド ウ ェ アの SAR ADC は、 い く つかの条件の下で、 DNL と INL のデー タ シー ト 精度仕様を満た し ていません。
■
影響を受けるパラ メ ー タ ー
INLSAR10: 積分非直線性
DNLSAR10: 微分非直線性
■
ト リ ガー条件
SAR ADC DNL はデー タ シー ト 仕様が 1.5LSB ですが、 すべての温度において測定値が 2LSB 以上です。
VPWR (Vdd) リ フ ァ レ ン ス コ ン フ ィ ギ ュ レーシ ョ ン を使用する と 、 電源電圧が 3.3V の場合、 SAR ADC DNL はすべての温度にお
いて測定値が 2LSB にな り ます。 電源電圧が 5.5V の場合、 DNL の測定値が 3.5LSB を上回 り ます。
■
影響の範囲
不正確な変換 さ れたデー タ 。
■
回避方法
❐ CY8C28xxx デバイ スで用意 さ れている代替の ADC の実装 (DelSig、 ADCINC) を使用 し ます。
❐ アナログ - デジ タ ル変換が内部 Vpwr (Vdd) を Vref と し て使用 し て実行 し ている間にア ド レ ス と デー タ バス を変更する CPU の動
作を回避 し ます。
❐ バ ッ フ ァ 無 し の RefHi を ADC Vref と し て適用 し ます。RefHi リ フ ァ レ ン スに混入 さ れた ノ イ ズによ り 、アナログ ア レ イ内のアナ
ログ ブ ロ ッ ク にマ イ ナスの影響を与え る こ と があ り ます。
■
問題解決状況
完成品のデバイ スの量産開始前にシ リ コ ン修正予定です。
2. IDAC_CRx と DACx_D レ ジス タ か ら誤 っ たデー タ が読み出 さ れる
■
問題の定義
CPU は次のレ ジス タ か ら ビ ッ ト 0、 3、 5、 または 7 の誤っ た値を読み出す可能性があ り ます。
❐ IDAC_CR0
❐ IDAC_CR1
❐ DAC0_D
❐ DAC1_D
■
影響を受けるパラ メ ー タ ー
デバイ スのデー タ シー ト か らの FCPU1 と FCPU2。
■
ト リ ガー条件
CPU ク ロ ッ クがその最高周波数設定 (24MHz の定格値 ) にセ ッ ト さ れている場合。
■
影響の範囲
影響を受けた レ ジ ス タ か ら読み出 さ れる誤 っ たデー タ 。
■
回避方法
影響を受けた レ ジ ス タ が読み出 さ れる時に、 CPU の ク ロ ッ ク周波数を一時的に 12MHz ( 定格値 ) 以下に減速 し ます。
文書番号 : 001-62938 Rev. *B
ページ 85/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
改訂履歴
文書名 : CY8C28243/CY8C28403/CY8C28413/CY8C28433/CY8C28445/CY8C28452/
CY8C28513/CY8C28533/CY8C28545/CY8C28623/CY8C28643/CY8C28645、 PSoC® Programmable System-on-Chip™
文書番号 : 001-62938
版
**
ECN 番号
2975948
変更者
FSU
発行日
07/09/2010
初版。
*A
4050380
HZEN
07/10/2013
変更な し 。
*B
4802430
HZEN
06/29/2015
これは英語版 001-48111 Rev. *N を翻訳 し た日本語版 001-62938 Rev. *B です。
文書番号 : 001-62938 Rev. *B
変更内容
ページ 86/87
CY8C28243/CY8C28403/CY8C28413
CY8C28433/CY8C28445/CY8C28452
CY8C28513/CY8C28533/CY8C28545
CY8C28623/CY8C28643/CY8C28645
セールス、 ソ リ ュ ーシ ョ ンおよび法律情報
ワール ド ワ イ ド な販売 と 設計サポー ト
サイ プ レ スは、 事業所、 ソ リ ュ ーシ ョ ン セ ン タ ー、 メ ー カ ー代理店および販売代理店の世界的なネ ッ ト ワー ク を保持 し ています。
お客様の最寄 り のオ フ ィ スについては、 サイ プ レ スのロ ケーシ ョ ン ページ を ご覧 く だ さ い。
PSoC® ソ リ ュ ーシ ョ ン
製品
車載用
クロ ッ ク & バッ フ ァ
イ ン タ ー フ ェ ース
照明 & 電力制御
メモリ
PSoC
タ ッ チ セ ン シ ング
USB コ ン ト ロー ラ ー
ワ イヤレ ス／ RF
cypress.com/go/automotive
cypress.com/go/clocks
cypress.com/go/interface
cypress.com/go/powerpsoc
cypress.com/go/plc
cypress.com/go/memory
cypress.com/go/psoc
psoc.cypress.com/solutions
PSoC 1 | PSoC 3 | PSoC 4 | PSoC 5LP
サイ プ レ ス開発者 コ ミ ュ ニ テ ィ
コ ミ ュ ニ テ ィ | フ ォ ー ラ ム | ブ ログ | ビデオ | ト レーニ ン グ
テ ク ニ カル サポー ト
cypress.com/go/support
cypress.com/go/touch
cypress.com/go/USB
cypress.com/go/wireless
© Cypress Semiconductor Corporation, 2008-2015. 本文書に記載 さ れる情報は、 予告な く 変更 さ れる場合があ り ます。 Cypress Semiconductor Corporation ( サイ プ レ ス セ ミ コ ン ダ ク タ 社 ) は、 サ
イ プ レ ス製品に組み込まれた回路以外のいかな る回路を使用する こ と に対 し て一切の責任を負いません。 サイ プ レ ス セ ミ コ ン ダ ク タ 社は、 特許またはその他の権利に基づ く ラ イ セ ン ス を譲渡する
こ と も、 または含意する こ と も あ り ません。 サイ プ レ ス製品は、 サイ プ レ ス と の書面によ る合意に基づ く ものでない限 り 、 医療、 生命維持、 救命、 重要な管理、 または安全の用途のために使用す
る こ と を保証する ものではな く 、 また使用する こ と を意図 し た もので も あ り ません。 さ ら にサイ プ レ スは、 誤動作や故障によ っ て使用者に重大な傷害を も た ら す こ と が合理的に予想 さ れる生命維
持シ ス テムの重要な コ ンポーネ ン ト と し てサイ プ レ ス製品を使用する こ と を許可 し ていません。 生命維持シ ス テムの用途にサイ プ レ ス製品を供する こ と は、 製造者がそのよ う な使用におけるあ ら
ゆる リ ス ク を負 う こ と を意味 し 、 その結果サイ プ レ スはあ ら ゆる責任を免除 さ れる こ と を意味 し ます。
すべてのソ ース コ ー ド ( ソ フ ト ウ ェ アおよび／またはフ ァ ームウ ェ ア ) はサイ プ レ ス セ ミ コ ン ダ ク タ 社 ( 以下 「サイ プ レ ス」 ) が所有 し 、 全世界の特許権保護 ( 米国およびその他の国 )、 米国の著
作権法な ら びに国際協定の条項に よ り 保護 さ れ、 かつそれら に従います。 サイ プ レ スが本書面に よ り ラ イ セ ン シーに付与する ラ イ セ ン スは、 個人的、 非独占的かつ譲渡不能の ラ イ セ ン ス であ り 、
適用 さ れる契約で指定 さ れたサイ プ レ スの集積回路 と 併用 さ れる ラ イ セ ン シーの製品のみをサポー ト する カ ス タ ム ソ フ ト ウ ェ アおよび／またはカ ス タ ム フ ァ ームウ ェ ア を作成する目的に限 っ て、
サイ プ レ スの ソ ース コ ー ド の派生著作物を コ ピー、 使用、 変更そ し て作成する ためのラ イ セ ン ス、 な ら びにサイ プ レ スの ソ ース コ ー ド および派生著作物を コ ンパイルする ための ラ イ セ ン スです。
上記で指定 さ れた場合を除き、 サイ プ レ スの書面によ る明示的な許可な く し て本 ソ ース コ ー ド を複製、 変更、 変換、 コ ンパイル、 または表示する こ と は全て禁止 し ます。
免責条項 : サイ プ レ スは、 明示的または黙示的を問わず、 本資料に関するいかな る種類の保証 も行いません。 こ れには、 商品性または特定目的への適合性の黙示的な保証が含まれますが、 こ れに
限定 さ れません。 サイ プ レ スは、 本文書に記載 さ れる資料に対 し て今後予告な く 変更を加え る権利を留保 し ます。 サイ プ レ スは、 本文書に記載 さ れるいかな る製品または回路を適用または使用 し
た こ と によ っ て生ずるいかな る責任も負いません。 サイ プ レ スは、 誤動作や故障によ っ て使用者に重大な傷害を も た ら す こ と が合理的に予想 さ れる生命維持シ ス テムの重要な コ ンポーネ ン ト と し
てサイ プ レ ス製品を使用する こ と を許可 し ていません。 生命維持シ ス テムの用途にサイ プ レ ス製品を供する こ と は、 製造者がそのよ う な使用におけるあ ら ゆる リ ス ク を負 う こ と を意味 し 、 その結
果サイ プ レ スはあ ら ゆる責任を免除 さ れる こ と を意味 し ます。
ソ フ ト ウ ェ アの使用は、 適用 さ れるサイ プ レ ス ソ フ ト ウ ェ ア ラ イ セ ン ス契約によ っ て制限 さ れ、 かつ制約 さ れる場合があ り ます。
文書番号 : 001-62938 Rev. *B
改訂日 2015 年 6 月 29 日
ページ 87 / 87
PSoC Designer™ および Programmable System-on-Chip™ はサイ プ レ ス セ ミ コ ン ダ ク タ 社の商標であ り 、 PSoC® および CapSense® は同社の登録商標です。
I2C コ ンポーネ ン ト をサイ プ レ ス またはサブ ラ イ セ ン ス を持つ関連業者から購入する と 、 Philips 社の I2C 特許権の下で ラ イ セ ン スが付与 さ れます。 こ の ラ イ セ ン スによ り 、 シ ス テムが Philips 社が
定義する I2C の標準仕様を満たす限 り 、I2C シス テムで こ れらのコ ンポーネ ン ト を使用で き ます。2006 年 10 月 1 日以降、Philips Semiconductors 社は新社名 NXP Semiconductors を使用 し ています。
本書で言及する全ての製品名お よび会社名は、 それぞれの所有者の商標である場合があ り ます。