CY8C23433, CY8C23533 PSoC® Programmable System-on-Chip™ Datasheet(Japanese).pdf

CY8C23433、 CY8C23533
PSoC® Programmable-System-on-Chip™
特長
■
処理能力の高いハーバー ド アーキテ ク チ ャ プ ロ セ ッ サ
最大 24 MHz の周波数で動作する M8C プ ロ セ ッ サ
❐ 8x8 乗算、 32 ビ ッ ト 加算器
❐ 高速で低消費電力
❐ 動作電圧 : 3.0V ～ 5.25V
❐ 産業用途向け温度範囲 : -40 ℃～ +85 ℃
■
追加シ ス テム リ ソ ース
2
❐ 最大 400kHz の I C™ ス レーブ、マス タ ー、およびマルチマ
スター
❐ ウ ォ ッ チ ド ッ グ タ イ マー と ス リ ープ タ イ マー
❐ ユーザー側で コ ン フ ィ ギ ュ レーシ ョ ン可能な低電圧検出
❐ 内蔵の監視回路
❐ 高精度のオン チ ッ プ リ フ ァ レ ン ス電圧
■
完全な開発ツール
❐ 無料の開発ソ フ ト ウ ェ ア (PSoC Designer™)
❐ 必要な機能を網羅 し た イ ンサーキ ッ ト エ ミ ュ レー タ および
イ ンサーキ ッ ト プ ログ ラ マ
❐ フルス ピー ド のエ ミ ュ レーシ ョ ン
❐ 複雑な ブ レー ク ポ イ ン ト 構造に対応
❐ 128KB の ト レース メ モ リ
❐
■
■
■
高度な周辺回路 (PSoC ブ ロ ッ ク )
❐ 4 個の Rail to Rail アナログ PSoC ブ ロ ッ クの特長 :
• 最大 14 ビ ッ ト の ADC
• 最大 8 ビ ッ ト の DAC
• プ ログ ラ マ ブルなゲ イ ン ア ン プ
• プ ログ ラ マ ブルな フ ィ ル タ と コ ンパレー タ
❐ 4 個のデジ タ ル PSoC ブ ロ ッ クの特長 :
• 8 ～ 32 ビ ッ ト タ イ マーおよび カ ウン タ ー、 8 ビ ッ ト と
16 ビ ッ ト のパルス幅変調器 (PWM)
• CRC および PRS モ ジ ュ ール
• 全二重 UART
• 複数の SPI™ マス タ ーまたはス レーブ
• すべての GPIO ピ ンに接続可能
❐ ブ ロ ッ クの組み合わせで構成する複雑なペ リ フ ェ ラル
❐ モー タ ー制御に最適化 さ れた高速 8 ビ ッ ト SAR ADC
ロ ジ ッ ク ブ ロ ッ ク図
Port 3
Port 2
Port 1
Port 0
Analog
Drivers
PSoC CORE
System Bus
Global Digital Interconnect
プ ログ ラ ム可能な高精度ク ロ ッ ク 供給
[1] 24/48MHz 振動子
❐ 内部 ±5%
❐ オプ シ ョ ンの 32 kHz 水晶振動子 と PLL によ る高精度な
24MHz ク ロ ッ ク
❐ オプ シ ョ ンの最大 24MHz の外部振動子に対応
❐ ウ ォ ッ チ ド ッ グ と ス リ ープ用の内部発振子
SRAM
256 Bytes
SROM
Global Analog Interconnect
Flash 8K
CPUCore (M8C)
Interrupt
Controller
Sleep and
Watchdog
Multiple Clock Sources
(Includes IMO, ILO, PLL, and ECO)
柔軟性のある内蔵 メ モ リ
50,000 回の消去／書き込みサイ ク ル可能な 8K バイ ト フ
ラ ッ シュ
❐ 256 バイ ト SRAM によ るデー タ 領域
❐ イ ン シス テム シ リ アル プ ログ ラ ミ ング (ISSP) に対応
❐ フ ラ ッ シ ュ メ モ リ の部分的な書き換えに対応
❐ 柔軟性のある保護モー ド
❐ フ ラ ッ シ ュ メ モ リ によ る EEPROM のエ ミ ュ レーシ ョ ン
❐
■
プ ログ ラ マ ブルな ピ ン コ ン フ ィ ギ ュ レーシ ョ ン
すべてのGPIO で 25mAのシ ン ク 電流 と 10mAの ソ ース電流
を実現
❐ すべての GPIO で プルア ッ プ、 プルダウン、 High-Z、 ス ト
ロ ング、 オープ ン ド レ イ ンの各駆動モー ド に対応
❐ GPIO で最大 8 アナログ入力に、限定 さ れたルーテ ィ ングで
2 つの追加のアナログ入力
❐ GPIO 上で 2 個の 30mA アナログ出力を実現
❐ すべての GPIO で コ ン フ ィ ギ ュ レーシ ョ ン可能な割 り 込み
DIGITAL SYSTEM
Digital
Block
Array
ANALOG SYSTEM
Analog
Block Array
2 Columns
4 Blocks
1 Row
4 Blocks
SAR8 ADC
Analog
Ref
Analog
Input
Muxing
❐
Digital
Clocks
Multiply
Accum.
Decimator
I2C
POR and LVD
System Resets
Internal
Voltage
Ref.
SYSTEM RESOURCES
注
1. エ ラ ッ タ : デバイ スが 0°C ～ 70°C の温度範囲内で動作する時、周波数の誤差は ±2.5% に低下 さ れますが、極度の温度 (0°C よ り 低い温度や 70 °C よ り 高い温度 ) で動
作する時、 周波数の誤差は ±2.5% ～ ±5% です。 詳細については、 エ ラ ッ タ ( ページ 51) を参照 し て く だ さ い。
Cypress Semiconductor Corporation
文書番号 : 001-62937 Rev. *B
•
198 Champion Court
•
San Jose, CA 95134-1709
•
408-943-2600
改訂日 2014 年 11 月 25 日
CY8C23433、 CY8C23533
目次
PSoC 機能の概要 ............................................................... 3
PSoC コ ア ................................................................... 3
デジ タ ル シス テム............................................................... 3
アナログ シス テム .............................................................. 4
追加シ ス テム リ ソ ース ............................................... 5
PSoC デバイ スの特性 ................................................. 5
は じ めに ............................................................................. 6
ア プ リ ケーシ ョ ン ノ ー ト ............................................ 6
開発キ ッ ト .................................................................. 6
ト レーニ ング ............................................................... 6
CYPros コ ンサル タ ン ト .............................................. 6
ソ リ ュ ーシ ョ ン ラ イ ブ ラ リ ........................................ 6
テ ク ニ カル サポー ト ................................................... 6
開発ツール .......................................................................... 7
PSoC Designer ソ フ ト ウ ェ ア サブ シ ス テム .............. 7
PSoC Designer によ る設計 ............................................... 8
ユーザー モ ジ ュ ールの選択 ........................................ 8
ユーザー モ ジ ュ ールの コ ン フ ィ ギ ュ レーシ ョ ン ........ 8
構成 と 接続 .................................................................. 8
生成、 検証、 デバ ッ グ ................................................ 8
ピ ン配置 ............................................................................. 9
32 ピ ン製品のピ ン配置 ............................................... 9
28 ピ ン製品のピ ン配置 ............................................. 10
レ ジ ス タ リ フ ァ レ ン ス ..................................................... 11
レ ジ ス タ の表記法 ...................................................... 11
レ ジ ス タ マ ッ ピ ン グ テーブル .................................. 11
電気的仕様 ........................................................................ 15
文書番号 : 001-62937 Rev. *B
絶対最大定格.............................................................. 16
動作温度 ..................................................................... 16
DC 電気的特性 ........................................................... 17
AC 電気的特性 .......................................................... 31
パ ッ ケージ情報 ................................................................ 41
熱イ ン ピーダ ン ス ...................................................... 42
水晶振動子ピ ンの静電容量 ....................................... 42
はんだ リ フ ロ ピー ク温度 .......................................... 42
注文情報 ............................................................................ 44
略語 ................................................................................... 44
使用 し ている略号 ...................................................... 43
参考資料 ........................................................................... 44
本書の表記法 ................................................................... 45
測定単位 ..................................................................... 45
数値の表記 ........................................................................ 45
用語集 ............................................................................... 46
エ ラ ッ タ ........................................................................... 51
影響を受ける部品番号 .............................................. 51
CY8C23433 認定状態 ............................................... 51
CY8C23433 エ ラ ッ タ のま と め ................................. 51
改訂履歴 ........................................................................... 52
販売、 ソ リ ュ ーシ ョ ン、 および法律情報 ......................... 53
ワール ド ワ イ ド な販売 と 設計サポー ト ..................... 53
製品 ........................................................................... 53
PSoC® ソ リ ュ ーシ ョ ン ............................................ 53
サイ プ レ ス開発者コ ミ ュ ニ テ ィ ................................ 53
テ ク ニ カル サポー ト ................................................. 53
ページ 2/53
CY8C23433、 CY8C23533
PSoC コ ア
PSoC コ アは、 充実 し た機能セ ッ ト を持つ高性能なエ ン ジ ン で
す。 こ の コ ア は、 CPU、 メ モ リ 、 ク ロ ッ ク、 お よ び コ ン フ ィ
ギ ュ レーシ ョ ン可能な汎用 I/O (GPIO) を備えています。
M8C CPU コ アは、 最高 24 MHz で動作する高性能プ ロ セ ッ サ
で 400 万命令毎秒 (MIPS) の性能を持つ 8 ビ ッ ト ハーバー ド
アーキテ ク チ ャ マ イ ク ロ プ ロ セ ッ サを提供 し ます。 この CPU
では、 11 のベ ク タ を持つ割 り 込み コ ン ト ロー ラ ーを使用 し て、
リ アル タ イム組み込みイ ベン ト のプ ログ ラ ミ ングを簡素化 し て
います。 内蔵のス リ ープ タ イ マーやウ ォ ッ チ ド ッ グ タ イ マー
(WDT) を使用 し て、 プ ログ ラ ムの実行に対 し て タ イ ミ ング管理
や、 保護を行います。
メ モ リ は、 プ ログ ラ ム ス ト レージ用の 8KB フ ラ ッ シ ュ、 デー
タ ス ト レージ用の 256 バイ ト SRAM、 および フ ラ ッ シ ュ を使
用 し てエ ミ ュ レー ト する最大 2KB の EEPROM で構成 さ れてい
ます。 プ ログ ラ ム フ ラ ッ シ ュ メ モ リ は 64 バイ ト のブ ロ ッ ク 毎
に対 し て 4 段階の保護レ ベルを使用 し て、ソ フ ト ウ ェ アの IP 保
護を カ ス タ マ イ ズで き ます。
PSoC デバイ スは、 柔軟性のある各種内部ク ロ ッ ク ジ ェ ネ レー
タ を備えています。広い範囲の温度 と 電圧にわた っ て ±5%[2] の
精度を発揮する 24 MHz 内部 メ イ ン発振器 (IMO) も こ のジ ェ ネ
レー タ の 1 つです。 この 24MHz の IMO は、 周波数を 48MHz
に倍増 し て、 デジ タ ル シ ス テムで使用する こ と も で き ます。 ス
リ ープ タ イ マー と WDT 用に低消費電力の 32kHz 内部低速振動
子 (ILO) が用意 さ れています。 水晶精度を必要 と す る場合は、
ECO (32.768 kHz の外部水晶振動子 ) を リ アル タ イ ム ク ロ ッ ク
(RTC) と し て使用で き るほか、 必要に応 じ 、 PLL を使用 し て水
晶精度の 24 MHz シ ス テム ク ロ ッ ク を生成で き ます。 こ れら の
ク ロ ッ ク を、 プ ロ グ ラ マ ブルな ク ロ ッ ク 分周器 ( シ ス テム リ
ソ ースの一部 ) と 組み合わせて使用すれば、 ほぼあ ら ゆる タ イ
ミ ング要件を PSoC デバイ スに組み込む こ と がで き る柔軟性が
得られます。
PSoC の GPIO は、 デバイ スの CPU、 デジ タ ル リ ソ ース、 およ
びアナログ リ ソ ースに接続 し ています。各ピ ンの駆動モー ド は
8 つ の オ プ シ ョ ン か ら 選択 で き る た め、 外部 と の イ ン タ ー
フ ェ ース を非常に柔軟に設定で き ます。 また各ピ ンには、HIGH
デジ タ ル シ ス テム
デジ タ ル シ ス テムは 4 個の PSoC デジ タ ル ブ ロ ッ ク で構成 さ
れています。 各ブ ロ ッ クは 8 ビ ッ ト の リ ソ ースであ り 、 単独で
使用 で き る ほか、 他の ブ ロ ッ ク と 組み合わせ、 ユ ーザー モ
ジ ュ ール リ フ ァ レ ン ス と い う 8 ビ ッ ト 、16 ビ ッ ト 、24 ビ ッ ト 、
および 32 ビ ッ ト の周辺回路を構成する こ と も で き ます。
図 1. デジ タ ル シス テムのブ ロ ッ ク図
Port 3
Port 2
Port 1
To System Bus
Digital Clocks
FromCore
Port 0
ToAnalog
System
DIGITAL SYSTEM
Digital PSoC Block Array
8
8
4
Row 0
DBB00
DBB01
DCB02
DCB03
4
GIE[7:0]
GIO[7:0]
Global Digital
Interconnect
8
Row Output
Configuration
PSoC フ ァ ミ リ は、オン チ ッ プ コ ン ト ロー ラ ー デバイ ス を備え
た多 く のデバ イ ス で構成 さ れてい ます。 こ れ ら のデバ イ スは、
従来の MCU ベースのシ ス テム部品を複数使用 し た構成を、 低
コ ス ト で プ ログ ラ マ ブルな シ ン グル チ ッ プ デバイ ス で置き換
え る こ と を目的 と し ています。PSoC デバイ スは、コ ン フ ィ ギ ュ
レ ーシ ョ ン可能な アナロ グ ロ ジ ッ ク と デジ タ ル ロ ジ ッ ク のブ
ロ ッ ク を備え、 これ らのブ ロ ッ ク間の相互接続はプ ログ ラ ム可
能です。 このアーキテ ク チ ャ によ り 、 各ア プ リ ケーシ ョ ンの要
件を満たす カ ス タ マ イ ズ ペ リ フ ェ ラ ル コ ン フ ィ ギ ュ レ ーシ ョ
ン を 実現す る こ と がで き ま す。 さ ら に、 高速の中央処理装置
(CPU)、 フ ラ ッ シ ュ メ モ リ 、 SRAM デー タ メ モ リ 、 および コ ン
フ ィ ギ ュ レーシ ョ ン可能な I/O は、 便利な ピ ン配列およびパ ッ
ケージに収め られます。
PSoC アーキテ ク チ ャは、ロ ジ ッ ク ブ ロ ッ ク図 ( ページ 1) で示
し ている よ う に、 PSoC コ ア、 デジ タ ル シ ス テム、 アナ ロ グ シ
ス テム、シ ス テム リ ソ ースの 4 つの主要な領域で構成 さ れてい
ます。 コ ン フ ィ ギ ュ レ ーシ ョ ン可能なグローバル バスによ り 、
すべてのデバイ ス リ ソ ース を組み合わせて完全な カ ス タ ム シ
ス テムを構築で き ます。 PSoC の CY8C23x33 フ ァ ミ リ は、 グ
ローバル デジ タ ル と グローバル アナ ロ グ と の相互接続に接続
する最大 3 個の I/O ポー ト を備えています。 こ れら のポー ト か
ら 4 個のデジ タ ル ブ ロ ッ ク および 4 個のアナログ ブ ロ ッ ク に
ア ク セスで き ます。
レ ベル、 LOW レ ベル、 お よび前回読み出 し 時か ら の変化に基
づいてシ ス テム割 り 込みを発生する機能も あ り ます。
Row Input
Configuration
PSoC の機能概要
8
GOE[7:0]
GOO[7:0]
デジ タ ル ペ リ フ ェ ラ ルの コ ン フ ィ ギ ュ レ ーシ ョ ン には次のよ う な
も のがあ り ます。
■
PWM (8 ビ ッ ト および 16 ビ ッ ト )
■
デ ッ ド バン ド PWM (8 ビ ッ ト お よび 16 ビ ッ ト )
■
カ ウ ン タ ー (8 ～ 32 ビ ッ ト )
■
タ イ マー (8 ～ 32 ビ ッ ト )
■
選択可能なパ リ テ ィ を持つ UART 8 ビ ッ ト ( 最大 1 個 )
■
シ リ アル ペ リ フ ェ ラル イ ン タ ー フ ェ ース (SPI) マ ス タ ーおよび
ス レーブ ( 最大 1 個 )
■ I2C ス レーブ と マルチマ ス タ ー ( その内、1 個がシ ス テム
と し て使用可能 )
リ ソ ース
■
巡回冗長検査回路 (CRC) ／ジ ェ ネ レー タ (8 ～ 32 ビ ッ ト )
■
IrDA ( 最大 1 個 )
■
疑似 ラ ン ダム系列振動子 (8 ～ 32 ビ ッ ト )
任意のピ ン に任意の信号を送る こ と がで き る グ ロ ーバル バス
を通 じ て、 どの GPIO に も デジ タ ル ブ ロ ッ ク を接続で き ます。
また、 バスによ る信号の多重化や論理演算も 可能です。 こ のよ
う な柔軟な コ ン フ ィ ギ ュ レーシ ョ ンによ り 、 固定 さ れた周辺コ
ン ト ロー ラ ーに伴 う 制約を受けずに設計で き ます。
デジ タ ル ブ ロ ッ クは、 複数行に配置 さ れ、 1 行につ き 4 個があ
り ます。ブ ロ ッ ク の数は PSoC デバイ ス フ ァ ミ リ によ っ て異な
り ま す。 用途に応 じ て最適な シ ス テム リ ソ ース を選択で き ま
す。PSoC デバイ スの特性 ( ページ 5) に フ ァ ミ リ リ ソ ース を示
し ます。
注
2. エ ラ ッ タ : デバイ スが 0°C ～ 70°C の温度範囲内で動作する時、周波数の誤差は ±2.5% に低下 さ れますが、極度の温度 (0°C よ り 低い温度や 70 °C よ り 高い温度 ) で動
作する時、 周波数の誤差は ±2.5% ～ ±5% です。 詳細については、 エ ラ ッ タ ( ページ 51) を参照 し て く だ さ い。
文書番号 : 001-62937 Rev. *B
ページ 3/53
CY8C23433、 CY8C23533
アナログ シ ス テム
マ ブルな 8 ビ ッ ト SAR ADC は、最大 300Ksps で動作する最適
化 さ れた ADC であ り 、 単調性が保証 さ れています。 また、 モー
タ ー制御の用途に対応する機能 も備えています。
アナログ ブ ロ ッ ク ご と にオペア ン プ回路を持っ ているので、複
雑なアナログ信号系を構築で き ます。 アナログ周辺回路は柔軟
性が高 く 、 用途の具体的な要件に合わせて カ ス タ マ イ ズで き ま
す。 一般的な PSoC アナログ機能 と し て、 以下の機能があ り ま
す ( ほ と んどはユーザー モ ジ ュ ール と し て実現可能です )。
■
フ ィ ル タ (2 種のバン ド パス、 ローパス )
■
ア ン プ ( 最大 2 個、 48x ま でのゲ イ ン を選択可能 )
■
計装用ア ン プ ( 最大 1 個、 93x ま でのゲ イ ン を選択可能 )
■
コ ンパレー タ (1 個、 16 種類の し き い値を選択可能 )
■
DAC (6 ビ ッ ト DAC または 9 ビ ッ ト DAC)
■
乗算型 DAC (6 ビ ッ ト DAC または 9 ビ ッ ト DAC)
■
大電流出力 ド ラ イバ (30mA 駆動で 2 個 )
■
1.3V リ フ ァ レ ン ス電圧 ( シ ス テム リ ソ ース と し て可能 )
■
DTMF ダ イ ヤ ラ ー
■
変調器
■
相関器
■
ピー ク 検出器
■
他に多数の ト ポロ ジが可能
図 2. アナログ シス テムのブ ロ ッ ク図
P0[7]
P0[6]
P0[5]
P0[4]
P0[3]
P0[2]
P0[1]
P0[0]
AGNDIn RefIn
アナログ シ ス テムは、 8 ビ ッ ト SAR ADC と 4 個のコ ン フ ィ
ギ ュ レ ーシ ョ ン可能な ブ ロ ッ ク で構成 さ れています。 プ ロ グ ラ
P2[3]
P2[6]
P2[4]
P2[1]
P2[2]
P2[0]
Array Input Configuration
ACI0[1:0]
ACI1[1:0]
Block Array
ACB00
ACB01
ASD11
ASC21
アナログ ブ ロ ッ ク は、 1 個の連続時間 (CT) ブ ロ ッ ク と 2 個の
ス イ ッ チ ド キ ャパシ タ (SC) ブ ロ ッ クの 3 個のブ ロ ッ ク のカ ラ
ムで編成 さ れます。 アナログ カ ラ ム 0 には、 標準の SC ブ ロ ッ
ク ではな く 、 SAR8 ADC ブ ロ ッ クがあ り ます。
P0[7:0]
ACI2[3:0]
8-Bit SAR ADC
Analog Reference
Interface to
Digital System
RefHi
RefLo
AGND
Reference
Generators
AGNDIn
RefIn
Bandgap
M8C Interface (Address Bus, Data Bus, Etc.)
文書番号 : 001-62937 Rev. *B
ページ 4/53
CY8C23433、 CY8C23533
追加シ ス テム リ ソ ース
■
シ ス テム リ ソ ースは、 シ ス テムの構築に効果的な追加機能を提
供 し ます。一部のシ ス テム リ ソ ースについては既に前半で説明
し ま し た。 追加 リ ソ ース と し て、 乗算器、 デシ メ ー タ 、 低電圧
検出、 パワーオ ン リ セ ッ ト な どがあ り ます。 こ こ では、 各シ ス
テム リ ソ ースの利点について簡単に説明 し ます。
■
■
デジ タ ル ク ロ ッ ク分周器は、 各種用途向けに カ ス タ マ イ ズ
可能な 3 種類の ク ロ ッ ク周波数を提供 し ます。 こ のク ロ ッ ク
は、 デジ タ ル と アナログの両方のシ ス テムで使用で き ます。
デジ タ ル PSoC ブ ロ ッ ク を ク ロ ッ ク分周器 と し て使用する こ
と で、 さ ら に別のク ロ ッ ク を生成で き ます。
■
積和演算器 (MAC) は、 32 ビ ッ ト 加算器が付加 さ れた高速 8
ビ ッ ト 乗算器を提供 し 、 一般的な数学演算やデジ タ ル フ ィ
ル タ 処理を支援 し ます。
デシ メ ー タ は、 デル タ シグマ ADC の作成な どのデジ タ ル信
号処理用途向けに カ ス タ ム ハー ド ウ ェ ア フ ィ ル タ ーを提供
し ます。
I2Cモ ジ ュ ールは100kHz と 400kHz での2線式の通信をサポー
ト し ます。 ス レーブ、 マス タ ー、 およびマルチマス タ ーのい
ずれのモー ド に も対応で き ます。
■
低電圧検出 (LVD) 割 り 込みは、 電圧レ ベルの低下を通知する
信号を ア プ リ ケーシ ョ ンに送信 し ます。 同時に、 高度な
POR ( パワーオン リ セ ッ ト ) 回路を使用する こ と でシ ス テム
監視が不要にな り ます。
■
1.3V の内部 リ フ ァ レ ン ス電圧は、 ADC や DAC な どのアナロ
グ シ ス テムに リ フ ァ レ ン ス電圧を提供 し ます。
PSoC デバイ スの特性
PSoC デバイ スの特性に応 じ て、 デジ タ ル シ ス テム と アナ ロ グ シス テムは 16 個、 8 個、 または 4 個のデジ タ ル ブ ロ ッ ク と 12 個、
6 個、 または 3 個のアナログ ブ ロ ッ ク を持つ こ と がで き ます。 表 1 に特定の PSoC デバイ ス グループ で使用可能な リ ソ ース を示
し ます。
表 1. PSoC デバイ スの特性
PSoC 型番
デジ タ ル
I/O 数
デジ タ ル
行数
CY8C29x66
最大 64
4
CY8C28xxx
最大 44
CY8C27x43
最大 3
デジ タ ル
ブロ ッ ク
数
16
アナ ロ グ
入力数
アナ ロ グ
出力数
アナ ロ グ
カ ラ ム数
最大 12
4
4
最大 12
最大 44
最大 4
アナ ロ グ
ブロ ッ ク
数
12
2K
フラ ッシュ
メモリ
サイ ズ
32K
16K
有
SRAM
サイ ズ
最大 6
最大
12 + 4[3]
1k
SAR
ADC
無
最大 44
2
8
最大 12
4
4
12
256
16K
無
CY8C24x94
最大 56
1
4
最大 48
2
2
6
1K
16K
無
CY8C24x23A
最大 24
1
4
最大 12
2
2
6
256
4K
無
CY8C23x33
最大 26
1
4
最大 12
2
2
4
256
8K
有
CY8C24x33
最大 26
1
4
最大 12
2
2
4
256
8K
有
CY8C22x45
最大 38
2
8
最大 38
0
4
6[3]
1K
16K
無
CY8C21x45
最大 24
1
4
最大 24
0
4
6[3]
512
8K
有
CY8C21x34
最大 28
1
4
最大 28
0
2
4[3]
512
8K
無
CY8C21x23
最大 16
1
4
最大 8
0
2
4[3]
256
4K
無
CY8C20x34
最大 28
0
0
最大 28
0
0
3
[3、 4]
512
8K
無
CY8C20xx6
最大 36
0
0
最大 36
0
0
3[3、 4]
最大 2K
最大 32K
無
注
3. アナ ロ グ機能に制約あ り
4. 2 個のアナ ロ グ ブ ロ ッ ク と 1 個の CapSense®。
文書番号 : 001-62937 Rev. *B
ページ 5/53
CY8C23433、 CY8C23533
は じ めに
PSoC シ リ コ ン を効率的に理解する には、 こ のデー タ シー ト を
読み、 PSoC Designer 統合開発環境 (IDE) を使用 し てみる こ と
を お勧め し ます。こ のデー タ シー ト は PSoC 集積回路の概要を
紹介する もので、 特定のピ ンおよびレ ジ ス タ の仕様 と 電気的仕
様を示 し ます。
詳細情報やプ ログ ラ ミ ングの詳細については、 「PSoC® テ ク ニ
カル リ フ ァ レ ン ス マニ ュ アル」 を参照 し て く だ さ い。
注文、 パ ッ ケージ、 および電気的仕様の最新情報については、
http://www.cypress.com に掲載 し ている PSoC デバイ ス デー
タ シー ト を参照 し て く だ さ い。
ア プ リ ケーシ ョ ン ノ ー ト
サイ プ レ スのア プ リ ケーシ ョ ン ノ ー ト は、 PSoC を使 っ た多
種多様な設計への優れた入門書であ り 、
http://www.cypress.com か ら入手で き ます。
ト レ ーニ ン グ
PSoC の無料技術 ト レーニ ング ( オ ンデマ ン ド 、 Webinar、
ワー ク シ ョ ッ プ ) は、 オン ラ イ ン で http:// www.cypress.com で
受講で き ます。 こ の ト レーニ ングでは、 各種の ト ピ ッ ク やスキ
ル レ ベルを カバー し てお り 、 お客様の設計を支援 し ます。
CYPros コ ンサル タ ン ト
認定 さ れた PSoC コ ンサル タ ン ト が、 技術支援から完成 し た
PSoC 設計ま でのあ ら ゆる ニーズに対応 し ます。 CYPros の検
索、 問い合わせ、 または PSoC コ ンサル タ ン ト と し ての認定
申請については、 http://www.cypress.com を ご覧 く だ さ い。
ソ リ ュ ーシ ョ ン ラ イ ブ ラ リ
ソ リ ュ ーシ ョ ン を重視 し た設計のラ イ ブ ラ リ を ご覧 く だ さ い。
ラ イ ブ ラ リ には、 設計を素早 く 完成する う えで役立つ、 フ ァ ー
ムウ ェ アおよびハー ド ウ ェ ア設計フ ァ イルを含む さ ま ざ ま なア
プ リ ケーシ ョ ン設計が用意 さ れています。
開発キ ッ ト
テ ク ニ カル サポー ト
PSoC 開発キ ッ ト は、 サイ プ レ スのオン ラ イ ン ス ト ア
(www.cypress.com) で入手で き ます。 また、 各地域や世界規模
で Arrow、 Avnet、 Digi-Key、 Farnell、 Future Electronics、
Newark な どの販売代理店網が広がっ ているので、 こ ち ら から
お求めいただ く こ と も で き ます。
技術的な問題について支援が必要な場合は、
KnowledgeBase 記事および フ ォ ー ラ ム
(http://www.cypress.com) で を検察 し て く だ さ い。 解決策が見
つから ない場合は、 テ ク ニ カル サポー ト (1-800-541-4736) ま
でご連絡 く だ さ い。
文書番号 : 001-62937 Rev. *B
ページ 6/53
CY8C23433、 CY8C23533
開発ツール
画期的な統合設計環境 (IDE) である PSoC Designer™ を使 う
と 、 ユーザーが必要 と する ア プ リ ケーシ ョ ン要件を満たすよ う
PSoC を カ ス タ マ イ ズする こ と が可能にな り ます。 PSoC
Designer ソ フ ト ウ ェ アは、 シ ス テム設計や市場投入ま での時
間を早めるお手伝いを いた し ます。 ユーザー モ ジ ュ ール と 呼
ばれる予め用意 さ れたアナログ周辺回路やデジ タ ル周辺回路の
ラ イ ブ ラ リ を、 ド ラ ッ グ＆ ド ロ ッ プによ る設計環境内で利用 し
て独自のア プ リ ケーシ ョ ン を開発で き ます。 また、 動的に生成
さ れる ア プ リ ケーシ ョ ン プ ロ グ ラ ミ ン グ イ ン タ ー フ ェ ース
(API) の コ ー ド ラ イ ブ ラ リ を活用 し なが ら、 設計を カ ス タ マ イ
ズする こ と も可能です。 そ し て、 設計のデバ ッ グおよびテ ス ト
は、 回路内エ ミ ュ レーシ ョ ンや標準 ソ フ ト ウ ェ ア デバ ッ グ機
能な ど を備えた統合デバ ッ グ環境で行います。 PSoC Designer
には以下が含まれます。
コ ー ド 生成ツール
コ ー ド 生成ツールは、 PSoC Designer のイ ン タ ー フ ェ ース内
で途切れる こ と な く 動作 し 、 様々なデバ ッ ギング ツールで テ
ス ト 済みです。 C、 アセ ン ブ リ 、 または両方の組み合わせで開
発で き ます。
アセ ン ブ ラ : アセ ン ブ ラ では、 アセ ン ブ リ コ ー ド を C コ ー ド
と シームレ スに組み合わせる こ と がで き ます。 リ ン ク ラ イ ブ
ラ リ では、 自動的に絶対ア ド レ ス指定を使用で き るほか、 相対
モー ド で コ ンパイル さ れた上で他のソ フ ト ウ ェ ア モ ジ ュ ール
と リ ン ク し 、 絶対ア ド レ ス指定を取得する こ と も で き ます。
C 言語コ ンパイ ラ : PSoC フ ァ ミ リ のデバイ ス をサポー ト する
C 言語コ ンパイ ラ を利用で き ます。 これらの製品を使用する こ
と で、 PSoC フ ァ ミ リ デバイ ス向けに完成 し た C プ ログ ラ ム
を作成で き ます。
■
デバイ ス、 ユーザー モ ジ ュ ール コ ン フ ィ ギ ュ レーシ ョ ンお
よびダ イ ナ ミ ッ ク リ コ ン フ ィ ギ ュ レーシ ョ ン向けのア プ リ
ケーシ ョ ン エデ ィ タ グ ラ フ ィ カル ユーザー イ ン タ ー フ ェ ー
ス (GUI)
こ れら の最適化 C コ ンパイ ラは、 PSoC のアーキテ ク チ ャ に
合わせて設定 し た C 言語のすべての機能を提供 し ます。 こ れ
ら のコ ンパイ ラ には、 ポー ト と バスの動作、 標準のキーパ ッ ド
と デ ィ ス プ レ イのサポー ト 、 および拡張計算機能を提供する組
み込みラ イ ブ ラ リ が付属 し ています。
■
広範なユーザー モ ジ ュ ール カ タ ロ グ
デバ ッ ガ
■
統合ソ ース コ ー ド エデ ィ タ (C お よびアセ ン ブ リ 言語 )
■
サイ ズや使用期限のない無料の C コ ンパイ ラ
■
内蔵デバ ッ ガ
■
イ ンサーキ ッ ト エ ミ ュ レー タ
PSoC Designer はハー ド ウ ェ アによ る イ ンサーキ ッ ト エ ミ ュ
レーシ ョ ン機能を提供するデバ ッ グ環境を備えている ため、
PSoC デバイ スの内部状態を観察みながら実シ ス テムで プ ログ
ラ ムに対 し て テ ス ト を行 う こ と がで き ます。設計者はデバ ッ ガ
コ マ ン ド を使用 し て、 デー タ メ モ リ の読み出 し と プ ログ ラ ム、
読み出 し と 書き込み、 I/O レ ジス タ の読み出 し と 書き込み、
CPU レ ジ ス タ の読み出 し と 書き込み、 ブ レー ク ポ イ ン ト の設
定 と 消去、 プ ログ ラ ムの実行、 停止、 およびス テ ッ プ制御が可
能です。 また、 調査対象のレ ジ ス タ と メ モ リ 位置の ト レース
バ ッ フ ァ をデバ ッ ガで作成する こ と も で き ます。
通信イ ン タ ー フ ェ ースの組み込みサポー ト 機能は以下の通 り
です。
2
❐ ハー ド ウ ェ アおよび ソ フ ト ウ ェ ア I C ス レーブ と マス タ ー
❐ フルス ピー ド USB 2.0
❐ 最大 4 個の全二重汎用非同期レ シーバ／ ト ラ ン ス ミ ッ タ
(UART) 、 SPI マス タ ーおよび SPI ス レーブ、 および無線
PSoC Designer は、 PSoC 1 デバイ スの全ラ イ ブ ラ リ をサポー
ト し てお り 、 Windows XP、 Windows Vista、 Windows 7 上で
動作 し ます。
■
PSoC Designer ソ フ ト ウ ェ ア サブ シ ス テム
設計エ ン ト リ
チ ッ プ レ ベル ビ ュ ーでは、 まずの対象の基本デバイ ス を選択
し ます。 次に、 PSoC ブ ロ ッ ク を使用する アナログ と デジ タ ル
の各種オ ンボー ド コ ンポーネ ン ト ( ユーザー モ ジ ュ ール ) を選
択 し ます。 ユーザー モ ジ ュ ールの例 と し て、 アナロ グ - デジ
タ ル変換器 (ADC) 、 デジ タ ル - アナログ変換器 (DAC) 、 ア ン
プ、 フ ィ ル タ があ り ます。 選択 し たア プ リ ケーシ ョ ン向けに
ユーザー モ ジ ュ ールを コ ン フ ィ ギ ュ レーシ ョ ン し 、 他のユー
ザー モ ジ ュ ールや適切な ピ ン に接続 し ます。 その後、 プ ロ
ジ ェ ク ト を生成 し ます。 それによ り 、 ア プ リ ケーシ ョ ンのプ ロ
グ ラ ミ ングに使用で き る API と ラ イ ブ ラ リ がプ ロ ジ ェ ク ト に
事前設定 さ れます。
また このツールを使用する と 、 マルチ コ ン フ ィ ギ ュ レーシ ョ
ンやダ イ ナ ミ ッ ク リ コ ン フ ィ ギ ュ レーシ ョ ン によ り 容易に開
発で き ます。 ダ イ ナ ミ ッ ク リ コ ン フ ィ ギ ュ レーシ ョ ン によ り 、
実行中に コ ン フ ィ ギ ュ レーシ ョ ン を変更で き ます。 こ の機能に
よ っ て、 一つのア プ リ ケーシ ョ ン で 100 パーセ ン ト 以上の
PSoC リ ソ ース を使用する こ と がで き ます。
文書番号 : 001-62937 Rev. *B
オン ラ イ ン ヘルプ システム
オン ラ イ ン ヘルプ シス テムでは、 オン ラ イ ン で コ ン テキス ト
依存ヘルプが表示 さ れます。 それぞれの機能のサブ シ ス テムに
は固有のコ ン テキス ト 依存ヘルプがあ り 、 操作手順のヘルプや
ク イ ッ ク リ フ ァ レ ン ス と し て使用で き ます。 また、 このヘル
プ シ ス テムはチ ュ ー ト リ アルを備え、 さ ら に FAQ と オン ラ イ
ン サポー ト フ ォ ー ラ ムへの リ ン ク を記述 し ているので、 デザ
イ ン段階で初めて使用する際のス タ ー ト ガ イ ド と し て役立ち
ます。
イ ンサーキ ッ ト エ ミ ュ レー タ
コ ス ト の低 く 、 機能性の高い ICE ( イ ンサーキ ッ ト エ ミ ュ レー
タ ) が開発作業をサポー ト する ために用意 さ れています。 こ の
ハー ド ウ ェ アは単独のデバイ ス を プ ログ ラ ムで き ます。
こ のエ ミ ュ レー タ は、 USB ポー ト を介 し て PC に接続する 1
つの基本ユニ ッ ト で構成 さ れています。 こ の基本ユニ ッ ト は汎
用型で、 すべての PSoC デバイ スで動作 し ます。 各デバイ ス
フ ァ ミ リ のエ ミ ュ レーシ ョ ン ポ ッ ド は、 それぞれ別々に用意
さ れています。 エ ミ ュ レーシ ョ ン ポ ッ ド は、 作業対象の基板
上の PSoC デバイ ス と 置き換わ り 、 全速 (24MHz) で動作 し ま
す。
ページ 7/53
CY8C23433、 CY8C23533
PSoC Designer を使用 し たデザイ ン
PSoC デバイ スの開発プ ロ セスは、 従来の機能固定のマ イ ク ロ
プ ロ セ ッ サの開発プ ロ セス と は異な り ます。 設定可能なアナロ
グ と デジ タ ル ハー ド ウ ェ ア ブ ロ ッ ク によ り 、 PSoC アーキテ
ク チ ャ に独自の柔軟性が も た ら さ れ、 開発時の仕様変更の管理
や在庫費用の低減に役立ち ます。 これ らの コ ン フ ィ ギ ュ レー
シ ョ ン可能な リ ソ ースは PSoC ブ ロ ッ ク と 呼ばれ、 ユーザー
が選択可能な さ ま ざ ま な機能を実装で き ます。 PSoC 開発プ ロ
セスは次の通 り です。
1. ユーザー モ ジ ュ ールの選択
2. ユーザー モ ジ ュ ールの設定
3. 構成 と 接続
4. 生成、 検証、 およびデバ ッ グ
ユーザー モ ジ ュ ールの選択
PSoC Designer は、 あ らか じ め構築 さ れ、 テ ス ト 済みのハー
ド ウ ェ ア周辺コ ンポーネン ト ( ユーザー モジ ュ ール と 呼ばれる )
のラ イ ブ ラ リ を備えています。 ユーザー モ ジ ュ ールによ り 、
アナログ と デジ タ ル両方の周辺デバイ スの選択 と 実装を簡素化
で き ます。
ユーザー モ ジ ュ ールの設定
選択 し た各ユーザー モ ジ ュ ールによ っ て、 選択 し た機能を実
装する基本的な レ ジ ス タ 設定が確立 さ れます。 また、 コ ンポー
ネ ン ト の適格な コ ン フ ィ ギ ュ レーシ ョ ン を特定のア プ リ ケー
シ ョ ンに合わせる よ う にするパ ラ メ ー タ と プ ロパテ ィ も 提供 さ
れます。 例えば、 PWM ユーザー モ ジ ュ ールでは、 デジ タ ル
PSoC ブ ロ ッ ク を 1 つまたは複数設定 し 、 それぞれは 8 ビ ッ ト
の分解能を持ち ます。 これ らのパ ラ メ ー タ を使っ て、 パルス幅
と デ ュ ーテ ィ サイ クルを設定で き ます。 選択 し たア プ リ ケー
シ ョ ンに対応する よ う に、 パ ラ メ ー タ と プ ロパテ ィ を コ ン フ ィ
ギ ュ レーシ ョ ン し ます。 値は直接入力する こ と も、 ド ロ ッ プダ
ウン メ ニ ュ ーから選択する こ と も で き ます。 すべてのユー
ザー モ ジ ュ ールはデー タ シー ト に文書化 さ れ、 PSoC
Designer またはサイ プ レ スのウ ェ ブサイ ト で直接確認で き ま
す。 これらのユーザー モ ジ ュ ール デー タ シー ト には、 ユー
ザー モ ジ ュ ールの内部動作に関する説明 と 性能仕様が記載 さ
れています。 また、 各デー タ シー ト にはユーザー モ ジ ュ ール
の各パ ラ メ ー タ の使用方法や、 設計を適切に実装する ために必
要なその他の情報 も ま と め られています。
文書番号 : 001-62937 Rev. *B
構成 と 接続
ユーザー モ ジ ュ ールを他のモ ジ ュ ールお よび I/O ピ ン に相互
接続する こ と によ っ て、 チ ッ プ レ ベルで信号処理チ ェ ーン を
構築する こ と がで き ます。 すべてのオン チ ッ プ リ ソ ース を完
全に制御で き る よ う に、 選択、 コ ン フ ィ ギ ュ レーシ ョ ン、 およ
びルーテ ィ ングを行います。
生成、 検証、 お よびデバ ッ グ
ハー ド ウ ェ アの コ ン フ ィ ギ ュ レーシ ョ ンのテ ス ト 、 またはプ ロ
ジ ェ ク ト のコ ー ド 開発への移行の準備がで き た ら 、 「コ ン フ ィ
ギ ュ レーシ ョ ン フ ァ イルの生成」 手順を実行 し ます。 このス
テ ッ プ で PSoC Designer によ っ て生成 さ れる ソ ース コ ー ド は、
仕様に合わせてデバイ ス を自動的に設定 し 、 シ ス テム用のソ フ
ト ウ ェ ア を提供 し ます。 生成 さ れた コ ー ド は、 実行時に発生す
るハー ド ウ ェ ア イ ベ ン ト の制御 と それに対する応答を実現す
る高レ ベル API、 および必要に応 じ て修正 し て使用で き る割 り
込みサービ ス ルーチ ン を提供 し ます。
高い完成度のコ ー ド 開発環境によ り 、 C、 アセ ン ブ リ 言語、 ま
たはその両方を使用 し たア プ リ ケーシ ョ ンの開発 と カ ス タ マ イ
ズが可能です。
開発プ ロ セスの最後のス テ ッ プは、 PSoC Designer のデバ ッ
ガ内で進めます ( 接続のア イ コ ン を ク リ ッ ク し てア ク セス し ま
す )。 PSoC Designer によ っ て HEX イ メ ージが ICE にダウン
ロー ド さ れ、 フ ルス ピー ド で実行 さ れます。 PSoC Designer
のデバ ッ グ機能は、 何倍も 高価なデバ ッ グ シ ス テムの機能に
匹敵 し ます。 デバ ッ グ イ ン タ ー フ ェ ースは、 シ ングル ス テ ッ
プ実行、 ブ レー ク ポ イ ン ト ま での実行、 変数値の追跡な どの従
来から の機能のほか、 大容量の ト レース バ ッ フ ァ を備えてい
ます。 それは、 ア ド レ ス と デー タ バス値の監視、 メ モ リ 位置
の監視、 外部信号の監視な どの複雑な ブ レー ク ポ イ ン ト イ ベ
ン ト を定義で き ます。
ページ 8/53
CY8C23433、 CY8C23533
ピ ン配置
CY8C23X33 PSoC は、 32 ピ ン QFN と 28 ピ ン SSOP パ ッ ケージで出荷 さ れます。 以下の表 と 図に示 し ている Vss および Vdd を除
いて各ポー ト ピ ン ( 「P」 のラ ベル付き ) はデジ タ ル I/O が可能です。
32 ピ ン製品のピ ン配置
表 2. ピ ン定義 - 32 ピ ン (QFN)
P2[7] GPIO
1
I/O
2
I/O
3
I/O
I
4
I/O
I
5
I/O
AVref
P2[5] GPIO
NC
接続な し
7
I/O
8
I/O
P1[7] I2C シ リ アル ク ロ ッ ク (SCL)
P1[5] I2C シ リ アル デー タ (SDA)
NC 接続な し
10
I/O
P1[3] GPIO
11
I/O
P1[1] GPIO、 水晶振動子入力 (XTAL in)、 I2C シ リ アル ク
ロ ッ ク (SCL)、 ISSP-SCLK*
Vss グ ラ ン ド 接続
9
電源
13
I/O
14
I/O
15
I/O
P1[0] GPIO、 水晶振動子出力 (XTAL out)、 I2C シ リ アル
デー タ (SDA)、 ISSP-SDATA*
P1[2] GPIO
I/O
P1[6] GPIO
19
I/O
I
XRES 内部プルダウ ン抵抗付きのア ク テ ィ ブ HIGH の外部
リセッ ト ピン
P2[0] 直接ス イ ッ チ ド キ ャパシ タ ブ ロ ッ ク入力
20
I/O
I
21
I/O
22
I/O
P2[2] 直接ス イ ッ チ ド キ ャパシ タ ブ ロ ッ ク入力
P2[4] 外部アナログ グ ラ ン ド (AGnd)
P2[6] 外部基準電圧 (VRef)
23
I/O
I
P0[0]
24
I/O
I
P0[2]
18
入力
25
NC
QFN
(Top View)
24
23
22
21
20
19
18
17
P0[2], A, I
P0[0], A, I
P2[6], Vref
P2[4], AGnd
P2[2], A, I
P2[0], A, I
XRES
P1[6], GPIO
アナログ カ ラム マルチプ レ クサ入力および ADC 入力
アナログ カ ラム マルチプ レ クサ入力および ADC 入力
接続な し
26
I/O
I
P0[4]
27
I/O
I
P0[6]
アナログ カ ラム マルチプ レ クサ入力および ADC 入力
VDD
電源電圧
28
1
2
3
4
5
6
7
8
P1[4] GPIO、 外部 ク ロ ッ ク IP
NC 接続な し
16
17
GPIO, P2[7]
GPIO, P2[5]
A, I, P2[3]
A, I, P2[1]
AVref, P3[0]
NC
I2C SCL, P1[7]
I2C SDA, P1[5]
9
10
11
12
13
14
15
16
P2[3] 直接ス イ ッ チ ド キ ャパシ タ ブ ロ ッ ク入力
P2[1] 直接ス イ ッ チ ド キ ャパシ タ ブ ロ ッ ク入力
P3[0][4] GPIO/ADC Vref ( 任意 )
NC
GPIO P1[3]
I2C SCL, XTALin, P1[1]
Vss
I2C SDA, XTALout, P1[0]
GPIO P1[2]
GPIO, EXTCLK, P1[4]
NC
6
12
図 3. CY8C23533 32 ピ ン PSoC デバイ ス
P0[1], A, I
P0[3], A, IO
P0[5], A, IO
P0[7], A, I
Vdd
P0[6], A, I
P0[4], A, I
NC
説明
32
31
30
29
28
27
26
25
タ イプ
ピン
番号 デジ タ ル アナログ ピ ン名
電源
アナログ カ ラム マルチプ レ クサ入力および ADC 入力
29
I/O
I
P0[7]
アナログ カ ラム マルチプ レ クサ入力および ADC 入力
30
I/O
I/O
P0[5]
アナロ グ カ ラ ム マルチ プ レ クサ入力、 カ ラ ム出力、
および ADC 入力
31
I/O
I/O
P0[3]
アナロ グ カ ラ ム マルチ プ レ クサ入力、 カ ラ ム出力、
および ADC 入力
32
I/O
I
P0[1]
アナログ カ ラム マルチプ レ クサ入力および ADC 入力
凡例 : A = アナ ロ グ、 I = 入力、 O = 出力。
注
4. P3[0] は奇数のポー ト であ るが、 ピ ン配置では左側に配置 さ れます。
文書番号 : 001-62937 Rev. *B
ページ 9/53
CY8C23433、 CY8C23533
28 ピ ン製品のピ ン配置
表 3. ピ ン定義 - 28 ピ ン (SSOP)
ピン
番号
1
2
図 4.
タ イプ
デジ
タル
I/O
I/O
アナ
ログ
I
I/O
ピ ン名
P0[7]
P0[5]
説明
アナログ カ ラ ム マルチ プ レ クサ IP
および ADC IP
アナログ カ ラ ム マルチ プ レ クサ IP
および カ ラ ム O/P および ADC IP
3
I/O
I/O
P0[3]
アナログ カ ラ ム マルチ プ レ クサ IP
および カ ラ ム O/P および ADC IP
4
I/O
I
P0[1]
5
I/O
P2[7]
アナログ カ ラ ム マルチ プ レ クサ IP
および ADC IP
GPIO
6
I/O
P2[5]
GPIO
7
I/O
I
P2[3]
直接ス イ ッ チ ド キ ャパシ タ 入力
8
I/O
I
P2[1]
直接ス イ ッ チ ド キ ャパシ タ 入力
9
I/O
AVref
P3[0][5]
GPIO/ADC Vref ( 任意 )
10
I/O
P1[7]
I2C SCL
11
I/O
P1[5]
I2C SDA
12
I/O
P1[3]
13
I/O
P1[1]
14
電源
I/O
15
図 5. CY8C23433 28 ピ ン PSoC デバイ ス
AIO, P0[7]
1
28
Vdd
IO, P0[5]
2
27
P0[6], AIO, AnColMux and ADC IP
IO, P0[3]
3
26
P0[4], AIO, AnColMux and ADC IP
AIO, P0[1]
4
25
P0[2], AIO, AnColMux and ADC IP
IO, P2[7]
5
24
P0[0], AIO, AnColMux and ADC IP
IO, P2[5]
6
23
P2[6], VREF
AIO, P2[3]
7
22
P2[4], AGND
AIO, P2[1]
8
21
P2[2], AIO
AVref, IO, P3[0]
9
20
P2[0], AIO
I2C SCL, IO, P1[7]
10
19
P3[1], IO
I2C SDA, IO, P1[5]
11
18
P1[6], IO
IO, P1[3]
12
17
P1[4], IO, EXTCLK
I2C SCL,ISSP SCL,XTALin,IO, P1[1]
13
16
P1[2], IO
Vss
14
15
P1[0],IO,XTALout,ISSP SDA,I2C SDA
SSOP
GPIO
[6]
GPIO、 Xtal 入力、 I2C SCL、 ISSP
SCL
Vss
グラ ン ド ピン
P1[0][6]
GPIO、 Xtal 出力、 I2C SDA、 ISSP
SDA
16
I/O
P1[2]
GPIO
17
I/O
P1[4]
18
I/O
P1[6]
GPIO、 外部 ク ロ ッ ク IP
GPIO
19
I/O
P3[1][7]
GPIO
20
I/O
I
P2[0]
直接ス イ ッ チ ド キ ャパシ タ 入力
21
I/O
I
P2[2]
直接ス イ ッ チ ド キ ャパシ タ 入力
22
I/O
P2[4]
外部アナ ログ グ ラ ン ド (AGnd)
23
I/O
P2[6]
アナログ電圧 リ フ ァ レ ン ス (VRef)
24
I/O
I
P0[0]
アナログ カ ラ ム マルチ プ レ クサ IP
および ADC IP
25
I/O
I
P0[2]
アナログ カ ラ ム マルチ プ レ クサ IP
および ADC IP
26
I/O
I
P0[4]
アナログ カ ラ ム マルチ プ レ クサ IP
および ADC IP
27
I/O
I
P0[6]
アナログ カ ラ ム マルチ プ レ クサ IP
および ADC IP
28
電源
Vdd
電源電圧
凡例 : A = アナ ロ グ、 I = 入力、 O = 出力。
注
5. P3[0] は奇数のポー ト であ るが、 ピ ン配置では左側に配置 さ れます。
6. POR ( パワーオ ン リ セ ッ ト ) の時に High-Z と な ら ない ISSP ピ ン
7. P3[1] は偶数のポー ト であ るが、 ピ ン配置では右側に配置 さ れます。
文書番号 : 001-62937 Rev. *B
ページ 10/53
CY8C23433、 CY8C23533
レジス タ リ フ ァ レ ンス
レ ジ ス タ マ ッ ピ ン グ テーブル
このセ ク シ ョ ン では、 マ ッ ピ ング テーブルによ り CY8C23433
PSoC デバイ スのレ ジ ス タ を オ フ セ ッ ト 順序で示 し ます。
レ ジ ス タ の表記法
表 4 に、 本節で使用 し ている レ ジ ス タ の表記法を示 し ます。
表 4. レ ジ ス タ の表記法
表記法
説明
R
読み出 し レ ジ ス タ またはビ ッ ト
W
書き込みレ ジ ス タ またはビ ッ ト
L
論理レ ジ ス タ またはビ ッ ト
C
ク リ ア可能な レ ジ ス タ またはビ ッ ト
#
ア ク セスはビ ッ ト 固有
文書番号 : 001-62937 Rev. *B
PSoC デバイ スには、全部で 512 バイ ト のレ ジス タ ア ド レ ス空
間があ り ます。 レ ジ ス タ 空間は、 I/O 空間を示 し 、 バ ッ ク 0 と
バン ク 1 の 2 バン ク に区分 さ れます。フ ラ グ レ ジス タ (CPU_F)
内の XIO ビ ッ ト は、 ユーザーがア ク セス し ているバン ク を判定
し ます。 XIO ビ ッ ト が 1 にセ ッ ト さ れる場合、 ユーザーはバン
ク 1 にア ク セス し ています。
注 次のレ ジ ス タ マ ッ ピ ング テーブルでは、 空白のフ ィ ール ド
は予約済みで、 ア ク セス し てはな り ません。
ページ 11/53
CY8C23433、 CY8C23533
表 5. レ ジ ス タ マ ッ プ バン ク 0 テーブル : ユーザー空間
DBB00DR0
DBB00DR1
DBB00DR2
DBB00CR0
DBB01DR0
DBB01DR1
DBB01DR2
ア ド レス
(1、 16 進 )
00
01
02
03
04
05
06
07
08
09
0A
0B
0C
0D
0E
0F
10
11
12
13
14
15
16
17
18
19
1A
1B
1C
1D
1E
1F
20
21
22
23
24
25
26
DBB01CR0
27
#
DCB02DR0
28
#
DCB02DR1
29
W
DCB02DR2
2A
RW
DCB02CR0
DCB03DR0
DCB03DR1
DCB03DR2
DCB03CR0
2B
2C
2D
2E
2F
30
31
32
33
34
35
36
37
38
39
#
#
W
RW
#
レジス タ名
PRT0DR
PRT0IE
PRT0GS
PRT0DM2
PRT1DR
PRT1IE
PRT1GS
PRT1DM2
PRT2DR
PRT2IE
PRT2GS
PRT2DM2
PRT3DR
PRT3IE
PRT3GS
PRT3DM2
ア ク セス
名称
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
#
W
RW
#
#
W
RW
AMX_IN
ARF_CR
CMP_CR0
ASY_CR
CMP_CR1
SARADC_DL
ア ド レス
(1、 16 進 )
40
41
42
43
44
45
46
47
48
49
4A
4B
4C
4D
4E
4F
50
51
52
53
54
55
56
57
58
59
5A
5B
5C
5D
5E
5F
60
61
62
63
64
65
66
RW
#
#
RW
アア ド レス
(1、 16 進 )
80
81
82
83
84
85
86
87
88
89
8A
8B
8C
8D
8E
8F
90
91
92
93
94
95
96
97
98
99
9A
9B
9C
9D
9E
9F
A0
A1
A2
A3
A4
A5
A6
RW
A7
DEC_CR1
E7
RW
A8
MUL0_X
E8
W
ア ク セス
67
名称
ASD11CR0
ASD11CR1
ASD11CR2
ASD11CR3
ASC21CR0
ASC21CR1
ASC21CR2
ASC21CR3
RW
68
SARADC_CR0
SARADC_CR1
TMP_DR0
TMP_DR1
TMP_DR2
TMP_DR3
ACB00CR3
ACB00CR0
ACB00CR1
ACB00CR2
ACB01CR3
ACB01CR0
ACB01CR1 *
ACB01CR2 *
ア ク セス
INT_MSK0
INT_MSK1
INT_VC
RES_WDT
DEC_DH
DEC_DL
DEC_CR0
ア ド レス
(1、 16 進 )
C0
C1
C2
C3
C4
C5
C6
C7
C8
C9
CA
CB
CC
CD
CE
CF
D0
D1
D2
D3
D4
D5
D6
D7
D8
D9
DA
DB
DC
DD
DE
DF
E0
E1
E2
E3
E4
E5
E6
名称
RW
RW
RW
RW
RW
RW
RW
RW
I2C_CFG
I2C_SCR
I2C_DR
I2C_MSCR
INT_CLR0
INT_CLR1
INT_CLR3
INT_MSK3
ア ク セス
RW
#
RW
#
RW
RW
RW
RW
RW
RW
RC
W
RC
RC
RW
69
#
A9
MUL0_Y
E9
W
6A
RW
AA
MUL0_DH
EA
R
AB
AC
AD
AE
AF
B0
B1
B2
B3
B4
B5
B6
B7
B8
B9
MUL0_DL
ACC0_DR1
ACC0_DR0
ACC0_DR3
ACC0_DR2
EB
EC
ED
EE
EF
F0
F1
F2
F3
F4
F5
F6
F7
F8
F9
R
RW
RW
RW
RW
6B
6C
6D
6E
6F
70
71
72
73
74
75
76
77
78
79
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RDI0RI
RDI0SYN
RDI0IS
RDI0LT0
RDI0LT1
RDI0RO0
RDI0RO1
RW
RW
RW
RW
RW
RW
RW
CPU_F
RL
灰色の フ ィ ール ド は予約 さ れています。 「#」 ア ク セスはビ ッ ト 固有です。
文書番号 : 001-62937 Rev. *B
ページ 12/53
CY8C23433、 CY8C23533
表 5. レ ジ ス タ マ ッ プ バン ク 0 テーブル : ユーザー空間 ( 続き )
レジス タ名
ア ド レス
(1、 16 進 )
3A
3B
3C
3D
3E
3F
ア ク セス
名称
ア ド レス
(1、 16 進 )
7A
7B
7C
7D
7E
7F
ア ク セス
名称
アア ド レス
(1、 16 進 )
BA
BB
BC
BD
BE
BF
ア ク セス
名称
CPU_SCR1
CPU_SCR0
ア ド レス
(1、 16 進 )
FA
FB
FC
FD
FE
FF
ア ク セス
#
#
灰色の フ ィ ール ド は予約 さ れています。 「#」 ア ク セスはビ ッ ト 固有です。
表 6. レ ジ ス タ マ ッ プ バン ク 1 テーブル : コ ン フ ィ ギ ュ レーシ ョ ン空間
レジス タ名
PRT0DM0
PRT0DM1
PRT0IC0
PRT0IC1
PRT1DM0
PRT1DM1
PRT1IC0
PRT1IC1
PRT2DM0
PRT2DM1
PRT2IC0
PRT2IC1
PRT3DM0
PRT3DM1
PRT3IC0
PRT3IC1
DBB00FN
DBB00IN
DBB00OU
DBB01FN
DBB01IN
DBB01OU
DCB02FN
DCB02IN
DCB02OU
DCB03FN
DCB03IN
DCB03OU
ア ド レス
(1、 16 進 )
00
01
02
03
04
05
06
07
08
09
0A
0B
0C
0D
0E
0F
10
11
12
13
14
15
16
17
18
19
1A
1B
1C
1D
1E
1F
20
21
22
23
24
25
26
27
28
29
2A
2B
2C
2D
2E
2F
30
31
32
33
34
ア ク セス
レジス タ名
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
CLK_CR0
CLK_CR1
ABF_CR0
AMD_CR0
AMD_CR1
ALT_CR0
RW
RW
RW
RW
RW
RW
TMP_DR0
TMP_DR1
TMP_DR2
TMP_DR3
ACB00CR3
ACB00CR0
ACB00CR1
ACB00CR2
ACB01CR3
ア ド レス
(1、 16 進 )
40
41
42
43
44
45
46
47
48
49
4A
4B
4C
4D
4E
4F
50
51
52
53
54
55
56
57
58
59
5A
5B
5C
5D
5E
5F
60
61
62
63
64
65
66
67
68
69
6A
6B
6C
6D
6E
6F
70
71
72
73
74
ア ク セス
レジス タ名
ASD11CR0
ASD11CR1
ASD11CR2
ASD11CR3
ASC21CR0
ASC21CR1
ASC21CR2
ASC21CR3
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
SARADC_TRS
SARADC_TRCL
SARADC_TRCH
SARADC_CR2
SARADC_LCR
RDI0RI
RDI0SYN
RDI0IS
RDI0LT0
RDI0LT1
ア ド レス
(1、 16 進 )
80
81
82
83
84
85
86
87
88
89
8A
8B
8C
8D
8E
8F
90
91
92
93
94
95
96
97
98
99
9A
9B
9C
9D
9E
9F
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
AA
AB
AC
AD
AE
AF
B0
B1
B2
B3
B4
ア ク セス
レジス タ名
RW
RW
RW
RW
GDI_O_IN
GDI_E_IN
GDI_O_OU
GDI_E_OU
RW
RW
RW
RW
OSC_GO_EN
OSC_CR4
OSC_CR3
OSC_CR0
OSC_CR1
OSC_CR2
VLT_CR
VLT_CMP
RW
RW
RW
#
RW
RW
RW
RW
RW
RW
IMO_TR
ILO_TR
BDG_TR
ECO_TR
ア ド レス
(1、 16 進 )
C0
C1
C2
C3
C4
C5
C6
C7
C8
C9
CA
CB
CC
CD
CE
CF
D0
D1
D2
D3
D4
D5
D6
D7
D8
D9
DA
DB
DC
DD
DE
DF
E0
E1
E2
E3
E4
E5
E6
E7
E8
E9
EA
EB
EC
ED
EE
EF
F0
F1
F2
F3
F4
ア ク セス
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
RW
R
W
W
RW
W
灰色のフ ィ ール ド は予約 さ れています。 「#」 ア ク セスはビ ッ ト 固有です。
文書番号 : 001-62937 Rev. *B
ページ 13/53
CY8C23433、 CY8C23533
表 6. レ ジ ス タ マ ッ プ バン ク 1 テーブル : コ ン フ ィ ギ ュ レーシ ョ ン空間 ( 続き )
レジス タ名
ア ド レス
(1、 16 進 )
35
36
37
38
39
3A
3B
3C
3D
3E
3F
ア ク セス
レジス タ名
ACB01CR0
ACB01CR1
ACB01CR2 *
ア ド レス
(1、 16 進 )
75
76
77
78
79
7A
7B
7C
7D
7E
7F
ア ク セス
RW
RW
RW
レジス タ名
RDI0RO0
RDI0RO1
ア ド レス
(1、 16 進 )
B5
B6
B7
B8
B9
BA
BB
BC
BD
BE
BF
ア ク セス
レジス タ名
RW
RW
CPU_F
FLS_PR1
CPU_SCR1
CPU_SCR0
ア ド レス
(1、 16 進 )
F5
F6
F7
F8
F9
FA
FB
FC
FD
FE
FF
ア ク セス
RL
RW
#
#
灰色のフ ィ ール ド は予約 さ れています。 「#」 ア ク セスはビ ッ ト 固有です。
文書番号 : 001-62937 Rev. *B
ページ 14/53
CY8C23433、 CY8C23533
電気的仕様
このセ ク シ ョ ン では、 CY8C23433 PSoC デバイ スにおける DC および AC の電気的仕様について説明 し ます。 最新の電気的仕様に
ついては、 http://www.cypress.com でご覧 く だ さ い。
特記 さ れていない限 り 、 仕様は –40°C  TA  85°C および TJ  100°C で有効です。
SLIMO モー ド での IMO ( 内部主振動子 ) の電気的仕様については、 表 23 ( ページ 31) を参照 し て く だ さ い。
図 6. 電圧 と CPU 周波数の関係
図 8. IMO 周波数の ト リ ム オプ シ ョ ン
5.25
4.75
Vdd Voltage
Vdd Voltage
lid g
Va ratin n
pe io
O Reg
4.75
SLIMO Mode = 0
5.25
SLIMO
Mode=1
SLIMO
Mode=0
SLIMO
Mode=1
SLIMO
Mode=0
3.60
3.00
3.00
93 kHz
3 MHz
CPU Frequency
文書番号 : 001-62937 Rev. *B
12 MHz
24 MHz
93 kHz
6 MHz
12 MHz
24 MHz
IMO Frequency
ページ 15/53
CY8C23433、 CY8C23533
絶対最大定格
最大定格を超え る と 、 デバイ スの寿命が短 く な る可能性があ り ます。 ユーザー ガ イ ド ラ イ ンは未テ ス ト です。
表 7. 絶対最大定格
記号
説明
単位
注
°C 保管温度が高い と 、 デー タ 保存
期間が短 く な る。 推奨保管温度
は +25°C ± 25°C。 85°C を超え
る温度で長期間保管する と 、 信
頼性が低下
o
C
Min
Typ
Max
–55
25
+100
TBAKETEMP ベーキング温度
–
125
TBAKETIME ベーキング時間
パ ッ ケージ
のラ ベルを
参照
–40
–
パ ッ ケージ
のラ ベルを
参照
72
–
+85
–0.5
–
+6.0
℃
V
V
TSTG
保管温度
時間
TA
通電時の周囲温度
Vdd
VSS を基準に し た VDD の電源電圧
VIO
DC 入力電圧
VSS–0.5
–
VDD+0.5
VIOZ
ト ラ イ ス テー ト の時の DC 電圧
VSS–0.5
–
VDD+0.5
V
–
+50
mA
IMIO
ポー ト ピ ンへの最大電流
–25
ESD
静電気放電電圧
2000
–
–
V
–
–
200
mA
LU
ラ ッ チア ッ プ電流
人体モデル ESD
動作温度
表 8. 動作温度
記号
TA
Min
Typ
Max
単位
周囲温度
説明
–40
–
+85
℃
TJ
接合部温度
–40
–
+100
℃
文書番号 : 001-62937 Rev. *B
注
周囲温度に対する接合部の温度
上昇はパ ッ ケージによ り 異な り
ます。 表 37 ( ページ 42) を参照
し て く だ さ い。 この要件を満た
すよ う に、 消費電力を制限する
必要がある
ページ 16/53
CY8C23433、 CY8C23533
DC 電気的特性
チ ッ プ レベルの DC 仕様
下表に、次の電圧範囲 と 温度範囲それぞれで保証 さ れている最大値 と 最小値の仕様を示 し ます : 4.75V ～ 5.25V、–40°C  TA  85°C
または 3.0V ～ 3.6V、 –40°C  TA  85°C。 標準パラ メ ー タ は、 温度 25°C、 電圧 5V または 3.3V の場合の値で、 単な る設計の参考
用のデー タ です。
表 9. チ ッ プ レ ベルの DC 仕様
記号
説明
VDD
電源電圧
Min
3.0
Typ
–
Max
5.25
IDD
電源電流
–
5
8
IDD3
電源電流
–
3.3
6.0
ISB
POR、 LVD、 ス リ ープ タ イ マー、 および WDT
を持つス リ ープ ( モー ド ) 電流 [8]
–
3
6.5
ISBH
POR、 LVD、 ス リ ープ タ イ マー、 WDT を持つ
ス リ ープ ( モー ド ) 電流 [8]
–
4
25
ISBXTL
POR、 LVD、 ス リ ープ タ イ マー、 WDT、 およ
び外部水晶を持つス リ ープ ( モー ド ) 電流 [8]
–
4
7.5
ISBXTLH
高温での POR、 LVD、 ス リ ープ タ イ マー、
WDT および外部水晶を持つス リ ープ ( モー ド )
電流 [8]
–
5
26
VREF
基準電圧 ( バン ド ギ ャ ッ プ )
1.28
1.30
1.32
単位
注
V
表 19 ( ページ 28) を参照 し て く
ださい
mA 条件は、 VDD = 5.0V、
TA = 25°C、 CPU = 3 MHz、
SYSCLK ダブ ラ ー無効、
VC1 = 1.5MHz、 VC2 = 93.75
kHz、 VC3 = 93.75 kHz、
アナログ電源 = オ フ。
SLIMO モー ド = 0。IMO = 24MHz
mA 条件は、 VDD = 3.3V、
TA = 25°C、 CPU = 3MHz、
SYSCLK ダブ ラ ー無効、
VC1 = 1.5MHz、VC2 = 93.75kHz、
VC3 = 93.75kHz、アナログ電源 =
オ フ。 SLIMO モー ド = 0。 IMO =
24MHz
μA 条件 : 内部低速振動子あ り 、 VDD
= 3.3V、 –40°C  TA  85°C、 アナ
ログ電源 = オ フ
μA 条件 : 内部低速振動子あ り 、 Vdd
= 3.3V、 55°C < TA  85°C、 アナ
ログ電源 = オ フ
μA 条件 : 適切にロー ド さ れた、 最大
1mW、 32.768kHz の水晶 VDD =
3.3V、 –40°C  TA  55°C、 アナロ
グ電源 = オ フ
μA 条件 : 適切にロー ド さ れた、 最大
1mW、 32.768kHz の水晶 VDD =
3.3V、 55°C < TA  85°C、 アナロ
グ電源 = オ フ
V
適切な VDD のために ト リ ム さ れ
る。 VDD > 3.0V
注
8. ス タ ンバイ電流は信頼性のあ る シ ス テム動作に必要なすべての機能 (POR、 LVD、 WDT、 ス リ ープ時間 ) を備え ています。 こ れは、 同 じ 機能が有効 さ れたデバイ
ス と 比較する必要があ り ます。
文書番号 : 001-62937 Rev. *B
ページ 17/53
CY8C23433、 CY8C23533
汎用 I/O の DC 仕様
下表に、次の電圧範囲 と 温度範囲それぞれで保証 さ れている最大値 と 最小値の仕様を示 し ます : 4.75V ～ 5.25V、–40°C  TA  85°C、
または 3.0V ～ 3.6V、 –40°C  TA  85°C。 典型的なパラ メ ー タ は、 温度 25°C、 電圧 5V および 3.3V の場合の値で、 設計の指針 と
し てのみ示 し ます。
表 10. 5V と 3.3V 時の GPIO の DC 仕様
記号
説明
RPU
プルア ッ プ抵抗
4
5.6
8
単位
kΩ
RPD
プルダウン抵抗
4
5.6
8
kΩ
VOH
出力 HIGH レ ベル
VDD - 1.0
–
–
V
IOH = 10mA、 VDD = 4.75 ～
5.25V ( 偶数ポー ト ピ ン ( 例え
ば、 P0[2]、 P1[4]) では最大
40mA、 奇数ポー ト ピ ン ( 例え
ば、 P0[3]、 P1[5]) では最大
40mA)。 すべてのピ ンにおける
最大総電流 IOH バジ ェ ッ ト が
80mA
VOL
出力 LOW レ ベル
–
–
0.75
V
IOL = 25mA、 VDD = 4.75 ～
5.25V ( 偶数ポー ト ピ ン ( 例え
ば、 P0[2]、 P1[4]) では、 最大
100mA、 奇数ポー ト ピ ン ( 例
えば、 P0[3]、 P1[5]) では、 最
大 100mA)。 すべてのピ ン にお
ける最大総電流 IOH バジ ェ ッ ト
が 150mA
IOH
HIGH レ ベル ソ ース電流
10
–
–
mA
VOH = VDD-1.0V、 VOH の注に
記載 さ れている総電流の制限を
参照 し て く だ さ い
IOL
出力電圧が LOW の時のシ ン ク 電流
25
–
–
mA
VOL = 0.75V、 VOL の注に記載
さ れている総電流の制限を参照
して く ださい
VIL
入力 LOW 時の電圧レ ベル
–
–
0.8
V
VDD = 3.0 ～ 5.25
VIH
入力 HIGH 時の電圧レ ベル
2.1
–
V
VDD = 3.0 ～ 5.25
VH
入力 ヒ ス テ リ シ ス
–
60
–
mV
IIL
入力 リ ー ク電流 ( 絶対値 )
–
1
–
nA
総 リ ー ク電流 1mA 以下
CIN
入力 と し て使用 さ れる ピ ンの容量負荷
–
3.5
10
pF
パ ッ ケージ と ピ ン によ っ て異な
る。 温度 = 25 ℃
COUT
出力 と し て使用 さ れる ピ ンの容量負荷
–
3.5
10
pF
パ ッ ケージ と ピ ン によ っ て異な
る。 温度 = 25 ℃
文書番号 : 001-62937 Rev. *B
Min
Typ
Max
注
ページ 18/53
CY8C23433、 CY8C23533
オペア ン プの DC 仕様
下表に、次の電圧範囲 と 温度範囲それぞれで保証 さ れている最大値 と 最小値の仕様を示 し ます : 4.75V ～ 5.25V、–40°C  TA  85°C、
または 3.0V ～ 3.6V、 –40°C  TA  85°C。 標準パラ メ ー タ は、 温度 25°C、 電圧 5V または 3.3V の場合の値で、 単な る設計の参考
用のデー タ です。
オペア ン プは、 アナログ連続時間 PSoC ブ ロ ッ ク と アナロ グ ス イ ッ チ ド キ ャパシ タ PSoC ブ ロ ッ ク 両方のコ ンポーネ ン ト です。
保証 さ れた仕様は、 アナログ連続時間 PSoC ブ ロ ッ ク で測定 さ れます。 標準パラ メ ー タ は、 温度 25°C 、 電圧 5V の場合の値で、 単
な る設計の参考用のデー タ です。
表 11. 5V 時の演算増幅器の DC 仕様
記号
VOSOA
説明
Min
Typ
Max
単位
–
–
–
1.6
1.3
1.2
10
8
7.5
mV
mV
mV
TCVOSOA 平均入力オ フ セ ッ ト 電圧 ド リ フ ト
IEBOA
入力 リ ー ク 電流 ( ポー ト 0 アナログピ ン )
–
7.0
35.0
mV/°C
–
20
–
pA
総 リ ー ク電流が 1mA 以下で
すべてのピ ン で同時テ ス ト
CINOA
入力容量 ( ポー ト 0 アナログ ピ ン )
–
4.5
9.5
pF
パ ッ ケージ と ピ ンによ っ て
異な る。 温度 = 25 ℃
VCMOA
同相電圧範囲
同相電圧範囲 ( 「電力 = 高」 または 「オペア ン プ
バイ ア ス」 = 高）
0.0
0.5
–
–
VDD
VDD – 0.5
V
V
同相入力電圧範囲は、 アナ
ログ出力バ ッ フ ァ を通 じ て
測定 さ れる。 仕様には、 ア
ナログ出力バ ッ フ ァ の特性
に伴 う 制限 も含まれる
GOLOA
開ループ ゲ イ ン
電力 = 低、 オペア ン プ バイ アス = 高
電力 = 中、 オペア ン プ バイ アス = 高
電力 = 高、 オペア ン プ バイ アス = 高
60
60
80
–
–
–
–
–
–
dB
–
–
VDD – 0.2
VDD – 0.2
VDD – 0.5
–
–
–
–
–
–
V
V
V
–
–
–
–
–
–
0.2
0.2
0.5
V
V
V
–
–
–
–
–
300
600
1200
2400
4600
400
800
1600
3200
6400
μA
μA
μA
μA
μA
52
80
–
dB
入力オ フ セ ッ ト 電圧 ( 絶対値 )
電力 = 低、 オペア ン プ バイ アス = 高
電力 = 中、 オペア ン プ バイ アス = 高
電力 = 高、 オペア ン プ バイ アス = 高
VOHIGHOA HIGH 出力電圧ス イ ング ( 内部信号 )
電力 = 低、 オペア ン プ バイ アス = 高
電力 = 中、 オペア ン プ バイ アス = 高
電力 = 高、 オペア ン プ バイ アス = 高
VOLOWOA LOW 出力電圧ス イ ング ( 内部信号 )
電力 = 低、 オペア ン プ バイ アス = 高
電力 = 中、 オペア ン プ バイ アス = 高
電力 = 高、 オペア ン プ バイ アス = 高
ISOA
電源電流 ( 関連する AGND バ ッ フ ァ も 含む )
電力 = 低、 オペア ン プ バイ アス = 高
電力 = 中、 オペア ン プ バイ アス = 低
電力 = 中、 オペア ン プ バイ アス = 高
電力 = 高、 オペア ン プ バイ アス = 低
電力 = 高、 オペア ン プ バイ アス = 高
PSRROA 電源電圧変動除去比
文書番号 : 001-62937 Rev. *B
注
仕様は電力が高い時に適用。
「電力 = 高、 オペア ン プ バイ
ア ス = 高」 以外のすべての
他のバイ ア ス モー ド の場合
は最少値が 60dB
Vss VIN (VDD - 2.25) また
は (VDD - 1.25V) VIN  VDD
ページ 19/53
CY8C23433、 CY8C23533
表 12. 3.3V 時の演算増幅器の DC 仕様
記号
VOSOA
説明
入力オ フ セ ッ ト 電圧 ( 絶対値 )
電力 = 低、 オペア ン プ バイ ア ス = 高
電力 = 中、 オペア ン プ バイ ア ス = 高
電力 = 高、 オペア ン プ バイ ア ス = 高
TCVOSOA 平均入力オ フ セ ッ ト 電圧 ド リ フ ト
IEBOA
入力 リ ー ク電流 ( ポー ト 0 アナログ ピ ン )
CINOA
入力静電容量 ( ポー ト 0 アナログ ピ ン )
Min
Typ
Max
単位
–
–
–
1.65
1.32
–
10
8
–
mV
mV
mV
–
7.0
35.0
µV/°C
電力 = 高、 オペア ン プ バイ ア ス
= 高 と い う 設定は、 3.3V の VDD
動作で許可 さ れない
–
20
–
pA
総 リ ー ク電流 1mA 以下
–
4.5
9.5
pF
パ ッ ケージ と ピ ン によ っ て異な
る。 温度 = 25°C
同相入力電圧範囲は、 アナロ グ
出力バ ッ フ ァ を通 じ て測定 さ れ
る。 仕様には、 アナロ グ出力
バ ッ フ ァ の特性に伴 う 制限も含
まれる
VCMOA
同相電圧範囲
0.2
–
VDD–0.2
V
GOLOA
開ループ ゲ イ ン
電力 = 低、 オペア ン プ バイ ア ス = 低
電力 = 中、 オペア ン プ バイ ア ス = 低
電力 = 高、 オペア ン プ バイ ア ス = 低
60
60
80
–
–
–
–
–
–
dB
dB
dB
VDD–0.2
VDD–0.2
VDD–0.2
–
–
–
–
–
–
V
V
V
–
–
–
–
–
–
0.2
0.2
0.2
V
V
V
VOHIGHOA HIGH 出力電圧ス イ ング ( 内部信号 )
電力 = 低、 オペア ン プ バイ ア ス = 低
電力 = 中、 オペア ン プ バイ ア ス = 低
電力 = 高、 オペア ン プ バイ ア ス = 低
VOLOWOA LOW 出力電圧ス イ ング ( 内部信号 )
電力 = 低、 オペア ン プ バイ ア ス = 低
電力 = 中、 オペア ン プ バイ ア ス = 低
電力 = 高、 オペア ン プ バイ ア ス = 低
注
ISOA
電源電流 ( 関連する AGND バ ッ フ ァ を含む )
電力 = 低、 オペア ン プ バイ ア ス = 低
電力 = 低、 オペア ン プ バイ ア ス = 高
電力 = 中、 オペア ン プ バイ ア ス = 低
電力 = 中、 オペア ン プ バイ ア ス = 高
電力 = 高、 オペア ン プ バイ ア ス = 低
電力 = 高、 オペア ン プ バイ ア ス = 高
–
–
–
–
–
–
150
300
600
1200
2400
–
200
400
800
1600
3200
–
mA
mA
mA
mA
mA
mA
PSRROA
電源電圧変動除去比
64
80
–
dB
仕様はオペア ン プ バイ ア スが低
い時に適用。 「電力 = 高い、 オペ
ア ン プ バイ ア ス = 高」 以外の
HIGH オペア ン プ バイ ア ス モー
ド の場合は最少が 60dB
電力 = 高、 オペア ン プ バイ ア ス
= 高 と い う 設定は、 3.3V の VDD
動作で許可 さ れない
「電力 = 高、 オペア ン プ バイ ア ス
= 高」 の設定は、 3.3V の VDD 動
作で許可 さ れない
「電力 = 高、 オペア ン プ バイ ア ス
= 高」 の設定は、 3.3V の VDD 動
作で許可 さ れない
VSS  VIN  (VDD – 2.25) または
(VDD – 1.25 V)  VIN  VDD
低消費電力 コ ンパレー タ の DC 仕様
下表に、 次の電圧範囲 と 温度範囲それぞれで保証 さ れている最大値 と 最小値の仕様を示 し ます : 4.75V ～ 5.25V、 –40 °C  TA  85
°C、 または 3.0V ～ 3.6V、–40 °C  TA  85 °C。標準パラ メ ー タ は、温度 25°C、電圧 5V または 3.3V の場合の値で、単な る設計の参
考用のデー タ です。
表 13. 低消費電力 コ ンパレー タ の DC 仕様
記号
説明
Min
Typ
Max
0.2
–
VDD – 1.0
単位
V
VREFLPC
低消費電力 コ ンパレー タ (LPC) リ フ ァ レ ン ス電圧範囲
ISLPC
LPC 供給電流
–
10
40
μA
VOSLPC
LPC 電圧オ フ セ ッ ト
–
2.5
30
mV
文書番号 : 001-62937 Rev. *B
ページ 20/53
CY8C23433、 CY8C23533
アナログ出力バ ッ フ ァ の DC 仕様
下表に、 次の電圧範囲 と 温度範囲それぞれで保証 さ れている最大値 と 最小値の仕様を示 し ます : 4.75V ～ 5.25V、 –40°C  TA  85
°C、 または 3.0V ～ 3.6V、–40 °C  TA  85 °C。標準パラ メ ー タ は、温度 25°C、電圧 5V または 3.3V の場合の値で、単な る設計の参
考用のデー タ です。
表 14. 5V の時のアナロ グ出力バ ッ フ ァ の DC 仕様
記号
CL
説明
負荷容量
VOSOB
TCVOSOB
VCMOB
ROUTOB
入力オ フ セ ッ ト 電圧 ( 絶対値 )
平均入力オ フ セ ッ ト 電圧 ド リ フ ト
同相入力電圧範囲
出力抵抗値
電力 = 低
電力 = 高
VOHIGHOB High 出力電圧ス イ ング (VDD/2 への負荷 = 32Ω)
電力 = 低
電力 = 高
VOLOWOB LOW 出力電圧ス イ ング (VDD/2 への負荷 =32Ω)
電力 = 低
電力 = 高
ISOB
バイ ア ス セルを含む電源電流 ( 負荷な し )
電力 = 低
電力 = 高
PSRROB 電源電圧変動除去比
Min
Typ
Max
単位
注
–
–
200
pF
こ の仕様は、 アナ ロ
グ出力バ ッ フ ァ に よ
り 駆動 さ れている外
部回路に適用。
–
–
0.5
3
+6
–
12
–
VDD – 1.0
mV
mV/°C
V
–
–
1
1
–
–
W
W
0.5 x VDD + 1.1
0.5 x VDD + 1.1
–
–
–
–
V
V
–
–
–
–
0.5 x VDD - 1.3
0.5 x VDD - 1.3
V
V
–
–
52
1.1
2.6
64
5.1
8.8
–
mA
mA
dB
Min
Typ
Max
単位
注
–
–
200
pF
こ の仕様は、 アナ ロ
グ出力バ ッ フ ァ に よ
り 駆動 さ れてい る外
部回路に適用
–
3
12
mV
–
+6
–
mV/°C
0.5
–
VDD – 1.0
V
–
–
1
1
–
–
W
W
0.5 x VDD + 1.0
0.5 x VDD + 1.0
–
–
–
–
V
V
–
–
–
–
0.5 x VDD - 1.0
0.5 x VDD - 1.0
V
V
–
0.8
2.0
2.0
4.3
mA
mA
52
64
–
dB
VOUT >(VDD - 1.25)
表 15. 3.3V 時のアナログ出力バ ッ フ ァ の DC 仕様
記号
CL
説明
負荷容量
VOSOB
入力オ フ セ ッ ト 電圧 ( 絶対値 )
TCVOSOB 平均入力オ フ セ ッ ト 電圧 ド リ フ ト
VCMOB
同相入力電圧範囲
ROUTOB
出力抵抗値
電力 = 低
電力 = 高
VOHIGHOB 出力電圧ス イ ング (VDD/2 への負荷 =1kΩ)
電力 = 低
電力 = 高
VOLOWOB LOW 出力電圧ス イ ング (VDD/2 への負荷 =1000Ω)
電力 = 低
電力 = 高
ISOB
バイ ア ス セルを含む電源電流 ( 負荷な し )
電力 = 低
電力 = 高
PSRROB 電源電圧変動除去比
文書番号 : 001-62937 Rev. *B
VOUT > (VDD - 1.25)
ページ 21/53
CY8C23433、 CY8C23533
アナログ リ フ ァ レ ン スの DC 仕様
下表に、次の電圧範囲 と 温度範囲それぞれで保証 さ れている最大値 と 最小値の仕様を示 し ます : 4.75V ～ 5.25V、–40°C  TA  85°C、
または 3.0V ～ 3.6V、 –40°C  TA  85°C。 標準パラ メ ー タ は、 温度 25°C、 電圧 5V または 3.3V の場合の値で、 単な る設計の参考
用のデー タ です。
保証 さ れた仕様は、 アナログ連続時間 PSoC ブ ロ ッ ク を通 じ て測定 さ れます。 AGND の電力レ ベルは、 アナログ連続時間 PSoC ブ
ロ ッ クの電力を表 し ます。 RefHi と RefLo の電力レ ベルは、 アナログ リ フ ァ レ ン ス制御レ ジ ス タ の電力を表 し ます。 AGND につい
て記載 さ れている制限には、 アナログ連続時間 PSoC ブ ロ ッ ク に固有の AGND バ ッ フ ァ のオ フ セ ッ ト 誤差が含まれます。 リ フ ァ レ
ン ス制御電力が高いです。
表 16. 5V 時のアナロ グ リ フ ァ レ ン スの DC 仕様
リファレ
ンス
リ フ ァ レンス
ARF_CR
電力設定
[5:3]
0b000
リ フ ァ レ ンス
電力 = 高
オペアン プ バ
イ アス = 高
リ フ ァ レ ンス
電力 = 高
オペアン プ バ
イ アス = 低
リ フ ァ レ ンス
電力 = 中
オペアン プ バ
イ アス = 高
リ フ ァ レ ンス
電力 = 中
オペアン プ バ
イ アス = 低
0b001
リ フ ァ レ ンス
電力 = 高
オペアン プ バ
イ アス = 高
リ フ ァ レ ンス
電力 = 高
オペアン プ バ
イ アス = 低
リ フ ァ レ ンス
電力 = 中
オペアン プ バ
イ アス = 高
リ フ ァ レ ンス
電力 = 中
オペアン プ バ
イ アス = 低
記号
VREFHI
VAGND
VREFLO
VREFHI
VAGND
VREFLO
VREFHI
VAGND
VREFLO
VREFHI
VAGND
VREFLO
VREFHI
VAGND
VREFLO
VREFHI
VAGND
VREFLO
VREFHI
VAGND
リ フ ァ レンス
説明
リ フ ァ レ ン ス電圧 HIGH VDD/2 + バン ド ギ ャ ッ プ VDD/2 + 1.136
AGND
VDD/2
VDD/2 – 0.138
V
リ フ ァ レ ン ス電圧 LOW VDD/2 – バン ド ギ ャ ッ プ
DD/2 – 1.417
リ フ ァ レ ン ス電圧 HIGH VDD/2 + バン ド ギ ャ ッ プ VDD/2 + 1.202
AGND
VDD/2 + 1.288 VDD/2 + 1.409
単
位
V
VDD/2 + 0.003 VDD/2 + 0.132
V
VDD/2 – 1.289 VDD/2 – 1.154
V
VDD/2 + 1.290 VDD/2 + 1.358
V
リ フ ァ レ ン ス電圧 LOW VDD/2 – バン ド ギ ャ ッ プ VDD/2 – 1.368 VDD/2 – 1.298
リ フ ァ レ ン ス電圧 HIGH VDD/2 + バン ド ギ ャ ッ プ VDD/2 + 1.215 VDD/2 + 1.292
AGND
VDD/2
VDD/2 – 0.040 VDD/2 – 0.001
リ フ ァ レ ン ス電圧 LOW VDD/2 – バン ド ギ ャ ッ プ VDD/2 – 1.368 VDD/2 – 1.299
V
V
V
V
VDD/2 – 1.224
V
VDD/2 + 1.353
V
VDD/2 + 0.033
V
VDD/2 – 1.225
V
リ フ ァ レ ン ス電圧 HIGH P2[4] + P2[6] (P2[4] =
VDD/2、 P2[6] = 1.3V)
AGND
P2[4]
P2[4] + P2[6] P2[4] + P2[6] – P2[4] + P2[6] +
– 0.076
0.021
0.041
V
リ フ ァ レ ン ス電圧 LOW P2[4]–P2[6] (P2[4] =
VDD/2、 P2[6] = 1.3V)
リ フ ァ レ ン ス電圧 HIGH P2[4] + P2[6] (P2[4] =
VDD/2、 P2[6] = 1.3V)
AGND
P2[4]
P2[4] – P2[6] P2[4] – P2[6] + P2[4] – P2[6] +
– 0.025
0.011
0.085
V
P2[4] + P2[6] P2[4] + P2[6] – P2[4] + P2[6] +
– 0.069
0.014
0.043
V
リ フ ァ レ ン ス電圧 LOW P2[4]–P2[6] (P2[4] =
VDD/2、 P2[6] = 1.3V)
リ フ ァ レ ン ス電圧 HIGH P2[4] + P2[6] (P2[4] =
VDD/2、 P2[6] = 1.3V)
AGND
P2[4]
VREFLO
リ フ ァ レ ン ス電圧 LOW
文書番号 : 001-62937 Rev. *B
Max
VDD/2 – 0.055 VDD/2 + 0.001 VDD/2 + 0.055
V
リ フ ァ レ ン ス電圧 LOW VDD/2 – バン ド ギ ャ ッ プ
DD/2 – 1.369 VDD/2 – 1.295 VDD/2 – 1.218
リ フ ァ レ ン ス電圧 HIGH VDD/2 + バン ド ギ ャ ッ プ VDD/2 + 1.211 VDD/2 + 1.292 VDD/2 + 1.357
AGND
VDD/2
VDD/2 – 0.055
VDD/2
VDD/2 + 0.052
VAGND
VREFHI
Typ
VDD/2
P2[4]–P2[6] (P2[4] =
VDD/2、 P2[6] = 1.3V)
リ フ ァ レ ン ス電圧 HIGH P2[4] + P2[6] (P2[4] =
VDD/2、 P2[6] = 1.3V)
AGND
P2[4]
VREFLO
Min
リ フ ァ レ ン ス電圧 LOW
P2[4]–P2[6] (P2[4] =
VDD/2、 P2[6] = 1.3V)
P2[4]
P2[4]
P2[4]
P2[4]
P2[4]
P2[4]
–
–
P2[4] – P2[6] P2[4] – P2[6] + P2[4] – P2[6] +
– 0.029
0.005
0.052
V
P2[4] + P2[6] P2[4] + P2[6] – P2[4] + P2[6] +
– 0.072
0.011
0.048
V
P2[4]
P2[4]
P2[4]
–
P2[4] – P2[6] P2[4] – P2[6] + P2[4] – P2[6] +
– 0.031
0.002
0.057
V
P2[4] + P2[6] P2[4] + P2[6] – P2[4] + P2[6] +
– 0.070
0.009
0.047
V
P2[4]
P2[4]
P2[4]
P2[4] – P2[6] P2[4] – P2[6] + P2[4] – P2[6] +
– 0.033
0.001
0.039
–
V
ページ 22/53
CY8C23433、 CY8C23533
表 16. 5V 時のアナロ グ リ フ ァ レ ン スの DC 仕様 ( 続き )
リファレ
ンス
リ フ ァ レンス
ARF_CR
電力設定
[5:3]
0b010
リ フ ァ レ ンス
電力 = 高
オペアン プ バ
イ アス = 高
リ フ ァ レ ンス
電力 = 高
オペアン プ バ
イ アス = 低
リ フ ァ レ ンス
電力 = 中
オペアン プ バ
イ アス = 高
リ フ ァ レ ンス
電力 = 中
オペアン プ バ
イ アス = 低
0b011
記号
VREFHI
Max
単
位
VDD – 0.003
VDD
V
VDD/2
VDD/2 +
0.034
V
VSS
VSS + 0.006
VSS + 0.019
V
VDD – 0.083
VDD – 0.002
VDD
V
VDD/2 –
0.040
VDD/2 –
0.001
VDD/2 +
0.033
V
VSS
VSS + 0.004
VSS + 0.016
V
VDD – 0.075
VDD – 0.002
VDD
V
VDD/2 –
0.040
VDD/2 –
0.001
VDD/2 +
0.032
V
VSS
VSS + 0.003
VSS + 0.015
V
VDD – 0.074
VDD – 0.002
VDD
V
VDD/2 –
0.040
VDD/2 –
0.001
VDD/2 +
0.032
V
VSS
VSS + 0.002
VSS + 0.014
V
3.753
3.874
3.979
V
2 × バン ド ギ ャ ッ プ
2.511
2.590
2.657
V
バン ド ギ ャ ッ プ
1.243
1.297
1.333
V
3.767
3.881
3.974
V
リ フ ァ レンス
説明
リ フ ァ レ ン ス電圧 HIGH VDD
VAGND
AGND
VDD/2
VREFLO
リ フ ァ レ ン ス電圧 LOW
VREFHI
リ フ ァ レ ン ス電圧 HIGH VDD
VSS
VAGND
AGND
VREFLO
リ フ ァ レ ン ス電圧 LOW
VREFHI
リ フ ァ レ ン ス電圧 HIGH VDD
VDD/2
VSS
VAGND
AGND
VREFLO
リ フ ァ レ ン ス電圧 LOW
VREFHI
リ フ ァ レ ン ス電圧 HIGH VDD
VAGND
AGND
VREFLO
リ フ ァ レ ン ス電圧 LOW
リ フ ァ レ ンス VREFHI
電力 = 高
オペアン プ バ VAGND
イ アス = 高
VREFLO
VDD/2
VSS
VDD/2
VSS
リ フ ァ レ ン ス電圧 HIGH 3 × バン ド ギ ャ ッ プ
AGND
リ フ ァ レ ン ス電圧 LOW
リ フ ァ レ ンス VREFHI
電力 = 高
オペアン プ バ VAGND
イ アス = 低
VREFLO
リ フ ァ レ ン ス電圧 HIGH 3 × バン ド ギ ャ ッ プ
リ フ ァ レ ンス VREFHI
電力 = 中
オペアン プ バ VAGND
イ アス = 高
VREFLO
リ フ ァ レ ン ス電圧 HIGH 3 × バン ド ギ ャ ッ プ
リ フ ァ レ ンス VREFHI
電力 = 中
オペアン プ バ VAGND
イ アス = 低
VREFLO
文書番号 : 001-62937 Rev. *B
AGND
リ フ ァ レ ン ス電圧 LOW
AGND
リ フ ァ レ ン ス電圧 LOW
リ フ ァ レ ン ス電圧 LOW
Typ
VDD – 0.121
VDD/2 –
0.040
2 × バン ド ギ ャ ッ プ
2.518
2.592
2.652
V
バン ド ギ ャ ッ プ
1.241
1.295
1.330
V
2.771
3.885
3.979
V
2 × バン ド ギ ャ ッ プ
2.521
2.593
2.649
V
バン ド ギ ャ ッ プ
1.240
1.295
1.331
V
3.771
3.887
3.977
V
リ フ ァ レ ン ス電圧 HIGH 3 × バン ド ギ ャ ッ プ
AGND
Min
2 × バン ド ギ ャ ッ プ
2.522
2.594
2.648
V
バン ド ギ ャ ッ プ
1.239
1.295
1.332
V
ページ 23/53
CY8C23433、 CY8C23533
表 16. 5V 時のアナロ グ リ フ ァ レ ン スの DC 仕様 ( 続き )
リファレ
ンス
リ フ ァ レンス
ARF_CR
電力設定
[5:3]
0b100
リ フ ァ レ ンス
電力 = 高
オペアン プ バ
イ アス = 高
リ フ ァ レ ンス
電力 = 高
オペアン プ バ
イ アス = 低
リ フ ァ レ ンス
電力 = 中
オペアン プ バ
イ アス = 高
リ フ ァ レ ンス
電力 = 中
オペアン プ バ
イ アス = 低
0b101
リ フ ァ レ ンス
電力 = 高
オペアン プ バ
イ アス = 高
リ フ ァ レ ンス
電力 = 高
オペアン プ バ
イ アス = 低
リ フ ァ レ ンス
電力 = 中
オペアン プ バ
イ アス = 高
リ フ ァ レ ンス
電力 = 中
オペアン プ バ
イ アス = 低
記号
VREFHI
VAGND
リ フ ァ レンス
説明
リ フ ァ レ ン ス電圧 HIGH 2 × バン ド ギ ャ ッ プ +
P2[6] (P2[6] = 1.3V)
AGND
2 × バン ド ギ ャ ッ プ
Min
Typ
Max
2.481 + P2[6] 2.569 + P2[6] 2.639 + P2[6]
2.511
2.590
2.658
単
位
V
V
2 × バン ド ギ ャ ッ プ –
P2[6] (P2[6] = 1.3V)
2.515 – P2[6] 2.6V – P2[6] 2.654 – P2[6]
V
リ フ ァ レ ン ス電圧 HIGH 2 × バン ド ギ ャ ッ プ +
2.498 + P2[6] 2.579 + P2[6] 2.642 + P2[6]
V
VREFLO
リ フ ァ レ ン ス電圧 LOW
VREFHI
P2[6] (P2[6] = 1.3V)
VAGND
AGND
VREFLO
リ フ ァ レ ン ス電圧 LOW
2 × バン ド ギ ャ ッ プ –
P2[6] (P2[6] = 1.3V)
2.513 – P2[6] 2.598 – P2[6] 2.650 – P2[6]
V
VREFHI
リ フ ァ レ ン ス電圧 HIGH 2 × バン ド ギ ャ ッ プ +
2.504 + P2[6] 2.583 + P2[6] 2.646 + P2[6]
V
VAGND
2 × バン ド ギ ャ ッ プ
P2[6] (P2[6] = 1.3V)
AGND
VREFLO
リ フ ァ レ ン ス電圧 LOW
VREFHI
2 × バン ド ギ ャ ッ プ
2.518
2.521
2.592
2.592
2.652
2.650
V
V
2 × バン ド ギ ャ ッ プ –
P2[6] (P2[6] = 1.3V)
2.513 – P2[6] 2.596 – P2[6] 2.649 – P2[6]
V
リ フ ァ レ ン ス電圧 HIGH 2 × バン ド ギ ャ ッ プ +
2.505 + P2[6] 2.586 + P2[6] 2.648 + P2[6]
V
P2[6] (P2[6] = 1.3V)
VAGND
AGND
VREFLO
リ フ ァ レ ン ス電圧 LOW
2.513 – P2[6] 2.595 – P2[6] 2.648 – P2[6]
V
VREFHI
リ フ ァ レ ン ス電圧 HIGH P2[4] + バン ド ギ ャ ッ プ P2[4] + 1.228 P2[4] + 1.284 P2[4] + 1.332
V
VAGND
2 × バン ド ギ ャ ッ プ
2 × バン ド ギ ャ ッ プ –
P2[6] (P2[6] = 1.3V)
2.521
2.594
2.648
(P2[4] = VDD/2)
AGND
P2[4]
P2[4]
P2[4]
P2[4]
V
–
VREFLO
リ フ ァ レ ン ス電圧 LOW
P2[4] – バン ド ギ ャ ッ プ P2[4] – 1.358 P2[4] – 1.293 P2[4] – 1.226
(P2[4] = VDD/2)
V
VREFHI
リ フ ァ レ ン ス電圧 HIGH P2[4] + バン ド ギ ャ ッ プ P2[4] + 1.236 P2[4] + 1.289 P2[4] + 1.332
V
(P2[4] = VDD/2)
VAGND
AGND
VREFLO
リ フ ァ レ ン ス電圧 LOW
P2[4] – バン ド ギ ャ ッ プ P2[4] – 1.357 P2[4] – 1.297 P2[4] – 1.229
(P2[4] = VDD/2)
V
VREFHI
リ フ ァ レ ン ス電圧 HIGH P2[4] + バン ド ギ ャ ッ プ P2[4] + 1.237 P2[4] + 1.291 P2[4] + 1.337
V
VAGND
P2[4]
P2[4]
P2[4]
P2[4]
(P2[4] = VDD/2)
AGND
P2[4]
P2[4]
P2[4]
P2[4]
–
–
VREFLO
リ フ ァ レ ン ス電圧 LOW
P2[4] – バン ド ギ ャ ッ プ P2[4] – 1.356 P2[4] – 1.299 P2[4] – 1.232
(P2[4] = VDD/2)
V
VREFHI
リ フ ァ レ ン ス電圧 HIGH P2[4] + バン ド ギ ャ ッ プ P2[4] + 1.237 P2[4] + 1.292 P2[4] + 1.337
V
(P2[4] = VDD/2)
VAGND
AGND
VREFLO
リ フ ァ レ ン ス電圧 LOW
文書番号 : 001-62937 Rev. *B
P2[4]
P2[4]
P2[4]
P2[4]
P2[4] – バン ド ギ ャ ッ プ P2[4] – 1.357 P2[4] – 1.300 P2[4] – 1.233
(P2[4] = VDD/2)
–
V
ページ 24/53
CY8C23433、 CY8C23533
表 16. 5V 時のアナロ グ リ フ ァ レ ン スの DC 仕様 ( 続き )
リファレ
ンス
リ フ ァ レンス
ARF_CR
電力設定
[5:3]
0b110
0b111
記号
リ フ ァ レ ンス VREFHI
電力 = 高
オペアン プ バ VAGND
イ アス = 高
VREFLO
リ フ ァ レンス
説明
リ フ ァ レ ン ス電圧 HIGH 2 × バン ド ギ ャ ッ プ
AGND
リ フ ァ レ ン ス電圧 LOW
バン ド ギ ャ ッ プ
VSS
リ フ ァ レ ンス VREFHI
電力 = 高
オペアン プ バ VAGND
イ アス = 低
VREFLO
リ フ ァ レ ン ス電圧 HIGH 2 × バン ド ギ ャ ッ プ
リ フ ァ レ ンス VREFHI
電力 = 中
オペアン プ バ VAGND
イ アス = 高
VREFLO
リ フ ァ レ ン ス電圧 HIGH 2 × バン ド ギ ャ ッ プ
AGND
リ フ ァ レ ン ス電圧 LOW
AGND
リ フ ァ レ ン ス電圧 LOW
バン ド ギ ャ ッ プ
VSS
バン ド ギ ャ ッ プ
VSS
リ フ ァ レ ンス VREFHI
電力 = 中
オペアン プ バ VAGND
イ アス = 低
VREFLO
リ フ ァ レ ン ス電圧 HIGH 2 × バン ド ギ ャ ッ プ
リ フ ァ レ ンス VREFHI
電力 = 高
オペアン プ バ VAGND
イ アス = 高
VREFLO
リ フ ァ レ ン ス電圧 HIGH 3.2 × バン ド ギ ャ ッ プ
AGND
リ フ ァ レ ン ス電圧 LOW
バン ド ギ ャ ッ プ
VSS
Min
Typ
Max
単
位
2.512
2.594
2.654
V
1.250
1.303
1.346
V
VSS
VSS + 0.011
VSS + 0.027
V
2.515
2.592
2.654
V
1.253
1.301
1.340
V
VSS
VSS + 0.006
VSS + 0.02
V
2.518
2.593
2.651
V
1.254
1.301
1.338
V
VSS
VSS + 0.004
VSS + 0.017
V
2.517
2.594
2.650
V
1.255
1.300
1.337
V
VSS
VSS + 0.003
VSS + 0.015
V
4.011
4.143
4.203
V
1.6 × バン ド ギ ャ ッ プ
VSS
2.020
2.075
2.118
V
VSS
VSS + 0.011
VSS + 0.026
V
リ フ ァ レ ンス VREFHI
電力 = 高
オペアン プ バ VAGND
イ アス = 低
VREFLO
リ フ ァ レ ン ス電圧 HIGH 3.2 × バン ド ギ ャ ッ プ
4.022
4.138
4.203
V
リ フ ァ レ ンス VREFHI
電力 = 中
オペアン プ バ VAGND
イ アス = 高
VREFLO
リ フ ァ レ ン ス電圧 HIGH 3.2 × バン ド ギ ャ ッ プ
リ フ ァ レ ンス VREFHI
電力 = 中
オペアン プ バ VAGND
イ アス = 低
VREFLO
文書番号 : 001-62937 Rev. *B
AGND
リ フ ァ レ ン ス電圧 LOW
AGND
リ フ ァ レ ン ス電圧 LOW
1.6 × バン ド ギ ャ ッ プ
VSS
2.023
2.075
2.114
V
VSS
VSS + 0.006
VSS + 0.017
V
4.026
4.141
4.207
V
1.6 × バン ド ギ ャ ッ プ
VSS
2.024
2.075
2.114
V
VSS
VSS + 0.004
VSS + 0.015
V
リ フ ァ レ ン ス電圧 HIGH 3.2 × バン ド ギ ャ ッ プ
4.030
4.143
4.206
V
AGND
リ フ ァ レ ン ス電圧 LOW
AGND
リ フ ァ レ ン ス電圧 LOW
1.6 × バン ド ギ ャ ッ プ
VSS
2.024
2.076
2.112
V
VSS
VSS + 0.003
VSS + 0.013
V
ページ 25/53
CY8C23433、 CY8C23533
表 17. 3.3V 時のアナロ グ リ フ ァ レ ン スの DC 仕様
リファレ
ンス
ARF_CR
[5:3]
0b000
リ フ ァ レンス
電力
設定
リ フ ァ レ ン ス電
力=高
オペア ン プ バイ
アス = 高
リ フ ァ レ ン ス電
力=高
オペア ン プ バイ
アス = 低
リ フ ァ レ ン ス電
力=中
オペア ン プ バイ
アス = 高
リ フ ァ レ ン ス電
力=中
オペア ン プ バイ
アス = 低
記号
リ フ ァ レ ン ス電
力=高
オペア ン プ バイ
アス = 高
Max
リ フ ァ レ ン ス 電圧 HIGH VDD/2 + バン ド ギ ャ ッ
プ
AGND
VDD/2
VDD/2 +
1.170
VDD/2 +
1.288
VDD/2 +
1.376
V
VDD/2 –
0.098
VDD/2 +
0.003
VDD/2 +
0.097
V
VREFLO
リ フ ァ レ ン ス 電圧 LOW VDD/2 – バン ド ギ ャ ッ
プ
VDD/2 –
1.386
VDD/2 –
1.287
VDD/2 –
1.169
V
VREFHI
リ フ ァ レ ン ス 電圧 HIGH VDD/2 + バン ド ギ ャ ッ
プ
AGND
VDD/2
VDD/2 +
1.210
VDD/2 +
1.290
VDD/2 +
1.355
V
VDD/2 –
0.055
VDD/2 +
0.001
VDD/2 +
0.054
V
VREFLO
リ フ ァ レ ン ス 電圧 LOW VDD/2 – バン ド ギ ャ ッ
プ
VDD/2 –
1.359
VDD/2 –
1.292
VDD/2 –
1.214
V
VREFHI
リ フ ァ レ ン ス 電圧 HIGH VDD/2 + バン ド ギ ャ ッ
プ
AGND
VDD/2
VDD/2 +
1.198
VDD/2 +
1.292
VDD/2 +
1.368
V
VDD/2 –
0.041
VDD/2
VDD/2 + 0.04
V
VREFLO
リ フ ァ レ ン ス 電圧 LOW VDD/2 – バン ド ギ ャ ッ
プ
VDD/2 –
1.362
VDD/2 –
1.295
VDD/2 –
1.220
V
VREFHI
リ フ ァ レ ン ス 電圧 HIGH VDD/2 + バン ド ギ ャ ッ
プ
AGND
VDD/2
VDD/2 +
1.202
VDD/2 +
1.292
VDD/2 +
1.364
V
VDD/2 –
0.033
VDD/2
VDD/2 +
0.030
V
リ フ ァ レ ン ス 電圧 LOW VDD/2 – バン ド ギ ャ ッ
プ
P2[4]
+ P2[6] (P2[4] =
リ フ ァ レ ン ス 電圧 HIGH
VDD/2、 P2[6] = 0.5V)
AGND
P2[4]
VDD/2 –
1.364
VDD/2 –
1.297
VDD/2 –
1.222
V
P2[4] + P2[6]
+ 0.041
V
P2[4]
–
P2[4] – P2[6] P2[4] – P2[6]
– 0.029
+ 0.010
P2[4] – P2[6]
+ 0.048
V
P2[4] + P2[6] P2[4] + P2[6]
– 0.066
– 0.010
P2[4] + P2[6]
+ 0.043
V
P2[4]
–
P2[4] – P2[6] P2[4] – P2[6]
– 0.024
+ 0.004
P2[4] – P2[6]
+ 0.034
V
P2[4] + P2[6] P2[4] + P2[6]
– 0.073
– 0.007
P2[4] + P2[6]
+ 0.053
V
P2[4]
–
P2[4] – P2[6] P2[4] – P2[6]
– 0.028
+ 0.002
P2[4] – P2[6]
+ 0.033
V
P2[4] + P2[6] P2[4] + P2[6]
– 0.073
– 0.006
P2[4] + P2[6]
+ 0.056
V
P2[4]
–
VREFHI
VAGND
VAGND
VAGND
VAGND
VREFHI
VAGND
VREFHI
VAGND
VREFLO
リ フ ァ レ ン ス電
力=中
オペア ン プ バイ
アス = 高
VREFHI
VAGND
VREFLO
リ フ ァ レ ン ス電
力=中
オペア ン プ バイ
アス = 低
単
位
Typ
VREFLO
リ フ ァ レ ン ス電
力=高
オペア ン プ バイ
アス = 低
説明
Min
VREFLO
0b001
リ フ ァ レンス
VREFHI
VAGND
VREFLO
文書番号 : 001-62937 Rev. *B
リ フ ァ レ ン ス 電圧 LOW P2[4] – P2[6] (P2[4] =
VDD/2、 P2[6] = 0.5V)
リ フ ァ レ ン ス 電圧 HIGH P2[4] + P2[6] (P2[4] =
VDD/2、 P2[6] = 0.5V)
AGND
P2[4]
リ フ ァ レ ン ス 電圧 LOW P2[4] – P2[6] (P2[4] =
VDD/2、 P2[6] = 0.5V)
リ フ ァ レ ン ス 電圧 HIGH P2[4] + P2[6] (P2[4] =
VDD/2、 P2[6] = 0.5V)
AGND
P2[4]
リ フ ァ レ ン ス 電圧 LOW P2[4] – P2[6] (P2[4] =
VDD/2、 P2[6] = 0.5V)
リ フ ァ レ ン ス 電圧 HIGH P2[4] + P2[6] (P2[4] =
VDD/2、 P2[6] = 0.5V)
AGND
P2[4]
リ フ ァ レ ン ス 電圧 LOW P2[4] – P2[6] (P2[4] =
VDD/2、 P2[6] = 0.5V)
P2[4] + P2[6] P2[4] + P2[6]
– 0.072
– 0.017
P2[4]
P2[4]
P2[4]
P2[4]
P2[4]
P2[4]
P2[4]
P2[4]
P2[4] – P2[6] P2[4] – P2[6] P2[4] – P2[6]
– 0.030
+ 0.032
ページ 26/53
V
CY8C23433、 CY8C23533
表 17. 3.3V 時のアナロ グ リ フ ァ レ ン スの DC 仕様 ( 続き )
リファレ
ンス
ARF_CR
[5:3]
0b010
リ フ ァ レンス
電力
設定
リ フ ァ レ ン ス電
力=高
オペア ン プ バイ
アス = 高
記号
VREFHI
VAGND
VREFLO
リ フ ァ レ ン ス電
力=高
オペア ン プ バイ
アス = 低
VREFHI
VAGND
VREFLO
リ フ ァ レ ン ス電
力=中
オペア ン プ バイ
アス = 高
VREFHI
VAGND
VREFLO
リ フ ァ レ ン ス電
力=中
オペア ン プ バイ
アス = 低
VREFHI
VAGND
VREFLO
0b011
すべての電源設
定。
3.3V 時に許可 さ
れない
–
0b100
すべての電源設
定。
3.3V 時に許可 さ
れない
–
0b101
リ フ ァ レ ン ス電
力=高
オペア ン プ バイ
アス = 高
VREFHI
リ フ ァ レ ン ス電
力=高
オペア ン プ バイ
アス = 低
リ フ ァ レ ン ス電
力=中
オペア ン プ バイ
アス = 高
リ フ ァ レ ン ス電
力=中
オペア ン プ バイ
アス = 低
リ フ ァ レンス
説明
リ フ ァ レ ン ス 電圧 HIGH VDD
AGND
VDD/2
リ フ ァ レ ン ス 電圧 LOW VSS
リ フ ァ レ ン ス 電圧 HIGH VDD
AGND
VDD/2
リ フ ァ レ ン ス 電圧 LOW VSS
リ フ ァ レ ン ス 電圧 HIGH VDD
AGND
VDD/2
リ フ ァ レ ン ス 電圧 LOW VSS
リ フ ァ レ ン ス 電圧 HIGH VDD
AGND
VDD/2
リ フ ァ レ ン ス 電圧 LOW VSS
–
–
–
–
Max
単
位
VDD – 0.003
VDD
V
VDD/2 +
0.001
VDD/2 +
0.039
V
VSS
VSS + 0.005
VSS + 0.020
V
VDD – 0.082
VDD – 0.002
VDD
V
VDD/2 –
0.031
VDD/2
VDD/2 +
0.028
V
Min
Typ
VDD – 0.102
VDD/2 –
0.040
VSS
VSS + 0.003
VSS + 0.015
V
VDD – 0.083
VDD – 0.002
VDD
V
VDD/2 –
0.032
VDD/2 –
0.001
VDD/2 +
0.029
V
VSS
VSS + 0.002
VSS + 0.014
V
VDD – 0.081
VDD – 0.002
VDD
V
VDD/2 –
0.033
VDD/2 –
0.001
VDD/2 +
0.029
V
VSS
VSS + 0.002
VSS + 0.013
V
–
–
–
–
–
–
–
–
リ フ ァ レ ン ス 電圧 HIGH P2[4] + バン ド ギ ャ ッ
プ (P2[4] = VDD/2)
AGND
P2[4]
P2[4] + 1.211 P2[4] + 1.285 P2[4] + 1.348
VREFLO
リ フ ァ レ ン ス 電圧 LOW P2[4] – バン ド ギ ャ ッ
プ (P2[4] = VDD/2)
P2[4] – 1.354 P2[4] – 1.290 P2[4] – 1.197
V
VREFHI
リ フ ァ レ ン ス 電圧 HIGH P2[4] + バン ド ギ ャ ッ
プ (P2[4] = VDD/2)
AGND
P2[4]
P2[4] + 1.209 P2[4] + 1.289 P2[4] + 1.353
V
VREFLO
リ フ ァ レ ン ス 電圧 LOW P2[4] – バン ド ギ ャ ッ
プ (P2[4] = VDD/2)
P2[4] – 1.352 P2[4] – 1.294 P2[4] – 1.222
V
VREFHI
リ フ ァ レ ン ス 電圧 HIGH P2[4] + バン ド ギ ャ ッ
プ (P2[4] = VDD/2)
AGND
P2[4]
P2[4] + 1.218 P2[4] + 1.291 P2[4] + 1.351
V
VREFLO
リ フ ァ レ ン ス 電圧 LOW P2[4] – バン ド ギ ャ ッ
プ (P2[4] = VDD/2)
P2[4] – 1.351 P2[4] – 1.296 P2[4] – 1.224
V
VREFHI
リ フ ァ レ ン ス 電圧 HIGH P2[4] + バン ド ギ ャ ッ
プ (P2[4] = VDD/2)
AGND
P2[4]
P2[4] + 1.215 P2[4] + 1.292 P2[4] + 1.354
V
リ フ ァ レ ン ス 電圧 LOW P2[4] – バン ド ギ ャ ッ
プ (P2[4] = VDD/2)
P2[4] – 1.352 P2[4] – 1.297 P2[4] – 1.227
VAGND
VAGND
VAGND
VAGND
VREFLO
文書番号 : 001-62937 Rev. *B
P2[4]
P2[4]
P2[4]
P2[4]
P2[4]
P2[4]
P2[4]
P2[4]
P2[4]
P2[4]
P2[4]
P2[4]
ページ 27/53
V
–
–
–
–
V
CY8C23433、 CY8C23533
表 17. 3.3V 時のアナロ グ リ フ ァ レ ン スの DC 仕様 ( 続き )
リファレ
ンス
ARF_CR
[5:3]
0b110
リ フ ァ レンス
電力
設定
リ フ ァ レ ン ス電
力=高
オペア ン プ バイ
アス = 高
リ フ ァ レ ン ス電
力=高
オペア ン プ バイ
アス = 低
リ フ ァ レ ン ス電
力=中
オペア ン プ バイ
アス = 高
リ フ ァ レ ン ス電
力=中
オペア ン プ バイ
アス = 低
0b111
Min
Typ
Max
単
位
リ フ ァ レ ン ス 電圧 HIGH 2 × バン ド ギ ャ ッ プ
AGND
バン ド ギ ャ ッ プ
リ フ ァ レ ン ス 電圧 LOW VSS
2.460
2.594
2.695
V
1.257
1.302
1.335
V
VSS
VSS + 0.01
VSS + 0.029
V
リ フ ァ レ ン ス 電圧 HIGH 2 × バン ド ギ ャ ッ プ
AGND
バン ド ギ ャ ッ プ
リ フ ァ レ ン ス 電圧 LOW VSS
2.462
2.592
2.692
V
記号
リ フ ァ レンス
VREFHI
VAGND
VREFLO
VREFHI
VAGND
VREFLO
VREFHI
VAGND
VREFLO
VREFHI
VAGND
VREFLO
すべての電源設
定。
3.3V 時に許可 さ
れない
説明
1.256
1.301
1.332
V
VSS
VSS + 0.005
VSS + 0.017
V
リ フ ァ レ ン ス 電圧 HIGH 2 × バン ド ギ ャ ッ プ
AGND
バン ド ギ ャ ッ プ
リ フ ァ レ ン ス 電圧 LOW VSS
2.473
2.593
2.682
V
1.257
1.301
1.330
V
VSS
VSS + 0.003
VSS + 0.014
V
リ フ ァ レ ン ス 電圧 HIGH 2 × バン ド ギ ャ ッ プ
AGND
バン ド ギ ャ ッ プ
リ フ ァ レ ン ス 電圧 LOW VSS
2.470
2.594
2.685
V
–
–
1.256
1.300
1.332
V
VSS
VSS + 0.002
VSS + 0.012
V
–
–
–
–
–
アナログ PSoC ブ ロ ッ クの DC 仕様
下表に、 次の電圧範囲 と 温度範囲それぞれで保証 さ れている最大値 と 最小値の仕様を示 し ます : 4.75V ～ 5.25V、 –40 °C  TA  85
°C、または 3.0V ～ 3.6V、–40 °C  TA  85°C。標準パラ メ ー タ は、温度 25°C、電圧 5V または 3.3V の場合の値で、単な る設計の参考
用のデー タ です。
表 18. アナログ PSoC ブ ロ ッ クの DC 仕様
記号
説明
RCT
レ ジ ス タ ユニ ッ ト 値 ( 連続時間 )
–
12.2
–
単位
kΩ
CSC
コ ンデンサ ユニ ッ ト 値 ( ス イ ッ チ ド キ ャ パシ タ )
–
80[9]
–
fF
Min
Typ
Max
POR および LVD の DC 仕様
下表に、 次の電圧範囲 と 温度範囲それぞれで保証 さ れてい る最大値 と 最小値の仕様を示 し ます : 4.75V ～ 5.25V、 –40 °C  TA  85 °C、 ま
たは 3.0V ～ 3.6V、–40 °C  TA  85°C。標準パ ラ メ ー タ は、温度 25°C、電圧 5V ま たは 3.3V の場合の値で、単な る設計の参考用のデー タ です。
注 下表に記載 さ れている PORLEV お よび VM ビ ッ ト は、 VLT_CR レ ジ ス タ のビ ッ ト を表 し ます。 VLT_CR レ ジ ス タ の詳細については、
PSoC 混合シグナル ア レ イ テ ク ニ カル リ フ ァ レ ン ス マニ ュ アル を参照 し て く だ さ い。
表 19. POR および LVD の DC 仕様
記号
説明
VPPOR1
VPPOR2
PPOR ト リ ッ プの VDD 値
PORLEV[1:0] = 01b
PORLEV[1:0] = 10b
–
2.82
4.55
VLVD1
VLVD2
VLVD3
VLVD4
VLVD5
VLVD6
VLVD7
LVD ト リ ッ プ用の Vdd 値
VM[2:0] = 001b
VM[2:0] = 010b
VM[2:0] = 011b
VM[2:0] = 100b
VM[2:0] = 101b
VM[2:0] = 110b
VM[2:0] = 111b
2.850
2.95
3.06
4.37
4.50
4.62
4.71
2.920
3.02
3.13
4.48
4.64
4.73
4.81
Min
単位
注
2.95
4.70
V
V
VDD は起動中、 またはウ ォ ッ チ
ド ッ グから リ セ ッ ト さ れている間、
2.5V を上回ら なければな ら ない
2.99[10]
3.09
3.20
4.55
4.75
4.83
4.95
V0
V0
V0
V0
V0
V
V
Typ
Max
注
9. CSC は、 設計保証の値であ り 、 テ ス ト は行われていません。
10. 電源電圧の低下を検出で き る ために、 必ず VPPOR (PORLEV=01) +50mV を上回る値 と し ます。
文書番号 : 001-62937 Rev. *B
ページ 28/53
CY8C23433、 CY8C23533
プ ログ ラ ミ ングの DC 仕様
下表に、次の電圧範囲 と 温度範囲それぞれで保証 さ れている最大値 と 最小値の仕様を示 し ます : 4.75V ～ 5.25V、–40°C  TA  85°C、
または 3.0V ～ 3.6V、 –40°C  TA  85°C。 標準パラ メ ー タ は、 温度 25°C、 電圧 5V または 3.3V の場合の値で、 単な る設計の参考
用のデー タ です。
表 20. プ ログ ラ ミ ングの DC 仕様
記号
Min
Typ
Max
単位
注
プ ログ ラ ミ ングおよび消去時の VDD
4.5
5
5.5
V
こ の仕様は、 外部プ ログ ラ
マ ツールの機能要件に適用
さ れる
VDDLV
検証時の低 VDD
3.0
3.1
3.2
V
こ の仕様は、 外部プ ログ ラ
マ ツールの機能要件に適用
VDDHV
検証時の高 VDD
5.1
5.2
5.3
V
こ の仕様は、 外部プ ログ ラ
マ ツールの機能要件に適用
3.0
–
5.25
V
内部フ ラ ッ シ ュ書き込みを
実行 し ている時に、 こ の仕
様がこ のデバイ スに適用
VDDP
説明
VDDIWRITE フ ラ ッ シ ュ メ モ リ 書き込み処理の電源電圧
IDDP
プ ログ ラ ミ ングまたは検証中の電源電流
–
5
25
mA
VILP
プ ログ ラ ミ ングまたは検証時の LOW 入力の電圧
–
–
0.8
V
VIHP
プ ログ ラ ミ ングまたは検証時の HIGH 入力の電圧
2.1
–
–
V
–
0.2
mA
内部プルダウン抵抗を駆動
する電流
内部プルダウン抵抗を駆動
する電流
IILP
プ ログ ラ ミ ングまたは検証時に P1[0] または
P1[1] に Vilp を印加 し た時の入力電流
–
IIHP
プ ログ ラ ミ ングまたは検証時に P1[0] または
P1[1] に Vihp を印加 し た時の入力電流
–
–
1.5
mA
VOLV
プ ログ ラ ミ ングまたは検証時の LOW 出力の電圧
–
–
VSS + 0.75
V
–
VDD
V
–
–
–
ブ ロ ッ ク あた り の消去／書
き込みの回数
–
–
–
消去／書き込み回数
–
–
年
(1 年の
位)
VOHV
プ ログ ラ ミ ングまたは検証時の HIGH 出力の電圧 VDD - 1.0
50,000
フラッ
フ ラ ッ シ ュ メ モ リ ア ク セス可能回数 ( ブ ロ ッ ク
シ ュ ENPB 当た り )
フラッ
フ ラ ッ シ ュ メ モ リ ア ク セス可能回数 ( 合計 )[11] 1,800,000
シ ュ ENT
10
フラッ
フ ラ ッ シ ュ デー タ 保持期間
シ ュ DR
I2C の DC 仕様
下表に、 次の電圧範囲 と 温度範囲それぞれで保証 さ れている最大値 と 最小値の仕様を示 し ます : 4.75V ～ 5.25V、 –40°C  TA 
85°C、または 3.0V ～ 3.6V、–40°C  TA  85°C。標準パラ メ ー タ は、温度 25°C、電圧 5V または 3.3V の場合の値で、単な る設計の参
考用のデー タ です。
表 21. I2C の DC 仕様 [12]
記号
VILI2C
説明
入力 LOW レ ベル
VIHI2C
入力 HIGH レ ベル
Min
–
–
0.7 × VDD
Typ
–
–
–
Max
0.3×VDD
0.25 × VDD
–
単位
V
V
V
注
3.0V VDD 3.6V
4.75V VDD 5.25V
3.0V VDD 5.25V
注
11. 最大 36 x 50,000 のブ ロ ッ ク ア ク セ ス可能回数 ( サイ クル ) が許可 さ れます。それぞれ最大 50,000 サイ ク ルの 36x1 ブ ロ ッ ク 、それぞれ最大 25,000 サイ ク ルの 36x2 ブ ロ ッ ク 、またはそれ
ぞれ最大 12,500 サイ ク ルの 36x4 ブ ロ ッ ク に対する操作を比較検討する こ と がで き ます ( 合計サイ ク ル数は 36x50,000 に制限 さ れ、 どのブ ロ ッ ク も 50,000 サイ クルを超え る こ と はあ り ま
せん )。 産業用フル レ ン ジの場合、 ユーザーは温度セ ンサ ユーザー モ ジ ュ ール (FlashTemp) を使用 し 、 書き込みの前に結果を温度引数に入力する必要があ り ます。 詳細については、
http://www.cypress.com に掲載 し ている ア プ リ ケーシ ョ ン ノ ー ト の下のフ ラ ッ シ ュ API ア プ リ ケーシ ョ ン ノ ー ト AN2015 を参照 し て く だ さ い。
12. すべての GPIO は、 GPIO の DC 仕様セ ク シ ョ ンに記載 さ れている GPIO VIL と VIH の DC 仕様を満た し ます。 I2C GPIO ピ ンは、 上記の仕様を も満た し ています。
文書番号 : 001-62937 Rev. *B
ページ 29/53
CY8C23433、 CY8C23533
SAR8 ADC の DC 仕様
下表に、次の電圧範囲 と 温度範囲それぞれで保証 さ れている最大値 と 最小値の仕様を示 し ます : 4.75V ～ 5.25V、–40°C  TA  85°C、
または 3.0V ～ 3.6V、 –40°C  TA  85°C。 標準パラ メ ー タ は、 温度 25°C、 電圧 5V または 3.3V の場合の値で、 単な る設計の参考
用のデー タ です。
表 22. SAR8 ADC の DC 仕様
記号
説明
VADCVREF ADC リ フ ァ レ ン ス電圧 と し て コ ン フ ィ ギ ュ
レーシ ョ ン さ れた場合のピ ン P3[0] におけ る
リ フ ァ レ ン ス電圧
IADCVREF
P3[0] が ADC の VREF と し て コ ン フ ィ ギ ュ
レーシ ョ ン さ れる時の電流
INL
積分非直線性
INL ( 制限 0x80 でのオ フ セ ッ ト のシ フ ト に対応する積分
さ れる範 非直線性
囲)
DNL
微分非直線性
DNL ( 制限 0x7F か ら 0x80 への遷移を含めない微分非直
さ れる範 線性
囲)
Min
Typ
Max
3.0
–
5.25
単位
V
注
3
–
–
mA
–1.5
–
+1.5
LSB
–1.2[12]
–
+1.2
LSB
LSB の最大値は全範囲の
1/16 を超えない部分範囲上
にある。 0x7F 値 と 0x80 値
の仕様はこ こ に含まれてい
ない
–2.3
–
+2.3
LSB
ADC 変換は全範囲において
単調である。
–1
–
+1
LSB
ADC 変換は全範囲において
単調である。 0x7F から
0x80 への遷移の仕様がこ こ
に含まれていない
P3[0] における電圧レ ベル
(ADC リ フ ァ レ ン ス電圧 と
し て コ ン フ ィ ギ ュ レーシ ョ
ン さ れる場合 ) は、 VDD ピ
ンのチ ッ プ電源電圧レ ベル
よ り も 低い状態に維持する
必要がある。 VADCVREF <
VDD
注
12. SAR コ ンバー タ は、 サン プ リ ン グ期間中には安定 し た入力電圧を必要 と し ます。 サン プ リ ン グの間 SAR8 への電圧が 2 つ以上の LSB に よ り 変化する場合、 精度
の仕様は満た さ れない こ と があ り ます。
文書番号 : 001-62937 Rev. *B
ページ 30/53
CY8C23433、 CY8C23533
AC 電気的特性
チ ッ プ レベルの AC 仕様
下表に、次の電圧範囲 と 温度範囲それぞれで保証 さ れている最大値 と 最小値の仕様を示 し ます : 4.75V ～ 5.25V、–40°C  TA  85°C、
または 3.0V ～ 3.6V、 –40°C  TA  85°C。 標準パラ メ ー タ は、 温度 25°C、 電圧 5V または 3.3V の場合の値で、 単な る設計の参考
用のデー タ です。
表 23. 5V および 3.3V 時のチ ッ プ レ ベルの AC 仕様
説明
Min
Typ
Max
FIMO24 [13]
記号
24MHz の内部 メ イ ン発振器周
波数
22.8
24
[14、 15、
25.2 16]
FIMO6
6MHz 時の内部 メ イ ン発振器
周波数
5.5
6
15、
6.5 [14、
16]
FCPU1
CPU 周波数 (5V 公称 )
0.093
24
25.2 [14、 15]
MHz 工場出荷時の ト リ ム値を使用 し て、 5V ま
たは 3.3V 動作向けに ト リ ム。 図 8 ( ページ
15) を ご覧 く だ さ い。 SLIMO モー ド =0
MHz 工場出荷時の ト リ ム値を使用 し て、 5V ま
たは 3.3V 動作向けに ト リ ム。 図 8 ( ページ
15) を ご覧 く だ さ い。 SLIMO モー ド = 1
MHz SLIMO モー ド =0
FCPU2
CPU 周波数 (3.3V 公称 )
0.093
12
12.6 [14、 15]
MHz SLIMO モー ド =0
F48M
デジ タ ル PSoC ブ ロ ッ ク周波
数
0
48
[14、 15、 MHz デジ タ ル ブ ロ ッ クの AC 仕様を参照
50.4 17]
F24M
デジ タ ル PSoC ブ ロ ッ ク周波
数
内部低速振動子周波数
外部水晶振動子
0
24
25.2 [15、 17]
15
–
32
32.768
75
–
F32K1
F32K2
単位
MHz
kHz
kHz 精度はコ ンデンサ と 水晶依存 し ている。
デ ュ ーテ ィ サイ クルの 50%
kHz リ セ ッ ト 後、 m8c の実行を開始する ま で、
ILO は ト リ ム さ れません。 こ の タ イ ミ ング
計測の詳細については、 PSoC テ ク ニ カル
リ フ ァ レ ン ス マニ ュ アルの 「シ ス テム リ
セ ッ ト 」 セ ク シ ョ ン を参照
MHz 複数 (x732) の水晶周波数
ms
ms
F32K_U
内部低速振動子 (ILO) 周波数
( ト リ ムな し )
5
–
100
FPLL
TPLLSLEW
TPLLSLEWSLO
PLL 周波数
PLL ロ ッ ク 時間
LOW ゲ イ ン設定用の PLL
ロ ッ ク 時間
外部水晶振動子の起動時から
1% に達 し たま での時間
外部水晶振動子の起動時から
100ppm に達 し たま での時間
–
0.5
0.5
23.986
–
–
–
10
50
–
1700
2620
ms
–
2800
3800
ms
外部 リ セ ッ ト パルス幅
24MHz デ ュ ーテ ィ 比
内部低速振動子デ ュ ーテ ィ 比
24MHz ト リ ム ス テ ッ プ サイ
ズ
48MHz 出力周波数
10
40
20
–
–
50
50
50
–
60
80
–
ms
%
%
kHz
45.6
48.0
50.4 [14、 16]
–
–
12.3
W
TOS
TOSACC
TXRST
DC24M
DCILO
Step24M
Fout48M
FMAX
行入力または行出力時の信号の最
大周波数
注
Tosacc 期間の終わ り では、 水晶振動子の周
波数はその最終値から の誤差 100ppm 以内
にな る。 操作が正常に行われる ためには正
し く ロー ド さ れた最大駆動レ ベル 1uW の
32.768kHz の水晶を前提 と し てい る。 3.0V
 VDD 5.5V、 –40°C  TA  85°C
MHz ト リ ミ ング さ れた。 工場出荷時の ト リ ム値
を使用
MHz
注
13. エ ラ ッ タ : デバイ スが 0°C ～ 70°C の温度範囲内で動作する時、周波数の誤差は ±2.5% に低下 さ れますが、極度の温度 (0°C よ り 低い温度や 70 °C よ り 高い温度 ) で動
作する時、 周波数の誤差は ±2.5% ～ ±5% です。 詳細については、 ページ 51 の 「Errata」 項目を参照 し て く だ さ い。
14. 4.75V < Vdd < 5.25V.
15. Vdd 範囲で適切に ト リ ム さ れた内部主振動子か ら 派生 し た精度です。
16. 3.0V < Vdd < 3.6V。
17. ユーザー モ ジ ュ ールの最大周波数については、 個々のユーザー モ ジ ュ ールのデー タ シー ト を参照 し て く だ さ い。
18. 詳細については、 サイ プ レ スのジ ッ タ 仕様 ア プ リ ケーシ ョ ン ノ ー ト 「 Understanding Datasheet Jitter Specifications for Cypress Timing Products – AN5054」 を参
照 し て く だ さ い。
文書番号 : 001-62937 Rev. *B
ページ 31/53
CY8C23433、 CY8C23533
表 23. 5V および 3.3V 時のチ ッ プ レ ベルの AC 仕様 ( 続き )
記号
SRPOWER_UP
説明
単位
注
V/ms 電源投入時の VDD スルーレー ト
ms 0V から の起動。 PSoC テ ク ニ カル リ フ ァ レ ン ス
マニ ュ アルの 「シ ス テム リ セ ッ ト 」 セ ク シ ョ ン
を参照 し て く だ さ い
ps
Min
Typ
Max
電源供給スルー レー ト
–
–
250
TPOWERUP
POR の終了から CPU コ ー ド 実行
ま での時間
–
16
100
tjit_IMO [18]
24MHz IMO サイ クル対サイ ク ル
ジ ッ タ (RMS)
–
200
700
24MHz IMO 長期 N サイ クル間
ジ ッ タ (RMS)
–
300
900
ps
24MHz IMO 周期ジ ッ タ (RMS)
–
100
400
ps
24MHz IMO サイ クル ツー サイ ク
ル ジ ッ タ (RMS)
–
200
800
ps
24MHz IMO 長期 N サイ クル間
ジ ッ タ (RMS)
–
300
1200
ps
24MHz IMO 周期ジ ッ タ (RMS)
–
100
700
ps
tjit_PLL [18]
N = 32
N = 32
図 9. PLL ロ ッ ク タ イ ミ ング図
PLL
Enable
TPLLSLEW
24 MHz
FPLL
PLL
Gain
0
図 10. LOW ゲ イ ン設定用の PLL ロ ッ ク タ イ ミ ング図
PLL
Enable
TPLLSLEWLOW
24 MHz
FPLL
PLL
Gain
1
図 11. 外部水晶振動子の起動 タ イ ミ ング図
32K
Select
32 kHz
TOS
F32K2
文書番号 : 001-62937 Rev. *B
ページ 32/53
CY8C23433、 CY8C23533
GPIO の AC 仕様
下表に、次の電圧範囲 と 温度範囲それぞれで保証 さ れている最大値 と 最小値の仕様を示 し ます : 4.75V ～ 5.25V、–40°C  TA  85°C、
または 3.0V ～ 3.6V、 –40°C  TA  85°C。 標準パラ メ ー タ は、 温度 25°C、 電圧 5V または 3.3V の場合の値で、 単な る設計の参考
用のデー タ です。
表 24. 5V と 3.3V 時の GPIO の AC 仕様
記号
説明
FGPIO
GPIO 動作周波数
0
–
12.3
単位
MHz
TRiseF
立ち上が り 時間、 標準ス ト ロ ング モー ド 、
Cload = 50pF
3
–
18
ns
VDD = 4.5V ～ 5.25V、 10% ～ 90%
TFallF
立ち下が り 時間、 標準ス ト ロ ング モー ド 、
Cload = 50pF
2
–
18
ns
VDD = 4.5V ～ 5.25V、 10% ～ 90%
TRiseS
立ち上が り 時間、 低速ス ト ロ ング モー ド 、
Cload = 50pF
10
27
–
ns
VDD = 3V ～ 5.25 V、 10% ～ 90%
TFallS
立ち下が り 時間、 低速ス ト ロ ング モー ド 、
Cload = 50pF
10
22
–
ns
VDD = 3V ～ 5.25V、 10% ～ 90%
Min
Typ
Max
注
標準ス ト ロ ング モー ド
図 12. GPIO タ イ ミ ン グ図
90%
GPIO
Pin
Output
Voltage
10%
TRiseF
TRiseS
文書番号 : 001-62937 Rev. *B
TFallF
TFallS
ページ 33/53
CY8C23433、 CY8C23533
オペア ン プの AC 仕様
下表に、次の電圧範囲 と 温度範囲それぞれで保証 さ れている最大値 と 最小値の仕様を示 し ます : 4.75V ～ 5.25V、–40°C  TA  85°C、
または 3.0V ～ 3.6V、 –40°C  TA  85°C。 標準パラ メ ー タ は、 温度 25°C、 電圧 5V または 3.3V の場合の値で、 単な る設計の参考
用のデー タ です。
セ ト リ ング時間、 スルー レー ト 、 およびゲ イ ン帯域幅はアナロ グ連続時間 PSoC ブ ロ ッ ク に基づいています。
「電源 = 高」 かつ 「オペア ン プ バイ ア ス = 高」 は 3.3V ではサポー ト さ れていません。
表 25. 5V 時のオペア ン プの AC 仕様
記号
説明
Min
Typ
Max
単位
DV80% ～ DV0.1% ま での立ち上が り 整定時間 (10pF 負荷、 ユニテ ィ ゲ
イン )
電力 = 低、 オペア ン プ バイ アス = 低
電力 = 中、 オペア ン プ バイ アス = 高
電力 = 高、 オペア ン プ バイ アス = 高
–
–
–
–
–
–
3.9
0.72
0.62
μs
μs
μs
TSOA
DV20% ～ DV0.1% (10pF 負荷、 ユニ テ ィ ゲ イ ン )
電力 = 低、 オペア ン プ バイ アス = 低
電力 = 中、 オペア ン プ バイ アス = 高
電力 = 高、 オペア ン プ バイ アス = 高
–
–
–
–
–
–
5.9
0.92
0.72
μs
μs
μs
SRROA
立ち上が り スルー レー ト (20% ～ 80%) (10pF 負荷、 ユニ テ ィ ゲ イ ン )
電力 = 低、 オペア ン プ バイ アス = 低
電力 = 中、 オペア ン プ バイ アス = 高
電力 = 高、 オペア ン プ バイ アス = 高
0.15
1.7
6.5
–
–
–
–
–
–
V/s
V/s
V/s
SRFOA
立ち下が り スルー レー ト (20% ～ 80%) (10pF 負荷、 ユニ テ ィ ゲ イ ン )
電力 = 低、 オペア ン プ バイ アス = 低
電力 = 中、 オペア ン プ バイ アス = 高
電力 = 高、 オペア ン プ バイ アス = 高
0.01
0.5
4.0
–
–
–
–
–
–
V/s
V/s
V/s
BWOA
ゲ イ ン と 帯域幅の積
電力 = 低、 オペア ン プ バイ アス = 低
電力 = 中、 オペア ン プ バイ アス = 高
電力 = 高、 オペア ン プ バイ アス = 高
0.75
3.1
5.4
–
–
–
–
–
–
MHz
MHz
MHz
Min
Typ
Max
単位
–
–
–
–
3.92
0.72
μs
μs
–
–
–
–
5.41
0.72
μs
μs
0.31
2.7
–
–
–
–
V/s
V/s
0.24
1.8
–
–
–
–
V/s
V/s
0.67
2.8
–
–
–
–
MHz
MHz
TROA
表 26. 3.3V 時の演算増幅器の AC 仕様
記号
TROA
TSOA
SRROA
SRFOA
BWOA
説明
DV80% ～ DV0.1% ま での立ち上が り 整定時間 (10pF 負荷、 ユニ テ ィ ゲ
イン )
電力 = 低、 オペア ン プ バイ ア ス = 低
電力 = 中、 オペア ン プ バイ ア ス = 高
DV20% ～ DV0.1% (10pF 負荷、 ユニ テ ィ ゲ イ ン )
電力 = 低、 オペア ン プ バイ ア ス = 低
電力 = 中、 オペア ン プ バイ ア ス = 高
立ち上が り スルー レー ト (20% ～ 80%) (10pF 負荷、 ユニ テ ィ ゲ イ ン )
電力 = 低、 オペア ン プ バイ ア ス = 低
電力 = 中、 オペア ン プ バイ ア ス = 高
立ち下が り スルー レー ト (20% ～ 80%) (10pF 負荷、 ユニ テ ィ ゲ イ ン )
電力 = 低、 オペア ン プ バイ ア ス = 低
電力 = 中、 オペア ン プ バイ ア ス = 高
ゲ イ ン と 帯域幅の積
電力 = 低、 オペア ン プ バイ ア ス = 低
電力 = 中、 オペア ン プ バイ ア ス = 高
文書番号 : 001-62937 Rev. *B
ページ 34/53
CY8C23433、 CY8C23533
P2[4] のコ ンデンサによ り バイパス さ れる と 、 各ブ ロ ッ ク に分配 さ れる アナログ グ ラ ン ド 信号の ノ イ ズは最大 5 (14dB) の係数で減
少 さ れます。 これは、 オ ン チ ッ プ 8.1k 抵抗 と 外部 コ ンデンサによ り 定義 さ れた コ ーナー周波数以上の周波数です。
図 13. P2[4] バイパス を使用 し た代表的な AGND ノ イ ズ
nV/rtHz
10000
0
0.01
0.1
1.0
10
1000
100
0.001
0.01
0.1 Freq (kHz)
1
10
100
低周波数では、 オペア ン プ ノ イ ズは 1/f の、 独立 し た電力に比例 し 、 デバイ スの幾何学的形状によ り 決定 さ れます。 高い周波数で
は、 増大 し た電力レ ベルは、 ノ イ ズの拡散レ ベルを低下 さ せます。
図 14. 標準オペア ン プ ノ イ ズ
nV/rtHz
10000
PH_BH
PH_BL
PM_BL
PL_BL
1000
100
10
0.001
文書番号 : 001-62937 Rev. *B
0.01
0.1
Freq (kHz)
1
10
100
ページ 35/53
CY8C23433、 CY8C23533
低消費電力 コ ンパレー タ の AC 仕様
下表に、次の電圧範囲 と 温度範囲それぞれで保証 さ れている最大値 と 最小値の仕様を示 し ます : 4.75V ～ 5.25V、–40°C  TA  85°C、
または 3.0V ～ 3.6V、 –40°C  TA  85°C。 標準パラ メ ー タ は、 温度 25°C、 電圧 5V または 3.3V の場合の値で、 単な る設計の参考
用のデー タ です。
表 27. 低消費電力 コ ンパレー タ の AC 仕様
記号
TRLPC
説明
Min
–
LPC 応答時間
Typ
–
Max
50
単位
ms
注
³ VREFLPC 内で設定 さ れた コ ンパ
レー タ リ フ ァ レ ン ス を 50mV 超え る
デジ タ ル ブ ロ ッ クの AC 仕様
下表に、次の電圧範囲 と 温度範囲それぞれで保証 さ れている最大値 と 最小値の仕様を示 し ます : 4.75V ～ 5.25V、–40°C  TA  85°C、
または 3.0V ～ 3.6V、 –40°C  TA  85°C。 標準パラ メ ー タ は、 温度 25°C、 電圧 5V または 3.3V の場合の値で、 単な る設計の参考
用のデー タ です。
表 28. 5V および 3.3V 時のデジ タ ル ブ ロ ッ クの AC 仕様
機能
すべての機能
タ イ マー
説明
Min
Typ
Max
単位
VDD  4.75 V
–
–
50.4
MHz
VDD < 4.75 V
–
–
25.2
MHz
キ ャ プ チ ャ な し 、 VDD 4.75 V
–
–
50.4
MHz
キ ャ プ チ ャ な し 、 VDD < 4.75V
–
–
25.2
MHz
キャ プチ ャあ り
–
–
25.2
MHz
50[19]
–
–
ns
イ ネーブル入力な し 、 VDD  4.75 V
–
–
50.4
MHz
イ ネーブル入力な し 、 VDD < 4.75V
イ ネーブル入力あ り
–
–
25.2
MHz
–
–
25.2
MHz
50[19]
–
–
ns
入力 ク ロ ッ ク 周波数
キ ャ プ チ ャ パルス幅
カウン タ ー
入力 ク ロ ッ ク 周波数
イ ネーブル入力パルス幅
デ ッ ド バン ド
キル パルス幅
20
–
–
ns
同期 リ ス タ ー ト モー ド
50[19]
–
–
ns
無効モー ド
50[19]
–
–
ns
入力 ク ロ ッ ク 周波数
VDD  4.75 V
–
–
50.4
MHz
VDD < 4.75V
–
–
25.2
MHz
入力 ク ロ ッ ク 周波数
VDD  4.75 V
–
–
50.4
MHz
VDD < 4.75V
–
–
25.2
MHz
非同期 リ ス タ ー ト モー ド
CRCPRS
(PRS モー ド )
注
ブ ロ ッ ク 入力 ク ロ ッ ク 周波数
CRCPRS
(CRC モー ド )
SPIM
入力 ク ロ ッ ク 周波数
–
–
25.2
MHz
入力 ク ロ ッ ク 周波数
–
–
8.2
MHz
SPI シ リ アル ク ロ ッ ク (SCLK) 周波数は入力 ク ロ ッ ク 周波数を 2
で割 っ た値に等 し く な る
SPIS
入力 ク ロ ッ ク (SCLK) 周波数
SPIS モー ド では、 入力 ク ロ ッ ク が SPI SCLK
–
–
4.1
MHz
50[19]
–
–
ns
VDD  4.75 V、 2 ス ト ッ プ ビ ッ ト
–
–
50.4
MHz
VDD  4.75 V、 1 ス ト ッ プ ビ ッ ト
VDD < 4.75V
–
–
25.2
MHz
–
–
25.2
MHz
VDD  4.75 V、 2 ス ト ッ プ ビ ッ ト
–
–
50.4
MHz
VDD  4.75 V、 1 ス ト ッ プ ビ ッ ト
VDD < 4.75V
–
–
25.2
MHz
–
–
25.2
MHz
送信間の SS_Negated の幅
ト ラ ンス ミ ッ タ
レ シーバ
ボーレー ト は、 入力 ク ロ ッ ク 周波数を 8 で割 っ た値
入力 ク ロ ッ ク 周波数
ボーレー ト は、 入力 ク ロ ッ ク 周波数を 8 で割 っ た値
入力 ク ロ ッ ク 周波数
注
19. 50ns の最小入力パルス幅は、 24MHz で動作する入力シ ン ク ロ ナ イザに基づ き ます ( 定格周期は 42ns です )。
文書番号 : 001-62937 Rev. *B
ページ 36/53
CY8C23433、 CY8C23533
アナログ出力バ ッ フ ァ の AC 仕様
下表に、次の電圧範囲 と 温度範囲それぞれで保証 さ れている最大値 と 最小値の仕様を示 し ます : 4.75V ～ 5.25V、–40°C  TA  85°C、
または 3.0V ～ 3.6V、 –40°C  TA  85°C。 標準パラ メ ー タ は、 温度 25°C、 電圧 5V または 3.3V の場合の値で、 単な る設計の参考
用のデー タ です。
表 29. 5V 時のアナロ グ出力バ ッ フ ァ の AC 仕様
記号
説明
Min
Typ
Max
単位
TROB
1V ス テ ッ プ (100pF 負荷 ) 時の 0.1% ま での立ち上が り 整定時間
電力 = 低
電力 = 高
–
–
–
–
2.5
2.5
μs
μs
TSOB
1V ス テ ッ プ (100pF 負荷 ) 時の 0.1% ま での立ち下が り 整定時間
電力 = 低
電力 = 高
–
–
–
–
2.2
2.2
μs
μs
SRROB
1V ス テ ッ プ (100pF 負荷 ) の時の立ち上が り スルーレー ト (20%
～ 80%)
電力 = 低
電力 = 高
0.65
0.65
–
–
–
–
V/s
V/s
1V ス テ ッ プ (100pF 負荷 ) の時の立ち下が り スルーレー ト (80%
～ 20%)
電力 = 低
電力 = 高
0.65
0.65
–
–
–
–
V/s
V/s
BWOB
20mVpp、 3 dB BW、 100pF 負荷の時の小信号帯域幅
電力 = 低
電力 = 高
0.8
0.8
–
–
–
–
MHz
MHz
BWOB
1Vpp、 3 dB BW、 100pF 負荷の時の大信号帯域幅
電力 = 低
電力 = 高
300
300
–
–
–
–
kHz
kHz
説明
Min
Typ
Max
単位
TROB
1V ス テ ッ プ (100pF 負荷 ) 時の 0.1% ま での立ち上が り 整定時間
電力 = 低
電力 = 高
–
–
–
–
3.8
3.8
μs
μs
TSOB
1V ス テ ッ プ (100pF 負荷 ) の時 0.1% ま での立ち下が り 整定時間
電力 = 低
電力 = 高
–
–
–
–
2.6
2.6
μs
μs
SRROB
1V ス テ ッ プ (100pF 負荷 ) の時の立ち上が り スルーレー ト (20%
～ 80%)
電力 = 低
電力 = 高
0.5
0.5
–
–
–
–
V/s
V/s
1V ス テ ッ プ (100pF 負荷 ) の時の立ち下が り スルーレー ト (80%
～ 20%)
電力 = 低
電力 = 高
0.5
0.5
–
–
–
–
V/s
V/s
BWOB
20mVpp、 3 dB BW、 100pF 負荷の時の小信号帯域幅
電力 = 低
電力 = 高
0.7
0.7
–
–
–
–
MHz
MHz
BWOB
1Vpp、 3 dB BW、 100pF 負荷の時の大信号帯域幅
電力 = 低
電力 = 高
200
200
–
–
–
–
kHz
kHz
SRFOB
表 30. 3.3V 時のアナロ グ出力バ ッ フ ァ の AC 仕様
記号
SRFOB
文書番号 : 001-62937 Rev. *B
ページ 37/53
CY8C23433、 CY8C23533
外部ク ロ ッ クの AC 仕様
下表に、次の電圧範囲 と 温度範囲それぞれで保証 さ れている最大値 と 最小値の仕様を示 し ます : 4.75V ～ 5.25V、–40°C  TA  85°C、
または 3.0V ～ 3.6V、 –40°C  TA  85°C。 標準パラ メ ー タ は、 温度 25°C、 電圧 5V または 3.3V の場合の値で、 単な る設計の参考
用のデー タ です。
表 31. 5V 時の外部 ク ロ ッ クの AC 仕様
記号
説明
FOSCEXT
周波数
0.093
–
24.6
単位
MHz
–
HIGH 期間
20.6
–
5300
ns
–
LOW 期間
20.6
–
–
ns
–
IMO への電源投入時か ら切 り 替え ま での時間
150
–
–
μs
Min
Typ
Max
表 32. 3.3V 時の外部 ク ロ ッ クの AC 仕様
記号
FOSCEXT
Min
Typ
Max
0.093
–
12.3
単位
MHz
1 によ る分周の CPU ク ロ ッ ク の場合の周波数 1
FOSCEXT
2 以上によ る分周の CPU ク ロ ッ ク の場合の周波数 [21]
0.186
–
24.6
MHz
–
1 によ る分周の CPU ク ロ ッ ク の場合の HIGH 期間
41.7
–
5300
ns
–
1 によ る分周の CPU ク ロ ッ ク の場合の LOW 期間
41.7
–
–
ns
IMO への電源投入時か ら切 り 替えま での時間
150
–
–
ms
–
説明
[20]
プ ログ ラ ミ ングの AC 仕様
下表に、次の電圧範囲 と 温度範囲それぞれで保証 さ れている最大値 と 最小値の仕様を示 し ます : 4.75V ～ 5.25V、–40°C  TA  85°C、
または 3.0V ～ 3.6V、 –40°C  TA  85°C。 標準パラ メ ー タ は、 温度 25°C、 電圧 5V または 3.3V の場合の値で、 単な る設計の参考
用のデー タ です。
表 33. プ ログ ラ ミ ングの AC 仕様
記号
説明
TRSCLK
SCLK の立ち上が り 時間
1
–
20
単位
ns
TFSCLK
SCLK の立ち下が り 時間
1
–
20
ns
TSSCLK
SCLK の立ち下が り エ ッ ジ ま でのデー タ セ ッ ト ア ッ プ時間
40
–
–
ns
THSCLK
SCLK の立ち下が り エ ッ ジから のデー タ ホール ド 時間
40
–
–
ns
FSCLK
SCLK の周波数
0
–
8
MHz
TERASEB
フ ラ ッ シ ュ消去時間 ( ブ ロ ッ ク )
–
20
–
ms
TWRITE
フ ラ ッ シ ュ ブ ロ ッ ク書き込み時間
–
20
–
ms
TDSCLK
SCLK の立ち下が り エ ッ ジか らのデー タ 出力遅延
–
–
45
ns
VDD > 3.6
TDSCLK3
SCLK の立ち下が り エ ッ ジか らのデー タ 出力遅延
–
–
50
ns
3.0  VDD  3.6
TERASEALL
フ ラ ッ シ ュ消去時間 ( バルク )
–
80
–
ms
TPROGRAM_HOT
フ ラ ッ シ ュ ブ ロ ッ ク 消去 + フ ラ ッ シ ュ ブ ロ ッ ク 書き込み時間
–
–
100[23]
ms
全てのブ ロ ッ ク およ
び保護フ ィ ール ド を
一度に消去
0 °C <= Tj
<= 100°C
TPROGRAM_COLD フ ラ ッ シ ュ ブ ロ ッ ク 消去 + フ ラ ッ シ ュ ブ ロ ッ ク 書き込み時間
–
–
200[23]
ms
Min
Typ
Max
注
–40 °C <= Tj
<= 0 °C
注
20. 最大 CPU 周波数は 3.3V の時は 12MHz です。 CPU ク ロ ッ ク分周器が 1 に設定 さ れる と 、 外部 ク ロ ッ ク の最大周波数 と デ ュ ーテ ィ サイ ク ルの要件を満たす必要があ り ます。
21. 外部 ク ロ ッ クの周波数が 12MHz を超えた場合、 CPU の ク ロ ッ ク 分周器は 2 以上に設定する必要があ り ます。 こ の場合、 CPU ク ロ ッ ク 分周器は、 50％のデ ュ ーテ ィ サイ ク ル
の要件が満た さ れる こ と を保証する。
22. こ の R2R ADC の最大のサン プル レ ー ト は 3.0/8=375KSPS です。
23. 産業用 フ ル レ ン ジの場合、 ユーザーは温度セ ンサー ユーザー モ ジ ュ ール (FlashTemp) を使用 し 、 書き込みの前に結果を温度引数に入力する必要があ り ます。 詳細について
は、 http://www.cypress.com のア プ リ ケーシ ョ ン ノ ー ト セ ク シ ョ ンか ら 、 フ ラ ッ シ ュ API のア プ リ ケーシ ョ ン ノ ー ト AN2015 を参照 し て く だ さ い。
文書番号 : 001-62937 Rev. *B
ページ 38/53
CY8C23433、 CY8C23533
SAR8 ADC の AC 仕様
下表に、次の電圧範囲 と 温度範囲それぞれで保証 さ れている最大値 と 最小値の仕様を示 し ます : 4.75V ～ 5.25V、–40°C  TA  85°C、
または 3.0V ～ 3.6V、 –40°C  TA  85°C。 標準パラ メ ー タ は、 温度 25°C、 電圧 5V または 3.3V の場合の値で、 単な る設計の参考
用のデー タ です。
表 34. SAR8 ADC の AC 仕様 [22]
記号
Freq3
Freq5
説明
Min
Typ
Max
入力ク ロ ッ ク 周波数 3V
–
–
3.075
単位
MHz
入力ク ロ ッ ク 周波数 5V
–
–
3.075
MHz
I2C の AC 仕様
下表に、次の電圧範囲 と 温度範囲それぞれで保証 さ れている最大値 と 最小値の仕様を示 し ます : 4.75V ～ 5.25V、–40°C  TA  85°C、
または 3.0V ～ 3.6V、 –40°C  TA  85°C。 標準パラ メ ー タ は、 温度 25°C、 電圧 5V または 3.3V の場合の値で、 単な る設計の参考
用のデー タ です。
表 35. VDD > 3.0V 時の I2C の SDA と SCL ピ ンの AC 特性
記号
標準モー ド
Min
Max
説明
高速モー ド
Min
Max
単位
FSCLI2C
SCL 動作周波数
0
100
0
400
kHz
THDSTAI2C
ホール ド 時間 ( 反復 ) START 条件。 この時間が経過 し た後、
最初のク ロ ッ ク パルスが生成 さ れる
4.0
–
0.6
–
μs
TLOWI2C
SCL ク ロ ッ クの LOW 期間
4.7
–
1.3
–
μs
THIGHI2C
SCL ク ロ ッ クの HIGH 期間
4.0
–
0.6
–
μs
TSUSTAI2C
反復 START 条件のセ ッ ト ア ッ プ時間
4.7
–
0.6
–
ms
THDDATI2C デー タ ホール ド 時間
TSUDATI2C
デー タ セ ッ ト ア ッ プ時間
TSUSTOI2C STOP 条件のセ ッ ト ア ッ プ時間
TBUFI2C
STOP 条件 と START 条件間のバス空き時間
TSPI2C
スパイ ク のパルス幅は入力フ ィ ル タ によ っ て抑制 さ れる
0
–
0
–
μs
250
–
100[24]
–
ns
4.0
–
0.6
–
ms
4.7
–
1.3
–
ms
–
–
0
50
ns
注
24. 高速モー ド I2C バス デバイ スは標準モー ド I2C バス シ ス テムで も 使用で き ますが、tSU;DAT 250ns 条件を満た さ なければな り ません。SCL 信号の LOW 期間をデバ
イ ス で延ば さ なければ、 こ の要件を自動的に満た し ます。 SCL 信号の LOW 期間を デバイ ス で伸ばす場合は、 SCL ラ イ ン を解放する時点よ り trmax + tSU;DAT =
1000 + 250 = 1250ns 前に標準モー ド I2C バスの仕様に従 っ て次のデー タ ビ ッ ト を SDA ラ イ ン に出力する必要があ り ます。
³
文書番号 : 001-62937 Rev. *B
ページ 39/53
CY8C23433、 CY8C23533
表 36. VDD < 3.0V 時の I2C の SDA と SCL ピ ンの AC 特性 ( 高速モー ド がサポー ト さ れない )
記号
FSCLI2C
標準モー ド
Min
Max
説明
高速モー ド
Min
Max
単位
0
100
–
–
kHz
ホール ド 時間 ( 反復 ) START 条件。 この時間が経過 し た後、
最初のク ロ ッ ク パルスが生成 さ れる
4.0
–
–
–
μs
TLOWI2C
SCL ク ロ ッ クの LOW 期間
4.7
–
–
–
μs
THIGHI2C
SCL ク ロ ッ クの HIGH 期間
4.0
–
–
–
μs
4.7
–
–
–
ms
THDSTAI2C
SCL 動作周波数
TSUSTAI2C
反復 START 条件のセ ッ ト ア ッ プ時間
THDDATI2C デー タ ホール ド 時間
TSUDATI2C デー タ セ ッ ト ア ッ プ時間
0
–
–
–
μs
250
–
–
–
ns
TSUSTOI2C STOP 条件のセ ッ ト ア ッ プ時間
TBUFI2C
STOP 条件 と START 条件間のバス空き時間
4.0
–
–
–
ms
4.7
–
–
–
ms
–
–
–
–
ns
TSPI2C
スパイ ク のパルス幅は入力フ ィ ル タ によ っ て抑制 さ れる
図 15. 高速モー ド と 標準モー ド の I2C バスの タ イ ミ ングの定義
I2C_SDA
TSUDATI2C
THDSTAI2C
TSPI2C
THDDATI2CTSUSTAI2C
TBUFI2C
I2C_SCL
THIGHI2C TLOWI2C
S
START Condition
文書番号 : 001-62937 Rev. *B
TSUSTOI2C
Sr
Repeated START Condition
P
S
STOP Condition
ページ 40/53
CY8C23433、 CY8C23533
パ ッ ケージ情報
本セ ク シ ョ ン では、 CY8C23x33 PSoC デバイ スの各パ ッ ケージ仕様 と 、 各パ ッ ケージの熱イ ン ピーダ ン ス、 はんだ リ フ ロ ピー ク
温度、 および水晶ピ ンの一般的なパ ッ ケージ容量を示 し ます。
図 16. 32 ピ ン (5x5mm) QFN
001-42168 *E
文書番号 : 001-62937 Rev. *B
ページ 41/53
CY8C23433、 CY8C23533
図 17. 28 ピ ン (210 ミ ル ) SSOP
51-85079 *E
熱イ ン ピーダ ン ス
水晶振動子ピ ンの静電容量
表 37. パ ッ ケージ別の熱イ ン ピーダ ン ス
表 38. パ ッ ケージの水晶振動子ピ ンの標準的な静電容量
32 QFN
標準 qJA[22]
19.4 °C/W
32 QFN
パ ッ ケージ静電容量
2.0pF
28 SSOP
95 °C/W
28 SSOP
2.8pF
パ ッ ケージ
パ ッ ケージ
はんだ リ フ ロー ピー ク温度
以下に、 良好なはんだ付け強度を得る ためにはんだ リ フ ローに必要な最低ピー ク 温度を示 し ます。
表 39. はんだ リ フ ロー ピー ク温度
最高ピー ク 温度
最高ピー ク温度での耐久時間
32 QFN
パ ッ ケージ
260 ℃
30 秒
28 SSOP
260 ℃
30 秒
注
22. TJ = TA + POWER x qJA。
文書番号 : 001-62937 Rev. *B
ページ 42/53
CY8C23433、 CY8C23533
注文情報
下表に、 CY8C23X33 PSoC デバイ ス フ ァ ミ リ のパ ッ ケージの主な機能 と 注文コ ー ド を示 し ます。
フ ラ ッ シュ
(K バイ ト )
RAM
( バイ ト )
温度
範囲
デジ タ ル ブ ロ ッ ク 数
( 複数行に配置 , 1 行につき 4 個あ り )
アナ ログ ブ ロ ッ ク 数
( 複数列に配置 , 1 列につき 3 個あ り )
デジ タ ル I/O ピ ン数
アナロ グ入力数
アナロ グ出力数
XRES ピ ンの有無
32 ピ ン QFN
32 ピ ン QFN
( テープおよび リ ール )
28 ピ ン (210 ミ ル ) SSOP
28 ピ ン (210 ミ ル ) SSOP
( テープおよび リ ール )
CY8C23533-24LQXI
CY8C23533-24LQXIT
8
8
256
256
–40°C ～ +85°C
–40°C ～ +85°C
4
4
4
4
26
26
12
12
2
2
有
有
CY8C23433-24PVXI
CY8C23433-24PVXIT
8
8
256
256
–40°C ～ +85°C
–40°C ～ +85°C
4
4
4
4
26
26
12
12
2
2
無
無
注文
コー ド
パ ッ ケージ
表 40. CY8C23X33 PSoC デバイ ス フ ァ ミ リ の主な機能 と 注文情報
注文 コ ー ド の定義
CY 8 C 23 xxx-24xx
Package Type:
PX = PDIP Pb-free
SX = SOIC Pb-free
PVX = SSOP Pb-free
LFX/LKX/LTX /LQX/LCX= QFN Pb-free
AX = TQFP Pb-free
Thermal Rating:
C = Commercial
I = Industrial
E = Extended
Speed: 24 MHz
Part Number
Family Code
Technology Code: C = CMOS
Marketing Code: 8 = Cypress PSoC
Company ID: CY = Cypress
文書番号 : 001-62937 Rev. *B
ページ 43/53
CY8C23433、 CY8C23533
略語
使用 し ている略号
表 41 には、 本書で使用 し ている略号を示 し ます。
表 41. 本デー タ シー ト で使用 さ れている略語
略語
AC
ADC
説明
alternating current ( 交流電流 )
analog-to-digital converter
( アナ ロ グ - デジ タ ル変換器 )
略語
MIPS
million instructions per second ( 毎秒 100 万の命令 )
説明
PCB
printed circuit board ( プ リ ン ト 回路基板 )
API
application programming interface ( ア プ リ ケーシ ョ
ン プ ロ グ ラ ミ ン グ イ ン タ ー フ ェ ース )
PGA
programmable gain amplifier
( プ ロ グ ラ マ ブル ゲ イ ン ア ン プ )
CPU
central processing unit ( 中央演算処理装置 )
PLL
phase-locked loop ( 位相同期回路 )
CRC
cyclic redundancy check ( 巡回冗長検査 )
POR
power on reset ( パワーオ ン リ セ ッ ト )
precision power on reset
( 高精度パワー オ ン リ セ ッ ト )
CT
continuous time ( 連続時間 )
PPOR
DAC
digital-to-analog converter
( デジ タ ル - アナ ロ グ変換器 )
PRS
pseudo random sequence ( 疑似乱数列 )
PSoC®
Programmable System-on-Chip
( プ ロ グ ラ マ ブル シ ス テムオ ン チ ッ プ )
DC
direct current ( 直流 )
DNL
differential nonlinearity ( 微分非直線性 )
dual-tone multi frequency
( デ ュ アル ト ーン マルチ周波数 )
PWM
pulse width modulator ( パルス幅変調器 )
QFN
quad flat no leads ( カ ッ ド フ ラ ッ ト ノ ー リ ー ド )
external crystal oscillator ( 外部水晶振動子 )
electrically erasable programmable read-only
memory ( 電気的消去書き込み可能な読み出 し 専用
メモリ )
RTC
real time clock ( リ アル タ イ ム ク ロ ッ ク )
SAR
successive approximation ( 逐次比較 )
DTMF
ECO
EEPROM
GPIO
general purpose I/O ( 汎用 I/O)
SC
switched capacitor ( ス イ ッ チ ド キ ャ パシ タ )
ICE
in-circuit emulator ( イ ンサーキ ッ ト エ ミ ュ レー タ )
SLIMO
IDE
integrated development environment ( 統合開発環境 )
SMP
switch mode pump ( ス イ ッ チ モー ド ポン プ )
small-outline integrated circuit ( 小型外形集積回路 )
serial peripheral interface
( シ リ アル ペ リ フ ェ ラル イ ン タ ー フ ェ ース )
static random access memory
( ス タ テ ィ ッ ク ラ ン ダム ア ク セス メ モ リ )
supervisory read-only memory
( 監視用読み出 し 専用 メ モ リ )
shrink small-outline package
( シ ュ リ ン ク ス モール アウ ト ラ イ ン パ ッ ケージ )
universal asynchronous receiver / transmitter
( 汎用非同期レ シーバ／ ト ラ ン ス ミ ッ タ )
slow IMO ( 低速 IMO)
ILO
internal low speed oscillator ( 内部低速振動子 )
SOIC
IMO
internal main oscillator ( 内部 メ イ ン振動子 )
SPITM
INL
integral nonlinearity ( 積分非直線性 )
SRAM
I/O
input/output ( 入力／出力 )
SROM
IrDA
infrared data association ( 赤外線デー タ 協会 )
SSOP
ISSP
in-system serial programming
( イ ン シ ス テム シ リ アル プ ロ グ ラ ミ ン グ )
UART
LPC
Low power comparator ( 低電力 コ ンパレー タ )
USB
LVD
low voltage detect ( 低電圧検出 )
WDT
watchdog timer ( ウ ォ ッ チ ド ッ グ タ イ マー )
MAC
multiply-accumulate ( 乗算蓄積 )
microcontroller unit
( マ イ ク ロ コ ン ト ロー ラ ー ユニ ッ ト )
XRES
external reset ( 外部 リ セ ッ ト )
MCU
universal serial bus ( 汎用シ リ アル バス )
参考資料
設計支援 – PSoC® フ ラ ッ シ ュの読み出 し および書き込み – AN2015 (001-40459)
文書番号 : 001-62937 Rev. *B
ページ 44/53
CY8C23433、 CY8C23533
本書の表記法
測定単位
表 42 に測定単位の一覧を示 し ます。
表 42. 測定単位
記号
kB
測定単位
1024 バイ ト
記号
ms
ミ リ秒
測定単位
ナノ秒
dB
デシベル
ns
°C
摂氏温度
ps
ピ コ秒
fF
フ ェム ト フ ァ ラ ッ ド
µV
マ イ ク ロボル ト
pF
ピコファラ ッ ド
mV
ミ リ ボル ト
kHz
キロヘルツ
mVpp
MHz
メ ガヘルツ
nV
ナ ノ ボル ト
LSB
最下位ビ ッ ト
V
ボル ト
kΩ
ミ リ ボル ト ピー ク ツー ピー ク
キロ オーム
µW
マ イ ク ロワ ッ ト
µA
マ イ ク ロ ア ン ペア
W
ワッ ト
mA
ミ リ ア ン ペア
mm
ミ リ メートル
nA
ナ ノ ア ン ペア
ppm
100 万分の 1
pA
ピ コ ア ン ペア
%
µs
マ イ ク ロ秒
パーセ ン ト
数値の表記
16 進数はすべて大文字で表記 し 、 小文字の 「h」 を付記 し ています ( 例えば、 「14h」、 「3Ah」 ) 。 C の符号化規則に基づき、 接頭
語 「0x」 を使用 し て 16 進数を表現 し てい る場合 も あ り ます。 2 進数には小文字の 「b」 を付記 し ています ( 例えば、
「01010100b」、 「01000011b」 ) 。 「h」 または 「b」 が付いていない数は 10 進数です。
文書番号 : 001-62937 Rev. *B
ページ 45/53
CY8C23433、 CY8C23533
用語集
ア ク テ ィ ブ HIGH
5. アサー ト 状態を論理値 「1」 状態 と する ロ ジ ッ ク信号です。
6. 2 つの状態の う ち、 高い電圧側を論理値 「1」 状態 と する ロ ジ ッ ク 信号です。
アナログ ブ ロ ッ ク 基本的な プ ログ ラ ム可能なオペア ン プ回路です。 SC ( ス イ ッ チ ド キ ャパシ タ ) および CT ( 連続時間 ) ブ ロ ッ
ク が存在 し ます。 こ れ らのブ ロ ッ クは相互接続 し て、 ADC、 DAC、 多極フ ィ ル タ 、 ゲ イ ン段な ど を提供する こ
と がで き ます。
アナログ - デジ タ アナログ信号を対応する振幅を持っ ているデジ タ ル信号に変更するデバイ スです。 一般的に、 ADC は電圧を
ル変換器 (ADC)
デジ タ ル数値に変換 し ます。 デジ タ ル - アナログ変換器 (DAC) は ADC の逆の動作を行います。
API ( ア プ リ ケー コ ン ピ ュ ー タ のア プ リ ケーシ ョ ン と 低レ ベルのサービ ス、 機能間 ( 例えば、 ユーザー モ ジ ュ ール と ラ イ ブ ラ リ
シ ョ ン プ ログ ラ ミ 間 ) のイ ン タ ー フ ェ ースから な る一連のソ フ ト ウ ェ ア ルーチ ン です。 API は、 ソ フ ト ウ ェ ア ア プ リ ケーシ ョ ン
ング イ ン タ ー
を作成する プ ログ ラ マのビルデ ィ ングブ ロ ッ ク と し て機能 し ます。
フ ェ ース )
非同期
どのク ロ ッ ク 信号に も 関係な く 動作 し 、 ア ク ノ リ ッ ジ さ れるデー タ を持つ信号です。
バン ド ギ ャ ッ プ
リ フ ァ レンス
( 理想的には ) VT の正の温度係数に VBE の負の温度係数を一致 さ せ、 ゼロ温度係数を生成する、 安定 し た電
圧 リ フ ァ レ ン ス設計です。
帯域幅
1. ヘルツ を単位 と し て計測 さ れる メ ッ セージ または情報処理シ ス テムの周波数範囲です。
2. ア ン プ ( または減衰器 ) に実質的なゲ イ ン ( またはロ ス ) がある スペ ク ト ル領域の幅です。 例えば、 それは
時々よ り 具体的に最大値の 1/2 にな る点の全幅 と し て表 し ます。
バイ ア ス
1. リ フ ァ レ ン ス値から の意図的な偏差の値です。
2. リ フ ァ レ ン ス値 と 一連の値の平均値の間の誤差です。
3. デバイ ス を動作 さ せる レ フ ァ レ ン ス レ ベルを確立する ために、 デバイ スに適用 さ れる電気的、 機械的、 磁
気的、 または他の力 ( フ ィ ール ド ) です 。
ブロ ッ ク
1. 振動子な どの単一機能を実行する機能単位です。
2. デジ タ ル PSoC ブ ロ ッ ク やアナログ PSoC ブ ロ ッ クのよ う に、 い く つかの機能のいずれかを実行する ため
に コ ン フ ィ ギ ュ レーシ ョ ンする こ と がで き る機能単位です。
バッ フ ァ
1. 1 つのデバイ スか ら他のデバイ スへデー タ を転送する際に、 速度差を補 う ために使用 さ れるデー タ ス ト
レージ領域です。 通常、 デー タ が読み書き さ れる、 IO 操作のために予約 さ れた領域を指 し ます。
2. 多 く の場合、 デー タ が外部デバイ スに送信 さ れるか、 または外部デバイ スから 受信 さ れる前に、 そのデー
タ の格納向けの メ モ リ 部分です。
3. シ ス テムの出力イ ン ピーダ ン ス を下げる ために使用 さ れる ア ン プ です。
バス
1. ネ ッ ト の名前付き接続です。 バスでネ ッ ト 同士を一緒にバン ド ルする こ と によ り 、 同様のルーテ ィ ング パ
タ ーン を持つネ ッ ト をルーテ ィ ング さ せる こ と が容易にな り ます。
2. 共通機能を実行 し 、 同様のデー タ を運ぶ信号一式です。 一般的にベ ク ト ル表記で表 さ れます。 例えば、 ア
ド レ ス [7:0] です。
3. 関連するデバイ スのグループの共通接続 と し て機能する 1 つまたは複数の導電体です。
クロッ ク
一定の周波数およびデ ュ ーテ ィ 比で周期信号を生成するデバイ スです。 ク ロ ッ ク は時々異な る ロ ジ ッ ク ブ
ロ ッ ク を同期する ために使用 さ れます。
文書番号 : 001-62937 Rev. *B
ページ 46/53
CY8C23433、 CY8C23533
用語集 ( 続き )
コ ンパレー タ
2 つの入力レ ベルが同時に所定の振幅要件を満たすたびに、 出力電圧または電流を生成する電子回路です。
コ ンパイ ラ
C のよ う な高レ ベルの言語を機械言語に変換する プ ログ ラ ムです。
コ ン フ ィ ギ ュ レー PSoC デバイ スでは、 CPU_F レ ジス タ 内の XIO ビ ッ ト が 「1」 にセ ッ ト さ れた時にア ク セス さ れる レ ジ ス タ
シ ョ ン空間
空間です。
水晶振動子
周波数が圧電性水晶によ っ て制御 さ れる振動子です。 一般的に圧電素子は、 他の回路コ ンポーネ ン ト よ り も 周
囲温度に敏感です。
巡回冗長検査回路 一般的に線形フ ィ ー ド バ ッ ク シ フ ト レ ジス タ を使用 し て行われるデー タ 通信で、 エ ラ ーを検出する ために使
(CRC)
用 さ れる計算です。 同様の計算を、 デー タ 圧縮な ど他の さ ま ざ ま な目的に使用する こ と がで き ます。
デー タ バス
メ モ リ 位置から 中央演算処理装置へ、 またはその逆で、 情報を伝達する ために コ ン ピ ュ ー タ によ っ て使用 さ れ
る一式の双方向性信号です。 よ り 一般的には、 デジ タ ル機能間でデー タ を伝え る ために使用 さ れる信号一式で
す。
デバ ッ ガ
ユーザーが開発中のシ ス テムの動作を分析する こ と がで き るハー ド ウ ェ アおよび ソ フ ト ウ ェ ア シ ス テムです。
通常、 デバ ッ ガによ り 、 開発者はフ ァ ームウ ェ ア を一段階ずつ手順を追っ て実行する、 ブ レー ク ポ イ ン ト を設
定する、 および メ モ リ を分析する こ と がで き ます。
デ ッ ド バン ド
2 つまたは複数の信号の内いずれも ア ク テ ィ ブ状態や遷移中でない期間です。
デジ タ ル ブ ロ ッ ク カ ウン タ ー、 タ イ マー、 シ リ アル受信機、 シ リ アル ト ラ ン ス ミ ッ タ 、 CRC ジ ェ ネ レー タ 、 擬似乱数ジ ェ ネ
レー タ 、 または SPI と し て機能する こ と がで き る 8 ビ ッ ト のロ ジ ッ ク ブ ロ ッ ク です。
デジ タ ル - アナロ アナログ信号を対応する振幅を持っ ているデジ タ ル信号に変換するデバイ スです。 アナログ - デジ タ ル変換器
グ変換器 (DAC)
(ADC) は逆動作を し ます。
デ ュ ーテ ィ 比
HIGH 時間 と LOW 時間のク ロ ッ ク 周期の関係です。 パーセ ン ト 単位で表 さ れます。
エ ミ ュ レー タ
第 2 のシ ス テムが第 1 のシ ス テムのよ う に動作する よ う に、 1 つのシス テムの機能を別のシス テムに複製 し ま
す ( エ ミ ュ レーシ ョ ン を提供 し ます )。
外部 リ セ ッ ト
(XRES)
PSoC デバイ スに駆動 さ れる ア ク テ ィ ブ HIGH 信号です。 すべての CPU およびブ ロ ッ ク を停止 し 、 事前定義
さ れた状態に戻す動作を引き起 こ し ます。
フ ラ ッシュ
EPROM のプ ログ ラ ミ ング可能性およびデー タ ス ト レージ、 および イ ン シス テム消去性をユーザーに提供す
る、 電気的にプ ログ ラ ムおよび消去可能な不揮発性技術です。 不揮発性 と は、 電源が切断 さ れて も デー タ がま
だ保持 さ れる こ と を意味する。
フ ラ ッシュ
ブロ ッ ク
一度プ ログ ラ ムする こ と がで き る フ ラ ッ シ ュ ROM の最小領域、 および保護する こ と がで き る フ ラ ッ シ ュの最
小空間です。 1 つの フ ラ ッ シ ュ ブ ロ ッ クは 64 バイ ト を保持 し ています。
周波数
周期関数の場合のある時間単位当た り のサイ ク ルまたは発生する イ ベン ト の数です。
ゲイ ン
出力電流、 電圧、 または電力対入力電流、 電圧、 または電力の比率です。 ゲ イ ンは通常 dB で表 さ れます。
I2C
Philips Semiconductors 社 ( 現在 NXP Semiconductors 社 ) の 2 線式シ リ アル コ ン ピ ュ ー タ バスです。 I2C は
内部統合回路である。 組み込みシ ス テムの低速周辺機器を接続する ために使用 さ れます。 USB 3.0 のスルー
プ ッ ト 値は、 バ ッ テ リ 制御イ ン タ ー フ ェ ース と し て 1980 年代初頭に作成 さ れま し た。 し か し 後に、 制御電子
回路を構築する ためのシ ン プルな内部バスシ ス テム と し て使用 さ れる よ う にな り ま し た。 I2C は 2 つの双方向
性ピ ン、 ク ロ ッ ク およびデー タ のみを使用 し ます。 双方 と も +5V で動作 し 、 抵抗で HIGH にプルア ッ プ さ れ
ます。 バスは標準モー ド では毎秒 100 キロ ビ ッ ト 、 高速モー ド では毎秒 400 キロ ビ ッ ト で動作 し ます。
文書番号 : 001-62937 Rev. *B
ページ 47/53
CY8C23433、 CY8C23533
用語集 ( 続き )
ICE
ソ フ ト ウ ェ ア環境 (PSoC Designer) でのデバ ッ グ デバイ スのア ク テ ィ ビ テ ィ を表示 し ながら 、ユーザーがハー
ド ウ ェ ア環境で プ ロ ジ ェ ク ト を テ ス ト する こ と がで き る イ ンサーキ ッ ト エ ミ ュ レー タ です。
入力／出力 (I/O)
シ ス テムへデー タ を導入 し た り 、 シ ス テムから デー タ を抽出するデバイ ス です。
割 り 込み
そのプ ロ セスに と っ て外部のイ ベン ト によ っ て引き起こ さ れ、 プ ロ セス を再開する こ と がで き る よ う な方法で
行われる コ ン ピ ュ ー タ プ ログ ラ ムの実行な どのプ ロ セスの停止です。
割 り 込みサービ ス M8C がハー ド ウ ェ ア割 り 込みを受信 し た時に通常の コ ー ド の実行から転向 さ せられる コ ー ド のブ ロ ッ ク です。
ルーチ ン (ISR)
多 く の割 り 込み要因は、 それぞれ独自の優先順位および ISR コ ー ド が存在 し ている可能性があ り ます。 各
ISR コ ー ド ブ ロ ッ クは、 RETI 命令で終了 し ます。 こ れによ り 、 デバイ スは通常のプ ログ ラ ム実行を終了 し た
ポ イ ン ト に戻 り ます 。
ジッ タ
1. 理想的な位置から の移行の タ イ ミ ング誤配置です。 シ リ アル デー タ ス ト リ ームで発生する破損の典型的形
式です。
2. 連続パルス間の間隔、 連続サイ ク ルの振幅、 または連続サイ ク ルの周波数あるいはフ ェ ーズな ど、 1 つま
たは複数の信号特性の急激および不要な変動です。
低電圧検出 (LVD) VDD を感知 し 、 VDD が選択 さ れた し き い値を下回る と シ ス テムへの割 り 込みを生成する回路です。
M8C
8 ビ ッ ト ハーバー ド アーキテ ク チ ャ マ イ ク ロ プ ロ セ ッ サです。 マ イ ク ロ プ ロ セ ッ サは、 フ ラ ッ シ ュ、 SRAM、
およびレ ジ ス タ 空間へイ ン タ ー フ ェ ースで接続 し 、 PSoC 内のすべての動作を調整 し ます。
マス タ ー デバイ ス 2 つのデバイ ス間のデー タ 交換の タ イ ミ ングを制御するデバイ スです。 または、 デバイ スがカ スケー ド 接続 さ
れている場合、 マス タ ー デバイ スはカ スケー ド 接続 さ れたデバイ ス と 外部イ ン タ ー フ ェ ース間のデー タ 交換
の タ イ ミ ングを制御 し ます。 制御 さ れるデバイ スは ス レーブ デバイ ス と 呼ばれています。
マイ クロコン ト
ロー ラ ー
主に制御シ ス テムおよび製品のために設計 さ れた集積回路チ ッ プ です。 CPU に加えて、 マ イ ク ロ コ ン ト ロー
ラ ーは通常、 メ モ リ 、 タ イ ミ ング回路、 および IO 回路を内蔵 し ています。 こ の理由は、 最小量のチ ッ プ を使
用 し て コ ン ト ロー ラ ーの実現を可能にする ためです。 こ のよ う に し て、 最大の可能性の小型化を達成 し ます。
こ れによ り 、 ボ リ ュ ームおよび コ ン ト ロー ラ ーのコ ス ト を削減 し ます。 マ イ ク ロ コ ン ト ロー ラ ーは通常、 マ イ
ク ロ プ ロ セ ッ サのよ う な汎用演算処理には使用 さ れません。
混合信号
アナログ と デジ タ ルの技術および コ ンポーネ ン ト の両方を含む回路への リ フ ァ レ ン ス信号です。
変調器
キ ャ リ ア上の信号を課すデバイ スです。
ノ イズ
1. 信号に影響を与え る、 およびその信号によ っ て運ばれた情報を歪める可能性がある妨害です。
2. 電圧、 電流、 またはデー タ な ど、 実体の 1 つまたは複数の特性のラ ン ダムなばら つ き です。
振動子
ク ロ ッ ク 周波数を生成する ために使用 さ れる回路です。 水晶制御のも のも あ り ます。
パリ テ ィ
送信デー タ を テ ス ト する技術です。 通常、 すべての 2 進デー タ の桁数の合計が常に偶数 （偶数パ リ テ ィ ） か、
または奇数 （奇数パ リ テ ィ ） と な る よ う に 2 進桁がデー タ に追加 さ れます。
フ ェ ーズロ ッ ク
ループ (PLL)
リ フ ァ レ ン ス信号に対 し て一定の位相角度を維持する よ う に 振動子 を制御する電子回路です。
ピ ン配置
ピ ン番号の割 り 当て : プ リ ン ト 回路基板 (PCB) パ ッ ケージ での、 PSoC デバイ スお よびその物理的対応関係の
論理入出力の関係です。 ピ ン配置 回路図 と PCB 設計 ( 両方 と も コ ン ピ ュ ー タ 生成フ ァ イル ) 間の リ ン ク と し
てのピ ン番号を含み、 また ピ ン名を含む場合も ある。
ポー ト
ピ ンのグループ です。 通常 8 個あ り ます。
文書番号 : 001-62937 Rev. *B
ページ 48/53
CY8C23433、 CY8C23533
用語集 ( 続き )
パワーオン
リ セ ッ ト (POR)
電圧が事前設定レ ベル以下の際、 PSoC デバイ ス を強制的に リ セ ッ ト さ せる回路です。 こ れはハー ド ウ ェ ア リ
セ ッ ト の一種である。
PSoC®
Cypress Semiconductor 社の PSoC® は登録商標で、 Programmable System-on-Chip™ は同社の商標です。
PSoC Designer™ サイ プ レ スのプ ログ ラ マ ブル シ ス テムオ ン チ ッ プ技術のソ フ ト ウ ェ ア です。
パルス幅変調器
(PWM)
適用 さ れた測定量の関数 と し て変動するデ ュ ーテ ィ サイ クルの形で出力です。
RAM
ラ ン ダム ア ク セス メ モ リ (random access memory) の頭字語です。 デー タ を読み出す こ と がで き、 新 し いデー
タ を書き込む こ と がで き るデー タ ス ト レージ デバイ スです。
レジス タ
ビ ッ ト やバイ ト な ど、 特定の容量を持つス ト レージ デバイ スです。
リセッ ト
シ ス テムを既知の状態に戻す手段です。 ハー ド ウ ェ ア リ セ ッ ト お よび ソ フ ト ウ ェ ア リ セ ッ ト を参照 し て く だ
さ い。
ROM
読み出 し 専用 メ モ リ (read only memory) の頭字語です。 デー タ を読み出す こ と はで き るが、 新 し いデー タ を書
き込む こ と はで き ないデー タ ス ト レージ デバイ スです。
シ リ アル
1. すべてのイ ベン ト が相次いで発生する プ ロ セスに係 り ます。
2. 単一のデバイ ス またはチ ャ ネルにある 2 つまたは複数の関連する ア ク テ ィ ビ テ ィ の逐次的または連続的発
生に係 り ます。
セ ト リ ング時間
入力がある値から 別の値に変更 さ れた後に、 出力信号または値が安定化するのに要する時間です。
シ フ ト レジス タ
シ リ アル デー タ のス ト リ ームを出力する ために、 左または右にワー ド を連続 し てシ フ ト する メ モ リ ス ト レー
ジ デバイ スです。
ス レーブ デバイ ス 他のデバイ スに、 2 つのデバイ ス間のデー タ 交換の タ イ ミ ングを制御 さ せるデバイ スです。 または、 デバイ ス
が幅で カ スケー ド 接続 さ れている場合、 ス レーブ デバイ スは、 別のデバイ スがカ スケー ド 接続 さ れたデバイ
スおよび外部イ ン タ ー フ ェ ース間のデー タ 交換の タ イ ミ ング を制御する こ と を許可 し ます。 制御するデバイ ス
は、 マス タ ー デバイ ス と 呼ばれます。
SRAM
ス タ テ ィ ッ ク ラ ン ダム ア ク セス メ モ リ (static random access memory) の頭字語です。ユーザーに高速でデー
タ を格納および取得 さ せる メ モ リ デバイ スです。 値が SRAM セルに読み込まれた後、 それが明示的に変更 さ
れるか、 デバイ スの電源が切ら れる ま で変化 し ないため、 ス タ テ ィ ッ ク ( 静的 ) と い う 用語が使用 さ れていま
す。
SROM
監視用読み出 し 専用 メ モ リ (supervisory read only memory) の頭字語です。 SROM は、 デバイ ス を起動 し た り 、
回路を校正 し 、 そ し て フ ラ ッ シ ュ処理を実行する ために使用 さ れる コ ー ド を保持 し ています。 SROM の機能
は、 フ ラ ッ シ ュ メ モ リ か ら操作 し 、 普通のユーザー コ ー ド で ア ク セスする こ と がで き ます。
スト ップ ビッ ト
受信側のデバイ スが次の文字またはブ ロ ッ ク を受信するのを準備する文字またはブ ロ ッ ク を追 う 信号です。
同期
1. ク ロ ッ ク 信号の次のア ク テ ィ ブ エ ッ ジ ま で動作 し た り 、 受け取られる こ と のないデー タ を持つ信号です。
2. 動作がク ロ ッ ク 信号によ っ て同期 さ れる シ ス テムです。
ト ラ イ ス テー ト
出力が 0、 1、 および Z ( ハイ イ ン ピーダ ン ス ) と い う 3 つの状態を採用で き る関数です。 関数は Z の状態で
はどんな値も 駆動せず、 多 く の点で、 回路から 切断状態 と し て考え る こ と がで き、 他の出力が同 じ ネ ッ ト を駆
動する こ と がで き ます。
文書番号 : 001-62937 Rev. *B
ページ 49/53
CY8C23433、 CY8C23533
用語集 ( 続き )
UART
UART またはユニバーサル非同期レ シーバ ト ラ ン ス ミ ッ タ が、 デー タ のパラ レル ビ ッ ト と シ リ アル ビ ッ ト 間
を変換 し ます。
ユーザー
モ ジ ュ ール
低レ ベルのアナログおよびデジ タ ル PSoC ブ ロ ッ ク を管理、 設定する、 事前構築 さ れたテ ス ト 済みのハー ド
ウ ェ ア／フ ァ ームウ ェ アの周辺機能です。 ユーザー モ ジ ュ ールはまた、 周辺機能に高レ ベルの API ( ア プ リ
ケーシ ョ ン プ ロ グ ラ ミ ン グ イ ン タ ー フ ェ ース ) を提供 し ます。
ユーザー空間
レ ジ ス タ マ ッ プのバン ク 0 空間です。 こ のバン ク のレ ジ ス タ は、 単に初期化時だけでな く 、 通常のプ ログ ラ
ム実行中に変更 さ れる可能性が高いです。 バン ク 1 のレ ジス タ は、 プ ログ ラ ムの初期化フ ェ ーズでのみ変更
さ れる可能性が最も 高いです。
VDD
「電圧 ド レ イ ン」 と い う 意味のパワーネ ッ ト の名前です。 最も 正の電源供給信号です。 通常、 5V または 3.3V
です。
VSS
「電圧ソ ース」 と い う 意味のパワーネ ッ ト の名前です。 最も 負の電源信号です。
ウォ ッ チ ド ッグ
タ イ マー
定期的にサービ ス し な く てはな ら ない タ イ マーです。 こ のサービ スが機能 し ていない場合、 一定時間経過後に
CPU が リ セ ッ ト さ れます。
文書番号 : 001-62937 Rev. *B
ページ 50/53
CY8C23433、 CY8C23533
エラ ッ タ
このセ ク シ ョ ン では、 CY8C23433、 CY8C23533 PSoC® プ ログ ラ マ ブル シス テムオン チ ッ プ フ ァ ミ リ のエ ラ ッ タ について説明 し
ます。 詳細情報は、 エ ラ ッ タ の ト リ ガー条件、 影響の範囲、 可能な回避方法、 シ リ コ ン チ ッ プの リ ビ ジ ョ ンの適用可能性な ど を含
んでいます。
ご質問があれば、 地方のサイ プ レ スの販売代理店ま でご連絡 く だ さ い。
影響を受ける部品番号
型番
CY8C23433
注文情報
CY8C23433-24PVXI
CY8C23433-24PVXIT
CY8C23533
CY8C23533-24LQXI
CY8C23533-24LQXIT
CY8C23433 合否状態
製品の状態 : 量産中
CY8C23433 エ ラ ッ タ のま と め
下表は、 CY8C23433 フ ァ ミ リ へのエ ラ ッ タ の適用性を定義 し ます。 「X」 は、 エ ラ ッ タ は選択 さ れたデバイ スに関連する こ と を示
し ます。
注 以下の表のエ ラ ッ タ 項目はハイパー リ ン ク さ れています。 項目を ク リ ッ ク する と 、 その説明に移動 し ます。
項目
[1.]. 極度の温度での内蔵主発振器
(IMO) の許容誤差
製品番号
CY8C23433
シ リ コ ン バージ ョ ン
修正状況
A
シ リ コ ンの修正は計画 さ れています。
1. 極度の温度での内蔵主発振器 (IMO) の許容誤差
■ 問題の定義
非同期デジ タ ル通信イ ン タ ー フ ェ ースは 0 ～ 70°C の温度範囲外で動作する時、 エ ラ ー と な る可能性があ り ます。 こ の問題
は 0 ～ 70°C の温度範囲内での最終製品の使用に影響 し ません。
■ 影響を受け るパ ラ メ ー タ
IMO 周波数の許容誤差。 0°C ～ +70°C の範囲外、 またはデー タ シー ト で規定 さ れた温度の最大値 と 最小値の範囲内で動作す
る時に、 最悪の偏差は ±5% です。
■ ト リ ガー条件 (S)
0 ～ +70°C の温度範囲外で動作する時、非同期 Rx/Tx ク ロ ッ ク ソ ース IMO 周波数の誤差はデー タ シー ト で規定 さ れた ±2.5%
の制限を超え る可能性があ り ます。
■ 影響の範囲
この問題は UART、 IrDA および FSK の実装に影響を与え る可能性があ り ます。
■ 回避方法
非同期デジ タ ル通信イ ン タ ー フ ェ ースの少な く と も 一端で水晶安定化ク ロ ッ ク ソ ース を実装 し ます。
■ 修正状況
この問題の原因 と 解決法が特定 さ れま し た。 シ リ コ ン での欠陥を修正する シ リ コ ン修正は計画 さ れています。
文書番号 : 001-62937 Rev. *B
ページ 51/53
CY8C23433、 CY8C23533
変更履歴
文書名 : CY8C23433、 CY8C23533 PSoC® Programmable System-on-Chip™
文書番号 : 001-62937
版
**
ECN 番号
3006463
変更者
VED
発行日
08/12/2010
変更内容
*A
4093014
HZEN
*B
4580797
HZEN
これは英語版 001-44369 Rev. *C から を翻訳 し た日本語版 001-62937 Rev. ** です。
08/12/2013 変更な し
11/25/2014 これは英語版 001-44369 Rev. *H から を翻訳 し た日本語版 001-62937 Rev. *B です。
文書番号 : 001-62937 Rev. *B
ページ 52/53
CY8C23433、 CY8C23533
セールス、 ソ リ ュ ーシ ョ ンおよび法律情報
ワール ド ワ イ ド な販売 と 設計サポー ト
サイ プ レ スは、 事業所、 ソ リ ュ ーシ ョ ン セ ン タ ー、 メ ー カ ー代理店および販売代理店の世界的なネ ッ ト ワー ク を保持 し ています。
お客様の最寄 り のオ フ ィ スについては、 サイ プ レ スのロ ケーシ ョ ン ページ を ご覧 く だ さ い。
PSoC® ソ リ ュ ーシ ョ ン
製品
車載用
ク ロ ッ ク＆バ ッ フ ァ
イ ン タ ー フ ェ ース
照明＆電力制御
メモリ
PSoC
タ ッ チ セ ン シ ング
USB コ ン ト ロー ラ ー
ワ イヤレ ス／ RF
cypress.com/go/automotive
cypress.com/go/clocks
cypress.com/go/interface
cypress.com/go/powerpsoc
cypress.com/go/plc
cypress.com/go/memory
cypress.com/go/psoc
psoc.cypress.com/solutions
PSoC 1 | PSoC 3 | PSoC 4 | PSoC 5LP
サイ プ レ ス開発者 コ ミ ュ ニ テ ィ
コ ミ ュ ニ テ ィ | フ ォ ー ラ ム | ブ ログ | ビデオ | ト レーニ ン グ
テ ク ニ カル サポー ト
cypress.com/go/support
cypress.com/go/touch
cypress.com/go/USB
cypress.com/go/wireless
© Cypress Semiconductor Corporation, 2008-2014. 本文書に記載 さ れる情報は予告な く 変更 さ れる場合があ り ます。 Cypress Semiconductor Corporation ( サイ プ レ ス セ ミ コ ン ダ ク タ 社 ) は、 サイ
プ レ ス製品に組み込まれた回路以外のいかな る回路を使用する こ と に対 し て一切の責任を負いません。 サイ プ レ ス セ ミ コ ン ダ ク タ 社は、 特許またはその他の権利に基づ く ラ イ セ ン ス を譲渡する こ
と も、 または含意する こ と も あ り ません。 サイ プ レ ス製品は、 サイ プ レ ス と の書面によ る合意に基づ く ものでない限 り 、 医療、 生命維持、 救命、 重要な管理、 または安全の用途のために使用する
こ と を保証する も のではな く 、 また使用する こ と を意図 し た もので も あ り ません。 さ ら にサイ プ レ スは、 誤動作や故障によ っ て使用者に重大な傷害を も た ら す こ と が合理的に予想 さ れる生命維持
シ ス テムの重要な コ ンポーネ ン ト と し てサイ プ レ ス製品を使用する こ と を許可 し ていません。 生命維持シ ス テムの用途にサイ プ レ ス製品を供する こ と は、 製造者がそのよ う な使用におけるあ ら ゆ
る リ ス ク を負 う こ と を意味 し 、 その結果サイ プ レ スはあ ら ゆる責任を免除 さ れる こ と を意味 し ます。
すべてのソ ース コ ー ド ( ソ フ ト ウ ェ アおよび／またはフ ァ ームウ ェ ア ) はサイ プ レ ス セ ミ コ ン ダ ク タ 社 ( 以下 「サイ プ レ ス」 ) が所有 し 、 全世界の特許権保護 ( 米国およびその他の国 )、 米国の著
作権法な ら びに国際協定の条項によ り 保護 さ れ、 かつそれら に従います。 サ イ プ レ スが本書面によ り ラ イ セ ン シーに付与する ラ イ セ ン スは、 個人的、 非独占的かつ譲渡不能の ラ イ セ ン スであ り 、
適用 さ れる契約で指定 さ れたサイ プ レ ス の集積回路 と 併用 さ れる ラ イ セ ン シーの製品のみをサポー ト する カ ス タ ム ソ フ ト ウ ェ アおよび／またはカ ス タ ム フ ァ ームウ ェ ア を作成する目的に限 っ て、
サイ プ レ スのソ ース コ ー ド の派生著作物を コ ピー、 使用、 変更そ し て作成する ためのラ イ セ ン ス、 な ら びにサイ プ レ スの ソ ース コ ー ド および派生著作物を コ ンパイルする ための ラ イ セ ン スです。
上記で指定 さ れた場合を除き、 サイ プ レ スの書面によ る明示的な許可な く し て本 ソ ース コ ー ド を複製、 変更、 変換、 コ ンパイル、 または表示する こ と はすべて禁止 し ます。
免責条項 : サイ プ レ スは、 明示的または黙示的を問わず、 本資料に関するいかな る種類の保証 も行いません。 こ れには、 商品性または特定目的への適合性の黙示的な保証が含まれますが、 こ れに
限定 さ れません。 サイ プ レ スは、 本文書に記載 さ れる資料に対 し て今後予告な く 変更を加え る権利を留保 し ます。 サイ プ レ スは、 本文書に記載 さ れるいかな る製品または回路を適用または使用 し
た こ と によ っ て生ずるいかな る責任も負いません。 サイ プ レ スは、 誤動作や故障によ っ て使用者に重大な傷害を も た ら す こ と が合理的に予想 さ れる生命維持シ ス テムの重要な コ ンポーネ ン ト と し
てサイ プ レ ス製品を使用する こ と を許可 し ていません。 生命維持シ ス テムの用途にサイ プ レ ス製品を供する こ と は、 製造者がそのよ う な使用におけるあ ら ゆる リ ス ク を負 う こ と を意味 し 、 その結
果サイ プ レ スはあ ら ゆる責任を免除 さ れる こ と を意味 し ます。
ソ フ ト ウ ェ アの使用は、 適用 さ れるサイ プ レ ス ソ フ ト ウ ェ ア ラ イ セ ン ス契約によ っ て制限 さ れ、 かつ制約 さ れる場合があ り ます。
文書番号 : 001-62937 Rev. *B
改訂日 2014 年 11 月 25 日
ページ 53/53
PSoC Designer™ はサイ プ レ ス セ ミ コ ン ダ ク タ 社の商標であ り 、 PSoC® は同社の登録商標です。 本書で言及する その他全ての商標または登録商標は、 各社の所有物です。 I2C コ ンポーネ ン ト を
サイ プ レ スまたはサブ ラ イ セ ン ス を持つ関連業者から購入する と 、 Philips I2C の特許権の下で ラ イ セ ン スが付与 さ れます。 こ の ラ イ セ ン スによ り 、 シス テムが Philips の定義する I2C の標準仕様に
従 う 限 り 、 I2C シ ス テムで こ れ らのコ ンポーネ ン ト を使用で き ます。 本書で言及するすべての製品名および会社名は、 それぞれの所有者の商標である場合があ り ます。