CY14B101LA CY14B101NA 1M ビ ッ ト (128K×8/64K×16) nvSRAM 1M ビ ッ ト (128K×8/64K×16) nvSRAM 特長 ■ 20ns、 25ns、 45ns のア ク セス時間 ■ 128K×8 (CY14B101LA) または 64K×16 (CY14B101NA) と し て内部的に構成 ■ 小容量の コ ンデンサだけで電源切断時の自動 STORE 処理を 実行 ■ QuantumTrap不揮発性要素へのSTORE処理は ソ フ ト ウ ェ ア、 デバイ ス ピ ン、 または電源切断時の AutoStore によ り 開始 ■ SRAMへのRECALL 処理は ソ フ ト ウ ェ ア または電源投入によ り 開始 ■ 回数に制限のない読み出 し 、 書き込み、 RECALL サイ ク ル ■ QuantumTrap に対する 100 万回の STORE サイ クル ■ 20 年のデー タ 保持期間 ■ 3V (+20% ～ –10%) の単一電源で動作 ■ 産業用温度範囲 ■ パ ッ ケージ ❐ 32 ピ ン小型集積回路 (SOIC) ❐ 44/54 ピ ン小型薄型パ ッ ケージ (TSOP) タ イ プ II ❐ 48 ピ ン縮小小型パ ッ ケージ (SSOP) ❐ 48 ボール微細ピ ッ チ ボール グ リ ッ ド ア レ イ (FBGA) ■ 鉛フ リ ーおよび特定有害物質使用制限 (RoHS) に準拠 機能の詳細 サイ プ レ スの CY14B101LA ／ CY14B101NA は、 メ モ リ セル ご と に 不揮発性要素 を 組み込 ん だ 高速 ス タ テ ィ ッ ク RAM (SRAM) です。 こ の メ モ リ は 128K バイ ト ×8 ビ ッ ト または 64K ワー ド ×16 ビ ッ ト で構成 さ れています。 組み込み型不揮発性素 子には、 世界最高級の信頼性を備えた不揮発性 メ モ リ を実現す る QuantumTrap 技術を採用 し ています。 回数に制限のない読 み出 し と 書き込みを SRAM で可能にする一方、不揮発性デー タ を 不 揮 発 性 素 子 に 独 立 し て 保 持 で き る よ う に し て い ま す。 SRAM から 不揮発性要素へのデー タ 転送 (STORE 処理 ) は、電 源切断時に自動的に実行 さ れます。 電源投入時には、 不揮発性 メ モ リ から SRAM にデー タ が復元 さ れます (RECALL 処理 )。 STORE と RECALL 両方の処理はソ フ ト ウ ェ ア制御で も 実行す る こ と がで き ます。 関連 リ ソ ースの完全な リ ス ト は、こ こ を ク リ ッ ク し て く だ さ い。 ロ ジ ッ ク ブ ロ ッ ク図 [1、 2、 3] A5 A6 A7 A8 A9 A12 A13 A14 A15 A16 VCC Quatrum Trap 1024 X 1024 R O W VCAP POWER CONTROL STORE RECALL D E C O D E R STORE/RECALL CONTROL STATIC RAM ARRAY 1024 X 1024 SOFTWARE DETECT HSB A14 - A2 DQ0 DQ1 DQ2 DQ3 DQ4 DQ5 DQ6 DQ7 DQ8 DQ9 DQ10 DQ11 I N P U T B U F F E R S COLUMN I/O OE COLUMN DEC WE DQ12 DQ13 CE DQ14 A0 A1 DQ15 BLE A2 A3 A4 A10 A11 BHE 注 1. ×8 構成ではア ド レ ス A0 ～ A16、 ×16 構成ではア ド レ ス A0 ～ A15。 2. ×8 構成ではデー タ DQ0 ～ DQ7、 ×16 構成ではデー タ DQ0 ～ DQ15。 3. BHE と BLE は ×16 構成でのみ使用で き ます。 Cypress Semiconductor Corporation 文書番号 : 001-62676 Rev. *D • 198 Champion Court • San Jose, CA 95134-1709 • 408-943-2600 改訂日 2015 年 5 月 14 日 CY14B101LA CY14B101NA 目次 ピ ン配置 ............................................................................. 3 ピ ン機能 ............................................................................. 5 デバイ スの動作 .................................................................. 6 SRAM 読み出 し ........................................................... 6 SRAM 書き込み ........................................................... 6 AutoStore 処理 ............................................................ 6 ハー ド ウ ェ ア STORE 処理 ......................................... 6 ハー ド ウ ェ ア RECALL ( 電源投入 ) ............................ 7 ソ フ ト ウ ェ ア STORE ................................................. 7 ソ フ ト ウ ェ ア RECALL ................................................ 7 AutoStore の防止 ......................................................... 8 デー タ 保護 .................................................................. 8 最大定格 ............................................................................. 9 動作範囲 ............................................................................. 9 DC 電気的特性 ................................................................... 9 デー タ 保持期間お よびア ク セス可能回数 ......................... 10 静電容量 ........................................................................... 10 熱抵抗 ............................................................................... 10 AC テス ト 負荷 ................................................................. 11 AC テス ト 条件 ................................................................. 11 AC ス イ ッ チ ン グ特性 ....................................................... 12 SRAM 読み出 し サイ ク ル .......................................... 12 文書番号 : 001-62676 Rev. *D SRAM 書き込みサイ ク ル .......................................... 12 ス イ ッ チ ング波形 ............................................................. 12 AutoStore ／電源投入 RECALL ...................................... 15 ス イ ッ チ ング波形 ............................................................. 15 ソ フ ト ウ ェ ア制御の STORE ／ RECALL サイ クル ......... 16 ス イ ッ チ ング波形 ............................................................. 16 ハー ド ウ ェ ア STORE サイ ク ル ....................................... 17 ス イ ッ チ ング波形 ............................................................. 17 SRAM 真理値表 ................................................................ 18 注文情報 ........................................................................... 19 注文コ ー ド の定義 ...................................................... 20 パ ッ ケージ図 .................................................................... 21 略語 .................................................................................. 26 本書の表記法 .................................................................... 26 測定単位 .................................................................... 26 改訂履歴 ........................................................................... 27 セールス、 ソ リ ュ ーシ ョ ン、 および法律情報 ................. 28 ワール ド ワ イ ド な販売 と 設計サポー ト ..................... 28 製品 ........................................................................... 28 PSoC ソ リ ュ ーシ ョ ン ............................................... 28 ページ 2/28 CY14B101LA CY14B101NA ピ ン配置 図 1. ピ ン配置図 – 44 ピ ン TSOP II NC [7] NC A0 A1 A2 A3 A4 CE DQ0 DQ1 VCC VSS DQ2 DQ3 WE A5 A6 A7 A8 A9 NC NC 1 2 3 4 5 6 7 8 9 44 ピ ン TSOP II (×8) 10 11 上面図 12 ( 正確な縮尺ではない ) 13 14 15 16 17 18 19 20 21 22 44 43 42 41 40 39 38 37 36 35 34 33 32 31 HSB NC [6] NC [5] NC [4] NC A16 A15 OE DQ7 DQ6 VSS VCC DQ5 DQ4 30 29 28 27 26 25 24 23 VCAP A14 A13 A12 A11 A10 NC NC A0 A1 A2 A3 A4 CE DQ0 DQ1 DQ2 DQ3 VCC VSS DQ4 DQ5 DQ6 DQ7 WE A5 A6 A7 A8 A9 1 2 3 4 5 6 7 8 9 44 ピ ン TSOP II [8] 10 (× 16) 11 上面図 12 13 ( 正確な縮尺ではない ) 14 15 16 17 18 19 20 21 22 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 NC [5] [4] NC A15 OE BHE BLE DQ15 DQ14 DQ13 DQ12 VSS VCC DQ11 DQ10 DQ9 DQ8 VCAP A14 A13 A12 A11 A10 図 2. ピ ン配置図 – 48 ピ ン SSOP と 32 ピ ン SOIC VCAP A16 A14 A12 A7 A6 A5 NC A4 NC NC NC VSS NC NC DQ0 A3 A2 A1 A0 DQ1 DQ2 NC NC 注 4. 5. 6. 7. 8. 1 2 3 4 5 6 7 8 9 10 48 ピ ン SSOP (×8) 11 12 上面図 13 ( 正確な縮尺ではない ) 14 15 16 17 18 19 20 21 22 23 24 48 47 VCC 46 45 44 43 42 41 40 HSB WE A13 A8 A9 39 38 37 36 NC NC NC VSS NC 35 34 33 32 31 30 29 28 27 26 25 A15 NC A11 32 ピ ン SOIC (×8) (x8) 上面図 ( 正確な縮尺ではない ) NC DQ6 OE A10 CE DQ7 DQ5 DQ4 DQ3 VCC 2M ビ ッ ト のア ド レ ス拡張に対応 し ています。 NC ピ ンはダ イ に接続 さ れていません。 4M ビ ッ ト のア ド レ ス拡張に対応 し ています。 NC ピ ンはダ イ に接続 さ れていません。 8M ビ ッ ト のア ド レ ス拡張に対応 し ています。 NC ピ ンはダ イ に接続 さ れていません。 16M ビ ッ ト のア ド レ ス拡張に対応 し ています。 NC ピ ンはダ イ に接続 さ れていません。 HSB ピ ンは、 44 ピ ン TSOP II (×16) パ ッ ケージ では使用で き ません。 文書番号 : 001-62676 Rev. *D ページ 3/28 CY14B101LA CY14B101NA ピ ン配置 ( 続き ) 図 3. 48 ボール FBGA と 54 ピ ン TSOP II ピ ン配置 48-FBGA (x8) 上面図 ( 正確な縮尺ではない ) 2 3 4 5 6 NC OE A0 A1 A2 NC A NC NC A3 A4 CE NC B DQ0 NC A5 A6 NC DQ4 C VSS DQ1 [9] NC A7 DQ5 VCC D 1 VCC DQ2 VCAP A16 DQ6 VSS E DQ3 NC A14 A15 NC DQ7 F NC HSB A12 A13 WE NC G A9 A10 A11 [10] A8 NC NC [11] H NC 54 [12] 1 53 NC 2 A0 52 3 A1 51 4 50 A2 5 49 A3 6 48 A4 7 47 CE 8 DQ0 46 9 45 DQ1 10 54 - TSOP II 44 DQ2 11 (x16) 43 DQ3 12 42 VCC 13 上面図 VSS 14 ( 正確な縮尺ではない ) 41 40 DQ4 15 39 DQ5 16 38 DQ6 17 37 DQ7 18 36 WE 19 35 A5 20 34 A6 21 33 A7 22 32 A8 23 31 24 A9 30 25 NC 29 26 NC 27 28 NC HSB NC [11] [10] NC [9] NC A15 OE BHE BLE DQ15 DQ14 DQ13 DQ12 VSS VCC DQ11 DQ10 DQ9 DQ8 VCAP A14 A13 A12 A11 A10 NC NC NC 注 9. 2M ビ ッ ト のア ド レ ス拡張に対応 し ています。 NC ピ ンはダ イ に接続 さ れていません。 10. 4M ビ ッ ト のア ド レ ス拡張に対応 し ています。 NC ピ ンはダ イ に接続 さ れていません。 11. 8M ビ ッ ト のア ド レ ス拡張に対応 し ています。 NC ピ ンはダ イ に接続 さ れていません。 12. 16M ビ ッ ト のア ド レ ス拡張に対応 し ています。 NC ピ ンはダ イ に接続 さ れていません。 文書番号 : 001-62676 Rev. *D ページ 4/28 CY14B101LA CY14B101NA ピ ン機能 ピ ン名 A0 ～ A16 A0 ～ A15 DQ0 ～ DQ7 DQ0 ～ DQ15 入出力 入力 入力／出力 説明 ア ド レ ス入力 : ×8 構成で nvSRAM の 131,072 バイ ト の 1 つを選択する ために使用 ア ド レ ス入力 : ×16 構成で nvSRAM の 65,536 ワー ド の 1 つを選択する ために使用 ×8 構成の双方向デー タ I/O ラ イ ン。 処理に応 じ て入力／出力ラ イ ン と し て使用 ×16 構成の双方向デー タ I/O ラ イ ン。 処理に応 じ て入力／出力ラ イ ン と し て使用 WE 入力 書き込みイ ネーブル入力 : ア ク テ ィ ブ LOW。 チ ッ プが有効である時、 WE が LOW にな る と 、 I/O ピ ンのデー タ が特定のア ド レ ス位置に書き込まれる CE 入力 チ ッ プ イ ネーブル入力 : ア ク テ ィ ブ LOW。 LOW の場合は、 チ ッ プ を選択。 HIGH の場合は、 チ ッ プの選択を解除 OE 入力 出力イ ネーブル : ア ク テ ィ ブ LOW。 ア ク テ ィ ブ LOW OE 入力は、 読み出 し サイ クル中にデー タ 出 力バ ッ フ ァ を有効にする。 OE が HIGH にデアサー ト する と 、 I/O ピ ンは ト ラ イ ス テー ト にな る BHE 入力 上位バイ ト イ ネーブル : ア ク テ ィ ブ LOW。 DQ15 ～ DQ8 を制御 BLE VSS 入力 下位バイ ト イ ネーブル : ア ク テ ィ ブ LOW。 DQ7 ～ DQ0 を制御 グラ ン ド VCC 電源 HSB[13] 入力／出力 ハー ド ウ ェ ア STORE ビ ジー (HSB)。 この出力は LOW である時にハー ド ウ ェ ア STORE が進行中 である こ と を示す。 外部で LOW にプルダウン さ れた時、 不揮発性 STORE 処理を開始。 各ハー ド ウ ェ ア と ソ フ ト ウ ェ ア STORE 処理の後、 HSB は標準の出力 HIGH 電流で短期間 (tHHHD) HIGH に 駆動 さ れてから 、 内部の弱プルア ッ プ抵抗によ り HIGH 状態を維持 ( 外部プルア ッ プ抵抗接続はオ プシ ョ ン ) VCAP 電源 AutoStore コ ンデンサ : SRAM から不揮発性素子にデー タ を格納する ため、電力損失時に nvSRAM へ電源を供給 NC 接続な し デバイ スのグ ラ ン ド で、 シス テムのグ ラ ン ド への接続が必要 デバイ スへの電源入力。 3.0V+20%、 –10% 接続な し 。 こ のピ ンはダ イ に接続 さ れていない 注 13. HSB ピ ンは 44 ピ ン TSOP II (×16) パ ッ ケージ では使用で き ません。 文書番号 : 001-62676 Rev. *D ページ 5/28 CY14B101LA CY14B101NA CY14B101LA ／ CY14B101NA nvSRAM は、 同 じ 物理セル内で対に な っ た 2 個の機能 コ ン ポーネ ン ト で構成 さ れてい ます。 それ ら は SRAM メ モ リ セルおよび不揮発性 QuantumTrap セルです。 SRAM メ モ リ セルは標準の高速ス タ テ ィ ッ ク RAM と し て動作 し ま す。 SRAM 内のデー タ は不揮発性セルに転送 さ れる (STORE 処理 )、 ま たは不揮発性セルから SRAM に転送 さ れます (RECALL 処理 )。 この 独特のアーキテ ク チ ャ を使 っ て、 全てのセルは並行 し てス ト ア さ れ リ コ ール さ れます。 STORE 処理 と RECALL 処理中、 SRAM の読み 出 し と 書 き 込み処理は禁止 さ れ て い ま す。 CY14B101LA ／ CY14B101NA は一般的な SRAM と 同様に、回数無制限の読み出 し と 書き込みに対応 し ています。 さ ら に、 不揮発性セルか ら 回数無制限 の RECALL 処理および最大 100 万回までの STORE 処理が可能です。 読み出 し モー ド と 書き込みモー ド の詳細については、 18 ページの SRAM 真理値表 を参照 し て く だ さ い。 SRAM 読み出し CY14B101LA ／ CY14B101NA は CE と OE が LOW、WE と HSB が HIGH の時、 読み出 し サイ クルを実行 し ます。 ピ ン A0 ～ 16 またはピ ン A0 ～ 15 で指定 さ れたア ド レ スは、 16 ビ ッ ト ご と にア ク セス さ れ る 131,072 デー タ バイ ト のどれか、 または 65,536 ワー ド のどれかが ア ク セス さ れるかを決定 し ます。バイ ト イ ネーブル (BHE、BLE) は、 1 ワー ド が16 ビ ッ ト の場合にどのバイ ト を出力するかを決定 し ます。 ア ド レ ス遷移によ っ て読み出 し が開始 さ れた場合、 出力は tAA ( 読み 出 しサイ クル 1) の遅延後に有効にな り ます。 CE または OE によ っ て読み出 し が開始 さ れた場合、出力は tACE と tDOE のど ち らか遅い方 ( 読み出 し サイ クル 2) の終了時点で有効にな り ます。 デー タ 出力は、 制御入力ピ ン での変化を必要 と し ないでtAA ア ク セス時間内に繰 り 返 し てア ド レ ス変更に応答 し ます。 こ れは、 別のア ド レ ス変更が発生 するか、 または CE か OE が HIGH になるか、 あるいは WE か HSB が LOW になる まで有効な状態が続き ます。 SRAM 書き込み 書き込みサイ クルは、 CE と WE が LOW、 HSB が HIGH の時に実行 さ れます。 ア ド レ ス入力は書き込みサイ クルに入る前に安定な状態 にな ら なければいけません。 また、サイ クルの終わ り に CE か WE が HIGH になる まで安定な状態を保つ必要があ り ます。 WE で制御する 書き込み終了前に、または CE で制御する書き込み終了前にデー タ が tSD の間有効であれば、 共通 I/O ピ ン である DQ0 ～ 15 のデー タ は メ モ リ に書き込まれます。 バイ ト イ ネーブル入力 (BHE、 BLE) は、 1 ワー ド が 16 ビ ッ ト の場合にどのバイ ト を書き込むかを決定 し ます。 共通 I/O ラ イ ン でのデー タ バスの競合を避けるため、 書き込みサイ クル中は終始 OE を HIGH に維持 し て く だ さ い。 OE が LOW のまま である と、WE が LOW にな っ た後に内部回路は tHZWE の間出力バ ッ フ ァ を停止 し ます。 AutoStore 処理 CY14B101LA ／ CY14B101NA は、 nvSRAM にデー タ を格納するた めに次の 3 つの保存処理の 1 つを使っ て し ます : HSB によ っ て有効 に されたハー ド ウ ェ ア STORE ； ア ド レ スのシーケン スによ っ て有効 に された ソ フ ト ウ ェ ア STORE；デバイ スの電源遮断時の AutoStore 。 AutoStore 処理は QuantumTrap テ ク ノ ロ ジ ー固有の機能で あ り 、 CY14B101LA ／ CY14B101NA の初期設定では有効にな っ ています。 通常動作中にデバイ スは、 VCAP ピ ンに接続 さ れた コ ンデンサを充電 するのに VCC から電流を引き込みます。 充電 さ れた電荷はチ ッ プが 一回の STORE 処理を実行するのに使用 さ れます。 VCC ピ ンの電圧 が VSWITCH を下回る と、 デバイ スは VCC と VCAP ピ ンの接続を自動 的に切 り ます。 STORE 処理は、 VCAP コ ンデンサから供給 さ れる電 力で起動 さ れます。 注 : コ ンデンサが VCAP ピ ンに接続 さ れていない場合、 8 ページの AutoStore の防止 に指定 し た ソ フ ト シーケン ス を使っ て AutoStore を無効にする必要があ り ます。 VCAP ピ ンに接続 さ れた コ ンデンサが ない状態で AutoStore を有効にする場合、デバイ スは十分な充電量が ないまま AutoStore処理を実行 し よ う と し ます。これによ り 、nvSRAM 内にス ト ア さ れたデー タ が破壊 さ れます。 図 4 は、 AutoStore 処理向けの累積コ ンデンサ (VCAP) の適切な接続 方法を示 し ます。 VCAP のサイズについては、 9 ページの DC 電気的 特性 を参照 し て く だ さ い。 VCAP ピ ンの電圧は、 チ ッ プ上のレギ ュ レー タ によ っ て VCC に駆動 さ れます。 電源投入時にア ク テ ィ ブにな ら ないよ う にするために、WE を プルア ッ プ抵抗に接続する必要があ り ます。 このプルア ッ プ抵抗は、 電源投入時に WE 信号が ト ラ イ ス テー ト 状態にある場合のみ有効です。多 く の MPU が電源投入時にそ れら の制御信号を ト ラ イ ス テー ト に し ます。 プルア ッ プ抵抗を使用 する場合には確認 し て く だ さ い。 nvSRAM が電源投入時の RECALL から復帰する時、 MPU がア ク テ ィ ブである、 または MPU の リ セ ッ ト が終了する まで WE を非ア ク テ ィ ブ状態に保つ必要があ り ます。 不要な不揮発性のス ト ア を避けるために、一番最後の STORE または RECALL サイ クルが実行 さ れてから少な く と も 1 回の書き込み処理 が行われない場合は、 AutoStore およびハー ド ウ ェ ア STORE 処理が 無視 さ れます。 ソ フ ト ウ ェ アによ り 起動 さ れた STORE サイ クルは、 書き込み処理が行われたかど う かに関係な く 実行 さ れます。 HSB 信 号は、 AutoStore サイ クルが処理中かど う かを検出するためにシステ ムによ っ て監視 さ れています。 図 4. AutoStore モー ド VCC 0.1 uF 10 kOhm デバイ スの動作 VCC WE VCAP VSS VCAP ハー ド ウ ェ ア STORE 処理 CY14B101LA ／ CY14B101NA は、STORE 処理を制御 し 受信確認の 応答をするために HSB[14] ピ ンがあ り ます。HSB ピ ンは、ハー ド ウ ェ ア STORE サイ クルの要求に使用 し て く だ さ い。HSB ピ ンが LOW に さ れる と、CY14B101LA ／ CY14B101NA は tDELAY の後に条件に従っ て STORE 処理を開始 し ます。 実際の STORE サイ クルは、 最後の STORE または RECALL サイ クル以降、 SRAM への書き込みが実行 さ れた場合にのみ開始 し ます。 HSB ピ ンは、 STORE 処理 ( 任意の手 段で開始 ) 中にはビ ジー状態を示すために内部で LOW に駆動 さ れる オープ ン ド レ イ ン ド ラ イバ ( チ ッ プ内部に 100kΩ の弱いプルア ッ プ 抵抗 ) と し て も動作 し ます。 注 : ハー ド ウ ェ アおよび ソ フ ト ウ ェ ア STORE 処理の後、 HSB は標 準出力 HIGH 電流で短時間 (tHHHD) HIGH に駆動 さ れ、その後 100kΩ の内部プルア ッ プ抵抗によ り HIGH 状態を継続 し ます。 注 14. HSB ピ ンは 44 ピ ン TSOP II (×16) パ ッ ケージ では使用で き ません。 文書番号 : 001-62676 Rev. *D ページ 6/28 CY14B101LA CY14B101NA SRAM 書き込み処理は HSB が LOW に さ れた時に実行中であれば、 STORE 処理が開始 さ れる前に tDELAY 以内に終了 し ます。 し か し HSB が LOW にな っ た後に要求 さ れた SRAM 書き込みサイ クルは、 HSB が HIGH に戻る まで禁止 さ れます。書き込みラ ッ チがセ ッ ト さ れていない場合、 HSB は CY14B101LA ／ CY14B101NA によ っ て LOW に駆動 さ れる こ と はあ り ません。し か し 全ての SRAM 読み出 し と 書き込みサイ クルは、MPU または他の外部ソ ースによ り HSB が HIGH に戻る まで禁止 さ れます。 STORE 処理がどのよ う に起動 さ れたかに関わらず、 その処理中に は、 CY14B101LA ／ CY14B101NA は HSB ピ ン を LOW に駆動 し 続け、 STORE 処理が完了 し た時にのみ解除 し ます。 STORE 処理 が完了する と 、HSB ピ ンが HIGH 状態に戻っ た後に nvSRAM メ モ リ ア ク セスは tLZHSB 間禁止 さ れます。 HSB ピ ンは使用 し ない場 合、 開放に し て く だ さ い。 ハー ド ウ ェ ア RECALL ( 電源投入 ) 電源投入時または低電圧状態 (VCC< VSWITCH) の後は、 内部的に RECALL 要求が ラ ッ チ さ れ ま す。 VCC が電源投入時 に 再度 VSWITCH を超えた場合、 RECALL サイ クルが自動的に開始し、 完 了するには tHRECALL を要し ます。 この間、 HSB ピ ンは HSB ド ラ イバによ っ て LOW に駆動され、 nvSRAM へのすべての読み書き は禁止されます。 ソ フ ト ウ ェ ア STORE デー タ は、ソ フ ト ウ ェ ア ア ド レ ス シーケン スによ っ て SRAM から 不揮発性 メ モ リ に転送 さ れます。CY14B101LA ／ CY14B101NA の ソ フ ト ウ ェ ア STORE サイ クルは、 CE または OE に制御 さ れた読 み出 し 処理を、6 つの特定のア ド レ スから正 し い順番で実行する こ と によ り 開始 さ れます。 STORE サイ クルの間、 まず前の不揮発性 デー タ が消去 さ れてか ら、 不揮発性素子がプ ロ グ ラ ム さ れま す。 STORE サイ クルが開始 さ れる と 、 それ以降の入出力は STORE サ イ クルが完了する まで無効にな り ます。 特定のア ド レ スからの READ のシーケン スが STORE の開始に使 われる ため、 シーケ ン ス内で他の読み書き ア ク セスが干渉 し ない こ と が重要 で す。 そ う し な い と 、 シ ー ケ ン ス が ア ボ ー ト さ れ、 STORE や RECALL が実行 さ れません。 ソ フ ト ウ ェ ア STORE サイ クルを開始する ために、 次の読み出 し シーケン ス を実行 し て く だ さ い。 1. ア ド レ ス 0x4E38 の読み出 し - 有効 READ 2. ア ド レ ス 0xB1C7 の読み出 し - 有効 READ 3. ア ド レ ス 0x83E0 の読み出 し - 有効 READ 4. ア ド レ ス 0x7C1F の読み出 し - 有効 READ 5. ア ド レ ス 0x703F の読み出 し - 有効 READ 6. ア ド レ ス 0x8FC0 の読み出 し - STORE サイ クルの開始 ソ フ ト ウ ェ ア シーケン スは CE に制御 さ れた読み出 し または OE に制御 さ れた読み出 し を伴い ク ロ ッ ク 供給 さ れ、 全ての 6 つの READ シーケン スの間 WE を HIGH 状態に維持する こ と が必要で す。 シーケン スの 6 番目のア ド レ スが入力 さ れた後、 STORE サイ クルが開始 さ れ、 チ ッ プが無効にな り ます。 HSB は LOW に駆動 さ れます。 tSTORE サイ クル時間が完了 し た後、 SRAM は再度読み 書き処理が有効にな り ます。 ソ フ ト ウ ェ ア RECALL デー タ は、 ソ フ ト ウ ェ ア ア ド レ ス シーケン スによ っ て不揮発性 メ モ リ から SRAM に転送 さ れます。 ソ フ ト ウ ェ ア RECALL サイ クル は、 ソ フ ト ウ ェ ア STORE の開始 と 同様の方法で読み出 し 処理の シーケン スによ っ て開始 さ れます。 RECALL サイ クルを開始する ために、 CE または OE に制御 さ れた読み出 し 処理を以下の順番で 実行 し て く だ さ い。 1. ア ド レ ス 0x4E38 の読み出 し - 有効 READ 2. ア ド レ ス 0xB1C7 の読み出 し - 有効 READ 3. ア ド レ ス 0x83E0 の読み出 し - 有効 READ 4. ア ド レ ス 0x7C1F の読み出 し - 有効 READ 5. ア ド レ ス 0x703F の読み出 し - 有効 READ 6. ア ド レ ス 0x4C63 の読み出 し 、 RECALL サイ クルの開始 内部的に、RECALL は 2 段階の手順を踏みます。まず、SRAM デー タ がク リ ア さ れます。 次に、 不揮発性情報が SRAM セルに転送 さ れます。 tRECALL サイ クル時間が経過 し た後、 SRAM は再度読み書 き処理が有効にな り ます。 RECALL 処理では、 不揮発性要素内の デー タ が変更 さ れません。 表 1. モー ド 選択 CE WE OE BHE、 BLE[15] A15 ～ A0[16] モー ド I/O 電源 H X X X X 未選択 出力 High Z ス タ ンバイ L H L L X SRAM 読み出 し 出力デー タ アクテ ィ ブ L L X L X SRAM 書き込み 入力デー タ アクテ ィ ブ L H L X 0x4E38 0xB1C7 0x83E0 0x7C1F 0x703F 0x8B45 SRAM 読み出 し SRAM 読み出 し SRAM 読み出 し SRAM 読み出 し SRAM 読み出 し AutoStore デ ィ スエーブル 出力デー タ 出力デー タ 出力デー タ 出力デー タ 出力デー タ 出力デー タ ア ク テ ィ ブ [17] 注 15. BHE および BLE は x16 構成でのみ使用で き ます。 16. CY14B101LA に 17 のア ド レ ス ラ イ ン (CY14B101NA には 16 のア ド レ ス ラ イ ン ) が存在 し ますが、13 のア ド レ ス ラ イ ンのみ (A14 ～ A2) が ソ フ ト ウ ェ ア モー ド の制御用に使われます。 残 り のア ド レ ス ラ イ ンは 「 ド ン ト ケア」 です。 17. 6 つの連続ア ド レ ス位置は指定 さ れた順番でなければな り ません。 WE は不揮発性サイ ク ルを可能にする ため、 全ての 6 つのサイ ク ル中は HIGH で なければな り ません。 文書番号 : 001-62676 Rev. *D ページ 7/28 CY14B101LA CY14B101NA 表 1. モー ド 選択 ( 続き ) CE WE OE BHE、 BLE[15] A15 ～ A0[16] モー ド I/O 電源 L H L X 0x4E38 0xB1C7 0x83E0 0x7C1F 0x703F 0x4B46 SRAM 読み出 し SRAM 読み出 し SRAM 読み出 し SRAM 読み出 し SRAM 読み出 し AutoStore イ ネーブル 出力デー タ 出力デー タ 出力デー タ 出力デー タ 出力デー タ 出力デー タ ア ク テ ィ ブ [18] L H L X 0x4E38 0xB1C7 0x83E0 0x7C1F 0x703F 0x8FC0 SRAM 読み出 し SRAM 読み出 し SRAM 読み出 し SRAM 読み出 し SRAM 読み出 し 不揮発性 STORE 出力デー タ 出力デー タ 出力デー タ 出力デー タ 出力デー タ 出力 High Z アクテ ィ ブ ICC2[18] L H L X 0x4E38 0xB1C7 0x83E0 0x7C1F 0x703F 0x4C63 SRAM 読み出 し SRAM 読み出 し SRAM 読み出 し SRAM 読み出 し SRAM 読み出 し 不揮発性 RECALL 出力デー タ 出力デー タ 出力デー タ 出力デー タ 出力デー タ 出力 High Z ア ク テ ィ ブ [18] AutoStore の防止 AutoStore 機能は AutoStore デ ィ スエーブル シーケ ン ス を開始 する こ と で無効に さ れます。 読み出 し 処理のシーケ ン スは、 ソ フ ト ウ ェ ア STORE の 開 始 と 同 様 の 方 法 で 実 行 さ れ ま す。 AutoStore デ ィ ス エーブル シーケ ン ス を開始する ために、CE ま たは OE に制御 さ れた読み出 し 処理を以下の順番で実行 し て く だ さ い。 1. ア ド レ ス 0x4E38 の読み出 し - 有効 READ 2. ア ド レ ス 0xB1C7 の読み出 し - 有効 READ 3. ア ド レ ス 0x83E0 の読み出 し - 有効 READ 4. ア ド レ ス 0x7C1F の読み出 し - 有効 READ 5. ア ド レ ス 0x703F の読み出 し - 有効 READ 6. ア ド レ ス 0x8B45 の読み出 し 、 AutoStore のデ ィ ス エーブル AutoStore 機能は AutoStore イ ネーブル シーケ ン ス を開始する こ と で再度有効に さ れます。 読み出 し 処理のシーケ ン スは、 ソ フ ト ウ ェ ア RECALL の開始 と 同様の方法 で 実行 さ れ ま す。 AutoStore イ ネーブル シーケ ン ス を開始する ために、 CE また は OE に制御 さ れた読み出 し 処理を以下の順番で実行 し て く だ さ い。 1. ア ド レ ス 0x4E38 の読み出 し - 有効 READ 2. ア ド レ ス 0xB1C7 の読み出 し - 有効 READ 3. ア ド レ ス 0x83E0 の読み出 し - 有効 READ 4. ア ド レ ス 0x7C1F の読み出 し - 有効 READ 5. ア ド レ ス 0x703F の読み出 し - 有効 READ 6. ア ド レ ス 0x4B46 の読み出 し - AutoStore のイ ネーブル AutoStore 機能が無効に さ れた、 または再度有効に さ れた場合、 電源切断サイ ク ルを通 じ て AutoStore 状態を維持する ために手 動 STORE 処理 ( ハー ド ウ ェ ア またはソ フ ト ウ ェ ア ) を発行す る必要があ り ます。工場出荷時 AutoStore は有効にな っ てお り 、 全てのセルに 0x00 と 書き込まれています。 デー タ 保護 CY14B101LA ／ CY14B101NA は、外部から実行 さ れた STORE および書き込み処理を全て禁止する こ と によ り 、 低電圧状態の 間で の破損か ら デー タ を 保護 し ま す。 低電圧状態は VCC が VSWITCH を下回る と 検出 さ れます。電源投入時に CY14B101LA ／ CY14B101NA が書き込みモー ド にある (CE と WE の両方が LOW) 場合、 RECALL または STORE の後、 tLZHSB (HSB から 出力有効ま での時間 ) が経過する と SRAM が有効にな る ま で書 き込みは禁止 さ れます。 こ れは電源投入時や電圧低下状態の間 に不注意によ る書き込みを保護 し ます。 注 18. 6 つの連続ア ド レ ス位置は指定 さ れた順番でなければな り ません。 WE は不揮発性サイ ク ルを可能にする ため、 全ての 6 つのサイ ク ル中は HIGH で なければな り ません。 文書番号 : 001-62676 Rev. *D ページ 8/28 CY14B101LA CY14B101NA 最大定格 パ ッ ケージ許容電力損失 (TA=25°C) ............................ 1.0W 最大定格 を 超え る と デバ イ スの寿命が短 く な る 可能があ り ま す。 これ らのユーザー ガ イ ド ラ イ ンはテス ト さ れていません。 表面実装はんだ付け温度 (3 秒 ) ............................... +260°C 保存温度 .................................................. –65°C ～ +150C°C DC 出力電流 ( 一度に 1 出力、 1 秒間 ) ....................... 15mA 最大累積保存時間 : 周囲温度 150 ℃で ...................................... 1000 時間 周囲温度 85 ℃で ................................................ 20 年 静電放電時の電圧 (MIL-STD-883、 メ ソ ッ ド 3015 によ る ) ................. >2001V ラ ッ チア ッ プ電流..................................................... >200mA 最大接合部温度 ........................................................... 150°C VSS を基準 と し た VCC の電源電圧 ................. –0.5V ～ 4.1V 動作範囲 High Z 状態の出力に印加する電圧 .......... -0.5V ～ VCC+0.5V 範囲 入力電圧 ..................................................–0.5V ～ VCC+0.5V 産業用 任意のピ ンの過渡電圧、 グ ラ ン ド 電位基準 (<20ns) .....................–2.0V ～ VCC+2.0V 周囲温度 VCC –40°C ～ +85°C 2.7V ～ 3.6V DC 電気的特性 動作範囲 において 記号 説明 テ ス ト 条件 Min Typ[19] Max 2.7 3.0 3.6 単位 V VCC 電源電圧 ICC1 平均 VCC 電流 tRC = 20ns tRC = 25ns tRC = 45ns 出力負荷な し で得られた値 (IOUT = 0mA) – – 70 70 52 mA mA mA ICC2 STORE 中の平均 VCC 電流 全ての入力は ド ン ト ケア、 VCC = Max tSTORE の平均電流 – – 10 mA ICC3 tRC = 200ns 時の平均 VCC 電流、 全ての入力は CMOS レ ベルで動作。 VCC(Typ)、 25 ℃ 出力負荷な し で得られた値 (IOUT = 0mA) – 35 – mA ICC4 AutoStore サイ ク ル中の平均 VCAP 電流 – – 5 mA ISB VCC ス タ ンバイ電流 – – 5 mA IIX[20] 入力 リ ー ク電流 (HSB 以外 ) IOZ 全ての入力は 「 ド ン ト ケア」。 tSTORE 時間 の平均電流 CE > (VCC – 0.2V) VIN < 0.2V または > (VCC – 0.2V)。 不揮発性のサイ クルが完了 し た後のス タ ン バイ電流レ ベル。 入力はス タ テ ィ ッ ク。 f = 0MHz VCC = Max、 VSS < VIN < VCC –1 – +1 µA 入力 リ ー ク電流 (HSB) VCC = Max、 VSS < VIN < VCC –100 – +1 µA オ フ状態の出力 リ ー ク電流 VCC = Max、 VSS < VOUT < VCC、 –1 – +1 µA 2.0 – VCC+0.5 V CE または OE > VIH あるいは BHE/BLE > VIH あるいは WE < VIL VIH 入力 HIGH 電圧 VIL 入力 LOW 電圧 VOH VOL VSS–0.5 – 0.8 V 出力 HIGH 電圧 IOUT = –2mA 2.4 – – V 出力 LOW 電圧 IOUT = 4mA – – 0.4 V 注 19. 標準値は 25 ℃、 VCC=VCC(Typ) での も のです。 100% のテ ス ト は行われていません。 20. HSB ピ ンは VOH が 2.4V であ る場合、 ア ク テ ィ ブ HIGH と LOW 両方の ド ラ イバが無効であ る時、 IOU = -2µA と な り ます。 それ ら の ド ラ イバが有効にな っ てい る時、 標準の VOH と VOL が有効にな り ます。 このパ ラ メ ー タ は特性付け さ れていますが、 テ ス ト さ れていません。 文書番号 : 001-62676 Rev. *D ページ 9/28 CY14B101LA CY14B101NA DC 電気的特性 ( 続き ) 動作範囲 において 記号 VCAP[21] VVCAP[22、 23] 説明 テ ス ト 条件 ス ト レージ コ ンデンサ デバイ スによ っ て VCAP ピ ン上 に駆動 さ れた最大電圧 VCAP ピ ン と VSS 間 VCC=Max Min Typ[19] Max 61 68 180 単位 µF – – VCC V デー タ 保持期間およびア ク セス可能回数 動作範囲 において 記号 DATAR NVC 説明 Min 単位 20 1,000 年 K Max 単位 7 pF 入力容量 (BHE、 BLE、 HSB) 8 pF 出力容量 (HSB 以外 ) 7 pF 出力容量 (HSB) 8 pF デー タ 保持期間 不揮発性 STORE 処理 静電容量 記号 [23] CIN COUT 説明 テ ス ト 条件 入力容量 (BHE、 BLE、 HSB 以外 ) TA = 25°C、 f = 1MHz、 VCC = VCC(Typ) 熱抵抗 記号 [23] JA JC 説明 熱抵抗 ( 接合部か ら周囲 ) 熱抵抗 ( 接合部か ら ケース ) テス ト 条件 テ ス ト 条件は、EIA/JESD51 に 準拠 し た熱 イ ン ピ ーダ ン ス を 測定す る ための標準試験方法 と 手順に従 う 54 ピ ン 48 ピ ン 48 ボール 44 ピ ン 32 ピ ン TSOP II SSOP FBGA TSOP II SOIC 単位 36.4 37.47 48.19 41.74 41.55 °C/W 10.13 24.71 6.5 11.90 24.43 °C/W 注 21. VCAP 最小値は、 AutoStore 処理を完了するのに十分な電荷があ る こ と を保証する も のです。 VCAP 最大値は、 即時の電源切断が発生 し て も AutoStore 処理が正常 に完了する よ う に電源投入 RECALL サイ ク ルの間に VCAP の コ ンデンサが必要な最小電圧ま で充電 さ れる こ と を保証する も のです。 し たが っ て、 指定 し た最小 値 と 最大値の範囲内の コ ンデンサを使用する こ と を常にお勧め し ます。 VCAP オプ シ ョ ンの詳細については、 ア プ リ ケーシ ョ ン ノ ー ト AN43593 を参照 し て く だ さ い。 22. VCAP ピ ン (VVCAP) の最大電圧は、 VCAP コ ンデンサを選択する時に指針 と し て提供 さ れています。 動作温度範囲内での VCAP コ ンデンサの定格電圧は、 VVCAP 電 圧よ り 高 く なければな り ません。 23. こ れ ら のパ ラ メ ー タ は設計保証であ り 、 テ ス ト は行われていません。 文書番号 : 001-62676 Rev. *D ページ 10/28 CY14B101LA CY14B101NA AC テ ス ト 負荷 図 5. AC テ ス ト 負荷 577Ω 3.0V 577Ω 3.0V R1 ト ラ イ ス テー ト 仕様 R1 出力 出力 30pF R2 789Ω 5pF R2 789Ω AC テ ス ト 条件 入力パルス レ ベル................................................... 0V ～ 3V 入力の立ち上が り ／立ち下が り 時間 (10% ～ 90%) ..... <3ns 入力 と 出力 タ イ ミ ングの基準レ ベル .............................. 1.5V 文書番号 : 001-62676 Rev. *D ページ 11/28 CY14B101LA CY14B101NA AC ス イ ッ チ ング特性 動作範囲 において 記号 [24] 説明 サイ プ レスの記号 代替の記号 SRAM 読み出 し サイ クル tACS tACE チ ッ プ イ ネーブル ア ク セス時間 tRC 読み出 し サイ ク ル時間 tRC[25] tAA ア ド レ ス ア ク セス時間 tAA[26] 20ns 25ns 45ns 単位 Min Max Min Max Min Max – 20 20 – – 25 25 – – 45 45 ns ns – 20 – 25 – 45 ns tDOE tOE 出力イ ネーブルから デー タ 有効ま での時間 – 10 – 12 – 20 ns tOHA[26] tLZCE[27、 28] tHZCE[27、 28] tLZOE[27、 28] tHZOE[27、 28] tPU[27] tPD[27] tDBE[[27] tLZBE[27] tHZBE[27] tOH ア ド レ ス変更後の出力ホール ド 時間 3 – 3 – 3 – ns tLZ チ ッ プ イ ネーブルから出力ア ク テ ィ ブまでの時間 3 – 3 – 3 – ns tHZ チ ッ プ デ ィ スエーブルから出力非ア ク テ ィ ブ までの時間 – 8 – 10 – 15 ns tOLZ 出力イ ネーブルから出力ア ク テ ィ ブまでの時間 0 – 0 – 0 – ns tOHZ 出力デ ィ ス エーブルから 出力非ア ク テ ィ ブ ま での時間 – 8 – 10 – 15 ns tPA チ ッ プ イ ネーブルから電源ア ク テ ィ ブまでの時間 0 – 0 – 0 – ns チ ッ プ デ ィ スエーブルから 電源ス タ ンバイ ま での時間 – 20 – 25 – 45 ns バイ ト イ ネーブルから デー タ 有効ま での時間 バイ ト イ ネーブルから出力ア ク テ ィ ブまでの時間 バイ ト デ ィ スエーブルから出力非ア ク テ ィ ブ までの時間 – 0 – 10 – 8 – 0 – 12 – 10 – 0 – 20 15 ns ns ns 書き込みサイ ク ル期間 書き込みパルス幅 チ ッ プ イ ネーブルから書き込み終了までの時間 デー タ セ ッ ト ア ッ プから書き込み終了までの時間 書き込みの終了後のデー タ ホール ド 時間 ア ド レ ス セ ッ ト ア ッ プから 書き込み終了ま での時間 ア ド レ ス セ ッ ト ア ッ プから 書き込み開始ま での時間 書き込み終了後のア ド レ ス ホール ド 時間 書き込みイ ネーブルから出力デ ィ スエーブルまでの時間 20 15 15 8 0 15 0 0 – – – – – – – – – 8 25 20 20 10 0 20 0 0 – – – – – – – – – 10 45 30 30 15 0 30 0 0 – – – – – – – – – 15 ns ns ns ns ns ns ns ns ns tOW 書き込み終了後の出力ア ク テ ィ ブ時間 3 – 3 – 3 – ns – バイ ト イ ネーブルから書き込み終了までの時間 15 – 20 – 30 – ns tPS – – – SRAM 書き込みサイ クル tWC tWC tWP tPWE tCW tSCE tSD tDW tHD tDH tAW tAW tAS tSA tWR tHA [27、 28、 29] tWZ t HZWE tLZWE[27、 28] tBW ス イ ッ チ ング波形 図 6. SRAM 読み出 し サイ クル #1 ( ア ド レ ス制御 ) [25、 26、 30] tRC Address Address Valid tAA Data Output Previous Data Valid Output Data Valid tOHA 注 24. テ ス ト 条件は、信号遷移時間が 3ns 以下、タ イ ミ ン グ参照レ ベルが VCC/2 、入力パルス レ ベルが 0 ～ VCC(typ)、指定 さ れた IOL/IOH を与え る出力負荷 と 負荷容量が 11 ページの図 5 に示す通 り であ る こ と を前提に し ています。 25. WE は SRAM 読み出 し サイ ク ル中は HIGH で なければな り ません。 26. デバイ スは CE、 OE お よび BHE/BLE LOW で連続 し て選択 さ れます。 27. こ れ ら のパ ラ メ ー タ は設計保証であ り 、 テ ス ト は行われていません。 28. 定常状態の出力電圧か ら ±200mV で測定 さ れます。 29. CE が LOW の時に WE が LOW であれば、 出力は高イ ン ピーダ ン スのま ま です。 30. HSB は読み出 し と 書き込みサイ ク ル中は HIGH でなければな り ません。 文書番号 : 001-62676 Rev. *D ページ 12/28 CY14B101LA CY14B101NA ス イ ッ チ ング波形 ( 続き ) 図 7. SRAM 読み出 し サイ ク ル #2 (CE および OE 制御 ) [31、 32、 33] Address Address Valid tRC tHZCE tACE CE tAA tLZCE tHZOE tDOE OE tHZBE tLZOE tDBE BHE, BLE tLZBE Data Output High Impedance Output Data Valid tPU ICC tPD Active Standby 図 8. SRAM 読み出 し サイ クル #1 (WE 制御 ) [31、 33、 34、 35] tWC Address Address Valid tSCE tHA CE tBW BHE, BLE tAW tPWE WE tSA tSD Data Input Input Data Valid tHZWE Data Output tHD Previous Data tLZWE High Impedance 注 31. BHE と BLE は ×16 構成でのみ使用で き ます。 32. WE は SRAM 読み出 し サイ ク ル中は HIGH で なければな り ません。 33. HSB は読み出 し と 書き込みサイ ク ル中は HIGH でなければな り ません。 34. CE ま たは WE はア ド レ スの遷移中は VIH よ り 高 く なければな り ません。 35. CE が LOW の時に WE が LOW であれば、 出力は高イ ン ピーダ ン スのま ま です。 文書番号 : 001-62676 Rev. *D ページ 13/28 CY14B101LA CY14B101NA ス イ ッ チ ング波形 ( 続き ) 図 9. SRAM 読み出 し サイ ク ル #2 (CE 制御 ) [36、 37、 38、 39] tWC Address Valid Address tSA tSCE tHA CE tBW BHE, BLE tPWE WE tHD tSD Input Data Valid Data Input High Impedance Data Output 図 10. SRAM 読み出 し サイ クル #3 (BHE および BLE 制御 ) [36、 37、 38、 39] tWC Address Address Valid tSCE CE tSA tHA tBW BHE, BLE tAW tPWE WE tSD Data Input tHD Input Data Valid High Impedance Data Output 注 36. BHE と BLE は ×16 構成でのみ使用で き ます。 37. CE が LOW の時に WE が LOW であれば、 出力は高イ ン ピーダ ン スのま ま です。 38. HSB は読み出 し と 書き込みサイ ク ル中は HIGH でなければな り ません。 39. CE ま たは WE はア ド レ スの遷移中は VIH よ り 高 く なければな り ません。 文書番号 : 001-62676 Rev. *D ページ 14/28 CY14B101LA CY14B101NA AutoStore ／電源投入 RECALL 動作範囲 において 記号 20ns 説明 Min – tHRECALL[40] 電源投入 RECALL 期間 tSTORE [41] tDELAY [42] VSWITCH tVCCRISE [43] VHDIS[43] tLZHSB[43] tHHHD[43] 25ns Max 20 Min – 45ns Max 20 Min – Max 20 単位 ms STORE サイ クル期間 – 8 – 8 – 8 ms SRAM 書き込みサイ ク ルを完了する 時間 低電圧 ト リ ガー レ ベル – 20 – 25 – 25 ns – 2.65 – 2.65 – 2.65 V 150 – 150 – 150 – µs HSB 出力デ ィ ス エーブル電圧 – 1.9 – 1.9 – 1.9 V HSB か ら出力ア ク テ ィ ブ ま での時間 HSB ア ク テ ィ ブ HIGH 時間 – – 5 500 – – 5 500 – – 5 500 µs ns VCC 立ち上が り 時間 ス イ ッ チ ング波形 図 11. AutoStore または電源投入 RECALL[44] VCC VSWITCH VHDIS t VCCRISE tHHHD Note41 41 tSTORE Note tHHHD 45 Note tSTORE 45 Note HSB OUT tDELAY tLZHSB AutoStore tLZHSB tDELAY POWERUP RECALL tHRECALL tHRECALL Read & Write Inhibited (RWI) POWER-UP RECALL Read & Write BROWN OUT AutoStore POWER-UP RECALL Read & Write POWER DOWN AutoStore 注 40. tHRECALL は、 VCC が VSWITCH よ り 高 く な っ た時か ら 始ま り ます。 41. SRAM の書き込みが最後の不揮発性サイ ク ル以降に行われていない場合は、 AutoStore またはハー ド ウ ェ ア STORE は行われません。 42. ハー ド ウ ェ ア STORE と AutoStore の開始時に、 SRAM の書き込み処理は tDELAY の間有効にな っ た ま ま です。 43. こ れ ら のパ ラ メ ー タ は設計保証であ り 、 テ ス ト は行われていません。 44. STORE、 RECALL、 VCC が VSWITCH 以下であ る中に、 読み出 し と 書き込みサイ ク ルは無視 さ れます。 45. 電源投入および電源遮断時、 HSB ピ ンが外部抵抗を介 し て プルア ッ プ さ れる と 、 HSB ピ ン にグ リ ッ チが発生 し ます。 文書番号 : 001-62676 Rev. *D ページ 15/28 CY14B101LA CY14B101NA ソ フ ト ウ ェ ア制御の STORE ／ RECALL サイ ク ル 動作範囲 において 記号 [46、 47] 20ns 説明 tRC STORE ／ RECALL 開始のサイ クル期間 tSA Min 20 25ns Max – Min 25 45ns Max – Min 45 Max – 単位 ns ア ド レ ス セ ッ ト ア ッ プ時間 0 – 0 – 0 – ns tCW ク ロ ッ ク パルス幅 15 – 20 – 30 – ns tHA ア ド レ ス ホール ド 時間 0 – 0 – 0 – ns tRECALL RECALL 期間 – 200 – 200 – 200 µs ス イ ッ チ ング波形 図 12. CE および OE 制御によ る ソ フ ト ウ ェ ア STORE ／ RECALL サイ クル [47] tRC Address tRC Address #1 tSA Address #6 tCW tCW CE tHA tSA tHA tHA tHA OE tHHHD HSB (STORE only) tHZCE tLZCE t DELAY 48 Note tLZHSB High Impedance tSTORE/tRECALL DQ (DATA) RWI 図 13. AutoStore イ ネーブル／デ ィ ス エーブル サイ クル [47] Address tSA CE tRC tRC Address #1 Address #6 tCW tCW tHA tSA tHA tHA tHA OE tLZCE tHZCE tSS 48 Note t DELAY DQ (DATA) RWI 注 46. ソ フ ト ウ ェ アのシーケ ン スは、 CE ま たは OE に制御 さ れた読み出 し を伴い ク ロ ッ ク 供給 さ れます。 47. 6 つの連続ア ド レ スは 7 ページの表 1 に指定 さ れた順番で読み出す必要があ り ます。 WE は 6 つのすべての連続サイ ク ル中は HIGH で なければな り ません。 48. tDELAY の時間が経過する と 出力が無効にな るので、 6 番目に読み出 さ れた DQ 出力デー タ は無効にな る可能性があ り ます。 文書番号 : 001-62676 Rev. *D ページ 16/28 CY14B101LA CY14B101NA ハー ド ウ ェ ア STORE サイ クル 動作範囲において 記号 20ns 説明 25ns 45ns Min Max Min Max Min Max 単位 tDHSB HSB か ら出力ア ク テ ィ ブ ま での時間 ( 書き込みラ ッ チがセ ッ ト さ れていない場合 ) – 20 – 25 – 25 ns tPHSB ハー ド ウ ェ ア STORE パルス幅 15 – 15 – 15 – ns ソ フ ト シーケ ン ス処理時間 – 100 – 100 – 100 μs tSS [49、 50] ス イ ッ チ ング波形 図 14. ハー ド ウ ェ ア STORE サイ クル [51] Write latch set tPHSB HSB (IN) tSTORE tHHHD tDELAY HSB (OUT) tLZHSB DQ (Data Out) RWI Write latch not set tPHSB HSB pin is driven high to VCC only by Internal 100 kOhm resistor, HSB driver is disabled SRAM is disabled as long as HSB (IN) is driven low. HSB (IN) tDELAY HSB (OUT) tDHSB tDHSB RWI 図 15. ソ フ ト シーケ ン ス処理時間 [49、 50] Soft Sequence Command Address Address #1 tSA Address #6 tCW tSS Soft Sequence Command Address #1 tSS Address #6 tCW CE VCC 注 49. こ れは、 ソ フ ト シーケ ン ス コ マ ン ド での処理に要する時間です。 効果的に コ マ ン ド を登録する には、 VCC 電圧は HIGH でなければな り ません。 50. STORE や RECALL な どの コ マ ン ド は、 その処理が完了する ま で I/O を ロ ッ ク し 、 この時間を更に増加 さ せます。 詳 し く は個々の コ マ ン ド を参照 し て く だ さ い。 51. SRAM の書き込みが最後の不揮発性サイ ク ル以降に行われていない場合は、 AutoStore またはハー ド ウ ェ ア STORE は行われません。 文書番号 : 001-62676 Rev. *D ページ 17/28 CY14B101LA CY14B101NA SRAM 真理値表 HSB は SRAM 動作では HIGH のま ま である必要があ り ます。 表 2. ×8 構成の SRAM 真理値表 CE 入力／出力 [52] WE OE H X X L H L デー タ 出力 (DQ0 ～ DQ7) ； L H H High Z L L X デー タ 入力 (DQ0 ～ DQ7) ； High Z モー ド 電源 選択解除／電源遮断 ス タ ンバイ 読み出 し アクテ ィ ブ 出力デ ィ スエーブル アクテ ィ ブ 書き込み アクテ ィ ブ 表 3. ×16 構成の SRAM 真理値表 CE WE OE BHE[53] BLE[53] モー ド 電源 H X X X X High Z 選択解除／電源切断 ス タ ンバイ L X X H H High Z 出力デ ィ スエーブル アクテ ィ ブ L H L L L デー タ 出力 (DQ0 ～ DQ15) 読み出 し アクテ ィ ブ L H L H L デー タ 出力 (DQ0 ～ DQ7) ； DQ8 ～ DQ15 は High Z 読み出 し アクテ ィ ブ L H L L H デー タ 出力 (DQ8 ～ DQ15) ； DQ0 ～ DQ7 は High Z 読み出 し アクテ ィ ブ L H H L L High Z 出力デ ィ スエーブル アクテ ィ ブ L H H H L High Z 出力デ ィ スエーブル アクテ ィ ブ L H H L H High Z 出力デ ィ スエーブル アクテ ィ ブ L L X L L デー タ 入力 (DQ0 ～ DQ15) 書き込み アクテ ィ ブ L L X H L デー タ 入力 (DQ0 ～ DQ7) ； DQ8 ～ DQ15 は High Z 書き込み アクテ ィ ブ L L X L H デー タ 入力 (DQ8 ～ DQ15) ； DQ0 ～ DQ7 は High Z 書き込み アクテ ィ ブ 入力／出力 [52] 注 52. ×8 構成ではデー タ DQ0 ～ DQ7、 ×16 構成ではデー タ DQ0 ～ DQ15。 53. BHE と BLE は ×16 構成でのみ使用で き ます。 文書番号 : 001-62676 Rev. *D ページ 18/28 CY14B101LA CY14B101NA 注文情報 速度 (ns) 20 25 45 注文 コ ー ド パ ッ ケージ図 パ ッ ケージ タ イ プ CY14B101LA-ZS20XIT 51-85087 44 ピ ン TSOP II CY14B101LA-ZS20XI 51-85087 44 ピ ン TSOP II CY14B101LA-SZ25XIT 51-85127 32 ピ ン SOIC CY14B101LA-SZ25XI 51-85127 32 ピ ン SOIC CY14B101LA-ZS25XIT 51-85087 44 ピ ン TSOP II CY14B101LA-ZS25XI 51-85087 44 ピ ン TSOP II CY14B101LA-SP25XIT 51-85061 48 ピ ン SSOP CY14B101LA-SP25XI 51-85061 48 ピ ン SSOP CY14B101LA-BA25XIT 51-85128 48 ボール FBGA CY14B101LA-BA25XI 51-85128 48 ボール FBGA CY14B101NA-ZS25XIT 51-85087 44 ピ ン TSOP II CY14B101NA-ZS25XI 51-85087 44 ピ ン TSOP II CY14B101LA-SZ45XIT 51-85127 32 ピ ン SOIC CY14B101LA-SZ45XI 51-85127 32 ピ ン SOIC CY14B101LA-ZS45XIT 51-85087 44 ピ ン TSOP II CY14B101LA-ZS45XI 51-85087 44 ピ ン TSOP II CY14B101LA-SP45XIT 51-85061 48 ピ ン SSOP CY14B101LA-SP45XI 51-85061 48 ピ ン SSOP CY14B101LA-BA45XIT 51-85128 48 ボール FBGA CY14B101LA-BA45XI 51-85128 48 ボール FBGA CY14B101NA-ZS45XIT 51-85087 44 ピ ン TSOP II CY14B101NA-ZS45XI 51-85087 44 ピ ン TSOP II 動作範囲 産業用 産業用 産業用 上記のすべての部品は鉛 フ リ ー。 文書番号 : 001-62676 Rev. *D ページ 19/28 CY14B101LA CY14B101NA 注文 コ ー ド の定義 CY 14 B 101 L A - ZS 20 X I T オプシ ョ ン : T - テープ & リ ール ブ ラ ン ク - 標準 温度 : I - 産業用 (–40°C ～ 85°C) 速度 : 鉛フ リ ー 20 - 20ns パ ッ ケージ : SZP - 32 SOIC 25 - 25ns 45 - 45ns ZSP - 44 TSOP II ダ イ改訂 : ブ ラ ン ク - 改訂な し A - 最初改訂 SPP - 48 SSOP BAP - 48 FBGA ZSP - 54 TSOP II デー タ バス : L - ×8 N - ×16 容量 : 電圧 : 101 - 1Mb B - 3.0V 14 - nvSRAM サイ プ レ ス 文書番号 : 001-62676 Rev. *D ページ 20/28 CY14B101LA CY14B101NA パ ッ ケージ図 図 16. 32 ピ ン SOIC (300Mil) パ ッ ケージ図、 51-85127 51-85127 *D 文書番号 : 001-62676 Rev. *D ページ 21/28 CY14B101LA CY14B101NA パ ッ ケージ図 ( 続き ) 図 17. 44 ピ ン TSOP II パ ッ ケージ図、 51-85087 51-85087 *E 文書番号 : 001-62676 Rev. *D ページ 22/28 CY14B101LA CY14B101NA パ ッ ケージ図 ( 続き ) 図 18. 48 ピ ン SSOP (300Mil) パ ッ ケージ図、 51-85061 51-85061 *F 文書番号 : 001-62676 Rev. *D ページ 23/28 CY14B101LA CY14B101NA パ ッ ケージ図 ( 続き ) 図 19. 48 ボール FBGA (6 × 10 × 1.2mm) パ ッ ケージ図、 51-85128 51-85128 *G 文書番号 : 001-62676 Rev. *D ページ 24/28 CY14B101LA CY14B101NA パ ッ ケージ図 ( 続き ) 図 20. 54 ピ ン TSOP II (22.4 × 11.84 × 1.0mm) パ ッ ケージ図、 51-85160 51-85160 *E 文書番号 : 001-62676 Rev. *D ページ 25/28 CY14B101LA CY14B101NA 略語 本書の表記法 略語 項目 測定単位 BHE byte high enable ( 上位バイ ト イ ネーブル ) BLE byte low enable ( 下位バイ ト イ ネーブル ) °C CE CMOS chip enable ( チ ッ プ イ ネーブル ) complementary metal oxide semiconductor ( 相補型金属酸化膜半導体 ) Hz ヘルツ kHz キロヘルツ EIA Electronic Industries Alliance ( 米国電子工業会 ) fine-pitch ball grid array ( 微細ピ ッ チ ボール グ リ ッ ド ア レ イ ) hardware store busy ( ハー ド ウ ェ ア ス ト ア ビ ジー ) kΩ キロオーム MHz メ ガヘルツ μA マ イ ク ロ ア ンペア μF マイ クロフ ァ ラ ッ ド μs マ イ ク ロ秒 ミ リ ア ンペア FBGA HSB 記号 測定単位 摂氏温度 I/O input/output ( 入力／出力 ) mA nvSRAM non-volatile static random access memory ( 不揮発 性ス タ テ ィ ッ ク ラ ン ダム ア ク セス メ モ リ ) ms ミ リ秒 ns output enable ( 出力イ ネーブル ) restriction of hazardous substances ( 有害物質の制限 ) read and write inhibited ( 読み出 し および書き込み禁止 ) ナノ秒 Ω オーム % パーセ ン ト small outline integrated circuit ( 小型外形集積回路 ) static random access memory ( ス タ テ ィ ッ ク ラ ン ダム ア ク セス メ モ リ ) shrink small outline package ( 縮小小型パ ッ ケージ ) OE RoHS RWI SOIC SRAM SSOP TSOP thin small outline package ( 薄型小型パ ッ ケージ ) WE write enable ( 書き込みイ ネーブル ) 文書番号 : 001-62676 Rev. *D pF ピコフ ァ ラ ッ ド V ボル ト W ワッ ト ページ 26/28 CY14B101LA CY14B101NA 改訂履歴 文書名 : CY14B101LA ／ CY14B101NA、 1M ビ ッ ト (128K×8/64K×16) nvSRAM 文書番号 : 001-62676 版 ECN 番号 変更者 発行日 変更内容 ** 2965699 FSU 7/1/2010 初版 *A 3297672 MOTMP 6/30/2011 こ れは英語版 001-42879 Rev. *K から を翻訳 し た日本語 001-62676 Rev. *A です。 *B 4152075 HZEN 10/9/2013 変更な し *C 4572757 HZEN 12/11/2014 こ れは英語版 001-42879 Rev. *P から を翻訳 し た日本語 001-62676 Rev. *C です。 *D 4722772 HZEN 05/14/2015 こ れは英語版 001-42879 Rev. *Q から を翻訳 し た日本語 001-62676 Rev. *D です。 文書番号 : 001-62676 Rev. *D ページ 27/28 CY14B101LA CY14B101NA セールス、 ソ リ ュ ーシ ョ ン、 および法律情報 ワール ド ワ イ ド な販売 と 設計サポー ト サイ プ レ スは、 事業所、 ソ リ ュ ーシ ョ ン セ ン タ ー、 メ ー カ ー代理店および販売代理店の世界的なネ ッ ト ワー ク を保持 し ています。 お客様の最寄 り のオ フ ィ スについては、 サイ プ レ スのロ ケーシ ョ ン ページ を ご覧 く だ さ い。 製品 車載用 ク ロ ッ ク＆バ ッ フ ァ イ ン タ ー フ ェ ース 照明＆電力制御 メモリ PSoC ソ リ ュ ーシ ョ ン cypress.com/go/automotive psoc.cypress.com/solutions cypress.com/go/clocks PSoC 1 | PSoC 3 | PSoC 5 cypress.com/go/interface cypress.com/go/powerpsoc cypress.com/go/plc cypress.com/go/memory 光学 & イ メ ージ セ ンサー PSoC cypress.com/go/image cypress.com/go/psoc タ ッ チ セ ン シ ング cypress.com/go/touch USB コ ン ト ロー ラ ー ワ イヤレ ス／ RF cypress.com/go/USB cypress.com/go/wireless © Cypress Semiconductor Corporation, 2008-2015. 本文書に記載 さ れる情報は予告な く 変更 さ れる場合があ り ます。 Cypress Semiconductor Corporation ( サイ プ レ ス セ ミ コ ン ダ ク タ 社 ) は、 サイ プ レ ス製品に組み込まれた回路以外のいかな る回路を使用する こ と に対 し て一切の責任を負いません。 サイ プ レ ス セ ミ コ ン ダ ク タ 社は、 特許またはその他の権利に基づ く ラ イ セ ン ス を譲渡する こ と も、 または含意する こ と も あ り ません。 サイ プ レ ス製品は、 サイ プ レ ス と の書面によ る合意に基づ く ものでない限 り 、 医療、 生命維持、 救命、 重要な管理、 または安全の用途のために使用する こ と を保証する も のではな く 、 また使用する こ と を意図 し た もので も あ り ません。 さ ら にサイ プ レ スは、 誤動作や故障によ っ て使用者に重大な傷害を も た ら す こ と が合理的に予想 さ れる生命維持 シ ス テムの重要な コ ンポーネ ン ト と し てサイ プ レ ス製品を使用する こ と を許可 し ていません。 生命維持シ ス テムの用途にサイ プ レ ス製品を供する こ と は、 製造者がそのよ う な使用におけるあ ら ゆ る リ ス ク を負 う こ と を意味 し 、 その結果サイ プ レ スはあ ら ゆる責任を免除 さ れる こ と を意味 し ます。 すべてのソ ース コ ー ド ( ソ フ ト ウ ェ アおよび／またはフ ァ ームウ ェ ア ) はサイ プ レ ス セ ミ コ ン ダ ク タ 社 ( 以下 「サイ プ レ ス」 ) が所有 し 、 全世界の特許権保護 ( 米国およびその他の国 )、 米国の著 作権法な ら びに国際協定の条項に よ り 保護 さ れ、 かつそれら に従います。 サイ プ レ スが本書面に よ り ラ イ セ ン シーに付与する ラ イ セ ン スは、 個人的、 非独占的かつ譲渡不能の ラ イ セ ン ス であ り 、 適用 さ れる契約で指定 さ れたサイ プ レ スの集積回路 と 併用 さ れる ラ イ セ ン シーの製品のみをサポー ト する カ ス タ ム ソ フ ト ウ ェ アおよび／またはカ ス タ ム フ ァ ームウ ェ ア を作成する目的に限 っ て、 サイ プ レ スの ソ ース コ ー ド の派生著作物を コ ピー、 使用、 変更そ し て作成する ためのラ イ セ ン ス、 な ら びにサイ プ レ スの ソ ース コ ー ド および派生著作物を コ ンパイルする ための ラ イ セ ン スです。 上記で指定 さ れた場合を除き、 サイ プ レ スの書面によ る明示的な許可な く し て本 ソ ース コ ー ド を複製、 変更、 変換、 コ ンパイル、 または表示する こ と はすべて禁止 し ます。 免責条項 : サイ プ レ スは、 明示的または黙示的を問わず、 本資料に関するいかな る種類の保証 も行いません。 こ れには、 商品性または特定目的への適合性の黙示的な保証が含まれますが、 こ れに 限定 さ れません。 サイ プ レ スは、 本文書に記載 さ れる資料に対 し て今後予告な く 変更を加え る権利を留保 し ます。 サイ プ レ スは、 本文書に記載 さ れるいかな る製品または回路を適用または使用 し た こ と によ っ て生ずるいかな る責任も負いません。 サイ プ レ スは、 誤動作や故障によ っ て使用者に重大な傷害を も た ら す こ と が合理的に予想 さ れる生命維持シ ス テムの重要な コ ンポーネ ン ト と し てサイ プ レ ス製品を使用する こ と を許可 し ていません。 生命維持シ ス テムの用途にサイ プ レ ス製品を供する こ と は、 製造者がそのよ う な使用におけるあ ら ゆる リ ス ク を負 う こ と を意味 し 、 その結 果サイ プ レ スはあ ら ゆる責任を免除 さ れる こ と を意味 し ます。 ソ フ ト ウ ェ アの使用は、 適用 さ れるサイ プ レ ス ソ フ ト ウ ェ ア ラ イ セ ン ス契約によ っ て制限 さ れ、 かつ制約 さ れる場合があ り ます。 文書番号 : 001-62676 Rev. *D 改訂日 2015 年 5 月 14 日 本書で言及するすべての製品名および会社名は、 それぞれの所有者の商標である場合があ り ます。 ページ 28/28