CY14V101LA, CY14V101NA 1-Mbit (128 K × 8/64 K × 16) nvSRAM Datasheet (Japanese).pdf

CY14V101LA
CY14V101NA
1M ビ ッ ト (128K×8/64K×16) nvSRAM
1M ビ ッ ト (128K×8/64K×16) nvSRAM
特長
機能の詳細
■
25ns と 45ns のア ク セス時間
■
128K×8 (CY14V101LA) または 64K×16 (CY14V101NA) と し
て内部的に構成
■
小容量 コ ンデンサのみを使用 し た電源切断時のハン ド オ フ 自
動 STORE
■
QuantumTrap 不揮発性素子への STORE を ソ フ ト ウ ェ ア、 デ
バイ ス ピ ン、 または電源切断時の AutoStore によ り 実行
■
SPAM への RECALL 処理はソ フ ト ウ ェ アによ り 、または電源
投入によ り 開始
■
回数に制限のない読み出 し 、 書き込み、 RECALL サイ ク ル
■
QuantumTrap に対する 100 万回の STORE サイ クル
■
20 年のデー タ 保持期間
■
コ ア VCC = 3.0V ～ 3.6V ； I/O VCCQ = 1.65V ～ 1.95V
■
産業用温度範囲
■
48 ボール フ ァ イ ン ピ ッ チ ボール グ リ ッ ド ア レ イ (FBGA)
パ ッ ケージ
■
鉛フ リ ーおよび特定有害物質使用制限 (RoHS) に準拠
サイ プ レ スの CY14V101LA ／ CY14V101NA は、 メ モ リ セル
ご と に不揮発性要素を組み込んだ高速ス タ テ ィ ッ ク RAM です。
この メ モ リ は 128K バイ ト ×8 ビ ッ ト または 64K ワー ド ×16 ビ ッ
ト で構成 さ れています。 組み込み不揮発性素子には、 世界最高
級の信頼性を備え た不揮発性 メ モ リ を実現す る QuantumTrap
技術を採用 し ています。 回数に制限のない読み出 し と 書き込み
を SRAM で可能にする一方、それ と は別に不揮発性デー タ を不
揮発性素子に保持で き る よ う に し ています。 SRAM から 不揮発
性素子へのデー タ 転送 (STORE 処理 ) は、 電源切断時に自動的
に実行 さ れます。 電源投入時には、 不揮発性 メ モ リ から SRAM
にデー タ が復元 さ れます (RECALL 処理 )。 STORE と RECALL
両方の処理はソ フ ト ウ ェ ア制御で も実行する こ と がで き ます。
すべての関連資料の一覧は、 こ こ を ク リ ッ ク し て く だ さ い。
論理 ブ ロ ッ ク図 [1、 2、 3]
A5
A6
A7
A8
A9
A12
A13
A14
A15
A16
VCC
Quatrum Trap
1024 X 1024
R
O
W
VCCQ VCAP
POWER
CONTROL
STORE
RECALL
D
E
C
O
D
E
R
STORE/RECALL
CONTROL
STATIC RAM
ARRAY
1024 X 1024
SOFTWARE
DETECT
HSB
A14 - A2
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQ8
DQ9
DQ10
DQ11
I
N
P
U
T
B
U
F
F
E
R
S
COLUMN I/O
OE
COLUMN DEC
WE
DQ12
DQ13
CE
DQ14
A0 A1
DQ15
BLE
A2 A3 A4 A10 A11
BHE
注:
1. ×8 構成ではア ド レ ス A0 ～ A16、 ×16 構成ではア ド レ ス A0 ～ A15。
2. ×8 構成ではデー タ DQ0 ～ DQ7、 ×16 構成ではデー タ DQ0 ～ DQ15。
3. BHE と BLE は ×16 構成でのみ使用で き ます。
Cypress Semiconductor Corporation
文書番号 : 001-95854 Rev. **
•
198 Champion Court
•
San Jose, CA 95134-1709
•
408-943-2600
改訂日 2015 年 5 月 14 日
CY14V101LA
CY14V101NA
目次
ピ ン配置 ............................................................................. 3
ピ ンの定義 .......................................................................... 3
デバイ スの動作 .................................................................. 4
SRAM 読み出 し ........................................................... 4
SRAM 書き込み ........................................................... 4
AutoStore 処理 ............................................................ 4
ハー ド ウ ェ ア STORE 処理 ......................................... 4
ハー ド ウ ェ ア RECALL ( 電源投入 ) ............................ 5
ソ フ ト ウ ェ ア STORE ................................................. 5
ソ フ ト ウ ェ ア RECALL ................................................ 5
AutoStore の防止 ......................................................... 6
デー タ 保護 .................................................................. 6
最大定格 ............................................................................. 7
動作範囲内 .......................................................................... 7
DC 電気的特性 ................................................................... 7
デー タ 保持期間お よびア ク セス可能回数 ........................... 8
静電容量 ............................................................................. 8
熱抵抗 ................................................................................. 8
AC テス ト 負荷 ................................................................... 9
AC テス ト 条件 ................................................................... 9
AC ス イ ッ チ ン グ特性 ....................................................... 10
SRAM 読み出 し サイ ク ル .......................................... 10
SRAM 書き込みサイ ク ル .......................................... 10
文書番号 : 001-95854 Rev. **
ス イ ッ チ ング波形 ............................................................. 10
AutoStore ／電源投入 RECALL ...................................... 13
ス イ ッ チ ング波形 ............................................................. 13
ソ フ ト ウ ェ ア制御の STORE ／ RECALL サイ クル ......... 14
ス イ ッ チ ング波形 ............................................................. 14
ハー ド ウ ェ ア STORE サイ ク ル ....................................... 15
ス イ ッ チ ング波形 ............................................................. 15
SRAM 真理値表 ................................................................ 16
注文情報 ........................................................................... 17
注文コ ー ド の定義 ...................................................... 17
パ ッ ケージ図 .................................................................... 18
略語 .................................................................................. 19
本書の表記法 .................................................................... 19
測定単位 .................................................................... 19
改訂履歴 ........................................................................... 20
セールス、 ソ リ ュ ーシ ョ ンおよび法律情報 ..................... 21
ワール ド ワ イ ド な販売 と 設計サポー ト ..................... 21
製品 ........................................................................... 21
PSoC® ソ リ ュ ーシ ョ ン ............................................ 21
サイ プ レ ス開発者コ ミ ュ ニ テ ィ ................................ 21
テ ク ニ カル サポー ト ................................................. 21
ページ 2/21
CY14V101LA
CY14V101NA
ピ ン配置
図 1. 48 ボール FBGA パ ッ ケージのピ ン配置
(× 8)
(×16)
上面図
( 正確な縮尺ではない )
上面図
( 正確な縮尺ではない )
1
2
3
4
5
6
A
BLE
OE
A0
A1
A2
VCC
A
NC
B
DQ8
BHE
A3
A4
CE
DQ0
B
NC
DQ4
C
DQ9 DQ10
A5
A6
DQ1
DQ2
C
A7
DQ5
VCCQ
D
VSS
A7
DQ3 VCCQ
2
3
4
5
6
NC
OE
A0
A1
A2
VCC
NC
NC
A3
A4
CE
DQ0
NC
A5
A6
VSS
DQ1
[4]
NC
1
[5]
DQ11 NC
VCCQ
DQ2
VCAP
A16
DQ6
VSS
E
VCCQ DQ12
DQ3
NC
A14
A15
NC
DQ7
F
DQ14 DQ13
A14
NC
HSB
A12
A13
WE
NC
G
DQ15 HSB
[5]
NC
A8
A9
A10
A11
H
20
NC
[6]
[6]
A8
[4]
D
DQ4
VSS
E
A15
DQ5
DQ6
F
A12
A13
WE
DQ7
G
A9
A10
A11
20
H
VCAP –
ピ ンの定義
ピ ン名
A0 ～ A16
A0 ～ A15
DQ0–DQ7
DQ0 ～ DQ15
WE
CE
OE
BHE
BLE
VSS
VCC
VCCQ
HSB
入出力
入力
入力／出力
入力
入力
説明
ア ド レ ス入力。 ×8 構成で nvSRAM の 131,072 バイ ト の 1 つ を選択する ために使用
ア ド レ ス入力。 ×16 構成で nvSRAM の 65,536 ワー ド の 1 つ を選択する ために使用
×8 構成の双方向デー タ I/O ラ イ ン。 動作に応 じ て入力または出力ラ イ ン と し て使用
×16 構成の双方向デー タ I/O ラ イ ン。 動作に応 じ て入力または出力ラ イ ン と し て使用
書き込みイ ネーブル入力、 ア ク テ ィ ブ LOW。 チ ッ プが有効で、 WE が LOW にな る と 、 I/O ピ ンのデー
タ は特定のア ド レ ス位置に書き込まれる
チ ッ プ イ ネーブル入力、 ア ク テ ィ ブ LOW。 LOW の場合は、 チ ッ プ を選択する。 HIGH の場合は、
チ ッ プの選択を解除
出力イ ネーブル、 ア ク テ ィ ブ LOW。 ア ク テ ィ ブ LOW OE 入力は、 読み出 し サイ クル中にデー タ 出力
バ ッ フ ァ を有効にする。 OE が HIGH にデアサー ト する と 、 I/O ピ ンは ト ラ イ ス テー ト にな る
入力
バイ ト HIGH イ ネーブル、 ア ク テ ィ ブ LOW。 DQ15 ～ DQ8 を制御
入力
バイ ト LOW イ ネーブル、 ア ク テ ィ ブ LOW。 DQ7 ～ DQ0 を制御
グ ラ ン ド デバイ ス用のグ ラ ン ド 。 シス テムのグ ラ ン ド に接続する必要がある
電源
デバイ スの コ アの電源入力
電源
デバイ スの入出力用の電源入力
入力／出力 ハー ド ウ ェ ア STORE ビ ジー (HSB)。
出力 : LOW の時、nvSRAM のビ ジー状態を示す。ハー ド ウ ェ アおよび ソ フ ト ウ ェ ア STORE 処理の後、
HSB は HIGH 出力標準電流で短時間 (tHHHD) HIGH 駆動 さ れ、その後内部プルア ッ プ抵抗で HIGH 状態を
継続 ( 外部プルア ッ プ抵抗接続はオプ シ ョ ン である )
入力 : こ のピ ン を外部で LOW にプルダウンする こ と によ っ て実施 さ れるハー ド ウ ェ ア STORE
入力
VCAP
電源
NC
接続な し
AutoStore コ ンデンサ。 SRAM から不揮発性素子にデー タ を格納する ため、 電力損失時に nvSRAM へ
電源を供給
接続な し こ のピ ンはダ イ に接続 さ れていない
注:
4. 2M ビ ッ ト のア ド レ ス拡張に対応 し ています。 NC ピ ンはダ イ に接続 さ れていません。
5. 4M ビ ッ ト のア ド レ ス拡張に対応 し ています。 NC ピ ンはダ イ に接続 さ れていません。
6. 8M ビ ッ ト のア ド レ ス拡張に対応 し ています。 NC ピ ンはダ イ に接続 さ れていません。
文書番号 : 001-95854 Rev. **
ページ 3/21
CY14V101LA
CY14V101NA
CY14V101LA ／ CY14V101NA nvSRAM は、 同 じ 物理セル内で
対にな っ た 2 個の機能 コ ンポーネ ン ト で構成 さ れています。 そ
れらは SRAM メ モ リ セル と 不揮発性 QuantumTrap セルです。
SRAM メ モ リ セルは標準の高速ス タ テ ィ ッ ク RAM と し て動作
し ま す。 SRAM 内 の デ ー タ は 不 揮 発 性 セ ル に 転 送 さ れ る
(STORE 処理 ) か、 または不揮発性セルから SRAM に転送 さ れ
ます (RECALL 処理 ) 。 こ の独特のアーキテ ク チ ャ を使っ て、す
べてのセルは並行 し て ス ト ア さ れ リ コ ール さ れま す。 STORE
処理 と RECALL 処理中、 SRAM の読み出 し と 書き込み処理は
禁止 さ れています。 CY14V101LA ／ CY14V101NA は一般的な
SRAM と 同様に、 回数無制限の読み出 し と 書き込みに対応 し て
います。 さ ら に、 不揮発性セルから 回数無制限の RECALL 処理
および最大 100 万回ま での STORE 処理が可能です。 読み出 し
モー ド と 書き込みモー ド の詳細については、16ページの「SRAM
真理値表」 を参照 し て く だ さ い。
SRAM 読み出 し
CY14V101LA ／ CY14V101NA は CE と OE が LOW、 WE と
HSB が HIGH の時、 読み出 し サイ ク ルを実行 し ます。 ピ ン A0
～ 16 またはピ ン A0 ～ 15 で指定 さ れたア ド レ スは、 16 ビ ッ ト ご
と にア ク セス さ れる 131,072 デー タ バイ ト のどれか、 または
65,536 ワー ド のどれかがア ク セス さ れるかを決定 し ます。バイ
ト イ ネーブル (BHE、 BLE) は、 1 ワー ド が 16 ビ ッ ト の場合に
どのバイ ト を出力するかを決定 し ます。 ア ド レ ス遷移によ っ て
読み出 し が開始 さ れた場合、 出力は tAA ( 読み出 し サイ クル 1)
の遅延後に有効にな り ます。 CE または OE によ っ て読み出 し
が開始 さ れた場合、 出力は tACE と tDOE のど ち らか遅い方 ( 読
み出 し サイ ク ル 2) の終了時点で有効にな り ます。 デー タ 出力
は、 制御入力ピ ン での変化を必要 と し ないで tAA ア ク セス時間
内に繰 り 返 し てア ド レ ス変更に応答 し ます。 こ れは、 別のア ド
レ ス変更が発生するか、 または CE か OE が HIGH にな るか、
あるいはWEかHSBがLOW にな る ま で有効な状態が続き ます。
SRAM 書き込み
書き込みサイ クルは、CE と WE が LOW、および HSB が HIGH
の場合に実行 さ れます。 ア ド レ ス入力は書き込みサイ ク ルに入
る前に安定な状態にな ら なければな り ません。 また、 サイ ク ル
の終わ り に CE か WE が HIGH にな る ま で安定な状態を保つ必
要があ り ます。 WE で制御する書き込み終了前に、 または CE
で制御する書き込み終了前にデー タ がtSD の間有効であれば、共
通 I/O ピ ン である DQ0 ～ 15 のデー タ は メ モ リ に書き込まれま
す。バイ ト イ ネーブル入力 (BHE、BLE) は、1 ワー ド が 16 ビ ッ
ト の場合に、 どのバイ ト を書き込むかを決定 し ます。 共通 I/O
ラ イ ン でのデー タ バスの競合を避ける ために、書き込みサイ ク
ル中は終始 OE を HIGH に維持 し て く だ さ い。OE が LOW のま
ま であ る と 、 WE が LOW にな っ た後に内部回路は tHZWE の間
出力バ ッ フ ァ を停止 し ます。
ピ ンの接続を自動的に切 り ます。 STORE 処理は、 VCAP コ ンデ
ンサから 供給 さ れる電力で起動 さ れます。
注 : コ ンデンサが VCAP ピ ンに接続 さ れていない場合、 に指定
し た ソ フ ト シーケ ン ス を使 っ て AutoStore を無効にする必要が
あ り ます 6 ページの 「AutoStore の防止」。 VCAP ピ ンに接続 し
た コ ンデンサな し で AutoStore が有効に さ れる場合、 デバイ ス
はSTORE処理を完了する ための電荷が足 り ないま ま AutoStore
処理を実行 し よ う と し ます。 これによ り 、 nvSRAM 内に格納 さ
れたデー タ が破損 さ れます。
図 2 は、AutoStore 処理向けのス ト レージ コ ンデンサ (VCAP) の
適切な接続方法を示 し ます。 VCAP の容量については、 7 ページ
の 「DC 電気的特性」 を参照 し て く だ さ い。VCAP ピ ンの電圧は、
内蔵レギ ュ レー タ によ っ て VCC に送ら れます。電源投入時にア
ク テ ィ ブにな ら ないよ う にする ために、 WE を プルア ッ プ抵抗
に接続 し ます。 このプルア ッ プ抵抗は、 電源投入時に WE 信号
が ト ラ イ ス テー ト 状態にある場合にのみ有効です。多 く の MPU
が電源投入時に それ ら の制御 を ト ラ イ ス テ ー ト し ま す。 プ ル
ア ッ プ抵抗を使用する場合には確認 し て く だ さ い。 nvSRAM が
電源投入時の RECALL から復帰する時、 MPU がア ク テ ィ ブ で
ある、または MPU の リ セ ッ ト が終了する ま で WE を非ア ク テ ィ
ブ状態に保つ必要があ り ます。
不要 な 不揮発性 STORE 処理 を 減 ら す た め に、 最 も 最近の
STORE または RECALL サイ ク ルが実行 さ れてから 少な く と も
1 回の書き込み処理が行われる ま では、AutoStore と ハー ド ウ ェ
ア STORE 処理は無視 さ れます。 ソ フ ト ウ ェ アによ り 起動 さ れ
た STORE サイ ク ルは、 書き込み処理が行われたかど う かに関
係な く 実行 さ れます。
図 2. AutoStore モー ド
VCCQ
VCC
0.1 uF
0.1 uF
10 kOhm
デバイ スの動作
VCCQ
VCC
WE
VCAP
VCAP
VSS
AutoStore 処理
ハー ド ウ ェ ア STORE 処理
CY14V101LA/CY14V101NA は、 次の 3 つのス ト レージ動作の
いずれかを使っ て nvSRAM にデー タ を格納 し ます : HSB によ っ
て有効に さ れたハー ド ウ ェ ア STORE ； ア ド レ スのシーケ ン ス
によ っ て有効に さ れた ソ フ ト ウ ェ ア STORE ； デバイ スの電源
切断時の AutoStore。 AutoStore 処理は、 QuantumTrap テ ク ノ
ロ ジー独自の機能であ り 、 CY14V101LA/CY14V101NA ではデ
フ ォル ト で有効にな っ ています。
CY14V101LA ／ CY14V101NA には、 STORE 処理を制御 し 応
答する ための HSB ピ ンがあ り ます。 HSB ピ ンはハー ド ウ ェ ア
STORE サイ クルの要求に使用 し て く だ さ い。HSB ピ ンが LOW
に駆動 さ れる と 、CY14V101LA ／ CY14V101NA は tDELAY 後に
条件に従っ て STORE 処理を開始 し ます。 実際の STORE サイ
ク ルは、 最 も 最近の STORE ま たは RECALL サイ ク ル以降、
SRAM への書き込みが実行 さ れた場合にのみ開始 し ます。 HSB
ピ ンは、 ( いずれかの手段で開始 さ れた ) STORE 処理が実行中
にはビ ジー状態を示すために内部で LOW に駆動 さ れる オープ
ン ド レ イ ン ド ラ イバー ( チ ッ プ内部に 100kΩ の弱いプルア ッ
プ抵抗 ) と し て も 動作 し ます。
通常動作中にデバイ スは、 VCAP ピ ン に接続 さ れた コ ンデンサ
を充電するのに VCC か ら電流を引き込みます。充電 さ れた電力
はチ ッ プが一回の STORE 処理を実行するのに使用 さ れます。
VCC ピ ンの電圧が VSWITCH を下回る と 、デバイ スは VCC と VCAP
文書番号 : 001-95854 Rev. **
ページ 4/21
CY14V101LA
CY14V101NA
注 : 各ハー ド ウ ェ アおよび ソ フ ト ウ ェ ア STORE 処理の後、HSB
は標準出力 HIGH 電流で短時間 (tHHHD) HIGH に駆動 さ れ、 そ
の後 100kΩ の内部プルア ッ プ抵抗によ り HIGH 状態を継続 し ま
す。
HSB が LOW に駆動 さ れた時に SRAM 書き込み処理は実行中で
あれば、 実行を終了する ために STORE 処理が開始 さ れる ま で
tDELAY 時間あ り ます。し か し HSB が LOW にな っ た後に要求 さ
れた SRAM 書き込みサイ クルは、 HSB が HIGH に戻る ま で禁
止 さ れます。 書き込み ラ ッ チがセ ッ ト さ れていない場合、 HSB
は CY14V101LA ／ CY14V101NA によ っ て LOW に駆動 さ れる
こ と はあ り ません。し か し すべての SRAM 読み出 し と 書き込み
サイ クルは、 MPU または他の外部 ソ ースによ り HSB が HIGH
に戻る ま で禁止 さ れます。
STORE 処理中には、 開始方法に関係な く 、 CY14V101LA ／
CY14V101NA は HSB ピ ン を LOW に駆動 し 続け、STORE 処理
が完了 し た時にのみ解除 し ま す。 STORE 処理が完了す る と 、
nvSRAM メ モ リ ア ク セスは HSB ピ ンが HIGH 状態に戻っ てか
ら tLZHSB の間は禁止 さ れます。HSB ピ ンは使用 し ない場合、開
放に し て く だ さ い。
ない こ と 、 あるいはシーケ ン スがアボー ト さ れない こ と 、 およ
び STORE や RECALL が実行 さ れない こ と が重要です。
ソ フ ト ウ ェ ア STORE サイ ク ルを開始する ために、 次の読み出
し シーケ ン ス を実行する必要があ り ます。
1. ア ド レ ス 0x4E38 の読み出 し - 有効 READ
2. ア ド レ ス 0xB1C7 の読み出 し - 有効 READ
3. ア ド レ ス 0x83E0 の読み出 し - 有効 READ
4. ア ド レ ス 0x7C1F の読み出 し - 有効 READ
5. ア ド レ ス 0x703F の読み出 し - 有効 READ
6. ア ド レ ス 0x8FC0 の読み出 し - STORE サイ クルの開始
ソ フ ト ウ ェ ア シーケ ン スは CE に制御 さ れた読み出 し または
OE に制御 さ れた読み出 し を伴い ク ロ ッ ク 供給 さ れ、すべての 6
つの READ シーケ ン スの間 WE を HIGH 状態に維持する こ と が
必要で す。 シ ーケ ン スの 6 番目のア ド レ スが入力 さ れた後、
STORE サイ ク ルが開始 さ れ、 チ ッ プが無効にな り ます。 HSB
は LOW に駆動 さ れます。 tSTORE サイ ク ル時間が完了 し た後、
SRAM は再度読み書き処理が有効にな り ます。
ハー ド ウ ェ ア RECALL ( 電源投入 )
ソ フ ト ウ ェ ア RECALL
電源投入時または低電圧状態 (VCC< VSWITCH) の後は、 内部の
RECALL 要求がラ ッ チ さ れます。 VCC が再度 VSWITCH の検知
電圧を超えた場合、 RECALL サイ ク ルが自動的に開始 さ れ、 完
了するのに tHRECALL かか り ます。 こ の期間中に、 HSB は HSB
ド ラ イバーによ っ て LOW に駆動 さ れます。
デー タ は、 ソ フ ト ウ ェ ア ア ド レ ス シーケ ン スに よ っ て不揮発
性 メ モ リ から SRAM に転送 さ れます。 ソ フ ト ウ ェ ア RECALL
サイ ク ルは、 ソ フ ト ウ ェ ア STORE 開始 と 同様の方法で、 読み
込み処理のシーケ ン スによ っ て開始 さ れます。 RECALL サイ ク
ルを開始する ためには、 CE または OE に制御 さ れた読み出 し
処理を以下の順番で行 う 必要があ り ます。
1. ア ド レ ス 0x4E38 の読み出 し - 有効 READ
2. ア ド レ ス 0xB1C7 の読み出 し - 有効 READ
3. ア ド レ ス 0x83E0 の読み出 し - 有効 READ
4. ア ド レ ス 0x7C1F の読み出 し - 有効 READ
5. ア ド レ ス 0x703F の読み出 し - 有効 READ
6. ア ド レ ス 0x4C63 の読み出 し 、 RECALL サイ クルの開始
ソ フ ト ウ ェ ア STORE
デー タ は、 ソ フ ト ウ ェ ア ア ド レ ス シーケ ン スによ っ て SRAM
から不揮発性 メ モ リ に転送 さ れます。 CY14V101LA ／
CY14V101NA の ソ フ ト ウ ェ ア STORE サイ ク ルは、 CE また
は OE に制御 さ れた読み出 し 処理を、 6 つの特定のア ド レ スか
ら正 し い順番で実行する こ と によ り 開始 さ れます。 STORE サ
イ クルの間、 以前の不揮発性デー タ の消去がまず実行 さ れ、 次
に不揮発性素子のプ ログ ラ ムが実行 さ れます。 STORE サイ ク
ルが開始 さ れる と 、 それ以降の入出力は STORE サイ クルが完
了する ま で無効にな り ます。
特定のア ド レ スか らの READ のシーケ ン スが STORE の開始に
使われる ため、 シーケ ン ス内で他の読み書き ア ク セスが干渉 し
内部的に、 RECALL は 2 段階の手順を踏みます。 まず、 SRAM
デー タ がク リ ア さ れます。 次に、 不揮発性情報が SRAM セルに
転送 さ れます。 tRECALL サイ クル時間が経過 し た後、 SRAM は
再度読み書き処理が有効にな り ます。 RECALL 処理では、 不揮
発性素子内のデー タ は変更 さ れません。
表 1. モー ド 選択
CE
WE
OE
BHE、 BLE[7]
A15 ～ A0[8]
モー ド
I/O
電源
H
X
X
X
X
未選択
出力 High Z
ス タ ンバイ
L
H
L
L
X
SRAM 読み出 し
出力デー タ
アクテ ィ ブ
L
L
X
L
X
SRAM 書き込み
入力デー タ
アクテ ィ ブ
L
H
L
X
0x4E38
0xB1C7
0x83E0
0x7C1F
0x703F
0x8B45
SRAM 読み出 し
SRAM 読み出 し
SRAM 読み出 し
SRAM 読み出 し
SRAM 読み出 し
AutoStore デ ィ ス エーブル
出力デー タ
出力デー タ
出力デー タ
出力デー タ
出力デー タ
出力デー タ
ア ク テ ィ ブ [9]
注:
7. BHE お よび BLE は x16 構成でのみ使用で き ます。
8. CY14V101LA に 17 のア ド レ ス ラ イ ン (CY14V101NA には 16 のア ド レ ス ラ イ ン ) が存在 し ますが、13 のア ド レ ス ラ イ ンのみ (A14–A2) がソ フ ト ウ ェ ア モー ド の制御に使わ
れます。 残 り のア ド レ ス ラ イ ンは 「 ド ン ト ケア」 です。
9. 6 つの連続ア ド レ ス位置は指定 さ れた順番でなければな り ません。 WE は、 不揮発性サイ クルを可能にする ため、 全 6 サイ クルの期間中は HIGH でなければな り ません。
文書番号 : 001-95854 Rev. **
ページ 5/21
CY14V101LA
CY14V101NA
表 1. モー ド 選択 ( 続き )
CE
WE
OE
BHE、 BLE[7]
A15 ～ A0[8]
モー ド
I/O
電源
L
H
L
X
0x4E38
0xB1C7
0x83E0
0x7C1F
0x703F
0x4B46
SRAM 読み出 し
SRAM 読み出 し
SRAM 読み出 し
SRAM 読み出 し
SRAM 読み出 し
AutoStore イ ネーブル
出力デー タ
出力デー タ
出力デー タ
出力デー タ
出力デー タ
出力デー タ
ア ク テ ィ ブ [10]
L
H
L
X
0x4E38
0xB1C7
0x83E0
0x7C1F
0x703F
0x8FC0
SRAM 読み出 し
SRAM 読み出 し
SRAM 読み出 し
SRAM 読み出 し
SRAM 読み出 し
不揮発性 STORE
出力デー タ
出力デー タ
出力デー タ
出力デー タ
出力デー タ
出力 High Z
ア ク テ ィ ブ ICC2[10]
L
H
L
X
0x4E38
0xB1C7
0x83E0
0x7C1F
0x703F
0x4C63
SRAM 読み出 し
SRAM 読み出 し
SRAM 読み出 し
SRAM 読み出 し
SRAM 読み出 し
不揮発性 RECALL
出力デー タ
出力デー タ
出力デー タ
出力デー タ
出力デー タ
出力 High Z
ア ク テ ィ ブ [10]
AutoStore の防止
AutoStore 機能は AutoStore デ ィ スエーブル シーケ ン ス を開始
する こ と で無効に さ れます。 読み出 し 処理のシーケ ン スは、 ソ
フ ト ウ ェ ア STORE の 開 始 と 同 様 の 方 法 で 実 行 さ れ ま す。
AutoStore デ ィ ス エーブル シーケ ン ス を開始する ために、CE に
制御 さ れた読み出 し 処理を以下の順番で実行 し て く だ さ い。
1. ア ド レ ス 0x4E38 の読み出 し - 有効 READ
2. ア ド レ ス 0xB1C7 の読み出 し - 有効 READ
3. ア ド レ ス 0x83E0 の読み出 し - 有効 READ
4. ア ド レ ス 0x7C1F の読み出 し - 有効 READ
5. ア ド レ ス 0x703F の読み出 し - 有効 READ
6. 読み出 し ア ド レ ス 0x8B45、 AutoStore を無効
AutoStore 機能は AutoStore 有効シーケ ン スの起動によ っ て再
度有効化 さ れます。 読み込み処理のシーケ ン スは、 ソ フ ト ウ ェ
ア RECALL の開始 と 同様の方法で実行 さ れます。 AutoStore イ
ネーブル シーケ ン ス を開始する ために、 CE に制御 さ れた読み
出 し 処理を以下の順番で実行 し て く だ さ い。
1. ア ド レ ス 0x4E38 の読み出 し - 有効 READ
2. ア ド レ ス 0xB1C7 の読み出 し - 有効 READ
3. ア ド レ ス 0x83E0 の読み出 し - 有効 READ
4. ア ド レ ス 0x7C1F の読み出 し - 有効 READ
5. ア ド レ ス 0x703F の読み出 し - 有効 READ
6. 読み出 し ア ド レ ス 0x4B46、 AutoStore を有効
AutoStore 機能が無効ま たは再度有効に さ れた場合、 手作業に
よ る STORE 処理 ( ハー ド ウ ェ ア またはソ フ ト ウ ェ ア ) を発行
し て、 その後の電源切断サイ ク ルの間、 AutoStore 状態を保存
する必要があ り ます。 工場出荷時 AutoStore は有効にな っ てお
り 、 すべてのセルに 0x00 と 書き込まれています。
デー タ 保護
CY14V101LA/CY14V101NA は、 外部から実行 さ れた STORE
および書き込み処理をすべて禁止する こ と によ り 、 低電圧状態
の間での破損から デー タ を保護 し ます。 低電圧状態は、 VCC <
VSWITCH の場合に検知 さ れます。 電源投入時に
CY14V101LA/CY14V101NA が書き込みモー ド にある (CE と
WE の両方が LOW) 場合、RECALL または STORE の後、tLZHSB
(HSB から出力有効ま での時間 ) が経過する と SRAM が有効に
な る ま で書き込みは禁止 さ れます。 VCCQ < VIODIS、 I/O が無効
の場合 (STORE が実行 さ れません )。 これは VCCQ 電源の電圧
低下状態の間に不注意によ る書き込みを保護 し ます。
注:
10. 6 つの連続ア ド レ ス位置は指定 さ れた順番で なければな り ません。 WE は、 不揮発性サイ ク ルを可能にする ため、 全 6 サイ クルの期間中は HIGH でなければな り ませ
ん。
文書番号 : 001-95854 Rev. **
ページ 6/21
CY14V101LA
CY14V101NA
最大定格
任意のピ ンから グ ラ ン ド 電位への
過渡電圧 (20ns 以下 ) .......................... –2.0V ～ VCCQ+2.0V
最大定格を超え る と デバイ スの寿命が短 く な る可能性があ り ま
す。 これ らのユーザー ガ イ ド ラ イ ンは試験 さ れていません。
パ ッ ケージ許容電力損失
(TA = 25°C) ................................................................... 1.0W
保存温度 .................................................... –65°C ～ +150°C
表面実装のハン ダ付け温度 (3 秒 ) ............................ +260°C
最大累積保存時間 :
DC 出力電流 ( 一度に 1 出力、 1 秒間 ) ....................... 15mA
周囲温度 150°C ......................................... 1000 時間
周囲温度 85°C .................................................. 20 年
静電放電時の電圧
(MIL-STD-883、 メ ソ ッ ド 3015 によ る ) ................. >2001V
最大接合部温度 ........................................................... 150°C
ラ ッ チア ッ プ電流 .................................................... >140mA
VSS を基準 と し た VCC の電源電圧 ................. –0.5V ～ 4.1V
動作範囲内
VSS を基準 と し た VCCQ の電源電圧 ............ –0.5V ～ 2.45V
High-Z 状態の
出力に印加 さ れる電圧.......................... -0.5V ～ VCCQ+ 0.5V
範囲
産業用
VCC
周囲温度
–40°C ～ +85°C
VCCQ
3.0V ～ 3.6V 1.65V ～ 1.95V
入力電圧 ............................................... –0.5V ～ VCCQ+0.5V
DC 電気的特性
動作範囲内において
パラ メ ー タ ー
VCC
電源電圧
VCCQ
ICC1
ICCQ1
ICC2
ICC3
ICCQ3
説明
平均 VCC 電流
平均 VCCQ 電流
STORE 中の平均 VCC 電流
tRC= 200ns 時の平均 VCC 電流、
VCC(Typ)、 25°C
Min
Typ[11]
Max
3.0
3.3
3.6
単位
V
1.65
1.8
1.95
V
–
–
70
mA
–
–
52
mA
–
–
25
mA
–
–
15
mA
すべての入力は 「 ド ン ト ケア」、 VCC = Max
tSTORE 期間の平均電流
–
–
10
mA
すべての入力は CMOS レ ベルで動作。
出力負荷な し で得ら れた値 (IOUT = 0mA)
–
35
–
mA
–
5
–
mA
–
–
8
mA
–
–
8
mA
テ ス ト 条件
tRC = 25ns
tRC = 45ns
出力負荷な し で得ら れた値
(IOUT = 0mA)
tRC= 200ns 時の平均 VCCQ 電流、
VCCQ(Typ)、 25°C
ICC4
AutoStore サイ クル中の平均
VCAP 電流
ISB
VCC ス タ ンバイ電流
すべての入力は 「 ド ン ト ケア」。
tSTORE 期間の平均電流
CE >(VCCQ – 0.2V)
VIN < 0.2V または > (VCCQ – 0.2V)。 不揮発
性のサイ ク ルが完了 し た後のス タ ンバイ電
流レ ベル。 入力はス タ テ ィ ッ ク。 f = 0MHz
IIX[12]
入力 リ ー ク 電流
(HSB 以外 )
VCCQ = Max、 VSS < VIN < VCCQ
–1
–
+1
µA
入力 リ ー ク 電流 (HSB 用 )
VCCQ = Max、 VSS < VIN < VCCQ
–100
–
+1
µA
注:
11. 標準値は 25°C、 VCC = VCC(Typ)、 および VCC Q = VCCQ(Typ) での も のです。 100% のテ ス ト は行われていません。
12. VOH が 1.07V の時、 ア ク テ ィ ブ HIGH と LOW 両方の ド ラ イバーが無効にな る と 、 HSB ピ ンの IOUT が –4µA と な り ます。 それ ら の ド ラ イバが有効にな っ てい る
時、 標準の VOH と VOL が有効にな り ます。 こ のパ ラ メ ー タ ーは特性付け さ れていますが、 テ ス ト さ れていません。
文書番号 : 001-95854 Rev. **
ページ 7/21
CY14V101LA
CY14V101NA
DC 電気的特性 ( 続き )
動作範囲内において
パラ メ ー タ ー
説明
IOZ
オ フ 状態の出力 リ ー ク 電流
テ ス ト 条件
VCCQ = Max、 VSS < VOUT < VCCQ、
Min
Typ[11]
Max
–1
–
+1
0.7 ×
VCCQ
–
VCCQ +
0.3
V
– 0.3
–
0.3 ×
VCCQ
V
VCCQ –
0.45
–
–
V
単位
µA
CE または OE > VIH または BHE/BLE > VIH
VIH
入力 HIGH 電圧
または WE < VIL
–
VIL
入力 LOW 電圧
–
VOH
出力 HIGH 電圧
IOUT = –1mA
VOL
出力 LOW 電圧
IOUT = 2mA
VCAP[13]
ス ト レージ コ ンデンサ
VCAP ピ ン と VSS 間
VVCAP[14、 15] デバイ スで VCAP ピ ン上に駆動 さ VCC=Max
れた最大電圧
–
–
0.45
V
61
68
180
µF
–
–
VCC
V
デー タ 保持期間およびア ク セス可能回数
Min
単位
20
1,000
年
K
Max
単位
7
pF
入力容量 (BHE、 BLE、 HSB)
8
pF
出力容量 (HSB を除 く )
7
pF
出力容量 (HSB)
8
pF
パラ メ ー タ ー
DATAR
デー タ 保持期間
NVC
不揮発性 STORE 処理回数
説明
静電容量
説明
パラ メ ー タ ー [14]
CIN
入力容量 (BHE、 BLE、 HSB を
除く )
COUT
テ ス ト 条件
TA = 25 °C、 f = 1MHz、 VCC = VCC(Typ)、 VCCQ = VCCQ(Typ)
熱抵抗
パラ メ ー タ ー [14]
JA
JC
説明
熱抵抗
( 接合部から 周囲 )
熱抵抗
( 接合部か ら ケース )
テ ス ト 条件
テ ス ト 条件は、 EIA/JESD51 によ る、 熱イ ン ピーダ ン ス を
測定する ための標準的な テ ス ト 方法 と 手順に従 う
48 ボール
FBGA
単位
48.19
°C/W
6.5
°C/W
注:
13. VCAP 最小値は、 AutoStore 処理を完了するのに十分な電荷があ る こ と を保証する ものです。 VCAP 最大値は、 即時の電源切断が発生 し て も AutoStore 処理が正常に
完了する よ う に電源投入 RECALL サイ クルの間に VCAP のコ ンデンサが必要な最小電圧ま で充電 さ れる こ と を保証する ものです。 し たがっ て、 指定 し た最小値 と 最
大値の範囲内で コ ンデンサを使用する こ と を常にお奨め し ます。 VCAP オプ シ ョ ンの詳細については、 ア プ リ ケーシ ョ ン ノ ー ト AN43593 を参照 し て く だ さ い。
14. VCAP ピ ン (VVCAP) の最大電圧は、 VCAP コ ンデンサを選択する際に指針 と し て提供 さ れています。 動作温度範囲内においての VCAP コ ンデンサの定格電圧は、
VVCAP 電圧よ り 高 く なければな り ません。
15. これらのパラ メ ー タ ーは設計保証 さ れますが、 テ ス ト さ れていません。
文書番号 : 001-95854 Rev. **
ページ 8/21
CY14V101LA
CY14V101NA
AC テ ス ト 負荷
図 3. AC テ ス ト 負荷
450
1.8V
450
1.8V
R1
ト ラ イ ス テー ト 仕様の
場合
R1
出力
出力
30pF
R2
450
5pF
R2
450
AC テ ス ト 条件
入力パルス レ ベル................................................ 0V ～ 1.8V
入力の立ち上が り ／立ち下が り 時間 (10% ～ 90%)... <1.8ns
入力 と 出力の タ イ ミ ング参照レ ベル .............................. 0.9V
文書番号 : 001-95854 Rev. **
ページ 9/21
CY14V101LA
CY14V101NA
AC ス イ ッ チ ング特性
動作範囲内において
パラ メ ー タ ー [16]
説明
サイ プ レ ス
代替の
パラ メ ー タ ー パラ メ ー タ ー
SRAM 読み出 し サイ クル
tACE
tACS
チ ッ プ イ ネーブル ア ク セス時間
tRC
読み出 し サイ クル時間
tRC[17]
tAA
ア ド レ ス ア ク セス時間
tAA[18]
tDOE
tOHA[18]
tLZCE[19、 20]
tHZCE[19、 20]
tLZOE[19、 20]
tHZOE[19、 20]
tPU[19]
tPD[19]
tDBE[19]
tLZBE[19]
tHZBE[19]
HZWE
45ns
Min
Max
Min
Max
単位
–
25
25
–
–
45
45
–
ns
ns
–
25
–
45
ns
12
–
20
ns
tOE
出力イ ネーブルか ら デー タ 有効ま での時間
–
tOH
ア ド レ ス変更後の出力ホール ド 時間
3
–
3
–
ns
tLZ
チ ッ プ イ ネーブルか ら出力ア ク テ ィ ブ ま での時間
3
–
3
–
ns
tHZ
チ ッ プ デ ィ ス エーブルから出力非ア ク テ ィ ブ ま での時間
–
10
–
15
ns
tOLZ
出力イ ネーブルか ら出力ア ク テ ィ ブ ま での時間
0
–
0
–
ns
tOHZ
出力デ ィ スエーブルから出力非ア ク テ ィ ブ ま での時間
–
10
–
15
ns
tPA
チ ッ プ イ ネーブルか ら電源ア ク テ ィ ブ ま での時間
0
–
0
–
ns
tPS
–
–
–
SRAM 書き込みサイ クル
tWC
tWC
tPWE
tWP
tSCE
tCW
tDW
tSD
tDH
tHD
tAW
tAW
tSA
tAS
tWR
tHA
[19、 20、 21] tWZ
t
tLZWE[19、 20]
tBW
25ns
tOW
–
チ ッ プ デ ィ ス エーブルから電源ス タ ンバイ ま での時間
–
25
–
45
ns
バイ ト イ ネーブルか ら デー タ 有効ま での時間
バイ ト イ ネーブルか ら出力ア ク テ ィ ブ ま での時間
バイ ト デ ィ ス エーブルから出力非ア ク テ ィ ブ ま での時間
–
0
–
12
–
10
–
0
–
20
–
15
ns
ns
ns
書き込みサイ クル時間
書き込みパルス幅
チ ッ プ イ ネーブルか ら書き込み終了ま での時間
デー タ セ ッ ト ア ッ プから書き込み終了ま での時間
書き込み終了後のデー タ ホール ド 時間
ア ド レ ス セ ッ ト ア ッ プから書き込み終了ま での時間
ア ド レ ス セ ッ ト ア ッ プから書き込み開始ま での時間
書き込み終了後のア ド レ ス ホール ド 時間
書き込みイ ネーブルから出力デ ィ スエーブルま での時間
25
20
20
10
0
20
0
0
–
–
–
–
–
–
–
–
–
10
45
30
30
15
0
30
0
0
–
–
–
–
–
–
–
–
–
15
ns
ns
ns
ns
ns
ns
ns
ns
ns
書き込み終了後の出力ア ク テ ィ ブ時間
3
–
3
–
ns
バイ ト イ ネーブルか ら書き込み終了ま での時間
20
–
30
–
ns
ス イ ッ チ ング波形
図 4. SRAM 読み出 し サイ クル #1 ( ア ド レ ス制御 ) [17、 18、 22]
tRC
Address
Address Valid
tAA
Data Output
Previous Data Valid
Output Data Valid
tOHA
注:
16. テ ス ト 条件は、 信号遷移時間が 1.8ns 以下で、 タ イ ミ ン グの基準レ ベルが VCCQ/2 で、 入力パルス レ ベルが 0 ～ VCC Q(typ) で、 指定 さ れた IOL/IOH を与え る出力
負荷 と 負荷容量が 9 ページの図 3 に示す通 り であ る こ と を前提 と し ます。
17. WE は SRAM 読み出 し サイ ク ル中に HIGH で なければな り ません。
18. デバイ スは、 CE、 OE お よび BHE/BLE が LOW で連続 し て選択 さ れます。
19. こ れ ら のパラ メ ー タ ーは設計保証 さ れますが、 テ ス ト さ れていません。
20. 定常状態の出力電圧か ら ±200mV で測定 さ れます。
21. CE が LOW の時に WE が LOW であれば、 出力は高イ ン ピーダ ン スのま ま です。
22. HSB は読み出 し と 書き込みサイ ク ル中は HIGH でなければな り ません。
文書番号 : 001-95854 Rev. **
ページ 10/21
CY14V101LA
CY14V101NA
ス イ ッ チ ン グ波形 ( 続き )
図 5. SRAM 読み出 し サイ ク ル 2 (CE および OE 制御 ) [23、 24、 25]
Address
Address Valid
tRC
tHZCE
tACE
CE
tAA
tLZCE
tHZOE
tDOE
OE
tHZBE
tLZOE
tDBE
BHE, BLE
tLZBE
Data Output
High Impedance
Output Data Valid
tPU
ICC
tPD
Active
Standby
図 6. SRAM 書き込みサイ クル 1 (WE 制御 ) [23、 25、 26、 27]
tWC
Address
Address Valid
tSCE
tHA
CE
tBW
BHE, BLE
tAW
tPWE
WE
tSA
tSD
Data Input
Input Data Valid
tHZWE
Data Output
tHD
Previous Data
tLZWE
High Impedance
注:
23. BHE と BLE は ×16 構成でのみ使用で き ます。
24. WE は SRAM 読み出 し サイ ク ル中は HIGH で なければな り ません。
25. HSB は読み出 し と 書き込みサイ ク ル中は HIGH で なければな り ません。
26. CE が LOW の時に WE が LOW であれば、 出力は高イ ン ピーダ ン スのま ま です。
27. CE ま たは WE はア ド レ スの遷移中は VIH よ り 高 く なければな り ません。
文書番号 : 001-95854 Rev. **
ページ 11/21
CY14V101LA
CY14V101NA
ス イ ッ チ ング波形 ( 続き )
図 7. SRAM 書き込みサイ ク ル #2 (CE 制御 ) [28、 29、 30、 31]
tWC
Address Valid
Address
tSA
tSCE
tHA
CE
tBW
BHE, BLE
tPWE
WE
tHD
tSD
Input Data Valid
Data Input
High Impedance
Data Output
図 8. SRAM 書き込みサイ クル #3 (BHE と BLE 制御 ) [28、 29、 30、 31]
tWC
Address
Address Valid
tSCE
CE
tSA
tHA
tBW
BHE, BLE
tAW
tPWE
WE
tSD
Data Input
tHD
Input Data Valid
High Impedance
Data Output
注:
28. BHE と BLE は x16 構成でのみ使用で き ます。
29. HSB は読み出 し と 書き込みサイ ク ル中は HIGH でなければな り ません。
30. CE が LOW の時に WE が LOW であれば、 出力は高イ ン ピーダ ン スのま ま です。
31. CE ま たは WE はア ド レ スの遷移中は VIH よ り 高 く なければな り ません。
文書番号 : 001-95854 Rev. **
ページ 12/21
CY14V101LA
CY14V101NA
AutoStore ／電源投入 RECALL
動作範囲内において
パラ メ ー タ ー
tHRECALL
tSTORE
[32]
[33]
CY14V101LA/CY14V101NA
Min
最大値
–
20
説明
電源投入 RECALL 期間
–
STORE サイ ク ル期間
ms
8
ms
–
25
ns
–
–
150
2.90
1.50
–
V
V
µs
HSB VCC での出力デ ィ ス エーブル電圧
–
1.9
V
HSB か ら出力ア ク テ ィ ブ ま での時間
–
5
µs
HSB ア ク テ ィ ブ HIGH 時間
–
500
ns
tDELAY[34]
SRAM 書き込みサイ クルを完了する時間
VSWITCH
VIODIS[35]
tVCCRISE[36]
VCC の低電圧 ト リ ガー レ ベル
VCCQ での I/O デ ィ スエーブル電圧
VCC 立ち上が り 時間
VHDIS[36]
tLZHSB[36]
tHHHD[36]
単位
ス イ ッ チ ング波形
図 9. AutoStore または電源投入 RECALL[37]
VCC
VSWITCH
VHDIS
VCCQ
VIODIS
33
t VCCRISE
Note
tHHHD
33
tSTORE
Note
t HHHD
Note
38
HSB OUT
VCCQ
tSTORE
38
Note
tDELAY
tLZHSB
AutoStore
t LZHSB
tDELAY
POWERUP
RECALL
tHRECALL
tHRECALL
Read & Write
Inhibited
(RWI)
POWER-UP
RECALL
Read & Write
VCC
BROWN
OUT
AutoStore
Read POWER
POWER-UP Read
&
DOWN
&
RECALL
Write V
Write AutoStore
CCQ
BROWN
OUT
I/O Disable
注:
32. tHRECALL は、 VCC が VSWITCH を超えた時か ら 始ま り ます。
33. SRAM の書き込みが、 最後の不揮発性サイ ク ル以降に実施 さ れていない場合、 AutoStore ま たはハー ド ウ ェ ア STORE は実行 さ れません。
34. ハー ド ウ ェ ア STORE と AutoStore の開始時に、 SRAM の書き込み処理は、 tDELAY 時間に応 じ て有効に さ れ続けています。
35. HSB は VIODIS 電圧以下で定義 さ れません。
36. こ れ ら のパ ラ メ ー タ ーは設計保証 さ れますが、 テ ス ト さ れていません。
37. 読み出 し と 書き込みサイ ク ルは、 STORE、 RECALL、 および VCC が VSWITCH 未満の時には無視 さ れます。
38. 電源投入お よび電源切断中に、 HSB ピ ンが外部抵抗を介 し て プルア ッ プ さ れている場合、 HSB ピ ン にグ リ ッ チが発生 し ます。
文書番号 : 001-95854 Rev. **
ページ 13/21
CY14V101LA
CY14V101NA
ソ フ ト ウ ェ ア制御の STORE ／ RECALL サイ クル
動作範囲内において
パラ メ ー タ ー [39、 40]
25ns
説明
tRC
tSA
tCW
tHA
tRECALL
Min
25
0
20
0
–
STORE ／ RECALL 開始のサイ クル期間
ア ド レ ス セ ッ ト ア ッ プ時間
ク ロ ッ ク パルス幅
ア ド レ ス ホール ド 時間
RECALL 期間
Max
–
–
–
–
200
Min
45
0
30
0
–
45ns
最大値
–
–
–
–
200
単位
ns
ns
ns
ns
µs
ス イ ッ チ ング波形
図 10. CE と OE 制御によ る ソ フ ト ウ ェ ア STORE ／ RECALL サイ クル [40]
Address
tRC
tRC
Address #1
Address #6
tSA
tCW
tCW
CE
tHA
tSA
tHA
tHA
tHA
OE
tSS
tHZCE
tLZCE
41
Note
t DELAY
DQ (DATA)
図 11. Autostore イ ネーブル／デ ィ ス エーブル サイ クル
tRC
Address
tRC
Address #1
tSA
CE
Address #6
tCW
tCW
tHA
tSA
tHA
tHA
tHA
OE
tHHHD
HSB (STORE only)
DQ (DATA)
tLZCE
tHZCE
t DELAY
41
Note
tLZHSB
High Impedance
tSTORE/tRECALL
RWI
注:
39. ソ フ ト ウ ェ アのシーケ ン スは、 CE ま たは OE に制御 さ れた読み出 し を伴い ク ロ ッ ク 供給 さ れます。
40. 6 連続ア ド レ スは 5 ページの表 1 の リ ス ト 順に読み込まれなければな り ません。 WE は、 全 6 連続サイ ク ル中は HIGH で なければな り ません。
41. 出力が tDELAY 時間で無効 と な る ため、 6 番目に読み込まれた DQ 出力デー タ は無効 と な る可能性があ り ます。
文書番号 : 001-95854 Rev. **
ページ 14/21
CY14V101LA
CY14V101NA
ハー ド ウ ェ ア STORE サイ クル
動作範囲内において
パラ メ ー タ ー
CY14V101LA/CY14V101NA
説明
Min
Max
単位
tDHSB
書き込み ラ ッ チがセ ッ ト さ れていない場合に、 HSB から 出力がア ク テ ィ
ブにな る ま での時間
–
25
ns
tPHSB
ハー ド ウ ェ ア STORE パルス幅
15
–
ns
ソ フ ト シーケ ン ス処理時間
–
100
s
tSS
[42、 43]
ス イ ッ チ ン グ波形
図 12. ハー ド ウ ェ ア STORE サイ クル [44]
Write Latch set
~
~
tPHSB
HSB (IN)
tSTORE
tHHHD
~
~
~
~
tDELAY
HSB (OUT)
SO
tLZHSB
RWI
Write Latch not set
~
~
tPHSB
HSB (IN)
HSB (OUT)
tDHSB
tDHSB
~
~
tDELAY
HSB pin is driven high to VCCQ only by Internal
100 K: resistor, HSB driver is disabled
SRAM is disabled as long as HSB (IN) is driven LOW.
RWI
図 13. ソ フ ト シーケ ン ス処理時間 [42、 43]
Soft Sequence
Command
Address
Address #1
tSA
Address #6
tCW
tSS
Soft Sequence
Command
Address #1
tSS
Address #6
tCW
CE
VCC
注:
42. こ れは ソ フ ト シーケン ス コ マ ン ド を処理するのに必要な時間です。 効果的に コ マ ン ド を登録するには、 VCC と VCCQ 電圧は HIGH でなければな り ません。
43. STORE や RECALL な どの コ マ ン ド はその処理が完了する ま で I/O を ロ ッ ク アウ ト し ます。 こ れによ り こ の時間は更に増え ます。 詳 し く は個々の コ マ ン ド を参照 し て く だ さ
い。
44. SRAM の書き込みが、 最後の不揮発性サイ ク ル以降に実施 さ れていない場合、 AutoStore またはハー ド ウ ェ ア STORE は実行 さ れません。
文書番号 : 001-95854 Rev. **
ページ 15/21
CY14V101LA
CY14V101NA
SRAM 真理値表
HSB は SRAM 動作では HIGH のま ま である必要があ り ます。
表 2. ×8 構成の SRAM 真理値表
入力／出力 [45]
CE
WE
OE
H
X
X
High Z
L
H
L
デー タ 出力 (DQ0–DQ7)
L
H
H
High Z
L
L
X
デー タ 入力 (DQ0–DQ7)
モー ド
電源
選択解除サイ ク ル、 電源切断
ス タ ンバイ
読み出 し
アクテ ィ ブ
出力デ ィ スエーブル
アクテ ィ ブ
書き込み
アクテ ィ ブ
表 3. x16 構成の SRAM 真理値表
CE
WE
OE
BHE[46]
BLE[46]
モー ド
電源
H
X
X
X
X
High Z
選択解除サイ クル、 電源切断
ス タ ンバイ
L
X
X
H
H
High Z
出力デ ィ ス エーブル
アクテ ィ ブ
入力／出力 [45]
L
H
L
L
L
デー タ 出力 (DQ0 ～ DQ15)
読み出 し
アクテ ィ ブ
L
H
L
H
L
デー タ 出力 (DQ0 ～ DQ7)、
DQ8 ～ DQ15 は High Z
読み出 し
アクテ ィ ブ
L
H
L
L
H
デー タ 出力 (DQ8 ～ DQ15)、
DQ0 ～ DQ7 は High Z
読み出 し
アクテ ィ ブ
L
H
H
L
L
High Z
出力デ ィ ス エーブル
アクテ ィ ブ
L
H
H
H
L
High Z
出力デ ィ ス エーブル
アクテ ィ ブ
L
H
H
L
H
High Z
出力デ ィ ス エーブル
アクテ ィ ブ
L
L
X
L
L
デー タ 入力 (DQ0 ～ DQ15)
書き込み
アクテ ィ ブ
L
L
X
H
L
デー タ 入力 (DQ0 ～ DQ7)、
DQ8 ～ DQ15 は High Z
書き込み
アクテ ィ ブ
L
L
X
L
H
デー タ 入力 (DQ8 ～ DQ15)、
DQ0 ～ DQ7 は High Z
書き込み
アクテ ィ ブ
注:
45. ×8 構成ではデー タ DQ0 ～ DQ7、 ×16 構成ではデー タ DQ0 ～ DQ15。
46. BHE と BLE は ×16 構成でのみ使用で き ます。
文書番号 : 001-95854 Rev. **
ページ 16/21
CY14V101LA
CY14V101NA
注文情報
速度
(ns)
25
注文 コ ー ド
CY14V101LA-BA25XIT
パ ッ ケージ図
51-85128
パ ッ ケージ タ イ プ
48 ボール FBGA
動作範囲
産業用
CY14V101LA-BA25XI
CY14V101NA-BA25XIT
CY14V101NA-BA25XI
45
CY14V101LA-BA45XIT
CY14V101LA-BA45XI
CY14V101NA-BA45XIT
CY14V101NA-BA45XI
すべての部品は鉛 フ リ ーです。 上記の表には最終的な情報が含まれています。 在庫状況については、 最寄 り のサイ プ レ スの販売代理店にお問い合わせ く だ さ い。
注文 コ ー ド の定義
CY 14 V 101 L A - BA 25 X I T
オプ シ ョ ン :
T- テープおよび リ ール
ブ ラ ン ク - 標準
温度 ：
I - 産業用 (-40°C ～ 85°C)
速度 :
25 - 25ns
鉛フ リ ー
45 - 45ns
ダ イ改訂 ：
ブ ラ ン ク - 改訂な し
A - 第 1 改訂
パ ッ ケージ：
BA - 48 ボール FBGA
デー タ バス：
L - ×8
N - ×16
容量：
電圧 :
V - 3.3V VCC、1.8V VCCQ
101 - 1Mb
14 - nvSRAM
サイ プ レ ス
文書番号 : 001-95854 Rev. **
ページ 17/21
CY14V101LA
CY14V101NA
パ ッ ケージ図
図 14. 48 ボール FBGA (6 × 10 × 1.2mm) BA48B パ ッ ケージ図、 51-85128
51-85128 *G
文書番号 : 001-95854 Rev. **
ページ 18/21
CY14V101LA
CY14V101NA
略語
本書の表記法
略語
説明
測定単位
BHE
Byte High Enable ( バイ ト HIGH イ ネーブル )
BLE
Byte Low Enable ( バイ ト LOW イ ネーブル )
°C
摂氏温度
CE
CMOS
Chip Enable ( チ ッ プ イ ネーブル )
Complementary Metal Oxide Semiconductor
( 相補型金属酸化膜半導体 )
kΩ
キロオーム
μA
マ イ ク ロ ア ンペア
mA
ミ リ ア ンペア
mm
ミ リ メートル
μF
マイ クロフ ァ ラ ッ ド
MHz
メ ガヘルツ
μs
マ イ ク ロ秒
EIA
FBGA
HSB
Electronic Industries Alliance ( 米国電子工業会 )
Fine-Pitch Ball Grid Array
( 微細ピ ッ チ ボール グ リ ッ ド ア レ イ )
Hardware STORE Busy
( ハー ド ウ ェ ア ス ト ア ビ ジー )
記号
測定単位
I/O
Input/Output ( 入力／出力 )
ms
ミ リ秒
nvSRAM
non-volatile Static Random Access Memory ( 不揮
発性ス タ テ ィ ッ ク ラ ン ダム ア ク セス メ モ リ )
ns
ナノ秒
Ω
Output Enable ( 出力イ ネーブル )
オーム
%
Static Random Access Memory ( ス タ テ ィ ッ ク ラ
ン ダム ア ク セス メ モ リ )
Restriction of Hazardous Substances
( 特定有害物質使用制限指令 )
Read and Write Inhibited
( 読み出 し および書き込み禁止 )
パーセ ン ト
pF
ピコフ ァ ラ ッ ド
V
ボル ト
W
ワッ ト
OE
SRAM
RoHS
RWI
WE
Write Enable ( 書き込みイ ネーブル )
文書番号 : 001-95854 Rev. **
ページ 19/21
CY14V101LA
CY14V101NA
改訂履歴
文書名 : CY14V101LA ／ CY14V101NA、 1M ビ ッ ト (128K×8/64K×16) nvSRAM
文書番号 : 001-95854
版
ECN 番号
変更者
発行日
変更内容
**
4722787
HZEN
05/14/2015
こ れは英語版 001-53953 Rev. *K を翻訳 し た日本語版 001-95854 Rev. ** です。
文書番号 : 001-95854 Rev. **
ページ 20/21
CY14V101LA
CY14V101NA
セールス、 ソ リ ュ ーシ ョ ンおよび法律情報
ワール ド ワ イ ド な販売 と 設計サポー ト
サイ プ レ スは、 事業所、 ソ リ ュ ーシ ョ ン セ ン タ ー、 メ ー カ ー代理店および販売代理店の世界的なネ ッ ト ワー ク を保持 し ています。
お客様の最寄 り のオ フ ィ スについては、 サイ プ レ スのロ ケーシ ョ ン ページ を ご覧 く だ さ い。
PSoC® ソ リ ュ ーシ ョ ン
製品
車載用
ク ロ ッ ク＆バ ッ フ ァ
イ ン タ ー フ ェ ース
照明＆電力制御
メモリ
PSoC
タ ッ チ セ ン シ ング
USB コ ン ト ロー ラ ー
ワ イヤレ ス／ RF
psoc.cypress.com/solutions
cypress.com/go/automotive
PSoC 1 | PSoC 3 | PSoC 4 | PSoC 5LP
cypress.com/go/clocks
cypress.com/go/interface
サイ プ レ ス開発者 コ ミ ュ ニ テ ィ
cypress.com/go/powerpsoc
cypress.com/go/plc
コ ミ ュ ニ テ ィ | フ ォ ー ラ ム | ブ ログ | ビデオ | ト レーニ ン グ
テ ク ニ カル サポー ト
cypress.com/go/memory
cypress.com/go/psoc
cypress.com/go/support
cypress.com/go/touch
cypress.com/go/USB
cypress.com/go/wireless
© Cypress Semiconductor Corporation, 2009-2015. 本文書に記載 さ れる情報は、 予告な く 変更 さ れる場合があ り ます。 Cypress Semiconductor Corporation ( サイ プ レ ス セ ミ コ ン ダ ク タ 社 ) は、 サ
イ プ レ ス製品に組み込まれた回路以外のいかな る回路を使用する こ と に対 し て一切の責任を負いません。 サイ プ レ ス セ ミ コ ン ダ ク タ 社は、 特許またはその他の権利に基づ く ラ イ セ ン ス を譲渡する
こ と も、 または含意する こ と も あ り ません。 サイ プ レ ス製品は、 サイ プ レ ス と の書面によ る合意に基づ く ものでない限 り 、 医療、 生命維持、 救命、 重要な管理、 または安全の用途のために使用す
る こ と を保証する ものではな く 、 また使用する こ と を意図 し た もので も あ り ません。 さ ら にサイ プ レ スは、 誤動作や故障によ っ て使用者に重大な傷害を も た ら す こ と が合理的に予想 さ れる生命維
持シ ス テムの重要な コ ンポーネ ン ト と し てサイ プ レ ス製品を使用する こ と を許可 し ていません。 生命維持シ ス テムの用途にサイ プ レ ス製品を供する こ と は、 製造者がそのよ う な使用におけるあ ら
ゆる リ ス ク を負 う こ と を意味 し 、 その結果サイ プ レ スはあ ら ゆる責任を免除 さ れる こ と を意味 し ます。
全ての ソ ース コ ー ド ( ソ フ ト ウ ェ アおよび／またはフ ァ ームウ ェ ア ) はサイ プ レ ス セ ミ コ ン ダ ク タ 社 ( 以下 「サイ プ レ ス」 ) が所有 し 、 全世界の特許権保護 ( 米国およびその他の国 )、 米国の著作
権法な ら びに国際協定の条項によ り 保護 さ れ、 かつそれら に従います。 サイ プ レ スが本書面によ り ラ イ セ ン シーに付与する ラ イ セ ン スは、 個人的、 非独占的かつ譲渡不能のラ イ セ ン スであ り 、 適
用 さ れる契約で指定 さ れたサイ プ レ スの集積回路 と 併用 さ れる ラ イ セ ン シーの製品のみをサポー ト する カ ス タ ム ソ フ ト ウ ェ アおよび／またはカ ス タ ム フ ァ ームウ ェ ア を作成する目的に限 っ て、サ
イ プ レ スのソ ース コ ー ド の派生著作物を コ ピー、 使用、 変更そ し て作成する ためのラ イ セ ン ス、 な ら びにサイ プ レ スの ソ ース コ ー ド および派生著作物を コ ンパイルする ためのラ イ セ ン スです。 上
記で指定 さ れた場合を除き、 サイ プ レ スの書面によ る明示的な許可な く し て本ソ ース コ ー ド を複製、 変更、 変換、 コ ンパイル、 または表示する こ と はすべて禁止 し ます。
免責条項 : サイ プ レ スは、 明示的または黙示的を問わず、 本資料に関するいかな る種類の保証 も行いません。 こ れには、 商品性または特定目的への適合性の黙示的な保証が含まれますが、 こ れに
限定 さ れません。 サイ プ レ スは、 本文書に記載 さ れる資料に対 し て今後予告な く 変更を加え る権利を留保 し ます。 サイ プ レ スは、 本文書に記載 さ れるいかな る製品または回路を適用または使用 し
た こ と によ っ て生ずるいかな る責任も負いません。 サイ プ レ スは、 誤動作や故障によ っ て使用者に重大な傷害を も た ら す こ と が合理的に予想 さ れる生命維持シ ス テムの重要な コ ンポーネ ン ト と し
てサイ プ レ ス製品を使用する こ と を許可 し ていません。 生命維持シ ス テムの用途にサイ プ レ ス製品を供する こ と は、 製造者がそのよ う な使用におけるあ ら ゆる リ ス ク を負 う こ と を意味 し 、 その結
果サイ プ レ スはあ ら ゆる責任を免除 さ れる こ と を意味 し ます。
ソ フ ト ウ ェ アの使用は、 適用 さ れるサイ プ レ ス ソ フ ト ウ ェ ア ラ イ セ ン ス契約によ っ て制限 さ れ、 かつ制約 さ れる場合があ り ます。
文書番号 : 001-95854 Rev. **
改訂日 2015 年 5 月 14 日
本書で言及するすべての製品名および会社名は、 それぞれの所有者の商標である場合があ り ます。
ページ 21/21