S6E1C3 Series 基于32位ARM® Cortex®-M0+ FM0+ Microcontroller S6E1C3 系列是针对低电耗和低成本应用而设计的高集成度 32 位嵌入式微控制器。本系列有搭载片上闪存和 SRAM 的 ARM 2 2 Cortex-M0+ 处理器，还包含了各种定时器、ADC 和各种通信接口（UART、CSIO (SPI)、 I C、I S、智能卡和 USB）等在内的外 设功能。“FM0+ 系列外设手册”中该数据手册记载的产品归类于 TYPE3-M0+ 产品。 特征 32 位 ARM Cortex-M0+ 内核 多功能串口（最多 6 通道） 处理器版本：r0p1 其中 3 个通道含有 64 字节深度的 FIFO （通道 4，6,7）；另外 三个通道不含有 FIFO （通道 0， 1， 3） 最高工作频率：40.8 MHz 嵌套向量中断控制器 (NVIC)：支持 1 通道 NMI（非屏蔽中 可从以下选择每路通道的运行模式。 UART 断）和可设定 4 个中断优先级的 24 通道的外设中断。 CSIO（CSIO 24 位系统定时器 (Sys Tick)：该系统定时器用于管理操作系统 任务 I 可选择奇偶校验的有/无。 内置专用波特率发生器 外部时钟可用作串行时钟 片上存储器 硬件流速控制；通过 CTS/RTS 握手信号自动控制传输（只限 通道 4） * S6E1C32B0A/S6E1C31B0A 和 S6E1C32C0A/S6E1C3 1C0A 不支持硬件流速控制 丰富的错误检测功能（奇偶校验错误、帧错误及溢出错误） 闪存 128 千字节 等待周期 保护代码的加密功能 最大 读周期：0 CSIO（又称 SPI） SRAM 全双工双缓冲器 本系列的片上 SRAM 具有一个独立的 SRAM。 内置专用波特率发生器 SRAM：16 千字节 4 千字节：在深度待机模式中可保存值 最大 溢出错误检测功能 串行芯片选择功能（仅 数据长度：5 USB 接口 ~ 16 位 I2 C USB 接口由从机和主机构成 USB 使用系统主 PLL，可通过倍频主时钟生成 USB 时钟。 USB 从机 USB2.0 全速率 6 个端点 端点 0 是控制传输 端点 1 和 2 可选择块传输、中断传输或同步传输 端点 3~5 可选择块传输或中断传输 端点 1~5 由双缓冲器构成 各端点容量如下： 端点 0、2 ~ 5：64 字节 端点 1：256 字节 支持标准模式 （最快 USB 2.0 全速/低速 支持块传输、中断传输和同步传输 自动检测 USB 从机的连接/断开 IN/OUT 令牌时自动处理握手数据包 支持最大 256 字节的数据包长 支持唤醒功能 支持 100kbps）/高速模式（最快 400kbps） 。 I S (MFS-I2S) 2 CSIO (最多两通道：ch.4、ch.6) 和 I S 时钟发生器 支持两种传输协议 2 • IS • MSB 对齐 仅主控模式 使用 最多支持 USB 主机 ch1 和 ch6） 2 支持 Document Number: 002-02768 Rev.*B 被许多客户称为 SPI） 全双工双缓冲器 与 Cortex-M3 位带操作兼容。 Cypress Semiconductor Corporation C UART 位带操作 • • • • • • • 2 I2C 从机 I2C 从机支持 I2C 的从机功能，并且支持 MCU 待机模式下唤 醒。 广义系统数据传输控制器 (DSTC) （64 通道） DSTC 可不经 CPU 高速传输数据。DSTC 采用的是广义系 统，且可通过已构建在存储器中的广义系统指定内容直接访问 储存器/外围设备，进行数据传输。 支持软件激活、硬件激活、以及链式激活功能。 • 198 Champion Court • San Jose, CA 95134-1709 • 408-943-2600 Revised March 4, 2016 S6E1C3 系列 A/D 转换器（最多 8 通道） 间隔定时器：最大间隔时间 64s（副时钟：32.768kHz） 12 位 A/D 转换器 外部中断控制单元 逐次比较型 转换时间：2.0μ[email protected] 最多 12 个外部中断输入引脚 可进行优先级转换（2 不可屏蔽中断 (NMI) 输入引脚：1 个 ~ 3.6V 个优先级） 扫描转换模式 内置存储转换数据的 优先级转换：4 段） FIFO （用于扫描转换：16 段；用于 监视定时器（2 通道） 达到超时值时，监视定时器生成中断或复位。 基本定时器（最多 8 通道） 本系列有两种不同的监视，硬件监视和软件监视。 可从以下选择每路通道的运行模式。 硬件监视定时器使用内置低速 CR 振荡器。因此，硬件监视定 时器在任何低功耗模式下都可以工作，RTC、停止、深度待机 RTC 和深度待机停止模式除外。 16 位 PWM 定时器 16 位 PPG 定时器 16/32 位重载定时器 16/32 位 PWC 定时器 通用 I/O 端口 本系列的引脚不用作外部总线或者外设功能时，可用作通用 I/O 口。所有端口都可设定为快速通用 I/O 口或慢速通用 I/O 口。 另外，搭载的端口重定位功能可设定哪一个 I/O 口配置外设功 能。 所有端口都为可在 1 个周期内访问的快速 GPIO CRC（循环冗余校验）加速器 CRC 加速器进行软件处理负荷高的 CRC 计算，以减轻数据接 收及存储完整性确认的处理负荷。 支持 CCITT CRC16 和 IEEE-802.3 CRC32。 CCITT CRC16 生成多项式：0x1021 CRC32 生成多项式：0x04C11DB7 IEEE-802.3 HDMI-CEC/遥控接收器（最多 2 通道） HDMI-CEC 发送器 可上拉控制各个引脚 头块通过判断无信号自动传输 可直接读出引脚电平 通过设置 具有端口重定位功能 最多 54 个高速通用 I/O 口@64 针封装 部分端口耐 5V。 相关引脚详情，参见“4. 引脚功能一览表” 以及“5. I/O 电路类 型” 。 双定时器（32/16 位逐减计数器） 双定时器由两个可编程的 32/16 位逐减计数器组成。可从以下 选择定时器每路通道的运行模式。 通过检测仲裁丧失生成状态中断 1 字节数据自动生成 START、EOM、AC 来输出 CEC 传输 发送 1 个块（1 字节数据和 EOM/ACK）时，生成传输状 态中断 HDMI-CEC 接收器 具有自动 ACK 回复功能 具有线误差检测功能 遥控接收器 4 字节接收缓冲 具有重复码检测功能 自由运行模式 智能卡接口（最多 1 通道） 周期模式（=重载模式） 符合 ISO7816-3 规格 单次触发模式 仅读卡器/仅 B 级卡 实时时钟 实时时钟记录从 00 年至 99 年间的年/月/日/小时/分钟/秒/星 期。 支持协议 发送器：8E2、8O2、8N2 接收器：8E1、8O1、8N2、8N1、9N1 反转模式 RTC 可在指定时间（年/月/日/小时/分钟/秒/星期）生成中断， TX/RX FIFO 集成（RX：16 字节，TX：16 字节） 具有在指定时间或指定时间间隔生成中断的定时器中断功能。 时钟和复位 可在修改时间之时保持计数。 时钟 可选择 5 种时钟源（2 种外部振荡、2 种内部 CR 振荡、主 PLL） 。 也可在指定年、月、日、小时或分钟生成中断。 可自动计数闰年。 计时计数器 计时计数器可把微控制器从低功耗模式中唤醒。可选择的时钟源 包括主时钟、副时钟、内部高速 CR 时钟或内部低速 CR 时钟。 Document Number: 002-02768 Rev.*B 主时钟： 副时钟： 内部高速 内部低速 CR 时钟： CR 时钟： 8MHz ~ 48MHz 32.768kHz 8MHz 100kHz Page 2 of 101 S6E1C3 系列 主 PLL 时钟 8MHz ~ 16MHz(输入) 75MHz ~ 150MHz(输出) 复位 INITX 引脚的复位请求 上电复位 软件复位 监视定时器复位 低压检测复位 时钟监视器复位 时钟监视功能 (CSV) 时钟监视功能根据内置 CR 振荡器生成的时钟来监视外部时钟 的异常。 检测出外部时钟故障（时钟停止）时，复位有效。 检测出外部频率异常时，中断或复位有效。 低压检测功能 (LVD) 本系列可在 2 个阶段监视 VCC 引脚的电压。VCC 引脚的电压 比设定的电压低时，低压检测功能生成中断或复位。 LVD1：监视 Vcc 和使用中断报告错误 LVD2：自动复位操作 休眠 定时器 RTC 停止 深度待机 RTC（可选是否保持 RAM 值） 深度待机停止（可选是否保持 RAM 值） 外设时钟门控 本系统可通过对无需使用的外设进行时钟门控来降低整个系统 的电流消耗。 调试 串行线调试端口 (SW-DP) 微型跟踪缓冲区 (MTB) 唯一 ID 已为设备设置 41 位的唯一识别码。 电源 支持大范围电压： VCC=1.65V~ 3.6V VCC= 3.0V ~ 3.6V（当使用 USB 时） 低功耗模式 本系列有 6 种低功耗模式。 Document Number: 002-02768 Rev.*B Page 3 of 101 S6E1C3 系列 目录 特征 .......................................................................................................................................................................................... 1 1. 产品阵容.............................................................................................................................................................................. 5 2. 封装 ..................................................................................................................................................................................... 6 3. 引脚配置图 .......................................................................................................................................................................... 7 4. 引脚功能一览表 ................................................................................................................................................................. 14 5. I/O 电路类型 ..................................................................................................................................................................... 26 6. 芯片处理注意事项 ............................................................................................................................................................. 31 6.1 产品设计注意事项 ........................................................................................................................................................ 31 6.2 封装焊接注意事项 ........................................................................................................................................................ 31 6.3 使用环境注意事项 ........................................................................................................................................................ 32 7. 芯片使用注意事项 ............................................................................................................................................................. 34 8. 框图 ................................................................................................................................................................................... 36 9. 存储器映射 ........................................................................................................................................................................ 37 10. 各 CPU 状态下的引脚状态 ................................................................................................................................................ 40 11. 电气特性............................................................................................................................................................................ 43 11.1 绝对最大额定值 ........................................................................................................................................................... 43 11.2 推荐工作条件 ............................................................................................................................................................... 44 11.3 DC 特性 ....................................................................................................................................................................... 45 11.3.1 额定电流 ....................................................................................................................................................................... 45 11.3.2 引脚特性 ....................................................................................................................................................................... 49 11.4 AC 特性 ...................................................................................................................................................................... 50 11.4.1 主时钟输入特性 ............................................................................................................................................................ 50 11.4.2 副时钟输入特性 ............................................................................................................................................................ 51 11.4.3 内置 CR 振荡特性 ....................................................................................................................................................... 52 11.4.4 主 PLL 的工作条件（主时钟用作 PLL 的输入时钟时） ............................................................................................. 53 11.4.5 主 PLL 的工作条件（内置高速 CR 时钟用作主 PLL 的输入时钟时） ...................................................................... 53 11.4.6 复位输入特性................................................................................................................................................................ 54 11.4.7 上电复位时序................................................................................................................................................................ 54 11.4.8 基本定时器输入时序 ..................................................................................................................................................... 55 11.4.9 CSIO/SPI/UART 时序 .................................................................................................................................................. 56 11.4.10 外部输入时序 ............................................................................................................................................................ 73 2 11.4.11 I C 时序/I2C 从机时序 ............................................................................................................................................. 74 2 11.4.12 I S 时序(多功能串口-I2S 时序) .............................................................................................................................. 75 11.4.13 智能卡接口特性 ........................................................................................................................................................ 77 11.4.14 SW-DP 时序............................................................................................................................................................. 78 11.5 12 位 A/D 转换器 ....................................................................................................................................................... 79 11.6 USB 特性 .................................................................................................................................................................... 82 11.7 低压检测特性 ............................................................................................................................................................... 86 11.7.1 低压检测复位................................................................................................................................................................ 86 11.7.2 低压检测中断................................................................................................................................................................ 87 11.8 闪存写入/擦除特性 ....................................................................................................................................................... 88 11.9 低功耗模式唤醒时间 .................................................................................................................................................... 89 11.9.1 唤醒因素：中断/唤醒 .................................................................................................................................................... 89 11.9.2 唤醒因素：复位 ............................................................................................................................................................ 91 12. 订购信息............................................................................................................................................................................ 93 13. 封装尺寸............................................................................................................................................................................ 94 文档历史 ............................................................................................................................................................................... 100 Sales, Solutions, and Legal Information........................................................................................................................... 101 Document Number: 002-02768 Rev.*B Page 4 of 101 S6E1C3 系列 1. 产品阵容 存储器容量 S6E1C31B0A/ S6E1C31C0A/ S6E1C31D0A 64 Kbytes 12 Kbytes 产品名称 片上闪存 片上 SRAM S6E1C32B0A/ S6E1C32C0A/ S6E1C32D0A 128 Kbytes 16 Kbytes 功能 S6E1C32B0A (WLCSP) 待定 产品名称 引脚数 CPU 频率 电源电压范围 USB2.0（从机/主机） DSTC 2 多功能串口(UART/CSIO/I C/I2S) S6E1C32B0A/ S6E1C32C0A/ S6E1C31B0A S6E1C32C0A 32 48 Cortex-M0+ 40.8 MHz 1.65 V to 3.6 V 1 unit 64 ch. 4 ch. (最大) 6 ch. (最大) 2 ch. (最大) Ch.0/1/3 不带 Ch.0/1/3 不带 Ch.0/3 不带 FIFO FIFO FIFO Ch. 6 带 FIFO Ch.4/6/7 带 FIFO I2S : 1 ch (最大) I2S : 无 Ch. 6 带 FIFO 基本定时器 （PWC/重载定时器/PWM/PPG） 1 unit 1 ch.(最大) Ch.1 HDMI-CEC/遥控接收器 无 实时时钟 计时计数器 CRC 加速器 监视定时器 I/O 口 12 位 A/D 转换器 CSV (时钟监视功能) LVD (低压检测) 高速 内置 CR 低速 调试功能 唯一 ID 2 ch (最大) Ch.0/1 1 ch (最大) 无 智能卡接口 外部中断 6 ch. (最大) Ch.0/1/3 不带 FIFO Ch.4/6/7 带 FIFO I2S : 2 ch (最大) Ch. 4/6 带 FIFO 8 ch. (最大) 双定时器 I2C 从机 S6E1C31D0A/ S6E1C32D0A 64 5 pins (最大), NMI × 1 20 pins (最大) 4 ch (1 unit) 1 unit 1 unit 有 1 ch. (SW) + 1 ch. (HW) 7 pins (最大), 9 pins (最大), NMI x 1 NMI x 1 24 pins (最大) 38 pins (最大) 6 ch. (1 unit) 8 ch. (1 unit) 有 2 ch. 8 MHz (Typ) 100 kHz (Typ) SW-DP 有 1 ch (最大) 12 pins (最大), NMI x 1 54 pins (最大) 8 ch. (1 unit) 注意事项： − 受封装引脚的限制，未配置各产品搭载的外设功能的全部信号。需要某种功能时，使用 I/O 口的端口重定位功能进行再配置。 有关内置 CR 的精确度，参见 “11.电气特性. 11.4 AC 特性 11.4.3 内置 CR 振荡特性”。 Document Number: 002-02768 Rev.*B Page 5 of 101 S6E1C3 系列 2. 封装 产品名称 封装 S6E1C32B0A (WLCSP) WLCSP (待定) LQFP: LQB032 (0.80 mm 间距) QFN: WNU032 (0.50 mm 间距) LQFP: LQA048-02 (0.50 mm 间距) QFN: WNY048 (0.50 mm 间距) LQFP: LQD064-02 (0.50 mm 间距) QFN: WNS064 (0.50 mm 间距) : 支持 - S6E1C32B0A/ S6E1C31B0A - S6E1C32C0A/ S6E1C31C0A S6E1C32D0A/ S6E1C31D0A - - - 注意事项： − 各封装的详情，参见“13. 封装尺寸”。 Document Number: 002-02768 Rev.*B Page 6 of 101 S6E1C3 系列 3. 引脚配置图 LQD064-02 （顶部视图） 注意事项： − 引脚名称（例如 XXX_1 和 XXX_2）中下划线 ("_") 后面的数字代表重定位端口号。有多个引脚可为同一路通道提供同一功能。 使用扩展端口功能寄存器 (EPFR) 选择引脚。 Document Number: 002-02768 Rev.*B Page 7 of 101 S6E1C3 系列 WNS064 （顶部视图） 注意事项： − 引脚名称（例如 XXX_1 和 XXX_2）中下划线 ("_") 后面的数字代表重定位端口号。有多个引脚可为同一路通道提供同一功能。 使用扩展端口功能寄存器 (EPFR) 选择引脚。 Document Number: 002-02768 Rev.*B Page 8 of 101 S6E1C3 系列 LQA048-02 （顶部视图） 注意事项： − 引脚名称（例如 XXX_1 和 XXX_2）中下划线 ("_") 后面的数字代表重定位端口号。有多个引脚可为同一路通道提供同一功能。 使用扩展端口功能寄存器 (EPFR) 选择引脚。 Document Number: 002-02768 Rev.*B Page 9 of 101 S6E1C3 系列 WNY048 （顶部视图） 注意事项： − 引脚名称（例如 XXX_1 和 XXX_2）中下划线 ("_") 后面的数字代表重定位端口号。有多个引脚可为同一路通道提供同一功能。 使用扩展端口功能寄存器 (EPFR) 选择引脚。 Document Number: 002-02768 Rev.*B Page 10 of 101 S6E1C3 系列 LQB032 （顶部视图） 注意事项： − 引脚名称（例如 XXX_1 和 XXX_2）中下划线 ("_") 后面的数字代表重定位端口号。有多个引脚可为同一路通道提供同一功能。 使用扩展端口功能寄存器 (EPFR) 选择引脚。 Document Number: 002-02768 Rev.*B Page 11 of 101 S6E1C3 系列 WNU032 （顶部视图） 注意事项： − 引脚名称（例如 XXX_1 和 XXX_2）中下划线 ("_") 后面的数字代表重定位端口号。有多个引脚可为同一路通道提供同一功能。 使用扩展端口功能寄存器 (EPFR) 选择引脚。 Document Number: 002-02768 Rev.*B Page 12 of 101 S6E1C3 系列 WLCSP 待定 注意事项： − 引脚名称（例如 XXX_1 和 XXX_2）中下划线 ("_") 后面的数字代表重定位端口号。有多个引脚可为同一路通道提供同一功能。 使用扩展端口功能寄存器 (EPFR) 选择引脚。 Document Number: 002-02768 Rev.*B Page 13 of 101 S6E1C3 系列 4. 引脚功能一览表 引脚号一览表 引脚名称（例如 XXX_1 和 XXX_2）中下划线 ("_") 后面的数字代表重定位端口号。有多个引脚可为同一路通道提供同一功能。使 用扩展端口功能寄存器 (EPFR) 选择引脚。 LQFP-64 QFN-64 引脚号 LQFP-48 LQFP-32 QFN-48 QFN-32 WLCSP (待定) 1 1 2 - 2 2 3 - 3 3 4 - 4 4 - - 5 5 - - 6 6 - - - - 5 - 7 7 - - - - 6 - Document Number: 002-02768 Rev.*B 引脚名称 P50 SIN3_1 INT00_0 P51 SOT3_1 INT01_0 P52 SCK3_1 INT02_0 P53 TIOA1_2 INT07_2 P30 SCS60_1 TIOB0_1 INT03_2 MI2SWS6_1 P31 SCK6_1 SI2CSCL6_1 INT04_2 MI2SCK6_1 P31 SCK6_1 SI2CSCL6_1 INT04_2 P32 SOT6_1 SI2CSDA6_1 TIOB2_1 INT05_2 MI2SDO6_1 P32 SOT6_1 SI2CSDA6_1 TIOB2_1 INT05_2 I/O 电路类 型 引脚状态 类型 D K D K D K D K D K H K H K H K H K Page 14 of 101 S6E1C3 系列 LQFP-64 QFN-64 引脚号 LQFP-48 LQFP-32 QFN-48 QFN-32 WLCSP (待定) 8 8 - - - - 7 - 9 - - - - 9 - - 10 - - - 11 - - - - 10 - - 12 - - - - 11 - - 13 - - - - 12 - - 14 - - - Document Number: 002-02768 Rev.*B 引脚名称 P33 ADTG_6 SIN6_1 INT04_0 MI2SDI6_1 P33 ADTG_6 SIN6_1 INT04_0 P34 SCS61_1 TIOB4_1 MI2SMCK6_1 P34 SCS61_1 MI2SMCK6_1 P35 SCS62_1 TIOB5_1 INT08_1 P3A TIOA0_1 INT03_0 RTCCO_2 SUBOUT_2 IC1_CIN_0 P3A TIOA0_1 INT03_0 RTCCO_2 SUBOUT_2 P3B TIOA1_1 IC1_DATA_0 P3B TIOA1_1 P3C TIOA2_1 IC1_RST_0 P3C TIOA2_1 P3D TIOA3_1 IC1_VPEN_0 I/O 电路类 型 引脚状态 类型 H K H K D K D K D K D K D K D K D K D K D K D K Page 15 of 101 S6E1C3 系列 LQFP-64 QFN-64 引脚号 LQFP-48 LQFP-32 QFN-48 QFN-32 WLCSP (待定) 15 - - - 16 - - - 17 13 8 - 18 14 9 - 19 15 10 - 20 - - - 21 - - - 22 - - - 23 - - - 24 - - - - 16 - - 25 17 - - 26 18 - - 27 28 29 19 20 21 11 12 13 - 30 22 14 - 31 23 15 - 32 24 16 - 33 25 17 - Document Number: 002-02768 Rev.*B 引脚名称 P3E TIOA4_1 IC1_VCC_0 P3F TIOA5_1 IC1_CLK_0 MD0 PE2 X0 PE3 X1 P40 TIOA0_0 INT12_1 P41 TIOA1_0 INT13_1 P42 TIOA2_0 P43 ADTG_7 TIOA3_0 P4C SCK7_1 TIOB3_0 P4C SCK7_1 P4D SOT7_1 P4E SIN7_1 INT06_2 VCC C VSS P46 X0A P47 X1A INITX P60 TIOA2_2 INT15_1 CEC1_0 I/O 电路类 型 引脚状态 类型 D K D K I F A A A B D K D K D K D K D K D K D K D K - - C C C D B E H K Page 16 of 101 S6E1C3 系列 LQFP-64 QFN-64 引脚号 LQFP-48 LQFP-32 QFN-48 QFN-32 WLCSP (待定) 34 - - - 35 - - - 36 - - - 37 - - - - 26 - - 38 - - - - 27 - - 39 - - - 40 28 18 - 41 29 19 - 42 30 20 - 43 31 21 - 44 32 - - 45 33 - - 46 34 22 - Document Number: 002-02768 Rev.*B 引脚名称 P1E RTS4_1 MI2SMCK4_1 P1D CTS4_1 MI2SWS4_1 P1C SCK4_1 MI2SCK4_1 P1B SOT4_1 MI2SDO4_1 P1B SOT4_1 P1A SIN4_1 INT05_1 CEC0_0 MI2SDI4_1 P1A SIN4_1 INT05_1 CEC0_0 P1F ADTG_5 P10 AN00 P11 AN01 SIN1_1 INT02_1 WKUP1 P12 AN02 SOT1_1 P13 AN03 SCK1_1 RTCCO_1 SUBOUT_1 P14 AN04 SIN0_1 SCS10_1 INT03_1 P15 AN05 SOT0_1 SCS11_1 P23 AN06 SCK0_0 TIOA7_1 I/O 电路类 型 引脚状态 类型 D K D K D K D K D K H K H K D K F J G J F J F J F J F J F J Page 17 of 101 S6E1C3 系列 LQFP-64 QFN-64 引脚号 LQFP-48 LQFP-32 QFN-48 QFN-32 WLCSP (待定) 47 35 23 - 48 49 50 36 37 38 24 25 - 51 39 26 - 52 - - - 53 40 27 - 54 - - - 55 41 28 - 56 42 29 - 57 43 - - 58 44 30 - 59 45 31 - 60 46 32 - 61 47 - - 62 - - - 63 - - - 64 48 1 - 引脚名称 P22 AN07 TIOB7_1 VCC AVRH * AVRL P21 INT06_1 WKUP2 P00 WKUP4 P01 SWCLK SOT0_0 P02 WKUP5 P03 SWDIO SIN0_0 TIOB7_0 P05 MD1 TIOA5_2 INT00_1 WKUP3 VCC P80 UDM0 P81 UDP0 VSS P61 UHCONX0 TIOB2_2 P0B TIOB6_1 WKUP6 P0C TIOA6_1 WKUP7 P0F NMIX WKUP0 RTCCO_0 SUBOUT_0 CROUT_1 I/O 电路类 型 引脚状态 类型 F J - - E K E K D K E K D K E K - - J G J G - - H K E K E K E I *: *: 32 管脚封装产品的 AVRH 引脚在芯片内部与 VCC 引脚相连封装在一起。.. Document Number: 002-02768 Rev.*B Page 18 of 101 S6E1C3 系列 引脚功能一览表 引脚名称（例如 XXX_1 和 XXX_2）中下划线 ("_") 后面的数字代表重定位端口号。有多个引脚可为同一路通道提供同一功能。使 用扩展端口功能寄存器 (EPFR) 选择引脚。 引脚功能 ADC 基本定时器 0 基本定时器 1 基本定时器 2 基本定时器 3 基本定时器 4 基本定时器 5 基本定时器 6 基本定时器 7 调试器 串行线调试接口时钟输入引脚 39 8 23 40 41 42 43 44 45 46 47 20 11 5 21 12 4 22 13 33 7 61 23 14 24 15 9 16 56 10 63 62 46 55 47 53 8 28 29 30 31 32 33 34 35 10 5 11 4 12 25 7 47 42 34 41 35 40 7 18 19 20 21 22 23 17 6 29 22 28 23 27 WLCSP (待定) - 串行线调试接口数据输入/输出引脚 55 41 28 - 引脚名称 ADC ADTG_5 ADTG_6 ADTG_7 AN00 AN01 AN02 AN03 AN04 AN05 AN06 AN07 TIOA0_0 TIOA0_1 TIOB0_1 TIOA1_0 TIOA1_1 TIOA1_2 TIOA2_0 TIOA2_1 TIOA2_2 TIOB2_1 TIOB2_2 TIOA3_0 TIOA3_1 TIOB3_0 TIOA4_1 TIOB4_1 TIOA5_1 TIOA5_2 TIOB5_1 TIOA6_1 TIOB6_1 TIOA7_1 TIOB7_0 TIOB7_1 SWCLK SWDIO Document Number: 002-02768 Rev.*B 引脚号 LQFP-48 LQFP-32 QFN-48 QFN-32 功能说明 A/D 转换器外部触发输入引脚 A/D 转换器模拟输入引脚。 ANxx 表示 ADC ch.xx。 基本定时器 ch.0 TIOA 引脚 基本定时器 ch.0 TIOB 引脚 基本定时器 ch.1 TIOA 引脚 基本定时器 ch.2 TIOA 引脚 基本定时器 ch.2 TIOB 引脚 基本定时器 ch.3 TIOA 引脚 基本定时器 基本定时器 基本定时器 ch.3 TIOB 引脚 ch.4 TIOA 引脚 ch.4 TIOB 引脚 基本定时器 ch.5 TIOA 引脚 基本定时器 基本定时器 基本定时器 基本定时器 ch.5 TIOB ch.6 TIOA ch.6 TIOB ch.7 TIOA 基本定时器 ch.7 TIOB 引脚 引脚 引脚 引脚 引脚 LQFP-64 QFN-64 Page 19 of 101 S6E1C3 系列 引脚功能 外部中断 GPIO GPIO GPIO 引脚名称 INT00_0 INT00_1 INT01_0 INT02_0 INT02_1 INT03_0 INT03_1 INT03_2 INT04_0 INT04_2 INT05_1 INT05_2 INT06_1 INT06_2 INT07_2 INT08_1 INT12_1 INT13_1 INT15_1 NMIX P00 P01 P02 P03 P05 P0B P0C P0F P10 P11 P12 P13 P14 P15 P1A P1B P1C P1D P1E P1F P21 P22 P23 Document Number: 002-02768 Rev.*B 功能说明 外部中断请求 00 输入引脚 外部中断请求 01 输入引脚 外部中断请求 02 输入引脚 外部中断请求 03 输入引脚 外部中断请求 04 输入引脚 外部中断请求 05 输入引脚 外部中断请求 06 输入引脚 外部中断请求 07 输入引脚 外部中断请求 08 输入引脚 外部中断请求 12 输入引脚 外部中断请求 13 输入引脚 外部中断请求 15 输入引脚 不可屏蔽中断输入引脚 通用 I/O 口 0 通用 I/O 口 1 通用 I/O 口 2 LQFP-64 QFN-64 1 56 2 3 41 11 44 5 8 6 38 7 51 26 4 10 20 21 33 64 52 53 54 55 56 62 63 64 40 41 42 43 44 45 38 37 36 35 34 39 51 47 46 引脚号 LQFP-48 LQFP-32 QFN-48 QFN-32 1 42 2 3 29 10 32 5 8 6 27 7 39 18 4 25 48 40 41 42 48 28 29 30 31 32 33 27 26 39 35 34 2 29 3 4 19 7 5 6 26 17 1 27 28 29 1 18 19 20 21 26 23 22 WLCSP (待定) - Page 20 of 101 S6E1C3 系列 引脚功能 GPIO GPIO GPIO GPIO GPIO GPIO 多功能串口 0 引脚名称 P30 P31 P32 P33 P34 P35 P3A P3B P3C P3D P3E P3F P40 P41 P42 P43 P46 P47 P4C P4D P4E P50 P51 P52 P53 P60 P61 P80 P81 PE2 PE3 SIN0_0 SIN0_1 SOT0_0 (SDA0_0) SOT0_1 (SDA0_1) SCK0_0 (SCL0_0) Document Number: 002-02768 Rev.*B 功能说明 通用 I/O 口 3 通用 I/O 口 4 通用 I/O 口 5 通用 I/O 口 6 通用 I/O 口 8 通用 I/O 口 E 多功能串口 ch.0 输入引脚 多功能串口 ch.0 输出引脚。 充当 UART/CSIO/LIN 引脚（运行模式 0 ~ 3）时， 可用作 SOT0；充当 I2C 引脚（运行模式 4） ，可用作 SDA0。 多功能串口 ch.0 的时钟 I/O 引脚。 充当 CSIO 引脚（运行模式 2）时，可用作 ，可 SCK0；充当 I2C 引脚（运行模式 4） 用作 SCL0。 引脚号 LQFP-48 LQFP-32 QFN-48 QFN-32 5 6 7 8 9 10 11 12 13 14 15 16 20 21 22 23 30 31 24 25 26 1 2 3 4 33 61 58 59 18 19 55 44 5 6 7 8 9 10 11 12 22 23 16 17 18 1 2 3 4 25 47 44 45 14 15 41 32 5 6 7 14 15 2 3 4 17 30 31 9 10 28 - WLCSP (待定) - 53 40 27 - 45 33 - - 46 34 22 - LQFP-64 QFN-64 Page 21 of 101 S6E1C3 系列 引脚功能 多功能串口 ch.1 输入引脚 41 29 19 SOT1_1 (SDA1_1) 多功能串口 ch.1 的输出引脚。 充当 UART/CSIO/LIN 引脚（运行模式 0 ~ 3）时，可用作 SOT1；充当 I2C 引脚（运 行模式 4） ，可用作 SDA1。 42 30 20 - SCK1_1 (SCL1_1) 多功能串口 ch.1 的时钟 I/O 引脚。 充当 CSIO 引脚（运行模式 2）时，可用作 SCK1；充当 I2C 引脚（运行模式 4） ，可 用作 SCL1。 43 31 21 - 44 32 - - 45 33 - - 1 1 2 - 2 2 3 - 3 3 4 - 38 27 - - 37 26 - - 36 - - - 35 34 - - - SIN1_1 多功能串口 1 引脚号 LQFP-48 LQFP-32 QFN-48 QFN-32 WLCSP (待定) - 引脚名称 SCS10_1 SCS11_1 SIN3_1 SOT3_1 (SDA3_1) 多功能串口 3 SCK3_1 (SCL3_1) SIN4_1 SOT4_1 (SDA4_1) 多功能串口 4 SCK4_1 (SCL4_1) CTS4_1 RTS4_1 Document Number: 002-02768 Rev.*B 功能说明 多功能串口 ch.1 串行芯片选择 0 输入/输 出引脚。 多功能串口 ch.1 串行芯片选择 1 输出引 脚。 多功能串口 ch.3 输入引脚 多功能串口 ch.3 的输出引脚。 充当 UART/CSIO/LIN 引脚（运行模式 0 ~ 3）时，可用作 SOT3；充当 I2C 引脚（运 行模式 4） ，可用作 SDA3。 多功能串口 ch.3 的时钟 I/O 引脚。 充当 CSIO 引脚（运行模式 2）时，可用作 SCK3；充当 I2C 引脚（运行模式 4） ，可 用作 SCL3。 多功能串口 ch.4 输入引脚 多功能串口 ch.4 的输出引脚。 充当 UART/CSIO/LIN 引脚（运行模式 0 ~ 3）时，可用作 SOT4；充当 I2C 引脚（运 行模式 4） ，可用作 SDA4。 多功能串口 ch.4 的时钟 I/O 引脚。 充当 CSIO 引脚（运行模式 2）时，可用作 SCK4；充当 I2C 引脚（运行模式 4） ，可 用作 SCL4。 多功能串口 ch4 CTS 输入引脚 多功能串口 ch4 RTS 输出引脚 LQFP-64 QFN-64 Page 22 of 101 S6E1C3 系列 引脚功能 功能说明 LQFP-64 QFN-64 SIN6_1 多功能串口 ch.6 输入引脚 多功能串口 ch.6 的输出引脚。 充当 UART/CSIO/LIN 引脚（运行模式 0 ~ 2 3）时，可用作 SOT6；充当 I C 引脚（运 行模式 4） ，可用作 SDA6。 充当 I2S 引脚（运行模式 2）时，SOT6_1 引 脚可用作 MI2SDO6_1。 多功能串口 ch.6 的时钟 I/O 引脚。 充当 CSIO 引脚（运行模式 2）时，可用 2 ， 作 SCK6；充当 I C 引脚（运行模式 4） 可用作 SCL6。 8 8 7 WLCSP (待定) - 7 7 6 - 6 6 5 - 5 5 - - 9 9 - - 10 - - - 26 18 - - SOT6_1 (SDA6_1) 多功能串口 6 引脚号 LQFP-48 LQFP-32 QFN-48 QFN-32 引脚名称 SCK6_1 (SCL6_1) SCS60_1 SCS61_1 SCS62_1 SIN7_1 多功能串口 出引脚。 多功能串口 脚。 多功能串口 脚。 多功能串口 ch.6 串行芯片选择 0 输入/输 ch.6 串行芯片选择 1 输出引 ch.6 串行芯片选择 2 输出引 ch.7 输入引脚 SOT7_1 (SDA7_1) 多功能串口 ch.7 的输出引脚。 充当 UART/CSIO/LIN 引脚（运行模式 0 ~ 3）时，可用作 SOT7；充当 I2C 引脚（运 行模式 4） ，可用作 SDA7。 25 17 - - SCK7_1 (SCL7_1) 多功能串口 ch.7 的时钟 I/O 引脚。 充当 CSIO 引脚（运行模式 2）时，可用作 SCK7；充当 I2C 引脚（运行模式 4） ，可 用作 SCL7。 24 16 - - 多功能串口 7 Document Number: 002-02768 Rev.*B Page 23 of 101 S6E1C3 系列 引脚功能 I2S(多功能串 口) 智能卡接口 USB 实时时钟 HDMI-CEC//遥 控接收 引脚号 LQFP-48 LQFP-32 QFN-48 QFN-32 引脚名称 功能说明 LQFP-64 QFN-64 MI2SDI4_1 MI2SDO4_1 MI2SCK4_1 MI2SWS4_1 I2S 串行数据输入引脚 (操作模式 2). I2S 串行数据输出引脚(操作模式 2). I2S 串行时钟输出引脚(操作模式 2). I2S 字选择输出引脚 (操作模式 2). I2S 主机时钟输入/输出引脚 (操作模式 2). I2S 串行数据输入引脚(操作模式 2). I2S 串行数据输出引脚(操作模式 2). I2S 串行时钟输出引脚(操作模式 2). I2S 字选择输出引脚(操作模式 2). I2S 主机时钟输入/输出引脚(操作模式 2). 智能卡插入检测输出引脚 智能卡串口时钟输出引脚 智能卡串口数据输入/输出引脚 智能卡复位输出引脚 智能卡电源使能输出引脚 智能卡编程输出引脚 USB 从机/主机的 D – 引脚 USB 从机/主机的 D + 引脚 USB 外部上拉控制引脚 38 37 36 35 - - WLCSP (待定) - 34 - - - 8 7 6 5 9 11 16 12 13 15 14 58 59 61 64 43 11 64 43 11 8 7 6 5 9 44 45 47 48 31 10 48 31 10 30 31 1 21 1 21 - - MI2SMCK4_1 MI2SDI6_1 MI2SDO6_1 MI2SCK6_1 MI2SWS6_1 MI2SMCK6_1 IC1_CIN_0 IC1_CLK_0 IC1_DATA_0 IC1_RST_0 IC1_VCC_0 IC1_VPEN_0 UDM0 UDP0 UHCONX0 RTCCO_0 RTCCO_1 RTCCO_2 SUBOUT_0 SUBOUT_1 SUBOUT_2 实时时钟的 0.5 秒脉冲输出引脚 副时钟输出引脚 CEC0_0 HDMI-CEC/遥控接收 ch.0 输入/输出引脚 38 27 - - CEC1_0 HDMI-CEC/遥控接收 ch.1 输入/输出引脚 33 25 17 - Document Number: 002-02768 Rev.*B Page 24 of 101 S6E1C3 系列 引脚功能 低功耗模式 I2C 从机 复位 引脚名称 WKUP0 WKUP1 WKUP2 WKUP3 WKUP4 WKUP5 WKUP6 WKUP7 SI2CSCL6_1 SI2CSDA6_1 INITX 深度待机模式唤醒信号输入引脚 深度待机模式唤醒信号输入引脚 深度待机模式唤醒信号输入引脚 深度待机模式唤醒信号输入引脚 深度待机模式唤醒信号输入引脚 深度待机模式唤醒信号输入引脚 深度待机模式唤醒信号输入引脚 深度待机模式唤醒信号输入引脚 I2C 时钟引脚 I2C 数据引脚 外部复位输入引脚。 INITX="L" 时，复位有效。 0 1 2 3 4 5 6 7 引脚号 LQFP-48 LQFP-32 QFN-48 QFN-32 64 41 51 56 52 54 62 63 6 7 48 29 39 42 6 7 1 19 26 29 5 6 WLCSP (待定) - 32 24 16 - LQFP-64 QFN-64 功能说明 MD0 模式 0 引脚。 正常工作时，须输入 MD0 = “L”。闪存串行 编程时，须输入 MD0 ="H"。 17 13 8 - MD1 模式 1 引脚。 正常工作时，不需要输入。 闪存串行编程时，须输入 MD1 ="L"。 56 42 29 - X0 X0A X1 X1A 主时钟(振荡)输入引脚 副时钟(振荡)输入引脚 主时钟(振荡) I/O 引脚 副时钟(振荡) I/O 引脚 18 30 19 31 14 22 15 23 9 14 10 15 - 高速内置 CR 振荡时钟输出口 64 48 1 - 27 48 57 29 60 49 50 28 19 36 43 21 46 37 38 20 11 24 13 32 25 12 - 模式 时钟 CROUT_1 VCC 电源引脚 VCC VCC VSS 地 地引脚 VSS AVRH * A/D 转换器的模拟基准高电压输入引脚 模拟基准电源 AVRL A/D 转换器的模拟基准低电压输入引脚 C 引脚 电源稳定电容引脚 C *: 32 管脚封装产品的 AVRH 引脚在芯片内部与 VCC 引脚相连封装在一起。. 电源 Document Number: 002-02768 Rev.*B Page 25 of 101 S6E1C3 系列 5. I/O 电路类型 Type Circuit P-ch P-ch Digital output 数字输出 N-ch 数字输出 Digital output X1 Remarks R 上拉电阻器控制 resistor control Pull-up Digital input 数字输入 Standby mode Control 待机模式控制 Clock input 时钟输入 A Standby mode Control 待机模式控制 Digital input 数字输入 Standby mode Control 待机模式控制 可选择为主振荡时钟/ GPIO 功能 选择主振荡时钟功能时 ・振荡反馈电阻：约 1 MΩ ・带待机模式控制 用作 GPIO 时 ・CMOS 电平输出 ・CMOS 电平迟滞输入 ・带上拉电阻控制 ・带待机模式控制 ・上拉电阻: 约 33 kΩ IOH= -4mA, IOL= 4mA R P-ch P-ch Digital output N-ch Digital output 数字输出 X0 数字输出 Pull-up resistor control 上拉电阻器控制 B Pull-up resistor ・CMOS 电平迟滞输入 ・上拉电阻: 约 33 kΩ Digital input 数字输入 Document Number: 002-02768 Rev.*B Page 26 of 101 S6E1C3 系列 Type Circuit P-ch P-ch Digital output N-ch Digital output 数字输出 X1A Remarks 数字输出 R 可选择为主振荡时钟/ GPIO 功能 Pull-up resistor control 上拉电阻器控制 Digital input 数字输入 Standby mode Control 待机模式控制 Clock input 时钟输入 C Standby mode Control 待机模式控制 Digital input 数字输入 Standby mode Control 待机模式控制 选择主振荡时钟功能时 ・振荡反馈电阻：约 5 MΩ ・带待机模式控制 用作 GPIO 时 ・CMOS 电平输出 ・CMOS 电平迟滞输入 ・带上拉电阻控制 ・带待机模式控制 ・上拉电阻: 约 33 kΩ IOH= -4mA, IOL= 4mA R P-ch P-ch Digital output N-ch Digital output X0A 数字输出 数字输出 Pull-up resistor control 上拉电阻器控制 Document Number: 002-02768 Rev.*B Page 27 of 101 S6E1C3 系列 Type Circuit P-ch D P-ch Digital output 数字输出 N-ch Digital output 数字输出 R Pull-up resistor control 上拉电阻器控制 Remarks ・CMOS 电平输出 ・CMOS 电平迟滞输入 ・带上拉电阻控制 ・带待机模式控制 ・上拉电阻: 约 33 kΩ ・当用作 I2C 引脚时，数字输出 P-ch 晶 体管始终处于关闭状态 IOH = -4 mA, IOL = 4 mA Digital input 数字输入 Standby mode Control 待机模式控制 P-ch P-ch N-ch E Digital output 数字输出 Digital output 数字输出 R 上拉电阻器控制 Pull-up resistor control Digital input 数字输入 ・CMOS 电平输出 ・CMOS 电平迟滞输入 ・带上拉电阻控制 ・带待机模式控制 ・上拉电阻: 约 33 kΩ ・当用作 I2C 引脚时，数字输出 P-ch 晶 体管始终处于关闭状态 IOH= -4 mA, IOL= 4 mA 待机模式控制 Standby mode Control Wake up request 唤醒请求 Wake up control 唤醒控制 Document Number: 002-02768 Rev.*B Page 28 of 101 S6E1C3 系列 Type Circuit P-ch P-ch N-ch Remarks 数字输出 Digital output 数字输出 Digital output R F 上拉电阻器控制 Pull-up resistor control 数字输入 Digital input Standby mode Control 待机模式控制 ・CMOS 电平输出 ・CMOS 电平迟滞输入 ・带输入控制 ・模拟输入 ・带上拉电阻控制 ・带待机模式控制 ・上拉电阻: 约 33 kΩ ・当用作 I2C 引脚时，数字输出 P-ch 晶 体管始终处于关闭状态 IOH= -4 mA, IOL= 4 mA Analog input 模拟输入 输入控制 Input control P-ch P-ch N-ch 数字输出 Digital output Digital output 数字输出 R G 上拉电阻器控制 Pull-up resistor control Digital input 数字输入 ・CMOS 电平输出 ・CMOS 电平迟滞输入 ・带输入控制 ・模拟输入 ・带上拉电阻控制 ・带待机模式控制 ・上拉电阻: 约 33 kΩ ・当用作 I2C 引脚时，数字输出 P-ch 晶 体管始终处于关闭状态 Standby mode Control 待机模式控制 Wake up request 唤醒请求 IOH= -4 mA, IOL= 4 mA Wake up Control 唤醒控制 Analog input 模拟输入 Input control 输入控制 Document Number: 002-02768 Rev.*B Page 29 of 101 S6E1C3 系列 Type Circuit P-ch H Remarks P-ch 数字输出 Digital output N-ch Digital output 数字输出 R 上拉电阻器控制 Pull-up resistor control ・CMOS 电平输出 ・CMOS 电平迟滞输入 ・耐 5 V ・带上拉电阻控制 ・带待机模式控制 ・上拉电阻: 约 33 kΩ ・可使用 PZR 寄存器控制 ・当用作 I2C 引脚时，数字输出 P-ch 晶 体管始终处于关闭状态 IOH= -4 mA, IOL= 4 mA 数字输入 Digital input Standby mode Control 待机模式控制 I Mode input 模式输入 ・CMOS 电平迟滞输入 GPIO output GPIODigital 数字输出 GPIO input/output direction GPIODigital 数字输入/输出方向 GPIO input GPIODigital 数字输入 GPIO input circuit control GPIODigital 数字输入电路控制 UDPoutput 输出 UDP UDP0/P81 USB control USBFull-speed/Low-speed 全速/低速控制 UDP UDPinput 输入 J Differential UDM0/P80 可切换 USB I/O / GPIO 功能 选择 USB IO 功能时 ・高速, 低速控制 Differential 差分输入 input USB/GPIO USB/GPIOselect 选择 UDM input UDM 输入 UDM UDMoutput 输出 用作 GPIO 时 ・CMOS 电平输出 ・CMOS 电平迟滞输入 ・带待机模式控制 USBDigital 数字输入/输出方向 USB input/output direction GPIO input GPIO Digital 数字输出 GPIODigital 数字输入/输出方向 GPIO input/output direction GPIO input GPIODigital 数字输入 GPIO input circuit control GPIODigital 数字输入电路控制 Document Number: 002-02768 Rev.*B Page 30 of 101 S6E1C3 系列 6. 芯片处理注意事项 半导体芯片存在一定的故障发生概率。半导体芯片的故障率很大程度受使用条件(电路条件、环境条件等)的影响。使用 Spansion 半 导体芯片时遵守下列注意事项，可降低故障概率并提高产品可靠性。 6.1 产品设计注意事项 本部分介绍使用半导体芯片进行电子产品设计时的注意事项。 遵守绝对最大额定值 施加超过绝对最大额定值的负荷(电压、电流、温度等)可能会永久损坏半导体芯片。因此，注意不可超过这些额定值。 遵守推荐工作条件 遵守推荐工作条件可以保证半导体芯片的正常动作。在推荐工作条件下可以保证芯片的电气特性。 请始终在符合推荐工作条件的状态下使用。不符合条件的使用可能会影响芯片的可靠性并导致芯片故障。 Spansion 不保证“数据手册”上没有记载的用途、使用条件的组合。用户在“数据手册”未记载的条件下使用时，请事先与销售部门联系。 引脚的处理与保护 处理连接半导体芯片上的电源引脚及 I/O 引脚时，须注意以下事项。 (1) 过电压、过电流的防止 各引脚上施加超过最大额定值的电压、电流会损伤芯片内部，在极端情况下甚至会永久损坏芯片。设计产品时，请防止产生过 电压、过电流。 (2) 输出引脚的保护 输出引脚与电源引脚或者其它输出引脚短路或连接大电容负载会产生大的电流。长时间保持这种连接状态会损坏芯片。 因此不要进行此类连接。 (3) 未用输入引脚的处理 在悬空状态下的输入引脚的高阻态，可能会影响操作的稳定性。请使用合适的电阻连接到电源引脚或接地引脚。 闩锁 半导体芯片是由衬底上的 P 型区和 N 型区构成的。外部异常电压增加时，内部寄生 PNPN 结(晶闸管构造)导通后，增加的数百 mA 的 大电流可能会流至电源引脚。这就是闩锁。 注意：这一现象不仅会降低芯片的可靠性，还有引起发热、冒烟和起火的危险。为避免以上现象发生，应该注意以下几点： (1) 不可在引脚上施加超过最大绝对额定的电压。注意异常噪声和电涌等。 (2) 上电过程中，不要流入异常电流。 遵守安全法规和标准 世界各国提供了诸如安全和地磁干扰等的规章制度和标准。客户进行产品设计时请遵守这些规章制度和标准。 故障及安全设计 半导体芯片存在一定的故障发生概率。请用户对芯片和设备采取冗余设计、防火设计、防止过电流设计、防误动作设计等安全设计措 施，保证即使在设备发生故障的情况下，也不会造成人身伤害、火灾和社会损失。 芯片使用注意事项 Spansion 半导体芯片旨在用于标准应用领域（计算机、办公自动化及其他办公设备、工业、通讯、及测量设备、个人或家用设备等） 。 注意：用户考虑在特定应用领域中使用本产品时，即故障或异常操作可能直接影响公众生活或造成人身伤害或财产损失或者需要极高 可靠性的应用领域(比如航空航天系统、原子能控制、海底中继器，车辆运行监控、医用维系生命系统)，应在使用前，咨询销售部门。 在未得事先批准的情况下进行使用造成的损失，本公司概不承担任何责任。 6.2 封装焊接注意事项 封装焊接分为直插型和表贴型。对这两类封装，仅在符合 Spansion 推荐热阻条件下进行焊接。有关封装条件的详情，请咨询销售部 门。 直插型 在印刷电路板上直接进行直插型焊接有两种方法:在印刷电路板上直接焊接和使用插座进行连接。 Document Number: 002-02768 Rev.*B Page 31 of 101 S6E1C3 系列 直接在印刷电路板上焊接: 锡膏刷入印刷电路板的通孔后，一般使用波峰焊接方法。这种情况下进行焊接时，有超过最大保存温度的 风险。焊接过程应符合 Spansion 推荐的工作条件。 使用插座时: 插座触点的表面材料和 IC 的引脚材料不同时，长时间使用后就可能会发生接触不良的现象。建议用户使用前确认此时 的插座触点和 IC 引脚的状态。 表贴型 与直插型封装比较，表贴型封装的引脚更长更薄，容易弯曲变形。焊接时，多引脚、窄间距的封装更容易发生开路（由于引脚变形） 和短路（由于连焊） 。 请采用合适的焊接技术。Spansion 推荐使用回流焊接方法。用户请按照 Spansion 推荐的工作条件焊接。 无引脚封装 注意：使用 Sn-Pb 共晶焊料进行球栅阵列 (BGA) 封装的 Sn-Ag-Cu 球型引脚焊接时，需注意因使用状况引起的接合强度变低现象。 半导体芯片的保管 塑料封装使用树脂材料，在自然环境下放置容易变潮。变潮后的封装在焊接时前需要进行干燥处理，可能会产生由于表面剥离而降低 耐湿性或者封装产生裂痕的现象。请注意以下几点： (1) 保管场所的气温急剧变化会引起产品上面结露。请在温度变化低的场所保管产品。 (2) 推荐使用干燥箱保管产品。保管在相对湿度的 70% 以下，温度为 5°C ~ 30°C。干燥的封装开封时，推荐湿度为相对湿度的 40% ~ 70%。 (3) Spansion 的半导体芯片使用防潮性高的铝质网状包装袋，并使用硅胶作为干燥剂。半导体芯片放入铝质网袋密封保管。 (4) 避免在腐蚀性气体充溢和灰尘弥漫的场所保管产品。 烘烤 变潮后的封装通过烘烤（加热干燥）可进行除湿。烘烤时，请在 Spansion 推荐的条件下进行。 条件：125°C/24 h 静电 静电容易破坏半导体芯片，请注意以下几点： (1) 工作环境的相对湿度应保持在 40% ~ 70%。必要时考虑使用除静电装置（离子发生器） 。 (2) 使用的传输带、沾锡槽、焊烙铁及周围附加设备接地。 (3) 防止戒指或手镯通过高电阻（1 MΩ 左右）接地所产生的人体静电。 穿着导电性好的衣服鞋子，铺设导电垫，这些措施可使冲击荷载降到最小程度。 (4) 请将夹具及计量类仪表仪器接地或者进行防静电处理。 (5) 基板组装完毕进行收纳时，避免使用发泡胶等容易带电的材料。 6.3 使用环境注意事项 半导体芯片的可靠性依赖于前述的周围温度及环境条件。 为了可靠使用，请注意以下几点： (1) 湿度环境 长期在高湿度环境下使用可引起芯片以及印刷电路板的漏电等问题。如果预料到芯片会放置到高湿度环境，请考虑进行防潮处 理。 (2) 静电放电 半导体芯片靠近高压带电物体时，可能因放电产生误动作。这种情况下请进行防静电等处理以防产生放电。 (3) 腐蚀性气体、尘埃、油 在腐蚀性气雾、大气尘埃和油附着的状态下使用芯片，引起的化学反应可能对芯片产生不良影响。在这样的环境下使用时，请 采取预防措施。 (4) 宇宙射线等射线及 一般芯片设计时并不可暴露于有放射线和宇宙射线的环境。因此，若要在这样的环境下使用，请做好防护。 (5) 冒烟及起火 注意：塑封芯片具有可燃性，因此注意不可以靠近易燃物。芯片冒烟或起火时可能产生有毒气体。 Document Number: 002-02768 Rev.*B Page 32 of 101 S6E1C3 系列 用户考虑在其它特殊环境下使用 Spansion 产品时，请咨询销售部门。 Document Number: 002-02768 Rev.*B Page 33 of 101 S6E1C3 系列 7. 芯片使用注意事项 电源引脚 若产品有多个 VCC、VSS 引脚，为防止因闩锁等产生误动作，芯片内同一电位上的引脚已经相互连接；然而为了防止因额外的电磁 辐射或者地电位的上升致使选通信号发生误动作，请务必把这些引脚与外部电源或地线连接，以符合总额定输出电流。 另外，使用尽可能低的电阻连接电流源和本芯片的各电源引脚及 GND 引脚。此外，推荐在本芯片附近各电源引脚和 GND 引脚之 间, 以及 AVRH 和 AVRL 之间连接一个约 0.1 μF 的陶瓷电容器作为旁路电容。 稳定电源电压 电源电压急速波动时，即使波动在 VCC 电源电压推荐的工作条件范围之内，也可能产生误动作。通常，应保持电压稳定，抑制电压 波动，这样在工业用电频率 (50 Hz/60 Hz) 下在 VCC 范围（峰值到峰值）内的波动不会超过推荐工作条件所示的 VCC 值的 10%， 且在切换电源时产生瞬时波动时，瞬时波动率不会超过 0.1 V/μs。 晶振电路 X0/X1 和 X0A/X1A 引脚附近的噪声可导致芯片出现误动作。在设计印刷电路板布线时，X0/X1 引脚、X0A/X1A 引脚、晶振及至地 线的旁路电容距离芯片要尽可能的近。 强烈建议在设计印刷电路板布线时地线应环绕 X0/X1 和 X0A/X1A 引脚，这样印刷电路板才能够稳定工作。 通过安装板评估要使用的晶振。 副晶振 本系列副振荡电路增益较低，保持低电流消耗。推荐使用满足以下条件的副晶振，以稳定振荡。 表贴型 尺寸：超过 3.2mm × 1.5mm 负载电容：约 6pF ~ 7pF 直插型 负载电容：约 6pF ~ 7pF 外部时钟使用注意事项 使用外部时钟作为主时钟信号输入时，可将 X0/X1 设为外部时钟输入，并输入时钟至 X0。X1(PE3)可用作通用 I/O 口。同样，使 用外部时钟作为副时钟输入时，可将 X0A/X1A 设为外部时钟输入，并输入时钟至 X0A.。X1A (P47)可用作通用 I/O 口。 但是在深度待机模式下，副时钟不能使用外部时钟输入。 使用外部时钟实例 设备 X0(X0A) 可用为通用 I/O 口 Document Number: 002-02768 Rev.*B 设为外部时钟输入 X1(PE3), X1A (P47) Page 34 of 101 S6E1C3 系列 2 多功能串口引脚用作 I C 引脚时的注意事项 2 2 如果多功能串口引脚用作 I C 引脚，数字输出 P-ch 晶体管始终处于禁止状态。但是，I C 引脚需要如其它引脚一样保持电气特性， 2 断电后不能与外部 I C 总线系统连接。 C 引脚 本系列内置 regulator。C 引脚和 GND 引脚之间务必连接滤波电容。请使用陶瓷电容或频率特性相当的电容作为滤波电容。然而， 一些多层陶瓷电容容易因热起伏出现电容变化（F 特性和 Y5V 特性） 。请通过评估电容的温度特性，选择满足工作条件的电容。本 系列推荐使用约 4.7μF 的滤波电容。 另外，C 引脚在深度待机模式下会成为浮空态。 C 从机 CS VSS GND 模式引脚 (MD0) MD 引脚 (MD0) 直接与 VCC 引脚或 VSS 引脚连接。为防止芯片由于模式引脚上的噪声而意外进入测试模式，设计电路板时上拉 /下拉使用的电阻值尽量小一些，尽可能地缩短模式引脚到 VCC 引脚或 VSS 引脚的距离，最好用低阻抗连结。 上电注意事项 同时开关电源或按照以下顺序开关电源。 Turning on : VCC →AVRH Turning off : AVRH →VCC 串行通信 串行通信时受噪声或其他因素影响可能接收到不正确的数据。 因此，请设计能降噪的印刷电路板。 考虑到受噪声影响而接收到不正确的数据，应在数据末尾添加数据校验等错误检测措施。检测出错误后，重新发送数据。 不同容量的存储器产品间及闪存产品和 MASK 产品之间的特性差异 因为芯片布局布线和存储器构造的差异，不同容量的存储器产品间及闪存产品和 MASK 产品之间的电气特性（功耗、ESD、闩锁、 噪声特性、振荡特性等）也不同。 用户要使用同一系列的其它产品取代时，须评估其电气特性。 耐 5V I/O 的上拉功能 使用耐 5V I/O 上拉功能时，不得输入超过 VCC 电压的信号。 使用调试引脚时的注意事项 将调试引脚 (SWDIO/SWCLK) 设为 GPIO 或其他外设功能时，仅可设置成输出状态，不得设置成输入。 Document Number: 002-02768 Rev.*B Page 35 of 101 S6E1C3 系列 8. 框图 SWCLK SWDIO SW-DP Fast GPIO Cortex-M0+Core On-Chip SRAM 12/16Kbyte Flash I/F On-Chip FLASH 64/128Kbyte Bit Band Wrapper NVIC Dual-Timer WatchDog Timer (Software) Clock Reset Generator Security Multi-layer AHB AHB-APB Bridge APB0 System ROM table INITX MTB WatchDog Timer (Hardware) DSTC 64ch. WatchDog Timer (CVS) Main Osc Sub Osc AHB-AHB Bridge Source Clock X0 X1 X0A X1A PLL CR 8MHz CR 100KHz CROUT AVRH AVRL USB2.0 (Host/Device) PHY UDP0, UDM0 UHCONX0 Power-On LVD Ctrl 12-bit A/D Converter ANxx ADTG Unit 0 TIOAx Base Timer 16-bit 8 ch. 32-bit 4 ch. IRQ-Monitor LVD Regulator C Watch Counter CRC Accelarator Real-Time Clock AHB-APB Bridge : APB1 TIOBx External Interrupt Controller 12 pin(Max) + NMI NMIX MODE-Ctrl MD0, MD1 Deep Standby Ctrl Peripheral Clock Gating GPIO Smart Card I/F PIN-Function-Ctrl P0x, P1x, : PEx SCKx SINx SOTx SCSx MI2SCKx MI2SDIx MI2SDOx MI2SMCKx MI2SWSx IC1_CLKx IC1_VCCx IC1_VPENx IC1_CINx IC1_DATAx I2C Slave Document Number: 002-02768 Rev.*B INTx Low-Speed CR Multi-function Serial I/F 6 ch. (Max) WKUPx RTCCO SI2CSCLx SI2CSDAx Page 36 of 101 S6E1C3 系列 9. 存储器映射 存储器映射图 (1) 有关存储器容量的详情，请参考下页的“存储器映射图 (2)”。 Document Number: 002-02768 Rev.*B Page 37 of 101 S6E1C3 系列 存储器映射图 (2) S6E1C31B0A S6E1C31C0A S6E1C31D0A 0x2008_0000 S6E1C32B0A S6E1C32C0A S6E1C32D0A 0x2008_0000 Reserved 0x2000_4000 0x2000_3000 0x2000_1000 Reserved 0x2000_4000 SRAM 4K byte 0x2000_3000 SRAM 8K byte SRAM 4K byte SRAM 12K byte 0x2000_0000 Reserved 0x0010_0004 0x0010_0000 CR trimming Security Reserved 0x0010_0004 0x0010_0000 CR trimming Security Reserved Reserved 0x0001_FFF0 0x0000_FFF0 Flash 131056 Byte (128Kbyte - 16Byte)* Flash 65520 Byte (64Kbyte - 16Byte) * 0x0000_0000 0x0000_0000 *: 有关闪存的详情，参见“S6E1C1/C3 系列闪存编程手册” 。 Document Number: 002-02768 Rev.*B Page 38 of 101 S6E1C3 系列 外设功能地址映射 Start address 0x4000_0000 End address 0x4000_0FFF 0x4000_1000 0x4000_FFFF 0x4001_0000 0x4001_0FFF 时钟/复位控制 0x4001_1000 0x4001_1FFF 硬件监视定时器 0x4001_2000 0x4001_2FFF 0x4001_3000 0x4001_4FFF 0x4001_5000 0x4001_5FFF 双定时器 0x4001_6000 0x4001_FFFF 保留 0x4002_0000 0x4002_0FFF 保留 0x4002_1000 0x4002_3FFF 保留 0x4002_4000 0x4002_4FFF 保留 0x4002_5000 0x4002_5FFF 基本定时器 0x4002_6000 0x4002_6FFF 保留 0x4002_7000 0x4002_7FFF A/D 转换器 0x4002_8000 0x4002_DFFF 保留 0x4002_E000 0x4002_EFFF 内置 CR 调节 0x4002_F000 0x4002_FFFF 保留 0x4003_0000 0x4003_0FFF 外部中断控制器 0x4003_1000 0x4003_1FFF 中断请求批量读取功能 0x4003_2000 0x4003_2FFF 保留 0x4003_3000 0x4003_3FFF GPIO 0x4003_4000 0x4003_4FFF 0x4003_5000 0x4003_6000 0x4003_5FFF 0x4003_6FFF 0x4003_7000 0x4003_77FF 保留 0x4003_7800 0x4003_79FF I2C 从机 0x4003_7A00 0x4003_7FFF 保留 0x4003_8000 0x4003_8FFF 多功能串口 0x4003_9000 0x4003_9FFF CRC 0x4003_A000 0x4003_AFFF 计时计数器 0x4003_B000 0x4003_BFFF 实时时钟 0x4003_C000 0x4003_C0FF 低速 CR 预定标器 0x4003_C100 0x4003_C7FF 外设门控时钟 0x4003_C800 0x4003_C900 0x4003_CA00 0x4003_CB00 0x4004_0000 0x4005_0000 0x4006_1000 0x4006_2000 0x4003_C8FF 0x4003_C9FF 0x4003_CAFF 0x4003_FFFF 0x4004_FFFF 0x4006_0FFF 0x4006_1FFF 0x41FF_FFFF 保留 智能卡接口 多功能串口-I2S 时钟发生器 保留 USB ch.0 保留 DSTC 保留 Document Number: 002-02768 Rev.*B Bus AHB APB0 APB1 AHB Peripheral 闪存 I/F 寄存器 保留 软件监视定时器 保留 HDMI-CEC/遥控接收器 低压检测/ DS 模式/ Vref 校准 USB 时钟产生器 Page 39 of 101 S6E1C3 系列 10. 各 CPU 状态下的引脚状态 引脚状态术语释义如下。 CPU 状态 类型 所选引脚的功能 主晶振电路 *1 A B C D 数字 I/O *2 (1) (2) (3) (4) (5) (6) (7) (8) OS OS OE OE OE OS OS OS 主时钟外部输入 - - IE/IS IE/IS IE/IS IS IS IS GPIO - - PC HC IS HS IS HS OS OS OE OE OE OS OS OS 主晶振电路 主晶振电路 *1 主晶振电路 数字 I/O *2 GPIO 副晶振电路 *1 副晶振电路 数字 I/O *2 - - PC HC IS GS IS GS OS OE OE OE OE OE OE OE 副时钟外部输入 - - IE/IS IE/IS IE/IS IS IS IS GPIO - - PC HC IS HS IS HS OS OE OE OE OE OE OE OE - - PC HC IS HS IS HS 副晶振电路 *1 副时钟外部输入 数字 I/O *2 GPIO 此引脚为数字输入脚，上拉电阻打开；数字输入在所有CPU E 数字 I/O INITX 输入 F 数字 I/O MD0 输入 USB I/O *7 USB 端口 - - UE US US US US US 数字 I/O *6 GPIO IS IE CP HC IS HS IS HS PC IP IP IP IP IP HS G H I K 此引脚为数字输入脚，无上拉电阻；数字输入在所有CPU状 态下没有被关闭 IP SW调试功能引脚 IS GPIO - - PC HC IS HS IS NMI 中断 - - IP IP IP - - - 数字 I/O WKUP0输入使能 - - IP IP IP IP IP IP IS IE PC HC IS - - - 模拟输入 *3 模拟输入 数字 I/O GPIO J 状态下没有被关闭 数字 I/O *4 数字 I/O *5 模拟输入在所有CPU状态下都使能 WKUP输入使能 - - IP IP IP IP IP IP 外部中断输入使能 - - IP IP IP GS IS GS GPIO - - PC HC IS HS IS HS 其它 - - PC HC IS GS IS GS CEC引脚 - - CP CP CP CP CP CP WKUP输入使能 - - IP IP IP IP IP IP I2C 从机使能 - - PC HC IP GS IS GS I2C 从机使能 - - PC HC IP GS IS GS GPIO IS IE PC HC IS HS IS HS 其它 - - PC HC IS GS IS GS 表中术语的意义解释如下。 类型 表明如“4. 引脚功能一览表”中“引脚列表”所示的引脚状态类型。 所选引脚的功能 表明用户程序所选择的的引脚功能。 CPU 状态 表明下列所示的 CPU 状态。 Document Number: 002-02768 Rev.*B Page 40 of 101 S6E1C3 系列 (1) 复位状态。CPU 由于供电电压过低或者上电复位而被初始化。 (2) 复位状态。CPU 在上电复位完成后，由于外部复位 INITX 输入信号或系统初始化过程而被初始化。 (3) 运行模式或者睡眠模式状态。 计时器模式，实时时钟模式或者停止模式状态。 (4) 待机模式控制寄存器(STB_CTL)中，待机模式引脚电平设置比特(SPL)被设置为“0” 。 (5) 计时器模式，实时时钟模式或者停机模式状态。 待机模式控制寄存器(STB_CTL)中，待机模式引脚电平设置比特(SPL)被设置为“1” 。 (6) 深度待机停止模式或者深度待机实时时钟模式。 (7) 深度待机停止模式或者深度待机实时时钟模式。待机模式控制寄存器(STB_CTL)中，待机模式引脚电 平设置比特(SPL)被设置为“1” 。 (8) 待机模式控制寄存器(STB_CTL)中，待机模式引脚电平设置比特(SPL)被设置为“0” 。 从深度待机模式唤醒后的运行模式。 I/O 状态保持功能(CONTX)被固定为“1” 。 每个引脚的状态 引脚状态列中，状态符号的意义如下所示。 IS 数字输出无效 (高阻)。上拉电阻关闭。数字输入关闭并且输入被固定在“0” 。 IE 数字输出无效 (高阻)。上拉电阻关闭。数字输入未关闭。 IP 数字输出无效 (高阻)。上拉电阻由 PCR 寄存器设定。数字输入未关闭。 IE/IS OE 数字输出无效 (高阻)。上拉电阻关闭。当晶振停止的情况下，数字输入关闭；当晶振工作时，数字 输入不关闭。 晶振处于工作状态。但是在某些 CPU 工作模式下可能会被停止。 请查看外设功能手册中“低功耗模式”一章中的详细描述。 OS 晶振停止状态(高阻)。 UE USB I/O 功能由 USB 控制器控制。 US USB I/O 功能无效(高阻)。 PC 数字输出和上拉电阻由 GPIO 或者相关外设寄存器控制。数字输入未关闭。 CP 数字输出和上拉电阻由 GPIO 或者相关外设寄存器控制。上拉电阻关闭；数字输入未关闭。 HC 数字输出和上拉电阻保持了在进入当前 CPU 状态之前的状态。数字输入未关闭。 HS 数字输出和上拉电阻保持了在进入当前 CPU 状态之前的状态。数字输入关闭。 GS 数字输出和上拉电阻保持了在进入当前 CPU 状态之前相应 GPIO 功能的状态。数字输入关闭。 补充提示 补充提示如下。 Document Number: 002-02768 Rev.*B Page 41 of 101 S6E1C3 系列 *1 在此类型中，当内部晶振功能被选中，数字输出将无效 (高阻)。上拉电阻关闭，数字输入关闭并且 输入被固定在“0” 。 *2 在此类型中，当数字 I/O 功能被选中，内部晶振功能将无效。 *3 在此类型中，当模拟输入功能被选中，数字输入将无效 (高阻)。 上拉电阻关闭，数字输入关闭并且 输入被固定在“0” 。 *4 在此类型中， 当数字 I/O 功能被选中，模拟输入功能将无效。 *5 在此情况下，PCR 寄存器将被初始化为“1” ，上拉电阻打开。 *6 *7 在此类型中，当数字 I/O 功能被选中，USB I/O 功能将无效。 此引脚不带上拉电阻。 在此类型中，当 USB I/O 功能被选中，数字输出将无效 (高阻)。 数字输入关闭并且输入被固定在“0” 。 Document Number: 002-02768 Rev.*B Page 42 of 101 S6E1C3 系列 11. 电气特性 11.1 绝对最大额定值 参数 1, 2 电源电压* * 1, 3 模拟基准电压* * 符号 VCC AVRH 1 VI 输入电压* 1 模拟引脚输入电压* 1 输出电压* 4 L 电平最大输出电流* 5 L 电平平均输出电流* L 电平最大总输出电流 6 L 电平平均总输出电流* 4 H 电平最大输出电流* 5 H 电平平均输出电流* 5 H 电平平均输出电流* H 电平最大总输出电流 6 H 电平平均总输出电流* 功耗 额定值 最小 VSS - 0.5 VSS - 0.5 VSS - 0.5 VSS - 0.5 VIA VSS - 0.5 VO VSS - 0.5 IOL IOLAV ∑IOL ∑IOLAV IOH IOHAV ∑IOH ∑IOHAV PD TSTG - 55 最大 VSS + 4.6 VSS + 4.6 VCC + 0.5 (≤ 4.6 V) VSS + 6.5 VCC + 0.5 (≤ 4.6 V) Vcc + 0.5 (≤ 4.6 V) 10 4 100 50 - 10 -4 - 100 - 50 200 + 150 单位 备注 V V V V 耐 5V V V mA mA mA mA mA mA mA mA mW °C 4 mA 类型 4 mA 类型 4 mA 类型 4 mA 类型 *1: 这些参数基于 VSS= 0V 条件。 *2: VCC 不可低于 VSS - 0.5V。 *3: 确保接通电源时，电压不超过 VCC+ 0.5 V。 *4: 最大输出电流为单一引脚的峰值。 *5: 平均输出电流为在 100 ms 内流经单一引脚的平均电流。 *6: 平均总输出电流为在 100 ms 内流经所有引脚的平均电流。 <警告> − 如在半导体器件上施加的负荷（电压、电流、温度等）超过绝对最大额定值，将会导致该器件永久损坏。请勿超过上述绝对最大 额定值。 Document Number: 002-02768 Rev.*B Page 43 of 101 S6E1C3 系列 11.2 推荐工作条件 (VSS= 0.0V) 参数 电源电压 模拟基准电压 滤波电容器 符号 条件 VCC - AVRH - AVRL CS 值 单位 备注 最小 3 1.65 * 最大 3.6 3.0 3.6 V *1 2.7 VCC V VCC ≥ 2.7 V - VCC VSS VCC VSS V V VCC < 2.7 V - 1 10 μF - 40 + 105 °C 用于内部 2 regulator* 工作温度 Ta *1: P81/UDP0 和 P80/UDM0 引脚用作 USB (UDP0, UDM0) 时。 V *2: 滤波电容器的连接参见“9. 芯片使用注意事项”中“C 引脚”。 *3: 低于或高于最小电源电压/中断检测电压时，只有内置高速 CR （包括主 PLL）或内置低速 CR 的指令执行和低电压检测功能可 运行。 <警告> 1. 为确保半导体器件的正常工作，须满足所推荐的运行环境或条件。器件在所推荐的环境或条件下运行时，其全部电气特性均可得 到保证。 2. 请务必在所推荐的工作环境或条件范围内使用该半导体器件。如超出上述范围使用，可能会影响该器件的可靠性并导致故障。 3. 本公司对本数据手册中记载的使用、工作条件或组合不作任何保证。 4. 如用户欲在所列条件之外使用器件，请务必事先联系销售代表。 Document Number: 002-02768 Rev.*B Page 44 of 101 S6E1C3 系列 11.3 DC 特性 11.3.1 额定电流 符号 （引脚名称） HCLK 频率*4 条件 8 MHz 外部时钟输入，打开 PLL 执行 NOP 代码 内置高速 CR 停止 所有外部时钟被 CKENx 停止 运行模式，执行 Flash 内的代码 *8 8 MHz 外部时钟输入，打开 PLL *8 执行基准检测代码 内置高速 CR 停止 PCLK1 停止 8 MHz 晶振，打开 PLL *8 执行 NOP 代码 内置高速 CR 停止 所有外部时钟被 CKENx 停止 Icc (VCC) 8 MHZ 20 MHZ 1.4 2.6 最大*2 2.7 4.1 40 MHZ 3.9 5.6 8 MHZ 20 MHZ 1.3 2.3 3.8 40 MHZ 3.4 5.1 8 MHZ 20 MHZ 1.6 2.8 3.0 4.4 40 MHZ 4.1 5.9 8 MHZ 单位 备注 mA *3 mA *3 mA *3, *9 mA *3 2.6 运行模式，执行 RAM 内的代 码 8 MHz 外部时钟输入，打开 PLL *8 执行 NOP 代码 内置高速 CR 停止 所有外部时钟被 CKENx 停止 20 MHZ 1.0 1.7 2.9 40 MHZ 2.7 4.0 运行模式，执行 Flash 内的代码 8 MHz 外部时钟输入，打开 PLL *8 执行 NOP 代码 内置高速 CR 停止 所有外部时钟被 CKENx 停止 40 MHZ 1.6 3.1 mA *3,*6,*7 8 MHZ 1.1 2.4 mA *3 运行模式，执行 Flash 内的代码 内置高速 CR*5 执行 NOP 代码 所有外部时钟被 CKENx 停止 32kHz 晶振 执行 NOP 代码 所有外部时钟被 CKENx 停止 内置低速 CR 执行 NOP 代码 所有外部时钟被 CKENx 停止 32 kHZ 240 1264 μA *3 100 kHZ 246 1271 μA *3 8 MHZ 20 MHZ 1.9 2.4 mA *3 40 MHZ 0.8 1.3 1.8 内置高速 CR*5 所有外部时钟被 CKENx 停止 8 MHZ 0.6 1.7 mA *3 32kHz 晶振 所有外部时钟被 CKENx 停止 32 kHZ 237 1261 μA *3 内置低速 CR*5 所有外部时钟被 CKENx 停止 100 kHZ 238 1262 μA *3 8 MHz 外部时钟输入，打开 PLL *8 所有外部时钟被 CKENx 停止 Iccs (VCC) 值 典型*1 休眠模式 2.1 3.0 *1 :TA=+25°C,VCC=3.3V *2 : TA=+105°C,VCC=3.6V *3 : 所有端口固定 *4 : PCLK0 设置为 8 分频 *5 : 通过调节将频率设置为 8 MHz *6 : Flash 同步设置为 FRWTR.RWT=111 且 FSYNDN.SD=1111 *7 : VCC=1.65V *8 : HCLK=8MHz 时，PLL 关闭 *9 : When IMAINSEL bit(MOSC_CTL:IMAINSEL) is “10” (default). Document Number: 002-02768 Rev.*B Page 45 of 101 S6E1C3 系列 参数 符号 （引脚名 称） ICCH (VCC) 电源电流 ICCT (VCC) ICCR (VCC) 条件 停止模式 副定时器模式 RTC 模式 值 单位 备注 典型 最大 Ta=25℃ Vcc=3.3 V 12.4 52.4 μA *1, *2 Ta=25℃ Vcc=1.65 V 12.0 52.0 μA *1, *2 Ta= 105℃ Vcc=3.6 V - 597 μA *1, *2 15.6 55.6 μA *1, *2 15.0 55.0 μA *1, *2 - 601 μA *1, *2 13.2 53.2 μA *1, *2 12.7 52.7 μA *1, *2 - 598 μA *1, *2 Ta=25℃ Vcc=3.3 V 32 kHz 晶振 Ta=25℃ Vcc=1.65 V 32 kHz 晶振 Ta= 105℃ Vcc=3.6 V 32 kHz 晶振 Ta=25℃ Vcc=3.3 V 32 kHz 晶振 Ta=25℃ Vcc=1.65 V 32 kHz 晶振 Ta= 105℃ Vcc=3.6 V 32 kHz 晶振 *1: 所有端口固定。LVD 关闭。闪存关闭。 *2: When CALDONE bit(CAL_CTL:CALDONE) is “1”. In case of “0”, Bipolar Vref current is added. Document Number: 002-02768 Rev.*B Page 46 of 101 S6E1C3 系列 参数 符号 （引脚 名称） RAM 关闭 ICCHD (VCC) 深度待机 停止模式 RAM 开启 电源电 流 RAM 关闭 ICCRD (VCC) 值 条件 深度待机 RTC 模式 RAM 开启 Ta=25°C Vcc=3.3 V Ta=25°C Vcc=1.65 V Ta=105°C Vcc=3.6 V Ta=25°C Vcc=3.3 V Ta=25°C Vcc=1.65 V Ta=105°C Vcc=3.6 V Ta=25°C Vcc=3.3 V Ta=25°C Vcc=1.65 V Ta=105°C Vcc=3.6 V Ta=25°C Vcc=3.3 V Ta=25°C Vcc=1.65 V Ta=105°C Vcc=3.6 V 单位 备注 1.85 μA *1, *2 0.56 1.83 μA *1, *2 - 46 μA *1, *2 0.78 6.6 μA *1, *2 0.76 6.6 μA *1, *2 - 88 μA *1, *2 1.16 2.4 μA *1, *2 1.15 2.4 μA *1, *2 - 46 μA *1, *2 1.37 7.2 μA *1, *2 1.35 7.2 μA *1, *2 - 88 μA *1, *2 典型 最大 0.58 *1: 所有端口固定。LVD 关闭。 *2: When CALDONE bit(CAL_CTL:CALDONE) is “1”. In case of “0”, Bipolar Vref current is added. Document Number: 002-02768 Rev.*B Page 47 of 101 S6E1C3 系列 LVD 电流 （VCC=1.65V ～ 3.6V，VSS= 0V，TA=- 40°C ～ +105°C) 参数 符号 引脚名 称 条件 低电压检测电路 (LVD) 电源电流 ICCLVD VCC 运行时 值 典型 0.15 0.10 Bipolar Vref 电流 最大 0.3 0.3 单位 μA μA 备注 产生复位时 产生中断时 （VCC=1.65V ～ 3.6V，VSS= 0V，TA=- 40°C ～ +105°C) 参数 符号 Bipolar Vref 电流 ICCBGR 引脚名 称 VCC 值 条件 典型 100 运行时 最大 200 单位 备注 μA 闪存电流 （VCC=1.65V ～ 3.6V，VSS= 0V，TA=- 40°C ～ +105°C) 参数 符号 引脚名 称 条件 闪存写入/擦除电 流 ICCFLASH VCC 写入/擦除时 符号 ICCAD 引脚名 称 VCC ICCAVRH AVRH 值 典型 最大 4.4 5.6 A/D 转换器电流 参数 电源电流 基准电源电流 (AVRH) 单位 备注 mA (VCC=1.65V ～ 3.6V，VSS= 0V，TA=- 40°C ～ +105°C) 值 条件 单位 运行时 典型 0.5 最大 0.75 运行时 0.69 1.3 mA 停止时 0.1 1.3 μA 备注 mA AVRH=3.6 V 外设电流消耗 (VCC= 3.3V，TA=25°C) 时钟模式 HCLK PCLK1 频率 (MHz) 20 外设 条件 8 GPIO 所有端口运行时 0.05 0.12 0.23 DSTC 2ch 运行时 0.02 0.06 0.10 USB 1ch 运行时 0.13 0.13 0.13 基本定时器 4ch 运行时 0.02 0.05 0.10 ADC 1unit 运行时 0.04 0.10 0.21 多功能串口 1ch 运行时 0.01 0.03 0.06 多功能串口-I2S 1ch 运行时 0.02 0.05 0.08 智能卡接口 1ch 运行时 0.04 0.08 0.18 40 单位 备注 mA mA *1 mA *1 USB 自身使用 48MHz 的时钟。 Document Number: 002-02768 Rev.*B Page 48 of 101 S6E1C3 系列 11.3.2 引脚特性 参数 H 电平输入电压 （迟滞输入） L 电平输入电压 （迟滞输入） （VCC = 1.65V ～ 3.6V，VSS= 0V, TA=- 40°C ～ +105°C） L 电平输出电压 最大 - VCC +0.3 V VCC × 0.8 VCC × 0.7 - VSS +5.5 V VSS - 0.3 - 引脚名称 条件 VCC ≥ 2.7 V VCC × 0.8 VIHS CMOS 迟滞 输入引脚， MD0、MD1 VCC < 2.7 V VCC × 0.7 耐 5V 输入 引脚 VCC ≥ 2.7 V VCC < 2.7 V CMOS 迟滞 输入引脚， MD0、MD1 VCC ≥ 2.7 V VILS 耐 5V 输入 引脚 H 电平输出电压 值 典型 符号 VOH 4 mA 类型 VOL 4 mA 类型 输入漏电流 IIL - 上拉电阻值 RPU 上拉引脚 输入电容 CIN 除 VCC, VSS, AVRH 以外 Document Number: 002-02768 Rev.*B 最小 VCC < 2.7 V VCC ≥ 2.7 V VCC × 0.2 单位 V VCC × 0.3 - VCC × 0.2 - VCC × 0.3 - VCC V VSS - 0.4 V -5 - +5 μA VCC ≥ 2.7 V 21 33 48 VCC < 2.7 V - - 88 - - 5 15 VCC < 2.7 V VCC ≥ 2.7 V, IOH = - 4 mA VCC < 2.7 V, IOH = - 2 mA VCC ≥ 2.7 V, IOL 4 mA VCC < 2.7 V, IOL=2 mA - 备注 VSS - 0.3 VCC - 0.5 V VCC - 0.45 kΩ pF Page 49 of 101 S6E1C3 系列 11.4 AC 特性 11.4.1 主时钟输入特性 参数 （VCC= 1.65V ～ 3.6V，VSS= 0V，TA=- 40°C ～ +105°C) 符号 引脚名 称 FCH 输入频率 X0, X1 值 条件 单位 备注 最小 最大 VCC ≥ 2.7V VCC < 2.7V 8 8 48 20 MHz 连接晶振时 - 8 48 MHz 使用外部时钟时 - 20.83 125 ns 使用外部时钟时 输入时钟周期 tCYLH 输入时钟脉宽 - PWH/tCYLH, PWL/tCYLH 45 55 % 使用外部时钟时 tCF, tCR - - 5 ns 使用外部时钟时 输入时钟上升/下降时 间 *1 内部工作时钟 频率 FCM - - - 40.8 MHz 主时钟 FCC FCP0 FCP1 - - - 40.8 40.8 40.8 MHz MHz MHz 基本时钟 (HCLK/FCLK) 2 APB0 总线时钟* 2 APB1 总线时钟* tCYCCM tCYCC tCYCP0 tCYCP1 - - 24.5 - ns 基本时钟 (HCLK/FCLK) - ns ns ns APB0 总线时钟* 2 APB1 总线时钟* 连接晶振时 24.5 24.5 24.5 *1: 有关各内部工作时钟的详细资料，请参照“FM0+系列外设手册”“时钟”一章。 *1 内部工作时钟 周期 2 *2: 有关各外设连接的 APB 总线的详细资料，请参照 “8. 框图” tCYLH X0 0.8 × Vcc 0.8 × Vcc 0.2 × Vcc PWH PWL tCF Document Number: 002-02768 Rev.*B 0.8 × Vcc 0.2 × Vcc tCR Page 50 of 101 S6E1C3 系列 11.4.2 副时钟输入特性 参数 输入频率 （VCC= 1.65V ～ 3.6V，VSS= 0V，TA=- 40°C ～ +105°C) 符号 引脚名 称 fCL X0A, X1A - PWH/tCYLL, 输入时钟脉宽 PWL/tCYLL 有关所使用的晶振器，请参见“7.芯片使用注意事项”中“副晶振”。 输入时钟周期 tCYLL 值 条件 单位 备注 最小 典型 最大 32 32.768 - 100 kHz kHz 连接晶振时 使用外部时钟时 10 - 31.25 μs 使用外部时钟时 45 - 55 % 使用外部时钟时 tCYLL 0.8 × Vcc 0.8 × Vcc X0A 0.2 × Vcc PWH Document Number: 002-02768 Rev.*B 0.8 × Vcc 0.2 × Vcc PWL Page 51 of 101 S6E1C3 系列 11.4.3 内置 CR 振荡特性 内置高速 CR 参数 （VCC= 1.65V ～ 3.6V，VSS= 0V，TA=- 40°C ～ +105°C) 符号 值 条件 Ta = - 10°C to + 105°C, 时钟频率 频率稳定时间 最小 典型 最大 7.92 8 8.08 单位 MHz FCRH tCRWT 备注 调节后*1 Ta = - 40°C to + 105°C, 7.84 8 8.16 MHz - - - 300 μs *2 *1: 使用闪存内 CR 调节区的值作为频率调节值使用时。 *2: 该时间为从设置调节值到高速 CR 时钟频率稳定之间的一段时间。设置了调节值后，经过频率稳定所需时间后可将高速 CR 时 钟作为源时钟。 内置低速 CR 参数 时钟频率 （VCC= 1.65V ～ 3.6V，VSS=A0V，TA=- 40°C ～ +105°C) 符号 条件 fCRL - Document Number: 002-02768 Rev.*B 值 最小 标准 最大 50 100 150 单位 备注 kHz Page 52 of 101 S6E1C3 系列 11.4.4 主 PLL 的工作条件（主时钟用作 PLL 的输入时钟时） 参数 符号 1 PLL 振荡稳定等待时间* （锁定时间） PLL 输入时钟频率 PLL 倍频率 PLL 模块振荡时钟频率 2 主 PLL 时钟频率* 3 USB 时钟频率* *1: 等待时间为 PLL 晶振稳定所需的时间。 （VCC= 1.65V ～ 3.6V，VSS= 0V，TA=- 40°C ～ +105°C) 值 单位 最小 典型 最大 tLOCK 50 - - μs FPLLI FPLLO FCLKPLL FCLKSPLL 8 5 75 - - 16 18 150 40 48 MHz 倍频 MHz MHz MHz 备注 *2: 有关主 PLL 时钟 (CLKPLL) 的详细资料，请参照“FM0+系列外设手册中”中“时钟”一章。 *3: 有关主 USB 时钟的详细资料，请参照“FM0+系列外设手册-通信模块部分”中“USB 时钟产生器”一章。 主 PLL 连接图 PLL 模 块 振 荡 时钟 PLL 输 入 时钟 主时钟 (CLKMO) K 分频 主 PLL 时钟 (CLKPLL) M 分频 主 PLL 高速 CR 时钟 (CLKHC) N 分频 USB 时钟 USB 时 钟分频 11.4.5 主 PLL 的工作条件（内置高速 CR 时钟用作主 PLL 的输入时钟时） （VCC= 1.65V ～ 3.6V，VSS= 0V，TA=- 40°C ～ +105°C) 最小 值 典 型 最大 tLOCK 50 - - μs FPLLI FPLLO FCLKPLL 7.84 9 75 - 8 - 8.16 18 150 40.8 MHz 倍频 MHz MHz 参数 符号 PLL 振荡稳定等待时间* （锁定时间） 1 PLL 输入时钟频率 PLL 倍频率 PLL 模块振荡时钟频率 2 主 PLL 时钟频率* *1: 等待时间为 PLL 晶振稳定的时间。 单位 备注 *2: 有关主 PLL 时钟 (CLKPLL) 的详细资料，请参照“FM0+系列外设手册”中“时钟”一章 注意事项： − 对于主 PLL 源时钟，务必输入频率经过调整的高速 CR 时钟 (CLKHC)。 设置 PLL 倍频率时，请考虑内置高速 CR 时钟的精确度并防止主时钟超过最大频率。 Document Number: 002-02768 Rev.*B Page 53 of 101 S6E1C3 系列 11.4.6 复位输入特性 (VCC = 1.65 V ~ 3.6 V, VSS= 0 V, TA=- 40°C 参数 符号 引脚名称 条件 复位输入时间 tINITX INITX - 值 11.4.7 上电复位时序 参数 最小 最大 500 - 单位 备注 ns (VCC= 1.65 V ~ 3.6 V, VSS= 0 V, TA=- 40°C 符号 电源上升时间 tVCCR 电源切断时间 tOFF 上电复位释放时间 tPRT 引脚名称 VCC 值 ~ +105°C) 单位 最小 最大 0 - ms 1 - ms 0.43 3.4 ms ~ +105°C) 备注 VCC < 0.2V VCC_minimum VCC VDH_minimum 0.2V 0.2V tVCCR tOFF tPRT Internal reset Reset active CPU Operation 0.2V Release start 术语 VCC 最小值：推荐工作条件的最小 VCC。 最小值：低电压检测复位的最低检测电压。 参见“11.7 低压检测特性” 。 VDH Document Number: 002-02768 Rev.*B Page 54 of 101 S6E1C3 系列 11.4.8 基本定时器输入时序 定时器输入时序 （VCC= 1.65V ～ 3.6V，VSS= 0V，TA=- 40°C ～ +105°C) 参数 输入脉宽 符号 引脚名称 条件 tTIWH,tTIWL TIOAn/TIOBn（用 作 ECK、TIN 时） - 值 最小 最大 2tCYCP - 单位 备注 ns tTIWL tTIWH ECK VIHS VIHS TIN VILS VILS 触发输入时序 （VCC= 1.65V ～ 3.6V，VSS= 0V，TA=- 40°C ～ +105°C) 参数 输入脉宽 符号 引脚名称 条件 tTRGH,tTRGL TIOAn/TIOBn（用 作 TGIN 时） - tTRGH TGIN VIHS 值 最小 最大 2tCYCP - 单位 备注 ns tTRGL VIHS VILS VILS 注意事项： − tCYCP 指 APB 总线时钟的周期。 有关连接到基本定时器的 APB 总线序号，请参见“8.框图”。 Document Number: 002-02768 Rev.*B Page 55 of 101 S6E1C3 系列 11.4.9 CSIO/SPI/UART 时序 CSIO (SPI=0, SCINV=0) 参数 （VCC= 1.65V ～ 3.6V，VSS= 0V，TA=- 40°C ～ +105°C) 符号 串行时钟周期 tSCYC SCK ↓ → SOT 延迟时间 tSLOVI 引脚名 称 SCKx SCKx, SOTx SCKx, SINx SCKx, SINx 条件 主控模式 VCC < 2.7 V 最小 最大 4 tCYCP - VCC ≥ 2.7 V 最小 最大 4 tCYCP - 单位 ns - 30 + 30 - 20 + 20 ns 50 - 36 - ns 0 - 0 - ns - ns - ns SIN → SCK ↑ 建立时间 tIVSHI SCK ↑ → SIN 保持时间 tSHIXI 串行时钟 L 脉宽 tSLSH SCKx 2 tCYCP 10 - 串行时钟 H 脉宽 tSHSL SCKx tCYCP + 10 - SCK ↓ → SOT 延迟时间 tSLOVE - 50 - 30 ns 10 - 10 - ns 20 - 20 - ns - 5 5 - 5 5 ns ns SIN → SCK ↑ 建立时间 tIVSHE SCK ↑ → SIN 保持时间 tSHIXE SCK 下降时间 SCK 上升时间 tF tR SCKx, SOTx SCKx, SINx SCKx, SINx SCKx SCKx 从属模式 2 tCYCP 10 tCYCP + 10 注意事项： − 上述 AC 特性为时钟同步模式下的特性。 − tCYCP 指 APB 总线时钟周期。有关连接到多功能串口的 APB 总线序号，请参见“8.框图。” − 这些特性仅适用于重定位端口号相同时。例如，不适用于 SCKx_0 和 SOTx_1 组合。 − 外部负载电容 CL=30 pF Document Number: 002-02768 Rev.*B Page 56 of 101 S6E1C3 系列 tSCYC VOH SCK VOL VOL tSLOVI VOH SOT VOL tIVSHI SIN tSHIXI VIH VIH VIL VIL 主控模式 tSLSH SCK VIH tF tSHSL VIL VIL tSLOVE SOT VIH tR VOH VOL tIVSHE SIN VIH VIH VIL tSHIXE VIH VIL 从属模式 Document Number: 002-02768 Rev.*B Page 57 of 101 S6E1C3 系列 CSIO (SPI=0, SCINV=1) 参数 (VCC= 1.65 V ~ 3.6 V, VSS= 0 V, TA=- 40°C ~ +105°C) 符号 引脚 名称 SCKx SCKx, SOTx SCKx, SINx SCKx, SINx 串行时钟周期 tSCYC SCK ↑ → SOT 延迟时间 tSHOVI SIN → SCK ↓ 建立时间 tIVSLI SCK ↓ → SIN 保持时间 tSLIXI 串行时钟 L 脉宽 tSLSH SCKx 串行时钟 H 脉宽 tSHSL SCK ↑ → SOT 延迟时间 tSHOVE SIN → SCK ↓ 建立时间 tIVSLE SCK ↓ → SIN 保持时间 tSLIXE SCKx SCKx, SOTx SCKx, SINx SCKx, SINx SCKx SCKx SCK 下降时间 SCK 上升时间 tF tR 条件 主控模式 单位 ns - 30 + 30 - 20 + 20 ns 50 - 36 - ns 0 - 0 - ns - ns - ns 2 tCYCP 10 tCYCP + 10 从属模式 VCC ≥ 2.7V 最小 最大 4 tCYCP - VCC < 2.7V 最小 最大 4 tCYCP - - 2 tCYCP 10 tCYCP + 10 - 50 - 33 ns 10 - 10 - ns 20 - 20 - ns - 5 5 - 5 5 ns ns - 注意事项： − 上述 AC 特性为时钟同步模式下的特性。 − tCYCP 指 APB 总线时钟的周期。有关连接到多功能串口的 APB 总线序号，请参见“8.框图。” − 这些特性仅适用于重定位端口号相同时。例如，不适用于 SCKx_0 和 SOTx_1 组合。 − 外部负载电容 CL=30 pF Document Number: 002-02768 Rev.*B Page 58 of 101 S6E1C3 系列 tSCYC VOH SCK VOH VOL tSHOVI VOH SOT VOL tIVSLI VIH SIN tSLIXI VIH VIL VIL 主控模式 tSHSL SCK tSLSH VIH VIH VIL tR tF tSHOVE SOT VOH VOL tIVSLE SIN VIL VIL VIH VIL tSLIXE VIH VIL 从属模式 Document Number: 002-02768 Rev.*B Page 59 of 101 S6E1C3 系列 SPI (SPI=1, SCINV=0) 参数 (VCC= 1.65 V ~ 3.6 V, VSS= 0 V, TA=- 40°C ~ +105°C) 符号 引脚 名称 SCKx SCKx, SOTx SCKx, SINx SCKx, SINx SCKx, SOTx 串行时钟周期 tSCYC SCK ↑ → SOT 延迟时间 tSHOVI SIN → SCK ↓ 建立时间 tIVSLI SCK ↓ → SIN 保持时间 tSLIXI SOT → SCK ↓ 延迟时间 tSOVLI 串行时钟 L 脉宽 tSLSH SCKx 串行时钟 H 脉宽 tSHSL SCK ↑ → SOT 延迟时间 tSHOVE SIN → SCK ↓ 建立时间 tIVSLE SCK ↓ → SIN 保持时间 tSLIXE SCKx SCKx, SOTx SCKx, SINx SCKx, SINx SCKx SCKx SCK 下降时间 SCK 上升时间 tF tR 条件 主控模式 单位 ns - 30 + 30 - 20 + 20 ns 50 - 36 - ns 0 - 0 - ns - ns - ns - ns 2 tCYCP 30 2 tCYCP 10 tCYCP + 10 从属模式 VCC ≥ 2.7 V 最小 最大 4 tCYCP - VCC < 2.7 V 最小 最大 4 tCYCP - - 2 tCYCP 30 2 tCYCP 10 tCYCP + 10 - 50 - 33 ns 10 - 10 - ns 20 - 20 - ns - 5 5 - 5 5 ns ns - 注意事项： − 上述 AC 特性为时钟同步模式下的特性。 − tCYCP 指 APB 总线时钟的周期。有关连接到多功能串口的 APB 总线序号，请参见“8.框图。” − 这些特性仅适用于重定位端口号相同时。例如，不适用于 SCKx_0 和 SOTx_1 组合。 − 外部负载电容 CL=30 pF Document Number: 002-02768 Rev.*B Page 60 of 101 S6E1C3 系列 tSCYC SCK tSOVLI SOT VOH VOL VOH VOL VOH VOL VIH VIL SIN VOL tSHOVI tIVSLI tSLIXI VIH VIL 主控模式 tSLSH VIH SCK * SOT VIL tSHSL VIL tF tR VOH VOL SIN VIH VIL tIVSLE tSLIXE VIH VIH tSHOVE VOH VOL VIH VIL 从属模式 写入 TDR 寄存器时发生变化 Document Number: 002-02768 Rev.*B Page 61 of 101 S6E1C3 系列 SPI (SPI=1, SCINV=1) 参数 (VCC= 1.65V ~3.6V, VSS= 0V, TA=- 40°C ~ +105°C) 符号 引脚 名称 SCKx 串行时钟周期 tSCYC SCK ↓ → SOT 延迟时间 tSLOVI SIN → SCK ↑ 建立时间 tIVSHI SCK ↑ → SIN 保持时间 tSHIXI SOT → SCK ↑ 延迟时间 tSOVHI 串行时钟 L 脉宽 tSLSH SCKx 串行时钟 H 脉宽 tSHSL SCK ↓ → SOT 延迟时间 tSLOVE SIN → SCK ↑ 建立时间 tIVSHE SCK ↑ → SIN 保持时间 tSHIXE SCKx SCKx, SOTx SCKx, SINx SCKx, SINx SCKx SCKx SCK 下降时间 SCK 上升时间 tF tR 条件 SCKx, SOTx SCKx, SINx SCKx, SINx SCKx, SOTx 主控模式 VCC < 2.7 V 最小 最大 4 tCYCP - 单位 ns - 30 + 30 - 20 + 20 ns 50 - 36 - ns 0 - 0 - ns - ns - ns - ns 2 tCYCP 30 2 tCYCP 10 tCYCP + 10 从属模式 VCC ≥ 2.7 V 最小 最大 4 tCYCP - - 2 tCYCP 30 2 tCYCP 10 tCYCP + 10 - 50 - 33 ns 10 - 10 - ns 20 - 20 - ns - 5 5 - 5 5 ns ns - 注意事项： − 上述 AC 特性为时钟同步模式下的特性。 − tCYCP 指 APB 总线时钟周期。有关连接到多功能串口的 APB 总线序号，请参见“8.框图。” − 这些特性仅适用于重定位端口号相同时。例如，不适用于 SCKx_0 和 SOTx_1 组合。 − 外部负载电容 CL=30 pF Document Number: 002-02768 Rev.*B Page 62 of 101 S6E1C3 系列 tSCYC VOH SCK tSOVHI SOT tSLOVI VOH VOL VOH VOL tSHIXI tIVSHI VIH VIL SIN VOH VOL VIH VIL 主控模式 tF SCK SOT VIL VIH VIL tSLOVE VOH VOL tIVSHE SIN VIH tSLSH VIL VOH VOL tSHIXE VIH VIL VIH VIL 从属模式 Document Number: 002-02768 Rev.*B Page 63 of 101 S6E1C3 系列 使用 CSIO/SPI 芯片选择时 (SCINV=0, CSLVL=1) 参数 SCS↓→SCK↓ 建立时间 符号 条件 tCSSI (VCC= 1.65V ~3.6V, VSS= 0V, TA=- 40°C ~ +105°C) VCC < 2.7 V VCC ≥ 2.7 V 单位 最小 最大 最小 最大 (*1)-50 (*1)+0 (*1)-50 (*1)+0 ns SCK↑→SCS↑ 保持时间 tCSHI (*2)+0 (*2)+50 (*2)+0 (*2)+50 ns SCS 取消时间 tCSDI (*3)-50 (*3)+50 (*3)-50 (*3)+50 ns SCS↓→SCK↓ 建立时间 tCSSE 3tCYCP+30 - 3tCYCP+30 - ns SCK↑→SCS↑ 保持时间 tCSHE SCS 取消时间 tCSDE SCS↓→SOT 延迟时间 SCS↑→SOT 延迟时间 主控模式 0 - 0 - ns 3tCYCP+30 - 3tCYCP+30 - ns tDSE - 55 - 40 ns tDEE 0 - 0 - ns 从属模式 *1: CSSU 值 × 串行芯片选择时钟周期。 *2: CSHD 值 × 串行芯片选择时钟周期。 *3: CSDS 值 × 串行芯片选择时钟周期。不考虑 CSDS 值设置，串行芯片选择引脚从无效到重新有效期间需要 5tCYCP 或更多时间。 注意事项： − tCYCP 指 APB 总线时钟的周期。有关连接到多功能串口的 APB 总线序号，请参见“8.框图。” − 有关 CSSU、CSHD、CSDS 和串行芯片选择工作时钟的信息，请参见“FM0 + 系列外设手册。” − 这些特性仅保证相同的重定位端口号。例如，这些特性不保证 SCKx_0 和 SCSIx_1 的组合。 − 外部负载电容 CL=30pF 时。 Document Number: 002-02768 Rev.*B Page 64 of 101 S6E1C3 系列 SCSO tCSSI tCSHI tCSDI tCSHE tCSDE SCK SOT (SPI=0) SOT (SPI=1) 主控模式 SCSI tCSSE SCK tDEE SOT (SPI=0) tDSE SOT (SPI=1) 从属模式 Document Number: 002-02768 Rev.*B Page 65 of 101 S6E1C3 系列 使用 CSIO/SPI 芯片选择时 (SCINV=1, CSLVL=1) 参数 SCS↓→SCK↑ 时间 SCK↓→SCS↑ 时间 SCS 取消时间 SCS↓→SCK↑ 时间 SCK↓→SCS↑ 时间 符号 建立 保持 建立 保持 条件 (VCC= 1.65V ~3.6V, VSS= 0V, TA=- 40°C ~ +105°C) VCC<2.7 V VCC ≥ 2.7 V 单位 最小 最大 最小 最大 (*1)-50 (*1)+0 (*1)-50 (*1)+0 ns (*2)+0 (*2)+50 (*2)+0 (*2)+50 ns tCSDI (*3)-50 (*3)+50 (*3)-50 (*3)+50 ns tCSSE 3tCYCP+30 - 3tCYCP+30 - ns tCSHE 0 - 0 - ns 3tCYCP+30 - 3tCYCP+30 - ns - 55 - 43 ns 0 - 0 - ns tCSSI tCSHI SCS 取消时间 tCSDE SCS↓→SOT 延迟时 tDSE 间 SCS↑→SOT 延迟时 tDEE 间 *1: CSSU 值 × 串行芯片选择时钟周期。 主控模式 从属模式 *2: CSHD 值 × 串行芯片选择时钟周期。 *3: CSDS 值 × 串行芯片选择时钟周期。不考虑 CSDS 值设置，串行芯片选择引脚从无效到重新有效期间需要 5tCYCP 或更多时间。 注意事项： − tCYCP 指 APB 总线时钟的周期。有关连接到多功能串口的 APB 总线序号，请参见“8.框图。” − 有关 CSSU、CSHD、CSDS 和串行芯片选择时序工作时钟的信息，请参见“FM0 + 系列外设手册。” − 这些特性仅保证相同的重定位端口号。例如，这些特性不保证 SCKx_0 和 SCSIx_1 的组合。 − 外部负载电容 CL=30pF 时。 Document Number: 002-02768 Rev.*B Page 66 of 101 S6E1C3 系列 SCSO tCSSI tCSHI tCSDI tCSHE tCSDE SCK SOT (SPI=0) SOT (SPI=1) 主控模式 SCSI tCSSE SCK tDEE SOT (SPI=0) tDSE SOT (SPI=1) 从属模式 Document Number: 002-02768 Rev.*B Page 67 of 101 S6E1C3 系列 使用 CSIO/SPI 芯片选择时 (SCINV=0, CSLVL=0) 参数 SCS↑→SCK↓ 建立时间 符号 条件 tCSSI (VCC= 1.65V ~3.6V, VSS= 0V, TA=- 40°C ~ +105°C) VCC < 2.7 V SCS↑→SCK↓ SCS↑→SCK↓ 建立时间 建立时间 (*1)-50 (*1)+0 VCC ≥ 2.7 V SCS↑→SCK↓ SCS↑→SCK↓ 建立时间 建立时间 (*1)-50 (*1)+0 单 位 ns SCK↑→SCS↓ 保持时间 tCSHI (*2)+0 (*2)+50 (*2)+0 (*2)+50 ns SCS 取消时间 tCSDI (*3)-50 (*3)+50 (*3)-50 (*3)+50 ns SCS↑→SCK↓ 建立时间 tCSSE 3tCYCP+30 - 3tCYCP+30 - ns SCK↑→SCS↓ 保持时间 tCSHE SCS 取消时间 tCSDE SCS↑→SOT 延迟时间 SCS↓→SOT 延迟时间 主控模式 0 - 0 - ns 3tCYCP+30 - 3tCYCP+30 - ns tDSE - 55 - 40 ns tDEE 0 - 0 - ns 从属模式 *1: CSSU 值 × 串行芯片选择时钟周期。 *2: CSHD 值 × 串行芯片选择时钟周期。 *3: CSDS 值 × 串行芯片选择时钟周期。不考虑 CSDS 值设置，串行芯片选择引脚从无效到重新有效期间需要 5tCYCP 或更多时间。 注意事项： − tCYCP 指 APB 总线时钟的周期。有关连接到多功能串口的 APB 总线序号，请参见“8.框图。” − 有关 CSSU、CSHD、CSDS 和串行芯片选择时序工作时钟的信息，请参见“FM0 + 系列外设手册。” − 这些特性仅保证相同的重定位端口号。例如，这些特性不保证 SCKx_0 和 SCSIx_1 的组合。 − 外部负载电容 CL=30pF 时。 Document Number: 002-02768 Rev.*B Page 68 of 101 S6E1C3 系列 tCSDI SCSO tCSSI tCSHI SCK SOT (SPI=0) SOT (SPI=1) 主控模式 tCSDE SCSI tCSSE tCSHE SCK tDEE SOT (SPI=0) tDSE SOT (SPI=1) 从属模式 Document Number: 002-02768 Rev.*B Page 69 of 101 S6E1C3 系列 使用 CSIO/SPI 芯片选择时 (SCINV=1, CSLVL=0) 参数 SCS↑→SCK↑ 建立时间 符号 条件 tCSSI (VCC= 1.65V ~3.6V, VSS= 0V, TA=- 40°C ~ +105°C) VCC < 2.7 V VCC ≥ 2.7 V 最小 最大 最小 最大 (*1)-50 (*1)+0 (*1)-50 (*1)+0 单位 ns SCK↓→SCS↓ 保持时间 tCSHI (*2)+0 (*2)+50 (*2)+0 (*2)+50 ns SCS 取消时间 tCSDI (*3)-50 (*3)+50 (*3)-50 (*3)+50 ns SCS↑→SCK↑ 建立时间 tCSSE 3tCYCP+30 - 3tCYCP+30 - ns SCK↓→SCS↓ 保持时间 tCSHE SCS 取消时间 tCSDE SCS↑→SOT 延迟时间 SCS↓→SOT 延迟时间 主控模式 0 - 0 - ns 3tCYCP+30 - 3tCYCP+30 - ns tDSE - 55 - 40 ns tDEE 0 - 0 - ns 从属模式 *1: CSSU 值 × 串行芯片选择时钟周期。 *2: CSHD 值 × 串行芯片选择时钟周期。 *3: CSDS 值 × 串行芯片选择时钟周期。不考虑 CSDS 值设置，串行芯片选择引脚从无效到重新有效期间需要 5tCYCP 或更多时间。 注意事项： − tCYCP 指 APB 总线时钟的周期。有关连接到多功能串口的 APB 总线序号，请参见“8.框图。” − 有关 CSSU、CSHD、CSDS 和串行芯片选择时序工作时钟的信息，请参见“FM0 + 系列外设手册。” − 这些特性仅保证相同的重定位端口号。例如，这些特性不保证 SCKx_0 和 SCSIx_1 的组合。 − 外部负载电容 CL=30pF 时。 Document Number: 002-02768 Rev.*B Page 70 of 101 S6E1C3 系列 tCSDI SCSO tCSSI tCSHI SCK SOT (SPI=0) SOT (SPI=1) 主控模式 tCSDE SCSI tCSSE tCSHE SCK tDEE SOT (SPI=0) tDSE SOT (SPI=1) 从属模式 Document Number: 002-02768 Rev.*B Page 71 of 101 S6E1C3 系列 UART 外部时钟输入 (EXT=1) 参数 （VCC=1.65V ～ 3.6V，VSS= 0V，TA=- 40°C ～ +105°C) 符号 串行时钟 L 脉宽 串行时钟 H 脉宽 SCK 下降时间 SCK 上升时间 tSLSH tSHSL tF tR 条件 CL=30pF tR SCK Document Number: 002-02768 Rev.*B VIL 值 最小 tCYCP +10 tCYCP +10 - tF tSHSL VIH VIH VIL 最大 5 5 单位 备注 ns ns ns ns tSLSH VIL Page 72 of 101 S6E1C3 系列 11.4.10 外部输入时序 参数 输入脉宽 (VCC= 1.65V ~ 3.6V, VSS= 0V, TA=- 40°C~ +105°C) 符号 值 引脚名称 条件 单位 备注 ADTGx - 2 tCYCP* - ns A/D 转换器触发 输入 INT00 to INT08, INT12, INT13, INT15, NMIX WKUPx *2 2 tCYCP +100* - ns *3 500 - ns 外部中断，NMI *4 500 - ns 深度待机唤醒 最小 最大 1 tINH, tINL 1 *1: tCYCP 是指 APB 总线时钟周期。有关多功能计时器以及外部中断控制器连接的 APB 总线序号，请参见“8.框图”。 *2: 运行模式和休眠模式时 *3: 计时器模式、RTC 模式和停止模式时 *4: 深度待机 RTC 模式和深度待机停止模式时 tINH VILS Document Number: 002-02768 Rev.*B tINL VILS VIHS VIHS Page 73 of 101 S6E1C3 系列 2 11.4.11 I C 时序/I2C 从机时序 (VCC= 1.65V ~3.6V, VSS= 0V, TA=- 40°C ~ +105°C) 参数 符号 SCL 时钟频率 条件 标准模式 最小 最大 高速模式 最小 最大 单 位 备注 fSCL 0 100 0 400 kHz tHDSTA 4.0 - 0.6 - μs SCL 时钟 L 宽 tLOW 4.7 - 1.3 - μs SCL 时钟 H 宽 tHIGH 4.0 - 0.6 - μs （重复）启动建立时间 SCL ↑ → SDA ↓ tSUSTA 4.7 - 0.6 - μs 数据保持时间 SCL ↓ → SDA ↓ ↑ tHDDAT 0 3.45* 0 0.9* μs 数据建立时间 SDA ↓ ↑ → SCL ↑ tSUDAT 250 - 100 - ns 停止条件建立时间 SCL ↑ → SDA ↑ tSUSTO 4.0 - 0.6 - μs 停止条件和启动条件之间的 总线空闲时间 tBUF 4.7 - 1.3 - μs 噪声过滤器 tSP - 2tCYCP* - ns （重复）启动条件保持时间 SDA ↓ → SCL ↓ CL=30pF, 1 R=(VP/IOL)* - 2 4 2tCYCP* 3 4 *1: R 是指 SCL 和 SDA 总线上的上拉电阻，CL 是指 SCL 和 SDA 总线上的负载电容。VP 是指上拉电阻的电源电压，IOL 是指 VOL 保证电流。 *2: 最大 tHDDAT 至少必须满足的条件是，从机将 SCL 信号保持在 L (tLOW) 的时间不会延长。 2 2 *3: 高速模式 I C 总线芯片可用于标准模式 I C 总线系统，但必须满足 tSUDAT ≥ 250 ns 的要求。 2 *4: tCYCPr 是指 APB 总线时钟周期。有关 I C 连接的 APB 总线序号，请参见“8. 框图”。使用标准模式时，请将 APB 总线时钟设 置在 2MHz 或以上。使用高速模式时，请将 APB 总线时钟设置在 8MHz 或以上。 SDA tSUDAT tLOW tSUSTA tBUF SCL tHDSTA Document Number: 002-02768 Rev.*B tHDDAT tHIGH tHDSTA tSP tSUSTO Page 74 of 101 S6E1C3 系列 2 11.4.12 I S 时序(多功能串口-I2S 时序) （VCC= 1.65V ～ 3.6V，VSS= 0V，TA=- 40°C ～ +105°C) 参数 符号 引脚名称 MI2SCK 最大频率* 2 1 I S 时钟周期* 2 I S 时钟占空比 fMI2SCK tICYC ∆ MI2SCK↓→MI2SWS 延迟时间 tSWDT MI2SCK↓→MI2SDO 延迟时间 tSDDT MI2SDI→MI2SCK↑ 建立时间 tDSST MI2SCK↑→MI2SDI 保持时间 tSDHT MI2SCKx MI2SCKx MI2SCKx MI2SCKx , MI2SWS x MI2SCKx , MI2SDO x MI2SCKx , MI2SDIx MI2SCKx , MI2SDIx MI2SCKx MI2SCKx 1 MI2SCK 下降时间 MI2SCK 上升时间 tF tR VCC<2.7V 最小 最大 6.144 4tCYCP 45% 55% 条件 CL=30pF VCC≥2.7V 最小 最大 6.144 4tCYCP 45% 55% 单位 MHz ns -30 +30 -20 +20 ns -30 +30 -20 +20 ns 50 - 36 - ns 0 - 0 - ns - 5 5 - 5 5 ns ns 2 2 *1: I S 时钟应满足 PCLK (tICYC) 倍频，并且其频率低于 fMI2SCK。详细信息请参见外围资源手册通信模块部分的 I S 一章。 VIH MI2SCK VIH VIL VIL tF tR tSWDT, tSDDT VOH MI2SWS and MI2SDO VOL tDSST MI2SDI VIH VIH VIL VIL MI2SMCK 输入特性 参数 输入频率 输入时钟周期 tSDHT (VCC= 1.65 V to 3.6 V, VSS= 0 V, TA=- 40°C to +105°C) 符号 引脚名称 条件 fCHS MI2SMCK tCYLHS 输入时钟脉宽 Document Number: 002-02768 Rev.*B - 值 单位 最小 最大 - - 12.288 MHz - - 81.3 - ns - PWHS/tCYLHS PWLS/tCYLHS 45 55 % 备注 当使用外部时钟 时 Page 75 of 101 S6E1C3 系列 输入时钟上升和下降时间 tCFS tCRS - - MI2SMCK 输出特性 参数 输出频率 - 5 ns 当使用外部时钟 时 (VCC= 1.65 V to 3.6 V, VSS= 0 V, TA=- 40°C to +105°C) 符号 fCHS Document Number: 002-02768 Rev.*B 引脚名称 MI2SMCK 条件 值 单位 备注 25 MHz VCC ≥ 2.7 V 20 MHz VCC < 2.7 V 最小 最大 - - Page 76 of 101 S6E1C3 系列 11.4.13 智能卡接口特性 (VCC=1.65 V ~ 3.3 V, VSS=0 V, TA=- 40°C ~ +105°C) 参数 符号 引脚名称 输出上升时间 tR 输出下降时间 tF ICx_VCC,ICx_ RST,ICx_CLK,I Cx_DATA 输出时钟频率 fCLK 占空比 ∆ ICx_CLK 条件 CL=30pF 值 最小 最大 4 20 单位 备注 ns 4 20 ns - 20 MHz 45% 55% 当用作智能卡阅读功能时，必须对 ICx_CIN 引脚使用外部上拉电阻(20 kΩ to 50 kΩ)。 Document Number: 002-02768 Rev.*B Page 77 of 101 S6E1C3 系列 11.4.14 SW-DP 时序 （VCC= 1.65V ～ 3.6V，VSS= 0V，TA=- 40°C ～ +105°C) 参数 符号 引脚名 称 条件 SWDIO 建 立 时 间 tSWS SWCLK, SWDIO SWDIO 保 持 时 间 tSWH SWDIO 延 迟 时 间 tSWD 值 单位 最小 最大 - 15 - ns SWCLK, SWDIO - 15 - ns SWCLK, SWDIO - - 45 ns 备注 注意事项： − 外部负载电容 CL=30pF SWCLK VOH VOL tJTAGS VOH VOL SWDIO (输入时) tJTAGH VOH VOL tSWD JTAGD SWDIO (输出时) Document Number: 002-02768 Rev.*B VOH VOL Page 78 of 101 S6E1C3 系列 11.5 12 位 A/D 转换器 A/D 转换器的电气特性（初值） （VCC=1.65V ～ 3.6V，VSS=0V，TA=- 40°C ～ +105°C) ANxx 最小 - 4.5 - 2.5 - 15 值 典型 - 最大 12 4.5 + 2.5 + 15 ANxx AVRH - 15 - AVRH + 15 1.0 - - 4.0 - - 10 - - 0.3 - 1.2 - 3.0 - 1.65 ≤ VCC < 1.8 V 50 - VCC ≥ 2.7 V 200 - 500 - 参数 符号 引脚名称 分辨率 积分非线性误差 微分非线性误差 零值转换电压 VZT 全域转换电压 VFST 1 - 转换时间* 2 Ts 采样时间* 3 比较时钟周期* Tcck - - - 操作等待时间 模拟输入电容 Tstt CAIN - - - 模拟输入电阻 RAIN - - - 通道间不均衡 模拟端口输入漏电流 模拟输入电压 - ANxx ANxx 基准电压 - AVRH VSS 2.7 VCC VSS 单位 备注 bit LSB LSB mV mV VCC ≥ 2.7 V μs 1.8 ≤ VCC < 2.7 V 1.65 ≤ VCC < 1.8 V VCC ≥ 2.7 V 10 1000 μs ns 1.8 ≤ VCC < 2.7 V 1.8 ≤ VCC < 2.7 V 1.65 ≤ VCC < 1.8 V - 1.0 7.5 2.2 5.5 10.5 4 5 AVRH μs pF LSB μA V - VCC V kΩ VCC ≥ 2.7 V 1.8 ≤ VCC < 2.7 V 1.65 ≤ VCC < 1.8 V VCC ≥ 2.7V VCC < 2.7V AVRL VSS V *1: 转换时间=采样时间 (tS)+比较时间 (tC)。 根据以下条件计算出最短转换时间： VCC≥2.7 V 取样时间=0.3μs，比较时间=0.7μs 1.8 ≤VCC<2.7 V 取样时间=1.2 μs，比较时间=2.8μs 1.65 ≤VCC<1.8 V取样时间=3.0μs，比较时间=7.0μs 转换时间需满足采样时间(tss)和比较时钟周期（tcck）的具体要求。 有关采样时间和比较时钟周期的设置详情，请参见“FM0+系列外设手册模拟部分”中的“ A/D 转换器”一章。 A/D 转换器的寄存器设置反映在 APB 总线时钟时序运行上。 有关 A/D 连接的 APB 总线序号，请参见"10. 框图". 基本时钟 (HCLK) 用于生成采样时间和比较时钟周期。 *2: 需要的采样时间随外部阻抗而变化。设置依据（式 1）的计算。 *3: 比较时间 (tC) 是根据（式 2）计算得出的。 Document Number: 002-02768 Rev.*B Page 79 of 101 S6E1C3 系列 ANxx 模拟输入引脚 REXT 比较器 RAIN 模拟信号源 CAIN （式 1） tS≥(RAIN+ REXT ) × CAIN × 9 tS: 取样时间 RAIN: A/D 转换器的输入电阻=2.2kΩ，2.7<VCC<3.6 A/D 转换器的输入电阻=5.5kΩ，1.8<VCC<2.7 A/D 转换器的输入电阻=10.5kΩ，1.65<VCC<1.8 CAIN: A/D 转换器的输入电容=7.5pF REXT: 外部电路的输出阻抗 1.65 <VCC<3.6 时 （式 2）tC=tCCK × 14 tC: 比较时间 tCCK : 比较时钟周期 Document Number: 002-02768 Rev.*B Page 80 of 101 S6E1C3 系列 12 位 A/D 转换器术语定义 分辨率: A/D 转换器分辨出的模拟偏差的等级。 非线性: 实际转换值偏移直线的误差，该直线连接器件上的零转换点 (0b000000000000 ←→0b000000000001) 和同一器件上的全面转换点 (0b111111111110←→0b111111111111)。 微分非线性: 用一个 LSB 改变输出码所需输入电压偏移理想值的误差。 积分非线性 0xFFF 微分非线性 实际转换特性 0xFFE 0x(N+1) {1 LSB(N-1) + VZT} 0xFFD VFSTtSHSL (实测值) VNT 0x004 (实测值) 0xN 理想特性 数字输出 数字输出 实际转换特性 V(N+1)T 0x(N-1) 0x003 (实测值) 实际转换特性 0x002 VNT 理想特性 0x001 0x(N-2) VZTtR(实测值) VSS 实际转换特性 AVRH VSS 模拟输入 数字输出 N 的积分非线性误差= 数字输出 N 的微分非线性误差= 1LSB = N VZT VFST VNT : : : : (实测值) AVRH 模拟输入 VNT - {1LSB × (N - 1) + VZT} 1LSB V(N + 1) T - VNT 1LSB [LSB] - 1 [LSB] VFST– VZT 4094 A/D 转换器的数字输出值。 数字输出由 0x000 至 0x001 变换的电压。 数字输出由 0xFFE 至 0xFFF 变换的电压。 数字输出由 0x(N − 1) 至 0xN 变换的电压。 Document Number: 002-02768 Rev.*B Page 81 of 101 S6E1C3 系列 11.6 USB 特性 (VCC=3.0V ～ 3.6V, VSS=0V, TA=- 40°C ～ +105°C) 输入特性 输出特性 引脚名 称 值 参数 符号 输入 H 电平电压 VIH - 输入 L 电平电压 VIL - 微分输入敏感度 微分共模范围 VDI VCM 输出 H 电平电压 VOH 输出 L 电平电压 VOL 外部下拉电阻 =15kΩ 外部上拉电阻 =1.5kΩ 全速 全速 全速 全速 低速 低速 低速 VCRS tFR tFF tFRFM ZDRV tLR tLF tLRFM 交变电压 上升时间 下降时间 上升/下降时间匹配 输出阻抗 上升时间 下降时间 上升/下降时间匹配 UDP0, UDM0 条件 单 位 最小 最大 2.0 VCC+ 0.3 V 0.8 V 2.5 V V 2.8 3.6 V 0.0 0.3 V 1.3 4 4 90 28 75 75 80 2.0 20 20 111.11 44 300 300 125 V ns ns % Ω ns ns % VSS – 0.3 0.2 0.8 备注 *1 *1 *2 *2 *3 *3 *4 *5 *5 *5 *6 *7 *7 *7 *1 : USB I/O 缓冲器的单头接收器的开关阀值电压 VIL（最大）=0.8 V，VIH（最小）=2.0 V （TTL 输入规格） 。 迟滞特性可降低噪声敏感度。 *2 : 使用微分接收器接收 USB 微分数据信号。 针对本地接地基准电平，微分数据输入在 0.8 V ～ 2.5 V 的范围时，微分接收器具有 200 mV 的微分输入敏感度。 上述电压范围也叫做共模输入电压范围。 最小差分输入敏感性 [V] 1.0 0.2 0.8 2.5 共模输入电压 [V] ，而在高状态(VOH) 为 2.8 V 或以上（对于 VSS， *3 : 驱动器的驱动能力在低状态 (VOL) 为 0.3 V 以下（对于 3.6 V，1.5 kΩ 负载） 1.5 kΩ 负载） 。 *4 : USB I/O 缓冲器的外部微分输出信号 (D+ / D-) 的交叉电压范围为 1.3 V 至 2.0 V。 Document Number: 002-02768 Rev.*B Page 82 of 101 S6E1C3 系列 D+ Max 2.0V VCRS 规定范围 Min 1.3V D- *5 : 图示全速微分数据信号的上升时间 (Trise) 和下降时间 (Tfall)。 由输出信号电压的 10% ～ 90% 的时间确定。 规定全速缓冲器的 Tr/Tf 比在 ±10% 以内，以使 RFI 放射最小。 D+ 90% 90% 10% 10% DTrise 上升时间 Tfall 下降时间 全速缓冲 Rs=27 Ω TxD+ CL=50 pF Rs=27 Ω TxDCL=50 pF 3-状态使能 *6 : 在 90Ω ± 15% 的特性阻抗（微分模式） ，通过双绞线电缆屏蔽可以进行 USB 全速连接。 USB 规格规定了 USB 驱动器的输出阻抗必须在 28Ω ～ 44Ω 范围内。因此，确定了添加分立串联电阻 (Rs)，以满足上述 规格要求。 使用 USB I/O 时，请使用 25Ω ～ 33Ω （推荐值：27Ω）的串联电阻 Rs 。 Document Number: 002-02768 Rev.*B Page 83 of 101 S6E1C3 系列 全速缓冲 Rs TxD+ 28 Ω~ 44 Ω 等量阻抗 Rs TxD- 28 Ω ~ 44 Ω 等量阻抗 片外电阻 3-状态使能 Rs 系列电阻 25 Ω ~ 30 Ω 必须增加 27 Ω 系列电阻 (推荐值) 且使用 “ 采用 E24 序列的 5% 余量的电阻”. *7 : 规定全速微分数据信号的上升时间 (Trise) 和下降时间 (Tfall)。 由输出信号电压的 10% ～ 90% 的时间确定。 D+ 90% 90% 10% 10% DTrise 上升时间 Tfall 下降时间 有关外部负载条件，请参见“低速负载（符合性负载） 。 Document Number: 002-02768 Rev.*B Page 84 of 101 S6E1C3 系列 ・ 低速负载（上游端口负载）—参考 1 低速缓冲 Rs=27 Ω TxD+ Rpd CL=50 pF 至 150 pF Rs=27 Ω TxDRpd 3-状态使能 CL=50 pF 至 150 pF Rpd=15 kΩ ・ 低速负载（下游端口负载）—参考 2 低速缓冲 Rs=27 Ω VTERM TxD+ CL=200 pF 至 600 pF Rs=27 Ω TxD- CL=50 pF 至 150 pF Rpu=1.5 kΩ VTERM=3.6 V 3-状态使能 ・ 低速负载（符合性负载） 低速缓冲 Rs=27 Ω TxD+ CL=200 pF 至 450 pF Rs=27 Ω TxDCL=200 pF 至 450 pF 3-状态使能 Document Number: 002-02768 Rev.*B Page 85 of 101 S6E1C3 系列 11.7 低压检测特性 11.7.1 低压检测复位 参数 (TA=-40°C ~ +105°C) 符号 条件 最小 1.38 1.43 值 标准 1.50 1.55 检测电压 释放电压 VDL VDH LVD 稳定等待时间 tLVDW - - - LVD 检测延迟时间 tLVDDL - - - *1 固定 最大 1.60 1.65 8160×tCY *2 CP 200 单位 V V 备注 电压下降时 电压升高时 μs μs *1: 低压检测复位的值通常为固定值。 *2: tCYCP 是指 APB1 总线时钟周期。 Document Number: 002-02768 Rev.*B Page 86 of 101 S6E1C3 系列 11.7.2 低压检测中断 参数 (TA=-40°C ~ +105°C) 最小 1.56 1.61 1.61 1.66 1.66 1.70 1.70 1.75 1.75 1.79 1.79 1.84 1.84 1.89 1.89 1.93 2.30 2.39 2.39 2.48 2.48 2.58 2.58 2.67 2.67 2.76 2.76 2.85 2.85 2.94 2.94 3.04 值 典型 1.70 1.75 1.75 1.80 1.80 1.85 1.85 1.90 1.90 1.95 1.95 2.00 2.00 2.05 2.05 2.10 2.50 2.60 2.60 2.70 2.70 2.80 2.80 2.90 2.90 3.00 3.00 3.10 3.10 3.20 3.20 3.30 - - - - - - 符号 条件 检测电压 释放电压 检测电压 释放电压 检测电压 释放电压 检测电压 释放电压 检测电压 释放电压 检测电压 释放电压 检测电压 释放电压 检测电压 释放电压 检测电压 释放电压 检测电压 释放电压 检测电压 释放电压 检测电压 释放电压 检测电压 释放电压 检测电压 释放电压 检测电压 释放电压 检测电压 释放电压 VDL VDH VDL VDH VDL VDH VDL VDH VDL VDH VDL VDH VDL VDH VDL VDH VDL VDH VDL VDH VDL VDH VDL VDH VDL VDH VDL VDH VDL VDH VDL VDH SVHI=00100 LVD 稳定等待时间 TLVDW LVD 检测延迟时间 TLVDDL SVHI=00101 SVHI=00110 SVHI=00111 SVHI=01000 SVHI=01001 SVHI=01010 SVHI=01011 SVHI=01100 SVHI=01101 SVHI=01110 SVHI=01111 SVHI=10000 SVHI=10001 SVHI=10010 SVHI=10011 最大 1.84 1.89 1.89 1.94 1.94 2.00 2.00 2.05 2.05 2.11 2.11 2.16 2.16 2.21 2.21 2.27 2.70 2.81 2.81 2.92 2.92 3.02 3.02 3.13 3.13 3.24 3.24 3.35 3.35 3.46 3.46 3.56 8160 × tCYCP* 200 单 位 V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V V 备注 电压下降时 电压上升时 电压下降时 电压上升时 电压下降时 电压上升时 电压下降时 电压上升时 电压下降时 电压上升时 电压下降时 电压上升时 电压下降时 电压上升时 电压下降时 电压上升时 电压下降时 电压上升时 电压下降时 电压上升时 电压下降时 电压上升时 电压下降时 电压上升时 电压下降时 电压上升时 电压下降时 电压上升时 电压下降时 电压上升时 电压下降时 电压上升时 μs μs *: tCYCP 是指 APB1 时钟周期。 Document Number: 002-02768 Rev.*B Page 87 of 101 S6E1C3 系列 11.8 闪存写入/擦除特性 (VCC=1.65V ~ 3.6V, TA=- 40°C ~ +105°C) 最小* 值 典型* 最大* - 1.1 2.7 - 0.3 0.9 Halfword (16-bit) write time - 30 Chip erase time - 4.5 参数 Sector erase time Large sector Small sector 单位 备注 s 扇区擦除时间包括内部擦除前的写入时间 528 μs 半字（16 位）写入时间不包括系统级开销时 间 11.7 s 芯片擦除时间包括内部擦除前的写入时间 *: 典型值是装运后的值，最大值是 10,000 次擦除/写入循环时的保证值。 写入/擦除循环和数据保持时间 写入/擦除循环 数据保持时间（年） 1,000 20* 10,000 10* 备注 *: 数据经过工艺鉴定（使用 Arrhenius 公式将 85 度高温加速测试的结果转换成平均温度下的值） 。 Document Number: 002-02768 Rev.*B Page 88 of 101 S6E1C3 系列 11.9 低功耗模式唤醒时间 11.9.1 唤醒因素：中断/唤醒 低功耗模式的唤醒时间如下。该唤醒时间为从接收唤醒因子到开始程序运行之间的时间。 唤醒计数时间 （VCC=1.65V ～ 3.6V，TA=- 40°C ～ +105°C) Current Mode Parameter Sleep mode Mode to return Symbol each Run Modes Timer mode Stop Mode RTC mode Deep Standby RTC mode Deep Standby Stop mode *1: 最大值取决于环境条件。 High-speed CR Run mode Main Run mode PLL Run mode Low-speed CR Run mode Sub Run mode High-speed CR Run mode Low-speed CR Run mode Main Run mode Sub Run mode PLL Run mode High-speed CR Run mode Low-speed CR Run mode Sub Run mode Main Run mode PLL Run mode Value Typ Max *1 4*HCLK tICNT High-speed CR Run mode Unit Remarks When High-speed CR is enabled When High-speed CR is enabled μs 12*HCLK 13*HCLK μs 34+12*HCLK 72+13*HCLK μs 34+12*HCLK 72+13*HCLK μs 34+12*HCLK +tOSCWT 72+13*HCLK +tOSCWT μs 34+12*HCLK 72+13*HCLK μs 34+12*HCLK +tOSCWT 72+13*HCLK +tOSCWT μs 43 281 μs *2 *2 *2: tOSCWT: 振荡器稳定时间。 低功耗模式的唤醒操作示例（外部中断 *） External interrupt Interrupt factor accept Active tICNT CPU Operation Interrupt factor clear by CPU Start *: 设置外部中断，以检测所有边缘。 Document Number: 002-02768 Rev.*B Page 89 of 101 S6E1C3 系列 低功耗模式的唤醒操作示例（内部资源中断 *） Internal resource interrupt Interrupt factor accept Active tICNT CPU Operation Interrupt factor clear by CPU Start 低功耗模式下的唤醒因素不包括内部资源中断。 注意事项： − − 各低功耗模式下的唤醒因素不同。 请参照 FM0+系列外设手册中“低功耗模式”一章和“待机模式工作”一章。 − − 中断恢复时，CPU 恢复的运行模式取决于低功耗模式过渡前的状态。请参照“FM0+系列外设手册”中“低功耗模式”一章 Document Number: 002-02768 Rev.*B Page 90 of 101 S6E1C3 系列 11.9.2 唤醒因素：复位 低功耗模式的唤醒时间如下。该唤醒时间为从接收唤醒因子到开始程序运行之间的时间。 唤醒计数时间 （VCC=1.65V ～ 3.6V，TA=- 40°C ～ +105°C) Parameter Current Mode High-speed CR Sleep mode Main Sleep mode PLL Sleep mode Mode to return Symbol Typ Value Max* Unit 20 22 μs Low-speed CR Sleep mode 50 106 μs Sub Sleep mode 112 137 μs 20 22 μs Low-speed CR Timer mode 87 159 μs Sub Timer mode 148 209 μs 45 68 μs 43 281 μs High-speed CR Timer mode Main Timer mode PLL Timer mode High-speed CR Run mode Stop mode RTC mode Deep Standby RTC mode Deep Standby Stop mode *: 最大值取决于内置 CR 的精确度。 tRCNT Remarks When High-speed CR is enabled When High-speed CR is enabled When High-speed CR is enabled When High-speed CR is enabled 低功耗模式的唤醒操作示例（INITX） INITX Internal reset Reset active Release tRCNT CPU Operation Document Number: 002-02768 Rev.*B Start Page 91 of 101 S6E1C3 系列 低功耗模式的唤醒操作示例（内部资源复位 *） Internal resource reset Internal reset Reset active Release tRCNT CPU Operation *: Start 低功耗模式下的唤醒因素不包括内部资源复位。 注意事项： − 各低功耗模式下的唤醒因素不同。 请参照 FM0+系列外设手册中“低功耗模式”一章和“待机模式工作”一章。 − 中断恢复时，CPU 恢复的运行模式取决于低功耗模式过渡前的状态。请参照“FM0+系列外设手册”中“低功耗模式”一章。 − 不包括上电复位/低压检测复位时间。有关上电复位/低压检测复位时间，参见"11.电气特性 11.4 AC 特性 11.4.7 上电复位时序" 。 − 从复位唤醒时，CPU 变为高速 CR 运行模式。使用主时钟或 PLL 时钟时，有必要增加主时钟振荡稳定等待时间或主 PLL 时 钟稳定等待时间。 − 内部资源复位指看门狗复位和 CSV 复位。 Document Number: 002-02768 Rev.*B Page 92 of 101 S6E1C3 系列 12. 订购信息 部件编号 片上闪存 [Kbyte] 片上 SRAM [Kbyte] 封装 包装 S6E1C32D0AGV20000 S6E1C31D0AGV20000 S6E1C32C0AGV20000 S6E1C31C0AGV20000 S6E1C32B0AGP20000 S6E1C31B0AGP20000 S6E1C32D0AGN20000 S6E1C31D0AGN20000 S6E1C32C0AGN20000 S6E1C31C0AGN20000 S6E1C32B0AGN20000 S6E1C31B0AGN20000 (待定) 128 64 128 64 128 64 128 64 128 64 128 64 128 16 12 16 12 16 12 16 12 16 12 16 12 16 Plastic LQFP (0.50 mm pitch), 64 pins (LQD064-02) Plastic LQFP (0.50 mm pitch), 48 pins (LQA048-02) Plastic LQFP (0.80 mm pitch), 32 pins (LQB032) Plastic QFN64 (0.50 mm pitch), 64 pins (WNS064) Plastic QFN48 (0.50 mm pitch), 48 pins (WNY048) Plastic QFN32 (0.50 mm pitch), 32 pins (WNU032) WLCSP (待定) 货盘 Document Number: 002-02768 Rev.*B 货盘 货盘 货盘 货盘 货盘 (待定) Page 93 of 101 S6E1C3 系列 13. 封装尺寸 Document Number: 002-02768 Rev.*B Page 94 of 101 S6E1C3 系列 Document Number: 002-02768 Rev.*B Page 95 of 101 S6E1C3 系列 Document Number: 002-02768 Rev.*B Page 96 of 101 S6E1C3 系列 Document Number: 002-02768 Rev.*B Page 97 of 101 S6E1C3 系列 Document Number: 002-02768 Rev.*B Page 98 of 101 S6E1C3 系列 Document Number: 002-02768 Rev.*B Page 99 of 101 S6E1C3 系列 文档历史 文档标题: S6E1C3 Serise 基于 32 位 ARM® Cortex®-M0+, FM0+ Microcontroller 文档编号: 002-02768 改版 ECN 改动作者 提交日期 改动内容 ** 4905419 TEKA 09/02/2015 本文档版本号为 Rev**，译自英文版 002-00233 Rev **。 *A 4955144 TEKA 10/9/2015 本文档版本号为 Rev*A，译自英文版 002-00233 Rev *A。 *B 5160237 YUKT 03/04/2016 本文档版本号为 Rev*B，译自英文版 002-00233 Rev *B。 Document Number: 002-02768 Rev.*B Page 100 of 101 S6E1C3 系列 Sales, Solutions, and Legal Information Worldwide Sales and Design Support Cypress maintains a worldwide network of offices, solution centers, manufacturer’s representatives, and distributors. To find the office closest to you, visit us at Cypress Locations. Products ® PSoC® Solutions ® ARM Cortex Microcontrollers Automotive Clocks & Buffers Interface Lighting & Power Control Memory PSoC Touch Sensing USB Controllers Wireless/RF cypress.com/arm cypress.com/automotive cypress.com/clocks cypress.com/interface cypress.com/powerpsoc cypress.com/memory cypress.com/psoc PSoC 1 | PSoC 3 | PSoC 4 | PSoC 5LP Cypress Developer Community Community | Forums | Blogs | Video | Training Technical Support cypress.com/support cypress.com/psoc cypress.com/touch cypress.com/usb cypress.com/wireless ARM and Cortex are the registered trademarks of ARM Limited in the EU and other countries. © Cypress Semiconductor Corporation 2015-2016. This document is the property of Cypress Semiconductor Corporation and its subsidiaries, including Spansion LLC ("Cypress"). This document, including any software or firmware included or referenced in this document ("Software"), is owned by Cypress under the intellectual property laws and treaties of the United States and other countries worldwide. Cypress reserves all rights under such laws and treaties and does not, except as specifically stated in this paragraph, grant any license under its patents, copyrights, trademarks, or other intellectual property rights. If the Software is not accompanied by a license agreement and you do not otherwise have a written agreement with Cypress governing the use of the Software, then Cypress hereby grants you under its copyright rights in the Software, a personal, non-exclusive, nontransferable license (without the right to sublicense) (a) for Software provided in source code form, to modify and reproduce the Software solely for use with Cypress hardware products, only internally within your organization, and (b) to distribute the Software in binary code form externally to end users (either directly or indirectly through resellers and distributors), solely for use on Cypress hardware product units. Cypress also grants you a personal, non-exclusive, nontransferable, license (without the right to sublicense) under those claims of Cypress's patents that are infringed by the Software (as provided by Cypress, unmodified) to make, use, distribute, and import the Software solely to the minimum extent that is necessary for you to exercise your rights under the copyright license granted in the previous sentence. Any other use, reproduction, modification, translation, or compilation of the Software is prohibited. CYPRESS MAKES NO WARRANTY OF ANY KIND, EXPRESS OR IMPLIED, WITH REGARD TO THIS DOCUMENT OR ANY SOFTWARE, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE. Cypress reserves the right to make changes to this document without further notice. Cypress does not assume any liability arising out of the application or use of any product or circuit described in this document. Any information provided in this document, including any sample design information or programming code, is provided only for reference purposes. It is the responsibility of the user of this document to properly design, program, and test the functionality and safety of any application made of this information and any resulting product. Cypress products are not designed, intended, or authorized for use as critical components in systems designed or intended for the operation of weapons, weapons systems, nuclear installations, life-support devices or systems, other medical devices or systems (including resuscitation equipment and surgical implants), pollution control or hazardous substances management, or other uses where the failure of the device or system could cause personal injury, death, or property damage ("Unintended Uses"). A critical component is any component of a device or system whose failure to perform can be reasonably expected to cause the failure of the device or system, or to affect its safety or effectiveness. Cypress is not liable, in whole or in part, and Company shall and hereby does release Cypress from any claim, damage, or other liability arising from or related to all Unintended Uses of Cypress products. Company shall indemnify and hold Cypress harmless from and against all claims, costs, damages, and other liabilities, including claims for personal injury or death, arising from or related to any Unintended Uses of Cypress products. Cypress, the Cypress logo, Spansion, the Spansion logo, and combinations thereof, PSoC, CapSense, EZ-USB, F-RAM, and Traveo are trademarks or registered trademarks of Cypress in the United States and other countries. For a more complete list of Cypress trademarks, visit cypress.com. Other names and brands may be claimed as property of their respective owners. Document Number: 002-02768 Rev.*B March 4, 2016 Page 101 of 101