MB9AFB41LB/MB/NB
MB9AFB42LB/MB/NB
MB9AFB44LB/MB/NB
32-bit ARM® Cortex®-M3,
MB9AB40NB Series, FM3 Microcontroller
MB9AB40NB シリーズは、低消費電力と低コストを求める組込み制御用途向けに設計された、高集積 32 ビットマイクロコントロ
ーラです。本シリーズは、CPU に ARM Cortex-M3 プロセッサを搭載し、フラッシュメモリおよび SRAM のオンチップメモリとと
もに、周辺機能として、各種タイマ, A/D コンバータ, LCDC, 各種通信インタフェース(USB, UART, CSIO, I2C)などにより構成され
ます。
『FM3 ファミリ ペリフェラルマニュアル』において、このデータシートに記載されている製品は、TYPE6 製品に分類され
ます。
特長
32 ビット ARM Cortex-M3 コア
外部バスインタフェース*
プロセッサ版数: r2p1
SRAM, NOR フラッシュメモリデバイスに対応
最大動作周波数: 40 MHz
最大 8 チップセレクト
ネスト型ベクタ割込みコントローラ(NVIC) : 1 チャネルの
8/16 ビットデータ幅
NMI (ノンマスカブル割込み)と
48 チャネルの周辺割込みに対応。16 の割込み優先度レベル
を設定できます。
24 ビットシステムタイマ(Sys Tick): OS タスク管理用のシス
テムタイマです。
最大 25 ビットのアドレスビット
最大アクセスサイズ：256M バイト
アドレス/データマルチプレクスをサポート
外部 RDY 機能をサポート
* : MB9AFB41LB, FB42LB, FB44LB は外部バスインタフェース
オンチップメモリ
非対応
[フラッシュメモリ]
USB インタフェース
デュアルオペレーションフラッシュメモリ
デュアルオペレーションフラッシュメモリは、上位バンク
と下位バンクで構成されており、書込み/消去動作と読出し
動作を同時実行します。
メイン領域: 最大 256K バイト（最大 240 K バイト上位バ
ンク + 16 K バイト下位バンク）
ワーク領域: 32 K バイト（下位バンク）
リードサイクル: 0 ウェイトサイクル
USB インタフェースはファンクションとホストで構成されます。
USB 用 PLL を搭載し、メインクロックを逓倍し USB クロック
を生成できます。
[USB ファンクション]
コード保護用セキュリティ機能
USB2.0 Full-Speed 対応
最大 6 本のエンドポイントをサポートします。
[SRAM]
エンドポイント
本シリーズのオンチップ SRAM は、2 つの独立した SRAM
(SRAM0, SRAM1) により構成されています。SRAM0 は、
Cortex-M3 コアの I-Code バス, D-Code バスに接続されます。
SRAM1 は、Cortex-M3 コアの System バスに接続されます。
SRAM0: 最大 16 K バイト
0 はコントロール転送
1, 2 はバルク転送, インタラプト転送, ア
イソクロナス転送を選択可能
エンドポイント 3 ~ 5 はバルク転送, インタラプト転送を
選択可能
エンドポイント 1 ~ 5 はダブルバッファ構成
各エンドポイントのサイズは下記のとおり
• エンドポイント 0, 2 ~ 5 : 64 バイト
• エンドポイント 1 : 256 バイト
エンドポイント
SRAM1: 最大 16 K バイト
Cypress Semiconductor Corporation
Document Number: 002-05632 Rev*A
•
198 Champion Court
•
San Jose, CA 95134-1709
•
408-943-2600
Revised April 28, 2016
MB9AB40NB シリーズ
2
[USB ホスト]
[I C]
USB2.0 Full-Speed / Low-Speed 対応
Standard-mode (最大 100 kbps)/Fast-mode(最大 400 kbps)に対応
バルク転送, インタラプト転送, アイソクロナス転送をサポ
ート
USB デバイスの接続/切断の自動検出
IN/OUT トークン時のハンドシェークパケットの自動処理
最大パケット長 256 バイトをサポート
ウェイクアップ機能をサポート
DMA コントローラ(8 チャネル)
DMA コントローラは、CPU とは独立した DMA 専用バスを持
ち、CPU と並列動作できます。
8 つを独自に構成かつ動作可能なチャネル
ソフトウェア要求または内蔵周辺機能要求による転送開始
LCD コントローラ(LCDC)
40 SEG × 8COM (最大)
8COM/4COM モード選択可能
内部分割抵抗内蔵
LCD 駆動電源 (バイアス) 端子(VV4～VV0)
ブリンキング機能あり
マルチファンクションシリアルインタフェース(最大 8
可能
転送アドレス空間: 32 ビット(4 G バイト)
転送モード: ブロック転送/ バースト転送/ デマンド転送
転送データタイプ: バイト/ ハーフワード/ ワード
転送ブロック数: 1 ~ 16
転送回数: 1 ~ 65536
AD コンバータ(最大 24 チャネル)
チャネル)
[12 ビット A/D コンバータ]
16 段 × 9 ビット FIFO あり 4 チャネル(ch.4 ~ ch.7), FIFO なし
逐次比較型
4 チャネル(ch.0 ~ ch.3)
チャネルごとに動作モードを次の中から選択できます。
2 ユニット搭載
UART
変換時間 : 2.0 μs @ 2.7 V ~ 3.6 V
CSIO
優先変換可能(2 レベルの優先度)
I
2
C
[UART]
スキャン変換モード
変換データ格納用 FIFO 搭載(スキャン変換用: 16 段, 優先変
換用: 4 段)
全二重ダブルバッファ
パリティあり/なし選択可能
ベースタイマ(最大 8 チャネル)
専用ボーレートジェネレータ内蔵
チャネルごとに動作モードを次の中から選択できます。
外部クロックをシリアルクロックとして使用可能
ハードウェアフロー・コントロール* : CTS/RTS による送受
信自動制御(ch.4 のみ)
豊富なエラー検出機能(パリティエラー, フレーミングエラ
ー, オーバランエラー)
16 ビット PWM タイマ
16 ビット PPG タイマ
16/32 ビットリロードタイマ
16/32 ビット PWC タイマ
*: MB9AFB41LB, FB42LB, FB44LB はハードウェアフロー・コ
ントロール非対応
汎用 I/O ポート
本シリーズは、端子が外部バスまたは周辺機能に使用されてい
[CSIO]
ない場合、汎用 I/O ポートとして使用できます。また、どの I/O
全二重ダブルバッファ
ポートに周辺機能を割り当てるかを設定できるポートリロケ
専用ボーレートジェネレータ内蔵
ート機能を搭載しています。
オーバランエラー検出機能
端子ごとにプルアップ制御可能
端子レベルを直接読出し可能
Document Number: 002-05632 Rev*A
Page 2 of 129
MB9AB40NB シリーズ
ポートリロケート機能
外部割込み制御ユニット
最大 83 本の高速汎用 I/O ポート@100 pin Package
外部割込み入力端子
一部のポートは、5 V トレラントに対応
ノンマスカブル割込み(NMI)入力端子
該当する端子については「■端子機能説明」を参照してくだ
さい。
: 最大 16 本
: 1本
ウォッチドッグタイマ(2 チャネル)
デュアルタイマ(32/16 ビットダウンカウンタ)
ウォッチドッグタイマは、タイムアウト値に達すると割込みま
デュアルタイマは、2 つのプログラム可能な 32/16 ビットダウ
たはリセットを発生します。
ンカウンタで構成されます。
本シリーズには、ハードウェアウォッチドッグとソフトウェア
各タイマチャネルの動作モードを次の中から選択できます。
ウォッチドッグの 2 つの異なるウォッチドッグがあります。
フリーランモード
ハードウェアウォッチドッグタイマは内蔵低速 CR 発振で動作
周期モード(=リロードモード)
するため、RTC モード, ストップモード, ディープスタンバイ
ワンショットモード
HDMI-CEC/リモコン受信(最大 2 チャネル)
HDMI-CEC 送信
シグナルフリーを判定してヘッダーブロックの自動送信
アービトレーションロストを検出してステータス割り込み
を発生
1 バイトデータの設定により START, EOM, ACK を自動生
成して CEC 送信出力
1 ブロック(1 バイトのデータと EOM, ACK)を送信したと
きに送信ステータス割込みを発生
HDMI-CEC 受信
自動
ACK 応答機能
ラインエラー検出機能
リモコン受信
4
RTC モード, ディープスタンバイストップモード以外のすべて
の低消費電力モードで動作します。
CRC (Cyclic Redundancy Check)アクセラレータ
CRC アクセラレータは、ソフト処理負荷の高い CRC 計算を行
い、受信データおよびストレージの整合性確認処理負荷の軽減
を実現します。
CCITT CRC16 と IEEE-802.3 CRC32 をサポートします。
CCITT CRC16 Generator Polynomial: 0x1021
IEEE-802.3 CRC32 Generator Polynomial: 0x04C11DB7
バイトの受信バッファ
リピートコード検出機能
リアルタイムクロック(RTC : Real Time Clock)
01 年 ~ 99 年までの年/月/日/時/分/秒/曜日のカウントを行います。
日時指定(年/月/日/時/分/秒/曜日)での割込み機能, 年/月/日/
時/分だけの個別設定も可能
クロック/リセット
[クロック]
5 種類のクロックソース(2 種類の外部発振, 2 種類の内蔵 CR
発振, メイン PLL)から選択できます。
メインクロック:
4 MHz ~ 48 MHz
設定時間後/設定時間ごとのタイマ割込み機能
サブクロック:
32.768 kHz
カウントを継続して時刻書換え可能
内蔵高速 CR クロック:
4 MHz
うるう年の自動カウント
内蔵低速 CR クロック:
100 kHz
時計カウンタ
メイン PLL クロック
時計カウンタはスリープ, タイマモードからのウェイクアップ
[リセット]
に使用します。
INITX 端子からのリセット要求
インターバルタイマ : 最大 64 s@サブクロック使用時(32.768
電源投入リセット
kHz)
ソフトウェアリセット
ウォッチドッグタイマリセット
低電圧検出リセット
Document Number: 002-05632 Rev*A
Page 3 of 129
MB9AB40NB シリーズ
クロックスーパバイザリセット
RTC
ストップ
クロック監視機能(CSV: Clock Super Visor)
内蔵 CR 発振による生成クロックを用いて外部クロックの異常
を監視します。
外部クロック異常(クロック停止)が検出されると、リセット
がアサートされます。
外部周波数異常が検出されると、割込みまたはリセットがア
サートされます。
ディープスタンバイ
RTC(RAM 保持あり・なし選択可能)
保持あり・なし選択可
ディープスタンバイストップ(RAM
能)
デバッグ
シリアル・ワイヤ JTAG デバッグ・ポート (SWJ-DP)
エンベデッド・トレース・マクロセル(ETM)*
* : MB9AFB41LB/MB, FB42LB/MB, FB44LB/MB は SWJ-DP の
み対応
低電圧検出機能(LVD : Low-Voltage Detect)
本シリーズは、2 段階で VCC 端子の電圧を監視します。設定
ユニーク ID
した電圧より VCC 端子の電圧が下がった場合、低電圧検出機
41 ビットのデバイス固有の値を設定済み
能により割込みまたはリセットが発生します。
LVD1: 割込みによりエラーを報告
電源
LVD2: オートリセット動作
ワイドレンジ電圧対応:
低消費電力モード
6 種類の低消費電力モードに対応します。
スリープ
VCC = 1.65 V ~ 3.6 V
VCC = 3.0 V ~ 3.6 V (USB 使用時)
VCC = 2.2 V ~ 3.6 V (LCDC 使用時)
タイマ
Document Number: 002-05632 Rev*A
Page 4 of 129
MB9AB40NB シリーズ
Table of Contents
特長
.............................................................................................................................................................................. 1
1. 品種構成 ............................................................................................................................................................................. 8
2. パッケージと品種対応 ........................................................................................................................................................ 9
3. 端子配列図 ........................................................................................................................................................................ 10
4. 端子機能一覧 .................................................................................................................................................................... 17
4.1
端子番号別 ............................................................................................................................................................. 17
4.2
端子機能別 ............................................................................................................................................................. 28
5. 入出力回路形式 ................................................................................................................................................................. 43
6. 取扱上のご注意 ................................................................................................................................................................. 50
6.1
設計上の注意事項 .................................................................................................................................................. 50
6.2
パッケージ実装上の注意事項 ................................................................................................................................ 51
6.3
使用環境に関する注意事項 .................................................................................................................................... 53
7. デバイス使用上の注意 ...................................................................................................................................................... 54
7.1
電源端子について .................................................................................................................................................. 54
7.2
電源電圧の安定化について .................................................................................................................................... 54
7.3
水晶発振回路について ........................................................................................................................................... 54
7.4
サブクロック用水晶振動子について ..................................................................................................................... 54
7.5
外部クロック使用時の注意 .................................................................................................................................... 54
7.6
マルチファンクションシリアル端子を I C 端子として使用する場合の扱いについて ........................................... 55
7.7
C 端子について ...................................................................................................................................................... 55
7.8
モード端子(MD0)について..................................................................................................................................... 55
7.9
電源投入時について .............................................................................................................................................. 56
7.10
シリアル通信について ........................................................................................................................................... 56
7.11
メモリサイズの異なる製品間およびフラッシュメモリ製品と MASK 製品の特性差について............................... 56
7.12
5 V トレラント I/O のプルアップ機能について ..................................................................................................... 56
2
8. ブロックダイヤグラム ...................................................................................................................................................... 57
9. メモリサイズ .................................................................................................................................................................... 57
10. メモリマップ .................................................................................................................................................................... 58
10.1
メモリマップ (1) ................................................................................................................................................... 58
10.2
メモリマップ (2) ................................................................................................................................................... 59
10.3
ペリフェラル・アドレスマップ............................................................................................................................. 60
11. 各 CPU ステートにおける端子状態 .................................................................................................................................. 61
12. 端子状態一覧表 ................................................................................................................................................................. 62
Document Number: 002-05632 Rev*A
Page 5 of 129
MB9AB40NB シリーズ
13. 電気的特性 ........................................................................................................................................................................ 68
13.1
絶対最大定格 ......................................................................................................................................................... 68
13.2
推奨動作条件 ......................................................................................................................................................... 69
13.3
直流規格 ................................................................................................................................................................ 70
13.3.1
電流規格 ................................................................................................................................................................ 70
13.3.2
端子特性 ................................................................................................................................................................ 73
13.4
LCD 特性 ............................................................................................................................................................... 74
13.5
交流規格 ................................................................................................................................................................ 75
13.5.1
メインクロック入力規格 ....................................................................................................................................... 75
13.5.2
サブクロック入力規格 ........................................................................................................................................... 76
13.5.3
内蔵 CR 発振規格 .................................................................................................................................................. 76
13.5.4
PLL の使用条件...................................................................................................................................................... 77
13.5.5
リセット入力規格 .................................................................................................................................................. 78
13.5.6
パワーオンリセットタイミング ............................................................................................................................. 78
13.5.7
外バスタイミング .................................................................................................................................................. 80
13.5.8
ベースタイマ入力タイミング ................................................................................................................................ 87
13.5.9
CSIO/UART タイミング ........................................................................................................................................ 88
13.5.10
外部入力タイミング............................................................................................................................................... 96
13.5.11
I C タイミング ....................................................................................................................................................... 97
13.5.12
ETM タイミング .................................................................................................................................................... 98
13.5.13
JTAG タイミング ................................................................................................................................................... 99
13.6
12 ビット A/D コンバータ ................................................................................................................................... 100
13.6.1
A/D 変換部電気的特性 ......................................................................................................................................... 100
13.6.2
12 ビット A/D コンバータの用語の定義 ............................................................................................................. 102
13.7
USB 特性 ............................................................................................................................................................. 103
13.7.1
Low-Speed Load (Upstream Port Load) - Reference 1 ........................................................................................ 107
13.7.2
Low-Speed Load (Downstream Port Load) - Reference 2 ................................................................................... 107
13.7.3
Low-Speed Load (Compliance Load) .................................................................................................................. 107
13.8
低電圧検出特性.................................................................................................................................................... 108
13.8.1
低電圧検出リセット............................................................................................................................................. 108
13.8.2
低電圧検出割込み ................................................................................................................................................ 109
13.9
フラッシュメモリ書込み/消去特性 ...................................................................................................................... 110
13.9.1
書込み/消去時間 ................................................................................................................................................... 110
13.9.2
書込みサイクルとデータ保持時間 ....................................................................................................................... 110
13.10
スタンバイ復帰時間 ............................................................................................................................................ 111
13.10.1
復帰要因：割込み/WKUP .................................................................................................................................... 111
2
Document Number: 002-05632 Rev*A
Page 6 of 129
MB9AB40NB シリーズ
13.10.2
復帰要因：リセット............................................................................................................................................. 113
14. オーダ型格 ...................................................................................................................................................................... 115
15. パッケージ・外形寸法図 ................................................................................................................................................ 117
16. 主な変更内容 .................................................................................................................................................................. 126
セールス, ソリューションおよび法律情報 .......................................................................................................................... 129
Document Number: 002-05632 Rev*A
Page 7 of 129
MB9AB40NB シリーズ
1. 品種構成
メモリサイズ
品種名
オンチップ
フラッシュ
メモリ
オンチップ
SRAM
MB9AFB41LB/MB/NB
MB9AFB42LB/MB/NB
MB9AFB44LB/MB/NB
メイン領域
64K バイト
128K バイト
256K バイト
ワーク領域
32K バイト
32K バイト
32K バイト
SRAM0
SRAM1
計
8K バイト
8K バイト
16K バイト
8K バイト
8K バイト
16K バイト
16K バイト
16K バイト
32K バイト
MB9AFB41MB
MB9AFB42MB
MB9AFB44MB
MB9AFB41NB
MB9AFB42NB
MB9AFB44NB
ファンクション
品種名
端子数
CPU
周波数
電源電圧範囲
USB2.0 (Function/Host)
DMAC
外部バスインタフェース
LCD コントローラ
マルチファンクションシリアル
(UART/CSIO/I2C)
MB9AFB41LB
MB9AFB42LB
MB9AFB44LB
64
80/96
100/112
Cortex-M3
40 MHz
1.65 V ~ 3.6 V
1ch.
8ch.
Addr: 21-bit (最大)
Addr: 25-bit (最大)
R/Wdata: 8-bit (最大) R/Wdata: 8-/16-bit (最大)
CS:4 (最大)
CS:8 (最大)
SRAM,
SRAM,
NOR フラッシュメモリ NOR フラッシュメモリ
20 SEG × 8COM
33 SEG × 8COM
40 SEG × 8COM
(最大)
(最大)
(最大)
8ch. (最大)
FIFO (16 段 × 9 ビット)あり:ch.4 ~ ch.7
FIFO なし: ch.0 ~ ch.3
ベースタイマ
(PWC/リロードタイマ/PWM/
PPG)
デュアルタイマ
HDMI-CEC/リモコン受信
リアルタイムクロック
時計カウンタ
CRC アクセラレータ
ウォッチドッグタイマ
外部割込み
Document Number: 002-05632 Rev*A
8ch. (最大)
8 pin (最大) +
NMI × 1
1 unit
2ch. (最大)
1 unit
1 unit
Yes
1ch. (SW) + 1ch. (HW)
11 pin (最大) +
NMI × 1
16 pin (最大) +
NMI × 1
Page 8 of 129
MB9AB40NB シリーズ
品種名
MB9AFB41LB
MB9AFB42LB
MB9AFB44LB
MB9AFB41MB
MB9AFB42MB
MB9AFB44MB
MB9AFB41NB
MB9AFB42NB
MB9AFB44NB
51 pin (最大)
12ch. (2 unit)
66 pin (最大)
17ch. (2 unit)
Yes
2ch.
4 MHz
100 kHz
83 pin (最大)
24ch. (2 unit)
I/O ポート
12 ビット A/D コンバータ
クロック異常検出機能(CSV)
低電圧検出機能(LVD)
高速
内蔵 CR
低速
デバッグ機能
ユニーク ID
(注意事項)
SWJ-DP
SWJ-DP/ETM
Yes
各製品に搭載される周辺機能の信号は、パッケージの端子数制限により、すべて割り当てることはできません。ご使
用される機能に応じて、I/O ポートのポートリロケート機能を用いて、端子割当てを行う必要があります。
(注意事項)
内蔵 CR のクロック周波数精度については、
『電気的特性
5.交流規格
(3)内蔵 CR 発振規格』を参照してください。
2. パッケージと品種対応
MB9AFB41MB
MB9AFB42MB
MB9AFB44MB
MB9AFB41NB
MB9AFB42NB
MB9AFB44NB
LQFP: FPT-64P-M38 (0.5-mm pitch)
-
-
LQFP: FPT-64P-M39 (0.65-mm pitch)
-
-
QFN: LCC-64P-M24 (0.5-mm pitch)
-
-
品種名
パッケージ
MB9AFB41LB
MB9AFB42LB
MB9AFB44LB
LQFP: FPT-80P-M37 (0.5-mm pitch)
-
-
LQFP: FPT-80P-M40 (0.65-mm pitch)
-
-
BGA: BGA-96P-M07 (0.5-mm pitch)
LQFP: FPT-100P-M23 (0.5-mm pitch)
QFP: FPT-100P-M36 (0.65-mm pitch)
BGA: BGA-112P-M04 (0.8-mm pitch)
: 対応
-
-
(注意事項)各パッケージの詳細は「2. パッケージと品種対応」を参照してください。
Document Number: 002-05632 Rev*A
Page 9 of 129
MB9AB40NB シリーズ
3. 端子配列図
FPT-100P-M23
VSS
P81/UDP0
P80/UDM0
VCC
P60/SIN5_0/TIOA2_2/INT15_1/WKUP3/CEC1/MRDY_1
P61/SOT5_0/TIOB2_2/UHCONX/SEG00
P62/SCK5_0/ADTG_3/SEG01/MOEX_1
P63/INT03_0/SEG02/MWEX_1
P0F/NMIX/CROUT_1/RTCCO_0/SUBOUT_0/WKUP0
P0E/CTS4_0/TIOB3_2/SEG03/MDQM1_1
P0D/RTS4_0/TIOA3_2/SEG04/MDQM0_1
P0C/SCK4_0/TIOA6_1/MALE_1
P0B/SOT4_0/TIOB6_1/MCSX0_1
P0A/SIN4_0/INT00_2/MCSX1_1
P09/TRACECLK/TIOB0_2/RTS4_2/SEG05/MCSX2_1
P08/AN23/TRACED3/TIOA0_2/CTS4_2/SEG06/MCSX3_1
P07/AN22/TRACED2/ADTG_0/SCK4_2/SEG07/MCLKOUT_1
P06/AN21/TRACED1/TIOB5_2/SOT4_2/INT01_1/SEG08/MCSX4_1
P05/AN20/TRACED0/TIOA5_2/SIN4_2/INT00_1/SEG09/MCSX5_1
P04/TDO/SWO
P03/TMS/SWDIO
P02/TDI/MCSX6_1
P01/TCK/SWCLK
P00/TRSTX/MCSX7_1
VCC
100
99
98
97
96
95
94
93
92
91
90
89
88
87
86
85
84
83
82
81
80
79
78
77
76
(TOP VIEW)
VCC
1
75
VSS
P50/INT00_0/SIN3_1/VV4/MADATA00_1
2
74
P20/AN19/INT05_0/CROUT_0/SEG10/MAD24_1
P51/INT01_0/SOT3_1/VV3/MADATA01_1
3
73
P21/AN18/SIN0_0/INT06_1/WKUP2/SEG11
P52/INT02_0/SCK3_1/VV2/MADATA02_1
4
72
P22/AN17/SOT0_0/TIOB7_1/SEG12
P53/SIN6_0/TIOA1_2/INT07_2/VV1/MADATA03_1
5
71
P23/AN16/SCK0_0/TIOA7_1/SEG13
P54/SOT6_0/TIOB1_2/VV0/MADATA04_1
6
70
P1F/AN15/ADTG_5/MAD23_1
P55/SCK6_0/ADTG_1/SEG39/MADATA05_1
7
69
P1E/AN14/RTS4_1/SEG14/MAD22_1
P56/INT08_2/SEG38/MADATA06_1
8
68
P1D/AN13/CTS4_1/SEG15/MAD21_1
P30/TIOB0_1/INT03_2/COM7/MADATA07_1
9
67
P1C/AN12/SCK4_1/SEG16/MAD20_1
P31/TIOB1_1/SCK6_1/INT04_2/COM6/MADATA08_1
10
66
P1B/AN11/SOT4_1/SEG17/MAD19_1
65
P1A/AN10/SIN4_1/INT05_1/SEG18/MAD18_1
64
P19/AN09/SCK2_2/SEG19/MAD17_1
P32/TIOB2_1/SOT6_1/INT05_2/COM5/MADATA09_1
11
P33/INT04_0/TIOB3_1/SIN6_1/ADTG_6/COM4/MADATA10_1
12
P34/TIOB4_1/MADATA11_1
13
63
P18/AN08/SOT2_2/SEG20/MAD16_1
P35/TIOB5_1/INT08_1/MADATA12_1
14
62
AVSS
P36/SIN5_2/INT09_1/MADATA13_1
15
61
AVRH
P37/SOT5_2/INT10_1/MADATA14_1
16
60
AVCC
P38/SCK5_2/INT11_1/MADATA15_1
17
59
P17/AN07/SIN2_2/INT04_1/SEG21/MAD15_1
P39/ADTG_2/COM3
18
58
P16/AN06/SCK0_1/SEG22/MAD14_1
P3A/TIOA0_1/RTCCO_2/SUBOUT_2/COM2
19
57
P15/AN05/SOT0_1/SEG23/MAD13_1
P3B/TIOA1_1/COM1
20
56
P14/AN04/SIN0_1/INT03_1/SEG24/MAD12_1
P3C/TIOA2_1/COM0
21
55
P13/AN03/SCK1_1/RTCCO_1/SUBOUT_1/SEG25/MAD11_1
P3D/TIOA3_1/SEG37
22
54
P12/AN02/SOT1_1/SEG26/MAD10_1
P3E/TIOA4_1/SEG36
23
53
P11/AN01/SIN1_1/INT02_1/WKUP1/SEG27/MAD09_1
P3F/TIOA5_1/SEG35
24
52
P10/AN00/SEG28
VSS
25
51
VCC
46
47
48
49
50
MD0
PE2/X0
PE3/X1
VSS
39
P48/INT14_1/SIN3_2/SEG32/MAD02_1
45
38
INITX
PE0/MD1
37
P47/X1A
P4E/TIOB5_0/INT06_2/SIN7_1/MAD08_1
36
P46/X0A
44
35
43
34
VSS
VCC
P4D/TIOB4_0/SOT7_1/MAD07_1
33
C
P4C/TIOB3_0/SCK7_1/CEC0/MAD06_1
32
P45/TIOA5_0/SEG33/MAD01_1
42
31
P44/TIOA4_0/SEG34/MAD00_1
P4B/TIOB2_0/SEG29/MAD05_1
30
P43/TIOA3_0/ADTG_7
41
29
P42/TIOA2_0
40
28
P49/TIOB0_0/SOT3_2/SEG31/MAD03_1
27
P41/TIOA1_0/INT13_1
P4A/TIOB1_0/SCK3_2/SEG30/MAD04_1
26
VCC
P40/TIOA0_0/INT12_1
LQFP - 100
＜注意事項＞
XXX_1, XXX_2 のように「_ (アンダバー)」がついている端子の、
「_」以降の数字はリロケーションポート番号を示しています。
これらの端子は 1 つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。拡張ポート機能レジスタ(EPFR)
によって利用する端子名を選択してください。
Document Number: 002-05632 Rev*A
Page 10 of 129
MB9AB40NB シリーズ
FPT-100P-M36
P50/INT00_0/SIN3_1/VV4/MADATA00_1
VCC
VSS
P81/UDP0
P80/UDM0
VCC
P60/SIN5_0/TIOA2_2/INT15_1/WKUP3/CEC1/MRDY_1
P61/SOT5_0/TIOB2_2/UHCONX/SEG00
P62/SCK5_0/ADTG_3/SEG01/MOEX_1
P63/INT03_0/SEG02/MWEX_1
P0F/NMIX/CROUT_1/RTCCO_0/SUBOUT_0/WKUP0
P0E/CTS4_0/TIOB3_2/SEG03/MDQM1_1
P0D/RTS4_0/TIOA3_2/SEG04/MDQM0_1
P0C/SCK4_0/TIOA6_1/MALE_1
P0B/SOT4_0/TIOB6_1/MCSX0_1
P0A/SIN4_0/INT00_2/MCSX1_1
P09/TRACECLK/TIOB0_2/RTS4_2/SEG05/MCSX2_1
P08/AN23/TRACED3/TIOA0_2/CTS4_2/SEG06/MCSX3_1
P07/AN22/TRACED2/ADTG_0/SCK4_2/SEG07/MCLKOUT_1
P06/AN21/TRACED1/TIOB5_2/SOT4_2/INT01_1/SEG08/MCSX4_1
P05/AN20/TRACED0/TIOA5_2/SIN4_2/INT00_1/SEG09/MCSX5_1
P04/TDO/SWO
P03/TMS/SWDIO
P02/TDI/MCSX6_1
P01/TCK/SWCLK
P00/TRSTX/MCSX7_1
VCC
VSS
P20/AN19/INT05_0/CROUT_0/SEG10/MAD24_1
P21/AN18/SIN0_0/INT06_1/WKUP2/SEG11
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
(TOP VIEW)
P51/INT01_0/SOT3_1/VV3/MADATA01_1
81
50
P22/AN17/SOT0_0/TIOB7_1/SEG12
P52/INT02_0/SCK3_1/VV2/MADATA02_1
82
49
P23/AN16/SCK0_0/TIOA7_1/SEG13
P53/SIN6_0/TIOA1_2/INT07_2/VV1/MADATA03_1
83
48
P1F/AN15/ADTG_5/MAD23_1
P54/SOT6_0/TIOB1_2/VV0/MADATA04_1
84
47
P1E/AN14/RTS4_1/SEG14/MAD22_1
P55/SCK6_0/ADTG_1/SEG39/MADATA05_1
85
46
P1D/AN13/CTS4_1/SEG15/MAD21_1
P56/INT08_2/SEG38/MADATA06_1
86
45
P1C/AN12/SCK4_1/SEG16/MAD20_1
P30/TIOB0_1/INT03_2/COM7/MADATA07_1
87
44
P1B/AN11/SOT4_1/SEG17/MAD19_1
P31/TIOB1_1/SCK6_1/INT04_2/COM6/MADATA08_1
88
43
P1A/AN10/SIN4_1/INT05_1/SEG18/MAD18_1
P32/TIOB2_1/SOT6_1/INT05_2/COM5/MADATA09_1
89
42
P19/AN09/SCK2_2/SEG19/MAD17_1
P33/INT04_0/TIOB3_1/SIN6_1/ADTG_6/COM4/MADATA10_1
90
41
P18/AN08/SOT2_2/SEG20/MAD16_1
QFP - 100
17
18
19
20
21
22
23
24
25
26
27
28
29
30
P49/TIOB0_0/SOT3_2/SEG31/MAD03_1
P4A/TIOB1_0/SCK3_2/SEG30/MAD04_1
P4B/TIOB2_0/SEG29/MAD05_1
P4C/TIOB3_0/SCK7_1/CEC0/MAD06_1
P4D/TIOB4_0/SOT7_1/MAD07_1
P4E/TIOB5_0/INT06_2/SIN7_1/MAD08_1
PE0/MD1
MD0
PE2/X0
PE3/X1
VSS
VCC
P10/AN00/SEG28
15
P47/X1A
16
14
INITX
13
P46/X0A
P48/INT14_1/SIN3_2/SEG32/MAD02_1
12
P11/AN01/SIN1_1/INT02_1/WKUP1/SEG27/MAD09_1
VSS
P12/AN02/SOT1_1/SEG26/MAD10_1
31
VCC
32
11
99
100
C
P13/AN03/SCK1_1/RTCCO_1/SUBOUT_1/SEG25/MAD11_1
P3C/TIOA2_1/COM0
P3D/TIOA3_1/SEG37
9
33
10
98
P45/TIOA5_0/SEG33/MAD01_1
P14/AN04/SIN0_1/INT03_1/SEG24/MAD12_1
P3B/TIOA1_1/COM1
8
34
P43/TIOA3_0/ADTG_7
97
P44/TIOA4_0/SEG34/MAD00_1
P15/AN05/SOT0_1/SEG23/MAD13_1
P3A/TIOA0_1/RTCCO_2/SUBOUT_2/COM2
7
P16/AN06/SCK0_1/SEG22/MAD14_1
35
P42/TIOA2_0
36
96
6
95
P39/ADTG_2/COM3
5
P17/AN07/SIN2_2/INT04_1/SEG21/MAD15_1
P38/SCK5_2/INT11_1/MADATA15_1
P41/TIOA1_0/INT13_1
37
P40/TIOA0_0/INT12_1
94
4
AVCC
P37/SOT5_2/INT10_1/MADATA14_1
VCC
38
3
93
2
AVRH
P36/SIN5_2/INT09_1/MADATA13_1
1
AVSS
39
VSS
40
92
P3F/TIOA5_1/SEG35
91
P3E/TIOA4_1/SEG36
P34/TIOB4_1/MADATA11_1
P35/TIOB5_1/INT08_1/MADATA12_1
＜注意事項＞
XXX_1, XXX_2 のように「_ (アンダバー)」がついている端子の、
「_」以降の数字はリロケーションポート番号を示しています。
これらの端子は 1 つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。拡張ポート機能レジスタ(EPFR)
によって利用する端子名を選択してください。
Document Number: 002-05632 Rev*A
Page 11 of 129
MB9AB40NB シリーズ
FPT-80P-M37/M40
VSS
P81/UDP0
P80/UDM0
VCC
P60/SIN5_0/TIOA2_2/INT15_1/WKUP3/CEC1/MRDY_1
P61/SOT5_0/TIOB2_2/UHCONX/SEG00
P62/SCK5_0/ADTG_3/SEG01/MOEX_1
P63/INT03_0/SEG02/MWEX_1
P0F/NMIX/CROUT_1/RTCCO_0/SUBOUT_0/WKUP0
P0E/CTS4_0/TIOB3_2/SEG03/MDQM1_1
P0D/RTS4_0/TIOA3_2/SEG04/MDQM0_1
P0C/SCK4_0/TIOA6_1/MALE_1
P0B/SOT4_0/TIOB6_1/MCSX0_1
P0A/SIN4_0/INT00_2/MCSX1_1
P07/AN22/ADTG_0/SEG07/MCLKOUT_1
P04/TDO/SWO
P03/TMS/SWDIO
P02/TDI/MCSX6_1
P01/TCK/SWCLK
P00/TRSTX/MCSX7_1
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
(TOP VIEW)
VCC
1
60
P20/AN19/INT05_0/CROUT_0/SEG10/MAD24_1
P50/INT00_0/SIN3_1/VV4/MADATA00_1
2
59
P21/AN18/SIN0_0/INT06_1/WKUP2/SEG11
P51/INT01_0/SOT3_1/VV3/MADATA01_1
3
58
P22/AN17/SOT0_0/TIOB7_1/SEG12
P52/INT02_0/SCK3_1/VV2/MADATA02_1
4
57
P23/AN16/SCK0_0/TIOA7_1/SEG13
P53/SIN6_0/TIOA1_2/INT07_2/VV1/MADATA03_1
5
56
P1B/AN11/SOT4_1/SEG17/MAD19_1
P54/SOT6_0/TIOB1_2/VV0/MADATA04_1
6
55
P1A/AN10/SIN4_1/INT05_1/SEG18/MAD18_1
P55/SCK6_0/ADTG_1/SEG39/MADATA05_1
7
54
P19/AN09/SCK2_2/SEG19/MAD17_1
P56/INT08_2/SEG38/MADATA06_1
8
53
P18/AN08/SOT2_2/SEG20/MAD16_1
P30/TIOB0_1/INT03_2/COM7/MADATA07_1
9
52
AVSS
P31/TIOB1_1/SCK6_1/INT04_2/COM6/MADATA08_1
10
51
AVRH
P32/TIOB2_1/SOT6_1/INT05_2/COM5/MADATA09_1
11
50
AVCC
P33/INT04_0/TIOB3_1/SIN6_1/ADTG_6/COM4/MADATA10_1
12
49
P17/AN07/SIN2_2/INT04_1/SEG21/MAD15_1
P39/ADTG_2/COM3
13
48
P16/AN06/SCK0_1/SEG22/MAD14_1
P3A/TIOA0_1/RTCCO_2/SUBOUT_2/COM2
14
47
P15/AN05/SOT0_1/SEG23/MAD13_1
P3B/TIOA1_1/COM1
15
46
P14/AN04/SIN0_1/INT03_1/SEG24/MAD12_1
P3C/TIOA2_1/COM0
16
45
P13/AN03/SCK1_1/RTCCO_1/SUBOUT_1/SEG25/MAD11_1
P3D/TIOA3_1/SEG37
17
44
P12/AN02/SOT1_1/SEG26/MAD10_1
P3E/TIOA4_1/SEG36
18
43
P11/AN01/SIN1_1/INT02_1/WKUP1/SEG27/MAD09_1
P3F/TIOA5_1/SEG35
19
42
P10/AN00/SEG28
VSS
20
41
VCC
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
P44/TIOA4_0/SEG34/MAD00_1
P45/TIOA5_0/SEG33/MAD01_1
C
VSS
VCC
P46/X0A
P47/X1A
INITX
P48/INT14_1/SIN3_2/SEG32/MAD02_1
P49/TIOB0_0/SOT3_2/SEG31/MAD03_1
P4A/TIOB1_0/SCK3_2/SEG30/MAD04_1
P4B/TIOB2_0/SEG29/MAD05_1
P4C/TIOB3_0/SCK7_1/CEC0/MAD06_1
P4D/TIOB4_0/SOT7_1/MAD07_1
P4E/TIOB5_0/INT06_2/SIN7_1/MAD08_1
PE0/MD1
MD0
PE2/X0
PE3/X1
VSS
LQFP - 80
＜注意事項＞
XXX_1, XXX_2 のように「_ (アンダバー)」がついている端子の、「_」以降の数字はリロケーションポート番号を示
しています。これらの端子は 1 つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。拡張ポ
ート機能レジスタ(EPFR)によって利用する端子名を選択してください。
Document Number: 002-05632 Rev*A
Page 12 of 129
MB9AB40NB シリーズ
FPT-64P- M38/M39
VSS
P81/UDP0
P80/UDM0
VCC
P60/SIN5_0/TIOA2_2/INT15_1/WKUP3/CEC1
P61/SOT5_0/TIOB2_2/UHCONX/SEG00
P62/SCK5_0/ADTG_3/SEG01
P0F/NMIX/CROUT_1/RTCCO_0/SUBOUT_0/WKUP0
P0C/SCK4_0/TIOA6_1
P0B/SOT4_0/TIOB6_1
P0A/SIN4_0/INT00_2
P04/TDO/SWO
P03/TMS/SWDIO
P02/TDI
P01/TCK/SWCLK
P00/TRSTX
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
(TOP VIEW)
VCC
1
48
P21/AN18/SIN0_0/INT06_1/WKUP2/SEG11
P50/INT00_0/SIN3_1/VV4
2
47
P22/AN17/SOT0_0/TIOB7_1/SEG12
P51/INT01_0/SOT3_1
3
46
P23/AN16/SCK0_0/TIOA7_1/SEG13
P52/INT02_0/SCK3_1
4
45
P19/AN09/SCK2_2/SEG19
P30/TIOB0_1/INT03_2/COM7
5
44
P18/AN08/SOT2_2/SEG20
P31/TIOB1_1/SCK6_1/INT04_2/COM6
6
43
AVSS
P32/TIOB2_1/SOT6_1/INT05_2/COM5
7
42
AVRH
P33/INT04_0/TIOB3_1/SIN6_1/ADTG_6/COM4
8
41
AVCC
P39/ADTG_2/COM3
9
40
P17/AN07/SIN2_2/INT04_1/SEG21
P3A/TIOA0_1/RTCCO_2/SUBOUT_2/COM2
10
39
P15/AN05/SEG23
P3B/TIOA1_1/COM1
11
38
P14/AN04/INT03_1/SEG24
P3C/TIOA2_1/COM0
12
37
P13/AN03/SCK1_1/RTCCO_1/SUBOUT_1/SEG25
P3D/TIOA3_1/SEG37
13
36
P12/AN02/SOT1_1/SEG26
P3E/TIOA4_1/SEG36
14
35
P11/AN01/SIN1_1/INT02_1/WKUP1/SEG27
P3F/TIOA5_1/SEG35
15
34
P10/AN00/SEG28
VSS
16
33
VCC
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
C
VCC
P46/X0A
P47/X1A
INITX
P49/TIOB0_0/SEG31
P4A/TIOB1_0/SEG30
P4B/TIOB2_0/SEG29
P4C/TIOB3_0/SCK7_1/CEC0
P4D/TIOB4_0/SOT7_1
P4E/TIOB5_0/INT06_2/SIN7_1
PE0/MD1
MD0
PE2/X0
PE3/X1
VSS
LQFP - 64
＜注意事項＞
XXX_1, XXX_2 のように「_ (アンダバー)」がついている端子の、
「_」以降の数字はリロケーションポート番号を示しています。
これらの端子は 1 つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。拡張ポート機能レジスタ(EPFR)
によって利用する端子名を選択してください。
Document Number: 002-05632 Rev*A
Page 13 of 129
MB9AB40NB シリーズ
LCC-64P-M24
VSS
P81/UDP0
P80/UDM0
VCC
P60/SIN5_0/TIOA2_2/INT15_1/WKUP3/CEC1
P61/SOT5_0/TIOB2_2/UHCONX/SEG00
P62/SCK5_0/ADTG_3/SEG01
P0F/NMIX/CROUT_1/RTCCO_0/SUBOUT_0/WKUP0
P0C/SCK4_0/TIOA6_1
P0B/SOT4_0/TIOB6_1
P0A/SIN4_0/INT00_2
P04/TDO/SWO
P03/TMS/SWDIO
P02/TDI
P01/TCK/SWCLK
P00/TRSTX
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
(TOP VIEW)
VCC
1
48
P21/AN18/SIN0_0/INT06_1/WKUP2/SEG11
P50/INT00_0/SIN3_1/VV4
2
47
P22/AN17/SOT0_0/TIOB7_1/SEG12
P51/INT01_0/SOT3_1
3
46
P23/AN16/SCK0_0/TIOA7_1/SEG13
P52/INT02_0/SCK3_1
4
45
P19/AN09/SCK2_2/SEG19
P30/TIOB0_1/INT03_2/COM7
5
44
P18/AN08/SOT2_2/SEG20
P31/TIOB1_1/SCK6_1/INT04_2/COM6
6
43
AVSS
P32/TIOB2_1/SOT6_1/INT05_2/COM5
7
42
AVRH
P33/INT04_0/TIOB3_1/SIN6_1/ADTG_6/COM4
8
41
AVCC
P39/ADTG_2/COM3
9
40
P17/AN07/SIN2_2/INT04_1/SEG21
P3A/TIOA0_1/RTCCO_2/SUBOUT_2/COM2
10
39
P15/AN05/SEG23
P3B/TIOA1_1/COM1
11
38
P14/AN04/INT03_1/SEG24
P3C/TIOA2_1/COM0
12
37
P13/AN03/SCK1_1/RTCCO_1/SUBOUT_1/SEG25
P3D/TIOA3_1/SEG37
13
36
P12/AN02/SOT1_1/SEG26
P3E/TIOA4_1/SEG36
14
35
P11/AN01/SIN1_1/INT02_1/WKUP1/SEG27
P3F/TIOA5_1/SEG35
15
34
P10/AN00/SEG28
VSS
16
33
VCC
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
C
VCC
P46/X0A
P47/X1A
INITX
P49/TIOB0_0/SEG31
P4A/TIOB1_0/SEG30
P4B/TIOB2_0/SEG29
P4C/TIOB3_0/SCK7_1/CEC0
P4D/TIOB4_0/SOT7_1
P4E/TIOB5_0/INT06_2/SIN7_1
PE0/MD1
MD0
PE2/X0
PE3/X1
VSS
QFN - 64
＜注意事項＞
XXX_1, XXX_2 のように「_ (アンダバー)」がついている端子の、
「_」以降の数字はリロケーションポート番号を示しています。
これらの端子は 1 つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。拡張ポート機能レジスタ(EPFR)
によって利用する端子名を選択してください。
Document Number: 002-05632 Rev*A
Page 14 of 129
MB9AB40NB シリーズ
BGA-112P-M04
(TOP VIEW)
1
2
3
4
5
6
7
8
9
10
11
A
VSS
UDP0
UDM0
VCC
P0E
P0B
AN22
TMS/
SWDIO
TRSTX
VCC
VSS
B
VCC
VSS
P52
P61
P0F
P0C
AN23
TDO/
SWO
TCK/
SWCLK
VSS
TDI
C
P50
P51
VSS
P60
P62
P0D
P09
AN20
VSS
AN19
AN18
D
P53
P54
P55
VSS
P56
P63
P0A
VSS
AN21
AN16
AN15
E
P30
P31
P32
P33
Index
AN17
AN14
AN12
AN11
F
P34
P35
P36
P39
AN13
AN10
AN09
AVRH
G
P37
P38
P3A
P3D
AN08
AN07
AN06
AVSS
H
P3B
P3C
P3E
VSS
P44
P4C
AN05
VSS
AN04
AN03
AVCC
J
VCC
P3F
VSS
P40
P43
P49
P4D
AN02
VSS
AN01
AN00
K
VCC
VSS
X1A
INITX
P42
P48
P4B
P4E
MD1
VSS
VCC
L
VSS
C
X0A
VSS
P41
P45
P4A
MD0
X0
X1
VSS
PFBGA - 112
＜注意事項＞
XXX_1, XXX_2 のように「_ (アンダバー)」がついている端子の、
「_」以降の数字はリロケーションポート番号を示しています。
これらの端子は 1 つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。拡張ポート機能レジスタ(EPFR)
によって利用する端子名を選択してください。
Document Number: 002-05632 Rev*A
Page 15 of 129
MB9AB40NB シリーズ
BGA-96P-M07
(TOP VIEW)
1
2
3
4
5
6
7
8
9
10
11
A
VSS
UDP0
UDM0
VCC
VSS
P0F
VSS
AN22
TMS/
SWDIO
TRSTX
VSS
B
VCC
VSS
P52
P61
P63
P0D
P0C
TDO/
SWO
TCK/
SWCLK
VSS
TDI
C
P50
P51
VSS
P60
P62
P0E
P0B
P0A
VSS
AN19
AN18
D
P53
P54
P55
Index
AN17
AN16
VSS
E
P56
P30
P31
AN11
AN10
AN09
F
VSS
VSS
VSS
AN08
AN07
AVRH
G
P32
P33
P39
AN06
AN05
AVSS
H
P3A
P3B
P3C
AN04
AN03
AVCC
J
P3D
P3E
VSS
P3F
P48
P4A
P4D
AN02
VSS
AN01
AN00
K
VCC
VSS
X1A
INITX
P45
P49
P4C
P4E
MD1
VSS
VCC
L
VSS
C
X0A
VSS
P44
VSS
P4B
MD0
X0
X1
VSS
PFBGA - 96
＜注意事項＞
XXX_1, XXX_2 のように「_ (アンダバー)」がついている端子の、
「_」以降の数字はリロケーションポート番号を示しています。
これらの端子は 1 つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。拡張ポート機能レジスタ(EPFR)
によって利用する端子名を選択してください。
Document Number: 002-05632 Rev*A
Page 16 of 129
MB9AB40NB シリーズ
4. 端子機能一覧
4.1
端子番号別
XXX_1, XXX_2 のように「_ (アンダバー)」がついている端子の、
「_」以降の数字はリロケーションポート番号を示しています。
これらの端子は 1 つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。拡張ポート機能レジスタ(EPFR)
によって利用する端子名を選択してください。
端子番号
LQFP-64
LQFP-100 QFP-100 BGA-112 LQFP-80 BGA-96
QFN-64
1
79
B1
1
B1
1
2
80
C1
2
C1
2
-
3
81
C2
3
C2
-
-
-
-
-
-
3
4
82
B3
4
B3
-
-
-
-
-
-
4
5
83
D1
5
D1
-
6
84
D2
6
D2
-
Document Number: 002-05632 Rev*A
端子名
VCC
P50
INT00_0
SIN3_1
VV4
MADATA00_1
P51
INT01_0
SOT3_1
(SDA3_1)
VV3
MADATA01_1
P51
INT01_0
SOT3_1
(SDA3_1)
P52
INT02_0
SCK3_1
(SCL3_1)
VV2
MADATA02_1
P52
INT02_0
SCK3_1
(SCL3_1)
P53
SIN6_0
TIOA1_2
INT07_2
VV1
MADATA03_1
P54
SOT6_0
(SDA6_0)
TIOB1_2
VV0
MADATA04_1
入出力 端子状態
回路形式
形式
-
J
Y
J
Y
E
L
J
Y
E
L
J
Y
J
X
Page 17 of 129
MB9AB40NB シリーズ
端子番号
LQFP-100 QFP-100 BGA-112 LQFP-80 BGA-96
LQFP-64
QFN-64
7
85
D3
7
D3
-
8
86
D5
8
E1
-
9
87
E1
9
E2
5
-
10
88
E2
10
E3
6
-
11
89
E3
11
G1
7
-
12
90
E4
12
G2
8
13
91
F1
-
-
-
14
92
F2
-
-
-
Document Number: 002-05632 Rev*A
端子名
P55
SCK6_0
(SCL6_0)
ADTG_1
SEG39
MADATA05_1
P56
INT08_2
SEG38
MADATA06_1
P30
TIOB0_1
INT03_2
COM7
MADATA07_1
P31
TIOB1_1
SCK6_1
(SCL6_1)
INT04_2
COM6
MADATA08_1
P32
TIOB2_1
SOT6_1
(SDA6_1)
INT05_2
COM5
MADATA09_1
P33
INT04_0
TIOB3_1
SIN6_1
ADTG_6
COM4
MADATA10_1
P34
TIOB4_1
MADATA11_1
P35
TIOB5_1
INT08_1
MADATA12_1
入出力 端子状態
回路形式
形式
K
U
K
V
K
V
K
V
K
V
K
V
E
K
E
L
Page 18 of 129
MB9AB40NB シリーズ
端子番号
LQFP-100 QFP-100 BGA-112 LQFP-80 BGA-96
LQFP-64
QFN-64
15
93
F3
-
-
-
-
-
-
-
F1
F2
F3
-
16
94
G1
-
-
-
17
95
G2
-
-
-
18
96
F4
13
G3
9
19
97
G3
14
H1
10
20
98
H1
15
H2
11
21
99
H2
16
H3
12
22
100
G4
17
J1
13
-
-
B2
-
B2
-
23
1
H3
18
J2
14
24
2
J2
19
J4
15
25
26
3
4
L1
J1
20
-
L1
-
16
-
Document Number: 002-05632 Rev*A
端子名
P36
SIN5_2
INT09_1
MADATA13_1
VSS
VSS
VSS
P37
SOT5_2
(SDA5_2)
INT10_1
MADATA14_1
P38
SCK5_2
(SCL5_2)
INT11_1
MADATA15_1
P39
ADTG_2
COM3
P3A
TIOA0_1
RTCCO_2
SUBOUT_2
COM2
P3B
TIOA1_1
COM1
P3C
TIOA2_1
COM0
P3D
TIOA3_1
SEG37
VSS
P3E
TIOA4_1
SEG36
P3F
TIOA5_1
SEG35
VSS
VCC
入出力 端子状態
回路形式
形式
E
L
-
E
L
E
L
K
U
K
U
K
U
K
U
K
U
-
K
U
K
U
-
Page 19 of 129
MB9AB40NB シリーズ
端子番号
LQFP-100 QFP-100 BGA-112 LQFP-80 BGA-96
LQFP-64
QFN-64
27
5
J4
-
-
-
28
6
L5
-
-
-
29
7
K5
-
-
-
30
8
J5
-
-
-
31
9
H5
21
L5
-
32
10
L6
22
K5
-
33
34
35
11
12
13
K2
J3
H4
L2
L4
K1
23
24
25
K2
J3
L6
L2
L4
K1
17
18
36
14
L3
26
L3
19
37
15
K3
27
K3
20
38
16
K4
28
K4
21
39
17
K6
29
J5
-
22
40
18
J6
30
K6
-
Document Number: 002-05632 Rev*A
端子名
P40
TIOA0_0
INT12_1
P41
TIOA1_0
INT13_1
P42
TIOA2_0
P43
TIOA3_0
ADTG_7
P44
TIOA4_0
SEG34
MAD00_1
P45
TIOA5_0
SEG33
MAD01_1
VSS
VSS
VSS
VSS
C
VSS
VCC
P46
X0A
P47
X1A
INITX
P48
INT14_1
SIN3_2
SEG32
MAD02_1
P49
TIOB0_0
SEG31
SOT3_2
(SDA3_2)
MAD03_1
入出力 端子状態
回路形式
形式
E
L
E
L
E
K
E
K
K
U
K
U
-
D
F
D
G
B
C
K
V
K
U
Page 20 of 129
MB9AB40NB シリーズ
端子番号
LQFP-100 QFP-100 BGA-112 LQFP-80 BGA-96
LQFP-64
QFN-64
23
41
19
L7
31
J6
-
42
20
K7
32
L7
24
-
43
21
H6
33
K7
25
-
44
22
J7
34
J7
26
-
45
23
K8
35
K8
27
-
46
24
K9
36
K9
28
47
25
L8
37
L8
29
48
26
L9
38
L9
30
49
27
L10
39
L10
31
50
51
28
29
L11
K11
40
41
L11
K11
32
33
52
30
J11
42
J11
34
53
31
J10
43
J10
35
-
Document Number: 002-05632 Rev*A
端子名
P4A
TIOB1_0
SEG30
SCK3_2
(SCL3_2)
MAD04_1
P4B
TIOB2_0
SEG29
MAD05_1
P4C
TIOB3_0
SCK7_1
(SCL7_1)
CEC0
MAD06_1
P4D
TIOB4_0
SOT7_1
(SDA7_1)
MAD07_1
P4E
TIOB5_0
INT06_2
SIN7_1
MAD08_1
MD1
PE0
MD0
X0
PE2
X1
PE3
VSS
VCC
P10
AN00
SEG28
P11
AN01
SIN1_1
INT02_1
WKUP1
SEG27
MAD09_1
入出力 端子状態
回路形式
形式
K
U
K
U
I*
S
I*
K
I*
L
C
E
G
D
A
A
A
B
-
L
W
L
R
Page 21 of 129
MB9AB40NB シリーズ
端子番号
LQFP-100 QFP-100 BGA-112 LQFP-80 BGA-96
54
32
J8
44
J8
-
-
K10
J9
-
K10
J9
55
33
H10
45
H10
LQFP-64
QFN-64
36
-
37
38
56
34
H9
46
H9
39
57
35
H7
47
G10
-
58
36
G10
48
G9
59
37
G9
49
F10
60
61
62
38
39
40
H11
F11
G11
Document Number: 002-05632 Rev*A
50
51
52
H11
F11
G11
-
40
41
42
43
端子名
P12
AN02
SOT1_1
(SDA1_1)
SEG26
MAD10_1
VSS
VSS
P13
AN03
SCK1_1
(SCL1_1)
RTCCO_1
SEG25
SUBOUT_1
MAD11_1
P14
AN04
INT03_1
SEG24
SIN0_1
MAD12_1
P15
AN05
SEG23
SOT0_1
(SDA0_1)
MAD13_1
P16
AN06
SCK0_1
(SCL0_1)
SEG22
MAD14_1
P17
AN07
SIN2_2
INT04_1
SEG21
MAD15_1
AVCC
AVRH
AVSS
入出力 端子状態
回路形式
形式
L
W
-
L
W
L
N
L
W
L
W
L
N
-
Page 22 of 129
MB9AB40NB シリーズ
端子番号
LQFP-100 QFP-100 BGA-112 LQFP-80 BGA-96
63
41
G8
53
F9
LQFP-64
QFN-64
44
45
64
42
F10
54
E11
-
-
H8
-
-
-
65
43
F9
55
E10
-
66
44
E11
56
E9
-
67
45
E10
-
-
-
68
46
F8
-
-
-
69
47
E9
-
-
-
70
48
D11
-
-
-
Document Number: 002-05632 Rev*A
端子名
P18
AN08
SOT2_2
(SDA2_2)
SEG20
MAD16_1
P19
AN09
SCK2_2
(SCL2_2)
SEG19
MAD17_1
VSS
P1A
AN10
SIN4_1
INT05_1
SEG18
MAD18_1
P1B
AN11
SOT4_1
(SDA4_1)
SEG17
MAD19_1
P1C
AN12
SCK4_1
(SCL4_1)
SEG16
MAD20_1
P1D
AN13
CTS4_1
SEG15
MAD21_1
P1E
AN14
RTS4_1
SEG14
MAD22_1
P1F
AN15
ADTG_5
MAD23_1
入出力 端子状態
回路形式
形式
L
W
L
W
-
L
N
L
W
L
W
L
W
L
W
F
M
Page 23 of 129
MB9AB40NB シリーズ
端子番号
-
-
B10
C9
-
-
B10
C9
D11
LQFP-64
QFN-64
-
71
49
D10
57
D10
46
72
50
E8
58
D9
47
73
51
C11
59
C11
48
74
52
C10
60
C10
-
75
76
53
54
A11
A10
-
A11
-
-
77
55
A9
61
A10
LQFP-100 QFP-100 BGA-112 LQFP-80 BGA-96
49
-
78
56
B9
62
B9
79
57
B11
63
B11
50
51
-
80
58
A8
64
A9
52
81
59
B8
65
B8
53
Document Number: 002-05632 Rev*A
端子名
VSS
VSS
VSS
P23
AN16
SCK0_0
(SCL0_0)
TIOA7_1
SEG13
P22
AN17
SOT0_0
(SDA0_0)
TIOB7_1
SEG12
P21
AN18
SIN0_0
INT06_1
WKUP2
SEG11
P20
AN19
INT05_0
CROUT_0
SEG10
MAD24_1
VSS
VCC
P00
TRSTX
MCSX7_1
P01
TCK
SWCLK
P02
TDI
MCSX6_1
P03
TMS
SWDIO
P04
TDO
SWO
入出力 端子状態
回路形式
形式
-
L
W
L
W
L
R
L
N
E
J
E
J
E
J
E
J
E
J
Page 24 of 129
MB9AB40NB シリーズ
端子番号
LQFP-100 QFP-100 BGA-112 LQFP-80 BGA-96
LQFP-64
QFN-64
82
60
C8
-
-
-
-
-
D8
-
-
-
83
61
D9
-
-
-
66
A8
84
62
A7
-
-
-
-
-
-
A7
-
85
63
B7
-
-
-
86
64
C7
-
-
-
87
65
D7
67
C8
54
-
Document Number: 002-05632 Rev*A
端子名
P05
AN20
TRACED0
TIOA5_2
SIN4_2
INT00_1
SEG09
MCSX5_1
VSS
P06
AN21
TRACED1
TIOB5_2
SOT4_2
(SDA4_2)
INT01_1
SEG08
MCSX4_1
P07
AN22
ADTG_0
SEG07
MCLKOUT_1
TRACED2
SCK4_2
(SCL4_2)
VSS
P08
AN23
TRACED3
TIOA0_2
CTS4_2
SEG06
MCSX3_1
P09
TRACECLK
TIOB0_2
RTS4_2
SEG05
MCSX2_1
P0A
SIN4_0
INT00_2
MCSX1_1
入出力 端子状態
回路形式
形式
L
Q
-
L
Q
L
P
-
L
P
K
O
I*
L
Page 25 of 129
MB9AB40NB シリーズ
端子番号
LQFP-100 QFP-100 BGA-112 LQFP-80 BGA-96
88
66
A6
68
C7
LQFP-64
QFN-64
55
56
89
67
B6
69
B7
-
-
D4
C3
-
C3
-
90
68
C6
70
B6
-
91
69
A5
71
C6
-
-
-
-
-
A5
-
92
70
B5
72
A6
57
93
71
D6
73
B5
-
94
72
C5
74
C5
58
-
95
73
B4
Document Number: 002-05632 Rev*A
75
B4
59
端子名
P0B
SOT4_0
(SDA4_0)
TIOB6_1
MCSX0_1
P0C
SCK4_0
(SCL4_0)
TIOA6_1
MALE_1
VSS
VSS
P0D
RTS4_0
TIOA3_2
SEG04
MDQM0_1
P0E
CTS4_0
TIOB3_2
SEG03
MDQM1_1
VSS
P0F
NMIX
CROUT_1
RTCCO_0
SUBOUT_0
WKUP0
P63
INT03_0
SEG02
MWEX_1
P62
SCK5_0
(SCL5_0)
ADTG_3
SEG01
MOEX_1
P61
SOT5_0
(SDA5_0)
TIOB2_2
UHCONX
SEG00
入出力 端子状態
回路形式
形式
I*
K
I*
K
-
K
U
K
U
-
E
I
K
V
K
U
K
U
Page 26 of 129
MB9AB40NB シリーズ
端子番号
LQFP-100 QFP-100 BGA-112 LQFP-80 BGA-96
LQFP-64
QFN-64
60
96
74
C4
76
C4
97
75
A4
77
A4
61
98
76
A3
78
A3
62
99
77
A2
79
A2
63
A1
80
A1
64
100
78
*: 5 V トレラント I/O
Document Number: 002-05632 Rev*A
端子名
P60
SIN5_0
TIOA2_2
INT15_1
WKUP3
CEC1
MRDY_1
VCC
P80
UDM0
P81
UDP0
VSS
入出力 端子状態
回路形式
形式
I*
T
H
H
H
H
-
-
Page 27 of 129
MB9AB40NB シリーズ
4.2
端子機能別
XXX_1, XXX_2 のように「_ (アンダバー)」がついている端子の、
「_」以降の数字はリロケーションポート番号を示しています。
これらの端子は 1 つのチャネルに複数の機能があり、それぞれの機能ごとに端子名があります。拡張ポート機能レジスタ(EPFR)
によって利用する端子名を選択してください。
端子番号
LQFP100
QFP100
BGA112
LQFP80
BGA96
LQFP/
QFN64
84
62
A7
66
A8
-
ADTG_1
7
85
D3
7
D3
-
ADTG_2
18
96
F4
13
G3
9
94
72
C5
74
C5
58
端子機能
端子名
ADC
ADTG_0
ADTG_3
ADTG_4
機能説明
A/D コンバータ
外部トリガ入力端子
-
-
-
-
-
-
ADTG_5
70
48
D11
-
-
-
ADTG_6
12
90
E4
12
G2
8
ADTG_7
30
8
J5
-
-
-
ADTG_8
-
-
-
-
-
-
AN00
52
30
J11
42
J11
34
AN01
53
31
J10
43
J10
35
AN02
54
32
J8
44
J8
36
AN03
55
33
H10
45
H10
37
AN04
56
34
H9
46
H9
38
AN05
57
35
H7
47
G10
39
AN06
58
36
G10
48
G9
-
AN07
59
37
G9
49
F10
40
AN08
63
41
G8
53
F9
44
AN09
64
42
F10
54
E11
45
65
43
F9
55
E10
-
66
44
E11
56
E9
-
67
45
E10
-
-
-
AN13
68
46
F8
-
-
-
AN14
69
47
E9
-
-
-
AN15
70
48
D11
-
-
-
AN16
71
49
D10
57
D10
46
AN17
72
50
E8
58
D9
47
AN18
73
51
C11
59
C11
48
AN19
74
52
C10
60
C10
-
AN20
82
60
C8
-
-
-
AN21
83
61
D9
-
-
-
AN22
84
62
A7
66
A8
-
AN23
85
63
B7
-
-
-
AN10
AN11
AN12
A/D コンバータ
アナログ入力端子。
ANxx は ADC ch.xx を示します。
Document Number: 002-05632 Rev*A
Page 28 of 129
MB9AB40NB シリーズ
端子番号
端子機能
端子名
ベース
タイマ 0
TIOA0_0
TIOA0_1
ベースタイマ ch.0 の TIOA 端子
J4
G3
14
B7
-
-
-
TIOB0_0
40
18
J6
30
K6
22
ベースタイマ ch.0 の TIOB 端子
9
87
E1
9
E2
5
TIOB0_2
86
64
C7
-
-
-
TIOA1_0
28
6
L5
-
-
-
20
98
H1
15
H2
11
5
83
D1
5
D1
-
41
19
L7
31
J6
23
10
88
E2
10
E3
6
TIOB1_2
6
84
D2
6
D2
-
TIOA2_0
29
7
K5
-
-
-
21
99
H2
16
H3
12
TIOA2_2
96
74
C4
76
C4
60
TIOB2_0
42
20
K7
32
L7
24
11
89
E3
11
G1
7
95
73
B4
75
B4
59
TIOA1_1
TIOA2_1
ベースタイマ ch.1 の TIOA 端子
ベースタイマ ch.1 の TIOB 端子
ベースタイマ ch.2 の TIOA 端子
ベースタイマ ch.2 の TIOB 端子
TIOA3_0
30
8
J5
-
-
-
22
100
G4
17
J1
13
TIOA3_2
90
68
C6
70
B6
-
TIOB3_0
43
21
H6
33
K7
25
12
90
E4
12
G2
8
TIOB3_2
91
69
A5
71
C6
-
TIOA4_0
31
9
H5
21
L5
-
23
1
H3
18
J2
14
TIOA3_1
TIOB3_1
TIOA4_1
ベースタイマ ch.3 の TIOA 端子
ベースタイマ ch.3 の TIOB 端子
ベースタイマ ch.4 の TIOA 端子
TIOA4_2
-
-
-
-
-
-
TIOB4_0
44
22
J7
34
J7
26
TIOB4_1
ベースタイマ ch.4 の TIOB 端子
13
91
F1
-
-
-
TIOB4_2
-
-
-
-
-
-
TIOA5_0
32
10
L6
22
K5
-
24
2
J2
19
J4
15
TIOA5_2
82
60
C8
-
-
-
TIOB5_0
45
23
K8
35
K8
27
14
92
F2
-
-
-
83
61
D9
-
-
-
89
67
B6
69
B7
56
88
66
A6
68
C7
55
TIOA5_1
TIOB5_1
ベースタイマ ch.5 の TIOA 端子
ベースタイマ ch.5 の TIOB 端子
TIOB5_2
ベース
タイマ 7
10
5
63
TIOB2_2
ベース
タイマ 6
-
27
97
TIOB2_1
ベース
タイマ 5
-
LQFP80
85
TIOB1_1
ベース
タイマ 4
-
BGA112
19
TIOB1_0
ベース
タイマ 3
LQFP/
QFN64
QFP100
TIOA0_2
TIOA1_2
ベース
タイマ 2
BGA96
LQFP100
H1
TIOB0_1
ベース
タイマ 1
機能説明
TIOB6_1
ベースタイマ ch.6 の TIOA
端子
ベースタイマ
ch.6 の TIOB
TIOA7_0
端子
TIOA7_1
ベースタイマ ch.7 の TIOA 端子
TIOA6_1
-
-
-
-
-
-
71
49
D10
57
D10
46
TIOA7_2
-
-
-
-
-
-
TIOB7_0
-
-
-
-
-
-
72
50
E8
58
D9
47
-
-
-
-
-
-
TIOB7_1
ベースタイマ ch.7 の TIOB 端子
TIOB7_2
Document Number: 002-05632 Rev*A
Page 29 of 129
MB9AB40NB シリーズ
端子番号
端子機能
デバッガ
端子名
機能説明
QFP100
BGA112
LQFP80
BGA96
LQFP/
QFN64
SWCLK
シリアルワイヤ
デバッグインタフェースクロック入力端子
78
56
B9
62
B9
50
SWDIO
シリアルワイヤ
デバッグインタフェースデータ入出力端子
80
58
A8
64
A9
52
SWO
シリアルワイヤビューワ出力端子
81
59
B8
65
B8
53
TCK
J-TAG テストクロック入力端子
78
56
B9
62
B9
50
TDI
J-TAG テストデータ入力端子
79
57
B11
63
B11
51
TDO
J-TAG デバッグデータ出力端子
81
59
B8
65
B8
53
TMS
J-TAG テストモード状態入出力端子
80
58
A8
64
A9
52
ETM のトレース CLK 出力端子
86
64
C7
-
-
-
TRACED0
82
60
C8
-
-
-
TRACED1
83
61
D9
-
-
-
84
62
A7
-
-
-
85
63
B7
-
-
-
77
55
A9
61
A10
49
TRACECLK
TRACED2
ETM のトレースデータ出力端子
TRACED3
TRSTX
外部バス
LQFP100
J-TAG テストリセット入力端子
MAD00_1
31
9
H5
21
L5
-
MAD01_1
32
10
L6
22
K5
-
MAD02_1
39
17
K6
29
J5
-
MAD03_1
40
18
J6
30
K6
-
MAD04_1
41
19
L7
31
J6
-
MAD05_1
42
20
K7
32
L7
-
MAD06_1
43
21
H6
33
K7
-
MAD07_1
44
22
J7
34
J7
-
MAD08_1
45
23
K8
35
K8
-
MAD09_1
53
31
J10
43
J10
-
54
32
J8
44
J8
-
55
33
H10
45
H10
-
MAD12_1
56
34
H9
46
H9
-
MAD13_1
57
35
H7
47
G10
-
MAD14_1
58
36
G10
48
G9
-
MAD15_1
59
37
G9
49
F10
-
MAD16_1
63
41
G8
53
F9
-
MAD17_1
64
42
F10
54
E11
-
MAD18_1
65
43
F9
55
E10
-
MAD19_1
66
44
E11
56
E9
-
MAD20_1
67
45
E10
-
-
-
MAD10_1
MAD11_1
外部バスインタフェース
アドレスバス
Document Number: 002-05632 Rev*A
Page 30 of 129
MB9AB40NB シリーズ
端子番号
LQFP100
QFP100
BGA112
LQFP80
BGA96
LQFP/
QFN64
68
46
F8
-
-
-
69
47
E9
-
-
-
70
48
D11
-
-
-
MAD24_1
74
52
C10
60
C10
-
MCSX0_1
88
66
A6
68
C7
-
MCSX1_1
87
65
D7
67
C8
-
86
64
C7
-
-
-
85
63
B7
-
-
-
端子機能
端子名
外部バス
MAD21_1
MAD22_1
MAD23_1
機能説明
外部バスインタフェース
アドレスバス
MCSX2_1
MCSX3_1
MCSX4_1
外部バスインタフェース
チップセレクト出力端子
83
61
D9
-
-
-
MCSX5_1
82
60
C8
-
-
-
MCSX6_1
79
57
B11
63
B11
-
MCSX7_1
77
55
A9
61
A10
-
MDQM0_1
90
68
C6
70
B6
-
MDQM1_1
外部バスインタフェース
バイトマスク信号出力端子
91
69
A5
71
C6
-
MOEX_1
SRAM の
外部バスインタフェース
リード許可信号
94
72
C5
74
C5
-
MWEX_1
SRAM の
外部バスインタフェース
ライト許可信号
93
71
D6
73
B5
-
MADATA00_1
2
80
C1
2
C1
-
MADATA01_1
3
81
C2
3
C2
-
MADATA02_1
4
82
B3
4
B3
-
MADATA03_1
5
83
D1
5
D1
-
MADATA04_1
6
84
D2
6
D2
-
MADATA05_1
7
85
D3
7
D3
-
8
86
D5
8
E1
-
9
87
E1
9
E2
-
MADATA06_1
MADATA07_1
MADATA08_1
外部バスインタフェース
データバス
10
88
E2
10
E3
-
MADATA09_1
11
89
E3
11
G1
-
MADATA10_1
12
90
E4
12
G2
-
MADATA11_1
13
91
F1
-
-
-
MADATA12_1
14
92
F2
-
-
-
MADATA13_1
15
93
F3
-
-
-
MADATA14_1
16
94
G1
-
-
-
MADATA15_1
-
17
95
G2
-
-
MALE_1
マルチプレクス時
アドレスラッチイネーブル信号
89
67
B6
69
B7
-
MRDY_1
外部 RDY 入力信号
96
74
C4
76
C4
-
外部バス クロック出力端子
84
62
A7
66
A8
-
MCLKOUT_1
Document Number: 002-05632 Rev*A
Page 31 of 129
MB9AB40NB シリーズ
端子番号
端子機能
端子名
外部割込み
INT00_0
INT00_1
INT00_2
INT01_0
INT01_1
INT02_0
INT02_1
INT03_0
INT03_1
INT03_2
INT04_0
INT04_1
INT04_2
INT05_0
INT05_1
INT05_2
INT06_1
INT06_2
INT07_2
INT08_1
INT08_2
機能説明
外部割込み要求 00 の
入力端子
外部割込み要求 01 の
入力端子
外部割込み要求 02 の
入力端子
外部割込み要求 03 の
入力端子
外部割込み要求 04 の
入力端子
外部割込み要求 05 の
入力端子
外部割込み要求 06 の
入力端子
外部割込み要求 07 の
入力端子
外部割込み要求 08 の
入力端子
LQFP100
QFP100
BGA112
LQFP80
BGA96
LQFP/
QFN64
2
80
C1
2
C1
2
82
60
C8
-
-
-
87
65
D7
67
C8
54
3
3
81
C2
3
C2
83
61
D9
-
-
-
4
82
B3
4
B3
4
53
31
J10
43
J10
35
93
71
D6
73
B5
-
56
34
H9
46
H9
38
9
87
E1
9
E2
5
12
90
E4
12
G2
8
59
37
G9
49
F10
40
10
88
E2
10
E3
6
74
52
C10
60
C10
-
65
43
F9
55
E10
-
11
89
E3
11
G1
7
73
51
C11
59
C11
48
45
23
K8
35
K8
27
5
83
D1
5
D1
-
14
92
F2
-
-
-
8
86
D5
8
E1
-
INT09_1
外部割込み要求 09 の
入力端子
15
93
F3
-
-
-
INT10_1
外部割込み要求 10 の
入力端子
16
94
G1
-
-
-
INT11_1
外部割込み要求 11 の
入力端子
17
95
G2
-
-
-
INT12_1
外部割込み要求 12 の
入力端子
27
5
J4
-
-
-
INT13_1
外部割込み要求 13 の
入力端子
28
6
L5
-
-
-
INT14_1
外部割込み要求 14 の
入力端子
39
17
K6
29
J5
-
INT15_1
外部割込み要求 15 の
入力端子
96
74
C4
76
C4
60
ノンマスカブル割込み入力端子
92
70
B5
72
A6
57
NMIX
Document Number: 002-05632 Rev*A
Page 32 of 129
MB9AB40NB シリーズ
端子番号
LQFP100
QFP100
BGA112
LQFP80
BGA96
LQFP/
QFN64
P00
77
55
A9
61
A10
49
P01
78
56
B9
62
B9
50
P02
79
57
B11
63
B11
51
P03
80
58
A8
64
A9
52
P04
81
59
B8
65
B8
53
P05
82
60
C8
-
-
-
P06
83
61
D9
-
-
-
P07
84
62
A7
66
A8
-
端子機能
端子名
GPIO
P08
機能説明
汎用入出力ポート 0
85
63
B7
-
-
-
P09
86
64
C7
-
-
-
P0A
87
65
D7
67
C8
54
P0B
88
66
A6
68
C7
55
P0C
89
67
B6
69
B7
56
P0D
90
68
C6
70
B6
-
P0E
91
69
A5
71
C6
-
P0F
92
70
B5
72
A6
57
P10
52
30
J11
42
J11
34
P11
53
31
J10
43
J10
35
P12
54
32
J8
44
J8
36
P13
55
33
H10
45
H10
37
P14
56
34
H9
46
H9
38
P15
57
35
H7
47
G10
39
P16
58
36
G10
48
G9
-
P17
59
37
G9
49
F10
40
P18
汎用入出力ポート 1
63
41
G8
53
F9
44
P19
64
42
F10
54
E11
45
P1A
65
43
F9
55
E10
-
P1B
66
44
E11
56
E9
-
P1C
67
45
E10
-
-
-
P1D
68
46
F8
-
-
-
P1E
69
47
E9
-
-
-
P1F
70
48
D11
-
-
-
P20
74
52
C10
60
C10
-
P21
73
51
C11
59
C11
48
72
50
E8
58
D9
47
71
49
D10
57
D10
46
P22
汎用入出力ポート 2
P23
Document Number: 002-05632 Rev*A
Page 33 of 129
MB9AB40NB シリーズ
端子番号
端子機能
端子名
GPIO
P30
P31
P32
P33
P34
P35
P36
P37
P38
P39
P3A
P3B
P3C
P3D
P3E
P3F
P40
P41
P42
P43
P44
P45
P46
P47
P48
P49
P4A
P4B
P4C
P4D
P4E
P50
P51
P52
P53
P54
P55
P56
P60
P61
P62
P63
P80
P81
PE0
PE2
PE3
機能説明
汎用入出力ポート 3
汎用入出力ポート 4
汎用入出力ポート 5
汎用入出力ポート 6
汎用入出力ポート 8
汎用入出力ポート E
Document Number: 002-05632 Rev*A
LQFP100
QFP100
BGA112
LQFP80
BGA96
LQFP/
QFN64
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
27
28
29
30
31
32
36
37
39
40
41
42
43
44
45
2
3
4
5
6
7
8
96
95
94
93
98
99
46
48
49
87
88
89
90
91
92
93
94
95
96
97
98
99
100
1
2
5
6
7
8
9
10
14
15
17
18
19
20
21
22
23
80
81
82
83
84
85
86
74
73
72
71
76
77
24
26
27
E1
E2
E3
E4
F1
F2
F3
G1
G2
F4
G3
H1
H2
G4
H3
J2
J4
L5
K5
J5
H5
L6
L3
K3
K6
J6
L7
K7
H6
J7
K8
C1
C2
B3
D1
D2
D3
D5
C4
B4
C5
D6
A3
A2
K9
L9
L10
9
10
11
12
13
14
15
16
17
18
19
21
22
26
27
29
30
31
32
33
34
35
2
3
4
5
6
7
8
76
75
74
73
78
79
36
38
39
E2
E3
G1
G2
G3
H1
H2
H3
J1
J2
J4
L5
K5
L3
K3
J5
K6
J6
L7
K7
J7
K8
C1
C2
B3
D1
D2
D3
E1
C4
B4
C5
B5
A3
A2
K9
L9
L10
5
6
7
8
9
10
11
12
13
14
15
19
20
22
23
24
25
26
27
2
3
4
60
59
58
62
63
28
30
31
Page 34 of 129
MB9AB40NB シリーズ
端子番号
端子機能
端子名
マルチ
ファンクシ
ョン
シリアル 0
SIN0_0
SIN0_1
SOT0_0
(SDA0_0)
SOT0_1
(SDA0_1)
SCK0_0
(SCL0_0)
SCK0_1
(SCL0_1)
マルチ
ファンクシ
ョン
シリアル 1
機能説明
マルチファンクションシリアルイ
ンタフェース ch.0 の入力端子
マルチファンクションシリアルイ
ンタフェース ch.0 の出力端子。
UART/CSIO 端子(動作モード 0～
2)として使用するときは SOT0 と
して、I2C 端子(動作モード 4)とし
て使用するときは SDA0 として機
能します。
マルチファンクションシリアルイ
ンタフェース ch.0 のクロック I/O
端子。
UART/CSIO 端子(動作モード 0～
2)として使用するときは SCK0 と
して、I2C 端子(動作モード 4)とし
て使用するときは SCL0 として機
能します。
LQFP100
QFP100
BGA112
LQFP80
BGA96
LQFP/
QFN64
73
51
C11
59
C11
48
56
34
H9
46
H9
-
72
50
E8
58
D9
47
57
35
H7
47
G10
-
71
49
D10
57
D10
46
58
36
G10
48
G9
-
SIN1_1
マルチファンクションシリアルイ
ンタフェース ch.1 の入力端子
53
31
J10
43
J10
35
SOT1_1
(SDA1_1)
マルチファンクションシリアルイ
ンタフェース ch.1 の出力端子。
UART/CSIO 端子(動作モード 0～
2)として使用するときは SOT1 と
して、I2C 端子(動作モード 4)とし
て使用するときは SDA1 として機
能します。
54
32
J8
44
J8
36
SCK1_1
(SCL1_1)
マルチファンクションシリアルイ
ンタフェース ch.1 のクロック I/O
端子。
UART/CSIO 端子(動作モード 0～
2)として使用するときは SCK1 と
して、I2C 端子(動作モード 4)とし
て使用するときは SCL1 として機
能します。
55
33
H10
45
H10
37
Document Number: 002-05632 Rev*A
Page 35 of 129
MB9AB40NB シリーズ
端子番号
端子機能
マルチ
ファンクシ
ョン
シリアル 2
マルチ
ファンクシ
ョン
シリアル 3
LQFP100
QFP100
BGA112
LQFP80
BGA96
LQFP/
QFN64
マルチファンクションシリアルイ
ンタフェース ch.2 の入力端子
59
37
G9
49
F10
40
SOT2_2
(SDA2_2)
マルチファンクションシリアルイ
ンタフェース ch.2 の出力端子。
UART/CSIO 端子(動作モード 0～
2)として使用するときは SOT2 と
して、I2C 端子(動作モード 4)とし
て使用するときは SDA2 として機
能します。
63
41
G8
53
F9
44
SCK2_2
(SCL2_2)
マルチファンクションシリアルイ
ンタフェース ch.2 のクロック I/O
端子。
UART/CSIO 端子(動作モード 0～
2)として使用するときは SCK2 と
して、I2C 端子(動作モード 4)とし
て使用するときは SCL2 として機
能します。
64
42
F10
54
E11
45
2
80
C1
2
C1
2
39
17
K6
29
J5
-
3
81
C2
3
C2
3
40
18
J6
30
K6
-
4
82
B3
4
B3
4
41
19
L7
31
J6
-
端子名
機能説明
SIN2_2
SIN3_1
SIN3_2
SOT3_1
(SDA3_1)
SOT3_2
(SDA3_2)
SCK3_1
(SCL3_1)
SCK3_2
(SCL3_2)
マルチファンクションシリアルイ
ンタフェース ch.3 の入力端子
マルチファンクションシリアルイ
ンタフェース ch.3 の出力端子。
UART/CSIO 端子(動作モード 0～
2)として使用するときは SOT3 と
して、I2C 端子(動作モード 4)とし
て使用するときは SDA3 として機
能します。
マルチファンクションシリアルイ
ンタフェース ch.3 のクロック I/O
端子。
UART/CSIO 端子(動作モード 0～
2)として使用するときは SCK3 と
して、I2C 端子(動作モード 4)とし
て使用するときは SCL3 として機
能します。
Document Number: 002-05632 Rev*A
Page 36 of 129
MB9AB40NB シリーズ
端子番号
端子機能
端子名
マルチ
ファンクシ
ョン
シリアル 4
SIN4_0
SIN4_1
SIN4_2
SOT4_0
(SDA4_0)
SOT4_1
(SDA4_1)
SOT4_2
(SDA4_2)
SCK4_0
(SCL4_0)
SCK4_1
(SCL4_1)
SCK4_2
(SCL4_2)
RTS4_0
RTS4_1
RTS4_2
CTS4_0
CTS4_1
CTS4_2
マルチ
ファンクシ
ョン
シリアル 5
SIN5_0
SIN5_2
SOT5_0
(SDA5_0)
SOT5_2
(SDA5_2)
SCK5_0
(SCL5_0)
SCK5_2
(SCL5_2)
機能説明
マルチファンクションシリアルイ
ンタフェース ch.4 の入力端子
マルチファンクションシリアルイ
ンタフェース ch.4 の出力端子。
UART/CSIO 端子(動作モード 0～
2)として使用するときは SOT4 と
して、I2C 端子(動作モード 4)とし
て使用するときは SDA4 として機
能します。
マルチファンクションシリアルイ
ンタフェース ch.4 のクロック I/O
端子。
UART/CSIO 端子(動作モード 0～
2)として使用するときは SCK4 と
して、I2C 端子(動作モード 4)とし
て使用するときは SCL4 として機
能します。
マルチファンクションシリアルイ
ンタフェース ch.4 の RTS 出力端子
マルチファンクションシリアルイ
ンタフェース ch.4 の CTS 入力端子
マルチファンクションシリアルイ
ンタフェース ch.5 の入力端子
マルチファンクションシリアルイ
ンタフェース ch.5 の出力端子。
UART/CSIO 端子(動作モード 0～
2)として使用するときは SOT5 と
して、I2C 端子(動作モード 4)とし
て使用するときは SDA5 として機
能します。
マルチファンクションシリアルイ
ンタフェース ch.5 のクロック I/O
端子。
UART/CSIO 端子(動作モード 0～
2)として使用するときは SCK5 と
して、I2C 端子(動作モード 4)とし
て使用するときは SCL5 として機
能します。
Document Number: 002-05632 Rev*A
BGA96
LQFP/
QFN64
67
C8
54
F9
55
E10
-
C8
-
-
-
A6
68
C7
55
44
E11
56
E9
-
83
61
D9
-
-
-
89
67
B6
69
B7
56
67
45
E10
-
-
-
84
62
A7
-
-
-
90
68
C6
70
B6
-
69
47
E9
-
-
-
86
64
C7
-
-
-
91
69
A5
71
C6
-
68
46
F8
-
-
-
85
63
B7
-
-
-
96
74
C4
76
C4
60
15
93
F3
-
-
-
95
73
B4
75
B4
59
16
94
G1
-
-
-
94
72
C5
74
C5
58
17
95
G2
-
-
-
LQFP100
QFP100
BGA112
LQFP80
87
65
D7
65
43
82
60
88
66
66
Page 37 of 129
MB9AB40NB シリーズ
端子番号
端子機能
端子名
マルチ
ファンクシ
ョン
シリアル 6
SIN6_0
SIN6_1
SOT6_0
(SDA6_0)
SOT6_1
(SDA6_1)
SCK6_0
(SCL6_0)
SCK6_1
(SCL6_1)
マルチ
ファンクシ
ョン
シリアル 7
機能説明
マルチファンクションシリアルイ
ンタフェース ch.6 の入力端子
マルチファンクションシリアルイ
ンタフェース ch.6 の出力端子。
UART/CSIO 端子(動作モード 0～
2)として使用するときは SOT6 と
して、I2C 端子(動作モード 4)とし
て使用するときは SDA6 として機
能します。
マルチファンクションシリアルイ
ンタフェース ch.6 のクロック I/O
端子。
UART/CSIO 端子(動作モード 0～
2)として使用するときは SCK6 と
して、I2C 端子(動作モード 4)とし
て使用するときは SCL6 として機
能します。
LQFP100
QFP100
BGA112
LQFP80
BGA96
LQFP/
QFN64
5
83
D1
5
D1
-
12
90
E4
12
G2
8
6
84
D2
6
D2
-
11
89
E3
11
G1
7
7
85
D3
7
D3
-
10
88
E2
10
E3
6
SIN7_1
マルチファンクションシリアルイ
ンタフェース ch.7 の入力端子
45
23
K8
35
K8
27
SOT7_1
(SDA7_1)
マルチファンクションシリアルイ
ンタフェース ch.7 の出力端子。
UART/CSIO 端子(動作モード 0～
2)として使用するときは SOT7 と
して、I2C 端子(動作モード 4)とし
て使用するときは SDA7 として機
能します。
44
22
J7
34
J7
26
SCK7_1
(SCL7_1)
マルチファンクションシリアルイ
ンタフェース ch.7 のクロック I/O
端子。
UART/CSIO 端子(動作モード 0～
2)として使用するときは SCK7 と
して、I2C 端子(動作モード 4)とし
て使用するときは SCL7 として機
能します。
43
21
H6
33
K7
25
Document Number: 002-05632 Rev*A
Page 38 of 129
MB9AB40NB シリーズ
端子番号
端子機能
USB
QFP100
BGA112
LQFP80
BGA96
LQFP/
QFN64
USB ファンクション/
ホストの D - 端子
98
76
A3
78
A3
62
USB ファンクション/
ホストの D + 端子
99
77
A2
79
A2
63
USB 外部プルアップ制御
端子
95
73
B4
75
B4
59
92
70
B5
72
A6
57
55
33
H10
45
H10
37
19
97
G3
14
H1
10
92
70
B5
72
A6
57
55
33
H10
45
H10
37
機能説明
UDM0
UDP0
UHCONX
リアル
タイム
クロック
LQFP100
端子名
RTCCO_0
RTCCO_1
RTCCO_2
リアルタイムクロックの
0.5 秒パルス出力端子
SUBOUT_0
SUBOUT_1
サブクロック出力端子
SUBOUT_2
低消費
電力
モード
HDMICEC/
リモコン受
信
LCDC
19
97
G3
14
H1
10
WKUP0
ディープスタンバイモード復帰信
号入力端子 0
92
70
B5
72
A6
57
WKUP1
ディープスタンバイモード復帰信
号入力端子 1
53
31
J10
43
J10
35
WKUP2
ディープスタンバイモード復帰信
号入力端子 2
73
51
C11
59
C11
48
WKUP3
ディープスタンバイモード復帰信
号入力端子 3
96
74
C4
76
C4
60
CEC0
HDMI-CEC/リモコン受信 ch.0 の
入出力端子
43
21
H6
33
K7
25
CEC1
HDMI-CEC/リモコン受信 ch.1 の
入出力端子
96
74
C4
76
C4
60
VV0
6
84
D2
6
D2
-
VV1
5
83
D1
5
D1
-
4
82
B3
4
B3
-
VV3
3
81
C2
3
C2
-
VV4
2
80
C1
2
C1
2
COM0
21
99
H2
16
H3
12
COM1
20
98
H1
15
H2
11
COM2
19
97
G3
14
H1
10
18
96
F4
13
G3
9
COM4
12
90
E4
12
G2
8
COM5
11
89
E3
11
G1
7
COM6
10
88
E2
10
E3
6
COM7
9
87
E1
9
E2
5
VV2
COM3
LCD 用駆動電源端子
LCD コモン出力端子
Document Number: 002-05632 Rev*A
Page 39 of 129
MB9AB40NB シリーズ
端子番号
LQFP100
QFP100
BGA112
LQFP80
BGA96
LQFP/
QFN64
SEG00
95
73
B4
75
B4
59
SEG01
94
72
C5
74
C5
58
SEG02
93
71
D6
73
B5
-
SEG03
91
69
A5
71
C6
-
SEG04
90
68
C6
70
B6
-
SEG05
86
64
C7
-
-
-
SEG06
85
63
B7
-
-
-
SEG07
84
62
A7
66
A8
-
SEG08
83
61
D9
-
-
-
SEG09
82
60
C8
-
-
-
SEG10
74
52
C10
60
C10
-
SEG11
73
51
C11
59
C11
48
SEG12
72
50
E8
58
D9
47
SEG13
71
49
D10
57
D10
46
SEG14
69
47
E9
-
-
-
SEG15
68
46
F8
-
-
-
SEG16
67
45
E10
-
-
-
SEG17
66
44
E11
56
E9
-
SEG18
65
43
F9
55
E10
-
SEG19
64
42
F10
54
E11
45
端子機能
端子名
LCDC
SEG20
機能説明
LCD セグメント出力端子
63
41
G8
53
F9
44
SEG21
59
37
G9
49
F10
40
SEG22
58
36
G10
48
G9
-
SEG23
57
35
H7
47
G10
39
SEG24
56
34
H9
46
H9
38
SEG25
55
33
H10
45
H10
37
SEG26
54
32
J8
44
J8
36
SEG27
53
31
J10
43
J10
35
SEG28
52
30
J11
42
J11
34
SEG29
42
20
K7
32
L7
24
SEG30
41
19
L7
31
J6
23
SEG31
40
18
J6
30
K6
22
SEG32
39
17
K6
29
J5
-
SEG33
32
10
L6
22
K5
-
SEG34
31
9
H5
21
L5
-
SEG35
24
2
J2
19
J4
15
SEG36
23
1
H3
18
J2
14
SEG37
22
100
G4
17
J1
13
SEG38
8
86
D5
8
E1
-
SEG39
7
85
D3
7
D3
-
Document Number: 002-05632 Rev*A
Page 40 of 129
MB9AB40NB シリーズ
端子番号
端子機能
LQFP100
QFP100
BGA112
LQFP80
BGA96
LQFP/
QFN64
外部リセット入力端子。
INITX="L"のとき、リセットが有
効です。
38
16
K4
28
K4
21
MD0
モード 0 端子。
通常動作時は、MD0="L"を入力して
ください。フラッシュメモリのシリ
アル書込み時は、MD0="H"を入力し
てください。
47
25
L8
37
L8
29
MD1
モード 1 端子。
フラッシュメモリのシリアル書込み
時は、MD1="L"を入力してくださ
い。
46
24
K9
36
K9
28
VCC
電源端子
1
79
B1
1
B1
1
VCC
電源端子
26
4
J1
-
-
-
VCC
電源端子
35
13
K1
25
K1
18
VCC
電源端子
51
29
K11
41
K11
33
VCC
電源端子
76
54
A10
-
-
-
VCC
電源端子
97
75
A4
77
A4
61
VSS
GND 端子
-
-
-
-
F1
-
VSS
GND 端子
-
-
-
-
F2
-
VSS
GND 端子
-
-
-
-
F3
-
VSS
GND 端子
-
-
B2
-
B2
-
VSS
GND 端子
25
3
L1
20
L1
16
VSS
GND 端子
-
-
K2
-
K2
-
VSS
GND 端子
-
-
J3
-
J3
-
VSS
GND 端子
-
-
H4
-
-
-
VSS
GND 端子
-
-
-
-
L6
-
VSS
GND 端子
34
12
L4
24
L4
-
VSS
GND 端子
50
28
L11
40
L11
32
VSS
GND 端子
-
-
K10
-
K10
-
VSS
GND 端子
-
-
J9
-
J9
-
VSS
GND 端子
-
-
H8
-
-
-
VSS
GND 端子
-
-
B10
-
B10
-
VSS
GND 端子
-
-
C9
-
C9
-
VSS
GND 端子
-
-
-
-
D11
-
VSS
GND 端子
75
53
A11
-
A11
-
VSS
GND 端子
-
-
D8
-
-
-
VSS
GND 端子
-
-
-
-
A7
-
VSS
GND 端子
-
-
D4
-
-
-
VSS
GND 端子
-
-
C3
-
C3
-
VSS
GND 端子
-
-
-
-
A5
-
VSS
GND 端子
100
78
A1
80
A1
64
端子名
機能説明
INITX
Reset
Mode
Power
GND
Document Number: 002-05632 Rev*A
Page 41 of 129
MB9AB40NB シリーズ
端子番号
端子機能
Clock
LQFP100
QFP100
BGA112
LQFP80
BGA96
LQFP/
QFN64
メインクロック(発振)入力端子
48
26
L9
38
L9
30
サブクロック(発振)入力端子
36
14
L3
26
L3
19
メインクロック(発振)I/O 端子
49
27
L10
39
L10
31
サブクロック(発振)I/O 端子
37
15
K3
27
K3
20
高速内蔵高速CR 発振クロック出力ポー
ト
74
52
C10
60
C10
-
92
70
B5
72
A6
57
AVCC
A/D コンバータのアナログ電源端子
60
38
H11
50
H11
41
AVRH
A/D コンバータのアナログ基準電圧
入力端子
61
39
F11
51
F11
42
AVSS
A/D コンバータの GND 端子
62
40
G11
52
G11
43
電源安定化容量端子
33
11
L2
23
L2
17
端子名
X0
X0A
X1
X1A
CROUT_0
CROUT_1
ADC
power
ADC
GND
C 端子
C
機能説明
Document Number: 002-05632 Rev*A
Page 42 of 129
MB9AB40NB シリーズ
5. 入出力回路形式
分類
回路
備考
メイン発振/GPIO 切換え可能
A
メイン発振機能選択時
Pull-up
発振帰還抵抗 : 約 1 MΩ
resistor
スタンバイ制御あり
P-ch
P-ch
Digital output
GPIO 機能選択時
X1
CMOS レベル出力
CMOS レベルヒステリシス入力
N-ch
Digital output
プルアップ抵抗制御あり
スタンバイ制御あり
R
プルアップ抵抗 : 約 33 kΩ
Pull-up resistor control
IOH = -4 mA, IOL = 4 mA
Digital input
Standby mode control
Clock input
Feedback
resistor
Standby mode control
Digital input
Standby mode control
Pull-up
resistor
R
P-ch
P-ch
Digital output
N-ch
Digital output
X0
Pull-up resistor control
Document Number: 002-05632 Rev*A
Page 43 of 129
MB9AB40NB シリーズ
分類
回路
備考
B
CMOS レベルヒステリシス入力
プルアップ抵抗 : 約 33 kΩ
Pull-up resistor
Digital input
C
オープンドレイン出力
Digital input
N-ch
Document Number: 002-05632 Rev*A
CMOS レベルヒステリシス入力
Digital output
Page 44 of 129
MB9AB40NB シリーズ
分類
回路
備考
サブ発振/GPIO 切換え可能
D
Pull-up
サブ発振機能選択時
resistor
発振帰還抵抗 : 約 5 MΩ
P-ch
P-ch
Digital output
X1A
スタンバイ制御あり
GPIO 機能選択時
CMOS レベル出力
N-ch
Digital output
CMOS レベルヒステリシス入力
プルアップ抵抗制御あり
R
スタンバイ制御あり
Pull-up resistor control
プルアップ抵抗 : 約 33 kΩ
IOH = -4 mA, IOL = 4 mA
Digital input
Standby mode control
Clock input
Feedback
resistor
Standby mode control
Digital input
Standby mode control
Pull-up
resistor
R
P-ch
P-ch
Digital output
N-ch
Digital output
X0A
Pull-up resistor control
Document Number: 002-05632 Rev*A
Page 45 of 129
MB9AB40NB シリーズ
分類
回路
備考
E
CMOS レベル出力
CMOS レベルヒステリシス入力
プルアップ抵抗制御あり
P-ch
P-ch
スタンバイ制御あり
Digital output
プルアップ抵抗 : 約 33 kΩ
IOH = -4 mA, IOL = 4 mA
I2C 端子として使用するとき、デジタル出力
P-ch トランジスタは常にオフです。
N-ch
Digital output
R
Pull-up resistor control
Digital input
Standby mode control
F
CMOS レベル出力
CMOS レベルヒステリシス入力
入力制御あり
P-ch
P-ch
Digital output
アナログ入力
プルアップ抵抗制御あり
スタンバイ制御あり
プルアップ抵抗 : 約 33 kΩ
N-ch
Digital output
IOH = -4 mA, IOL = 4 mA
I2C 端子として使用するとき、デジタル出力
P-ch トランジスタは常にオフです。
R
Pull-up resistor control
Digital input
Standby mode control
Analog input
Input control
Document Number: 002-05632 Rev*A
Page 46 of 129
MB9AB40NB シリーズ
分類
回路
備考
CMOS レベルヒステリシス入力
G
Pull-up resistor control
Mode input
USB I/O/GPIO 切換え可能
H
GPIO Digital output
GPIO Digital input/output direction
GPIO Digital input
USB I/O 機能選択時
Full-Speed/Low-Speed 制御
GPIO Digital input circuit control
GPIO 機能選択時
UDP output
UDP0/P81
USB Full-speed/Low-speed control
CMOS レベル出力
UDP input
CMOS レベルヒステリシス入力
スタンバイ制御あり
Differential
Differential input
USB/GPIO select
UDM0/P80
UDM input
UDM output
USB Digital input/output direction
GPIO Digital output
GPIO Digital input/output direction
GPIO Digital input
GPIO Digital input circuit control
I
CMOS レベル出力
CMOS レベルヒステリシス入力
5 V トレラント
P-ch
P-ch
プルアップ抵抗制御あり
Digital output
スタンバイ制御あり
プルアップ抵抗 : 約 33 kΩ
IOH = -4 mA, IOL = 4 mA
N-ch
Digital output
PZR レジスタ制御可能
I2C 端子として使用するとき、デジタル出力
R
P-ch トランジスタは常にオフです。
Pull-up resistor control
Digital input
Standby mode control
Document Number: 002-05632 Rev*A
Page 47 of 129
MB9AB40NB シリーズ
分類
回路
備考
J
CMOS レベル出力
CMOS レベルヒステリシス入力
入力制御あり
P-ch
P-ch
Digital output
LCD-VV 入出力
プルアップ抵抗制御あり
スタンバイ制御あり
プルアップ抵抗 : 約 33 kΩ
N-ch
Digital output
IOH = -4 mA, IOL = 4 mA
I2C 端子として使用するとき、デジタル出力
P-ch トランジスタは常にオフです。
Pull-up resistor control
R
Digital input
Standby mode control
LCD-VV
input/output
LCD-VV control
K
CMOS レベル出力
CMOS レベルヒステリシス入力
入力制御あり
P-ch
P-ch
Digital output
LCD 出力
プルアップ抵抗制御あり
スタンバイ制御あり
プルアップ抵抗 : 約 33 kΩ
N-ch
Digital output
IOH = -4 mA, IOL = 4 mA
I2C 端子として使用するとき、デジタル出力
P-ch トランジスタは常にオフです。
R
Pull-up resistor control
Digital input
Standby mode control
LCD output
LCD control
Document Number: 002-05632 Rev*A
Page 48 of 129
MB9AB40NB シリーズ
分類
回路
備考
L
CMOS レベル出力
CMOS レベルヒステリシス入力
入力制御あり
P-ch
P-ch
Digital output
アナログ入力
LCD 出力
プルアップ抵抗制御あり
スタンバイ制御あり
N-ch
Digital output
プルアップ抵抗 : 約 33 kΩ
IOH = -4 mA, IOL = 4 mA
I2C 端子として使用するとき、デジタル出力
P-ch トランジスタは常にオフです。
R
Pull-up resistor control
Digital input
Standby mode control
Analog input
Input control
LCD output
LCD control
Document Number: 002-05632 Rev*A
Page 49 of 129
MB9AB40NB シリーズ
6. 取扱上のご注意
半導体デバイスは、ある確率で故障します。また、半導体デバイスの故障は、使用される条件(回路条件, 環境条件など)によって
も大きく左右されます。
以下に、半導体デバイスをより信頼性の高い状態で使用していただくために、注意・配慮しなければならない事項について説明し
ます。
6.1
設計上の注意事項
ここでは、半導体デバイスを使用して電子機器の設計を行う際に注意すべき事項について述べます。
絶対最大定格の遵守
半導体デバイスは、過剰なストレス (電圧, 電流, 温度など) が加わると破壊する可能性があります。この限界値を定めたものが絶
対最大定格です。従って、定格を一項目でも超えることのないようご注意ください。
推奨動作条件の遵守
推奨動作条件は、半導体デバイスの正常な動作を保証する条件です。電気的特性の規格値は、全てこの条件の範囲内で保証されま
す。常に推奨動作条件下で使用してください。この条件を越えて使用すると、信頼性に悪影響を及ぼすことがあります。
本資料に記載されていない項目, 使用条件, 論理組み合わせでの使用は、保証していません。記載されている以外の条件での使用
をお考えの場合は、必ず事前に営業部門までご相談ください。
端子の処理と保護
半導体デバイスには、電源および各種入出力端子があります。これらに対して以下の注意が必要です。
(1) 過電圧・過電流の防止
各端子に最大定格を超える電圧・電流が印加されると、デバイスの内部に劣化が生じ、著しい場合には破壊に至ります。機器の設
計の際には、このような過電圧・過電流の発生を防止してください。
(2) 出力端子の保護
出力端子を電源端子または他の出力端子とショートしたり、大きな容量負荷を接続すると大電流が流れる場合があります。この状
態が長時間続くとデバイスが劣化しますので、このような接続はしないようにしてください。
(3) 未使用入力端子の処理
インピーダンスの非常に高い入力端子は、オープン状態で使用すると動作が不安定になる場合があります。適切な抵抗を介して電
源端子やグランド端子に接続してください。
ラッチアップ
半導体デバイスは、基板上に P 型と N 型の領域を形成することにより構成されます。外部から異常な電圧が加えられた場合、内部
の寄生 PNPN 接合 (サイリスタ構造) が導通して、数百 mA を越える大電流が電源端子に流れ続けることがあります。これをラッ
チアップと呼びます。この現象が起きるとデバイスの信頼性を損ねるだけでなく、破壊に至り発熱・発煙・発火の恐れもあります。
これを防止するために、以下の点にご注意ください。
Document Number: 002-05632 Rev*A
Page 50 of 129
MB9AB40NB シリーズ
(1) 最大定格以上の電圧が端子に加わることが無いようにしてください。異常なノイズ, サージ等にも注意してください。
(2) 電源投入シーケンスを考慮し、異常な電流が流れないようにしてください。
管理番号: DS00-00004-3
安全等の規制と規格の遵守
世界各国では、安全や、電磁妨害等の各種規制と規格が設けられています。お客様が機器を設計するに際しては、これらの規制と
規格に適合するようお願いします。
フェイル・セーフ設計
半導体デバイスは、ある確率で故障が発生します。半導体デバイスが故障しても、結果的に人身事故, 火災事故, 社会的な損害を
生じさせないよう、お客様は、装置の冗長設計, 延焼対策設計, 過電流防止設計, 誤動作防止設計などの安全設計をお願いします。
用途に関する注意
本資料に記載された製品は、通常の産業用, 一般事務用, パーソナル用, 家庭用などの一般的用途に使用されることを意図して設
計・製造されています。極めて高度な安全性が要求され、仮に当該安全性が確保されない場合、社会的に重大な影響を与えかつ直
接生命・身体に対する重大な危険性を伴う用途 (原子力施設における核反応制御, 航空機自動飛行制御,航空交通管制, 大量輸送シ
ステムにおける運行制御, 生命維持のための医療機器, 兵器システムにおけるミサイル発射制御をいう), ならびに極めて高い信頼
性が要求される用途 (海底中継器, 宇宙衛星をいう) に使用されるよう設計・製造されたものではありません。当社は、これらの
用途に当該製品が使用されたことにより発生した損害などについては、責任を負いかねますのでご了承ください。
6.2
パッケージ実装上の注意事項
パッケージには、リード挿入形と表面実装形があります。いずれの場合も、はんだ付け時の耐熱性に関する品質保証は,当社の推奨する
条件での実装に対してのみ適用されます。実装条件の詳細については営業部門までお問い合わせください。
リード挿入形
リード挿入形パッケージのプリント板への実装方法は、プリント板へ直接はんだ付けする方法とソケットを使用してプリント板に
実装する方法とがあります。
プリント板へ直接はんだ付けする場合は、プリント板のスルーホールにリード挿入後、噴流はんだによるフローはんだ方法 (ウェ
ーブソルダリング法) が一般的に使用されます。この場合、はんだ付け実装時には、通常最大定格の保存温度を上回る熱ストレス
がリード部分に加わります。当社の実装推奨条件で実装してください。
ソケット実装方法でご使用になる場合、ソケットの接点の表面処理と IC のリードの表面処理が異なるとき、長時間経過後、接触
不良を起こすことがあります。このため、ソケットの接点の表面処理と IC のリードの表面処理の状態を確認してから実装するこ
とをお勧めします。
表面実装形
表面実装形パッケージは、リード挿入形と比較して、リードが細く薄いため、リードが変形し易い性質をもっています。また、パ
ッケージの多ピン化に伴い、リードピッチも狭く、リード変形によるオープン不良や、はんだブリッジによるショート不良が発生
Document Number: 002-05632 Rev*A
Page 51 of 129
MB9AB40NB シリーズ
しやすいため、適切な実装技術が必要となります。
当社ははんだリフロー方法を推奨し、製品ごとに実装条件のランク分類を実施しています。当社推奨のランク分類に従って実装し
てください。
鉛フリーパッケージ
BGA パッケージの Sn-Ag-Cu 系ボール品を Sn-Pb 共晶はんだにて実装した場合、使用状況により接合強度が低下することがありま
すのでご注意願います。
半導体デバイスの保管について
プラスチックパッケージは樹脂でできているため、自然の環境に放置することにより吸湿します。吸湿したパッケージに実装時の
熱が加わった場合、界面剥離発生による耐湿性の低下やパッケージクラックが発生することがあります。以下の点にご注意くださ
い。
(1) 急激な温度変化のある所では製品に水分の結露が起こります。このような環境を避けて、温度変化の少ない場所に保管してく
ださい。
(2) 製品の保管場所はドライボックスの使用を推奨します。相対湿度 70%RH 以下, 温度 5°C～30°C で保管をお願いします。ドライ
パッケージを開封した場合には湿度 40%～70%RH を推奨いたします。
(3) 当社では必要に応じて半導体デバイスの梱包材として防湿性の高いアルミラミネート袋を用い、乾燥剤としてシリカゲルを使
用しております。半導体デバイスはアルミラミネート袋に入れて密封して保管してください。
(4) 腐食性ガスの発生する場所や塵埃の多い所は避けてください。
ベーキングについて
吸湿したパッケージはベーキング (加熱乾燥) を実施することにより除湿することが可能です。
ベーキングは、当社の推奨する条件で実施してください。
条件: 125°C/24 時間
静電気
半導体デバイスは静電気による破壊を起こしやすいため、以下の点についてご注意ください。
(1) 作業環境の相対湿度は 40 % ~ 70%RH にしてください。
除電装置 (イオン発生装置) の使用なども必要に応じて検討してください。
(2) 使用するコンベア, 半田槽, 半田ゴテ, および周辺付帯設備は大地に接地してください。
(3) 人体の帯電防止のため、指輪または腕輪などから高抵抗 (1 MΩ 程度) で大地に接地したり、導電性の衣服・靴を着用し、床に
導電マットを敷くなど帯電電荷を最小限に保つようにしてください。
(4) 治具, 計器類は, 接地または帯電防止化を実施してください。
(5) 組立完了基板の収納時、発泡スチロールなどの帯電し易い材料の使用は避けてください。
Document Number: 002-05632 Rev*A
Page 52 of 129
MB9AB40NB シリーズ
6.3
使用環境に関する注意事項
半導体デバイスの信頼性は、先に述べました周囲温度とそれ以外の環境条件にも依存します。ご使用にあたっては、以下の点にご
注意ください。
(1) 湿度環境
高湿度環境下での長期の使用は、デバイス自身だけでなくプリント基板等にもリーク性の不具合が発生する場合があります。
高湿度が想定される場合は、防湿処理を施す等の配慮をお願いします。
(2) 静電気放電
半導体デバイスの直近に高電圧に帯電したものが存在すると、放電が発生し誤動作の原因となることがあります。
このような場合、帯電の防止または放電の防止の処置をお願いします。
(3) 腐食性ガス, 塵埃, 油
腐食性ガス雰囲気中や、塵埃, 油等がデバイスに付着した状態で使用すると、化学反応によりデバイスに悪影響を及ぼす場合
があります。このような環境下でご使用の場合は、防止策についてご検討ください。
(4) 放射線・宇宙線
一般のデバイスは、設計上、放射線, 宇宙線にさらされる環境を想定しておりません。した
がって、これらを遮蔽してご使用ください。
(5) 発煙・発火
樹脂モールド型のデバイスは、不燃性ではありません。発火物の近くでは、ご使用にならないでください。発煙・発火します
と、その際に毒性を持ったガスが発生する恐れがあります。
その他、特殊な環境下でのご使用をお考えの場合は、営業部門にご相談ください。
Document Number: 002-05632 Rev*A
Page 53 of 129
MB9AB40NB シリーズ
7. デバイス使用上の注意
7.1
電源端子について
VCC, VSS 端子が複数ある場合、デバイス設計上はラッチアップなどの誤動作を防止するためにデバイス内部で同電位にすべきも
のどうしを接続してありますが、不要輻射の低減・グランドレベルの上昇によるストローブ信号の誤動作の防止・総出力電流規格
を遵守などのために、必ずそれらすべてを外部で電源およびグランドに接続してください。また、電流供給源からできる限り低イ
ンピーダンスで本デバイスの各電源端子と GND 端子に接続してください。
さらに、本デバイスの近くで各電源端子 と GND 端子の間、AVCC 端子と AVSS 端子の間に 0.1μF 程度のセラミックコンデンサを
バイパスコンデンサとして接続することをお勧めします。
7.2
電源電圧の安定化について
電源電圧の変動が VCC の推奨動作条件内においても、急峻な変化があると誤動作することがあります。安定化の基準として VCC
は、商用周波数 (50 Hz ~ 60 Hz) におけるリプル変動(ピークピーク値) を推奨動作条件内の 10%以内にしてください。かつ電源切
り換えによる瞬間変動の過渡変動率は 0.1V/μs 以下にしてください。
7.3
水晶発振回路について
X0/X1, X0A/X1A 端子の近辺のノイズは本デバイスの誤動作の原因となります。X0/X1, X0A/X1A 端子および水晶振動子さらにグラ
ンドへのバイパスコンデンサはできる限り近くに配置するようにプリント板を設計してください。
また、X0/X1, X0A/X1A 端子の周りをグランドで囲むようなプリント板アートワークは安定した動作を期待できますので、強くお
勧めします。
実装基板にて、使用する水晶振動子の発振評価を実施してください。
7.4
サブクロック用水晶振動子について
本シリーズのサブクロック発振回路は消費電流を低く抑えた設計を行っており、増幅度が低い回路となっています。安定した発振
をさせるためサブクロック用水晶振動子には、以下の条件を満たす水晶振動子の使用を推奨します。
表面実装タイプ
サイズ
:
負荷容量
:
3.2 mm × 1.5 mm 以上
6 pF～7 pF 程度
リードタイプ
負荷容量
6 pF～7pF 程度
7.5
:
外部クロック使用時の注意
メインクロックの入力として外部クロックを使用する場合は、X0/X1 端子を外部クロック入力に設定し、X0 端子にクロックを入
力してください。X1(PE3)端子は汎用 I/O ポートとして使用できます。
同様にサブクロックの入力として外部クロックを使用する場合は、X0A/X1A 端子を外部クロック入力に設定し、X0A 端子にクロ
ックを入力してください。X1A(P47)端子は汎用 I/O ポートとして使用できます。
Document Number: 002-05632 Rev*A
Page 54 of 129
MB9AB40NB シリーズ
・外部クロック使用例
本デバイス
X0(X0A)
外部クロック入力
に設定
汎用 I/O ポートと
して使用可能
7.6
X1(PE3), X1A(P47)
2
マルチファンクションシリアル端子を I C 端子として使用する場合の扱いについて
マルチファンクションシリアル端子を I2C 端子として使用する場合、デジタル出力 P-ch トランジスタは常にディセーブルです。し
かし、I2C 端子もほかの端子と同様に、デバイスの電気的特性を守り、電源をオフにしたまま外部 I2C バスシステムへ接続しない
でください。
7.7
C 端子について
本シリーズはレギュレータを内蔵しています。必ず C 端子と GND 端子の間にレギュレータ用の平滑コンデンサ(CS)を接続してく
ださい。平滑コンデンサにはセラミックコンデンサまたは同程度の周波数特性のコンデンサを使用してください。
なお、積層セラミックコンデンサは、温度による容量値の変化幅に特性(F 特性, Y5V 特性)を持つものがあります。コンデンサの温
度特性を確認し、使用条件において規格値を満たすコンデンサを使用してください。
本シリーズでは 4.7μF 程度の平滑コンデンサを推奨します。
C
本デバイス
CS
VSS
GND
7.8
モード端子(MD0)について
モード端子(MD0)は VCC 端子または VSS 端子に直接接続してください。内蔵フラッシュメモリ書換えなどの目的で、モード端子
レベルを変更できるようにプルアップまたはプルダウンをする場合には、ノイズによりデバイスが意図せずテストモードに入るの
を防止するため、プルアップまたはプルダウンに使用する抵抗値はできるだけ低く抑えると共に、モード端子から VCC 端子また
は VSS 端子への距離を最小にし、できるだけ低インピーダンスで接続するようにプリント基板を設計してください。
Document Number: 002-05632 Rev*A
Page 55 of 129
MB9AB40NB シリーズ
7.9
電源投入時について
電源を投入/切断する際は同時か、あるいは次の順番で投入/切断を行ってください。
なお、A/D コンバータを使用しない場合でも、AVCC = VCC レベル, AVSS = VSS レベルに接続してください。
投入時 : VCC → AVCC → AVRH
切断時 : AVRH → AVCC → VCC
7.10 シリアル通信について
シリアル通信においては、ノイズなどにより間違ったデータを受信する可能性があります。そのため、ノイズを抑えるボードの設
計をしてください。また、万が一ノイズなどの影響により誤ったデータを受信した場合を考慮し、最後にデータのチェックサムな
どを付加してエラー検出を行ってください。エラーが検出された場合には、再送を行うなどの処理をしてください。
7.11 メモリサイズの異なる製品間およびフラッシュメモリ製品と MASK 製品の特性差について
メモリサイズの異なる製品間およびフラッシュメモリ製品と MASK 製品ではチップレイアウトやメモリ構造の違いにより消費電
流や ESD, ラッチアップ, ノイズ特性, 発振特性等を含めた電気的特性が異なります。
お客様にて同一シリーズの別製品に切り換えて使用する際は、電気的特性の評価を行ってください。
7.12 5 V トレラント I/O のプルアップ機能について
5 V トレラント I/O のプルアップ機能使用時は VCC 電圧以上の信号を入力しないでください。
Document Number: 002-05632 Rev*A
Page 56 of 129
MB9AB40NB シリーズ
8. ブロックダイヤグラム
TRSTX,TCK,
TDI,TMS
TDO
SWJ-DP
ETM*1
TRACEDx,
TRACECLK
TPIU*1
ROM
Table
SRAM0
8/16 Kbyte
Multi-layer AHB (Max 40 MHz)
Cortex-M3 Core I
@40 MHz(Max)
D
NVIC
Sys
AHB-APB Bridge:
APB0(Max 40 MHz)
Dual-Timer
WatchDog Timer
(Software)
Clock Reset
Generator
INITX
WatchDog Timer
(Hardware)
SRAM1
8/16 Kbyte
On-Chip Flash
64+32 Kbyte/
128+32 Kbyte/
256+32 Kbyte
Flash I/F
Security
USB2.0
PHY
(Host/
Func)
UDP0/UDM0
UHCONX
DMAC
8ch.
CSV
Main
Osc
Sub
Osc
PLL
CR
4 MHz
AHB-AHB
Bridge
CLK
X0
X1
X0A
X1A
CROUT
Source Clock
CR
100 kHz
MADx
External Bus I/F*2
Unit 0
Unit 1
ADTGx
Base Timer
16-bit 8ch./
32-bit 4ch.
TIOAx
TIOBx
VVx
WKUPx
PLL
Power-On
Reset
LVD Ctrl
Regulator
C
IRQ-Monitor
CRC
Accelerator
Watch Counter
External Interrupt
Controller
16-pin + NMI
INTx
NMIX
MODE-Ctrl
MD0,
MD1
P0x,
P1x,
GPIO
HDMI-CEC/
Remote Reciver Control
Real-Time Clock
MCSXx,
MOEX,
MWEX,
MALE,
MRDY,
MCLKOUT,
MDQMx
LVD
LCDC
COMx,
SEGx
RTCCO,
SUBOUT
USB Clock Ctrl
AHB-APB Bridge : APB2 (Max 40 MHz)
ANxx
CEC0,CEC1
MADATAx
12-bit A/D Converter
AHB-APB Bridge : APB1 (Max 40 MHz)
AVCC,
AVSS,
AVRH
PIN-Function-Ctrl
.
.
.
PEx
Multi-Function Serial I/F
8ch.
(with FIFO ch.4 to ch.7)
HW flow control(ch.4)*2
Deep Standby Ctrl
SCKx
SINx
SOTx
CTS4
RTS4
*1: MB9AFB41LB/MB と MB9AFB42LB/MB, MB9AFB44LB/MB においては、ETM は使用できません。
*2: MB9AFB41LB と MB9AFB42 LB, MB9AFB44 LB においては、外部バスインタフェースは使用できません。ま
た、マルチファンクションシリアルインタフェースのハードウェアフロー・コントロールは非対応です。
9. メモリサイズ
メモリサイズについては、
「1.品種構成」の「メモリサイズ」を参照してください。
Document Number: 002-05632 Rev*A
Page 57 of 129
MB9AB40NB シリーズ
10. メモリマップ
10.1 メモリマップ (1)
Peripherals Area
0x41FF_FFFF
Reserved
0xFFFF_FFFF
Reserved
0xE010_0000
0xE000_0000
Cortex-M3 Private
Peripherals
0x4006_1000
0x4006_0000
0x4005_0000
0x4004_0000
0x4003_F000
Reserved
0x4003_C000
0x4003_B000
0x4003_A000
0x7000_0000
0x6000_0000
0x4003_9000
External Device
Area
0x4003_8000
0x4003_7000
Reserved
0x4003_6000
0x4003_5000
0x4400_0000
0x4200_0000
0x4000_0000
32Mbytes
Bit band alias
Peripherals
Reserved
0x2400_0000
0x2200_0000
0x1FFF_0000
0x0020_8000
0x0020_0000
メモリサイズの 詳細は
次項の「●メモリマップ
(2)」を参照してくださ
い。
0x0010_4000
0x0010_0000
0x4003_3000
0x4003_2000
0x4003_1000
0x4003_0000
0x4002_F000
0x4002_E000
32Mbytes
Bit band alias
Reserved
0x2008_0000
0x2000_0000
0x4003_4000
0x4002_8000
Reserved
0x4002_7000
A/DC
0x4002_6000
Reserved
0x4002_5000
Base Timer
SRAM1
SRAM0
Reserved
Flash(Work area)
Reserved
Security/CR Trim
Reserved
0x4001_6000
0x4001_5000
Flash(Main area)
0x0000_0000
0x4001_3000
0x4001_2000
0x4001_1000
0x4001_0000
0x4000_1000
0x4000_0000
Document Number: 002-05632 Rev*A
DMAC
Reserved
USB ch.0
EXT-bus I/F
Reserved
RTC
Watch Counter
CRC
MFS
Reserved
USB Clock Ctrl
LVD/DS mode
HDMI-CEC/
Remote Control Receiver
GPIO
LCDC
Int-Req.Read
EXTI
Reserved
CR Trim
Dual Timer
Reserved
SW WDT
HW WDT
Clock/Reset
Reserved
Flash I/F
Page 58 of 129
MB9AB40NB シリーズ
10.2 メモリマップ (2)
MB9AFB44LB/MB/NB
MB9AFB42LB/MB/NB
0x2008_0000
MB9AFB41LB/MB/NB
0x2008_0000
Reserved
0x2008_0000
Reserved
Reserved
0x2000_4000
0x2000_2000
SRAM1
16Kbytes
0x2000_0000
0x2000_0000
SRAM0
16Kbytes
0x1FFF_E000
0x2000_2000
SRAM1
8Kbytes
SRAM0
8Kbytes
0x2000_0000
0x1FFF_E000
SRAM1
8Kbytes
SRAM0
8Kbytes
0x1FFF_C000
SA4-7 (8 KBx4)
Reserved
0x0010_4000
0x0010_2000
0x0010_0000
0x0020_0000
SA4-7 (8 KBx4)
Reserved
0x0010_4000
CR trimming
Security
0x0010_2000
0x0010_0000
0x0020_8000
0x0020_0000
SA4-7 (8 KBx4)
Reserved
Flash(Work area)
32 Kbytes
0x0020_0000
0x0020_8000
Reserved
Flash(Work area)
32 Kbytes
0x0020_8000
Reserved
Flash(Work area)
32 Kbytes
Reserved
0x0010_4000
CR trimming
Security
0x0010_2000
0x0010_0000
CR trimming
Security
Reserved
Reserved
Reserved
0x0000_0000
SA2-3 (8 KBx2)
SA9 (64 KB)
SA8 (48 KB)
0x0000_0000
SA2-3 (8 KBx2)
0x0001_0000
SA8 (48 KB)
0x0000_0000
Flash(Main area)
64 Kbytes
SA8 (48 KB)
0x0002_0000
Flash(Main area)
128 Kbytes
SA9-11 (64 KBx3)
Flash(Main area)
256 Kbytes
0x0004_0000
SA2-3 (8 KBx2)
Flash (メイン領域)/Flash (ワーク領域)の詳細は、
「MB9AB40N/A40N/340N/140N/150R/MB9B520M/320M/120M シリーズ フラッシュプログラミング
マニュアル」を参照ください。
Document Number: 002-05632 Rev*A
Page 59 of 129
MB9AB40NB シリーズ
10.3 ペリフェラル・アドレスマップ
スタート
エンド
アドレス
アドレス
0x4000_0000
0x4000_1000
0x4001_0000
0x4001_1000
0x4001_2000
0x4001_3000
0x4001_5000
0x4001_6000
0x4002_0000
0x4002_5000
0x4002_6000
0x4002_7000
0x4002_8000
0x4002_E000
0x4002_F000
0x4003_0000
0x4003_1000
0x4003_2000
0x4003_3000
0x4003_4000
0x4003_5000
0x4003_5800
0x4003_6000
0x4003_7000
0x4003_8000
0x4003_9000
0x4003_A000
0x4003_B000
0x4003_C000
0x4003_F000
0x4004_0000
0x4005_0000
0x4006_0000
0x4006_1000
0x4000_0FFF
0x4000_FFFF
0x4001_0FFF
0x4001_1FFF
0x4001_2FFF
0x4001_4FFF
0x4001_5FFF
0x4001_FFFF
0x4002_4FFF
0x4002_5FFF
0x4002_6FFF
0x4002_7FFF
0x4002_DFFF
0x4002_EFFF
0x4002_FFFF
0x4003_0FFF
0x4003_1FFF
0x4003_2FFF
0x4003_3FFF
0x4003_4FFF
0x4003_57FF
0x4003_5FFF
0x4003_6FFF
0x4003_7FFF
0x4003_8FFF
0x4003_9FFF
0x4003_AFFF
0x4003_BFFF
0x4003_EFFF
0x4003_FFFF
0x4004_FFFF
0x4005_FFFF
0x4006_0FFF
0x41FF_FFFF
Document Number: 002-05632 Rev*A
バス
AHB
APB0
APB1
APB2
AHB
周辺機能
フラッシュメモリ I/F レジスタ
予約
クロック・リセット制御
ハードウェアウォッチドッグタイマ
ソフトウェアウォッチドッグタイマ
予約
デュアルタイマ
予約
予約
ベースタイマ
予約
A/D コンバータ
予約
内蔵 CR トリミング
予約
外部割込み
割込み要因確認レジスタ
LCDC
GPIO
HDMI-CEC/リモコン受信
低電圧検出
ディープスタンバイ制御部
USB クロック生成回路
予約
マルチファンクションシリアル
CRC
時計カウンタ
RTC
予約
外部バス I/F
USB ch.0
予約
DMAC レジスタ
予約
Page 60 of 129
MB9AB40NB シリーズ
11. 各 CPU ステートにおける端子状態
端子の状態として使用している語句は、以下の意味を持ちます。
INITX=0
INITX 端子が"L"レベルの期間です。
INITX=1
INITX 端子が"H"レベルの期間です。
SPL=0
スタンバイモードコントロールレジスタ(STB_CTL)のスタンバイ端子レベル設定ビット(SPL)が"0"に設定された状態です。
SPL=1
スタンバイモードコントロールレジスタ(STB_CTL)のスタンバイ端子レベル設定ビット(SPL)が"1"に設定された状態です。
入力可
入力機能が使用可能な状態です。
内部入力"0"固定
入力機能が使用できない状態です。内部入力は"L"に固定されます。
Hi-Z
端子駆動用トランジスタを駆動禁止状態にし、端子を Hi-Z にします。
設定不可
設定できません。
直前状態保持
本モードに遷移する直前の状態を保持します。
内蔵されている周辺機能が動作中であれば、その周辺機能にしたがいます。
ポートとして使用している場合は、その状態を保持します。
アナログ入力可
アナログ入力が許可されています。
トレース出力
トレース機能が使用可能な状態です。
GPIO 選択
ディープスタンバイモード時、汎用 I/O ポートに切り換わります。
Document Number: 002-05632 Rev*A
Page 61 of 129
MB9AB40NB シリーズ
12. 端子状態一覧表
端
子
状
態
形
式
グループ
機能名
パワーオン
リセット
または
低電圧検出
状態
INITX
入力
状態
デバイス ランモード
内部
または
リセット スリープ
状態
モード状態
電源不安定
電源安定
INITX=0
INITX=1
‐
‐
‐
‐
電源安定
INITX=1
‐
タイマモード,
RTC モード
または
ストップモード
状態
電源安定
INITX=1
SPL=0
SPL=1
ディープスタンバイ
ディープ
RTC モード
スタンバイ
または
モード
ディープスタンバイ
復帰直後
ストップモード
状態
状態
電源安定
INITX=1
SPL=0
SPL=1
電源安定
INITX=1
-
GPIO 選択
Hi-Z/
Hi-Z/
内部入力 内部入力 内部入力 GPIO 選択
"0"固定
"0"固定
"0"固定
GPIO 選択時
設定不可
設定不可
設定不可
直前状態
保持
直前状態
保持
メイン水晶
発振入力端子/
外部メイン
クロック入力
選択時
入力可
入力可
入力可
入力可
入力可
GPIO 選択時
設定不可
設定不可
設定不可
直前状態
保持
直前状態
保持
GPIO 選択
Hi-Z/
Hi-Z/
内部入力 内部入力 内部入力 GPIO 選択
"0"固定
"0"固定
"0"固定
外部メイン
クロック入力
選択時
設定不可
設定不可
設定不可
直前状態
保持
直前状態
保持
Hi-Z/
内部入力
"0"固定
メイン水晶
発振出力端子
Hi-Z/
内部入力
"0"固定
もしくは
入力可
Hi-Z/
内部入力
"0"固定
直前状態 直前状態 直前状態 直前状態 直前状態 直前状態
保持/
保持/
保持/
保持/
保持/
保持/
発振
発振
発振
発振
発振
発振
Hi-Z/
内部入力 停止時*1 は 停止時*1 は 停止時*1 は 停止時*1 は 停止時*1 は 停止時*1 は
"0"固定 Hi-Z/内部 Hi-Z/内部 Hi-Z/内部 Hi-Z/内部 Hi-Z/内部 Hi-Z/内部
入力
入力
入力
入力
入力
入力
"0"固定
"0"固定
"0"固定
"0"固定
"0"固定
"0"固定
C
INITX
入力端子
プル
アップ/
入力可
プル
アップ/
入力可
プル
アップ/
入力可
プル
アップ/
入力可
プル
アップ/
入力可
プル
アップ/
入力可
プル
アップ/
入力可
プル
アップ/
入力可
プル
アップ/
入力可
D
モード
入力端子
入力可
入力可
入力可
入力可
入力可
入力可
入力可
入力可
入力可
モード
入力端子
入力可
入力可
入力可
入力可
入力可
入力可
入力可
入力可
入力可
GPIO 選択時
設定不可
設定不可
設定不可
直前状態
保持
直前状態
保持
Hi-Z/
入力可
GPIO 選択
Hi-Z/
入力可
GPIO 選択
A
B
E
Document Number: 002-05632 Rev*A
入力可
入力可
直前状態
保持
入力可
Hi-Z/
内部入力
"0"固定
入力可
直前状態
保持
Page 62 of 129
MB9AB40NB シリーズ
端
子
状
態
形
式
F
グループ
機能名
パワーオン
リセット
または
低電圧検出
状態
INITX
入力
状態
デバイス ランモード
内部
または
リセット スリープ
状態
モード状態
電源不安定
電源安定
INITX=0
INITX=1
‐
‐
‐
‐
電源安定
INITX=1
‐
電源安定
INITX=1
SPL=0
SPL=1
ディープスタンバイ
ディープ
RTC モード
スタンバイ
または
モード
ディープスタンバイ
復帰直後
ストップモード
状態
状態
電源安定
INITX=1
SPL=0
SPL=1
電源安定
INITX=1
-
GPIO 選択
Hi-Z/
Hi-Z/
内部入力 内部入力 内部入力 GPIO 選択
"0"固定
"0"固定
"0"固定
GPIO 選択時
設定不可
設定不可
設定不可
直前状態
保持
直前状態
保持
サブ水晶
発振入力端子/
外部サブ
クロック入力
選択時
入力可
入力可
入力可
入力可
入力可
GPIO 選択時
設定不可
設定不可
設定不可
直前状態
保持
直前状態
保持
GPIO 選択
Hi-Z/
Hi-Z/
内部入力 内部入力 内部入力 GPIO 選択
"0"固定
"0"固定
"0"固定
外部サブ
クロック入力選
択時
設定不可
設定不可
設定不可
直前状態
保持
直前状態
保持
Hi-Z/
内部入力
"0"固定
サブ水晶
発振出力端子
Hi-Z/
内部入力
"0"固定
もしくは
入力可
Hi-Z/
内部入力
"0"固定
Hi-Z/
内部入力
"0"固定
直前状態 直前状態 直前状態 直前状態 直前状態
保持/
保持/
保持/
保持/
保持/
発振
発振
発振
発振
発振
直前状態
停止時*2 は 停止時*2 は 停止時*2 は 停止時*2 は 停止時*2 は
保持
Hi-Z/内部 Hi-Z/内部 Hi-Z/内部 Hi-Z/内部 Hi-Z/内部
入力
入力
入力
入力
入力
"0"固定
"0"固定
"0"固定
"0"固定
"0"固定
GPIO 選択時
Hi-Z
Hi-Z/
入力可
Hi-Z/
入力可
G
直前状態
保持
H
I
タイマモード,
RTC モード
または
ストップモード
状態
USB I/O 端子
設定不可
設定不可
設定不可
NMIX 選択時
設定不可
設定不可
設定不可
上記以外の
リソース選択時
Hi-Z
GPIO 選択時
Document Number: 002-05632 Rev*A
Hi-Z/
入力可
Hi-Z/
入力可
直前状態
保持
入力可
入力可
直前状態
保持
Hi-Z/
内部入力
"0"固定
入力可
直前状態
保持
直前状態
保持
GPIO 選択
Hi-Z/
Hi-Z/
内部入力 内部入力 内部入力 GPIO 選択
"0"固定
"0"固定
"0"固定
送信時は
送信時は
Hi-Z/
入力可/
受信時は
内部入力
"0"固定
Hi-Z/
入力可/
受信時は
内部入力
"0"固定
Hi-Z/
入力可
Hi-Z/
入力可
Hi-Z/
入力可
WKUP
入力可
Hi-Z/
WKUP
入力可
GPIO 選択
直前状態
保持
直前状態
保持
入力可
直前状態
保持
Hi-Z/
内部入力
"0"固定
Page 63 of 129
MB9AB40NB シリーズ
端
子
状
態
形
式
グループ
機能名
パワーオン
リセット
または
低電圧検出
状態
INITX
入力
状態
デバイス ランモード
内部
または
リセット スリープ
状態
モード状態
電源不安定
電源安定
INITX=0
INITX=1
‐
‐
‐
‐
JTAG
選択時
プル
アップ/
入力可
プル
アップ/
入力可
設定不可
設定不可
設定不可
Hi-Z
Hi-Z/
入力可
Hi-Z/
入力可
設定不可
設定不可
設定不可
Hi-Z
J
GPIO 選択時
リソース選択時
K
電源安定
INITX=1
‐
タイマモード,
RTC モード
または
ストップモード
状態
電源安定
INITX=1
SPL=0
SPL=1
直前状態
保持
直前状態
保持
直前状態
保持
直前状態
保持
直前状態
保持
GPIO 選択時
外部割込み
許可選択時
L
上記以外の
リソース選択時
電源安定
INITX=1
SPL=0
SPL=1
直前状態
保持
直前状態
保持
電源安定
INITX=1
直前状態
保持
GPIO 選択
Hi-Z/
Hi-Z/
内部入力 内部入力 内部入力 GPIO 選択
"0"固定
"0"固定
"0"固定
GPIO 選択
Hi-Z/
Hi-Z/
内部入力 内部入力 内部入力 GPIO 選択
"0"固定
"0"固定
"0"固定
直前状態
保持
直前状態
保持
直前状態
保持
Hi-Z/
内部入力
"0"固定
GPIO 選択
Hi-Z/
内部入力 内部入力 GPIO 選択
"0"固定
"0"固定
Hi-Z
Hi-Z/
入力可
Hi-Z/
入力可
Hi-Z
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
設定不可
設定不可
設定不可
直前状態
保持
直前状態
保持
GPIO 選択
Hi-Z/
Hi-Z/
内部入力 内部入力 内部入力 GPIO 選択
"0"固定
"0"固定
"0"固定
GPIO 選択時
アナログ入力
選択時
ディープスタンバイ
ディープ
RTC モード
スタンバイ
または
モード
ディープスタンバイ
復帰直後
ストップモード
状態
状態
M
上記以外の
リソース選択時
GPIO 選択時
Document Number: 002-05632 Rev*A
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Page 64 of 129
MB9AB40NB シリーズ
端
子
状
態
形
式
グループ
機能名
アナログ入力
選択時
N
パワーオン
リセット
または
低電圧検出
状態
INITX
入力
状態
デバイス ランモード
内部
または
リセット スリープ
状態
モード状態
電源不安定
電源安定
INITX=0
INITX=1
‐
‐
‐
‐
電源安定
INITX=1
‐
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
タイマモード,
RTC モード
または
ストップモード
状態
電源安定
INITX=1
SPL=0
SPL=1
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
外部割込み
許可選択時
上記以外の
リソース選択時
O
設定不可
設定不可
設定不可
設定不可
設定不可
設定不可
上記以外の
リソース選択時
Hi-Z
Hi-Z/
内部入力
"0"固定
Hi-Z/
内部入力
"0"固定
Hi-Z
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
GPIO 選択時
アナログ入力
選択時
P
直前状態
保持
直前状態
保持
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
電源安定
INITX=1
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
GPIO 選択
GPIO 選択
Hi-Z/
内部入力 内部入力 内部入力
Hi-Z/
"0"固定
”0”固定
内部入力 "0"固定
"0"固定
トレース
出力
直前状態
保持
直前状態
保持
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
GPIO 選択
GPIO 選択
Hi-Z/
内部入力 内部入力 内部入力
"0"固定
"0"固定
"0"固定
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
トレース
出力
トレース選択時
上記以外の
リソース選択時
電源安定
INITX=1
SPL=0
SPL=1
直前状態
保持
GPIO 選択時
トレース選択時
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
ディープスタンバイ
ディープ
RTC モード
スタンバイ
または
モード
ディープスタンバイ
復帰直後
ストップモード
状態
状態
設定不可
設定不可
GPIO 選択時
Document Number: 002-05632 Rev*A
設定不可
直前状態
保持
直前状態
保持
Hi-Z/
内部入力
"0"固定
GPIO 選択
GPIO 選択
Hi-Z/
内部入力 内部入力 内部入力
"0"固定
"0"固定
"0"固定
Page 65 of 129
MB9AB40NB シリーズ
端
子
状
態
形
式
グループ
機能名
アナログ入力
選択時
パワーオン
リセット
または
低電圧検出
状態
INITX
入力
状態
デバイス ランモード
内部
または
リセット スリープ
状態
モード状態
電源不安定
電源安定
INITX=0
INITX=1
‐
‐
‐
‐
電源安定
INITX=1
‐
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
タイマモード,
RTC モード
または
ストップモード
状態
電源安定
INITX=1
SPL=0
SPL=1
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
外部割込み
許可選択時
上記以外の
リソース選択時
設定不可
設定不可
設定不可
直前状態
保持
直前状態
保持
R
Hi-Z
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
WKUP 許可時
外部割込み許可
選択時
設定不可
設定不可
設定不可
直前状態
保持
上記以外の
リソース選択時
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
直前状態
保持
Hi-Z/
内部入力
"0"固定
GPIO 選択時
S
Hi-Z/
Hi-Z/
内部入力 内部入力"0"
"0"固定/
固定/
アナログ アナログ
入力可
入力可
直前状態
保持
GPIO 選択
GPIO 選択
Hi-Z/
内部入力 内部入力 内部入力
"0"固定
"0"固定
"0"固定
Hi-Z/
直前状態
保持
上記以外の
リソース選択時
CEC 許可時
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
電源安定
INITX=1
-
内部入力
"0"固定
GPIO 選択時
アナログ入力
選択時
電源安定
INITX=1
SPL=0
SPL=1
トレース
出力
トレース選択時
Q
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
ディープスタンバイ
ディープ
RTC モード
スタンバイ
または
モード
ディープスタンバイ
復帰直後
ストップモード
状態
状態
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
WKUP
入力可
Hi-Z/
WKUP
入力可
GPIO 選択
Hi-Z/
内部入力 内部入力
"0"固定
"0"固定
設定不可
設定不可
設定不可
直前状態
保持
直前状態
保持
直前状態
保持
Hi-Z
Hi-Z/
入力可
Hi-Z/
入力可
直前状態
保持
直前状態
保持
GPIO 選択
Hi-Z/
Hi-Z/
内部入力 内部入力 内部入力
"0"固定
"0"固定
"0"固定
GPIO 選択時
Document Number: 002-05632 Rev*A
直前状態
保持
直前状態
保持
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
GPIO 選択
内部入力
"0"固定
直前状態
保持
GPIO 選択
Page 66 of 129
MB9AB40NB シリーズ
端
子
状
態
形
式
グループ
機能名
パワーオン
リセット
または
低電圧検出
状態
INITX
入力
状態
デバイス ランモード
内部
または
リセット スリープ
状態
モード状態
電源不安定
電源安定
INITX=0
INITX=1
‐
‐
‐
‐
CEC 許可時
設定不可
設定不可
設定不可
電源安定
INITX=1
‐
直前状態
保持
タイマモード,
RTC モード
または
ストップモード
状態
電源安定
INITX=1
SPL=0
SPL=1
直前状態
保持
WKUP 許可時
T
設定不可
設定不可
外部割込み
許可選択時
上記以外の
リソース選択時
Hi-Z
Hi-Z/
入力可
Hi-Z/
入力可
Hi-Z
Hi-Z/
内部入力
"0"固定
Hi-Z/
内部入力
"0"固定
設定不可
設定不可
設定不可
Hi-Z
Hi-Z/
内部入力
"0"固定
Hi-Z/
内部入力
"0"固定
Hi-Z
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
設定不可
GPIO 選択時
リソース選択時
U
GPIO 選択時
外部割込み
許可選択時
V
設定不可
上記以外の
リソース選択時
外部割込み
許可選択時
Y
上記以外の
リソース選択時
GPIO 選択時
WKUP
入力可
Hi-Z/
WKUP
入力可
GPIO 選択
Hi-Z/
内部入力 内部入力
Hi-Z/
"0"固定
内部入力 "0"固定
"0"固定
直前状態
保持
GPIO 選択
GPIO 選択
GPIO 選択
Hi-Z/
Hi-Z/
内部入力 内部入力 内部入力 内部入力
"0"固定
"0"固定
"0"固定
"0"固定
直前状態
保持
GPIO 選択
GPIO 選択
Hi-Z/
内部入力 内部入力 内部入力
"0"固定
"0"固定
"0"固定
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
設定不可
設定不可
直前状態
保持
直前状態
保持
GPIO 選択
GPIO 選択
Hi-Z/
Hi-Z/
内部入力 内部入力 内部入力 内部入力
"0"固定
"0"固定
"0"固定
"0"固定
Hi-Z
Hi-Z/
内部入力
"0"固定
Hi-Z/
内部入力
"0"固定
直前状態
保持
直前状態
保持
GPIO 選択
Hi-Z/
Hi-Z/
内部入力 内部入力 内部入力
"0"固定
"0"固定
"0"固定
設定不可
設定不可
設定不可
Hi-Z
Hi-Z/
内部入力
"0"固定
Hi-Z/
内部入力
"0"固定
リソース選択時
GPIO 選択時
直前状態
保持
直前状態
保持
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
GPIO 選択時
X
直前状態
保持
直前状態
保持
電源安定
INITX=1
-
直前状態
保持
W
上記以外の
リソース選択時
直前状態
保持
直前状態
保持
電源安定
INITX=1
SPL=0
SPL=1
直前状態
保持
GPIO 選択時
アナログ入力
選択時
直前状態
保持
直前状態
保持
ディープスタンバイ
ディープ
RTC モード
スタンバイ
または
モード
ディープスタンバイ
復帰直後
ストップモード
状態
状態
Hi-Z/
内部入力
"0"固定
直前状態
保持
直前状態
保持
直前状態
保持
Hi-Z/
内部入力
"0"固定
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
GPIO 選択
Hi-Z/
内部入力 内部入力
"0"固定
"0"固定
Hi-Z/
内部入力
"0"固定/
アナログ
入力可
Hi-Z/
内部入力
"0"固定
Hi-Z/
内部入力
"0"固定
*1: サブタイマモード, 低速 CR タイマモード, ストップモード, RTC モード, ディープスタンバイ RTC モード, ディ
ープスタンバイストップモードは発振が停止します。
*2: ストップモード, ディープスタンバイストップモードは発振が停止します。
Document Number: 002-05632 Rev*A
Page 67 of 129
MB9AB40NB シリーズ
13. 電気的特性
13.1 絶対最大定格
項目
電源電圧*1 ,*2
アナログ電源電圧*1 ,*3
アナログ基準電圧*1 ,*3
LCD 入力電圧*1 ,*3
入力電圧*1
記号
VCC
AVCC
AVRH
VV0 ~
VV4
VI
定格値
最大
VSS - 0.5
VSS - 0.5
VSS - 0.5
VSS + 4.6
VSS + 4.6
VSS + 4.6
V
V
V
VSS - 0.5
VSS + 4.6
V
VSS - 0.5
VSS - 0.5
アナログ端子入力電圧*1
VIA
VSS - 0.5
出力電圧*1
VO
VSS - 0.5
"L"レベル最大出力電流*4
IOL
-
"L"レベル平均出力電流*5
IOLAV
-
∑IOL
∑IOLAV
-
"H"レベル最大出力電流*4
IOH
-
"H"レベル平均出力電流*5
IOHAV
-
"L"レベル最大総出力電流
"L"レベル平均総出力電流*6
単位
最小
VCC + 0.5
(≦4.6 V)
VSS + 6.5
AVCC + 0.5
(≦4.6 V)
VCC + 0.5
(≦4.6 V)
10
mA
39
mA
4
10.5
27
100
50
- 10
mA
mA
mA
mA
mA
mA
V
V
5 V トレラント
V
V
39
mA
-4
- 12
- 27
- 100
- 50
300
+ 150
mA
mA
mA
mA
mA
mW
°C
-
備考
P81/UDP0, P80/UDM0 端
子
*7
*8
P81/UDP0, P80/UDM0 端
子
*7
*8
"H"レベル最大総出力電流
∑IOH
"H"レベル平均総出力電流*6
∑IOHAV
消費電力
PD
保存温度
TSTG
- 55
*1 : VSS = AVSS = 0 V を基準にした値です。
*2 : VCC は VSS - 0.5 V より低くなってはいけません。
*3 : 電源投入時など VCC + 0.5 V を超えてはいけません。
*4 : 最大出力電流は、該当する端子 1 本のピーク値を規定します。
*5 : 平均出力電流は、該当する端子 1 本に流れる電流の 100 ms の期間内での平均電流を規定します。
*6 : 平均総出力電流は、該当する端子すべてに流れる電流の 100 ms の期間内での平均電流を規定します。
*7 : P81/UDP0, P80/UDM0 端子を GPIO 端子(P81, P80)として使用する場合
*8 : P81/UDP0, P80/UDM0 端子を USB 端子(UDP0, UDM0)として使用する場合
<注意事項>
絶対最大定格を超えるストレス (電圧, 電流, 温度など) の印加は、半導体デバイスを破壊する可能性があります。したがって、定
格を一項目でも超えることのないようご注意ください。
Document Number: 002-05632 Rev*A
Page 68 of 129
MB9AB40NB シリーズ
13.2 推奨動作条件
(VSS = AVSS = 0.0V)
項目
記号
条件
規格値
最小
最大
単位
備考
1.65*6
3.6
*1, *4
6
V
3.0*
3.6
*2
6
2.2*
3.6
*1, *3
LCD 入力電圧
VVV4
2.2
VCC
V
アナログ電源電圧
AVCC
1.65
3.6
V
AVCC=VCC
2.7
AVCC
V
AVCC≧2.7 V
アナログ基準電圧
AVRH
AVCC
AVCC
V
AVCC<2.7 V
平滑コンデンサ容量
CS
1
10
µF
レギュレータ用*5
動作温度
TA
- 40
+ 85
°C
*1 : 81/UDP0, P80/UDM0 端子を GPIO 端子(P81, P80)として使用する場合
*2 : P81/UDP0, P80/UDM0 端子を USB 端子(UDP0, UDM0)として使用する場合
*3 : LCD コントローラを使用する場合
*4 : LCD コントローラを使用しない場合
*5 : 平滑コンデンサの接続方法は、
「7. デバイス使用上の注意」の「C 端子について」を参照してください。
*6: 電源電圧が最小値未満かつ低電圧リセット/割込み検出電圧以上の間は、内蔵高速 CR クロック(メイン PLL 使用
含む)または内蔵低速 CR クロックでの命令実行と低電圧検出のみ動作可能です。
電源電圧
VCC
-
<注意事項>
推奨動作条件は、半導体デバイスの正常な動作を確保するための条件です。電気的特性の規格値は、すべてこの条件の範囲内で保
証されます。常に推奨動作条件下で使用してください。この条件を超えて使用すると、信頼性に悪影響を及ぼすことがあります。
データシートに記載されていない項目, 使用条件, 論理の組合せでの使用は、保証していません。
記載されている以外の条件での使用をお考えの場合は、必ず事前に営業部門までご相談ください。
Document Number: 002-05632 Rev*A
Page 69 of 129
MB9AB40NB シリーズ
13.3 直流規格
13.3.1
電流規格
(VCC = AVCC = 1.65V ~ 3.6V, VSS = AVSS = 0V, TA = - 40°C ~ + 85°C)
項目
記号
端子名
条件
PLL
ランモード
ICC
VCC
電源電流
ICCS
規格値
3
4
標準*
最大*
単位
備考
CPU : 40 MHz,
周辺 : 40 MHz
15.5
21
mA
*1, *5
CPU : 40 MHz,
周辺:クロック停止
NOP 動作
8.7
12
mA
*1, *5
1.8
2.9
mA
*1
110
680
μA
*1, *6
125
700
μA
*1
9
12.5
mA
*1, *5
0.8
1.6
mA
*1
96
670
μA
*1, *6
110
680
μA
*1
高速 CR
ランモード
CPU/周辺 : 4 MHz*2
サブ
ランモード
CPU/周辺 : 32 kHz
低速 CR
ランモード
CPU/周辺 : 100 kHz
PLL
スリープモード
周辺 : 40 MHz
高速 CR
スリープモード
周辺 : 4 MHz*2
サブ
スリープモード
周辺 : 32 kHz
低速 CR
スリープモード
周辺 : 100 kHz
*1: 全ポート固定時
*2: トリミングにて 4 MHz に設定した場合
*3: TA=+25°C, VCC=3.6 V
*4: TA=+85°C, VCC=3.6 V
*5: 水晶振動子(4 MHz)使用時(発振回路の消費電流を含む)
*6: 水晶振動子(32 kHz)使用時(発振回路の消費電流を含む)
Document Number: 002-05632 Rev*A
Page 70 of 129
MB9AB40NB シリーズ
項目
記号
端子名
条件
メイン
タイマモード
ICCT
サブ
タイマモード
ICCT
RTC
モード
ICCR
ストップ
モード
ICCH
VCC
電源電流
ICCRD
ディープ
スタンバイ
RTC モード
ICCHD
単位
備考
TA = + 25°C,
LVD off 時
2.1
2.5
mAμA
*1, *3
TA = + 85°C,
LVD off 時
-
3.4
mAμA
*1, *3
TA = + 25°C,
LVD off 時
12
35
μA
*1, *4
TA = + 85°C,
LVD off 時
-
330
μA
*1, *4
TA = + 25°C,
LVD off 時
9.8
29
μA
*1, *4
TA = + 85°C,
LVD off 時
-
280
μA
*1, *4
TA = + 25°C,
LVD off 時
9
28
μA
*1
TA = + 85°C,
LVD off 時
-
270
μA
*1
TA = + 25°C,
LVD off 時,
RAM 保持なし
1.9
9
μA
*1, *4, *5
TA = + 25°C,
LVD off 時,
RAM 保持あり
5.9
20
μA
*1, *4, *5
75
μA
*1, *4, *5
105
μA
*1, *4, *5
TA = + 85°C,
LVD off 時,
RAM 保持なし
TA = + 85°C,
LVD off 時,
RAM 保持あり
ディープ
スタンバイ
ストップ
モード
規格値
3
4
標準*
最大*
-
TA = + 25°C,
LVD off 時,
RAM 保持なし
1.25
7
μA
*1, *5
TA = + 25°C,
LVD off 時,
RAM 保持あり
5.3
18
μA
*1, *5
70
μA
*1, *5
100
μA
*1, *5
TA = + 85°C,
LVD off 時,
RAM 保持なし
TA = + 85°C,
LVD off 時,
RAM 保持あり
-
*1: 全ポート固定時
*2: VCC=3.6 V
*3: 水晶振動子(4 MHz)使用時(発振回路の消費電流を含む)
*4: 水晶振動子(32 kHz)使用時(発振回路の消費電流を含む)
*5: RAM 保持設定はオンチップ SRAM のみに適用
Document Number: 002-05632 Rev*A
Page 71 of 129
MB9AB40NB シリーズ
13.3.1.1
低電圧検出回路(LVD)電流
(VCC = 1.65V～3.6V, VSS = 0V, TA = - 40°C～+ 85°C)
項目
低電圧検出回路
(LVD)
電源電流
13.3.1.2
記号
ICCLVD
端子名
条件
規格値
標準
最大
単位
備考
リセット発生用
動作時
VCC = 3.6 V
0.13
0.3
μA
未検出時
割込み発生用
動作時
VCC = 3.6 V
0.13
0.3
μA
未検出時
VCC
フラッシュメモリ電流
(VCC = 1.65V～3.6V, VSS = 0V, TA = - 40°C～+ 85°C)
項目
記号
端子名
条件
規格値
標準
最大
単位
備考
フラッシュメモリ
書込み/
ICCFLASH VCC
9.5
11.2
mA *
書込み/消去電流
消去時
*: フラッシュメモリへ書込みまたは消去するときは、電源電流(ICC)にフラッシュメモリ書込み/消去電流(ICCFLASH)が加
算されます。
13.3.1.3
A/D コンバータ電流
(VCC = AVCC = 1.65V～3.6V, VSS = AVSS = AVRL = 0V, TA = - 40°C～+ 85°C)
項目
電源電流
基準電源電流
記号
ICCAD
ICCAVRH
Document Number: 002-05632 Rev*A
端子名
条件
A/D 1unit 動作時
A/D 停止時
A/D 1unit 動作時
AVRH=3.6 V
AVRH
A/D 停止時
AVCC
規格値
標準
最大
単位
0.27
0.03
0.42
10
mA
μA
0.72
1.29
mA
0.02
2.6
μA
備考
Page 72 of 129
MB9AB40NB シリーズ
端子特性
13.3.2
(VCC = AVCC = 1.65V ~ 3.6V, VSS = AVSS = 0V, TA = - 40°C ~ + 85°C)
項目
"H"レベル
入力電圧
(ヒステリシス入
力)
"L"レベル
入力電圧
(ヒステリシス入
力)
記号
端子名
条件
VCC≧2.7 V
VCC×0.8
VIHS
CMOS
ヒステリシス
入力端子,
MD0, MD1
VCC < 2.7 V
VCC×0.7
VCC≧2.7 V
VCC×0.8
VCC < 2.7 V
VCC×0.7
5 V トレラン
ト入力端子
VILS
CMOS
ヒステリシス
入力端子,
MD0, MD1
5 V トレラン
ト
入力端子
4 mA
タイプ
"H"レベル
出力電圧
VOH
USB I/O
兼用
4 mA
タイプ
"L"レベル
出力電圧
VOL
USB I/O
兼用
規格値
標準
最大
-
VCC + 0.3
V
-
VSS + 5.5
V
VCC≧2.7 V
VCC < 2.7 V
VCC≧2.7 V
VCC < 2.7 V
VSS - 0.3
-
VSS - 0.3
-
VCC - 0.5
VCC < 2.7 V,
IOH = - 2 mA
VCC - 0.45
VCC < 2.7 V,
IOH = - 6.5 mA
VCC≧2.7 V,
IOL = 4 mA
VCC < 2.7 V,
IOL = 2mA
VCC≧2.7 V,
IOL = 10.5 mA
VCC < 2.7 V,
IOL = 5 mA
VCC×0.3
VCC×0.2
VCC×0.3
V
V
-
VCC
V
VCC - 0.4
-
VCC
V
VSS
-
0.4
V
VSS
-
0.4
V
-
-5
-
+5
μA
CEC0,
CEC1
VCC = AVCC =
AVRH = VSS =
AVSS = 0.0 V
-
-
+1.8
μA
VCC≧2.7 V
21
33
66
VCC < 2.7 V
-
-
134
-
-
5
15
IIL
プルアップ
抵抗値
RPU
プル
アップ
端子
CIN
VCC,
VSS,
AVCC,
AVSS, AVRH
以外
Document Number: 002-05632 Rev*A
備考
VCC×0.2
VCC≧2.7 V,
IOH = - 4 mA
VCC≧2.7 V,
IOH = - 12.5 mA
単位
入力リーク
電流
入力容量
最小
kΩ
pF
Page 73 of 129
MB9AB40NB シリーズ
13.4 LCD 特性
(VCC = 2.2V ~ 3.6V, VSS = 0V, TA = - 40°C ~ + 85°C)
項目
記号
端子名
VVV0
VV0
VVV1
VV1
VVV2
VV2
VVV3
条件
規格値
単位
最小
標準
最大
0
-
VVV4×5%
VVV4×1/4
-10%
-
VVV4×1/4
+10%
VVV4×1/2
-10%
-
VVV4×1/2
+10%
VV3
VVV4×3/4
-10%
-
VVV4×3/4
+10%
VVV0
VV0
0
-
VVV4×5%
VVV1
VV1
VVV4×1/3
-10%
-
VVV4×1/3
+10%
VVV2
VV2
VVV4×2/3
-10%
-
VVV4×2/3
+10%
VVV3
VV3
VVV4×2/3
-10%
-
VVV4×2/3
+10%
VVV0
VV0
0
-
VVV4×5%
VVV1
VV1
VVV4×1/2
-10%
-
VVV4×1/2
+10%
VVV2
VV2
VVV4×1/2
-10%
-
VVV4×1/2
+10%
VVV3
VV3
VVV4×1/2
-10%
-
VVV4×1/2
+10%
IR100K
VV4
内部分割抵抗
100 kΩ 使用時
-
10
20
μA
IR10K
VV4
内部分割抵抗
10 kΩ 使用時
-
100
160
μA
IR100K
VV4
内部分割抵抗
100 kΩ 使用時
-
12
30
μA
IR10K
VV4
内部分割抵抗
10 kΩ 使用時
-
120
180
μA
IR100K
VV4
内部分割抵抗
100 kΩ 使用時
-
18
40
μA
IR10K
VV4
内部分割抵抗 10
kΩ 使用時
-
180
270
μA
VV4 停止時電流
IOFF_VV4
VV4
LCD 動作停止
-
0.5
1.5
μA
外部抵抗接続時
VV0 出力電圧
VVV0E
VV0
IOL=1 mA
-
-
0.66
V
VV0 ～ VV3
出力電圧
(1/4 バイアス)
VV0 ～ VV3
出力電圧
(1/3 バイアス)
VV0 ～ VV3
出力電圧
(1/2 バイアス)
VV4 動作電流
(1/4 バイアス)
VV4 動作電流
(1/3 バイアス)
VV4 動作時電流
(1/2 バイアス)
Document Number: 002-05632 Rev*A
内部分割抵抗
使用時
内部分割抵抗
使用時
内部分割抵抗
使用時
備考
V
V
V
Page 74 of 129
MB9AB40NB シリーズ
13.5 交流規格
13.5.1 メインクロック入力規格
(VCC = 1.65V ~ 3.6V, VSS = 0V, TA = - 40°C ~ + 85°C)
項目
入力周波数
記号
端子名
fCH
条件
規格値
最小
最大
VCC≧2.7 V
4
48
VCC < 2.7 V
4
20
-
4
-
単位
備考
MHz
水晶振動子接続時
48
MHz
外部クロック時
20.83
250
ns
外部クロック時
入力クロック
周期
tCYLH
入力クロック
パルス幅
-
PWH/tCYLH,
PWL/tCYLH
45
55
%
外部クロック時
tCF,
tCR
-
-
5
ns
外部クロック時
入力クロック
立上り, 立下り
時間
内部動作
クロック*1
周波数
内部動作
クロック*1
サイクル時間
X0,
X1
fCM
-
-
-
40
MHz
マスタクロック
fCC
-
-
-
40
MHz
ベースクロック(HCLK/FCLK)
fCP0
-
-
-
40
MHz
APB0 バスクロック*2
fCP1
-
-
-
40
MHz
APB1 バスクロック*2
fCP2
-
-
-
40
MHz
APB2 バスクロック*2
tCYCC
-
-
25
-
ns
ベースクロック(HCLK/FCLK)
tCYCP0
-
-
25
-
ns
APB0 バスクロック*2
tCYCP1
-
-
25
-
ns
APB1 バスクロック*2
tCYCP2
-
-
25
-
ns
APB2 バスクロック*2
*1: 各内部動作クロックの詳細については、『FM3 ファミリ ペリフェラルマニュアル』の『CHAPTER:クロック』
を参照してください。
*2: 各ペリフェラルが接続されている APB バスについては「8 ブロックダイヤグラムブロックダイヤグラム」を参照
してください。
X0
Document Number: 002-05632 Rev*A
Page 75 of 129
MB9AB40NB シリーズ
13.5.2 サブクロック入力規格
(VCC = 1.65V ~ 3.6V, VSS = 0V, TA = - 40°C ~ + 85°C)
項目
最小
規格値
標準
最大
-
32
10
32.768
-
100
31.25
kHz
kHz
μs
PWH/tCYLL,
PWL/tCYLL
45
-
55
%
記号 端子名
条件
fCL
入力周波数
tCYLL
入力クロック周期
入力クロック
パルス幅
X0A,
X1A
-
単位
備考
水晶振動子接続時
外部クロック時
外部クロック時
外部クロック時
X0A
13.5.3 内蔵 CR 発振規格
13.5.3.1 内蔵高速 CR
(VCC = 1.65V ~ 3.6V, VSS = 0V, TA = - 40°C ~ + 85°C)
項目
記号
条件
最小
規格値
標準 最大
単位
備考
TA = + 25°C
3.96
4
4.04
VCC≧2.7 V
TA = + 25°C
3.9
4
4.1
トリミング時*1
VCC < 2.7 V
クロック周波数
fCRH
MHz
TA =
3.84
4
4.16
- 40°C ~ + 85°C
TA =
2.8
4
5.2
非トリミング時
- 40°C ~ + 85°C
周波数安定時間
tCRWT
30
μs *2
*1: 出荷時に設定されるフラッシュメモリ内の CR トリミング領域の値を周波数トリミング値に使用した場合
*2: トリミング値設定後に高速 CR クロックの周波数が安定するまでの時間です。なおトリミング値設定後、周波数安
定時間が経過するまでの期間も高速 CR クロックをソースクロックとして使用できます。
13.5.3.2
内蔵低速 CR
(VCC = 1.65V ~ 3.6V, VSS = 0V, TA = - 40°C ~ + 85°C)
項目
記号
条件
クロック周波数
fCRL
-
Document Number: 002-05632 Rev*A
規格値
最小 標準 最大
50
100
150
単位
備考
kHz
Page 76 of 129
MB9AB40NB シリーズ
13.5.4 PLL の使用条件
13.5.4.1
メイン PLL・USB 用 PLL の使用条件(PLL の入力クロックにメインクロックを選択した場合)
(VCC = 1.65V ~ 3.6V, VSS = 0V, TA = - 40°C ~ + 85°C)
項目
記号
規格値
最小 標準 最大
単位
備考
PLL 発振安定待ち時間*1
tLOCK
100
μs
(LOCK UP 時間)
PLL 入力クロック周波数
fPLLI
4
16
MHz
PLL 逓倍率
5
37
逓倍
PLL マクロ発振クロック周波数
fPLLO
75
150
MHz
メイン PLL クロック周波数*2
fCLKPLL
40
MHz
USB クロック周波数*3
fCLKSPLL
48
MHz M 分周後の周波数
*1: PLL の発振が安定するまでの待ち時間
*2: メイン PLL クロック(CLKPLL)の詳細については、
『FM3 ファミリ ペリフェラルマニュアル』
の『CHAPTER:クロック』を参照してください。
*3: USB クロックの詳細については、
『FM3 ファミリ ペリフェラルマニュアル 通信マクロ編』
の『CHAPTER:USB クロック生成』を参照してください。
13.5.4.2
メイン PLL の使用条件(メイン PLL の入力クロックに内蔵高速 CR を選択した場合)
(VCC = 1.65V ~ 3.6V, VSS = 0V, TA = - 40°C ~ + 85°C)
項目
記号
規格値
最小 標準 最大
単位
備考
PLL 発振安定待ち時間*1
tLOCK
100
μs
(LOCK UP 時間)
PLL 入力クロック周波数
fPLLI
3.8
4
4.2
MHz
PLL 逓倍率
19
35
逓倍
PLL マクロ発振クロック周波数
fPLLO
72
150
MHz
メイン PLL クロック周波数*2
fCLKPLL
40
MHz
*1: PLL の発振が安定するまでの待ち時間
*2: メイン PLL クロック(CLKPLL)の詳細については、
『FM3 ファミリ ペリフェラルマニュアル』
の『CHAPTER:クロック』を参照してください。
(注意事項) メイン PLL のソースクロックには、必ず周波数トリミングおよび温度トリミングを行った高速 CR クロッ
ク (CLKHC)を入力してください。
PLL 逓倍後、内蔵高速 CR クロックの精度を加味した上で、マスタクロック周波数上限を超えないように
してください。
Document Number: 002-05632 Rev*A
Page 77 of 129
MB9AB40NB シリーズ
メイン PLL 接続図
PLL 入力
クロック
メインクロック(CLKMO)
K 分周
高速 CR クロック(CLKHC)
メイン PLL
クロック
(CLKPLL)
PLL マクロ
発振クロック
M 分周
メイン
PLL
N 分周
USB 用 PLL 接続図
PLL 入力
クロック
メインクロック(CLKMO)
PLL マクロ
発振クロック
USB 用
PLL
K 分周
USB
クロック
M 分周
N 分周
13.5.5 リセット入力規格
(VCC = 1.65V ~ 3.6V, VSS = 0V, TA = - 40°C ~ + 85°C)
項目
リセット入力時間
記号
端子名
条件
tINITX
INITX
-
規格値
最小
最大
500
-
単位
備考
ns
13.5.6 パワーオンリセットタイミング
(VCC = 1.65V ~ 3.6V, VSS = 0V, TA = - 40°C ~ + 85°C)
項目
記号
電源立上り時間
電源断時間
パワーオンリセット
解除までの時間
tVCCR
tOFF
tPRT
Document Number: 002-05632 Rev*A
端子名
VCC
規格値
単位
最小
最大
0
1
-
ms
ms
1.34
16.09
ms
備考
Page 78 of 129
MB9AB40NB シリーズ
VCC_minimum
VDH_minimum
VCC
0.2V
0.2V
0.2V
tVCCR
tPRT
Internal reset
Reset active
CPU Operation
tOFF
Release
start
用語解説
VCC_minimum: 推奨動作条件(VCC)の下限電圧
VDH_minimum: 低電圧検出リセット検出電圧最小値(SVHR=00000 時)。
「13.8. 低電圧検出特性」を参照してください。
Document Number: 002-05632 Rev*A
Page 79 of 129
MB9AB40NB シリーズ
13.5.7 外バスタイミング
13.5.7.1 外バスクロック出力規格
(VCC = 1.65V ~ 3.6V, VSS = 0V, TA = - 40°C ~ + 85°C)
項目
出力周波数
記号
端子名
条件
tCYCLE
MCLKOUT*
VCC≧2.7 V
VCC < 2.7 V
規格値
最小
最大
-
40
20
単位
MHz
MHz
*: 外バスクロック出力(MCLKOUT)は HCLK の分周クロックです。設定の詳細は『FM3 ファミリ ペリフェラルマ
ニュアル』の『CHAPTER 12: 外部バスインタフェース』を参照してください。
外バスクロック出力を行わない場合、本規格は外バス動作に影響しません。
MCLKOUT
13.5.7.2
外バス信号入出力規格
(VCC = 1.65V ~ 3.6V, VSS = 0V, TA = - 40°C ~ + 85°C)
項目
記号
VIH
VIL
VOH
VOL
信号入力規格
信号出力規格
条件
規格値
単位
-
0.8 × VCC
0.2 × VCC
0.8 × VCC
0.2 × VCC
V
V
V
V
備考
MCLK
入力信号
出力信号
Document Number: 002-05632 Rev*A
VIH
VIL
VIH
VIL
VOH
VOL
VOH
VOL
Page 80 of 129
MB9AB40NB シリーズ
13.5.7.3
セパレートバスアクセス 非同期 SRAM モード
(VCC = 1.65V ~ 3.6V, VSS = 0V, TA = - 40°C ~ + 85°C)
項目
記号
MOEX
tOEW
最小パルス幅
MCSX↓→アドレス出
tCSL – AV
力遅延時間
MOEX↑→アドレスホ
tOEH - AX
ールド時間
MCSX↓→
tCSL - OEL
MOEX↓遅延時間
MOEX↑→
tOEH - CSH
MCSX↑時間
MCSX↓→MDQM↓
tCSL - RDQML
遅延時間
データセットアップ
tDS - OE
→MOEX↑時間
MOEX↑→
tDH - OE
データホールド時間
MWEX
tWEW
最小パルス幅
MWEX↑→アドレス出
tWEH - AX
力遅延時間
MCSX↓→MWEX↓
tCSL - WEL
遅延時間
MWEX↑→MCSX↑
tWEH - CSH
遅延時間
MCSX↓→MDQM↓
tCSL-WDQML
遅延時間
MWEX↓→
tCSL - DV
データ出力時間
MWEX↑→
tWEH - DX
データホールド時間
端子名
MOEX
MCSX[7:0],
MAD[24:0]
MOEX,
MAD[24:0]
MOEX,
MCSX[7:0]
MCSX,
MDQM[1:0]
MOEX,
MADATA[15:0]
MOEX,
MADATA[15:0]
MWEX
MWEX,
MAD[24:0]
MWEX,
MCSX[7:0]
MCSX,
MDQM[1:0]
MCSX,
MADATA[15:0]
MWEX,
MADATA[15:0]
条件
VCC≧2.7 V
VCC<2.7 V
VCC≧2.7 V
VCC<2.7 V
VCC≧2.7 V
VCC<2.7 V
VCC≧2.7 V
VCC<2.7 V
VCC≧2.7 V
VCC<2.7 V
VCC≧2.7 V
VCC<2.7 V
VCC≧2.7 V
VCC<2.7 V
VCC≧2.7 V
VCC<2.7 V
VCC≧2.7 V
VCC<2.7 V
VCC≧2.7 V
VCC<2.7 V
VCC≧2.7 V
VCC<2.7 V
VCC≧2.7 V
VCC<2.7 V
VCC≧2.7 V
VCC<2.7 V
VCC≧2.7 V
VCC<2.7 V
VCC≧2.7 V
VCC<2.7 V
規格値
単位
最小
最大
MCLK×n-3
-
-9
-12
MCLK×m-9
MCLK×m-12
30
38
+9
+12
MCLK×m+9
MCLK×m+12
MCLK×m+9
MCLK×m+12
MCLK×m+9
MCLK×m+12
MCLK×m+9
MCLK×m+12
-
0
-
ns
MCLK×n-3
-
ns
0
MCLK×m-9
MCLK×m-12
0
0
MCLK×n-9
MCLK×n-12
0
MCLK×n-9
MCLK×n-12
MCLK-9
MCLK-12
0
MCLK×m+9
MCLK×m+12
MCLK×n+9
MCLK×n+12
MCLK×m+9
MCLK×m+12
MCLK×n+9
MCLK×n+12
MCLK+9
MCLK+12
MCLK×m+9
MCLK×m+12
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
(注意事項) 外部負荷容量 CL = 30 pF 時 (m=0 ~ 15, n=1 ~ 16)
Document Number: 002-05632 Rev*A
Page 81 of 129
MB9AB40NB シリーズ
MCLK
MCSX[7:0]
MAD[24:0]
MOEX
MDQM[1:0]
MWEX
MADATA[15:0]
Document Number: 002-05632 Rev*A
Page 82 of 129
MB9AB40NB シリーズ
13.5.7.4
セパレートバスアクセス 同期 SRAM モード
項目
アドレス遅延時間
記号
端子名
tAV
MCLK,
MAD[24:0]
tCSL
MCSX 遅延時間
tCSH
tREL
MOEX 遅延時間
tREH
データセットアップ
→MCLK↑時間
MCLK↑→
データホールド時間
tDS
tDH
tWEL
MWEX 遅延時間
tWEH
MDQM[1:0]
遅延時間
MCLK↑→
データ出力時間
MCLK↑→
データホールド時間
tDQML
tDQMH
tODS
tOD
MCLK,
MCSX[7:0]
MCLK,
MOEX
MCLK,
MADATA[15:0]
MCLK,
MADATA[15:0]
MCLK,
MWEX
MCLK,
MDQM[1:0]
MCLK,
MADATA[15:0]
MCLK,
MADATA[15:0]
(VCC = 1.65V ~ 3.6V, VSS = 0V, TA = - 40°C ~ + 85°C)
規格値
条件
単位
最小
最大
VCC≧2.7 V
VCC<2.7 V
VCC≧2.7 V
VCC<2.7 V
VCC≧2.7 V
VCC<2.7 V
VCC≧2.7 V
VCC<2.7 V
VCC≧2.7 V
VCC<2.7 V
VCC≧2.7 V
VCC<2.7 V
VCC≧2.7 V
VCC<2.7 V
VCC≧2.7 V
VCC<2.7 V
VCC≧2.7 V
VCC<2.7 V
VCC≧2.7 V
VCC<2.7 V
VCC≧2.7 V
VCC<2.7 V
VCC≧2.7 V
VCC<2.7 V
VCC≧2.7 V
VCC<2.7 V
1
12
13
ns
1
12
ns
1
12
ns
1
1
9
12
9
12
ns
ns
24
37
-
ns
0
-
ns
1
1
1
1
MCLK + 1
1
9
12
9
12
9
12
9
12
MCLK + 18
MCLK + 24
18
24
ns
ns
ns
ns
ns
ns
(注意事項) 外部負荷容量 CL = 30 pF 時
MCLK
MCSX[7:0
]
MAD[24:
0]
MOEX
MDQM[1:0]
MWEX
MADATA[15:0]
Document Number: 002-05632 Rev*A
Page 83 of 129
MB9AB40NB シリーズ
13.5.7.5
マルチプレクスバスアクセス 非同期 SRAM モード
(VCC = 1.65V ~ 3.6V, VSS = 0V, TA = - 40°C ~ + 85°C)
項目
マルチプレクス
アドレス遅延時間
マルチプレクス
アドレスホールド
時間
記号
端子名
tALE-CHMADV
tCHMADH
MALE,
MADATA[15:0]
条件
規格値
最小
最大
VCC≧2.7 V
VCC<2.7 V
-2
+10
+20
VCC≧2.7 V
MCLK×n+0
MCLK×n+10
VCC<2.7 V
MCLK×n+0
MCLK×n+20
単位
ns
ns
(注意事項) 外部負荷容量 CL = 30 pF 時 (m=0 ~ 15, n=1 ~ 16)
MCLK
MCSX[7:0]
MALE
MAD [24:0]
MOEX
MDQM [1:0]
MWEX
MADATA[15:0]
Document Number: 002-05632 Rev*A
Page 84 of 129
MB9AB40NB シリーズ
13.5.7.6
マルチプレクスバスアクセス 同期 SRAM モード
(VCC = 1.65V ~ 3.6V, VSS = 0V, TA = - 40°C ~ + 85°C)
項目
記号
tCHAL
MALE 遅延時間
tCHAH
MCLK↑→
マルチプレクス
アドレス遅延時間
tCHMADV
MCLK↑→
マルチプレクス
データ出力時間
tCHMADX
端子名
条件
MCLK,
ALE
VCC≧2.7 V
VCC<2.7 V
VCC≧2.7 V
VCC<2.7 V
VCC≧2.7 V
MCLK,
MADATA[15:0]
VCC<2.7 V
VCC≧2.7 V
VCC<2.7 V
規格値
最小
最大
単位
9
12
9
12
ns
ns
ns
ns
1
tOD
ns
1
tOD
ns
1
1
備考
(注意事項) 外部負荷容量 CL = 30 pF 時
MCLK
MCSX[7:0]
MALE
MAD [24:0]
MOEX
MDQM [1:0]
MWEX
MADATA[15:0]
Document Number: 002-05632 Rev*A
Page 85 of 129
MB9AB40NB シリーズ
13.5.7.7
・外部 RDY 入力タイミング
(VCC = 1.65V ~ 3.6V, VSS = 0V, TA = - 40°C ~ + 85°C)
項目
MCLK↑
MRDY 入力
セットアップ時間
規格値
記号
端子名
条件
tRDYI
MCLK,
MRDY
VCC≧2.7 V
23
VCC < 2.7 V
37
最小
最大
-
単位
備考
ns
RDY 入力時
···
MCLK
Over 2cycle
Original
MOEX
MWEX
tRDYI
MRDY
RDY 解除時
MCLK
··· ···
2 cycle
Extended
MOEX
MWEX
tRDYI
MRDY
Document Number: 002-05632 Rev*A
0.5×VCC
Page 86 of 129
MB9AB40NB シリーズ
13.5.8 ベースタイマ入力タイミング
13.5.8.1 タイマ入力タイミング
(VCC = 1.65V ~ 3.6V, VSS = 0V, TA = - 40°C ~ + 85°C)
項目
入力パルス幅
記号
端子名
条件
tTIWH,
tTIWL
TIOAn/TIOBn
(ECK, TIN として
使用するとき)
-
規格値
最小
最大
2tCYCP
tTIWH
-
単位
備考
ns
tTIWL
ECK
VIHS
TIN
13.5.8.2
VIHS
VILS
VILS
トリガ入力タイミング
(VCC = 1.65V ~ 3.6V, VSS = 0V, TA = - 40°C ~ + 85°C)
項目
記号
端子名
条件
入力パルス幅
tTRGH,
tTRGL
TIOAn/TIOBn
(TGIN として使用
するとき)
-
tTRGH
TGIN
VIHS
規格値
最小
最大
2tCYCP
-
単位
備考
ns
tTRGL
VIHS
VILS
VILS
(注意事項) tCYCP は、APB バスクロックのサイクル時間です。
ベースタイマが接続されている APB バス番号については「8. ブロックダイヤグラム」を参照してください。
Document Number: 002-05632 Rev*A
Page 87 of 129
MB9AB40NB シリーズ
13.5.9 CSIO/UART タイミング
13.5.9.1 CSIO (SPI = 0, SCINV = 0)
項目
記号
端子名
シリアルクロック
サイクルタイム
tSCYC
SCKx
SCK↓→SOT 遅延時間
tSLOVI
SIN→SCK↑
セットアップ時間
SCK↑→SIN ホールド時
間
シリアルクロック
"L"パルス幅
シリアルクロック
"H"パルス幅
SCK↓→SOT 遅延時間
SIN→SCK↑
セットアップ時間
SCK↑→SIN ホールド時
間
SCK 立下り時間
SCK 立上り時間
(注意事項)
tIVSHI
tSHIXI
SCKx,
SOTx
SCKx,
SINx
SCKx,
SINx
tSLSH
SCKx
tSHSL
SCKx
tSLOVE
tIVSHE
tSHIXE
tF
tR
SCKx,
SOTx
SCKx,
SINx
SCKx,
SINx
SCKx
SCKx
条件
(VCC = 1.65V ~ 3.6V, VSS = 0V, TA = - 40°C ~ + 85°C)
VCC<2.7 V
VCC≧2.7 V
単位
最小
最大
最小
最大
4tCYCP
-
4tCYCP
-
ns
- 30
+ 30
- 20
+ 20
ns
50
-
36
-
ns
0
-
0
-
ns
-
ns
-
ns
マスタ
モード
2tCYCP 10
tCYCP +
10
スレーブ
モード
-
2tCYCP 10
tCYCP +
10
-
50
-
33
ns
10
-
10
-
ns
20
-
20
-
ns
-
5
5
-
5
5
ns
ns
・クロック同期モード時の交流規格です。
・tCYCP は、APB バスクロックのサイクル時間です。
マルチファンクションシリアルが接続されている APB バス番号については「8. ブロックダイヤ
グラムブロックダイヤグラム」を参照してください。
・本規格は同リロケート・ポート番号のみの保証です。
例えば SCKx_0, SOTx_1 の組み合わせは保証外です。
・外部負荷容量 CL = 30 pF 時
Document Number: 002-05632 Rev*A
Page 88 of 129
MB9AB40NB シリーズ
tSCYC
VOH
SCK
VOL
VOL
tSLOVI
VOH
VOL
SOT
tIVSHI
SIN
VIH
tSHIXI
VIH
VIL
VIL
マスタモード
tSLSH
SCK
tSHSL
VIH
VIH
tF
VIL
VIL
VIH
tR
tSLOVE
SOT
SIN
VOH
VOL
tIVSHE
VIH
VIL
tSHIXE
VIH
VIL
スレーブモード
Document Number: 002-05632 Rev*A
Page 89 of 129
MB9AB40NB シリーズ
13.5.9.2
CSIO (SPI = 0, SCINV = 1)
(VCC = 1.65V ~ 3.6V, VSS = 0V, TA = - 40°C ~ + 85°C)
項目
シリアルクロック
サイクルタイム
SCK↑→SOT 遅延
時間
SIN→SCK↓
セットアップ時間
SCK↓→SIN ホール
ド時間
シリアルクロック
"L"パルス幅
シリアルクロック
"H"パルス幅
SCK↑→SOT 遅延
時間
SIN→SCK↓
セットアップ時間
SCK↓→SIN ホール
ド時間
SCK 立下り時間
SCK 立上り時間
(注意事項)
記号
端子名
tSCYC
SCKx
tSHOVI
tIVSLI
tSLIXI
SCKx,
SOTx
SCKx,
SINx
SCKx,
SINx
tSLSH
SCKx
tSHSL
SCKx
tSHOVE
tIVSLE
tSLIXE
tF
tR
SCKx,
SOTx
SCKx,
SINx
SCKx,
SINx
SCKx
SCKx
条件
マスタ
モード
VCC<2.7 V
最小
最大
単位
4tCYCP
-
4tCYCP
-
ns
- 30
+ 30
- 20
+ 20
ns
50
-
36
-
ns
0
-
0
-
ns
-
ns
-
ns
2tCYCP 10
tCYCP +
10
スレーブ
モード
VCC≧2.7 V
最小
最大
-
2tCYCP
- 10
tCYCP +
10
-
50
-
33
ns
10
-
10
-
ns
20
-
20
-
ns
-
5
5
-
5
5
ns
ns
・クロック同期モード時の交流規格です。
・tCYCP は、APB バスクロックのサイクル時間です。
マルチファンクションシリアルが接続されている APB バス番号については「8. ブロックダイヤ
グラムブロックダイヤグラム」を参照してください。
・本規格は同リロケート・ポート番号のみの保証です。
例えば SCKx_0, SOTx_1 の組み合わせは保証外です。
・外部負荷容量 CL = 30 pF 時
Document Number: 002-05632 Rev*A
Page 90 of 129
MB9AB40NB シリーズ
tSCYC
SCK
VOH
VOH
VOL
tSHOVI
VOH
VOL
SOT
tIVSLI
VIH
SIN
tSLIXI
VIH
VIL
VIL
マスタモード
tSHSL
SCK
VIH
VIH
VIL
tR
SOT
tSLSH
tF
VIL
VIL
tSHOVE
VOH
VOL
tIVSLE
SIN
VIH
VIL
tSLIXE
VIH
VIL
スレーブモード
Document Number: 002-05632 Rev*A
Page 91 of 129
MB9AB40NB シリーズ
13.5.9.3
CSIO (SPI = 1, SCINV = 0)
(VCC = 1.65V ~ 3.6V, VSS = 0V, TA = - 40°C ~ + 85°C)
項目
記号
端子名
シリアルクロック
サイクルタイム
tSCYC
SCKx
SCK↑→SOT 遅延時間
tSHOVI
SIN→SCK↓
セットアップ時間
SCK↓→SIN ホールド
時間
tIVSLI
tSLIXI
SCKx,
SOTx
SCKx,
SINx
SCKx,
SINx
SCKx,
SOTx
SOT→SCK↓遅延時間
tSOVLI
シリアルクロック
"L"パルス幅
シリアルクロック
"H"パルス幅
tSLSH
SCKx
tSHSL
SCKx
SCK↑→SOT 遅延時間 tSHOVE
SIN→SCK↓
セットアップ時間
SCK↓→SIN ホールド
時間
SCK 立下り時間
SCK 立上り時間
(注意事項)
tIVSLE
tSLIXE
tF
tR
SCKx,
SOTx
SCKx,
SINx
SCKx,
SINx
SCKx
SCKx
条件
マスタ
モード
VCC<2.7 V
最小
最大
VCC≧2.7 V
最小
最大
4tCYCP
-
4tCYCP
-
ns
- 30
+ 30
- 20
+ 20
ns
50
-
36
-
ns
0
-
0
-
ns
-
ns
-
ns
-
ns
2tCYCP 34
2tCYCP 10
tCYCP +
10
スレーブ
モード
-
2tCYCP
- 34
2tCYCP
- 10
tCYCP +
10
単位
-
50
-
33
ns
10
-
10
-
ns
20
-
20
-
ns
-
5
5
-
5
5
ns
ns
・クロック同期モード時の交流規格です。
・tCYCP は、APB バスクロックのサイクル時間です。
マルチファンクションシリアルが接続されている APB バス番号については「8. ブロックダイヤ
グラム」を参照してください。
・本規格は同リロケート・ポート番号のみの保証です。
例えば SCKx_0, SOTx_1 の組み合わせは保証外です。
・外部負荷容量 CL = 30 pF 時
Document Number: 002-05632 Rev*A
Page 92 of 129
MB9AB40NB シリーズ
tSCYC
VOH
SCK
VOL
tSOVLI
SOT
VOH
VOL
VOH
VOL
tIVSLI
tSLIXI
VIH
VIL
SIN
VOL
tSHOVI
VIH
VIL
マスタモード
tSLSH
VIH
SCK
SOT
VIL
tF
*
VOH
VOL
tIVSLE
SIN
VIL
tSHSL
tR
VIH
VIH
tSHOVE
VOH
VOL
tSLIXE
VIH
VIL
VIH
VIL
スレーブモード
*: TDR レジスタにライトすると変化
Document Number: 002-05632 Rev*A
Page 93 of 129
MB9AB40NB シリーズ
13.5.9.4
CSIO (SPI = 1, SCINV = 1)
(VCC = 1.65V ~ 3.6V, VSS = 0V, TA = - 40°C ~ + 85°C)
項目
シリアルクロック
サイクルタイム
SCK↓→SOT 遅延
時間
SIN→SCK↑
セットアップ時間
SCK↑→SIN ホール
ド時間
SOT→SCK↑遅延時
間
シリアルクロック
"L"パルス幅
シリアルクロック
"H"パルス幅
SCK↓→SOT 遅延
時間
SIN→SCK↑
セットアップ時間
SCK↑→SIN ホール
ド時間
SCK 立下り時間
SCK 立上り時間
(注意事項)
記号
端子名
tSCYC
SCKx
tSLOVI
tIVSHI
tSHIXI
tSOVHI
SCKx,
SOTx
SCKx,
SINx
SCKx,
SINx
SCKx,
SOTx
tSLSH
SCKx
tSHSL
SCKx
tSLOVE
tIVSHE
tSHIXE
tF
tR
SCKx,
SOTx
SCKx,
SINx
SCKx,
SINx
SCKx
SCKx
条件
マスタ
モード
VCC<2.7 V
最小
最大
VCC≧2.7 V
最小
最大
4tCYCP
-
4tCYCP
-
ns
- 30
+ 30
- 20
+ 20
ns
50
-
36
-
ns
0
-
0
-
ns
-
ns
-
ns
-
ns
2tCYCP 34
2tCYCP 10
tCYCP +
10
スレーブ
モード
-
2tCYCP
- 34
2tCYCP
- 10
tCYCP +
10
単位
-
50
-
33
ns
10
-
10
-
ns
20
-
20
-
ns
-
5
5
-
5
5
ns
ns
・クロック同期モード時の交流規格です。
・tCYCP は、APB バスクロックのサイクル時間です。
マルチファンクションシリアルが接続されている APB バス番号については「8. ブロックダイヤ
グラム」を参照してください。
・本規格は同リロケート・ポート番号のみの保証です。
例えば SCKx_0, SOTx_1 の組み合わせは保証外です。
・外部負荷容量 CL = 30 pF 時
Document Number: 002-05632 Rev*A
Page 94 of 129
MB9AB40NB シリーズ
tSCYC
VOH
SCK
tSOVHI
tSLOVI
VOH
VOL
SOT
VOH
VOL
tSHIXI
tIVSHI
VIH
VIL
SIN
VOH
VOL
VIH
VIL
マスタモード
tR
SCK
tF
tSHSL
VIH
VIH
VIL
tSLSH
VIL
VIL
tSLOVE
VOH
VOL
SOT
VOH
VOL
tIVSHE
tSHIXE
VIH
VIL
SIN
VIH
VIL
スレーブモード
13.5.9.5
UART 外部クロック入力(EXT = 1) :
(VCC = 1.65V ~ 3.6V, VSS = 0V, TA = - 40°C ~ + 85°C)
項目
シリアルクロック"L"パルス幅
シリアルクロック"H"パルス幅
SCK 立下り時間
SCK 立上り時間
記号
tSLSH
tSHSL
tF
tR
条件
CL = 30 pF
tCYCP + 10
tCYCP + 10
-
5
5
単位
備考
ns
ns
ns
ns
tF
tR
t SHSL
SCK
V IL
Document Number: 002-05632 Rev*A
規格値
最小
最大
VIH
t SLSH
VIH
V IL
VIL
VIH
Page 95 of 129
MB9AB40NB シリーズ
13.5.10 外部入力タイミング
(VCC = 1.65V ~ 3.6V, VSS = 0V, TA = - 40°C ~ + 85°C)
項目
入力パルス幅
記号
tINH,
tINL
条件
ADTG
-
2tCYCP*1
-
ns
INTxx,
NMIX
*2
2tCYCP +
100*1
-
ns
*3
500
-
ns
*2:
*3 :
*4 :
単位
備考
A/D コンバータ
トリガ入力
外部割込み
NMI
ディープスタンバイウェイク
アップ
tCYCP は APB バスクロックのサイクル時間です。多機能タイマが接続されている APB バス番号については「8. ブ
ロックダイヤグラム」を参照してください。
ランモード, スリープモード時
タイマモード, RTC モード, ストップモード時
ディープスタンバイ RTC モード, ディープスタンバイストップモード時
WKUPx
*1 :
規格値
最小
最大
端子名
Document Number: 002-05632 Rev*A
*4
600
-
ns
Page 96 of 129
MB9AB40NB シリーズ
2
13.5.11 I C タイミング
(VCC = 1.65V ~ 3.6V, VSS = 0V, TA = - 40°C ~ + 85°C)
項目
SCL クロック周波数
(反復)「スタート」条件
ホールド時間
SDA↓→SCL↓
SCL クロック"L"幅
SCL クロック"H"幅
反復「スタート」条件
セットアップ時間
SCL↑→SDA↓
データホールド時間
SCL↓→SDA↓↑
データセットアップ時間
SDA↓↑→SCL↑
「ストップ」条件
セットアップ時間
SCL↑→SDA↑
「ストップ」条件と
「スタート」条件との間の
バスフリー時間
ノイズフィルタ
記号
条件
Standard-mode
最小
最大
Fast-mode
単位
最小
最大
fSCL
0
100
0
400
kHz
tHDSTA
4.0
-
0.6
-
μs
tLOW
tHIGH
4.7
4.0
-
1.3
0.6
-
μs
μs
tSUSTA
4.7
-
0.6
-
μs
0
3.45*2
0
0.9*3
μs
tSUDAT
250
-
100
-
ns
tSUSTO
4.0
-
0.6
-
μs
tBUF
4.7
-
1.3
-
μs
2 tCYCP*4
-
2 tCYCP*4
-
ns
tHDDAT
tSP
CL = 30 pF,
R = (Vp/IOL)*1
‐
備考
*1 : R, C は、SCL, SDA ラインのプルアップ抵抗, 負荷容量です。Vp はプルアップ抵抗の電源電圧, IOL は VOL 保証電
流を示します。
*2 : 最大 tHDDAT は少なくともデバイスの SCL 信号の"L"区間(tLOW)を延長していないということを満たしていなければ
なりません。
*3 : Fast-mode I2C バスデバイスを Standard-mode I2C バスシステムに使用することはできますが、
要求される条件 tSUDAT
≧250 ns を満足しなければなりません。
*4 : tCYCP は、APB バスクロックのサイクル時間です。
I2C が接続されている APB バス番号については「8. ブロックダイヤグラム」を参照してください。
Standard-mode 使用時は、APB バスクロックを 2 MHz 以上に設定してください。
Fast-mode 使用時は、APB バスクロックを 8 MHz 以上に設定してください。
SDA
SCL
Document Number: 002-05632 Rev*A
Page 97 of 129
MB9AB40NB シリーズ
13.5.12 ETM タイミング
(VCC = 1.65V ~ 3.6V, VSS = 0V, TA = - 40°C ~ + 85°C)
項目
データホールド
TRACECLK
周波数
記号
端子名
条件
tETMH
TRACECLK,
TRACED[3:0]
1/tTRACE
TRACECLK
TRACECLK
クロック周期
tTRACE
規格値
単位
最小
最大
VCC≧2.7 V
VCC<2.7 V
2
2
11
15
ns
VCC≧2.7 V
-
40
MHz
VCC<2.7 V
-
20
MHz
VCC≧2.7 V
25
-
ns
VCC<2.7 V
50
-
ns
備考
(注意事項) 外部負荷容量 CL = 30 pF 時
HCLK
TRACECLK
TRACED[3:0]
Document Number: 002-05632 Rev*A
Page 98 of 129
MB9AB40NB シリーズ
13.5.13 JTAG タイミング
(VCC = 1.65V ~ 3.6V, VSS = 0V, TA = - 40°C ~ + 85°C)
項目
TMS, TDI
セットアップ時間
TMS, TDI
ホールド時間
TDO 遅延時間
記号
tJTAGS
tJTAGH
tJTAGD
端子名
条件
TCK,
TMS, TDI
TCK,
TMS, TDI
TCK,
TDO
VCC≧2.7 V
VCC<2.7 V
VCC≧2.7 V
VCC<2.7 V
VCC≧2.7 V
VCC<2.7 V
規格値
最小
最大
単位
15
-
ns
15
-
ns
-
25
45
ns
備考
(注意事項) 外部負荷容量 CL = 30 pF 時
TCK
TMS/TDI
TDO
Document Number: 002-05632 Rev*A
Page 99 of 129
MB9AB40NB シリーズ
13.6 12 ビット A/D コンバータ
13.6.1 A/D 変換部電気的特性
(VCC = AVCC = 1.65V ~ 3.6V, VSS = AVSS = 0V, TA = - 40°C ~ + 85°C)
項目
記号
端子名
分解能
積分直線性誤差
微分直線性誤差
ゼロトランジション
電圧
フルスケールトランジシ
ョン電圧
-
-
最小
-
VZT
ANxx
-
VFST
ANxx
bit
LSB
LSB
±6
±15
mV
-
AVRH ± 6
AVRH ±15
mV
-
-
μs
10
us
-
1000
ns
-
1.0
9.4
2.2
μs
pF
-
5.5
kΩ
-
10.5
4
5
AVRH
LSB
μA
V
-
AVCC
V
-
-
サンプリング時間*2
tS
-
コンペアクロック
周期*3
tCCK
-
動作許可状態遷移時間
アナログ入力容量
tSTT
CAIN
-
2.0*1
4.0
10
0.6
1.2
3.0
100
200
500
-
RAIN
-
-
チャネル間ばらつき
アナログポート入力電流
アナログ入力電圧
-
ANxx
ANxx
基準電圧
-
AVRH
単位
最大
12
± 4.5
± 2.5
変換時間*1
アナログ入力抵抗
規格値
標準
±2
± 2.2
AVSS
2.7
AVCC
備考
AVCC≧2.7 V
1.8 V≦AVCC<2.7 V
1.65 V≦AVCC<1.8 V
AVCC≧2.7 V
1.8 V≦AVCC<2.7 V
1.65 V≦AVCC<1.8 V
AVCC≧2.7 V
1.8 V≦AVCC<2.7 V
1.65 V≦AVCC<1.8 V
AVCC≧2.7 V
1.8 V≦AVCC < 2.7 V
1.65 V≦AVCC < 1.8 V
AVCC≧2.7 V
AVCC<2.7 V
*1: 変換時間は サンプリング時間 (tS) ＋ コンペア時間 (tC) の値です。
最小変換時間の条件は、以下の通りです。
AVCC≧2.7 V
HCLK=40 MHz サンプリング時間 : 0.6 μs, コンペア時間 : 1.4 μs
1.8 V≦AVCC<2.7 V HCLK=40 MHz サンプリング時間 : 1.2 μs, コンペア時間 : 2.8 μs
1.65 V≦AVCC<1.8 V
HCLK=40 MHz サンプリング時間 : 3 μs, コンペア時間 : 7 μs
必ずサンプリング時間(tS), コンペアクロック周期(tCCK)の規格を満足するようにしてください。
サンプリング時間, コンペアクロック周期の設定については、
『FM3 ファミリ ペリフェラルマニュアル アナログ
マクロ編』の『CHAPTER: A/D コンバータ』の章を参照してください。
A/D コンバータのレジスタの設定は APB バスクロックのタイミングで反映されます。
A/D コンバータが接続されている APB バス番号については「8. ブロックダイヤグラム」を参照してください。サ
ンプリングクロックおよびコンペアクロックはベースクロック(HCLK)から生成されます。
*2: 外部インピーダンスにより必要なサンプリング時間は変わります。必ず(式 1)を満たすようにサンプリング時間を
設定してください。
*3: コンペア時間(tC) は (式 2)の値です。
Document Number: 002-05632 Rev*A
Page 100 of 129
MB9AB40NB シリーズ
REXT
ANxx
アナログ入力端子
コンパレータ
RAIN
アナログ
信号発生源
CAIN
(式 1) tS≧( RAIN+ REXT ) × CAIN× 9
tS :
サンプリング時間 [ns]
RAIN : A/D の入力抵抗[kΩ] = 2.2 kΩ
2.7 V≦AVCC≦3.6 V の場合
A/D の入力抵抗[kΩ] = 5.5 kΩ
1.8 V≦AVCC < 2.7 V の場合
A/D の入力抵抗[kΩ] = 10.5 kΩ
1.65 V≦AVCC < 1.8 V の場合
CAIN : A/D の入力容量[pF] = 9.4 pF 1.65 V≦AVCC≦3.6 V の場合
REXT : 外部回路の出力インピーダンス [kΩ]
(式 2) tC＝tCCK × 14
tC :
コンペア時間
tCCK : コンペアクロック周期
Document Number: 002-05632 Rev*A
Page 101 of 129
MB9AB40NB シリーズ
13.6.2 12 ビット A/D コンバータの用語の定義
分解能 : A/D コンバータにより識別可能なアナログ変化
積分直線性誤差 : ゼロトランジション点
(0b000000000000 ←→ 0b000000000001)とフルスケールトランジション点
(0b111111111110 ←→ 0b111111111111)を結んだ直線と実際の変換特性との偏差
微分直線性誤差 : 出力コードを 1LSB 変化させるのに必要な入力電圧の理想値からの偏差
積分直線性誤差
0xFFF
微分直線性誤差
実際の変換特性
0xFFE
0x(N+1)
実際の変換特性
{1 LSB(N-1) + VZT}
VFST
(実測値)
VNT
0x004
(実測値)
0x003
理想特性
デジタル出力
デジタル出力
0xFFD
0xN
V(N+1)T
0x(N-1)
(実測値)
実際の変換特性
0x002
VNT
理想特性
実際の変換特性
VZT (実測値)
AVSS
AVRH
AVSS
アナログ入力
デジタル出力 N の直線性誤差
1LSB =
VZT
VFST
VNT
:
:
:
:
AVRH
アナログ入力
VNT - {1LSB × (N - 1) + VZT}
1LSB
=
デジタル出力 N の微分直線性誤差
N
(実測値)
0x(N-2)
0x001
=
V(N + 1) T - VNT
1LSB
[LSB]
- 1 [LSB]
VFST - VZT
4094
A/D コンバータデジタル出力値
デジタル出力が 0x000 から 0x001 に遷移する電圧
デジタル出力が 0xFFE から 0xFFF に遷移する電圧
デジタル出力が 0x (N - 1)から 0xN に遷移する電圧
Document Number: 002-05632 Rev*A
Page 102 of 129
MB9AB40NB シリーズ
13.7 USB 特性
(VCC = 3.0V ~ 3.6V, VSS = 0V, TA = - 40°C ~ + 85°C)
項目
入力"H"レベル電圧
入力"L"レベル電圧
入力特性
差動入力感度
差動コモンモードレンジ
記号 端子名
VIH
VIL
VDI
VCM
出力"H"レベル電圧
VOH
出力"L"レベル電圧
VOL
条件
外部
プルダウン抵
抗= 15 kΩ
外部
プルアップ抵
抗= 1.5 kΩ
UDP0,
UDM0
Full-Speed
Full-Speed
規格値
最小
最大
単位
2.0
VCC + 0.3
VSS - 0.3
0.8
0.2
0.8
2.5
V
V
V
V
*1
*1
*2
*2
備考
2.8
3.6
V
*3
0.0
0.3
V
*3
クロスオーバ電圧
VCRS
1.3
2.0
V *4
立上り時間
tFR
4
20
ns *5
出力特性
立下り時間
tFF
4
20
ns *5
立上り/立下り時間
tFRFM
Full-Speed
90
111.11
% *5
マッチング
出力インピーダンス
ZDRV
Full-Speed
28
44
Ω *6
立上り時間
tLR
Low-Speed
75
300
ns *7
立下り時間
tLF
Low-Speed
75
300
ns *7
立上り/立下り時間
tLRFM
Low-Speed
80
125
% *7
マッチング
*1 : USB I/O の Single-End-Receiver のスイッチング・スレッショルド電圧は VIL (Max)=0.8 V, VIH (Min) = 2.0 V(TTL
入力規格)の範囲内に設定されています。また、ノイズ感度を低下させるためヒステリシス特性を持たせています。
*2 : USB 差動データ信号の受信には、Differential-Receiver を使用します。Differential-Receiver は、差動データ入
力がローカル・グランド・リファレンス レベルに対し、0.8 V ~ 2.5 V の範囲内にあるときには、200 mV の差動
入力感度があります。上記電圧範囲は、コモン・モード入力電圧範囲と言われています。
Document Number: 002-05632 Rev*A
Page 103 of 129
最小差動入力感度[V]
MB9AB40NB シリーズ
コモン・モード入力電圧 [V]
*3 :ドライバの出力駆動能力は、Low-State(VOL)で 0.3 V 以下(対 3.6 V, 1.5 kΩ 負荷), High-State(VOH)で
2.8 V 以上 (対グランド, 15 kΩ 負荷)です。
*4 : USB I/O の外部差動出力信号(D+/D-)のクロス電圧は、1.3 V ~ 2.0 V の範囲内にあります。
VCRS 規格範囲
*5 : Full-Speed 差動データ信号の立上り(Trise)と立下り(Tfall)時間規定です。出力信号電圧の 10% ~ 90%間の時間で
定義されます。また Full-speed Buffer に関しては、Tr/Tf は、RFI 放射を最小にするために、Tr/Tf 比を±10%以
内と規定されています。
Document Number: 002-05632 Rev*A
Page 104 of 129
MB9AB40NB シリーズ
立上り時間
立下り時間
*6 : USB Full-speed 接続は、90 Ω ± 15%の特性インピーダンス(Differential Mode)で、シールドされたツイスト・ペ
アケーブルを介して行われます。USB 規格は、USB Driver の出力インピーダンスは 28 Ω ~ 44 Ω の範囲内にな
ければならないことを規定しており、上記規格を満足し、バランスをとるために、ディスクリート直列抵抗器(Rs)
を付加することを規定しています。本 USB I/O をご使用の際には、直列抵抗 Rs として 25 Ω ~ 30 Ω (推奨値 27 Ω)
を付加しご使用ください。
Document Number: 002-05632 Rev*A
Page 105 of 129
MB9AB40NB シリーズ
28Ω ~ 44Ω Equiv. Imped.
28Ω ~ 44Ω Equiv. Imped.
外付け抵抗として実装してください。
Rs 直列抵抗値 25Ω ~ 30Ω
推奨値として 27Ω の直列抵抗を付加してください。
また、「E24 系列で誤差 5%以内の抵抗」をご使用ください。
*7 : Low-Speed 差動データ信号の立上り(Trise)と立下り(Tfall)時間規定です。
出力信号電圧の 10% ~ 90%間の時間で定義されます。
立上り時間
立下り時間
外部負荷条件は、
「13.7.3. Low-Speed Load (Compliance Load)」を参照してください。
Document Number: 002-05632 Rev*A
Page 106 of 129
MB9AB40NB シリーズ
13.7.1 Low-Speed Load (Upstream Port Load) - Reference 1
CL = 50pF ~ 150pF
CL = 50pF ~ 150pF
13.7.2 Low-Speed Load (Downstream Port Load) - Reference 2
CL =
200pF ~ 600pF
CL =
200pF ~ 600pF
13.7.3 Low-Speed Load (Compliance Load)
CL = 200pF ~ 450pF
CL = 200pF ~ 450pF
Document Number: 002-05632 Rev*A
Page 107 of 129
MB9AB40NB シリーズ
13.8 低電圧検出特性
13.8.1 低電圧検出リセット
(TA = - 40°C ~ + 85°C)
項目
記号
条件
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
検出電圧
解除電圧
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
VDL
VDH
LVD 安定待ち時間
tLVDW
-
LVD 検出遅延時間
tLVDDL
-
SVHR*1 = 00000
SVHR*1 = 00001
SVHR*1 = 00010
SVHR*1 = 00011
SVHR*1 = 00100
SVHR*1 = 00101
SVHR*1 = 00110
SVHR*1 = 00111
SVHR*1 = 01000
SVHR*1 = 01001
SVHR*1 = 01010
SVHR*1 = 01011
SVHR*1 = 01100
SVHR*1 = 01101
SVHR*1 = 01110
SVHR*1 = 01111
SVHR*1 = 10000
SVHR*1 = 10001
SVHR*1 = 10010
SVHR*1 = 10011
規格値
最小
標準
最大
1.50
1.38
1.60
1.55
1.43
1.65
1.55
1.43
1.65
SVHR = 00000 の規格値
1.60
1.47
1.73
SVHR = 00000 の規格値
1.65
1.52
1.78
SVHR = 00000 の規格値
1.70
1.56
1.84
SVHR = 00000 の規格値
1.75
1.61
1.89
SVHR = 00000 の規格値
1.80
1.66
1.94
SVHR = 00000 の規格値
1.85
1.70
2.00
SVHR = 00000 の規格値
1.90
1.75
2.05
SVHR = 00000 の規格値
1.95
1.79
2.11
SVHR = 00000 の規格値
2.00
1.84
2.16
SVHR = 00000 の規格値
2.05
1.89
2.21
SVHR = 00000 の規格値
2.50
2.30
2.70
SVHR = 00000 の規格値
2.60
2.39
2.81
SVHR = 00000 の規格値
2.70
2.48
2.92
SVHR = 00000 の規格値
2.80
2.58
3.02
SVHR = 00000 の規格値
2.90
2.67
3.13
SVHR = 00000 の規格値
3.00
2.76
3.24
SVHR = 00000 の規格値
3.10
2.85
3.35
SVHR = 00000 の規格値
3.20
2.94
3.46
SVHR = 00000 の規格値
5200×
tCYCP*2
-
-
200
単位
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
V
備考
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
電圧降下時
電圧上昇時
μs
μs
*1: 低電圧検出電圧設定レジスタ(LVD_CTL)の SVHR ビットは、低電圧検出リセットで SVHR = 00000
に初期化されます。
*2: tCYCP は APB2 バスクロックのサイクル時間です。
Document Number: 002-05632 Rev*A
Page 108 of 129
MB9AB40NB シリーズ
13.8.2 低電圧検出割込み
(TA = - 40°C ~ + 85°C)
項目
記号
検出電圧
VDL
解除電圧
VDH
検出電圧
VDL
解除電圧
VDH
検出電圧
VDL
解除電圧
VDH
検出電圧
VDL
解除電圧
VDH
検出電圧
VDL
解除電圧
VDH
検出電圧
VDL
解除電圧
VDH
検出電圧
VDL
解除電圧
VDH
検出電圧
VDL
解除電圧
VDH
検出電圧
VDL
解除電圧
VDH
検出電圧
VDL
解除電圧
VDH
検出電圧
VDL
解除電圧
VDH
検出電圧
VDL
解除電圧
VDH
条件
規格値
単位
備考
最小
標準
最大
SVHI = 00100
1.56
1.70
1.84
V
電圧降下時
1.61
1.75
1.89
V
電圧上昇時
SVHI = 00101
1.61
1.75
1.89
V
電圧降下時
1.66
1.80
1.94
V
電圧上昇時
SVHI = 00110
1.66
1.80
1.94
V
電圧降下時
1.70
1.85
2.00
V
電圧上昇時
SVHI = 00111
1.70
1.85
2.00
V
電圧降下時
1.75
1.90
2.05
V
電圧上昇時
SVHI = 01000
1.75
1.90
2.05
V
電圧降下時
1.79
1.95
2.11
V
電圧上昇時
SVHI = 01001
1.79
1.95
2.11
V
電圧降下時
1.84
2.00
2.16
V
電圧上昇時
SVHI = 01010
1.84
2.00
2.16
V
電圧降下時
1.89
2.05
2.21
V
電圧上昇時
SVHI = 01011
1.89
2.05
2.21
V
電圧降下時
1.93
2.10
2.27
V
電圧上昇時
SVHI = 01100
2.30
2.50
2.70
V
電圧降下時
2.39
2.60
2.81
V
電圧上昇時
SVHI = 01101
2.39
2.60
2.81
V
電圧降下時
2.48
2.70
2.92
V
電圧上昇時
SVHI = 01110
2.48
2.70
2.92
V
電圧降下時
2.58
2.80
3.02
V
電圧上昇時
SVHI = 01111
2.58
2.80
3.02
V
電圧降下時
2.67
2.90
3.13
V
電圧上昇時
SVHI = 10000
2.67
2.90
3.13
V
電圧降下時
2.76
3.00
3.24
V
電圧上昇時
SVHI = 10001
2.76
3.00
3.24
V
電圧降下時
2.85
3.10
3.35
V
電圧上昇時
SVHI = 10010
2.85
3.10
3.35
V
電圧降下時
2.94
3.20
3.46
V
電圧上昇時
SVHI = 10011
2.94
3.20
3.46
V
電圧降下時
3.04
3.30
3.56
5200×
tCYCP*
V
電圧上昇時
検出電圧
VDL
解除電圧
VDH
検出電圧
VDL
解除電圧
VDH
検出電圧
VDL
解除電圧
VDH
検出電圧
VDL
解除電圧
VDH
LVD 安定待ち時間
tLVDW
-
-
-
LVD 検出遅延時間
tLVDDL
-
-
-
200
μs
μs
*: tCYCP は APB2 バスクロックのサイクル時間です。
Document Number: 002-05632 Rev*A
Page 109 of 129
MB9AB40NB シリーズ
13.9 フラッシュメモリ書込み/消去特性
13.9.1 書込み/消去時間
(VCC = 1.65V ~ 3.6V, TA = - 40°C ~ + 85°C)
項目
規格値
標準*
最大*
単位
備考
Large
1.1
2.7
Sector
セクタ消去
s
内部での消去前書込み時間を含む
時間
Small
0.3
0.9
Sector
ハーフワード(16 ビット)
30
528
μs
システムレベルのオーバヘッド時間は除く
書込み時間
チップ消去時間
6.8
18
s
内部での消去前書込み時間を含む
*: 標準は出荷直後の代表値、最大は書換え 1 万回までの保証値です
13.9.2 書込みサイクルとデータ保持時間
消去/書込みサイクル(cycle)
1,000
10,000
*: 平均温度+85℃時
Document Number: 002-05632 Rev*A
保持時間(年)
備考
20 *
10 *
Page 110 of 129
MB9AB40NB シリーズ
13.10 スタンバイ復帰時間
13.10.1 復帰要因：割込み/WKUP
内部回路の復帰要因受付からプログラム動作開始までの時間を示します。
13.10.1.1 復帰カウント時間
(VCC = 1.65V ~ 3.6V, VDDI = 1.1V ~ 1.3V, TA = - 40°C ~ + 85°C)
項目
記号
標準
最大*
tCYCC
スリープモード
高速 CR タイマモード
メインタイマモード
PLL タイマモード
低速 CR タイマモード
サブタイマモード
規格値
tICNT
RTC モード
ストップモード
ディープスタンバイ RTC モード
ディープスタンバイストップモード
単位
備考
ns
40
80
μs
340
680
μs
680
860
μs
268
503
μs
308
583
μs
RAM 保持なし
268
503
μs
RAM 保持あり
*: 規格値の最大値は内蔵 CR の精度に依存します。
13.10.1.2 スタンバイ復帰動作例(外部割込み復帰時*)
External
interrupt
Interrupt factor
accept
Active
tICNT
CPU
Operation
Interrupt factor
clear by CPU
Start
*: 外部割込みは立下りエッジ検出設定時
Document Number: 002-05632 Rev*A
Page 111 of 129
MB9AB40NB シリーズ
13.10.1.3 スタンバイ復帰動作例(内部リソース割込み復帰時*)
Internal
resource
interrupt
Interrupt factor
accept
Active
tICNT
CPU
Operation
Interrupt factor
clear by CPU
Start
*: 低消費電力モードのとき、内部リソースからの割込みは復帰要因に含まれません。
(注意事項) ・復帰要因は低消費電力モードごとに異なります。
各低消費電力モードからの復帰要因は『FM3 ファミリ ペリフェラルマニュアル』の『CHAPTER 6:
低消費電力モード』のスタンバイモード動作説明を参照してください。
・割込み復帰時、CPU が復帰する動作モードは低消費電力モード遷移前の状態に依存します。詳細は
『FM3 ファミリ ペリフェラルマニュアル』の『CHAPTER 6: 低消費電力モード』を参照してくだ
さい。
Document Number: 002-05632 Rev*A
Page 112 of 129
MB9AB40NB シリーズ
13.10.2 復帰要因：リセット
リセット解除からプログラム動作開始までの時間を示します。
13.10.2.1 復帰カウント時間
項目
(VCC = 1.65V ~ 3.6V, VDDI = 1.1V ~ 1.3V, TA = - 40°C ~ + 85°C)
規格値
単位
備考
標準
最大*
148
263
μs
記号
スリープモード
高速 CR タイマモード
メインタイマモード
PLL タイマモード
低速 CR タイマモード
サブタイマモード
tRCNT
RTC モード
ストップモード
ディープスタンバイ RTC モード
ディープスタンバイストップモード
148
263
μs
248
463
μs
312
496
μs
268
503
μs
308
583
μs
RAM 保持なし
268
503
μs
RAM 保持あり
*: 規格値の最大値は内蔵 CR の精度に依存します。
13.10.2.2 スタンバイ復帰動作例(INITX 復帰時)
INITX
Internal reset
Reset active
Release
tRCNT
CPU
Operation
Document Number: 002-05632 Rev*A
Start
Page 113 of 129
MB9AB40NB シリーズ
13.10.2.3 スタンバイ復帰動作例(内部リソースリセット復帰時*)
Internal
resource
reset
Internal reset
Reset active
Release
tRCNT
CPU
Operation
Start
*: 低消費電力モードのとき、内部リソースからのリセット発行は復帰要因に含まれません。
(注意事項) ・復帰要因は低消費電力モードごとに異なります。低消費電力モードからの復帰要因は『FM3 ファ
ミリ ペリフェラルマニュアル』の『CHAPTER 6: 低消費電力モード』のスタンバイモード動作説
明を参照してください。
・割込み復帰時、CPU が復帰する動作モードは低消費電力モード遷移前の状態に依存します。詳細
は『FM3 ファミリ ペリフェラルマニュアル』の『CHAPTER 6: 低消費電力モード』を参照してく
ださい。
・パワーオンリセット/低電圧検出リセット時は、復帰要因には含まれません。パワー
オンリセット/低電圧検出リセット時は、
「13.5.6. パワーオンリセットタイミング」を参照してくだ
さい。
・リセットからの復帰時、CPU は高速 CR ランモードに遷移します。メインクロックや PLL クロッ
クを使用する場合、追加でメインクロック発振安定待ち時間や、メイン PLL クロックの安定待ち時
間が必要になります。
・内部リソースリセットとはウォッチドッグリセット, CSV リセットを示します。
Document Number: 002-05632 Rev*A
Page 114 of 129
MB9AB40NB シリーズ
14. オーダ型格
型格
オンチップ
フラッシュメモリ
オンチップ
SRAM
MB9AFB41LBPMC1-G-JNE2
Main: 64 Kbyte
Work: 32 Kbyte
16 Kbyte
MB9AFB42LBPMC1-G-JNE2
Main: 128 Kbyte
Work: 32 Kbyte
16 Kbyte
MB9AFB44LBPMC1-G-JNE2
Main: 256 Kbyte
Work: 32 Kbyte
32 Kbyte
MB9AFB41LBPMC-G-JNE2
Main: 64 Kbyte
Work: 32 Kbyte
16 Kbyte
MB9AFB42LBPMC-G-JNE2
Main: 128 Kbyte
Work: 32 Kbyte
16 Kbyte
MB9AFB44LBPMC-G-JNE2
Main: 256 Kbyte
Work: 32 Kbyte
32 Kbyte
MB9AFB41LBQN-G-AVE2
Main: 64 Kbyte
Work: 32 Kbyte
16 Kbyte
MB9AFB42LBQN-G-AVE2
Main: 128 Kbyte
Work: 32 Kbyte
16 Kbyte
MB9AFB44LBQN-G-AVE2
Main: 256 Kbyte
Work: 32 Kbyte
32 Kbyte
MB9AFB41MBPMC-G-JNE2
Main: 64 Kbyte
Work: 32 Kbyte
16 Kbyte
MB9AFB42MBPMC-G-JNE2
Main: 128 Kbyte
Work: 32 Kbyte
16 Kbyte
MB9AFB44MBPMC-G-JNE2
Main: 256 Kbyte
Work: 32 Kbyte
32 Kbyte
MB9AFB41MBPMC1-G-JNE2
Main: 64 Kbyte
Work: 32 Kbyte
16 Kbyte
MB9AFB42MBPMC1-G-JNE2
Main: 128 Kbyte
Work: 32 Kbyte
16 Kbyte
Main: 256 Kbyte
Work: 32 Kbyte
32 Kbyte
MB9AFB44MBPMC1-G-JNE2
Document Number: 002-05632 Rev*A
パッケージ
包装
プラスチック・LQFP
(0.5mm ピッチ),64 ピン
(FPT-64P-M38)
プラスチック・LQFP
(0.65mm ピッチ),64 ピン
(FPT-64P-M39)
プラスチック・QFN
(0.5mm ピッチ), 64 ピン
トレイ
(LCC-64P-M24)
プラスチック・LQFP
(0.5mm ピッチ),80 ピン
(FPT-80P-M37)
プラスチック・LQFP
(0.65mm ピッチ),80 ピン
(FPT-80P-M40)
Page 115 of 129
MB9AB40NB シリーズ
オンチップ
フラッシュメモリ
オンチップ
SRAM
MB9AFB41MBBGL-GE1
Main: 64 Kbyte
Work: 32 Kbyte
16 Kbyte
MB9AFB42MBBGL-GE1
Main: 128 Kbyte
Work: 32 Kbyte
16 Kbyte
MB9AFB44MBBGL-GE1
Main: 256 Kbyte
Work: 32 Kbyte
32 Kbyte
MB9AFB41NBPMC-G-JNE2
Main: 64 Kbyte
Work: 32 Kbyte
16 Kbyte
MB9AFB42NBPMC-G-JNE2
Main: 128 Kbyte
Work: 32 Kbyte
16 Kbyte
MB9AFB44NBPMC-G-JNE2
Main: 256 Kbyte
Work: 32 Kbyte
32 Kbyte
MB9AFB41NBPQC-G-JNE2
Main: 64 Kbyte
Work: 32 Kbyte
16 Kbyte
MB9AFB42NBPQC-G-JNE2
Main: 128 Kbyte
Work: 32 Kbyte
16 Kbyte
MB9AFB44NBPQC-G-JNE2
Main: 256 Kbyte
Work: 32 Kbyte
32 Kbyte
MB9AFB41NBBGL-GE1
Main: 64 Kbyte
Work: 32 Kbyte
16 Kbyte
MB9AFB42NBBGL-GE1
Main: 128 Kbyte
Work: 32 Kbyte
16 Kbyte
Main: 256 Kbyte
Work: 32 Kbyte
32 Kbyte
型格
パッケージ
包装
プラスチック・PFBGA
(0.5mm ピッチ),96 ピン
(BGA-96P-M07)
プラスチック・LQFP
(0.5mm ピッチ),100 ピン
(FPT-100P-M23)
トレイ
MB9AFB44NBBGL-GE1
Document Number: 002-05632 Rev*A
プラスチック・QFP
(0.65mm ピッチ),100 ピン
(FPT-100P-M36)
プラスチック・PFBGA
(0.8mm ピッチ),112 ピン
(BGA-112P-M04)
Page 116 of 129
MB9AB40NB シリーズ
15. パッケージ・外形寸法図
プラスチック・LQFP, 100 ピン
(FPT-100P-M23)
プラスチック・LQFP, 100ピン
（FPT-100P-M23）
リードピッチ
0.50 mm
パッケージ幅×
パッケージ長さ
14.00 mm × 14.00 mm
リード形状
ガルウィング
リード曲げ方向
正曲げ
封止方法
プラスチックモールド
取付け高さ
1.70 mm Max.
質量
0.65 g
注 1）* 印寸法はレジン残りを含まず。
注 2）端子幅および端子厚さはメッキ厚を含む。
注 3）端子幅はタイバ切断残りを含まず。
16.00±0.20(.630±.008)SQ
* 14.00±0.10(.551±.004)SQ
75
51
76
50
0.08(.003)
Details of "A" part
1.50 +0.20
- 0.10
(.059+.008
-.004)
(Mounting height)
INDEX
100
26
"A"
1
C
0.60±0.15
(.024±.006)
25
0.50(.020)
0.22±0.05
(.009±.002)
0.08(.003)
2009-2010 FUJITSU SEMICONDUCTOR LIMITED F100034S-c-3-4
Document Number: 002-05632 Rev*A
0°~8°
0.50±0.20
(.020±.008)
M
0.10±0.10
(.004±.004)
(Stand off)
0.25(.010)
0.145±0.055
(.006 ±.002)
単位：mm（inches）
注意：括弧内の値は参考値です。
Page 117 of 129
MB9AB40NB シリーズ
プラスチック・QFP, 100ピン
リードピッチ
0.65 mm
パッケージ幅×
パッケージ長さ
14.00 mm × 20.00 mm
リード形状
ガルウィング
封止方法
プラスチックモールド
取付け高さ
3.35 mm Max.
コード（参考）
P-QFP100-14 × 20-0.65
(FPT-100P-M36)
プラスチック・QFP,100ピン
（FPT-100P-M36）
注 1）* 印寸法はレジン残りを含まず。
注 2）端子幅および端子厚さはメッキ厚を含む。
注 3）端子幅はタイバ切断残りを含まず。
23.90±0.40(.941±.016)
*20.00±0.20(.787±.008)
80
51
81
50
0.10(.004)
17.90±0.40
(.705±.016)
*14.00±0.20
(.551±.008)
INDEX
Details of "A" part
100
1
30
0.65(.026)
0.32±0.05
(.013±.002)
0.13(.005)
"A"
C
0.25(.010)
+0.35
3.00 –0.20
+.014
.118 –.008
(Mounting height)
0~8°
31
2011 FUJITSU SEMICONDUCTOR LIMITED HMbF100-36Sc-1-1
Document Number: 002-05632 Rev*A
M
0.17±0.06
(.007±.002)
0.80±0.20
(.031±.008)
0.88±0.15
(.035±.006)
0.25±0.20
(.010±.008)
(Stand off)
単位：mm（inches）
注意：括弧内の値は参考値です。
Page 118 of 129
MB9AB40NB シリーズ
プラスチック・LQFP, 80ピン
リードピッチ
0.50 mm
パッケージ幅×
パッケージ長さ
12.00 mm × 12.00 mm
リード形状
ガルウィング
リード曲げ方向
正曲げ
封止方法
プラスチックモールド
取付け高さ
1.70 mm Max.
質量
0.47 g
(FPT-80P-M37)
プラスチック・LQFP, 80ピン
（FPT-80P-M37）
注1）*印寸法はレジン残りを含まず。
注2）端子幅および端子厚さはメッキ厚を含む。
注3）端子幅はタイバ切断残りを含まず。
14.00± 0.20 (.551 ± .008)SQ
*12.00± 0.10 (.472 ± .004)SQ
60
0.145± 0.055
(.006± .002)
41
Details of "A" part
61
40
+0.20
1.50 –0.10
(Mounting height)
+.008
.059 –.004
0.25(.010)
0~8°
0.08(.003)
INDEX
80
0.50 ± 0.20
(.020 ± .008)
0.60 ± 0.15
(.024 ± .006)
0.10 ± 0.05
(.004 ± .002)
(Stand off)
21
"A"
1
20
0.50(.020)
0.22± 0.05
(.009± .002)
C
0.08(.003)
2009-2010 FUJITSU SEMICONDUCTOR LIMITED F80037S-c-1-2
Document Number: 002-05632 Rev*A
M
単位：mm（inches）
注意：括弧内の値は参考値です。
Page 119 of 129
MB9AB40NB シリーズ
Document Number: 002-05632 Rev*A
Page 120 of 129
MB9AB40NB シリーズ
プラスチック・LQFP, 64 ピン
リードピッチ
0.50 mm
パッケージ幅×
パッケージ長さ
10.00 mm × 10.00 mm
リード形状
ガルウィング
リード曲げ方向
正曲げ
封止方法
プラスチックモールド
取付け高さ
1.70 mm Max.
質量
0.32 g
(FPT-64P-M38)
プラスチック・LQFP, 64ピン
（FPT-64P-M38）
注 1）* 印寸法はレジン残りを含まず。
注 2）端子幅および端子厚さはメッキ厚を含む。
注 3）端子幅はタイバ切断残りを含まず。
12.00 ± 0.20(.472 ± .008)SQ
10.00 ± 0.10(.394 ± .004)SQ
48
0.145± 0.055
(.006 ± .002)
33
49
Details of "A" part
32
+0.20
0.08(.003)
1.50 –0.10
(Mounting height)
.059 +.008
–.004
0.25(.010)
0~8°
INDEX
64
17
1
0.22 ± 0.05
(.009 ± .002)
0.08(.003)
2010 FUJITSU SEMICONDUCTOR LIMITED F64038S-c-1-2
Document Number: 002-05632 Rev*A
0.10 ± 0.10
(.004 ± .004)
(Stand off)
"A"
16
0.50(.020)
C
0.50 ± 0.20
(.020 ± .008)
0.60 ± 0.15
(.024 ± .006)
M
単位：mm（inches）
注意：括弧内の値は参考値です。
Page 121 of 129
MB9AB40NB シリーズ
プラスチック・LQFP, 64 ピン
リードピッチ
0.65 mm
パッケージ幅×
パッケージ長さ
12.00 mm × 12.00 mm
リード形状
ガルウィング
封止方法
プラスチックモールド
取付け高さ
1.70 mm Max.
質量
0.47 g
(FPT-64P-M39)
プラスチック・LQFP, 64ピン
（FPT-64P-M39）
注 1）端子幅および端子厚さはメッキ厚を含む。
14.00±0.20(.551±.008)SQ
12.00±0.10(.472±.004)SQ
48
0.145± 0.055
(.006 ± .002)
33
Details of "A" part
49
32
+0.20
1.50 –0.10
.059 +.008
–.004
0.10(.004)
INDEX
64
16
0.65(.026)
C
0.50±0.20
(.020±.008)
0.60±0.15
(.024±.006)
17
1
0.32±0.05
(.013±.002)
0.10±0.10
(.004±.004)
0.25(.010)BSC
"A"
0.13(.005)
M
2010-2011 FUJITSU SEMICONDUCTOR LIMITED HMbF64-39Sc-2-2
Document Number: 002-05632 Rev*A
0~8˚
単位：mm（inches）
注意：括弧内の値は参考値です。
Page 122 of 129
MB9AB40NB シリーズ
プラスチック・QFN, 64ピン
リードピッチ
0.50 mm
パッケージ幅×
パッケージ長さ
9.00 mm×9.00 mm
封止方法
プラスチックモールド
取付け高さ
0.90 mm Max.
質量
―
(LCC-64P-M24)
プラスチック・QFN, 64ピン
（LCC-64P-M24）
9.00±0.10
(.354±.004)
6.00±0.10
(.236±.004)
9.00±0.10
(.354±.004)
0.25±0.05
(.010±.002)
6.00±0.10
(.236±.004)
INDEX AREA
0.45 (.018)
1PIN ID
(0.20R (.008R))
0.85±0.05
(.033±.002)
0.05 (.002) MAX
C
0.40±0.05
(.016±.002)
(0.20 (.008))
2011 FUJITSU SEMICONDUCTOR LIMITED HMbC64-24Sc-2-1
Document Number: 002-05632 Rev*A
0.50 (.020)
(TYP)
単位：mm（inches）
注意：括弧内の値は参考値です。
Page 123 of 129
MB9AB40NB シリーズ
プラスチック・PFBGA, 112ピン
(BGA-112P-M04)
リードピッチ
0.80 mm
パッケージ幅×
パッケージ長さ
10.00 × 10.00 mm
リード形状
半田ボール
封止方法
プラスチックモールド
ボールサイズ
Ф 0.45 mm
取付け高さ
1.45 mm Max.
質量
約 0.22 g
プラスチック・PFBGA, 112ピン
（BGA-112P-M04）
10.00±0.10(.394±.004)
0.20(.008) S B
0.80(.031)
REF
B
11
10
9
8
7
6
5
4
3
2
0.80(.031)
REF
A
10.00±0.10
(.394±.004)
1
L K J H G F
(INDEX AREA)
0.35±0.10
(.014±.004)
(Stand off)
0.20(.008) S A
1.25±0.20
(.049±.008)
(Seated height)
ED C B A
INDEX
112-Ф0.45±010
(112-Ф0.18±.004)
Ф0.08(.003) M S A B
S
0.10(.004) S
C
2003-2010 FUJITSU SEMICONDUCTOR LIMITED B112004S-c-2-3
Document Number: 002-05632 Rev*A
単位：mm（inches）
注意：括弧内の値は参考値です。
Page 124 of 129
MB9AB40NB シリーズ
Document Number: 002-05632 Rev*A
Page 125 of 129
MB9AB40NB シリーズ
16. 主な変更内容
Spansion Publication Number: MB9AB40NB_DS706-00034
ページ
場所
変更箇所
Revision 2.0
2
3
6
7
52
57
61
68
72
76, 77
78
83, 85,
87, 89
92
95
97
102
■特長
・オンチップメモリ
・USB インタフェース
・ユニーク ID
■品種構成
・ファンクション
■デバイス使用上の注意
■メモリマップ
・メモリマップ(2)
■各 CPU ステートにおける端子状態
・端子状態一覧表
■電気的特性
3.直流規格
(1)電流規格
5.交流規格
(3)内蔵 CR 発信規格
・内蔵高速 CR
(7)外バスタイミング
・セパレートバスアクセス
非同期 SRAM モード
・セパレートバスアクセス
同期 SRAM モード
(9) CSIO タイミング
(11) I2C タイミング
6. 12 ビット A/D コンバータ
・A/D 変換部電気的特性
・12 ビット A/D コンバータの用語の定義
8.低電圧検出特性
(1) 低電圧検出リセット
(2) 低電圧検出割込み
103
Revision 2.1
Revision 3.0
-
-
-
-
2
3
8
56
57
67
特長
・外部バスインタフェース
特長
・マルチファンクションシリアルインタフェ
ース
品種構成
・ファンクション
ブロックダイヤグラム
メモリマップ
・メモリマップ(1)
電気的特性
2.推奨動作条件
Document Number: 002-05632 Rev*A
[フラッシュメモリ]の記述を修正
[USB ファンクション]の記述を修正
「ユニーク ID」を追加
記述を追加
端子状態形式「I」の記述を修正
・電源電流の記述を修正
・「フラッシュメモリ書込み/消去電流」を追加
・脚注を追加
表と脚注を修正
表と図を修正
・項目名を CSIO タミングに修正
・脚注を修正
脚注を修正
・項目名を変更
・記号を変更
・規格値を訂正
・項目名を変更
・記号を変更
・表の「条件」と「規格値」を訂正
・項目を追加
・脚注を追加
項目を追加
社名変更および記述フォーマットの変換
シリーズ名を訂正
MB9AB40NA シリーズ → MB9AB40NB シリーズ
製品型格を下記のように訂正
MB9AFB44LB, MB9AFB42LB, MB9AFB41LB
MB9AFB44MB, MB9AFB42MB, MB9AFB41MB
MB9AFB44NB, MB9AFB42NB, MB9AFB41NB
下記を追加
・最大アクセスサイズ：256M バイト
I2C の記述を訂正
注釈文を追加
図を訂正
「External Device Area」のアドレスを訂正
注釈文を追加
Page 126 of 129
MB9AB40NB シリーズ
ページ
68,69
1
91
場所
3.直流規格
(1)電流規格
(9)CSIO タイミング
・同期シリアル(SPI=1, SCINV=1)
(9)CSIO タイミング
・外部クロック(EXT=1)：非同期時のみ
変更箇所
・条件を訂正
・規格値の最小値を削除
・備考を訂正
・注釈文を追加
「MS ビット=1」の図を訂正
図を訂正
(12)I2C タイミング
下記のように記述を訂正
・標準モード → Standard-mode
・高速モード → Fast-mode
96
5.12 ビット A/D コンバータ
・A/D 変換部電気特性
・端子名を訂正
AN00 ~ AN23 → ANxx
・サンプリング時間の最小値を訂正
・動作許可状態遷移時間の最小値、最大値を訂正
・注釈文を訂正、削除
106
オーダ型格
オーダ型格を訂正
93
Revision 4.0
3
58
68 - 70
71
75
76
85 - 92
97
107 - 110
111, 112
■特長
・USB インタフェース
■メモリマップ
・メモリマップ(2)
■電気的特性
3. 直流規格
(1) 電流規格
■電気的特性
3. 直流規格
(2) 端子特性
■電気的特性
54. 交流規格
(44-1) メイン PLL・USB 用 PLL の使用条件
(44-2) メイン PLL の使用条件
■電気的特性
54. 交流規格
(6) パワーオンリセットタイミング
■電気的特性
54. 交流規格
(97) CSIO/UART タイミング
■電気的特性
65. 12 ビット A/D コンバータ
■電気的特性
109. スタンバイ復帰時間
■オーダ型格
USB 用 PLL 搭載を追記
フラッシュメモリのセクタ構成の概略を追記
・条件の表記を変更
・メインタイマモード電流を追加
・A/D コンバータ電流を移動
電源オフ時の CEC 端子の入力リーク電流を追加
メイン PLL 接続図と USB 用 PLL 接続図を追加
・パワーオンリセット解除までの時間を追加
・タイミング図を変更
・UART タイミング→CSIO/UART タイミングに修正
・内部シフトクロック動作→マスタモードに変更
・外部シフトクロック動作→スレーブモードに変更
・積分/微分直線性誤差、ゼロ/フルスケールトランジション電圧
の標準値を追加
・AVcc＜2.7V 時の変換時間を追加
スタンバイ復帰時間を追加
型格の記載を変更
注意事項: 以降の変更点に関しては、
「改訂履歴」を参照してください。
Document Number: 002-05632 Rev*A
Page 127 of 129
MB9AB40NB シリーズ
改訂履歴
文書名: MB9AFB41LB/MB/NB, MB9AFB42LB/MB/NB, MB9AFB44LB/MB/NB, 32-bit ARM® Cortex®-M3,
MB9AB40NB Series, FM3, Microcontroller
文書番号: 002-05632
版
ECN 番号
変更者
発行日
変更内容
サイプレスとしてドキュメントコード 002-05632 に登録しました。
**
-
AKIH
06/10/2015
*A
5242017
AKIH
04/28/2016
Document Number: 002-05632 Rev*A
本版の内容およびフォーマットに変更はありません。
これは英語版の 002-05631 Rev. *A を翻訳した日本語版です。)
Page 128 of 129
MB9AB40NB シリーズ
セールス, ソリューションおよび法律情報
ワールドワイドな販売と設計サポート
サイプレスは、事業所、ソリューション センター、メーカー代理店、および販売代理店の世界的なネットワークを保持していま
す。お客様の最寄りのオフィスについては、サイプレスのロケーション ページをご覧ください。
®
PSoC ソリューション
製品
®
®
ARM Cortex Microcontrollers
車載用
cypress.com/arm
cypress.com/automotive
PSoC 1 | PSoC 3 | PSoC 4 | PSoC 5LP
サイプレス開発者コミュニティ
コミュニティ | フォーラム | ブログ | ビデオ | トレーニン
クロック&バッファ
インターフェース
照明&電力制御
メモリ
PSoC
タッチ センシング
USB コントローラー
ワイヤレス／RF
cypress.com/clocks
cypress.com/interface
cypress.com/powerpsoc
グ | Components
テクニカルサポート
cypress.com/support
cypress.com/memory
cypress.com/psoc
cypress.com/touch
cypress.com/usb
cypress.com/wireless
ARM and Cortex are the registered trademarks of ARM Limited in the EU and other countries.
© Cypress Semiconductor Corporation,2012-2016. 本書面は、Cypress Semiconductor Corporation 及び Spansion LLC を含むその子会社（以下、「Cypress」という。）に帰属する財産である。本
書面（本書面に含まれ又は言及されているあらゆるソフトウェア又はファームウェア（以下、
「本ソフトウェア」という。）を含む）は、アメリカ合衆国及び世界のその他の国における知的財産法
令及び条約に基づき、Cypress が所有する。Cypress はこれらの法令及び条約に基づく全ての権利を留保し、また、本段落で特に記載されているものを除き、Cypress の特許権、著作権、商標権
又はその他の知的財産権のライセンスを一切許諾していない。本ソフトウェアにライセンス契約書が伴っておらず、かつ、あなたが Cypress との間で別途本ソフトウェアの使用方法を定める書面
による合意をしていない場合、Cypress は、あなたに対して、（1）本ソフトウェアの著作権に基づき、（a）ソースコード形式で提供されている本ソフトウェアについて、Cypress ハードウェア製
品と共に用いるためにのみ、組織内部でのみ、本ソフトウェアの修正及び複製を行うこと、並びに（b）Cypress のハードウェア製品ユニットに用いるためにのみ、
（直接又は再販売者及び販売代
理店を介して間接のいずれかで）エンドユーザーに対して、バイナリーコード形式で本ソフトウェアを外部に配布すること、並びに（2）本ソフトウェア（Cypress により提供され、修正がなさ
れていないもの）に抵触する Cypress の特許権のクレームに基づき、Cypress ハードウェア製品と共に用いるためにのみ、本ソフトウェアの作成、利用、配布及び輸入を行うことについての非独
占的で譲渡不能な一身専属的ライセンス（サブライセンスの権利を除く）を付与する。本ソフトウェアのその他の使用、複製、修正、変換又はコンパイルを禁止する。
適用される法律により許される範囲内で、Cypress は、本書面又はいかなる本ソフトウェアに関しても、明示又は黙示をとわず、いかなる保証（商品性及び特定の目的への適合性の黙示の保証を
含むがこれらに限られない）も行わない。適用される法律により許される範囲内で、Cypress は、別途通知することなく、本書面を変更する権利を留保する。Cypress は、本書面に記載のあるい
かなる製品又は回路の適用又は使用から生じる一切の責任を負わない。本書面で提供されたあらゆる情報（あらゆるサンプルデザイン情報又はプログラムコードを含む）は、参照目的のためのみ
に提供されたものである。この情報で構成するあらゆるアプリケーション及びその結果としてのあらゆる製品の機能性及び安全性を適切に設計し、プログラムし、かつテストすることは、本書面
のユーザーの責任において行われるものとする。Cypress 製品は、兵器、兵器システム、原子力施設、生命維持装置若しくは生命維持システム、蘇生用の設備及び外科的移植を含むその他の医療
機器若しくは医療システム、汚染管理若しくは有害物質管理の運用のために設計され若しくは意図されたシステムの重要な構成部分として用いるため、又はシステムの不具合が人身傷害、死亡若
しくは物的損害を生じさせることになるその他の使用（以下、
「本目的外使用」という。）のためには、設計、意図又は承認されていない。重要な構成部分とは、装置又はシステムのその構成部分
の不具合が、その装置若しくはシステムの不具合を生じさせるか又はその安全性若しくは実効性に影響すると合理的に予想できる、機器又はシステムのあらゆる構成部分をいう。Cypress 製品の
あらゆる本目的外使用から生じ、若しくは本目的外使用に関連するいかなる請求、損害又はその他の責任についても、Cypress はその全部又は一部をとわず一切の責任を負わず、かつ、あなたは
Cypress をそれら一切から免除するものとし、本書により免除する。あなたは、Cypress 製品の本目的外使用から生じ又は本目的外使用に関連するあらゆる請求、費用、損害及びその他の責任（人
身傷害又は死亡に基づく請求を含む）から Cypress を免責補償する。
Cypress、Cypress のロゴ、Spansion、Spansion のロゴ及びこれらの組み合わせ、PSoC、CapsSense、EZ-USB、F-RAM、及び Traveo は、米国及びその他の国における Cypress の商標又は登
録商標である。Cypress の商標のより完全なリストは、cypress.com を参照のこと。その他の名称及びブランドは、それぞれの権利者の財産として権利主張がなされている可能性がある。
Document Number: 002-05632 Rev*A
April 28, 2016
Page 129 of 129