Manual DL401 DL401 100 MHz FADC 1. Funktion ............................................................................2 1.1. Übersicht..................................................................2 1.1.1. Anwendung .....................................................2 1.1.2. Daten .............................................................2 1.1.3. Besonderheiten..................................................2 1.1.4. Aufbau ...........................................................2 1.1.5. Stromversorgung ...............................................2 1.2. Blockdiagramm...........................................................3 1.3. Funktionsbeschreibung..................................................3 1.4. Steckerbelegungen .......................................................4 1.4.1. P1-VME .........................................................4 1.4.2. P2-VME32/VXI ................................................4 1.4.3. DL400C..........................................................5 2. Betrieb...............................................................................6 2.1. Konfigurierung...........................................................6 2.1.1. Jumper ...........................................................6 2.1.2. SHORT-Adresse................................................6 2.1.3. Interne/Externe Clock ..........................................6 2.1.4. Lineare/Nichtlineare Kennlinie................................6 2.2. Bedienung.................................................................7 2.2.1. Eingangssignale.................................................7 2.2.2. Steuerung........................................................7 2.3. Programmierung .........................................................8 2.3.1. Reset .............................................................8 2.3.2. Initialisierung....................................................8 2.3.3. Speicheraufteilung..............................................9 2.3.4. Speicheraufteilung DL401Z ...................................9 2.3.5. Serial DAC Programmierung..................................9 von Walter, Physikalisches Institut, Universität Heidelberg, 27.01.99 Seite: 1 Manual DL401 1. FUNKTION 1.1. Übersicht 1.1.1. Anwendung Driftkammern, Transient Recording 1.1.2. Daten Parameter Kanalzahl Abtastrate / Kanal Speichertiefe Amplitudenauflösung linear Amplitudenauflösung nichtlinear Eingangsempfindlichkeit (im unteren Bereich) Verstärkung (Anpaßverstärker) Pedestal Korrektur Wert 4 ≤ 100 MHz 1024 Samples 8 Bit 10 Bit 195 µV/LSB 10 6 Bit 1.1.3. Besonderheiten - COMMONSTART COMMONSTOP, Addresscounter lesbar AUTOSTOP bei Memory Overflow START und STOP per Software RUN und EOC (EndOfConversion) per Software lesbar Multiple Event Speicherung Auslese wahlfrei 100 MHz Quartzclock wahlweise 1.1.4. Aufbau DL400 Application-Module, VME-Doppeleuropa, Breite 3TE, Höhe 6HE 1.1.5. Stromversorgung Spannung +5V -5.2V +12V -12V Gesamt Strom .45 A 4.6 A 0.125 A 25 mA von Walter, Physikalisches Institut, Universität Heidelberg, 27.01.99 Leistung 2.15 W 24 W 1.5 W .3 W 28.05 W Seite: 2 Manual DL401 1.2. Blockdiagramm 1.3. Funktionsbeschreibung Von einem Frontstecker werden die differentiellen Analogsignale von 4 Kanälen über Anpaßverstärker um den Faktor 10 verstärkt und können für eine optimale Ausnutzung des dynamischen Bereichs im Pedestal verschoben werden. Die Pedestalwerte werden für alle Kanäle unabhängig in einem 4 Kanal DAC mit 6 Bit Auflösung erzeugt. Die Amplitudenauflösung der nachfolgenden FADCs beträgt 8 Bits. Durch ein vorgeschaltetes Netzwerk (NL) kann der dynamische Bereich um den Faktor 4 erweitert werden, so daß eine nichtlineare Übertragungsfunktion mit einer effektiven Amplitudenauflösung von 10 Bits (im unteren Bereich) erreicht wird. Das GATE-Signal über einen Frontstecker, bzw. über Software gesetzt, bestimmt Beginn und Ende der Aufzeichnung. Auf jeden CONVERT-Impuls werden die momentanen Analogwerte an allen 4 Kanälen gleichzeitig digitalisiert und anschließend in die Speicher eingeschrieben. Der Impuls kann wiederum von der Frontplatte oder per Software generiert werden. Als Quelle kann auch ein 100 MHz Quartzoszillator auf dem Board verwendet werden. Nach dem Einschreiben wird der Adresszähler um 1 erhöht. In der Betriebsart 'AutoStop' wird bei einem Überlauf des Zählers (>1023) die Aufzeichnung gestoppt, im anderen Modus (CommonStop) beginnt die Aufzeichnung immer wieder bei 0! Die Digitalisierung wird normalerweise durch Wegnahme des GATE-Signals beendet. Zu diesem Zeitpunkt wird ein Bit gesetzt und das Modul generiert (falls ermöglicht) einen Interrupt. Der Addresscounter wird dann gegebenenfalls ausgelesen und das wahlfreie Auslesen der Daten kann erfolgen. Falls die Tiefe der Memories dies erlaubt kann nach einem Stop auch die Wiederaufnahme der Aufzeichnung ohne Zwischenauslese erfolgen (Multi event storage). Bei einem RESET wird der Addresscounter auf 0 gesetzt. von Walter, Physikalisches Institut, Universität Heidelberg, 27.01.99 Seite: 3 Manual DL401 1.4. Steckerbelegungen 1.4.1. P1-VME 1.4.2. P2-VME32/VXI von Walter, Physikalisches Institut, Universität Heidelberg, 27.01.99 Seite: 4 Manual DL401 1.4.3. DL400C von Walter, Physikalisches Institut, Universität Heidelberg, 27.01.99 Seite: 5 Manual DL401 2. BETRIEB 2.1. Konfigurierung J2 J1 Betriebsart Internal Clock External Clock Delay Debug Delay J4 J3 2.1.1. Jumper Jumper J3,/J4 J4,/J3 Delay J1, J2 Bemerkung Quartz Clock NIM-Input do not change do not change 2.1.2. SHORT-Adresse Um das Modul im SHORT-Adressraum von VME ansprechen zu können, muß die gewünschte Adresse des Moduls mit den Rotary-HEX-Schaltern auf der DL400 Basisplatine eingestellt werden (siehe weiter unter 2.3. Programmierung). 2.1.3. Interne/Externe Clock Falls die interne Clock mit 100 MHz benutzt werden soll, muß Internal Clock gesetzt werden. 2.1.4. Nichtlineare/Lineare Kennlinie Bei nichtlinearer Eingangsbeschaltung der FADCs ist der Zusammenhang zwischen dem FADC-Code (C) und der Eingangsspannung (Ui) am Modul nach folgender Formel gegeben: C Ui = 2 5 6 - a * C * Uo / K; K (=10) kennzeichnet die Verstärkung des Anpaßverstärkers. a (=0.75) ist der Expansionsfaktor. Uo (=0.5V) ist die Referenzspannung bei Ui =0; ACHTUNG: Bei linearer Eingangsbeschaltung des FADC müssen die Widerstände R79…R82 (=15.4 Ω) unter den FADC chips entfernt werden (a=0, Uo = 2V). von Walter, Physikalisches Institut, Universität Heidelberg, 27.01.99 Seite: 6 Manual DL401 2.2. Bedienung 2.2.1. Eingangssignale Die analogen Signale für 4 Kanäle werden als differentielle Signale von der Frontseite zugeführt. Die Eingangsimpedanz zwischen den Eingangspins ±Cn beträgt 100Ω. Die Spannung für Vollaussteuerung beträgt 160mV. 2.2.2. Steuerung Zur externen Steuerung dienen im wesentlichen die 2 NIM-Signale GATE und CONVERT: • CONVERT: Dieses Signal stellt die Clock für die Konvertierung dar. • GATE: Dieses Signal bestimmt die Dauer der Konvertierung. von Walter, Physikalisches Institut, Universität Heidelberg, 27.01.99 Seite: 7 Manual DL401 2.3. Programmierung über DL400 Das Modul ist ohne Programmierung zunächst nur im Short-Addressbereich (AM=$2D oder $29) ansprechbar. Die Bezeichnung "ss" in den folgenden Adressangaben steht für die Einstellung der HEX-Schalter! 2.3.1. Reset WRITE: RESET SHORT.$ss20 D31 D15 D0 HighWord LowWord LongWord 2.3.2. Initialisierung Für die Festlegung der Standard-Basisadresse des Moduls, der Modulgröße, der gewünschten Addressmodifier und der Parameter für einen Interrupt müssen verschiedene Register (im Shortbereich) auf der DL400 Basisplatine geladen werden! WRITE: D0…D15: Address D0…D3: Mask D8…D13: AM D15: Enable D0…D7: IntVector D8…D10: IntPrio D11: IntMode SHORT.$ss50 SHORT.$ss60 SHORT.$ss70 (auch READ) D31 D15 HighWord Std-Baseaddress Mask for Submodule Size Address Modifier enable STD-access Interrupt Vector Interrupt Priority (0=Disable) 0=RORA, 1=ROAC D0 LowWord LongWord Festlegung der Modulgröße: ModuleSize 64KB 128KB 256KB 512KB 1MB Mask $0 $1 $3 $7 $F ACHTUNG: • D0…D3 in Address muß genauso wie D0…D3 in Mask gesetzt werden! • D8…D15 in Address bei Standard-Zugriff auf HIGH setzen! von Walter, Physikalisches Institut, Universität Heidelberg, 27.01.99 Seite: 8 Manual DL401 2.3.3. Speicheraufteilung READ: SHORT.$ss00 SHORT.$ss70 Convert Convert D12: Run D13: Interrupt D14: DACRead SHORT.$ss90 STD.$rAddr … D16…D25: Counter Ch3 Ch2 Ch3 Ch2 Ch1 Ch1 do Internal Convert test RUN test INTERRUPT FLAG read Serial DAC Read Address Counter Sample 0 … Sample 1023 Ch0 Ch0 WRITE: ClearInterrupt SHORT.$ss00 SHORT.$ss10 SHORT.$ss20 SHORT.$ss70 ClearInterrupt D0: DACWrite RESET D12: Internal D13: Gate /D14: DACEnable D15: AutoStop RESET D31 D15 Clear Interrupt Flag Shift DAC and Serial Write Module RESET set internal Mode set internal Gate enable Serial DAC enable AutoStop D0 HighWord LowWord LongWord 2.3.4. Speicheraufteilung DL401Z READ: SHORT.$ss90 STD.$rAddr … Ch1 Ch1 D0…D15: Counter Digital Digital Ch0 Ch0 D31 D15 HighWord Read Address Counter Sample 0 … Sample 32K D0 LowWord LongWord 2.3.5. Serial DAC Programmierung Für die volle Ausnutzung der Dynamik kann von jedem Kanal die Schwelle unabhängig calibriert werden. Zu diesem Zweck wird ein 4 Kanal DAC mit 6 bit Amplitudenauflösung programmiert. Bei einer Eingangsspannung von 0V am FADC ergeben sich etwa folgende Werte: DAC=0 : DAC≈25 DAC=63 FADC pedestal < 0 : FADC pedestal ≈ 0 : FADC pedestal ≈ 50 Die DACs müssen seriell gelesen bzw. beschrieben werden. Die Reihenfolge für die Datenbits ist von D5 nach D0 über Kanal 3 nach Kanal 0! SCHEMA für Lesen (und Setzen) der DACs: 1) 2) 3) Enable DAC for ChannelNr:=3 downto 0 do for DataBit:=5 downto 0 do Read Bit at D14 of DACRead WRITE Bit at D0 to DACWrite Disable DAC von Walter, Physikalisches Institut, Universität Heidelberg, 27.01.99 Seite: 9