LCS700-708 HiperLCS™产品系列 集成的LLC控制器、高压功率MOSFET及驱动器 产品特色 特性 • 集成了控制器、高压端和低压端栅极驱动以及高压功率MOSFETC 半桥功率级 • 可最多省去30个外围元件 • 最高工作频率为1 MHz • 额定稳态工作频率高达500 kHz • 大幅降低磁芯尺寸并允许使用SMD陶瓷输出电容 • 精确的占空比对称性可平衡输出整流管电流，从而提升效率 • 300 kHz下典型值为50% ±0.3% • 全面的故障处理及电流限制 • 可编程的电压缓升/跌落阈值和迟滞 • 欠压(UV)及过压(OV)保护 • 可编程的过流保护(OCP) • 短路保护(SCP) • 过热保护(OTP) • 可编程的死区时间控制，从而优化设计 • 可编程的脉冲串模式可在空载条件下维持稳压，并提升轻载 效率 • 可编程的软启动时间及软启动前延迟 • 精确可编程的最小频率和最大频率限值 • 适合高功率及高频率的单封装设计 • 降低装配成本并减小PCB布局的环路面积 • 可通过一个夹片快速安装到散热片 • 外露的散热金属部分与地电位相连 – 封装和散热片之间不 需要绝缘垫片 • 引脚交错排列，可简化PCB的走线路径并满足高压爬电要求 • 与HiperPFS PFC产品配合使用可提供功能完整、高效率、低元 件数的电源解决方案 应用 • 高效率电源（80 PLUS银牌、金牌和白金级） • LCD电视机电源 • LED路灯和室外照明 • 打印机电源 • 音频放大器 www.powerint.com 说明 HiperLCS是一款集成了多功能控制器、高压端和低压端栅极驱 动以及两个功率MOSFET的LLC半桥功率级。图1所示为HiperLCS 功率级的电路简图，其中LLC谐振电感集成在变压器中。 变频控制器通过零电压(ZVS)开关功率MOSFET，消除开关损耗， 从而达到高效率。 B+ D VCCH VCC Standby Supply HV DC Input CONTROL +V HB OV/UV VREF RTN RFMAX DT/BF IS HiperLCS RBURST FB B- G S1/S2 LLC Feedback Circuit PI-6159-060211 图 1. 典型应用电路 - LCD电视机或PC主电源 输出功率表 产品 最大实际输出功率1 LCS700HG 110 W LCS701HG 170 W LCS702HG 220 W LCS703HG 275 W LCS705HG 350 W LCS708HG 440 W 表 1. 输出功率表 注释： 1. 最大实际输出功率是器件在正确安装到散热片时、在90 °C的最大散热片温度下 所能提供的功率。 2011年6月 LCS700-708 VCC VREF DRAIN (D) 3.4 V REGULATOR UVLO VCCH LLC_ON + OV/UV VSDH/ VSDL UVLO SOFT-START DELAY 131,072 LLC CLOCK CYCLES DEBOUNCE 3 LLC CLOCK CYCLES + VOVH/ VOVL OVERTEMPERATURE PROTECTION + IS HB LEVEL SHIFT VISF 7 CONSECUTIVE LLC CLOCK CYCLES + VISS LLC_CLK VREF FEEDBACK (FB) LLC CLOCK DT/BF + DT/BF RESISTOR SENSOR DEAD-TIME GENERATOR OUTPUT CONTROL LOGIC DEBOUNCE 3 LLC CLOCK CYCLES Bursting Thresholds Control GROUND (G) PI-5755-060111 SOURCE (S1/S2) 图 2. 结构框图 2 版本B 062011 www.powerint.com LCS700-708 引脚功能描述 H Package (eSIP-16C) VCC引脚 IC的供电引脚。在典型应用中，VCC通过一个5 W电阻连接到系统 的12 V待机电源输出。该电阻有助于滤波，并可提高噪声抗扰性。 注：系统的待机电出回路的负端应连接到B-总线，而不是接地 G G HB NC D D D VCCH HB 电压源，通过一个连接至DT/BF引脚上拉电阻给DT/BF引脚供电。 3 4 5 6 7 8 9 1011 13 14 16 S2 S1 NC IS DT/BF FB OV/UV G VREF 3.4 VREF引脚。与内部的电压参考网络相连，作为反馈引脚的供电 VCC VREF引脚 Exposed Metal (On Package Edge) 1 Internally Connected VCCH 引脚。 接地(G)引脚 G引脚是所有模拟小信号的返回节点。所有小信号引脚使用的旁 路电容都必须通过尽量短的走线返回到此引脚，但D-S高压旁路 Exposed Pad (Backside) Internally Connected to GROUND Pin (see eSIP-16C Package Drawing) 电容和VCCH旁路电容除外。它在内部与源极引脚相连，以提供 星形连接。在PCB布局中，不要将接地引脚连接到源极引脚， 也不要连接到B-总线。 PI-5636-051311 OV/UV引脚 过压/欠压引脚。此引脚与B+之间连接的一个电阻分压器用于对 图 3. 引脚编号与名称 输入电压的检测。OV/UV引脚执行电压缓升、电压跌落以及带 源极(S1, S2)引脚 迟滞特性的过压锁存功能。将此引脚拉低至地电位将执行远程 内部下管MOSFET的源极引脚。这些引脚应在PCB上连接在一 关断功能。 起，并连接至PFC大容量电容或输入高压DC的B-端。 反馈(FB)引脚 HB引脚 馈入此引脚的电流决定LLC开关频率；电流越高，开关频率就 此引脚连接于半桥的MOSFET的输出端（上管MOSFET源极、 越大。在正常开关期间此引脚的V-I特征类似于一个接地二极管。 下管MOSFET漏极)，同时也连接到LLC功率转换电路（变压器 VREF引脚与反馈引脚之间的RC网络决定最小工作频率、启动 初级和串联谐振电容）。 频率、软启动时间以及启动前的延迟。 VCCH引脚 死区时间/脉冲串频率(DT/BF)引脚 用于LLC上管驱动器的浮动自举供电引脚。此引脚以HB引脚为参 连接VREF与接地引脚的电阻分压器可对死区时间、最大启动开 考，在内部连接到上管MOSFET的源极引脚。需要在VCCH与HB 关频率以及脉冲串模式阈值频率进行编程。 引脚之间使用一个旁路/存储电容，同时还要使用一个自举二极 电流检测(IS)引脚 管，并经过一个电阻连接至待机电源输出。存储电容每次在下管 电流检测引脚用于检测变压器初级电流，检测方法是利用一个电 MOSFET导通或其体二极管导通时都会进行充放电。 流检测电阻或电容分压器加检测电阻来检测过载和故障情况。 漏极(D)引脚 它类似于一个接地反向二极管，不需要使用整流管来防止负向 内部上管MOSFET的漏极引脚。此引脚连接至PFC大容量电容或 脉冲电流达到此引脚，这样可以将反向电流限定在<5 mA。 输入高压DC总线的B+端。 3 www.powerint.com 版本B 062011 版本B 062011 B- C20 47 μF 35 V +12 V VCC B+ 380 V R4 20 kΩ 1% C2 4.7 nF 200 V R3 976 kΩ 1% R2 976 kΩ 1% R1 976 kΩ 1% C1 1 μF 25 V C5 4.7 nF 200 V R5 4.7 Ω R19 143 kΩ 1% R21 4.7 kΩ C6 1 μF 25 V U2B LTV817A R10 7.68 kΩ 1% R6 2.2 Ω D3 1N4148 R20 1.2 kΩ R8 36.5 kΩ 1% R9 7.68 kΩ 1% C3 220 nF 50 V VREF DT/BF OV/UV VCC HiperLCS U1 LCS702HG D1 UF4005 FB C4 4.7 nF 200 V G CONTROL VCCH S1/S2 D IS HB R12 220 Ω C8 330 nF 50 V C7 1 nF 200 V C9 22 nF 630 V R11 24 Ω C12 47 pF 1 kV 5 1 C11 6.2 nF 1.6 kV FL4 FL2,3 T1 EEL25.4 FL1 C13 2.2 nF 250 VAC R14 7.5 kΩ C15 10 μF 35 V R23 47 Ω U2A LTV817A C10 330 nF 50 V C14 10 μF 35 V D2 STPS30L60CT R18 10 kΩ 1% R13 86.6 kΩ 1% PI-6160-062011 C17 2.2 nF 200 V U3 LM431AIM3DR 2% R17 22 kΩ R15 1 kΩ R16 1.5 kΩ C19 3.3 nF 200 V C16 470 μF 35 V L1 150 nH RTN 24 V LCS700-708 图 4. 150 W激光打印机电源 4 www.powerint.com LCS700-708 HiperLCS基本工作原理 VCCH引脚欠压锁存(UVLO) VCCH引脚是上管驱动器的供电引脚。与VCC引脚相似，同时具 HiperLCS设计用于半桥LLC转换器，即高效率谐振变频转换器 备UVLO功能，不过其阈值低于VCC引脚。这样可使VCCH电压 的设计。HiperLCS是一个内置驱动器和半桥MOSFET的LLC控制 稍低于VCC，因为VCCH引脚经自举二极管和串联的限流电阻由 芯片。 VCC提供供电。 LLC转换器要求在开关半周期之间具有固定的死区时间。连接于 启动和自动重启动 DT/BF引脚、VREF引脚和接地引脚之间的电阻分压器用于设定 死区时间、最大启动频率以及脉冲阈值频率。 反馈(FB)引脚是反馈环路的频率控制输入端。频率与反馈引脚电 流成正比。反馈引脚V-I特征类似于一个接地二极管。 脉冲串模式 启动前，芯片内部将反馈引脚电压上拉至VREF引脚以对软启动 电容放电，并保持输出MOSFET关断。启动开始后，内部上拉晶 体管关断，软启动电容充电，输出开始以fMAX开关操作，反馈引脚 电流减小，开关频率下降，此时电源输出上升。当输出达到电压 设定点时，光耦器将导通，使环路闭合并对输出进行稳压调节。 每当VCC引脚上电时，DT/BF引脚进入高阻抗模式500 ms，以便检 如果经反馈引脚电流控制的频率超过由DT/BF引脚上的电阻分压 测分压器比值并选择脉冲串工作阈值。对这些设置加以保存， 器设定的脉冲串阈值频率上限(fSTOP, ISTOP)，输出MOSFET将关 直到下一次VCC上电时重新加以选定。DT/BF引脚然后进入正常 断，如果反馈引脚电流对应的工作频率低于脉冲串阈值频率下 模式，类似于一个接地二极管，检测到的电流将接着设定fMAX频 限(fSTART, ISTART)，MOSFET将恢复开关。大体而言，脉冲串模式控 率。脉冲串阈值频率是fMAX的固定分数。只要芯片内部将反馈引 制类似于一个具有迟滞特性的控制器：频率从fSTART上升到fSTOP， 脚上拉开启，内部振荡器就以fMAX运行内部计数器。 然后停止并重复此过程。连接于VREF引脚和反馈引脚的外部电路 决定最小及启动反馈引脚电流，从而决定最小及启动开关频率。 电路中的软启动电容决定软启动时序。 通过IS、OV/UV或VCC引脚(UVLO)检测到故障后，内部反馈引 脚将晶体管上拉导通131,072个时钟周期，以对软启动电容完全 放电，然后尝试重启动。VCC供电循环后的第一次上电仅等待 VREF引脚为该反馈引脚外部电路及其他功能控制电路提供额定 1024个周期，包括VCC上电后OV/UV引脚第一次上升到缓升电 3.4 V的参考电压。此引脚所能提供的最大电流必须≤4 mA。 压阈值以上的情况。 远程关断 死区时间/脉冲串频率(DT/BF)引脚同时具有接地二极管的V-I特 远程关断可通过将OV/UV引脚电压拉低到接地或将IS引脚拉升到 征。连接于VREF与接地引脚的电阻分压器可对死区时间、最大启 >0.9 V 进行激活。这两种方式都可以激活一个131,072周期重启 动开关频率(fMAX)以及脉冲串阈值频率进行设定。经由电阻分压器 动循环。也可以将VCC拉低以关断器件，但当VCC拉升时，反馈 流入DT/BF引脚的电流决定fMAX。电阻的比值可从3个独立的脉冲 引脚电压会拉升至VREF引脚电压，对软启动电容仅放电1024 串阈值频率比值中选择，这3个比值是fMAX的固定分数。 f MAX个时钟周期。如果采用此方案，设计师必须确保VCC拉低的 时间加上1024个周期足以对软启动电容进行放电，否则，会造 OV/UV引脚通过一个电阻分压器对高压B+输入端进行检测。 成启动频率较低，进而引起过大的初级电流，甚至会触发过流 它执行电压缓升、电压跌落以及带迟滞特性的过压(OV)保护功 保护。 能。这些电压的比值是固定的；用户必须选择电阻分压器比值， 以使缓升电压低于最小的额定大电容（输入）电压的稳压设定 点，确保启动；而OV重启动电压（低端保护阈值）则要高于最 大的额定大电容电压设定点，从而确保LCS能够在输入电压波 动而触发OV阈值上限时能够重新启动。如果需要不同的电压缓 升-电压跌落-OV比值，则需要在电阻分压器周围增加额外的外 部电路。 电流检测 IS引脚用于检测初级电流。它类似于一个连接至接地引脚的反向 二极管。它容许出现负电压，前提是将负向电流限定于<5 mA以 内。为此，必须通过一个>220 Ω的串联限流电阻将它连接到电流 检测电阻（或初级电容分压器+检测电阻）端。因此它可以接受 AC波形，从而不需要整流器或峰值检测电路。如果IS引脚在连 续7个周期内检测到一个额定0.5 V的正向峰值电压，则会激活自 VCC引脚欠压锁存(UVLO) 动重启动。IS引脚另外还具有一个额定0.9 V的较高阈值，单次脉 VCC引脚具有内部UVLO功能且具有迟滞特性。HiperLCS在该引 冲电压超过这个阈值即会激活自动重启动。触发这两个电压阈 脚电压超过VCC启动阈值V UVLO(+) 之前不会启动。HiperLCS在 值的检测脉宽最低要求为额定30 ns，也即阈值的正常检测时间必 VCC降到VCC关断阈值VUVLO(-)时才会关断。 须>30 ns。 5 www.powerint.com 版本B 062011 LCS700-708 过热关断 HiperLCS具有锁存过热关断(OTP)保护功能。一旦电源温度降低至 OTP阈值以下，VCCH必须重新上电才能使电源重新恢复工作。 基本布局指南 HiperLCS是高频功率器件，需要十分仔细地进行电路板布局才 能取得最佳性能。 各引脚都有使用旁路或去耦电容，这些电容的放置及布局必须仔 细考量，尽量缩短引脚至这些电容的走线长度。建议使用SMD元 件来降低元件及走线的杂散电感。 表2介绍了需要滤波/旁路的引脚的旁路电容建议值。该表格按敏 感性从高到低列出了引脚。在列表最上面的引脚的旁路电容具有 最高敏感性，它在旁路电容放置方面比位于其下的引脚具有更高 优先级，更加需要缩短走线长度。进入列表中敏感性最高的两个 引脚（即反馈引脚和DT/BF引脚）的噪声可分别导致占空比和死 区时间失衡。 图5和图6显示了两个可获得最佳性能的可选接地走线方案。图5 所示为使用椭圆形焊盘的LCS的板面布局。这种方案使得走线 从引脚3和5之间通过，直接使IC两侧的旁路电容连接至接地系统。 图6所示为使用圆形焊盘的LCS的板面布局。因为空间有限，这种 焊盘的布局中不能使走线从焊盘间穿过。在这种情况下，可使用 跳线（JP1，1206尺寸0 W电阻）将接地系统连接在一起，引脚3 的连线可以从JP1下穿过再连接到光耦器。 变压器T1同时是高di/dt信号和dv/dt噪声的来源。前者可通过磁场 耦合到敏感电路而后者可通过电场耦合注入噪声。通过将变压器 磁芯接地可降低电场耦合的噪声，但即使效率没有大幅降低， 这种方法在降低变压器周围的杂散磁场方面也不是经济可行的。 因而敏感的走线及元件（如光耦器）的位置应远离变压器，以避 免噪声干扰。 引脚 返回到的引脚 建议值 注释 反馈(FB) 接地 4.7 nF (250 kHz) 按比例提高该值可获得更低的额定频率（例如，10 nF时频率为 100 kHz）。它与反馈引脚输入阻抗形成一个极点，用于控制反 馈环路的特性。在所期望的增益穿越频率点，必须保证不会引 入过多的相移。进入反馈引脚的噪声将导致占空比失衡。 死区时间/脉冲串频率 (DT/BF) 电流检测(IS) 接地 4.7 nF 接地 1 nF (250 kHz) 此电容与连接至DT/BF引脚电阻至源极的阻抗所形成的时间常数 必须<100 µs。进入DT/BF引脚的噪声将导致死区时间失衡。 该值的变化会使得额定LLC级工作频率成比例变化。它与建议的 220 W串联电阻形成一个RC低通滤波器。但不应衰减初级电流检 测的AC信号。 VCC 接地 1 mF陶瓷 VREF 接地 1 mF陶瓷 VCCH HB 0.1 mF - 0.47 mF 漏极 （DC总线） S1, S2 10-22 nF SMD陶瓷（最小值）， 按照额定初级RMS电流每安选取22 nF的原则选取总的电容容 外加22-100 nF插件电容 量。SMD元件必须直接放置到IC上，并以短走线靠近连接。 这可以防止在出现硬开关（失去ZVS工作状态）瞬变时出现D-S 振铃。同时它也可降低高频EMI。 OV/UV 接地 4.7 nF 自举电容。为上管驱动器提供瞬态电流以导通上管MOSFET。 此电容与自举电流限制电阻（与自举二极管串联）形成的时间常 数可在启动时延迟VCCH UVLO几个开关周期，在脉冲串模式工 作期间延迟前几个开关周期 表 2. 根据重要性排序的旁路电容表 6 版本B 062011 www.powerint.com LCS700-708 图7所示为光耦器以及与反馈引脚相连走线的优选走线范例。光耦 器远离变压器，以降低噪声干扰。光耦器输出走线（从引脚3） 也采用了特殊的走线方式，用来增大它与“有源”元件和其它铺 铜走线之间的距离，这些“有源”元件及走线包括T1和电容C12 VCCH通过一个高压超快速二极管和一个2.2 W串联电阻连接到待 机电源。当内部LLC下管MOSFET导通时，该二极管电阻网络对 VCCH旁路/存储电容充电。电阻用于限制瞬间峰值充电电流。 请参见图8中的R6和D1。 的“高压”端。电阻R20的位置靠近U1而不是光耦器U2，这样可 使光耦器走线上的任何噪声干扰在到达U1的反馈引脚之前被R20 和C4共同滤波。C4直接靠近U1的反馈引脚（引脚4）放置。 G引脚 图 5. IC信号引脚上旁路电容的位置 图 6. 使用圆形焊盘的LCS的可选布局（连接两个接地的跳线突出显示） 7 www.powerint.com 版本B 062011 LCS700-708 小信号旁路电容 请注意与反馈、DT/ BF、IS、VREF、OV/UV和VCC引脚相连接的 小信号旁路电容（突出显示）的位置。这种方式可以使得其与引 脚之间的走线以及至接地引脚的走线保持最短。注意，在印刷电 路板上接地引脚与源极引脚或B-总线之间没有进行走线连接。 VCCH旁路电容 请参见图8。请注意VCCH引脚电容的位置（突出显示）。这样 可以保证其与HB引脚和VCCH引脚之间的走线最短。 漏-源极高压旁路电容 请参见图9。请注意位于IC处的连接于B+和B-之间的高压旁路 电容（突出显示）的位置。这样可以缩短连接至D和S引脚的 PCB走线长度。 图 7. 光耦器以及与反馈引脚相连走线的优选走线方式 图 8. VCCH电容的位置 8 版本B 062011 www.powerint.com LCS700-708 自举电路和HB节点布局 扰能力。在散热设计中，应考虑这样的方法所带来的热阻抗增大 请参见图10。请注意自举二极管、电容、电阻和HB走线的位置。 问题。 布局的目标是使它们远离小信号元件和走线，比如反馈光耦器。 不要不必要地增加此节点的PCB走线面积，因为这样会增强到低 压电路的dv/dt（电容性）耦合。 变压器次级 变压器次级引脚、输出二极管和主输出电容应靠近放置，并采用 短而厚的铺铜走线。这对于实现次级电流对称性和降低输出二极 散热片接地 管反向电压应力至关重要。如果使用陶瓷电容，则可放置在变压 HiperLCS封装背面外露的金属部分在芯片内部是连接到接地引脚 器次级引脚和输出整流器之间，从而获得非常紧凑的布局。请参 的。如果HiperLCS具有一个专用散热片且在器件和散热片之间没 见图11。次级绕组的两个一半绕组在绕制到骨架之前，应先缠绕 有电气绝缘垫片，则散热片应保持悬浮状态，不能与其他任何位 在一起。这样可降低它们之间的漏感，并极大增强电流的对称性 置有电气连接。如果HiperLCS与系统中的其他器件共用一个散热 和降低输出二极管反向电压应力。对于双路输出设计，每路输出 片，则散热片需要接地以降低EMI，强烈建议在HiperLCS下使用 的两个一半绕组需要互相缠绕。 一个薄绝缘垫片，以便提高对噪声、浪涌以及系统级ESD的抗干 漏极 源极 图 9. B+和B-高压旁路电容的位置 9 www.powerint.com 版本B 062011 LCS700-708 变压器初级 侧高压端 图 10. 自举二极管、电容、电阻和高压走线路径的位置 次级 输出电容 整流管 中心抽头 次级 图 11. 可以缩小等效环路面积的位于变压器次级引脚和输出整流管之间的输出电 容的位置 10 版本B 062011 www.powerint.com LCS700-708 关键设计细节 LLC转换器是变频谐振转换器。随着输入电压的降低，频率必须 降低以维持输出电压稳定。在较小的程度上，负载降低时，频率 必须升高。当转换器以串联谐振频率工作时，频率随负载变化的 幅度非常小。当电压跌落（最小输入电压）和满载时，会达到所 计表格中提供此计算。LPRI是集成变压器（高漏感）的初级电感 量。在使用外部串联电感的情况下，表示该外加电感与变压器 初级电感之和。 漏感 参数KRATIO是漏感的函数： K RATIO = L PRI - 1 L RES 需的最小工作频率。 工作频率的选取 为实现最低成本以及最小尺寸的变压器（使用最少的铜量）， 建议采用~250 kHz的额定工作频率。这样可以用低成本的陶瓷输 出电容来取代电解电容，特别是在较高输出电压(≥12 V)的设计中。 如果所使用的磁芯和骨架在250 kHz下存在过大的漏感，那么在 180 kHz也可获得出色的性能。为在250 kHz下获得最佳效率， 建议初级绕组采用AWG #44 (0.05 mm)利兹线，次级绕组采用AWG #42 (0.07 mm)利兹线。使用粗线径低成本的利兹线的代价是铜 损耗增大和效率降低。最适用于极低频率(60-70 kHz)的利兹线为 AWG #38或0.1 mm，但需要更大的变压器，利兹线的长度也会 更长。 对于可低至130 kHz的额定工作频率，建议使用PC44或同等磁芯 材料以降低损耗。对于一个给定的变压器，提升频率水平（通 过换用较小的谐振电容）可降低磁芯损耗（由于AC磁通密度BAC 减小），增加铜损耗。磁芯损耗与磁通密度相关性很强而不是工 作频率。由于涡流损耗的存在，频率升高会增大铜损耗。 额定工作频率一旦超过300 kHz，就开始损失很大的效率，原因 是铜线中的涡流损耗增大，以及很大一部分时间属于初级上升下 降时间（即ZVS切换时间），而这会占用功率传输到次级的时间 比例。 建议的KRATIO值介于2.5 - 7之间。它决定了漏感的可接受范围。 LRES为集成变压器中的漏电感；如果使用独立的串联电感，它表 示该串联电感与变压器漏感之和。 低K RATIO 值（高漏感感量）可能无法在最小输入电压下实现稳 压，并且会因漏磁通而加大变压器铜损耗。高KRATIO值（低漏感 感量）会在低压下导致高峰值电流和RMS电流，并且需要以更 低的初级电感才能实现在适当宽的范围内进行ZVS工作，这会增 大谐振循环电流，从而降低效率。 设计师在调整漏感感量时可能会受限于所选择的磁芯和骨架。 但幸运的是，即使漏感感量在一个相对宽的范围内，仍然可以 实现出色的性能。 KRATIO的数值直接影响LLC为在整个输入电压范围内维持稳压所需 工作的频率范围。KRATIO增大会导致该频率范围增大且fMIN降低。 对于通常在较高额定BAC下运行的低频设计来说，低fMIN值只是个 潜在的问题。在fMIN下工作时会导致磁芯达到饱和。当输入电压 达到最低值（输入电压跌落）时，fMIN工作频率才会出现。 谐振腔和变压器设计 如果设计使用单独的谐振电感，感量取值可以处于范围的下限 请参见《应用指南AN-55》，了解PIXls HiperLCS设计表格的使用 (KRATIO = 7)，这样可以降低电感的尺寸和成本。 指南。这个设计表格用于帮助完成整个设计过程。 调整漏感 初级电感量 分槽式骨架（独立的初级和次级）通常用于LLC转换器。同时增 最佳的HiperLCS功率转换电路设计中所使用的初级电感，可使 加或减少初级和次级的圈数（维持匝数比）可以改变漏感的感 得电源在任何稳态条件下开关管的ZVS损耗都能够最低。在非稳 量。漏感感量的变化与初级圈数的平方成比例改变。 态条件下产生一部分ZVS损耗是可以接受的。降低初级电感可使 励磁电流增大，从而增大ZVS的工作范围，但励磁电流增大会导 如果漏感过高，一个可行的解决方法是使用3槽式骨架，次级位 致损耗增加，从而效率降低。 于中间一槽，初级绕组分成两个串联的半绕组，分别在两边的 样板制作过程中所采用的变压器初级电感量的计算要基于器件 型号、额定负载、最小输入电压以及所需的工作频率。PIXls设 槽内绕制。 最后，如果漏感过低，可外部添加一个外部电感。 11 www.powerint.com 版本B 062011 LCS700-708 对于采用可变额定输入电压的设计（例如，无PFC预稳），建议 谐振频率 串联谐振频率是L RES和谐振电容C RES的函数。对于任何给定的 设定初始匝数比，使得VINPUT(RESONANCE)大约介于最大输入电压与最 LRES值，均可调整CRES值以取得所需的串联谐振频率fRES。为获得 小输入电压的中间点。对于采用可变输出电压的设计（例如，恒 最高效率，可将谐振频率设定为接近额定输入电压下的目标工 流输出），建议设定初始匝数比，使得LLC在介于最小输出电压 作频率。 与最大输出电压中间点以谐振频率进行工作。 工作频率和频率比 死区时间的选取 工作频率与谐振频率的比值fRATIO通过以下公式表示： 绝大部分使用HiperLCS的设计，无论其功率与工作频率多大， fRATIO = fSW fRES fRATIO = 1表示转换器以串联谐振频率工作。 都能以介于290和360 ns之间的死区时间非常好地工作。 VBROWNOUT要求较低的设计则需要采用较短的死区时间。 设置死区时间时需要在低压/满载（低频率）和最小负载/高压（高 f RATIO的主要决定因素是变压器匝数比。对于给定的输入和输出 频率）条件之间进行折中选择。低压/满载工作具有最优的短死 电压，增大初级圈数可降低fRATIO。 区时 间，而最小负载/高压工作具有最优的长死区时间。 额定输入电压下的fRATIO建议值是0.92 – 0.97。如果不考虑输出整 设置的死区时间长于低压/满载工作的最优的短死区时间时，会产 流管的选取，以谐振频率工作通常可使谐振功率转换电路达到 生一部分ZVS损耗，如果在稳态工作期间不出现低压/满载工作 最高效率。然而，以略低于谐振频率的频率工作（使整流管进 条件（即只在瞬态条件下出现，如维持时间时出现），这一设置 入非连续导通模式）则可以使用电压较低的输出二极管或同步 MOSFET，这样可降低损耗，从而提升整体效率。这是因为在 也是可以接受的。在稳态工作期间产生ZVS损耗的工作方式会导 致内部功耗，应予以避免。 高压下，当转换器需要以高于谐振的频率工作时，整流管会在 较浅的连续导通模式下工作，这样可减小其电流换向的幅值， 设置的死区时间短于高压/最小负载工作的最优的长死区时间时， 从而降低其杂散电感的电压尖峰。（杂散电感由次级绕组两端 容易造成反馈信号反向，强制HiperLCS进入脉冲串模式。如果 之间的漏感以及与整流器和输出电容相连的引线杂散电感共同 所导致的脉冲串模式工作是可以接受的，这一设置也是可以接受 构成）。 的（亦即，脉冲串的重复频率不会产生音频噪声。而在强信号瞬 相反，以极低f RATIO (<0.8)工作可导致RMS电流和峰值电流增大。 在有些情况下，这种设计也是最佳的。因为它允许使用电压额 定值更低、V F值更低的输出整流管，也不会工作于连续导通模 式，因此不会出现电压尖峰，从而可以使用更低电压额定值的 整流管。 变时，HiperLCS允许进入和退出脉冲串模式，且此类情况可以 接受）。注意，如果前端采用PFC预稳，负载突降（例如，从 100%到1%的负载阶跃）会使得输入电压呈现短暂的瞬态改变 （例如，LLC级的输入电压从380 V升至410 V，然后相对缓慢地 降回到380 V）。另请注意，脉冲串阈值频率设置是设计师可以用 来调节脉冲串模式的另一个变量。 当以下等式成立时，LLC半桥转换器将以谐振频率工作： VIN 2 VOUT = n EQ 其中，nEQ是变压器的等效电路匝数比。注意，集成变压器的nEQ OV/UV引脚 HiperLCS的OV/UV引脚对输入(B+)电压进行监测。其电压跌落关 断阈值(VSD(L))额定为电压缓升（导通）阈值(VSD(H))的79%，因此其 额定值为2.4 V。过压(OV)锁存关断阈值(VOV(H))额定为电压缓升启动 小于其实际匝数比NPRI/NSEC。次级圈数是指每一半次级的圈数。 阈值的131%，OV重启动电压点(VOV(L))额定为电压缓升启动阈值 上面等式中的VOUT等于输出电压加上二极管压降。除数“2”源于半 的126%。在前端采用PFC预稳且输出电压设定点固定的设计 桥配置 – 每个半周期将一半的输入电压导通至每半个次级绕组。 中，这些阈值的比值是固定不变的，这样的选取可以获得最大的 注意，如果谐振电容或电感值有变动，开关频率和谐振频率都会 随之改变，但fRATIO的变化并不大。 效用。选取电阻分压器比值时，应使电压缓升点始终低于PFC输 出设定点，而OV重启动（较低的）阈值应始终高于PFC输出设 定点，数值选取时要考虑元件容差的影响。 对于给定的设计，LLC以谐振频率工作的输入电压是 VINPUT(RESONANCE)。如果低于此电压，LLC将以更低的频率（低于谐 在维持时间内，输入(B+)电压将从额定值开始下降，一直降至电 振频率）工作。因此，在额定输入电压时采用fRATIO ≈ 0.95的建议 压跌落阈值，此时HiperLCS将停止开关。 值时，VINPUT(RESONANCE)将略高于额定电压。 12 版本B 062011 www.powerint.com LCS700-708 图 14. 在385 V额定输入电压下，基于最小和最大分压器比值的OV/UV引脚电压阈值 如果输入电压可变（例如，无PFC预稳）且变化范围大于24%， 则应通过电阻分压器周边的外部电路来提高OV阈值。如果 VREF VBROWNOUT需要降到默认比值以下，也需要添加外部电路。 RFMAX 在图14左侧的示例中，所设置的电阻分压器可使电压缓升阈值 达到376 V，稍低于VPFC的385 V设定点。OV关断阈值为495 V， DT/BF 针对器件530 V的最大VDS额定值提供充足的裕量。这样可降低所 RBURST 要求的最小LLC增益，并降低电压跌落点的峰值电流。在图14右 侧的示例中，OV重启动阈值设为418 V，稍高于VPFC。对于给定的 GND 大容量电解电容，可以增大维持时间。 OV/UV引脚具有一个集成的5 MW下拉电阻，用于检测引脚开路的 故障情况。 PI-6460-051811 图 15. DT/BF引脚分压器 建议的OV/UV引脚分压器外部下拉电阻阻值为20 kW - 22 kW。 选择脉冲串阈值后，DT/BF引脚即可在正常模式下工作并吸收电 电阻值非常大时，会影响引脚下拉电流，从而影响准确性，电阻 流，表现为一个额定为0.66 V和1.1 kΩ的戴维宁等效电路，这类 值过小则会增大功率损耗。 似于一个接地二极管。从电阻分压器进入该引脚的电流决定死 DT/BF引脚 区时间和最大频率f MAX。死区时间和f MAX的关系是固定的，可近 DT/BF引脚通过VCC上电后进入高阻抗模式500 µs来检测分压器比 似表示为： 值。在HiperLCS开始开关前，它会检测引脚电压。请参见图15。 有3个独立的脉冲串阈值设置可供选择。（这将决定脉冲串的开 始和停止开关频率，参见表3）。 脉冲串阈值 RBURST / RFMAX 1 19 2 9 3 5.67 脉冲串阈值设置会存储到VCC断电为止。 DT/BF引脚电流与fMAX以及开关频率与反馈引脚电流（具有相同 的特征）的关系如图16所示。 为确保作出正确选择，可根据表3来设置RBURST和RFMAX的比值。 表 3. 脉冲串阈值选择表 270000 Dead - Time ^nsh fMAX ^kHz h = 脉冲串模式的开始和停止频率阈值是fMAX的固定分数，具体取决 于由DT/BF引脚上的电阻分压器比值所设定的脉冲串阈值设置。 fSTART/fMAX fSTOP/fMAX 1 7/16 8/16 2 6/16 7/16 3 5/16 6/16 脉冲串阈值设置 表 4. 随fMAX的比值改变的脉冲串开始和停止频率 13 www.powerint.com 版本B 062011 500 PI-6150-052011 450 400 Current (μA) 300 250 200 400 350 300 150 250 100 200 50 150 0 0 200 400 600 Frequency (kHz) 800 BT1 BT2 BT3 450 fSTART (kHz) 350 PI-6457-051911 LCS700-708 250 300 1000 350 400 450 500 Dead-Time (ns) 图 18. 根据不同的脉冲串阈值设置(BT1, BT2, BT3)，fSTART（较低脉冲串阈值频率） 相对于死区时间设置变化 图 16. 反馈引脚和DT/BF引脚电流相对于频率的变化 例如，如果选择了BT2且fMAX为800 kHz，则fSTART = 300 kHz，fSTOP = 350 kHz。如果在正常工作期间负载降低而频率升至350 kHz， fSTOP与fSTART的比值是固定的，具体取决于脉冲串阈值设置 （参见表5）。 开关将停止。这会导致输出电压下降和反馈环路减小反馈引脚 电流。当电流降至与300 kHz相对应的数值时，开关将开始。这样 脉冲串阈值设置 fSTOP / fSTART 1 1.14 2 1.17 3 1.20 的开关操作周而复始。然而在启动模式下，输出可在一个介于 fSTOP和fMAX之间的频率（在上例中为250 kHz和800 kHz）下进行开 关。一旦开关频率降到fSTOP以下，则退出启动模式；如果反馈环 路试图产生一个>fSTOP的开关频率，HiperLCS随后将进入脉冲串 模式。 fMAX是当HiperLCS处于自动重启动周期的关断状态或处于开关前 的上电延迟状态时，内部计数器运行所采用的频率。 表 5. fSTOP /fSTART比值与脉冲串阈值的选择 大体而言，在脉冲串模式下，频率会从fSTART 升至fSTOP；然后开关 停止，这种循环周而复始。 反馈引脚 建议的最小死区时间是275 ns，因此fMAX的最大设置值是1 MHz。 分别为0.65 V和2.5 kΩ的戴维宁等效电路。在正常工作条件下， 为了简化RFMAX的选取，可参见图17中的选择曲线。 它会吸收电流。在自动重启动的关断期间以及启动前的时钟延 BT1 BT2 BT3 11.0 RFMAX (kΩ) PI-6458-051911 13.0 12.0 反馈引脚是一个电压稳定的引脚。其特性为一个额定电压和电阻 迟期间，它会在内部将电压拉升到VREF，以便对软启动电容放电。 进入引脚的电流决定开关频率的大小。电流越大，开关频率就越 大，从而降低LLC输出电压。在典型应用中，连接到VREF引脚 的光耦器通过电阻网络来上拉反馈引脚的电压。输出升高时， 10.0 光耦器作为电流源向反馈引脚注入电流，以增大反馈引脚电流。 9.0 在光耦器、反馈引脚和VREF引脚之间的电阻网络决定决定最小 和最大反馈引脚电流（进而决定最小和最大工作频率）。光耦器 8.0 在电流从截止到饱和的过程中可以实现对反馈引脚电流的控制。 7.0 该电阻网络还包含软启动定时电容CSTART（见图19）。 6.0 5.0 由此网络设定的最小频率必须低于功率转换电路在最小输入电压 250 300 350 400 450 Dead-Time (ns) 图 17. 根据3个不同的脉冲串阈值设置，RFMAX相对于死区时间的变化 500 下所要求的频率。在图19中，这由RFMIN与RSTART的和决定。当光 耦器截止时，反馈引脚电流由这两个电阻决定。在正常工作条件 下，CSTART可忽略不计。请不要将决定启动频率的RSTART与脉冲串 模式开始（值较低的）阈值频率fSTART相混淆。 14 版本B 062011 www.powerint.com Bursting Duty ≈ 50% 10 μs / div 3.4 V VREF CSTART RFMIN RSTART D1 FB CFB 4.7 nF U1B IPRI VHB PI-6463-060711 LCS700-708 850 ns / div ROPTO RLOAD GND ~850 kHz PI-6118-051711 Severe Loss of ZVS 图 20. 脉冲串频率fMAX可因ZVS损耗而导致较高的内部耗散，因此应予以避免 图 19. 添加额外负载电阻后的反馈网络 PI-6151-060911 300 启动时的反馈引脚电流由RSTART值决定，因为CSTART的电压为零。 为降低启动峰值电流，反馈引脚启动电流应等于或稍大于DT/BF 100 DT/BF引脚的上拉电阻值低10%左右。随着CSTART的充电频率将 下降。如果R START小于使得电源在f MAX下启动所需要的实际电阻 值，它将在启动开关之前产生额外的延迟。请参阅PIXls中的 HiperLCS设计表格。 电阻RLOAD为光耦器提供负载，并在脉冲串模式下加快强信号瞬态 响应的响应速度。建议值为~4.7 kΩ。二极管D1可防止在光耦器截 RFB (kΩ) 引脚电流，以使开关频率以f MAX开始。因而R START的实际值将比 50 20 10 4 20 50 100 止时RLOAD与RFMIN形成负载通路。二极管D1可以省去，但此时多 个电阻的组合数值将决定所需要的fMIN，因而其产生的容差会比 较大。电阻ROPTO可增强电源的抗ESD及抗浪涌能力。它还可以 改善脉冲串模式工作时输出端的输出纹波电压。其最大值必须 满足当光耦器饱和且反馈引脚电压为2.0 V时，反馈引脚电流等于 DT/BF引脚电流（请参见PIXls中的HiperLCS设计表格）。这样 环路不允许开关频率降到fSTOP以下），HiperLCS仍可以以fMAX频 注意，以fMAX频率工作的脉冲串工作模式，由于失去了ZVS操作会 导致较高的内部功耗，因此应予以避免。请参见图20。 电容CSTART的数值应尽可能地小，保证在启动时可连续7个周期出 现峰值电流，且该电流能够稍小于在电压跌落及满载时的峰值电 流。更大的容值会降低启动速度，很有可能使得工作频率无法达 到fSTOP。这样会导致HiperLCS在高压及最小负载下上电启动时退 不出启动模式，继而使得HiperLCS以fMAX的频率进行脉冲串模式 工作，而不是以介于fSTART和fSTOP之间的频率进行脉冲串模式工作。 500 1000 Frequency (kHz) 图 21. VREF和FB之间的外部电阻相对于频率的变化 可使用下面的公式来计算RFMIN和RSTART，该公式表示了从反馈引 脚到VREF引脚的额定电阻阻值随频率的变化： R FB = 是为了确保，在HiperLCS没退出启动模式的情况下（因为反馈 率的脉冲串工作方式，对轻载条件下的输出电压实现稳压。但请 200 3574 f ^0.6041 + 0.1193 # LOG^ f hh 其中，RFB的单位是kΩ，f的单位是kHz。 为了计算可在f MAX下产生启动的最小R START数值，在上面公式中 的f数值使用fMAX来替代（fMAX可从与死区时间与fMAX的关系式中计 算得到）。 设定fMIN时，在上面的公式中f的数值使用fMIN × 0.93来替代。其中 0.93是为了确保，即使在-7%的最差频率容差条件下，工作频率 仍可以低于fMIN，以保证在VBROWNOUT下输出仍能够获得稳压调节。 使用计算得出的RFB值来计算RFMIN： R FMIN = R FB - R START RFMIN与RSTART的和决定fMIN。 15 www.powerint.com 版本B 062011 LCS700-708 的2.5 kΩ输入电阻在LLC传递函数中 形成一个极点。这可以为反 设计来说，其典型值为4.7 nF。为避免造成环路不稳，4.7 nF电容 部被上拉至VREF引脚电压。这样可使MOSFET保持关断并对软启 动电容放电，为软启动做准备。 在启动时，该状态将以fMAX的频率维持1024个时钟周期。在自 动重启动周期的关断状态下，或者在OV/UV或IS引脚已被触发， 但VCC仍高于其UVLO阈值时，该状态则维持131,072个时钟 Amps (A) 在启动以及自动重启动周期的关断状态下，反馈引脚电压将从内 B 80 70 60 2 的值不得随意增大。另一个极端情况是，反馈引脚旁路电容太小 启动和自动重启动 A 4 馈环路增加明显的相位滞后。对于具有3 kHz穿越频率的250 kHz 或布局不佳则会造成占空比不对称。 PI-6471-052411 6 Primary Current 0 50 -2 40 -4 30 -6 Volts (V) 应注意的是，4.7 nF去耦电容CFB（参见图19）与反馈引脚所具有 20 Output Voltage 10 -8 0 -10 0 0.5 1 1.5 2 2.5 3 3.5 Time (ms) 4 4.5 5 周期。 图 22. 典型的启动波形。观察初始电流尖峰‘A’，应确保其低于单个周期内的初级 限流点。更高的f MAX会使其减小。调整软启动电容的大小，以使‘B’的峰值 稍低于VBROWNOUT输入电压下且满载时的峰值电流。 经过1024或131,07个周期（取决于具体情况）后，HiperLCS关 IS引脚 断内部上拉晶体管，软启动电容开始充电，输出MOSFET以fMAX ISL引脚有两个阈值：分别为额定0.5 V和0.9 V。IS引脚可以容许 进行开关，反馈引脚中的电流减小，频率开始下降，电源输出开 较小的负电压和电流，因此不需要峰值检测电路或整流电路。 始上升。 引脚的等效电路为一个接地的反向偏置的二极管，可以容许最大 5 mA的负向电流。一个以初级B-作为参考的电流检测电阻或一个 例如，当fMAX = 800 kHz时，VCC上电后的启动延迟是1.3 ms。如果 由电容分流器+电流检测电阻构成的组合电路对初级电流进行采 触发IS或OV/UV引脚，将激活自动重启动，重启动延迟为164 ms。 样。为将负向电流限定在5 mA以下，需要在检测电阻和IS引脚之 反馈引脚的限流点等于流入DT/BF引脚的电流。这可以限制在启 动时对软启动电容充电的最大电流。如果RSTART小于在启动时可 使反馈引脚电流与DT/BF引脚电流实现匹配实际所需的电阻值， 则会引入增加额外的延迟。CSTART将以限流点的电流进行充电， 当反馈引脚电压降到2.0 V以下时才会开始开关操作。因此，如果 有需要，设计师可以通过此方法增加额外的启动延迟。 间放置一个限流电阻，其最小值应为220 Ω。对于一个给定的RC 极点频率，如果该电阻的数值变小则要增大IS引脚旁路电容的数 值，从而抑制引脚噪声。如果IS引脚检测到7个连续脉冲>0.5 V， 它将激活重启动。而如果单次脉冲超过0.9 V，它也会激活重启 动。最小脉冲检测时间额定为30 ns – 亦即，高于阈值电压的脉冲 持续时间必须>30 ns。 图23中的“电容分压器”电路可降低功率耗散，并可通过简单的 随着软启动电容继续充电，流经RSTART和反馈引脚的电流开始减 电流检测电阻电路实现效率提升。主谐振电容C11和检测电容C12 小，这会降低开关频率。输出电压开始爬升；当反馈环路闭合 这两个电容形成一个分流器。流经C12的部分初级电流大小为： 时，光耦器导通并开始控制开关频率，进而控制输出电压。 C12 C11 + C12 远程关断 远程关断可通过将OV/UV引脚下拉至接地端或将IS引脚上拉到 由此可计算出IS引脚电压等于 >0.9 V进行激活。这两种方式都可以激活一个131,072周期重启 IP # 动周期。也可以将VCC拉低以关断器件，但当VCC拉升时，反馈 C12 C11 + C12 # R11 引脚会被上拉至VREF引脚电平，仅在1024 fMAX个时钟周期对软启 其中，I P是从HB引脚流经变压器初级侧的初级电流。流经检测 动电容进行放电。如果采用此方案，设计师必须确保VCC被拉低 电容中的电流也经过检测电阻R11。电阻R11是调节限流点的主 的时间加上1024个周期的时间内足以对软启动电容进行放电， 要手段。R11上的信号（AC电压）通过R12和C7组成的低通滤 否则，必须确保导致的较低启动频率必须足够高，不会造成过 波器，然后到达IS引脚。请注意，R11的返回端是接地引脚而不 大的初级电流，因为初级电流过大有可能会触发过流保护。 是源极引脚。 16 版本B 062011 www.powerint.com LCS700-708 建议的220 W串联电阻与旁路电容形成一个低通滤波器，其时间 PI-6469-062811 常数不得在正常工作频率下造成电流检测信号的明显衰减。衰减 24.1 路测试期间的正常关断，因为这通常会触发7个周期的限流点操 24.0 初级电流进行比较，用于判断电流检测信号是否受到衰减。 HB Voltage (V) 作。在IS引脚旁路电容两端加一个耦合紧密的探头，并将波形和 Output Ripple Voltage (V) 对启动电流波形中的第一个电流脉冲影响最大。另外还会影响短 400 23.9 300 脉冲串模式的工作原理与调整 脉冲串模式将产生如图24中所示的典型波形。在产生突发脉冲 串的过程中，开关频率从fSTART升至fSTOP。 200 100 0 LLC Transformer 0 HB Pin 25 Time (μs) 50 图 25. 图24中突发脉冲串的前几个开关周期的放大显示。前两个周期表明上管驱 动器尚未导通。前几个周期的开关频率为fSTART，在本例中为335 kHz。输出 振铃来自输出滤波器。 如果忽略突发脉冲串开始时的初始输出纹波尖峰，输出纹波有点 C12 47 pF 1 kV 像一个锯齿波。请参见图24中的输出纹波波形。当HiperLCS正 C11 6.8 nF 1 kV 在开关操作时，输出升高。当它停止开关时，输出降落。锯齿的 顶端是突发脉冲串停止的位置，此刻经过反馈环路的控制工作频 IS Pin GROUND Pin C7 1 nF R12 220 Ω 率= fSTOP。锯齿波的底端是突发脉冲串开始的位置，此时经过反 R11 24 Ω 馈环路的控制其工作频率= fSTART。因此，脉冲串模式控制类似于 一个迟滞控制器，其锯齿波顶端和底端由反馈环路增益进行固 S Pin 定。锯齿波的下坡仅是输出电容放电到负载的过程，其dv/dt计 算如下： PI-6161-051711 I = C # dv dt 图 23. 电容分压器电流检测电路 PI-6468-062811 其中，I = 负载电流。C是总输出电容。 24.1 Output Ripple Voltage (V) HB Voltage (V) 24.0 锯齿波的上坡取决于功率转换电路所提供的电流与负载吸收的电 流之间的差异。对于给定设计，上坡随输入电压的升高而增大。 23.9 400 300 200 100 0 50 Time (ms) 停止。当负载电流（从重负载）减小时，频率将升高，当它达到 fSTOP时，将开始脉冲串工作模式。 在典型设计中，所选取的f START必须至少比额定开关频率高20- Burst Repetition Rate 0 脉冲串重复率（频率）则随负载的增大而增大。当负载达到功 率转换电路可以以<fSTOP的频率进行稳压调整时，脉冲串模式将 100 图 24. 脉冲串模式的典型波形。波形来自于使用HiperLCS的24 V/150 W设计的空 载工作状态。初始尖峰（圆圈内）取决于二次滤波器中电解电容的ESR。 40%。图18显示了fSTART和死区时间的关系，而表5所示为fSTOP与 fSTART的比值相对于脉冲串阈值设置数值之间的关系。在某些情况 下，设计师可能需要稍微更改死区时间，以便更改fSTART和fSTOP。 有些设计可能只在零负载而且输入电压高于额定值时才进入脉冲 串模式。 17 www.powerint.com 版本B 062011 LCS700-708 PI-6470-062811 更高的fSTART会降低触发脉冲串模式的负载阈值，提高输入电压阈 24.1 Output Ripple Voltage (V) HB Voltage (V) 24.0 400 值和并降低脉冲串模式下的输出纹波。但同时会提高脉冲串重复 率，从而在某些输入电压和负载组合时产生音频噪声。fSTART的选 择将影响HiperLCS进入和退出脉冲串模式时的强信号瞬态响应。 23.9 300 200 100 0 -5 0 50 Time (μs) 100 图 26. 图24中突发脉冲串的后几个开关周期的放大显示。后几个周期的开关频率为 fSTOP，在本例中为383 kHz（箭头处）。开关停止后的VHB振铃是由初级电感 与MOSFET电容共振所产生的。 18 版本B 062011 www.powerint.com LCS700-708 绝对最大额定值 瞬态可重复的D或HB电流(5) ......................................................... ................................ VCC，VCCH = 11.5 V，25 °C LCS700................................ ........................ 5.2 A LCS701............................. ............................7.7 A LCS702...................................................... 10.3 A LCS703 ................................................. 12.9 A LCS705...................................................... 19.3 A LCS708...................................................... 30.9 A 瞬态可重复的D或HB引脚电流(5) ................................................... ......................VCC，VCCH = 11.5 V，125 °C LCS700........................................................ 4.2 A LCS701........................................................ 6.2 A LCS702........................................................ 8.3 A LCS703 ................................................. 10.4 A LCS705...................................................... 15.6 A LCS708....................................................... 24.9 A 漏极引脚电压D(1) ................................................... -1.3 V到530 V 半桥电压，HB(1) ............................................... -1.3 V到D + 0.5 V 半桥电压，电压斜率，HB ............................. ....................... 10 V/ns 供电引脚电压，VCC(1)，VCCH(2).......................................-0.3 V到15 V G引脚电压(1) .......................................................... -0.3 V到0.3 V IS引脚电压(3) ...................................... .............-0.65到VREF + 0.3 V DT/BF和反馈引脚电压(3) ................................-0.3到VREF + 0.3 V OV/UV引脚电压(3) .......................................... -0.3到VCC + 0.3 V 引脚电流(VREF, OV/UV, DT/BF, FEEDBACK, IS)........... ±100 mA 结温度 ............................................................... -40 °C到150 °C 贮存温度 ........................................................... -65 °C到150 °C 引线温度(4) .......................................................................260 °C ESD额定值(JESD22-A114-B, HBM) ......................................2 kV 注释： 1. 以S为参考的电压。 2. 以HB为参考的电压。 3. 以G为参考的电压。 4. 在距壳体1/16英寸处测量，持续时间5秒。 5. 如果TJ < 100 °C 且漏极电压≤ 400 VDC，单个周期内的峰值电流 可以在 t < 460 ns时间内超过可重复的最大允许电流。 热阻 结到外壳的热阻(1,3)： LCS700 (qJC)............................................ 7.6 °C/W LCS701 (qJC)........................................... 7.0 °C/W LCS702 (qJC)...........................................6.6 °C/W LCS703 (qJC) ......................................6.2 °C/W LCS705 (qJC)...........................................5.9 °C/W LCS708 (qJC)...........................................5.5 °C/W 结到散热片的热阻(1,2)： LCS700 (qJH)......................................... 10.1 °C/W LCS701 (qJH)...................................... ......9.5 °C/W LCS702 (qJH)........................................... 9.1 °C/W LCS703 (qJH)........................................... 8.7 °C/W LCS705 (qJH)...........................................8.4 °C/W LCS708 (qJH)...........................................8.0 °C/W 结温最高点至过热检测器的热偏移(1,2,4)： LCS700 (ΔTJ-OT ).......................................4.6 °C/W LCS701 (ΔTJ-OT ).......................................4.0 °C/W 参数 符号 LCS702 (ΔTJ-OT ).......................................3.5 °C/W LCS703 (ΔTJ-OT ) ..................................3.2 °C/W LCS705 (ΔTJ-OT ).......................................2.8 °C/W LCS708 (ΔTJ-OT ).......................................2.5 °C/W 注释： 1. 两个功率开关管的功耗各占总功率的一半。 2. 安装到一个均匀涂有Thermalloy导热膏的铝质散热片。用夹片安 装，对封装中心施加>30 N的压力。 3. 结到外壳的热阻基于结温最高点以及在封装背面测得的外壳温 度计算得到。 4. 结温最高点与过热传感器之间的温差。 5. 热阻值只是初步数据，可能会有变化。 条件 源极 = 0 V；TJ = 0到100 °C VCC = 12 V，VCCH = 12 V 最小值 典型值 最大值 单位 60 60 65 80 120 200 mA （除非另有说明） 半桥 关断状态电流 导通电阻 IDSS 从D到HB引脚或从 HB到S引脚测得 TJ = 100 °C， VCC = 12 V， VCCH = 12 V， VD = 424 V LCS700 LCS701 LCS702 LCS703 LCS705 LCS708 RDS(ON) 从D到HB引脚或从 HB到S引脚测得 VCC = 12 V, VCCH = 12 V， TJ = 25 LCS700，I = 0.8 A LCS701，I = 1.2 A LCS702，I = 1.6 A LSC703，I = 2.0 A LCS705，I = 3.0 A 1.53 1.00 0.74 0.60 0.40 1.82 1.24 0.92 0.73 0.49 LCS708，I = 4.8 A 0.26 0.31 W 19 www.powerint.com 版本B 062011 LCS700-708 参数 符号 条件 源极 = 0 V；TJ = 0到100 °C 典型值 最大值 单位 LCS700，I = 0.8 A LCS701，I = 1.2 A LCS702，I = 1.6 A LCS703，I = 2.0 A LCS705，I = 3.0 A LCS708，I = 4.8 A LCS700 LCS701 LCS702 LCS703 LCS705 LCS708 2.15 1.42 1.05 0.85 0.58 0.36 134 201 268 335 503 804 2.63 1.78 1.33 1.06 0.71 0.45 W LCS700，I = 0.8 A LCS701，I = 1.2 A LCS702，I = 1.6 A LSC703，I = 2.0 A LCS705，I = 3.0 A 1.15 1.15 1.15 1.15 1.15 LCS708，I = 4.8 A 1.15 VCC = 12 V，VCCH = 12 V 最小值 （除非另有说明） 半桥（续上） 导通电阻 半桥电容 二极管正向电压 RDS(ON) 从D到HB引脚或从 HB到S引脚测得 VCC = 12 V， VCCH = 12 V， TJ = 100 °C CHB 等效半桥电容容量。 VHB电压变化从 0 V到400 V， 或从400 V到0 V， 见注释A VFWD 从HB到D引脚或从 S到HB引脚测得 TJ = 125 °C pF V 供电 VCC供电电压范围 VCC 见注释C 11.4 12 15 V VCCH供电电压范围 VCCH 见注释C 11.4 12 15 V 启动电流 ICC(OFF) 欠压锁存状态：VCC = 8 V 0.85 1 mA 抑制电流 ICC(INHIBIT) VCC = 12 V，OV/UV < VSD(L) 1.35 1.7 mA LCS700 LCS701 LCS702 LCS703 LCS705 LCS708 LCS700 LCS701 LCS702 LSC703 LCS705 4.0 4.4 4.9 5.4 6.6 8.8 3.4 3.9 4.3 4.7 5.8 5.2 5.8 6.5 7.1 8.8 11.8 4.6 5.2 5.8 6.4 7.9 LCS708 7.8 10.7 VCC工作电流 VCCH工作电流 ICC(ON) VCC = 12 V时典型值， VCC = 15 V时最大值， 在300 kHz、HB断路 和VD = 15 V下测得 ICCH(ON) VCCH = 12 V时典型值， VCCH = 15 V时最大值， 在300 kHz、HB断路 和VD = 15 V下测得 mA mA VCC供电欠压锁存 VCC启动阈值 VUVLO(+) 器件在VCC超过UVLO+时退出UVLO状态 10 10.7 11.4 V VCC关断阈值 VUVLO(-) 器件在VCC低于UVLO+时进入UVLO状态 9.1 9.8 10.5 V 0.70 0.90 1.20 V VCC启动/关断迟滞 VUVLO(HYST) 20 版本B 062011 www.powerint.com LCS700-708 参数 符号 条件 源极 = 0 V；TJ = 0到100 °C VCC = 12 V，VCCH = 12 V 最小值 典型值 最大值 单位 （除非另有说明） VCCH供电欠压锁存 VCCH启动阈值 VUVLO(H+) 驱动器在VCCH超过UVLOH+时退出UVLO状态 8.2 8.5 8.9 V VCCH关断阈值 VUVLO(H-) 驱动器在VCCH低于UVLOH-时进入UVLO状态 7.4 7.5 8.1 V 0.65 0.75 1.00 V VCCH启动/关断迟滞 VUVLO(H)HYST 高压供电欠压/过压使能 OV/UV过压关断阈值 VOV(H) 过压断定阈值 129 131 133 % of VSD(H) OV/UV过压恢复阈值 VOV(L) 过压撤销阈值 124 126 128 % of VSD(H) OV/UV欠压启动阈值 VSD(H) 欠压撤销阈值 2.35 2.40 2.45 V OV/UV欠压关断阈值 VSD(L) 欠压断定阈值 77 79 81 % of VSD(H) OV/UV引脚输入电阻 RIN(OVUV) OV/UV引脚到G的电阻 3.0 5.0 6.6 MW 参考电压 VREF IREF = 4 mA 3.25 3.40 3.50 V VREF引脚的电流源能力 IREF 4 mA VREF电容 CREF 参考 VREF引脚上要求的外部耦合 mF 1 LLC振荡器 频率范围 FRANGE 25 1000 kHz FMIN(ACC) RFB = 37.9 kW到VREF ，180 kHz -5.0 5.0 FMIN(ACL) RFB = 154 kW到VREF ，50 kHz -7.5 7.5 FMAX(ACC) IFB = IDT/BF，RFMAX = 12.5 kW，FMAX = 510 kHz -7.5 7.5 % 占空比平衡 DLLC 半桥波形的占空比对称性，CFB = 4.7 nF， CDT/BF = 4.7 nF，250 kHz使用建议布局 49 51 % 死区时间B tD RFMAX = 7 kW，RBURST = 39.6 kW 最小频率限值的精确度 最大频率限值的精确度 DT/BF控制电流范围 停止LLC开关的IFB阈值 IDT/BF 330 30 ns 430 ISTOP1 针对脉冲串设置BT1退出软启动模式后 此阈值适用 49.8 ISTOP2 针对脉冲串设置BT2退出软启动模式后 此阈值适用 43.9 ISTOP3 针对脉冲串设置BT3退出软启动模式后 此阈值适用 37.1 % mA % of IDT/BF 21 www.powerint.com 版本B 062011 LCS700-708 参数 符号 条件 源极 = 0 V；TJ = 0到100 °C VCC = 12 V，VCCH = 12 V 最小值 典型值 最大值 单位 IBURST(HYST) ISTART是低于ISTOP的IBURST(HYST) 5 6.25 8 % of IDT/BF VBT1 启动时要求用来使能脉冲串设置BT1的VDT/BF 93.5 95 96.3 VBT2 启动时要求用来使能脉冲串设置BT2的VDT/BF 88.5 90 91.3 VBT3 启动时要求用来使能脉冲串设置BT3的VDT/BF 83.5 85 86.3 RCDT/BF 此时间常数必须小于规定的最大值以确保 正确设置脉冲串模式。 FB电流最大值 IFB 决定可由IFB设置的最大控制频率。 FB控制电流范围 IFB IFB受限于流入DT/BF的电流 FB虚拟电压 VFB FB输入表现为RIN(FB)与VFB串联。 30 mA < IFB < IDT/BF 0.65 V FB输入电阻 RIN(FB) FB输入表现为RIN(FB)与VFB串联。 30 mA < IFB < IDT/BF 2.5 kΩ 软启动时的FB输入电阻 RFB(SS) 在软启动延迟间隔内或当 OV/UV < VSD或OV/UV > VOV 750 W （除非另有说明） LLC振荡器（续上） IFB阈值迟滞 对脉冲串设置进行编程 的DT/BF电压 DT/BF上RFMAX、RBURST 与去耦电容的组合的时 间常数 100 100 15 % of VREF ms %IDT/BF 430 mA 过流保护 快速过流故障电压阈值4 VIS(F) 慢速过流故障电压阈值 VIS(S) 7 LLC时钟周期去抖动 tIS 最小时间VIS超过每周期的VIS(F)/VIS(S)以触发 故障保护 过流故障脉宽 0.855 0.905 0.955 V 0.455 0.505 0.555 V 30 ns 140 °C 过热保护 过热关断阈值A TOT 注释： A. 由设计保证。 B. HB引脚在ZVS谐振条件下的典型视在死区时间。 C. 用来实现数据手册功率表中规定的功率能力的VCC/VCCH工作范围。 22 版本B 062011 www.powerint.com LCS700-708 14 14 12 Current (mA) 12 10 8 6 LCS700 LCS701 LCS702 LCS703 LCS705 LCS708 4 2 100 20 300 400 500 600 700 8 6 2 0 800 0 Frequency (kHz) 700 600 500 400 300 LCS700 LCS701 LCS702 LCS703 LCS705 LCS708 200 100 400 500 600 700 800 300 400 500 Frequency (kHz) 600 700 LCS700 LCS701 LCS702 LCS703 LCS705 LCS708 1000 800 600 400 200 0 图 29. 控制功率随频率的变化 300 1200 Capacitance (pF) PI-6183-112910 800 20 20 图 28. VCCH电流随频率的变化 900 100 100 Frequency (kHz) 图 27. VCC电流随频率的变化 0 LCS700 LCS701 LCS702 LCS703 LCS705 LCS708 PI-6184-112910 0 10 4 0 Power (mW) PI-6182-112910 16 Current (mA) 16 PI-6181-112910 18 800 0 0 50 100 150 200 250 300 350 400 Half-Bridge Voltage (V) 图 30. 半桥弱信号电容随半桥电压的变化 23 www.powerint.com 版本B 062011 版本B 062011 1 5 6 9 10 11 END VIEW 0.628 (15.95) Ref. 0.060 (1.52) Ref. FRONT VIEW 7 8 Pin 1 I.D. 0.653 (16.59) 0.647 (16.43) 0.038 (0.97) 3 4 0.019 (0.48) Ref. A 2 13 14 16 2 0.048 (1.22) 0.046 (1.17) 0.140 (3.56) 0.120 (3.05) Detail A SIDE VIEW 0.118 (3.00) 0.047 (1.19) 0.016 (0.41) Ref. 0.290 (7.37) Ref. 0.027 (0.70) 0.023 (0.58) 0.020 (0.50) Detail A (Scale = 9×) 0.016 (0.41) 13× 0.011 (0.28) 0.020 M 0.51 M C 3 0.021 (0.53) 0.019 (0.48) 10° Ref. All Around 0.056 (1.42) Ref. 0.325 (8.25) 0.320 (8.13) B 0.081 (2.06) 0.077 (1.96) C eSIP-16C (H Package) 3 Dimensions in inches, (mm). All dimensions are for reference. PCB FOOT PRINT 0.118 (3.00) 0.029 Dia Hole 0.062 Dia Pad BACK VIEW 4 0.024 (0.61) 13× 0.019 (0.48) 0.010 M 0.25 M C A B 0.207 (5.26) 0.187 (4.75) 0.210 (5.33) Ref. Notes: 1. Dimensioning and tolerancing per ASME Y14.5M-1994. 2. Dimensions noted are determined at the outermost extremes of the plastic body exclusive of mold flash, tie bar burrs, gate burrs, and interlead flash, but including any mismatch between the top and bottom of the plastic body. Maximum mold protrusion is 0.007 [0.18] per side. 3. Dimensions noted are inclusive of plating thickness. 4. Does not include interlead flash or protrusions. 5. Controlling dimensions in inches (mm). PI-5639-031011 0.076 (1.93) 0.038 (0.97) 0.012 (0.30) Ref. 0.076 (1.93) 0.519 (13.18) Ref. 0.214 (5.44) Ref. LCS700-708 24 www.powerint.com LCS700-708 元件订购信息 • Hiper产品系列 • LCS序列号 • 封装信息 H 塑封eSIP-16C • 引脚封装 G 无卤素和符合RoHS • 带装和卷轴装及其他包装形式 LCS 700 H G - TL 空白 标准配置 25 www.powerint.com 版本B 062011 修订版本 B 注释 日期 06/20/11 初始版本 了解最新信息，请访问我们的网站：www.powerint.com Power Integrations reserves the right to make changes to its products at any time to improve reliability or manufacturability. Power Integrations does not assume any liability arising from the use of any device or circuit described herein. POWER INTEGRATIONS MAKES NO WARRANTY HEREIN AND SPECIFICALLY DISCLAIMS ALL WARRANTIES INCLUDING, WITHOUT LIMITATION, THE IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE, AND NON-INFRINGEMENT OF THIRD PARTY RIGHTS. Patent Information The products and applications illustrated herein (including transformer construction and circuits external to the products) may be covered by one or more U.S. and foreign patents, or potentially by pending U.S. and foreign patent applications assigned to Power Integrations. A complete list of Power Integrations patents may be found at www.powerint.com. Power Integrations grants its customers a license under certain patent rights as set forth at http://www.powerint.com/ip.htm. Life Support Policy POWER INTEGRATIONS PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT OF POWER INTEGRATIONS. As used herein: 1. A Life support device or system is one which, (i) is intended for surgical implant into the body, or (ii) supports or sustains life, and (iii) whose failure to perform, when properly used in accordance with instructions for use, can be reasonably expected to result in significant injury or death to the user. 2. A critical component is any component of a life support device or system whose failure to perform can be reasonably expected to cause the failure of the life support device or system, or to affect its safety or effectiveness. The PI logo, TOPSwitch, TinySwitch, LinkSwitch, DPA-Switch, PeakSwitch, CAPZero, SENZero, LinkZero, HiperPFS, HiperTFS, HiperLCS, Qspeed, EcoSmart, Clampless, E-Shield, Filterfuse, StakFET, PI Expert and PI FACTS are trademarks of Power Integrations, Inc. Other trademarks are property of their respective companies. ©2011, Power Integrations, Inc. Power Integrations全球销售支持网络 全球总部 5245 Hellyer Avenue San Jose, CA 95138, USA. Main: +1-408-414-9200 Customer Service: Phone: +1-408-414-9665 Fax: +1-408-414-9765 e-mail: [email protected] 中国（上海） Rm 1601/1610, Tower 1, Kerry Everbright City No. 218 Tianmu Road West, Shanghai, P.R.C. 200070 Phone: +86-21-6354-6323 Fax: +86-21-6354-6325 e-mail: [email protected] 中国（深圳） Rm A, B & C 4th Floor, Block C, Electronics Science and Technology Bldg., 2070 Shennan Zhong Rd, Shenzhen, Guangdong, China, 518031 Phone: +86-755-8379-3243 Fax: +86-755-8379-5828 e-mail: [email protected] 德国 Rüeckertstrasse 3 D-80336, Munich Germany Phone: +49-89-5527-3910 Fax: +49-89-5527-3920 e-mail: [email protected] 印度 #1, 14th Main Road Vasanthanagar Bangalore-560052 India Phone: +91-80-4113-8020 Fax: +91-80-4113-8023 e-mail: [email protected] 意大利 Via De Amicis 2 20091 Bresso MI Italy Phone: +39-028-928-6000 Fax: +39-028-928-6009 e-mail: [email protected] 日本 Kosei Dai-3 Bldg. 2-12-11, Shin-Yokomana, Kohoku-ku Yokohama-shi Kanagwan 222-0033 Japan Phone: +81-45-471-1021 Fax: +81-45-471-3717 e-mail: [email protected] 台湾 5F, No. 318, Nei Hu Rd., Sec. 1 Nei Hu Dist. Taipei, Taiwan 114, R.O.C. Phone: +886-2-2659-4570 Fax: +886-2-2659-4550 e-mail: [email protected] 欧洲总部 1st Floor, St. James’s House 韩国 East Street, Farnham RM 602, 6FL Surrey GU9 7TJ Korea City Air Terminal B/D, 159-6 United Kingdom Samsung-Dong, Kangnam-Gu, Phone: +44 (0) 1252-730-141 Fax: +44 (0) 1252-727-689 Seoul, 135-728, Korea e-mail: [email protected] Phone: +82-2-2016-6610 Fax: +82-2-2016-6630 e-mail: [email protected] 技术支持热线 World Wide +1-408-414-9660 新加坡 51 Newton Road 技术支持传真 #15-08/10 Goldhill Plaza World Wide +1-408-414-9760 Singapore, 308900 Phone: +65-6358-2160 Fax: +65-6358-2015 e-mail: [email protected] 应用指南AN-55 HiperLCS 产品系列 ™ 设计指南 简介 使用PIXls设计表格的详细设计步骤 HiperLCS是一个将LLC控制器、上管和下管驱动器以及两个半桥 MOSFET集成到一个封装中的集成电路产品系列。 设计表格概述 HiperLCS设计表格是一款非常有用的设计工具，它可以帮助创建 一次性通过的LLC设计，然后迭代参数以达到设计目标。为提高 设计准确性，设计表格采用稳态LLC开关模型，而不是更常用且 过于简单的“基次谐波分析”LLC模型，后者基于纯正弦波形和 相量分析。 本应用指南提供使用HiperLCS器件设计LLC转换器的信息。 范围 本文档适用于具有一定的LLC转换器知识的设计师。本文档将详细 介绍HiperLCS的工作原理，提供高频集成变压器的设计指南以及有 关HiperLCS PIXls设计表格使用方法的指导说明，HiperLCS PIXls设 计表格是PI Expert™套件的一部分。请从www.powerint.com下载最 新版设计软件；或者，如果您已安装此软件，请使用“帮助”菜单 下的“检查最新更新”功能进行更新。 设计表格可提供： LPRI、LRES、CRES和匝数比的起始值 • 变压器圈数和导线线径的起始值 • 变压器电流和磁通密度的计算 • 损耗计算 • 在额定和最小输入电压下的工作频率的计算，以及其他工作参 数的计算 • 对比两个设计的图形 • HiperLCS的无源元件的数值 • HiperLCS数据手册中还提供了应用信息，其中包括对谐振腔值选 取的基本解释以及电路板布局指南。此类信息不再在本文档中重 复介绍，因而数据手册在设计过程中也具有一定的指导作用。 图1是使用此设计表格获得的设计的示例。 380 V B+ R6 2.2 Ω VCC C9 22 nF 630 V D1 UF4005 +12 V R1 976 kΩ 1% R5 4.7 Ω R2 976 kΩ 1% HiperLCS U1 LCS702HG VCC D VCCH C8 330 nF 50 V CONTROL HB R3 976 kΩ 1% 1 DT/BF R10 7.68 kΩ 1% U2B LTV817A R4 20 kΩ 1% C2 4.7 nF 200 V C1 1 μF 25 V C6 1 μF 25 V C5 4.7 nF 200 V R19 143 kΩ 1% B- 图 1. 使用HiperLCS设计表格生成的设计范例 www.powerint.com R20 1.2 kΩ D3 1N4148 R21 4.7 kΩ R12 220 Ω C3 220 nF 50 V C12 47 pF 1 kV 5 L1 150 nH C14 10 μF 35 V C15 10 μF 35 V 24 V C16 470 μF 35 V FL4 IS VREF R8 36.5 kΩ 1% D2 STPS30L60CT FL2,3 OV/UV C20 47 μF 35 V T1 EEL25.4 FL1 RTN R14 7.5 kΩ FB G R9 7.68 kΩ 1% S1/S2 C7 1 nF 200 V R11 24 Ω U2A LTV817A C11 6.2 nF 1.6 kV R23 47 Ω C4 4.7 nF 200 V C13 2.2 nF 250 VAC C10 330 nF 50 V R16 1.5 kΩ C19 3.3 nF 200 V R13 86.6 kΩ 1% R15 1 kΩ R17 22 kΩ C17 2.2 nF 200 V U3 LM431AIM3DR 2% R18 10 kΩ 1% PI-6160-062011 2011年9月 AN-55 应用指南 请注意，对于双路输出设计，本设计表格假定采用“AC叠加” 方式的次级。（有关示例，请参见图4和图5。附录B中的图61、 62和63显示的是非优选的AC叠加替代方案。） 将会计算出一个建议值。该值将出现在输出栏。这些自动计算 得出的数值被建议用于初始设计。设计师随后可以迭代这些数 值，以实现其设计目标。 设计表格的组成分为部分和栏。部分标题以粗体大写表示。栏包 括“参数名称”、“输入”、“信息”、“输出”、“单位” 和“备注”。 在输入栏中没有灰色背景的单元格只是输出项。这些数值是计 算得出的，用户不能直接更改。可以通过更改输入变量来间接 修改这些数值。例如，V BROWNIN从用户输入值VBROWNOUT计算得出 的。要想更改VBROWNIN，则需要先更改VBROWNOUT。 在“输入”栏，带有灰色背景的单元格是用户可以更改的输入数 据。“输出”单元格将反映用户已输入的数据。如果有输入单元 格留空，设计表格将自动计算出建议值。这些数值将显示在相应 的输出单元格。例如，LPRI是一个输入项。如果它留空，设计表格 “信息”栏将显示警告和错误。“备注”栏通常包含对参数的 简短描述。如果出现警告或错误，备注栏则会显示对警告/错误 的解释。 步骤1：输入输入参数 输入输入参数 VBULK_NOM 380 V Vbrownout Vbrownin VOV_shut VOV_restart 280 353 465 448 CBULK 100 uF 额定LLC输入电压 电压跌落阈值电压。如果电压低于此值，HiperLCS将关断。容许值介于 VBULK_NOM的65%和76%之间。设定为65%以获得最大维持时间。 大容量电容的启动阈值 对体电压的OV保护 OV保护后的重启动电压 大容量电容满足维持时间要求的最小值；调整维持时间和Vbulkmin可更改大 容量电容值 tHOLDUP 21.8 ms 大容量电容维持时间 V V V V 图 2. HiperLCS设计表格中的“输入输入参数”部分 VBULK_NOM是额定输入（大容量电容两端）电压。大部分LLC应用都 会采用一个具有固定输出电压的PFC预稳前端。对于最大输入电 压为265 VAC的应用，典型的PFC输出电压设定点为380 VDC。 对于低电压输入范围设计（最大输入电压132 VAC），建议的设 定点是190 VDC。然而对于190 VDC设计，在输出功率相同的情 况下，初级电流是380 VDC设计的两倍。因此，为取得相同的 HiperLCS损耗，必须使用一个RDS-ON为1/4的更大型号器件。输入 电压设定点越大，LLC效率就越高，但会降低PFC效率。 建议HiperLCS的VBULK_NOM范围介于180 V和450 V之间。输入电压 低于此范围将导致效率欠佳。设计表格对额定条件进行计算时 假定输入电压等于VBULK_NOM。 HiperLCS通过连接在其OV/UV引脚上的电阻分压器来检测输入 电压。上电时，随着V BULK的电压升高，HiperLCS将电容两端电 压等于VBROWNIN时开始工作。如果HiperLCS已开始工作而输入电 压在下降，它将在电压等于V BROWNOUT（设计的最小输入电压） 时关断。 VOV_SHUT是输入过压保护的设定点。此功能可在线电压陡升时提 供保护。HiperLCS将在电压超过VOV_SHUT时关断。当VBULK降回到 VOV_RESTART时，它将执行软启动。以下比值是固定不变的： • • • VOV_SHUT 与VOV_RESTART VOV_RESTART 与VBROWNIN VBROWNIN 比VBROWNOUT 如果需要不同的比值，可在OV/UV分压器中添加额外的元件。 VBROWNOUT必须介于VBULK_NOM的65%和76%之间。如果VBROWNOUT的 设定点高于此范围，则VBROWNIN将大于VBULK_NOM，并且HiperLCS 将不会在额定输入电压下启动。如果V BROWNOUT 低于此范围， 则V OV_RESTART设定点将低于V BULK_NOM，因此当输入电压陡升触发 VOV_SHUT关断而后电压再恢复后，HiperLCS将不会重启动。 为获得最大维持时间，应将V BROWNOUT设定为V BULK_NOM的65%。 设计师也可选用高于此电压值的VBROWNOUT。在有些情况下，这样 可以使用具有高漏感的变压器。它还可以降低电压跌落期间的 峰值电流。 设计表格将默认采用以输出功率的66%计算得出的CBULK值（对应 VBULK_NOM = 380 V）。维持时间tHOLDUP是根据CBULK、输入功率、 VBULK_NOM和VBROWNOUT计算得出的维持时间。当PFC关断或AC供电 断电时，tHOLDUP是大容量电容在满载下从VBULK_NOM放电至VBROWNOUT 的时间。如果需要不同的维持时间，可对CBULK输入一个新的数值。 2 版本B 09/11 www.powerint.com AN-55 应用指南 步骤2：输入LLC（次级）输出 输入LLC（次级）输出 VO1 IO1 VD1 PO1 VO2 IO2 VD2 PO2 P_LLC 24.00 6.00 24.0 6.0 0.70 144 0.0 0.0 0.70 0.00 144 V A V W V A V W W 设计表格假定次级绕组采用AC叠加 主输出电压。设计表格假定这是稳压输出 主输出最大电流 主输出中二极管的正向电压 第一路输出的输出功率 第二路输出电压 第二路输出电流 第二路输出中所用二极管的正向电压 第二路输出的输出功率 LLC总的输出功率 图 3. HiperLCS设计表格中的“输入LLC（次级）输出”部分 此设计表格适用于最多两路输出电压的设计。VO1和VO2分别表示 这两个输出电压。如果只有一个输出，可将VO2和IO2留空。对于 双路输出的设计，VO 1用于计算主“谐振参数”部分中所列的 “次级绕组圈数”。VO1和VO2都可以是较高的输出电压，都可 以具有较高的输出电流或功率。请参见图4和图5。 PO1和PO2分别为计算得出的两路输出的额定输出功率。PLLC是计 算出的总输出功率。 Vo1 3T Vo2 3T Vo2 2T 40T IO1和IO2是额定输出电流。VD1和VD2分别指输出二极管的顺向压 降。额定电压30 V的肖特基二极管的顺向压降可能低至0.3 V。 200 V PN二极管的压降可能> 0.8 V。同步整流管的压降可低至 0.05 ~ 0.2 V。 Vo1 2T 40T 2T 3T 2T 3T PI-5359-062411 PI-5360-062411 图 4. 所示为VO1电压大于VO2的电路图。 “次级绕组圈数”始终指VO1，在本例中为 5圈。 “第1部分绕组的圈数”为2圈， “第2部分绕组的圈数”为3圈 “次级绕组圈数”始终指VO1输出绕组的 图 5. 所示为VO2电压大于VO1的电路图。 圈数，在本例中为2圈。 “第1部分绕组的圈数”为2， “第2部分绕组的圈数” 为3圈 步骤3：LCS器件选择 选择LCS器件 Device RDSON (MAX) Coss Cpri PCOND_LOSS TMAX_HS Theta J-HS Expected Junction temperature Ta max Theta HS-A Auto LCS701 1.86 187 40 1.8 90 9.5 107 50 23 ohms pF pF W deg C deg C/W deg C deg C deg C/W LCS器件 所选器件的RDSON（最大值） 所选器件的等效Coss 变压器初级绕组的杂散电容 额定输入电压和满载下的导通损耗 最大散热片温度 结到散热片的热阻（涂有散热膏，但无绝缘垫片） 预期的结温度 预期的最大环境温度 要求的结到环境之间的热阻 图 6. HiperLCS设计表格中的“选择LCS器件”部分 对于给定的负载规格，使用器件输入栏的下拉框中的Auto（自动） 可选择所需最小的LCS器件型号。这样可实现最低成本。针对 250 kHz，所选用的工作频率的最大建议器件型号大约是最小型 号的3倍（RDS-ON的1/3）。如需使用更大型号的器件，建议使用 更低的工作频率，因为大型MOSFET的总C OSS要求具有更长的 ZVS转换时间。 CPRI是与变压器初级并联的寄生电容。COSS与CPRI之和影响LPRI的最 大建议值。总电容越大，要求初级励磁电流越大，以便在低输入 电压下实现ZVS（零电压开关），因此要求LPRI值更低。 R DS-ON(MAX) 用于计算器件损耗P COND_LOSS 。T MAX_HS 为规定允许的 HiperLCS散热片最高温度。此温度、规定的最大环境温度TA-MAX 以及PCOND_LOSS直接会影响到所要求的散热片至环境之间的热阻 θHS-A。散热片的物理尺寸与θHS-A成反比。 3 www.powerint.com 版本B 09/11 AN-55 应用指南 步骤4：LLC谐振参数和变压器的计算 LLC Resonant Parameter and T LLC谐振参数和变压器计算（生成红色曲线） Po Vo f_target Lpar 148 W 24.70 V 250 kHz 291 uH Lpri 364 uH Lres Kratio 72.8 uH 4.0 Cres 5.6 nF Lsec m n_eq 5.203 uH Npri Nsec 50 % 7.48 50.2 6.0 来自LLC转换器的输出，包括二极管损耗 变压器绕组的主输出（包括二极管压降） PFC和LLC所需的满载开关频率。66 kHz到300 kHz，建议值为250 kHz 并联电感。（对于集成变压器，Lpar = Lopen - Lres；对于非集成低漏感变 压器，Lpar = Lmag） 对于集成变压器，此值为初级开路电感；对于非集成低漏感变压器，此值为 初级漏感与串联电感的和。如果将其留空，自动计算将显示在Vnom的80% 下失去ZVS工作所需的感量数值 集成变压器的串联电感或初级漏感；如果将其留空，自动计算将基于K=4 Lpar与Lres的比值。维持K值在2.1 < K < 11之间。首选Lres时，可使K<7 串联谐振电容。红色背景单元格生成红色图形。如果将Lpar、Lres、Cres和 n_RATIO_red_graph留空，它们将由设计表格自动计算得出 主输出一个相位绕组的次级侧电感；测量并输入此值，或调整此值，直到 f_predicted与测量值相匹配 漏感分布因子（初级到次级）。99%表示大部分漏感都在初级侧 LLC等效电路理想变压器的匝数比 初级绕组圈数；如果输入为空，默认值将自动计算得出， 以使f_predicted = f_target f_res f_brownout f_par 250 250 177 112 f_inversion 161 kHz 次级绕组圈数（主输出的每个相位）。默认值是保持BAC<=2000高斯的估计值 额定输入电压和满载下的预期频率；很大程度上受到n_Ratio和初级绕组圈数的 影响 串联谐振频率（由串联电感Lres和C定义） VBULK_MIN和满载下的开关频率 并联谐振频率（由Lpar + Lres和C定义） Vbrownout和满载下的最小频率。将HiperLCS最小频率设为此值。在低于此频 率下工作可导致在增益反转的区域内工作 Vinversion 251 V LLC功率转换电路在达到在低频率增益反转点之前的最小输入电压。最佳值应 等于Vbrownout f_predicted kHz kHz kHz kHz 图 7. HiperLCS设计表格中的“LLC谐振参数和变压器计算”部分 概述 这部分与LLC谐振腔和集成变压器设计有关。它提供有关谐振腔 和变压器的建议值，包括：初级电感、串联电感、谐振电容和变 压器匝数比。当这些输入单元格留空时，这些单元格中将会显示 建议的数值。用户可以覆盖这些值。用户需指定目标额定开关频 率f_TARGET。 这部分可生成功率转换电路的满载工作频率相对于大电容电压变 化的特征曲线（以红色轨迹线显示）。如需查看图形，可单击 设计表格底部的选项卡。图形还将以蓝色轨迹线显示来自“虚拟 变压器试验”部分的结果。 2. 制作一个用于测试的变压器以测量漏感。可以采用与建议的利 兹线具有相同线径的漆包线作为替代品来绕制变压器。利用 设计表格中的“初级”和“次级”部分来帮助选择骨架和利 兹线线规。 3. 在设计表格中输入测得的漏感以确定它是否可以接受（是否 得出2.5 < K RATIO < 7） 其中， K RATIO = L PRI - 1 L RES 注意，设计表格不能以KRATIO < 2或KRATIO > 12执行计算。否则， 将生成一条错误信息。 设计集成变压器和谐振腔的一般程序 1. 使用设计表格确定一个初始设计。检查fRES（串联谐振频率）。 在设计表格中调整NPRI，以便根据需要调整fPREDICTED（额定工 作频率），使其高于或低于fRES。建议fPREDICTED的数值略低于 fRES（工作频率低于谐振频率，输出二极管电流非连续）4-9%。 如果需要更高的f PREDICTED，输入一个较低的谐振电容值以提 高fRES。 4. 如果漏感不可接受，则需修改变压器设计；通过改变初级和 次级绕组圈数，利用“虚拟变压器试验”部分来预测漏感的 数值。如果更改次级绕组圈数，需维持匝数比不变。 5. 在初级绕组中使用利兹线，圈数增加一或两圈来制作一个实 际的变压器。这样做是因为在后面对变压器圈数进行调整时 减少一圈绕组比增加一圈绕组更加容易些。额外的导线可用 来连接电流探头。 4 版本B 09/11 www.powerint.com AN-55 6. 在设计表格中输入实际的NPRI、NSEC、测得的LPRI、LRES和CRES。 7. 在约50%负载点对LLC上电，通过调节输入电压直到初级电流 接近纯正弦（参见本文 档“LLC波形分析”部分中的图25） 来确定电路的在线串联谐振频率，并记录频率和输入电压； 此电压称为VINPUT(RESONANCE)。此时假定波形是正常的，没有因 为布局和变压器次级绕组问题而产生非对称工作。 8. 在设计表格中调整LRES，使其反映实际谐振频率。此值是准确 的，因为它包含了次级侧的寄生电感。 9. 将从步骤7中获得的输入电压暂时输入至VBULK_NOM。 10. 调整设计表格中的LSEC值，直到fPREDICTED和fRES与实际频率相 匹配。 11. 此时，设计表格就具备了一个准确的变压器模型，包括漏感 分布因子‘m’。这样可以提高对“虚拟变压器试验”部分 中变压器所作假设(what-if)变化的预测准确性。 12. 将VBULK_NOM改回额定值。 13. 开路初级电感LPRI影响LLC以完全ZVS工作的电压范围。寻找 由于磁化能量不足而导致轻微ZVS损耗的工作点，工作条件 可以从低压/满载、高压/满载及最小负载的情况开始。（参见 本文档“LLC波形分析”部分中的图30至图33）。必要时， 降低初级电感以扩大ZVS的工作范围，反之亦然。在电压跌 落期间（非稳态）出现部分ZVS损耗是可以接受的，这样是 为了通过采用更大的初级电感来提升效率。检验并确认死区 时间已在低压满载（短转换时间）和高压轻载（长转换时 间）之间达到合理的平衡。（参见本文档“LLC波形分析” 部分中的图29和图34）。更短的死区时间将截断高压轻载下 的转换，导致更早出现高频增益反转和脉冲串模式工作。 14. 如果需要对谐振腔进行更改，应在“虚拟变压器试验”部分 对设计变化进行评估。减少初级绕组圈数可提高fPREDICTED。 增大CRES可降低fRES。注意，对于给定的LPRI，减少初级绕组圈 数将会扩大ZVS的工作范围。 15. 用所要求的变化制作一个新的变压器。如果初始变压器在绕 制时多了一圈或两圈，则需要予以减少。注意，设计表格可 能会要求对信号引脚电阻的数值进行更改。 16. 必要时，可重复步骤3至步骤13。 17. 测量电压跌落期间的热性能、效率、启动电流和初级电流。 根据需要对变压器进行迭代设计。 应用指南 集成变压器等效电路概述 LRES nEQ:1:1 LSEC LPRI LPAR LSEC 此端对端 测量得到的 感量为： 4 × LSEC PI-6488-062411 图 8.“设计表格中使用的“一个漏感”集成变压器等效电路。注意，等效电路匝数 比“nEQ”是虚拟初级绕组圈数与一个相位次级绕组圈数的比值 设计表格所使用的集成变压器等效电路如图8所示。该变压器是 一个理想变压器。其匝数比是n EQ:1:1，其中nEQ是“等效电路匝 数比”。此值始终小于实际的物理匝数比（初级绕组圈数除以次 级绕组圈数）。次级绕组圈数是一个主输出相位（在设计表格中 以VO1表示）的总圈数。LPRI只是变压器的初级开路电感。通过在 一个次级绕组相位短路的情况下测量初级电感，很容易测量出串 联谐振电感LRES。LSEC 由于值非常低，所以不容易测量。它的值 可根据初级电感、初级和次级绕组圈数以及漏感分布因子m（当 LSEC输入单元格留空时，默认值为50%）自动计算出来。要想测 量LSEC，可同时测量两个次级相位上的电感，将其除以4，然后 将所得值输入设计表格。如果用户输入不同的LSEC值，设计表格 将为m计算出新值。如果所输入的L SEC值产生了一个下小于1% 或大于99%的m值，则会显示警告信息。 除了测量实际LSEC的数值以外，用户还可以制作一个变压器并进 行测量，然后在设计表格中调整LSEC值，直到fPREDICTED与实际电路 工作相匹配（假定其他参数LPRI、LRES和CRES都是准确的）。这包 括考虑到从次级绕组，到输出二极管，再到主输出电容的寄生布 局电感的影响。这样可以提高设计表格模型的准确性，同时也可 以提高“虚拟变压器试验”部分中对变压器所做假设(what-if)情 况的准确性，以帮助用户进行迭代设计。 图8中的“一个漏感”模型是另一个更常用、更复杂的集成变压 器等效电路（初级和次级漏感相互分开）的简化版。初级和次级 漏感相互分开的模型称为“两个漏感”模型。这两个模型互相等 效，一个漏感的集成变压器模型可充分描述LLC电路。在这里没 有使用两个漏感的模型，但在附录A中有所描述，仅供参考。 5 www.powerint.com 版本B 09/11 AN-55 应用指南 初级电感量 建议的初级电感量是一个估算值，该值可保证在电压降至额定 V BULK约80%且满载条件下仍能够以ZVS进行工作。随着输入电 压下降，LLC转换器将开始在某个点失去ZVS工作特性，具体取 决于初级电感量。变压器的初级电感量可通过调整磁芯气隙的 大小来改变。调整磁芯的气隙对漏感LRES的影响极小。 建议电感值与目标频率、HiperLCS MOSFET漏极电容(COSS)、 变压器初级杂散电容和额定功率呈函数关系。如果需要在更低的 输入电压下保证完全ZVS工作，则可将初级电感量减小。这样会 增大初级励磁循环电流，从而具有更多的能量给初级电容进行充 放电。缺点是会增加初级损耗，降低额定输入电压下的效率。 开始出现部分ZVS损耗的实际输入电压是无法准确预测的，因为 它很大程度上取决于包括输出二极管电容和次级PCB板布局对称 性在内的诸多因素。不对称会导致一个边沿比另一个边沿更早地 失去ZVS。如果低压工作不是稳态工作条件，则低压下存在部分 ZVS损耗是可以接受的。不建议在稳态条件下出现任何ZVS损耗。 也不建议在非稳态条件下出现严重的ZVS损耗。如果在测试期间 确定在极低输入电压（仍高于VBROWNOUT）下出现部分ZVS损耗是 可以接受的，则可以增大初级电感量。 谐振电感和电容 设计表格中的谐振电感为图8中所示的LRES。它是在一个相位的 次级绕组短路的情况下在初级端测得的。此电感可在串联谐振 频率f SER处与谐振电容CRES发生谐振。如果将其留空，设计表格 会自动计算一个LRES建议值，使得KRATIO为4。 能够使得KRATIO介于2.5和7之间的LRES数值的设计是可以接受的。 如果K RATIO值远高于7，那么所生成的设计将具有低的f BROWNOUT （低压下的工作频率），在电压跌落点时会出现高的峰值电流 和RMS电流，并在轻载下具有更长的转换时间。从电压跌落期 间的磁芯饱和与输出纹波电压的角度来看，低的fBROWNOUT是可以 接受的。不过，轻载下的长转换时间可能会导致过早出现轻载 增益反转点，这样会在中度负载下出现脉冲串工作模式。 下面的值将在这部分进行计算： fPREDICTED：此值是满载和VBULK_NOM下的预计开关频率。匝数比对 此值有最大的影响。在计算建议的匝数比时就是为了使fPREDICTED 等于fTARGET。LLC将在VBULK_NOM下以谐振频率工作。 NPRI：变压器初级绕组圈数。建议值可使LLC在VBULK_NOM下以谐振 频率工作。 NSEC：变压器次级绕组圈数。这是由用户输入的值。如果将其留 空，设计表格将根据所选磁芯以120 mT (p-p)的目标AC磁通密度 (BAC)进行自动计算。 fINVERSION和VINVERSION分别是满载下功率转换电路增益发生反转时的 频率和输入电压。不要将它与轻载增益反转相混淆。此处表示的 是LLC功率转换电路的最大谐振增益。VINVERSION必须小于VBROWNOUT。 注意，ZVS损耗将在输入电压大于VINVERSION时开始。当电压大于 VBROWNOUT时可产生轻微的ZVS损耗，具体取决于LPRI的数值。如果 它未处于稳态条件下，这是可以接受的。 步骤5：RMS电流和电压 RMS电流和电压 IRMS_LLC_Primary Winding 1 (Lower secondary Voltage) RMS current Lower Secondary Voltage Capacitor RMS current Winding 2 (Higher secondary Voltage) RMS current Higher Secondary Voltage Capacitor RMS current Cres_Vrms 0.97 4.8 3.0 0.0 0.0 111 A A A A A V 在满载、额定输入电压(Vbulk)和fnominal_actual下的初级绕组RMS电流 绕组1（较低次级电压）的RMS电流 较低次级电压电容的RMS电流 绕组2（较高次级电压）的RMS电流 较高次级电压电容的RMS电流 在满载和额定输入电压下的谐振电容两端的AC RMS电压 图 9. HiperLCS设计表格中的“RMS电流和电压”部分 这部分计算初级绕组、绕组1、绕组2、输出电容和主谐振电容 中的RMS电流。 6 版本B 09/11 www.powerint.com AN-55 应用指南 步骤6：虚拟变压器试验 -（生成蓝色曲线） 虚拟变压器试验（生成蓝色曲线） New primary turns New secondary turns New Lpri New Cres New estimated Lres New estimated Lpar New estimated Lsec New Kratio New equivalent circuit transformer turns ratio V powertrain inversion new f_res_trial f_predicted_trial IRMS_LLC_Primary Winding 1 (Lower secondary Voltage) RMS current Lower Secondary Voltage Capacitor RMS current Winding 2 (Higher secondary Voltage) RMS current Higher Secondary Voltage Capacitor RMS current 50.2 6.0 364 uH 5.6 nF 72.8 uH 291 5.203 4.0 7.48 251 250 250 0.97 4.8 3.0 4.8 0.0 uH uH V kHz kHz A A A A A 试验变压器的初级绕组圈数；默认值来自谐振部分 试验变压器的次级绕组圈数；默认值来自谐振部分 试验变压器的开路电感；默认值来自谐振部分 串联电容的试验值（如果将其留空，所选的计算值应使f_res = f_target） 试验变压器的Lres估计值 试验变压器的Lpar估计值 次级漏感的估计值 试验变压器的Lpar与Lres的比值 估计的有效变压器匝数比 大容量电容的电压，低于此值将失去ZVS 新的串联谐振频率 新的额定工作频率 在满载、额定输入电压(Vbulk)和f_predicted_trial下的初级绕组RMS电流 流经输出1绕组的RMS电流，假定为半正弦波形 较低次级电压电容的RMS电流 流经输出2绕组的RMS电流；输出1绕组AC叠加在输出2绕组上 较高次级电压电容的RMS电流 图 10. HiperLCS设计表格中的“虚拟变压器试验”部分 这部分用来测试对变压器和谐振参数的更改。计算结果将绘制 在图形选项卡中，可方便地与主谐振参数部分生成的红色迹线 进行比较。用户可对以下变量的默认值（设计表格从“主谐振” 部分复制过来）进行修改，以便检查计算结果：NPRI、NSEC、LPRI 和CRES。计算结果将显示在设计表格中。这部分不影响设计表格 中的其他部分。默认值与主谐振部分的值相同，以使蓝色迹线能 隐藏在红色迹线后面而不被看到。一旦用户覆盖任何值，蓝色 迹线将会显示。请参见图22。 步骤7：变压器磁芯计算 变压器磁芯计算（从谐振参数部分计算） TRANSFORMER CORE CALCULA 变压器磁芯 Ae Ve Aw Bw Loss density Auto MLT N_CHAMBERS EEL25 0.4 3.0 107.9 22.0 200.0 变压器磁芯 cm^2 输入变压器磁芯的截面积 cm^3 输入磁芯的体积 mm^2 窗口面积 mm 骨架总宽度 mW/cm^3 输入在开关频率和BAC下每单位体积的损耗（单位与kW/m^3相同） 3.1 cm 2.0 3.0 mm W_SEP Ploss Bpkfmin 0.6 W 144 mT BAC 204 mT 平均每圈长度 骨架槽数 绕组分隔板厚度（将减小可用绕线面积） 估计的磁芯损耗 最小频率下第一象限的峰值磁通密度 AC峰峰值磁通密度（在f_predicted、Vbulk和满载下计算） 图 11. HiperLCS设计表格中的“变压器磁芯计算”部分 这部分计算磁芯损耗和磁通密度。用户可从下拉框中选择磁芯。 如果将其留空，设计表格将会根据总输出功率自动选择磁芯（假 定工作频率为250 kHz）。对于用户自行选定的磁芯，可以手动输 入覆盖磁芯参数的数值。这些参数包括：磁芯面积(Ae)、磁芯体 积(Ve)、绕组截面窗口面积(AW)、骨架绕线宽度(BW)和平均每圈长 度(MLT)。“谐振部分”中初级和次级绕组圈数（NPRI和NSEC）的 自动计算取决于磁芯选择。 变量nCHAMBERS是指骨架中的绕线槽的数目。典型的集成变压器将 使用两个或三个绕线槽。该数值与变量WSEP（绕组分隔板的厚度） 可用来计算由分隔板所决定的可用绕线空间的损耗程度。这一计 算结果用于自动计算初级和次级绕组线径，并计算绕组损耗。 请参见图12，查看具有2槽式和3槽式绕线结构的骨架的图片。 7 www.powerint.com 版本B 09/11 AN-55 应用指南 图 12. 2槽式（左）骨架和3槽式（右）骨架示例 请参见图13，查看显示2槽式和3槽式骨架以及WSEP为3 mm的骨 架图。 3 mm 2 Chamber Bobbin 3 mm 3 mm 3 Chamber Bobbin PI-6498-061711 图 13. WSEP = 3 mm的2槽式（左）骨架和3槽式（右）骨架示例 8 版本B 09/11 www.powerint.com AN-55 应用指南 步骤8：初级绕组 初级绕组 Npri Primary gauge Equivalent Primary Metric Wire gauge Primary litz strands Primary Winding Allocation Factor AW_P 50.2 44 0.050 170 50 47 初级绕组圈数；在LLC谐振部分确定 用于初级绕组的独立线股规格 采用公制单位的等效线径 利兹线的股数；对于未使用利兹线的初级绕组，设为1 初级绕组窗口分配因子 - 分配到初级侧的绕组空间百分比 % mm^2 初级侧的绕组空间面积 初级绕组的填充率（典型最大填充率为60%） 60% % 55.46 m-ohm/m 电阻率，单位为milli-ohm/m 86.18 m-ohm 25 C下的估计电阻 Fill Factor Resistivity_25 C_Primary Primary DCR 25 C Primary DCR 100 C Primary RMS current ACR_Trf_Primary Primary copper loss AWG mm 115.48 m-ohm 0.97 A 100 C下的估计电阻（约比25 C下的估计电阻高33%） 流经初级绕组的实测RMS电流 184.77 m-ohm 测得的AC电阻（100 kHz下，室温），乘以1.33可达到约100 C绕组温度 85 C下的总初级绕组铜损耗 0.17 W 图 14. HiperLCS设计表格中的“初级绕组”部分 这部分计算建议的初级绕组利兹线线规和股数，并计算其功率 损耗。当相应的输入单元格留空时，建议值将会显示。建议的 初级绕组利兹线线规与fTARGET呈函数关系；频率越高，就要求更 细的利兹线规来确保效率。使用粗线径利兹线的代价是铜损耗 增大和效率降低。使用计算后得到的初级绕组利兹线的建议股 数绕制变压器可达到60%的初级绕组填充率。填充率是总铜线 面积（每股利兹线截面积乘以股数再乘以圈数）与总初级绕组 截面窗口面积(AWP)的比值。 这部分还会同时计算DCR、ACR（与DCR成简单的倍数关系加 以进行计算）以及相应的初级绕组铜损耗。 A B C d 请参考图15进行下列计算： 初级绕线面积 • A WP = ^ A + C h # d • 次级绕线面积 A WS = B # d • 图 15. 3槽式骨架的骨架绕组面积分配示例（通常情况下A = C） 总绕线面积 AW = ^A + B + C h # d • 从而得出初级绕组分配因子： = A WP AW 在更改利兹线线规或股数后，请检查填充率。如果填充率大于 60%，则说明线规可能不适合。 9 www.powerint.com 版本B 09/11 AN-55 应用指南 步骤9：次级绕组1 次级绕组1（较低次级电压或单电压） Output Voltage Sec 1 Turns Sec 1 RMS current (total, AC+DC) Winding current (DC component) Winding current (AC RMS component) Sec 1 Wire gauge Equivalent secondary 1 Metric Wire gauge Sec 1 litz strands Resistivity_25 C_sec1 DCR_25C_Sec1 DCR_100C_Sec1 DCR_Ploss_Sec1 ACR_Sec1 ACR_Ploss_Sec1 Total winding 1 Copper Losses Capacitor RMS current Co1 Capacitor ripple voltage 注 - 功率损耗计算针对次级绕组的每个半绕组 输出电压（假定采用AC叠加绕组） 次级绕组圈数（每相） A 流经输出1绕组的RMS电流，假定为半正弦波形 A 绕组电流的DC分量 A 绕组电流的AC分量 AWG 用于次级绕组的独立线股规格 mm 采用公制单位的等效线径 利兹线采用的股数；对于未使用利兹线的非集成变压器，设为1 m-ohm/m 电阻率，单位为milli-ohm/m m-ohm 25 C下每相的估计电阻（供参考） m-ohm 100 C下每相的估计电阻（约比25 C下的估计电阻高33%） W DC电阻造成的估计功率损耗（两个次级相位） 测得的每相AC电阻（100 kHz下，室温），乘以1.33可达到约100 C绕组 4.78 m-ohm 温度。ACR的默认值是100 C下DCR值的两倍 估计AC铜损耗（两个次级相位） 0.13 W 0.35 W 两个次级相位的总(AC + DC)绕组铜损耗 3.0 A 输出电容的RMS电流 5.1 uF 次级1输出电容 3.0 % 次级1输出电容上的峰峰值纹波电压 24.00 6.00 4.8 3.00 3.70 42 0.060 494 12.00 2.23 2.99 0.22 V 图 16. HiperLCS设计表格中的“次级绕组1”部分 这部分用于单路输出或双路输出的设计。对于双路输出，“次级 绕组1”属于电压较低的那路输出。下面的“次级绕组2”部分属 于输出电压较高的那路输出。请注意，在前面的步骤2部分中所 述的“输入LLC（次级）输出”中，VO1较低的输出电压，也可 能指较高的输出电压。请参见图4和图5。在这两个图中，“第1 部分次级绕组圈数”都为2圈。 可以计算出DC、AC和总（AC加DC）RMS电流。由于设计表格 建议并假定采用AC叠加方式，因此具有较高输出电压的次级绕 组（次级绕组2）中的电流将叠加于次级绕组1（较低输出电压 的绕组）当中。 建议的利兹线线规与开关频率呈函数关系。也可以换用粗线径利 兹线，但这样会降低效率。AC电阻是DC电阻的简单倍数。由此 可以计算出铜损耗。 在计算次级绕组1和次级绕组2的建议利兹线股数时，一起计算可 提高效率。两个绕组之间的最佳空间分配与其圈数和RMS电流呈 函数关系。如果只是单路输出，次级绕组的整个空间都分配给次 级绕组1。用户可以更改第1部分次级绕组的利兹线股数，但如果 更改导致使用有包层利兹线的次级绕组填充率>60%，或者使用 无包层利兹线的次级绕组填充率>75%，则说明绕组可能不适 合。无包层利兹线通常更适用于次级绕组。 电容纹波电压是主输出电容（而不是电源的输出端子）上的峰峰 值电压，以输出电压的百分比表示，可根据电容电流波形的形状 以及在fPREDICTED频率点电容的容抗计算得出。此计算也适用于陶瓷 电容。如果使用电解电容，由于其存在较高的ESR，要求使用更 高容量的电容值。设计表格不会根据ESR来计算纹波电压。设计 表格只是计算可产生3%纹波电压的建议电容值。电容小于此值 将产生更大的纹波电压，这样就会开始对效率造成影响，并显著 增大输出二极管反向电压应力。注意，建议的陶瓷介质电容X5R 在电压作用下会呈现为更小的电容。请查看电容的数据手册， 了解它们在应用中实际电压作用下所呈现的实际电容数值。 10 版本B 09/11 www.powerint.com AN-55 应用指南 步骤10：次级绕组2 次级绕组2（较高次级电压） Output Voltage Sec 2 Turns Sec 2 RMS current (total, AC+DC) Winding current (DC component) Winding current (AC RMS component) Sec 2 Wire gauge Equivalent secondary 2 Metric Wire gauge Sec 2 litz strands Resistivity_25 C_sec2 Transformer Secondary MLT DCR_25C_Sec2 DCR_100C_Sec2 DCR_Ploss_Sec1 ACR_Sec2 ACR_Ploss_Sec2 Total winding 2 Copper Losses Capacitor RMS current Co2 Capacitor ripple voltage 注 - 功率损耗计算针对次级绕组的每个半绕组 输出电压（假定采用AC叠加绕组） AC叠加于次级绕组1上的次级绕组圈数（每相） 0.00 流经输出2绕组的RMS电流；输出1绕组AC叠加在输出2绕组上 4.8 A 绕组电流的DC分量 0.0 A 0.0 A 绕组电流的AC分量 42 AWG 用于次级绕组的独立线股规格 0.060 mm 采用公制单位的等效线径 0 利兹线采用的股数；对于未使用利兹线的非集成变压器，设为1 59292.53 m-ohm/m 电阻率，单位为milli-ohm/m 3.10 cm 平均每圈长度 0.00 m-ohm 25 C下每相的估计电阻（供参考） 0.00 m-ohm 100 C下每相的估计电阻（约比25 C下的估计电阻高33%） 0.00 W DC电阻造成的估计功率损耗（两个次级半绕组） 测得的每相AC电阻（100 kHz下，室温），乘以1.33可达到约100 C绕组温度。 ACR的默认值是100 C下DCR值的两倍 0.00 m-ohm 估计AC铜损耗（两个次级半绕组） 0.00 W 两个次级半绕组的总(AC + DC)绕组铜损耗 0.00 W 0.0 A 输出电容的RMS电流 N/A uF 次级2输出电容 N/A % 次级1输出电容上的峰峰值纹波电压 0.00 V 图 17. HiperLCS设计表格中的“次级绕组2”部分 如果设计只有单路输出，可忽略这部分。这部分涉及双路输出中 具有较高输出电压的次级绕组。对于双路输出设计，设计表格在 计算时假定采用AC叠加方式。“第2部分绕组圈数”中的圈数数 值是指叠绕在次级绕组1上面的圈数。请参见图4和图5。在这两 个图中，“第2部分绕组圈数”为3圈。 步骤11：变压器损耗计算 变压器损耗计算 Primary copper loss (from Primary section) Secondary copper Loss Transformer total copper loss AW_S Secondary Fill Factor 0.17 0.35 0.52 46.59 W W W mm^2 60% % 不包括来自气隙的边缘磁通损耗 85 C下的总初级绕组铜损耗 次级绕组的总铜损耗 变压器的总铜损耗（初级 + 次级） 次级绕组的窗口面积 次级绕组的填充率；有包层利兹线次级绕组的典型最大填充率为60%， 无包层利兹线则为75% 图 18. HiperLCS设计表格中的“变压器损耗计算”部分 这部分计算总的次级绕组铜损耗、总变压器铜损耗、次级绕组 窗口面积(A WS)和次级绕组填充率。截面积是分配给次级绕组使 用的面积，可根据A W、BW、WSEP、nCHAMBERS和初级绕组窗口分 配因子计算得出。次级绕组填充率是所有次级绕组铜线的总截 面积与次级绕组总的可利用面积的比值。 11 www.powerint.com 版本B 09/11 AN-55 应用指南 步骤12：信号引脚电阻值 信号引脚电阻值 Dead Time Burst Mode f_max Auto 320 ns 2 797 kHz f_burst_start 299 kHz f_burst_stop DT/BF pin upper divider resistor DT/BF pin lower divider resistor 349 kHz 7.21 k-ohms 65 k-ohms Rstart 7.21 k-ohms Start up delay 0.0 ms Rfmin C_softstart Ropto OV/UV pin lower resistor OV/UV pin upper resistor 36.0 1.0 3.7 22.0 3.21 k-ohms uF k-ohms k-ohm M-ohm 死区时间 选择脉冲串模式：1、2和3具有迟滞，且有不同的频率阈值 最大内部时钟频率，取决于死区时间设置 脉冲串模式的较低阈值频率，提供迟滞控制。这是在脉冲串关断期间后 重启动时的开关频率 脉冲串模式的上阈值频率；这是在脉冲串关断期间结束时的开关频率 从DT/BF引脚到VREF引脚的电阻 从DT/BF引脚到G引脚的电阻 启动电阻 - 与软启动电容串联的电阻；启动时从FB引脚到VREF引脚的等效电阻 启动延迟；开关开始前的延迟。减小R_START可增大延迟 从VREF引脚到FB引脚的电阻，用于设定最小开关频率；此电阻和Rstart 可决定f_MIN 软启动电容。建议值介于0.1 uF和10 uF之间 与光耦发射极串联的电阻 OV/UV引脚分压器中电压较低的电阻 OV/UV引脚分压器中的总上电阻 图 19. HiperLCS设计表格中的“信号引脚电阻值”部分 这部分计算OV/UV、反馈和DT/BF引脚上电阻的值。请参见图1 中的电路图。 大部分设计都要求死区时间介于300 s和360 ns之间。对于给定设 计，在低压和满载条件下要求短死区时间，而在高压和轻载条件 下要求较长的死区时间。死区时间的选择需要在这两个要求之间 做出平衡。在电压跌落条件下死区时间过长将会造成部分ZVS损 耗，在高压轻载条件下死区时间过短可导致增益反转（高频增益 反转），从而导致过早进入脉冲串工作模式。 fMAX与死区时间之间呈反函数关系： fMAX ^kHz h = 270000 Dead - Time ^nsh 变换器仅在启动时以频率fMAX工作。除启动外，它的开关频率将 不会超过fBURST(STOP)。在启动前和自动重启动关闭期间（大约为一 个131k周期延迟）时，内部的时钟运行频率为fMAX。 有三个脉冲串阈值设置：1、2和3。对应不同的脉冲串模式数值 有不同的fBURST(START)和fBURST(STOP)频率。它们是fMAX的固定分数。请参 阅数据手册。fBURST(STOP)减去fBURST(START)实质上是脉冲串阈值频率 的迟滞。 死区时间和脉冲串模式数是由连接于VREF引脚和地线之间且中 间连接于DT/BF引脚的电阻分压器电阻来设定的。死区时间与流 入DT/BF引脚的电流呈函数关系，该引脚近似为一个电压和电阻 分别为0.66 V和1.1 kΩ的戴维宁等效电路。脉冲串模式数与DT/BF电 压呈函数关系，在VCC启动时引脚呈现高阻抗对电压进行 检测。因此，它与电阻分压器比值呈函数关系。 RSTART应比DT/BF上拉电阻约低10%，以使启动时的初始频率等于 fMAX。这样可降低启动时的初级峰值电流。进一步减小RSTART数值 可产生额外的启动延迟，延迟值可在设计表格中计算显示出来。 该延迟是在VCC上电后第一次启动时除1024周期启动延迟之外的 额外延迟，或者是自动重启动时131k周期启用延迟的额外延迟。 RFMIN + RSTART设定光耦器完全截止时的最小工作频率。最小工作频 率可根据主谐振部分中的fBROWNOUT进行计算。 CSOFTSTART决定启动时间。典型值介于0.1 µF和0.47 µF之间。建议 值是一个最小的可用数值，用于保证初级启动电流（经过7个连 续周期的电流，不是指单个周期的峰值电流）不超过电压跌落时 的初级电流，采用该建议值还可使启动上升时间不小于电源对上 升时间的最低要求。如果所使用的CSOFTSTART容量大于实际所需的 数值，HiperLCS可能无法对此电容进行识别，从而导致其退出启 动模式。请参阅数据手册。 ROPTO电阻是可选的，通过减小注入反馈(FB)引脚的电流可以增强 抗ESD及抗浪涌能力。其最大值应该能使反馈引脚电流大于光耦 器完全饱和且反馈引脚电压为2.0 V时的DT/BF引脚电流。当前1.0版 设计表格中的计算包含一个错误，我们将在下一版本中予以修 正。正确的最大值为： R OPTO ^kXh = 400/ 6^ fMAX /2.48h - 1400/ ^ R FMIN + R START h@ 其中，RFMIN和RSTART以kW为单位，fMAX以kHz为单位。 12 版本B 09/11 www.powerint.com AN-55 应用指南 这样是为了确保设计在启动模式期间能够以fMAX的脉冲串工作方式 实现输出电压的稳压。这种情形会在某些特殊情况下发生，比如 在极高输入电压空载时上电。一旦器件以低于fBURST(STOP)的频率进 行开关，即会退出启动模式。应避免以fMAX的频率进行脉冲串模式 工作，因为它会导致严重的ZVS损耗和极高的内部功率耗散。采 用较小的CSOFT-START电容以及低于谐振频率的额定工作频率有助于 避免此类问题的发生。 R OPTO还能改进正常脉冲串模式工作时的输出纹波。 光耦器负载电阻（图1中的R21）的取值应能使光耦电路在脉冲串 模式和大负载阶跃期间根据需要下拉电流。否则，在光耦器需要 截止时，软启动电容将会降低环路对大信号的响应速度，在脉冲 串模式工作时输出会出现很大的电压纹波，尤其在高压输入情况 下。该电阻的建议数值为4.7 kW。 步骤13：LLC电容分压器电流检测电路 LLC电容分压器电流检测电路 slow current limit fast current limit LLC sense capacitor RLLC sense resistor IS pin current limit resistor IS pin noise filter capacitor IS pin noise filter pole frequency 2.72 4.89 47 22.0 220 1.0 724 A A pF ohms ohms nF kHz 8周期限流点 - 在电压跌落和启动期间检查正半周期 1个周期限流点 - 在启动期间检查正半周期 HV检测电容，与主谐振电容一起形成分流器 LLC电流检测电阻，用于检测检测电容中的电流 当检测R的电压< -0.5V时，限制从检测电阻流入IS引脚的电流 IS引脚旁路电容，与IS引脚限流电容一起形成一个极 此极点可衰减IS引脚信号 图 20. HiperLCS设计表格中的“LLC电容分压器电流检测电路” 建议的慢速流限与额定初级峰值电流成简单的倍数关系。应根据 电压跌落时的实际峰值电流对其进行调整。建议为此值留出15% 的裕量。软启动电容值应足够大，以使启动时的最大七个连续周 期的峰值电流小于电压跌落时的峰值电流。快速流限额定为慢速 流限的1.8倍。启动时第一个周期的峰值电流需要低于此值。最差 情况的启动电流所在的电压为VOV_RESTART时发生，这是HiperLCS 在AC输入电压陡升后进行重启动时大电容两端的电压。 HiperLCS的IS引脚只是检测正向的电流脉冲。大于约-0.6 V的负向 脉冲将被箝位。注意，由于有IS引脚旁路电容和IS引脚串联限流 电阻构成的RC滤波器（图1中的R12和C7）的存在，实际到达IS 引脚的信号可能被衰减。 建议使用一个47 pF的初级电流检测电容。此电容与主谐振电容一 起形成一个分流器。用于设定目标限流值的检测电阻值（图1中 的R11）通过计算可以得出。IS引脚串联的限流电阻用于在初级 电流摆动到负值时将负向电流限定为可以接受的数值。当出现 负电压时，IS引脚特征类似于一个接地反向二极管。最小可接受 的数值为220 W。从而可以在噪声滤波器中使用尽可能大的滤波 电容，以最大限度地抑制噪声IS引脚噪声滤波电容的建议值是 1.0 nF。应确保形成的极点频率足够高，使的电流检测信号不会 被衰减。 照明镇流器应用中普遍使用的“SL”型电容适合用作检测电容， 因为此类电容同时具有较宽的电容值范围、小尺寸、高电流处理 能力、低成本和供货充足等优势。 13 www.powerint.com 版本B 09/11 AN-55 应用指南 步骤14：损耗预算 损耗预算 LCS device Conduction loss Output diode Loss Transformer estimated total copper loss Transformer estimated total core loss Total transformer losses Total estimated losses Estimated Efficiency PIN 1.8 4.2 0.52 0.6 1.1 7.1 95% 151 W W W W W W % W 额定输入电压和满载下的导通损耗 估计的二极管损耗 变压器的总铜损耗（初级 + 次级） 估计的磁芯损耗 总变压器损耗 LLC级总损耗 估计效率 LLC输入功率 图 21. HiperLCS设计表格中的“损耗预算”部分 LCS器件导通损耗根据额定电流和最大RDS-ON计算得出。二极管 损耗根据负载电流和所选二极管的顺向压降计算得出。通过对 铜损耗、磁芯损耗的估算可以得出变压器总的损耗。根据总的 估计损耗及效率可以计算出输入功率。 PI-6562-092111 500 步骤15：检查输入电压相对于频率的变化曲线 450 400 350 VBULK (V) 设计师可单击设计表格底部的图形选项卡，检查输入电压相对 于频率的变化曲线。图形中显示两条迹线。红色迹线由主谐振 部分生成，蓝色迹线由虚拟变压器试验部分生成。VBROWNOUT也 会在图中显示出来。 300 250 200 VBULK vs Frequency (Full Load) VBULK vs Frequency (Trial Transformer) VBULK VBULK (MIN) 150 100 50 0 0 50 100 150 200 250 300 350 Frequency (kHz) 图 22. HiperLCS设计表格中的输入电压相对于频率的变化图形示例。 蓝色迹线来自“虚拟变压器试验 ”部分 步骤16：可选部分：次级圈数计算器 次级绕组圈数和电压居中计算器 V1 V1d1 N1 V1_Actaul V2 V2d2 N2 V2_Actual 24.00 0.70 6.00 24.00 0.00 0.70 0.00 -0.70 V V V V V V 这部分用于帮助您选择次级绕组圈数 - 输出的参数与设计表格中的 任何其他部分没有关联。 目标稳压输出电压Vo1。更改此值可观察到对其它从输出产生的影响 针对Vo1的二极管电压降 针对Vo1的总圈数 预期输出电压 目标输出电压Vo2 针对Vo2的二极管电压降 针对Vo2的总圈数 预期输出电压 图 23. HiperLCS设计表格中的“次级绕组圈数和电压中心值微调计算器” 本部分未关联到设计表格的任何其他部分。它用来帮助设计师选 择双路输出设计中的次级绕组匝数比。请注意，对于有些电压比 例（如5 V和12 V），需要采用更多的圈数来实现所需的电压居中 调整。这通常不会生成一个可接受的变压器设计。针对5 V和12 V 要求，一个可行的解决方案是设计一个分别具有6 V和12 V输出的 LLC，在6 V输出的后面使用一个降压式转换器来产生5 V电压。 因为只需要较小的电压降，因而此类降压式转换器的成本相对较 低，且具有很高的效率。 14 版本B 09/11 www.powerint.com AN-55 应用指南 步骤17：可选部分：独立谐振电感 独立串联电感（仅限于非集成变压器） Separate Series Inductor (For non-integrated transformer Lsep Ae_Ind Inductor turns BP_fnom Expected peak primary current BP_fmin Inductor gauge Equivalent Inductor Metric Wire gauge Inductor litz strands Inductor parallel wires Resistivity_25 C_Sep_Ind Inductor MLT Inductor DCR 25 C Inductor DCR 100 C ACR_Sep_Inductor Inductor copper loss 如果采用集成磁芯则不适用 - 输出的参数与设计表格中的任何其他部分没有关联 72.83 0.53 13 1554 2.7 2900 44 0.050 125.00 1 75.4 7.00 68.6 92.0 uH cm^2 独立电感所需的电感值 电感磁芯截面积 初级绕组圈数 Gauss 用于磁芯损耗计算的AC磁通量（频率在f_predicted且负载处于满载条件下） A 预期峰值初级电流 峰值磁通密度，在最小频率fmin下计算 Gauss AWG 用于初级绕组的独立线股规格 mm 采用公制单位的等效线径 利兹线采用的股数 构成利兹线的并绕线的数量 m-ohm/m 电阻率，单位为milli-ohm/m 平均每圈长度 cm m-ohm 25 C下的估计电阻（供参考） m-ohm 100 C下的估计电阻（约比25 C下的估计电阻高33%） 147.1 m-ohm 0.14 W 测得的AC电阻（100 kHz下，室温），乘以1.33可达到约100 C绕组温度 85 C下的总初级绕组铜损耗 图 24. HiperLCS设计表格中的“独立串联电感”部分 本部分未关联到设计表格的任何其他部分。它用来设计独立的谐 振电感，适用于使用非集成变压器，或者所采用的变压器结构使 得漏感过低，从而使KRATIO大于7的情况。 在使用独立谐振电感时如何使用设计表格的谐振部分 参见前面的图8中设计表格的一个漏感等效电路，显然可以发现： 设计表格的谐振参数部分适用于使用集成变压器的设计。但它也 适用于独立串联电感的设计。 4. 设计表格中的谐振电感感量(LRES)等于独立电感与变压器漏感 感量之和。 5. 设计表格中的初级感量(LPRI)等于独立电感与变压器初级感量 之和。设计表格建议的LPRI数值仍然有效。 6. 设计表格中的等效匝数比(nEQ)小于变压器的实际物理匝数比。 使用独立谐振电感有两种类型的设计： 1. 变压器的漏感接近于零，其谐振电感仅由串联电感形成。 2. 变压器具有一定的漏感。谐振电感由串联电感与变压器初级漏 感之和构成。串联电感增大了变压器的漏感。 变压器漏感接近于零的谐振腔设计 参见前面图8中设计表格的一个漏感等效电路，显然可以发现： 1. 设计表格中的谐振电感感量(LRES)等于独立电感的感量值 2. 设计表格中的并联电感感量(LPAR)等于变压器初级电感感量； 设计表格中的LPRI等于独立电感与变压器初级电感感量之和。 设计表格建议的LPRI数值仍然有效。 3. 设计表格中的等效匝数比(nEQ)等于变压器的实际匝数比。 使用漏感非零的变压器再外加串联电感的谐振腔 在此设计中，总的串联谐振电感量由外加电感及变压器漏感两部 分构成。有时，设计师在试图设计制作一个集成式变压器的过程 中会发现有漏感不足的情况(KRATIO > 7)。如果变压器的几何形状 决定了增大漏感比较困难，则可以考虑添加一个外部的感量。 输入电压可变的设计 对于输入电压可变的设计（如无PFC的180-265 VAC设计）， 可将VBULK_NOM值设定为最小和最大AC电压之间的正中间数值， 以便设计谐振功率转换电路的参数值。首先，应确定最大及最 小的大电容两端电压： V HIGH_LINE = VAC MAX # 1.414 V LOW_LINE = VAC MIN # 1.414 然后，为了确定N PRI 的起始值，将上面两个值的平均值输入 VBULK_NOM。将NPRI 调整为下一个较高的整数值，以使fPREDICTED等于 或稍小于在此大电容电压下的fRES。这样将使LLC在达到低压和高 压中间值时以谐振方式工作。减少初级绕组圈数（在较低电压下 出现谐振）将会： 15 www.powerint.com 版本B 09/11 应用指南 • • • • 减小低压输入时的峰值和RMS电流 增大所要求的初级电感感量，以便在低压下维持ZVS • 这会减小初级谐振循环电流 使输出二极管更多地在连续导通模式下工作 • 这会增加它们的峰值反向电压应力 提高高压下的工作频率 如果VACMIN < VACMAX的70%，建议使VBROWNOUT的设定值接近于 VLOW_LINE： AN-55 任何由主输出供电的恒流(CC)电路都需要在最小输出电压下保持 正常工作。如果最小输出电压非常低，可能需要采用辅助电源对 恒流(CC)电路供电。 功率转换电路将在恒压(CV)和恒流(CC)特征曲线的拐角处具有最 大输出功率，需要将此条件输入设计表格，以便设计功率转换 电路的谐振元件。在恒流(CC)模式下，随着输出电压下降，LLC 将以越来越高的开关频率进行工作。在设计表格中固定功率转 换电路的元件值，然后降低VO1，即可检查输出电压降低时的工 作情况。 V BROWNOUT = 90% # 1.414 # V LOW_LINE 这样做会生成警告信息，但可予以忽略。可能必须禁止B+的欠压 锁存(UVLO)功能，或者在OV/UV引脚的电阻分压器周围增加一些 额外的元件来修改该功能。 通过将建议值复制到输入栏的方法可以将LPRI值固定。分别将高 压和低压的数值输入VBULK_NOM，以检查高压和低压输入时的工作 情况。 输出电压可变或输出有恒流特性要求的设计 电池充电器的应用要求输出有恒压、恒流(CV-CC)特性。此类应 用应对恒流(CC)工作时的最小预期输出电压加以规定。很多电 路可以用来执行恒流反馈功能。请参考Power Integrations网站， 了解所建议的电路。 如果最大与最小输出电压的比例< 1.3×，建议在最大功率点（额定 输出电压和电流）变换器能够以谐振频率或稍低于谐振频率点的 开关频率工作。如果比值大于1.3，建议将最大功率工作的开关 频率设定在高于谐振频率（通过增大NPRI来实现），以便减小在 最小输出电压下工作时所需的频率增加范围。在有些情况下，可 能需要设定NPRI，以使功率转换电路在输出为最小输出电压与最 大输出电压中间点电压时以谐振频率(fPREDICTED = fRES)进行工作。在 极端情况下，在极低输出电压时LCS将不得不以脉冲串模式进 行工作。这是可以接受的折中方式。 16 版本B 09/11 www.powerint.com AN-55 应用指南 LLC波形分析 100 300 200 100 -0 -0 2 2 1 0 1 0 -1 -2 -3 0 1 2 3 4 5 6 Time/μs 7 A -1 -2 -3 8 PI-6464-062711 200 VHB (V) PI-6461-061011 300 400 IPRI (A) IPRI (A) VHB (V) 400 A 0 1 μs / div 1 2 3 4 5 6 Time/μs 7 8 1 μs / div 图 25. 在谐振频率和重负载下工作的VHB和IPRI 图 27. 在稍高于谐振频率和重负载下工作的VHB和IPRI 注意，初级电流接近完美的正弦波形。频率为谐振频率fRES，此条 件下的输入电压为VINPUT(RESONANCE)。 注意，串联谐振电流‘A’在MOSFET开关前没有足够的时间完 成其谐振振铃，而被近似垂直部分（箭头处）截断。ZVS工作正 常。注意电压的斜率。 C 100 300 200 100 -0 -0 2 3 2 1 1 0 -1 -2 -3 A 0 1 B 2 3 4 Time/μs 5 6 7 8 1 μs / div PI-6465-062411 C 200 VHB (V) PI-6462-062411 300 400 IPRI (A) IPRI (A) VHB (V) 400 A B -1 -2 -3 B A 0 2 Time/μs 4 6 8 10 12 2 μs / div 图 26. 在稍低于谐振频率和重负载下工作的VHB和IPRI 图 28. 在低频率、远低于谐振频率下工作的VHB和IPRI波形（接近最小输入电压和 重负载） 注意，串联谐振电流‘A’有“多余的时间”完成其“谐振振铃” 并达到初级励磁电流‘B’。ZVS工作正常。注意电压C的斜率。 谐振振铃‘A’过早结束，励磁振铃‘B’的时间较长。在本示例 中请注意，死区时间稍长于此条件下的最佳值。 17 www.powerint.com 版本B 09/11 AN-55 350 理想的死区时间 300 250 200 250 VHB (V) PI-6475-062411 400 实际的死区时间 IPRI (A) 100 50 0 5.6 5.8 6 6.2 2 0 -2 0 2.5 200 ns / div PI-6466-051911 200 150 3.5 4 4.5 5 5.5 6 6.5 500 ns / div 100 PI-6472-061311 图 31. 显示励磁能量刚刚能够实现完全ZVS的电压波形。请参见箭头。死区时间长 于此条件下的理想值 250 VHB (V) 死区时间需要折中选择；轻载/高压工作要求较长的死区时间。 低压/满载条件要求较短的死区时间。图29显示了死区时间值经过 折中选择后的低压工作情况。此种情况对于非稳态条件是可以接 受的。其波形显示励磁电感中有足够的能量来实现ZVS，原因是 正弦波振铃达到了低于母线负端的电压。在正弦波的平顶部分， 电压被上管MOSFET的体二极管导通所箝位。实际死区时间结束 时，也是MOSFET栅极导通之时。死区时间在低压和满载下最容 易测量，其波形如上所示。 比较上升沿和下降沿的死区时间； 死区时间的不对称可由进入DT/BF引脚的开关噪声所导致，必须 通过改进布局或提高DT/BF旁路电容（留意最大容许值建议） 加以修正。 250 3 Time/μs 图 29. 对开关边沿部分加以放大的低压/满载下的VHB，此条件下的死区时间稍长 于最佳值 VHB (V) 100 -4 6.4 200 150 100 50 0 IPRI (A) Time/µs 200 150 50 0 150 5.4 PI-6467-051911 应用指南 2 0 -2 -4 0 2.5 3 3.5 4 4.5 Time/μs 5 5.5 6 6.5 500 ns / div 图 32. 当有足够的励磁能量用于ZVS时，电压（箭头处）会在电流过零（虚线） 前结束转换 50 IPRI (A) 4 死区时间长于此条件下的理想值。 2 0 -2 -4 0 5 5.5 Time/μs 6 6.6 7 7.7 8 8.8 9 500 ns / div 图 30. 低压/满载下的VHB，其励磁能量不足且死区时间长于最佳值。 “正弦波振铃”的顶部箭头所示部分表明振铃没有达到母线负端 电压。振铃的顶部与电流的过零点相对应（箭头处）。此种情况 对于非稳态条件是可以接受的。如果需要实现完全ZVS，则需减 小初级电感感量。 18 版本B 09/11 www.powerint.com AN-55 100 50 IPRI (A) IPRI (A) 2 0 -2 -4 0 2 4 6 7 Time/μs 10 200 100 2 1 B 0 -1 -2 12 2 μs / div 图 33. 显示低频率（低压）下严重失去ZVS工作的波形，原因是过载或LPRI过高 C 0 1 2 4 3 5 6 Time/μs 7 1 μs / div 图 35. 占空比不对称。占空比等于‘A’除以周期 注意在完成ZVS前电流如何过零（箭头处）。 PI-6476-061011 500 400 此示例波形的占空比为47%，而不是50%。这通常是由于开关噪 声进入反馈引脚造成的。电流波形显示正向峰值和负向峰值具 有不同的幅值。此LLC正在以谐振频率进行工作，但正半周波 形‘B’类似于以高于谐振频率的频率进行工作，而负半周波 形‘C’类似于以低于谐振频率的频率进行工作。 400 300 VHB (V) IPRI (A) 300 -0 4 200 100 300 200 100 -0 2 -0 0.2 0.4 0.6 0.8 Time/μs 1 1.2 1.4 1.6 1.8 2 2.2 200 ns / div 图 34. 轻载、高压工作，具有较长的转换时间且死区时间稍短于最佳值。 箭头所示部分显示转换被截断 随着高压下负载减小或轻载下电压增大，频率将升高，而励磁电 流将减小。这样会增加ZVS转换时间。当转换时间开始大于死区 时间时，ZVS转换将被截断（如图所示）。频率如进一步升高， 将导致增益反转，电源将立即进入脉冲串模式。如果脉冲串模式 出现过早，可通过以下解决方案处理：增加初级绕组圈数或减小 初级电感感量。适当地将fSTART和fSTOP（脉冲串频率阈值）的设定 于接近于此增益反转频率。这就是高频增益反转（请不要与低压 下的低频增益反转混淆）。设定值过高会增加脉冲串模式下的 输出纹波，而且当负载出现阶跃时HiperLCS进入和退出脉冲串 模式的响应性能会下降，因为反馈环路被强制通过更宽的控制 范围波动。 IPRI (A) 0 PI-6474-061311 200 150 A 400 PI-6490-060811 VHB (V) 250 VHB (V) PI-6473-061311 应用指南 1 0 -1 -2 0 0 1 Time/μs 2 3 4 5 6 7 8 1 μs / div 图 36. 因次级绕组不对称导致的电流波形不对称。电压波形的占空比为50% 这种情况可能是由次级布局不佳和不对称造成的，或者是由于没 有将两个变压器次级半绕组缠绕在一起造成的。这些措施对于高 频LLC设计来说至关重要。在本例中，电压是对称的，但正向电 流脉冲和负向电流脉冲看起来具有不同的谐振频率，如箭头所 示。在这种情况下，短路一个相位次级绕组在初级测得的漏感 与短路另一个相位的次级绕组在初级测得的漏感是不相等的。 19 www.powerint.com 版本B 09/11 AN-55 应用指南 PI-6491-060811 VHB (V) 400 300 200 100 IPRI (A) -0 4 2 0 -2 -4 0 2 4 6 8 Time/μs 10 12 2 μs / div 图 37. 即使经过精心布局在低压输入时也会产生比较明显的不对称 注意观察一个边沿（在本例中为上升沿）相对于下降沿更早地失 去了ZVS工作。 20 版本B 09/11 www.powerint.com AN-55 应用指南 HiperLCS的上电与故障排除 在漏极引脚出现高压而变压器与HB引脚断开的情况下，请勿尝试 接通HiperLCS电源。没有感性负载将会导致硬开关，产生MOSFET 的COSS开关损耗，从而造成过热的情况。 1. 禁用OV/UV功能，这样即使在B+电压极低的条件下也可检测 到开关波形。断开OV/UV引脚和B+之间的电阻。在OV/UV引 脚和VCC引脚之间加一个电阻，以使该分压器在VCC为~11V 时向OV/UV引脚施加2.4 V（电压缓升阈值）的电压。如果下 面的分压电阻阻值为20 kΩ，则使用75 kΩ的外加电阻。 2. 使用具有限流功能的直流电源对VCC +12 V施加12 V的电压。 输入电流应低于10 mA。 3. 使用具有限流功能的高压直流可调电源为B+供电。刚开始时 使用较低的电压（大约为10 V - 20 V），限流点设定为0.2 A左 右。检查fMIN状态下的HB引脚开关功能。如果频率未接近fMIN， 检查反馈引脚上的电阻值。 PI-6511-062811 HB Voltage (V) .1 0 10 -.1 0 0 5 Time (μs) Primary Current (A) 20 10 图 38. B+ = 20 V时的半桥电压和电流 4. 将电流探头加在初级绕组上测量初级电流。次级电路为空载 时，应当出现表示励磁电流的三角形波。电源输出应为非常 低的输出电压。HB引脚应当表现为ZVS。开关频率应当介于 fMIN和fSTOP之间。如果开关频率大于fSTOP，则表明元件未退出启 动模式（见数据手册）。一旦开关频率fSW下降到fSTOP以下， 表明上电后退出了启动模式。软启动电容必须足够小，这样 可以使HiperLCS以最小负载通电后，在输出电压达到稳压值 之前退出启动模式。 如果没有开关操作，用探头检测每个引脚的电压： • VCC：>11.4 V • VREF：3.4 V – 如果不是3.4 V，HiperLCS将会因VCC低于UVLO 阈值而处于关断状态 • OV/UV：2.4 V – 3.1 V • IS：< 0.5 V（峰值） • 反馈：0.9 V – 1.4 V，取决于反馈电流。如果为3.4 V， 则HiperLCS处于自动重新启动工作的关断状态，或被OV/UV 或 IS引脚所禁止 • VCCH：相对于地端的测量值应为HB引脚+ 12 V。如果使用差 分探头以HB引脚为参考测量时应大于8.9 V。 • HB引脚：幅值为B-到B+的开关方波（表明ZVS工作）：初级 电流在VHB从低到高转换结束时必须为负值，在从高到低转换 结束时末期必须为正值。测量时确认电流探头未连接反。 5. 缓慢地升高输入电压。三角形初级电流应当增大。HB引脚应 继续显示ZVS工作状态。输出应当上升。空载时，输入功率 应当不超过额定输出功率的1-2%。当输入电压达到45-70% 的额定输入电压时（取决于谐振腔），输出应达到稳压值。 一旦输出达到稳压值，输入电压进一步升高应不会再使输出 电压升高。而频率会随输入电压的增大而上升以维持稳压状 态。此时，由于频率增大，进一步升高输入电压应不会使初 级电流三级波形增大。 6. 在输出端连接一个小负载。由于输出负载的存在，开关频率 应当下降。初级电流应显示标准的LLC波形。在输入电压较 低时，开关频率应当低于谐振频率。（参见本文档“LLC波 形分析”部分中的图28。）确认用于为LLC供电的高压供电 电源没有处于限流工作状态。 7. 将输入电压升高到额定最低输入电压(VBROWNOUT)。将负载升高 到额定值的大约5-10%。将输入电压升高到额定值。（不要 使电源在额定VBROWNOUT以下带很重的负载，因为此时ZVS失 去的工作状态会导致非常高的损耗。）输出应当维持稳压状 态。如果输出开始上升，用探头检测光耦器的发射极。如果 测得的值接近3.2 V，检查反馈引脚电阻。如果低于3.2 V且输 出上升到稳压水平以上，检查光耦器LED电路并确保LED有 足够的电流使光耦的三极管达到饱和。 8. 检查初级波形的对称性和ZVS。输入电压接近额定值时，它的 工作特性应当接近谐振方式。否则，匝数比可能错误。（参见 本文档“LLC波形分析”部分中的图25。） 9. 负载为~10%时，HiperLCS在额定输入电压下不应进入脉冲串 工作模式。缓慢地降低负载并观察频率。有些情况下，即使 负载为空载，输入电压需要调整到高于额定值以上，才能强 制HiperLCS进入脉冲串模式。随着输入电压升高，频率上升 并达到fSTOP，HiperLCS将突然进入脉冲串模式。检查脉冲串 模式的波形。 21 www.powerint.com 版本B 09/11 AN-55 400 fSTART fSTOP 200 0 㛝ކІ䞡䗳⥛ 0 50 Time (ms) 10. 重新使能OV/UV电阻分压器，并检查HiperLCS在VBROWNIN时的 开启以及VBROWNOUT时的关断工作过程。 11. 测量电源在20%负载和额定输入电压条件下的效率。结果应 当略低于目标满载效率。使用热成像仪检查元件是否存在异 常过热点。 12. 在额定输入电压下将负载升高到50%并重复效率和热检测， 然后在100%负载条件下再次测试。 13. 在额定输入电压、满载条件下检查占空比及电流的对称性。 参考本文档“LLC波形分析”部分中的图26以了解具有良好 占空比对称性的工作情况，以及图35中占空比平衡不良的工 作状态的示例。 14. 使用耦合紧密的探头检查主输出电容上的p-p纹波电压，确认 其小于输出电压的3%。如果效率、二极管PIV应力、电容温 升和交叉稳压性能可接受，则可以接受大于3%的纹波电压 结果。 100 PI-6512-067ø411 HB Voltage (V) PI-6468a-062711 应用指南 .3 400 200 Ripple Voltage (V) HB Voltage (V) PI-6469a-062711 图 39. 脉冲串模式下的HiperLCS .2 .1 0 -.1 -.2 -.3 0 0 2.5 5 Time (μs) 图 42. 在满载下输出陶瓷电容两端的输出纹波电压 0 25 Time (μs) 50 HB Voltage (V) PI-6470a-052011 图 40. 以FSTART开始脉冲串工作时的图39展开图 400 200 0 0 25 Time (μs) 15. 随着输入电压降低到V BROWNOUT，检查满载时的HB电压是否 产生正确的ZVS工作特性。如果出现部分ZVS失去的情况， 检查确认死区时间是否过短或过长，或者初级电感感量是 否过高（能量不足以为COSS充电）或者初级电感可否升高。 （参见图29-33）V BROWNOUT 下的部分ZVS失去是可以接受 的。但是，损耗可能会很高，需要加以注意。使用风冷可 以使HiperLCS散热片温度更低些。请注意，电流对称性较 差或占空比对称性较差将会导致初级电压的一个前沿过早 的出现ZVS失去的情况。 16. 测量低压/满载条件下的峰值电流，并调节流限电阻（图1中 的R11），以使计算所得的流限达到~20%以上。 17. 检查部分ZVS失去时死区时间的对称性。比较低电平到高电 平转换时的开关前沿与高电平压到低电平转换时的开关后沿 的死区时间。参见本文档“LLC波形分析”部分中的图37。 18. 检查短路时的初级波形，并确保HiperLCS正确关断，且漏 极电流高于额定ABS MAX的时间不超过460 ns（参见图58 和59）。 50 图 41. 以FSTOP结束脉冲串工作时的图39展开图 22 版本B 09/11 www.powerint.com AN-55 应用指南 19. 陶瓷SMD旁路电容可能非常脆弱，在手工焊接过程中很容 易损坏。存在故障的电容可能会导致误操作。反馈引脚旁 路电容的损坏会导致噪声进入，并造成不良的占空比对称 性。DT/BF引脚旁路电容的损坏会导致死区时间匹配不良 （低电平到高电平转换的开关前沿与高电平压到低电平转 换的开关后沿）。 高频集成变压器设计 工作于180-300 kHz频率的高频集成变压器设计与工作于60-70 kHz 频率的变压器设计差异不大。下面是主要的差异： • 磁芯更小。 • 圈数减少，因此铜线总用量降低。 • 建议使用PC44或同等磁芯材料，而非PC40。在耗损相同的条 件下，PC44在250 kHz时的磁通密度可比PC40高出10-20%。 也可使用PC40或同等材料的磁芯。但PC44可减少磁芯损 耗，而且在某些情况下允许使用更少的圈数和更小的磁芯。 为了获得更高的效率，可使用更高性能的磁芯材料。 • 250 kHz工作时的AC磁通密度应比125 kHz工作时低大约30%。 较高的频率可以减少圈数，使用更小的变压器。 • 次级两半绕组的对称性非常重要 – 强烈建议绕制之前将其相互 绞合。绕组对称性不良会导致每个半次级绕组与初级绕组之间 的漏感不同，因而造成各周期之间的电流对称性不佳、损耗增 大、温度升高且效率降低。（参见本文档“LLC波形分析”部 分中的图36。）相互绞合的次级绕组可显著降低两个次级半绕 组之间的漏感，从而显著降低输出整流管中出现的漏感尖 峰，并改善变压器对称性。可以采用每次短接次级绕组的一个 相位再测量初级绕组上的漏感的方法来检测对称性。如果对 称性良好，两次测得的漏感感量将接近匹配。 • 建议使用更细的利兹线 - 初级绕组使用44号(~0.05 mm)，次级 绕组使用42号(~0.07 mm)。但是，由于与低频率设计相比圈数 更少，磁芯更小，因此总成本会降低。 • 有些情况下，高频率设计要求的漏感感量相对较低，使用2槽 式骨架无法达到。一种解决方案是使用3槽式骨架。参见图12 和46中的2槽式骨架与3槽式骨架比较图，在3槽式骨架中，中 间槽绕制次级绕组，2个串联的初级半绕组位于两个外侧的槽 中。另一种解决方案是使用截面积较大的磁芯。这样绕组圈数 较少，可降低漏感感量。 • 与更短、更接近方形的磁芯相比，平坦的长磁芯/骨架易于产生 较高的漏感感量。 图 43. 从左到右比较EER28、EEL25磁芯（细长）和EFD35扁磁芯。在采用相同绕 组槽数的情况下，细长磁芯和扁磁芯将具有比EER28更大的漏感。所有磁芯 都适用于频率250 kHz、功率~150 W的情况 在变压器设计中应遵循以下指南： • 次级半绕组在缠绕到磁芯上之前，应当相互绞合。 （参见图44） 图 44. 用于次级半绕组的相互绞合的利兹线。这种技术对于改善变压器对称性 （每个半绕组到初级绕组的漏感）和降低由半绕组之间漏感造成的输出 整流管的电压尖峰极为有效 23 www.powerint.com 版本B 09/11 AN-55 应用指南 • 如果有2个输出，每个输出的两个次级半绕组应当相互绞合 （参见图45）。 • VO2 A VO1 B • C D 切勿利兹线束并绕（对于不采用利兹线的变压器可使用多股并 绕的方式绕制）。正确的方法是根据需要使用多股利兹线。 在高漏感的变压器将导线或利兹线束并绕将会导致损耗过高， 因为很强的漏磁通会产生轻微的电压差（原因在于2个线束所 占用的空间不同而造成其有效圈数会有细微差异）。由于有效 圈数较高的导线会强制电流流入另一条导线，因而在两个并绕 的导线之间将会产生很大的循环电流。 由于初级绕组的层与层之间存在很大的电压差，因此初级绕组 的导线最好选用有包层的利兹线。次级绕组通常选用无包层的 利兹线，以达到更好的绕线密度。 PI-6497-062411 图 45. 绕组‘B’和‘C’互相绞合。绕组‘A’和‘D’互相绞合。最后的线束 A+D和B+C不需要互相绞合。但用双线并绕的方式（同时绕制）可提高交 叉稳压性能 • • • 所用的利兹线中各个单股线的绝缘层要能适应脱漆焊工艺 （焊锡能够穿透绝缘层）。 利兹线末端需要正确镀锡。如果焊料无法完全穿透利兹线束， 则会有部分线股无法导电，损耗将会显著增加。测量引脚间的 DC阻抗并在生产中对其加以规定，可以用来检测焊料是否正确 穿透绝缘层。对于高电流次级绕组，采用正确的4线Kelvin测 量方法。 对于高电流次级绕组（例如20 A），不要将利兹线引线端接到 变压器引脚上。将利兹线穿过PCB上的直径较大的圆孔直接焊 接于PCB板的效果要好得多。 图 47. 无包层利兹线（图片上方）和有包层利兹线（图片下方） 谐振腔容差效应 如果集成变压器的机械结构控制的良好，其漏感感量在生产中可 达到比较严格的容差，通常为±5%。由于达到严格的容差，初级 绕组的漏感测量结果可作为变压器初级绕组绕制圈数是否正确的 良好指标。励磁电感感量与磁芯气隙有关，其典型值具有±7%的 较宽容差范围。气隙的容差对漏感感量的影响极其微小。 漏感感量和谐振电容的容差将会影响谐振频率。因为谐振频率 fRES = 1 2#r# L#C 与感量和电容容量的平方根成反比，感量或容量的变化只能使谐 振频率产生一半的变化。例如，电容量或感量的变化为5%，则谐 振频率的变化为2.5%。 图 46. 利兹线次级绕组镀锡并准备插入PCB板开孔的变压器。不要将高电流利兹 线次级绕组引线端接到变压器引脚上 24 版本B 09/11 www.powerint.com AN-55 应用指南 fRATIO = fSW fRES ）是变压器匝数比。谐振电感和电容的容差将会影响fRES，但不会 影响fRATIO。例如，设计按额定值工作时稍低于谐振频率（二极管 以轻微不连续的方式开关），即使漏感感量和电容容量存在容 差，该设计仍将以这种方式继续工作。但工作频率将发生变化。 励磁（变压器初级绕组开路回路）电感量的容差对低压下ZVS失 去的工作点会有显著影响。建议在调节与失去ZVS工作相关的初 级绕组电感量时，应确定允许的最大电感值。这个数值应该在变 压器规格中作为感量的最大值而规定下来。 脉冲串模式的调整 在脉冲串模式下，开关频率升高并达到fSTOP时，HiperLCS只是停 止开关操作。输出电压开始下降，反馈环路控制的频率下降到 fSTART时，开关操作重新开始。由于LLC的开关频率是输入电压和 负载的函数，因此无法设计脉冲串模式使其在负载达到某一固定 阈值时进入脉冲串模式而与输入电压无关。如果必须在低于指定 负载（例如5%）时进入脉冲串模式，则必须在输入电压设定点 容差的整个范围内进行测试。谐振电感量和电容容量的容差也必 须加以考虑。 调谐脉冲串模式的主要考虑因素是设置fSTART。请参阅数据手册。 数据手册的图19和表5显示fSTART是死区时间设置的连续反函数和脉 冲串设置编号的离散函数。由于大多数设计的死区时间在290 ns 到360 ns之间，因此可用fSTART更大程度上取决于脉冲串设置编号 而非死区时间的变化。所以，必要时可使用BT#选择作为“粗调” 设置，而死区时间可用于“微调”。BT3适用于fNOM < ~180 kHz的 设计，BT2适用于180~280 kHz的设计，BT1适用于230 kHz以上 的设计。对于大约为230~280 kHz的范围，BT1和BT2都适用。 将fNOM设置为小于fRES往往可以达到最佳的效率、EMI以及输出二 极管的PIV应力。但是，即使负载为零，此类设计在额定输入电压 下也可能无法进入脉冲串模式。这是因为，开关频率不需要提 高太多就可以保持稳压状态。在更高的输入电压下，可以进入脉 冲串模式。对于fNOM大于fRES的设计，开关频率将会随负载的降低 而迅速升高。 KRATIO较高的设计（谐振电感量较小）还将要求频率随输入电压 和负载变化做出更大幅度的变化。 电源在进入和退出脉冲串模式的过程中都具有迟滞特性。例如， 在空载下，随输入电压升高，电源可能在电压达到410 VDC时进 入脉冲串模式。进入脉冲串模式后，输入电压降低，可能在 390 VDC时退出脉冲串模式。 谐振电容的选择 高频率工作可降低对谐振电容容量的要求。但是，纹波电流要求 仍然是输入电压和功率的函数，不会随工作频率变化很多。电容 供应商只是提供RMS电压随频率变化的曲线，而对纹波电流承 受能力却没有加以规定，如下图48所示。 䖭ѯ㒓ᅲ䰙㸼⼎ⱘᰃ⬉ᆍ 䗮䖛ᘦᅮ⬉⌕ⱘᚙމ 1250 VDC/500 VAC 1000 VAC PI-6510-092111 额定输入电压下对fRATIO影响最大的因素（其中fRATIO定义为 B32653/1250 VDC VRMS 500 100 22 nF 50 47 nF 100 nF 10 103 104 105 106 Hz f 图 48. 谐振电容的工作电压相对于频率的变化曲线示例 对于任何指定频率，可通过图上的电压和阻抗计算出电流： I RMS = 2 # r # f # C # V RMS 图48所示的典型规格中曲线的下坡部分表示电流随频率的变化相 对稳定 – 电容承受电流的能力不会随频率的升高而下降。 输出后置滤波器 图51中的输出后置滤波器由L1和C16构成，它可对陶瓷电容两端 的纹波进行衰减，其p-p值通常为输出电压的2-3%。使用陶瓷输 出电容时，后置滤波器的电解电容在输出阻抗的谐振衰减中扮演 重要角色。 整流管的寄生电容很大，同时轻载死区时间比最佳值短的情况下 （参见图34），也可促使电源更快地进入脉冲串模式。 25 www.powerint.com 版本B 09/11 AN-55 应用指南 即使反馈环路非常慢，也将会因输出阻抗峰值的存在，导致电源 对负载的快速阶跃响应产生振荡。 反馈环路设计 HiperLCS的高频率工作能力使得其设计具有高的环路增益穿越频 率和快速的响应，但是在反馈环路设计时使用陶瓷电容需要特别 注意一些。 陶瓷电容和LLC输出阻抗可在10 kHz到50 kHz频率范围形成一个 阻抗峰值，这取决于电容容值和LLC功率转换电路的特性。对于 反馈环路，此峰值的频率过高，以至于环路无法有效对其衰减。 为了衰减该峰值，需要在后置滤波器中使用电解电容（图51中的 C16）。此电容同时还对上升下降沿变化快速的负载阶跃响应具 有直接影响。 图49中的等效电路图示了LLC转换器的输出阻抗。 此输出阻抗峰值可导致电源不稳定和振荡。阻抗峰值在反馈环路 响应中产生类似的峰值，可在增益/相位图中观察到。 为了衰减该峰值，后置滤波器电解电容的ESR需要低于振荡的特 性阻抗： ESR 1 1 2 # r # fRING # C 其中，fRING是峰值本身的频率，C是陶瓷输出电容。 此电容的容量必须确保振荡频率下的容抗低于ESR的一半。换言 之，电容的“零频率”点必须低于振荡频率的一半： 虚拟R-L R 1 2 # r # ESR # C L C 1 fRING 2 超低ESR电容易于获得较高的“零频率”点，该值大约为10 kHz。 在某些情况下有些过高。在这种情况下，ESR较高或容量较高 的电容器可以更有效地衰减振荡。 PI-6502-062811 图 49. LLC输出阻抗等效电路 “虚拟”串联R-L与功率转换电路参数无关。C是主输出的陶瓷 电容。串联R的数值很低，大约相当于负载阻抗的1-10%。 后置滤波器电感（对于180-250 kHz的设计，感量通常为150-300 nH） 与电解电容的ESR在远高于振荡频率的频率点会形成一个极点， 因此在所关心的频率下可形成虚拟短路，该极点不用于反馈的 补偿。电感在fRING下的阻抗必须远低于ESR。为此，该电感的值 不能随意升高，因为那样将会妨碍电解电容对转换器输出阻抗峰 值衰减能力，并可能产生振荡。 LLC输出阻抗的特性如图50所示。 在实际情况下，电解电容的大小可根据大阶跃负载要求和脉冲串 模式输出纹波性能进行调整。这样的电容将比输出衰减所需的电 容要大些。 谐振峰值 R L 在设计初级和次级反馈电路时需要特别小心，以达到高增益穿越 频率和快速响应的设计目标。请参见图51。 C 电解电容的衰减效应 log Z log f PI-6495-062011 图 50. LLC输出阻抗。虚线表示由后置滤波器中的电解电容产生的衰减效应 26 版本B 09/11 www.powerint.com AN-55 应用指南 TL431电路 图 51. 初级和次级反馈电路 确保串联流限电阻（图51中的R14）足够小，以使TL431饱和时 光耦中的晶体管即使在最低CTR规格时都能够达到饱和，前提是 假定反馈引脚上的电压为2.0 V（最差条件，以fMAX的开关频率进行 脉冲串模式工作），反馈引脚电流 = IFMAX（fMAX下的电流）。如果 DC增益不足，空载、高输入电压下的输出电压将升高到稳压设 定点以上。根据所用TL431的数据手册，R15用于设置其最小电 流。此电流等于光耦中二极管的VF除以R15的值。 R14和R21（光耦器负载）是主要的用于增益设定的元件。R9和 反馈引脚输入电阻（通常为2.5 kΩ构成的并联电阻与R20的总电阻 与R21形成分流器。 如果R21降低或R14升高，AC和DC增益将会下降，设计师必须确 保光耦器中有足够大的增益，以使反馈引脚的电压在IFMAX下达到 2.0 V。 如果需要降低增益，而光耦器的DC增益不足，则可使用跨接于 R21两端的RC串联电路，请参见图51。 VREF U2B 1 kΩ 33 nF R21 4.7 kΩ GROUND PI-6494-062911 图 52. 高频增益降低电路 在很多情况下，当使用图52中的增益降低电路时，应当去掉RC “相位超前”电路（图51中的R16和C19）。 所示数值为典型值。此电路用于在输出阻抗开始向峰值升高的频 率点附近增加一个一极点，以便增加增益裕量（见图50）。 27 www.powerint.com 版本B 09/11 AN-55 应用指南 R17在增益/相位图上只有很小的影响，但可以显著改善启动过冲。 LLC在低输入电压、满载时呈现最大DC和低频增益，因此如果有 任何稳定性的问题都会在此条件下显现出来。应确认LLC不会在 维持时间工作期间突然进入振荡，因为在很低的输入电压下其增 益会增大。 反馈引脚上的旁路电容与反馈引脚的输入阻抗（额定值为2.5 kΩ） 形成一个极点。此极点可在增益穿越频率点（对于250 kHz的设计 通常为2-10 kHz）造成明显的相移。此极点可通过TL431周围的相 位超前RC电路（图51中的R16和C19）加以补偿。 陶瓷旁路电容 最好选用SMD类型的电容作为HiperLCS的旁路电容，因为其体 积小，适合于非常紧凑的布局。陶瓷SMD电容在手工焊接和装配 过程中很容易受到机械损坏。 输出二极管 LLC中的输出二极管峰值反向电压（不计电压尖峰）为 VDS = 15 V ID = 20 A 12 PI-6506-062111 TL431反馈电路的R17和C17电路用于对环路的低频增益特性 （在高频率下，则由R16和C19发挥作用）加以设定。C10是 “软启动结束”电容，可降低启动时的输出电压过冲。R23仅用 于防止C10成为TL431的负载。C10对电路的小信号响应没有影 响，因为与R23的值相比，TL431在其阴极的输出阻抗非常小。 14 VGS, Gate-to-Source Voltage (V) R16和C19形成高频相位超前电路，用于增加相位裕量，升高增 益穿越频率。它的作用与图52中的增益降低电路相反。 ᮁᕫߎⱘ VDS = 0 V 10 ᯊⱘ᳆㒓 VDS = 24 V 8 6 4 2 0 0 20 40 60 80 100 QG Total Gate Charge (nC) 图 53. 所示为典型的栅极电荷曲线（适用于12 V/20 A输出的5 MΩ同步整流 MOSFET）。经过推断可以得出VDS = 0时的曲线。本例中的性能因 数是5 MΩ × 65 nC = 325 pΩ-C • • • 紧凑的PCB布局 – 这样可减少漏感电压尖峰，以便于使用低耐 压的MOSFET，同时可以保证在高频工作时控制器能够准确 检测 次级两个半绕组的PCB布局的对称性对于轻负载下的同步-整 流工作至关重要 优先选用双相位输出的控制器（一个控制器控制两个 MOSFET）。这将极大地减少轻负载下正常工作可能出现的 问题 PIV = 2 # ^VO + V Dh 如果次级半绕组小心布局并相互绞合，且LLC在高输入电压下的 工作频率仅仅是略高于谐振频率，则电压尖峰造成的PIV升高可限 制在20%以内。如果主输出电容上存在明显的开关频率纹波（参 见图42以了解2倍开关频率下的正弦波形），此电压也将升高。 特别低正向电压肖特基二极管在TJ > 85 °C时，经常会由于反向漏 感损耗增加而表现为总损耗增大，因此需要在低于标准肖特基温 度规格以下工作，以获得更高的效率。 同步整流管 同步整流管可以在HiperLCS的设计中使用。高频工作所需的关键 特性包括： • • 控制器具有高频能力 – 信号传播延迟时间长，会降低潜在的效 率提升 用于高频同步整流的MOSFET必须具有很低的QGS。对于给定的 RDS-ON，耐压低的MOSFET其QGS也较低。如果使用QGS与电压 的关系曲线作为参考，而曲线中包含多个VDS值，则使用VDS = 0 的值，因为同步整流用的MOSFET是在VDS = 0时关断的。可以 用QGS × RDS的数值（性能因数）来推断该MOSFET的性能指标。 由于源极接地的N沟道MOSFET栅极驱动是最简单的方法，因而 在多路输出的设计中同步整流不太适合采用AC叠加的变压器叠 加方式。 自举二极管 由于在启动的前几个周期中会出现很高的反向恢复电流，因而 VCCH自举二极管（图1中的D1）需要使用超快速二极管(≤ 75 ns)。 而且需要重新检查高温条件下启动时的反向恢复峰值电流。 辅助电源 给VCC供电的辅助供电电压应稳定在11.4 V（最大VCC启机阈值） 和15 V (VCC ABS MAX)之间。采用简单的齐纳稳压管 + BJT串联 稳压器的效果会非常好，参见图56。如果辅助电源同时还作为 电源的输出，比如5 V待机输出，则需要在辅助电源串联稳压器的 前端连接一个较大的输出电容(220 ~ 470 mF)，以便在待机输出负 载出现突变过程中提供持续能量。在负载突变过程中，待机电源 可能会瞬间停止开关，电容将提供能量以维持VCC电压。 EMI、ESD及浪涌因素的考量 集成变压器具有较低的初次级寄生电容，有助于减小EMI共模电 流。同时也有助于通过ESD测试。 28 版本B 09/11 www.powerint.com AN-55 应用指南 初级绕组的起绕端（位于初级绕组的内部）应连接至HB引脚的 节点。初级绕组另外一端的结束端（靠近外部）应该连接至谐 振电容或B-的节点。HB节点具有很高的dv/dt（上升下降沿变化 快速），dv/dt噪声会以容性耦合的方式耦合至外部，从而增大 EMI。如果该节点位于绕组的内部，其上面的线圈将起到法拉第 屏蔽的作用。 磁芯应电气接地到B-。不要在集成变压器外部使用“外包铜带” （在线圈外部进行短路连接）。它将造成强漏磁通短路、降低效 率并改变变压器工作特性。出于同样的原因，应避免将变压器放 置于靠近金属外壳的位置。 改进抗ESD和共模浪涌能力的其他建议： 辅助电源VCC回路的负端应连接至大容量电容的B-端，而不要连 接至HiperLCS的S引脚。这样做是为了让流经辅助电源变压器的 ESD和浪涌电流能够直接流向大容量电容的B-端进而到达AC输 入端，请参见图55。 图 54. 图中所示为有软导线连接的磁芯接地铜带，此导线可焊接到PCB上的B-节点 好的布局 HiperLCS D AC IN Bulk Capacitor Auxiliary PSU 22 nF 500 V ESD VAUX S 次级返回端 杂散电容 辅助供电的返回端连接至大电解电容的负端 差的布局 HiperLCS D 辅助电源 AC IN Bulk Capacitor 22 nF 500 V ESD VAUX S 次级返回端 杂散电容 ESD / 浪涌电流会在铺铜走线上产生电压降， 扰乱HiperLCS的地线电压 PI-6503-062111 图 55. 辅助电源变压器回路的返回端应连接至大容量电容的B-，以提高抗ESD和抗共模浪涌能力。ESD和浪涌电流 从次级绕组流经变压器杂散电容，最后流回 AC输入端。请参见图56，了解VCC引脚的VAUX连接方法 29 www.powerint.com 版本B 09/11 AN-55 应用指南 辅助电源 VAUX_REGULATED VAUX 5Ω HiperLCS VCC Standby Output Bulk Capacitor 1 µF S 330 µF G PI-6507-062311 图 56. 图示为辅助电源连接至HiperLCS VCC端的连接方式。HiperLCS的S引脚和G引脚是在内部相连的。在进行PCB布局时，不要在外部进行连接。BJT + 齐纳稳压器 如图中所示。5 W电阻与1mF电容提供适当的VCC去耦。330 mF电容在辅助输出发生负载突变时提供能量“维持” HiperLCS的S引脚和G引脚内部相连。在进行PCB布局时，不要 将它们在外部进行连接。BJT + 齐纳稳压器如图56中所示。5 Ω电 阻和1 mF 电容提供适当的VCC去耦。330 mF电容在辅助输出发生 负载突变时 提供能量“维持”。 峰值电流和SOA因素的考量 在假定TJ < 100 °C、VD < 400 VDC且t < 460 ns的情况下进行短 路测试，测得的漏极电流及HB MAX重复电流可以超过容许值。 图58的示例为输出短路的波形。图中LCS700的ABS MAX漏极峰 值重复电流已经被超过。 Y电容在初级侧应走线连接至大容量电容的B-端。 Y连接到大容量电容B-端的走线不得靠近光耦器或反馈以及连接至 DT/BF引脚的PCB走线。如有可能，请在变压器的另一端走线（参 见图57）。这样可降低浪涌电流对反馈引脚电路的感性耦合。 为改善抗浪涌能力，变压器的初级绕组至次级绕组之间、初级 至磁芯以及次级至磁芯之间必须采用加强绝缘。变压器应能够 在额定浪涌电压下通过耐压测试。 Y Capacitor 图 58. 短路波形 图59为放大显示的该波形。 O/P Return Transformer B- Opto HiperLCS 图 57. Y电容的返回端连接至B-。其走线位于一侧具有光耦器和反馈引脚电路的变 压器的另外一侧 30 版本B 09/11 www.powerint.com AN-55 5A 300 ns ID MAX = 4.2 A 0A PI-6527-092111 应用指南 300 V ON OFF 0V Time (500 ns/div) 图 59. 放大显示的图58波形。波形所示为在IMAX超过期间对电流时间测量的正确 方法。当上管MOSFET导通时，电流超过IMAX规定值。“导通”和“关断” 是指上管MOSFET的状态。测得的时间约为300 ns 测量时间必须在MOSFET处于导通状态进行，请参见图59。电流 在标注的测量时间间隔之后会流入下管MOSFET的体二极管， 在此时间间隔不应超过MOSFET的SOA工作范围。在本例中， t = 300 ns，这个时间间隔是可以接受的。 31 www.powerint.com 版本B 09/11 AN-55 应用指南 附录A 两个漏感模型 在此模型中，匝数比等于实际物理匝数比，即初级绕组圈数除以 次级绕组圈数： LLKP n2 × LLKS n:1:1 LSEC LPRI LMAG LSEC PI-6509-062811 图 60. 所示为两个漏感的集成变压器等效电路。它具有独立的初级和次级漏感。 n = 实际匝数比：初级绕组圈数除以次级绕组圈数。LLKP为初级漏感感量， LLKS为次级漏感感量。图中所示次级漏感可通过匝数比n反射到初级 因子‘m’是漏感分布因子，与一个漏感模型和两个漏感模型相 关（参见图8），可根据LLKP和LLKS计算得出： m= L LKP L LKP + n 2 # L LKS m的变化范围是0~100%。>50%的百分比表示在初级绕组两端测 得的总漏感（图8中的LRES）中的大部分都存在于LLKP。如果变压 器气隙的位置距初级绕组更近些，m将增大，LPRI将减小，而LSEC 将增大，与m = 50%相比变压器将需要更多的圈数。 LSEC是作为一个输入参量（留空时将采用默认值），而m是输出 参量。输入准确的测量值LSEC测量值即可计算出实际的m数值， 进而提高设计表格对所有其他参数的计算准确性。 m的有效范围(1-99%)限定了LSEC的有效范围。如果用户输入的LSEC 值不在此有效范围内，则会显示警告信息。 由于nEQ取决于LSEC，而fPREDICTED很大程度上取决于nEQ因此改变LSEC 将会影响fPREDICTED。fPREDICTED的准确性取决于LSEC值的准确性。 32 版本B 09/11 www.powerint.com AN-55 应用指南 附录B 全桥 其它可选的次级绕组结构 图63所示为全桥次级绕组结构。次级电流流经2个串联的二极 管，这会降低效率。二极管电压应力约等于输出电压（而使用中 心抽头次级绕组的二极管电压应力∼ 2 ×输出电压）。基于这些原 因，这种结构适用于输出电压极高的情况。此时，相对于具有两 倍PIV额定值的二极管，具有较低反向耐压额定值的二极管具有 更佳的反向恢复特性。对于高于谐振频率运行的设计来说，二极 管是处于连续导通方式的，而更佳的反向恢复特性则是一项优 势。同时它还具有次级绕组铜线利用率高的优势，但在大部分应 用中，这一优势往往会被总二极管压降的增加所抵消。另一项比 较小的优势是，这种绕组结构不存在次级绕组对称性的问题。 VO1 VO2 PI-6499-061611 图 61. 双输出设计中采用独立次级绕组的次级绕组结构 图61所示的输出结构与AC叠加（图4和图5）方式的绕组结构相比 几乎没有优势，因此不作首选。其交叉稳压性能较差，铜线利用 率不高（在所用总铜量给定的情况下，损耗较高）。只有当VO2 输出电压较低且电流很低的情况下，才会用到这种变压器结构。 它可以不用将引线连接至变压器的多个引脚以流过高电流，而如 果将具有高电流输出的次级引线连接至多个变压器引脚则会增加 损耗。如果VO2输出电压高于VO1，最好直接将其绕组以AC叠加 的方式叠加到VO1绕组上。 VO2 PI-6501-062011 图 63. 全桥次级绕组结构 VO1 PI-6500-061711 图 62. 双输出设计中次级绕组以“DC叠加”方式的次级绕组结构。如果两个输出 不相连，则可将两个绕组悬浮，产生独立的输出 图62所示为次级绕组采用“DC叠加”方式的绕组结构。其效率 比AC叠加方式要低，这是因为VO2负载电流要流经两组输出二极 管，而不像AC叠加方式仅通过一组二极管。这种绕组结构也不是 优选配置。仅在两个输出需要彼此隔离（两个绕组都是相对独立 的输出）的情况下才会使用。 33 www.powerint.com 版本B 09/11 修订版本 注释 日期 A 初始版本 。 06/11 B 修改了图21、47及58。从11页开始重新进行了编号。 09/11 了解最新信息，请访问我们的网站：www.powerint.com Power Integrations reserves the right to make changes to its products at any time to improve reliability or manufacturability. Power Integrations does not assume any liability arising from the use of any device or circuit described herein. POWER INTEGRATIONS MAKES NO WARRANTY HEREIN AND SPECIFICALLY DISCLAIMS ALL WARRANTIES INCLUDING, WITHOUT LIMITATION, THE IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE, AND NON-INFRINGEMENT OF THIRD PARTY RIGHTS. Patent Information The products and applications illustrated herein (including transformer construction and circuits external to the products) may be covered by one or more U.S. and foreign patents, or potentially by pending U.S. and foreign patent applications assigned to Power Integrations. A complete list of Power Integrations patents may be found at www.powerint.com. Power Integrations grants its customers a license under certain patent rights as set forth at http://www.powerint.com/ip.htm. Life Support Policy POWER INTEGRATIONS PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT OF POWER INTEGRATIONS. As used herein: 1. A Life support device or system is one which, (i) is intended for surgical implant into the body, or (ii) supports or sustains life, and (iii) whose failure to perform, when properly used in accordance with instructions for use, can be reasonably expected to result in significant injury or death to the user. 2. A critical component is any component of a life support device or system whose failure to perform can be reasonably expected to cause the failure of the life support device or system, or to affect its safety or effectiveness. The PI logo, TOPSwitch, TinySwitch, LinkSwitch, DPA-Switch, PeakSwitch, CAPZero, SENZero, LinkZero, HiperPFS, HiperTFS, HiperLCS, Qspeed, EcoSmart, Clampless, E-Shield, Filterfuse, StakFET, PI Expert and PI FACTS are trademarks of Power Integrations, Inc. Other trademarks are property of their respective companies. ©2011, Power Integrations, Inc. Power Integrations全球销售支持网络 全球总部 5245 Hellyer Avenue San Jose, CA 95138, USA. Main: +1-408-414-9200 Customer Service: Phone: +1-408-414-9665 Fax: +1-408-414-9765 e-mail: [email protected] 中国（上海） Room 1601/1610, Tower 1 Kerry Everbright City No. 218 Tianmu Road West Shanghai, P.R.C. 200070 Phone: +86-21-6354-6323 Fax: +86-21-6354-6325 e-mail: [email protected] 中国（深圳） Rm A, B & C 4th Floor, Block C, Electronics Science and Technology Bldg., 2070 Shennan Zhong Rd, Shenzhen, Guangdong, China, 518031 Phone: +86-755-8379-3243 Fax: +86-755-8379-5828 e-mail: [email protected] 德国 .. Rueckertstrasse 3 D-80336, Munich Germany Phone: +49-89-5527-3910 Fax: +49-89-5527-3920 e-mail: [email protected] 印度 #1, 14th Main Road Vasanthanagar Bangalore-560052 India Phone: +91-80-4113-8020 Fax: +91-80-4113-8023 e-mail: [email protected] 意大利 Via De Amicis 2 20091 Bresso MI Italy Phone: +39-028-928-6000 Fax: +39-028-928-6009 e-mail: [email protected] 日本 Kosei Dai-3 Bldg. 2-12-11, Shin-Yokomana, Kohoku-ku Yokohama-shi Kanagwan 222-0033 Japan Phone: +81-45-471-1021 Fax: +81-45-471-3717 e-mail: [email protected] 台湾 5F, No. 318, Nei Hu Rd., Sec. 1 Nei Hu Dist. Taipei, Taiwan 114, R.O.C. Phone: +886-2-2659-4570 Fax: +886-2-2659-4550 e-mail: [email protected] 欧洲总部 1st Floor, St. James’s House 韩国 East Street, Farnham RM 602, 6FL Surrey GU9 7TJ Korea City Air Terminal B/D, 159-6 United Kingdom Samsung-Dong, Kangnam-Gu, Phone: +44 (0) 1252-730-141 Fax: +44 (0) 1252-727-689 Seoul, 135-728, Korea e-mail: [email protected] Phone: +82-2-2016-6610 Fax: +82-2-2016-6630 e-mail: [email protected] 技术支持热线 World Wide +1-408-414-9660 新加坡 51 Newton Road 技术支持传真 #19-01/05 Goldhill Plaza World Wide +1-408-414-9760 Singapore, 308900 Phone: +65-6358-2160 Fax: +65-6358-2015 e-mail: [email protected] HiperLCS | Power Integrations English 简体中文 繁體中文 日本語 应用 设计支持 绿色空间 社区 购买 登录 键入搜索内容 RSS 产品 我的PI > 한글 公司信息 主页 产品 LinkZero™ 产品系列 HiperLCS 集成的LLC控制器、高压功率MOSFET及驱动器 LinkSwitch™产品系列 TinySwitch™产品系列 TOPSwitch™产品系列 Hiper™产品系列 HiperLCS™ HiperPFS™ HiperPLC™ HiperTFS™ CAPZero™产品系列 SENZero™ 产品系列 DPA-Switch™ Qspeed™ 产品系列 典型应用电路 - LCD电视机或PC主电源 说明 HiperLCS是一款集成了多功能控制器、高压端和低压端栅极驱动 以及两个功率MOSFET的LLC半桥功率级。图1（上）所示为采 用HiperLCS器件的功率级结构简图，其中LLC谐振电感集成在变 输出功率表 压器中。 产品资料 产品存档 最大实际输出功率1 产品特色 产品 特性 LCS700HG 110 W LCS701HG 170 W 集成了控制器、高压端和低压端栅极驱动以及高压功 率MOSFET的LLC半桥功率级 LCS702HG 220 W 可最多省去30个外围元件 LCS703HG 275 W 降低装配成本并减小PCB布局的环路面积 LCS705HG 350 W LCS708HG 440 W 最高工作频率为1 MHz 大幅降低磁芯尺寸并允许使用SMD陶瓷输出电容 表 1. 输出功率表 全面的故障处理及电流限制 可编程的电压缓升/跌落阈值和迟滞 Sales Info 全球销售支持网络 全球销售代表和分销商 欠压(UV)及过压(OV)保护 可编程的过流保护(OCP) 注释： 1. 最大实际输出功率是器件在正确安装到散热片时、 在90°C的最大散热片温度下所能提供的功率。 短路保护(SCP) 过热保护(OTP) 可编程的死区时间可优化设计并提升效率 可编程的脉冲串模式可在空载条件下维持稳压，并提升轻载 效率 产品资料 应用指南 封装信息 数据手册 可编程的软启动时间及软启动前延迟 适合高功率及高频率的单封装设计 参考设计 可通过夹片快速安装到散热片 外露的散热金属部分与地电位相连 – 封装和散热片之间 不需要绝缘垫片 引脚交错排列，可简化PCB的走线路径并满足高压爬电 要求 与HiperPFS PFC产品配合使用可提供功能完整、高效率、低 元件数的电源解决方案 http://www.powerint.com/zh-hans/products/hiper-family/hiperlcs[2012-2-1 10:42:44] RDK239 参考设计套件*(RDK)：150 W LLC高压DCDC谐振转换器 DER270 设计范例报告(DER)：125 W LLC DC-DC转 换器 DER282 设计范例报告(DER)：100 W超薄(11 mm) LLC DC-DC转换器 注册 HiperLCS | Power Integrations *参考设计套件(RDK)内包括一个工作电源、器件样品、空 应用 高效率电源（80 PLUS银牌、金牌和白金级） 白PCB板、数据手册、完整的工程报告、PI Expert设计软件及其 LCD电视机电源 它相关文档。 LED路灯和室外照明 打印机电源 音频放大器 Terms of Use 隐私权声明 网站地图 RSS摘要 技术支持 联系我们 © 2012 Power Integrations http://www.powerint.com/zh-hans/products/hiper-family/hiperlcs[2012-2-1 10:42:44]