LTC4227-1/LTC4227-2 デュアル理想ダイオードおよび シングル Hot Swapコントローラ 特長 n n n n n n n n n n n n n n 概要 冗長電源用の電力経路と突入電流の制御 パワー・ショットキー・ダイオードに代わる低損失デバイス 電源の入ったバックプレーンに対して安全にホット スワップ可能 動作電圧範囲 : 2.9V ∼ 18V N チャネル MOSFETを制御 1μs 以内でピーク・フォールト電流を制限 ターンオンおよび逆ターンオフ時間 : 0.5μs 回路ブレーカで調整可能な電流制限 発振のないスムーズな切り替え 電流制限フォールトの遅延を調整可能 フォールトおよびパワー状態出力 LTC4227-1:フォールト後にラッチオフ LTC4227-2:フォールト後に自動リトライ 20ピン4mm×5mm QFNおよび 16ピンSSOP パッケージ LTC®4227は、外付けNチャネルMOSFETを制御することに より、2つの電源レール用に理想ダイオードとHot Swap™の 機能を提供します。2 個の高電力ショットキー・ダイオードと関 連のヒートシンクの代わりに、理想ダイオードとして機能する MOSFETを使用することにより、消費電力とボードスペースを 節減します。Hot Swap 制御 MOSFETにより、突入電流を制 限するので、電源の入ったバックプレーンに対しボードを安全 に挿入 /引抜き可能です。また、素早く機能する電流制限と内 蔵の時限回路ブレーカにより、電源出力を短絡フォールトか ら保護します。 LTC4227はMOSFETの順方向電圧降下を制御し、一方の 電源から他方の電源へ発振のないスムーズな電流の移行を 可能にします。理想ダイオードは素早くオンするので、電源切 り替え時の負荷電圧の垂下を小さくします。入力電源が故障 または短絡した場合、高速ターンオフによって逆電流過渡を 最小限に抑えます。 アプリケーション n n n n LTC4227はターンオン/ターンオフ制御が可能で、電源の フォールトとパワーグッドの状態を知らせます。LTC4227-1は ラッチオフ回路ブレーカを搭載しており、LTC4227-2はフォー ルト後に自動リトライを行ないます。 冗長電源 電源ホールドアップ コンピュータ・システムおよびサーバー テレコム・ネットワーク L、LT、LTC、LTM、Linear Technologyおよび Linearのロゴはリニアテクノロジー社の登録商標 です。Hot Swapはリニアテクノロジー社の商標です。他の全ての商標はそれぞれの所有者に 所有権があります。 標準的応用例 Hot Swap 機能付きダイオードORアプリケーション 電力損失と負荷電流 SiR462DP 12V 3.0 SiR462DP 0.006Ω Si7336ADP + 0.1µF 137k CPO1 IN1 DGATE1 CPO2 IN2 DGATE2 SENSE+ 12V 7.6A 100µF SENSE– HGATE OUT ON FAULT PWRGD 20k LTC4227 2.5 POWER DISSIPATION (W) 0.1µF 12V 2.0 DIODE (SBG1025L) 1.5 POWER SAVED 1.0 MOSFET (SiR462DP) 0.5 EN BACKPLANE CONNECTOR CARD CONNECTOR INTVCC 0.1µF D2ON GND TMR 422712 TA01a 0.1µF 0 0 2 4 6 LOAD CURRENT (A) 8 4227 TA01 422712f 1 LTC4227-1/LTC4227-2 絶対最大定格 （Note 1、2） 電源電圧 IN1、IN2 .............................................................–0.3V ～ 24V INTVCC .................................................................–0.3V ～ 7V 入力電圧 ON、EN、D2ON ..................................................–0.3V ～ 24V TMR ............................................... –0.3V ～ (INTVCC ＋0.3V) SENSE+、SENSE– ................................................–0.3V ～ 24V 出力電圧 FAULT、PWRGD ..................................................–0.3V ～ 24V CPO1、CPO2 (Note 3) ........................................–0.3V ～ 35V DGATE1、DGATE2 (Note 3) ................................–0.3V ～ 35V HGATE (Note 4) ..................................................–0.3V ～ 35V OUT ....................................................................–0.3V ～ 24V 平均電流 FAULT、PWRGD ............................................................... 5mA INTVCC ............................................................................ 1mA 動作温度範囲 LTC4227C............................................................. 0°C ～ 70°C LTC4227I .......................................................... –40°C ～ 85°C 保存温度範囲.................................................... –65°C ～ 150°C リード温度（半田付け、10 秒） GN パッケージ ..............................................................300°C ピン配置 OUT HGATE CPO1 DGATE1 TOP VIEW TOP VIEW 20 19 18 17 DGATE1 1 16 CPO1 SENSE– 1 16 NC SENSE+ 2 SENSE– 2 15 HGATE 15 ON SENSE+ 3 14 OUT IN1 3 14 EN IN1 4 13 ON INTVCC 5 12 TMR GND 6 11 D2ON IN2 7 10 PWRGD DGATE2 8 9 21 INTVCC 4 13 TMR IN2 6 11 FAULT 9 10 PWRGD 8 NC 7 CPO2 12 D2ON DGATE2 GND 5 CPO2 GN PACKAGE 16-LEAD PLASTIC SSOP NARROW UFD PACKAGE 20-LEAD (4mm × 5mm) PLASTIC QFN TJMAX = 125°C, θJA = 110°C/W TJMAX = 125°C, θJA = 34°C/W EXPOSED PAD (PIN 21) PCB GND CONNECTION OPTIONAL 発注情報 鉛フリー仕様 テープアンドリール 製品マーキング * パッケージ LTC4227CUFD-1#PBF LTC4227CUFD-1#TRPBF 42271 LTC4227CUFD-2#PBF LTC4227CUFD-2#TRPBF 42272 LTC4227IUFD-1#PBF LTC4227IUFD-1#TRPBF 42271 LTC4227IUFD-2#PBF LTC4227IUFD-2#TRPBF 42272 20-Lead (4mm × 5mm) Plastic QFN -40°C to 85°C LTC4227CGN-1#PBF LTC4227CGN-1#TRPBF 42271 16-Lead Plastic SSOP 0°C to 70°C LTC4227CGN-2#PBF LTC4227CGN-2#TRPBF 42272 16-Lead Plastic SSOP 0°C to 70°C LTC4227IGN-1#PBF LTC4227IGN-1#TRPBF 42271 16-Lead Plastic SSOP -40°C to 85°C LTC4227IGN-2#PBF LTC4227IGN-2#TRPBF 42272 16-Lead Plastic SSOP -40°C to 85°C 20-Lead (4mm × 5mm) Plastic QFN 20-Lead (4mm × 5mm) Plastic QFN 20-Lead (4mm × 5mm) Plastic QFN 温度範囲 0°C to 70°C 0°C to 70°C -40°C to 85°C より広い動作温度範囲で規定されるデバイスについては、弊社へお問い合わせください。* 温度等級は出荷時のコンテナのラベルで識別されます。 鉛ベースの非標準仕様の製品の詳細については、弊社へお問い合わせください。 鉛フリー製品のマーキングの詳細については、http://www.linear-tech.co.jp/leadfree/ をご覧ください。 テープアンドリールの仕様の詳細については、http://www.linear-tech.co.jp/tapeandreel/ をご覧ください。 422712f 2 LTC4227-1/LTC4227-2 電気的特性 l は全動作温度範囲の規格値を意味する。それ以外は TA ＝ 25 Cでの値。注記がない限り、VIN = 12V。 SYMBOL 電源 VIN IIN VINTVCC VINTVCC(UVL) ∆VINTVCC(HYST) PARAMETER Input Supply Range Input Supply Current Internal Regulator Voltage Internal VCC Undervoltage Lockout Internal VCC Undervoltage Lockout Hysteresis 理想ダイオード制御 ∆VFWD(REG) Forward Regulation Voltage (VINn – VSENSE+) ∆VDGATE External N-Channel Gate Drive (VDGATEn – VINn) ICPO(UP) CPOn Pull-Up Current IDGATE(FPU) IDGATE(FPD) IDGATE2(DN) tON(DGATE) tOFF(DGATE) tPLH(DGATE2) Hot Swap 制御 ∆VSENSE(CB) ∆VSENSE(ACL) ∆VHGATE ∆VHGATE(PG) IHGATE(UP) IHGATE(DN) IHGATE(FPD) tPHL(SENSE) tOFF(HGATE) tD(HGATE) tP(HGATE) DGATEn Fast Pull-Up Current DGATEn Fast Pull-Down Current DGATE2 Off Pull-Down Current DGATEn Turn-On Delay DGATEn Turn-Off Delay D2ON Low to DGATE2 High Circuit Breaker Trip Sense Voltage (VSENSE+ – VSENSE–) Active Current Limit Sense Voltage (VSENSE+ – VSENSE–) External N-Channel Gate Drive (VHGATE – VOUT) Gate-Source Voltage for Power Good External N-Channel Gate Pull-Up Current External N-Channel Gate Pull-Down Current External N-Channel Gate Fast Pull-Down Current Sense Voltage (SENSE+ – SENSE–) High to HGATE Low EN High to HGATE Low ON Low to HGATE Low SENSE+ Low to HGATE Low ON High, EN Low to HGATE Turn-On Delay ON to HGATE Propagation Delay CONDITIONS MIN TYP MAX UNITS l 4.5 2.1 30 2 5 2.2 60 18 4 5.6 2.3 90 V mA V V mV l 10 25 40 mV l l l l 5 10 -60 -50 14 14 -120 -110 l 40 7 12 -95 -85 -1.5 1.5 100 0.25 0.2 40 200 0.5 0.5 100 V V µA µA A A µA µs µs µs l 2.9 l l INTVCC Rising IN < 7V, ∆VFWD = 0.1V, I = 0, –1µA IN = 7V to 18V, ∆VFWD = 0.1V, I = 0, –1µA CPO = IN = 2.9V CPO = IN = 18V ∆VFWD = 0.2V, ∆VDGATE = 0V, CPO = 17V ∆VFWD = – 0.2V, ∆VDGATE = 5V D2ON = 2V, ∆VDGATE2 = 2.5V ∆VFWD = 0.2V , CDGATE = 10nF ∆VFWD = –0.2V , CDGATE = 10nF l l l l IN < 7V, I = 0, –1µA IN = 7V to 18V, I = 0, –1µA l 47.5 50 52.5 mV l 60 65 70 mV l l l 4.8 10 3.6 -7 150 7 12 4.2 -10 300 14 14 4.8 -13 500 V V V µA µA l 100 200 300 mA l 0.5 1 µs l l l 20 10 10 100 10 40 20 20 150 20 µs µs µs ms µs l Gate Drive On, HGATE = 0V Gate Drive Off OUT = 12V , HGATE = OUT + 5V Fast Turn-Off OUT = 12V , HGATE = OUT + 5V ∆VSENSE = 300mV, CHGATE = 10nF l l ON = Step 0.8V to 2V l 50 422712f 3 LTC4227-1/LTC4227-2 電気的特性 l は全動作温度範囲の規格値を意味する。それ以外は TA ＝ 25 Cでの値。注記がない限り、VIN = 12V。 SYMBOL 入力/ 出力ピン ISENSE+ ISENSE– VSENSE+(UVL) ∆VSENSE+(HYST) VON(TH) ∆VON(HYST) VON(RESET) VD2ON(TH) ∆VD2ON(HYST) IIN(LEAK) VEN(TH) ∆VEN(HYST) IEN(UP) VTMR(TH) PARAMETER CONDITIONS SENSE+ Input Current SENSE– Input Current SENSE+ Undervoltage Lockout SENSE+ Undervoltage Lockout Hysteresis ON Pin Threshold Voltage ON Pin Hysteresis ON Pin Fault Reset Threshold Voltage D2ON Pin Threshold Voltage D2ON Pin Hysteresis Input Leakage Current (ON, D2ON) EN Pin Threshold Voltage EN Pin Hysteresis EN Pull-Up Current TMR Pin Threshold Voltage SENSE+ = 12V SENSE– = 12V SENSE+ Rising ITMR(UP) ITMR(DN) ITMR(RATIO) IOUT TMRプルアップ電流 TMR Pull-Down Current TMR Current Ratio ITMR(DN)/ITMR(UP) OUT Pin Current VOL VOH IOH IPU tRST(ON) Output Low Voltage (FAULT, PWRGD) Output High Voltage (FAULT, PWRGD) Input Leakage Current (FAULT, PWRGD) Output Pull-Up Current (FAULT, PWRGD) ON Low to FAULT High MIN l l l l ON Rising l l ON Falling D2ON Rising l l l ON = D2ON = 5V EN Rising l EN = 1V TMR Rising TMR Falling TMR = 1V, In Fault Mode TMR = 2V, No Faults l l l l l l l l OUT = 11V, IN = 12V, ON = 2V OUT = 13V, IN = 12V, ON = 2V I = 1mA I = –1µA V = 18V V = 1.5V l l l l l l l TYP 1.2 50 1.9 50 1.235 80 0.6 1.235 80 0 1.185 1.235 40 110 -7 -10 1.198 1.235 0.15 0.2 -75 -100 1.4 2 1.4 2 50 1.9 0.15 INTVCC – 1 INTVCC – 0.5 0 -7 -10 20 10 1.75 10 1.21 40 0.55 1.21 40 MAX UNITS 2.2 100 2.05 90 1.26 140 0.65 1.26 140 ±1 1.284 200 -13 1.272 0.25 -125 2.6 2.7 100 4 0.4 mA µA V mV V mV V V mV µA V mV µA V V µA µA % µA mA V V µA µA µs ±1 -13 40 Note 1：絶対最大定格に記載された値を超えるストレスはデバイスに永続的損傷を与える可 能性がある。長期にわたって絶対最大定格条件に曝すと、デバイスの信頼性と寿命に悪影響 を与える可能性がある。 Note 3: 内部クランプにより、DGATEピンとCPOピンは、INを基準に最小 10V 高い電圧および ダイオード1 個だけ低い電圧に制限される。これらのピンをクランプより高い電圧にドライブ するとデバイスを損傷するおそれがある。 Note 2: デバイスのピンに流れ込む電流は全て正。デバイスのピンから流れ出す電流は全て 負。注記がない限り、全ての電圧はGNDを基準にしている。 Note 4: 内部クランプにより、HGATEピンは、OUTを基準に最小 10V 高い電圧およびダイオード 1 個だけ低い電圧に制限される。このピンをクランプ電圧より高い電圧にドライブするとデバ イスを損傷するおそれがある。 422712f 4 LTC4227-1/LTC4227-2 標準的性能特性 （注記がない限り、TA = 25 C, VIN = 12V。 IN 電源の電流と電圧 INTVCC のロード・レギュレーション 12 VIN = 12V 5 10 VCPO – VIN (∆VCPO) (V) 3 INTVCC (V) 4 IIN (mA) CPO の電圧と電流 6 4 2 VIN = 3.3V 3 2 1 1 0 0 3 6 9 VIN (V) 12 15 0 18 0 –2 –4 –6 ILOAD (mA) GATE DRIVE (∆VHGATE) (V) VDGATE – VIN (∆VDGATE) (V) VIN = 2.9V 2 0 –2 –20 –40 –80 –60 IDGATE (µA) –100 VIN = 12V VIN = 2.9V 6 0.4 4 0 0 –2 –4 –6 –8 –10 –0.4 –12 0 3 6 75 100 422712 G07 12 9 VOUT (V) 100 ACTIVE CURRENT LIMIT DELAY (µs) 66 65 64 –25 0 25 50 TEMPERATURE (°C) 18 アクティブ電流制限遅延と 検出電圧 67 63 –50 15 422712 G06 422712 G05 ACTIVE CURRENT LIMIT SENSE VOLTAGE (mV) CIRCUIT BREAKER TRIP VOLTAGE (mV) 49 0 25 50 TEMPERATURE (°C) 0.8 アクティブ電流制限の 検出電圧と温度 50 –120 VIN = 12V IHGATE (µA) 51 –100 1.2 8 0 –120 52 –80 –60 ICPO (µA) 1.6 10 回路ブレーカの トリップ電圧と温度 –25 –40 OUT の電流と電圧 VOUT = VIN 422712 G04 48 –50 –20 422712 G03 2 0 0 2.0 12 4 –2 –10 –8 IOUT (mA) VSENSE+ = VIN – 0.1V VIN = 18V VIN = 2.9V 2 Hot Swap ゲート電圧と電流 14 10 6 4 422712 G02 ダイオードのゲート電圧と電流 8 VIN = 18V 6 0 422712 G01 12 8 75 100 422712 G08 CHGATE = 10nF 10 1 0.1 50 100 150 200 250 300 SENSE VOLTAGE (VSENSE+ – VSENSE–) (mV) 422712 G09 422712f 5 LTC4227-1/LTC4227-2 標準的性能特性 注記がない限り、TA = 25 C、VIN = 12V。 HGATE のプルアップ電流と温度 –103 –11.0 0.8 –10.5 OUTPUT LOW VOLTAGE (V) –102 TMR PULL-UP CURRENT (µA) HGATE PULL-UP CURRENT (µA) PWRGD、FAULT の 出力 L 電圧と電流 TMR のプルアップ電流と温度 –101 –10.0 –100 –9.5 –9.0 –50 –25 0 25 50 TEMPERATURE (°C) 75 100 –99 0.6 0.4 0.2 –98 –97 –50 –25 0 25 50 TEMPERATURE (°C) 422712 G10 75 100 0 422712 G11 0 1 3 2 CURRENT (mA) 4 5 422712 G12 ピン機能 CPO1、CPO2：チャージポンプの出力。CPO1またはCPO2 から 対応するIN1ピンまたはIN2ピンにコンデンサを接続します。 このコンデンサの値は、理想ダイオード制御の外部 MOSFET のゲート容量 (CISS)の約 10 倍です。このコンデンサに蓄えら れる電荷は、高速ターンオン時にゲートをプルアップするのに 使われます。高速ターンオンが不要であれば、このピンをオー プンのままにしておきます。 EN (UFD パッケージ )：イネーブル入力。このピンを接地して Hot Swap 制御をイネーブルします。このピンが H のとき、 MOSFETはオンすることができません。10μAの電流源がこの ピンをINTVCC よりダイオード1 個だけ下までプルアップしま す。ON が H のときEN が L になると、内部タイマによりデバ ウンスのための100msのスタートアップ遅延が生じ、その後 フォールトがクリアされます。 DGATE1、DGATE2：理想ダイオードMOSFETのゲート・ドラ イブ出力。このピンは理想ダイオード制御の外部 Nチャネル MOSFETのゲートに接続します。内部クランプにより、ゲート 電圧はINを基準に12V 上およびダイオード電圧だけ下に制 限されます。高速ターンオン時、1.5Aのプルアップが CPO か らDGATEを充電します。高速ターンオフ時、1.5Aのプルダウ ンが DGATEをINに放電します。 露出パッド (UFD パッケージ )：露出パッドはオープンのままに するか、デバイスのグランドに接続することができます。 D2ON:オン制御入力。立ち下がりエッジによりIN2 電源経路 の外部理想ダイオードMOSFET がオンし、立ち上がりエッジ でオフします。このピンをIN1からの外部抵抗分割器に接続し て、IN1とIN2 が等しいとき、IN1を優先順位の高い入力電源 にします。 FAULT (UFD パッケージ )：フォールト状態出力。10μAの電流 源によって通常は H に （INTVCC よりダイオード1 個だけ下 に） 引き上げられているオープン・ドレイン出力。外部プルアッ プを使ってINTVCC より上に引き上げることができます。これ は、過電流フォールト・タイムアウト後に回路ブレーカがトリッ プすると L になります。使用しない場合、オープンのままにし ます。 GND：デバイスのグランド。 422712f 6 LTC4227-1/LTC4227-2 ピン機能 HGATE： Hot Swap MOSFETゲート・ドライブ出力。このピン はHot Swap 制御の外部 NチャネルMOSFETのゲートに接 続します。10μAの内部電流源が MOSFETのゲートを充電し ます。内部クランプにより、ゲート電圧はOUTを基準に12V 上およびダイオード電圧だけ下に制限されます。ターンオフ 時、300μAのプルダウンが HGATEをグランドに放電します。 出力の短絡またはINTVCC の低電圧ロックアウトの間、高速 200mAプルダウンが HGATEをOUTに放電します。 IN1、 IN2：正電源入力およびMOSFETゲート・ドライブのリター ン。このピンは外部理想ダイオードMOSFETの電力入力側に 接続します。5V INTVCC 電源は、 内部ダイオードORを介して、 IN1および IN2 から生成されます。このピンで検出される電圧 はDGATEを制御するのに使われます。DGATE が放電すると き、ゲートの高速プルダウン電流はこのピンを通ってリターン します。 INTVCC：内部 5V 電源のデカップリング出力。このピンには 0.1μF 以上のコンデンサが必要です。500μA 未満の外部負荷 をこのピンに接続することができます。 NC (UFD パッケージ )：接続なし。内部で接続されていません。 ON：オン制御入力。1.235Vより高い立ち上がりエッジが外部 Hot Swap MOSFETをオンし、1.155Vより低い立ち下がりエッ ジがそれをオフします。1.235Vより高い立ち上がりエッジが外 部 Hot Swap MOSFETをオンし、1.155Vより低い立ち下がり エッジがそれをオフします。ONピンを0.6Vより下にすると、電 子回路ブレーカをリセットします。 OUT： MOSFETゲート・ドライブのリターン。このピンは外部 Hot Swap MOSFETの出力側に接続します。HGATE が放電 するとき、ゲートの高速プルダウン電流はこのピンを通ってリ ターンします。 PWRGD：電源状態出力。10μAの電流源によって通常は H に （INTVCCよりダイオード1 個だけ下に） 引き上げられている オープン・ドレイン出力。外部プルアップを使ってINTVCC より 上に引き上げることができます。これは、HGATEとOUTの間 のMOSFETゲート・ドライブが 4.2Vのゲート-ソース電圧を 超えると L になります。使用しない場合、オープンのままにし ます。 SENSE+：電流検出の正入力。このピンは外部理想ダイオード MOSFETのダイオードOR出力および電流検出抵抗の入力に 接続します。このピンで検出される電圧を使って、電流制限の モニタを行ない、また、順方向電圧のレギュレーションおよび 逆方向ターンオフのためにDGATEを制御します。 SENSE–：電流検出の負入力。このピンを電流センス抵抗の出 力に接続します。電流制限回路が HGATEピンを制御して、 SENSE+とSENSE– の間の電圧を65mVに制限します。TMR ピンで設定されるフォールト・フィルタ遅延より長い間、検出 電圧が 50mVを超えると、回路ブレーカがトリップします。 TMR：タイマ・コンデンサの端子。このピンとグランドの間にコ ンデンサを接続して、外部 Hot Swap MOSFET がオフする前 の電流制限の12ms/μFの持続時間を設定します。オフ時間の 長さは617ms/μFなので、 2％のデューティ・サイクルになります。 422712f 7 LTC4227-1/LTC4227-2 ブロック図 65mV HGATE + – SENSE+ SENSE– –+ A1 GATE DRIVER 12V IN1 IN2 50mV +– + ECB – OUT 10µA 100µA CPO1 DGATE1 CHARGE PUMP 1 + – GA1 12V INTVCC INTVCC +– –+ 25mV 25mV 100µA CHARGE PUMP 2 + GA2 – CPO2 DGATE2 12V INTVCC 5V LDO D2ON 1.235V 1.235V ON INTVCC 0.6V 10µA EN* 1.235V + – CP3 + – CP4 – + CP1 – + CP2 UV1 DGATE2 OFF UV2 HGATE ON INTVCC FAULT RESET + – + – 2.2V SENSE+ 1.9V NC* 10µA FAULT* LOGIC CARD PRESENCE DETECT INTVCC 10µA INTVCC 100µA 1.235V TMR 0.2V – + CP5 – + CP6 PWRGD GND EXPOSED PAD* 2µA *UFD PACKAGE ONLY 422712 BD 422712f 8 LTC4227-1/LTC4227-2 動作 LTC4227は入力電源のダイオードORとして機能し、電力経 路の外部 NチャネルMOSFET（MD1、MD2 および MH） を制御 することによって突入電流制限と過電流保護を行います。こ れにより、冗長電源から給電されるバックプレーンを備えたシ ステムで、ボードを安全に挿抜することができます。LTC4227 は1個のHot Swapコントローラと2個の独立した理想ダイオー ド・コントローラを備えており、2 個の入力電源をそれぞれ独 立に制御します。 LTC4227 が最初にパワーアップするとき、MOSFETのゲー トは全て L に保 持され、それらをオフ状 態に保ちます。 DGATE2のプルアップはD2ONピンによってディスエーブルす ることができるので、D2ONピンが L のときだけ、DGATE2 は H になります。ゲート・ドライブ・アンプ (GA1、GA2) が、 INピンとSENSE+ ピンの間の電圧をモニタし、それぞれの DGATEピンをドライブします。アンプは、大きな順方向電圧 降下を検出すると、DGATEピンを直ちにプルアップし、理 想ダイオード制御のMOSFETをオンします。理想ダイオード MOSFETは入力電源のダイオードORとして機能するので、 SENSE+ ピンの電圧はIN1ピンとIN2ピンの高い方の電源ま で上昇します。CPOピンとINピンの間に接続された外部コン デンサに蓄えられた電荷が、理想ダイオードMOSFETを短時 間でオンするのに必要な電荷を与えます。デバイスのパワー アップ時に、内部チャージポンプがこのコンデンサを充電しま す。DGATEピンが CPOピンから電流をソースし、INピンおよ び GNDピンに電流をシンクします。 ONピンを H に引き上げ、ENピンを L に引き下げると、 100msのデバウンス・タイミング・サイクルが開始されます。こ のタイミング・サイクル経過後、チャージポンプからの10μA の電流源が HGATEピンをランプアップさせます。Hot Swap MOSFET がオンすると、SENSE+ ピンとSENSE– ピンの間に接 続された外部センス抵抗 (RS)によって設定されるレベルに突 入電流が制限されます。アクティブ電流制限アンプ (A1)は、 電流検出抵抗の両端で65mVになるようにMOSFETのゲー トをサーボ制御します。望むなら、HGATE からGNDにコン デンサを追加して、突入電流をさらに下げることができます。 MOSFETのゲートのオーバードライブ （HGATE からOUTの 電圧） が 4.2Vを超えると、PWRGDピンが L になります。 理想ダイオードMOSFET がオンすると、ゲート・ドライブ・ア ンプが DGATEを制御して、MOSFET 両端の順方向電圧降 下 (VIN – VSENSE+)を25mVにサーボ制御します。負荷電流 により電圧降下が 25mVより大きくなると、ゲート電圧が上昇 し、MOSFETをエンハンスします。大きな出力電流の場合、 MOSFETのゲートは完全にドライブされており、電圧降下は ILOADとMOSFETのRDS(ON) の積に等しくなります。 MOSFET が導通しているとき入力電源が短絡すると、大きな 逆電流が負荷から入力に向けて流れ始めます。ゲート・ドラ イブ・アンプはこの故障状態が現れると直ちにそれを検出し、 DGATEピンをプルダウンして、理想ダイオードMOSFETをオ フします。 電源の出力に過電流フォールトが生じる場合、電流は65mV/ RS に制限されます。TMRピンのコンデンサを充電する100μA によって設定されるフォールト・フィルタの遅延後、回路ブレー カがトリップし、HGATEピンを L にし、Hot Swap MOSFET をオフします。FAULTピンが L にラッチされます。この時点 で、DGATEピンは H のままで、理想ダイオードをオン状態 に保ちます。 内部クランプが、DGATE からINの電圧および CPO からIN の電圧の両方を12Vに制限します。また、同じクランプが CPO ピンとDGATEピンを、INピンよりダイオード電圧だけ下に 制限します。別の内部クランプが HGATE からOUTの電圧を 12Vに制限し、さらに、HGATEピンをOUTピンよりダイオー ド電圧だけ下にクランプします。 LTC4227 への電力は、低損失レギュレータ(LDO) への内部ダ イオードOR 回路を介して、INピンまたはOUTピンのどちらか らか供給されます。 このLDOはINTVCCに5Vの電源を生成し、 LTC4227の内部低電圧回路に給電します。 422712f 9 LTC4227-1/LTC4227-2 アプリケーション情報 高い可用性を要するシステムでは、冗長性をもたせてシステ ムの信頼性を高めるため、多くの場合、並列に接続された電 源やバッテリ・フィードが採用されます。電源のOR 接続用ダ イオードは、これらの電源を負荷ポイントで接続するのに一 般に使われますが、ダイオードのかなりの順方向電圧降下に よる電力損失の代価を払います。LTC4227は、パス素子に外 部 NチャネルMOSFETを使ってこの電力損失を最小にする ので、MOSFET がオンしているときの電源から負荷への電圧 降下を低くすることができます （図 1を参照）。入力ソースの電 圧が出力共通電源電圧よりも下になると、対応するMOSFET がオフするので、理想ダイオードの機能と性能に一致します。 LTC4227は、並列接続された理想ダイオードMOSFETの後 に電流検出抵抗とHot Swap MOSFETを追加することにより、 突入電流制限と過電流保護を備えた理想ダイオードの性能 を向上させています。これにより、 コネクタを損傷することなく、 電源の入っているバックプレーンに対してボードを安全に挿 抜することができます。 内部 VCC 電源 LTC4227はINピンに与えられる2.9V ∼ 18Vの入力電源で 動作することができます。デバイスへの電源は、INTVCC ピン を出力にする低損失レギュレータ(LDO)によって内部で5V に安定化されます。内部ダイオードOR 回路はINピンとOUT ピンの高い方の電源を選択して、LDOを介してデバイスに給 電します。ダイオードOR 方式により、IN 電源が急落またはオ フしたとき、OUTの負荷容量によってデバイスの電源は短時 間動作状態に保つことができます。 低電圧ロックアウト回路は、INTVCC 電圧が 2.2Vを超えるま で、全てのMOSFET がオンするのを防ぎます。0.1μFのバイパ ス・コンデンサをできるだけINTVCC ピンとGNDピンに近づ けて配置することを推奨します。LDOの動作に影響を与えな いように、INTVCC ピンには外部電源を接続しません。500μA 未満の小さな外部負荷をINTVCC ピンに接続することができ ます。 ターンオン・シーケンス OUTピンのボード電 源は外 部 NチャネルMOSFET(MD1、 MD2 および MH)によって制御されます。電源側に並列に接続 された理想ダイオードMOSFETはダイオードORとして機能し、 負荷側のMH は出力の負荷に供給される電力を制御するHot Swapとして機能します。センス抵抗 (RS)は過電流検出のた めに負荷電流をモニタします。HGATEのコンデンサ(CHG)は ゲートのスルーレートを制御して突入電流を制限します。CHG を伴った抵抗 RHG は電流制御ループを補償し、RH はHot Swap MOSFETの高周波数の発振を防ぎます。 MD1 SiR462DP VIN1 12V Z1 SMAJ13A VIN2 12V CCP1 0.1µF MD2 SiR462DP RS 0.006Ω MH Si7336ADP + Z2 SMAJ13A RH 10Ω CCP2 0.1µF CL 680µF 12V 7.6A RHG 47Ω CHG 15nF R2 137k R1 20k CF 10nF CPO1 ON CARD CONNECTOR IN2 DGATE2 SENSE+ SENSE– HGATE INTVCC C1 0.1µF D2ON GND OUT R3 100k R4 100k FAULT PWRGD LTC4227 EN BACKPLANE CONNECTOR IN1 DGATE1 CPO2 TMR CT 0.1µF 422712 F01 図 1．カードに置かれたHot Swap 機能付きダイオードORアプリケーション 422712f 10 LTC4227-1/LTC4227-2 アプリケーション情報 通常の起動時に、理想ダイオードMOSFET が最初にオンし ます。内部で生成される電源 (INTVCC) がその2.2Vの低電 圧ロックアウト・スレッショルドを超えると、直ちに内部チャー ジポンプが CPOピンを充電することができます。理想ダイオー ドMOSFETはダイオードORとして並列接続されているので、 SENSE+ ピンの電圧が IN1ピンとIN2ピンの高い方の電源を 選択します。低い方の入力電源電圧に関連しているMOSFET は、対応するゲート・ドライブ・アンプによってオフします。 Hot Swap MOSFETをオンすることができる前に、100msの デバウンス・サイクルの間 EN が L に留まり、ON が H に留 まって、挿入時のどんな接触バウンスも止んでいるようにする 必要があります。デバウンス・サイクルの終わりに、内部フォー ルト・ラッチがクリアされます。次いで、Hot Swap MOSFETは、 チャージポンプからの10μA 電流源によってHGATEを充電 することにより、オンすることができます。HGATEピンの電圧 は10µA/CHG に等しい勾配で上昇し、電源から負荷コンデン サ(CL)に流れ込む突入電流は次の値に制限されます。 C IINRUSH = L • 10µA CHG Hot Swap MOSFET がオンするとき、OUT 電圧はHGATEの 電圧に追従します。電流検出抵抗 (RS) 両端の電圧が高くな りすぎると、内部電流制限回路によって突入電流が制限され ます。MOSFETのゲートのオーバードライブが 4.2Vを超える と、対応するPWRGDピンが L になって、パワーグッド状態 であることを表示します。OUT が入力電源電圧に達すると、 HGATEは引き続きランプアップを続けます。内部 12Vクラン プが HGATEの電圧をOUTより上に制限します。 理想ダイオードMOSFET がオンすると、ゲート・ドライブ・ア ンプが MOSFETのゲートを制御して、MOSFET 両端の順方 向電圧降下を25mVにサーボ制御します。負荷電流によって 25mVを超える電圧降下が生じていると、MOSFETは完全に オン状態にドライブされており、電圧降下はILOAD • RDS(ON) に等しくなります。 ターンオフ・シーケンス GATEは様々な条件でオフされます。Hot Swap MOSFETの 通常のターンオフは、ONピンをその1.155Vのスレッショルド （ONピンのヒステリシスは80mV） より下にするか、またはEN ピンをその1.235Vのスレッショルドより上にすることにより開 始されます。さらに、回路ブレーカをトリップするほど長く過電 IN1 SENSE+ CP01 VOLTAGE 10V/DIV DGATE1 CP02 DGATE2 5ms/DIV 422712 F02 図 2．理想ダイオード・コントローラの起動波形 ON 5V/DIV HGATE 10V/DIV OUT 10V/DIV PWRGD 10V/DIV 50ms/DIV 422712 F03 図 3．Hot Swapコントローラの起動シーケンス 流フォールトが持続すると、Hot Swap MOSFETもオフします。 通常は、LTC4227は、300μAの電流シンクでHGATEピンを グランドに引き下げてMOSFETをオフします。 INTVCC がその低電圧ロックアウト・スレッショルド(2.2V)よ り下になると、全てのMOSFET がオフします。DGATEピンは 100μAの電流でINピンよりダイオード1個分下までプルダウン され、HGATEピンは200mAの電流によってOUTピンにプル ダウンされます。D2ONを1.235Vより上にすると、DGATE2 が 100μAの電流によって L に引き下げられ、IN2の電源経路 の理想ダイオードMOSFET がオフします。 ゲート・ドライブ・アンプは理想ダイオードMOSFETを制御 して、入力電源が SENSE+ より下になると逆電流を防ぎま す。入力電源が急落すると、ゲート・ドライブ・アンプは、IN が SENSE+ より25mV 低くなったたことを検出するや否や、高速 プルダウン回路によって理想ダイオードMOSFETをオフしま す。入力電源がもっと緩やかに低下すると、ゲート・ドライブ・ アンプはMOSFETを制御して、SENSE+ をINより25mV 下に 維持します。 422712f 11 LTC4227-1/LTC4227-2 アプリケーション情報 EN によるボードの検出 ENピンが L になったときON が H であって、ボードが接続 されていることを示すと、LTC4227は接触デバウンスのため に100msのタイミング・サイクルを開始します。ボードを挿入す るとき、ENピンにバウンスがあるとタイミング・サイクルが再ス タートします。100msのタイミング・サイクルの終わりに、内部 フォールト・ラッチがクリアされます。タイミング・サイクルの終 わりにENピンが L のままだと、HGATE が 10μAの電流源 で充電され、Hot Swap MOSFETをオンします。 ENピンが H になってボードが取り外されたことを示すと、 20μsの遅延の後、HGATEピンが 300μAの電流シンクでプル ダウンされ、Hot Swap MOSFETをオフします。ラッチされた フォールトはクリアされません。 過電流フォールト LTC4227は回路ブレーカ機能付きの調整可能な電流制限を 備えており、短絡や過度の負荷電流に対して外部 MOSFET を保護します。外部センス抵抗 (RS)の電圧が、電子回路ブ レーカ(ECB)とアクティブ電流制限 (ACL)アンプによってモニ タされます。TMRピンで設定されるフォールト・フィルタ遅延 より長い時間センス抵抗両端の電圧が ∆VSENSE(CB) (50mV) を超えると、電 子 回 路ブレーカが HGATE からOUT への 200mAの電流によってHot Swap MOSFETをオフします。 ECBスレッショルド∆VSENSE(CB) の1.3 倍であるACLスレッ ショルド∆VSENSE(ACL) (65mV)を検出電圧が超えると、アク ティブ電流制限が開始されます。Hot Swap MOSFETのゲー トはACLアンプによる制御の下に置かれ、出力電流が安定 化されてセンス抵抗両端のACLスレッショルドを維持しま す。この時点で、TMRピンのコンデンサを充電する100μA の電流により、フォールト・フィルタがタイムアウトを開始しま す。TMRピンの電圧がそのスレッショルド(1.235V)を超える と、HGATE が 300μAによってグランドに引き下げられ、外部 MOSFETがオフし、 それに関連したFAULTが L になります。 Hot Swap MOSFET がオフした後、TMRピンのコンデンサが そのスレッショルドが 0.2Vに達するまで2μAのプルダウン電 流によって放電します。これに、TMRピンの14タイミング・サイ クルに相当するクールオフ時間が続きます。ラッチオフするデ バイス(LTC4227-1)の場合、ONピンを L にするか、または ENピンを H から L にトグルしてラッチされたフォールトをク リアするまで、HGATEピンの電圧はクールオフ時間が終了し ても再スタートしません。自動リトライのデバイス(LTC4227-2) の場合、クールオフ時間が終了するとラッチされたフォールト が自動的にクリアされ、HGATEピンが充電を再スタートし、 MOSFETをオンします。12V出力の過電流フォールトを図 4に 示します。 12V出力に、図 5に示されているような厳しい短絡フォールト が生じた場合、出力電流は数十アンペアに急増することがあ ります。LTC4227は1μs 以内に応答し、HGATE からOUTの 電圧をゼロボルトに引き下げて、電流を制御下に置きます。 RHGとCHG のネットワークにより、Hot Swap MOSFETのゲー トはほとんど即座に回復し、電子回路ブレーカがタイムアウト するまで電流がアクティブに制限されます。電源ピンの寄生イ ンダクタンスにより、バイパス・コンデンサのない入力電源は 高電流サージの間急落し、次いで電流が遮断されると上方 向にスパイクを生じる可能性があります。入力コンデンサがな い場合に、2つの電源のための、Z1、RSNUB1 およびCSNUB1と、 Z2、RSNUB2 および CSNUB2 で構成される入力電源過渡変動 サプレッサを図 9に示します。 OUT 10V/DIV HGATE 10V/DIV ILOAD 20A/DIV 200µs/DIV 422712 F04 図 4．12V 出力の過電流フォールト OUT 10V/DIV HGATE 10V/DIV ILOAD 20A/DIV 2µs/DIV 422712 F05 図 5．12V 出力の重度の短絡 422712f 12 LTC4227-1/LTC4227-2 アプリケーション情報 アクティブ電流ループの安定性 HGATEピンのアクティブ電 流ループは、外 部 Nチャネル MOSFETの寄生ゲート容量によって補償されます。これ以 外の補償部品は通常不要です。CISS ≤ 2nFのMOSFETを選 択した場合、HGATEピンに接続されたRHGとCHG の補償 ネットワークが必要とされる可能性があります。CHG の値は、 出力負荷容量に許容される突入電流に基づいて選択されま す。出力の短絡によるゲートの高速プルダウン後、CHG に直 列に接続された抵抗 (RHG) が、アクティブ電流制限のための MOSFETゲートの復旧を加速します。最適性能を得るため、 CHG の値は100nF 以下、RHG は10Ω ∼ 100Ωにします。 TMRピンの機能 TMRピンからGNDに接続した外部コンデンサ(CT)は、電源 の出力がアクティブに電流制限されているとき、フォールト・ フィルタとして機能します。センス抵抗両端の電圧が回路ブ レーカのトリップ・スレッショルド(50mV)を超えると、TMR が 100μAでプルアップされます。それ以外は、2μAで引き下げら れます。1.235VのTMRスレッショルドを超えるとフォールト・ フィルタがタイムアウトし、対応するFAULTピンが L になり ます。フォールト・フィルタの遅延、つまり回路ブレーカの時間 遅延は次のとおりです。 tCB = CT • 12[ms/µF]. 回路ブレーカのタイムアウト後、TMRピンのコンデンサは、 1.235VのTMRスレッショルドから0.2Vに達するまで2μAで プルダウンされます。次いで、TMRピンのコンデンサの100μA の電 流による充 電と、2μAの電 流による0.2V への放 電か らなる14クーリング・サイクルを完了します。そのポイントで、 「フォールトのリセット」のセクションで説明されているよう に、フォールトがクリアされていれば、HGATEピンの電圧はス タートアップすることができます。クールオフ時間の間にラッチ されたフォールトがクリアされると、対応するFAULTピンが H になります。過電流フォールト後のMOSFETの全クール オフ時間は次のようになります。 tCOOL = CT • 11[s/µF] クールオフ時間経過後、ラッチされたフォールトがクリアされ ないと、フォールトがクリアされるまでクーリング・サイクルが 継続します。 クールオフ時間経過後、 ラッチオフ・デバイス(LTC4227-1)の場 合、フォールトがクリアされた場合だけHGATEピンをプルアッ プすることができます。自動リトライのデバイス(LTC4227-2) の場合、クールオフ時間が終了するとラッチされたフォールト が自動的にクリアされ、HGATEピンの電圧が再スタートでき ます。 フォールトのリセット(LTC4227-1) ラッチオフ・デバイス(LTC4227-1)の場合、回路ブレーカがト リップした後、過電流フォールトがラッチされ、FAULTピンが L にアサートされます。Hot Swap MOSFETだけがオフし、 理想ダイオードMOSFETは影響を受けません。 ラッチされたフォールトをリセットし、出力を再スタートするに は、ONピンを100μs 以上 0.6Vより下にしてから、1.235Vより 上にします。ONピンの立ち下がりエッジでフォールト・ラッチ がリセットし、FAULTピンがデアサートします。ONが再度 H になると、HGATEピンの電圧が再スタートする前に100ms のデバウンス・サイクルが開始されます。ENピンを H にし てから再度 L にトグルしてもフォールトをリセットしますが、 FAULTピンは100msのデバウンス・サイクルの終わりに H に なり、その後、HGATEピンの電圧が上昇を開始します。全て の電源をINTVCC 低電圧ロックアウト・スレッショルド(2.2V) より下にすると、全てのMOSFET がオフし、全てのフォールト・ ラッチをリセットします。電源のどれかが INTVCC のUVLOス レッショルドより上に回復すると、通常のスタートアップの前 に100msのデバウンス・サイクルが開始されます。 フォールト後の自動リトライ(LTC4227-2) 自動リトライのデバイス(LTC4227-2)の場合、 「TMRピンの機 能」 のセクションで説明されているように、クールオフ・タイミン グ・サイクルの後、ラッチされたフォールトが自動的にリセット されます。クールオフ時間が終了するとフォールト・ラッチがク リアされ、FAULTピンが H になります。HGATEピンの電圧 はスタートアップすることができ、Hot Swap MOSFETをオン します。出力短絡が持続すると電源は短絡状態にパワーアッ プし、回路ブレーカがタイムアウトしてFAULT が再度 L にな るまでアクティブ電流制限を行います。新しいクールオフ・サイ クルが始まり、2μAの電流でTMR がランプダウンします。出力 の短絡が解消するまで、このプロセス全体が繰り返されます。 tCBとtCOOL はTMRの容量 (CT)の関数なので、自動リトライ のデューティ・サイクルは （CT には関係なく）0.1%です。 過電流フォールトの後の自動リトライのシーケンスを図 6に示 します。 422712f 13 LTC4227-1/LTC4227-2 アプリケーション情報 電源のグリッチを除去するため、ONピンには10μsのグリッチ・ フィルタが備わっています。抵抗分割器とともにフィルタ・コン デンサ(CF)をONピンに接続することにより、RC 時定数によっ てグリッチ・フィルタ遅延がさらに延長され、誤ったフォールト を防ぎます。 TMR 1V/DIV FAULT 10V/DIV HGATE 5V/DIV パワーグッド・モニタ ILOAD 10A/DIV 100ms/DIV 422712 F06 図 6．フォールト後の自動リトライ 電源の低電圧のモニタ ONピンはターンオン制御および入力電源モニタとして機能し ます。ONピンの電源のダイオードOR出力(SENSE+)とGND の間に接続された抵抗分割器が電源の低電圧状態をモニタ します。低電圧スレッショルドは抵抗を適切に選択して設定さ れ、次のように与えられます。 ⎛ R2 ⎞ VIN(UVTH) = ⎜ 1+ ⎟ • VON( TH) ⎝ R1⎠ ここで、VON(TH) はONの立ち上がりスレッショルド(1.235V) です。 ダイオードOR出力の電源が 20μsより長い時間その低電圧 スレッショルドより下になると低電圧フォールトが生じます。 FAULTピンは L になりません。ONピンの電圧が 1.155Vを 下回ったが 0.6Vより上に留まっている場合、HGATE からグラ ンドへの300μAのプルダウンによってHot Swap MOSFET が オフします。 ダイオードOR出力の電源がその低電圧スレッショ ルドを超えると、Hot Swap MOSFETは、100msのデバウンス・ サイクルなしに直ちに再度オンします。 ただし、ONピンの電 圧 が 0.6Vより下になると、Hot Swap MOSFETをオフし、フォールト・ラッチをクリアします。ダイオー ドOR出力の電源がその低電圧スレッショルドより上に回復 すると、Hot Swap MOSFETは、100msのデバウンス・サイクル が経過してから再度オンします。理想ダイオードMOSFETは 低電圧フォールト状態によって影響されません。 内 部で 生 成する電 源 (INTVCC) がその2.2V UVLOスレッ ショルドより下になるまで両方のIN 電源が下がると、全ての MOSFET がオフし、フォールト・ラッチがクリアされます。入力 電源が回復し、INTVCC がそのUVLOスレッショルドを超える と、新たなスタートアップ・サイクルから動作が再開されます。 内部回路が MOSFETのゲートのHGATEピンとOUTピンの 間のオーバードライブをモニタします。電源のパワーグッド状 態はオープン・ドレイン出力(PWRGD)を介して通知されま す。それは通常外部のプルアップ抵抗または内部の10μAプル アップによって H に引き上げられます。パワーグッド出力は、 HGATEのスタートアップの間にゲートのオーバードライブが 4.2Vを超えると L にアサートされます。L にアサートされる と、パワーグッド状態はラッチされ、ONピンを L にするか、 ENピンを L から H にトグルするか、またはINTVCC が低電 圧ロックアウト状態になる場合にだけクリアすることができま す。HGATE がアクティブ電流制限状態で安定化している間、 パワーグッド出力は L のまま留まりますが、回路ブレーカが タイムアウトしてHGATEピンを L に引き下げると、H になり ます。 CPOとDGATE のスタートアップ CPOピンとDGATEピンの電圧は、最初にパワーアップした とき、INピンよりダイオード1 個分下にプルアップされます。 INTVCC がその低電圧ロックアウト・レベルをクリアしてから 7μs 後、CPO がランプアップを開 始します。さらに40μs 後、 DGATEもCPOとともにランプアップを開始します。CPOのラ ンプレートは、CPOピンとDGATEピンの合計容量に流れ込 むCPOのプルアップ電流によって決まります。内部クランプが CPOピンの電圧をINピンの12V 上に制限し、DGATEピンの 最終電圧はゲート・ドライブ・アンプによって決まります。内部 12Vクランプが、INより上のDGATEピンの電圧を制限します。 MOSFET の選択 LTC4227はNチャネルMOSFETをドライブして負荷電流を流 します。MOSFETの重要な特性は、オン抵抗 (RDS(ON))、最大 ドレイン-ソース電圧(BVDSS)、 およびスレッショルド電圧です。 理想ダイオードMOSFETとHot Swap MOSFETのゲート・ド ライブは、IN1とIN2の電源電圧が 2.9V ∼ 7Vのとき、それぞ れ 5Vおよび 4.8Vより大きいことが保証されています。IN1と IN2の電源電圧が 7Vより大きいとき、ゲート・ドライブは10V 422712f 14 LTC4227-1/LTC4227-2 アプリケーション情報 より大きいことが保証されています。ゲート・ドライブは14V 以下に制限されます。このため、ロジック・レベル・スレッショ ルドのNチャネルMOSFETおよび 7Vより上では標準 Nチャ ネルMOSFETを使うことができます。定格ブレークダウン電 圧が 14V 未満のとき、外部のツェナー・ダイオードを使って、 MOSFETのゲートからソースまでの電位を14Vより下にクラ ンプすることができます。 全電源電圧が MOSFETの両端に現れることがあるので、最 大許容ドレイン-ソース電圧 (BVDSS)は電源電圧より高くなけ ればなりません。入力または出力がグランドに接続されると、 全電源電圧が MOSFETの両端に現れます。RDS(ON) は、最大 負荷電流を流し、同時にMOSFETの電力定格を超えないよ うに、十分小さくなければなりません。 CPOコンデンサの選択 CPOピンとINピンの間のコンデンサ(CCP)の推奨値は、理 想ダイオードMOSFETの入力容量 (CISS)の約 10 倍です。コ ンデンサが大きいほど、それに応じて内部チャージポンプに よって充電するのに長い時間を要します。小さなコンデンサは MOSFETのゲート容量と電荷を共有するので、ゲートの高速 ターンオン・イベントの間の電圧降下が大きくなります。 電源の過渡変動に対する保護 入力と出力の容量が非常に小さい場合、入力または出力の 短絡発生時の急激な電流変化により、INピンとOUTピンの 24Vの絶対最大定格を超える過渡変動が生じる可能性があ ります。このようなスパイクを最小に抑えるには、幅の広いト レースや厚いトレースめっきを使って電力トレースのインダク タンスを減らします。また、10μF 電解コンデンサおよび 0.1μF セラミック・コンデンサを使ってローカルにバイパスします。ま たは、代わりに、 トランジェント電圧サプレッサ(Z1、Z2)を使っ て入力をクランプします。10Ω、0.1μFのスナバが応答を減衰 させ、リンギングを除去します （図 9を参照）。 設計例 部品選択の設計例として、2個の電源の最大負荷電流が7.6A の12Vシステムを検討します （図 1を参照）。 (∆VSENSE(CB)(MIN))に基づいてセンス抵抗の値を次のように 計算します。 RS = ∆VSENSE(CB)(MIN) ILOAD(MAX) = 47.5mV = 6.25mΩ 7.6A 許容誤差 1%の6mΩセンス抵抗を選択します。回路ブレーカ の最小および最大トリップ電流は次のように計算されます。 I TRIP(MIN) = I TRIP(MAX) = ∆VSENSE(CB)(MIN) R S(MAX) = ∆VSENSE(CB)(MAX) R S(MIN) 47.5mV = 7.8A 6.06mΩ = 52.5mV = 8.8A 5.94mΩ 適切に動作するため、ITRIP(MIN) はゆとりをもって最大負荷電 流を超える必要があるので、12V 電源ではRS = 6mΩで十分 です。 次に、最大負荷で望みの順方向電圧降下を達成する理想ダ イオードMOSFETのRDS(ON) を計算します。MOSFET 両端の 60mVの順方向電圧降下 (∆VFWD)を仮定すると、次のように なります。 R DS(ON) ≤ ∆VFWD ILOAD(MAX) = 60mV = 7.9mΩ 7.6A SiR462DPは最大 RDS(ON) が VGS = 10Vで7.9mΩであり、適 しています。SiR462DPの入力容量 (CISS)は約 1155pFです。 10 倍の推奨値をわずかに超えますが、CPOピンのCCP1と CCP2 に0.1μFのコンデンサを選択します。 次に、パワーアップ時または出力短絡時に、選択されたHot Swap MOSFET (Si7336ADP)の熱定格を超えないことを検証 します。 パワーアップ時に負荷コンデンサ(CL)を充電する突入電流に より、MOSFET が電力を消費すると仮定すると、MOSFET 内 部で消費されるエネルギーは負荷コンデンサに蓄えられるエ ネルギーと同じであり、次のように与えられます。 1 ECL = • CL • VIN2 2 まず、12V 電源の適切な電流検出抵抗 (RS)の値を選択しま す。最大負荷電流と回路ブレーカの低い方のスレッショルド 422712f 15 LTC4227-1/LTC4227-2 アプリケーション情報 CL = 680µFでは、CLLを充電するのに要する時間は次のよう に計算されます。 tCHARGE = CL • VIN 680µF • 12V = = 16ms IINRUSH 0.5A 突入電流はHot Swap MOSFETのゲートに容量 (CHG)を追 加することにより、0.5Aに設定されます。 CHG = CL • IHGATE(UP) IINRUSH = 680µF • 10µA ≅ 15nF 0.5A MOSFETの平均電力損失は次のように計算します。 PAVG = 2 ECL tCHARGE 1 680µF • (12V ) = • = 3W 2 16ms 選択されたMOSFETは、パワーアップ時に、16msの間 3Wを 許容できなければなりません。Si7336ADPのSOA 曲線は、 100msの間 30Vで1.5A（45W） を示しています。これは要件を 満たすのに十分です。MOSFET 内部の電力損失による接合部 温度の増加は∆T = PAVG • ZthJC です。ここで、ZthJC は接合部 からケースまでの熱抵抗です。この条件では、Si7336ADPの データシートは、ZthJC = 0.8 C/Wを使って接合部温度が2.4 C だけ増加することを示しています （単一パルス）。 出力短絡時の電力パルスの持続時間と大きさは、TMRの容 量 (CT)および LTC4227のアクティブ電流制限の関数です。 短絡回路の持続時間は、CT = 0.1µFでは、CT • 12[ms/µF] = 1.2msとして与えられます。最大短絡電流は、最大アクティブ 電流制限のスレッショルド∆VSENSE(ACL)(MAX)と最小 RS 値 を使って計算します。 ISHORT(MAX) = ∆VSENSE( ACL )(MAX) R S(MIN) = 70mV = 11.8A 5.94mΩ したがって、MOSFETの最大電力損失は1.2msの間 11.8A • 12V = 142Wです。Si7336ADPのデータシートは、 この短絡状態 でのワーストケースの接合部温度の上昇は、ZthJC = 0.15 C/W を使って21.3 Cであることを示しています （単一パルス）。CT = 0.1µFを選択すると、MOSFETの最大接合部温度を超えること はありません。Si7336ADPのSOA曲線は、10msの間 30Vで6A （180W） を示しています。これも要件を満たします。これも要件 を満たします。 つぎに、ONピンの抵抗分割器を選択して、SENSE+ の12V 電 源では9.6Vの低電圧スレッショルドを設定します。まず、20k になるように下側の抵抗 (R1)を選択します。次いで、R2の上 側の抵抗の値を計算します。 ⎛ VIN(UVTH) ⎞ R2 = ⎜ – 1⎟ • R1 ⎝ VON( TH) ⎠ ⎛ 9.6V ⎞ – 1⎟ • 20k = 135k R2 = ⎜ ⎝ 1.235V ⎠ R2には最も近い1% 抵 抗 値の137kを選 択します。さらに、 INTVCC ピンには0.1μFのバイパス・コンデンサ(C1)、ONピン には10nFのフィルタ・コンデンサ(CF) があり、電源グリッチが Hot Swap MOSFETをオフするのを防ぎます。 PCB のレイアウトに関する検討事項 LTC4227の回路ブレーカを適切に作動させるには、センス抵 抗へのケルビン接続を強く推奨します。配線による誤差を小さ くするため、PCBレイアウトはバランスのとれた対称形にしま す。さらに、センス抵抗とパワー MOSFETのPCBレイアウトに は、デバイスの電力損失を最適化するために正しい熱管理手 法を使います。推奨 PCBのレイアウトを図 7に示します。 INピンとOUTピンのトレースはMOSFETの端子にできるだ け近づけて接続します。MOSFET へのトレースは幅を広く、長 さを短くして抵抗性の損失を最小にします。MOSFETを通る 電力経路に関連したPCBトレースは抵抗を小さくします。PCB のトレース抵抗、電圧降下および温度上昇を最小に抑えるに は、1オンス銅箔の推奨トレース幅は、1AのDC電流当たり0.03 インチです。1オンスの銅箔のシート抵抗は約 0.5 ｍ Ω/ 平方 であり、高電流アプリケーションではトレース抵抗による電圧 降下がたちまち大きくなることに注意してください。 422712f 16 LTC4227-1/LTC4227-2 アプリケーション情報 INTVCC ピンのバイパス・コンデンサ （C1） をINTVCCとGND の間にできるだけ近づけて配置することも重要です。また、 CPO1ピンとIN1ピンの近くにCCP1 を配 置し、CPO2ピンと IN2ピンの近くにCCP2 を配置します。過渡電圧サプレッサ(Z1 とZ2)を使う場合、それらを短いリード長でLTC4227の近く に実装します。 す。IN1の電源電圧が 2.8Vより下になると、理想ダイオード MOSFET(MD2)がオンし、 ダイオードOR出力が IN1の主 3.3V 電源からIN2の補助 3.3V 電源に切り替わります。この構成 により、IN1 が MD2 のターンオン・スレッショルドより下になる まで、IN2より低いIN1の電源から負荷へ供給することが可 能になります。使われるスレッショルドは、IN2よりダイオード 1 個以上下ではIN1の電源を動作させない値にします。それ 以外、MD2 はMOSFETのボディダイオードを通って流れます。 SENSE+ からONピンに接続された抵抗分割器は、ダイオード OR出力電源の2.6Vの低電圧スレッショルドを与えます。 D2ONを使った電源の優先順位の設定 IN1 からD2ONピンに接続された抵抗分割器が、IN2 電源 の経路にある理想ダイオードMOSFET(MD2)のターンオン を制御するダイオードORアプリケーションを図 8に示しま VIA TO GND PLANE • •• Z1 VIA TO CPO1 MD1 PowerPAK SO-8 • IN1 W CURRENT FLOW TO LOAD IN2 S D D G S D D S S D D S G D D S • VIA TO IN1 VIA TO DGATE1 W MH PowerPAK SO-8 RS • • • S D 20 19 18 17 S D S D G D Z2 ••• VIA TO DGATE2 W CCP1 1 16 2 15 • C1 3 • 5 12 6 11 LTC4227UFD 4 OUT TRACK WIDTH W: 0.03" PER AMPERE ON 1oz Cu FOIL RH MD2 PowerPAK SO-8 • CURRENT FLOW TO LOAD 14 13 VIA TO GND PLANE VIA TO GND PLANE 7 • 8 9 10 CCP2 422712 F07 図 7．パワー MOSFETとセンス抵抗の推奨 PCBレイアウト 422712f 17 LTC4227-1/LTC4227-2 アプリケーション情報 MD1 SiR462DP VMAIN 3.3V Z1 SMAJ7A VAUX 3.3V CCP1 0.1µF Z2 SMAJ7A R1 20k INTVCC CL 100µF 3.3V 5A R4 10k FAULT PWRGD LTC4227 D2ON R3 10k SENSE– HGATE OUT ON CF1 0.1µF R6 28.7k R5 20k MH Si7336ADP + IN2 DGATE2 SENSE+ IN1 DGATE1 CPO2 CPO1 EN CARD CONNECTOR RS 0.008Ω CCP2 0.1µF R2 22.1k BACKPLANE CONNECTOR MD2 SiR462DP TMR GND CT 0.1µF C1 0.1µF 422712 F08 CF2 10nF 図 8．プラグイン・カードの IN1 電源が D2ONピンを介してIN2 電源のターンオンを制御する MD1 SiR462DP VIN1 5V Z1 SMAJ13A VIN2 5V Z2 SMAJ13A RSNUB1 10Ω CSNUB1 0.1µF CCP1 0.1µF MD2 SiR462DP CCP2 0.1µF CPO1 IN1 DGATE1 CPO2 IN2 DGATE2 SENSE+ CARD CONNECTOR INTVCC D2ON R3 2.7k D2 D1 CL 100µF FAULT PWRGD LTC4227 EN R4 2.7k 5V 10A SENSE– HGATE OUT ON R1 10k BACKPLANE CONNECTOR MH Si7336ADP + RSNUB2 10Ω CSNUB2 0.1µF PWREN RS 0.004Ω GND C1 0.1µF D1: GREEN LED LN1351C D2: RED LED LN1261CAL TMR CT 422712 F09 47nF 図 9．5V、10A のカードに置かれたアプリケーション 422712f 18 LTC4227-1/LTC4227-2 パッケージ寸法 UFD パッケージ 20 ピン・プラスチック QFN（4mm 5mm） (Reference LTC DWG # 05-08-1711 Rev B) ピン 1 のノッチ R = 0.20 または C = 0.35 0.75 ± 0.05 4.00 ± 0.10 (2 SIDES) 1.50 REF R = 0.05 TYP 19 0.70 ±0.05 20 0.40 ± 0.10 ピン 1 トップマーキング （Note 6） 4.50 ± 0.05 1.50 REF 3.10 ± 0.05 1 2 2.65 ± 0.05 5.00 ± 0.10 (2 SIDES) 3.65 ± 0.05 2.50 REF 3.65 ± 0.10 PACKAGE OUTLINE 2.65 ± 0.10 0.25 ±0.05 0.50 BSC 2.50 REF 4.10 ± 0.05 5.50 ± 0.05 (UFD20) QFN 0506 REV B 0.200 REF 0.25 ± 0.05 R = 0.115 TYP 0.00 – 0.05 0.50 BSC 露出パッドの底面 推奨する半田パッドのピッチと寸法 半田付けされない領域には半田マスクを使用する NOTE: 1. 図は JEDEC パッケージ外形 MO-220 のバリエーション (WXXX-X) にするよう提案されている 2. 図は実寸とは異なる 3. 全ての寸法はミリメートル 4. パッケージ底面の露出パッドの寸法にはモールドのバリを含まない。 モールドのバリは （もしあれば）各サイドで 0.15mm を超えないこと 5. 露出パッドは半田メッキとする 6. 網掛けの部分はパッケージのトップとボトムのピン 1 の位置の参考に過ぎない GN パッケージ 16ピン・プラスチックSSOP( 細型 0.150インチ) （Reference LTC DWG # 05-08-1641） .189 – .196* (4.801 – 4.978) .045 ±.005 16 15 14 13 12 11 10 9 .254 MIN .009 (0.229) REF .150 – .165 .229 – .244 (5.817 – 6.198) .0165 ±.0015 .150 – .157** (3.810 – 3.988) .0250 BSC 推奨半田パッド・レイアウト 1 .015 ± .004 × 45° (0.38 ± 0.10) .007 – .0098 (0.178 – 0.249) 4 5 6 7 8 .004 – .0098 (0.102 – 0.249) 0° – 8° TYP .016 – .050 (0.406 – 1.270) NOTE: 1. 標準寸法：インチ 2. 寸法は .0532 – .0688 (1.35 – 1.75) 2 3 .008 – .012 (0.203 – 0.305) TYP .0250 (0.635) BSC GN16 (SSOP) 0204 インチ （ミリメートル） 3. 図は実寸とは異なる *寸法にはモールドのバリを含まない。 モールドのバリは各サイドで 0.006" （0.152mm） を超えないこと **寸法にはリード間のバリを含まない。 リード間のバリは各サイドで 0.010" （0.254mm） を超えないこと 422712f リニアテクノロジー・コーポレーションがここで提供する情報は正確かつ信頼できるものと考えておりますが、その使用に関する責務は 一切負いません。また、ここに記載された回路結線と既存特許とのいかなる関連についても一切関知いたしません。なお、日本語の資料は あくまでも参考資料です。訂正、変更、改版に追従していない場合があります。最終的な確認は必ず最新の英語版データシートでお願いいたします。 19 LTC4227-1/LTC4227-2 標準的応用例 12V 電源入力の突入電流制限付きの、バックプレーンに置かれたダイオードORアプリケーション MD1 Si7336ADP VIN1 12V BULK SUPPLY BYPASS CAPACITOR VIN2 12V CCP1 0.1µF MD2 Si7336ADP RS 0.008Ω MH Si7336ADP + BULK SUPPLY BYPASS CAPACITOR RH 10Ω CCP2 0.1µF 12V 5A CL 1000µF RHG 47Ω CHG 15nF R2 137k R1 20k CPO1 CF 10nF IN1 DGATE1 CPO2 IN2 DGATE2 SENSE+ SENSE– HGATE LTC4227 INTVCC D2ON OUT FAULT PWRGD ON GND C1 0.1µF EN TMR CT 0.1µF 422712 TA02 BACKPLANE PLUG-IN CARD 関連製品 製品番号 LTC1421 LTC1645 LTC1647-1/ LTC1647-2/ LTC1647-3/ LTC4210 LTC4211 LTC4215 LTC4216 LTC4218 LTC4221 LTC4222 LTC4223 LTC4224 LTC4352 LTC4354 LTC4355 LTC4357 LTC4358 説明 デュアル・チャネルHot Swapコントローラ デュアル・チャネルHot Swapコントローラ デュアル・チャネルHot Swapコントローラ 注釈 3V ∼ 12Vで動作、–12Vをサポート、SSOP-24 3V ∼ 12Vで動作、パワー・シーケンス制御、SSOP-8またはSO-14 2.7V ∼ 16.5Vで動作、SO-8またはSSOP-16 4 シングル・チャネルHot Swapコントローラ シングル・チャネルHot Swapコントローラ シングル・チャネルHot Swapコントローラ シングル・チャネルHot Swapコントローラ シングル・チャネルHot Swapコントローラ デュアル・チャネルHot Swapコントローラ デュアル・チャネルHot Swapコントローラ デュアル電源ホットスワップ・コントローラ デュアル・チャネルHot Swapコントローラ 低電圧理想ダイオード・コントローラ 負電圧ダイオードORコントローラおよび モニタ 正高電圧理想ダイオードORおよびモニタ 正高電圧理想ダイオード・コントローラ 5A 理想ダイオード 2.7V ∼ 16.5Vで動作、アクティブ電流制限、SOT23-6 2.7V ∼ 16.5Vで動作、多機能電流制御、MSOP-8またはMSOP-10 2.9V ∼ 15Vで動作、I2C 互換モニタ、SSOP-16またはQFN-24 0V ∼ 6Vで動作、アクティブ電流制限、MSOP-10またはDFN-12 2.9V ∼ 26.5Vで動作、アクティブ電流制限、SSOP-16またはDFN-16 1V ∼ 13.5Vで動作、多機能電流制御、SSOP-16 2.9V ∼ 29Vで動作、I2C 互換モニタ、SSOP-36またはQFN-32 12Vと3.3Vを制御、アクティブ電流制限、SSOP-16またはDFN-16 2.7V ∼ 6Vで動作、アクティブ電流制限、MSOP-10またはDFN-10 2.9V ∼ 18Vで動作、Nチャネルを制御、MSOP-12またはDFN-12 80V 動作、2 個のNチャネルを制御、SO-8またはDFN-8 9V ∼ 80Vで動作、2 個のNチャネルを制御、SO-16またはDFN-14 9V ∼ 80Vで動作、Nチャネルを制御、MSOP-8またはDFN-6 9V ∼ 26.5Vで動作、Nチャネルを内蔵、MSOP-16またはDFN-14 422712f 20 リニアテクノロジー株式会社 〒102-0094 東京都千代田区紀尾井町3-6紀尾井町パークビル8F TEL 03- 5226-7291 ● FAX 03-5226-0268 ● www.linear-tech.co.jp LT 0211 • PRINTED IN JAPAN LINEAR TECHNOLOGY CORPORATION 0211