AK4122AVQ

[AKD4122A-A]
AKD4122A-A
AK4122A評価用ボードRev.0
概
要
AKD4122A-Aは、ディジタルオーディオレシーバ(DIR)を内蔵したディジタルサンプルレートコンバータ
AK4122Aの評価用ボードです。ディジタルインタフェースに対応しており、光コネクタを介してディジ
タルオーディオ機器とインタフェース可能です。
„ オーダリングガイド
AKD4122A-A
--- AK4122A評価用ボード
(IBM-AT互換機のプリンタポートとの接続用ケーブルコントロールソフトを
同梱。Windows NT上ではコントロールソフトは動作しません。)
機
能
• DIT, DIRにより、光入出力が可能
• 外部接続用10ピンヘッダー
• 外部クロック用BNCコネクタ
• シリアルコントロール用10ピンヘッダー
AVDD, DVDD
+5V
Opt In
AGND, DGND
AK4 114
AK4114
Opt Out
REG
3.3V
DSP
Data
10 pin
Head er
10pi n
Header
DSP
D ata
AK4122A
MCLK In
BICK In
Cl ock
Divider
Digi tal In
10 pin
Header
Control
D ata
Opt In
MCLK In
Clock
Di vi der
10pin
H eader
AK4114
Opt In
Opt Out
DSP
Data
Figure 1. AKD4122A-Aブロック図
* 回路図、パターン図は文末に添付。
<KM099400>
2009/03
-1-
[AKD4122A-A]
評価ボードマニュアル
„ 操作手順
1) 電源の配線
[AVDD]
[DVDD]
[+5V]
[VCC]
[AGND]
[DGND]
= 3.0 ∼ 3.6V (typ. 3.3V, AVDDピン)
= 3.0 ∼ 3.6V (typ. 3.3V, DVDDピン)
= +5V (レギュレータ用電源)
= 3.0 ∼ 3.6V (typ. 3.3V, ディジタル部ロジック電源)
= 0V
= 0V
(赤)
(赤)
(オレンジ)
(青)
(黒)
(黒)
配線は電源の根本から分けて下さい。
2) 評価モード、ジャンパピン、DIPスイッチの設定(以下参照)
3) 電源投入
電源投入後、必ず一度リセットを行って下さい。
リセットの方法はSW6(トグルスイッチ)を一度“L”側に倒して、AK4122Aの
パワーダウンを行ってから“H”側に戻してパワーダウンを解除して下さい。
„ 評価モード
AK4122Aの各パスを正しく評価するために入出力ポートとジャンパは下記を参考に設定して下さい。
AK4122Aのブロック図を示します。
MCKO
RX1
RX2
RX3
RX4
INT0 INT1 INT2
R
FILT
RX1
RX2
OPS1-0
TX
RX3
TX
RX4
PDN
IPS1-0
DIR
SMUTE
PORT3
PORT1
BICK1
LRCK1
SDTI
BICK1
BICK2
LRCK2
SDTIO
BICK2
LRCK1
SDTI
Serial
Audio
I/F
ISEL1-0
De-em
Filter
PORT2
LRCK2
SDTIO
OSEL
SRC
BYPS
Serial
Audio
I/F
LRCK
BICK
SDTO
LRCK
BICK
SDTO
OMCLK
PLL
Serial
Audio
I/F
M/S2
M/S3
Control Register
MCLK2
AVDD AVSS
DVDD DVSS
MCKE
CDTO CDTI CCLK CSN
Figure 2. AK4122Aブロック図
<KM099400>
2009/03
-2-
[AKD4122A-A]
(1) AK4122A PORT1 → SRC → AK4122A PORT3
入力側の設定はP.5、出力側の設定はP.15 ∼ 18を参照して下さい。
PORT4
DIR 1
PORT 10
U12
AK4114
U14
AK4114
D IT3
AK4122A
BICK
BI CK1
LRCK
PORT 5
DSP1
PORT 9
DSP3
LRCK1
SDTO
SDT I
OMCLK
J3
EXT3
Divider
J4
EXT1
Figure 3. AK4122A PORT1 → SRC → AK4122A PORT3
(2) AK4122A PORT2 → SRC → AK4122A PORT3
入力側の設定はP.6 ∼ 9、出力側の設定はP.15 ∼ 18を参照して下さい。
PORT6
DIR 2
PORT 10
U13
AK4114
U14
AK4114
D IT3
AK4122A
BI CK2
PORT 7
DSP2
BICK
LRCK2
LRCK
SDT IO
SDTO
MCLK2
OMCLK
PORT 9
DSP3
J2
EXT2
Divider
J3
EXT3
Divider
Figure 4. AK4122A PORT2 → SRC → AK4122A PORT3
(3) AK4122A内蔵DIR → SRC → AK4122A PORT3
入力側の設定はP.10、出力側の設定はP.15 ∼ 18を参照して下さい。
PORT10
U14
AK4114
DIT3
AK4122A
PORT3
RX1
BIC K
RX2
LRC K
RX3
SDT O
RX4
OMCLK
DI R
J1
RX
PORT9
DSP3
Divider
J3
EXT 3
Figure 5. AK4122A内蔵DIR → SRC → AK4122APORT3
<KM099400>
2009/03
-3-
[AKD4122A-A]
(4) AK4122A PORT1 → SRC → AK4122A PORT2
入力側の設定はP.5、出力側の設定はP.11 ∼ 14を参照して下さい。
PORT4
DIR 1
PORT8
U12
AK4114
U13
AK4114
D IT2
AK4122A
BICK2
BI CK1
PORT 5
DSP1
LRCK2
PORT 7
DSP2
LRCK1
SDT IO
SDT I
MCLK2
J2
EXT2
Divider
J4
EXT1
Figure 6. AK4122A PORT1 → SRC → AK4122A PORT2
(5) AK4122A内蔵DIR → SRC → AK4122A PORT2
入力側の設定はP.10、出力側の設定はP.11 ∼ 14を参照して下さい。
POR T8
U13
AK4114
DIT2
AK4122A
PORT3
RX1
BICK2
RX2
LRCK2
RX3
SDTIO
RX4
MCLK2
DI R
J1
RX
PORT7
DSP2
Divider
J2
EXT 2
Figure 7. AK4122A内蔵DIR → SRC → AK4122A PORT2
(6) バイパスモード
入力側の設定はP.5 ∼ 10、出力側の設定はマスタモードの設定にして下さい。AK4122Aのバイパスモー
ドはレジスタで設定します。
バイパスモード時には出力側のAK4114のDIT機能を使用した評価はできません。10pin PORTを使用して
下さい。
バイパスモードでは入力されたBICK, LRCK, DATAが出力側のポートから出力されます。
<KM099400>
2009/03
-4-
[AKD4122A-A]
(1) 入力ポート(AK4122A PORT1)の設定
(1-1) スレーブモード
① AK4114(U12)のDIR機能を使用する場合
PORT4(DIR1)を使用します。J4(EXT1), PORT5(DSP1)には何も接続しないで下さい。JP12(EXT1)はシ
ョートして下さい。
JP11
BICK1
JP12
EXT1
JP13
SDTO
JP14
LRCK1
DIR
EXT
• SW2の設定(Table 1,Table 2参照)
ONで“H”, OFFで“L”です。
SW2 No.
1
2
3
4
Name
OCKS
DIF0
DIF1
DIF2
ON (“H”)
OFF (“L”)
Fixed to “L”
AK4114 Audio Format Setting
Table 2参照
Table 1. SW2の設定
Mode
Audio I/F Format
0
1
2
3
16bit, LSB justified
24bit, MSB justified
24bit, I2S Compatible
24bit, LSB justified
AK4114
DIF1
0
0
0
1
DIF2
0
1
1
0
DIF0
0
0
1
1
AK4122A
DIF1
DIF0
0
0
0
1
1
0
1
1
Default
Table 2. AK4114オーディオインタフェースフォーマット設定
* AK4122AのDIF1-0はレジスタで設定します。
② ROHDE & SCHWARZ社製UPDのシリアルインタフェースを使用する場合
PORT5(DSP1)を使用します。PORT4(DIR1)には何も接続しないで下さい。J4(EXT1)からBICKを入力
し、LRCK, SDTIをUPDから供給します。JP12(EXT1)はオープンにして下さい。
JP11
BICK1
DIR
JP12
EXT1
JP13
SDTO
JP14
LRCK1
EXT
③ 全てのクロックを外部から入力する場合
PORT5(DSP1)を使用します。J4(EXT1), PORT4(DIR1)には何も接続しないで下さい。JP12(EXT1)はシ
ョートして下さい。
JP11
BICK1
DIR
JP12
EXT1
JP13
SDTO
JP14
LRCK1
EXT
<KM099400>
2009/03
-5-
[AKD4122A-A]
(2) 入力ポート(AK4122A PORT2)の設定
(2-1) スレーブモード
① AK4114(U13)のDIR機能を使用する場合
PORT6(DIR2)を使用します。J2(EXT2), PORT7(DSP2)には何も接続しないで下さい。MCLKをAK4122A
へ供給する場合は、JP18(MCLK2)を“DIR”側に設定して下さい。
JP15
SDTIO
JP16
BICK2
DIR
JP17
LRCK2
EXT
DIR
EXT
JP18
MCLK2
DIR
EXT
• SW3の設定(Table 3,Table 4,Table 5参照)
ONで“H”, OFFで“L”です。
SW3 No.
Name
1
OCKS
2
3
4
DIF0
DIF1
DIF2
ON (“H”)
OFF (“L”)
AK4114 Master Clock Output Setting
Table 4参照
AK4114 Audio Format Setting
Table 5参照
Table 3. SW3の設定
Mode
0
1
OCKS
0
1
MCKO1
256fs
512fs
X’tal
256fs
512fs
fs
∼ 96kHz
∼ 48kHz
Default
Table 4. AK4114マスタクロックアウト設定
Mode
Audio I/F Format
0
1
2
3
16bit, LSB justified
24bit, MSB justified
24bit, I2S Compatible
24bit, LSB justified
DIF2
0
1
1
0
AK4114
DIF1
0
0
0
1
DIF0
0
0
1
1
AK4122A
IDIF1
IDIF0
0
0
0
1
1
0
1
1
Default
Table 5. AK4114オーディオインタフェースフォーマット設定
* AK4122AのIDIF1-0はレジスタで設定します。
<KM099400>
2009/03
-6-
[AKD4122A-A]
② ROHDE & SCHWARZ社製UPDのシリアルインタフェースを使用する場合
PORT7(DSP2)を使用します。PORT6(DIR2)には何も接続しないで下さい。J2(EXT2)からMCLKを入力
し、評価ボード上のクロック分周回路を使用してBICKを供給し、LRCK, SDTIをUPDから供給します。
MCLKをAK4122Aへ供給する場合は、JP18(MCLK2)を“EXT”側に設定して下さい。
JP15
SDTIO
JP16
BICK2
DIR
JP17
LRCK2
EXT
DIR
JP18
MCLK2
EXT
DIR
EXT
• クロック設定
J2(EXT2)からMCLKを入力し、BICKを分周回路から生成します。JP4(DIV2)とJP5(CLK2)はMCLK周波
数にあわせてTable 6を参照して設定して下さい。JP6(BCFS)で生成するBICKの周波数を決定します。
JP7(EXT2)はオープンにして下さい。
JP4
DIV2
JP5
CLK2
fs
8kHz
32kHz
44.1kHz
48kHz
88.2kHz
96kHz
384
64fs
JP7
EXT2
32fs
768
512
256
256
JP6
BCFS
MCLK
256fs = 2.048MHz
384fs = 3.072MHz
512fs = 4.096MHz
768fs = 6.144MHz
256fs = 8.192MHz
384fs = 12.288MHz
512fs = 16.384MHz
768fs = 24.576MHz
256fs = 11.2896MHz
384fs = 16.9344MHz
512fs = 22.5792MHz
768fs = 33.8688MHz
256fs = 12.288MHz
384fs = 18.432MHz
512fs = 24.576MHz
768fs = 36.864MHz
256fs = 22.5792MHz
384fs = 33.8688MHz
256fs = 24.576MHz
384fs = 36.864MHz
JP4(DIV2)
256
Open
512
768
256
Open
512
768
256
Open
512
768
256
Open
512
768
256
Open
256
Open
JP5(CLK2)
256
384
256
256
256
384
256
256
256
384
256
256
256
384
256
256
256
384
256
384
Table 6. クロック設定例
<KM099400>
2009/03
-7-
[AKD4122A-A]
③ 全てのクロックを外部から入力する場合
PORT7(DSP2)を使用します。J2(EXT2), PORT6(DIR2)には何も接続しないで下さい。JP7(EXT2)はショ
ートして下さい。
JP15
SDTIO
JP16
BICK2
DIR
JP17
LRCK2
EXT
DIR
EXT
JP18
MCLK2
DIR
EXT
(2-2) マスターモード
マスターモード時には、MCLKを供給する必要があります。
① AK4114(U13)のDIR機能を使用する場合
PORT6(DIR2)を使用します。J2(EXT2), PORT7(DSP2)には何も接続しないで下さい。MCLKをAK4122A
へ供給する必要がありますので、JP18(MCLK2)を“DIR”側に設定して下さい。
JP15
SDTIO
JP16
BICK2
DIR
JP17
LRCK2
EXT
DIR
EXT
JP18
MCLK2
DIR
EXT
• SW3の設定(Table 7,Table 8,Table 9参照)
ONで“H”, OFFで“L”です。
SW3 No.
Name
1
OCKS
2
3
4
DIF0
DIF1
DIF2
ON (“H”)
OFF (“L”)
AK4114 Master Clock Output Setting
Table 8参照
AK4114 Audio Format Setting
Table 9参照
Table 7. SW3の設定
Mode
0
1
OCKS
0
1
MCKO1
256fs
512fs
X’tal
256fs
512fs
fs
∼ 96kHz
∼ 48kHz
Table 8. AK4114マスタクロックアウト設定
Mode
Audio I/F Format
0
1
24bit, MSB justified
24bit, I2S Compatible
DIF2
1
1
AK4114
DIF1
1
1
DIF0
0
1
AK4122A
IDIF1
IDIF0
0
1
1
0
Table 9. AK4114オーディオインタフェースフォーマット設定
* AK4122AのIDIF1-0はレジスタで設定します。
<KM099400>
2009/03
-8-
[AKD4122A-A]
② 全てのクロックを外部から入力する場合
PORT7(DSP2)を使用します。MCLKをAK4122Aへ供給し、AK4122Aから出力されるBICK, LRCKに同
期したDATAをAK4122Aへ供給します。J2(EXT2), PORT6(DIR2)には何も接続しないで下さい。
JP7(EXT2)はショートして下さい。
JP15
SDTIO
JP16
BICK2
DIR
EXT
JP17
LRCK2
DIR
EXT
JP18
MCLK2
DIR
EXT
(2-3) SW1の設定
PORT2のモードにあわせて設定して下さい。ONで“H”, OFFで“L”です。
SW1 No.
1
2
3
Name
M/S2
M/S3
TST4
ON (“H”)
OFF (“L”)
Master Mode
Slave Mode
Master Mode
Slave Mode
Fixed to “L”
Default
L
L
L
Table 10. SW1の設定
<KM099400>
2009/03
-9-
[AKD4122A-A]
(3) 入力ポート(AK4122A内蔵DIR)の設定
(3-1) DIR入力の設定
AK4122A内蔵のDIRをの信号源は、JP2(RX)とJP3(RX1-4)で設定します。
VCC
L1
47u
PORT3
VCC
GND
OUT
3
2
1
C6
0.1u
DIR
OPT
R24
470
JP3
JP2
RX
J1
RX
R25
75
RX1
RX2
RX3
RX4
RX1-4
BNC
C11
0.1u
RX1
RX2
RX3
RX4
Figure 8. DIR入力回路
JP2
RX
JP2
RX
RX
BNC
Optical
RX
BNC
Coaxial
Figure 9. JP2の設定
JP3
RX1-4
JP3
RX1-4
JP3
RX1-4
JP3
RX1-4
RX1
RX1
RX1
RX1
RX2
RX2
RX2
RX2
RX3
RX3
RX3
RX3
RX4
RX4
RX4
RX4
RX1
RX2
RX3
RX4
Figure 10. JP3の設定
(3-2) DIRのスルー出力の設定
AK4122A内蔵DIRのスルー出力はPORT2(TX)から出力されます。
VCC
3
2
TX
C1
0.1u
1
PORT2
IN
VCC
GND
TX
Figure 11. スルーDIT出力
<KM099400>
2009/03
- 10 -
[AKD4122A-A]
(4) 出力ポート(AK4122A PORT2)の設定
(4-1) スレーブモード
① AK4114(U13)のDIT機能を使用する場合
PORT8(DIT2)と水晶発振子X1を使用します。PORT6(DIR2), PORT7(DSP2)には何も接続しないで下さ
い。MCLKをAK4122Aへ供給する場合は、JP18(MCLK2)を“DIR”側に設定して下さい。MCLK周波数
を変更する場合には、水晶発振子X1の値を変更して下さい。
JP15
SDTIO
JP16
BICK2
DIR
JP17
LRCK2
EXT
DIR
EXT
JP18
MCLK2
DIR
EXT
• SW3の設定(Table 11,Table 12,Table 13参照)
ONで“H”, OFFで“L”です。
SW3 No.
Name
1
OCKS
2
3
4
DIF0
DIF1
DIF2
ON (“H”)
OFF (“L”)
AK4114 Master Clock Output Setting
Table 12参照
AK4114 Audio Format Setting
Table 13参照
Table 11. SW3の設定
Mode
0
1
OCKS
0
1
MCKO1
256fs
512fs
X’tal
256fs
512fs
fs
∼ 96kHz
∼ 48kHz
Default
Table 12. AK4114マスタクロックアウト設定
Mode
Audio I/F Format
0
1
2
3
24bit, MSB justified
24bit, MSB justified
24bit, I2S Compatible
24bit, MSB justified
DIF2
1
1
1
1
AK4114
DIF1
0
0
0
0
DIF0
0
0
1
0
AK4122A
IDIF1
IDIF0
0
0
0
1
1
0
1
1
Default
Table 13. AK4114オーディオインタフェースフォーマット設定
* AK4122AのIDIF1-0はレジスタで設定します。
<KM099400>
2009/03
- 11 -
[AKD4122A-A]
② ROHDE & SCHWARZ社製 UPDのシリアルインタフェースを使用する場合
PORT7(DSP2)を使用します。PORT6(DIR2)には何も接続しないで下さい。J2(EXT2)からMCLKを入力
し、評価ボード上のクロック分周回路を使用してBICK, LRCKをAK4122Aへ供給します。MCLKを
AK4122Aへ供給する場合は、JP18(MCLK2)を“EXT”側に設定して下さい。
JP15
SDTIO
JP16
BICK2
DIR
JP17
LRCK2
EXT
DIR
JP18
MCLK2
EXT
DIR
EXT
• クロック設定
J2(EXT2)からMCLKを入力し、BICK, LRCKを分周回路から生成します。JP4(DIV2)とJP5(CLK2)は
MCLK周波数にあわせてTable 14を参照して設定して下さい。JP6(BCFS)でBICKの周波数を選択しま
す。JP7(EXT2)はオープンにして下さい。
JP4
DIV2
JP5
CLK2
fs
32kHz
44.1kHz
48kHz
88.2kHz
96kHz
384
64fs
JP7
EXT2
32fs
768
512
256
256
JP6
BCFS
MCLK
256fs = 8.192MHz
384fs = 12.288MHz
512fs = 16.384MHz
768fs = 24.576MHz
256fs = 11.2896MHz
384fs = 16.9344MHz
512fs = 22.5792MHz
768fs = 33.8688MHz
256fs = 12.288MHz
384fs = 18.432MHz
512fs = 24.576MHz
768fs = 36.864MHz
256fs = 22.5792MHz
384fs = 33.8688MHz
256fs = 24.576MHz
384fs = 36.864MHz
JP4(DIV2)
256
Open
512
768
256
Open
512
768
256
Open
512
768
256
Open
256
Open
JP5(CLK2)
256
384
256
256
256
384
256
256
256
384
256
256
256
384
256
384
Table 14. クロック設定例
③ 全てのクロックを外部から入力する場合
PORT7(DSP2)を使用します。J2(EXT2), PORT6(DIR2)には何も接続しないで下さい。JP7(EXT2)はショ
ートして下さい。
JP15
JP16
JP17
JP18
SDTIO
BICK2
LRCK2
MCLK2
DIR
EXT
DIR
<KM099400>
EXT
DIR
EXT
2009/03
- 12 -
[AKD4122A-A]
(4-2) マスターモード
マスターモード時には、MCLKを供給する必要があります。
① AK4114(U13)のDIT機能を使用する場合
PORT8(DIT2)と水晶発振子X1を使用します。PORT6(DIR2), PORT7(DSP2)には何も接続しないで下さ
い。MCLKをAK4122Aへ供給する必要がありますので、JP18(MCLK2)を“DIR”側に設定して下さい。
MCLK周波数を変更する場合には、水晶発振子X1の値を変更して下さい。
JP15
SDTIO
JP16
BICK2
DIR
JP17
LRCK2
EXT
DIR
EXT
JP18
MCLK2
DIR
EXT
• SW3の設定(Table 15,Table 16,Table 17参照)
ONで“H”, OFFで“L”です。
SW3 No.
Name
1
OCKS
2
3
4
DIF0
DIF1
DIF2
ON (“H”)
OFF (“L”)
AK4114 Master Clock Output Setting
Table 16参照
AK4114 Audio Format Setting
Table 17参照
Table 15. SW3の設定
Mode
0
1
OCKS
0
1
MCKO1
256fs
512fs
X’tal
256fs
512fs
fs
∼ 96kHz
∼ 48kHz
Table 16. AK4114マスタクロックアウト設定
Mode
Audio I/F Format
0
1
24bit, MSB justified
24bit, I2S Compatible
DIF2
1
1
AK4114
DIF1
1
1
DIF0
0
1
AK4122A
IDIF1
IDIF0
0
1
1
0
Table 17. AK4114オーディオインタフェースフォーマット設定
* AK4122AのIDIF1-0はレジスタで設定します。
<KM099400>
2009/03
- 13 -
[AKD4122A-A]
② ROHDE & SCHWARZ社製UPDのシリアルインタフェースを使用する場合
PORT7(DSP2)を使用します。J2(EXT2)からMCLKを入力し、MCLKをAK4122Aへ供給します。BICK,
LRCK, DATAはAK4122Aから供給されます。PORT6(DIR2), PORT8(DIT2)には何も接続しないで下さ
い。MCLKをAK4122Aへ供給する必要がありますので、JP18(MCLK2)を“EXT”側に設定して下さい。
JP15
SDTIO
JP16
BICK2
DIR
JP17
LRCK2
EXT
DIR
JP18
MCLK2
EXT
DIR
EXT
• クロック設定
J2(EXT2)からMCLKを入力します。JP7(EXT2)はオープンにして下さい。
JP4
DIV2
JP5
CLK2
384
64fs
JP7
EXT2
32fs
768
512
256
256
JP6
BCFS
③ 全てのクロックを外部から入力する場合
PORT7(DSP2)を使用し、MCLKをAK4122Aへ供給します。BICK, LRCK, DATAはAK4122Aから供給さ
れます。J2(EXT2), PORT6(DIR2), PORT8(DIT2)には何も接続しないで下さい。JP7(EXT2)はショート
して下さい。
JP15
SDTIO
JP16
BICK2
DIR
EXT
JP17
LRCK2
DIR
EXT
JP18
MCLK2
DIR
EXT
(4-3) SW1の設定
PORT2のモードにあわせて設定して下さい。ONで“H”, OFFで“L”です。
SW1 No.
1
2
3
Name
M/S2
M/S3
TST4
ON (“H”)
OFF (“L”)
Master Mode
Slave Mode
Master Mode
Slave Mode
Fixed to “L”
Default
L
L
L
Table 18. SW1の設定
<KM099400>
2009/03
- 14 -
[AKD4122A-A]
(5) 出力(PORT3)の設定
(5-1) スレーブモード
① AK4114(U14)のDIT機能を使用する場合
PORT10(DIT3)と水晶発振子X2を使用します。PORT9(DSP3)には何も接続しないで下さい。MCLKを
AK4122Aへ供給する場合は、JP21(OMCLK)を“DIT”側に設定して下さい。MCLK周波数を変更する場
合には、水晶発振子X2の値を変更して下さい。
JP19
BICK
DIT
JP20
LRCK
EXT
DIT
JP21
OMCLK
EXT
DIT
JP25
TST
EXT
OMCK
TST
• SW4の設定(Table 19,Table 20,Table 21参照)
ONで“H”, OFFで“L”です。
SW4 No.
Name
1
OCKS
2
DIF0
ON (“H”)
OFF (“L”)
AK4114 Master Clock Output Setting
Table 20参照
AK4114 Audio Format Setting
Table 21参照
Table 19. SW4の設定
Mode
0
1
OCKS
0
1
MCKO1
256fs
512fs
X’tal
256fs
512fs
fs
∼ 96kHz
∼ 48kHz
Default
Table 20. AK4114マスタクロックアウト設定
Mode
Audio I/F Format
0
1
24bit, MSB justified
24bit, I2S Compatible
AK4114
DIF0
0
1
AK4122A
ODIF
0
1
Default
Table 21. AK4114オーディオインタフェースフォーマット設定
* AK4122AのODIFはレジスタで設定します。
<KM099400>
2009/03
- 15 -
[AKD4122A-A]
② ROHDE & SCHWARZ社製UPDのシリアルインタフェースを使用する場合
PORT9(DSP3)を使用します。PORT10(DIT3)には何も接続しないで下さい。J3(EXT3)からMCLKを入
力し、評価ボード上のクロック分周回路を使用してBICK, LRCKをAK4122Aへ供給します。MCLKを
AK4122Aへ供給する場合は、JP21(OMCLK)を“EXT”側に設定して下さい。
JP19
BICK
DIT
JP20
LRCK
EXT
DIT
JP21
OMCLK
EXT
DIT
JP25
TST
EXT
OMCK
TST
• クロック設定
J3(EXT3)からMCLKを入力し、BICK, LRCKを分周回路から生成します。JP8(DIV3)とJP9(CLK3)は
MCLK周波数にあわせてTable 22を参照して設定して下さい。JP10(EXT3)はオープンにして下さい。
JP8
DIV3
JP9
CLK3
fs
MCLK
256fs = 8.192MHz
384fs = 12.288MHz
512fs = 16.384MHz
768fs = 24.576MHz
256fs = 11.2896MHz
384fs = 16.9344MHz
512fs = 22.5792MHz
768fs = 33.8688MHz
256fs = 12.288MHz
384fs = 18.432MHz
512fs = 24.576MHz
768fs = 36.864MHz
256fs = 22.5792MHz
384fs = 33.8688MHz
256fs = 24.576MHz
384fs = 36.864MHz
32kHz
44.1kHz
48kHz
88.2kHz
96kHz
384
768
512
256
256
JP10
EXT3
JP8(DIV3)
256
Open
512
768
256
Open
512
768
256
Open
512
768
256
Open
256
Open
JP9(CLK3)
256
384
256
256
256
384
256
256
256
384
256
256
256
384
256
384
Table 22. クロック設定例
③ 全てのクロックを外部から入力する場合
PORT9(DSP3)を使用します。PORT10(DIT3)には何も接続しないで下さい。MCLKをAK4122Aへ供給
する場合は、JP25(TST)を“OMCK”側に設定して下さい。JP10(EXT3)はショートして下さい。
JP19
BICK
DIT
EXT
JP20
LRCK
DIT
JP21
OMCLK
EXT
<KM099400>
DIT
EXT
JP25
TST
OMCK
TST
2009/03
- 16 -
[AKD4122A-A]
(5-2) マスターモード
マスターモード時には、MCLKを供給する必要があります。
① AK4114(U14)のDIT機能を使用する場合
PORT10(DIT3)と水晶発振子X2を使用します。PORT9(DSP3)には何も接続しないで下さい。MCLKを
AK4122Aへ供給する必要がありますので、JP21(OMCLK)を“DIT”側に設定して下さい。MCLK周波数
を変更する場合には、水晶発振子X2の値を変更して下さい。
JP20
LRCK
JP19
BICK
DIT
EXT
DIT
JP21
OMCLK
EXT
DIT
EXT
JP25
TST
OMCK
TST
• SW4の設定(Table 23,Table 24,Table 25参照)
ONで“H”, OFFで“L”です。
SW4 No.
Name
1
OCKS
2
DIF0
ON (“H”)
OFF (“L”)
AK4114 Master Clock Output Setting
Table 24参照
AK4114 Audio Format Setting
Table 25参照
Table 23. SW4の設定
Mode
0
1
OCKS
0
1
MCKO1
256fs
512fs
X’tal
256fs
512fs
fs
∼ 96kHz
∼ 48kHz
Table 24. AK4114マスタクロックアウト設定
Mode
Audio I/F Format
0
1
24bit, MSB justified
24bit, I2S Compatible
AK4114
DIF0
0
1
AK4122A
ODIF
0
1
Table 25. AK4114オーディオインタフェースフォーマット設定
* AK4122AのODIFはレジスタで設定します。
<KM099400>
2009/03
- 17 -
[AKD4122A-A]
② ROHDE & SCHWARZ社製UPDのシリアルインタフェースを使用する場合
PORT9(DSP3)を使用します。J3(EXT3)からMCLKを入力し、MCLKをAK4122Aへ供給します。BICK,
LRCK, DATAはAK4122Aから供給されます。PORT10(DIT3)には何も接続しないで下さい。MCLKを
AK4122Aへ供給する必要がありますので、JP21(OMCLK)を“EXT”側に設定して下さい。
JP20
LRCK
JP19
BICK
DIT
EXT
DIT
JP21
OMCLK
EXT
DIT
JP25
TST
EXT
OMCK
TST
• クロック設定
J3(EXT3)からMCLKを入力します。JP10(EXT3)はオープンにして下さい。
JP8
DIV3
JP9
CLK3
384
768
512
256
256
JP10
EXT3
③ 全てのクロックを外部から入力する場合
PORT9(DSP3)を使用し、MCLKをAK4122Aへ供給します。BICK, LRCK, DATAはAK4122Aから供給さ
れます。J3(EXT3), PORT10(DIT3)には何も接続しないで下さい。MCLKをAK4122Aへ供給する必要が
ありますので、JP25(TST)を“OMCK”側に設定して下さい。JP10(EXT3)はショートして下さい。
JP19
BICK
DIT
EXT
JP20
LRCK
DIT
JP21
OMCLK
EXT
DIT
EXT
JP25
TST
OMCK
TST
(5-3) SW1の設定
PORT3のモードにあわせて設定して下さい。ONで“H”, OFFで“L”です。
SW1 No.
1
2
3
Name
M/S2
M/S3
TST4
ON (“H”)
OFF (“L”)
Master Mode
Slave Mode
Master Mode
Slave Mode
Fixed to “L”
Default
L
L
L
Table 26. SW1の設定
<KM099400>
2009/03
- 18 -
[AKD4122A-A]
„ その他のジャンパの設定
① JP1 (GND) : AGNDとDGNDのショート
OPEN:
AGNDとDGNDを別々にします。
SHORT: AGNDとDGNDをショートします。<Default>
② JP22 (VDD2) : DVDDコネクタとVCCコネクタのショート
OPEN:
DVDDコネクタとVCCコネクタを別々にします。
SHORT: DVDDコネクタとVCCコネクタをショートします。<Default>
③ JP23 (VDD1) : AVDDコネクタとDVDDコネクタのショート
OPEN:
AVDDコネクタとDVDDコネクタを別々にします。
SHORT: AVDDコネクタとDVDDコネクタをショートします。<Default>
④ JP24 (REG) : +5VコネクタとAVDDコネクタのショート
OPEN:
+5VコネクタとAVDDコネクタを別々にします。
SHORT: +5VコネクタとAVDDコネクタをショートします。<Default>
JP22, 23, 24をすべてショートし、+5Vコネクタに5Vを供給することで、レギュレータから3.3Vを全回路
に供給することができます。
„ トグルスイッチの動作
上方が“H”、下方が“L”です。
[SW5] (SMUTE): AK4122Aのソフトミュート。
“H”側に倒すことで、AK4122Aの出力をソフトミュートします。
[SW6] (PDN): AK4122Aのパワーダウン。動作中は“H”側に倒します。
電源投入後、必ず一度“L”を入力して下さい。
[SW7] (PDN1): AK4114(U12)のパワーダウン。動作中は“H”側に倒します。
電源投入後、必ず一度“L”を入力して下さい。
AK4114(U12)を使用しない場合は“L”側に倒して下さい。
[SW8] (PDN2): AK4114(U13)のパワーダウン。動作中は“H”側に倒します。
電源投入後、必ず一度“L”を入力して下さい。
AK4114(U13)を使用しない場合は“L”側に倒して下さい。
[SW9] (PDN3): AK4114(U14)のパワーダウン。動作中は“H”側に倒します。
電源投入後、必ず一度“L”を入力して下さい。
AK4114(U14)を使用しない場合は“L”側に倒して下さい。
<KM099400>
2009/03
- 19 -
[AKD4122A-A]
„ LEDの表示
[LED1] (ERF): AK4114(U12)のINT0ピンの出力です。AK4114がアンロック時に点灯します。
[LED2] (ERF): AK4114(U13)のINT0ピンの出力です。AK4114がアンロック時に点灯します。
[LED3] (INT0): AK4122AのINT0ピンの出力です。
[LED4] (INT1): AK4122AのINT1ピンの出力です。
[LED5] (INT2): AK4122AのINT2ピンの出力です。
„ シリアルコントロール
AKD4122A-AはIBM-AT互換機のプリンタポート(パラレルポート)を通してコントロール可能です。同梱
の10線フラットケーブルでPORT1(CTRL)とPCを接続して下さい。
1
10
CSN
Connect
CCLK
PC
CDTI
AKD4122A-A
CDTO
10 Wire Flat Cable
5
10pin Connector
6
10pin Header
Figure 12. 10線フラットケーブルの接続
<KM099400>
2009/03
- 20 -
[AKD4122A-A]
コントロールソフトマニュアル
„ 評価ボードとコントロールソフトの設定
1. AKD4122A-Aを前項参照の上、適宜、設定して下さい。
2. IBM-AT互換機とAKD4122A-Aを同梱の10線フラットケーブルで接続して下さい。10ピンヘッダーの向き
に注意して下さい。(Windows 2000/XP上でコントロールソフトを動作させる場合には、同梱のドライバ
をインストールして下さい。インストール方法については「DriverSetupj.pdf」を参照して下さい。Windows
95/98/Me上で動作させる場合にはドライバのインストールは不要です。但し、Windows NT上ではコント
ロールソフトは動作しません。)
3. “AK4122A Evaluation Kit”のラベルが貼ってあるCD-RをCD-ROMドライブに挿入して下さい。
4. CD-ROMドライブにアクセスして、“AKD4122A-A.exe”をダブルクリックし、コントロールプログラムを
立ち上げて下さい。
5. 後は下記を参照して評価して下さい。
„ 操作手順
下記の手順を守って下さい。
1. 上記に従って、コントロールプログラムを立ち上げて下さい。
2. Port Setupボタンをクリックして下さい。
3. Write defaultボタンをクリックして下さい。
4. 後は適宜、ダイアログを立ち上げ、データを入力してAK4122Aを評価して下さい。
„ 各ボタンの説明
1. [Port Setup] :
2. [Write default] :
3. [All Read] :
4. [Function1] :
5. [Write] :
6. [Read] :
プリンタポートの設定をします。
AK4122Aのレジスタを初期設定にします。
AK4122Aの全てのレジスタを読み出します。
キーボード操作による書き込みダイアログを立ち上げます。
各レジスタに対応したマウス操作によるデータ書き込みダイアログを立ち上げます。
各レジスタに対応したデータを読み込みます。
„ 各ダイアログの説明
1. [Function1ダイアログ] : キーボード操作によるデータ書き込みダイアログ
・Addressボックス:
・Dataボックス:
データを書き込むアドレスを16進数2桁で入力します。
データを16進数2桁で入力します。
・入力した値をAK4122Aに書き込む場合は“OK”ボタンを、書き込まない場合は“Cancel”ボタンを
押して下さい。
<KM099400>
2009/03
- 21 -
[AKD4122A-A]
2. [Writeダイアログ] :
マウス操作によるデータ書き込みダイアログ
・各レジスタに対応したダイアログがあります。
・各レジスタに対応したWriteボタンをクリックし、ダイアログを立ちあげます。チェックボックスを
チェック(9点がチェックした印です)すると、データは“H”または“1”になり、チェックしなければデ
ータは“L”または“0”になります。
・入力した値をAK4122Aに書き込む場合は“OK”ボタンを、書き込まない場合は“Cancel”ボタンを
押して下さい。
„ データの表示
入力されたデータはレジスタマップに表示されます。赤字は“H”または“1”を表し、青字は“L”または“0”を表
します。ブランク部分はデータシートで定義されていない部分です。
<KM099400>
2009/03
- 22 -
[AKD4122A-A]
測定結果
[Measurement condition]
• Measurement unit : Audio Precision, System Two Cascade
• Power Supply
: AVDD=DVDD=3.3V
• Band width
: 10Hz ∼ FSO/2
• Temperature
: Room
• Measurement Path : PORT1 → SRC → PORT3
[Measurement Result]
SRC Characteristics
THD+N (Input = 1kHz, 0dBFS)
FSO/FSI = 44.1kHz/48kHz
FSO/FSI = 48kHz/44.1kHz
FSO/FSI = 32kHz/48kHz
FSO/FSI = 96kHz/32kHz
Worst Case (FSO/FSI = 48kHz/8kHz)
Dynamic Range (Input = 1kHz, −60dBFS)
FSO/FSI = 44.1kHz/48kHz
FSO/FSI = 48kHz/44.1kHz
FSO/FSI = 32kHz/48kHz
FSO/FSI = 96kHz/32kHz
Worst Case (FSO/FSI = 32kHz/44.1kHz)
Dynamic Range (Input = 1kHz, −60dBFS, A-weighted)
FSO/FSI = 44.1kHz/48kHz
<KM099400>
Result
Unit
113.5
113.4
114.2
113.2
111.7
dB
dB
dB
dB
dB
115.1
115.1
115.3
115.2
115.5
dB
dB
dB
dB
dB
117.2
dB
2009/03
- 23 -
[AKD4122A-A]
[Plots]
AK4122A THD + N vs Input Level
FSI = 44.1kHz, SFO = 48kHz, fin = 1kHz
-100
-102
-104
-106
-108
-110
-112
d
B
F
S
-114
-116
-118
-120
-122
-124
-126
-128
-130
akd4122a.at27
Figure 13. THD+N vs. Input Level
AK4122A THD + N vs Input Frequency
FSI = 44.1kHz, SFO = 48kHz, Input = 0dBFS
-80
-82.5
-85
-87.5
-90
-92.5
-95
-97.5
-100
d
B
F
S
-102.5
-105
-107.5
-110
-112.5
-115
-117.5
-120
-122.5
-125
-127.5
-130
akd4122a.at27
Figure 14. THD+N vs. Input Frequency (Input = 0dBFS)
<KM099400>
2009/03
- 24 -
[AKD4122A-A]
AK4122A THD + N vs Input Frequency
FSI = 44.1kHz, SFO = 48kHz, Input = -60dBFS
-80
-82.5
-85
-87.5
-90
-92.5
-95
-97.5
-100
d
B
F
S
-102.5
-105
-107.5
-110
-112.5
-115
-117.5
-120
-122.5
-125
-127.5
-130
akd4122a.at27
Figure 15. THD+N vs. Input Frequency (Input = -60dBFS)
AK4122A Linearity
FSI = 44.1kHz, SFO = 48kHz, fin = 1kHz
+0
-10
-20
-30
-40
-50
d
B
F
S
-60
-70
-80
-90
-100
-110
-120
-130
akd4122a.at27
Figure 16. Linearity
<KM099400>
2009/03
- 25 -
[AKD4122A-A]
AK4122A Frequency Response
FSI = 44.1kHz, SFO = 48kHz, Input = 0dBFS
+0
-0.2
-0.4
-0.6
-0.8
-1
-1.2
-1.4
-1.6
d
B
F
S
-1.8
-2
-2.2
-2.4
-2.6
-2.8
-3
-3.2
-3.4
-3.6
-3.8
-4
akd4122a.at27
Figure 17. Frequency Response
AK4122A FFT
FSI = 44.1kHz, SFO = 48kHz, Input = 0dBFS, fin = 1kHz
+0
-10
-20
-30
-40
-50
-60
-70
d
B
F
S
-80
-90
-100
-110
-120
-130
-140
-150
-160
-170
-180
akd4122a.at27
Figure 18. FFT Plot (Input = 0dBFS)
<KM099400>
2009/03
- 26 -
[AKD4122A-A]
AK4122A FFT
FSI = 44.1kHz, SFO = 48kHz, Input = -60dBFS, fin = 1kHz
+0
-10
-20
-30
-40
-50
-60
-70
d
B
F
S
-80
-90
-100
-110
-120
-130
-140
-150
-160
-170
-180
akd4122a.at27
Figure 19. FFT Plot (Input = -60dBFS)
<KM099400>
2009/03
- 27 -
[AKD4122A-A]
改定履歴
Date
(yy/mm/dd)
09/03/10
Manual
Revision
KM099400
Board
Revision
0
Reason
Page
Contents
初版
重要な注意事項
• 本書に記載された製品、及び、製品の仕様につきましては、製品改善のために予告なく変更する
ことがあります。従いまして、ご使用を検討の際には、本書に掲載した情報が最新のものであること
を弊社営業担当、あるいは弊社特約店営業担当にご確認下さい。
• 本書に掲載された情報・図面の使用に起因した第三者の所有する特許権、工業所有権、その他の
権利に対する侵害につきましては、当社はその責任を負うものではありませんので、ご了承下さい。
• 本書記載製品が、外国為替及び、外国貿易管理法に定める戦略物資(役務を含む)に該当する場合、
輸出する際に同法に基づく輸出許可が必要です。
• 医療機器、安全装置、航空宇宙用機器、原子力制御用機器など、その装置・機器の故障や動作不
良が、直接または間接を問わず、生命、身体、財産等へ重大な損害を及ぼすことが通常予想される
ような極めて高い信頼性を要求される用途に弊社製品を使用される場合は、必ず事前に弊社代表
取締役の書面による同意をお取り下さい。
• この同意書を得ずにこうした用途に弊社製品を使用された場合、弊社は、その使用から生ずる損害
等の責任を一切負うものではありませんのでご了承下さい。
• お客様の転売等によりこの注意事項の存在を知らずに上記用途に弊社製品が使用され、その使用
から損害等が生じた場合は全てお客様にてご負担または補償して頂きますのでご了承下さい。
<KM099400>
2009/03
- 28 -
B
C
18
17
16
15
14
13
12
11
INT1
SDTO
INT0
E
VCC
R7
51
R8
51
R9
51
R10
51
R11
51
R12
51
PORT2
C1
0.1u
3
2
IN
VCC
1
GND
TX
37
48
74LVC541
38
CN1
G1
G2
39
1
19
Y1
Y2
Y3
Y4
Y5
Y6
Y7
Y8
40
CTRL
A1
A2
A3
A4
A5
A6
A7
A8
41
2
3
4
5
6
7
8
9
LRCK
OMCLK
U1
470
470
470
42
R4
R5
R6
43
R3
47k
44
R2
47k
45
R1
47k
CSN
CCLK
CDTI
CDTO
46
E
10
9
8
7
6
47
PORT1
1
2
3
4
5
E
- 29 -
DVDD
VCC
D
BICK
A
R13 51
1
1
37
D
CN3
INT0
38
INT1
39
TX
40
SDTO
41
BICK
42
LRCK
43
OMCLK
44
DVSS
45
C3
0.1u
DVDD
46
BVSS
CCLK
48
U2
CN2
CSN
D
47
+
C2
10u
R14 51
CDTI
SDTIO
36
SDTIO
36
R15 51
R16 51
2
2
CDTO
BICK2
35
BICK2
35
R17 51
TST1
3
3
TST1
LRCK2
34
LRCK2
34
R18 51
INT2
4
4
INT2
MCLK2
33
5
5
TST2
DVDD
32
MCLK2
33
VCC
C
SW1
M/S2 1
M/S3 2
TST4 3
PORT3-DIF1
4
5
6
AK4122
R68
R69
R70
32
C4
0.1u +
47K
47K
47K
6
6
TST3
7
7
M/S2
AK4122A
C5
10u
C
DVSS
31
31
SDTI
30
30
R19 51
SDTI
R20 51
8
8
M/S3
BICK1
29
BICK1
29
R21 51
SMUTE
9
9
10
10
11
11
12
12
LRCK1
28
28
LRCK1
TST4
PDN
27
27
PDN
TST5
AVSS
26
26
R
25
SMUTE
VCC
B
B
L1
47u
OPT
RX1
RX2
RX3
RX4
RX1-4
R25
75
C11
0.1u
TST11
24
TST10
23
RX4
22
TST9
21
RX3
20
TST8
19
RX2
18
TST7
17
RX1
16
TST6
15
Analog Ground
A
RX4
RX3
RX2
RX1
AVDD
Title
Size
A3
Date:
A
Digital Ground
24
23
22
21
20
19
CN4
BNC
18
J1
RX
A
JP1
GND
C10
10u
+
JP2
RX
RX1
RX2
RX3
RX4
25
R22
12k
C9
0.1u
17
JP3
C8
2.2u
16
R24
470
R23
470
15
DIR
C7
2.2n
14
C6
0.1u
14
2
1
AVSS
GND
OUT
13
3
13
VCC
AVDD
FILT
PORT3
B
C
- 29 -
D
AKD4122A-A
Document Number
Rev
AK4122A
Monday, March 16, 2009
Sheet
E
0
1
of
6
A
B
C
D
E
- 30 VCC
A
A
256
512
768
9
Q
CLK
CLK
CL
DIV2
Q
5
Q
6
256
U5
JP5
CLK2
10
11
384
CLK
RST
8
Q
13
R26
51
3
JP4
PR
D
11
D
CL
12
2
U3
U4A
74AC74
1
J2
EXT2
U4B
74AC74
PR
10
4
For AK4122A PORT2
JP7
EXT2
B
U6
3
4
5
6
7
10
2
9
1
Q1
Q2
Q3
Q4
Q5
Q6
Q7
Q8
Q9
Q10
Q11
Q12
9
7
6
5
3
2
4
13
12
14
15
1
64fs
32fs
JP6
BCFS
1
1G
VCC
14
2
1A
GND
7
4
2G
1Y
3
5
EXT-MCLK2
2A
10
3G
2Y
6
EXT-BICK2
9
3A
3Y
8
EXT-LRCK2
4Y
11
fs
13
4G
12
4A
C12
0.1u
74VHC125
74HC4040
A
B
C
D
VCC
B
14
13
12
11
15
QA
QB
QC
QD
RCO
ENP
ENT
CLK
LOAD
CLR
74AC163
2
1
U16A
74HC14
C
C
VCC
VCC
D
11
CLK
3
CLK
JP8
DIV3
CL
D
Q
5
Q
6
U10
JP9
CLK3
10
11
384
8
Q
JP10
EXT3
U11
3
4
5
6
7
10
2
9
1
A
B
C
D
1
1G
VCC
14
2
1A
GND
7
4
2G
1Y
3
5
EXT-MCLK3
2A
10
3G
2Y
6
EXT-BICK3
9
3A
3Y
8
EXT-LRCK3
4Y
11
256
13
R27
51
D
256
512
768
9
Q
2
CL
12
U9B
74AC74
1
J3
EXT3
PR
10
For AK4122A PORT3
PR
4
U8
U9A
74AC74
CLK
RST
Q1
Q2
Q3
Q4
Q5
Q6
Q7
Q8
Q9
Q10
Q11
Q12
9
7
6
5
3
2
4
13
12
14
15
1
64fs
fs
13
12
C13
0.1u
D
4G
4A
74VHC125
74HC4040
QA
QB
QC
QD
RCO
14
13
12
11
15
ENP
ENT
CLK
LOAD
CLR
74AC163
E
E
4
3
U16B
74HC14
Title
Size
A3
Date:
A
B
C
- 30 -
D
AKD4122A-A
Document Number
Rev
External Clock
Monday, March 16, 2009
Sheet
E
2
0
of
6
A
B
C
D
E
- 31 VCC
VCC
E
1
2
E
L2
47u
GND
OUT
2
1
11
L
H
3
3
+
VCC
C15
0.1u
C14
10u
C61
0.1u
SW7
PDN1
10
9
U7E
74HC14
8
4114-PDN1
U7D
74HC14
2
DIR1
1
PORT4
R63
10k
D3
HSU119
R28
470
C16
0.1u
C17
0.47u
R29
18k
+
37
INT1
38
AVDD
R
39
40
VCOM
42
41
AVSS
NC
RX0
43
44
RX1
45
TEST1
NC
RX2
48
RX3
1
46
D
U12
47
D
IPS0
U7C
INT0
36
5
R30
1k
6
LED1
ERF
2
74HC14
2
PORT1-DIF0
NC
3
DIF0
4
OCKS0
R31
100
1
BICK1
PORT5
35
R32
100
OCKS1
34
TEST2
CM1
33
5
DIF1
CM0
32
6
NC
PDN
31
7
DIF2
XTI
30
8
IPS1
XTO
29
PORT1-OCKS1
LRCK1
BICK1
LRCK1
SDTI
1
2
3
4
5
R33
100
PORT1-DIF2
AK4114
R34
220k
P/SN
DAUX
R35
220k
R36
220k
C
4114-PDN1
U7B
74HC14
EXT
9
4
U7A
74HC14
3
2
XTL0
28
R37
51
MCKO2
27
BICK
26
SDTO
25
DIR
JP12
EXT1
B
11
XTL1
12
VIN
J4
EXT1
1
JP11
BICK1
10
DSP1
SDTI
C
PORT1-DIF1
C21
10u
B
VCC
LRCK
OCKS
DIF0
DIF1
DIF2
JP14
LRCK1
24
MCKO1
23
22
DVSS
DVDD
C20
10u
+
21
VOUT
20
UOUT
19
COUT
18
BOUT
17
TX1
16
TX0
15
14
C19
0.1u
+
13
TVDD
DVSS
JP13
SDTO
C18
0.1u
10
9
8
7
6
SW2
1
2
3
4
8
7
6
5
PORT1
R71
R72
R73
R74
47K
47K
47K
47K
PORT1-OCKS1
PORT1-DIF0
PORT1-DIF1
PORT1-DIF2
U7F
A
A
13
12
74HC14
Title
Size
AKD4122A-A
Document Number
A3
Date:
A
B
C
- 31 -
D
Monday, March 16, 2009
Rev
PORT1
Sheet
E
0
3
of
6
A
B
C
D
E
- 32 VCC
VCC
E
E
2
2
1
C23
0.1u
DIR2
C22
10u
R38
470
1
3
D4
HSU119
H
3
L
IPS0
2
NC
3
DIF0
4
5
10
9
U16E
74HC14
4114-PDN2
38
2
C62
0.1u
8
U16D
74HC14
37
INT1
R
39
40
VCOM
42
41
AVSS
NC
RX0
43
44
RX1
46
45
TEST1
NC
RX2
47
48
RX3
PORT2-DIF0
1
SW8
PDN2
R39
18k
AVDD
C25
0.47u
+
U13
D
R64
10k
11
C24
0.1u
1
VCC
GND
OUT
+
L3
47u
PORT6
U16C
74HC14
INT0
36
OCKS0
35
5
R40
1k
6
D
LED2
ERF
2
1
R41
100
OCKS1
34
TEST2
CM1
33
DIF1
CM0
32
MCLK2
PORT2-OCKS1
R42
100
PORT2-DIF1
BICK2
MCLK2
BICK2
LRCK2
SDTIO
R43
100
LRCK2
7
PORT2-DIF2
AK4114
NC
PDN
31
R44
100
4114-PDN2
C26 22p
DIF2
XTI
30
R45
220k
IPS1
XTO
29
9
P/SN
DAUX
28
10
XTL0
MCKO2
27
11
XTL1
BICK
26
12
VIN
SDTO
25
C
DSP2
R46
220k
R47
220k
R48
220k
2
X1
11.2896MHz
8
10
9
8
7
6
SDTIO
1
6
C
PORT7
1
2
3
4
5
C27
22p
JP15
SDTIO
JP16
BICK2
C31
10u
LRCK
EXT
A
3
2
GND
1
DIT2
8
7
6
5
B
EXT-BICK2
R75
R76
R77
R78
DIR
47K
47K
47K
47K
PORT2-OCKS1
PORT2-DIF0
PORT2-DIF1
PORT2-DIF2
JP17
LRCK2
EXT
PORT8
IN
VCC
VCC
SW3
1
2
3
4
PORT2
24
MCKO1
23
22
DVSS
DVDD
C30
10u
+
21
VOUT
20
UOUT
19
COUT
18
BOUT
17
TX1
16
TX0
15
14
C29
0.1u
+
13
TVDD
DVSS
B
C28
0.1u
OCKS
DIF0
DIF1
DIF2
DIR
EXT-LRCK2
DIR
C32
0.1u
JP18
MCLK2
A
U16F
74HC14
13
EXT
EXT-MCLK2
12
Title
Size
AKD4122A-A
Document Number
A3
Date:
A
B
C
- 32 -
D
Monday, March 16, 2009
Rev
PORT2
Sheet
E
0
4
of
6
A
B
C
D
E
- 33 VCC
VCC
E
E
2
+
1
C33
10u
C34
0.1u
D5
HSU119
1
IPS0
2
2
3
U15A
74HC14
C63
0.1u
4
4114-PDN3
U15B
74HC14
37
TST1
INT1
38
2
SW9
PDN3
AVDD
R
39
40
VCOM
42
41
AVSS
NC
RX0
43
44
RX1
46
45
TEST1
NC
RX2
47
48
RX3
1
R49
18k
1
H
3
L
C35
0.47u
+
U14
D
R65
10k
TST
INT0
36
NC
OCKS0
35
3
DIF0
OCKS1
34
4
TEST2
CM1
33
5
DIF1
CM0
32
D
JP25
TST
OMCK
PORT3-DIF0
R50
100
PORT3-OCKS1
OMCLK
R51
100
PORT3-DIF1
BICK
OMCLK
BICK
LRCK
SDTO
R52
100
LRCK
7
AK4114
NC
PDN
31
XTI
30
R54
220k
IPS1
XTO
29
9
P/SN
DAUX
28
10
XTL0
MCKO2
27
11
XTL1
BICK
26
12
VIN
SDTO
25
C
DSP3
R55
220k
R56
220k
R57
220k
2
X2
24.576MHz
8
10
9
8
7
6
SDTO
C36 22p
DIF2
R53
100
4114-PDN3
1
6
C
PORT9
1
2
3
4
5
C37
22p
C40
10u
C41
10u
LRCK
EXT
A
3
2
GND
1
DIT3
OCKS 1
DIF0 2
EXT-BICK3
VCC
SW4
B
4
3
PORT3
R66
R67
DIT
47K
47K
PORT3-OCKS1
PORT3-DIF0
JP20
LRCK
EXT
PORT10
IN
VCC
JP19
BICK
24
MCKO1
23
22
DVSS
DVDD
C39
0.1u
+
21
VOUT
20
UOUT
19
COUT
18
BOUT
17
TX1
16
TX0
15
14
C38
0.1u
+
13
TVDD
DVSS
B
DIT
EXT-LRCK3
DIT
C42
0.1u
JP21
OMCLK
A
EXT
EXT-MCLK3
Title
Size
A3
Date:
A
B
C
- 33 -
D
AKD4122A-A
Document Number
Rev
PORT3
Monday, March 16, 2009
0
Sheet
E
5
of
6
A
B
C
D
E
- 34 -
A
A
1
2
VCC
D1
HSU119
R58
10k
5
1
H
3
L
C43
0.1u
9
8
SMUTE
U15D
74HC14
VCC
2
SW5
SMUTE
6
U15C
74HC14
LED3
INT0
1
R59
1k
2
2
1
INT0
U17A
74HC14
B
LED4
INT1
1
2
4
LED5
INT2
1
2
1
D2
HSU119
1
C44
0.1u
SW6
PDN
6
5
INT2
U17C
74HC14
H
3
INT1
R62
1k
2
R61
10k
13
12
U15F
74HC14
11
10
PDN
U15E
74HC14
C
2
C
3
U17B
74HC14
VCC
L
B
R60
1k
VCC
DVDD
AVDD
U17D
74HC14
+5V
9
For 74HC14 x 4, 74HC4040 x 2, 74AC74 x 2, 74AC163 x 2, 74LVC541 x 1
L4
(short)
JP22
VDD2
JP23
VDD1
L5
(short)
OUT
DVDD
C64
0.1u
C48
0.1u
C49
0.1u
C50
0.1u
C51
0.1u
C52
0.1u
C53
0.1u
C54
0.1u
C55
0.1u
C56
0.1u
C57
0.1u
C58
47u
+
AVDD
C59
47u
+
C60
+ 47u
11
IN
D
10
U17F
74HC14
C46 C47
0.1u 47u
C45
0.1u
8
U17E
74HC14
T1
TA48M33F
JP24
REG
GND
D
13
+
12
E
E
Title
Size
A3
Date:
A
B
C
- 34 -
D
Document Number
AKD4122A-A
Rev
0
Power Supply
Monday, March 16, 2009
Sheet
E
6
of
6
- 35 -
- 35 -
- 36 -
- 36 -
- 37 -
- 37 -
Similar pages