AK4128AVQ

[AKD4128A-A]
AKD4128A-A
AK4128A 評価用ボード Rev.0
概
要
AKD4128A-Aは、ディジタルサンプルレートコンバータAK4128Aの評価用ボードです。ディジタルオー
ディオインタフェースに対応しており、光コネクタを介してディジタルオーディオ機器と接続可能で
す。
 オーダリングガイド
AKD4128A-A
---
AK4128A評価用ボード
(IBM-AT互換機のUSBポートとの接続用ケーブルとコントロールソフトを同梱。)
機
能
 DIT, DIRにより、光 or COAX入出力が可能
 外部接続用10ピンヘッダー
D3.3V-1
O pt In
AVDD
DVDD
GND
+5V
D3.3V-2
AK4114
(DIR)
Regu lator
COAX
Regu lator
10pi n
Header
O pt In
Regu lator
AK4114
(DIR)
AK4128A
COAX
10pi n
Header
O pt In
AK4114
(DIT )
O pt Out
10pi n
Header
CO AX
AK4114
(DIR)
COAX
10pi n
Header
O pt In
COAX
10pi n
Header
AK4114
(DIR)
10pi n
Header
(I 2C)
Figure 1. AKD4128A-Aブロック図
* 回路図、パターン図は文末に添付。
<KM104302>
2012/03
-1-
[AKD4128A-A]
 操作手順
[1] 電源の配線
名称
+5V
色
橙
Typ
電圧
+5V
内訳
備考
レギュレータT1,T2,T3:
AK4128AのAVDDとDVDD、
AK4114、ロジック回路
AVDD
赤
+3.3V
AK4128AのAVDD
DVDD
赤
+3.3V
AK4128AのDVDD
D3.3V-1
赤
+3.3V
AK4114、ロジック回路
D3.3V-2
赤
+3.3V
AK4114、ロジック回路
GND
黒
0V
・デフォルトでは、必ず接続してく
ださい。
・レギュレータT1を用いず
AVDDコネクタからAK4128Aの
AVDDを供給する時に使います。
その場合はJP1をAVDD側にしま
す。
・レギュレータT1を用いず
DVDDコネクタからAK4128Aの
DVDDを供給する時に使います。
その場合はJP2をDVDD側にしま
す。
・レギュレータT2を用いず
AK4114、ロジック回路に電源を
供給する時に使います。その場合
はJP3をD3.3V-1側にします。
・レギュレータT3を用いず
AK4114、ロジック回路に電源を
供給する時に使います。その場合
はJP4をD3.3V-2側にします。
・必ず接続してください。
グランド
Default
設定
+5V
Open
Open
Open
Open
GND
Table 1. 電源の配線
配線は電源の根本から分けて下さい。
<KM104302>
2012/03
-2-
[AKD4128A-A]
[2] 電源のジャンパーの設定
(1). AK4128AのAVDDの設定
(a) AVDD端子から供給
J P1
(b) REGから供給
JP1
3
AVDD
3
REG
AVDD
AVDD-SEL
R EG
AVDD -SEL
(2). AK4128AのDVDDの設定
(a) DVDD端子から供給
J P2
(b) REGから供給
JP2
3
REG
3
DVDD
REG
DVDD-SEL
DVD D
DVDD -SEL
(3). D3.3V-1の設定(AK4114、ロジック回路)
(a) D3.3V-1端子から供給
J P3
3
D3.3V-1
(b) REGから供給
JP3
3
REG
D3.3V-1
D3.3V-1 SEL
REG
D3.3V-1 SEL
(4). D3.3V-2の設定(AK4114、ロジック回路)
(a) D3.3V-2端子から供給
J P4
(b) REGから供給
JP4
3
REG
3
D3.3V-2
REG
D 3.3V-2 SEL
D3.3V-2
D3.3V-2 SEL
<KM104302>
2012/03
-3-
[AKD4128A-A]
[3] 評価モードのジャンパピンおよびDIPスイッチの設定 (以下参照)
(1). 入力側のモード
(1)-1. AK4114 (U2,U3,U4,U5)のDIR機能を使用する場合 (Default)
(1)-2. 10ピンコネクタ (PORT1,2,3,4) を介して外部機器と接続する場合
(2). 出力側のモード
(2)-1. AK4114 (U6)のDIT機能を使用する場合 (Default)
(2)-2. 10ピンコネクタ (PORT5) を介して外部機器と接続する場合
(3). その他のジャンパピン
[4] 電源投入
電源投入後、必ず一度AK4128A (U1), AK4114 (U2,U3,U4,U5), AK4114 (U6)のパワーダウンリセット
を行ないます。リセットの方法は、トグルスイッチSW2,SW10,SW11,SW12,SW13,SW14を一度“L”
側に倒して、AK4128A (U1), AK4114 (U2,U3,U4,U5), AK4114 (U6)のパワーダウンリセットを行って
から、“H”側に戻してパワーダウンを解除します。
<KM104302>
2012/03
-4-
[AKD4128A-A]
 評価モードのジャンパピンおよびDIPスイッチの設定
(1). 入力側のモードのジャンパピンおよびDIPスイッチの設定
(1)-1.
AK4114 (U2,U3,U4,U5)のDIR機能を使用する場合 (Default)
(1)-1-1. RXの設定
RXの入力元をJP26 (U2), JP32(U3), JP36(U4), JP40(U5) で選択します。
(a) RXをOptical端子 から入力 (Default)
(b) RXをBNC端子から入力
IN P U T x S E L
IN P U T x S E L
3
3
BNC
O PT
BN C
OPT
※:「x」には1~4まで(INPUT1 SEL~INPUT4 SEL)の数字が入ります。
(1)-1-2. IBICK1~4, ILRCK1~4, SDTI1~4の設定
10ピンコネクタ(PORT1~4)は使用しませんので、ここには何も接続しないで下さい。
6
5
JP27
IMCLK-SEL
IBICKx
ILRCKx
SDTIx
2
EXT
DSP1
DIR
※:「x」には1~4までの数字が入ります。
<KM104302>
2012/03
-5-
[AKD4128A-A]
(1)-1-3. SDTI1, SDTI2, SDTI3,SDTI4の設定
AK4128A (U1)のSDTI1, SDTI2, SDTI3,SDTI4に入力するデータを選択します。
(a) 同期モード(INAS pin = “L”)を使用する場合 (Default)
2
JP8
SDTI4-SEL
Asynchronous
Synchronous
GND
5
6
Asynchronous
Synchronous
GND
5
6
Asynchronous
Synchronous
GND
5
6
5
6
Asynchronous
Synchronous
GND
JP7
SDTI3-SEL
2
JP6
SD TI2-SEL
2
2
JP5
SDTI1-SEL
JP7
SDTI3-SEL
JP8
SDTI4-SEL
Asynchronous
Synchronous
GND
5
6
Asynchronous
Synchronous
GND
5
6
Asynchronous
Synchronous
GND
5
6
5
6
Asynchronous
Synchronous
GND
2
JP6
SD TI2-SEL
2
2
JP5
SDTI1-SEL
2
(b) 非同期モード(INAS pin = “H”)を使用する場合
JP7
SDTI3-SEL
JP8
SDTI4-SEL
<KM104302>
Asynchronous
Synchronous
GND
5
6
Asynchronous
Synchronous
GND
5
6
Asynchronous
Synchronous
GND
5
6
5
6
Asynchronous
Synchronous
GND
2
JP6
SD TI2-SEL
2
2
JP5
SDTI1-SEL
2
(c) SDTI1,SDTI2,SDTI3,SDTI4をGNDに接続する場合
2012/03
-6-
[AKD4128A-A]
(1)-2. 10ピンコネクタ (PORT1~4) を介して外部機器と接続する場合
(1)-2-1. RXの設定
光コネクタ:PORT6~9 (OPT), BNCコネクタ:J1~4(COAX) は使用しませんので、ここには何も
接続しないで下さい。
(1)-2-2. IBICK1~4, ILRCK1~4, SDTI1~4の設定
外部機器から出力されるクロック (各IBICK, ILRCK) およびデータ (各SDTI)を10ピンコネクタを
介してAK4128A (U1)に供給します。
6
5
JP27
IMCLK-SEL
IBICKx
ILRCKx
SDTIx
2
EXT
DSP1
DIR
※:「x」には1~4までの数字が入ります。
(1)-2-3. SDTI1, SDTI2, SDTI3,SDTI4の設定
AK4128A (U1)のSDTI1, SDTI2, SDTI3,SDTI4に入力するデータを選択します。
(a) 同期モード(INAS pin = “L”)を使用する場合 (Default)
2
JP8
SDTI4-SEL
Asynchronous
Synchronous
GND
5
6
Asynchronous
Synchronous
GND
5
6
Asynchronous
Synchronous
GND
5
6
5
6
Asynchronous
Synchronous
GND
JP7
SDTI3-SEL
2
JP6
SD TI2-SEL
2
2
JP5
SDTI1-SEL
JP7
SDTI3-SEL
JP8
SDTI4-SEL
Asynchronous
Synchronous
GND
5
6
Asynchronous
Synchronous
GND
5
6
Asynchronous
Synchronous
GND
5
6
5
6
Asynchronous
Synchronous
GND
2
JP6
SD TI2-SEL
2
2
JP5
SDTI1-SEL
2
(b) 非同期モード(INAS pin = “H”)を使用する場合
JP7
SDTI3-SEL
JP8
SDTI4-SEL
<KM104302>
Asynchronous
Synchronous
GND
5
6
Asynchronous
Synchronous
GND
5
6
Asynchronous
Synchronous
GND
5
6
5
6
Asynchronous
Synchronous
GND
2
JP6
SD TI2-SEL
2
2
JP5
SDTI1-SEL
2
(c) SDTI1,SDTI2,SDTI3,SDTI4をGNDに接続する場合
2012/03
-7-
[AKD4128A-A]
(2). 出力側のモードのジャンパピンおよびDIPスイッチの設定
(2)-1.
AK4114 (U6)のDIT機能を使用する場合 (Default)
(2)-1-1. TXの設定
TXの出力先をJP44 (OUTPUT SEL) で選択します。
(a) TXをOptical端子 へ出力 (Default)
(b) TXをBNC端子へ出力
BNC
3
BNC
3
OPT
J P44
O U TP U T S E L
OPT
JP44
O UT PU T S EL
(2)-1-2. XTIの設定
AK4128A(U1)のXTI/OMCLKpinとAK4114 (U6) のXTIpinへの供給元をJP51 (DIT-OMCKO), JP52
(EXT-CLK), JP53(SEL3), JP20(MCKO), JP45(DIT-OMCLK SEL)で選択します。
(a) 水晶振動子X1から供給 (この時、水晶振動子X2は外して下さい。)
JP20
MCKO
JP45
DIT-OMCLK SEL
2
JP53
SEL3
3
JP52
EXT-CLK
GND
EXT
DIT
DSP5
EXT
OMCLK
5
3
6
AK4128
JP51
DIT-OMCKO SEL
2 4
(b) 水晶振動子X2から供給 (この時、水晶振動子X1は外して下さい。)
DIT
DSP5
EXT
5
JP20
MCKO
JP45
DIT-OMCLK SEL
2
JP53
SEL3
GND
DIT
DSP5
EXT
<KM104302>
6
OMCLK
5
EXT
JP52
EXT-CLK
(この時、水晶振動子X1, X2は外して下さい。)
3
JP51
DIT-OMCKO SEL
2 4
6
OMCLK
(c) XTI信号をJ8 (EXT-CLK) から供給
AK4128
JP45
DIT-OMCLK SEL
GND
3
3
JP20
MCKO
2
JP53
SEL3
3
JP52
EXT-CLK
EXT
AK4128
JP51
DIT-OMCKO SEL
2 4
2012/03
-8-
[AKD4128A-A]
(2)-1-3. OBICK, OLRCK, SDTOの設定
(2)-1-3-1. OBICK, OLRCKをAK4114(U6, DIT)から供給、SDTOをAK4128A(U1)から供給する場合
10ピンコネクタ:PORT5 (DSP5) は使用しませんので、ここには何も接続しないで下さい。
JP48
O B IC K
JP49
O LRCK
DIT-Master
2
JP19
AK4128-OLRCK SEL
2
JP18
AK4128-OBICK SEL
4
DIT-Slave
DIT-Master
3
DIT-Slave
4
3
2
JP47
DIT-OLRCK SEL
2
JP46
DIT-OBICK SEL
JP50
SDTO
AK4128-Master
3
4
AK4128-Slave
AK4128-Master
3
4
AK4128-Slav e
(2)-1-3-2. OBICK, OLRCK, SDTOをAK4128A(U1)から供給する場合
10ピンコネクタ:PORT5 (DSP5) は使用しませんので、ここには何も接続しないで下さい。
JP48
O B IC K
JP49
O LRCK
DIT-Master
2
JP19
A K4128-OLRCK SE L
2
JP 18
A K4128-OB ICK S EL
4
DIT-Slave
DIT-Master
3
DIT-Slave
4
3
2
JP47
DIT-OLRCK SEL
2
JP46
DIT-OBICK SEL
JP50
SDTO
A K4128-M aster
AK 4128-Master
3
4
AK 4128-Slave
3
4
A K4128-Slav e
<KM104302>
2012/03
-9-
[AKD4128A-A]
(2)-1-4. AK4114(U6, DIT)への入力データの選択
(d)SDTO4を選択
SDTO
1
2
3
4
7
SDTO
1
2
3
4
7
SDTO
2
JP17
S D TO -SE L
2
2
J P17
S D TO - S E L
8
7
SDTO
1
2
3
4
8
7
(c)SDTO3を選択
JP 17
SD TO -S E L
1
2
3
4
8
(b)SDTO2を選択
2
JP1 7
SD T O -SEL
8
(a) SDTO1を選択
(2)-2. 10ピンコネクタ (PORT5) を介して外部機器と接続する場合
(2)-2-1. TXの設定
光コネクタ:PORT10 (OPT), BNCコネクタ:J5 (COAX) は使用しませんので、ここには何も接続し
ないで下さい。
(2)-2-2. OBICK, OLRCK, SDTOの設定
(2)-2-2-1. OBICK, OLRCKを外部機器から供給、SDTOをAK4128A(U1)から供給する場合
JP48
O B IC K
JP49
O LRCK
DIT-Master
DIT-Master
2
JP1 9
A K4 1 2 8 -O L R C K SE L
2
JP 1 8
A K4 1 2 8 -O B IC K S EL
4
DIT-Slave
3
DIT-Slave
4
3
2
JP47
DIT-OLRCK SEL
2
JP46
DIT-OBICK SEL
JP50
SDTO
3
4
AK 41 2 8 -Sla ve
AK 41 2 8 -Ma ste r
3
4
A K4 1 2 8-Sl av e
A K4 1 2 8-M a ster
<KM104302>
2012/03
- 10 -
[AKD4128A-A]
(2)-2-2-2. OBICK, OLRCK, SDTOをAK4128A(U1)から供給する場合
JP48
O B IC K
JP49
O LRCK
DIT-Master
2
JP1 9
A K4 1 2 8 -O L R C K SE L
2
JP 1 8
A K4 1 2 8 -O B IC K S EL
4
DIT-Slave
DIT-Master
3
DIT-Slave
4
3
2
JP47
DIT-OLRCK SEL
2
JP46
DIT-OBICK SEL
JP50
SDTO
3
4
AK 41 2 8 -Sla ve
AK 41 2 8 -Ma ste r
3
4
A K4 1 2 8-Sl av e
A K4 1 2 8-M a ster
(2)-2-2-3. 10ピンコネクタ (PORT5)への入力データの選択
(d)SDTO4を選択
<KM104302>
SDTO
1
2
3
4
7
SDTO
7
8
SDTO
1
2
3
4
2
JP17
S D TO -SE L
2
J P17
S D TO - S E L
2
1
2
3
4
7
SDTO
8
7
(c)SDTO3を選択
JP 17
SD TO -S E L
1
2
3
4
8
(b)SDTO2を選択
2
JP1 7
SD T O -SEL
8
(a) SDTO1を選択
2012/03
- 11 -
[AKD4128A-A]
(3). その他のジャンパピン
[ JP9 (SEL1) ]:IMCLKpinの接続元を選択します。
IMCLK :DIRまたは10ピンコネクタからのMCLKを供給します。 (Default)
GND :GNDに接続します。
[ JP10 (ILRCK2-SEL) ]:ILRCK2pinの接続元を選択します。
ILRCK2:DIRまたは10ピンコネクタからのLRCK2を供給します。(Default)
GND :GNDに接続します。
[ JP11 (ILRCK3-SEL) ]:ILRCK3pinの接続元を選択します。
ILRCK3:DIRまたは10ピンコネクタからのLRCK3を供給します。(Default)
GND :GNDに接続します。
[ JP12 (IBICK3-SEL) ]:IBICK3pinの接続元を選択します。
IBICK3:DIRまたは10ピンコネクタからのBICK3を供給します。(Default)
GND :GNDに接続します。
[ JP13 (ILRCK4-SEL) ]:ILRCK4pinの接続元を選択します。
ILRCK4:DIRまたは10ピンコネクタからのLRCK4を供給します。(Default)
GND :GNDに接続します。
[ JP14 (IBICK4-SEL) ]:IBICK4pinの接続元を選択します。
IBICK4 :DIRまたは10ピンコネクタからのBICK4を供給します。(Default)
GND :GNDに接続します。
[ JP15 (SEL2) ]:INASpinの接続元を選択します。
INAS :INASに接続します。(Default)
GND :GNDに接続します。
[ JP16 (UNLOCK) ]:UNLOCKpin – LE1間の接続。
OPEN :未接続にします。
SHORT :接続します。(Default)
[ JP21 (TST0) ]:TST0pin – SW17(TST0)間の接続。
OPEN :未接続にします。
SHORT :接続します。(Default)
[ JP22 (TST1) ]:TST1pin – SW3(TST1)間の接続。
OPEN :未接続にします。
SHORT :接続します。(Default)
[ JP23 (TST2) ]:TST2pin – SW3(TST2)間の接続。
OPEN :未接続にします。
SHORT :接続します。(Default)
[ JP24 (SEL4) ]:SDApinの接続元を選択します。
SDA :10ピンコネクタ(PORT11, 5ピン) – SDA pin間を接続します。(Default)
GND :GNDに接続します。
[ JP25 (TST3) ]:TST3pin – SW17(TST3)間の接続。
OPEN :未接続にします。
SHORT :接続します。(Default)
<KM104302>
2012/03
- 12 -
[AKD4128A-A]
[ JP31 (EXT-CLK) ]:J7(EXT-CLK)からIMCLKpinにクロックを供給する時に使用します。
OPEN :J7(EXT-CLK)からIMCLKpinにクロックを供給する。
SHORT :J7(EXT-CLK)からIMCLKpinにクロックを供給しない。(Default)
※:J7(EXT-CLK)からIMCLKpinにクロックを供給する場合は、
JP27を”EXT”に設定して下さい。
<KM104302>
2012/03
- 13 -
[AKD4128A-A]
 DIPスイッチの設定
(1). AK4128A (U1)の設定
(1)-1. SW3の設定
ONで“H”, OFFで“L”です。
SW3
No.
1
2
3
4
5
6
7
8
Name
ON (“H”)
IDIF2
IDIF1
IDIF0
SPB
TST1
TST2
SMSEMI
CAD0
OFF (“L”)
Audio Interface Format Setting for Input PORT
Table 3参照
Serial Control Mode
Parallel Control Mode
TEST Pin
”L”固定
Semi-auto Mode
Manual Mode
Chip Address 0 bit=”1”
Chip Address 0 bit=”0”
Default
L
H
L
L
L
L
L
L
Table 2. SW3 Setting
0
1
2
IDIF2
pin
L
L
L
3
L
H
H
24/16bit, I2S Compatible
4
5
6
H
H
H
L
L
H
L
H
H
24bit, LSB justified
Mode
IDIF1 IDIF0
pin
pin
L
L
L
H
H
L
SDTI1-4 Format
16bit, LSB justified
20bit, LSB justified
24bit, MSB justified
IBICK
Freq
 32FSI
 40FSI
 48FSI
 48FSI or
32FSI
 48FSI
(Default)
Reserved
Table 3. AK4128A Audio Interface Format Setting for Input PORT
<KM104302>
2012/03
- 14 -
[AKD4128A-A]
(1)-2. SW4の設定
ONで“H”, OFFで“L”です。
SW4
No.
1
2
3
4
5
6
7
8
Name
ON (“H”)
OBIT1
OBIT0
TDM
CM2
CM1
CM0
ODIF1
ODIF0
OFF (“L”)
Default
Output PORT Audio Interface Format Setting 2
Table 6参照
TDM mode
Stereo mode
H
H
L
H
L
L
H
L
Clock Select or Mode Select pin for Output PORT
Table 7参照
Output PORT Audio Interface Format Setting 1
Table 5参照
Table 4. SW4 Setting
Mode
TDM
pin
0
1
2
3
4
5
6
L
H
7
ODIF1
pin
L
L
H
H
L
L
ODIF0
pin
L
H
L
H
L
H
H
L
H
H
SDTO1-4 Format
LSB justified
(Reserved)
MSB justified
I2S Compatible
(Default)
(Reserved)
TDM256 mode
24bit MSB justified
TDM256 mode
24bit I2S Compatible
Table 5. Output PORT Audio Interface Format Setting 1
TDM
Mode
pin
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
L
Master / Slave
setting
SDTO
1-4
L
L
H
H
L
L
H
H
L
H
L
H
L
H
L
H
16bit
18bit
20bit
24bit
16bit
18bit
20bit
24bit
Slave
(CM2-0 =
“HLL” or
“HHL”)
*
*
Master
(Not CM2-0 =
“HLL”/“HHL”)
*
*
Slave
(CM2-0 =
“HLL” or
“HHL”)
Master
(Not CM2-0 =
“HLL”/“HHL”)
H
OBIT1 OBIT0
pin
pin
OLRCK
OBICK
Input
Input
OBICK Frequency
MSB
LSB
justified,
justified
2
IS
 32FSO
 36FSO
64FSO
 40FSO
 48FSO
Output
Output
64FSO
TDM256
mode
24bit
Input
Input
256FSO
TDM256
mode
24bit
Output
Output
256FSO
(Default)
Table 6. Output PORT Audio Interface Format Setting 2
<KM104302>
2012/03
- 15 -
[AKD4128A-A]
0
1
2
3
CM2
pin
L
L
L
L
CM1
pin
L
L
H
H
CM0
pin
L
H
L
H
Master /
Slave
Master
Master
Master
Master
4
H
L
L
Slave
5
6
7
H
H
H
L
H
H
H
L
H
Master
Slave
(Bypass)
Mode
OMCLK/XTI
Input
256FSO
384FSO
512FSO
768FSO
In External Clock
Mode,
1.024MHz~36.864MHz.
In X’tal Mode, X’tal
oscillation frequency.
128FSO
MCKO
Output
256FSO
384FSO
512FSO
768FSO
FSO
8k  108kHz
8k  96kHz
8k  54kHz
8k  48kHz
OMCLK
Input Clock
128FSO
IMCLK
Input Clock
Not used. (note)
8k  216kHz
(Default)
8k  216kHz
8k  216kHz
Table 7. Output PORT Master/Slave/Bypass Mode Control Setting
(1)-3. SW5の設定
ONで“H”, OFFで“L”です。
SW4
No.
1
2
3
4
5
6
7
8
Name
ON (“H”)
INAS
DITHER
SMT1
SMT0
DEM0
DEM1
PM2
PM1
OFF (“L”)
Default
L
L
L
L
H
L
H
L
非同期モード
同期モード
Dither ON
Dither OFF
Soft Mute Timer Setting
Table 9参照
De-emphasis Filter Setting
Table 10参照
Channel Mode Setting
Table 11参照
Table 8. SW5 Setting
SMT1pin
SMT0 pin
Period
FSO=48kHz
FSO=96kHz
FSO=192kHz
L
L
1024/fso
21.3ms
10.7ms
5.3ms
L
H
H
H
L
H
2048/fso
4096/fso
8192/fso
42.7ms
85.3ms
170.7ms
21.3ms
42.7ms
85.3ms
10.7ms
21.3ms
42.7ms
(Default)
Table 9. Soft Mute Cycle Setting
DEM1pin
L
L
H
H
DEM0 pin
L
H
L
H
Mode(SDTI1-4)
44.1kHz
OFF
48kHz
32kHz
(Default)
Table 10. De-emphasis Filter Setting
<KM104302>
2012/03
- 16 -
[AKD4128A-A]
PM2
pin
PM1
pin
PDN
pin
L
L
L
L
L
H
L
H
L
L
H
H
H
L
L
H
L
H
H
H
H
H
L
H
Mode
X’tal
Oscillator
6-channel
mode
Power-down
4-channel
mode
8-channel
mode
Not
available
Power-down
XTI pin
XTO pin
Pull down to
VSS2-5
Input
Pull down to
VSS2-5
MCKO pin
Hi-z
Hi-z
Hi-z
Input
Power-down
Pull down to
VSS2-5
Hi-z
Input
Output
-
-
Normal
operation
-
L
Normal
operation
-
(Default)
Table 11. Channel Mode Setting
(1)-4. SW17の設定
ONで“H”, OFFで“L”です。
SW17
No.
1
2
Name
TST3
TST0
ON (“H”)
OFF (“L”)
TEST Pin
”L”固定
Default
L
L
Table 12. SW17 Setting
<KM104302>
2012/03
- 17 -
[AKD4128A-A]
(2). AK4114 (U2,U3,U4,U5,U6)の設定
(2)-1. SW6(U2), SW7(U3), SW8(U4), SW9(U5)の設定
ONで“H”, OFFで“L”です。
SW6
No.
1
2
3
Name
DIR1-OCKS1
DIR1-OCKS0
DIR1-DIF0
ON (“H”)
OFF (“L”)
Default
Master Clock Frequency Setting
Table 17参照
24bit, I2S Compatible 24bit, Left justified
H
L
L
Table 13. SW6 Setting
SW7
No.
1
2
3
Name
DIR2-OCKS1
DIR2-OCKS0
DIR2-DIF0
ON (“H”)
OFF (“L”)
Default
Master Clock Frequency Setting
Table 17参照
24bit, I2S Compatible 24bit, Left justified
H
L
L
Table 14. SW7 Setting
SW8
No.
1
2
3
Name
DIR3-OCKS1
DIR3-OCKS0
DIR3-DIF0
ON (“H”)
OFF (“L”)
Default
Master Clock Frequency Setting
Table 17参照
24bit, I2S Compatible 24bit, Left justified
H
L
L
Table 15. SW8 Setting
SW9
No.
1
2
3
Name
DIR4-OCKS1
DIR4-OCKS0
DIR4-DIF0
ON (“H”)
OFF (“L”)
Default
Master Clock Frequency Setting
Table 17参照
24bit, I2S Compatible 24bit, Left justified
H
L
L
Table 16. SW9 Setting
Mode
0
1
2
3
OCKS1 pin
L
L
H
H
OCKS0 pin
L
H
L
H
MCKO1
256fs
256fs
512fs
128fs
fs (max)
96 kHz
96 kHz
48 kHz
192 kHz
(Default)
Table 17.Master Clock Frequency Setting
<KM104302>
2012/03
- 18 -
[AKD4128A-A]
(2)-2. SW16(U6)の設定
ONで“H”, OFFで“L”です。
SW16
No.
1
2
3
4
5
Name
ON (“H”)
DIT-OCKS1
DIT-OCKS0
DIT-DIF2
DIT-DIF1
DIT-DIF0
OFF (“L”)
Default
Master Clock Frequency Setting
Table 19参照
H
L
H
L
L
Audio Interface Format Setting
Table 20参照
Table 18. Master Clock Frequency Setting
Mode
0
1
2
3
OCKS1 pin
L
L
H
H
OCKS0 pin
L
H
L
H
MCKO1
256fs
256fs
512fs
128fs
fs (max)
96 kHz
96 kHz
48 kHz
192 kHz
(Default)
Table 19. Master Clock Frequency Setting
Mode
0
1
2
3
4
5
6
7
DIF2
pin
L
L
L
L
H
H
H
H
DIF1
pin
L
L
H
H
L
L
H
H
DIF0
pin
L
H
L
H
L
H
L
H
DAUX Format
24bit, Left justified
24bit, Left justified
24bit, Left justified
24bit, Left justified
24bit, Left justified
24bit, I2S Compatible
24bit, Left justified
24bit, I2S Compatible
LRCK
I/O
H/L
O
H/L
O
H/L
O
H/L
O
H/L
O
L/H
O
H/L
I
L/H
I
BICK
64fs
64fs
64fs
64fs
64fs
64fs
64-128fs
64-128fs
I/O
O
O
O
O
O
O
I
I
(Default)
Table 20. Audio Interface format Setting
<KM104302>
2012/03
- 19 -
[AKD4128A-A]
 トグルスイッチの動作
上方が“H”、下方が“L”です。
[SW1] (AK4128-SMUTE) : AK4128A (U1) のソフトミュートスイッチです。
“H”側に倒すことで、AK4128A (U1) の出力をソフトミュートします。
[SW2] (AK4128-PDN)
: AK4128A (U1) のパワーダウンスイッチです。
電源投入後、必ず一度“L”側に倒してリセットを行ないます。
動作中は常に“H”側にしておきます。
[SW10] (DIR1-PDN)
: AK4114 (U2)のパワーダウンスイッチです。
電源投入後、必ず一度“L”側に倒してリセットを行ないます。
動作中は常に“H”側にしておきます。
[SW11] (DIR2-PDN)
:AK4114 (U3)のパワーダウンスイッチです。
電源投入後、必ず一度“L”側に倒してリセットを行ないます。
動作中は常に“H”側にしておきます。
[SW12] (DIR3-PDN)
: AK4114 (U4)のパワーダウンスイッチです。
電源投入後、必ず一度“L”側に倒してリセットを行ないます。
動作中は常に“H”側にしておきます。
[SW13] (DIR4-PDN)
: AK4114 (U5)のパワーダウンスイッチです。
電源投入後、必ず一度“L”側に倒してリセットを行ないます。
動作中は常に“H”側にしておきます。
[SW14] (DIT-PDN)
: AK4114 (U6)のパワーダウンスイッチです。
電源投入後、必ず一度“L”側に倒してリセットを行ないます。
動作中は常に“H”側にしておきます。
 LEDの表示
[LE1] (UNLOCK)
: AK4128A (U1)のUNLOCKピンの出力です。
PDNピン=”L”の時に点灯します。
<KM104302>
2012/03
- 20 -
[AKD4128A-A]
 シリアルコントロール
AK4128AはPC (IBM-AT互換機)と AKDUSBIF-B を USBケーブルで接続し、またAKDUSBIF-B と評
価ボードは AKDUSBIF-B に取り付けてある10pin Flat Cable で接続します。 (Note 1. Note 2)
Note 1. 接続できるAKDUSBIF-Bは1台のみです。
2枚以上のAKDUSBIF-Bを1台のPCに接続して使用することはできません。
Note 2. 10pin Flat Cable の赤い線をボード上の10pin Headerの1pinに合わせて繋いで下さい。
Evaluation Board
AKDXXXX-YY
10pin Flat Cable
AKDUSBIF-B
PC
Device
AKXXXX
USB Cable
USB
Connector
Set Red line to No.1 pin side.
10pin
Connector
Figure 2. AKDUSBIF-Bの接続方法
PC
Evaluation Board
AKDUSBIF-B
Figure 3. AKDUSBIF-B
<KM104302>
2012/03
- 21 -
[AKD4128A-A]
コントロールソフトマニュアル
 評価ボードとコントロールソフトの設定
1. 評価ボードを適宜、設定して下さい
2. USBコントロールボックスと評価ボードを接続して下さい。10ピンヘッダーの向きに注意して下さい。
3. PC (IBM-AT互換機)とUSBコントロールボックス(AKUSBIF-B)を接続して下さい。
USBコントロールボックスは PC上では、HID(Human Interface Device)として認識されます。
新たなドライバのインストールは必要ありません。
4. コントロールソフトを立ち上げて下さい。
左下に”AKUSBIF-B”と表示されない場合は、PCとUSBコントロールボックスを再度接続し直して
[Port Reset]ボタンを押して下さい。
5. 適宜、操作を行い評価して下さい。
[対応OS]
Windpws XP / Vista / 7 (32bit版)
64bit版OSでの動作は未対応です。
(Vista / 7 はXP互換モード推奨)
<KM104302>
2012/03
- 22 -
[AKD4128A-A]
 操作説明
コントロールソフトでは、レジスタマップ操作、テストツールの操作を行えます。
これらは、上部のタブで切り替えます。
頻繁に使用するレジスタ初期設定ボタン等は、切り替え画面の外側に配置されています。
各ボタンから呼び出されるダイアログの詳細は「各ダイアログ機能の説明」を参照してください。
1.
[Port Reset]
:USB I/Fボード(AKDUSBIF-B)接続時に使用します。
ソフト起動後 USB I/Fボード(AKDUSBIF-B)を接続した場合、このボタンをクリッ
クしてください。
2. [Write Default] :レジスタを初期設定にします。
ハード上のリセット等でデバイスの初期化を行った場合、このボタンをクリックし
てください。
3. [All Write]
:現在表示されているレジスタ値を全て書き込みます。
4. [All Read]
:現在表示されているレジスタ値を全て読み込みます。
5. [Save]
:現在のレジスタ設定値をファイルに保存します。
6. [Load]
:ファイルに保存してあるデータの書き込みを実行します。
7. [All Reg Write] :[All Reg Write] ダイアログを立ち上げます。
8. [Data R/W]
:[Data R/W] ダイアログを立ち上げます。
9. [Sequence]
:[Sequence] ダイアログを立ち上げます。
10. [Sequence(File)]:[Sequence(File)] ダイアログを立ち上げます。
11. [Read]
:現在のレジスタを読み出して、Register欄に表示します。
[All Read] ボタンとは異なり16進表示のみを行いレジスタマップへの反映は行いま
せん。
Figure 4. Window of [ FUNCTION]
<KM104302>
2012/03
- 23 -
[AKD4128A-A]
 各ダイアログ機能の説明
[All Reg Write]
メイン画面で[All RegWrite]ボタンを押すと下記のようなダイアログが開きます。
メイン画面の[ SAVE ] で作成したレジスタ設定ファイルを複数割り当て、実行することができます。
Figure 5. Window of [ All Reg Write]
[ Open (左) ] ボタン
[ Write ] ボタン
[ Write All ] ボタン
[ Help ] ボタン
[ Save ] ボタン
[ Open (右) ] ボタン
[ Close ] ボタン
:レジスタ設定ファイル (*.akr) の選択を実施します。
:選択したレジスタ設定ファイルの内容でレジスタの書込みを行います。
:選択したレジスタ設定ファイルの レジスタの書込みをまとめて実施します。
選択ファイルの実行順番は画面上から下の順となります。
:本機能の説明画面を開きます。
:レジスタ設定ファイルの割り当てを保存します。ファイル名は “*.mar”です。
:“*. mar”で保存されたレジスタ設定ファイルの割り当てを読み出します。
:ダイアログを閉じ、処理を終了します。
※:操作上の注意
(1) 右側にある[ Save ] と[ OPEN ] で指定するファイルは
全て同じフォルダ内に入っている必要があります。
(2) レジスタの内容をメイン画面 の [ Save ] ボタンで変更した場合、
その内容を反映させるためにそのファイルを再度読み出して下さい。
<KM104302>
2012/03
- 24 -
[AKD4128A-A]
[Data R/W]
メイン画面で[Data R/W]ボタンを押すと下記のようなダイアログが開きます。
キーボード操作により指定アドレスに対してデータ書き込みを実施します。
Figure 6. Window of [ Data R/W ]
[ Address ] ボックス
[ Data ] ボックス
[ Mask ] ボックス
[ Write ] ボタン
[ Close ] ボタン
:エディットボックス内にデータを書き込むアドレスを16進数2桁で入力します。
:エディットボックス内にデータを16進数2桁で入力します。
:エディットボックス内にマスクデータを16進数2桁で入力します。
[ Data ]入力に対してAND処理を実施したものが書込みデータとなります。
:[ Address] ボックスで指定されたアドレスのレジスタに対して
[ Data ] 入力と[ Mask ] 入力より生成したデータを書込みます。
:処理を終了します。
特にデータ書込みを実施しない場合はこちらで画面を閉じることで
キャンセルを行うことが出来ます。
※:[ Write ] ボタンの操作後はレジスタマップの表示が更新されます。
<KM104302>
2012/03
- 25 -
[AKD4128A-A]
[Sequence]
メイン画面で[Sequence]ボタンを押すと下記のようなダイアログが開きます。
レジスタのシーケンスの設定、実行ができます。
Figure 7. Window of [ Sequence ]
シーケンスの設定
シーケンス設定は以下の手順で設定します。
(1)シーケンス処理内容を選択します。
[Select]コンボボックスから動作させる処理内容を選択します。
処理内容に応じてデータ設定の必要な入力ボックスが有効になります。
< Select選択項目 >
・No_use
:未使用
・Register
:レジスタ書込み
・Reg(Mask) :レジスタ書込み(マスク指定)
・Interval
:インターバル
・Stop
:一時停止
・End
:シーケンス終了
(2)動作させるシーケンスを入力して下さい。
[ Address ]
:アドレス
[ Data ]
:データ
[ Mask ]
:マスク
[ Data ] と[ Mask ]のAND処理を実施したものが書込みデータとなります。
Mask = 0x00のとき、現在値の設定を維持します。
Mask = 0xFFのとき、Dataで設定された8bitデータが書き込まれます。
Mask =0x0Fのとき、Dataで設定された下位4bitデータが書き込まれます。
上位4bitは現在の設定値を維持します。
[ Interval ]
:インターバル時間
<KM104302>
2012/03
- 26 -
[AKD4128A-A]
※:シーケンス処理内容毎の入力項目は次の通りです。
・No_use
:なし
・Register
:[ Address ]、[ Data ]、[ Interval ]
・Reg(Mask) :[ Address ]、[ Data ]、[ Mask ]、[ Interval ]
・Interval
:[ Interval ]
・Stop
:なし
・End
:なし
操作ボタン説明
操作ボタンの機能は以下の通りです。
[ Start ] ボタン
[ Help ] ボタン
[ Save ] ボタン
[ Open ] ボタン
[ Close ] ボタン
:設定したシーケンスが実行されます。
:本機能の説明画面を開きます。
:シーケンス設定ファイルを保存します。ファイル名は “*.aks” です。
:“*.aks”で保存されたシーケンス設定ファイルの割り当てを読み出します。
:ダイアログを閉じ、処理を終了します。
シーケンスの一時停止
シーケンス処理内容にStopが選択されているとき、シーケンスを一時停止します。
再度[ Start ]ボタンを押下すると停止した状態から再び動作を開始します。
再開時のステップは[ Start Step ]のボックスに表示されます。
処理の終わりまで実行させた場合[ Start Step ]は “1”に戻ります。
[ Start Step ]ボックスに任意のステップを入力することで途中から実行することが可能です。
処理の途中で最初から再実行を行いたい場合は[ Start Step ]に ”1”を入力し
[ Start ]ボタンを押下して実行してください。
<KM104302>
2012/03
- 27 -
[AKD4128A-A]
[Sequence(File)]
メイン画面で[Sequence(File)]ボタンを押すと下記のようなダイアログが開きます。
シーケンス設定画面([Sequence]ダイアログ)の[ SAVE ]で作成したシーケンス設定ファイルを複数割り
当て、実行することができます。
Figure 8. Window of [ Sequence(File) ]
[ Open (左) ] ボタン :シーケンス設定ファイル (*.aks) の選択を実施します。
[ Start ] ボタン
:選択したシーケンス設定ファイルの内容でシーケンス処理の実行を行います。
[ Start All ] ボタン :選択したシーケンス設定ファイルのシーケンス処理実行をまとめて実施します。
選択ファイルの実行順番は画面上から下の順となります。
[ Help ] ボタン
:本機能の説明画面を開きます。
[ Save ] ボタン
:レジスタ設定ファイルの割り当てを保存します。ファイル名は "*.mas" です。
[ Open (右) ] ボタン :"*.mas"で保存されたレジスタ設定ファイルの割り当てを読み出します。
[ Close ] ボタン
:ダイアログを閉じ、処理を終了します。
※操作上の注意
(1) 右側にある[ Save ] と[ OPEN ] で指定するファイルは
全て同じフォルダ内に入っている必要があります。
(2) シーケンス処理内容に Stopが選択されているとき、シーケンスを一時停止します。
一時停止中は以下のようなメッセージを出力します。[ OK ]ボタンを押下すると先に進みます。
Figure 9.Window of [ Sequence Pause ]
<KM104302>
2012/03
- 28 -
[AKD4128A-A]
1. [ REG ] タブ :
レジスタマップ
レジスタ書込み、レジスタ読み込みを実施する画面です。
レジスタマップの各ビットは押しボタンとなっています。
マウスにより操作することでレジスタの更新を実施します。
“H”または “1”はボタンDown状態、赤字 (Read Onlyでは濃い赤) 表示、
“L”または “0”はボタンUp状態、青字(Read Onlyではグレー)表示が行われます。
ReadOnly のレジスタに関してはグレーアウト状態となりマウスによる操作は不可となります。
表示は “H”または “1”は赤字=濃い赤、“L”または“0”は青字=グレーで表示されます。
データシートで定義されていない部分は“---”で表示されます。
Figure 10. Window of [ REG]
<KM104302>
2012/03
- 29 -
[AKD4128A-A]
[Write] :データ書き込みダイアログ
レジスタマップの各レジスタに対応した[Write]ボタンをクリックし、ダイアログを立ち上げます。
チェックボックスをチェック(点がチェックした印です)すると、データは“H”または“1”になり、
チェックしなければデータは“L”または“0”になります。
各レジスタに対応したダイアログがあります。
入力した値をレジスタに書き込む場合は[OK]ボタンを、書き込まない場合は[Cancel]ボタンを押して下
さい。
Figure 11. Window of [ Register Set ]
[Read]: データ読み込み実施
レジスタマップの各レジスタに対応した[Read]ボタンをクリックすると、
各レジスタの読み込みを実施します。
各レジスタの読み込み完了後、レジスタの状態に合わせて表示の更新が行われます。
“H”または “1”ではボタンDown状態、赤字 (Read Onlyでは濃い赤) 、
“L”または “0”ではボタンUp状態、青字(Read Onlyではグレー)に表示されます。
ボタンの設定状態が変更となりますので注意が必要です。
<KM104302>
2012/03
- 30 -
[AKD4128A-A]
2. [ Tool ] タブ : テストツール
評価テスト用のテストツール画面
各機能ボタンを押下するとテストツールの呼び出しを呼び出します。
※チップ毎にテストツール内容が異なります。
Figure 12. Window of [ Tool]
<KM104302>
2012/03
- 31 -
[AKD4128A-A]
[Repeat Test] : テストツール
Repeat Test ダイアログ
テストツール画面で[Repeat Test]ボタンを押すと下記のようなテスト用ダイアログが開きます。
※チップにより機能が異なります。下記に画面の一例を示します。
Figure 13. Window of [ Repeat Test]
[Loop Setting] : テストツール
Loop Setting ダイアログ
テストツール画面で[Loop Setting]ボタンを押すと下記のようなテスト用ダイアログが開きます。
※チップにより機能が異なります。下記に画面の一例を示します。
Figure 14. Window of [ Loop]
<KM104302>
2012/03
- 32 -
[AKD4128A-A]
測定結果
[Measurement condition]
 Measurement unit
 Power Supply
 Band width
 INAS pin
 OMCLK/XTI Input
 Output PORT
 Temperature
: Audio Precision, System Two Cascade
: AVDD=DVDD=3.3V
: 20Hz  FSO/2
: “L” (Synchronous Mode)
: Use X’Tal (X1)
: Slave Mode
: Room
[Measurement Result]
SRC Characteristics
THD+N
(Input = 1kHz, 0dBFS)
FSO/FSI = 44.1kHz/48kHz
FSO/FSI = 48kHz/44.1kHz
FSO/FSI = 48kHz/192kHz
FSO/FSI = 192kHz/48kHz
Worst Case (FSO/FSI = 32kHz/176.4kHz)
Dynamic Range
(Input = 1kHz, 60dBFS)
FSO/FSI = 44.1kHz/48kHz
FSO/FSI = 48kHz/44.1kHz
FSO/FSI = 48kHz/192kHz
FSO/FSI = 192kHz/48kHz
Worst Case(FSO/FSI = 48kHz/32kHz)
Dynamic Range
(Input = 1kHz, 60dBFS, A-weighted)
FSO/FSI = 44.1kHz/48kHz
SDTO1
Lch
Rch
SDTO2
Lch
Rch
SDTO3
Lch
Rch
SDTO4
Lch
Rch
Unit
130.4
125.0
133.3
124.9
130.4
130.4
125.0
133.4
124.9
130.4
130.3
125.0
133.5
124.7
130.3
130.3
125.0
133.3
124.9
130.3
130.4
125.1
133.3
124.9
130.4
130.4
125.1
133.4
124.9
130.4
130.4
125.1
133.4
124.9
130.4
130.4
125.1
133.5
124.9
130.4
dB
dB
dB
dB
dB
136.5
136.7
136.3
132.6
136.2
136.5
136.8
136.5
132.6
136.5
136.7
136.6
136.4
132.7
136.3
136.7
136.7
136.3
132.7
136.3
136.7
136.6
136.3
132.6
136.5
136.9
136.8
136.3
132.7
136.5
136.8
136.8
136.4
132.7
136.2
136.8
136.9
136.4
132.7
136.3
dB
dB
dB
dB
dB
140.2 140.4 140.2 140.1 140.1 140.1 140.2 140.2
dB
<KM104302>
2012/03
- 33 -
[AKD4128A-A]
[Plots]
AKM
AK4128A FFT
AVDD=DVDD=3.3V, FSO/FSI=44.1kHz/48kHz, 1kHz/0dBFS Input
+0
-10
-20
-30
-40
-50
-60
-70
-80
d
B
F
S
-90
-100
-110
-120
-130
-140
-150
-160
-170
-180
-190
-200
20
50
100
200
500
1k
2k
5k
10k
20k
5k
10k
20k
Hz
Figure 15. FFT Plot (Input = 0dBFS)
AKM
AK4128A FFT
AVDD=DVDD=3.3V, FSO/FSI=44.1kHz/48kHz, 1kHz/-60dBFS Input
+0
-10
-20
-30
-40
-50
-60
-70
-80
d
B
F
S
-90
-100
-110
-120
-130
-140
-150
-160
-170
-180
-190
-200
20
50
100
200
500
1k
2k
Hz
Figure 16. FFT Plot (Input = -60dBFS)
<KM104302>
2012/03
- 34 -
[AKD4128A-A]
AKM
AK4128A THD+N vs. Input Level
AVDD=DVDD=3.3V, FSO/FSI=44.1kHz/48kHz, fin=1kHz
-120
-122
-124
-126
-128
-130
-132
d
B
F
S
-134
-136
-138
-140
-142
-144
-146
-148
-150
-140
-130
-120
-110
-100
-90
-80
-70
-60
-50
-40
-30
-20
-10
+0
dBFS
Figure 17. THD+N vs. Input Level
AKM
AK4128A THD+N vs. Input Frequency
AVDD=DVDD=3.3V, FSO/FSI=44.1kHz/48kHz, 0dBFS Input
-90
-95
-100
-105
-110
-115
d
B
F
S
-120
-125
-130
-135
-140
-145
-150
20
50
100
200
500
1k
2k
5k
10k
20k
Hz
Figure 18. THD+N vs. Input Frequency (Input = 0dBFS)
<KM104302>
2012/03
- 35 -
[AKD4128A-A]
AKM
AK4128A THD+N vs. Input Frequency
AVDD=DVDD=3.3V, FSO/FSI=44.1kHz/48kHz, -60dBFS Input
-90
-95
-100
-105
-110
-115
d
B
F
S
-120
-125
-130
-135
-140
-145
-150
20
50
100
200
500
1k
2k
5k
10k
20k
Hz
Figure 19. THD+N vs. Input Frequency (Input = -60dBFS)
AKM
AK4128A Linearity
AVDD=DVDD=3.3V, FSO/FSI=44.1kHz/48kHz, fin=1kHz
+0
-10
-20
-30
-40
-50
-60
d
B
F
S
-70
-80
-90
-100
-110
-120
-130
-140
-150
-140
-130
-120
-110
-100
-90
-80
-70
-60
-50
-40
-30
-20
-10
+0
dBFS
Figure 20. Linearity
<KM104302>
2012/03
- 36 -
[AKD4128A-A]
AKM
AK4128A Frequency Response (Yellow:FSI=44.1kHz, Blue:FSI=48kHz, Red:FSI=96kHz, Green:FSI=192kHz)
AVDD=DVDD=3.3V, FSO=44.1kHz, 0dBFS Input
+1
+0.5
-0
FSI=44.1kHz
-0.5
-1
-1.5
-2
-2.5
d
B
F
S
FSI=192kHz
-3
-3.5
FSI=96kHz
-4
-4.5
FSI=48kHz
-5
-5.5
-6
-6.5
-7
-7.5
-8
1k
2k
3k
4k
5k
6k
7k
8k
9k
10k
11k
12k
13k
14k
15k
16k
17k
18k
19k
20k
21k
22k
Hz
Figure 21. Frequency Response (FSO=44.1kHz)
AKM
AK4128A Frequency Response (Blue:FSI=48kHz, Red:FSI=96kHz, Green:FSI=192kHz)
AVDD=DVDD=3.3V, FSO=48kHz, 0dBFS Input
+1
+0.5
-0
-0.5
-1
-1.5
FSI=192kHz
-2
-2.5
d
B
F
S
FSI=96kHz
-3
-3.5
FSI=48kHz
-4
-4.5
-5
-5.5
-6
-6.5
-7
-7.5
-8
2k
4k
6k
8k
10k
12k
14k
16k
18k
20k
22k
24k
Hz
Figure 22. Frequency Response (FSO=48kHz)
<KM104302>
2012/03
- 37 -
[AKD4128A-A]
改定履歴
Date
(yy/mm/dd)
Manual
Revision
Board
Revision
Reason
10/08/24
10/09/30
KM104300
KM104301
0
0
初版
追加
12/03/08
KM104302
0
変更
Page
Contents
33-37 測定結果およびプロット追加
21 「シリアルコントロール」変更
22-32 「コントロールソフトマニュアル」変更
重要な注意事項






本書に記載された製品、および、製品の仕様につきましては、製品改善のために予告なく変更すること
があります。従いまして、ご使用を検討の際には、本書に掲載した情報が最新のものであることを弊社
営業担当、あるいは弊社特約店営業担当にご確認ください。
本書に記載された周辺回路、応用回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動
作例、応用例を説明するものです。お客様の機器設計において本書に記載された周辺回路、応用回路、
ソフトウェアおよびこれらに関連する情報を使用される場合は、お客様の責任において行ってください。
本書に記載された周辺回路、応用回路、ソフトウェアおよびこれらに関連する情報の使用に起因してお
客様または第三者に生じた損害に対し、弊社はその責任を負うものではありません。また、当該使用に
起因する、工業所有権その他の第三者の所有する権利に対する侵害につきましても同様です。
本書記載製品が、外国為替および、外国貿易管理法に定める戦略物資(役務を含む)に該当する場合、
輸出する際に同法に基づく輸出許可が必要です。
医療機器、安全装置、航空宇宙用機器、原子力制御用機器など、その装置・機器の故障や動作不良が、
直接または間接を問わず、生命、身体、財産等へ重大な損害を及ぼすことが通常予想されるような極め
て高い信頼性を要求される用途に弊社製品を使用される場合は、必ず事前に弊社代表取締役の書面によ
る同意をお取りください。
この同意書を得ずにこうした用途に弊社製品を使用された場合、弊社は、その使用から生ずる損害等の
責任を一切負うものではありませんのでご了承ください。
お客様の転売等によりこの注意事項の存在を知らずに上記用途に弊社製品が使用され、その使用から損
害等が生じた場合は全てお客様にてご負担または補償して頂きますのでご了承下さい。
<KM104302>
2012/03
- 38 -
E
TST0
CAD0
DVDD
TST1
TST2
SPB
SDA
AVDD
TST3
D
SMSEMI
C
SCL
B
ILRCK2
A
JP20
MCKO
TP29
DV18
+
TP22
TST3
C5
1u
JP21
TST0
49
TP21
TST0
51
52
TP23
DVDD
C4
C100 10u
10u
C6
+
C2
A
+
TP5
ILRCK2
R14
open
AK4128-DVDD
53
TP24
VSS5
C3
open
R19
short
50
JP22
TST1
54
56
55
JP23
TST2
GND
57
58
59
60
61
62
JP24
SEL4
TP25
AVDD
R5
51
SDA
JP25
TST3
64
CN4
64pin_4
R15
short
63
JP10
ILRCK2-SEL
TP26
VSS1
A
GND
ILRCK2
AK4128-MCKO
0.1u
GND
SDTI2
SDTI3
49
48
2
R1
51
TP1
IMCLK
2
IMCLK
XTI/OMCLK
47
51
TP2
ILRCK1
3
ILRCK1
OLRCK
51
TP3
IBICK1
4
IBICK1
R2
R3
AK4128-DVDD
C20 10p
2
X1
22.5792MHz
C21 10p
TP18
OMCLK
JP53
47
46
46
OBICK
45
TP19
OBICK
45
DVDD
DVDD
44
6
VSS2
VSS4
43
SDTO4
42
TP17
SDTO4
42
SDTO1
41
TP14
SDTO1
41
SDTI2
SDTO2
40
TP15
SDTO2
40
TP16
SDTO3
39
AK4128-DVDD
C10
0.1u
7
51
TP13
SDTI4
7
SDTI4
8
R4
51
TP4
SDTI1
8
SDTI1
9
R7
51
TP7
SDTI2
9
R10
51
TP10
SDTI3
10
SDTI3
SDTO3
39
U1
AK4128A
OMCLK
AK4128-OMCLK
GND
SEL3
5
C1
0.1u
B
48
TP20
OLRCK
R13
10
1
50
TST0
MCKO
51
CAD0
52
DVDD
53
VSS5
55
54
TST1
TST2
SMSEMI
56
57
SCL
SDA
58
59
SPB
AVDD
XTO
C7 +
10u
C
60
IBICK2
6
SDTI1
61
1
4
JP8
Asynchronous
Synchronous
GND
JP5
Asynchronous
SDTI4-SEL
Synchronous
GND
JP6
SDTI1-SEL
Asynchronous
Synchronous
GND
JP7
Asynchronous
SDTI2-SEL
Synchronous
GND
DV18
TP6
IBICK2
5
SDTI4
VSS1
51
3
IBICK1
62
R6
SEL1
ILRCK1
64pin_3
1
JP9
IMCLK
IMCLK
TST3
ILRCK2
B
IBICK2
63
64
0.1u
CN1
JP19 AK4128-OLRCK SEL
AK4128-Slave
AK4128-Master
AK4128-OLRCK-S
AK4128-OLRCK-M
JP18 AK4128-OBICK SEL
AK4128-Slave
AK4128-Master
AK4128-OBICK-S
AK4128-OBICK-M
44
+C8
10u
43
JP17
SDTO1
SDTO2
SDTO3
SDTO4
AK4128-SDTO
C
SDTO-SEL
SDTI3-SEL
IDIF0
11
11
IDIF0
ODIF0
38
38
ODIF0
IDIF1
12
12
IDIF1
ODIF1
37
37
ODIF1
IDIF2
CM0
36
36
CM0
TP8
ILRCK3
14
ILRCK3
CM1
35
35
CM1
15
IBICK3
CM2
34
34
CM2
16
TDM
33
33
TDM
PM2
OBIT1
D
CN3
32
31
OBIT0
30
PM1
29
DEM1
28
DEM0
27
SMT0
SMT1
26
25
DITHER
VSS3
PDN
24
23
17
SMUTE
ILRCK4
64pin_1
22
TP11
ILRCK4
21
16
51
DVDD
51
R11
UNLOCK
R9
20
ILRCK4-SEL
15
TP9
IBICK3
INAS
GND
D
R8
19
GND
JP13
IBICK3-SEL
ILRCK4
14
IBICK4
GND
JP12
ILRCK3-SEL
IBICK3
IBICK3
ILRCK4
13
51
13
JP11
ILRCK3
18
IDIF2
ILRCK3
JP15
SEL2
32
31
30
29
28
27
26
25
24
23
22
21
20
19
GND
INAS
JP16
UNLOCK
18
17
JP14
IBICK4-SEL
IBICK4
10u
E
PM2
OBIT1
OBIT0
PM1
DEM1
DEM0
SMT1
SMT0
AK4128-PDN
DITHER
SMUTE
UNLOCK
B
INAS
IBICK4
A
GND
E
TP27
PDN
C13
AK4128-DVDD
R12
51
CN2
64pin_2
TP28
SMUTE
0.1u
+
TP12
IBICK4
TP30
UNLOCK
C12
Title
Size
A2
Date:
C
D
AKD4128A-A
Document Number
Rev
AK4128A
Tuesday, August 24, 2010
E
Sheet
0
1
of
10
A
B
C
D
E
E
E
L2 47u
1
2
D3.3V-1
PORT6
2
1
D3.3V-1
C25
0.1u
+ C26
10u
+
GND
OUT
TORX141
C117 10u
C116 0.1u
R20 51
C30
0.1u
JP26
OPT
C115
0.47u
R41
18k
1
IPS0
2
3
37
INT1
38
39
R
AVDD
40
41
42
AVSS
NC
RX0
43
44
RX1
45
TEST1
NC
47
48
BNC
INPUT1 SEL
RX2
R25
75
46
1
RX3
2
3
4
5
+
J1
BNC-R-PC
COAX
VCOM
RX
VCC
3
INT0
36
NC
OCKS0
35
DIR1-OCKS0
DIF0
OCKS1
34
DIR1-OCKS1
CM1
33
CM0
32
PDN
31
XTI
30
D
D
TEST2
5
DIF1
6
NC
7
DIF2
8
IPS1
XTO
29
9
P/SN
DAUX
28
10
XTL0
MCKO2
27
11
XTL1
BICK
26
AK4114
R42
R49
R46
R47
JP28
IBICK1
PORT1
A1-10PA-2.54DSA
2
IMCLK 1
4
IBICK1 3
ILRCK1 5
6
SDTI1 7
8
51
51
51
51
9
C
10
DSP1
JP30
SDTI1
R48
220k
LRCK
25
DIR1-PDN
R44
220k
R43
220k
R45
220k
24
MCKO1
DVSS
22
23
DVDD
C112
10u
+
21
VOUT
20
COUT
BOUT
UOUT
19
18
17
16
14
13
C114
0.1u
C113
10u
+
C111
0.1u
TX1
SDTO
TX0
VIN
TVDD
12
U2
DVSS
C
4
15
DIR1-DIF0
JP29
ILRCK1
D3.3V-1
B
B
JP27
DIR1-MCKO
DIR
DSP1
EXT
J7
BNC-R-PC
EXT-CLK
IMCLK-SEL
R52
51
DIR1-BICK
JP31
EXT-CLK
DIR1-LRCK
DIR1-SDTI1
A
A
Title
Size
A2
Date:
A
B
C
D
AKD4128A-A
Document Number
Rev
DIR1
Tuesday, August 24, 2010
E
0
Sheet
2
of
10
A
B
C
D
E
E
E
L3 47u
1
2
D3.3V-1
PORT7
2
1
D3.3V-1
C27
0.1u
TORX141
+ C28
10u
+
GND
OUT
C125 10u
C124 0.1u
R21 51
C31
0.1u
JP32
OPT
C123
0.47u
R50
18k
IPS0
2
3
38
37
INT1
R
AVDD
39
40
41
AVSS
42
RX0
43
NC
RX1
44
45
TEST1
NC
47
48
1
RX2
R26
75
BNC
INPUT2 SEL
46
1
RX3
2
3
4
5
+
J2
BNC-R-PC
COAX
VCOM
RX
VCC
3
INT0
36
NC
OCKS0
35
DIR2-OCKS0
DIF0
OCKS1
34
DIR2-OCKS1
CM1
33
CM0
32
PDN
31
D
D
DIR2-DIF0
4
TEST2
5
DIF1
6
NC
7
DIF2
XTI
30
8
IPS1
XTO
29
9
P/SN
DAUX
28
XTL0
MCKO2
27
11
XTL1
BICK
26
JP33
IBICK2
12
VIN
SDTO
25
JP35
SDTI2
U3
AK4114
DIR2-PDN
PORT2
A1-10PA-2.54DSA
1
R59
R56
R58
C
2
4
6
8
10
IBICK2 3
ILRCK2 5
SDTI2 7
51
51
51
9
DSP2
LRCK
R54
220k
R53
220k
R55
220k
24
MCKO1
DVSS
C119
10u
23
22
VOUT
DVDD
C122
0.1u
C120
10u
+
21
20
UOUT
19
BOUT
TX1
COUT
18
17
16
TX0
15
14
C118
0.1u
+
13
TVDD
10
DVSS
C
JP34
ILRCK2
D3.3V-1
B
B
DIR2-BICK
DIR2-LRCK
DIR2-SDTI2
A
A
Title
Size
A2
Date:
A
B
C
D
AKD4128A-A
Document Number
Rev
DIR2
Tuesday, August 24, 2010
E
0
Sheet
3
of
10
A
B
C
D
E
E
E
L4 47u
1
2
D3.3V-2
PORT8
GND
OUT
2
1
D3.3V-2
C29
0.1u
TORX141
+ C32
10u
+
3
C132 10u
C131 0.1u
R32 51
C33
0.1u
C130
0.47u
R51
18k
DIR3-DIF0
1
IPS0
2
NC
3
DIF0
4
TEST2
5
DIF1
6
NC
7
8
9
38
37
INT1
R
AVDD
40
39
42
41
AVSS
NC
RX0
43
44
RX1
45
TEST1
47
48
BNC
INPUT3 SEL
RX2
R33
75
D
46
1
NC
2
3
4
5
RX3
COAX
JP36
OPT
+
J3
BNC-R-PC
VCOM
RX
VCC
U4
D
INT0
36
OCKS0
35
DIR3-OCKS0
OCKS1
34
DIR3-OCKS1
CM1
33
CM0
32
PDN
31
DIF2
XTI
30
IPS1
XTO
29
P/SN
DAUX
28
AK4114
DIR3-PDN
C
C
PORT3
A1-10PA-2.54DSA
27
1
26
JP37
IBICK3
25
JP39
SDTI3
51
51
51
2
4
6
8
10
IBICK3 3
ILRCK3 5
SDTI3 7
9
DSP3
R70
220k
LRCK
BICK
SDTO
R73
R71
R72
R57
220k
R60
220k
24
MCKO1
DVSS
C127
10u
23
DVDD
22
C128
10u
+
21
VOUT
20
COUT
BOUT
TX1
UOUT
19
18
17
14
13
C129
0.1u
+
C126
0.1u
16
VIN
15
XTL1
12
TVDD
11
MCKO2
TX0
XTL0
DVSS
10
JP38
ILRCK3
D3.3V-2
B
B
DIR3-BICK
DIR3-LRCK
A
A
DIR3-SDTI3
Title
Size
A2
Date:
A
B
C
D
AKD4128A-A
Document Number
Rev
DIR3
Tuesday, August 24, 2010
E
0
Sheet
4
of
10
A
B
C
D
E
E
E
L5 47u
1
2
D3.3V-2
PORT9
GND
OUT
2
1
D3.3V-2
C34
0.1u
TORX141
+ C35
10u
+
3
C139 10u
C138 0.1u
R34 51
C51
0.1u
JP40
OPT
C137
0.47u
R74
18k
DIR4-DIF0
C
1
IPS0
2
37
INT1
38
39
R
AVDD
40
41
42
AVSS
NC
RX0
43
44
RX1
45
TEST1
NC
47
48
D
RX2
R35
75
BNC
INPUT4 SEL
46
1
RX3
2
3
4
5
+
J4
BNC-R-PC
COAX
VCOM
RX
VCC
D
INT0
36
NC
OCKS0
35
DIR4-OCKS0
3
DIF0
OCKS1
34
DIR4-OCKS1
4
TEST2
CM1
33
5
DIF1
CM0
32
6
NC
PDN
31
7
DIF2
XTI
30
8
IPS1
XTO
29
9
P/SN
DAUX
28
U5
AK4114
DIR4-PDN
C
PORT4
A1-10PA-2.54DSA
SDTO
25
JP43
SDTI4
IBICK4
ILRCK4
SDTI4
51
51
51
1
3
5
7
9
2
4
6
8
10
DSP4
R77
220k
R75
220k
R76
220k
24
DVSS
C134
10u
23
22
C135
10u
+
21
VOUT
20
19
18
17
16
15
TVDD
14
13
C136
0.1u
+
C133
0.1u
R80
R78
R79
LRCK
VIN
MCKO1
12
DVDD
JP41
IBICK4
UOUT
26
COUT
BICK
BOUT
XTL1
TX1
MCKO2
11
TX0
XTL0
27
DVSS
10
JP42
ILRCK4
D3.3V-2
B
B
DIR4-BICK
DIR4-LRCK
DIR4-SDTI4
A
A
Title
Size
A2
Date:
A
B
C
D
AKD4128A-A
Document Number
Rev
DIR4
Tuesday, August 24, 2010
E
0
Sheet
5
of
10
A
B
C
D
E
E
E
+
C60 10u
D3.3V-2
C61 0.1u
3
4
37
INT1
R
AVDD
39
40
VCOM
41
AVSS
42
43
NC
RX0
45
44
RX1
46
INT0
36
NC
OCKS0
35
DIT-OCKS0
DIF0
OCKS1
34
DIT-OCKS1
TEST2
CM1
33
5
DIF1
CM0
32
6
NC
PDN
31
U6
AK4114
7
DIF2
XTI
30
8
IPS1
XTO
29
9
P/SN
DAUX
28
10
XTL0
MCKO2
27
11
XTL1
BICK
26
12
VIN
SDTO
25
D
D3.3V-2
DIT-PDN
1
DIT-DIF2
2
TEST1
NC
RX3
DIT-DIF1
IPS0
RX2
47
48
+
DIT-DIF0
D
1
38
C62
0.47u
C55 10p
JP51
AK4128
EXT
DIT-MCKO
2
X2
22.5792MHz
C54 10p
DIT-OMCKO SEL
JP50
SDTO
JP48
DVSS
LRCK
24
23
22
VOUT
DVDD
C57
0.1u
C
JP49
OLRCK
C56
10u
R84
R93
R90
R92
+
+
C58
10u
21
20
COUT
UOUT
19
18
TX1
BOUT
17
16
DVSS
TVDD
TX0
15
14
13
C59
0.1u
MCKO1
OBICK
C
51
51
51
51
OMCLK
OBICK
OLRCK
SDTO
PORT5
A1-10PA-2.54DSA
1
3
5
7
9
D3.3V-2
2
4
6
8
10
DSP5
R91
220k
R88
220k
R87
220k
R89
220k
PORT10
TOTX141
TX(OPT)
IN
VCC
3
2
GND
1
D3.3V-2
C53
0.1u
OPT
B
B
BNC
J5
T4
BNC-R-PC DA-02F
TX(COAX)
R86
240
C52
JP44
OUTPUT SEL
JP45
DIT-OMCLK
0.1u
J8
BNC-R-PC
EXT-CLK
DIT
DSP5
EXT
DIT-OMCLK SEL
R85
150
JP46
1:1
DIT-OBICK-S
DIT-OBICK-M
R94
51
JP52
DIT-Slave
DIT-Master
EXT-CLK
DIT-OBICK SEL
JP47
DIT-OLRCK-S
DIT-OLRCK-M
DIT-Slave
DIT-Master
DIT-OLRCK SEL
DIT-SDTO
A
A
Title
Size
A2
Date:
A
B
C
D
AKD4128A-A
Document Number
Rev
DIT
Tuesday, August 24, 2010
E
0
Sheet
6
of
10
A
B
C
9
A8
Y8
11
8
A7
Y7
12
DIR1-BICK
7
A6
Y6
13
DIR1-LRCK
6
A5
Y5
14
DIR1-SDTI1
5
A4
Y4
15
DIR2-SDTI2
4
A3
Y3
16
DIR2-LRCK
3
A2
Y2
17
DIR2-BICK
2
A1
Y1
18
19
G2
GND
10
DIR1-MCKO
E
U11
74LVC541A
D
E
9
A8
Y8
11
8
A7
Y7
12
7
A6
Y6
13
AK4128-OBICK-M
6
A5
Y5
14
DIT-OBICK-M
5
A4
Y4
15
AK4128-OLRCK-M
4
A3
Y3
16
ILRCK2
DIT-OLRCK-M
3
A2
Y2
17
IBICK2
AK4128-SDTO
2
A1
Y1
18
19
G2
GND
10
1
G1
VCC
20
AK4128-MCKO
IMCLK
DIT-OMCLK
IBICK1
ILRCK1
SDTI1
SDTI2
U13
74LVC541A
DIT-MCKO
AK4128-OMCLK
DIT-OBICK-S
AK4128-OBICK-S
DIT-OLRCK-S
AK4128-OLRCK-S
D
D
DIT-SDTO
C121
0.1u
1
G1
VCC
20
9
A8
Y8
11
8
A7
Y7
12
DIR3-LRCK
7
A6
Y6
13
DIR3-SDTI3
6
A5
Y5
14
DIR4-SDTI4
5
A4
Y4
15
DIR4-LRCK
4
A3
Y3
16
3
A2
Y2
17
2
A1
Y1
18
19
G2
GND
10
1
G1
VCC
20
C141
0.1u
D3.3V-1
D3.3V-2
C
C
DIR3-BICK
B
E
DIR4-BICK
U12
74LVC541A
IBICK3
ILRCK3
SDTI3
SDTI4
ILRCK4
B
IBICK4
C140
0.1u
D3.3V-2
A
A
Title
Size
A3
Date:
A
B
C
D
AKD4128A-A
Document Number
Buffer
Tuesday, August 24, 2010
Rev
0
Sheet
E
7
of
10
A
B
C
D
D3.3V-1
K
D3.3V-1
A
D1
HSU119
R24
10k
D3.3V-1
1
L
SW1
ATE1D-2M3
AK4128-SMUTE
H
1
2
3
4
5
6
7
1A
1Y
2A
2Y
3A
3Y
GND
VCC
6A
6Y
5A
5Y
4A
4Y
14
13
12
11
10
9
8
D3.3V-1
K
A
1
3
9
7
5
3
1
R63
10k
SCL
SDA
SDA(ACK) R67
R66
0
R64
10k
R65
470
R23
10k
470
AK4128-PDN
D3.3V-1
10k
R69
10k
U10
uP-I/F
74HC14
R68
1
3
5
9
11
13
1A
2A
3A
4A
5A
6A
14
VCC
7
GND
C65
0.1u
1Y
2Y
3Y
4Y
5Y
6Y
R61
2
4
6
8
10
12
100
R62
SCL
SDA
100
E
74LS07
H
UNLOCK
C24
0.1u
2
D
L
SW2
ATE1D-2M3
AK4128-PDN
10
8
6
4
2
C22
0.1u
D3.3V-1
D2
HSU119
PORT11
A1-10PA-2.54DSA
U7
C23
0.1u
2
3
SMUTE
E
E
D
LE1
SML-210LT
D3.3V-1
1
2
R22
1k
UNLOCK
A
D4
HSU119
R28
10k
D6
HSU119
A
K
D3.3V-2
K
D3.3V-2
C
C
R30
10k
C37
0.1u
1A
1Y
2A
2Y
3A
3Y
GND
VCC
6A
6Y
5A
5Y
4A
4Y
14
13
12
11
10
9
8
D3.3V-2
C44
0.1u
DIR2-PDN
A
U9
1
2
3
4
5
6
7
C48
0.1u
K
R27
10k
H
1A
1Y
2A
2Y
3A
3Y
GND
VCC
6A
6Y
5A
5Y
4A
4Y
14
13
12
11
10
9
8
D3.3V-2
C49
0.1u
DIT-PDN
DIR4-PDN
D3.3V-2
74HC14
D5
HSU119
A
K
D3.3V-2
D3
HSU119
L
SW12
ATE1D-2M3
DIR3-PDN
U8
1
2
3
4
5
6
7
1
3
H
DIR3-PDN
2
1
L
SW10
ATE1D-2M3
DIR1-PDN
2
3
DIR1-PDN
74HC14
R29
10k
L
SW13
ATE1D-2M3
DIR4-PDN
C36
0.1u
1
3
H
H
C45
0.1u
2
2
L
SW11
ATE1D-2M3
DIR2-PDN
1
B
3
B
K
D3.3V-2
A
3
A
2
L
SW14
ATE1D-2M3
DIT-PDN
1
D7
HSU119
R31
10k
A
H
C50
0.1u
Title
Size
A3
Date:
A
B
C
D
AKD4128A-A
Document Number
LOGIC
Tuesday, August 24, 2010
Rev
0
Sheet
E
8
of
10
A
B
SW3
A6E-8104
D3.3V-1
E
8
7
6
5
4
3
2
1
9
10
11
12
13
14
15
16
C
D
SW4
A6E-8104
CAD0
SMSEMI
TST2
TST1
SPB
IDIF0
IDIF1
IDIF2
D3.3V-1
CAD0
SMSEMI
TST2
TST1
SPB
IDIF0
IDIF1
IDIF2
8
7
6
5
4
3
2
1
E
ODIF0
ODIF1
CM0
CM1
CM2
TDM
OBIT0
OBIT1
9
10
11
12
13
14
15
16
RP2
ODIF0
ODIF1
CM0
CM1
CM2
TDM
OBIT0
OBIT1
RP3
9
8
7
6
5
4
3
2
1
9
8
7
6
5
4
3
2
1
47K
SW5
A6E-8104
D3.3V-1
D
8
7
6
5
4
3
2
1
9
10
11
12
13
14
15
16
E
47k
PM1
PM2
DEM1
DEM0
SMT0
SMT1
DITHER
INAS
SW17
A6E-2104
PM1
PM2
DEM1
DEM0
SMT0
SMT1
DITHER
INAS
D3.3V-1
2
1
TST0
TST3
3
4
D
TST0
TST3
RP1
3
2
1
RP4
47k
9
8
7
6
5
4
3
2
1
47K
C
C
SW6
A6E-3104
D3.3V-1
3
2
1
4
5
6
SW7
A6E-3104
DIR1-DIF0
DIR1-OCKS0
DIR1-OCKS1
D3.3V-1
DIR1-DIF0
DIR1-OCKS0
DIR1-OCKS1
3
2
1
DIR2-DIF0
DIR2-OCKS0
DIR2-OCKS1
4
5
6
RP5
DIR2-DIF0
DIR2-OCKS0
DIR2-OCKS1
RP6
3
2
1
3
2
1
47k
47k
B
B
SW8
A6E-3104
D3.3V-2
3
2
1
4
5
6
SW9
A6E-3104
DIR3-DIF0
DIR3-OCKS0
DIR3-OCKS1
D3.3V-2
DIR3-DIF0
DIR3-OCKS0
DIR3-OCKS1
3
2
1
DIR4-DIF0
DIR4-OCKS0
DIR4-OCKS1
4
5
6
RP7
RP8
3
2
1
3
2
1
47k
SW16
A6E-5104
D3.3V-2
A
5
4
3
2
1
6
7
8
9
10
DIR4-DIF0
DIR4-OCKS0
DIR4-OCKS1
47k
DIT-DIF0
DIT-DIF1
DIT-DIF2
DIT-OCKS0
DIT-OCKS1
DIT-DIF0
DIT-DIF1
DIT-DIF2
DIT-OCKS0
DIT-OCKS1
A
RP9
5
4
3
2
1
Title
Size
A3
47k
A
Date:
B
C
D
AKD4128A-A
Document Number
SW
Tuesday, August 24, 2010
Rev
0
Sheet
E
9
of
10
A
B
C
D
E
E
E
AVDD
+5V
AVDD
C38
47u
+
IN
OUT
C39
0.1u
JP1
AVDD-SEL
AVDD
REG
2
0.1u
C40
1
3
GND
T1
LT1117-3.3
+ C46
47u
DVDD
D
D
DVDD
GND
JP2
DVDD-SEL
DVDD
TP31
GND1
REG
TP32
GND2
TP33
GND3
TP34
GND4
D3.3V-1
C
D3.3V-1
C43
47u
+
IN
OUT
C41
0.1u
JP3
D3.3V-1 SEL
D3.3V-1
REG
2
1
3
GND
T2
LT1117-3.3
C
C42
0.1u
+ C47
47u
D3.3V-2
B
B
D3.3V-2
C67
47u
+
C66
0.1u
IN
OUT
JP4
D3.3V-2 SEL
D3.3V-2
REG
2
1
3
GND
T3
LT1117-3.3
C63
0.1u
+ C64
47u
A
A
Title
Size
A3
Date:
A
B
C
D
AKD4128A-A
Document Number
Rev
0
Power Supply
Tuesday, August 24, 2010
Sheet
E
10
of
10
AK4128A-A Rev.0
部品面シルク図
AKD4128A-A Rev.0 Evaluation Board
AK4128A-A Rev.0
半田面シルク図
AK4128A-A Rev.0
部品面パターン図
AK4128A-A Rev.0
半田面パターン図
Similar pages