AK4127VF

[AKD4127-A]
AKD4127-A
AK4127評価用ボードRev.0
概
要
AKD4127-Aは、ディジタルサンプルレートコンバータAK4127の評価用ボードです。ディジタルインタ
フェースに対応しており、光コネクタを介してディジタルオーディオ機器とインタフェース可能です。
„ オーダリングガイド
AKD4127-A
---
AK4127評価用ボード
機
能
• DIT, DIRにより、光入出力が可能
• 外部接続用10ピンヘッダー
5V
Opt In
GND
AK4114
AK4114
Opt Out
Regulator
COAX
10pin
Header
COAX
AK4127
DSP
Data
10pin
Header
DSP
Data
図1. AKD4127-Aブロック図
* 回路図、パターン図は文末に添付。
[KM085601]
2006/11
-1-
[AKD4127-A]
„ 操作手順
1) 電源の配線
[VCC]
(赤)
[GND]
(黒)
= +5V (レギュレータ用電源)
= 0V
配線は電源の根本から分けて下さい。
レギュレータから3.3Vを全回路に供給します。
2) 評価モード、ジャンパピン、DIPスイッチの設定(以下参照)
3) 電源投入
電源投入後、必ず一度リセットを行って下さい。
リセットの方法はSW1(トグルスイッチ)を一度“L”側に倒して、AK4127の
パワーダウンを行ってから“H”側に戻してパワーダウンを解除して下さい。
„ 評価モード
(1) 入力ポートの設定
① AK4114(U3)のDIR機能を使用する場合
PORT1(DIR)またはJ1(COAX)を使用します。PORT2(INPUT)には何も接続しないで下さい。
JP2
IBICK
JP3
SDTI
JP4
ILRCK
• SW3の設定(Table 1参照)
ONで“H”, OFFで“L”です。
AK4114のオーディオインタフェースフォーマットは24bit前詰め固定です。SW3のIDIF2-0は
デフォルト設定で使用して下さい。PLL2-0もデフォルト設定で使用して下さい。
SW3 No.
1
2
3
4
5
6
7
Name
DITH
PLL2
PLL1
PLL0
IDIF0
IDIF1
IDIF2
ON (“H”)
Dither ON
OFF (“L”)
Dither OFF
PLL Mode Setting
Fixed to default
AK4127 Audio I/F Format Setting
Fixed to default
Default
L
H
L
H
L
H
L
Table 1. SW3 Setting
[KM085601]
2006/11
-2-
[AKD4127-A]
② 全てのクロックを外部から入力する場合
PORT2(INPUT)を使用します。J1(COAX), PORT1(DIR)には何も接続しないで下さい。
JP2
IBICK
JP3
SDTI
JP4
ILRCK
• SW3の設定(Table 2参照)
ONで“H”, OFFで“L”です。
SW3 No.
1
2
3
4
5
6
7
Name
DITH
PLL2
PLL1
PLL0
IDIF0
IDIF1
IDIF2
ON (“H”)
Dither ON
OFF (“L”)
Dither OFF
PLL Mode Setting
Table 3参照
AK4127 Input Audio I/F Format Setting
Table 4参照
Default
L
H
L
H
L
H
L
Table 2. SW3 Setting
Mode
PLL2
PLL1
0
L
1
L
2
3
4
5
6
7
8
9
10
11
12
13
14
15
Master / Slave
Slave
IMCLK = DVSS
IBICK = Input
ILRCK = Input
Master
IMCLK = Input
IBICK = Output
ILRCK = Output
L
L
H
H
H
H
L
L
L
L
H
H
H
H
PLL0
ILRCK Freq
IBICK Freq
IMCLK
L
L
L
H
8k ∼ 96kHz
8k ∼ 216kHz
16k ∼ 216kHz
(Note 1)
Depending on
IDIF2-0
Not
needed.
H
L
H
H
Reserved
L
L
32fsi (Note 3)
L
H
64fsi
Not
8k ∼ 216kHz
needed.
(Note 2)
H
L
128fsi
H
H
64fsi
L
L
128fs
8k ∼ 216kHz
L
H
256fs
8k ∼ 108kHz
H
L
512fs
8k ∼ 54kHz
H
H
128fs
8k ∼ 216kHz
64fs
L
L
192fs
8k ∼ 216kHz
L
H
384fs
8k ∼ 108kHz
H
L
768fs
8k ∼ 54kHz
H
H
192fs
8k ∼ 216kHz
Table 3. PLL Setting (Input PORT)
SMUTE
(Note 4)
Manual
Semi-Auto
Manual
Semi-Auto
Manual
Semi-Auto
Manual
Semi-Auto
Note 1. FILTピンに接続されるRとCの値により、PLLのロックレンジが変わります。詳細はデータシートの
「PLL用ループフィルタ」の項を参照して下さい。本評価ボードには、IBICKにPLLのロックをかける
場合の定数(470Ω, 0.22μF, 1nF)が実装されています。
Note 2. IBICKは、クロック切替時以外は常に連続して供給して下さい。
Note 3. IBICK = 32fsiは16bit LSB justifiedと16bit I2S Compatibleのみ対応します。
Note 4. SMUTEのManualモードとSemi-Autoモードについてはデータシートの「ソフトミュート機能」の項を
参照して下さい。
[KM085601]
2006/11
-3-
[AKD4127-A]
Mode
0
1
2
IDIF2
L
L
L
IDIF1
L
L
H
IDIF0
L
H
L
SDTI Format
16bit, LSB justified
20bit, LSB justified
24/20bit, MSB justified
3
L
H
H
24/16bit, I2S Compatible
4
5
6
7
H
H
H
H
L
L
H
H
L
H
L
H
24bit, LSB justified
24bit, MSB justified
24bit, I2S Compatible
ILRCK
IBICK
Input
Input
Output
Output
IBICK Freq
≥ 32fsi
≥ 40fsi
≥ 48fsi
≥ 48fsi or
32fsi
≥ 48fsi
64fs
64fs
Master / Slave
Slave
Master
Reserved
Table 4. Input Audio Interface Format (Input PORT)
(2) 出力ポートの設定
① AK4114(U4)のDIT機能を使用する場合
PORT4(DIT)またはJ2(TX)を使用します。PORT3(OUTPUT)には何も接続しないで下さい。BICK, LRCK
周波数を変更する場合には、水晶発振子X1の値を変更して下さい。
JP6
OBICK
JP7
OLRCK
• SW4の設定(Table 5参照)
ONで“H”, OFFで“L”です。
AK4114のオーディオインタフェースフォーマットは24bit前詰め固定です。SW3のODIF2-0は
デフォルト設定で使用して下さい。CMODE2-0, OBIT1-0もデフォルト設定で使用して下さい。
SW4 No.
1
2
3
4
5
6
7
Name
ODIF1
ODIF0
CMODE2
CMODE1
CMODE0
OBIT1
OBIT0
ON (“H”)
OFF (“L”)
AK4127 Output Audio I/F Format Setting
Fixed to default
AK4127 Mode Setting
Fixed to default
AK4127 Output bit Length Setting
Fixed to default
Table 5. SW4 Setting
[KM085601]
Default
H
L
H
L
L
H
H
2006/11
-4-
[AKD4127-A]
② 全てのクロックを外部から入力する場合
PORT3(OUTPUT)を使用します。J2(TX), PORT4(DIT)には何も接続しないで下さい。
JP6
OBICK
JP7
OLRCK
• SW4の設定(Table 6参照)
ONで“H”, OFFで“L”です。
SW4 No.
1
2
3
4
5
6
7
Name
ODIF1
ODIF0
CMODE2
CMODE1
CMODE0
OBIT1
OBIT0
ON (“H”)
OFF (“L”)
AK4127 Output Audio I/F Format Setting
Table 7参照
AK4127 Mode Setting
Table 8参照
AK4127 Output bit Length Setting
Table 9参照
Table 6. SW4 Setting
Default
H
L
H
L
L
H
H
Mode
ODIF1
ODIF0
SDTO Format
0
L
L
LSB justified
1
L
H
(Reserved)
2
H
L
MSB justified
3
H
H
I2S Compatible
Table 7. Output Audio Interface Format 1 (Output PORT)
Mode
0
1
2
3
4
5
6
7
CMODE2
L
L
L
L
H
H
H
H
CMODE1 CMODE0
Master / Slave
OMCLK
L
L
Master
256fso
L
H
Master
384fso
H
L
Master
512fso
H
H
Master
768fso
L
L
Slave
Not used. Set to DVSS.
L
H
Master
128fso
H
L
Master
192fso
H
H
Master (Bypass) Not used. Set to DVSS.
Table 8. Master/Slave Control (Output PORT)
fso
8k ∼ 108kHz
8k ∼ 108kHz
8k ∼ 54kHz
8k ∼ 54kHz
8k ∼ 216kHz
8k ∼ 216kHz
8k ∼ 216kHz
8k ∼ 216kHz
Mode
OBIT1
OBIT0
SDTO Output
0
L
L
16bit
1
L
H
18bit
2
H
L
20bit
3
H
H
24bit
Table 9. Output Audio Interface Format 2 (Output PORT)
[KM085601]
2006/11
-5-
[AKD4127-A]
„ その他のジャンパの設定
① JP1 (RX) : RX入力の選択
COAX: COAX入力
OPT:
光入力 <Default>
② JP5 (CKSO) : AK4114のBICK, LRCK出力周波数の設定
H: BICK: 2.048MHz ∼ 12.288MHz, LRCK: 32kHz ∼ 192kHz対応
L: BICK: 2.048MHz ∼ 6.144MHz, LRCK: 32kHz ∼ 96kHz対応 <Default>
AK4114のBICK, LRCK周波数を変更する場合には水晶発振子X1を変更して下さい。
③ JP8 (TX) : TX出力の選択
BNC: BNCコネクタ(J2)に出力します。
OPT: 光コネクタ(PORT4)に出力します。<Default>
„ トグルスイッチの動作
上方が“H”、下方が“L”です。
[SW1] (PDN): AK4127とAK4114のパワーダウン。動作中は“H”側に倒します。
電源投入後、必ず一度“L”を入力して下さい。
[SW2] (SMUTE): AK4127のソフトミュート。
“H”側に倒すことで、AK4127の出力をソフトミュートします。
„ LEDの表示
[LED1] (UNLOCK): AK4127(U2)のUNLOCKピンの出力です。AK4127のPLLがアンロック時に点灯しま
す。
[LED2] (ERF): AK4114(U3)のINT0ピンの出力です。AK4114がアンロック時に点灯します。
[KM085601]
2006/11
-6-
[AKD4127-A]
測定結果
[Measurement condition]
• Measurement unit
• Power Supply
• Band width
• Temperature
: Audio Precision, System Two Cascade
: AVDD=DVDD=3.3V
: 20Hz ∼ FSO/2
: Room
[Measurement Result]
SRC Characteristics
THD+N
(Input = 1kHz, 0dBFS)
FSO/FSI = 44.1kHz/48kHz
FSO/FSI = 48kHz/44.1kHz
FSO/FSI = 48kHz/192kHz
FSO/FSI = 192kHz/48kHz
Worst Case (FSO/FSI = 32kHz/176.4kHz)
Dynamic Range
(Input = 1kHz, −60dBFS)
FSO/FSI = 44.1kHz/48kHz
FSO/FSI = 48kHz/44.1kHz
FSO/FSI = 48kHz/192kHz
FSO/FSI = 192kHz/48kHz
Worst Case (FSO/FSI = 48kHz/32kHz)
Dynamic Range
(Input = 1kHz, −60dBFS, A-weighted)
FSO/FSI = 44.1kHz/48kHz
[KM085601]
SDTO Lch
SDTO Rch
Unit
130.4
125.0
136.9
124.7
96.1
130.4
125.0
136.9
124.7
96.1
dB
dB
dB
dB
dB
137.3
137.3
137.3
135.6
135.7
137.3
137.3
137.3
135.6
135.7
dB
dB
dB
dB
dB
139.7
139.7
dB
2006/11
-7-
[AKD4127-A]
[プロット]
AK4127 FFT Plot (fsi=48[KHz], fso=44.1[KHz]) AVDD=DVDD=3.3[V], Input Level=0[dBFS], fin=1[KHz]
+0
-10
-20
-30
-40
-50
-60
-70
-80
d
B
F
S
-90
-100
-110
-120
-130
-140
-150
-160
-170
-180
-190
-200
20
50
100
200
500
1k
2k
5k
10k
20k
Hz
Fig 6. FFT Plot (Input Level= 0[dBFS])
AK4127 FFT Plot (fsi=48[KHz], fso=44.1[KHz]) AVDD=DVDD=3.3[V], Input Level=-60[dBFS], fin=[1KHz]
+0
-10
-20
-30
-40
-50
-60
-70
-80
d
B
F
S
-90
-100
-110
-120
-130
-140
-150
-160
-170
-180
-190
-200
20
50
100
200
500
1k
2k
5k
10k
20k
Hz
Fig 7. FFT Plot (Input Level= -60[dBFS])
[KM085601]
2006/11
-8-
[AKD4127-A]
AK4127 THD+N vs Input Level (fsi=48[KHz], fso=44.1[KHz]) AVDD=DVDD=3.3[V], fin=1[KHz]
-100
-105
-110
-115
-120
-125
-130
d
B
F
S
-135
-140
-145
-150
-155
-160
-165
-170
-175
-180
-140
-130
-120
-110
-100
-90
-80
-70
-60
-50
-40
-30
-20
-10
+0
dBFS
Fig 1. THD+N vs. Input Level
AK4127 THD+N vs Input Frequency (fsi=48[KHz], fso=44.1[KHz]) AVDD=DVDD=3.3[V], Input Level=0[dBFS]
-80
-85
-90
-95
-100
-105
-110
d
B
F
S
-115
-120
-125
-130
-135
-140
-145
-150
-155
-160
20
50
100
200
500
1k
2k
5k
10k
20k
Hz
Fig 2. THD+N vs. Input Frequency (Input Level= 0[dBFS])
[KM085601]
2006/11
-9-
[AKD4127-A]
AK4127 THD+N vs Input Frequency (fsi=48[KHz], fso=44.1[KHz]) AVDD=DVDD=3.3[V], Input Level=-60[dBFS]
-100
-105
-110
-115
-120
-125
-130
d
B
F
S
-135
-140
-145
-150
-155
-160
-165
-170
-175
-180
20
50
100
200
500
1k
2k
5k
10k
20k
Hz
Fig 3. THD+N vs. Input Frequency (Input Level= -60[dBFS])
AK4127 Linearity (fsi=48[KHz], fso=44.1[KHz]) AVDD=DVDD=3.3[V], fin=1[KHz]
+0
-10
-20
-30
-40
-50
-60
d
B
F
S
-70
-80
-90
-100
-110
-120
-130
-140
-150
-150
-140
-130
-120
-110
-100
-90
-80
-70
-60
-50
-40
-30
-20
-10
+0
dBFS
Fig 4. Linearity
[KM085601]
2006/11
- 10 -
[AKD4127-A]
AK4127
Frequency Response (fsi=48[KHz], fso=44.1[KHz]) AVDD=DVDD=3.3[V], Input Level=0[dBFS]
+1
+0.5
-0
-0.5
-1
-1.5
-2
-2.5
d
B
F
S
-3
-3.5
-4
-4.5
-5
-5.5
-6
-6.5
-7
-7.5
-8
2k
4k
6k
8k
10k
12k
14k
16k
18k
20k
22k
24k
Hz
Fig 5. Frequency Response
AK4127 Frequency Response (fsi=44.1[KHz] (Yellow) / 48[KHz] (Blue) / 96[KHz] (Red) / 192[KHz] (Green),
fso=44.1KHz) AVDD=DVDD=3.3[V], Input Level=0[dBFS]
+1
-0
-1
fsi=44.1kHz
-2
fsi=192kHz
-3
fsi=96kHz
-4
d
B
F
S
fsi=48kHz
-5
-6
-7
-8
-9
-10
-11
-12
2k
4k
6k
8k
10k
12k
14k
16k
18k
20k
22k
24k
Hz
Fig 9. Frequency Response
[KM085601]
2006/11
- 11 -
[AKD4127-A]
AK4127 Frequency Response (fsi=48[KHz] (Blue) / 96[KHz] (Red) / 192[KHz] (Green), fso=48[KHz])
AVDD=DVDD=3.3[V], Input Level=0[dBFS]
+1
-0
-1
-2
fsi=192kHz
-3
fsi=96kHz
-4
d
B
F
S
fsi=48kHz
-5
-6
-7
-8
-9
-10
-11
-12
2k
4k
6k
8k
10k
12k
14k
16k
18k
20k
22k
Hz
Fig 8. Frequency Response
[KM085601]
2006/11
- 12 -
[AKD4127-A]
改定履歴
Date
(YY/MM/DD)
06/09/26
Manual
Revision
KM085600
Board
Revision
0
06/11/15
KM085601
0
Reason
Contents
初版
測定結果追加 テーブルデータ, プロットデータ追加
重要な注意事項
• 本書に記載された製品、及び、製品の仕様につきましては、製品改善のために予告なく変更する
ことがあります。従いまして、ご使用を検討の際には、本書に掲載した情報が最新のものであること
を弊社営業担当、あるいは弊社特約店営業担当にご確認下さい。
• 本書に掲載された情報・図面の使用に起因した第三者の所有する特許権、工業所有権、その他の
権利に対する侵害につきましては、当社はその責任を負うものではありませんので、ご了承下さい。
• 本書記載製品が、外国為替及び、外国貿易管理法に定める戦略物資(役務を含む)に該当する場合、
輸出する際に同法に基づく輸出許可が必要です。
• 医療機器、安全装置、航空宇宙用機器、原子力制御用機器など、その装置・機器の故障や動作不
良が、直接または間接を問わず、生命、身体、財産等へ重大な損害を及ぼすことが通常予想される
ような極めて高い信頼性を要求される用途に弊社製品を使用される場合は、必ず事前に弊社代表
取締役の書面による同意をお取り下さい。
• この同意書を得ずにこうした用途に弊社製品を使用された場合、弊社は、その使用から生ずる損害
等の責任を一切負うものではありませんのでご了承下さい。
• お客様の転売等によりこの注意事項の存在を知らずに上記用途に弊社製品が使用され、その使用
から損害等が生じた場合は全てお客様にてご負担または補償して頂きますのでご了承下さい。
[KM085601]
2006/11
- 13 -
A
B
C
D
E
E
1
D1
HSU119
R1
10k
E
1
1
H
3
L
C1
0.1u
SW1
ATE1D-2M3
2
3
U1A
74HC14
4
PDN
REG
U1B
74HC14
OUT
2
PDN
U2
C5
1n
C7
0.22u
REG
FILT
AVDD
30
R2
470
C8
0.1u
2
AVSS
DVSS
29
3
PDN
DVDD
28
4
SMUTE
OMCLK
27
2
1
R3
10k
1
3
SMUTE
C11
0.1u
6
9
U1C
74HC14
8
U1D
74HC14
C6
0.1u
+ C9
10u
D
OMCLK
R5
51
5
DITHER
OLRCK
26
OLRCK
R6
51
2
SW2
ATE1D-2M3
+
R4
51
5
H
C3 C4
0.1u 47u
C10
0.1u
D
L
For 74HC14 x 1
REG
IN
C2
0.1u
1
D2
HSU119
VCC
T1
TA48M33F
GND
2
REG
6
PLL2
OBICK
25
R7
51
OBICK
R8
51
ILRCK
7
ILRCK
SDTO
24
8
IBICK
ODIF1
23
9
SDTI
ODIF0
22
10
IDIF0
CMODE2
21
11
IDIF1
CMODE1
20
12
IDIF2
CMODE0
19
SDTO
R9
51
IBICK
C
C
R10
51
SDTI
REG
DITH
PLL2
PLL1
PLL0
IDIF0
IDIF1
IDIF2
B
RP1
M8-1-473
1
2
3
4
5
6
7
REG
R11
51
SW3
DSS107
13
14
13
12
11
10
9
8
INPUT
PLL0
IMCLK
18
14
PLL1
OBIT1
17
15
UNLOCK
OBIT0
16
SW4
DSS107
IMCLK
1
2
3
4
5
6
7
14
13
12
11
10
9
8
ODIF1
ODIF0
CMODE2
CMODE1
CMODE0
OBIT1
OBIT0
B
OUTPUT
11
7
6
5
4
3
2
1
RP2
M8-1-473
AK4127
7
6
5
4
3
2
1
10
U1E
74HC14
47K
LED1
SML-210JT
REG
1
R12
1k
47K
2
UNLOCK
A
A
Title
-14-
Size
A3
Date:
A
B
C
D
AKD4127-A
Document Number
Rev
AK4127
Monday, August 28, 2006
Sheet
E
0
1
of
3
A
RX(COAX)
B
J1
BNC-R-PC
C
D
E
C12
0.1u
R13
75
E
E
DIF2 DIF1 DIF0
PORT1
TORX141
VCC
3
GND
OUT
2
1
C13
0.1u
COAX JP1 HIF3G-50P-2.54DSA (3x1)
RX
R14
470
H
OCKS1
C14
10u
OPT
1
2
Setting
24bit, MSB justified
OCKS0
H
H
CM1
CM0
L
L
Setting
128fs, 192kHz
Setting
PLL=ON, RX Mode
2
D
37
INT1
AVDD
R
38
R16
1k
39
40
VCOM
41
AVSS
42
RX0
43
NC
44
RX1
46
45
TEST1
NC
RX2
47
48
RX3
IPS0
ERF
LED2
SML-210JT
R15
18k
C16
0.47u
+
C
1
L
C15
0.1u
D
U3
L
+
RX(OPT)
REG
L1
47u
U1F
74HC14
INT0
36
NC
OCKS0
35
3
DIF0
OCKS1
34
4
TEST2
CM1
33
5
DIF1
CM0
32
13
12
C
R17
100
IMCLK
6
7
AK4114
NC
PDN
DIF2
XTI
31
30
PDN
R18
100
PORT2
A1-10PA-2.54DSA
IBICK
R19
100
8
IPS1
XTO
29
9
P/SN
DAUX
28
IMCLK
IBICK
ILRCK
SDTI
ILRCK
R20
100
1
2
3
4
5
10
9
8
7
6
INPUT
SDTI
B
10
XTL0
MCKO2
27
11
XTL1
BICK
26
12
VIN
SDTO
25
R21
220k
JP2 HIF3G-50P-2.54DSA (2x1)
IBICK
R22
220k
R23
220k
B
R24
220k
LRCK
24
MCKO1
23
22
DVSS
DVDD
21
VOUT
20
UOUT
19
BOUT
COUT
18
JP4 HIF3G-50P-2.54DSA (2x1)
ILRCK
C20
10u
+
A
C18
0.1u
A
+
C19
10u
17
TX1
16
TX0
15
DVSS
C17
0.1u
14
13
TVDD
JP3 HIF3G-50P-2.54DSA (2x1)
SDTI
Title
-15-
Size
A3
Date:
A
B
C
D
AKD4127-A
Document Number
Rev
INPUT
Monday, August 28, 2006
0
Sheet
E
2
of
3
A
B
C
D
E
REG
+
E
DIF2 DIF1 DIF0
C21
10u
H
C22
0.1u
IPS0
2
NC
37
INT1
R
AVDD
39
40
VCOM
41
42
AVSS
NC
RX0
43
44
RX1
46
45
TEST1
NC
RX2
47
48
RX3
1
38
C23
0.47u
+
U4
OCKS1
INT0
36
OCKS0
35
OCKS1
34
L
L
Setting
E
24bit, MSB justified
Setting
OCKS0
L
L
256fs, 96kHz
H
H
128fs, 192kHz
CM1
CM0
L
H
Setting
PLL=OFF, X'tal Mode
H
D
L
3
DIF0
4
TEST2
CM1
33
5
DIF1
CM0
32
D
JP5 HIF3G-50P-2.54DSA (3x1)
CKSO
R25
100
OMCLK
R26
100
PORT3
A1-10PA-2.54DSA
OBICK
R27
100
OMCLK
OBICK
OLRCK
SDTO
OLRCK
7
C
AK4114
NC
31
PDN
DIF2
30
XTI
R28
100
PDN
C24 5p
R29
220k
IPS1
XTO
29
9
P/SN
DAUX
28
10
XTL0
MCKO2
27
11
XTL1
BICK
26
12
VIN
SDTO
25
OUTPUT
R30
220k
R31
220k
R32
220k
C
2
X1 HC-49/U
11.2896MHz
8
10
9
8
7
6
SDTO
1
6
1
2
3
4
5
C25 5p
PORT4
TOTX141
TX(OPT)
IN
VCC
3
2
GND
1
LRCK
24
MCKO1
23
22
DVSS
DVDD
+
OPT
C31
0.1u
C27
0.1u
B
JP7 HIF3G-50P-2.54DSA (2x1)
OLRCK
C29
10u
+
C28
10u
21
20
VOUT
UOUT
19
COUT
18
BOUT
17
TX1
16
TX0
15
C26
0.1u
14
13
B
DVSS
TVDD
JP6 HIF3G-50P-2.54DSA (2x1)
OBICK
BNC
C30
0.1u
R33
240
JP8 HIF3G-50P-2.54DSA (3x1)
TX
T2
DA-02F
J2
BNC-R-PC
TX(BNC)
R34
150
1:1
A
A
Title
-16-
Size
A3
Date:
A
B
C
D
AKD4127-A
Document Number
Rev
OUTPUT
Monday, August 28, 2006
Sheet
E
0
3
of
3
-17-
-18-
-19-
-20-
Similar pages