CY8C21345 CY8C22345 CY8C22545 PSoC® 可编程片上系统 特性 ■ ■ ■ ❐ ❐ 强大的哈佛 （Harvard）架构处理器： ❐ M8C 处理器的速度高达 24 MHz ❐ 8 × 8 乘法、 32 位累加运算能力 ❐ 能在高速度条件下实现低功耗操作 ❐ 工作电压范围：3.0 V ~ 5.25 V ❐ 工业级温度范围：–40 °C ~ +85 °C 拥有多个高级外设 （PSoC® 模块） ❐ 6 个 E 型 PSoC 模拟模块，能够提供： • 一个或两个 8 位模数转换器 （ADC） • 比较器 （多达 4 个） ❐ 最多可达 8 个 PSoC 数字模块，能够提供： • 8 位到 32 位定时器和计数器， 8 位和 16 位脉宽调制器 （PWM） • 定时器和 PWM 中提供单触发和多触发模式支持 • 一个数字模块可提供带死区的脉冲宽度调制器 • 移位寄存器、 CRC 和 PRS 模块 • 全双工 UART • 多个 SPI 主设备或从设备，支持可变数据长度：8 位到 16 位 • 可连接至所有 GPIO 引脚 ❐ 通过组合多个模块，可构建复杂的外设 ❐ 支持移位功能，以进行 FSK 检测 ❐ 支持强大的同步功能。模拟模块操作可通过数字模块或外部 信号进行同步。 CapSense 扫描专用的 16 位定时器 / 计数器 支持两个 CSD 通道同时扫描 ■ 可编程引脚配置： ❐ 所有 GPIO 的灌电流为 25 mA，源电流为 10 mA ❐ 所有 GPIO 均支持上拉、下拉、高阻 、强驱动或开漏驱动模 式 ❐ GPIO 上最多可有 38 个模拟输入 ❐ 所有 GPIO 都能生成可配置中断 ■ 其他的系统资源： 2 ❐ I C 从设备、主设备和多主设备的频率可达 400 kHz ❐ 支持硬件寻址功能 ❐ 看门狗和睡眠定时器 ❐ 支持用户可配置的低电压检测功能 ❐ 集成监控电路 ❐ 片上高精度参考电压 ❐ 支持在数字外设逻辑中包含 RTC 模块 顶级框图 端口4 SRAM 1K 高速的 10 位 SAR ADC 已为嵌入式控制对采样和保持数据进行了优 ■ 端口0 模拟 驱动器 高精度、可编程时钟： ❐ 可在整个工业级温度范围内，内部振荡器的频率为 24/48 MHz ±5% [1] ❐ 通过使用可选的 32 kHz晶振和 PLL，可提供高精度的 24 MHz 时钟 ❐ 可选的外部振荡器频率最高可达 24 MHz ❐ 内部 / 外部振荡器能够给看门狗和睡眠定时器提供时钟脉冲 全局模拟互联 SROM 闪存16K 睡眠和 看门狗定时器 CPU内核 (M8C) 中断 控制器 灵活的片上存储器： ❐ 存储程序的闪存容量高达 16 KB，最多 50,000 次擦 / 写周期 ❐ SRAM 数据储存器的容量高达 1 KB ❐ 系统内串行编程 （ISSP） ❐ 局部闪存更新 ❐ 灵活的保护模式 ❐ 闪存内的 EEPROM 仿真 端口1 全局数字互联 多个时钟源 （包括IMO、ILO、PLL和 ECO) 模拟系统 数字系统 数字模块阵列 模拟输入复 用器(L、R) DBC DBC DCC DCC 模拟参考 = ROW 1 模拟模块阵列 DBC DBC DCC DCC ROW 2 CapSense® 资源已得到优化： ❐ 两个 IDAC 可提供高达 640 µA 的源电流，不需要使用外部电 阻 ❐ CapSense 功能专用的两个时钟资源： • CSD_CLK：1/2/4/8/16/32/128/256，来源于 SYSCLK • CNT_CLK：1/2/4/8，来源于 CSD_CLK CTE CTE SCE SCE CTE CTE CapSense 数字资源 系统总线 ■ 端口2 PSoC内核 化 ■ 端口3 10位SAR ADC 数字 时钟 MAC I2C POR和LVD 系统复位 内部 参考 电压 系统资源 勘误表：有关芯片勘误表的信息，请查看第 34 页上的 “ 勘误表 ”。具体内容包括触发条件、受影响器件以及推荐的解决方案。 注释 1. 勘误表：器件在 0°C ~ 70°C 的温度范围内运行时，频率容差会下降到 ±2.5%，如果在极限温度（0 °C 以下或 70 °C 以上）运行，则频率容差将从 ±2.5% 改变为 ±5%。更 多有关信息，请参见第 34 页上的 “ 勘误表 ”。 赛普拉斯半导体公司 文档编号：001-94280 版本 *A • 198 Champion Court • San Jose, CA 95134-1709 • 408-943-2600 修订日期 September 4, 2015 CY8C21345 CY8C22345 CY8C22545 目录 PSoC 功能概述................................................................... 3 PSoC 内核 ................................................................... 3 数字系统 ...................................................................... 3 模拟系统 ...................................................................... 4 其它系统资源 ............................................................... 4 PSoC 器件特性 ............................................................ 5 入门 .................................................................................... 5 应用笔记 ...................................................................... 5 开发套件 ...................................................................... 5 培训 ............................................................................. 5 CYPros 顾问 ................................................................ 5 解决方案库 .................................................................. 5 技术支持 ...................................................................... 5 开发工具 ............................................................................. 6 PSoC Designer 软件子系统 ......................................... 6 使用 PSoC Designer 进行设计 .......................................... 7 选择用户模块 ............................................................... 7 配置用户模块 ............................................................... 7 组织和连接 .................................................................. 7 生成、验证和调试 ........................................................ 7 引脚分布 ............................................................................. 8 CY8C22345、 CY8C21345 28 引脚 SOIC .................. 8 CY8C22545 44 引脚 TQFP ......................................... 9 寄存器 ............................................................................... 10 寄存器规范 ................................................................ 10 寄存器映射表 ............................................................. 10 电气规范 ........................................................................... 13 文档编号：001-94280 版本 *A 最大绝对额定值 ......................................................... 14 工作温度 .................................................................... 14 直流电气特性 ............................................................. 15 交流电气特性 ............................................................. 21 封装信息 ........................................................................... 27 热阻 ........................................................................... 28 回流焊规范 ................................................................ 28 订购信息 ........................................................................... 28 订购代码定义 ............................................................. 28 缩略语 ............................................................................... 29 参考文档 ........................................................................... 29 文档常规 ........................................................................... 30 测量单位 .................................................................... 30 数字常规 ........................................................................... 30 术语表 ............................................................................... 30 勘误表 ............................................................................... 34 受影响的器件型号 ...................................................... 34 CY8C21x45、 CY8C22x45 合格状态 ........................ 34 勘误表总结 ................................................................ 34 文档修订记录页 ................................................................ 36 销售、解决方案和法律信息 .............................................. 37 全球销售和设计支持 .................................................. 37 产品 ........................................................................... 37 PSoC® 解决方案 ....................................................... 37 赛普拉斯开发者社区 .................................................. 37 技术支持 .................................................................... 37 页 2/37 CY8C21345 CY8C22345 CY8C22545 PSoC 功能概述 PSoC 系列包含许多片上控制器件。这些器件旨在使用一个低成 本的单芯片可编程组件取代多个基于 MCU 的传统系统组件。 PSoC 器件提供多个可配置的模拟和数字逻辑模块，以及可编程 接口。这种架构允许用户能够根据每个应用的要求来创建自定义 的外设配置。此外，PSoC 还提供快速 CPU、程序存储闪存、数 据存储SRAM和可配置的 I/O，这样可便于进行引脚布局和封装。 数字系统 数字系统由 8 个 PSoC 数字模块组成。每个模块都是一个 8 位资 源，既可以单独使用，也可以与其他模块一起组成 8 位、16 位、 24 位和 32 位外设 （称为用户模块）。 图 1. 数字系统框图 端口3 端口1 端口4 如图 1 所示，PSoC 架构由以下 4 个主要部分组成：PSoC 内核、 数字系统、模拟系统和系统资源。利用可配置的全局总线资源， 可将所有器件资源组合在一个完整的自定义系统中。 PSoC 系列 具有多达 5 个连接到全局数字和模拟系统的 I/O 端口，能够访问 8 个数字模块和 6 个模拟模块。 端口2 从内核的 数字系统时钟 端口0 到系统总线 到系统总线 数字系统 PSoC 内核 Digital PSoC Block Array 行输入配置 M8C CPU 内核是一个频率高达 24 MHz 的强大处理器，能够提 供一个 4 MIPS 的 8 位 Harvard 架构微处理器。CPU 使用具有 21 个向量的中断控制器，以便简化实时嵌入式事件的编程。 DCC02 4 DCC03 4 8 8 8 DBC00 DBC01 DCC02 DCC03 GIE[7:0] GIO[7:0] 行输出配置 行输入配置 行1 存储器包括 16 KB 的闪存 （用于存储程序）和 1 KB 的 SRAM （用于存储数据），以及使用闪存进行仿真的 2 KB 的 EEPROM。 程序闪存在 64 字节的模块上采用四个保护级别，能够提供自定 义的软件 IP 保护。 通过 PSoC GPIO，可以连接到器件的 CPU、数字模块和模拟模 块。每个引脚都有 8 种驱动模式可供选择，这样可以非常灵活进 行外部连接。每个引脚还能够在处于高电平、低电平以及自上次 读取后发生变化时生成系统中断。 DBC01 8 程序执行的流程由睡眠定时器和看门狗定时器 （WDT）提供定 时和保护功能。 PSoC 器件采用了灵活的内部时钟发生器，包括 24 MHz IMO（内 部主振荡器）。 IMO 的 24 MHz 频率还可以倍增至 48 MHz，以 便供数字系统使用。 PSoC 器件为睡眠定时器和 WDT 提供了一 个低功耗 32 kHz 的内部低速振荡器 （ILO）。如果需要晶振的精 度，可将 ECO（即 32.768 kHz 外部晶振）用作实时时钟（RTC）， 并且可以使用 PLL 选择性地生成具有晶振精度的 24 MHz 系统时 钟。通过时钟以及可编程时钟分频器 （作为一个系统资源），可 非常容易使 PSoC 器件满足几乎所有时序要求。 行0 DBC00 行输出配置 PSoC 内核是一个强大的引擎，可支持多种功能。该内核包括 CPU、存储器、时钟和可配置的通用 I/O （GPIO）引脚。 GOE[7:0] 全局数字互联 GOO[7:0] 数字外设配置包括： ■ PWM （8 位和 16 位） ■ 带死区的 PWM （8 位和 16 位） ■ 计数器 （8 位到 32 位） ■ 定时器 （8 位到 32 位） ■ 带可选奇偶校验位的 8 位 UART （最多 2 个） ■ SPI 主设备和从设备 （最多 2 个） ■ 移位寄存器 （1 位到 32 位） ■ I2C 从设备和主设备 （一个属于系统资源） ■ 循环冗余检验器 / 发生器 （8 位到 32 位） ■ IrDA （最多 2 个） ■ 伪随机序列发生器 （8 位到 32 位） 通过一系列能够将任意信号路由至任意引脚的全局总线，数字模 块可以连接到所有 GPIO。此外，通过总线还可以实现信号复用 和执行逻辑运算。这种可配置特性使设计不再受固定外设控制器 的限制。 4 个数字模块排列在一行内，具体的模块数量因 PSoC 器件系列 不同而异。这样便可以根据应用来选择系统资源。有关器件系列 的资源，请参见第 5 页上的表 1。 文档编号：001-94280 版本 *A 页 3/37 CY8C21345 CY8C22345 CY8C22545 模拟系统 其它系统资源 模拟系统包含一个 10 位 SAR ADC 和 6 个可配置模块。 系统资源（有些系统资源已在前面章节中列出）能够提供对整个 系统非常有用的附加功能。此外，还支持 MAC、低压检测和上电 复位功能。以下介绍了每种系统资源的优势： 可编程的10位SAR ADC是一个得到优化的模数转换器（ADC）， 最大运行速度可达 200 ksps，并且只有 ± 1.5 LSB DNL（微分非 线性误差）和 ± 2.5 LSB INL （积分非线性误差）（适用条件为 VDD 3.0 V 且 Vref 3.0 V）。 ADC 输入通道上需要使用外部滤 波器，以消除信号混叠。这可确保任何带外的信号都不会混叠到 输入信号带中。 通过可重新配置的模拟资源，可以创建复杂的模拟信号流。模拟 外设非常灵活，并能够根据具体的应用要求进行自定义。一些更 常用的 PSoC 模拟功能（大部分都以用户模块的方式提供）包括： ■ 模数转换器 （一个或两个， 8 位分辨率） ■ 引脚至引脚比较器 ■ 使用绝对参考电压（1.3 V）或 5 位 DAC 参考电压的单端比较器 ■ 1.3 V 参考电压 （属于系统资源） 4 个模拟模块排列在一列中，其中包括 CT-E（连续时间）和 SC-E （开关电容）模块。这些器件提供功能有限的“E”型模拟模块。 ■ 数字时钟分频器能够提供三个可自定义的时钟频率，以便在应 用中使用。可以将这些时钟路由到数字系统和模拟系统。通过 将 PSoC 数字模块作为时钟分频器使用，可以生成更多时钟。 ■ 为 CSD 对额外数字资源和时钟进行优化。 ■ 支持在数字外设逻辑中包含 “RTC” 模块。 ■ 乘累加（MAC）资源能够提供一个 8 位快速乘法器和 32 位累加 运算能力，以便协助通用计算和数字滤波器。 ■ I2C 模块能够通过两条线路提供 100 kHz 和 400 kHz 的通信。支 持从设备、主设备和多主设备模式。 ■ 低压检测 （LVD）中断可以在电压下降时向应用程序发出信 号，而高级 POR （上电复位）电路并不需要系统监控。 ■ 1.3 V 的内部参考电压为 ADC、DAC 等模拟系统提供了一个绝 对参考电压。 图 2. 模拟系统框图 阵列输入配置 ACI0[1:0] ACI1[1:0] ACI1[1:0] ACI1[1:0] ACE00 ACE01 ACE10 ACE11 ASE10 ASE11 模块阵列 AmuxL AmuxR P0[0:7] ACI2[3:0] 10位SAR ADC 模拟参考 连接到 数字系统 AGND 参考电压 发生器 带隙 M8C接口（地址总线、数据总线等） 文档编号：001-94280 版本 *A 页 4/37 CY8C21345 CY8C22345 CY8C22545 PSoC 器件特性 数字和模拟系统可以有 16、 8 或 4 个数字模块和 12、 6 或 3 个模拟模块，具体取决于 PSoC 器件的特性。下表列出了特定 PSoC 器 件系列所拥有的资源。 表 1. PSoC 器件特性 PSoC 器件型号 CY8C29x66[2] 多达 64 个 数字 I/O CY8C28xxx 多达 44 个 数字行 4 数字模块 模拟输入 模拟输出 16 4 多达 12 个 多达 3 个 多达 12 个 多达 44 个 多达 4 个 模拟列 4 模拟模块 12 SRAM 大小 2K 闪存大小 32 K 多达 6 个 多达 12 + 4[3] 1K 16 K CY8C27x43 多达 44 个 2 8 多达 12 个 4 4 12 256 16 K CY8C24x94[2] 多达 56 个 1 4 多达 48 个 2 2 6 1K 16 K CY8C24x23A[2] 多达 24 个 1 4 多达 12 个 2 2 6 256 4K CY8C23x33 多达 26 个 1 4 多达 12 个 2 2 4 256 8K CY8C22x45[2] 多达 38 个 2 8 多达 38 个 0 4 6[3] 1K 16 K CY8C21x45[2] 多达 24 个 1 4 多达 24 个 0 4 6[3] 512 8K [3] CY8C21x34 [2] 多达 28 个 1 4 多达 28 个 0 2 4 512 8K CY8C21x23 多达 16 个 1 4 多达 8 个 0 2 4[3] 256 4K CY8C20x34[2] 多达 28 个 0 0 多达 28 个 0 0 3[3、 4] 512 8K CY8C20xx6 多达 36 个 0 0 多达 36 个 0 0 3[3、 4] 多达 2 K 最高达 32 K 入门 有关详细信息以及编程的详情，请参见 CY8C22x45、 CY8C21345：PSoC® 可编程片上系统技术参考手册。 培训 如需最新的订购、封装和电气规范信息，请参见网站上提供的最 新 PSoC 器件数据手册。 网址 www.cypress.com 下所在的在线免费 PSoC 技术培训 （按 需提供的培训、在线研讨会和专题讨论会）包含了有助于您进行 设计的大量主题和技能。 应用笔记 CYPros 顾问 赛普拉斯应用笔记已经对各种 PSoC 设计方案进行了完美介绍。 使用 PSoC 1 应用笔记查找工具给指定的应用和 / 或系列寻找相 应的应用笔记或示例项目。 从技术协助到完成 PSoC 设计，得到认证的 PSoC 顾问能够提供 一切支持。要联系或成为 PSoC 顾问，请访问 CYPros 顾问网站。 开发套件 可以从赛普拉斯网站上获得 PSoC 1 套件，也可以从其不断增加 的地区和全球分销商（包括 Arrow、Avnet、Digi-Key、Farnell、 Future Electronics 和 Newark）获取。可以从赛普拉斯的网址上 获取该套件选型指南，它针对每个 PSoC 1 产品系列提供了所有 可用的开发套件、编程套件以及调试套件的列表。 解决方案库 请访问我们的 以解决方案为中心且内容不断增多的设计库。您可 以从中找到各种应用设计，包括有助于快速完成设计的固件和硬 件设计文件。 技术支持 可以在线获取技术支持 （包括可搜索的知识库文章和技术论 坛）。如果找不到问题的解决方案，请致电 1-800-541-4736 联系 技术支持。 注释 2. 此器件系列中包含符合汽车级产品规范的器件。 3. 模拟功能有限。 4. 两个模拟模块和一个 CapSense® 模块。 文档编号：001-94280 版本 *A 页 5/37 CY8C21345 CY8C22345 CY8C22545 开发工具 PSoC Designer™ 是革新的集成开发环境 （IDE），您可以用来 自定义 PSoC 以满足特定的应用需求。PSoC Designer 软件可加 快系统的设计和上市进程。在拖放式设计环境中使用预先设定的 模拟和数字外设 （也称为用户模块）库来开发您的应用程序。然 后，利用动态生成的应用编程接口 （API）代码库来自定义您的 设计。最后，使用集成调试环境 （包括在线仿真和标准的软件调 试功能）来调试并测试您的设计。 PSoC Designer 包括： 代码生成工具 这些代码生成工具能够在 PSoC Designer 界面内无缝工作，并能 够使用一整套调试工具进行测试。您可以使用 C 语言、汇编语言 或两者进行开发设计。 汇编器。汇编器可使汇编代码与 C 语言代码无缝合并。链接库会 自动使用绝对寻址，或在相对模式下进行编译，然后与其他软件 模块链接，以实现绝对寻址。 ■ 应用编辑器图形用户界面 （GUI），用于配置和动态重新配置 器件和用户模块 ■ 内容丰富的用户模块目录 C 语言编译器。C 语言编译器支持 PSoC 器件系列。通过使用这 些产品，您可以为 PSoC 系列器件创建完整的 C 语言程序。优化 的 C 语言编译器能够对 PSoC 架构提供 C 语言的所有功能此外， 还提供了各个嵌入式库。这些库能够提供端口和总线操作、标准 键盘和显示器支持以及扩展的数学功能。 ■ 集成的源码编辑器 （C 语言和汇编语言） 调试器 ■ 免费的 C 语言编译器 （无大小限制或时间限制） ■ 内置调试器 ■ 在线仿真 PSoC Designer 提供的调试环境具有硬件在线仿真功能，不仅可 提供了 PSoC 器件的内部视图，还可让您在物理系统中测试程 序。借助调试器指令，可对数据存储器进行读 / 编程及读 / 写操 作，对 I/O 寄存器进行读 / 写操作。可对 CPU 寄存器进行读 / 写 操作、设置和清除断点，以及提供程序运行、暂停和步进控制。 调试器还可让您创建相关寄存器和存储器位置的跟踪缓冲区。 通信接口的内置支持： 2 ❐ 硬件和软件 I C 从设备和主设备 ❐ 全速 USB 2.0 ❐ 多达四个全双工通用异步收发器 / 发送器（UART）、SPI 主接 口和从接口及无线 PSoC Designer 支持整个库的 PSoC 1 器件，并可以在 Windows XP、 Windows Vista 和 Windows 7 系统上运行。 ■ 在线帮助系统 在线帮助系统可提供上下文关联的在线帮助。每个功能子系统都 有上下文关联的帮助，以便提供程式化的快速参考。在线帮助系 统还提供相关教程以及指向常见问题和在线支持论坛的链接，以 帮助设计人员。 PSoC Designer 软件子系统 在线仿真器 设计入口 功能强大的低成本在线仿真器 （ICE）可支持开发工作。该硬件 可以编程单个器件。 在芯片级视图中，选择需要使用的基本器件。然后选择不同的板 上模拟和数字组件。这些组件称为用户模块，并采用PSoC模块。 用户模块示例包括 ADC、DAC、放大器和滤波器。为所选应用配 置用户模块，将它们互连并连接至适当的引脚。然后生成您的项 目。这样，可以在项目中加入 API 和库，从而能使用它们编程应 用。 仿真器包含一个通过 USB 端口连接到 PC 的基本装置。该基本装 置是通用的，且能够与所有的 PSoC 器件一起使用。您可以单独 购买任意器件系列的仿真转接板。仿真转接板取代了目标电路板 中的 PSoC 器件并可执行全速 （24 MHz）操作。 通过此工具，用户还可以轻松开发多个配置和动态重新配置。利 用动态重新配置，可在运行时更改配置。实质上，通过动态重新 配置，你可对某个应用使用超过 100% 的 PSoC 资源。 文档编号：001-94280 版本 *A 页 6/37 CY8C21345 CY8C22345 CY8C22545 使用 PSoC Designer 进行设计 PSoC 器件的开发过程不同于传统的固定功能微处理器的开发过 程。可配置的模拟和数字硬件模块赋予 PSoC 架构独特的灵活 性，有助于在开发期间管理规范变更，并降低库存成本。这些可 配置的资源（称为 PSoC 模块）能够实现众多可供用户选择的功 能。 PSoC 开发过程可概括为以下四个步骤： 1. 选择用户模块。 2. 配置用户模块。 3. 组织和连接。 4. 生成、验证和调试。 选择用户模块 PSoC Designer 提供了一个预建且预测试的硬件外设组件库，称 为 “ 用户模块 ”。通过使用用户模块可使选择和实现外设器件 （包括模拟和数字器件）变得非常简单。 配置用户模块 所选的每个用户模块都能实现用于执行选定功能的基本寄存器设 置。此外，它们还提供了各个参数和属性，使您能够针对特定应 用自定义精确配置。例如， PWM 用户模块能够配置一个或多个 数字 PSoC 模块 （每个模块的分辨率均为 8 位）。借助用户模块 参数，您可以确定脉冲宽度和占空比。请根据所选应用配置相应 的参数和属性。您可以直接输入某个值或从下拉菜单中选择。所 有用户模块都记录在数据手册中，可在 PSoC Designer 中或赛普 文档编号：001-94280 版本 *A 拉斯网站上直接查看。这些用户模块数据手册介绍了用户模块的 内部操作并提供了性能规范。每个数据手册都介绍了每个用户模 块参数的使用，以及成功实现设计可能需要的其他信息。 组织和连接 你可以通过用户模块互连及与 I/O 引脚相连来构建芯片级的信号 链。通过进行选择、配置和布线，可完全控制所有片上资源。 生成、验证和调试 当测试硬件配置准备就绪或接下来要开发项目代码时，请执行 “ 生成配置文件 ” 这一步骤。这会使 PSoC Designer 生成源代码， 而源代码会自动按照您的规范配置器件，并为系统提供软件。生 成的代码提供了带有高级函数的应用编程接口 （API） ，用于在 运行时控制并响应硬件事件。同时，还提供了可根据需要调整的 中断服务子程序 完善的代码开发环境可让您使用 C 语言和 / 或汇编语言来开发和 自定义应用程序。 开发过程的最后一步是在 PSoC Designer 的调试器 （单击 “Connect”（连接）图标访问）中完成的。PSoC Designer 会 将 HEX 图像下载到 ICE 中并全速运行。 PSoC Designer 的调试 功能可以与较其成本高出数倍的系统相媲美。除了传统的单步执 行、运行到断点和监视变量功能外，调试接口还提供大型跟踪缓 冲区，并允许您定义复杂断点事件。这些事件包括监控地址和数 据总线值、存储器位置和外部信号。 页 7/37 CY8C21345 CY8C22345 CY8C22545 引脚分布 此 PSoC 器件系列有多种封装可供选择，具体请参考后续表格。每个端口引脚（标有 “P”）均能用作数字 I/O。但是，Vss、Vdd 和 XRES 不能用作数字 I/O。 CY8C22345、 CY8C21345 28 引脚 SOIC 表 2. 引脚定义 引脚 编号 类型 I， MR P0[7] MR 的积分电容 2 I/O I， ML P0[5] ML 的积分电容 3 I/O I， ML P0[3] 4 I/O I， ML P0[1] 5 I/O I， ML P2[7] 将信号连接至 Compare Column 0 （比较列 0） 6 I/O ML P2[5] 可选的 ADC 外部参考电压 Vref 7 I/O ML P2[3] 8 I/O ML P2[1] Vss 电源 接地 [5] 10 I/O ML P1[7] I2C 串行时钟 （SCL） 11 I/O ML P1[5] I2C 串行数据 （SDA） 12 I/O ML P1[3] 13 I/O ML P1[1] 14 Vss 电源 15 I/O MR P1[0] 16 I/O MR P1[2] 17 I/O MR P1[4] 18 I/O MR P1[6] 19 XRES 输入 20 I/O MR 21 I/O MR P2[2] 22 I/O MR P2[4] 23 I/O I， MR P2[6] 24 I/O I， MR P0[0] 25 I/O I， MR P0[2] 26 I/O I， MR P0[4] 27 I/O I， MR P0[6] 28 电源 图 3. 引脚图 说明 1 9 模拟 引脚名称 数字 I/O AI, MR, P0[7] AI, ML, P0[5] AI, ML, P0[3] AI, ML, P0[1] AI, ML, P2[7] ADC_Ext_Vref, ML, P2[5] ML, P2[3] ML, P2[1] Vss I2C SCL, ML, P1[7] I2C SDA, ML, P1[5] ML, P1[3] I2C SCL, ML, P1[1] Vss 1 2 3 4 5 6 7 8 9 10 11 12 13 14 SOIC 28 27 26 25 24 23 22 21 20 19 18 17 16 15 Vdd P0[6], MR, AI P0[4], MR, AI P0[2], MR, AI P0[0], MR, AI P2[6], MR, AI P2[4], MR P2[2], MR P2[0], MR XRES P1[6], MR P1[4], MR, EXTCLK P1[2], MR P1[0], MR, I2C SDATA I2C 串行时钟[6]（SCL）， ISSP-SCLK 接地 [5] I2C 串行时钟[6] （SCL）， ISSP-SDATA 可选的外部时钟输入 （EXT-CLK） 采用内部下拉电阻的高电平有效复 位引脚 P2[0] Vdd 将信号连接至 Compare Column 1 （比较列 1） 供电电压 注意：A = 模拟， I = 输入， O = 输出， MR= 模拟复用器右侧输入， ML= 模拟复用器左侧输入。 注释 5. 应将所有 VSS 引脚连接地 （GND）。 6. 如果不使用 ISSP，引脚 P1[0] 和 P1[1] 将分别对 POR 或 XRES 事件做出响应。 POR 或 XRES 事件发生后，这两个引脚通过进入电阻为零的驱动模式而被下拉至 地，直到达到高阻态驱动模式时为止。 文档编号：001-94280 版本 *A 页 8/37 CY8C21345 CY8C22345 CY8C22545 CY8C22545 44 引脚 TQFP 表 3. 引脚定义 [7] 17 18 I/O MR Vss P1[0] 19 I/O MR P1[2] 20 21 22 23 24 25 26 I/O I/O I/O I/O I/O I/O MR MR MR MR MR MR P1[4] P1[6] P3[0] P3[2] P3[4] P3[6] XRES 27 I/O MR P4[0] 28 I/O MR P4[2] 29 I/O MR P4[4] 电源 输入 30 Vss 电源 31 I/O MR P2[0] 32 I/O MR P2[2] 33 I/O MR P2[4] 34 I/O I， MR P2[6] 35 I/O I， MR P0[0] 36 I/O I， MR P0[2] 37 I/O I， MR P0[4] 38 I/O I， MR P0[6] 39 接地 I2C 串行时钟 （SCL） I2C 串行数据 （SDA） 晶振输入 （XTALin）、 I2C SCL、 ISSP SCLK[6] 接地 晶振输出 ] （XTALout）、 I2C SDA、 ISSP SDATA[6 1 2 3 4 5 6 7 8 9 10 11 TQFP 33 32 31 30 29 28 27 26 25 24 23 P2[4], MR P2[2], MR P2[0], MR Vss P4[4], MR P4[2], MR P4[0], MR XRES P3[6], MR P3[4], MR P3[2], MR 可选的外部时钟输入 （EXTCLK） 采用内部下拉电阻的高电平有效复位引脚 接地 将信号连接至 Compare Column 1 （比较列 1） Vdd 供电电压 40 I/O I， MR P0[7] MR 的积分电容 41 I/O I， ML P0[5] ML 的积分电容 42 I/O I， ML P0[3] 43 I/O I， ML P0[1] 44 I/O I， ML P2[7] 电源 ADC_Ext_Vref, ML, P2[5] ML, P2[3] ML, P2[1] Vdd ML, P4[5] ML, P4[3] ML, P4[1] Vss ML, P3[7] ML, P3[5] ML, P3[3] MR, P1[6] MR, P3[0] 电源 I/O I/O I/O I/O I/O I/O I/O I/O 供电电压 P0[5], ML, AI P0[7], MR, AI Vdd P0[6], MR, AI P0[4], MR, AI P0[2], MR, AI P0[0], MR, AI P2[6], MR, AI ML ML ML 41 40 电源 I/O I/O I/O 可选的 ADC 外部参考电压 Vref 39 38 37 36 35 34 ML ML ML ML ML ML ML ML P2[5] P2[3] P2[1] Vdd P4[5] P4[3] P4[1] Vss P3[7] P3[5] P3[3] P3[1] P1[7] P1[5] P1[3] P1[1] P2[7], ML, AI P0[1], ML, AI P0[3], ML, AI ML ML ML 图 4. 引脚图 说明 44 43 42 I/O I/O I/O 引脚名称 12 13 14 15 16 17 18 19 20 21 22 模拟 ML, P3[1] 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 类型 数字 I2C SCL, ML, P1[7] I2C SDA, ML, P1[5] ML, P1[3] I2C SCL, XTALin, ML, P1[1] Vss I2C SDA, XTALout, MR, P1[0] MR, P1[2] EXTCLK, MR, P1[4] 引脚 编号 将信号连接至 Compare Column 0 （比较列 0） 注意：A = 模拟， I = 输入， O = 输出， MR= 模拟复用器右侧输入， ML= 模拟复用器左侧输入。 注释 7. 应将所有 VSS 引脚接地 （GND）。 文档编号：001-94280 版本 *A 页 9/37 CY8C21345 CY8C22345 CY8C22545 寄存器 本节按映射表列出 PSoC 器件系列的寄存器。有关寄存器的详细信息，请参考 PSoC 可编程片上系统技术参考手册。 寄存器规范 寄存器映射表 表 4. 缩略词 PSoC 器件共有 512 字节的寄存器地址空间。该寄存器空间也称 为 I/O 空间，分为两部分。标志寄存器中的 XOI 位用于确定用户 当前的位置。当 XIO 位被设置时，表示用户正在访问 extended （扩展）地址空间或 configuration （配置）寄存器。 规范 说明 RW 读和写寄存器或位 R 读取寄存器或位 W 写入寄存器或位 L 逻辑寄存器或位 C 可清除的寄存器或位 # 针对位进行的访问类型 文档编号：001-94280 版本 *A 注意：在以下寄存器映射表中，空白字段均被保留，请勿访问这 些字段。 页 10/37 CY8C21345 CY8C22345 CY8C22545 表 5. 寄存器映射组 0 表格：用户空间 名称 PRT0DR PRT0IE PRT0GS PRT0DM2 PRT1DR PRT1IE PRT1GS PRT1DM2 PRT2DR PRT2IE PRT2GS PRT2DM2 PRT3DR PRT3IE PRT3GS PRT3DM2 PRT4DR PRT4IE PRT4GS PRT4DM2 地址 (0，十六进制 ) 访问 名称 00 RW 01 RW 02 RW 03 RW 04 RW 05 RW 06 RW 07 RW 08 RW 09 RW 0A RW 0B RW 0C RW 0D RW 0E RW 0F RW 10 RW CSD0_DR0_L 11 RW CSD0_DR1_L 12 RW CSD0_CNT_L 13 RW CSD0_CR0 14 RW CSD0_DR0_H 15 RW CSD0_DR1_H 16 RW CSD0_CNT_H 17 RW CSD0_CR1 18 RW CSD1_DR0_L 19 RW CSD1_DR1_L 1A RW CSD1_CNT_L 1B RW CSD1_CR0 1C RW CSD1_DR0_H 1D RW CSD1_DR1_H 1E RW CSD1_CNT_H 1F RW CSD_CR1 DBC00DR0 20 # AMX_IN DBC00DR1 21 W AMUX_CFG DBC00DR2 22 RW PWM_CR DBC00CR0 23 # ARF_CR DBC01DR0 24 # CMP_CR0 DBC01DR1 25 W ASY_CR DBC01DR2 26 RW CMP_CR1 DBC01CR0 27 # DCC02DR0 28 # ADC0_CR DCC02DR1 29 W ADC1_CR DCC02DR2 2A RW SADC_DH DCC02CR0 2B # SADC_DL DCC03DR0 2C # TMP_DR0 DCC03DR1 2D W TMP_DR1 DCC03DR2 2E RW TMP_DR2 DCC03CR0 2F # TMP_DR3 DBC10DR0 30 # DBC10DR1 31 W DBC10DR2 32 RW ACB00CR1* DBC10CR0 33 # ACB00CR2* DBC11DR0 34 # DBC11DR1 35 W DBC11DR2 36 RW ACB01CR1* DBC11CR0 37 # ACB01CR2* DCC12DR0 38 # DCC12DR1 39 W DCC12DR2 3A RW DCC12CR0 3B # DCC13DR0 3C # DCC13DR1 3D W DCC13DR2 3E RW DCC13CR0 3F # 灰色显示字段为保留字段，并不能访问这些字段。 文档编号：001-94280 版本 *A 地址 (0，十六进制 ) 40 41 42 43 44 45 46 47 48 49 4A 4B 4C 4D 4E 4F 50 51 52 53 54 55 56 57 58 59 5A 5B 5C 5D 5E 5F 60 61 62 63 64 65 66 67 68 69 6A 6B 6C 6D 6E 6F 70 71 72* 73* 74 75 76* 77* 78 79 7A 7B 7C 7D 7E 7F 访问 # W RW # # W RW # # W RW # # W RW # R W R # R W R RW R W R # R W R RW RW RW RW RW # # RW RW # # RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW 名称 地址 (0，十六进制 ) 访问 名称 ASC10CR0* 80* RW 81 RW 82 RW 83 RW ASD11CR0* 84* RW 85 RW 86 RW 87 RW 88 RW PWMVREF0 89 RW PWMVREF1 8A RW IDAC_MODE 8B RW PWM_SRC 8C RW TS_CR0 8D RW TS_CMPH 8E RW TS_CMPL 8F RW TS_CR1 90 RW CUR PP 91 RW STK_PP 92 RW PRV PP 93 RW IDX_PP 94 RW MVR_PP 95 RW MVW_PP 96 RW I2C0_CFG 97 RW I2C0_SCR 98 RW I2C0_DR 99 RW I2C0_MSCR 9A RW INT_CLR0 9B RW INT_CLR1 9C RW INT_CLR2 9D RW INT_CLR3 9E RW INT_MSK3 9F RW INT_MSK2 A0 INT_MSK0 A1 INT_MSK1 A2 INT_VC A3 RES_WDT A4 DEC_DH A5 DEC_DL A6 DEC _CR0* A7 DEC_CR1* A8 W MUL0_X A9 W MUL0_Y AA R MUL0_DH AB R MUL0_DL AC RW ACC0_DR1 AD RW ACC0_DR0 AE RW ACC0_DR3 AF RW ACC0_DR2 RDI0RI B0 RW CPU A RDI0SYN B1 RW CPU_T1 RDI0IS B2 RW CPU_T2 RDI0LT0 B3 RW CPU_X RDI0LT1 B4 RW CPU PCL RDI0RO0 B5 RW CPU_PCH RDI0RO1 B6 RW CPU_SP RDI0DSM B7 RW CPU_F RDI1RI B8 RW CPU_TST0 RDI1SYN B9 RW CPU_TST1 RDI1IS BA RW CPU_TST2 RDI1LT0 BB RW CPU TST3 RDI1LT1 BC RW DAC1_D RDI1RO0 BD RW DAC0_D RDI1RO1 BE RW CPU_SCR1 RDI1DSM BF RW CPU_SCR0 # 表示针对位进行的访问类型。 * 表示具有别的意义。 地址 (0，十六进制 ) C0 C1 C2 C3 C4 C5 C6 C7 C8 C9 CA CB CC CD CE CF D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 DA DB DC DD DE DF E0 E1 E2 E3 E4 E5 E6 E7 E8 E9 EA EB EC ED EE EF F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 FA FB FC FD FE FF 访问 RW RW RW RW RW RW RW RW # # RW # RW RW RW RW RW RW RW RW RW RW RW # RW # RW RW RW RW RW RW RW RW RC W RW RW RW RW W W R R RW RW RW RW # # # # # # # I RW RW RW # RW RW # # 页 11/37 CY8C21345 CY8C22345 CY8C22545 表 6. 寄存器映射组 1 表：配置空间 DBC00FN DBC00IN DBC00OU DBC00CR1 DBC01FN DBC01IN DBC01OU DBC01CR1 DCC02FN DCC02IN DCC02OU 地址 (1, 十六进制 ) 0 1 2 3 4 5 6 7 8 9 0A 0B 0C 0D 0E 0F 10 11 12 13 14 15 16 17 18 19 1A 1B 1C 1D 1E 1F 20 21 22 23 24 25 26 27 28 29 2A 访问 RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW 地址 (1, 十六进制 ) 40 41 42 43 44 45 46 47 48 49 4A 4B 4C 4D 4E 4F CMP0CR1 50 CMP0CR2 51 52 VDAC50CR0 53 CMP1CR1 54 CMP1CR2 55 56 VDAC51CR0 57 CSCMPCR0 58 CSCMPGOEN 59 CSLUTCR0 5A CMPCOLMUX 5B CMPPWMCR 5C CMPFLTCR 5D CMPCLK1 5E CMPCLK0 5F CLK_CR0 60 CLK_CR1 61 ABF_CR0 62 AMD_CR0 63 CMP_GO_EN 64 CMP_GO_EN1 65 AMD_CR1 66 ALT_CR0 67 ALT_CR1 68 CLK_CR2 69 6A RW RW RW RW RW RW RW RW # RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW DBC02CR1 2B RW CLK_CR3 6B RW 6C 6D 6E 6F 70 71 72 73 74 75 76* 77* 78 79 7A 7B 7C 7D 7E 7F RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW 名称 PRT0DM0 PRT0DM1 PRT0IC0 PRT0IC1 PRT1DM0 PRT1DM1 PRT1IC0 PRT1IC1 PRT2DM0 PRT2DM1 PRT2IC0 PRT2IC1 PRT3DM0 PRT3DM1 PRT3IC0 PRT3IC1 PRT4DM0 PRT4DM1 PRT4IC0 PRT4IC1 名称 DCC03FN 2C RW TMP_DR0 DCC03IN 2D RW TMP_DR1 DCC03OU 2E RW TMP_DR2 DBC03CR1 2F RW TMP_DR3 DBC10FN 30 RW DBC10IN 31 RW DBC10OU 32 RW ACB00CR1* DBC10CR1 33 RW ACB00CR2* DBC11FN 34 RW DBC11IN 35 RW DBC11OU 36 RW ACB01CR1* DBC11CR1 37 RW ACB01CR2* DCC12FN 38 RW DCC12IN 39 RW DCC12OU 3A RW DBC12CR1 3B RW DCC13FN 3C RW DCC13IN 3D RW DCC13OU 3E RW DBC13CR1 3F RW 灰色显示字段为保留字段，并不能访问这些字段。 文档编号：001-94280 版本 *A 访问 RW RW RW RW RW RW RW RW RW RW RW RW 地址(1, 十六进制) 访问 名称 80* RW 81 RW 82 RW 83 RW ASD11CR0* 84* RW 85 RW 86 RW 87 RW 88 RW 89 RW 8A RW 8B RW 8C RW 8D RW 8E RW 8F RW 90 RW GDI_O_IN 91 RW GDI_E_IN 92 RW GDI_O_OU 93 RW GDI_E_OU 94 RW 95 RW 96 RW 97 RW 98 RW MUX_CR0 99 RW MUX_CR1 9A RW MUX_CR2 9B RW MUX_CR3 9C RW DAC_CR1# 9D RW OSC_GO_EN 9E RW OSC_CR4 9F RW OSC_CR3 GDI_O_IN_CR A0 RW OSC_CR0 GDI_E_IN_CR A1 RW OSC_CR1 GDI_O_OU_CR A2 RW OSC_CR2 GDI_E_OU_CR A3 RW VLT_CR RTC_H A4 RW VLT_CMP RTC_M A5 RW ADC0_TR* RTC_S A6 RW ADC1_TR* RTC_CR A7 RW V2BG_TR SADC_CR0 A8 RW IMO_TR SADC_CR1 A9 RW ILO_TR SADC_CR2 AA RW BDG_TR SADAB RW ECO_TR C_CR3TRIM SADC_CR4 AC RW MUX_CR4 I2C0_AD AD RW MUX_CR5 AE RW MUX_CR6 AF RW MUX_CR7 RDI0RI B0 RW CPU A RDI0SYN B1 RW CPU_T1 RDI0IS B2 RW CPU_T2 RDI0LT0 B3 RW CPU_X RDI0LT1 B4 RW CPU_PCL RDI0RO0 B5 RW CPU_PCH RDI0RO1 B6 RW CPU_SP RDI0DSM B7 RW CPU_F RDI1RI B8 RW FLS_PR0 RDI1SYN B9 RW FLS TR RDI1IS BA RW FLS_PR1 RDI1LT0 BB RW RDI1LT1 BC RW FAC_CR0 RDI1RO0 BD RW DAC_CR0# RDI1RO1 BE RW CPU_SCR1 RDI1DSM BF RW CPU_SCR0 # 表示针对位进行的访问类型。 * 表示具有别的意义。 名称 ASC10CR0* 地址(1, 十六进制) C0 C1 C2 C3 C4 C5 C6 C7 C8 C9 CA CB CC CD CE CF D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 DA DB DC DD DE DF E0 E1 E2 E3 E4 E5 E6 E7 E8 E9 EA 访问 RW RW RW RW RW RW RW RW # RW RW RW # RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW RW R RW RW RW W W RW EB W EC ED EE EF F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 FA FB FC FD FE FF RW RW RW RW # # # # # # # I RW W RW SW RW # # 页 12/37 CY8C21345 CY8C22345 CY8C22545 电气规范 本节提供该 PSoC 器件系列的直流和交流电气规范。有关最新的电气规范，请访问 http://www.cypress.com 网站，查看最新的数据表。 除非另有说明，否则这些规范的适用条件是：–40 °C ≤ TA ≤ 85 °C 和 TJ ≤ 100 °C。对于运行频率超过 12 MHz 的器件，此规范为： –40 °C ≤ TA ≤ 70 °C 和 TJ ≤ 82 °C。 图 5. 电压与操作频率 5.25 Vdd电压 的 效 域 有 区 作 工 4.75 3.00 93 kHz 12 MHz 24 MHz CPU频率 文档编号：001-94280 版本 *A 页 13/37 CY8C21345 CY8C22345 CY8C22545 最大绝对额定值 超过最大额定值可能会缩短设备的使用寿命。用户指引未经过测试。 表 7. 最大绝对额定值 符号 TSTG 说明 存放温度 最小值 –55 典型值 – 最大值 +100 单位 °C TBAKETEMP 烘烤温度 – 125 °C TBAKETIME 烘烤时间 请参见封装标签 –40 – 请参见封装标签 72 – +85 小时 °C –0.5 – +6.0 V V TA 上电时的环境温度 Vdd 相对于 Vss 的 Vdd 供电电压 VIO 直流输入电压 Vss - 0.5 – Vdd + 0.5 VIOz 应用于三态的直流电压 Vss - 0.5 – Vdd + 0.5 V – +50 mA 注意 存放温度越高，数据保 持时间就越短。 IMIO 任意端口引脚的最大输入电流 –25 ESD 静电放电电压 2000 – – V LU 闩锁电流 – – 200 mA 最小值 –40 典型值 – 最大值 +85 单位 °C 注意 –40 – +100 °C 从环境温度到结温的升温 情况会因封装不同而存在 变化。请参见第 28 页上 的表 30。用户必须限制 功耗，以满足该要求。 人体模型 ESD 工作温度 表 8. 工作温度 符号 说明 TA 环境温度 TJ 结温 文档编号：001-94280 版本 *A 页 14/37 CY8C21345 CY8C22345 CY8C22545 直流电气特性 芯片直流电平规范 表 9 分别列出了以下电压和温度范围内允许的最大和最小规范：4.75 V 到 5.25 V 和 –40 °C ≤ TA ≤ 85 °C ；或 3.0 V 到 3.6 V 和 –40 °C ≤ TA ≤ 85 °C。除非另有说明，否则典型参数的适用条件为：温度 =25°C、电压为 5 V 和 3.3 V 的情况，仅供设计指导使用。 表 9. 芯片级直流规范 符号 Vdd 供电电压 说明 最小值 3.0 典型值 – 最大值 5.25 单位 注意 V 请参考 第 19 页上的表 17 IDD 供电电流 – 7 12 mA 条件为：Vdd = 5.0 V， 温度 = 25°C， CPU = 3 MHz， 48 MHz 的时钟源处于禁用状态。 VC1 = 1.5 MHz VC2 = 93.75 kHz VC3 = 93.75 kHz IDD3 供电电流 – 4 7 mA 条件为：Vdd = 3.3 V TA = 25 °C， CPU = 3 MHz 48 MHz 时钟源 = 禁用 VC1 = 1.5 MHz， VC2 = 93.75 kHz VC3 = 93.75 kHz ISB 在睡眠模式下使用 POR、 LVD、睡眠定 时器和 WDT 时所消耗的电流 [8] – 3 6.5 A 条件为：使用内部低速振荡器， Vdd = 3.3 V –40°C ≤ TA ≤ 55°C ISBH 在高温条件下使用 POR、 LVD、睡眠定 时器和 WDT 时的睡眠 （模式）电流 [8] – 4 25 A 条件为 : 使用内部低速振荡器， Vdd = 3.3 V 55 °C < TA ≤ 85 °C ISBXTL 使用 POR、 LVD、睡眠定时器、 WDT 和外部晶振时的睡眠 （模式）电流 [8] – 4 7.5 A ISBXTLH 在高温条件下使用 POR、 LVD、睡眠定 时器、 WDT 和外部晶振时的睡眠 （模 式）电流 [8] – 5 26 A 条件为 : 使用具有适当负载且最大功耗 为 1 W 的 32.768 kHz 晶振。 Vdd = 3.3 V， –40 °C ≤ TA ≤ 55 °C VREF 参考电压 （带隙） 1.275 1.3 1.325 V 条件：使用具有适当负载且最大功耗为 1 W 的 32.768 kHz 晶振。 Vdd = 3.3 V， 55 °C < TA ≤ 85 °C 已针对相应的 VDD 进行调整。 注释 8. 待机电流包括所有功能 （POR、 LVD、 WDT、睡眠定时器）所需要以实现可靠的系统操作的电流。这必须与具有类似使能功能的器件进行比较。 文档编号：001-94280 版本 *A 页 15/37 CY8C21345 CY8C22345 CY8C22545 GPIO 直流规范 表 10 分别列出了以下电压和温度范围内允许的最大和最小规范：4.75 V 到 5.25 V 和 –40 °C ≤ TA ≤ 85 °C，或 3.0 V 到 3.6 V 和 –40 °C ≤ TA ≤ 85 °C。典型参数适用于 25°C 且电压为 5 V 和 3.3 V 的情况，这些参数仅供设计指导之用或其他特定目的。 表 10. GPIO 直流规范 符号 RPU 上拉电阻 最小值 4 典型值 5.6 最大值 8 单位 k RPD [9] 下拉电阻 4 5.6 8 k VOH 输出高电压 Vdd – 1.0 – – V IOH = 10 mA， Vdd = 4.75 ~ 5.25 V （8 个 总负载，其中 4 个在偶数端口引脚上 （如 P0[2]、 P1[4]），另外 4 个在奇数端口引脚 上 （如 P0[3]、 P1[5]））。 IOH 最大总计为 80 mA。 VOL 输出低电压 – – 0.75 V IOL = 25 mA， Vdd = 4.75 ~ 5.25 V （8 个 总负载，其中 4 个在偶数端口引脚上 （如 P0[2]、 P1[4]），另外 4 个在奇数端口引脚 上 （如 P0[3]、 P1[5]））。 IOH 最大总计为 150 mA。 IOH 高电平拉电流 10 – – mA VOH = Vdd – 1.0 V，请参见 VOH 注解中总 电流的限制。 IOL 低电平灌电流 25 – – mA VIL [9] 输入低电压 – – 0.8 V VOL = 0.75 V，请参见 VOL 注释中的总电 流限制。 Vdd = 3.0 ~ 5.25 V 输入高电压 2.1 – V Vdd = 3.0 ~ 5.25 V 输入迟滞 – 60 – mV VIH [9] VH IIL [9] [9] 说明 注意 输入漏电流 （绝对值） – 1 – nA 总测试到 1 mA [9] 输入引脚上的电容负载 – 3.5 10 pF 取决于封装和引脚。 温度 = 25 °C COUT 输出引脚上的电容负载 – 3.5 10 pF 取决于封装和引脚。 温度 = 25 °C CIN 注释 9. GPIO 引脚的直流规范也可以适用于 XRES 引脚。 文档编号：001-94280 版本 *A 页 16/37 CY8C21345 CY8C22345 CY8C22545 运算放大器的直流规范 下表分别列出了在以下电压和温度范围内许可的最大和最小规范：4.75 V 到 5.25 V 和 –40 °C TA 85 °C，或 3.0 V 到 3.6 V 和 –40 °C TA 85 °C。典型参数适用于 25 °C 且电压为 5 V 和 3.3 V 的情况，仅供设计指导使用。 表 11. 电压为 5 V 时运算放大器的直流规范 符号 VOSOA 说明 最小值 – 典型值 2.5 最大值 15 单位 mV TCVOSOA 平均输入偏移电压漂移 – 10 – V/°C IEBOA[10] 输入漏电流 （端口 0 模拟引脚） – 200 – pA 总测试到 1mA CINOA 输入电容 （端口 0 模拟引脚） – 4.5 9.5 pF 取决于封装和引脚。 温度 = 25 °C VCMOA 共模电压范围 0.0 – Vdd - 1 V 最小值 – 典型值 2.5 最大值 15 单位 mV – V/°C 输入偏移电压 （绝对值） 注意 表 12. 电压为 3.3 V 时运算放大器的直流规范 符号 VOSOA 输入偏移电压 （绝对值） 说明 TCVOSOA 平均输入偏移电压漂移 – 10 IEBOA[10] 注意 输入漏电流 （端口 0 模拟引脚） – 200 – pA 总测试到 1mA CINOA 输入电容 （端口 0 模拟引脚） – 4.5 9.5 pF 取决于封装和引脚。 温度 = 25 °C VCMOA 普通模式下的电压范围 0 – Vdd – 1 V IDAC 直流参数 下表列出汽车 A 级和 E 级器件许可的最大和最小规范。除非另行说明，否则该表中的所有规范适用于以下电压和温度范围内的 A 级器 件：电压 = 4.75 V ~ 5.25 V 和温度 = –40 °C ~ 85 °C，或电压 = 3.0 V ~ 3.6 V 和温度 = –40 °C ~ 85 °C. 除非另行说明，否则该表中 的所有规范适用于以下电压和温度范围内的 E 级器件：4.75 V ~ 5.25 V 和 –40 °C ~ 85 °C。除非另有说明，否则典型参数的适用于条 件为：温度 =25°C、电压 = 5 V 和 3.3 V ；且仅供设计指导使用。 表 13. IDAC 直流规范 符号 IDACGAIN 说明 IDAC 增益值 单调性 IDACGAIN_VAR IDAC 增益值在 –40 °C 到 85 °C 的温度范围内发生变化 IIDAC 代码最大 （0xFF）时的 IDAC 电流 最小值 – 典型值 75.4 最大值 218 – 335 693 单位 注意 nA/bit 1 倍电流增益的 IDAC 增益 nA/bit 4 倍电流增益的 IDAC 增益 – 1160 2410 – 2340 5700 nA/bit 16 倍电流增益的 IDAC 增益 nA/bit 32 倍电流增益的 IDAC 增益 – 步长大小为 （0x10）时， IDAC 增益 是非单周的。 nA 在 1 倍电流增益的值 无 – – – 3.22 – – 18.1 – nA 在 4 倍电流增益的值 – 59.9 – nA 在 16 倍电流增益的值 – 120 – nA 在 32 倍电流增益的值 – 19.2 – µA 在 1 倍电流增益的值 – 85.4 – µA 在 4 倍电流增益的值 – 295 – µA 在 16 倍电流增益的值 – 596 – µA 在 32 倍电流增益的值 注释 10. 典型行为：端口 0 引脚 0 的 IEBOA 在温度为 25°C 时低于 1 nA ；在更高温度下会达到 50 nA。要实现最低漏电流 200 nA，请使用端口 0 引脚 1-7。 文档编号：001-94280 版本 *A 页 17/37 CY8C21345 CY8C22345 CY8C22545 低功耗电压比较器的直流规范 表 14 分别列出了以下电压和温度范围内允许的最大和最小规范：4.75 V 到 5.25 V 和 –40 °C TA 85 °C，或 3.0 V 到 3.6 V 和 –40 °C TA 85 °C。典型参数适用于 25°C 且电压为 5 V 的情况，仅供设计指导之用。 表 14. 低功耗比较器的直流规范 符号 VREFLPC 低功耗比较器 （LPC）的参考电压范围 说明 VOSLPC LPC 电压偏移 最小值 0.2 – 典型值 最大值 – Vdd – 1 2.5 30 单位 V 注意 mV SAR10 ADC 直流规范 表 15 分别列出了以下电压和温度范围内允许的最大和最小规范：4.75 V 至 5.25 V 和 –40 °C TA 85 °C，或 3.0 V 到 3.6 V 和 –40 °C TA 85 °C。典型参数适用于 25 °C 且电压为 5 V 或 3.3 V 的情况，这些参数仅供设计指导之用。 表 15. SAR10 ADC 直流规范 符号 说明 Vadcvref 引脚 P2[5] 在配置为 ADC 参考电压时的参 考电压 Iadcvref P2[5] 配置为 ADC VREF 时的电流 10 位 ADC 的 INL 值 积分非线性 10 位 ADC 的 DNL 值 微分非线性 SPS [11] 每秒采样数 最小值 3.0 典型值 – 最大值 5.25 单位 V 注意 当 VREF 在 ADC 内部缓冲 时，必须始终保持 P2[5] （在配置为 ADC 参考电压 时）的电压电平至少比 VDD 引脚上芯片供电电压电平小 300 mV。 （Vadcvref < Vdd） – – 0.5 mA 禁用内部参考电压缓冲 –2.5 – 2.5 LSB VDD 3.0 V 和 Vref 3.0 V –5.0 – 5.0 LSB VDD < 3.0 V 或 Vref < 3.0 V –1.5 – 1.5 LSB VDD 3.0 V 和 Vref 3.0 V –4.0 – 4.0 – – 150 LSB VDD < 3.0 V 或 Vref < 3.0 V ksps 分辨率为 10 位 注释 11. 勘误表：如果 ADC 在自由运行模式下工作，在常量的输入电压条件下，ADC 的输出可以发生 7 LSB 的变化。通过使用平均技术或在读取数据之前禁用自由运行模式并 在读取数据之后重新使能该模式，可以解决这个问题。更多有关信息，请参见 第 34 页上的 “ 勘误表 ”。 文档编号：001-94280 版本 *A 页 18/37 CY8C21345 CY8C22345 CY8C22545 模拟复用器总线的直流规范 表 16 分别列出了以下电压和温度范围内允许的最大和最小规范：4.75 V 至 5.25 V 和 –40 °C TA 85 °C，或 3.0 V 到 3.6 V 和 –40 °C TA 85 °C。典型参数适用于 25 °C 且电压为 5 V 或 3.3 V 的情况，这些参数仅供设计指导之用。 表 16. 模拟复用器总线的直流规范 符号 说明 RSW 从开关到通用模拟总线的电阻 Rgnd GND 的初始化开关电阻 最小值 典型值 最大值 – – 400 – – 800 单位 注意 Vdd 3.00 V POR 和 LVD 直流参数 表 17 分别列出了以下电压和温度范围内允许的最大和最小规范：4.75 V 至 5.25 V 和 –40 °C TA 85 °C，或 3.0 V 到 3.6 V 和 –40 °C TA 85 °C。典型参数适用于 25 °C 且电压为 5 V 或 3.3 V 的情况，这些参数仅供设计指导之用。 表 17. POR 和 LVD 的直流规格 符号 说明 VPPOR1 VPPOR2 PPOR 被激发时的 Vdd 值 PORLEV[1:0] = 01b PORLEV[1:0] = 10b VLVD2 VLVD3 VLVD4 VLVD5 VLVD6 VLVD7 LVD 被激发时的 Vdd 值 VM[2:0] = 010b VM[2:0] = 011b VM[2:0] = 100b VM[2:0] = 101b VM[2:0] = 110b VM[2:0] = 111b 文档编号：001-94280 版本 *A 最小值 典型值 最大值 单位 注意 系统在启动期间，或者由 XRES 引脚或看门狗复位期间， Vdd 必 须大于或等于 3.0 V。 – 2.82 4.55 2.95 4.70 V V 2.95 3.06 4.37 4.50 4.62 4.71 3.02 3.13 4.48 4.64 4.73 4.81 3.09 3.20 4.55 4.75 4.83 4.95 V V V V V V 页 19/37 CY8C21345 CY8C22345 CY8C22545 直流编程参数 表 18 分别列出了以下电压和温度范围内允许的最大和最小规范：4.75 V 至 5.25 V 和 –40 °C TA 85 °C，或 3.0 V 到 3.6 V 和 –40 °C TA 85 °C。典型参数适用于 25 °C 且电压为 5 V 或 3.3 V 的情况，这些参数仅供设计指导之用。 表 18. 直流编程规范 符号 VDDP 最小值 典型值 最大值 单位 进行编程和清除操作时使用的电压 VDD 说明 4.5 5.0 5.5 V 该规范适用于外部编程工具 的功能要求 VDDLV 进行验证时使用的低电压 VDD 3.0 3.1 3.2 V 该规范适用于外部编程工具 的功能要求 VDDHV 进行验证时使用的高电压 VDD 5.1 5.2 5.3 V 该规范适用于外部编程工具 的功能要求 3.0 – 5.25 V 该规范适用于器件的内部闪 存写入操作 VDDIWRITE 闪存写入操作的供电电压 注意 IDDP 编程或验证期间的供电电流 – 5 25 mA VILP 编程或验证期间的输入低电平电压 – – 0.8 V VIHP 编程或验证期间的输入高电平电压 2.2 – – V – 0.2 mA 驱动内部下拉电阻 驱动内部下拉电阻 IILP 编程或验证期间在 P1[0] 或 P1[1] 引脚上使用 VILP 电压时的输入电流 – IIHP 编程或验证期间在 P1[0] 或 P1[1] 上使用 VIHP 电压时的输入电流 – – 1.5 mA VOLV 编程或验证期间的输出低电平电压 – – Vss + 0.75 V VOHV 编程或验证期间的输出高电平电压 Vdd - 1.0 – Vdd V 50,000 – – – 每个模块的擦 / 写周期数 1,800,000 – – – 擦 / 写周期数 10 – – 年 FlashENPB 闪存擦写次数 （每个模块） [13] FlashENT （总计） [12] FlashDR 闪存擦写次数 闪存数据保持时间 I2C 直流规格 表 19 分别列出了以下电压和温度范围内允许的最大和最小规范：4.75 V 至 5.25 V 和 –40 °C TA 85 °C，或 3.0 V 到 3.6 V 和 –40 °C TA 85 °C。典型参数适用于 25 °C 且电压为 5 V 或 3.3 V 的情况，这些参数仅供设计指导之用。 表 19. I2C 直流规范 参数 VILI2C[14] VIHI2C[14] 说明 输入低电压 最小值 – 典型值 – 最大值 0.3 × VDD 单位 V 注意 3.0 V VDD 3.6 V – – 0.25 × VDD V 4.75 V VDD 5.25 V 输入高电压 0.7 × VDD – – V 3.0 V VDD 5.25 V 注释 12. 模块的最高耐久性擦 / 写周期为 36 x 50,000 次。这可以在使用 36x1 个模块 （每个模块多达 50,000 次擦 / 写周期）、 36x2 模块 （每个模块多达 25,000 次擦 / 写周 期）或 36x4 个模块 （每个模块多达 12,500 次擦 / 写周期）之间进行平衡 （将总擦 / 写周期次数限制为 36x50,000 次，而且单个模块的擦 / 写周期次数不超过 50,000 次）。 在整个工业级温度范围内，用户必须在写入之前通过利用温度传感器用户模块 （FlashTemp）将结果提供给温度参数。有关详细信息，请参见 http://www.cypress.com 网站上 “ 应用笔记 ” 下的 《闪存 API 应用笔记 — AN2015》。 13. 只有闪存在一个电压范围内工作时，才能确保闪存的每个模块有 50,000 次擦 / 写周期。电压范围为 3.0 V ~ 3.6 V 和 4.75 V ~ 5.25 V 14. 所有 GPIO 符合 GPIO 直流规范章节中的 VIL 和 VIH 直流规范。此外， I2C GPIO 引脚也满足上述各个规范。 文档编号：001-94280 版本 *A 页 20/37 CY8C21345 CY8C22345 CY8C22545 交流电气特性 交流芯片级规范 下表分别列出了在以下电压和温度范围内许可的最大和最小规范：4.75 V ~ 5.25 V 和 –40 °C TA 85 °C，或 3.0 V ~ 3.6 V 和 –40 °C TA 85 °C。典型参数适用于 25 °C 且电压为 5 V 或 3.3 V 的情况，这些参数仅供设计指导之用。 表 20. 电压为 5 V 和 3.3 V 时芯片级交流规范 符号 FIMO24 [15] 最大值 最小值 最小值 典型值 最大值 （%） （%） – 24 – 内部主振荡器频率为 24 MHz 22.8 25.2 [16、 17、 18] 说明 单位 注意 5.5 8 6 6.5 [16、 17、 18] 8 CPU 频率 （5 V 额定值） 0.089 – 24 24.6 [16、 17] – FCPU2 CPU 频率 （3.3 V 额定值） 0.089 – 12 12.3 [17、 18] – MHz 已使用出厂预设值针对 5 V 或 3.3 V 工作电压进行了调整。请参见第 13 页上的图 5。 SLIMO 模式 = 0 < 85。 MHz 已使用出厂预设值针对 5 V 或 3.3 V 工作电压进行了调整。请参见第 13 页上的图 5。 SLIMO 模式 = 0 < 85。 MHz 只有 SLIMO 模式 = 0 时， 该频率才为 24 MHz。 MHz SLIMO 模式 = 0。 FBLK5 数字模块频率 0 0 – 48 – MHz 请参考第 23 页上的表 24。 0 – 24 24.6 [17、 19] – MHz 15 – 32 85 – kHz – – 100 – FIMO6 内部主振荡器频率为 6 MHz FCPU1 FBLK33 F32K1 PSoC （5 V 额定值） PSoC 数字模块频率 （3.3 V 额定值） 内部低速振荡器频率 49.2 [16、 17、 19] F32KU 未调整的内部低速振荡器 频率 5 TXRES 外部复位脉冲宽度 10 – – – – 40 20 – – – – 50 50 – 60 80 12.3 – – – kHz 仅在 CPU 开始运行后，才使用出 厂预设值调整 ILO 频率。请参见 《技术参考手册》中 “ 系统复位 ” 一节的内容。 µs 该值指的是完成器件复位操作所需 的最小脉冲宽度。较小的脉冲宽度 可能会导致未定义的芯片行为。 % % MHz – – – 250 – V/ms 加电期间的 Vdd 压摆率。 – – – 100 – ms – – 200 700 – ps – – 300 900 – ps – – 100 400 – ps – – 200 800 – ps – – 300 1200 – ps – – 100 700 – ps DC24M DCILO FMAX 24 MHz 占空比 内部低速振荡器的占空比 行输入或行输出上信号的 最大频率 SRPOWERUP 电源电压摆率 TPOWERUP 从 POR 结束到 CPU 执行代 码的时间 tjit_IMO[20] 24 MHz IMO 周期之间的抖动 （RMS） 24 MHz IMO 长期 N 个周期 间的抖动 （RMS） 24 MHz IMO 周期的抖动 （RMS） tjit_PLL [20] 24 MHz IMO 周期间的抖动 （RMS） 24 MHz IMO 长期 N 个周期 间的抖动 （RMS） 24 MHz IMO 周期的抖动 （RMS） N = 32 N = 32 注释 15. 勘误表：器件在 0°C ~ 70°C 的温度范围内运行时，频率容差会下降到 ±2.5%，如果在极限温度（0 °C 以下或 70 °C 以上）运行，则频率容差将从 ±2.5% 改变为 ±5%。 更多有关信息，请参见第 34 页上的 “ 勘误表 ”。 16. 仅在 4.75 V < Vdd < 5.25 V 条件下有效。 17. 利用内部主振荡器并针对 Vdd 范围进行适当调整后得出的准确度。 18. 3.0 V < Vdd < 3.6 V。 19. 有关用户模块最大频率的信息，请参见各个用户模块的数据手册。 20. 有关更多信息，请参考赛普拉斯抖动规范，以便了解赛普拉斯时序产品数据手册的抖动规范 。 文档编号：001-94280 版本 *A 页 21/37 CY8C21345 CY8C22345 CY8C22545 GPIO 交流规范 表 21 分别列出了以下电压和温度范围内允许的最大和最小规范：4.75 V 至 5.25 V 和 –40 °C TA 85 °C，或 3.0 V 到 3.6 V 和 –40 °C TA 85 °C。典型参数适用于 25 °C 且电压为 5 V 或 3.3 V 的情况，这些参数仅供设计指导之用。 表 21. 电压为 5 V 和 3.3 V 时的 GPIO 交流规范 符号 说明 最小值 0 典型值 – 最大值 12 单位 MHz 注意 – 18 ns Vdd = 4.5 ~ 5.25 V， 10% - 90% FGPIO GPIO 的工作频率 TRiseF 上升时间，正常强驱动模式， Cload = 50 pF 3 TFallF 下降时间，正常强驱动模式， Cload = 50 pF 2 – 18 ns Vdd = 4.5 ~ 5.25 V， 10% - 90% TRiseS 上升时间，慢速强驱动模式， Cload = 50 pF 7 27 – ns Vdd = 3 ~ 5.25 V， 10% - 90% TFallS 下降时间，慢速强驱动模式， Cload = 50 pF 7 22 – ns Vdd = 3 ~ 5.25 V， 10% - 90% 正常强驱动模式 图 6. GPIO 时序图 90% GPIO Pin Output Voltage 10% TRiseF TRiseS TFallF TFallS 运算放大器交流规范 表 22 分别列出了以下电压和温度范围内允许的最大和最小规范：4.75 V 至 5.25 V 和 –40 °C TA 85 °C，或 3.0 V 到 3.6 V 和 –40 °C TA 85 °C。典型参数适用于 25 °C 且电压为 5 V 或 3.3 V 的情况，这些参数仅供设计指导之用。 表 22. 运算放大器的交流规范 符号 TCOMP 说明 最小值 典型值 比较器模式响应时间， 50 mV 最大值 100 单位 ns 注意 Vdd 3.0 V 低功耗比较器交流规范 表 23 分别列出了以下电压和温度范围内允许的最大和最小规范：4.75 V 至 5.25 V 和 –40 °C TA 85 °C，或 3.0 V 到 3.6 V 和 –40 °C TA 85 °C。典型参数适用于 25°°C 且电压为 5 V 的情况，仅供设计指导之用。 表 23. 低功耗比较器的交流规范 符号 TRLPC 说明 LPC 响应时间 文档编号：001-94280 版本 *A 最小值 – 典型值 – 最大值 50 单位 s 注意 已被设置的过压比较器参考电压 50 mV，并且该电压值处于 VREFLPC 的电压范围内 页 22/37 CY8C21345 CY8C22345 CY8C22545 数字模块交流规格 下表分别列出了在以下电压和温度范围内许可的最大和最小规范：4.75 V ~ 5.25 V 和 –40 °C TA 85 °C，或 3.0 V ~ 3.6 V 和 –40 °C TA 85 °C。典型参数适用于 25 °C 且电压为 5 V 或 3.3 V 的情况，这些参数仅供设计指导之用。 表 24. 数字模块交流规范 功能 所有功能 定时器 计数器 死区 说明 模块输入时钟频率 aaVdd 4.75 V aaVdd < 4.75 V 输入时钟频率 aa 无捕获， Vdd 4.75 V aa 无捕获， Vdd < 4.75 V aa 有捕获 可捕获的脉冲宽度 输入时钟频率 aa 无使能输入， Vdd 4.75 V aa 无使能输入， Vdd < 4.75 V aa 带使能输入 使能输入脉宽 停止信号 （Kill）脉宽 aa 异步重启模式 aa 同步重启模式 aa 禁用模式 输入时钟频率 aaVdd 4.75 V aaVdd < 4.75 V CRCPRS 输入时钟频率 （PRS 模式） aaVdd 4.75 V aaVdd < 4.75 V CRCPRS 输入时钟频率 （CRC 模式） SPIM 输入时钟频率 SPIS 发送器 接收器 输入时钟 （SCLK）频率 相邻传输之间的 SS_ Negated 宽度 输入时钟频率 aaVdd 4.75 V，两个停止位 aaVdd 4.75 V，一个停止位 aaVdd < 4.75 V 输入时钟频率 aaVdd 4.75 V，两个停止位 aaVdd 4.75 V，一个停止位 aaVdd < 4.75 V 最小值 典型值 最大值 单位 注意 – – – – 50.4[21] 25.2[21] MHz MHz – – – 50[22] – – – – 50.4[21] 25.2[21] 25.2[21] – MHz MHz MHz ns – – – 50[22] – – – – 50.4[21] 25.2[21] 25.2[21] – MHz MHz MHz ns 20 50[22] 50[22] – – – – – – ns ns ns – – – – 50.4[21] 25.2[21] MHz MHz – – – – – – 50.4[21] 25.2[21] 25.2[21] MHz MHz MHz – – 8.4[21] – – 4.2[21] 50[22] – – MHz SPI 串行时钟 （SCLK）频率等 于输入时钟被二分频后得到的频 率。 MHz 在 SPIS 模式下，输入时钟为 SPI SCLK。 ns – – – – – – 50.4[21] 25.2[21] 25.2[21] 波特率等于输入时钟被 8 分频后 MHz 得到的频率。 MHz MHz – – – – – – 50.4[21] 25.2[21] 25.2[21] 波特率等于输入时钟被 8 分频后 MHz 得到的频率。 MHz MHz 注释 21. 针对 VDD 范围进行适当调整 IMO 后得出的准确度。 22. 50 ns 的最小输入脉冲宽度是根据在 24 MHz （42 ns 标称周期）下运行的输入同步器。 文档编号：001-94280 版本 *A 页 23/37 CY8C21345 CY8C22345 CY8C22545 外部时钟交流规范 下表分别列出了在以下电压和温度范围内许可的最大和最小规范：4.75 V ~ 5.25 V 和 –40 °C TA 85 °C，或 3.0 V ~ 3.6 V 和 –40 °C TA 85 °C。典型参数适用于 25 °C 且电压为 5 V 和 3.3 V 的情况，仅供设计指导使用。 表 25. 电压为 5 V 时外部时钟的交流规范 符号 说明 最小值 0.093 典型值 – 最大值 24.6 单位 MHz ns FOSCEXT 频率 – 高周期 20.6 – 5300 – 低周期 20.6 – – ns 从给 IMO 上电到它能为器件提供时钟源的时间 150 – – s – 注意 表 26. 电压为 3.3 V 时外部时钟的交流规范 符号 FOSCEXT 对 CPU 时钟进行一分频时的频率 说明 最小值 0.093 典型值 – 最大值 12.3 单位 注意 MHz 电压为 3.3 V 时， CPU 的最大 频率为 12 MHz。当 CPU 时钟 分频器的值设为 1 时，外部时 钟必须符合最大频率和占空比 要求。 FOSCEXT 对 CPU 时钟进行二分频或更高分频时的频率 0.186 – 24.6 – 对 CPU 时钟进行一分频时的高周期 41.7 – 5300 MHz 如果外部时钟的频率大于 12 MHz，必须将 CPU 时钟分频器 设为 2 或更大的值。在这种情 况下， CPU 时钟分频器可确保 满足占空比为 50% 的要求。 ns – 对 CPU 时钟进行一分频时的低周期 41.7 – – ns – 从给 IMO 上电到它能为器件提供时钟源的时间 150 – – s SAR10 ADC 交流规范 表 27 分别列出了以下电压和温度范围内允许的最大和最小规范：4.75 V 至 5.25 V 和 –40 °C TA 85 °C，或 3.0 V 到 3.6 V 和 –40 °C TA 85 °C。典型参数适用于 25°C 且电压为 5 V 和 3.3 V 的情况，这些参数仅供设计指导之用。 表 27. SAR10 ADC 交流规范 符号 Freq3 电压为 3 V 时的输入时钟频率 说明 最小值 – 典型值 – 最大值 2.7 单位 MHz Freq5 电压为 5 V 时的输入时钟频率 – – 2.7 MHz 文档编号：001-94280 版本 *A 注意 页 24/37 CY8C21345 CY8C22345 CY8C22545 交流编程规范 表 28 分别列出了以下电压和温度范围内允许的最大和最小规范：4.75 V 至 5.25 V 和 –40 °C TA 85 °C，或 3.0 V 到 3.6 V 和 –40 °C TA 85 °C。典型参数适用于 25 °C 且电压为 5 V 或 3.3 V 的情况，这些参数仅供设计指导之用。 表 28. 编程交流规范 符号 说明 TRSCLK SCLK 的上升时间 最小值 1 典型值 – 最大值 20 单位 ns TFSCLK SCLK 的下降时间 1 – 20 ns TSSCLK 从数据建立到 SCLK 下降沿的时间 40 – – ns THSCLK 从 SCLK 下降沿开始的数据保持时间 40 – – ns FSCLK 注意 SCLK 的频率 0 – 8 MHz FSCLK3 SCLK3 的频率 0 – 6 MHz VDD < 3.6 V TERASEB 闪存擦除时间 （模块） – 10 – ms TWRITE 闪存模块写入时间 – 40 – ms TDSCLK 从 SCLK 下降沿开始的数据输出延迟时间 – – 55 ns Vdd > 3.6 V ； Cload = 30 pF TDSCLK3 从 SCLK 下降沿开始的数据输出延迟时间 – – 65 ns 3.0 V Vdd 3.6 V ； Cload = 30 pF TERASEALL 闪存擦除时间 （批量） – 40 – ns TPROGRAM_HOT 闪存模块擦除 + 闪存模块写入时间 – – 100 ms TPROGRAM_COLD 闪存模块擦除 + 闪存模块写入时间 – – 200 ms 文档编号：001-94280 版本 *A 页 25/37 CY8C21345 CY8C22345 CY8C22545 I2C 交流规范 表 29 分别列出了以下电压和温度范围内允许的最大和最小规范：4.75 V 至 5.25 V 和 –40 °C TA 85 °C，或 3.0 V 到 3.6 V 和 –40 °C TA 85 °C。典型参数适用于 25 °C 且电压为 5 V、 3.3 V 或 2.7 V 的情况，这些参数仅供设计指导之用。 表 29. Vdd3.0 V 时 I2C SDA 和 SCL 引脚的交流电气特性 符号 标准模式 说明 快速模式 最小值 最大值 最小值 最大值 0 100 0 400 单位 FSCLI2C SCL 时钟频率 THDSTAI2C （重复）启动条件的保持时间。经过这段时 间后，会生成第一个时钟脉冲。 4.0 – 0.6 – s TLOWI2C SCL 时钟的低周期 4.7 – 1.3 – s THIGHI2C kHz SCL 时钟的高周期 4.0 – 0.6 – s TSUSTAI2C 重复启动条件的建立时间 4.7 – 0.6 – s THDDATI2C 数据保持时间 0 – 0 – s – ns TSUDATI2C 数据建立时间 250 – 100[23] TSUSTOI2C 注意 停止条件的建立时间 4.0 – 0.6 – s TBUFI2C 停止和启动条件之间的总线空闲时间 4.7 – 1.3 – s TSPI2C 输入滤波器抑制的尖峰脉冲宽度 – – 0 50 ns 图 7. I2C 总线上快速 / 标准模式的时序定义 I2C_SDA TSUDATI2C THDSTAI2C TSPI2C THDDATI2CTSUSTAI2C TBUFI2C I2C_SCL THIGHI2C TLOWI2C S START Condition TSUSTOI2C Sr Repeated START Condition P S STOP Condition 注释 23. 快速模式 I2C 总线器件可以用于标准模式 I2C 总线系统，但必须满足 TSUDATI2C 250 ns 的要求。如果器件不延长 SCL 信号的低电平周期，这种情况会自动发生。 如果器件延长 SCL 信号的低电平周期，则它必须在 SDA 线路被释放前 trmax + TSUDATI2C = 1000 + 250 = 1250 ns （根据标准模式 I2C 总线规范）的时间将下一个 数据位输出到 SDA 线路。 文档编号：001-94280 版本 *A 页 26/37 CY8C21345 CY8C22345 CY8C22545 封装信息 图 8. 28-SOIC （0.713 × 0.300 × 0.0932 英寸）封装外形， 51-85026 51-85026 *H 图 9. 44-TQFP （10 × 10 × 1.4 mm） A44S 封装外形， 51-85064 51-85064 *F 文档编号：001-94280 版本 *A 页 27/37 CY8C21345 CY8C22345 CY8C22545 热阻 表 30. 每一种封装的热阻 封装 28-SOIC 典型 JA [25] 68 °C/W 44-TQFP 61 °C/W 回流焊规范 表 31 显示不可超过的回流焊温度范围。 表 31. 回流焊规范 封装 28-SOIC 最大峰值温度 （TC） 260 °C 温度为 TC – 5 °C 时的最长时间 44-TQFP 260 °C 30 秒 30 秒 订购信息 下表列出该 PSoC 器件系列的关键特性和订购代码。 模拟输入 模拟输出 XRES 引脚 –40 °C ~ +85 °C 数字 I/O 引脚 512B 温度范围 8 模拟模块 （共 3 列） CY8C21345-24SXI 数字模块 （共 4 行） 28-SOIC 订购代码 RAM （字节） 封装 闪存 （KB） 表 32. PSoC 器件系列的重要功能和订购信息 4 6 24 24[24] 0 有 –40 °C ~ +85 °C 4 6 24 24[24] 1K –40 °C ~ +85 °C 8 6 24 24[24] 0 有 16 1K –40 °C ~ +85 °C 8 6 24 24[24] 0 有 CY8C22545-24AXI 16 1K –40 °C ~ +85 °C 8 6 38 38[24] 0 有 CY8C22545-24AXIT 16 1K –40 °C ~ +85 °C 8 6 38 38[24] 0 有 28-SOIC （盘带封装） 28-SOIC CY8C21345-24SXIT 8 512B CY8C22345-24SXI 16 28-SOIC （盘带封装） 44-TQFP CY8C22345-24SXIT 44-TQFP （盘带封装） 0 有 订购代码定义 CY 8 C 2x xxx-SPxx 封装类型： PX = PDIP 不含铅 SX = SOIC 不含铅 PVX = SSOP 不含铅 LFX/LTX = QFN 不含铅 AX = TQFP 不含铅 热额定值： C = 商业级 I = 工业级 E = 扩展型 CPU 速度：24 MHz 器件型号 系列代码 （21， 22） 技术代码：C = CMOS 销售代码：8 = PSoC 公司 ID：CY = 赛普拉斯 注释 24. 十个直接输入。 25. TJ = TA + 功耗 x JA 文档编号：001-94280 版本 *A 页 28/37 CY8C21345 CY8C22345 CY8C22545 缩略语 表 33 列出了本文档中使用的缩略语。 表 33. 本数据手册中使用的缩略语 缩略语 交流电 缩略语 MAC 乘法累加器 模数转换器 MCU 微控制器 API 应用编程接口 MIPS 每秒百万条指令 CMOS 互补金属氧化物半导体 PCB 印刷电路板 CPU 中央处理器 PGA 可编程增益放大器 CRC PLL 锁相环 CSD 循环冗余校验 CapSense Sigma Delta POR 上电复位 CT 连续时间 PPOR 精密上电复位 DAC 数模转换器 PRS 伪随机序列 DC 直流电 PSoC® 可编程片上系统 DNL 微分非线性 PWM 脉宽调制器 ECO 外部晶振 QFN 四方扁平无引脚器件 EEPROM 电可擦除可编程只读存储器 RTC 实时时钟 FSK 频移键控 SAR 逐次逼近 GPIO 通用输入 / 输出 SC 开关电容 I/O 输入 / 输出 SLIMO 慢速 IMO ICE 在线仿真器 SOIC 小外形集成电路 IDE 集成开发环境 SPI™ 串行外设接口 IDAC 电流数模转换器 SRAM 静态随机存取存储器 ILO 内部低速振荡器 SROM 监控只读存储器 IMO 内部主振荡器 SSOP 紧缩的小外形封装 INL 积分非线性 TQFP 薄型四方扁平封装 IrDA 红外数据关联性 UART 通用异步接收器 / 发送器 ISSP 系统内串行编程 USB 通用串行总线 LPC 低功耗比较器 WDT 看门狗定时器 LSB 最低有效位 XRES 外部复位 LVD 低压检测 AC ADC 说明 说明 参考文档 CY8C22x45 和 CY8C21345 PSoC®Programmable System-on-Chip™ 技术参考手册 （TRM） （001-48461） 设计辅助 — 读取和写入 PSoC® 闪存 — AN2015 （001-40459） 了解赛普拉斯时序产品的数据手册抖动规范 文档编号：001-94280 版本 *A 页 29/37 CY8C21345 CY8C22345 CY8C22545 文档常规 测量单位 表 34 列出了测量单位。 表 34. 测量单位 符号 kB 测量单位 1024 字节 符号 mV 毫伏 测量单位 C 摄氏度 nA 纳安 kHz 千赫兹 ns 纳秒 k 千欧 欧姆 LSB 最低有效位 % 百分比 MHz 兆赫兹 pF 皮法 µA 微安 ps 皮秒 µs 微秒 sps 每秒采样数 µV 微伏 pA 皮安 mA 毫安 V 伏特 mm 毫米 µW 微瓦 ms 毫秒 W 瓦特 数字常规 十六进制数字中的所有字母均为大写，结尾带小写的 ‘h’ （例如， ‘14h’ 或 ‘3Ah’）。十六进制数字还可以使用前缀 ‘0x’ 来表示 （C 编码 常规）。二进制数字在结尾带小写的 ‘b’ （例如， ‘01010100b’ 或 ‘01000011b’）。不带 ‘h’ 或 ‘b’ 的数字都是十进制数字。 术语表 高电平有效 1. 一种逻辑信号，它的激活状态为逻辑 1 状态。 2. 一种逻辑信号，它的逻辑 1 状态作为两个状态中较高的电压状态。 模拟模块 基本的可编程运算放大器电路。它们是 SC （开关电容）和 CT （连续时间）模块。这些模块内部互联时能 够提供 ADC、 DAC、多极滤波器、增益级等功能。 模数转换器 （ADC） 是将模拟信号转换为相应量级的数字信号的器件。通常， ADC 可以将电压转换成数字值。数模转换器 （DAC）可用于执行逆向操作。 API （应用编程接口） 一系列软件程序，包括计算机应用与低层服务和函数 （例如，用户模块和库）之间的接口。应用编程接口 （API）用作程序员在创建软件应用时使用的基本模块。 异步 其数据被立即确认或作出响应的信号，与任何时钟信号无关。 带隙参考 一个稳定电压的参考设计将 VT 温度正系数与 VBE 温度负系数相互匹配，从而生成零温度系数 （理想的）参 考。 带宽 1. 消息或信息处理系统的频率范围 （单位为 Hz）。 2. 放大器 （或吸收器）在其频谱区会有大量增益 （或损益）；有时，它表示更为具体，例如，半峰全宽。 偏置 1. 数值与参考值之间的系统偏差。 2. 一组值的平均值偏离参考值的幅度。 3. 针对器件的电力、机械力、磁场或其他力 （场），以建立运行器件所需的参考电平。 文档编号：001-94280 版本 *A 页 30/37 CY8C21345 CY8C22345 CY8C22545 术语表 （续） 模块 1. 用于执行单项功能的功能单元，例如振荡器。 2. 用于执行某个功能而配置的功能单位，例如，数字 PSoC 模块或模拟 PSoC 模块。 缓冲区 1. 数据存储区，当将数据从一个器件传输至另一个器件时，用于补偿速度之差。通常是指针对 IO 操作保留 的区域，可以对该区进行读写操作。 2. 一部分专门用于存储数据的储存器空间，通常在数据发送到外部器件之前或从外部器件接受到数据时使 用。 3. 用于降低系统输出阻抗的放大器。 总线 1. 网络的命名连接。将网络捆绑到总线中，便于使用类似的布线模式来对网络进行布线。 2. 用于执行通用功能并携带类似数据的一组信号。通常使用向量符号来表示；例如，地址 [7:0]。 3. 作为一组相关器件的通用连接的一个或多个导体。 时钟 生成具有固定频率和占空比的周期性信号的器件。有时，时钟可以用来同步化各个不同的逻辑模块。 比较器 两个输入电平同时满足预定幅度要求时，产生输出电压或电流的电气电路。 编译器 一种将高级语言 （例如 C 语言）转换成机器语言的程序。 配置空间 在 PSoC 器件中，当 CPU_F 寄存器中的 XIO 位被设置为 ‘1’ 时，可以访问寄存器空间。 晶体振荡器 由压电晶体控制频率的振荡器。通常情况下，压电晶体对环境温度的敏感度低于其他电路组件。 循环冗余校验 （CRC） 用于检测数据通迅中的错误时使用的计算方法，通常采用线性反馈移位寄存器来执行。相似计算法可用于其 他多种用途，例如，数据压缩。 数据总线 计算机使用以将信息从存储器位置传输到中央处理单元 （CPU）或反向传输信息的双向信号组。更为普遍的 是，用来传送数字功能之间数据的信号组。 调试器 允许用户用来分析正在开发系统操作的软件和硬件系统。调试器通常允许开发人员逐步执行固件操作，设置 断点及分析存储器。 死区 两个或多个信号都没有处于活跃状态或切换状态的一段时间。 数字模块 可用作计数器、计时器、串行接收器、串行发送器、 CRC 发生器、伪随机数发生器或 SPI 的 8 位逻辑模块。 数模转换器 （DAC） 可将数字信号转换为相应量级的模拟信号的器件。模数转换器 （ADC）可以用来执行逆向操作。 占空比 时钟周期的高电平时间与其低电平时间的关系，表示为一个百分比值。 仿真器 将某个系统的功能复制 （仿真）到另一个系统，从而使第二个系统的操作类似于第一个系统的操作。 外部复位 （XRES） 传入 PSoC 器件的高电平有效信号。这会停止 CPU 的所有操作和模块，并返回到预定义的状态。 闪存 可电编程和电擦除、非易失性得技术，可为用户提供可编程功能和数据存储以及系统内可擦除功能的 EPROM。非易失性意味着断电时，数据仍被保留。 闪存模块 可一次性程序化的闪存 ROM 最小空间及受保护的闪存最小空间。闪存模块的大小为 64 个字节。 频率 是指一个周期功能中每个时间单位内的周期数或事件数。 增益 分别为输出电流、电压或功率与相应的输入电流、电压或功率之间的比率。增益的单位通常为分贝 （dB）。 文档编号：001-94280 版本 *A 页 31/37 CY8C21345 CY8C22345 CY8C22545 术语表 （续） I2C 由飞利浦半导体 （现更名为 NXP 半导体）开发的两线串行计算机总线。 I2C 是内部集成电路。它用于连接 嵌入式系统中的低速外设。原始系统创建于 20 世纪 80 年代初期，当时只作为电池控制接口，但后来被用作 构建控制电子器件时使用的简单的内部总线系统。 I2C 仅使用两个双向引脚，即时钟和数据，两者均使用 +5 V 的电压运行，并采用电阻上拉。在标准模式下，总线的运行速度为 100 Kb/s，而在快速模式下，其速度为 400 Kb/s。 ICE 在线仿真系统允许您使用硬件测试项目，且使用软件 （PSoC Designer）查看调试器件活动。 输入 / 输出 （I/O） 用于将数据引入到系统或从系统中提取数据的器件。 中断 流程暂停 （例如，执行计算机程序），由流程外事件导致的、且在暂停后可以恢复流程。 中断服务子程序 （ISR） M8C 收到硬件中断时常规代码执行转入的代码模块。许多中断源均有各自的优先级和单个 ISR 代码模块。每 个 ISR 代码模块均以 RETI 指令结束，并将器件返回到离开常规程序执行的程序点。 抖动 1. 从其理想位置转换的时序错位。在串行数据流中发生的典型损坏。 2. 一个或多个信号特性的突发和无必要变化，例如连续脉冲之间的间隔、连续周期的振幅或连续周期的频率 或相位。 低压检测 （LVD） 在 Vdd 降低并低于选定阈值时可检测 Vdd 并实现系统中断的电路。 M8C 8 位哈佛 （Harvard）架构微处理器。微处理器通过连接至闪存、 SRAM 和寄存器空间来协调 PSoC 内部的 所有活动。 主设备 用于控制两个器件间数据交换时序的器件。或者，以脉冲宽度级联器件时，主设备是用来控制级联器件与外 部接口之间数据交换时序的器件。受控制的器件被称为从设备。 微控制器 主要用于控制系统和产品的集成电路芯片。除 CPU 外，微控制器通常还包含存储器、定时电路和 I/O 电路。 这是为了允许执行包含最小芯片数量的控制器，从而能实现最大程度的微型化。相反，这会降低控制器的体 积和成本。微控制器通常不能用作微处理器执行通用计算功能。 混合信号 是指包含模拟和数字技术及组件的电路。 调制器 在载波上附加信号的器件。 噪声 1. 影响信号，且使信号携带的信息失真的干扰。 2. 电压、电流或数据等任何实体的其中一种或多种特性的随机变化。 振荡器 可受晶控，并用于生成时钟频率的电路。 奇偶校验 用于测试传输数据的技术。通常，将一个二进制数字添加到数据中，以便求所有二进制数据奇数之和 （奇校 验）或偶数之和 （偶校验）。 锁相环 （PLL） 用来控制振荡器以便维持参考信息相关的常相角的电气电路。 引脚分布 引脚号分配：印刷电路板 （PCB）封装中 PSoC 器件及其物理对立方的逻辑输入与输出之间的关系。引脚分 布涉及引脚号 （如原理图与 PCB 设计 （两者均为计算机生成的文件）之间的链接），也涉及引脚名称。 端口 一组引脚，通常有八个。 上电复位 （POR） 当电压下降至预设电压时强迫 PSoC 器件复位的电路。这是一种硬件复位的类型。 文档编号：001-94280 版本 *A 页 32/37 CY8C21345 CY8C22345 CY8C22545 术语表 （续） PSoC® PSoC® 是赛普拉斯半导体公司的注册商标，可编程片上系统 （Programmable System-on-Chip™）是赛普 拉斯公司的商标。 PSoC Designer™ 赛普拉斯的可编程片上系统技术的软件。 脉冲宽度调制器 （PWM） 以占空比形式表示的输出，随着应用测量对象的不同而变化。 RAM 随机存取存储器的缩略语。数据存储的器件，可以对该器件进行读写操作。 寄存器 具有特定容量 （例如一位或字节）的存储器件。 复位 使系统返回已知状态的方法。请参见硬件复位和软件复位。 ROM 只读存储器的缩略语。数据存储器件，可以读取该器件，但无法对它进行写操作。 串行 1. 是指所有事件在其中连续发生的流程。 2. 表示在单个器件或通道中两个或多个相关活动的连续发生。 建立时间 输入信号从一个值改为另一个值后，输出信号或值进入稳定状态需要的时长。 移位寄存器 按顺序向左或向右转移一个文字，以便输出串行数据流的存储器件。 从设备 是一个器件，允许另一个器件控制两个器件之间数据交换的时序。或者，以脉冲宽度级联器件时，从设备是 一个器件，它允许另一个器件控制级联器件与外部接口之间数据交换的时序。控制器件被称为主设备。 SRAM 静态随机存取存储器的缩略语。允许用户能高速存储和检索数据的存储器件。之所以使用术语 “ 静态 ”，是 因为在将某一值加载到 SRAM 单元时，该值会保持不变，直至它被明确更改，或直至器件断电为止。 SROM 监控只读存储器的缩略语。 SROM 保留用以引导器件、校准电路和执行闪存操作的代码。可以使用从闪存中 运行的用户普通代码来访问 SROM 功能。 停止位 是字符或模块带有的信号，用于准备接收器来接收下一个字符或模块。 同步 1. 是指一个信号，其数据未被确认或做出响应，直到时钟信号的下一个边沿有效为止。 2. 使用时钟信号进行同步的系统。 三态 其输出可采用 0、 1 和 Z （高阻抗）等三种状态的功能 。该功能不在 Z 状态下驱动任何值，在许多方面，它 可以被视为从其余电路断开，允许另一次输出以驱动相同电路。 UART UART （即通用异步接收器 - 发送器）在数据并行位和串行位之间转换。 用户模块 负责全面管理和配置 PSoC 的低级模拟和数字模块的预构建、预测试硬件 / 固件外围功能。此外，用户模块 还针对外设功能提供高级 API （应用编程接口）。 用户空间 寄存器映射的组 0 空间。在执行常规程序和初始化期间，很可能会对该组中的寄存器进行修改。在程序初始 化阶段，很可能会对组 1 中的寄存器进行修改。 VDD 电力网名称，意为 “ 电压漏极 ”。最正极的电源信号。电压通常为 5 V 或 3.3 V。 VSS 电源网络名称，意为 “ 电压源 ”。最负极的电源信号。 看门狗定时器 是必须定期处理的定时器。如果未定期刷新它，则 CPU 会在指定的时间后复位。 文档编号：001-94280 版本 *A 页 33/37 CY8C21345 CY8C22345 CY8C22545 勘误表 本章节介绍的是 PSoC 器件 CY8C21x45、CY8C22x45 系列的勘误表。勘误表中包括勘误触发条件、影响范围、可用解决方案和芯片 版本适用性。 若有任何问题，请联系本地赛普拉斯销售代表。 受影响的器件型号 芯片型号 器件特性 CY8C21345 所有形式 CY8C22345 所有形式 CY8C22545 所有形式 CY8C21x45、 CY8C22x45 合格状态 产品状态：正在生产 勘误表总结 该表定义了应用于该 PSoC 器件系列的勘误表。 条目 芯片型号 芯片版本 修复状态 1. 在自由运行模式下连续进行读取操作 所有的 CY8C21x45 和 引起 SAR10 ADC 中的伪代码发生 7 CY8C22x45 器件均受影响 LSB 的变化 全部 未计划纠正芯片。使用解决方案。 2. 在温度极限下的内部主振荡器 （IMO）容许偏差 全部 未计划纠正芯片。使用解决方案。 所有的 CY8C21x45 和 CY8C22x45 器件均受影响 1. 在自由运行模式下连续进行读取操作引起 SAR10 ADC 中的伪代码发生 7 LSB 的变化 ■ 问题定义 在自由运行模式下， SAR10 ADC 数字输出可发生 7 LSB 的变化。 ■ 受影响的参数 代码变化。它不是被指定的参数。 该参数指的是由 ADC 在已给的常量输入电压条件下所生成的唯一输出代码数量 （正确代码除外）。例如，如果输入电压为 2.000 V， 那么，预期代码为 190hex，并且 ADC 将分别生成三个代码值：191hex、 190hex 和 192hex。这样，代码值发生了 2 LSB 的变化。 ■ 触发条件 （S） 对 SAR10 ADC 进行配置，使之在自由运行模式下工作。如果 ADC 在自由运行模式下工作，在常量的输入电压条件下， ADC 输出可 以发生 7 LSB 的变化。通过采用求平均方法或在读取数据前禁用自由运行模式，然后在读取数据后重新启用该模式，可以解决该问题。 ■ 影响范围 可以出现错误代码。 ■ 解决方案 通过使用下面任意方法或同时使用它们，均可以解决该问题。请咨询赛普拉斯代表以获取更多帮助。 ❐ 使用求平均方法，即为对多个输入值进行采样，然后使用数字求平均滤波器。 ❐ 在读取数据前禁用自由运行模式，然后在完成读取操作后再次启用该模式。 ■ 修复状态 无计划纠正芯片。 文档编号：001-94280 版本 *A 页 34/37 CY8C21345 CY8C22345 CY8C22545 2. 在温度极限下的内部主振荡器 （IMO）容许偏差 ■ 问题定义 在 0 °C 到 70 °C 的温度范围外，无法实现异步数字通信连接。在 0 °C 到 70 °C 的温度范围内，这个问题不会影响到最终产品。 ■ 受影响的参数 IMO 频率容差。最坏偏差情况是在 0 °C 以下或 +70 °C 以上运行，或在与数据手册温度范围高 / 低 ±5% 的温度运行。 ■ 触发条件 （S） 在 0 °C 到 +70 °C 温度范围外运行时，异步 Rx/Tx 时钟源的 IMO 频率容差会与数据手册的限制相差 ±2.5%。 ■ 影响范围 该问题可以对 UART、 IrDA 和 FSK 的实现产生影响。 ■ 解决方案 在异步数字通信接口的至少一端上实现石英晶体的稳定时钟源。 ■ 修复状态 该问题的原因和其解决方案已被确认。没有计划来纠正芯片问题。 文档编号：001-94280 版本 *A 页 35/37 CY8C21345 CY8C22345 CY8C22545 文档修订记录页 文档标题：CY8C21345/CY8C22345/CY8C22545 — PSoC® 可编程片上系统 文档编号：001-94280 ECN 版本 变更者 提交日期 变更说明 ** 4504137 RLJW 09/17/2014 本文档版本号为 Rev**，译自英文版 001-43084 Rev*R。 *A 4906913 RLJW 09/04/2015 本文档版本号为 Rev*A，译自英文版 001-43084 Rev*V。 文档编号：001-94280 版本 *A 页 36/37 CY8C21345 CY8C22345 CY8C22545 销售、解决方案和法律信息 全球销售和设计支持 赛普拉斯公司拥有一个由办事处、解决方案中心、厂商代表和经销商组成的全球性网络。要找到离您最近的办事处，请访问赛普拉斯 所在地。 PSoC® 解决方案 产品 汽车级产品 cypress.com/go/automotive cypress.com/go/clocks 时钟与缓冲区 cypress.com/go/interface 接口 照明与电源控制 cypress.com/go/powerpsoc cypress.com/go/plc 存储器 PSoC 触摸感应产品 USB 控制器 无线 / 射频 cypress.com/go/memory cypress.com/go/psoc psoc.cypress.com/solutions PSoC 1 | PSoC 3 | PSoC 4 | PSoC 5LP 赛普拉斯开发者社区 社区 | 论坛 | 博客 | 视频 | 培训 技术支持 cypress.com/go/support cypress.com/go/touch cypress.com/go/USB cypress.com/go/wireless © 赛普拉斯半导体公司， 2008-2015。此处所包含的信息可能会随时更改，恕不另行通知。除赛普拉斯产品内嵌的电路外，赛普拉斯半导体公司不对任何其他电路的使用承担任何责任。也不根据专利 或其他权利以明示或暗示的方式授予任何许可。除非与赛普拉斯签订明确的书面协议，否则赛普拉斯不保证产品能够用于或适用于医疗、生命支持、救生、关键控制或安全应用领域。此外，对于可能 发生运转异常和故障并对用户造成严重伤害的生命支持系统，赛普拉斯不授权将其产品用作此类系统的关键组件。若将赛普拉斯产品用于生命支持系统中，则表示制造商将承担因此类使用而招致的所 有风险，并确保赛普拉斯免于因此而受到任何指控。 所有源代码 （软件和 / 或固件）均归赛普拉斯半导体公司 （赛普拉斯）所有，并受全球专利法规 （美国和美国以外的专利法规）、美国版权法以及国际条约规定的保护和约束。赛普拉斯据此向获许可 者授予适用于个人的、非独占性、不可转让的许可，用以复制、使用、修改、创建赛普拉斯源代码的派生作品、编译赛普拉斯源代码和派生作品，并且其目的只能是创建自定义软件和 / 或固件，以支 持获许可者仅将其获得的产品依照适用协议规定的方式与赛普拉斯集成电路配合使用。除上述指定的用途外，未经赛普拉斯明确的书面许可，不得对此类源代码进行任何复制、修改、转换、编译或演 示。 免责声明：赛普拉斯不针对此材料提供任何类型的明示或暗示保证，包括 （但不限于）针对特定用途的适销性和适用性的暗示保证。赛普拉斯保留在不做出通知的情况下对此处所述材料进行更改的权 利。赛普拉斯不对此处所述之任何产品或电路的应用或使用承担任何责任。对于可能发生运转异常和故障，并对用户造成严重伤害的生命支持系统，赛普拉斯不授权将其产品用作此类系统的关键组件。 若将赛普拉斯产品用于生命支持系统，则表示制造商将承担因此类使用而招致的所有风险，并确保赛普拉斯免于因此而受到任何指控。 产品使用可能受相应的赛普拉斯软件许可协议限制。 文档编号：001-94280 版本 *A 修订日期 September 4, 2015 页 37/37 PSoC Designer™ 和 Programmable System-on-Chip™ 是赛普拉斯半导体公司的商标，且 PSoC® 和 CapSense® 是赛普拉斯半导体公司的注册商标。 从赛普拉斯或某个获得赛普拉斯授权的联营公司处购买的 I2C 组件，即可根据 Philips I2C 专利权获得一份许可，以便在 I2C 系统中使用这些组件，但前提要保证该系统符合 Philips 定义的 I2C 标准规 范。自 2006 年 10 月 1 日起，飞利浦半导体就采用一个新的商标名称 — NXP 半导体。 本文件中所介绍的所有产品和公司名称均为其各自所有者的商标。