注文コード No. N 7 2 3 7 N7237 30504 LA6544H モノリシックリニア集積回路 CD-ROM 用 4CH ブリッジ（BTL）ドライバ LA6544H は、CD-ROM 用に開発する 4CH ブリッジ（BTL）ドライバである。 機能 ・ブリッジ接続（BTL）POWER AMP 4CH。 ・2 電源を使用することにより、VCE（残り電圧）が小さい(CH1∼3)。 ・IO MAX 1A。 ・MUTE 回路(出力 ON/OFF)付き。 （MUTE:LOW で出力 OFF、HI で出力 ON。MUTE1:CH1､MUTE2:CH2,3,4 に対して動作）。 ・過熱保護回路（サーマルシャットダウン）内蔵。 ・出力段電源を分割（VS1:CH1,2,3 VS2:CH4）。 絶対最大定格/Ta=25℃ 項目 記号 条件 定格値 unit 最大電源電圧 1 VCC max VCC≧VS1,2 14 V 最大電源電圧 2 VS max VS1,2 VCC≧VS1,2 14 V 最大入力電圧 VIN max VIN1∼4 の各入力端子 13 V MUTE 端子電圧 VMUTE max 13 V 次ページへ続く。 30504 MH IM ◎後藤 B8-5680 No.7237-1/7 LA6544H 前ページより続く。 項目 記号 許容消費電力 Pd max 条件 定格値 IC 単体 unit 0.82 W 2 W 指定基板(76.1×114.3×1.6mm ガラスエポキシ樹脂) 動作周囲温度 Topr −30∼＋85 ℃ 保存周囲温度 Tstg −55∼＋150 ℃ 許容動作範囲/Ta=25℃ 項目 記号 条件 動作電圧 VCC VCC≧VS1,2 動作電圧 VS1,2 VS1,VS2 出力段電源、 定格値 VCC≧VS1,2 unit 4∼13 V 4∼13 V max unit 電気的特性/Ta=25℃,VCC=VS2=12V,VS1=5V,VREF=2.5V 項目 記号 条件 VCC 無負荷消費電流 1 ICC-ON 出力 ON(MUTE1,2:H),VCC VCC 無負荷消費電流 2 ICC-OFF 出力 OFF(MUTE1,2:L),VCC VS1 無負荷消費電流 1 IS1-ON 出力 ON(MUTE1,2:H),VS1 VS1 無負荷消費電流 2 IS1-OFF 出力 OFF(MUTE1,2:L),VS1 VS2 無負荷消費電流 1 IS2-ON 出力 ON(MUTE1,2:H),VS2 VS2 無負荷消費電流 2 IS2-OFF 出力 OFF(MUTE1,2:L),VS2 出力オフセット電圧 VOF1∼VOF4 各 CH の＋−出力間電位差 入力電圧範囲 1 VIN1 入力電圧範囲 2 VIN2 出力電圧 1 min typ 25 mA 4 mA 35 mA 4 mA 10 mA 4 mA −50 50 mV CH1∼3 の入力電圧範囲 0 VS1 V CH4 の入力電圧範囲 0 VS2 V VO1 IO=700mA,CH1∼3 の 出力間電圧差 4 4.5 出力電圧 2 VO2 IO=700mA,CH4 の出力間電圧差 10.5 11 V 閉回路電圧利得 1 VG1 CH1,2,3 BTL AMP 間電圧利得 7 dB 閉回路電圧利得 2 VG2 CH4 BTL AMP 間電圧利得 14 dB スルーレート SR 設計目標値※ 0.5 V/µs MUTE ON 電圧 VMUTE MUTE1,2。出力が ON する電圧 ※1 10 20 5 1.5 V 2 V ※設計目標値であり、測定は行わない。 ※1 MUTE は、MUTE1,2 共に、HI で出力 ON、LOW で AMP 出力 OFF(出力 OFF のとき、出力はハイイン ピーダンスとなる)。 各 CH と MUTE、電源の関係は以下の通り。 システム図 MUTE1 CH1 CH2 MUTE2 VS1 CH3 CH4 VS2 No.7237-2/7 LA6544H 端子説明 端子名 端子記号 端子番号 等価回路図 VIN* VIN1 3 VG* VG1 2 (入力) VIN2 1 VG2 28 VIN3 27 VIN* VG3 26 VG* VIN4 25 VG4 24 VO* VO1＋ 10 (出力) VO1− 11 VO2＋ 13 VO2− 14 VO3＋ 15 VO3− 16 VO4＋ 18 VO4− 19 MUTE1 4 端子説明 各 CH の入力端子 VCC 11kΩ RF VREF-OUT 23 VO* RF 出力の ON/OFF VCC 100kΩ MUTE2 各 CH の出力端子 MUTE1,2 100kΩ MUTE VS* VCC RF No.7237-3/7 LA6544H ＊1.ゲインの設定について（入力端子とゲイン調整用端子についての説明） 下図に、VIN 端子と VG 端子の概略図を示す。 1)VIN 端子と VG 端子の間には、11kΩ(TYP)の抵抗が入っているものと考える。 2)VG 端子は使用せず、VIN 端子のみ使用した場合、BTL(VO＋、VO−間)のゲインは、CH1∼3 の場合、 7dB（AMP 単体で 1dB）、CH4 の場合、14dB（AMP 単体で 8dB）の設定である。また、VIN 端子は使用 せず、VG 端子に 11kΩの抵抗を外付けし、その抵抗端から入力した場合も同様である。 3)ゲインは、点 A から見た入力側の抵抗によって設定される。 VG 端子のみ使用した場合、外付け抵抗を R とすると、BTL(VO＋、VO−間)のゲインは、CH1∼3 の場 合、 20log(11kΩ/R)＋7(dB)、CH4 の場合、(20log11kΩ/R)＋14(dB)となる。 また、VIN-VG 間に 11kΩの抵抗を外付けし、VIN 端子から入力した場合、点 A から見た合成抵抗を Rz とすると、Rz=5.5kΩ、ゲインは、 CH1∼CH3：20log(11k/5.5kΩ)＋7 = 13(dB) CH4：20log(11k/5.5kΩ)＋14 = 20(dB) となる。 VG 11kΩ VIN レベル シフト - AMP1 VO+ + - A + VREF VREF1 AMP2 - VSS 11kΩ CH4 の場合のみ VO- + + 11kΩ VREF2 GND ＊2.オフセット電圧について この IC は、レベルシフト回路が内蔵されている。VREF を基準に印加された入力は、CH1∼CH3 場合 (VSS1)/2(V)の電圧を基準に、CH4 の場合、(VSS2-VBE(0.7))/2(V) の電圧を基準に出力される。 No.7237-4/7 LA6544H ブロック図 15.4kΩ 11kΩ VIN2 1 VG1 2 + 15.4kΩ VG2 27 VIN3 26 VG3 25 VIN4 24 VG4 23 MUTE2 22 VCC 11kΩ + 15.4kΩ 28 11kΩ VIN1 3 MUTE1 4 VSS2-OUT 5 VSS2 6 + 27.5kΩ MUTE1 11kΩ + MUTE2 (NC) + 入力段 電源(全 CH) 7 サーマルシャットダウン MUTE1 CH1 出力 ON/OFF FR 10 VO1- 11 VS1 12 VO2+ 13 VO2- 14 VS1 (CH1,2,3)電源 VS2(CH4)電源 レベルシフト VO1+ + レベルシフト VSS1-OUT 9 + レベルシフト 8 MUTE2 CH2,3,4 出力 ON/OFF レベルシフト VSS1 FR 21 VREF-IN 20 VREF-OUT 19 VO4- 18 VO4+ 17 VS2 16 VO3- 15 VO3+ No.7237-5/7 LA6544H 応用回路例 ゲイン設定 FOCUS 入力 1 VIN2 VG2 28 2 VG1 VIN3 27 3 VIN1 VG3 26 ゲイン設定 LOADING 入力 TRACKING 入力 ゲイン設定 MUTE1 4 MUTE1 5 VSS2-OUT VIN4 25 VG4 24 SLED 入力 ゲイン設定 6 VSS2 7 (NC) MUTE2 23 MUTE2 VCC 22 VCC(12V) FR LOADING MOTOR VS(5V) FR 8 VSS1 9 VSS1-OUT 10 VO1+ VREF-IN 21 VREF-OUT 20 VO4- 19 M VREF M 11 VO1- VO4+ 18 12 VS1 VS2 17 13 VO2+ VO3- 16 FOCUS COIL SLED MOTOR TRACKING COIL 14 VO2- VO3+ 15 No.7237-6/7 LA6544H PS No.7237-7/7