BU8750FV コミュニケーション IC 携帯電話用 PLL IC BU8750FV BU8750FV は、CDMA 方式の携帯電話に必要な 9.8304MHz の周波数を供給する PLL シンセサイザ IC です。セットの 仕様に合わせて外部設定により、TCXO を 19.2MHz, 19.68MHz, 19.8MHz の 3 種類から選択いただけます。 !用途 CDMA 携帯電話 !特長 1) 19.2MHz, 19.68MHz, 19.8MHz の 3 種の TCXO を使用可能 2) デジタルロックディテクト回路内蔵 3) C/N が良好 !絶対最大定格（Ta = 25°C） 絶対最大定格 Parameter Symbol Limits Unit 電源電圧 VDD −0.3~+4.5∗1 V グランド・レベル GND 0 V デジタル入力電圧 VDIN GND−0.3~VDD+0.3 V − アナログ入力電圧 VAIN GND−0.3~VDD+0.3 V − Pd 350∗2 mW − IIN −10~+10 mA − Tstg −55~+125 °C − 許容損失 入力電流 保存温度範囲 Other − 電圧基準レベル ∗1 電圧は全て接地端子基準：GND=0V VDD, GND端子はそれぞれすべて同電位に接続してください。 ∗2 Ta=25°C以上で使用する場合は、1°Cにつき3.5mWを減じる。 この値を超えた条件で使用した場合、デバイスを破壊することがあります。 また、通常の動作は保証されません。 !推奨動作条件（Ta 推奨動作条件 = 25°C） Parameter 電源電圧 動作温度 Symbol Min. Typ. Max. Unit VDD 2.7 VDD 2.85 Topr Ta Condition 3.0 3.3 V 動作保証 3.0 3.15 V 性能保証 −40 25 90 °C 動作保証 −30 25 85 °C 性能保証 BU8750FV コミュニケーション IC !ブロックダイアグラム VCC 13 14 TCXO_N 512 1025 50kΩ TCXOIN 1 500/1025/4125 12 CHIPx8 256/512/2048 分周器2 分周器1 POFF 2 PLLOFF 4 SY1 8 SY2 9 分周器1,2 PD, LPF, VCO, LD PD LPF VCO 5 LO1 SYNTH CTL 6 LO2 10 LD VCC 7 GND 11 GND 3 LD !ピン配置 TCXOIN 1 POFF 2 GND 3 PLLOFF 4 14 TCXO_N 13 VCC 12 CHIPx8 11 GND LO1 5 10 LD LO2 6 9 SY2 VCC 7 8 SY1 BU8750FV コミュニケーション IC !各端子説明 Pin No. Pin name I/O Type Circuit 1 TCXOIN I CMOS C 100pFでACカップリング 2 POFF I CMOS D "L"でスタンバイ 3 GND − PWR − GND 4 PLLOFF I CMOS D "L"でCHIPx8はOFF, "H"でON 5 LO1 − AN B 通常対GNDに0.01µF (TCXO=19.2MHz), または 2.2nF (TCXO=19.68MHz, 19.8MHz)接続 6 LO2 − AN B 通常オープン (TCXO=19.2MHz), または 対VCCに75kΩ (TCXO=19.68MHz, 19.8MHz)接続 7 VCC − PWR − VCC 8 SY1 I CMOS D CHIPx8シンセサイザコントロール入力1 9 SY2 I CMOS D CHIPx8シンセサイザコントロール入力2 10 LD O CMOS E CHIPx8ロックディテクト出力 11 GND − PWR − GND 12 CHIPx8 O CMOS A 9.8304MHz出力 13 VCC − PWR − VCC 14 TCXO_N O CMOS A TCXOバッファ出力 Descriptions !端子回路図 VDD A INNER OUT B C INNER IN VSS D VDD INNER E OUT IN INNER VSS VSS BU8750FV コミュニケーション IC !電気的特性 デジタル DC 特性（特に指定のない限り VDD =2.7∼3.3V, VSS=0V, Ta = 25°C） Parameter Symbol Min. Typ. Max. Unit 高レベル入力電圧 VIH 0.8VDD − − V ∗1 低レベル入力電圧 VIL − − 0.2VDD V ∗1 高レベル入力電流 IIH − − 10 µA VIH=DVDD∗1 低レベル入力電流 IIL −10 − − µA VIL=0V∗1 高レベル出力電圧 VOH VDD−0.5 − − V IOH=1mA∗2 低レベル出力電圧 VOL − − 0.5 V IOL=1mA∗2 低レベル出力電圧 VOL − − 0.5 V IOL=1mA∗3 Conditions ∗1 ロジック入力端子に適用。 ∗2 ロジック出力端子に適用。 ∗3 オープンドレイン端子 (LD pin) に適用。 消費電流 Parameter Symbol Min. Typ. Max. Unit スタンバイ電流 IDD1 − − 10 µA 動作消費電流1 IDD2 − − 2 mA POFF="H", PLLOFF="L" 動作消費電流2 IDD3 − − 5 mA POFF="H", PLLOFF="H" Conditions POFF="L", PLLOFF="L" ∗ IDD電流は、出力ドライブ分を含みません。 IDD電流は、クロックを入力させながら、他のデジタル入力端子をVDDまたはVSSにつないだ状態で測定されます。 CHIPx8 Parameter Typ. Max. Unit − 19.2 − MHz TCXOIN=19.2MHz, PLL方式 − 19.68 − MHz TCXOIN=19.68MHz, PLL方式 − 19.68 − MHz TCXOIN=19.68MHz, デジタル分周方式 − 19.8 − MHz TCXOIN=19.8MHz, PLL方式 fox8 − 9.8304 − MHz ∗2 Tsx8 − − 6 ms 電源ON, 10%~90%, CL=15pF Trx8 − − 3 ms 電源電圧変動 50mVPP∗3 CN1x8 40 − − dBc/Hz ∆f=1kHz∗3 CN2x8 45 − − dBc/Hz ∆f=10kHz∗3 CN3x8 80 − − dBc/Hz ∆f=100kHz∗3 Symbol 入力周波数∗1 fintcxo 出力周波数 安定時間 C/N Min. ∗1 TCXOIN入力周波数f=19.2MHz, 19.68MHz, 19.8MHzに対応可能。 ∗2 このLSIはSY1,SY2を制御することにより19.2, 19.68, 19.8MHzのTCXOの対応することができます。 また、PLLにてクロック生成、デジタル分周にてクロック生成するかを選択することができます。 その際のそれぞれの分周比は下表のようになります。 ∗3 19.2MHz, 19.8MHz PLL方式に適用。 CHIPx8 シンセサイザコントロール FTCXOIN [MHz] 分周比 SY1 SY2 分周器1 分周器2 Low Low 19.2 (PLL方式) 1/256 1/500 High Low 19.68 (PLL方式) 1/512 1/1025 High High 19.68 (デジタル分周方式) Low High 19.8 (PLL方式) − − 1/2048 1/4125 Conditions BU8750FV コミュニケーション IC TCXOIN 入力回路 Parameter 入力電圧 TCXOIN直流入力抵抗 Typ. Min. Symbol Unit Max. VinTCXO 0.4 − VDD VPP Zdcin 30 50 − kΩ Conditions ∗1, ∗2, ∗3 − ∗1 入力周波数fintcxo=19.2MHz,19.68MHz,19.8MHzに対応可能。 ∗2 LSI外部のキャパシタによりACカップリングして入力。 ∗3 信号源インピーダンス50Ωで測定。 !タイミングチャート TCXO_N のタイミング 1/fintcxo tr tf tr tf TCXO_N H : 90% L : 10% CHIPx8 のタイミング (PLL 使用時) 1/fox8 CHIPx8 H : 90% L : 10% CHIPx8 のタイミング (デジタル分周時) TCXOIN 19.68MHz 1 2 3 4 511 512 513 514 1023 50.8ns CHIPx8 9.8304MHz 1 2 256 257 1 1025 2 3 1024 101.6ns 512 1 TCXOIN=19.68MHzのとき上記パターンでデジタル分周行います。 このときのCHIPx8の周波数 (fCHIPx8) は fCHIPx8=19.68∗512/1025=9.8304MHz となります。 タイミング項目 Parameter クロック上昇時間 クロック下降時間 デューティ誤差 ∗ Symbol Min. Typ. Max. Unit Conditions tr (CHIPx8) − − 6 ns 10%−90%, CL=15pF tr (TCXO_N) − − 6 ns 10%−90%, CL=10pF tr (CHIPx8) − − 6 ns 10%−90%, CL=15pF tf (TCXO_N) − − 6 ns 10%−90%, CL=10pF tDERR (CHIPx8) 40 − 60 % 50%−50%, CL=15pF ∗ tDERR (TCXO_N) 40 − 60 % 50%−50%, CL=10pF ∗ TCXOIN端子にはデューティ比50%の入力を印加。 BU8750FV コミュニケーション IC LD 出力条件 POFF PLLOFF 0 X 1 0 1 CHIPx8のPLL状態 HiZ PLL OFF 1 LD出力 HiZ LOCK HiZ UNLOCK L ◎ 出力はオープンドレイン (プルアップ抵抗 15kΩ) ◎ HiZは高インピーダンスの意 ◎ LOCK, UNLOCKの判定は 分周器1,2の位相差が3π/400以内になったときLOCK 上記以外のときはUNLOCKとして判定します。 !測定回路図 100pF 1 TCXOIN TCXO_N TCXO_N 14 50Ω 2 POFF 3 GND POFF 4 PLLOFF PLLOFF VCC 13 0.1µF CHIPx8 12 CHIPx8 GND 11 VCC CLO VCC 5 LO1 LD 10 6 LO2 SY2 9 SY2 7 VCC SY1 8 SY1 15kΩ RLO 0.1µF CLO : 0.01µF (19.2MHz PLL方式)、 2.2nF (19.68MHz, 19.8MHz PLL方式) またはOpen (デジタル分周方式) RLO : Open (19.2MHz PLL方式、19.68MHzデジタル分周方式) または75kΩ (19.68MHz, 19.8MHz PLL方式) !外形寸法図（Units : mm） 外形寸法図 1 7 4.4 ± 0.2 8 0.15 ± 0.1 1.15 ± 0.1 0.1 6.4 ± 0.3 5.0 ± 0.2 14 0.65 0.22 ± 0.1 0.3Min. 0.1 SSOP-B14