19-0435; Rev 0; 9/95 IT マルチレンジ、+5V単一電源、12ビットDAS 12ビットバスインタフェース付 概要 _______________________________ 特長 _______________________________ MAX196/MAX198 は 、 +5V 単 一 電 源 で 動 作 し 、 最 大 ±10V(MAX196)及び±4V(MAX198)のアナログ入力信号を変 換するマルチレンジの12ビットデータ収集システム(DAS) です。これらのシステムは6個のアナログ入力チャネルを 備え、各チャネルの入力範囲は別々にソフトウェアによっ てプログラムすることができます(MAX196は ±10V、±5V、0V∼+10V及び0V∼+5V、MAX198は ±VREF、±VREF/2、0V∼+VREF及び0V∼+VREF/2)。このレン ジ切換えにより、有効ダイナミックレンジが14ビットに拡 張され、また±12V、±15Vや4mA∼20mA駆動のセンサー を+5V単一電源駆動のシステムにインタフェースすること が可能になります。さらにこれらのコンバータは±16.5Vの フォルト保護機能を備えているため、他のチャネルで障害 が発生しても選択されたチャネルの変換結果には影響しま せん。その他の特長としては、帯域幅5MHzのトラック/ホー ルド、100kspsのスループットレート、ソフトウェアで選択 可能な内部/外部クロック、内部/外部アクイジション制 御、12ビットパラレルインタフェース、及び4.096Vの内部 リファレンスまたは外部リファレンス等が挙げられます。 ◆ 分解能：12ビット、直線性：1/2LSB プログラム可能な2つのパワーダウンモード(STBYPD、 FULLPD)により、変換と変換の間に低電流のシャット ダウンモードとすることができます。STBYPDモードでは リファレンスバッファがアクティブ状態に維持されるた め、スタートアップ時の遅延を無くすことができます。 MAX196/MAX198は標準マイクロプロセッサ(µP)イン タフェースを採用しています。スリーステートデータI/O ポートは16ビットデータバスで動作するように設定され ており、データアクセス及びバスリリースのタイミング 仕様は一般的なµPとコンパチブルになっています。 ロジック入出力は全てTTL/CMOSコンパチブルです。 MAX196/MAX198は28ピンDIP、ワイドSOP、SSOP(ワイド SOPよりも55%省スペース)及びセラミックSBパッケージで 供給されています。8+4バスインタフェースについては MAX197及びMAX199のデータシートを参照してください。 評価キット(MAX196EVKIT-DIP)は1995年12月に提供されます。 アプリケーション_____________________ ◆ 電源：+5V単一 ◆ 入力範囲はプログラム可能： MAX196：±10V、±5V、0V∼+10V及び0V∼+5V、 MAX198：±VREF、±VREF/2、0V∼+VREF及び 0V∼+VREF/2 ◆ リファレンス：内部4.096V又は外部 ◆ 入力マルチプレクサはフォルト保護付 ◆ アナログ入力チャネル数：6 ◆ 変換時間：6µs、サンプリングレート：100ksps ◆ アクイジション制御：内部又は外部 ◆ 2つのパワーダウンモード ◆ クロック：内部又は外部 型番 _______________________________ PART TEMP. RANGE MAX196ACNI 0°C to +70°C PIN-PACKAGE 28 Narrow Plastic DIP MAX196BCNI MAX196ACWI MAX196BCWI MAX196ACAI MAX196BCAI 0°C to +70°C 0°C to +70°C 0°C to +70°C 0°C to +70°C 0°C to +70°C 28 Narrow Plastic DIP 28 Wide SO 28 Wide SO 28 SSOP 28 SSOP Ordering Information continued at end of data sheet. ピン配置 ____________________________ TOP VIEW CLK 1 28 DGND CS 2 27 V DD D11 3 26 WR D10 4 25 RD D9 5 D8 6 D7 7 MAX196 MAX198 24 INT 23 REF 22 REFADJ 工業制御システム D6 8 21 CH5 ロボット D5 9 20 CH4 データ収集システム D4 10 19 CH3 自動試験機器 D3 11 18 CH2 医療機器 D2 12 17 CH1 テレコミュニケーション ブロック図はデータシートの最後にあります。 D1 13 16 CH0 D0 14 15 AGND DIP/SO/SSOP/Ceramic SB ________________________________________________________________ Maxim Integrated Products 1 MAX196/MAX198 K ATION EVALU BLE AVAILA MAX196/MAX198 マルチレンジ、+5V単一電源、12ビットDAS 12ビットバスインタフェース付 ABSOLUTE MAXIMUM RATINGS VDD to AGND............................................................-0.3V to +7V AGND to DGND.....................................................-0.3V to +0.3V REF to AGND..............................................-0.3V to (VDD + 0.3V) REFADJ to AGND.......................................-0.3V to (VDD + 0.3V) Digital Inputs to DGND...............................-0.3V to (VDD + 0.3V) Digital Outputs to DGND ............................-0.3V to (VDD + 0.3V) CH0–CH5 to AGND ..........................................................±16.5V Continuous Power Dissipation (TA = +70°C) Narrow Plastic DIP (derate 14.29mW/°C above +70°C)....1143mW Wide SO (derate 12.50mW/°C above +70°C)..............1000mW SSOP (derate 9.52mW/°C above +70°C) ......................762mW Narrow Ceramic SB (derate 20.00mW/°C above +70°C)..1600mW Operating Temperature Ranges MAX196_C_ I/MAX198_C_ I .................................0°C to +70°C MAX196_E_ I/MAX198_E_ I ...............................-40°C to +85°C MAX196_MYI/MAX198_MYI.............................-55°C to +125°C Storage Temperature Range .............................-65°C to +150°C Lead Temperature (soldering, 10sec) .............................+300°C Stresses beyond those listed under “Absolute Maximum Ratings” may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability. ELECTRICAL CHARACTERISTICS (VDD = 5V ±5%; unipolar/bipolar range; external reference mode, VREF = 4.096V; 4.7µF at REF pin; external clock, fCLK = 2.0MHz with 50% duty cycle; TA = TMIN to TMAX; unless otherwise noted. Typical values are at TA = +25°C.) PARAMETER SYMBOL CONDITIONS MIN TYP MAX UNITS ACCURACY (Note 1) Resolution 12 Integral Nonlinearity INL Differential Nonlinearity DNL ±1/2 MAX196B/MAX198B ±1 ±1 Unipolar Offset Error Bipolar Channel-to-Channel Offset Error Matching MAX196A/MAX198A ±3 MAX196B/MAX198B ±5 MAX196A/MAX198A ±5 MAX196B/MAX198B ±0.1 Bipolar ±0.5 Unipolar Bipolar LSB LSB LSB ±10 Unipolar Gain Error (Note 2) Gain Temperature Coefficient (Note 2) Bits MAX196A/MAX198A LSB MAX196A/MAX198A ±7 MAX196B/MAX198B ±10 MAX196A/MAX198A ±7 MAX196B/MAX198B LSB ±10 Unipolar 3 Bipolar 5 ppm/°C DYNAMIC SPECIFICATIONS (10kHz sine-wave input, ±10Vp-p (MAX196) or ±4.096Vp-p (MAX198), fSAMPLE = 100ksps) Signal-to-Noise + Distortion Ratio SINAD Total Harmonic Distortion THD Spurious-Free Dynamic Range SFDR MAX196A/MAX198A 70 MAX196B/MAX198B 69 Up to the 5th harmonic dB -85 80 -78 dB dB Channel-to-Channel Crosstalk 50kHz, VIN = ±5V (MAX196) or ±4V (MAX198) (Note 3) Aperture Delay External CLK mode/external acquisition control 15 ns External CLK mode/external acquisition control <50 ps 10 ns Aperture Jitter 2 Internal CLK mode/internal acquisition control (Note 4) -86 _______________________________________________________________________________________ dB マルチレンジ、+5V単一電源、12ビットDAS 12ビットバスインタフェース付 MAX196/MAX198 ELECTRICAL CHARACTERISTICS (continued) (VDD = 5V ±5%; unipolar/bipolar range; external reference mode, VREF = 4.096V; 4.7µF at REF pin; external clock, fCLK = 2.0MHz with 50% duty cycle; TA = TMIN to TMAX; unless otherwise noted. Typical values are at TA = +25°C.) PARAMETER SYMBOL CONDITIONS MIN TYP MAX UNITS 3 µs ANALOG INPUT Track/Hold Acquisition Time fCLK = 2.0MHz -3dB rolloff Small-Signal Bandwidth ±10V or ±VREF range 5 ±5V or ±VREF/2 range 2.5 0V to 10V or 0V to VREF range 2.5 0V to 5V or 0V to VREF/2 range Unipolar MAX198 Input Voltage Range (see Table 3) VIN MAX196 Bipolar MAX198 Unipolar MAX196 1.25 0 MAX196 IIN MAX196 Bipolar MAX198 ∆VIN ∆IIN Input Resistance Input Capacitance 10 0 5 0 VREF 0 VREF/2 -10 10 -5 5 -VREF VREF -VREF/2 VREF/2 V 720 0V to 10V range 0V to 5V range 360 MAX198 Input Current MHz 0.1 10 ±10V range -1200 720 ±5V range -600 360 ±VREF range -1200 10 ±VREF/2 range -600 10 Unipolar 21 Bipolar 16 (Note 5) µA kΩ 40 pF 4.116 V INTERNAL REFERENCE REF Output Voltage REF Output Tempco (Contact Maxim Applications for guaranteed temperature drift specifications) Output Short-Circuit Current Load Regulation VREF TC VREF TA = +25°C 4.096 15 MAX196_E/MAX198_E 30 MAX196_M/MAX198_M 40 0mA to 0.5mA output current (Note 6) Capacitive Bypass at REF REFADJ Adjustment Range ppm/°C 30 mA 10 mV 4.7 REFADJ Output Voltage Buffer Voltage Gain 4.076 MAX196_C/MAX198_C 2.465 With recommended circuit (Figure 1) µF 2.500 2.535 V ±1.5 % 1.6384 V/V _______________________________________________________________________________________ 3 MAX196/MAX198 マルチレンジ、+5V単一電源、12ビットDAS 12ビットバスインタフェース付 ELECTRICAL CHARACTERISTICS (continued) (VDD = 5V ±5%; unipolar/bipolar range; external reference mode, VREF = 4.096V; 4.7µF at REF pin; external clock, fCLK = 2.0MHz with 50% duty cycle; TA = TMIN to TMAX; unless otherwise noted. Typical values are at TA = +25°C.) PARAMETER SYMBOL CONDITIONS MIN TYP MAX UNITS 4.18 V REFERENCE INPUT (buffer disabled, reference input applied to REF pin) Input Voltage Range 2.4 VREF = 4.18V Input Current Input Resistance Normal, or STANDBY power-down mode FULL power-down mode 10 kΩ FULL power-down mode 5 MΩ VDD - 50mV VDD V 4.75 5.25 Normal mode, bipolar ranges Supply Current Power-Supply Rejection Ratio (Note 8) IDD PSRR µA 1 Normal, or STANDBY power-down mode REFADJ Threshold for Buffer Disable POWER REQUIREMENTS Supply Voltage 400 18 Normal mode, unipolar ranges 6 10 STANDBY power-down mode 700 850 FULL power-down mode (Note 7) 60 120 External reference = 4.096V ±0.1 ±1/2 Internal reference ±1/2 V mA µA LSB TIMING Internal Clock Frequency fCLK External Clock Frequency Range fCLK tACQI Acquisition Time tACQE Conversion Time tCONV CCLK = 100pF 1.25 1.56 0.1 Internal acquisition External CLK 3.0 Internal CLK 3.0 External acquisition (Note 9) After FULLPD or STBYPD 6.0 Internal CLK, CCLK = 100pF 6.0 5.0 7.7 To 0.1mV REF bypass capacitor fully discharged 10.0 100 62 Power-up (Note 10) Reference Buffer Settling MHz µs 5 External CLK Internal CLK, CCLK = 100pF Bandgap Reference Start-Up Time MHz 2.0 3.0 External CLK Throughput Rate 2.00 CREF = 4.7µF CREF = 33µF µs ksps 200 µs 8 60 ms DIGITAL INPUTS (D7–D0, CLK, RD, WR, CS) (Note 11) Input High Voltage VINH Input Low Voltage VINL 2.4 Input Leakage Current IIN VIN = 0V or VDD Input Capacitance CIN (Note 5) 4 _______________________________________________________________________________________ V 0.8 V ±10 µA 15 pF マルチレンジ、+5V単一電源、12ビットDAS 12ビットバスインタフェース付 (VDD = 5V ±5%; unipolar/bipolar range; external reference mode, VREF = 4.096V; 4.7µF at REF pin; external clock, fCLK = 2.0MHz with 50% duty cycle; TA = TMIN to TMAX; unless otherwise noted. Typical values are at TA = +25°C.) PARAMETER SYMBOL CONDITIONS MIN TYP MAX UNITS 0.4 V 15 pF DIGITAL OUTPUTS (D11–D0, INT) Output Low Voltage VOL VDD = 4.75V, ISINK = 1.6mA Output High Voltage VOH VDD = 4.75V, ISOURCE = 1mA Three-State Output Capacitance COUT (Note 5) VDD - 1 V TIMING CHARACTERISTICS (VDD = 5V ±5%; unipolar/bipolar range; external reference mode, VREF = 4.096V; 4.7µF at REF pin; external clock, fCLK = 2.0MHz with 50% duty cycle; TA = TMIN to TMAX; unless otherwise noted.) PARAMETER SYMBOL CONDITIONS MIN TYP MAX UNITS CS Pulse Width tCS 80 ns WR Pulse Width tWR 80 ns CS to WR Setup Time tCSWS 0 ns CS to WR Hold Time tCSWH 0 ns CS to RD Setup Time tCSRS 0 ns CS to RD Hold Time tCSRH 0 CLK to WR Setup Time tCWS 100 ns CLK to WR Hold Time tCWH 50 ns ns Data Valid to WR Setup tDS 60 Data Valid to WR Hold tDH 0 RD Low to Output Data Valid tDO Figure 2, CL = 100pF (Note 12) 120 ns RD High to Output Disable tTR (Note 13) 70 ns RD Low to INT High Delay tINT1 120 ns Note 1: Note 2: Note 3: Note 4: Note 5: Note 6: Note 7: Note 8: Note 9: Note 10: Note 11: Note 12: Note 13: ns ns Accuracy specifications tested at VDD = 5.0V. Performance at power-supply tolerance limits guaranteed by Power-Supply Rejection test. Tested for the ±10V (MAX196) and ±4.096V (MAX198) input ranges. External reference: VREF = 4.096V, offset error nulled, ideal last code transition = FS - 3/2LSB. Ground “on” channel; sine wave applied to all “off” channels. Maximum full-power input frequency for 1LSB error with 10ns jitter = 3kHz. Guaranteed by design. Not tested. Use static loads only. Tested using internal reference. PSRR measured at full-scale. External acquisition timing: starts at data valid at ACQMOD = low control byte; ends at rising edge of WR with ACQMOD = high control byte. Not subject to production testing. Provided for design guidance only. All input control signals specified with tR = tF = 5ns from a voltage level of 0.8V to 2.4V. tDO is measured with the load circuits of Figure 2 and defined as the time required for an output to cross 0.8V or 2.4V. tTR is defined as the time required for the data lines to change by 0.5V. _______________________________________________________________________________________ 5 MAX196/MAX198 ELECTRICAL CHARACTERISTICS (continued) 標準動作特性 _______________________________________________________________ (TA = +25°C, unless otherwise noted.) 0 -60 -80 -0.050 -100 -0.100 -120 0 1000 2000 3000 4000 25 MAX196/8-4 0.4 VDD = 5V ±0.25V 0.2 VREF (V) PSRR (LSB) REF CHANNEL-TO-CHANNEL OFFSET-ERROR MATCHING vs. TEMPERATURE 100Hz -0.2 0.18 0.16 0.14 0.12 0.10 -70 -50 -30 -10 10 30 50 70 90 110 130 CHANNEL-TO-CHANNEL GAIN-ERROR MATCHING vs. TEMPERATURE 0.33 CHANNEL-TO-CHANNEL GAIN-ERROR MATCHING (LSB) MAX196/8-6 CHANNEL-TO-CHANNEL OFFSET-ERROR MATCHING (LSB) 0 -0.6 -70 -50 -30 -10 10 30 50 70 90 110 130 TEMPERATURE (°C) 5 25 45 65 85 105 125 TEMPERATURE (°C) TEMPERATURE (°C) 120Hz -0.4 4.080 0.20 100 POWER-SUPPLY REJECTION RATIO vs. TEMPERATURE 4.090 -55 -35 -15 10 INPUT FREQUENCY (kHz) 4.095 AV = 1.6384 +2.5V INTERNAL REFERENCE REFADJ 10.5 1 50 FREQUENCY (kHz) REFERENCE OUTPUT VOLTAGE (VREF) vs. TEMPERATURE 4.085 11.0 10.0 0 DIGITAL CODE 4.100 11.5 MAX196/8-5 0.050 -40 MAX196/8-7 AMPLITUDE (dB) 0.150 0.100 -0.150 6 fSAMPLE = 100kHz EFFECTIVE NUMBER OF BITS fTONE = 10kHz fSAMPLE = 100kHz -20 12.0 MAX196/8-2 0.200 EFFECTIVE NUMBER OF BITS vs. INPUT FREQUENCY FFT PLOT 0 MAX196/8-1 0.250 MAX196/8-3 INTEGRAL NONLINEARITY vs. DIGITAL CODE INTEGRAL NONLINEARITY (LSB) MAX196/MAX198 マルチレンジ、+5V単一電源、12ビットDAS 12ビットバスインタフェース付 0.32 0.31 0.30 0.29 0.28 0.27 -70 -50 -30 -10 10 30 50 70 90 110 130 TEMPERATURE (°C) _______________________________________________________________________________________ マルチレンジ、+5V単一電源、12ビットDAS 12ビットバスインタフェース付 端子 1 名称 機 能 CLK クロック入力。外部クロックモードでは、CLKをTTL/CMOSコンパチブルのクロックで駆動してください。内 部クロックモードでは、このピンとグランドの間にコンデンサ(CCLK)を接続し、内部クロック周波数を設定し てください(CCLK = 100pFの時、fCLK = 1.56MHz typ)。 チップセレクト。アクティブロー。 2 CS 3–14 D11–D0 15 AGND 16–21 CH0–CH5 アナログ入力チャネル 22 REFADJ バンドギャップ電圧リファレンス出力/外部調整ピン。0.01µFのコンデンサでAGNDにバイパスしてください。 REFピンで外部リファレンスを使用する場合はVDDに接続してください。 23 REF リファレンスバッファ出力/ADCリファレンス入力。内部リファレンスモードでは、リファレンスバッファは 公称4.096Vの出力を提供します(REFADJで外部調整可能)。外部リファレンスモードでは、REFADJをVDDにす ることで内部バッファをディセーブルしてください。 24 INT INTは、変換が完了して出力データが準備できるとローになります。 25 RD CSがローの時、RDの立下がりエッジがデータバスの読取り動作をイネーブルします。 26 WR 内部アクイジションモードでCSがローの場合、WRの立上がりエッジで設定データがラッチされ、アクイジション と変換サイクルが開始されます。外部アクイジションモードでCSがローの場合、WRの最初の立上がりエッジで アクイジションが開始され、WRの2番目の立上がりエッジでアクイジションが完了し、変換サイクルが開始されます。 27 VDD +5V電源。0.1µFのコンデンサでAGNDにバイパスしてください。 28 DGND スリーステートディジタルI/O、D11 = MSB アナロググランド ディジタルグランド 詳細 _______________________________ +5V コンバータの動作 510k 100k REFADJ 0.01µF MAX196/MAX198は、マルチレンジのフォルト保護ADC で、逐次比較法及び内蔵の入力トラック/ホールド(T/H) 回路を用いることでアナログ信号を12ビットのディジ タル出力に変換します。出力フォーマットは12ビット パラレルのため、マイクロプロセッサ(µP)と容易にイン タフェースできます。図3にMAX196/MAX198の最も シンプルな構成を示します。 MAX196 MAX198 24k 図1. リファレンス調整回路 アナログ入力トラック/ホールド +5V 3k DOUT 3k CLOAD DOUT CLOAD a) High-Z to VOH and VOL to VOH b) High-Z to VOL and VOH to VOL 図2. イネーブル時間用の負荷回路 内部アクイジション制御モード(制御ビットD5を0に設 定)では、T/HはWRの立上がりエッジでトラックモード に入り、内部設定されたアクイジションインターバル (6 クロックサイクル)が終了するとホールドモードに入 ります。バイポーラモード及びユニポーラモード (MAX196のみ)では、最大変換レートでの変換精度を維 持するために、1.5µs以内でセトリングする低インピー ダンスの入力ソースが必要です。 MAX198がユニポーラモードに設定されている場合は、 入力を低インピーダンスソースで駆動する必要はあり ません。アクイジションタイム(tAZ )はソース出力抵抗 (RS)、チャネル入力抵抗(RIN)及びT/H容量の関数です。 _______________________________________________________________________________________ 7 MAX196/MAX198 端子説明 ___________________________________________________________________ MAX196/MAX198 マルチレンジ、+5V単一電源、12ビットDAS 12ビットバスインタフェース付 アクイジションタイムは次式で計算されます。 0V∼VREFの場合 ---tAZ = 9 x (RS + RIN) x 16pF 0V∼VREF/2の場合 ---tAZ = 9 x (RS + RIN) x 32pF ここでRIN = 7kΩ、tAZは常に2µs以上(0V∼VREF範囲の場 合)又は3µs以上(0V∼VREF/2の場合)です。 外部アクイジション制御モード(D5 = 1)では、T/HはWR の最初の立上がりエッジでトラックモードに入り、D5= 0 で2番目のWRの立上がりエッジを検出するとホールド モードに入ります。「外部アクイジション」の項を参照 してください。 入力帯域幅 ADCの入力トラッキング回路の小信号帯域幅は5MHzで す。2MHzの外部クロック周波数で内部アクイジション 1 CLK DGND 28 100pF µP CONTROL INPUTS 25 RD 26 WR 2 CS 3 4 5 6 7 8 9 10 11 12 13 14 MAX196 MAX198 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 27 VDD 23 REF 22 4.7µF REFADJ 4.7µF 0.01µF 0.01µF INT CH5 CH4 CH3 CH2 CH1 CH0 AGND 24 +5V OUTPUT STATUS 21 20 19 18 17 16 入力範囲及び保護 図4に等価入力回路を示します。フルスケール入力電圧 はリファレンスの電圧(VREF)に依存します。MAX196は スケーリングファクターを用いているため、4.096Vの電 圧リファレンスで±10V、±5V、0V∼+10V及び0V∼+5Vの 入力電圧範囲が可能です(表1)。制御バイトにおける適切 な制御ビット(D3、D4)を設定することによって希望の範 囲をプログラムしてください(表2及び表3)。MAX198は スケーリングファクターを用いていないため、入力電圧 範囲は直接リファレンス電圧に対応します。±V REF 、 ±VREF/2、0V∼VREFまたは0V∼VREF/2の入力電圧範囲に 設定できます(表3)。REFADJに外部リファレンスが印加 された場合、REFでの電圧はVREF = 1.6384 x VREFADJ(2.4V < VREF <4.18V)によって与えられます。 入力チャネルは±16.5Vまで過電圧保護されています。 この保護はパワーダウンモードでも機能します。 VDD = 0Vの場合でも入力抵抗ネットワークによる電流制 限がデバイスを適切に保護します。 ANALOG INPUTS ディジタルインタフェース 15 µP DATA BUS 図3. 動作図 BIPOLAR VOLTAGE REFERENCE S1 UNIPOLAR 5.12k モードを用いることで100kspsのスループットレートが 実現できます。アンダーサンプリング技法を用いるこ とで、高速な過渡現象のディジタル化や、ADCのサンプ リングレートを超える帯域幅の周期的信号の測定が可 能です。必要な周波数帯域内にエイリアシングを発生 させる高周波信号を除くためには、アンチエイリア シング・フィルタ(MAX274/MAX275連続時間フィルタ) をご使用ください。 入力データ(制御バイト)と出力データはスリーステー ト・パラレルインタフェース上で多重化されます。こ のパラレルI/OはµPと容易にインタフェース可能です。 CS、WR及びRDは書込み及び読取り動作を制御します。 CSは標準チップセレクト信号であり、µPはこれによっ てMAX196/MAX198をI/Oポートとしてアドレス指定す ることができます。CSがハイの場合、WR及びRD入力 がディセーブルされ、インタフェースは強制的にハイ インピーダンス状態になります。 OFF R1 CH_ CHOLD S2 T/H OUT ON S3 R2 HOLD TRACK TRACK HOLD S4 S1 = BIPOLAR/UNIPOLAR SWITCH R1 = 12.5kΩ (MAX196) OR 5.12kΩ (MAX198) S2 = INPUT MUX SWITCH R2 = 8.67kΩ (MAX196) OR ∞ (MAX198) S3, S4 = T/H SWITCH 表1. フルスケール及びゼロスケール (MAX196のみ) 範囲 (V) ゼロスケール (V) 0 ~ +5 0 -フルスケール +フルスケール — VREF x 1.2207 0 ~ +10 0 — VREF x 2.4414 ±5 — -VREF x 1.2207 VREF x 1.2207 ±10 — -VREF x 2.4414 VREF x 2.4414 図4. 等価入力回路 8 _______________________________________________________________________________________ マルチレンジ、+5V単一電源、12ビットDAS 12ビットバスインタフェース付 D7 (MSB) D6 D5 D4 D3 D2 D1 D0 (LSB) PD1 PD0 ACQMOD RNG BIP A2 A1 A0 ビット 名 称 MAX196/MAX198 表2. 制御バイトのフォーマット 説 明 7, 6 PD1, PD0 この2つのビットにより、クロック及びパワーダウンモードを選択（表4） 5 ACQMOD 0=内部制御アクイジション（6クロックサイクル） 、1=外部制御アクイジション 4 RNG 3 BIP 2, 1, 0 A2, A1, A0 入力でのフルスケール電圧範囲の選択（表3） ユニポーラもしくはバイポーラ変換モードの選択（表3） 入力マルチプレクサでのオンチャネルを選択するアドレスビット（表5） 表3. 範囲及び極性の選択 表4. クロック及びパワーダウンの選択 BIP RNG 入力範囲 (V) (MAX196) 入力範囲 (V) (MAX198) 0 0 0~5 0 1 1 1 デバイスモード PD1 PD0 0 0 通常動作/外部クロックモード 0 ~ VREF/2 0 1 通常動作/内部クロックモード 0 ~ 10 0 ~ VREF 1 0 0 ±5 ±VREF/2 スタンバイパワーダウン(STBYPD)： クロックモードは影響されません 1 ±10 ±VREF 1 1 フルパワーダウン(FULLPD)： クロックモードは影響されません 表5. チャネル選択 A2 A1 A0 CH0 0 0 0 ∗ 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 CH1 CH2 CH3 CH4 CH5 ∗ ∗ ∗ ∗ ∗ _______________________________________________________________________________________ 9 MAX196/MAX198 マルチレンジ、+5V単一電源、12ビットDAS 12ビットバスインタフェース付 入力フォーマット この場合、書込みパルスによってアクイジションイン ターバルが開始され、その継続時間は内部的に決められ ます。この6クロックサイクルのアクイジションインター バル(fCLK = 2MHzの時3µs)が終了すると変換が開始されま す（図5を参照） 。 制御バイトは書込みサイクル中にデバイスの D7∼D0 ピンにラッチされます。表2に制御バイトのフォーマット を示します。 出力データフォーマット 外部アクイジション 出力データフォーマットはユニポーラモードではバイナ リ、バイポーラモードでは2の補数形式のバイナリです。 出力データの読取り中は、CS及びRDはローでなければ なりません。 サンプリングアパーチャを正確に制御したい場合、及び(又 は)アクイジションタイムと変換時間を別々に制御したい場 合は、外部アクイジションタイミングモードを使用してく ださい。この場合、ユーザは2つの別々の書込みパルスに よってアクイジション及び変換開始を制御します。 ACQMOD = 1とした最初のパルスが長さ未定のアクイジ ションインターバルを開始します。ACQMOD = 0とした 2番目の書込みパルスがアクイジションを終了させ、WRの 立上がりエッジで変換を開始します(図6)。しかし、2番目 の制御バイトがACQMOD = 1を含んでいる場合は、長さ未 定のアクイジションインターバルが再スタートします。 変換開始方法 変換は書込み動作で開始されます。書込み動作によって マルチプレクサのチャネルが選択され、MAX196/MAX198 の入力範囲がユニポーラ又はバイポーラに設定されます。 書込パルス(WR + CS)はアクイジションインターバルを開 始させることもできますし、アクイジションと変換をまと めて開始させることもできます。サンプリングインターバル はアクイジションインターバルの完了時に始まります。 入力制御バイトのACQMODビットにより、信号の取込み 方法は内部又は外部アクイジションのいずれかを選択で きるようになっています。クロックまたはアクイジション モードが内部の場合も外部の場合も、変換時間は12クロック サイクル続きます。 入力マルチプレクサのアドレスビットは、1番目と2番目 の書込みパルスが同一の値でなければなりません。パワー ダウンモードビット(PD0、PD1)の値は、2番目の書込み パルスで新しくすることができます(「パワーダウンモー ド」を参照)。 変換結果の読取り 変換サイクル中に新しい制御バイトを書込むと、変換が 中止され、新しいアクイジションインターバルが開始さ れます。 変換が終わり有効な結果が得られたことをµPに知らせる ためのフラグは、標準的な割込み信号INTによって行われ ます。変換が完了して出力データの準備ができるとINTは ローになります(図5及び図6)。そして最初の読取りサイ クル又は新しい制御バイトの書込みが行われるとハイに 戻ります。 内部アクイジション ACQMODビットがクリアされた(ACQMOD = 0)制御ビット を書込むことで内部アクイジションを選択できます 。 tCS CS tACQI tCSWS tCSRH tCSRS tCSWH tWR tCONV WR tDH tDS CONTROL BYTE D7–D0 ACQMOD ="0" tINT1 INT RD tTR tD0 HIGH-Z DOUT DATA VALID 図5. 内部アクイジションモードを用いた場合の変換タイミング 10 ______________________________________________________________________________________ HIGH-Z マルチレンジ、+5V単一電源、12ビットDAS 12ビットバスインタフェース付 MAX196/MAX198 tCSRS tCS tCSRH CS tCSWS tWR tACQI tCSHW tCONV WR tDH tDS CONTROL BYTE ACQMOD = "1" D7–D0 CONTROL BYTE ACQMOD = "0" tINT1 INT RD tD0 tTR DATA VALID DOUT 図6. 外部アクイジションモードを用いた場合の変換タイミング MAX196/MAX198は内部又は外部クロックで動作しま す。制御ビット(D6、D7)によって内部又は外部クロッ クを選択します。いったん希望のクロックモードが選 択されると、これらのビットを変更してパワーダウン モードをプログラムしてもクロックモードへの影響は ありません。いずれのモードの場合も内部及び外部 アクイジションが可能です。パワーアップ時には外部 クロックモードが選択されます。 内部クロックモード 内部クロックモードを選択することで、SAR変換クロック を駆動する役目からµPを解放できます。このモードを 選択するには、制御バイトでD7 = 0、D6 = 1とします。 CLKピンとグランドの間に100pFのコンデンサを接続す ると、クロックの公称周波数は1.56MHzになります。 図7に内部クロックの周期と外付コンデンサの容量の間 の直線的な関係を示します。 外部クロックモード 外部クロックモードを選択するには、制御バイトでD7 = 0、D6 = 0とします。図8に内部及び外部アクイジション モードにおけるCLKとWRのタイミング関係を示します (外部クロックの場合)。適正動作を行うためにデュー INTERNAL CLOCK PERIOD (ns) クロックモード 2000 1500 1000 500 0 0 50 100 150 200 250 300 350 CLOCK PIN CAPACITANCE (pF) 図7. 内部クロックの周期対クロックピンの容量 ティサイクルが45%∼55%で周波数が100kHz∼2.0MHz の外部クロックが必要です。100kHz以下のクロック周 波数で動作させることは、ホールドコンデンサの両端 の電圧を低下させることになり、その結果性能の低下 が生じます。 ______________________________________________________________________________________ 11 MAX196/MAX198 マルチレンジ、+5V単一電源、12ビットDAS 12ビットバスインタフェース付 ACQUISITION STARTS ACQUISITION ENDS CONVERSION STARTS CLK tCWS WR ACQMOD = "0" tCWH WR GOES HIGH WHEN CLK IS HIGH ACQUISITION ENDS ACQUISITION STARTS CONVERSION STARTS CLK WR ACQMOD = "0" WR GOES HIGH WHEN CLK IS LOW 図8a. 外部クロック及びWRのタイミング(内部アクイジションモード) ACQUISITION ENDS ACQUISITION STARTS CONVERSION STARTS CLK tCWS tDH WR ACQMOD = "0" ACQMOD = "1" WR GOES HIGH WHEN CLK IS HIGH ACQUISITION STARTS ACQUISITION ENDS CONVERSION STARTS CLK tCWH tDH WR ACQMOD = "1" WR GOES HIGH WHEN CLK IS LOW ACQMOD = "0" 図8b. 外部クロック及びWRのタイミング(外部アクイジションモード) 12 ______________________________________________________________________________________ マルチレンジ、+5V単一電源、12ビットDAS 12ビットバスインタフェース付 REF パワーオンリセット パワーアップ時には、内部のパワーオンリセット回路が INTをハイに設定し、デバイスを通常動作/外部クロック モードに設定します。外部クロックモード設定の回路で 内部クロックが外部クロックドライバの負荷になること を防ぐために、この設定が選択されています。 REF入力を直接使用する場合は、REFADJをV DDに接続す ることで内部バッファをディセーブルしてください。 REFADJ入力を使用することでリファレンスを外部でバッ ファする必要がなくなります。リファレンスをREFADJに 印加する場合は、0.01µFのコンデンサでREFADJをAGND にバイパスしてください。 4.096V 4.7µF CREF MAX196 MAX198 AV = 1.638 REFADJ 25 0.01µF 10k 内部又は外部リファレンス MAX196/MAX198は内部リファレンス又は外部リファレン スのどちらでも動作します。外部リファレンスはREFピン 又はREFADJピンに接続することができます(図9)。 26 MAX196/MAX198 アプリケーション情報 _________________ 2.5V 図9a. 内部リファレンス REF 26 4.096V 4.7µF CREF MAX196 MAX198 AV = 1.638 VDD REFADJ 2.5VのリファレンスでREFピンに4.096Vが供給されるよう に、REFADJの内部バッファの利得は1.6384にトリミング されています。 25 10k 2.5V 内部リファレンス 内部で2.50Vにトリミングされたリファレンスが、 REFADJバッファで増幅されてREFで4.096Vを提供しま す。4.7µFコンデンサでREFピンをAGNDにバイパスし、 0.01µFでREFADJピンをAGNDにバイパスしてください。 図1に示すリファレンス調整回路を用いることで、内部リ ファレンス電圧は±1.5%(±65 LSB)の範囲で調整可能です。 図9b. 外部リファレンス(REFでのリファレンス) REF 26 4.7µF CREF MAX196 MAX198 外部リファレンス REFとREFADJでの入力インピーダンスはDC電流に対して 最低10kΩです。変換中は、REFの外部リファレンスは 400µAのDC負荷電流を供給できねなければならず、出力 インピーダンスは10Ω以下でなければなりません。リファ レンスの出力インピーダンスがこれより高い場合あるい はノイズが大きい場合は、4.7µFコンデンサを用いてREF の近くでAGNDにバイパスしてください。 REFピンでの外部リファレンス電圧が4.096Vより低い場 合、又はREFADJピンでの外部リファレンス電圧が2.5Vよ り低い場合は、LSB値(FS/4096)に対するRMSノイズの比 が増加し、性能が劣化します(有効ビット数の減少)。 4.096V AV = 1.638 REFADJ 10k 25 2.5V 0.01µF 2.5V 図9c. 外部リファレンスが内部リファレンスをオーバ ドライブ パワーダウンモード 電力を節約するために、変換と変換の間はコンバータを 低電流シャットダウンモードにすることができます。 STBYPD及びFULLPDの2つのプログラム可能なパワーダ ウンモードがあります。入力制御バイトのPD0及びPD1 ______________________________________________________________________________________ 13 MAX196/MAX198 マルチレンジ、+5V単一電源、12ビットDAS 12ビットバスインタフェース付 をプログラミングすることでSTBYPD又はFULLPDを選択 してください。パワーダウンの実行は変換が終了してか ら初めて有効となります。どのパワーダウンモードにお いてもインタフェースはアクティブ状態を維持し、変換 結果の読取りが可能です。入力の過電圧保護機能は全て のパワーダウンモードでアクティブです。デバイスは、 書込み中に起きるWRの最初の立下がりエッジで通常動作 に戻ります。 パワーダウンモードの選択 STBYPDモードではバンドギャップリファレンス及びリ ファレンスバッファはアクティブを維持し、REFピンの 4.7µFコンデンサの電圧は維持されます。これはパワー ダウン時間の長さにかかわらず決して劣化することの ない“直流”状態であり、このモードでは、スタート 遅延なくどんなサンプリングレートでも使用すること ができます。 しかし、FULLPDモードではバンドギャップリファレン スのみがアクティブです。この場合はREFとAGNDの間 に33µFのコンデンサを接続することで、変換と変換の 間のリファレンス電圧を維持するとともに、バッファ がイネーブル/ディセーブルされた時のトランジェント を低減してください。変換前にリファレンスが回復で きるよう、余分のアクイジションタイムを追加せずに 達成できる最低のスループットレートは1kspsです。こ OUTPUT CODE FULL-SCALE TRANSITION 11... 111 1 LSB = FS 4096 れにより、パワーダウン終了後に直ちに変換を開始す ることができます。FULLPD中のREFコンデンサの放電 で希望の精度を保てる範囲(1LSB変動以下)を超えた場合 は、変換を開始する前にSTBYPDパワーダウンサイクル を実行してください。リファレンスバッファは 80mV/msのスルーレートでバイパスコンデンサを再充 電すること、及びセトリング時間に50µs必要であるこ とを考慮してください。推奨容量33µFのコンデンサを 用いた場合、スループットレートが10kspsであれば消費 電流は470µA(typ)です。 オートシャットダウン 各変換でSTBYPDを選択するとMAX196/MAX198は各変 換後に自動的にシャットダウンに入り、この場合、次 の変換時のスタートアップ時間は必要ありません。 伝達関数 MAX196/MAX198の出力データコードは、ユニポーラ モードの場合はバイナリで1LSB = (FS/4096)、バイポーラ モードの場合は2の補数形式のバイナリで1LSB = [(2 x ｜FS｜)/4096]です。コード遷移はLSBの整数値とその次 のLSBの整数値の中間点で起こります。図10及び図11は、 それぞれユニポーラ動作及びバイポーラ動作の場合の 入出力(I/O)伝達関数を示します。フルスケール(FS)の値 については表1を参照してください。 OUTPUT CODE 1 LSB = 011... 111 011... 110 11... 110 11... 101 000... 001 000... 000 111... 111 00... 011 100... 010 00... 010 100... 001 00... 001 100... 000 00... 000 0 1 2 FS 3 INPUT VOLTAGE (LSB) 図10. ユニポーラ伝達関数 14 FS - 3/2 LSB -FS 0V INPUT VOLTAGE (LSB) 図11. バイポーラ伝達関数 ______________________________________________________________________________________ +FS - 1 LSB 2FS 4096 マルチレンジ、+5V単一電源、12ビットDAS 12ビットバスインタフェース付 システムの性能を十分に発揮させるためには、プリン ト基板のレイアウトが重要です。最高の性能を得るた めにはグランドプレーンをご使用ください。クロス トーク及びノイズインジェクションを低減するために は、アナログ信号とディジタル信号を別々にしてくだ さい。ディジタルグランドラインをディジタル信号ラ イン同士の間に挟むことで干渉を最小限に抑えること ができます。アナロググランド及びDGNDは、星型構成 でAGNDに接続してください。ノイズを排除するために は、AGNDから電源グランドへのグランドリターンが低 インピーダンスであることを確認し、また、できるだ け短くしてください。ロジックグランドは直接電源に 接続してください。VDDを0.1µF及び4.7µFのコンデンサ でAGNDにバイパスし、高周波及び低周波の変動を最小 限にしてください。電源のノイズが過度に大きい場合 は、図12に示すようにして電源とV DDの間に5Ωの抵抗 を接続してください。 MAX196/MAX198 レイアウト、接地及びバイパス SUPPLY GND +5V 4.7µF R* = 5Ω 0.1µF ** VDD AGND DGND +5V DGND DIGITAL CIRCUITRY MAX196 MAX198 * OPTIONAL ** CONNECT AGND AND DGND WITH A GROUND PLANE OR A SHORT TRACE 図12. 電源の接地 ブロック図 _________________________________________________________________ REF CH5 CH4 CH3 CH2 CH1 CH0 SIGNAL CONDITIONING BLOCK & OVERVOLTAGE TOLERANT MUX REFADJ AV = 1.638 10k +2.5V REFERENCE T/H CHARGE REDISTRIBUTION 12-BIT DAC COMP 12 CLK CS WR RD CLOCK SUCCESSIVEAPPROXIMATION REGISTER CONTROL LOGIC & LATCHES 8 INT 12 THREE-STATE, BIDIRECTIONAL I/O INTERFACE MAX196 MAX198 VDD AGND DGND D0–D11 12-BIT DATA BUS ______________________________________________________________________________________ 15 MAX196/MAX198 マルチレンジ、+5V単一電源、12ビットDAS 12ビットバスインタフェース付 型番（続き）__________________________ PART TEMP. RANGE チップ構造図 ________________________ PIN-PACKAGE MAX196BC/D 0°C to +70°C MAX196AENI -40°C to +85°C 28 Narrow Plastic DIP MAX196BENI -40°C to +85°C 28 Narrow Plastic DIP MAX196AEWI -40°C to +85°C 28 Wide SO MAX196BEWI -40°C to +85°C 28 Wide SO MAX196AEAI -40°C to +85°C 28 SSOP MAX196BEAI -40°C to +85°C 28 SSOP MAX196AMYI -55°C to +125°C 28 Narrow Ceramic SB** MAX196BMYI -55°C to +125°C 28 Narrow Ceramic SB** MAX198ACNI 0°C to +70°C 28 Narrow Plastic DIP MAX198BCNI 0°C to +70°C 28 Narrow Plastic DIP MAX198ACWI 0°C to +70°C 28 Wide SO MAX198BCWI 0°C to +70°C 28 Wide SO MAX198ACAI 0°C to +70°C 28 SSOP MAX198BCAI 0°C to +70°C 28 SSOP MAX198BC/D 0°C to +70°C Dice* MAX198AENI -40°C to +85°C 28 Narrow Plastic DIP MAX198BENI -40°C to +85°C 28 Narrow Plastic DIP MAX198AEWI -40°C to +85°C 28 Wide SO MAX198BEWI -40°C to +85°C 28 Wide SO MAX198AEAI -40°C to +85°C 28 SSOP MAX198BEAI -40°C to +85°C 28 SSOP MAX198AMYI -55°C to +125°C 28 Narrow Ceramic SB** MAX198BMYI -55°C to +125°C 28 Narrow Ceramic SB** D11 CLK V DD CS DGND Dice* V CC WR D10 RD D9 INT D8 REF D7 0.231" (5.870mm) REFADJ CH5 D6 CH4 D5 D4 CH3 D3 CH2 D1 D2 CH0 D0 AGND CH1 0.144" (3.659mm) TRANSISTOR COUNT: 2956 SUBSTRATE CONNECTED TO GND * Dice are specified at TA = +25°C, DC parameters only. ** Contact factory for availability and processing to MIL-STD-883. 販売代理店 〒169 東京都新宿区西早稲田3-30-16（ホリゾン1ビル） TEL. (03)3232-6141 FAX. (03)3232-6149 Maxim cannot assume responsibility for use of any circuitry other than circuitry entirely embodied in a Maxim product. No circuit patent licenses are implied. Maxim reserves the right to change the circuitry and specifications without notice at any time. 16 __________________Maxim Integrated Products, 120 San Gabriel Drive, Sunnyvale, CA 94086 (408) 737-7600 © 1995 Maxim Integrated Products is a registered trademark of Maxim Integrated Products.