MAXIM MAX5133

19-1441; Rev 0; 3/99
概要 ___________________________________
特長 ___________________________________
MAX5132/MAX5133は、内部高精度バンドギャップ
リファレンス及び出力アンプを備えた低電力13ビット
電圧出力ディジタルアナログコンバータ(DAC)です。
◆ 単一電源動作
+5V(MAX5132)
+3V(MAX5133)
MAX5132は+5V単一電源で動作し、内部+2.5Vリファ
レンスを備えています。また、設定可能な出力アンプ
を備えています。ユーザは、必要に応じて内部
<10ppm/℃電圧リファレンスを外部リファレンスで
無効にすることができます。MAX5133はMAX5132と
同じ特長を持っていますが、+3V単一電源で動作し、
内部+1.25V高精度リファレンスを備えています。アンプ
の反転入力及び出力にユーザがアクセスできるため、
特定の利得構成、リモートセンシング及び大出力駆動
能力が可能になり、広範囲のフォース/センスアプリケー
ションに適しています。いずれのデバイスも消費電流
は僅か5 0 0µAとなっており、パワーダウンモードに
おいては3 µAに低減します。さらに、パワーアップ
リセット機能により、初期出力状態として0V又はミッド
スケールをユーザが選ぶことができる上、パワーアップ
時の出力グリッチが低減されています。
◆ 内部10ppm/℃(max)高精度バンドギャップ
リファレンス
+2.5V(MAX5132)
+1.25V(MAX5133)
シ リ ア ル イ ン タ フ ェ ー ス は 、 S P I TM/ Q S P I TM及 び
M I C R O W I R E TMと コ ン パ チ ブ ル で す 。 こ の た め 、
MAX5132/MAX5133は複数のデバイスのカスケード
接続に適しています。各DACは、入力レジスタにDAC
レジスタが続く構成のダブルバッファ入力を備えてい
ます。16ビットシフトレジスタにより、データが入力
レジスタにロードされます。DACレジスタは独立に、
あるいは入力レジスタと同時に更新できます。
◆ ピンコンパチブルの14ビットアップグレード品が
入手可能(MAX5171/MAX5173)
いずれのデバイスも16ピンQSOPパッケージで提供され
ており、温度範囲は拡張工業用(-40℃∼+85℃)のもの
が用意されています。ピンコンパチブルの1 4ビット
アップグレード製品としては、MAX5171/MAX5173
データシートを参照してください。ピンコンパチブルの
12ビット製品としては、MAX5122/MAX5123データ
シートを参照してください。
アプリケーション _______________________
◆ SPI/QSPI/MICROWIREコンパチブルの3線
シリアルインタフェース
◆ ピン設定可能なシャットダウンモード及び
パワーアップリセット(出力電圧を0又は
ミッドスケールにリセット)
◆ 5kΩ||100pF又は4∼20mA負荷を駆動できる
バッファ出力
◆ パッケージ：省スペースの16ピンQSOP
◆ 12ビットMAX5122/MAX5123のピンコンパチブル
アップグレード
型番 ___________________________________
PART
TEMP. RANGE
PINPACKAGE
MAX5132AEEE
-40°C to +85°C
16 QSOP
±0.5
MAX5132BEEE
-40°C to +85°C
16 QSOP
±1
MAX5133AEEE
-40°C to +85°C
16 QSOP
±1
MAX5133BEEE
-40°C to +85°C
16 QSOP
±2
ピン配置 _______________________________
TOP VIEW
FB 1
16 VDD
OUT 2
工業用プロセス制御
15 REFADJ
14 REF
RSTVAL 3
自動試験機器(ATE)
PDL 4
ディジタルオフセット及び利得調節
CLR 5
MAX5132
MAX5133
13 AGND
12 PD
モーションコントロール
CS 6
11 UPO
マイクロプロセッサ制御のシステム
DIN 7
10 DOUT
9
SCLK 8
SPI及びQSPIはMotorola, Inc.の商標です。
MICROWIREはNational Semiconductor Corp.の商標です。
INL
(LSB)
DGND
QSOP
________________________________________________________________ Maxim Integrated Products
1
無料サンプル及び最新版データシートの入手にはマキシム社のホームページをご利用下さい。http://www.maxim-ic.com
MAX5132/MAX5133
+5V/+3V、13ビット、シリアル、フォース/センスDAC
10ppm/℃の内部リファレンス付
MAX5132/MAX5133
+5V/+3V、13ビット、シリアル、フォース/センスDAC
10ppm/℃の内部リファレンス付
ABSOLUTE MAXIMUM RATINGS
Maximum Current into Any Pin............................................50mA
Continuous Power Dissipation (TA = +70°C)
16-Pin QSOP (derate 8.00mW/°C above +70°C)..........667mW
Operating Temperature Range ..........................-40°C to +85°C
Storage Temperature Range .............................-65°C to +150°C
Lead Temperature (soldering, 10sec) .............................+300°C
VDD to AGND, DGND ...............................................-0.3V to +6V
AGND to DGND.....................................................-0.3V to +0.3V
Digital Inputs to DGND.............................................-0.3V to +6V
Digital Outputs (DOUT, UPO) to DGND .....-0.3V to (VDD + 0.3V)
FB, OUT to AGND ......................................-0.3V to (VDD + 0.3V)
REF, REFADJ to AGND ..............................-0.3V to (VDD + 0.3V)
Stresses beyond those listed under “Absolute Maximum Ratings” may cause permanent damage to the device. These are stress ratings only, and functional
operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to
absolute maximum rating conditions for extended periods may affect device reliability.
ELECTRICAL CHARACTERISTICS—MAX5132 (+5V)
(VDD = +5V ±10%, AGND = DGND, 33nF capacitor at REFADJ, internal reference, RL = 5kΩ, CL = 100pF, output amplifier connected in unity-gain, TA = TMIN to TMAX, unless otherwise noted. Typical values are at TA = +25°C.)
PARAMETER
SYMBOL
CONDITIONS
MIN
TYP
MAX
UNITS
STATIC PERFORMANCE
Resolution
N
13
Bits
MAX5132A
-0.5
0.5
MAX5132B
-1
1
Integral Nonlinearity (Note 1)
INL
Differential Nonlinearity
DNL
-1
1
LSB
Offset Error (Note 2)
VOS
-10
10
mV
Gain Error
GE
-3
-0.2
3
mV
MAX5132A
3
10
MAX5132B
10
30
20
250
µV/V
2.5
2.525
V
Full-Scale Temperature
Coefficient (Note 3)
TCVFS
Power-Supply Rejection Ratio
PSRR
4.5V ≤ VDD ≤ 5.5V
VREF
TA = +25°C
LSB
ppm/°C
REFERENCE
Output Voltage
Output Voltage Temperature
Coefficient
Reference External Load Regulation
TCVREF
VOUT/IOUT
2.475
MAX5132A
3
MAX5132B
10
0 ≤ IOUT ≤ 100µA (sourcing)
ppm/°C
50
Reference Short-Circuit Current
4
REFADJ Current
REFADJ = VDD
3.3
µV/µA
mA
7
µA
DIGITAL INPUT
Input High Voltage
VIH
Input Low Voltage
VIL
Input Hysteresis
3
VHYS
Input Leakage Current
IIN
Input Capacitance
CIN
V
0.8
200
VIN = 0 or VDD
-1
0.001
V
mV
1
8
µA
pF
DIGITAL OUTPUTS
Output High Voltage
VOH
ISOURCE = 2mA
Output Low Voltage
VOL
ISINK = 2mA
2
VDD - 0.5
V
0.13
_______________________________________________________________________________________
0.4
V
+5V/+3V、13ビット、シリアル、フォース/センスDAC
10ppm/℃の内部リファレンス付
(VDD = +5V ±10%, AGND = DGND, 33nF capacitor at REFADJ, internal reference, RL = 5kΩ, CL = 100pF, output amplifier connected in unity-gain, TA = TMIN to TMAX, unless otherwise noted. Typical values are at TA = +25°C.)
PARAMETER
SYMBOL
CONDITIONS
MIN
TYP
MAX
UNITS
DYNAMIC PERFORMANCE
Voltage Output Slew Rate
SR
Output Settling Time
To ±0.5LSB, VSTEP = 2.5V
Output Voltage Swing (Note 4)
0.6
V/µs
20
µs
0 to VDD
Current into FB
-0.1
Time Required to Exit Shutdown
CS = VDD, fSCLK = 100kHz,
VSCLK = 5Vp-p
Digital Feedthrough
0
V
0.1
µA
2
ms
5
nV-s
POWER REQUIREMENTS
Power-Supply Voltage (Note 5)
VDD
5.5
V
Power-Supply Current (Note 5)
IDD
500
600
µA
ISHDN
3
20
µA
Power-Supply Current in Shutdown
4.5
ELECTRICAL CHARACTERISTICS—MAX5133 (+3V)
(VDD = +3V ±10%, AGND = DGND, 33nF capacitor at REFADJ, internal reference, RL = 5kΩ, CL = 100pF, output amplifier
connected in unity-gain, TA = TMIN to TMAX, unless otherwise noted. Typical values are at TA = +25°C.)
PARAMETER
SYMBOL
CONDITIONS
MIN
TYP
MAX
UNITS
STATIC PERFORMANCE
Resolution
N
13
Bits
MAX5133A
-1
1
MAX5133B
-2
2
Integral Nonlinearity (Note 1)
INL
Differential Nonlinearity
DNL
-1
1
LSB
Offset Error (Note 2)
VOS
-10
10
mV
Gain Error
GE
-5
-0.2
5
mV
MAX5133A
3
10
MAX5133B
10
30
20
250
µV/V
1.25
1.263
V
Full-Scale Temperature
Coefficient (Note 3)
TCVFS
Power-Supply Rejection Ratio
PSRR
2.7V ≤ VDD ≤ 3.3V
VREF
TA = +25°C
LSB
ppm/°C
REFERENCE
Output Voltage
Output Voltage Temperature
Coefficient
Reference External Load Regulation
TCVREF
VOUT/IOUT
1.237
MAX5133A
3
MAX5133B
10
0 ≤ IOUT ≤ 100µA (sourcing)
0.1
Reference Short-Circuit Current
ppm/°C
1
4
REFADJ Current
REFADJ = VDD
3.3
µV/µA
mA
7
µA
DIGITAL INPUT
Input High Voltage
VIH
Input Low Voltage
VIL
Input Hysteresis
VHYS
2.2
V
0.8
200
V
mV
_______________________________________________________________________________________
3
MAX5132/MAX5133
ELECTRICAL CHARACTERISTICS—MAX5132 (+5V) (continued)
MAX5132/MAX5133
+5V/+3V、13ビット、シリアル、フォース/センスDAC
10ppm/℃の内部リファレンス付
ELECTRICAL CHARACTERISTICS—MAX5133 (+3V) (continued)
(VDD = +3V ±10%, AGND = DGND, 33nF capacitor at REFADJ, internal reference, RL = 5kΩ, CL = 100pF, output amplifier
connected in unity-gain, TA = TMIN to TMAX, unless otherwise noted. Typical values are at TA = +25°C.)
PARAMETER
SYMBOL
Input Leakage Current
IIN
Input Capacitance
CIN
CONDITIONS
VIN = 0 or VDD
MIN
TYP
MAX
UNITS
-1
0.001
1
µA
8
pF
DIGITAL OUTPUTS
Output High Voltage
VOH
ISOURCE = 2mA
Output Low Voltage
VOL
ISINK = 2mA
VDD - 0.5
V
0.13
0.4
V
DYNAMIC PERFORMANCE
Voltage Output Slew Rate
SR
Output Settling Time
To ±0.5LSB, VSTEP = 1.25V
Output Voltage Swing (Note 4)
0.6
V/µs
20
µs
0 to VDD
Current into FB
-0.1
Time Required to Exit Shutdown
CS = VDD, fSCLK = 100kHz,
VSCLK = 3Vp-p
Digital Feedthrough
0
V
0.1
µA
2
ms
5
nV-s
POWER REQUIREMENTS
Power-Supply Voltage (Note 5)
VDD
3.6
V
Power-Supply Current (Note 5)
IDD
500
600
µA
ISHDN
3
20
µA
Power-Supply Current in Shutdown
2.7
TIMING CHARACTERISTICS—MAX5132 (+5V)
(VDD = +5V ±10%, AGND = DGND, 33nF capacitor at REFADJ, internal reference, RL = 5kΩ, CL = 100pF, output amplifier connected in unity-gain, TA = TMIN to TMAX, unless otherwise noted. Typical values are at TA = +25°C.)
PARAMETER
SYMBOL
CONDITIONS
MIN
TYP
MAX
UNITS
SCLK Clock Period
tCP
100
ns
SCLK Pulse Width High
tCH
40
ns
SCLK Pulse Width Low
tCL
40
ns
CS Fall to SCLK Rise Setup Time
tCSS
40
ns
SCLK Rise to CS Rise Hold Time
tCSH
0
ns
SDI Setup Time
tDS
40
ns
SDI Hold Time
tDH
0
ns
SCLK Rise to DOUT Valid
Propagation Delay Time
tDO1
CLOAD = 200pF
80
ns
SCLK Fall to DOUT Valid
Propagation Delay Time
tDO2
CLOAD = 200pF
80
ns
SCLK Rise to CS Fall Delay Time
tCS0
10
ns
CS Rise to SCLK Rise Hold Time
tCS1
40
ns
CS Pulse Width High
tCSW
100
ns
4
_______________________________________________________________________________________
+5V/+3V、13ビット、シリアル、フォース/センスDAC
10ppm/℃の内部リファレンス付
(VDD = +3V ±10%, AGND = DGND, 33nF capacitor at REFADJ, internal reference, RL = 5kΩ, CL = 100pF, output amplifier connected in unity-gain, TA = TMIN to TMAX, unless otherwise noted. Typical values are at TA = +25°C.)
PARAMETER
SYMBOL
CONDITIONS
MIN
TYP
MAX
UNITS
SCLK Clock Period
tCP
150
ns
SCLK Pulse Width High
tCH
75
ns
SCLK Pulse Width Low
tCL
75
ns
CS Fall to SCLK Rise Setup Time
tCSS
60
ns
SCLK Rise to CS Rise Hold Time
tCSH
0
ns
SDI Setup Time
tDS
60
ns
SDI Hold Time
tDH
0
ns
SCLK Rise to DOUT Valid
Propagation-Delay Time
tDO1
CLOAD = 200pF
200
ns
SCLK Fall to DOUT Valid
Propagation-Delay Time
tDO2
CLOAD = 200pF
200
ns
SCLK Rise to CS Fall Delay Time
tCS0
10
ns
CS Rise to SCLK Rise Hold Time
tCS1
75
ns
CS Pulse Width High
tCSW
150
ns
Note 1: Accuracy is guaranteed by following the table:
Accuracy Guaranteed
VDD
(V)
From Code:
To Code:
5
32
8191
3
65
8191
Note 2: Offset is measured at the code closest to 10mV.
Note 3: The temperature coefficient is determined by the “box” method in which the maximum DVOUT over the temperature range is
divided by DT and the typical reference voltage.
Note 4: Accuracy is better than 1.0LSB for VOUT = 10mV to VDD - 180mV. Guaranteed by PSR test on end points.
Note 5: RLOAD = ¥ and digital inputs are at either VDD or DGND.
_______________________________________________________________________________________
5
MAX5132/MAX5133
TIMING CHARACTERISTICS—MAX5133 (+3V)
標準動作特性 ______________________________________________________________________
(VDD = +5V, RL = 5kΩ, CL = 100pF, OS = AGND, TA = +25°C, output amplifier connected in unity-gain configuration, unless otherwise noted.)
MAX5132
DIFFERENTIAL NONLINEARITY vs.
DIGITAL INPUT CODE
0.10
DNL (LSB)
0.05
0.15
0
0.05
0
-0.05
-0.05
-0.10
-0.10
-0.15
-0.15
4,000
6,000
8,000
0
10,000
2,000
4,000
(CODE = 1555 HEX)
350
(CODE = 0000 HEX)
250
200
MAX5132/33 toc05
400
350
(CODE = 0000 HEX)
0
20
40
60
80
100
20
40
60
80
100
3.0
2.5
2.0
1.5
1.0
0.5
250
-20
0
MAX5132
SHUTDOWN CURRENT vs. TEMPERATURE
(CODE = 1555 HEX)
300
-40
-20
TEMPERATURE (°C)
450
SUPPLY CURRENT (mA)
0
4
4.5
5
5.5
TEMPERATURE (°C)
SUPPLY VOLTAGE (V)
MAX5132
FULL-SCALE OUTPUT VOLTAGE
vs. TEMPERATURE
MAX5132
FULL-SCALE OUTPUT ERROR
vs. RESISTIVE LOAD
6
-60
-40
-20
0
20
40
60
80
100
TEMPERATURE (°C)
MAX5132
DYNAMIC-RESPONSE RISE TIME
CL = 100pF
2.505
2.500
2.495
2.490
0.25
FULL-SCALE OUTPUT ERROR (LSB)
RL = 5kW
MAX5132/33 toc07
MAX5132/33-09
2.510
MAX5132/33 toc08
SUPPLY CURRENT (mA)
450
-60
-60 -40
10,000
500
MAX5132/33 toc04
500
-0.50
CS
5V/div
-1.25
OUT
1V/div
-2.00
-2.75
-3.50
-60
-40
-20
0
20
40
TEMPERATURE (°C)
6
8,000
MAX5132
SUPPLY CURRENT vs. SUPPLY VOLTAGE
MAX5132
SUPPLY CURRENT vs. TEMPERATURE
300
6,000
DIGITAL INPUT CODE
DIGITAL INPUT CODE
400
2.495
MAX5132/33 toc06
2,000
2.500
SHUTDOWN CURRENT (mA)
0
2.505
2.490
-0.20
-0.20
2.510
MAX5132/33 toc03
0.10
MAX5132/33 toc02
0.15
INL (LSB)
0.20
MAX5132/33 toc01
0.20
MAX5132
REFERENCE VOLTAGE vs. TEMPERATURE
REFERENCE VOLTAGE (V)
MAX5132
INTEGRAL NONLINEARITY vs.
DIGITAL INPUT CODE
FULL-SCALE OUTPUT (V)
MAX5132/MAX5133
+5V/+3V、13ビット、シリアル、フォース/センスDAC
10ppm/℃の内部リファレンス付
60
80
100
0.1
1
10
100
2ms/div
RL (kW)
_______________________________________________________________________________________
+5V/+3V、13ビット、シリアル、フォース/センスDAC
10ppm/℃の内部リファレンス付
(VDD = +5V, RL = 5kΩ, CL = 100pF, OS = AGND, TA = +25°C, output amplifier connected in unity-gain configuration,unless otherwise noted.)
MAX5132
DIGITAL FEEDTHROUGH (SCLK, OUT)
MAX5132
DYNAMIC-RESPONSE FALL TIME
MAX5132
MAJOR CARRY TRANSITION
MAX5132/33-11
MAX5132/33-10
CS
5V/div
OUT
1V/div
CS
2V/div
OUT
1mV/div
AC-COUPLED
OUT
100mV/div
AC-COUPLED
5ms/div
MAX5133
DIFFERENTIAL NONLINEARITY vs.
DIGITAL INPUT CODE
DNL (LSB)
0.05
0
0
-0.05
-0.10
-0.05
-0.10
-0.15
-0.15
-0.20
-0.20
-0.25
2,000
4,000
6,000
8,000
10,000
DIGITAL INPUT CODE
MAX5133
SUPPLY CURRENT vs. TEMPERATURE
(CODE = 1555 HEX)
350
300
(CODE = 0000 HEX)
250
2,000
4,000
6,000
8,000
-40
-20
0
20
40
TEMPERATURE (°C)
60
80
100
-60 -40
-20
0
20
40
60
80
100
TEMPERATURE (°C)
MAX5133
SUPPLY CURRENT vs. SUPPLY VOLTAGE
MAX5133
SHUTDOWN CURRENT vs. TEMPERATURE
(CODE = 1555 HEX)
350
300
(CODE = 0000 HEX)
200
-60
1.245
10,000
250
200
1.250
DIGITAL INPUT CODE
400
SUPPLY CURRENT (mA)
MAX5132/33 toc16
400
1.255
1.240
0
MAX5132/33 toc17
0
MAX5132/33 toc15
0.05
0.10
1.260
0.5
MAX5132/33 toc18
0.15
0.10
SHUTDOWN CURRENT (mA)
0.20
MAX5132/33 toc14
0.15
MAX5132/33 toc13
0.25
MAX5133
REFERENCE VOLTAGE vs. TEMPERATURE
REFERENCE VOLTAGE (V)
MAX5133
INTEGRAL NONLINEARITY vs.
DIGITAL INPUT CODE
INL (LSB)
SCLK
2V/div
2ms/div
2ms/div
SUPPLY CURRENT (mA)
MAX5132/33-12
0.4
0.3
0.2
0.1
2.5
2.75
3.0
3.25
SUPPLY VOLTAGE (V)
3.5
-60
-40
-20
0
20
40
60
80
100
TEMPERATURE (°C)
_______________________________________________________________________________________
7
MAX5132/MAX5133
標準動作特性(続き) _________________________________________________________________
標準動作特性(続き) _________________________________________________________________
(VDD = +5V, RL = 5kΩ, CL = 100pF, OS = AGND, TA = +25°C, output amplifier connected in unity-gain configuration,unless otherwise noted.)
MAX5133
FULL-SCALE OUTPUT VOLTAGE
vs. TEMPERATURE
MAX5133
FULL-SCALE OUTPUT ERROR
vs. RESISTIVE LOAD
1.250
1.245
1.240
MAX5132/33-21
MAX5132/33 toc20
1.255
-1
CS
2V/div
-2
OUT
400mV/div
-3
-4
-60
-40
-20
0
20
40
60
80
100
0.1
10
TEMPERATURE (°C)
1000
1ms/div
MAX5133
MAJOR CARRY TRANSITION
MAX5133
DIGITAL FEEDTHROUGH (SCLK, OUT)
MAX5132/33-22
MAX5132/33-24
MAX5132/33-23
CS
2V/div
OUT
400mV/div
1ms/div
100
RL (kW)
MAX5132
DYNAMIC-RESPONSE FALL TIME
8
MAX5133
DYNAMIC-RESPONSE RISE TIME
0
FULL-SCALE OUTPUT ERROR (LSB)
MAX5132/33 toc19
1.260
FULL-SCALE OUTPUT (V)
MAX5132/MAX5133
+5V/+3V、13ビット、シリアル、フォース/センスDAC
10ppm/℃の内部リファレンス付
2ms/div
SCLK
2V/div
CS
2V/div
OUT
500mV/div
AC-COUPLED
OUT
100mV/div
AC-COUPLED
5msV/div
_______________________________________________________________________________________
+5V/+3V、13ビット、シリアル、フォース/センスDAC
10ppm/℃の内部リファレンス付
端子
名称
1
FB
機 能
2
OUT
3
RSTVAL
リセット値入力(ディジタル入力)
1：VDDに接続すると、出力リセット値としてミッドスケールが選択されます。
0：DGNDに接続すると、出力リセット値として0Vが選択されます。
4
PDL
パワーダウンロックアウト(ディジタル入力)
1：通常動作
0：シャットダウンを禁止(素子をパワーダウンすることができなくなります。)
5
CLR
DACリセット入力(ディジタル入力)。DACを予め決められた(RSTVAL)出力状態にクリアします。DACを
クリアすると、ソフトウェアシャットダウン状態が解除されます。
アンプ反転検出入力(アナログ入力)
アナログ出力電圧。素子がシャットダウン状態の時はハイインピーダンス。
6
CS
アクティブローのチップセレクト入力(ディジタル入力)
7
DIN
シリアルデータ入力。データはSCLKの立上がりエッジで同期入力されます。
8
SCLK
シリアルクロック入力
9
DGND
ディジタルグランド
10
DOUT
シリアルデータ出力
11
UPO
12
PD
13
AGND
14
REF
15
REFADJ
16
VDD
ユーザプログラマブル出力(ディジタル出力)
パワーダウン入力(ディジタル入力)。PDL = VDDの時にPDをハイに引き上げると、本ICはシャットダウン
状態になります。シャットダウン時の最大消費電流は20µAです。
アナロググランド
リファレンスバッファ入出力。内部リファレンスモードにおいては、リファレンスバッファが+2.5V(MAX5132)又は
+1.25V(MAX5133)の公称出力を提供します。これはREFADJで外部調節が可能です。外部リファレンスモードにおいて
は、REFADJをVDDに接続し、外部リファレンスをREFに印加して内部リファレンスをディセーブルしてください。
アナログリファレンス調節入力。33nFコンデンサでAGNDにバイパスしてください。外部リファレンスを
使用する時は、VDDに接続してください。
正電源。0.1µFと4.7µFのコンデンサを並列にしたもので、AGNDにバイパスしてください。
_______________________________________________________________________________________
9
MAX5132/MAX5133
端子説明 __________________________________________________________________________
MAX5132/MAX5133
+5V/+3V、13ビット、シリアル、フォース/センスDAC
10ppm/℃の内部リファレンス付
CS
PDL
PD
VDD AGND DGND
DIN SCLK
SR
CONTROL
16-BIT
SHIFT REGISTER
DOUT
LOGIC
OUTPUT
RSTVAL
UPO
DECODE
CONTROL
CLR
FB
13
MAX5132
MAX5133
BANDGAP 1.25V
REFERENCE
INPUT
REGISTER
2X
(X1)
4k
DAC
REGISTER
OUT
DAC
2.5V (1.25V)
REFERENCE
BUFFER
REFADJ
REF
( ) FOR MAX5133 ONLY.
図1. 簡略化ファンクションダイアグラム
詳細 ___________________________________
MAX5132/MAX5133は、3線シリアルインタフェース
で簡単に設定できる13ビットのフォース/センスDACで
す。16ビットデータイン/データアウトシフトレジスタ
を備え、入力レジスタ及びDACレジスタから構成される
ダブルバッファディジタル入力を備えています。さらに、
これらの素子は高精度バンドギャップリファレンスを
備えている他、外部からの利得設定用(図1)、あるいは
フォース及びセンスアプリケーション用にフィード
バック及び出力ピンへのアクセスが可能な出力アンプ
を備えています。これらのDACは、ディジタル入力
コードに比例する重み付電圧を生成する反転R-2Rラダー
ネットワーク(図2)を使用しています。
FB
R
2R
R
2R
2R
D0
D10
いずれの素子も、温度係数が僅か10ppm/℃(max)の
内部高精度バンドギャップリファレンスを使用し、
+2.5V(MAX5132)又は+1.25V(MAX5133)の出力電圧
を生成しています。REFピンは1 0 0µAまでの電流の
ソースになることができますが、100pFを超える容量性
負荷があると不安定になります。REFADJを使用する
ことにより、リファレンス電圧の微調整を行うことが
できます。図3a及び図3bの回路は、公称リファレンス
調節範囲±1%を実現します。REFADJとAGNDの間に
33nFのコンデンサを接続すると、低ノイズDAC動作と
なります。これより大きなコンデンサ値を使用すること
10
2R
D11
2R
D12
REF*
AGND
SHOWN FOR ALL 1s ON DAC
内部リファレンス
OUT
R
*INTERNAL REFERENCE: 2.5V (MAX5132),
1.25V (MAX5133); OR EXTERNAL REFERENCE
図2. 簡略化反転R-2R DAC構造
もできますが、その場合はスタートアップディレーが
長くなります。スタートアップディレーの時間定数(τ)
は、REFADJの入力インピーダンス4kΩ及びCREFADJに
よって決まります。
τ = 4kΩ・CREFADJ
______________________________________________________________________________________
+5V/+3V、13ビット、シリアル、フォース/センスDAC
10ppm/℃の内部リファレンス付
外部リファレンスはREFピンに印加できます。REFADJ
をVDDに引きつけることによって、内部リファレンスを
ディセーブルしてください。これにより、外部リファ
レンス信号(AC又はDC)をREFピンに印加できます。
適正動作のために、V REF の入力電圧範囲のリミット
0∼(VDD - 1.4V)を超えないでください。
出力電圧は次式で計算してください(REFADJ = VDD)。
VOUT = VREF[(NB/8192)G]
ここで、NBはMAX5132/MAX5133の入力コードの
数値(0∼8191)、VREFは外部リファレンス電圧、Gは
出力アンプの利得(外部抵抗分圧器で設定)です。REFの
入力抵抗は最小40kΩで、コードに依存します。
低減します。ソフトウェアシャットダウンモードに入る
には、DACの制御シーケンスを表1に示すように設定し
てください。
シャットダウンモードにおいてはアンプ出力がハイイン
ピーダンス状態になりますが、シリアルインタフェース
は、アクティブの状態です。入力レジスタ内のデータ
は保存されるため、MAX5132/MAX5133は通常動作
に戻る時にシャットダウンに入る前の出力状態を呼び
起こすことができます。シャットダウンモードを解除
するには、入力レジスタ及びDACレジスタの両方に同時
にロードするか、あるいは入力レジスタからDACレジ
スタを更新してください。シャットダウンから通常動作
に戻る時には、リファレンスのセトリング時間として
2ms待ってください。外部リファレンスを使用してい
る場合、DACの出力は僅か20µsで安定化します。
出力アンプ
MAX5132/MAX5133 DACの出力は、標準スルーレート
0.6V/µs高精度アンプにより、内部でバッファされてい
ます。各出力アンプの反転入力(FB)へのアクセスが可能
であるため、ユーザによる出力利得設定/信号処理の
自由度が高くなっています(「アプリケーション情報」の
項を参照)。
フルスケール遷移があった場合の±0.5LSBへの標準
セトリング時間は、ユニティゲインで負荷が5 kΩ| |
100pFの時に20µs以内です。負荷が1kΩ以下である
と性能が劣化します。
パワーダウンモード
MAX5132/MAX5133は、ソフトウェア及びハード
ウェア(PDピン)でプログラムできるシャットダウン
モードを備えており、この時の消費電流は3µA(typ)まで
パワーダウンロックアウト入力( PD L )
パワーダウンロックアウトピン(PDL)がローの場合、
シャットダウンがディセーブルされます。シャット
ダウンモードにおいて、PDLのハイからローへの遷移が
あるとDACがウェイクアップします。この時の出力は、
パワーダウン以前の状態に設定されます。PDLは、素子
を非同期でウェイクアップする時にも使用できます。
パワーダウン入力(PD)
PDをハイに引き上げると、MAX5132/MAX5133は
シ ャ ッ ト ダ ウ ン し ま す 。 PD を ロ ー に 引 き 下 げ て も
MAX5132/MAX5133は通常動作に戻りません。パワー
ダウンモードを解除するには、PDLのハイからローへの
遷移又はシリアルインタフェースを通じた適切なコマンド
(表1)が必要です。
+3V
+5V
MAX5132
90k
400k
400k
100k
MAX5133
15k
REFADJ
33nF
図3a. MAX5132のリファレンス調節回路
100k
REFADJ
33nF
図3b. MAX5133のリファレンス調節回路
______________________________________________________________________________________
11
MAX5132/MAX5133
外部リファレンス
MAX5132/MAX5133
+5V/+3V、13ビット、シリアル、フォース/センスDAC
10ppm/℃の内部リファレンス付
表1. シリアルインタフェースのプログラミングコマンド
16-BIT SERIAL WORD
FUNCTION
C2
C1
C0
D12 ............... D0
0
0
0
XXXXXXXXXXXXX
No operation.
0
0
1
13-Bit DAC Data
Load input register; DAC register unchanged.
0
1
0
13-Bit DAC Data
Simultaneously load input and DAC registers; exit shutdown.
0
1
1
XXXXXXXXXXXXX
Update DAC register from input register; exit shutdown.
1
0
1
XXXXXXXXXXXXX
Shutdown DAC (provided PDL = 1).
1
0
0
XXXXXXXXXXXXX
UPO goes low (default).
1
1
0
XXXXXXXXXXXXX
UPO goes high.
1
1
1
1XXXXXXXXXXXX
Mode 1: DOUT clocked out on SCLK’s rising edge.
1
1
1
00XXXXXXXXXXX
Mode 0: DOUT clocked out on SCLK’s falling edge (default).
X = 任意
VDD
シリアルインタフェースの構成
(SPI/QSPI/MICROWIRE/PIC16/PIC17)
MAX5132/MAX5133の3線シリアルインタフェース
は、SPI、QSPI、PIC16/PIC17(図4)及び
MICROWIRE(図5)インタフェース規格とコンパチブル
です。2バイト長のシリアル入力ワードは、3つの制御
ビット及び1 3個のデータビット(MSBを先頭とする
フォーマット)を含んでいます(表2)。
SS
DIN
MAX5132
MAX5133 SCLK
MAX5132/MAX5133のディジタル入力はダブルバッファ
であるため、ユーザは以下の操作を行うことができます。
• DACレジスタを更新することなく入力レジスタに
ロードすること。
CS
MOSI
SCK
SPI/QSPI
PORT
(PIC16/PIC17)
I/O
CPOL = 0, CPHA = 0
(CKE = 1, CKP = 0, SMP = 0,
SSPM3 - SSPMO = 0001)
( ) PIC16/PIC17 ONLY
• 入力レジスタからのデータでDACを更新すること。
• 入力レジスタ及びDACレジスタを同時に更新すること。
図4. SPI/QSPIインタフェースの接続(PIC16/PIC17)
この期間中に、CSがローの状態で16ビットの入力ワード
を2 つの1 バイトパケット (SPI、MICROWIRE 及び
PIC16/PIC17コンパチブル)で送ることができます。制御
ビットC2、C1及びC0(表1)は以下の動作を決定します。
SCLK
• どのクロックエッジでDOUTが遷移するか
• ユーザ設定可能なロジック出力の状態
MAX5132
MAX5133
SK
MICROWIRE
PORT
DIN
SO
CS
I/O
• シャットダウンの後のデバイスの設定
図6の一般タイミング図に、データ収集の方法が図解
されています。デバイスがデータを受け取るには、CS
がローであることが必要です。CSがローの状態で、DIN
のデータがSCLKの立上がりエッジでレジスタに同期
入力されます。CSがハイに遷移する時、3 つの制御
ビットC2、C1及びC0の設定に従ってデータは入力
レジスタ及び/又はDACレジスタにラッチされます。
適正動作が保証された最大シリアルクロック周波数は、
MAX5132が10MHz、MAX5133が6.6MHzです。
図7に、シリアルインタフェースの詳細タイミング図を
示します。
12
図5. MICROWIREインタフェースの接続
______________________________________________________________________________________
+5V/+3V、13ビット、シリアル、フォース/センスDAC
10ppm/℃の内部リファレンス付
を含んでいます。2番目の8ビットワードは、残りの
ビット(D7∼D0)を含んでいます。
MAX5132/MAX5133は、同期シリアルポート(SSP)
モジュールを使用したPIC16/PIC17コントローラ(µC)
とコンパチブルです。SPI通信を確立するには、図4に
示すようにコントローラを接続し、PIC16/PIC17の
同期シリアルポート制御レジスタ(SSPCON)及び同期
シリアルポート状態レジスタ(SSPSTAT)を表3及び4に
示すビットパターンに初期化することにより、PIC16/
PIC17をシステムマスターとして設定してください。
シリアルデータ出力
内部シフトレジスタの内容はDOUTにシリアルで出力
されるため、複数のデバイスのデイジーチェーン接続
「
( アプリケーション情報」を参照)及びデータの読み戻し
が 可 能 で す 。 M A X 5 1 3 2 / M A X 5 1 3 3は 、 シ リ ア ル
クロックの立上がりエッジ(モード1)又は立下がりエッジ
(モード0)でデータをシフトアウトするように設定でき
ます。後者はパワーアップ時のデフォルトで、16クロック
サイクルの遅れを提供するため、SPI、QSPI、MICROWIRE
及びPIC16/PIC17コンパチビリティが維持されます。
モード1 においては、出力データがDINよりも1 5 . 5
クロックサイクル遅れます。パワーダウン時には、DOUTは
シャットダウン前の最後のディジタル状態を保持します。
SPIモードにおいては、PIC16/PIC17 µCは8ビットの
データを同期して送信し、同時に受信できます。DAC
に3つの制御ビット及び13個のデータビットをフィード
するには、2つの連続した8ビット書込み(図6)が必要で
す。DINデータはシリアルクロックの立下がりエッジで
遷移し、SCLKの立上がりエッジでDACに同期入力され
ます。DINの最初の8ビットは、3つの制御ビット(C2、
C1及びC0)及び最初の5つのデータビット(D12∼D8)
ユーザ設定可能な出力(UPO)
UPO機能により、シリアルインタフェースセットアップ
を通じて外部デバイスを制御できます(表1)。このため、
必要なマイクロコントローラI/Oポート数が減ります。
パワーダウン中、この出力はシャットダウン前の最後の
ディジタル状態を保持します。CLRがローに引き下げ
られると、UPOはウェイクアップの後でデフォルト状態
にリセットされます。
表2. シリアルデータフォーマット
MSB ........................................... LSB
Ü
Þ
16 BITS OF SERIAL DATA
Control Bits
MSB ..... Data Bits ..... LSB
C2, C1, C0
D12................................D0
CS
COMMAND
EXECUTED
SCLK
1
DIN
C2
8
C1
C0 D12 D11 D10
D9
9
D8
D7
16
D6
D5
D4
D3
D2
D0
D1
図6. シリアルインタフェースのタイミング
tCSW
CS
tCS0
tCSH
tCSS
tCS1
SCLK
tCH
tCL
tCP
DIN
tDS
tDO1
tDO2
tDH
DOUT
図7. シリアルインタフェースの詳細タイミング
______________________________________________________________________________________
13
MAX5132/MAX5133
PIC17及びSSPモジュール付PIC16との
インタフェース
MAX5132/MAX5133
+5V/+3V、13ビット、シリアル、フォース/センスDAC
10ppm/℃の内部リファレンス付
表3. SSPCONレジスタ内容の詳細
CONTROL BIT
MAX5132/MAX5133
SETTINGS
SYNCHRONOUS SERIAL-PORT CONTROL REGISTER
(SSPCON)
WCOL
BIT7
X
Write-Collision Detection Bit
SSPOV
BIT6
X
Receive-Overflow Detection Bit
SSPEN
BIT5
1
Synchronous Serial Port Enable Bit
0: Disables serial port and configures these pins as I/O port pins.
1: Enables serial port and configures SCK, SDO, and SCI as serial-port pins.
Clock-Polarity Select Bit. CKP = 0 for SPI master-mode selection.
CKP
BIT4
0
SSPM3
BIT3
0
SSPM2
BIT2
0
SSPM1
BIT1
0
SSPM0
BIT0
1
Synchronous Serial-Port Mode Select Bit. Sets SPI master mode
and selects fCLK = fOSC / 16.
X = 任意
表4. SSPSTATレジスタ内容の詳細
CONTROL BIT
MAX5132/MAX5133
SETTINGS
SYNCHRONOUS SERIAL-PORT STATUS REGISTER
(SSPSTAT)
SMP
BIT7
0
SPI Data-Input Sample Phase. Input data is sampled at the middle of the data-output time.
CKE
BIT6
1
SPI Clock-Edge Select Bit. Data will be transmitted on the rising
edge of the serial clock.
D/A
BIT5
X
Data-Address Bit
P
BIT4
X
Stop Bit
S
BIT3
X
Start Bit
R/W
BIT2
X
Read/Write Bit Information
UA
BIT1
X
Update Address
BF
BIT0
X
Buffer Full-Status Bit
X = 任意
アプリケーション情報 ___________________
定義
積分非直線性(INL)
積分非直線性(図8a)は、実際の伝達関数値の直線から
の偏差です。この直線は、最良の直線フィット(実際の
伝達曲線に最も近い近似)あるいはオフセット及び利得
誤差をヌル(ゼロ)にした後に、伝達関数の終点間を結ん
だ線です。DACの場合、偏差は各ステップで測定され
ます。
14
微分非直線性(DNL)
微分非直線性(図8b)は、実際のステップの高さと1LSB
の理想的な値の間の差です。DNLの大きさが1LSB以下
であれば、そのDACはミッシングコードがないこと及び
単調であることが保証されます。
オフセット誤差
オフセット誤差(図8c)は、理想的なオフセットポイント
と実際のオフセットポイントの間の差です。DACの場合、
オフセットポイントはディジタル入力がゼロの時の
ステップ値です。この誤差は全てのコードに対して
同量の影響を与え、通常はトリミングによって補償する
ことができます。
______________________________________________________________________________________
+5V/+3V、13ビット、シリアル、フォース/センスDAC
10ppm/℃の内部リファレンス付
ユニポーラ出力
利得誤差(図8d)は、オフセット誤差をゼロにした状態
における伝達曲線のフルスケール出力電圧の理想値と
実際の値の間の差です。この誤差は伝達関数の傾きを
変化させ、各ステップで同じ比率の誤差となります。
図9に、MAX5132/MAX5133を閉ループ利得2V/Vの
ユニポーラ、レイルトゥレイル ® 動作にセットアップ
した例を示します。+2.5内部リファレンスを使用した
場合、MAX5132は0V∼+4.99939Vのユニポーラ出力
範囲を保証できます。MAX5133は内蔵+1.25Vリファ
レンスによって0V∼+2.499695Vの出力範囲を提供し
ます。表5に、ユニポーラ出力電圧のコード例を示します。
セトリング時間
セトリング時間は、遷移の開始からDAC出力がコン
バータの仕様精度内で新しい出力値に落ち着くまでに
要する時間です。
ディジタルフィードスルー
ディジタルフィードスルーは、ディジタル入力の遷移
時にDACの出力で生じるノイズです。適正な基板レイ
アウト及びグランディングによってこのノイズをかな
り減らすことができますが、DACそのものに起因する
フィードスルーはある程度常に存在します。
バイポーラ出力
MAX5132/MAX5133は、図10に示す回路を使用する
ことによりユニティゲインのバイポーラ動作(FB = OUT)
に設定できます。出力電圧VOUTは次式によって与えら
れます。
VOUT = VREF [G(NB/8192) - 1]
ACTUAL
DIAGRAM
3
6
ANALOG OUTPUT VALUE (LSB)
ANALOG OUTPUT VALUE (LSB)
7
5
4
AT STEP
011 (1/2 LSB )
3
2
AT STEP
001 (1/4 LSB )
1
ACTUAL
OFFSET POINT
0
000
001
010
011
100
101
110
111
2
IDEAL DIAGRAM
1
IDEAL OFFSET
POINT
0
000
001
DIGITAL INPUT CODE
010
011
DIGITAL INPUT CODE
図8a. 積分非直線性
図8c. オフセット誤差
6
IDEAL FULL-SCALE OUTPUT
7
1 LSB
5
DIFFERENTIAL LINEARITY
ERROR (-1/4 LSB)
4
3
1 LSB
2
DIFFERENTIAL
LINEARITY ERROR (+1/4 LSB)
1
0
ANALOG OUTPUT VALUE (LSB)
ANALOG OUTPUT VALUE (LSB)
OFFSET ERROR
(+1 1/4 LSB)
GAIN ERROR
(-1 1/4 LSB)
6
IDEAL DIAGRAM
ACTUAL
FULL-SCALE
OUTPUT
5
4
0
000
001
010
011
100
101
000 100
DIGITAL INPUT CODE
図8b. 微分非直線性
101
110
111
DIGITAL INPUT CODE
図8d. 利得誤差
レイルトゥレイルは日本モトローラの登録商標です。
______________________________________________________________________________________
15
MAX5132/MAX5133
利得誤差
MAX5132/MAX5133
+5V/+3V、13ビット、シリアル、フォース/センスDAC
10ppm/℃の内部リファレンス付
ここで、NBはDACのバイナリ入力コードの数値、VREF
は内部(又は外部)高精度リファレンスの電圧、Gは全利得
です。図10のアプリケーション回路は、MAX5132/
MAX5133の外側でユニティゲイン構成の低コストオペ
アンプ(MAX4162)を使用しています。MAX5132/
MAX5133との組み合わせにより、この回路の全利得
は2V/Vとなります。表6に、バイポーラ出力電圧の
コードの例を示します。
+5V/+3V
REF
VDD
50k
MAX5132
MAX5133
FB
50k
OUT
DAC
AGND
リセット(RSTVAL)及びクリア( CL R )機能
DGND
GAIN = 2 V/V
MAX5132/MAX5133 DACは、出力をRSTVALの
設定に依存する特定の値にリセットするクリアピン(CLR)
を 備 え て い ま す 。 CLRが ロ ー に 引 き 下 げ ら れ た 時 、
RSTVAL = DGNDの場合出力は0に設定され、RSTVAL =
VDDの場合出力はミッドスケールに設定されます。
図9. 内部(+1.25V/+2.5V)又は外部リファレンスを
使用したユニポーラ出力回路。外部リファレンス
を使用する場合は、REFADJをVDDに接続して
ください。
CLRピンは、最小入力抵抗40kΩと直列のダイオードを
通じて電源電圧VDD)に接続されています。ディジタル
電圧がデバイスの電源電圧よりも高いと、小さな入力
電流が流れますが、この電流は(VCLR - VDD - 0.5V)/40kΩ
に制限されます。
+5V/+3V
50k
50k
REF
VDD
FB
MAX5132
MAX5133
注記：DACをクリアした場合にも、ソフトウェアシャット
ダウンが解除されます(PD = 0)。
V+
VOUT
DAC
OUT
MAX4162
デバイスのデイジーチェーン接続
DGND
1つのデバイスのシリアルデータ出力ピン(DOUT)を次
のデバイスのディジタル入力ピン(DIN)に接続すること
により、任意の数のMAX5132/MAX5133をデイジー
チェーン接続できます(図11)。
DIN
CS
SCLK
SCLK
I
II
III
MAX5132
MAX5133
MAX5132
MAX5133
MAX5132
MAX5133
DOUT
DIN
CS
DOUT
DIN
DOUT
CS
図11. ディジタルI/O DIN/DOUTを使用することにより、複数のデバイスをデイジーチェーン接続
16
V-
図10. 内部(+1.25V/+2.5V)又は外部リファレンスを
使用したユニティゲインバイポーラ出力回路。
外部リファレンスを使用する場合は、REFADJ
をVDDに接続してください。
さらにもう1つの構成においては、幾つかのMAX5132/
MAX5133 DACによって1つの共通のDIN信号ラインを
共有できます(図12)。この構成ではデータバスが全ての
デバイスに共通であるため、データはデイジーチェーン
を通じてシフトしていきません。しかし、この構成で
は各ICが専用のCSラインを必要とするため、より多く
のI/Oラインが必要になります。
SCLK
AGND
______________________________________________________________________________________
TO OTHER
SERIAL DEVICES
+5V/+3V、13ビット、シリアル、フォース/センスDAC
10ppm/℃の内部リファレンス付
MAX5132/MAX5133
表5. ユニポーラコード表(利得 = +2V/V)
DAC CONTENTS
ANALOG OUTPUT
MSB
INTERNAL REFERENCE
LSB
EXTERNAL REFERENCE
MAX5132
MAX5133
MAX5132/MAX5133
1 1111 1111 1111
4.99939V
2.49969V
VREF (8191 / 8192) 2
1 0000 0000 0001
2.50061V
1.25031V
VREF (4097 / 8192) 2
1 0000 0000 0000
2.5V
1.25V
VREF (4096 / 8192) 2
0 1111 1111 1111
2.49939V
1.24969V
VREF (4095 / 8192) 2
0 0000 0000 0001
610.35µV
305.18µV
VREF (1 / 8192) 2
0 0000 0000 0000
0V
0V
0V
表6. バイポーラコード表(図10)
DAC CONTENTS
MSB
ANALOG OUTPUT
INTERNAL REFERENCE
LSB
EXTERNAL REFERENCE
MAX5132
MAX5133
MAX5132/MAX5133
1 1111 1111 1111
2.49939V
1.24969V
VREF [2 (8191 / 8192) - 1]
1 1000 0000 0001
610.35µV
305.18µV
VREF [2 (4097 / 8192) - 1]
1 1000 0000 0000
0V
0V
VREF [2 (4096 / 8192) - 1]
0 1111 1111 1111
-610.35µV
-305.18µV
VREF [2 (4095 / 8192) - 1]
0 0000 0000 0001
-2.49939V
-1.24969V
VREF [ 2 (1 / 8192) - 1]
0 0000 0000 0000
-2.5V
-1.25V
-VREF
DIN
SCLK
CS1
CS2
TO OTHER
SERIAL DEVICES
CS3
CS
I
CS
MAX5132
MAX5133
II
III
CS
MAX5132
MAX5133
MAX5132
MAX5133
SCLK
SCLK
SCLK
DIN
DIN
DIN
図12. 複数のデバイスが1つの共通ディジタル入力(DIN)を共有する場合
______________________________________________________________________________________
17
MAX5132/MAX5133
+5V/+3V、13ビット、シリアル、フォース/センスDAC
10ppm/℃の内部リファレンス付
にバイパスしてください。リードインダクタンスを小さく
するために、リードはできるだけ短くしてください。
AC成分を持つ外部リファレンスの使用
MAX5132/MAX5133は、リファレンス入力電圧範囲
の仕様内における乗算能力を持っています。図13は、
REFに正弦波入力を印加する技法を示しています。ここ
で、AC信号はリファレンス入力に印加される前にオフ
セットされています。
レイアウト上の考慮
ディジタル及びACトランジェント信号のAGNDへの
カップリングのために、出力にノイズが発生すること
があります。AGNDはできるだけ良質のグランドに接続
してください。低インダクタンス・グランドプレーン
付の複層基板等を使用した適正なグランディング技法
を採用してください。ワイヤラッピング基板及び
ソケットはお勧めできません。ノイズが問題になる
場合は、シールドが必要になることもあります。
電源及びバイパスの考慮
パワーアップ時に、入力レジスタ及びDACレジスタは
ゼロ(RSTVAL = DGND)又はミッドスケール(RSTVAL =
V DD )にクリアされます。4. 7µFコンデンサと0 . 1µF
コンデンサを並列にしたものを使用して、電源をAGND
+5V/
+3V
AC
REFERENCE
INPUT
500mVp-p
+5V/+3V
26k
MAX495
10k
REF
VDD
FB
OUT
DAC
AGND
MAX5132
MAX5133
DGND
図13. AC成分を持つ外部リファレンス
チップ情報 _____________________________
TRANSISTOR COUNT: 3308
SUBSTRATE CONNECTED TO AGND.
18
______________________________________________________________________________________
+5V/+3V、13ビット、シリアル、フォース/センスDAC
10ppm/℃の内部リファレンス付
QSOP.EPS
______________________________________________________________________________________
19
MAX5132/MAX5133
パッケージ ________________________________________________________________________
MAX5132/MAX5133
+5V/+3V、13ビット、シリアル、フォース/センスDAC
10ppm/℃の内部リファレンス付
NOTES
販売代理店
〒169 -0051東京都新宿区西早稲田3-30-16（ホリゾン1ビル）
TEL. (03)3232-6141
FAX. (03)3232-6149
マキシム社では全体がマキシム社製品で実現されている回路以外の回路の使用については責任を持ちません。回路特許ライセンスは明言されていません。
マキシム社は随時予告なしに回路及び仕様を変更する権利を保留します。
20 ____________________Maxim Integrated Products, 120 San Gabriel Drive, Sunnyvale, CA 94086 408-737-7600
© 1999 Maxim Integrated Products
is a registered trademark of Maxim Integrated Products.