MAXIM MAX5176

19-1475; Rev 0; 4/99
概要 ___________________________________
特長 ___________________________________
MAX5174/MAX5176は、高精度出力アンプ付の低電力
シリアル1 2ビット電圧出力D/Aコンバータ(DAC)を
省スペースの16ピンQSOPパッケージに内蔵しています。
MAX5174は+5V単一電源で動作し、MAX5176は+3V
単一電源で動作します。いずれのデバイスも消費電流は
僅か280µAで、シャットダウンモードではさらに1µAに
低減します。さらに、設定可能なパワーアップリセット
機能により、初期出力状態として0V又はミッドスケール
に選択できます。
◆ INL：±1LSB
3線シリアルインタフェースは、SPI TM 、QSPI TM 及び
MICROWIRE TM 規格とコンパチブルです。各DACは、
入力レジスタにDACレジスタが続く形で構成された
ダブルバッファ付入力を備えているため、1 6ビット
シリアルワードによってDACレジスタを入力レジスタと
同時又は個別に更新できます。その他の特長としては、
ソフトウェア及びハードウェアシャットダウン、シャット
ダウンロックアウト、ハードウェアクリアピン、そして
DC及びオフセットAC信号を許容するリファレンス入力
等が挙げられます。これらのデバイスは、機能性を増す
ための設定可能なディジタル出力ピン及びデイジー
チェーン接続用のシリアルデータ出力ピンを備えてい
ます。全てのロジック入力はTTL/CMOSコンパチブルで、
内部シュミットトリガでバッファされているため、フォト
カプラと直接インタフェースすることが可能です。
MAX5174/MAX5176は独自の内蔵回路により、パワー
アップ時のグリッチを数ミリボルトに抑えて出力電圧を
実質的に「グリッチフリー」に保ちます。
いずれのデバイスも1 6ピンQSOPパッケージで提供
されており、温度範囲は拡張工業用(-40℃∼+85℃)の
ものが用意されています。MAX5170/MAX5172は
MAX5174/MAX5176とピンコンパチブルなアップ
グレード製品です。1 0 0 %ピンコンパチブルの内部
リファレンス付DAC製品は、1 3ビットMAX5130/
MAX5131及び12ビットMAX5120/MAX5121のデータ
シートを参照して下さい。
アプリケーション _______________________
◆ シャットダウン電流：1µA
◆ パワーアップ時に出力がグリッチフリー
◆ 単一電源動作
+5V(MAX5174)
+3V(MAX5176)
◆ フルスケール出力範囲
+2.048V(MAX5176、VREF = +1.25V)
+4.096V(MAX5174、VREF = +2.5V)
◆ レイルトゥレイル®出力アンプ
◆ 出力オフセットは調節可能
◆ 乗算動作における低THD：-80dB
◆ 3線シリアルインタフェース：
SPI/QSPI/MICROWIREコンパチブル
◆ ピン設定可能なシャットダウンモード及び
パワーアップリセット
◆ バッファ付出力：5kΩ||100pF負荷を駆動可能
◆ ユーザ設定可能なディジタル出力ピンを使用して
外部部品のシリアル制御が可能
◆ 14ビットのアップグレード製品
(MAX5170/MAX5172)も入手可能
型番 ___________________________________
INL
(LSB)
PART
TEMP. RANGE
PIN-PACKAGE
MAX5174AEEE
-40°C to +85°C
16 QSOP
±1
MAX5174BEEE
MAX5176AEEE
MAX5176BEEE
-40°C to +85°C
-40°C to +85°C
-40°C to +85°C
16 QSOP
16 QSOP
16 QSOP
±2
±2
±4
ピン配置 _______________________________
工業用プロセス制御
ディジタルオフセット及び利得調節
TOP VIEW
OS 1
16 VDD
OUT 2
15 N.C.
RS 3
14 REF
モーションコントロール
自動試験機器(ATE)
リモート工業用制御
µP制御機器
PDL 4
CLR 5
ファンクションダイアグラムは、データシートの最後に
記載されています。
SPI及びQSPIはMotorola Inc.の商標です。
MICROWIREはNational Semiconductor Corp.の商標です。
レイルトゥレイルは日本モトローラの登録商標です。
MAX5174
MAX5176
13 AGND
12 SHDN
CS 6
11 UPO
DIN 7
10 DOUT
9
SCLK 8
DGND
QSOP
________________________________________________________________ Maxim Integrated Products
1
無料サンプル及び最新版データシートの入手にはマキシム社のホームページをご利用下さい。http://www.maxim-ic.com
MAX5174/MAX5176
低電力シリアル12ビット
電圧出力DAC
MAX5174/MAX5176
低電力シリアル12ビット
電圧出力DAC
ABSOLUTE MAXIMUM RATINGS
VDD to AGND, DGND ............................................-0.3V to +6.0V
AGND to DGND.....................................................-0.3V to +0.3V
Digital Inputs to DGND..........................................-0.3V to +6.0V
DOUT, UPO to DGND ................................-0.3V to (VDD + 0.3V)
OUT, REF to AGND ...................................-0.3V to (VDD + 0.3V)
OS to AGND ...............................(AGND - 4.0V) to (VDD + 0.3V)
Maximum Current into Any Pin............................................50mA
Continuous Power Dissipation (TA = +70°C)
16-Pin QSOP (derate 8mW/°C above +70°C)..............667mW
Operating Temperature Range ...........................-40°C to +85°C
Storage Temperature Range .............................-65°C to +150°C
Lead Temperature (soldering, 10sec) .............................+300°C
Stresses beyond those listed under “Absolute Maximum Ratings” may cause permanent damage to the device. These are stress ratings only, and functional
operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to
absolute maximum rating conditions for extended periods may affect device reliability.
ELECTRICAL CHARACTERISTICS—MAX5174
(VDD = +5V ±10%, VREF = 2.5V, OS = AGND = DGND, RL = 5kΩ, CL = 100pF referenced to ground, TA = TMIN to TMAX, unless
otherwise noted. Typical values are at TA = +25°C.)
PARAMETER
SYMBOL
CONDITIONS
MIN
TYP
MAX
UNITS
STATIC PERFORMANCE
Resolution
12
Integral Nonlinearity (Note 1)
INL
Differential Nonlinearity
DNL
Offset Error (Note 2)
VOS
Gain Error
Power-Supply Rejection Ratio
GE
±1
MAX5174B
±2
LSB
±10
mV
-0.6
±4
RL = 5kΩ
-1.6
±8
10
120
f = 100kHz
Output Thermal Noise Density
LSB
±1
RL = ¥
PSRR
Output Noise Voltage
Bits
MAX5174A
LSB
µV/V
1
LSBp-p
80
nV/√Hz
REFERENCE
Reference Input Range
VREF
0
Reference Input Resistance
RREF
18
VDD - 1.4
V
kΩ
MULTIPLYING-MODE PERFORMANCE
Reference -3dB Bandwidth
VREF = 0.5Vp-p + 1.5VDC, slew-rate limited
350
kHz
Reference Feedthrough
VREF = 3.6Vp-p + 1.8VDC, f = 1kHz,
code = all 0s
-80
dB
VREF = 2Vp-p + 1.5VDC, f = 10kHz,
code = FFF hex
82
dB
Signal-to-Noise Plus Distortion
Ratio
SINAD
DIGITAL INPUTS
Input High Voltage
VIH
Input Low Voltage
VIL
Input Hysteresis
3
VHYS
Input Leakage Current
IIN
Input Capacitance
CIN
V
0.8
200
VIN = 0 or VDD
0.001
V
mV
±1
8
µA
pF
DIGITAL OUTPUTS
Output High Voltage
VOH
ISOURCE = 2mA
Output Low Voltage
VOL
ISINK = 2mA
2
VDD - 0.5
V
0.13
_______________________________________________________________________________________
0.4
V
低電力シリアル12ビット
電圧出力DAC
(VDD = +5V ±10%, VREF = 2.5V, OS = AGND = DGND, RL = 5kΩ, CL = 100pF referenced to ground, TA = TMIN to TMAX, unless
otherwise noted. Typical values are at TA = +25°C.)
PARAMETER
SYMBOL
CONDITIONS
MIN
TYP
MAX
UNITS
DYNAMIC PERFORMANCE
Voltage Output Slew Rate
SR
Output Settling Time
0.6
To ±0.5LSB, from 10mV to full-scale
Output Voltage Swing (Note 3)
0
OS Pin Input Resistance
80
Time Required to Exit Shutdown
CS = VDD, fSCLK = 100kHz, VSCLK = 5Vp-p
Digital Feedthrough
V/µs
18
µs
VDD
120
V
kΩ
40
µs
1
nV-s
POWER SUPPLIES
Positive Supply Voltage
VDD
Power-Supply Current (Note 4)
IDD
4.5
Shutdown Current (Note 4)
5.5
V
0.35
0.4
mA
1
10
µA
TIMING CHARACTERISTICS
SCLK Clock Period
tCP
100
ns
SCLK Pulse Width High
tCH
40
ns
SCLK Pulse Width Low
tCL
40
ns
CS Fall to SCLK Rise Setup
Time
tCSS
40
ns
SCLK Rise to CS Rise Hold
Time
tCSH
0
ns
SDI Setup Time
tDS
40
ns
SDI Hold Time
tDH
0
ns
SCLK Rise to DOUT Valid
Propagation Delay
tDO1
CLOAD = 200pF
80
ns
SCLK Fall to DOUT Valid
Propagation Delay
tDO2
CLOAD = 200pF
80
ns
SCLK Rise to CS Fall Delay
tCS0
10
ns
CS Rise to SCLK Rise Hold Time
tCS1
40
ns
CS Pulse Width High
tCSW
100
ns
_______________________________________________________________________________________
3
MAX5174/MAX5176
ELECTRICAL CHARACTERISTICS—MAX5174 (continued)
MAX5174/MAX5176
低電力シリアル12ビット
電圧出力DAC
ELECTRICAL CHARACTERISTICS—MAX5176
(VDD = +2.7V to +3.6V, VREF = 1.25V, OS = AGND = DGND, RL = 5kΩ, CL = 100pF referenced to ground, TA = TMIN to TMAX, unless
otherwise noted. Typical values are at TA = +25°C).
PARAMETER
SYMBOL
CONDITIONS
MIN
TYP
MAX
UNITS
STATIC PERFORMANCE
Resolution
12
Bits
MAX5176A
±2
MAX5176B
±4
Integral Nonlinearity (Note 5)
INL
Differential Nonlinearity
DNL
±1
LSB
Offset Error (Note 2)
VOS
±10
mV
Gain Error
Power-Supply Rejection Ratio
GE
RL = ¥
-0.6
±4
RL = 5kΩ
-1.6
±8
10
120
PSRR
Output Noise Voltage
f = 100kHz
Output Thermal Noise Density
LSB
LSB
µV/V
2
LSBp-p
80
nV/√Hz
REFERENCE
Reference Input Range
VREF
0
Reference Input Resistance
RREF
18
VDD - 1.4
V
kΩ
MULTIPLYING-MODE PERFORMANCE
Reference -3dB Bandwidth
VREF = 0.5Vp-p + 0.75VDC, slew-rate limited
350
kHz
Reference Feedthrough
VREF = 1.6Vp-p + 0.8VDC, f = 1kHz,
code = all 0s
-80
dB
VREF = 0.6Vp-p + 0.9VDC, f = 10kHz,
code = FFF hex
78
dB
Signal-to-Noise Plus Distortion
Ratio
SINAD
DIGITAL INPUT
Input High Voltage
Input Low Voltage
Input Hysteresis
VIH
2.2
V
VIL
0.8
VHYS
Input Leakage Current
IIN
Input Capacitance
CIN
200
VIN = 0 or VDD
0.001
V
mV
±1
8
µA
pF
DIGITAL OUTPUT
Output High Voltage
VOH
ISOURCE = 2mA
Output Low Voltage
VOL
ISINK = 2mA
4
VDD - 0.5
V
0.13
_______________________________________________________________________________________
0.4
V
低電力シリアル12ビット
電圧出力DAC
(VDD = +2.7V to +3.6V, VREF = 1.25V, OS = AGND = DGND, RL = 5kΩ, CL = 100pF referenced to ground, TA = TMIN to TMAX, unless
otherwise noted. Typical values are at TA = +25°C).
PARAMETER
SYMBOL
CONDITIONS
MIN
TYP
MAX
UNITS
DYNAMIC PERFORMANCE
Voltage Output Slew Rate
SR
Output Settling Time
0.6
To ±0.5LSB, from 10mV to full-scale
Output Voltage Swing (Note 3)
0
OS Pin Input Resistance
80
Time Required to Exit Shutdown
CS = VDD, DIN = 50kHz; fSCLK = 100kHz,
VSCLK = 3Vp-p
Digital Feedthrough
V/µs
18
µs
VDD
V
120
kΩ
40
µs
1
nV-s
POWER SUPPLIES
Positive Supply Voltage
VDD
Power-Supply Current (Note 4)
IDD
2.7
Shutdown Current (Note 4)
3.6
V
0.35
0.4
mA
1
10
µA
TIMING CHARACTERISTICS
SCLK Clock Period
tCP
150
ns
SCLK Pulse Width High
tCH
75
ns
SCLK Pulse Width Low
tCL
75
ns
tCSS
60
ns
tCSH
0
ns
SDI Setup Time
tDS
60
ns
SDI Hold Time
tDH
0
ns
SCLK Rise to DOUT Valid
Propagation Delay
tDO1
CLOAD = 200pF
200
ns
SCLK Fall to DOUT Valid
Propagation Delay
tDO2
CLOAD = 200pF
200
ns
SCLK Rise to CS Fall Delay
tCS0
10
ns
CS Rise to SCLK Rise Hold Time
tCS1
75
ns
CSB Fall to SCLK Rise Setup
Time
SCLK Rise to CS Rise Hold Time
tCSW
150
CS Pulse
Width
High between codes
Note
1: INL
guaranteed
10 and 4095.
Note 2: Offset is measured at the code that comes closest to 10mV.
Note 3: Accuracy is better than 1 LSB for VOUT = 10mV to VDD - 180mV. Guaranteed by PSR test on end points.
Note 4: RL = open and digital inputs are either VDD or DGND.
Note 5: INL guaranteed between codes 20 and 4095.
ns
_______________________________________________________________________________________
5
MAX5174/MAX5176
ELECTRICAL CHARACTERISTICS—MAX5176 (continued)
標準動作特性 ______________________________________________________________________
(MAX5174: VDD = +5V, VREF = 2.5V; MAX5176: VDD = +3V, VREF = +1.25V; CL = 100pF, OS = AGND, code = FFF hex,
TA = +25°C, unless otherwise noted.)
MAX5174
300
290
280
270
260
250
288
240
286
284
282
280
278
276
274
272
1.4
MAX5174/6toc03
310
MAX5174/6toc02
320
290
NO-LOAD SUPPLY CURRENT (mA)
MAX5174/6 toc01
330
NO-LOAD SUPPLY CURRENT (mA)
SHUTDOWN SUPPLY CURRENT
vs. TEMPERATURE
NO-LOAD SUPPLY CURRENT
vs. TEMPERATURE
SHUTDOWN SUPPLY CURRENT (mA)
NO-LOAD SUPPLY CURRENT
vs. SUPPLY VOLTAGE
1.3
1.2
1.1
1.0
0.9
270
0.8
268
230
4.4
4.6
4.8
5.0
5.2
5.4
5.6
-50
-30
-10
OUTPUT VOLTAGE vs. TEMPERATURE
4.0966
4.0964
50
70
-50
90
-30
-10
10
30
50
TEMPERATURE (°C)
OUTPUT VOLTAGE vs. LOAD RESISTANCE
DYNAMIC RESPONSE
70
90
MAX5174/6 toc06
MAX5174/6 toc05
4.0
3.5
OUTPUT VOLTAGE (V)
4.0968
30
4.5
MAX5174/6toc04
4.0970
10
TEMPERATURE (°C)
SUPPLY VOLTAGE (V)
OUTPUT VOLTAGE (V)
5V
VCS
5V/div
0
3.0
4.096V
2.5
2.0
VOUT
1V/div
1.5
1.0
4.0962
10mV
0.5
4.0960
0
-30
-10
10
30
50
70
90
10
100
TEMPERATURE (°C)
10k
2ms/div
100k
TOTAL HARMONIC DISTORTION PLUS NOISE
vs. FREQUENCY
DYNAMIC RESPONSE
MAX5174/6 toc07
-75
5V
-76
0
-77
4.096V
VOUT
1V/div
MAX5174/76 toc08
VCS
5V/div
1k
RL (W)
REFERENCE FEEDTHROUGH
0
VREF = 1.8 VDC + 3.6Vp-p at f = 1kHz
MAX5174/76 toc9
-50
THD + NOISE (dB)
MAX5174/MAX5176
低電力シリアル12ビット
電圧出力DAC
-78
-79
VOUT/VREF
-80
12.5dB/div
-81
-82
10mV
-83
-84
2ms/div
6
10
100
1k
10k
FREQUENCY (Hz)
100k
20
FREQUENCY (Hz)
_______________________________________________________________________________________
10k
低電力シリアル12ビット
電圧出力DAC
MAX5174/MAX5176
標準動作特性(続き) _________________________________________________________________
(MAX5174: VDD = +5V, VREF = 2.5V; MAX5176: VDD = +3V, VREF = +1.25V; CL = 100pF, OS = AGND, code = FFF hex,
TA = +25°C, unless otherwise noted.)
MAX5174
FFT PLOT
DIGITAL FEEDTHROUGH
MAJOR-CARRY TRANSITION
MAX5174/6 toc12
VREF = 1.25VDC + 1.13Vp-p at f = 10kHz
MAX5174/76 toc10
MAX5174/6 toc11
0
VOUT
2mV/div
VCS
V/div
AC-COUPLED
VOUT/VREF
12.5dB/div
VSCLK
5V/div
VOUT
100mV/div
20
100k
FREQUENCY (Hz)
400ns/div
5ms/div
START-UP GLITCH
REFERENCE INPUT FREQUENCY RESPONSE
MAX5174/6 toc14
MAX5174/6toc13
5
0
VDD
1V/div
GAIN (dB)
-5
-10
-15
VOUT
10mV/div
AC-COUPLED
-20
VREF = 0.67Vp-p + 1.5VDC
-25
0
500
1000
1500
2000
2500
5Oms/div
3000
FREQUENCY (kHz)
MAX5176
NO-LOAD SUPPLY CURRENT
vs. SUPPLY VOLTAGE
285
280
275
270
265
260
285
280
275
270
265
255
250
260
2.5 2.6 2.7 2.8 2.9 3.0 3.1 3.2 3.3 3.4 3.5
SUPPLY VOLTAGE (V)
MAX5174/6 toc17
290
0.60
SHUTDOWN SUPPLY CURRENT (mA)
290
295
SHUTDOWN SUPPLY CURRENT
vs. TEMPERATURE
MAX5174/6toc16
NO-LOAD SUPPLY CURRENT (mA)
295
NO-LOAD SUPPLY CURRENT (mA)
MAX5174/6toc15
300
NO-LOAD SUPPLY CURRENT
vs. TEMPERATURE
0.58
0.56
0.54
0.52
0.50
0.48
0.46
0.44
-50
-30
-10
10
30
50
TEMPERATURE (°C)
70
90
-50
-30
-10
10
30
50
70
90
TEMPERATURE (°C)
_______________________________________________________________________________________
7
標準動作特性(続き) _________________________________________________________________
(MAX5174: VDD = +5V, VREF = 2.5V; MAX5176: VDD = +3V, VREF = +1.25V; CL = 100pF, OS = AGND, code = FFF hex,
TA = +25°C, unless otherwise noted.)
MAX5176
OUTPUT VOLTAGE vs. LOAD RESISTANCE
OUTPUT VOLTAGE vs. TEMPERATURE
2.0486
2.0484
MAX5170/72 toc19
2.0
OUTPUT VOLTAGE (V)
2.0488
DYNAMIC RESPONSE
MAX5174/6 toc20
2.5
MAX5174/6 toc18
2.0490
3V
VCS
3V/div
0
1.5
2.048V
1.0
VOUT
500mV/div
0.5
2.0482
0
2.0480
10mV
-0.5
-50
-30
-10
10
30
50
70
10
90
100
TEMPERATURE (°C)
10k
100k
2ms/div
TOTAL HARMONIC DISTORTION PLUS NOISE
vs. FREQUENCY
DYNAMIC RESPONSE
MAX5174/6 toc21
3V
-78.5
0
-79.0
2.048V
VOUT
500mV/div
MAX5174/76 toc22
-78.0
THD + NOISE (dB)
VCS
3V/div
1k
RL (W)
REFERENCE FEEDTHROUGH
0
VREF = 0.8VDC + 1.6Vp-p at f = 1kHz
MAX5174/76 toc23
OUTPUT VOLTAGE (V)
-79.5
VOUT/VREF
12.5dB/div
-80.0
-80.5
-81.0
10mV
-81.5
-82.0
2ms/div
10
100
1k
10k
FREQUENCY (Hz)
20
100k
FREQUENCY (Hz)
MAJOR-CARRY TRANSITION
FFT PLOT
MAX5174/6 toc25
0
VREF = 0.9VDC + 0.424Vp-p at f = 10kHz
MAX5174/76 toc24
MAX5174/MAX5176
低電力シリアル12ビット
電圧出力DAC
CS
2V/div
VOUT/VREF
12.5dB/div
OUT
100mV/div
20
8
FREQUENCY (Hz)
100k
AC-COUPLED
5ms/div
_______________________________________________________________________________________
10k
低電力シリアル12ビット
電圧出力DAC
(MAX5174: VDD = +5V, VREF = 2.5V; MAX5176: VDD = +3V, VREF = +1.25V; CL = 100pF, OS = AGND, code = FFF hex,
TA = +25°C, unless otherwise noted.)
MAX5176
REFERENCE INPUT
FREQUENCY RESPONSE
DIGITAL FEEDTHROUGH (SCLK, OUT)
MAX5174/6 toc26
START-UP GLITCH
MAX5174/6 toc28
MAX5174/6toc27
5
0
SCLK
2V/div
VDD
1V/div
GAIN (dB)
-5
OUT
500mV/div
-10
-15
VOUT
10mV/div
-20
-25
VREF = 0.67Vp-p + 0.75VDC
-30
2ms/div
0
500
1000
1500
2000
2500
3000
FREQUENCY (kHz)
AC-COUPLED
AC-COUPLED
50ms/div
端子説明 __________________________________________________________________________
端子
名称
機 能
1
OS
2
OUT
3
RS
4
PDL
パワーダウンロックアウト(ディジタル入力)。VDDに接続すると、シャットダウンが許容されます。DGNDに
接続すると、ソフトウェア及びハードウェアのシャットダウンがディセーブルされます。
5
CLR
DACクリア(ディジタル入力)。DACをゼロ又はミッドスケールにクリアします(どちらになるかはRSで決まります)。
オフセット調節。AGNDに接続するとノーオフセットになります。
出力電圧。シャットダウン中はハイインピーダンスです。出力電圧はVDDに制限されています。
リセットモード選択(ディジタル入力)。VDDに接続するとミッドスケールがリセット出力電圧になります。
DGNDに接続すると0Vがリセット出力電圧になります。
6
CS
チップセレクト入力(ディジタル入力)。CSがハイの時はDINが無視されます。
7
DIN
シリアルデータ入力(ディジタル入力)。データはSCLKの立上がりエッジで同期入力されます。
8
SCLK
シリアルクロック入力(ディジタル入力)。
9
DGND
ディジタルグランド
10
DOUT
シリアルデータ出力
11
UPO
12
SHDN
シャットダウン(ディジタル入力)。PDL = VDDの時にSHDNをハイにすると、チップはシャットダウン状態に
なります。最大シャットダウン電流は10µAです。
13
AGND
14
REF
アナロググランド
リファレンス入力。最大VREFはVDD - 1.4Vです。
15
N.C.
無接続
16
VDD
正電源。4.7µFコンデンサと0.1µFコンデンサを並列にしたものでAGNDにバイパスして下さい。
ユーザ設定出力。状態はシリアル入力によって設定されます。
_______________________________________________________________________________________
9
MAX5174/MAX5176
標準動作特性(続き) _________________________________________________________________
MAX5174/MAX5176
低電力シリアル12ビット
電圧出力DAC
詳細 ___________________________________
MAX5174/MAX5176 12ビットシリアル電圧出力
DACは、3線シリアルインタフェースで動作します。
これらのデバイスは16ビットシフトレジスタを含み、
入力レジスタ及びDACレジスタからなるダブルバッファ
付入力を備えています(「ファンクションダイアグラム」
を参照)。さらに、レイルトゥレイル出力アンプ及び
トリミングされた内部抵抗により、1.638V/Vの利得を
実現して出力電圧スイングを最大限に広げています。
MAX5174/MAX5176は、出力アンプのオフセット
調節ピンの使用により、DAC出力のDCシフトが可能に
なっています。これらのDACは、リファレンス電圧に
比例する重み付き出力電圧を生成する反転R-2Rラダー
ネットワーク(図1)を使用して設計されています。
OS_
R
R
R
2R
2R
D0
R
2R
D9
OUT_
R
2R
2R
D10
D11
REF_
AGND
SHOWN FOR ALL 1s ON DAC
図1. 簡略DAC回路図
リファレンス入力
リファレンス入力は、0∼(VDD -1.4V)の範囲のAC及び
DC値を受け付けます。出力電圧は次式で表されます。
VOUT =
VREF × N × ゲイン
Gain
4096
ここで、NはMAX5174/MAX5176の入力コードの数値
(0∼4095)、VREFは外部リファレンス電圧、「ゲイン」
は内部で設定された電圧利得( OS = AGNDの場合は
1.638V/ V)です。最大出力電圧は、VDDです。REFピン
の入力抵抗は最小値が18kΩで、コードに依存します。
出力アンプ
OSがAGNDに接続されている場合、出力アンプはトリ
ミングされた抵抗分圧器を使用して利得を+1.638V/V
に設定し、利得誤差を最小限に抑えています。出力アンプ
は、5kΩと100pFの並列負荷の場合に標準スルーレート
が0.6V/µsで、±0.5LSBへのセトリング時間が18µs
以内です。負荷が2kΩ以下になると性能が劣化します。
出力アンプのセットアップの別方法については、
「アプリ
ケーション情報」を参照して下さい。
通常動作状態に戻った時に、シャットダウン以前の出力
状態を呼び戻すことができます。シャットダウンモード
を解除するには、DACレジスタにシフトレジスタの
データを再ロードするか、入力レジスタ及びDACレジ
スタに同時にロードするか、あるいはPDLをトグルして
下さい。シャットダウンモードから戻った時は、出力が
落ち着くまで40µs待って下さい。
パワーダウンロックアウト
パワーダウンロックアウトは、ソフトウェア/ハード
ウェアシャットダウンモードをディセーブルします。
PDLがハイからローに遷移すると、デバイスのシャット
ダウンが解除され、この時出力は、パワーダウン前の
状態に戻ります。
シャットダウン
PDLが ハ イ の 時 に S H D N を を ハ イ に 引 き 上 げ る と 、
MAX5174/MAX5176はシャットダウンします。
SHDNをローに引き下げてもデバイスは通常動作に戻り
ません。シャットダウンを解除するには、PDLのハイ
からローへの遷移、あるいはシリアルインタフェースを
通じた適切なコマンドが必要です(コマンドについては
表1を参照)。
シャットダウンモード
シリアルインタフェース
MAX5174/MAX5176は、ソフトウェア及びハード
ウェア・プログラマブル(PDピン)のシャットダウン
モードを備えています。このモードでは標準消費電流
が1µAに低減します。シャットダウンモードに入るには、
表1に示すように該当する入力制御ワードを書き込む
か、ハードウェアシャットダウンを使用して下さい。
シャットダウンモード時のリファレンス入力及びアンプ
出力はハイインピーダンスになり、シリアルインタ
フェースはアクティブ状態に留まります。入力レジスタ
のデータは保存されるため、MAX5174/MAX5176は
10
MAX5174/MAX5176の3線シリアルインタフェースは、
SPI、QSPI、(図2)及びMICROWIRE(図3)とコンパチブル
です。16ビットのシリアル入力ワードは、2つの制御
ビット、12個のデータビット(MSBからLSBへ)及び2つ
のサブビットからなっています。
制御ビットは、表1にしたがってMAX5174/MAX5176
の動作を決定します。MAX5174/MAX5176のディジ
タル入力はダブルバッファ付であるため、ユーザは以下
の作業を行うことができます。
______________________________________________________________________________________
低電力シリアル12ビット
電圧出力DAC
• 入力レジスタからのデータでDACレジスタを更新
すること
SS
• 入力及びDACレジスタを同時に更新すること
DIN
MAX5174
MAX5176
CSがローの状態の時に、MAX5174/MAX5176は送られ
てきた1つの16ビットパケットあるいは2つの8ビット
パケットを受け付けます。MAX5174/MAX5176は下記
の構成が設定可能になっています。
MOSI
SCLK
SCK
CS
SPI/QSPI
PORT
• どのクロックエッジでDOUTが同期出力されるか
I/O
• ユーザ設定可能なロジック出力の状態
• リセット状態の構成
CPOL = 0, CPHA = 0
表1に、これらの設定に必要なコマンドが記載されてい
ます。
図2. SPI/QSPIインタフェースの接続
MAX5174
MAX5176
SCLK
SK
DIN
SO
CS
I/O
MICROWIRE
PORT
図4の一般タイミング図に、MAX5174/MAX5176
データ収集の方法が図解されています。CSはシリアル
クロック(SCLK)の立上がりエッジよりも少なくとも
tCSS前にローになることが必要です。CSがローの状態
で、データがSCLKの立上がりエッジでレジスタに同期
入力されます。適正動作が保証された最大シリアル
クロック周波数は、MAX5174が10MHz、MAX5176
が6MHzです。図5に、シリアルインタフェースの詳細
タイミング図を示します。
シリアルデータ出力(DOUT)
シリアルデータ出力(DOUT)は、内部シフトレジスタの
出力です。これにより、複数デバイスのデイジーチェーン
接続及びデータの読み戻しが可能です(
「アプリケーション
情報」を参照)。スタートアップ時のデフォルト状態では、
データはシリアルクロックの立下がりエッジ(モード0)で
DOUTからシフトアウトされるため、遅れが16クロック
サイクルとなり、SPI、QSPI及びMICROWIREコンパチ
ビリティが確保されます。しかし、デバイスがモード1
図3. MICROWIREインタフェースの接続
表1. シリアルインタフェースのプログラミングコマンド
16-BIT SERIAL WORD
S1, S0
FUNCTION
C1
C0
D11..................D0
0
0
12-bit DAC data
00
Load input register; DAC registers are unchanged.
0
1
12-bit DAC data
00
Load input register; DAC registers are updated (start-up DAC with
new data).
1
0
xxxxxxxxxxxx
xx
Update DAC register from input register (start-up DAC with data
previously stored in the input registers).
1
1
0 0 x x xxxx xxxx
xx
No operation (NOP).
1
1
0 1 x x xxxx xxxx
xx
Shut down DAC (provided PDL = 1).
1
1
1 0 0 x xxxx xxxx
xx
UPO goes low (default).
1
1
1 0 1 x xxxx xxxx
xx
UPO goes high.
1
1
1 1 0 x xxxx xxxx
xx
Mode 1, DOUT clocked out on SCLK’s rising edge.
1
1
1 1 1 x xxxx xxxx
xx
Mode 0, DOUT clocked out on SCLK’s falling edge (default).
______________________________________________________________________________________
11
MAX5174/MAX5176
• DACレジスタを更新することなく入力レジスタに
ロードすること
+5V
MAX5174/MAX5176
低電力シリアル12ビット
電圧出力DAC
CS
COMMAND
EXECUTED
SCLK
1
DIN
C2
8
C1
C0
D9
D8
D7
D6
9
D5
D4
16
D3
D2
D1
D0
S2
S1
S0
図4. シリアルインタフェースのタイミング
tCSW
CS
tCSO
tCSS
tCSH
tCS1
SCLK
tCH
tCL
tCP
DIN
tDS
tD01
tDH
tD02
DOUT
図5. シリアルインタフェースの詳細タイミング
に設定されていると、出力はDINから16.5クロック
サイクル遅れ、シリアルクロックの立上がりエッジで
同期出力されます。シャットダウン中、DOUTはシャット
ダウン前の最後のディジタル状態を保持します。
ユーザ設定可能な出力(UPO)
UPO機能により、シリアルインタフェースを通じて外部
デバイスを制御できます。このため、必要なマイクロ
コントローラI/Oポート数が減らすことができます。
パワーダウン中、この出力は、シャットダウン前の最後
のディジタル状態を保持します。CLRがローに引き下げ
られると、UPOは設定されたデフォルト状態にリセット
されます。UPOを制御するための具体的なコマンドに
ついては、表1を参照して下さい。
リセット(RS)及びクリア( CLR )
MAX5174/MAX5176は、出力電圧をリセットする
クリアピンを備えています。RS = DGNDのとき、CLRは
出力電圧を最小電圧(OS = AGNDの場合は0)にリセット
します。RS = V DD のとき、CLRは出力電圧をミッド
スケールにリセットします。いずれの場合も、CLRは
UPOを設定されたデフォルト状態にリセットします。
12
アプリケーション情報 ___________________
ユニポーラ出力
図6に、MAX5174/MAX5176を利得1.638V/Vのユニ
ポーラ、レイルトゥレイル動作にセットアップした例
を示します。表2に、ユニポーラ出力電圧のコードを
示します。最大出力電圧はV DD に制限されています。
図7に示すように、OSピンを使用して出力電圧にオフ
セットを付加できます(「オフセット及びバッファの構成」
を参照)。
バイポーラ出力
MAX5174/MAX5176は、図8に示す回路を使用して
バイポーラ動作に設定できます。出力電圧VOUTは次式
によって与えられます(OS = AGND)。
æ2 × N
ö
VOUT = VREF ç
- 1÷
è 4096
ø
ここで、NはDACのバイナリ入力コードの数値、VREF
は外部リファレンスの電圧です。表3に、図8の回路の
ディジタルコード及び対応する出力電圧を示します。
______________________________________________________________________________________
低電力シリアル12ビット
電圧出力DAC
OS
+5V/+3V
図7に示すシンプルな回路によって、出力電圧にオフ
セットを付加できます。OSピンの電圧によって付加
されるオフセットの量は次式で与えられます。
REF
VDD
MAX5174
MAX5176
VOFFSET = VOS・(1 - Gain)
ここで、Gain = 1.638です。
DAC
ただし、デバイスの全出力電圧は、OSピンの電圧に
かかわりなくVDD以下に制限されています。
OUT
AGND
DGND
出力アンプの利得を1に設定するには、OSをOUTに
接続して下さい。
デバイスのデイジーチェーン接続
シリアルデータ出力ピン(DOUT)を使用することに
よ っ て 、 複 数 の M A X 5 1 7 4 / M A X 5 1 7 6を ま と め て
デイジーチェーン接続できます(図9)。この方式の長所
は、僅か2本のラインで、ライン上の全てのDACを制御
できることにあります。但し、DACを設定するために
n個のコマンドが必要であるという短所があります。
図6. ユニポーラ出力回路(レイルトゥレイル)
OS
+5V/+3V
REF
図10に、1本の共通なDIN信号ラインを共有するいくつか
のMAX5174/MAX5176を示します。この構成において
は、データバスは全てのデバイスの共通です。しかし、
この構成は各デバイスが専用のCSラインを必要とする
ために、必要なI/Oラインの数が多くなります。この構成
の長所は、いずれのDACの設定にも僅か1つのコマンド
しか必要としないことです。
VOS
VDD
MAX5174
MAX5176
DAC
OUT
AGND
DGND
表2. ユニポーラコード表(図6の回路)
図7. OSを出力オフセット用に設定
+5V/+3V
REF
10k
10k
DAC CONTENTS
MSB
LSB
ANALOG OUTPUT
11 1111 1111 11 (00)
+VREF (4095/4096) · 1.638
10 0000 0000 01 (00)
+VREF (2049/4096) · 1.638
10 0000 0000 00 (00)
+VREF (2048/4096) · 1.638
01 1111 1111 11 (00)
+VREF (2047/4096) · 1.638
00 0000 0000 01 (00)
+VREF (1/4096) · 1.638
00 0000 0000 00 (00)
0
OS
VDD
V+
MAX5174
MAX5176
表3. バイポーラコード表(図8の回路)
VOUT
DAC
OUT
DGND
AGND
TOLERANCES: 10kW ±0.1%
図8. バイポーラ出力回路
V-
DAC CONTENTS
MSB
LSB
ANALOG OUTPUT
11 1111 1111 11 (00)
+VREF [(2 · 4095/4096) - 1]
10 0000 0000 01 (00)
+VREF [(2 · 2049/4096) - 1]
10 0000 0000 00 (00)
+VREF [(2 · 2048/4096) - 1]
01 1111 1111 11 (00)
+VREF [(2 · 2047/4096) - 1]
00 0000 0000 01 (00)
+VREF [(2 · 1/4096) - 1]
00 0000 0000 00 00
-VREF
________________________________________________________________________________________13
MAX5174/MAX5176
オフセット及びバッファの構成
MAX5174/MAX5176
低電力シリアル12ビット
電圧出力DAC
ピンとAGNDピンを一緒にまとめて接続し、それを
システムアナロググランドプレーンに接続して下さい。
この構成が有用な理由は、DACのDGNDがシステム
ディジタルグランドに接続されていると、ディジタル
ノイズがDACのアナログ部分に漏れる可能性があるため
です。
ACリファレンスの使用
MAX5174/MAX5176は、リファレンス電圧が0∼
(VDD -1.4V)の範囲に収まっている限り、AC成分を含む
リファレンスを許容します。図1 1は、リファレンス
入力にサイン波入力を印加する技法を示しています
(このAC信号はREFに印加される前にオフセットされて
います)。リファレンス電圧は、AGNDよりも上に維持
される必要があります。
4.7µFコンデンサと0.1µFコンデンサを並列にしたもの
で、電源をAGNDにバイパスして下さい。リードイン
ダクタンスを小さくするために、リードはできるだけ
短くして下さい。ノイズが問題になる場合は、シールド
及び/又はフェライトビーズを使用して分離を改善して
下さい。
電源及びレイアウト上の考慮
ワイヤラップ基板は推奨できません。最高のシステム
性能を得るには、アナログとディジタルのグランド
プレーンが別々になったプリント基板を使用して下さい。
2つのグランドプレーンは、低インピーダンス電源ソース
のところで一緒にまとめて接続して下さい。DGNDと
AGNDピンはICのところで一緒にまとめて接続して
下さい。最善のグランドを得るには、DACのDGND
SCLK
利得ドリフト及びINLとDNL性能を維持するには、DAC
リファレンス入力ピンのところでリファレンス出力イン
ピーダンスをできるだけ低くすることが非常に重要です。
REFピンの直列抵抗が0.1Ωを超えるとINLが劣化します。
AGNDピンについても同様の配慮が必要です。
SCLK
MAX5174
MAX5176
DIN
SCLK
MAX5174
MAX5176
DOUT
CS
DIN
DOUT
CS
MAX5174
MAX5176
DOUT
DIN
CS
TO OTHER
SERIAL DEVICES
図9. 複数のMAX5174/MAX5176デバイスのデイジーチェーン接続
DIN
SCLK
CS1
CS2
TO OTHER
SERIAL DEVICES
CS3
CS
CS
MAX5174
MAX5176
CS
MAX5174
MAX5176
MAX5174
MAX5176
SCLK
SCLK
SCLK
DIN
DIN
DIN
図10. 複数のMAX5174/MAX5176が1つの共通のDINとSCLKラインを共有する場合
14
______________________________________________________________________________________
低電力シリアル12ビット
電圧出力DAC
+5V/+3V
R1
AC
REFERENCE
INPUT
500mVp-p
TRANSISTOR COUNT: 3457
MAX495
R2
VDD
REF
OS
OUT
DAC
AGND
MAX5174
MAX5176
GND
図11. ACリファレンス入力回路
ファンクションダイアグラム ________________________________________________________
CS
PDL
SHDN
VDD AGND DGND
DIN SCLK
SERIAL
CONTROL
DOUT
16-BIT
SHIFT REGISTER
RS
LOGIC
OUTPUT
UPO
OS
DECODE
CONTROL
CLR
MAX5174
MAX5176
INPUT
REGISTER
DAC
REGISTER
DAC
OUT
REF
______________________________________________________________________________________
15
MAX5174/MAX5176
チップ情報 _____________________________
+5V/
+3V
パッケージ ________________________________________________________________________
QSOP.EPS
MAX5174/MAX5176
低電力シリアル12ビット
電圧出力DAC
販売代理店
〒169 -0051東京都新宿区西早稲田3-30-16（ホリゾン1ビル）
TEL. (03)3232-6141
FAX. (03)3232-6149
マキシム社では全体がマキシム社製品で実現されている回路以外の回路の使用については責任を持ちません。回路特許ライセンスは明言されていません。
マキシム社は随時予告なしに回路及び仕様を変更する権利を保留します。
16 ____________________Maxim Integrated Products, 120 San Gabriel Drive, Sunnyvale, CA 94086 408-737-7600
© 1999 Maxim Integrated Products
is a registered trademark of Maxim Integrated Products.