インシステム・プログラマブルな超低消費電力CPLDファミリ ispMACH 4000ZE 低コスト、小型パッケージ、超低消費電力 第二世代のispMACH® 4000ZEは、低消費電力で多量生産の 携帯アプリケーションに理想的です。ispMACH 4000ZEは 10μA程度のスタンバイ電流を実現しました。コスト的に 最適化しつつも機能の豊富なispMACH 4000ZEデバイスは、 省スペースの超小型パッケージucBGAとcsBGAで提供され ます。極めて低いシステム電力の実現を可能にするパワー ガードなどの新しい機能を備えるとともに、ユーザ用オン チップ発振器とタイマを含むシステム機能を集積していま す。 ispMACH 4000ZEデバイスは実証済みのE2CMOS®プロセス テクノロジで製造され、1.8Vのコア電圧を用い、3.3Vと 2.5V、および1.8Vの広範囲なI/O規格に対応します。さら にLVCMOS3.3やLVTTL、またはPCIインターフェイスを使用 することで、ispMACH 4000ZEデバイスは5V耐性のI/Oにも 対応します。 ispMACH 4000ZEファミリには民生用と産業用の温度グレー ドに対応するバージョンを用意しており、同一パッケージ 間では従来のゼロパワーCPLD ispMACH 4000Zファミリとピ ン互換です。 新しいispMACH 4000ZEファミリは、ラティスの使いやすく て強力なispLEVER® Classicデザインソフトウェア、並び に広く採用されているサードパーティ・ツールに対応して います。 パワーガード パワーガードは、未使用の入力ピンを選択的にディセーブ ルすることによって、システムのスタンバイ時電流を減ら します。本機能はI/Oピンと入力バッファ間のマルチプレ クサと、デバイス内部の関連する回路をイネーブルする ことで実現します。ブロック内の全I/Oピンがイネーブル 信号（Block Input Enable; BIE）信号を共有します。「 ブロック」数はデバイス規模に依存し、デバイスあたり2 ～16です。ブロック内のI/OピンはいずれもBIE信号を無視 するように設定できます。イネーブルするかディセーブル するかの機能はピン単位に設定できます。 ispMACH 4000ZE 省スペース型パッケージ 主要な機能と特長 ■ 超低消費電力 •10μA-typ.の低いスタンバイ電流 •低ダイナミック電力用の1.8Vコア電圧 •VCC は1.6Vまで動作 •ピン単位のプルアップ、プルダウン、またはバスキ ーパ制御 •複数のイネーブル信号があるパワーガード ■ 極めて小さい実装面積 •4x4mm（64ボールucBGA）の省スペース小型パッケージ ■ 容易なシステム集積 • LVCMOS I/Oは3.3V、2.5V、1.8Vまたは1.5V動作 • LVCMOS3.3、LVTTL、およびPCIインターフェイスによ る5V耐性I/O • 活線挿抜に対応 • オープンドレイン出力のオプション • プログラマブルな出力スルーレート • 3.3V PCI互換 • 高速セットアップパスのあるI/Oピン • 入力ヒステリシス • IEEE1149.1バウンダリスキャン・テスト対応 • IEEE1532 ISC準拠 • ユーザ用のオンチップ発振器とタイマ ■ 高性能 •4.4nsのピン間遅延 •260MHzのシステム性能 ■ ■ パッケージは実際のサイズで示されています。寸法はパッケージ本体のサイズです。 多彩なラインアップ •マクロセル数は32～256 •複数の温度グレードをサポート – 民生用グレード：ジャンクション温度0～90℃ – 産業用グレード：ジャンクション温度 -40～105℃ 環境に優しい素材 •RoHS準拠の無鉛パッケージ •ハロゲンフリーの材質 ispMACH 4000ZEデバイス選択ガイド 4032ZE 4064ZE 4128ZE 4256ZE マクロセルセル数 32 64 128 256 tPD (ns) 4.4 4.7 5.8 5.8 tCO (ns) 3.0 3.2 3.8 3.8 tS (ns) 2.2 2.5 2.9 2.9 fMAX (MHz) 260 241 200 200 VCC (Volts) 1.8 1.8 1.8 1.8 スタンバイ電流 (Typ.) 10 11 12 13 64 + 10 64 + 10 パラメータ I/O+入力 パッケージ1 48-ピン TQFP (7 x 7 mm) 32 + 4 32 + 4 64-ボール csBGA (5 x 5 mm, 0.5 mm ピッチ) 32 + 4 48 + 4 64-ボール ucBGA (4 x 4 mm, 0.4 mm ピッチ) 48 + 4 100-ピン TQFP (14 x 14 mm) 64 + 10 132-ボール ucBGA (6 x 6 mm, 0.4 mm ピッチ) 96 + 4 144-ボール csBGA (7 x 7 mm, 0.5 mm ピッチ) 64 + 10 144-ピン TQFP (20 x 20 mm) 96 + 4 108 + 14 96 + 4 96 + 4 1. 無鉛品のみ ピン単位の制御 ispMACH 4000ZEアプリケーション ispMACH 4000ZEはピン単位で以下のオプションに対応し ます。 ・プルアップ ・プルダウン ・バスキーパ ・プル処理なし これらのオプションは節電状態時に、バスメンテナンスに おいて、より大きな柔軟性をもたらします。 入力ヒステリシス ispMACH 4000ZEデバイスでは、各入力ピンに常時オンのヒ ステリシスがあります。この新機能は3.3Vと2.5V入力ピン に改善された耐ノイズ特性を実現します。 オンチップ発振器とタイマ 内蔵発振器は、ウォッチドッグタイマやデジタル・グリッ チ除去回路、制御用ステートマシンなど種々の管理用途の ために用意されています。節電の目的のために、発振器は デフォルトではオフです。 ispMACH 4000ZE ピコ開発キット ispMACH 4000ZEピコ開発キ ットは、電池駆動の携帯アプ リケーションという想定で ispMACH 4000ZE CPLDを評価 する一助となる機能を搭載し ています。ラティスからの無 償の参照設計を使用すれば、1 時間程度でユーザ独自のデザイ ンを構築できます。詳細はwww. latticesemi.com/4000ze-pico-kit をご確認下さい。 テレマティックス スマートフォン ■ ポケットベル ■ 携帯クレジットカード/ デビットカード・リーダ ■ GPS ■ 薄型ディスプレイ ■ 電卓 ■ 業務用無線機 工業用計測機器 デジタルカメラ ■ デジタルビデオレコーダ ■ 家庭用オーディオ機器 ■ 携帯用医療機器 ■ 車載アプリケーション ■ 携帯バーコードスキャナ ■ どんなCPLD用途でも !! ■ ■ ■ ■ 参照設計ポートフォリオ ラティスはCPLDアプリケーションをターゲットにした参照 設計（RD）の拡張ポートフォリオを用意しています。これ らのデザインはispMACH 4000ZEアーキテクチャに最適化さ れており、I2CやSPIなどの広く採用されている接続機能が 含まれています。ラティスのウェブサイトから参照設計、 ソースコード、およびドキュメントを無料でダウンロード することができます。詳しくはwww.latticesemi.com/ipを ご確認ください。 ispLEVER Classic設計ツール ラティスのispLEVER ClassicソフトウェアはispMACH 4000ZEファミリ用の包括的な設計環境です。ツールはデ ザイン入力、論理合成、フィッティング、シミュレーシ ョン、プロジェクト管理、デバイスプログラミング、お よびその他の必要なものをすべて含んでいます。論理合 成とシミュレーションツールも含まれています。www. latticesemi.comからispLEVER Classicをダウンロードし てください。 アプリケーションサポート [email protected] www.latticesemi.co.jp Copyright © 2010 Lattice Semiconductor Corporation. Lattice Semiconductor, L (stylized) Lattice Semiconductor Corp., and Lattice (design), E2CMOS, ISP, ispLEVER, およびispMACHはアメリカ合衆国、またその他の国におけるLattice Semiconductor Corporationの登録商標か商標のいずれかです。本カタログで用いられて いるその他の製品名は、識別目的のためであり、それぞれ各会社の商標であり得ます。 September 2010 Order #: I0196GJ