LTC6803-1/LTC6803-3
マルチセル・バッテリ・
スタック・モニタ
概要
特長
n
n
n
n
n
n
n
n
n
n
n
n
n
n
n
n
n
最多 12 個の直列バッテリ・セルを測定
スタック可能なアーキテクチャ
種々のバッテリやスーパーキャパシタに対応可能
隣接デバイスにデイジーチェーン接続するシリアル・
インタフェース
全測定誤差：0.25%
（最大）
ISO 26262 準拠システム向けに開発
13ms 以内でシステム内の全セルを測定
受動セル ･ バランシング：
– セル・バランシング MOSFETを内蔵
– 外付けバランシング MOSFETをドライブ可能
内部温度センサとサーミスタ入力
パケット・エラー・チェック付きの1MHzシリアル･インタフェース
セルをランダムに接続しても安全性を維持
自己テスト機能を搭載
ノイズ ･フィルタを内蔵したデルタシグマ･コンバータ
オープンワイヤ接続フォールトの検出
スタンバイ・モードでの消費電流：12µA
優れたEMI 耐性
44ピンSSOP パッケージ
LTC®6803は、12ビットADC、高精度電圧リファレンス、高電
圧入力マルチプレクサ、シリアル・インタフェースを内蔵した
第 2 世代のバッテリ・モニタICです。1 個のLTC6803で、直
列に接続された最多 12 個のバッテリ・セルまたはスーパー
キャパシタを測定できます。独自のレベルシフト・シリアル・
インタフェースにより、オプトカプラやアイソレータなしで複数
のLTC6803-1/LTC6803-3を直列に接続できるので、直列接
続されたバッテリ・セルで構成される長いストリングの個々の
セルをモニタできます。セル入力ごとに対応するMOSFETス
イッチを内蔵しており、このスイッチによって過充電されたセル
を放電することができます。LTC6803-1は内部でスタックのボ
トムをV– に接続しています。このデバイスはLTC6802-1とピン
互換で、ドロップイン・アップグレードが可能です。LTC6803-3
はスタックのボトムをV– から分離しているので、セル1の測定
精度を改善します。
LTC6803は消費電流を12µAに低減するスタンバイ・モードを
備えています。さらに、絶縁型電源から給電可能なので、バッ
テリ・スタックの流出電流をゼロにすることができます。
個々に呼び出し可能なシリアル通信を必要とするアプリケー
ションには、LTC6803-2/LTC6803-4をご検討ください。
アプリケーション
n
n
n
n
L、LT、LTC、LTM、Linear Technologyおよび Linearのロゴはリニアテクノロジー社の登録商標
です。他の全ての商標はそれぞれの所有者に所有権があります。
電気自動車やハイブリッド電気自動車
高電力携帯機器
バックアップ ･ バッテリ･システム
電動自転車、オートバイ、スクータ
標準的応用例
V+
LTC6803-3
DIE TEMP
+
MUX
12-CELL
BATTERY
1mA
100µA
REGISTERS
AND
CONTROL
+
消費電流と動作モード
SERIAL DATA
TO LTC6803-3
ABOVE
50V
12-BIT
∆Σ ADC
ISOLATED
DC/DC
CONVERTER
+
VOLTAGE
REFERENCE
NEXT 12-CELL
PACK BELOW
V–
100k NTC
EXTERNAL
TEMP
12V
SUPPLY CURRENT
NEXT 12-CELL
PACK ABOVE
10µA
1µA
100nA
10nA
SERIAL DATA
TO LTC6803-3
BELOW
1nA
100k
680313 TA01a
HW
SHUTDOWN
STANDBY
MEASURE
680313 TA01b
680313fa
1
LTC6803-1/LTC6803-3
絶対最大定格 （Note 1）
全電源電圧（V+ からV–）...................................................... 75V
入力電圧（V– を基準）
C0.........................................................................–0.3V ～ 8V
C12.....................................................................–0.3V ～ 75V
Cn（Note 5）.....................................–0.3V ～ Min（8 • n , 75V）
Sn（Note 5）.....................................–0.3V ～ Min（8 • n , 75V）
CSBO、SCKO、SDOI ...........................................–0.3V ～ 75V
他の全てのピン...................................................–0.3V ～ 7V
入力間の電圧
Cn からCn – 1 ......................................................–0.3V ～ 8V
Sn からCn – 1 ......................................................–0.3V ～ 8V
C12からC8 ........................................................–0.3V ～ 25V
C8からC4 ..........................................................–0.3V ～ 25V
C4からC0 ..........................................................–0.3V ～ 25V
動作温度範囲
LTC6803I ......................................................... –40°C ～ 85°C
LTC6803H ...................................................... –40°C ～ 125°C
規定温度範囲
LTC6803I ......................................................... –40°C ～ 85°C
LTC6803H ...................................................... –40°C ～ 125°C
接合部温度.......................................................................150°C
保存温度範囲.................................................... –65°C ～ 150°C
注記：n = 1 ～ 12
ピン配置
LTC6803-1
LTC6803-3
TOP VIEW
TOP VIEW
CSBO
1
44 CSBI
CSBO
1
44 CSBI
SDOI
2
43 SDO
SDOI
2
43 SDO
SCKO
3
42 SDI
SCKO
3
42 SDI
V+
4
41 SCKI
V+
4
41 SCKI
C12
5
40 VMODE
C12
5
40 VMODE
S12
6
39 GPIO2
S12
6
39 GPIO2
C11
7
38 GPIO1
C11
7
38 GPIO1
S11
8
37 WDTB
S11
8
37 WDTB
C10
9
36 NC
C10
9
36 TOS
S10 10
35 TOS
S10 10
35 VREG
C9 11
34 VREG
C9 11
34 VREF
S9 12
33 VREF
S9 12
33 VTEMP2
C8 13
32 VTEMP2
C8 13
32 VTEMP1
S8 14
31 VTEMP1
S8 14
31 NC
C7 15
30 NC
C7 15
30 V–
S7 16
29
V–
S7 16
29 C0
C6 17
28 S1
C6 17
28 S1
S6 18
27 C1
S6 18
27 C1
C5 19
26 S2
C5 19
26 S2
S5 20
25 C2
S5 20
25 C2
C4 21
24 S3
C4 21
24 S3
S4 22
23 C3
S4 22
23 C3
G PACKAGE
44-LEAD PLASTIC SSOP
TJMAX = 150°C, θJA = 70°C/W
G PACKAGE
44-LEAD PLASTIC SSOP
TJMAX = 150°C, θJA = 70°C/W
680313fa
2
LTC6803-1/LTC6803-3
発注情報
無鉛仕上げ
テープアンドリール
製品マーキング *
パッケージ
規定温度範囲
LTC6803IG-1#PBF
LTC6803IG-1#TRPBF
LTC6803G-1
44-Lead Plastic SSOP
-40°C to 85°C
LTC6803IG-3#PBF
LTC6803IG-3#TRPBF
LTC6803G-3
44-Lead Plastic SSOP
-40°C to 85°C
LTC6803HG-1#PBF
LTC6803HG-1#TRPBF
LTC6803G-1
44-Lead Plastic SSOP
-40°C to 125°C
LTC6803HG-3#PBF
LTC6803HG-3#TRPBF
LTC6803G-3
44-Lead Plastic SSOP
-40°C to 125°C
さらに広い動作温度範囲で規定されるデバイスについては、弊社または弊社代理店にお問い合わせください。* 温度グレードは出荷時のコンテナのラベルで識別されます。
非標準の鉛仕上げの製品の詳細については、弊社または弊社代理店にお問い合わせください。
無鉛仕上げの製品マーキングの詳細については、http://www.linear-tech.co.jp/leadfree/をご覧ください。
テープアンドリールの仕様の詳細については、http://www.linear-tech.co.jp/tapeandreel/をご覧ください。
電気的特性
l は全動作温度範囲での規格値を意味する。それ以外は TA = 25 Cでの値。注記がない限り、V+ = 43.2V、V– = 0V。
SYMBOL
DC 仕様
VS
VLSB
PARAMETER
CONDITIONS
Supply Voltage, V+ Relative to V–
VERR Specification Met
Timing Specification Met
Quantization of the ADC
(Note 2)
(Note 2)
Measurement Resolution
ADC Offset
ADC Gain Error
MIN
l
l
l
VERR
VCELL
VCM
VREF
(Note4)
VCELL = –0.3V
VCELL = 2.3V
VCELL = 2.3V
VCELL = 3.6V
VCELL = 3.6V, LTC6803IG
VCELL = 3.6V, LTC6803HG
VCELL = 4.2V
VCELL = 4.2V, LTC6803IG
VCELL = 4.2V, LTC6803HG
VCELL = 5V
2.3V < VTEMP < 4.2V, LTC6803IG
2.3V < VTEMP < 4.2V, LTC6803HG
Cell Voltage Range
Full-Scale Voltage Range
Common Mode Voltage Range Measured Range of Inputs Cn < 0.25% Gain Error,
Relative to V–
n = 2 to 11, LTC6803IG
Range of Inputs C0, C1 < 0.25% Gain Error,
LTC6803IG
Range of Inputs Cn < 0.5% Gain Error,
n = 2 to 11, LTC6803HG
Range of Inputs C0, C1 < 0.5% Gain Error,
LTC6803HG
Die Temperature Measurement Error
Error in Measurement of 125°C
Reference Pin Voltage
RLOAD = 100k to V–
10
4
-0.5
-0.12
-0.22
Total Measurement Error
l
l
l
l
l
25°C to 85°C and 25°C to –40°C
UNITS
55
55
V
V
mV/Bit
mV
%
%
–2.8
–5.1
–4.3
–7.9
–9
–5
–9.2
–10
0.5
0.12
0.22
±2.5
±3
2.8
5.1
4.3
7.9
9
5
9.2
10
9.2
10
5
5 •n
mV
mV
mV
mV
mV
mV
mV
mV
mV
mV
mV
mV
V
V
l
–9.2
–10
–0.3
1.8
l
0
5
V
l
1.8
5 •n
V
l
0
5
V
l
l
l
Reference Voltage Temperature
Coefficient
Reference Voltage Thermal Hysteresis
Reference Voltage Long-Term Drift
MAX
1.5
l
l
TYP
3.020
3.015
5
3.065
3.065
8
100
60
3.110
3.115
°C
V
V
ppm/°C
ppm
ppm/ √kHr
680313fa
3
LTC6803-1/LTC6803-3
電気的特性
l は全動作温度範囲での規格値を意味する。それ以外は TA = 25 Cでの値。注記がない限り、V+ = 43.2V、V– = 0V。
SYMBOL
VREF2
PARAMETER
2nd Reference Voltage
CONDITIONS
VREG
Regulator Pin Voltage
10V < V+ < 50V, No Load
ILOAD = 4mA
IB
Regulator Pin Short-Circuit Limit
Input Bias Current
l
IS
IQS
ICS
ISD
Supply Current, Measure Mode
(Note 7)
Supply Current, Standby
Supply Current, Serial I/O
Supply Current, Hardware Shutdown
Discharge Switch-On Resistance
Current Used for Open-Wire Detection
Thermal Shutdown Temperature
Thermal Shutdown Hysteresis
電圧モードのタイミング仕様
tCYCLE
Measurement Cycling
l
In/Out of Pins C1 Through C12
When Measuring Cell
When Not Measuring Cell
Current Into the V+ Pin When Measuring
Continuous Measuring (CDC = 2)
Continuous Measuring (CDC = 2)
Measure Every 130ms (CDC = 5)
Measure Every 500ms (CDC = 6)
Measure Every 2 Seconds (CDC = 7)
Current Into V+ Pin When In Standby, All Serial
Port Pin at Logic “1”
LTC6803IG
LTC6803HG
Current Into V+ Pin During Serial Communications,
All Serial Port Pins at Logic “0”.VMODE = “0”, This
Current is Added to IS or IQS
LTC6803IG
LTC6803HG
Current Out of V–, VC12 = 43.2V, V+ Floating
(Note 8)
VCELL > 3V (Note 3)
IOW
–10
Time Required to Measure 12 Cells
Time Required to Measure 10 Cells
Time Required to Measure 3 Temperatures
Time Required to Measure 1 Cell or Temperature
1
MAX
2.75
2.9
5.5
UNITS
V
V
V
V
mA
10
µA
nA
780
780
250
175
70
12
1000
1150
360
250
105
16.5
µA
µA
µA
µA
µA
µA
l
l
6
6
3.1
12
12
3.9
18
19
4.3
µA
µA
mA
l
l
3
3
3.9
3.9
0.001
4.5
4.9
1
mA
mA
µA
l
l
l
l
l
l
l
l
l
l
l
l
l
10
70
11
9
2.8
1.0
10
250
400
400
400
100
100
l
l
l
CCSBO = 150pF
CSCKO = 150pF
CSDOI = 150pF
CSDO = 150pF
TYP
2.5
2.5
5.0
5.0
620
600
190
140
55
8
l
l
l
l
l
t1
t2
t3
t4
t5
t6
t7
t8
SDI Valid to SCKI Rising Setup
SDI Valid to SCKI Rising Hold
SCKI Low
SCKI High
CSBI Pulse Width
CSBI Falling to SCKI Rising
CSBI Falling to SDO Valid
SCKI Falling to SDO Valid
Clock Frequency
Watchdog Timer Timeout Period
タイミング仕様
tPD1
CSBI to CSBO
tPD2
SCKI to SCKO
tPD3
SDI to SDOI Write Delay
tPD4
SDI to SDOI Read Delay
l
l
MIN
2.25
2.1
4.5
4.5
8
l
l
l
l
1
110
145
5
13
11
3.4
1.2
20
140
15
13
4.1
1.4
Ω
µA
°C
°C
250
1
2.5
ms
ms
ms
ms
ns
ns
ns
ns
ns
ns
ns
ns
MHz
Seconds
600
300
300
300
ns
ns
ns
ns
680313fa
4
LTC6803-1/LTC6803-3
電気的特性
l は全動作温度範囲での規格値を意味する。それ以外は TA = 25 Cでの値。注記がない限り、V+ = 43.2V、V– = 0V。
SYMBOL
PARAMETER
電圧モードのデジタルI/O
VIH
Digital Input Voltage High
VIL
Digital Input Voltage Low
VOL
Digital Output Voltage Low
IIN
Digital Input Current
電流モードのデジタルI/O
CONDITIONS
MIN
Pins SCKI, SDI and CSBI
Pins SCKI, SDI and CSBI
Pin SDO, Sinking 500µA
VMODE, TOS, SCKI, SDI, CSBI
l
TYP
MAX
UNITS
0.8
0.3
10
V
V
V
µA
10
µA
2
l
l
l
IIH1
Digital Input Current High
Pins CSBI, SCKI, SDI (Write, Pin Sourcing)
l
IIL1
Digital Input Current Low
CSBI, SCKI, SDI (Write, Pin Sourcing)
l
1000
µA
IIH2
Digital Input Current High
SDOI (Read, Pin Sinking)
l
1000
µA
IIL2
Digital Input Current Low
SDOI (Read, Pin Sinking)
l
IOH1
Digital Output Current High
CSBO, SCKO, SDOI (Write, Pin Sinking)
l
IOL1
Digital Output Current Low
CSBO, SCKO, SDOI(Write, Pin Sinking)
l
IOH2
Digital Output Current High
SDI (Read, Pin Sourcing)
l
IOL2
Digital Output Current Low
SDI (Read, Pin Sourcing)
l
3
10
µA
3
10
µA
1000
1300
1600
µA
1000
1300
1600
µA
3
10
µA
Note 1：絶対最大定格に記載された値を超えるストレスはデバイスに永続的損傷を与える可
能性がある。長期にわたって絶対最大定格条件に曝すと、デバイスの信頼性と寿命に悪影響
を与える可能性がある。
Note 5：これらの絶対最大定格は、入力間の電圧が絶対最大定格を超えない限り適用される。
の仕様によって保証される。
Note 2：ADCの仕様は全測定誤差（VERR）
Note 7：CDC = 5、6および 7の消費電流は測定されない。それらは、CDC = 2の消費電流の測
定によって保証される。
Note 3：製造ラインのテスターの接触抵抗により、この仕様は緩和されたリミット値に対して
テストされる。20Ωのリミットは設計により保証されている。
Note 4：VCELL は、n = 1 ～ 12に対して、Cn からCn – 1の両端に与えられる電圧を指す。VTEMP は
VTEMP1 またはVTEMP1 からV– に加えられる電圧を指す。
Note 6：消費電流は連続測定時にテストされる。周期的測定（130ms、500ms、2s）時の消費電
流は設計によって保証されている。
Note 8：リミットは高速自動テスタの能力によって定まる。
標準的性能特性
セルの測定誤差とセルの入力電圧
0
1.5
0
–1.5
–3.0
–4.5
0
–5
–10
C = 0µF
C = 0.1µF
C = 1µF
C = 3.3µF
CELL 1, 13ms CELL MEASUREMENT
REPETITION
VCELL = 3.3V
–15
–20
–25
0 0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5 5.0
CELL INPUT VOLTAGE (V)
680313 G01
CELL VOLTAGE ERROR (mV)
3.0
セルの測定誤差と入力の RC の値
5
TA = 125°C
TA = 85°C
TA = 25°C
TA = –40°C
CELL VOLTAGE ERROR (mV)
TOTAL UNADJUSTED ERROR (mV)
4.5
セルの測定誤差と入力の RC の値
–30
0
1
2
3
7 8
4 5 6
INPUT RESISTANCE (kΩ)
–10
–15
–20
10
680313 G02
C = 0µF
C = 0.1µF
C = 1µF
C = 3.3µF
–25
–30
9
CELLS 2 TO 12, 13ms CELL
MEASUREMENT REPETITION
VCELL = 3.3V
–5
0
1
2
3
7 8
4 5 6
INPUT RESISTANCE (kΩ)
9
10
680313 G03
680313fa
5
LTC6803-1/LTC6803-3
標準的性能特性
セル電圧の測定誤差と同相電圧
セル 12 の測定誤差とV+
1
0
–2
–4
–6
–8
VCELL = 3.6V
TA = 25°C
CELL2 ERROR vs VC1
CELL3 ERROR vs VC2
CELLn ERROR VS VCn–1,
n = 4 TO 12
–10
–12
–14
0.1
–0.8 –0.6 –0.4 –0.2 0 0.2 0.4 0.6 0.8 1.0
V+ – VC12 (V)
0
1
2
4
3
COMMON MODE VOLTAGE (V)
0.25
–0.50
–1.25
–2.00
–50 –30 –10 10 30 50 70 90 110 130
TEMPERATURE (°C)
2.50
CELL MEASUREMENT ERROR (mV)
VCELL = 0.8V
V+ = 9.6V
4 SAMPLES
1.75
1.00
0.25
–0.50
–1.25
–2.00
–50 –30 –10 10 30 50 70 90 110 130
TEMPERATURE (°C)
測定利得誤差のヒステリシス
0.1
–1.0 –0.8 –0.6 –0.4 –0.2 0 0.2 0.4 0.6 0.8 1.0
VIN CELL6 (V)
セル 3 ∼セル 12 の測定誤差と温度
1.75
1.00
0.25
–0.50
–1.25
TA = 85°C TO 25°C
18
680313 G09
セル測定の同相除去
0
VCM(IN) = 5VP-P
72dB REJECTION
–10 CORRESPONDS TO
LESS THAN 1 BIT
–20 AT ADC OUTPUT
TA = –45°C TO 25°C
16
NUMBER OF UNITS
15
10
14
12
10
8
6
680313 G10
–40
–60
2
0
–250 –200 –150 –100 –50 0 50 100 150 200
CHANGE IN GAIN ERROR (ppm)
–30
–50
4
5
VCELL = 0.8V
V+ = 9.6V
4 SAMPLES
–2.00
–50 –30 –10 10 30 50 70 90 110 130
TEMPERATURE (°C)
測定利得誤差のヒステリシス
20
20
NUMBER OF UNITS
1
680313 G08
680313 G07
25
CELL6
10
680313 G06
REJECTION (dB)
CELL MEASUREMENT ERROR (mV)
1.00
100
セル 2 の電圧の測定誤差と温度
セル 1 の電圧の測定誤差と温度
VCELL = 0.8V
V+ = 9.6V
4 SAMPLES
5
ALL OTHER CELLS = 3V
680313 G05
680313 G04
1.75
CELL VOLTAGE MEASUREMENT ERROR (mV)
10
2
CELL MEASUREMENT ERROR (mV)
TA = 25°C
VCELL = 3.3V
CELL MEASUREMENT ERROR (mV)
CELL 12 MEASUREMENT ERROR (mV)
100
セルの測定誤差とセル電圧
1000
0
–250 –200 –150 –100 –50 0 50 100 150 200
CHANGE IN GAIN ERROR (ppm)
680313 G11
–70
10
100
1k
10k 100k
FREQUENCY (Hz)
1M
10M
680313 G12
680313fa
6
LTC6803-1/LTC6803-3
標準的性能特性
ADC の INL
ADC の通常モードの除去と周波数
0
2.0
–10
1.5
0.6
–40
DNL (BITS)
–30
0.4
0.5
INL (BITS)
0
–0.5
–50
–60
100
1k
10k
FREQUENCY (Hz)
–0.8
–2.0
100k
1
0
2
3
INPUT (V)
680313 G13
0
SUPPLY CURRENT (µA)
30
25
20
15
C12
10
C6
5
10
8
6
4
0
20 40 60 80 100 120
TEMPERATURE (°C)
125°C
85°C
25°C
–40°C
10
0
20
40
30
SUPPLY VOLTAGE (V)
680313 G16
CDC = 2
CONTINUOUS CONVERSION
4.5
TOTAL UNADJUSTED ERROR (mV)
5
0
–5
0
25
60
700
125°C
85°C
25°C
–40°C
650
600
0
10
20
40
30
SUPPLY VOLTAGE (V)
50
75
100
TEMPERATURE (°C)
125
150
680313 G19
50
60
680313 G18
外部温度測定の
全未調整誤差と入力
10 SAMPLES
10
–10
50
750
680313 G17
8mV/ K のスケールファクタを使った
内部ダイ温度の測定誤差
15
5
4
800
12
2
C1
0
3
2
INPUT (V)
連続変換時の消費電流と電源電圧
850
14
35
1
680313 G15
スタンバイ消費電流と電源電圧
40
0
–40 –20
–1.0
5
16
CELL INPUT = 3.6V
E = (AMBIENT TEMP-INTERNAL
DIE TEMP READING) (°C)
CELL INPUT BIAS CURRENT (nA)
45
4
680313 G14
スタンバイおよびハードウェア・シャット
ダウン時のセル入力のバイアス電流
50
0
–0.2
–0.6
–1.5
10
0.2
–0.4
–1.0
SUPPLY CURRENT (µA)
REJECTION (dB)
0.8
1.0
–20
–70
ADC の DNL
1.0
3.0
TA = 125°C
TA = 85°C
TA = 25°C
TA = –40°C
1.5
0
–1.5
–3.0
–4.5
0 0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5 5.0
TEMPERATURE INPUT VOLTAGE (V)
680313 G20
680313fa
7
LTC6803-1/LTC6803-3
標準的性能特性
VREF のライン・レギュレーション
VREF のロード・レギュレーション
VREF の出力電圧と温度
3.09
3.070
3.068
3.074
3.072
3.08
3.070
3.062
3.07
TA = 85°C
TA = 25°C
3.06
3.060
3.05
5 REPRESENTATIVE UNITS
–25
25
75
0
50
TEMPERATURE (°C)
100
125
3.04
0
3.060
1000
10
100
SOURCING CURRENT (µA)
5.5
V+ = 43.2V
4.8
VREG (V)
2
4
6
8
SUPPLY CURRENT (mA)
10
12
4.0
TA = 125°C
TA = 85°C
TA = 25°C
TA = –40°C
0
10
20
30
40
SUPPLY VOLTAGE (V)
680313 G24
6 CELLS
DISCHARGING
1 CELL
DISCHARGING
10
20
15
10
5
0
60
0
0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0 4.5 5.0
CELL VOLTAGE (V)
680313 G26
13.10
13.05
13.00
12.95
12.90
12.85
5
0
CONVERSION TIME (ms)
INCREASE IN DIE TEMPERATURE (°C)
15
25
13.15
35
20
30
セル変換時間
ALL 12 CELLS AT 3.6V
45 VS = 43.2V
TA = 25°C
40
25
35
13.20
50
12 CELLS
DISCHARGING
40
680313 G25
ダイ温度の上昇と
内部 FET の放電電流
30
50
60
TA = 105°C
TA = 85°C
TA = 25°C
TA = –45°C
45
4.5
0
50
内部放電抵抗とセル電圧
5.0
4.2
20
30
40
SUPPLY VOLTAGE (V)
50
CDC = 2
CONTINUOUS CONVERSIONS
5.0
TA = 125°C
TA = 85°C
TA = 25°C
TA = –40°C
10
680313 G23
VREG のライン・レギュレーション
4.4
0
680313 G22
VREG のロード・レギュレーション
4.6
TA = –40°C
3.062
680313 G21
5.2
TA = 85°C
3.066
DISCHARGE RESISTANCE (Ω)
3.056
–50
TA = 25°C
3.068
3.064
TA = –40°C
3.058
VREG (V)
VREF (V)
3.064
VREF (V)
VREF (V)
3.066
4.0
NO EXTERNAL LOAD ON VREF, CDC = 2
(CONTINUOUS CELL CONVERSIONS)
0
10 20 30 40 50 60 70 80
DISCHARGE CURRENT PER CELL (mA)
680313 G27
12.80
–40 –20
0
20 40 60 80
TEMPERATURE (°C)
100 120
680313 G28
680313fa
8
LTC6803-1/LTC6803-3
ピン機能
LTC6802-1とのピン互換性を保証するため、LTC6803-1は、
ボトムセルの入力
（C0）
が負電源電圧（V–）
に内部で接続され
るように構成されています。LTC6803-3は、ボトムセルの入力
(C0)を備えた独自のピン配置を提供します。この単純な機能
的差異により、セル1の測定精度が改善され、SPIのノイズ耐
性が向上し、配線が間単になる可能性が与えられます。詳細
は、
「C0のケルビン接続の利点」
というタイトルの
「アプリケー
ション情報」
のセクションで示されています。
CSBO（ピン1）
：チップ・セレクト出力
（アクティブ L ）。CSBO
はチップ・セレクト入力
（CSBI）のバッファされたバージョン
です。CSBOはデイジーチェーン接続された次のデバイスをド
ライブします。
「アプリケーション情報」
のセクションの
「シリア
ル・ポート」
を参照してください。
SDOI（ ピン2）
：シリアル・データI/Oピン。SDOIはデイジー
チェーン接続された次のデバイスとの間でデータをやり取りし
ます。
「アプリケーション情報」
のセクションの
「シリアル・ポー
ト」
を参照してください。
SCKO
（ピン3）
：シリアル・クロック出力。SCKOはSCKIのバッ
ファされたバージョンです。SCKOはデイジーチェーン接続さ
れた次のデバイスをドライブします。
「アプリケーション情報」
のセクションの
「シリアル・ポート」
を参照してください。
+
V（ピン4）
：正電源。ピン4はバッテリ・スタックまたは絶縁型
電源の一番高い正電位に接続することができます。V+ は、通
常動作では、バッテリ・スタックの最も高い正電位より高くな
ければなりません。絶縁型電源では、V+ を単にシャットダウン
することにより、LTC6803をオフすることができます。
C12、C11、C10、C9、C8、C7、C6、C5、C4、C3、C2、C1（ピン5、
7、9、11、13、15、17、19、21、23、25、27）
：C1 ∼ C12はバッ
テリのセル電圧のモニタ用入力です。ボトムセルの負端子は、
LTC6803-1ではV– ピンに、LTC6803-3ではC0ピンに接続さ
れています。次に低い電位はC1に接続し、以下同様にします。
LTC6803-1とLTC6803-3 へのバッテリの接続の詳細について
は、
「アプリケーション情報」
のセクションの図を参照してくだ
さい。LTC6803は12セルまでの直列接続をモニタすることが
できます。直列接続内の各セルの同相電圧はそれより下のセ
ルに等しいか、それより大きくなければなりません。100mVの
負電圧は許容されます。
S12、S11、S10、S9、S8、S7、S6、S5、S4、S3、S2、S1（ピン6、
8、10、12、14、16、18、20、22、24、26、28）
：S1 ∼ S12の各ピ
ンはバッテリ・セルをバランスさせるために使います。一連のセ
ルの1つが過充電状態になると、S出力を使ってそのセルを放
電することができます。各 S出力には放電用に内部 Nチャネル
MOSFET が備わっています。ブロック図を参照してください。
このNMOSの最大オン抵抗は20Ωです。外部抵抗をNMOS
に直列に接続して、LTC6803のパッケージの外部で熱を放散
します。内部 MOSFETを使ってセルを放電するとき、ダイ温度
をモニタします。
「アプリケーション情報」
セクションの
「電力損
失とサーマル・シャットダウン」
を参照してください。Sピンは内
部プルアップ PMOSも備えています。これにより、Sピンを使っ
て外部 MOSFETのゲートをドライブして放電能力を高めるこ
とができます。
C0（LTC6803-3のピン29）
：ボトム・バッテリ・セルの負端子。C0
–
とV はケルビン接続を形成し、V– のトレースの電圧降下の
影響を除去します。
–
V（LTC6803-1
のピン29/LTC6803-3 のピン30）
：V– を一連の
セルの最も大きな負電位に接続します。
NC（LTC6803-1のピン30/LTC6803-3のピン31）
：このピンは使
用されず、内部で10Ωを介してV– に接続されています。未接
続のままにするか、またはPCB 上でV– に接続することができ
ます。
VTEMP1、VTEMP2（LTC6803-1 の ピ ン31、32/LTC6803-3 の ピ
ン32、33）
：温度センサー入力。このADCはV– を基準にして
VTEMPn の電圧を測定し、結果をTMPレジスタに保存します。
ADCの測定値はVREF ピンの電圧を基準にしています。した
がって、VREF ピンに接続した簡単なサーミスタと抵抗の組み
合わせを使って温度をモニタすることができます。VTEMP 入
力は汎用のADC 入力にすることもできます。V– を基準にして
0V ∼ 5.125Vのどんな電圧でも測定することができます。
VREF（LTC6803-1 のピン33/LTC6803-3 のピン34）
：3.065V 電
圧リファレンスの出力。このピンは1µFのコンデンサを使っ
てバイパスします。VREF ピンはV– に接 続された100kの抵
抗性負荷をドライブすることができます。もっと大きな負荷は
LT6003オペアンプまたは同様のデバイスでバッファします。
680313fa
9
LTC6803-1/LTC6803-3
ピン機能
VREG
（LTC6803-1 のピン34/LTC6803-3 のピン35）
：リニア電圧
レギュレータの出力。このピンは1µFのコンデンサを使ってバ
イパスします。VREG ピンは最大 4mAを外部負荷に供給する
能力があります。VREG ピンは電流をシンクしません。
TOS（LTC6803-1 のピン35/LTC6803-3 のピン36）
：スタック入
力のトップ。LTC6803-1またはLTC6803-3 がデイジーチェー
ンのトップ・デバイスのとき、TOSをVREG に接続します。それ
以外はTOSをV– に接続します。TOS が VREG に接続されてい
ると、LTC6803-1またはLTC6803-3はSDOI 入力を無 視し、
SCKOとCSBOはオフします。TOS が V– に接続されていると、
LTC6803-1またはLTC6803-3はSDOIピンを介してデータが
やり取りされると予期します。
NC
（LTC6803-1 のピン36）
：接続なし。
WDTB（ピン37）
：ウォッチドッグ・タイマ出力
（アクティブ L ）。
有効なコマンドを1 秒∼ 2.5 秒の間に受け取らないと、WDTB
出力がアサートされます。WDTBピンはオープン・ドレインの
NMOS出力です。アサートされると、それは出力をV– に引き下
げ、構成設定レジスタを既定状態にリセットします。
GPIO1、GPIO2（ピン38、39）
：汎用入力/出力。構成設定レジ
スタのGPIOビットに0を書き込むと、オープン・ドレイン出力
がアクティブになり、ピンはV– に引き下げられます。構成設定
レジスタのビットにロジック1を書き込むと、対応するGPIO
ピンが高インピーダンスになります。ピンをVREG に引き上げ
るには外部抵抗が必要です。構成設定レジスタのGPIO1と
GPIO2のロケーションを読み出すことにより、ピンの状態を決
定することができます。たとえば、レジスタのビットGPIO1に
0を書き込むと、出力のNチャネルMOSFET がピン38をV–
に引き下げるので常に0 が読み出されます。レジスタのビット
GPIO1に1 が書き込まれると、ピンは高インピーダンスになり
ます。ピン38の電圧に依存して、1または0 が読み出されます。
GPIOは、LTC6803の周りの回路をオン/オフしたり、LTC6803
の周りの回路からロジック値を読み出すことを可能にします。
GPIOピンは、使用しない場合はV– に接続します。
VMODE（ピン40）
：電圧モード入力。VMODE が VREG に接続さ
れると、SCKI、SDI、SDOおよび CSBIの各ピンは電圧入力お
よび電圧出力として構成されます。つまり、これらのピンは標
準 TTLレベルを受け入れます。LTC6803-1またはLTC6803-3
がデイジーチェーンのボトム・デバイスのとき、VMODE をVREG
に接続します。VMODE が V– に接続されると、SCKI、SDIおよ
び CSBIの各ピンは電流入力および電流出力として構成設定
され、SDOは使用されません。LTC6803-1またはLTC6803-3
がデイジーチェーン内で別のLTC6803-1またはLTC6803-3に
よってドライブされる場合、VMODE をV– に接続します。
SCKI（ピン41）
：シリアル・クロック入力。SCKIピンはVMODE
がVREG に接続されているとロジック・ゲート
（TTLレベル）
とイ
ンタフェースします。VMODE が V– に接続されているとSCKIは
別のLTC6803-1またはLTC6803-3のSCKOピンによってドラ
イブする必要があります。
「アプリケーション情報」
のセクショ
ンの
「シリアル・ポート」
を参照してください。
SDI（ピン42）
：シリアル・データ入力。SDIピンはVMODE が
VREG に接続されているとロジック・ゲート
（TTLレベル）
とイン
–
タフェースします。VMODE が V に接続されているとSDIは別
のLTC6803-1またはLTC6803-3のSDOIピンによってドライ
ブする必要があります。
「アプリケーション情報」
のセクションの
「シリアル・ポート」
を参照してください。
SDO
（ピン43）
：シリアル・データ出力。VMODE が VREG に接続
されているとSDOピンはオープン・ドレインのNMOS出力です。
SDOにはプルアップ抵抗が必要です。VMODE が V– に接続さ
れているとSDOは使用されません。
「アプリケーション情報」
のセクションの
「シリアル・ポート」
を参照してください。
CSBI（ピン44）
：チップ選択（アクティブ L ）入力。CSBIピン
はVMODE が VREG に接続されているとロジック・ゲート
（TTL
レベル）
とインタフェースします。VMODE が V– に接続されてい
るとCSBIは別のLTC6803-1またはLTC6803-3のCSBOピン
によってドライブする必要があります。
「アプリケーション情報」
のセクションの
「シリアル・ポート」
を参照してください。
680313fa
10
LTC6803-1/LTC6803-3
ブロック図
4
LTC6803-1
2ND REFERENCE
REGULATOR
VREF2
5
6
7
V+
VREG
S12
WATCHDOG
TIMER
WDTB
25
26
27
SCKO
S3
CSBO
∆Σ A/D
CONVERTER
MUX
C2
12
RESULTS
REGISTER
AND
COMMUNICATIONS
S2
29
30
C1
VMODE
S1
GPIO2
V–
CONTROL
10Ω
NC
EXTERNAL
TEMP
DIE
TEMP
31
VTEMP2
32
32
26
27
4
29
30
43
42
41
40
39
38
35
V+
REGULATOR
VREG
35
C12
S12
WATCHDOG
TIMER
WDTB
37
C11
SCKO
S3
CSBO
∆Σ A/D
CONVERTER
MUX
C2
12
RESULTS
REGISTER
AND
COMMUNICATIONS
S2
CSBI
SDO
SDI
SCKI
C1
REFERENCE
28
1
44
68031 BD
SDOI
25
2
VREF
VREF2
24
3
NC 36
2ND REFERENCE
7
GPIO1
TOS
LTC6803-3
6
SDO
SCKI
VTEMP1
5
CSBI
SDI
REFERENCE
28
37
C11
SDOI
24
34
C12
VMODE
S1
GPIO2
C0
CONTROL
V–
10Ω
NC
31
EXTERNAL
TEMP
DIE
TEMP
VTEMP1
32
VTEMP2
33
GPIO1
TOS
3
2
1
44
43
42
41
40
39
38
36
VREF
34
68033 BD
680313fa
11
LTC6803-1/LTC6803-3
タイミング図
シリアル・インタフェースのタイミング図
t1
t4
t2
t6
t3
t7
SCKI
D3
SDI
D2
D1
D0
D7···D4
D3
t5
CSBI
t8
SDO
D4
D3
D2
前の
コマンド
D1
D0
D7···D4
現在の
コマンド
D3
680313 TD
動作
動作原理
LTC6803はデータ収集 ICで、直列接続された12 個のバッ
テリ・セルの電圧を測定することができます。入力のマルチ
プレクサはバッテリを12ビット・デルタシグマA/Dコンバータ
（ADC）に接続します。ADCと組み合わされた内部の8ppm
電圧リファレンスが LTC6803に並外れた測定精度を与えま
す。他のタイプのADC（たとえば、逐次比較）
に比べたデルタ
シグマADCの本質的利点については、
「アプリケーション情
報」
セクションの
「デルタシグマADCの利点」
で説明されてい
ます。
LTC6803とホストプロセッサの間の通信はSPI 互換のシリ
アル・インタフェースによって行われます。図 1に示されてい
るように、絶縁のための簡単なダイオードを使って、複数の
LTC6803-1または複数のLTC6803-3 が、スタックに構成され
たデバイスの間で上にも下にもデータを渡すことができます。
この動作は
「アプリケーション情報」のセクションの
「シリア
ル・ポート」
で説明されています。
LTC6803はセルの電圧をバランスさせる回路も備えていま
す。内蔵 MOSFETを使ってセルを放電させることができます。
これらの内部 MOSFETは外部のバランシング回路を制御す
るのにも使うことができます。内部放電によるセル・バランシ
ングを図 1に示します。図 12は外部バランシング回路を制御
するSピンを示しています。LTC6803は内部 MOSFETのオ
ン/オフの決定は行わないことに注意することが重要です。こ
れはホストプロセッサによって制御されます。ホストプロセッ
サはLTC6803 内部の構成設定レジスタに値を書き込んでス
イッチを制御します。ホストプロセッサとの通信が中断したら、
LTC6803内部のウォッチドッグ・タイマが放電スイッチをオフし
ます。
LTC6803には3つの動作モード
（ハードウェア・シャットダウン、
が備わっています。ハードウェア・シャットダ
スタンバイ、測定）
ウンは真のゼロ電力モードです。スタンバイ・モードは省電力
状態で、シリアル・インタフェース以外の全回路がオフします。
測定モードでは、LTC6803はセル電圧を測定して結果をメモ
リに保存するのに使われます。測定モードでは、過電圧（OV）
および低電圧（UV）状態の各セル電圧もモニタします。
ハードウェア・シャットダウン・モード
V+ ピンは、Cピンおよびバッテリ・パックから切断することがで
きます。V+ 電源ピンが 0Vだと、LTC6803 がバッテリ・セルから
LTC6803に流れる電流は1nA 未満です。IC 内部の全回路が
オフします。V+ = 0VのときはICと通信することはできません。
ハードウェア・シャットダウン回路については、
「アプリケーショ
ン情報」
のセクションを参照してください。
スタンバイ・モード
LTC6803は既定で
（パワーアップ時に）
スタンバイ・モードにな
ります。スタンバイ・モードは、電源が接続されていて消費電
流が最小の状態です。スタンバイ電流は、V+ = 44Vのとき標
準12µAです。
シリアル・インタフェースと電圧レギュレータ以外
の全回路がオフします。スタンバイ時の電流消費をできるだけ
680313fa
12
LTC6803-1/LTC6803-3
動作
BATTERY
POSITIVE
350V
+
+
+
+
+
+
+
+
+
LTC6803-3
IC #8
CSBI
CSBO
SDO
SDOI
SDI
SCKO
+
SCKI
V
VMODE
C12
S12
GPIO2
C11
GPIO1
S11
WDTB
C10
TOS
S10
VREG
C9
VREF
S9
VTEMP2
C8
VTEMP1
S8
NC
C7
V–
S7
C0
C6
S1
S6
C1
C5
S2
S5
C2
C4
S3
S4
C3
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
LTC6803-3
IC #2
CSBI
CSBO
SDO
SDOI
SDI
SCKO
+
SCKI
V
VMODE
C12
S12
GPIO2
C11
GPIO1
S11
WDTB
C10
TOS
S10
VREG
C9
VREF
S9
VTEMP2
C8
VTEMP1
S8
NC
C7
V–
S7
C0
C6
S1
S6
C1
C5
S2
S5
C2
C4
S3
S4
C3
+
+
+
BATTERIES #25 TO #84
AND
LTC6803-3 ICs #3 TO #7
+
V2 –
OE2
LTC6803-3
IC #1
CSBI
CSBO
SDO
SDOI
SDI
SCKO
SCKI
V+
VMODE
C12
S12
GPIO2
C11
GPIO1
S11
WDTB
C10
TOS
S10
VREG
C9
VREF
S9
VTEMP2
C8
VTEMP1
S8
NC
C7
V–
S7
C0
C6
S1
S6
C1
C5
S2
S5
C2
C4
S3
S4
C3
V2 +
3V
V1–
OE1
MPU
CS
MISO
MISI
CLK
V1–
V2 –
V1+
DIGITAL
ISOLATOR
MODULE
IO
3V
+
+
+
680313 F01
図 1.96セル・バッテリ・スタック、デイジーチェーン・インタフェース。これは、基本的なマルチICアーキテクチャを示す簡略回路図です。
680313fa
13
LTC6803-1/LTC6803-3
動作
下げるため、全てのSPIロジック入力をロジック1のレベル
に設定します。コンパレータのデューティ・サイクル設定ビット
（CDC[2:0]）を0に設定することによって、LTC6803をスタン
バイ・モードにプログラムすることができます。ADCによる測定
中にデバイスがスタンバイ・モードに設定されると、測定が中
断され、セル電圧レジスタが不定の状態になります。スタンバ
イ・モードを終了するには、CDCビットに0 以外の値を書き込
む必要があります。
測定モード
CDCビットが 1 ∼ 7の値でプログラムされると、LTC6803は
測定モードになります。CDC = 1のとき、LTC6803はオンし、
ADC 変換開始コマンドを待ちます。CDC が 2 ∼ 7のとき、デバ
イスは各セル電圧をモニタし、SDOピンに割り込み信号を発
生して、全てのセル電圧が UVリミットおよび OVリミットの範
囲内であることを示します。CDCビットの値により、どのくらい
の頻度でセルがモニタされ、どのくらいの平均電流を消費す
るかが決まります。
（1kHzの
UV/OV 割り込み状態を示す2つの方法があります。
出力信号を使った）
トグル・ポーリングおよび
（ H または L
の出力信号を使った）
レベル・ポーリングです。ポーリング方法
は
「シリアル・ポート」
のセクションで説明します。UV/OVのリ
ミットは構成設定レジスタのVUVとVOV の値によって設定さ
れます。セル電圧が UV/OVのリミットを超えると、フラグ・レジ
スタのビットがセットされます。各セルのUVとOVのフラグの
状態はフラグ読み出しレジスタ・グループを使って決定する
ことができます。
デバイスが測定モードのときは、いつでもADC 測定を要求す
ることができます。測定モードでセル電圧の測定を開始する
には、A/D 変換開始コマンドを送る必要があります。コマンド
が送られた後、
（「シリアル・ポート」
のセクションで説明されて
いるように）LTC6803はトグル・ポーリングまたはレベル・ポー
リングを使ってA/Dコンバータの状態を表示します。セル電
圧測定コマンドの間に、
（フラグ・レジスタ・グループ内の）UV
とOVのフラグも更新されます。測定が完了すると、デバイス
はCDCビットで指定されたレートでUVとOVの状態のモニ
タを継続します。各 UV/OV比較サイクル中には、ADC 測定要
求が見落とされる可能性のある5µsの期間が存在します。こ
れは可能性の低い事象です。たとえば、CDC = 7のとき、比較
サイクルは2 秒間にわたるためです。ADCコマンドの見落とし
を検出するには、クリア・コマンドを使用します。
12セル未満での動作
LTC6803に接続されているセルが 12 個より少ない場合、未
使用の入力チャネルをマスクする必要があります。構成設定
レジスタのMCxIビットを使ってチャネルをマスクします。さら
に、トップの2セルを自動的に迂回して、電力消費と測定時間
を減らすように、LTC6803を構成することができます。CELL10
ビットが H であれば、セル11とセル12の入力はマスクさ
れ、ボトムの10セルの電圧だけが測定されます。既定では、
CELL10ビットは L であり、全 12セルの電圧測定がイネーブ
ルされます。12セル未満の動作に関する詳細は、
「アプリケー
ション情報」
のセクションで与えられています。
ADC の範囲と出力フォーマット
ADCは0x200（10 進数の512）
のオフセットのある12ビットの
コードを出力します。入力電圧は次のように計算することがで
きます。
VIN = (DOUT – 512) • VLSB; VLSB = 1.5mV
ここで、DOUT は10 進数の整数です。
たとえば、0Vの入力は、出力の読み出し値が 0x200になりま
す。ADCの読み出し値が 0x000であれば、入力が –0.768Vで
あったことを意味します。ADCの絶対測定範囲は–0.768V ∼
5.376Vです。分解能はVLSB = 1.5mV = (5.376 + 0.768)/212 で
す。有効範囲は–0.3V ∼ 5Vです。この範囲により、小さな負
電圧になる可能性のあるスーパーキャパシタをモニタすること
ができます。–0.3Vより下の入力はCピンの絶対最大定格を
超えます。全ての入力が負であると、ADCの範囲は–0.1Vに
減少します。5Vより上の入力では、ADCの測定値にノイズが
多くなります
（「標準的性能特性」
の曲線を参照）。
セル・バランシング中の ADC による測定
セ ル 電 圧 のADC 測 定 の 主 要 コ マ ン ド
（STCVADと
STOWAD）
は、セル電圧を測定する間、自動的にセルの放電
スイッチをオフします。上のセルと下のセルの放電スイッチも
測定中オフします。たとえば、セル5 が測定されている間、放
電スイッチのS4、S5および S6 がオフします。CDCモード2 ∼ 7
でのUV/OV比較変換も、放電スイッチを瞬間的にオフします。
たとえば、セル5のUV/OV 状態がチェックされている間、S4、
S5、S6のスイッチがオフします。
680313fa
14
LTC6803-1/LTC6803-3
動作
システムによっては、セル電圧の測定中に放電の継続を許す
ことが望ましいことがあります。セル電圧のADC 変換コマンド
のSTCVDCとSTOWDCは、どの放電スイッチもセル電圧の
測定中にオンに留まることを許します。この機能により、システ
ムは自己テストを行い、放電機能を検証することができます。
ADC のレジスタのクリア・コマンド
クリア・コマンドを使って、セル電圧レジスタと温度レジスタを
クリアすることができます。クリア・コマンドは全てのレジスタ
を0xFFFに設定します。このコマンドを使って、変換が行われ
ようとしていることを確認します。セル電圧が安定していると、
ADCの変換結果が同じ値に留まります。ADC 変換開始コマ
ンドが LTC6803に送られたが、PEC が一致しないと、コマン
ドは無視され、電圧レギュレータの内容も変化しません。クリ
ア・コマンドを送ってからレジスタの内容を読み出すことは、
LTC6803 がコマンドを受け取って新しい測定を行っているこ
とを確認する1つの方法です。クリア・コマンドは実行するの
に1msを要します。
ADCコンバータの自己テスト
自己テストの2つのコマンドを使って、ADCのデジタル部分の
機能を検証することができます。自己テストはセル電圧レジス
タと温度モニタ・レジスタも検証します。これらの自己テストの
間、テスト信号が ADCに与えられます。回路が正しく動作して
いると、全てのセル電圧レジスタと温度レジスタに0x555また
は0xAAAのコードが格納されます。自己テスト機能に要する
時間は、全てのセル電圧または全ての温度センサーを測定す
るのに要する時間と同じです。
マルチプレクサとリファレンスの自己テスト
LTC6803はマルチプレクサを使って、温度信号とともに、12の
バッテリ・セル入力を測定します。マルチプレクサ、温度セン
サー、および高精度リファレンス回路の機能を確認するのに、
診断コマンドが使われます。各診断テストの後、診断レジスタ
が更新されます。マルチプレクサの自己テストが不合格になる
と、レジスタのmuxfailビットが 1になります。
2 番目のリファレンス回路によって発生する定電圧が ADCに
よって測定され、その結果が診断レジスタに書き込まれます。
電圧の読み取り値は2.5V 16%になる必要があります。読み
取り値がこの範囲から外れると、温度センサー回路、高精度
リファレンス回路、またはADCのアナログ部分が不良である
ことを表します。DAGNコマンドは16.4msで実行されます。こ
れは12セルのtCYCLEと3つの温度のtCYCLE の和です。診断
読み出しコマンドを使って、レジスタから読み出すことができ
ます。
汎用入力 / 出力の利用
（GPIO1、GPIO2）
LTC6803には2つの汎用デジタル入力/出力ピンが備わって
います。GPIO 構成設定レジスタ・ビットにロジック L を書き
込むことにより、オープン・ドレイン出力をアクティブにすること
ができます。GPIOにより、ユーザーはLTC6803の周りの回路
をオン/オフすることができます。一例として、システムの動作
を検証する回路があります。
GPIO 構成設定ビットにロジック H を書き込むと、対応する
GPIOピンを入力として使うことができます。そのビットの読み
出された値は、GPIOピンに現れるロジック・レベルになります。
ウォッチドッグ・タイマ回路
LTC6803にはウォッチドッグ・タイマ回路が備わっています。
CDC = 0を除く全てのモードでウォッチドッグ・タイマがオン
します。1 秒∼ 2.5 秒の間に有効なコマンドが受け取られない
と、
ウォッチドッグ・タイマがタイムアウトします。ウォッチドッグ・
タイマ回路がタイムアウトすると、WDTBオープン・ドレイン出
力が L にアサートし、構成設定レジスタのビットはそれらの
既定（パワーアップ）状態にリセットされます。パワーアップ状
態では、CDC が 0で、S出力がオフしており、デバイスは低消
費電力のスタンバイ状態です。WDTBピンは、有効なコマンド
が受け取られるまで L に留まります。
ウォッチドッグ・タイマに
より、MPU への通信が中断したときセルの放電をオフするこ
とができます。CDC = 0では、放電はオフ状態なので、ウォッ
チドッグ・タイマは不要です。オープン・ドレインのWDTB出力
は、外部の他のオープン・ドレイン信号とワイヤOR 接続する
ことができます。WDTB 信号を L にすると、ウォッチドッグ・
イベントは開始されませんが、CNFGOのビット7 がこの信号
の状態を反映します。
したがって、望むなら、WDTBピンを使っ
て、外部のデジタル・イベントをモニタすることができます。
680313fa
15
LTC6803-1/LTC6803-3
動作
シリアル・ポート
概要
LTC6803はSPI バス互換のシリアル・ポートを備えています。
いくつかのデバイスを直列にデイジーチェーン接続することが
できます。ローサイドおよびハイサイドと名付けられた2 組の
シリアル・ポートのピンがあります。ローサイドとハイサイドの
ポートにより、デバイスが異なった電源電位で動作するときで
も、それらをデイジーチェーン接続することが可能です。標準
的構成では、図 1に示されているように、1 番下のデバイスの
正電源は上から2 番目のデバイスの負電源に接続されます。
デバイスをこのようにスタックすると、ボトム・デバイスのハイサ
イド・ポートをトップ・デバイスのローサイド・ポートに接続する
ことにより、それらのデバイスをデイジーチェーン接続するこ
とができます。このような構成法では、マスタは、カスケード接
続されたデバイスに対して、それらが 1つの長いシフトレジス
タを形成しているかのように、書き込んだり、読み出したりしま
す。LTC6803-1/LTC6803-3はローサイド・ポートとハイサイド・
ポートの間の信号の電圧レベルを変換し、データをバッテリ・
スタックの上下方向に沿って渡します。
物理層
LTC6803-1/LTC6803-3では、7つのピンがローサイドとハイ
サイドのポートを構成しています。ローサイドのピンはCSBI、
SCKI、SDIおよび SDOで す。ハイサイドのピンはCSBO、
SCKOおよび SDOIです。CSBIとSCKIは常に入力で、マスタ
によって、またはスタックの中のすぐ下のデバイスによってドラ
イブされます。CSBOとSCKOは常に出力で、スタックの中の
すぐ上に位置するデバイスをドライブすることができます。SDI
はスタックに構成したデバイスに書き込むときのデータ入力
です。スタックのボトムではないデバイスでは、スタックから読
み出すときSDIはデータ出力です。SDOIはスタックに構成し
たデバイスに書き込むときはデータ出力で、スタックから読み
出すときはデータ入力です。SDOはオープン・ドレイン出力で、
スタックのボトム・デバイスでだけ使われます。ここでは、望む
なら、それをSDIと接続して1つの双方向ポートを形成するこ
とができます。スタックのボトム・デバイスのSDOピンにはプル
アップ抵抗が必要です。スタックの上方のデバイスでは、SDO
をローカルV– に接続するか、フロート状態のままにします。
デイジーチェーン接続されたデバイスの間で通信するため、
下側のデバイスのハイサイド・ポート・ピン
（CSBO、SCKOおよ
び SDOI）
を、高電圧ダイオードを通して、すぐ上のデバイスの
それぞれのローサイド・ポート・ピン
（CSBI、SCKIおよび SDI）
に接続します。この構成設定では、デバイスは電圧ではなく電
流を使って通信します。下側のデバイスから上側のデバイスに
ロジック H の信号を送るには、下側のデバイスは上側のデバ
イスのピンから小さな電流をシンクします。ロジック L の信号
を送るには、下側のデバイスは大きな電流をシンクします。同
様に上側のデバイスから下側のデバイスにロジック H の信
号を送るには、上側のデバイスは下側のデバイスのピンに大
きな電流をソースします。ロジック L の信号を送るには、上
側のデバイスは小さな電流をソースします。図 2を参照してく
ださい。CSBO、SCKOおよび SDOIの電圧は上側のデバイス
のV– に近いので、電流モード・インタフェースの電流を保証す
るには、上側のデバイスのV– は下側のデバイスのV– より少な
くとも5V 高くなければなりません。図 1に示されているように、
高電圧ダイオードをSPIデイジーチェーン信号に直列に接続
することを推奨します。これらのダイオードは、バッテリ・グルー
プのバスバーが取り去られたとき、デバイスへの逆電圧ストレ
スを防ぎます。詳細については、
「バッテリの相互接続の完全
を参照してください。
性」
電流モード・シリアル・インタフェースで消費されるスタンバイ電
流は、CSBI、SCKIおよびSDIが全て H のとき最小化されます。
電圧モード・ピン
（VMODE）
は、下側のシリアル・ポートが電圧
モードで構成設定されるか電流モードで構成設定されるか
を決定します。デイジーチェーン・スタックのボトム・デバイスで
は、このピンを H に引き上げる
（VREG に接続する）必要があ
ります。デイジーチェーンの他のデバイスでは、このピンを L
に引き下げて
（V–)に接続して）、電流モード通信を指定する
必要があります。ポーリング・コマンドのトップオブスタック
（ス
タック最上位）
デバイスを指定するには、デイジーチェーンの
トップ・デバイスのTOSピンを H に接続する必要があります。
スタック内の他のデバイスはTOSを L にする必要がありま
す。図 1を参照してください。
VSENSE
(WRITE)
+
–
上のデバイスの
下側のポート
READ 1
WRITE
下のデバイスの
上側のポート
VSENSE
(READ)
+
–
図 2．電流モード・インタフェース
680313 F02
680313fa
16
LTC6803-1/LTC6803-3
動作
データリンク層
ネットワーク層
クロックの位相と極性：LTC6803のSPI 互換インタフェース
は、CPHA = 1および CPOL = 1を使うシステムで動作するよう
に構成されています。したがって、SDIのデータはSCKIの立
ち上がりエッジの間安定している必要があります。
PECバイト：パケット・エラー・コード
（PEC）
バイトは、
レジスタ・
グループ内の全ビットに対して、それらが渡される順に、PEC
の初期値の01000001（0x41）
と次の特性多項式を使って計算
されたCRC
（cyclic redundancy check）
値です。
データ転送：各バイトは8ビットで構成されます。バイトは最
上位ビット
（MSB）
から先に送られます。書き込みでは、SDIの
データの値が SCKIの立ち上がりエッジでデバイスにラッチさ
れます
（図 3を参照）。同様に、読み出しでは、SDOに出力され
るデータの値はSCKIの立ち上がりエッジの間有効で、SCKI
の立ち下がりエッジで遷移します
（図 4を参照）。
CSBIはコマンド・バイトとそれに続くデータの間を含むコマン
ド・シーケンスの全期間 L に留まる必要があります。書き込
みコマンドでは、データはCSBIの立ち上がりエッジでラッチ
されます。
x8 + x2 + x + 1
8ビットのPEC 値を計算するには簡単な手順を定めることが
できます。
1. PECを0100 0001に初期化します。
2. レジスタ・グループに入ってくる各ビットDINに対して、IN0
= DIN XOR PEC[7]を設定し、次いでIN1=PEC[0] XOR
IN0、IN2 = PEC[1] XOR IN0とします。
3. PEC[7] = PEC[6]、PEC[6] = PEC[5]、…PEC[3] = PEC[2]、
PEC[2] = IN2、PEC[1] = IN1、
PEC[0] = IN0のように、8ビッ
トPECを更新します。
4. 全データがシフトされるまで、ステップ 2に戻ります。8ビッ
トの結果が最終 PEC バイトです。
CSBI
SCKI
SDI
MSB (CMD) BIT 6 (CMD)
LSB (PEC) MSB (DATA)
LSB (PEC)
680313 F03
図 3．転送フォーマット
（書き込み）
CSBI
SCKI
SDI
SDO
MSB (CMD) BIT 6 (CMD)
LSB (PEC)
MSB (DATA)
LSB (PEC)
680313 F04
図 4．転送フォーマット
（読み出し）
680313fa
17
LTC6803-1/LTC6803-3
動作
PECの計算例を表 1および図 5に示します。1 バイトのデータ
0x01のPECは、
バイトの最後のビットがクロックインされた後、
0xC7として計算されます。複数バイトのデータの場合、PEC
は最後のバイトの終わり
（LSB）
で有効になります。
ブロードキャスト・コマンド：ブロードキャスト・コマンドは、デ
バイスのアドレスに関係なく、バス上の全デバイスが応答する
コマンドです。
「バス・プロトコルとコマンド」
のセクションを参
照してください。
LTC6803は、受け取ったどのコマンドまたはどのデータに対
してもPEC バイトを計算し、それをコマンドまたはデータに続
くPEC バイトと比較します。コマンドまたはデータは、PEC バ
イトが一致する場合のみ有効であると見なされます。また、
LTC6803は、シフトアウトするデータの末尾に、計算された
PEC バイトを付加します。
デイジーチェーン接続された構成設定では、チェーン内の全
デバイスがコマンド・バイトを同時に受け取ります。たとえば、
スタック構成のデバイスでADC 変換を開始するには、1つの
STCVADコマンドを送ると、全デバイスが同時に変換を開始
します。読み出しと書き込みのコマンドでは、1つのコマンドが
送られ、次いでスタック構成のデバイスが実効的にカスケー
ド接続されたシフトレジスタになり、データが各デバイスを通
してスタック内で上に隣接する
（書き込みの場合）
または下に
隣接する
（読み出しの場合）
デバイスにシフトされます。
「シリア
ル・コマンドの例」
のセクションを参照してください。
デイジーチェーン接続されたLTC6803-1/LTC6803-3の場合、
各デバイスはそれが送るデータ、または受け取るデータに基づ
いて独自にPEC バイトを計算します。他のデバイスのために通
過するデータはそのPECに影響します。読み出しコマンドに対
しては、各デバイスがそのデータをシフトアウトし、次いで計算
したPEC バイトをMSBを先頭にしてシフトアウトします。たと
えば、2 個のスタック構成のデバイス
（ボトム・デバイスAとトッ
プ・デバイスB）
からのフラグ・レジスタを読み出すとき、データ
は次の順序で出力されます。
ポーリング方法：ADC 変換では、3つの方法を使ってADC
の完了を決定することができます。まず、コントローラはADC
変換を開始し、規定変換時間が経過するのを待ってから結
果を読み出すことができます。2 番目の方法では、ADC 開始コ
マンドが送られた後、CSBIを L に保持します。ADC 変換の
状態が SDOに出力されます
（図 6）。2 番目の方法の問題は、
ADC 変換の完了を待っている間、コントローラが他のシリア
ル通信を自由に行えないということです。3 番目の方法はこの
制約を克服します。コントローラはADC 開始コマンドを送り、
他のタスクを実行し、それからADCコンバータの状態ポーリ
ング
（PLADC）
コマンドを送ってADCコンバータの状態を決
定することができます
（図 7）。OV/UV 割り込み状態の場合、
割り込み状態ポーリング
（PLINT）
コマンドを使って、スタック
内のセルのどれかが過電圧または低電圧状態にないかどう
か即座に決定することができます
（図 7）。
FLGR0(A)、FLGR1(A)、FLGR2(A)、PEC(A)、FLGR0(B)、
FLGR1(B)、FLGR2(B)、PEC(B)
書き込みコマンドでは、各デバイスはそのデータを受け取り、
次いでPEC バイトをMSBを先頭にして受け取ります。たとえ
ば、
2個のスタック構成のデバイス
（ボトム・デバイスAとトップ・
デバイスB）
の構成設定レジスタに書き込むとき、データは次
の順序で入力されます。
CFGR0(B)、CFGR1(B)、 ……、CFGR5(B)、PEC(B)、
CFGR0(A)、CFGR1(A)、……、CFGR5(A)、PEC(A)
表 1．PECバイトの計算手順
クロック・
サイクル
DIN
IN0
IN1
IN2
PEC[7]
PEC[6]
PEC[5]
PEC[4]
PEC[3]
PEC[2]
PEC[1]
PEC[0]
0
0
0
1
0
0
1
0
0
0
0
0
1
1
0
1
1
0
1
0
0
0
0
0
1
0
2
0
0
1
1
0
0
0
0
0
0
1
1
3
0
0
0
1
0
0
0
0
0
1
1
0
4
0
0
0
0
0
0
0
0
1
1
0
0
5
0
0
0
0
0
0
0
1
1
0
0
0
6
0
0
0
0
0
0
1
1
0
0
0
0
7
1
1
1
1
0
1
1
0
0
0
0
0
1
1
0
0
0
1
1
1
8
680313fa
18
1
IN0
DTFF
END
INO = DATAIN XOR PEC[7];
PEC1 = PEC[0] XOR IN0;
PEC2 = PEC[1] XOR IN0;
PEC[7:0] = {PEC[6:2], PEC2, PEC1, IN0};
2
3
4
2
1
BEGIN PEC[7:0] = 0x41
CLK Q
Q
PEC[0]
D
PEC Hardware and Software Example
CLOCK
BEGIN PEC[7:0] = 0x41
INO = DATAIN XOR PEC[7];
DATAIN
XOR
PEC[0]
INO
XOR
PEC1
Q
DTFF
CLK Q
D
PEC[1]
PEC1 = PEC[0] XOR IN0;
XOR
PEC2
Q
DTFF
PEC[2]
図 5．
CLK Q
D
PEC[2]
PEC2 = PEC[1] XOR IN0;
PEC[1]
IN0
3
Q
DTFF
CLK Q
D
PEC[3]
PEC[3]
4
CLK Q
DTFF
Q
DTFF
CLK Q
D
PEC[5]
PEC[5]
Q
DTFF
CLK Q
D
PEC[6]
PEC[7:0] = {PEC[6:2], PEC2, PEC1, IN0};
END
PEC[4]
PEC[4]
D
Q
PEC[6]
Q
680313 F05
DTFF
CLK Q
D
PEC[7]
PEC[7]
動作
PEC[7]
LTC6803-1/LTC6803-3
680313fa
19
LTC6803-1/LTC6803-3
動作
tCYCLE
CSBI
SCKI
SDI
MSB (CMD) BIT6 (CMD)
LSB (PEC)
トグルまたはレベル・ポーリング
SDO
680313 F06
図 6．転送フォーマット
（ADC 変換とポーリング）
CSBI
SCKI
SDI
MSB (CMD) BIT6 (CMD)
LSB (PEC)
トグルまたはレベル・ポーリング
SDO
680313 F07
図 7．転送フォーマット
（PLADC 変換または PLINT）
トグル・ポーリング：トグル・ポーリングにより、デバイスの状
態とスタック内のデバイス間の接続状態の両方を確実に知る
ことができます。
トグル・ポーリングはLVLPLビットが L のと
きイネーブルされます。ポーリング・コマンドが与えられた後、
データ出力ラインはそれらの状態に基づいてスレーブ・デバ
イスによりドライブされます。ADCコンバータの状態について
ポーリングすると、デバイスのどれかが ADC 変換の実行中で
ビジーのときはデータ出力が L になり、どのデバイスも実行
中でなくビジーでないときは1kHzでトグルします。同様に、割
り込み状態についてポーリングすると、デバイスのどれかが割
り込み状態のときは出力が L になり、どれも割り込み状態で
ないときは1kHzでトグルします。
トグル・ポーリング̶デイジーチェーン接続のブロードキャ
スト・ポーリング：SDOピン
（ボトム・デバイス）
またはSDIピン
（スタック構成されたデバイス）
は、デバイスがビジー / 割り込
み状態であれば L になります。ビジーでもなく、割り込み状
態でもない場合、デバイスはSDOI 入力からの信号をデータ
出力に渡すか
（スタックのトップのデバイスではない場合）、ま
たはデータ出力ラインを1kHzでトグルします
（スタックのトッ
プのデバイスの場合）。マスタはCSBIを H に引き上げてポー
リングを終了します。
レベル・ポーリング：レベル・ポーリングはLVLPLビットが H
のときイネーブルされます。ポーリング・コマンドが与えられた
後、データ出力ラインはそれらの状態に基づいてスレーブ・デ
バイスによりドライブされます。ADCコンバータの状態につい
てポーリングすると、デバイスのどれかが ADC 変換の実行中
でビジーのときはデータ出力が L になり、どのデバイスも実
行中でなくビジーでないときは H になります。同様に、割り込
み状態についてポーリングすると、デバイスのどれかが割り込
み状態のときは出力が L になり、どれも割り込み状態でない
ときは H になります。
レベル・ポーリング̶デイジーチェーン接続のブロードキャ
スト・ポーリング：SDOピン
（ボトム・デバイス）
またはSDIピン
（スタック構成されたデバイス）は、デバイスがビジー / 割り込
み状態であれば L になります。ビジーでもなく、割り込み状態
でもない場合、デバイスはSDOI 入力からのレベルをデータ出
力に渡すか
（スタックのトップのデバイスではない場合）、または
データ出力ラインを H に保持します
（スタックのトップのデバ
イスの場合）。したがって、チェーン内のデバイスのどれかがビ
ジーまたは割り込み状態だと、スタックのボトムのSDO 信号は
L になります。全デバイスがビジー状態でもなく、割り込み状
態でもないと、スタックのボトムのSDO 信号は H になります。
マスタはCSBIを H に引き上げてポーリングを終了します。
680313fa
20
LTC6803-1/LTC6803-3
動作
表 2．プロトコル・キー
パケット・エラー・コード
マスタからスレーブ
N
ビット数
スレーブからマスタ
...
プロトコルの続き
データの完全な
バイト
PEC
表 3．ブロードキャスト・ポーリング・コマンド
8
8
コマンド
PEC
リビジョン・コード：診断レジスタ・グループには2ビットのリ
ビジョン・コードが含まれています。ソフトウェアでデバイスの
リビジョンを確認する必要があれば、詳細に関しては弊社ま
でお問い合わせください。そうでなければ、コードは無視して
かまいません。ただし、全ての場合に、データ読み出し時にパ
ケット・エラー・コード
（PEC）
バイトを計算するときは全ビット
の値を使う必要があります。
バス・プロトコル：表 3 ∼表 5に示されている、3つの異なるプ
ロトコル・フォーマットがあります。表 2はプロトコル図を読み
取る鍵となります。
ポーリング・データ
表 4．ブロードキャスト書き込み
8
8
8
…
8
8
8
…
8
コマンド
PEC
データ・バイト・ロー
…
データ・バイト・ハイ
PEC
シフト・バイト1
…
シフト・バイトN
表 5．ブロードキャスト書き込み
8
8
8
…
8
8
8
…
8
コマンド
PEC
データ・バイト・ロー
…
データ・バイト・ハイ
PEC
シフト・バイト1
…
シフト・バイトN
「シリアル・コマンドの例」を参照。
表 6．コマンド・コードとPECバイト
コマンドの概要
名称
コード
PEC
構成設定レジスタ・グループへ書き込み
WRCFG
01
C7
構成設定レジスタ・グループから読み出し
RDCFG
02
CE
全てのセル電圧グループから読み出し
RDCV
04
DC
セル電圧 1 ～ 4の読み出し
RDCVA
06
D2
セル電圧 5 ～ 8の読み出し
RDCVB
08
F8
セル電圧 9 ～ 12の読み出し
RDCVC
0A
F6
フラグ・レジスタ・グループから読み出し
RDFLG
0C
E4
温度レジスタ・グループから読み出し
RDTMP
0E
EA
セル電圧のADC 変換の開始と状態のポーリング
STCVAD
10
11
12
13
14
15
16
17
18
19
1A
1B
1C
1D
1E
1F
B0
B7
BE
B9
AC
AB
A2
A5
88
8F
86
81
94
93
9A
9D
全て
セル1
セル2
セル3
セル4
セル5
セル6
セル7
セル8
セル9
セル10
セル11
セル12
クリア（FF）
自己テスト1
自己テスト2
680313fa
21
LTC6803-1/LTC6803-3
動作
表 6．コマンド・コードとPECバイト
（続き）
コマンドの概要
名称
コード
PEC
オープン・ワイヤのADC 変換の開始と状態のポーリング
STOWAD
全て
セル1
セル2
セル3
セル4
セル5
セル6
セル7
セル8
セル9
セル10
セル11
セル12
20
21
22
23
24
25
26
27
28
29
2A
2B
2C
20
27
2E
29
3C
3B
32
35
18
1F
16
11
04
温度のADC 変換の開始と状態のポーリング
STTMPAD
全て
外部 1
外部 2
内部
自己テスト1
自己テスト2
30
31
32
33
3E
3F
50
57
5E
59
7A
7D
ADCコンバータの状態をポーリング
PLADC
40
07
割り込み状態をポーリング
PLINT
50
77
診断を開始し状態をポーリング
DAGN
52
79
診断レジスタを読み出す
RDDGNR
54
6B
セル電圧のADC 変換を開始し状態をポーリング、
放電を許可
STCVDC
全て
セル1
セル2
セル3
セル4
セル5
セル6
セル7
セル8
セル9
セル10
セル11
セル12
60
61
62
63
64
65
66
67
68
69
6A
6B
6C
E7
E0
E9
EE
FB
FC
F5
F2
DF
D8
D1
D6
C3
オープンワイヤのADC 変換を開始し状態をポーリング、
放電を許可
STOWDC
全て
セル1
セル2
セル3
セル4
セル5
セル6
セル7
セル8
セル9
セル10
セル11
セル12
70
71
72
73
74
75
76
77
78
79
7A
7B
7C
97
90
99
9E
8B
8C
85
82
AF
A8
A1
A6
B3
680313fa
22
LTC6803-1/LTC6803-3
動作
表 7．設定（CFG）
レジスタ・グループ
レジスタ
RD/WR
ビット7
ビット6
ビット5
ビット4
ビット3
ビット2
ビット1
ビット0
CFGR0
RD/WR
WDT
GPIO2
GPIO1
LVLPL
CELL10
CDC[2]
CDC[1]
CDC[0]
CFGR1
RD/WR
DCC8
DCC7
DCC6
DCC5
DCC4
DCC3
DCC2
DCC1
CFGR2
RD/WR
MC4I
MC3I
MC2I
MC1I
DCC12
DCC11
DCC10
DCC9
CFGR3
RD/WR
MC12I
MC11I
MC10I
MC9I
MC8I
MC7I
MC6I
MC5I
CFGR4
RD/WR
VUV[7]
VUV[6]
VUV[5]
VUV[4]
VUV[3]
VUV[2]
VUV[1]
VUV[0]
CFGR5
RD/WR
VOV[7]
VOV[6]
VOV[5]
VOV[4]
VOV[3]
VOV[2]
VOV[1]
VOV[0]
表 8．セル電圧（CV）
レジスタ・グループ
レジスタ
RD/WR
ビット7
ビット6
ビット5
ビット4
ビット3
ビット2
ビット1
ビット0
CVR00
RD
C1V[7]
C1V[6]
C1V[5]
C1V[4]
C1V[3]
C1V[2]
C1V[1]
C1V[0]
CVR01
RD
C2V[3]
C2V[2]
C2V[1]
C2V[0]
C1V[11]
C1V[10]
C1V[9]
C1V[8]
CVR02
RD
C2V[11]
C2V[10]
C2V[9]
C2V[8]
C2V[7]
C2V[6]
C2V[5]
C2V[4]
CVR03
RD
C3V[7]
C3V[6]
C3V[5]
C3V[4]
C3V[3]
C3V[2]
C3V[1]
C3V[0]
CVR04
RD
C4V[3]
C4V[2]
C4V[1]
C4V[0]
C3V[11]
C3V[10]
C3V[9]
C3V[8]
CVR05
RD
C4V[11]
C4V[10]
C4V[9]
C4V[8]
C4V[7]
C4V[6]
C4V[5]
C4V[4]
CVR06
RD
C5V[7]
C5V[6]
C5V[5]
C5V[4]
C5V[3]
C5V[2]
C5V[1]
C5V[0]
CVR07
RD
C6V[3]
C6V[2]
C6V[1]
C6V[0]
C5V[11]
C5V[10]
C5V[9]
C5V[8]
CVR08
RD
C6V[11]
C6V[10]
C6V[9]
C6V[8]
C6V[7]
C6V[6]
C6V[5]
C6V[4]
CVR09
RD
C7V[7]
C7V[6]
C7V[5]
C7V[4]
C7V[3]
C7V[2]
C7V[1]
C7V[0]
CVR10
RD
C8V[3]
C8V[2]
C8V[1]
C8V[0]
C7V[11]
C7V[10]
C7V[9]
C7V[8]
CVR11
RD
C8V[11]
C8V[10]
C8V[9]
C8V[8]
C8V[7]
C8V[6]
C8V[5]
C8V[4]
CVR12
RD
C9V[7]
C9V[6]
C9V[5]
C9V[4]
C9V[3]
C9V[2]
C9V[1]
C9V[0]
CVR13
RD
C10V[3]
C10V[2]
C10V[1]
C10V[0]
C9V[11]
C9V[10]
C9V[9]
C9V[8]
CVR14
RD
C10V[11]
C10V[10]
C10V[9]
C10V[8]
C10V[7]
C10V[6]
C10V[5]
C10V[4]
CVR15*
RD
C11V[7]
C11V[6]
C11V[5]
C11V[4]
C11V[3]
C11V[2]
C11V[1]
C11V[0]
CVR16*
RD
C12V[3]
C12V[2]
C12V[1]
C12V[0]
C11V[11]
C11V[10]
C11V[9]
C11V[8]
CVR17*
RD
C12V[11]
C12V[10]
C12V[9]
C12V[8]
C12V[7]
C12V[6]
C12V[5]
C12V[4]
*レジスタCVR15、CVR16および CVR17は、レジスタCFGR0のCELL10ビットが“L”の場合だけ読み出すことができます。
表 9．フラグ
（FLG）
レジスタ・グループ
レジスタ
RD/WR
ビット7
ビット6
ビット5
ビット4
ビット3
ビット2
ビット1
ビット0
FLGR0
RD
C4OV
C4UV
C3OV
C3UV
C2OV
C2UV
C1OV
C1UV
FLGR1
RD
C8OV
C8UV
C7OV
C7UV
C6OV
C6UV
C5OV
C5UV
FLGR2
RD
C12OV*
C12UV*
C11OV*
C11UV*
C10OV
C10UV
C9OV
C9UV
*レジスタCFGR0のCELL10ビットが“H”だと、ビットC11UV、C12UV、C11OVおよび C12OVは常に“L”です。
680313fa
23
LTC6803-1/LTC6803-3
動作
表 10．温度（TMP）
レジスタ・グループ
レジスタ
RD/WR
ビット7
ビット6
ビット5
ビット4
ビット3
ビット2
ビット1
ビット0
TMPR0
RD
ETMP1[7]
ETMP1[6]
ETMP1[5]
ETMP1[4]
ETMP1[3]
ETMP1[2]
ETMP1[1]
ETMP1[0]
TMPR1
RD
ETMP2[3]
ETMP2[2]
ETMP2[1]
ETMP2[0]
ETMP1[11]
ETMP1[10]
ETMP1[9]
ETMP1[8]
TMPR2
RD
ETMP2[11]
ETMP2[10]
ETMP2[9]
ETMP2[8]
ETMP2[7]
ETMP2[6]
ETMP2[5]
ETMP2[4]
TMPR3
RD
ITMP[7]
ITMP[6]
ITMP[5]
ITMP[4]
ITMP[3]
ITMP[2]
ITMP[1]
ITMP[0]
TMPR4
RD
NA
NA
NA
THSD
ITMP[11]
ITMP[10]
ITMP[9]
ITMP[8]
表 11．パケット・エラー・コード
（PEC）
レジスタ
PEC
RD/WR
ビット7
ビット6
ビット5
ビット4
ビット3
ビット2
ビット1
ビット0
RD
PEC[7]
PEC[6]
PEC[5]
PEC[4]
PEC[3]
PEC[2]
PEC[1]
PEC[0]
表 12．診断レジスタ・グループ
レジスタ
RD/WR
ビット7
ビット6
ビット5
ビット4
ビット3
ビット2
ビット1
ビット0
DGNR0
RD
REF[7]
REF[6]
REF[5]
REF[4]
REF[3]
REF[2]
REF[1]
REF[0]
DGNR1
RD
REV[1]
REV[0]
MUXFAIL
NA
REF[11]
REF[10]
REF[9]
REF[8]
表 13．メモリ・ビットの概要
名称
概要
値
測定と測定との間 VREF は
パワーダウン
セル電圧測定時間
0（既定） N/A（コンパレータはオフ）ス
タンバイ・モード
Yes
N/A
1
N/A（コンパレータはオフ）
No
13ms
2
13ms
No
13ms
3
130ms
No
13ms
CDC
CDC
コンパレータのデューティ・サイクル
UV/OVコンパレータ時間
4
500ms
No
13ms
5
130ms
Yes
21ms
6
500ms
Yes
21ms
7
2000ms
Yes
21ms
CELL10
10セル・モード
0 = 12セル・モード
（既定）
；1 = 10セル・モード
LVLPL
レベル・ポーリング・モード
0 = トグル・ポーリング（既定）
；1 = レベル・ポーリング
GPIO1
GPIO1ピンの制御
書き込み：0 = GPIO1ピンのプルダウンをオン；1 = GPIO1ピンのプルダウンをオフ
（既定）
読み出し：0 = GPIO1ピンはロジックʻ0ʼ；1 = GPIO1ピンはロジックʻ1ʼ
GPIO2
GPIO2ピンの制御
書き込み：0 = GPIO2ピンのプルダウンをオン；1 = GPIO2ピンのプルダウンをオフ
（既定）
読み出し：0 = GPIO2ピンはロジックʻ0ʼ；1 = GPIO2ピンはロジックʻ1ʼ
WDT
ウォッチドッグ・タイマ
読み出し：0 = WDTピンはロジックʻ0ʼ；1 = WDTピンはロジックʻ1ʼ
DCCx
Cell xの放電
x = 1..12 0 = セルʻxʼの短絡スイッチをオフ
（既定）
；1 = 短絡スイッチをオン
VUV
低電圧比較電圧 *
比較電圧 = (VUV – 31) • 16 • 1.5mV
VOV
過電圧比較電圧 *
比較電圧 = (VOV – 32) • 16 • 1.5mV
MUXFAIL
マルチプレクサの自己テストの結果
読み出し：0 = テストに合格；1 = テストに不合格
680313fa
24
LTC6803-1/LTC6803-3
動作
表 13．メモリ・ビットの概要（続き）
名称
概要
値
MCxI
Cell xの割り込みのマスク
x = 1..12 0 = セルʻxʼの割り込みをイネーブル（既定）
1 = 割り込みをオフし、セルʻxʼのフラグをクリア
CxV
Cell xの電圧 *
x = 1..12 セルʻxʼの12ビットADCの測定値
セルʻxʼのセル電圧 = (CxV – 512) • 1.5mV
A/D 変換の進行中に0xFFFとして読み出し
CxUV
Cell xの低電圧フラグ
x = 1..12 VUV 比較電圧と比較されたセル電圧
0 = セルʻxʼに低電圧状態のフラグが出ていない；1 = セルʻxʼにフラグが出ている
CxOV
Cell xの過電圧フラグ
x = 1..12 VOV 比較電圧と比較されたセル電圧
0 = セルʻxʼに過電圧状態のフラグが出ていない；1 = セルʻxʼにフラグが出ている
ETMPx
外部温度測定 *
温度測定電圧 = (ETMPx – 512) • 1.5mV
THSD
サーマル・シャットダウン状態
0 = サーマル・シャットダウンは生じていない；1 = サーマル・シャットダウンが生じている
サーマル・レジスタ・グループの読み出しで状態が '0'にクリア
REV
リビジョン・コード
デバイスのリビジョン・コード
ITMP
内部温度測定 *
温度測定電圧 = (ITMP – 512) • 1.5mV = 8mV * T(°K)
PEC
パケット・エラー・コード
Cyclic redundancy check (CRC) の値
REF
診断用リファレンス電圧
このリファレンス電圧 = (REF – 512) • 1.5mV。通常範囲は2.1V ～ 2.9V
* 電圧の式にはレジスタの10 進数（12ビットでは0 ～ 4095、8ビット・レジスタでは0 ～ 255）を使う
シリアル・コマンドの例
下 の 例 で は、スタックされ た3 個 のLTC6803-1または
LTC6803-3デバイス
（ボトム
（B）、ミドル
（M）、およびトップ
（T））
の構成を使用します。
構成設定レジスタの書き込み
（図 8）
1.
2.
3.
4.
5.
6.
CSBIを L に引き下げる
WRCFGコマンドとそのPEC バイトを送る
トップ・デバイスのCFGR0 バイトを送ってから、CFGR1 (T)、…CFGR5 (T)、CFGR0(T) ∼ CFGR5(T)のPECを送る
ミドル・デバイスのCFGR0 バイトを送ってから、CFGR1 (M)、…CFGR5 (M)、CFGR0(M) ∼ CFGR5(M)のPECを送る
ボトム・デバイスのCFGR0 バイトを送ってから、CFGR1 (B)、…CFGR5 (B)、CFGR0(B) ∼ CFGR5(M)のPECを送る
CSBIを H に引き上げる；データはCSBIの立ち上がりエッジで全デバイスにラッチされる。データがラッチされるとSピン
が応答する
上のシーケンスのシリアル・インタフェースの時間の計算：
スタック内のデバイスの個数 = N
シーケンスのバイト数 = B = 2コマンド・バイトとデバイス当たり7データ・バイト = 2 + 7 • N
ビット当たりのシリアル・ポートの周波数 = F
時間 = (1/F) • B • 8ビット/ バイト = (1/F) • (2 + 7 • N) • 8
3セルの上の例の1MHzシリアル・ポートの時間 = (1/1000000) • (2 + 7 • 3) • 8 = 184µs
680313fa
25
LTC6803-1/LTC6803-3
動作
CSBI
SCKI
SDI
WRCFG + CFGR + PEC
td
Sn
(n = 1 TO 12)
td < 2µs IF Sn IS UNLOADED
Sn, DISCHARGE PIN STATE
680313 F08
図 8．SピンのアクションとSPI 転送
セル電圧レジスタの読み出し
（12セル・モード）
1.
2.
3.
4.
5.
6.
CSBIを L に引き下げる
RDCVコマンドとPECを送る
ボトム・デバイスのCVR00 バイトを読み出してから、CVR01 (B)、CVR02 (B)、... CVR17 (B)、次いでPEC (B)を読み出す
ミドル・デバイスのCVR00 バイトを読み出してから、CVR01 (M)、CVR02 (M)、... CVR17 (M)、次いでPEC (M)を読み出す
トップ・デバイスのCVR00 バイトを読み出してから、CVR01 (T)、CVR02 (T)、... CVR17 (T)、次いでPEC (T)を読み出す
CSBIを H に引き上げる
上のシーケンスのシリアル・インタフェースの時間の計算：
スタック内のデバイスの個数 = N
シーケンスのバイト数 = B = 2コマンド・バイトとデバイス当たり18データ・バイトおよび 1 PEC バイト = 2 + 19 • N
ビット当たりのシリアル・ポートの周波数 = F
時間 = (1/F) • B • 8ビット/ バイト = (1/F) • (2 + 19 • N) • 8
3セルの上の例の1MHzシリアル・ポートの時間 = (1/1000000) • (2 +19 • 3) • 8 = 472µs
セル電圧のADC 変換の開始と状態のポーリング
（トグル・ポーリング）
1.
2.
3.
4.
5.
CSBIを L に引き下げる
STCVADコマンド・バイトとPECを送る
（スタック内の全デバイスが同時にADC 変換を開始）
ボトム・デバイスからのSDO出力は約 12msの間 L に引き下げられる
SDO出力は1kHzのレートでトグルし、デイジーチェーン内の全デバイスで変換が完了したことを示す
CSBIを H に引き上げてポーリングを終了
セル電圧のADC 変換の開始と状態のポーリング
（トグル・ポーリングを伴うブロードキャスト・コマンド）
1.
2.
3.
4.
5.
CSBIを L に引き下げる
STCVADコマンドとPECを送る
（スタック内の全デバイスが同時にADC 変換を開始）
並列接続された全デバイスのSDO出力は約 12msの間 L に引き下げられる
SDO出力は1kHzのレートでトグルし、デイジーチェーン内の全デバイスで変換が完了したことを示す
CSBIを H に引き上げてポーリングを終了
割り込み状態のポーリング
（レベル・ポーリング）
1.
2.
3.
4.
CSBIを L に引き下げる
PLINTコマンドとPECを送る
デバイスのどれかが割り込み状態であればボトム・デバイスからのSDOは L に引き下げられる；それ以外、SDOは H
CSBIを H に引き上げてポーリングを終了
680313fa
26
LTC6803-1/LTC6803-3
アプリケーション情報
LTC6803-1とLTC6803-3 の間の差異
LTC6803-1とLTC6803-3の間の唯一の違いはV– ピンとC0ピ
ンのボンディングです。全てのLTC6803のダイでV–とC0は別
の信号です。LTC6803-1 パッケージでは、V–とC0の信号は
同じピンにボンディングされており、相互に短絡されています。
LTC6803-3 パッケージでは、V–とC0は別々のピンです。した
がって、LTC6803-1はLTC6802-1とピン互換です。新しい設
計では、LTC6803-3のピン配置は、C0 へのケルビン接続を可
能にします
（図 24）。
セル電圧のフィルタ処理
LTC6803はA/D 変換を行うサンプリング・システムを採用し
ており、512kHzのデルタシグマ変調器のレートを基準にした
ノイズ・エイリアシングがない限り、
変換結果は基本的に0.5ms
の変換ウィンドウの平均です。これは、500kHzで30dB 減衰す
るローパス・フィルタが有益である可能性を示しています。デル
タシグマ積分帯域幅は約 1kHzなので、精確な変換を確実に
行うためにフィルタのコーナー周波数をこれより低くする必要
はありません。
実質的な測定誤差を生じることなしに、100Ωの直列抵抗を
入力経路に追加することができます。図 9に示されているよ
うに、並列コンデンサをセル入力からV– に追加して、RCフィ
ルタを形成することができます。図 12のセル・バランシング
MOSFETは、それがオン/オフするとき、小さな過渡変動を生
じることがあります。RCフィルタのカットオフ周波数を比較的
高くすると、実際の変換前に適切にセトリングさせることがで
きます。ADCのタイミングには約 500µsの遅延が与えられてい
るので、16kHzのLPFは最適であり
（100Ω、0.1µF）、ノイズを
30dB 除去します。
100Ω
Cn
100nF
+
7.5V
100Ω
100nF
680313 F09
C(n – 1)
図 9．セル入力への RCフィルタの追加
（1 個のセルの接続が示されている）
大きな直列抵抗と並列コンデンサを使ってフィルタの帯域幅
を下げることができます。大きな部品値による測定誤差は部
品値の複雑な関数です。誤差はどれだけの頻度で測定が行
われるかにも依存します。表 14は一例です。それぞれの例で、
3.6Vセルが測定されており、誤差はミリボルトで表されていま
す。LTC6803-1では、入力C1 ∼ C12に直列なRCフィルタが
あります。LTC6803-3では、入力C0 ∼ C12に直列なRCフィル
タがあります。
表 14．セルの測定誤差と入力のRCの値
R = 100Ω,
C = 0.1µF
R = 1k,
C = 0.1µF
R = 1k,
C = 1µF
R = 10k,
C = 3.3µF
0.5
4.5
1.5
1.5
1
9
3
0.5
セル1の誤差
(mV, LTC6803-1)
セル2 ～セル12 (mV)
LTC6803-1では、V– ピンには直列に抵抗を接続しません。消
費電流はV– ピンから流れるので、このピンのどんな抵抗も
セル1の大きな変換誤差を生じ、RCフィルタによって生じる
セルの誤差はセル2 ∼セル12の誤差と異なります。
オープン接続の検出
セル入力
（Cピン）がオープン状態だと、2 個のセルの測定に
影響を与えます。Cピンとセルの間に外部フィルタがないアプ
リケーションでの、C3のオープン接続を、図 10は示していま
す。通常のADC変換時（STCVADコマンドを使用）、C3がオー
プン状態だと、LTC6803ではB3とB4の測定値がゼロに近く
なります。B3の測定時はADCの入力抵抗によってC3 が C2
の電位になるので、B3の測定値はゼロになります。同様に、
B4の測定時は、ADCの入力抵抗によってC3 が C4の電位に
なります。
図11では、図10と同じセルスタック内のポイントで接続がオー
プンしていますが、この場合、外部フィルタ・ネットワークが C3
に接続されています。C3ピンは真にオープンではないため、
C3に接続されたままのコンデンサの値によっては、B3とB4の
通常の測定値がゼロに近づかないことがあります。実際には、
C3に大きな外部容量が接続されていると、B3とB4のセルを
数回測定した後、C3の電圧はC2とC4の中間あたりに充電さ
れます。
このため、B3とB4の正確な状態が実際は不明なとき、
B3とB4の測定値が有効なセル電圧を示すことがあります。
680313fa
27
LTC6803-1/LTC6803-3
アプリケーション情報
+
B4
B3
+
21
23
+
25
+
27
+
29
以下のアルゴリズムを使ってセル・ピンCnのオープン接続を
検出することができます。
LTC6803-1
C4
1. STOWADコマンドを出す
（100µAのソースを接続）。
C3
C2
2. RDCVコマンドを出し、全てのセルの測 定 値をアレイ
CELLA(n )に格納する。
MUX
3. 2番目のSTOWADコマンドを出す
（100µAのソースを接続）。
C1
V–
4. 2 番目のRDCVコマンドを出し、全てのセルの測定値を
アレイCELLB(n )に格納する。
100µA
5. バッテリ・セルの場合、CELLA(1) < 0またはCELLB(1) < 0
であれば、V– がオープンしている。
680313 F10
図 10．オープン状態の接続
CELLA(12) < 0またはCELLB(12) < 0であれば、
C12がオー
プンしている。
+
B4
B3
+
+
21
CF4
23
CF3
+
25
+
27
29
C4
LTC6803-1
C3
C2
測定誤差を許容するため、200mVのスレッショルドが選択さ
れます。Cn に接続されたコンデンサが 0.5µFより大きなシステ
ムでは、ステップ 3を数回繰り返すと、基準を満たすのに十分
なだけ外部コンデンサを放電します。
MUX
C1
V–
n = 2では、CELLB(n +1) – CELLA(n +1) > 200mVであれ
ば、
またはCELLB(n +1) がフルスケールの5.375Vに達する
と、Cn はオープンしている。
100µA
680313 F11
図 11．RCフィルタを備えたオープン状態の接続
オープン接続を確実に検出するため、コマンドSTOWAD が備
わっています。
このコマンドを使うと、全てのセル変換の間、
2つ
の100µA 電流源が ADCの入力に接続され、
オンします。図 11
を再度参照すると、STOWADコマンドを使うと、B3セルの測
定時および B4セルの測定時に、C3ピンは100µA 電流源に
よって引き下げられます。これにより、通常のSTCVADコマン
ドと比べて、B3の測定値が減少し、B4の測定値が増加しま
す。変化が最も大きいのは、C3 がオープン状態のときのB4の
測定値です。したがって、入力C3のオープンワイヤを検出す
る最善の方法は、入力C3と入力C4の間に接続されたバッテ
リ
（バッテリB4）
の値の増加を調べることです。
トップのCピンがオープンしているが V+ が依然として接続さ
れている場合、
トップのCピンのオープン接続を検出する最善
の方法は、STCVADコマンドを使った全てのセルの測定値の
和を、図 21に示されているのと同様の方法を使った全てのセ
ルの和の補助的測定値と比較することです。全 12セルの和が
かなり低い結果になれば、他のCピンがオープンではないこ
とが既に分かっている限り、トップのCピンがオープン接続で
あることを示唆しています。
デジタル出力またはゲート・ドライバとしての Sピンの
利用
S出力は内部プルアップ PMOSを備えています。したがって、
高インピーダンスの負荷（たとえば、外部 MOSFETのゲート）
を与えられると、Sピンはデジタル出力として振る舞います。高
いバッテリ放電電流を必要とするアプリケーションでは、図 12
に示されているように、ディスクリートのPMOSスイッチ・デバ
イスと適当な放電抵抗をセルに接続し、ゲート端子をS出力
ピンに接続します。
680313fa
28
LTC6803-1/LTC6803-3
アプリケーション情報
C (n)
Si2351DS
+
3.3k
S (n)
33Ω
1W
C (n – 1)
680313 F12
図 12．外部の放電用 FET の接続（1 個のセルが示されている）
電力損失とサーマル・シャットダウン
ピンS1 ∼ S12に接続されたMOSFETを使ってバッテリ・セ
ルを放電することができます。外部抵抗を使ってMOSFET
の消費する電力を制限します。MOSFETの最大電力損失
はLTC6803 が許容可能な熱量によって制限されます。過度
の熱はダイ温度を上昇させます。85 Cまでのダイ温度に対し
て、LTC6803のIグレードの電気的特性が保証されています。
105 Cまでのダイ温度では測定精度の低下はわずかしか、ま
たは全く見られません。150 C 近くではダメージが生じること
があるので、推奨最大ダイ温度は125 Cです。
過熱によるダメージからLTC6803を保護するため、サーマル・
シャットダウン回路が備わっています。セル放電スイッチで大
きな電力が消費されるとデバイスが過熱することがあります。
システムの熱伝導性が良くないとき、問題は悪化します。
デバイスがスタンバイ・モードでないときは常にサーマル・
シャットダウン回路がイネーブルされています
（「動作モード」
を参照）。電流モードのどの入力または出力が電流をシンク
またはソースするときも、それはイネーブルされます。デバイ
スの検出された温度が約 145 Cを超えると、構成設定レジス
タが既定の状態にリセットし、全ての放電スイッチをオフし、
ADC 変換をディスエーブルします。サーマル・シャットダウン
が起きると、温度レジスタ・グループのTHSDビットが H にな
ります。このビットは温度レジスタを読み出すとクリアされます
（RDTMPコマンド）。
シャットダウンは通常動作を中断するので、内部温度モニタ
を使ってデバイスの温度が許容できないレベルに近づいてい
るか判断します。
12セルより少ないセルでの LTC6803 の使用
LTC6803 がスタックされたセルから給電される場合、セルの
最少数はLTC6803の電源電圧の要件によって支配されます。
全ての電気的仕様が満たされることを保証するには、セル電
圧の和は10Vなければなりません。
7 個のセルをモニタするのに使われたLTC6803の例を図 13
に示します。下の方のC 入力は7 個のセルに接続し、上の方
のC 入力はC12に接続します。他の構成設定（たとえば、9 個
のセル）
は同様に構成設定することができます。下の方のC 入
力はバッテリ・セルに接続し、使用されないC 入力はC12に接
続します。使用されない入力のチャネルは0Vの測定値になり
ます。
制御レジスタのCELL10ビットの状態に依存して、10セルまた
は12セルのスタックを測定するようにADCに命令することも
できます。また、ADCに命令して、どの個別セルの電圧でも測
定することができます。
フォールト保護
バッテリなど高エネルギー源を使う場合は常に注意を要しま
す。バッテリ・システムの動作寿命にわたってバッテリ・システ
ムに影響を与える可能性のある組立やサービスの手順を考え
ると、システムが
「誤って」構成設定される可能性のある様々
な状況があります。保護回路を計画するとき検討すべき様々
な状況を表 15に示します。最初の5つのシナリオは製造時に
予想され、適切な保護が LTC6803-1/LTC6803-3のデバイス
自体に内蔵されています。
バッテリの相互配線の完全性
スタック構成のバッテリ・セルの接続が切断された状況を含
むFMEAのシナリオは、大きな損害を与えるおそれがありま
す。LTC6803デバイスによってモニタされるセルのグループ間
に切断があるバッテリ・スタックの場合、どんな負荷も大きな
逆電位をデイジーチェーン接続に強制します。
この状況はバッ
テリ・モジュール・システムの最初のインストールまたはサービ
ス作業中に起きる可能性があります。このシナリオでは、図 14
に示されているように、上方ポートのデータ接続に必要な外
部直列高電圧ダイオードによって、デイジーチェーンのポート
は逆電位から保護されます。
680313fa
29
LTC6803-1/LTC6803-3
アプリケーション情報
NEXT HIGHER GROUP
OF 7 CELLS
100
+
+
+
+
+
+
+
NEXT HIGHER GROUP
OF 7 CELLS
V+
C12
S12
C11
S11
C10
S10
C9
S9
C8
S8
C7
S7 LTC6803-1
C6
S6
C5
S5
C4
S4
C3
S3
C2
S2
C1
S1
V–
NEXT LOWER GROUP
OF 7 CELLS
100
+
+
+
+
+
+
+
V+
C12
S12
C11
S11
C10
S10
C9
S9
C8
S8
C7
S7 LTC6803-3
C6
S6
C5
S5
C4
S4
C3
S3
C2
S2
C1
S1
C0
V–
NEXT LOWER GROUP
OF 7 CELLS
680313 F13
図 13．LTC6803-1/LTC6803-3 による7 個のセルのモニタ
表 15．LTC6803-1/LTC6803-3 の故障メカニズムの影響分析
状況
影響
IC 入力のパワーアップ・シーケンス。
（IC 内部）が代わ
各ピンからV+ および V– へのクランプ・ダイオード
りの電力経路を与える。
セル入力のオープン回路（偶発）。
差動入力電圧のオーバーストレス。
各セル電圧入力対のツェナー・ダイオード
（IC 内部）がストレスを
制限する。
セル入力のオープン回路（偶発）。
バッテリ・セル・グループとICの間の ICへの電源接続の喪失。
ハーネスの切断（スタック構成の
グループのシステム内）。
設計による緩和
ローカル電源から個別に給電可能。
スタック構成のLTC6803ユニット間 「デイジーチェーン」通信の途絶（ICへのストレス ウォッチドッグ・タイマがイネーブルされていると、切断箇所より
のデータリンクの切断。
なし）。切断箇所より上のデバイスへの通信が途 上の全ユニットが切断から2 秒以内にスタンバイ・モードに入る。
絶える。切断箇所より下のデバイスは依然通信可 スタンバイ・モードでは放電スイッチはディスエーブルされる。
能で、全機能が実行されるが、ポーリング機能が
ディスエーブルされる。
セル・パックの完全性、スタック
構成のユニット間の切断。
パック放電時にデイジーチェーン電圧が最大
スタック電位に反転。
直列保護ダイオードをトップ・ポートI/Oの接続と一緒に使う
（600VまではRS07J）。最下位のデータ・ポートには絶縁された
データリンクを使う。
セル・パックの完全性、スタック
構成のユニット間の切断。
充電時にデイジーチェーンの正オーバーストレス。 冗長電流経路接続を追加する。図 14を参照してください。
セル・パックの完全性、スタック・
ユニット内の切断。
放電時にセル入力の反転オーバーストレス。
負荷経路の冗長性のため各セル両端に並列ショットキー・ダイ
オードを追加する。ダイオードと接続はスタックの最大動作電流
を扱う必要があり、ICへのストレスを制限する。
セル・パックの完全性、スタック・
ユニット内の切断。
充電時のセル入力の正オーバーストレス。
充電経路の冗長性のため各セル両端にSCRを追加する。SCRと
接続はスタックの最大充電電流を扱う必要があり、トリガ・ツェ
ナー・ダイオードの選択によりICへのストレスを制限する。
680313fa
30
LTC6803-1/LTC6803-3
アプリケーション情報
充電フェーズの動作の間、このフォールトによりデイジー
チェーンのESDクランプが順方向にバイアスされ、これにより
デバイスが損傷します。このシナリオの間電流を流す代替接
続は、このストレスが加わるのを防ぎます
（図 14）。
4
5
6
7
8
+
V–
9
LTC6803-1
(NEXT HIGHER IN STACK)
10
11
SDO
ここの切断に
対して
保護する
SDI
SCKI
CSBI
オプションの
冗長電流経路
RSO7J
×3
SDOI
+
12
V+
SCKO
CSBO
13
14
15
16
LTC6803-1
(NEXT LOWER IN STACK)
17
860313 F14
図 14．デイジーチェーンの逆電圧保護
（1つのリンク接続が示されている）
18
19
20
21
22
内部保護ダイオード
LTC6803の各ピンは保護ダイオードを備えており、図 15に示
されているように、電源レールを超える電圧の外部からの印
加によって生じる内部デバイス構造への損傷を防ぐのに役立
ちます。示されているダイオードは、順方向ブレークダウン電
圧が 0.5Vの通常のシリコン・ダイオードです。ラベルの付いて
いないツェナー・ダイオード構造は、最初 12Vでブレークダウ
ンし、次いで7Vのクランプ電位にスナップバックする逆ブレー
クダウン特性を有しています。Z CLAMPとラベルが付けてある
ツェナー・ダイオードはもっと高い電圧のデバイスで、最初の
逆ブレークダウンが 30Vで、25Vにスナップバックします。全て
のツェナー・ダイオードの順方向電圧降下は0.5Vです。予測
できない電圧クランプや電流が生じた場合、図 15を参照して
ください。どのピンの電流も 10mAに制限するとIC への損傷
を防ぎます。
23
24
25
26
27
28
29
LTC6803-3
V+
C12
SCKO
3
S12
C11
SDOI
2
S11
C10
CSBO
ZCLAMP
1
S10
C9
S9
C8
S8
ZCLAMP
ZCLAMP
ZCLAMP
ZCLAMP
ZCLAMP
ZCLAMP
C7
VREG
S7
VREF
C6
ZCLAMP
VTEMP2
S6
VTEMP1
C5
35
34
33
32
S5
C4
CSBI
S4
SDO
C3
SDI
S3
SCKI
C2
VMODE
S2
GPIO2
ZCLAMP
C1
GPIO1
S1
WDTB
C0
TOS
V–
30
44
43
42
41
40
39
38
37
36
680313 F15
NOTE: ピン 30 から他の全てのピンへの PN ダイオードは示されていない
図 15．内部保護ダイオード
外部温度プローブの読み取り
LTC6803は2チャネルのADC 入力
（VTEMP1とVTEMP2）を備
えており、セルアレイ内に配置されたサーミスタ
（温度係数
が一般に–4%/ C）
またはダイオード
（標準 –2.2mV/ C）をモ
ニタすることを意図しています。図 16に示されているように、
センサーには直接 VREF から給電することができます
（最大
60µA）。
680313fa
31
LTC6803-1/LTC6803-3
アプリケーション情報
高いドライブ電流を必要とするセンサーの場合、図 17に示さ
れているように、バッファ・オペアンプを使うことができます。
センサーの電力は、
この場合、実際にはVREG ピンから間接的
にソースされます。プローブの最大約 1mAの負荷はこの構成
設定でサポートされます。LTC6803のアイドル・モードとシャッ
トダウン・モードの間 VREF はシャットダウンするので、サーミ
スタのドライブもオフし、電力損失が最小になります。VREG は
常にオンのままなので、電力消費が極めて低い
（12µA）バッ
ファ・オペアンプ
（LT6000 が示されています）
が選択されてい
ます。
+
LT6000
–
LTC6803-1
VREG
VREF
VTEMP2
VTEMP1
NC
V–
10k
10k
10k
NTC
10k
NTC
680313 F17
プローブの個数の拡張
図 17．高電流センサーのためにVREF をバッファする。
図 18に示されているように、デュアルの4:1マルチプレクサを
使って汎用のVTEMP1とVTEMP2 のADC 入力を拡張し、8つ
の異なるプローブ信号を受け取ります。汎用デジタル出力の
GPIO1とGPIO2を設定することによってチャネルが選択され、
その結果得られる信号はLT6004マイクロパワー・デュアル・
オペアンプの1セクションによってバッファされます。プローブ
の励起回路はプローブのタイプによって異なり、ここには示さ
れていません。
LTC6803-1
VREG
VREF
VTEMP2
VTEMP1
NC
V–
100k
1µF
1µF
100k
100k
NTC
680313 F16
図 16．サーミスタをVREF から直接ドライブ
100k
NTC
6
4
5
+ –
どのGPIOピンも使わずに複数のセンサーをサポートする別
の方法が可能です。センサーが PNダイオードであり、複数個
が並列に使われていると、最も温度の高いダイオードの順方
向電圧が最も低くなり、実効的にVTEMP 入力への入力信号
となります。したがって、それらのダイオードが接続されている
VTEMP 入力からの読み取り値を支配するのは最も温度の高
いダイオードです。このシナリオでは、熱分布の具体的場所は
分りませんが、このような情報は実際には重要ではないことが
あります。基本概念を図 19に示します。示されているセンサー
のどの構成設定でも、フルスケールの低温の読み取り値は、
LTC6803へのセンサーの接続がオープンしてしまっていること
を示しています。
PROBE8
PROBE7
PROBE6
PROBE5
7
8
1/2 LT6004
1
2
3
4
5
6
7
8
Y0
VCC
X2
Y2
X1
Y
X
Y3
74HC4052
X0
Y1
X3
INH
A
VEE
GND
B
16
15
14
13
12
11
10
9
PROBE4
PROBE3
PROBE2
PROBE1
CPO2
GPO1
VREG
VTEMP2
VTEMP1
1/2 LT6004 8
+ 3
1
2
4
–
680313 F18
1µF
V–
図 18．多重化によるセンサーの個数の拡張
LTC6803-1
VREG
VREF
VTEMP2
VTEMP1
NC
V–
200k
200k
680313 F19
図 19．ホットスポット検出器としてのダイオード・センサーの利用
680313fa
32
LTC6803-1/LTC6803-3
アプリケーション情報
較正の追加とスタック全体の測定
が PMOS FETスイッチを制御して、較正を行うときリファレン
スをアクティブにします。GPIO 信号はシャットダウン状態では
既定でロジック H になるので、リファレンスはアイドル時間の
間は自動的にオフします。
汎用のVTEMP ADC 入力を使って、セル1のADC 入力の精
度にほぼ相当する精度で0V ∼ 4Vの任意の信号をデジタ
ル化することができます。与えるべき有用な信号の1つは、
LTC6655-3.3 からの3.300Vのような高精度電圧リファレンス
です。この信号の周期的読み取り値から、ホスト・ソフトウェア
はLTC6803の読み取り値を補正して、LTC6803の内部リファ
レンスよりも精度を改善し、ADCの動作を確認することがで
きます。LTC6803-1のGPIO1出力の制御により、バッテリ・ス
タックからLTC6655-3.3に選択的に給電する方法を図 20に
示します。VREG からリファレンスICの動作電力を給電する
と、大きな熱負荷をLTC6803に追加するので、外部の高電圧
NPN パストランジスタを使って、バッテリ・スタックからローカ
ルに4.4V（VREG よりVbe だけ下）を発生します。GPIO1 信号
別の有用な信号はスタック全体の電位の測定値です。これ
は、通常のデータ収集過程の動作不良の発生時に、または
スタック全体の電位をもっと速くモニタする手段として、セル
動作の測定に冗長性を与えます。全セル・グループの電位を
スケールダウンした値を得るために抵抗分割器を使う方法
を図 21に示します。デバイスがスタンバイ・モードに入ったと
き
（つまり、WDTB が L になったとき）、セル・グループに対
する抵抗性負荷を切断するのにMOSFET が使われていま
す。分圧器の信号をバッファして精度を保つための、LT6004
マイクロパワー・オペアンプの1セクションが示されています。
TOP CELL POTETNTIAL
CZT5551
LTC6803-1
38
GPIO1
VREG
VTEMP1
V–
1M
Si2351DS
100nF
LTC6655-3.3
8
GND
SHDN
7
2
VOUT_F
VIN
6
3
GND VOUT_S
5
4
GND
GND
34
1
31
29
1µF
10µF
680313 F20
図 20．較正用リファレンスの測定
499k
CELL GROUP+
1M
2N7002K
WDTB
2
VREG
8
VTEMP1
1
+
1/2 LT6004
–
V–
CELL GROUP–
3
2
1
3
1µF
10nF
4
31.6k
680313 F21
図 21．スタック全体の測定のための VTEMP の使用
680313fa
33
LTC6803-1/LTC6803-3
アプリケーション情報
この回路は、バッテリ・アレイ全体より約 4 倍も高い頻度で変
換することができるので、高いサンプル・レートのオプションを
与えるという長所がありますが、他方、精密度 / 精度がいくら
か低下します。較正およびバランシングのデータのためには高
い分解能のセルの測定値を使います。
SPIデータ・ポートの高速アイソレーションの実現
LTC6803の1Mbpsのデータ・レートをサポートできるアイソ
レーション技法では、LTC6803のVREG 出力で供給可能な電
力より大きな電力を、絶縁される側（バッテリ側）
で必要としま
す。バッテリからの流出を最小におさえるには、図 22に示され
ているような、適切なデータ絶縁回路とともに、DC/DC 機能
を実装する必要があります。非ガルバニックSPI信号をホスト・
マイクロプロセッサと1 個のLTC6803の間で接続するのに、ク
ワッド
（3+1）
データ・アイソレータSi8441AB-C-IS が 1 個使わ
れています。低コストの絶縁型 DC/DCコンバータが、ホストの
5V 電源からアイソレータ機能に十分な電力を供給します。ア
イソレータ回路がパワーダウンしたとき、LTC6803のSPI 入力
がロジック H のレベルに上昇できるように、クワッドのスリー
1
5V_HOST
2
SPI_CLOCK
SPI_CHIPSELECT
SPI_MASTEROUT
SPI_MASTERIN
100Ω
3
100Ω
4
100Ω
5
100Ω
6
1µF
7
8
GND_HOST
1µF
Si8441AB-C-IS
QUAD ISOLATOR
VDD1
VDD2
GND1
GND2
A1
B1
A2
B2
A3
B3
A4
B4
EN1
EN2
GND1
GND2
ステート・バッファが使われており、スタンバイ状態の電力消
費を確実に最小に抑えます。VREG へのプルアップは、電流
モードSPIインタフェースで動作しているデバイスによるVREG
への内部負荷を一致させて、動作中の全てのセルの電流がバ
ランスするように選択されます。
SDOラインの追加のプルアップ
（1kの抵抗とショットキー・ダイオード）
は、立ち上がり時間を
改善するためであり、これはデータ・レートが低いアプリケー
ションでは必要ないこともあります。
バッテリ・スタックで給電する場合の電源のデカップリング
図23に示されているように、LTC6803-3はV+とV–の両方でフィ
ルタすることができるので、セル・グループの電位への差動バ
イパスを推奨します。ツェナー・ダイオードは過電圧がデバイス
の電源ピンに到達するのを抑止します。小さなフェライトビー
ズ・インダクタは、特にエネルギーの高いESDの衝撃からツェ
ナー・ダイオードを保護します。LTC6803-1はV– への直列抵
抗を許容できないので、ESDによって生じる逆電源（サブスト
レート）電流が流れるのを防ぐのに追加のショットキー・ダイ
オードが必要です。
CMDSH2-3
16
15
14
13
12
4.22k
11
1/4 74ABT126
13
12
1
2
11
10
1k
4.22k
3
1/4 74ABT126
1µF
9
CSB1
4
5
4.22k
6
1/4 74ABT126
4.22k
10
8
LTC1693-2 8
IN1
VCC1
2
7
GND1 OUT1
3
6
IN2
VCC2
4
5
GND2 OUT2
470pF
20.0k
33nF
PE-68386
1•
•6
3
4
BAT54S
74ABT126 SUPPLY SHARED WITH
ISOLATOR VDD2 and GND2
SCI
SDO
9
1/4 74ABT126
1
VREG
SCKI
680313 F22
V–
10.0k
図 22．絶縁された高速データ・インタフェースの実現
680313fa
34
LTC6803-1/LTC6803-3
アプリケーション情報
CELLGROUP+
BLM31PG330SN1L
100Ω
CMHZ5265B
V+
100nF
BAT46W
CELLGROUP–
V–
680313 F23
LTC6803-1 の構成
CELLGROUP+
BLM31PG330SN1L
CMHZ5265B
V+
V–
LTC6803-3
IC #3
V+
+
+
LTC6803-3
C1
+
V
–
ISUPPLY
C0
R
+
+
1M
+
V–
V+
C12
LTC6803-3
IC #1
C0
TP0610K
DZ3
15V
1M
SHDN
DZ4
1.8V
50k
+
+
+
680313 F25
DZ1, DZ2, DZ3: MMSZ5245B
DZ4: MMSZ4678T1
ALL NPN: MMBTA42
ALL PN: RS07J
BATTERY
STACK
C1
R
+
D2
C0
V–
LTC6803-1
DZ2
15V
LTC6803-3
IC #2
V– のトレース抵抗により、ボトム・バッテリ・セルの負端子と
LTC6803のV– ピンの間に目につく電圧降下が生じます。この
電圧降下により、LTC6803-1の場合、ボトム・セル電圧の測定
誤差が増加します。LTC6803-3ではC0 が V– から分離してい
るので、図 24に示されているように、C0のケルビン接続が可
能です。V–トレースの電圧降下がボトム・セルの電圧測定に
影響を与えることはありません。図 23に示されているように、
ケルビン接続により、V– のRCフィルタも可能になります。
+
D1
TP0610K
C12
C0 のケルビン接続の利点
BATTERY
STACK
DZ1
15V
100nF
図 23．電源のデカップリング
+
+
1M
+
+
C12
V–
LTC6803-3 の構成
+
+
TP0610K
C0
100Ω
100Ω
CELLGROUP–
V+
V–
ISUPPLY
680313 F24
図 24．C0 のケルビン接続によるボトムセルの
電圧測定精度の改善
ハードウェアによるシャットダウン
LTC6803をシャットダウンするには、PMOSスイッチをV+ に
接続するか、または、V+ を絶縁型電源からドライブすることが
できます。スイッチ付きのV+ の例を図 25に示します。DZ4の
図 25．ハードウェア・シャットダウン回路によりLTC6803 の
全消費電流が 1nA 未満に減少
ブレークダウン電圧は約 1.8Vです。SHDN < 1.8Vであれば、
スタックされたMMBTA42と1M 抵抗に電流は流れません。
TP0610Kはオフします。SHDN > 2.5Vならば、M7 がオンし、
全てのTP0610K がオンします。
図 26は絶縁型電源の一例です。この回路は、24 個の直列接
続されたバッテリ・セルをモニタするのに使用される2 個の
LTC6803に電力を供給します。5V が取り去られると、LTC6803
にはバッテリ・セルから1nA が流れます。外部 V+ 電源を使用
すると、低い全スタック電位（5Vより下）
でのデイジーチェーン
SPI 動作は保護されないことに注意してください。
680313fa
35
LTC6803-1/LTC6803-3
アプリケーション情報
1µF
10k
10µF
1
16
2
15
3
14
1µF
BAT54S
1µF
11
7
10
8
9
BAT54S
1µF
1µF
1µF
6
1µF
1µF
BAT54S
1µF
1µF
100k
BAT54S IMC1210ER
1µF
1µF
100V
EACH OUTPUT
61V TYP
+V1
CMHZ5265B
COM1
1µF
1
5V
LTC1693-2
8
VCC1
IN1
2
7
GND1 OUT1
3
6
IN2
VCC2
4
5
GND2 OUT2
INPUT
5V
90mA TYP
220pF
33.2k
GND
1µF
EPF8119S
BAT54S
1µF
BAT54S
1µF
BAT54S
1µF
100k
BAT54S IMC1210ER
1µF
1µF
100V
+V2
CMHZ5265B
680313 F26
COM2
図 26．絶縁型電源により給電されるLTC6803
PCBレイアウトの検討事項
最良の性能を得るには、VREG ピンとVREF ピンを1µFのコン
デンサを使ってバイパスします。LTC6803はV+とV– の間が最
大 55Vまで動作することができます。PCBのレイアウトに注意
して、電位の異なるトレースの物理的間隔を維持します。
LTC6803-1とLTC6803-3のピン配置はこの物理的間隔を取
りやすいように選択されています。隣接するどの2つのピン
の間も5.5Vを超えません。パッケージのボディーが最高電圧
（43.2V）
を最低電圧（0V）から遠ざけるのに使われています。
一例として、12 個の3.6V バッテリ・セルが LTC6803-3に接続
されているときの、V– を基準にした各ピンのDC 電圧を図 27
に示します。
デルタシグマADC の利点
LTC6803は電圧測定にデルタシグマA/Dコンバータを採用し
ています。デルタシグマ・コンバータのアーキテクチャは大きく
異なることがありますが、共通の特徴は、変換過程にわたって
入力が何回もサンプルされ、次いでフィルタされ、つまり平均
化されてデジタル出力コードを発生することです。対照的に、
SARコンバータは入力電圧を1 回サンプルし、次いでこの１個
のサンプルに対して変換を行います。ノイズの多い環境での測
定では、デルタシグマ・コンバータにはSARコンバータに比べ
て明らかな利点があります。
42.5V
42.5V
42.5V
43.2V
43.2V
43.2V
39.6V
39.6V
36V
36V
32.4V
32.4V
28.8V
28.8V
25.2V
25.2V
21.6
21.6
18V
18V
14.4V
14.4V
CSBI
CSBO
SDO
SDOI
SDI
SCKO
SCKI
V+
VMODE
C12
GPIO2
S12
GPIO1
C11
WDTB
S11
C10 LTC6803-3 TOS
VREG
S10
VREF
C9
VTEMP2
S9
VTEMP1
C8
NC
S8
V–
C7
C0
S7
S1
C6
C1
S6
S2
C5
C2
S5
S3
C4
C3
S4
0V TO 5.5V
0V TO 5.5V
0V TO 5.5V
0V TO 5.5V
0V TO 5.5V
0V TO 5.5V
0V TO 5.5V
0V TO 5.5V
0V TO 5.5V
5V
3.1V
1.5V
1.5V
0V
0V
0V
3.6V
3.6V
7.2V
7.2V
10.8V
10.8V
680313 F27
図 27．12 個の 3.6Vセルの標準的ピン電圧
SARコンバータはサンプル・レートを高くでき、SARのフルパ
ワー帯域幅は多くの場合 1MHzを超えます。これは、コンバー
タがこの周波数までのノイズに敏感であることを意味します。
また、多くのSARコンバータは50MHzを超えるはるかに高い
帯域幅を有します。入力をフィルタすることは可能ですが、コ
ンバータが複数の入力チャネルを測定するため多重化されて
いると、それぞれのチャネルに別個のフィルタが必要になりま
す。低周波数のフィルタはマルチプレクサとADCの間に置くこ
680313fa
36
LTC6803-1/LTC6803-3
アプリケーション情報
与えられたサンプル・レートで、
デルタシグマ・コンバータはノイ
ズ除去が優れており、1 回の変換で完全にセトリングします。こ
れはフィルタ付きSARコンバータのなしえないことです。ノイズ
除去は、高電圧スイッチング・コントローラでは特に重要です。
この場合、測定された電圧の中に常にスイッチング・ノイズが
含まれます。デルタシグマ・コンバータの他の利点は、それら
が本質的に単調であることです。つまり、ミッシング・コードが
なく、DC 仕様が優れています。
コンバータの詳細
LTC6803のADCは、2 次デルタシグマ変調器とそれに続く
SINC2の有限インパルス応答（FIR）
デジタル・フィルタを備えて
います。フロントエンドのサンプル・レートは512kspsで、入力の
フィルタ要件を大きく緩和します。各入力の100Ω 抵抗と0.1µF
コンデンサで構成される簡単な16kHz、1ポールのフィルタが
ほとんどのアプリケーションで適切にフィルタ処理を行います。
これらの部品の値はADCのDC 精度を低下させません。
各変換は2フェーズ
（オートゼロ・フェーズおよび測定フェー
ズ）
で構成されています。ADCは各変換ごとにオートゼロ調
整され、CMRRを大幅に改善します。変換の後半は実際の
測定です。
ノイズの除去
ADCの周波数応答を図 28に示します。ロールオフはSINC2
の応答に従い、4kHzに最初のノッチがあります。1ポール、
850Hzフィルタ
（187µsの時 定 数 ）の応 答も示されており、
LTC6803の約 1350HzのADCと同じ広帯域ノイズに対する積
分応答を示します。つまり、LTC6803の入力に広帯域ノイズが
10
0
FILTER GAIN (dB)
とができず、複数チャネルにわたって高いスキャン・レートを達
成することはできません。SAR ADCのフィルタ処理の別の結
果は、
フィルタがセトリングするのに多くの変換サイクルを必要
とするため、入力のフィルタ処理によって得られるノイズの削
減が、高いサンプル・レートの恩恵を相殺してしまうことです。
–10
–20
–30
–40
–50
–60
10
100
1k
10k
FREQUENCY (Hz)
100k
680313 F28
図 28．LTC6803 ADC のノイズ除去
与えられると、デジタル出力で見られるノイズの増加は、完全
な1350Hzローパス・フィルタが前に置かれた
（SARのような）
広帯域幅 ADCと同じになります。
したがって、SARコンバータの前にアナログ・フィルタを置いて
LTC6803のADCと同じ程度ノイズを除去すると、SARは入力
信号に対する応答が遅くなります。たとえば、850Hzのフィル
タの入力にステップ入力を与えると、12ビットの精度にセトリ
ングするには1.55ms かかりますが、LTC6803のADCは1 回
の1msの変換サイクルでセトリングします。これは、アナログ・
フィルタが周波数応答を制限するため、サンプル・レートが非
常に速くても何らの追加情報も与えないことも意味します。
高次のアクティブ・フィルタはいくらかの改善をもたらすことが
ありますが、それらは複雑であり、各入力に1 個のフィルタが
必要なので、多チャネル測定では実際的ではありません。
SINC2応答には2次のロールオフ・エンベロープがあり、1ポー
ルのアナログ・フィルタに比べて利点があることにも注意してく
ださい。
680313fa
37
LTC6803-1/LTC6803-3
パッケージ
最新のパッケージ図面については、http://www.linear-tech.co.jp/designtools/packaging/をご覧ください。
G パッケージ
44ピン・プラスチックSSOP
（5.3mm）
（Reference LTC DWG # 05-08-1754 Rev Ø）
12.50 – 13.10*
(.492 – .516)
1.25 ±0.12
7.8 – 8.2
44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23
5.3 – 5.7
0.50
BSC
0.25 ±0.05
推奨半田パッド・レイアウト
半田付けされない領域には半田マスクを使用する
5.00 – 5.60*
(.197 – .221)
PARTING
LINE
0.10 – 0.25
(.004 – .010)
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22
2.0
(.079)
MAX
1.65 – 1.85
(.065 – .073)
0° – 8°
0.50
(.01968)
BSC
0.55 – 0.95**
(.022 – .037)
1.25
(.0492)
REF
NOTE:
1. 図は JEDEC の外形ではない
2. 標準寸法：ミリメートル
3. 寸法は ミリメートル
（インチ）
4. 図は実寸とは異なる
7.40 – 8.20
(.291 – .323)
シーティング・
プレーン
0.20 – 0.30†
(.008 – .012)
TYP
0.05
(.002)
MIN
G44 SSOP 0607 REV Ø
*寸法にはモールドのバリまたは突出部を含まないが、モールドの不整合を含み、
分割線で測定される。モールドのバリは各サイドで 0.15mm を超えないこと
**サブストレートに半田付けするためのリードの長さ
†
最大寸法にはダムバーの突出部を含まない。
ダムバーの突出部は各サイドで 0.13mm を超えない
5. 成形されたリードはシーティング・プレーンで
相互に 0.08mm 以内に平坦であること
680313fa
38
LTC6803-1/LTC6803-3
改訂履歴
REV
日付
概要
A
8/12
UV/OV動作を明確化
12セル・リチウムイオン・バッテリ・モニタの応用回路図を修正
ページ番号
14、15
40
680313fa
リニアテクノロジー・コーポレーションがここで提供する情報は正確かつ信頼できるものと考えておりますが、その使用に関する責務は
一切負いません。また、ここに記載された回路結線と既存特許とのいかなる関連についても一切関知いたしません。なお、日本語の資料は
あくまでも参考資料です。訂正、変更、改版に追従していない場合があります。最終的な確認は必ず最新の英語版データシートでお願いいたします。
39
LTC6803-1/LTC6803-3
標準的応用例
カスケード接続可能な 12セル・リチウムイオン・バッテリ・モニタ
CELL12
IMC1210ER100K
MM5Z5265B
BAT46W
1M
BAT46W
100Ω
100nF
CASCADED SPI PORT
TO NEXT LTC6803-1
CSBI
SDI
SCKI
2
3
4
5
C12FILTER
6
DC12
7
C11FILTER
8
DC11
9
C10FILTER
10
DC10
11
C9FILTER
入力回路を
セル 3 から
セル 12 まで
繰り返す
1
12
DC9
13
C8FILTER
14
DC8
15
C7FILTER
16
DC7
17
C6FILTER
18
DC6
19
C5FILTER
20
DC5
21
C4FILTER
22
DC4
CSBO
CSBI
SDOI
SDO
SCKO
SDI
V+
SCKI
C12
VMODE
S12
GPIO2
C11
GPIO1
S11
WDTB
C10 LTC6803-1
NC
S10
TOS
C9
VREG
S9
VREF
C8
VTEMP2
S8
VTEMP1
C7
NC
C6
S6
C5
S5
C4
S4
CSBI
SDO* ホスト µP または
次の LTC6803-1 への
SDI
メイン SPI ポート
SCKI
42
41
40
* ホストデバイスで 1k プルアップ抵抗が必要
（IC 間の通信のための信号は使用されない）
39 1M
1M
38
37 1M
36
35
34
33
32
31
10k
30
CELL2
100Ω
3
+
2
–
1µF
5
6
C2FILTER
100nF
RQJ0303PGDQA
CELL1
475Ω
3.3k
1
100nF
1/2 LT6004
+
4
8
1/2 LT6004
–
4
7
10k
NTC1
100Ω
680313 TA02
DC2
100Ω
RQJ0303PGDQA
8
100Ω
100nF
PDZ7.5B
33Ω
NTC2
1µF
C3FILTER
DC3
1M
43
29
V–
28
S1
27
C1
26
S2
25
C2
24
S3
23
C3
S7
1M
44
C1FILTER
100nF
PDZ7.5B
33Ω
475Ω
3.3k
DC1
関連製品
製品番号
概要
注釈
LTC6801
独立動作のマルチセル・バッテリ・スタック・
フォールト・モニタ
最多 12 個の直列接続されたバッテリ・セルの低電圧または過電圧を
モニタ。LTC6802および LTC6803ファミリーの関連デバイス
LTC6802-1
パラレル・アドレスによるシリアル・インタフェース
付きマルチセル・バッテリ・スタック・モニタ
LTC6803-1および LTC6803-3と機能的に同等、LTC6803-1とピン互換
LTC6802-2
個別にアドレス指定可能なシリアル・インタフェース LTC6803-2および LTC6803-4と機能的に同等、LTC6803-2とピン互換
付きマルチセル・バッテリ・スタック・モニタ
LTC6803-2/
LTC6803-4
個別にアドレス指定可能なシリアル・インタフェース LTC6803-1および LTC6803-3と機能的に同等、並列通信のバッテリ・ス
タック・トポロジーが可能
付きマルチセル・バッテリ・スタック・モニタ
680313fa
40
リニアテクノロジー株式会社
〒102-0094 東京都千代田区紀尾井町3-6紀尾井町パークビル8F
TEL 03- 5226-7291 ● FAX 03-5226-0268 ● www.linear-tech.co.jp
LT 0812 REV A • PRINTED IN JAPAN
LINEAR TECHNOLOGY CORPORATION 2011