Application Note AN:005 FPA Printed Circuit Board Layout Guidelines FPAプリント基板レイアウトのガイドライン By Paul Yeaman Principal Product Line Engineer V•I Chip Strategic Accounts 目次 Page はじめに 1 基板レイアウトの 重要性 1 負荷点における 低いDCインピーダンス 1 レイアウト はじめに V ･ I Chip が提供するレイアウトの柔軟性および高電力密度によって、電源システムの電力密度が最先 端のテクノロジー上の進歩に歩調を合わせることが可能になります。さらに重要なことに V ･ I Chip は 電力変換システムをその構成する機能ブロックに分割できます。一般的な絶縁型 DC-DC コンバータ は、PRM と VTM の つに分割されます。レギュレーション機能は、PRM によって行われます。小型、 高密度、そして効率的な VTM は負荷点に配置され、電源システムの絶縁機能と電圧変換機能を提供し ます。VTM の基板占有面積は少なく、PRM から離れたところに配置でき、また完全に別の基板に配 置することもできます。V ･ I Chip のレイアウトの柔軟性に多くの利点がありますので、これらの電力 コンポーネントを使用して電源システムを設計する際には、以降で述べるいくつかの基礎的なガイド ラインをご参照下さい。 負荷点における 低いACインピーダンス 4 のレイアウト 基板レイアウトの重要性 PRM–VTMレイアウト 5 重要です。最適な基板レイアウトは、電源システム全体のパフォーマンスを向上させます。レイアウ PRM制御信号： OS,SC,CD き起こす可能性があります。不適切な大電流接続の設計では、予期しない熱的な抵抗損失を引き起こ 5 PRM制御信号：PR 6 PRM,VTM,および BCM制御信号：PC トが適切でない場合、電源の不安定、効率の低下、システム全体のノイズ、データの障害などをを引 すかもしれません。同様に、トランジェント負荷変動において発生する寄生スパイクを引き起こす可 能性があります。 電源の制御信号のパターンの引き回しは、システム設計の際に見逃されることがよくあります。電源 6 システムに接続される重要な信号が適切な設計ガイドラインに沿わずパターンが引かれた場合、多く のシステムコンポーネントのセンシティブなデジタルとアナログ信号の適切なレイアウトに関して注 意が払われないことがあります。最終的に電磁障害（EMI）が、 （その他は申し分なく設計された）シス PRM/VTM 相互接続信号：VC 基板レイアウトは、電源と実際の負荷との相関関係、及びあらゆるアプリケーションの成功のために 7 テム上の問題になります。電源システムから電磁障害を除去するために証明された方法論はありませ んが、ここでは電磁障害を少なくするためのいくつかのガイドラインについて扱います。 PRM/VTM間の 給電ライン 7 負荷点における低い DC インピーダンスレイアウト 負荷点における銅箔パターンの理想的なレイアウトは、適用する負荷のタイプに依存します。本質的 EMI最小化のための レイアウト 8 さいごに 10 に低電圧、大電流の二つのタイプがあります。 a）単一のデバイスに大電流負荷（Fig.）、そして、b）単一の低電圧バスによって給電される複数のデ バイス（Fig.） vicorpower.jp アプリケーション・エンジニアリング部 Rev. 1.0 03-5487-5407 AN:005 of 10 Application Note AN:005 Figure1 つのデバイスに Figure2 複数のデバイスに つの低電圧 大きな負荷電流が 流れる場合 デバイスから 給電される場合 一般的な低電圧、大電流アプリケーションについて、DC インピーダンスと AC インピーダンス（イン ダクタンス）は最小化する必要があります。 基板レイアウトにおいて DC インピーダンスを最小化することは、相互接続のインピーダンスと形状 を決定するために正方形を使用する解析が必要です。 0.641 mΩ edge to edge Figure3 サイズとは無関係に 正方形の向い合う辺同士の インピーダンスは等しい 0.641 mΩ edge to edge 0.641 mΩ edge to edge 0.641 mΩ edge to edge 0.641 mΩ edge to edge 0.641 mΩ edge to edge 厚さ 5 μ m（ オンス）の正方形の銅箔は、正方形の面積とは関係なく、並行し合う辺同士の間の抵 抗値は 0.m Ωになります（Fig.） 。ここで、正方形の端面から端面までの間で電流が均等に流れる ことが重要です。給電側、もしくは負荷側の形状のために端面から端面へ均等に電流が流れない場合、 さらに小さな正方形に分解しなければなりません（Fig.） 。 Load Load Figure4 電流経路を正方形に分解 Source Source 6 6 Current Flow Current Flow vicorpower.jp アプリケーション・エンジニアリング部 Rev. 1.0 03-5487-5407 AN:005 of 10 Application Note AN:005 単一の大電流マイクロプロセッサ負荷について、基板上の DC 損失を決定するために つのステップ があります。 1）給電側と負荷側との間の電流経路を決定します。給電側と負荷側が直線状のパターンによって接続 される場合、電流はパターン全体を通して流れます（Fig.5） 。 Figure5 直線状に引かれたパターンは Source 0.5mm幅のパターン Load 容易に正方形に分解できます Source 0.5mm幅のパターン Load もしも給電側と負荷側がベタパターンによって接続される場合、電流は最短経路を流れます（Fig.） 。 Fig. に示すように、給電側と負荷側の形状が異なるサイズの場合、電流経路は扇形の特性になるかも しれません。同様に、プラス側ラインとマイナス側ラインの電流経路が異なって引かれる可能性につ いても留意して下さい。 Load Figure6 Load ベタパターンにおいて 電流は最短経路を流れます Source Source Current Flow Current Flow 2）その電流経路を、いくつかの正方形に分割して下さい。Fig.5 に示したように、配線の幅が 0.5mm ならば、その電流経路は、その配線の長さについて、0.5mm 平方の正方形のつながりに分割できます。 もしも電流経路が Fig. にみられるようなベタパターンの場合、そのオリジナルの形状を適度に表す 為に、小さな一連の正方形を使用し、その形状を再構成します。 3）正方形の数の合計を計算します。Fig.5 に示す接続について、これは電流経路の正方形の合計です。 「その縦に連なる正方形の個数の逆 Fig. のように正方形が縦方向にいくつか連なっている場合では、 数」 ×「 つの正方形の抵抗値」 が、その部分の抵抗値になります。例えば、縦に つの正方形がつながっ ている箇所は「 つの正方形の抵抗値」の /。 つ連なっている箇所では / として計算します。その 後、縦方向に個々に分割して計算した値を、給電側と負荷側まで合計します。 4）電流経路の抵抗値を計算します。厚さ 5 μ m（ オンス）の銅箔の正方形が 0.m Ωというルー ルを使用して、抵抗値の合計について、正方形の計算した数をこれに掛けます。厚さ 5 μ m を超え る銅箔の場合、この抵抗値は比例して減少します。同様に、厚さ 5 μ m 未満の銅箔の場合は、この 抵抗値は比例して増加します。 vicorpower.jp アプリケーション・エンジニアリング部 Rev. 1.0 03-5487-5407 AN:005 of 10 Application Note AN:005 5）この電流経路の配電損失（W）を計算するために、最大電流の二乗をこの抵抗値の合計に乗算します。 これらのステップ ∼ 5 は、給電側と負荷側との間で電流が流れる部分全てについて計算が必要です。 複数の負荷点がある場合（例えば、 個の V ･ I Chip は異なる場所にある 5 ∼ 個のデバイスに給電す る等の場合） 、ステップ ∼ 5 は、共通の電流経路には合計電流を使用して、そして個々の電流経路に はその特定のデバイスに流れる電流を使用して個々に分割して計算します。 （Fig.） Figure7 複数の負荷点に電流が流れる場合； Source 3 load 1 3 Load 1+2 Load 1 個々の区分で抵抗値を計算します Load 2 6 Load 2 5 Load 3 Load 3 負荷点における低い AC インピーダンスのレイアウト High Inductance Lowest Inductance Load + VTM 出力から負荷点までの電流経 Source + 高速なトランジェント応答が必要とされるアプリケーションでは、 Lower Inductance Load + Source + 路の AC インピーダンスは重要です。トランジェント応答の前縁は式 によって決定されます。 式1 “X” VTrans ＝ L・ dl L dt + Layer 1 この式での IL は負荷電流を表し、L は給電側と負荷側との間のインダクタンスを表します。 Load – Source Source – 3 load 1 3 Load 1+2 Load 1 Source – Load 2 このインダクタンスを制限するために、プラスラインのソース電流とマイナスラインのリターン電流 “” は、それぞれの磁界が打ち消されるように互いに近接して流れる必要があります。インダクタンスは 6 Load 2 主としてループエリアの関数です。ソース電流とリターン電流との間の面積が大きいと、磁束の打ち – Layer 2 Load – 消しは少なく、そしてインダクタンス全体は大きくなります（Fig.）。 5 Load 3 Figure8 ループ面積の最小化は Source + High Inductance Load + Source + Load 3 Lower Inductance Lowest Inductance Load + Source + Load + + Layer 1 AC インピーダンスを低くします Source – “X” Load – Source – Source – “” Load – – Layer 2 Load – vicorpower.jp アプリケーション・エンジニアリング部 Rev. 1.0 03-5487-5407 AN:005 of 10 Application Note AN:005 VTM のパッケージデザインは、ソース（Vout ＋）とリターン（Vout −）のパッドを交互に配置するこ とによって、寄生インダクタンスを制限します（Fig.）が、寄生インダクタンスに帰着する不完全な 電流の打ち消しがあります。PCB 上の Vout ＋と Vout −のパッドを可能な限り近接させ、VTM と負 荷との間の Vout −と Vout ＋とのパターンを交互に挟み込むことによって（Fig.0）、このインダクタ ンスを最小化できます。 Figure9 VTM 端子配列 （Bottom View） +Out +In Figure10 VTM の出力パターンを 交互に挟み込む ことによって -Out TM VC インダクタンスを 小さくします PC +Out -In -Out Bottom View このようなレイアウトを実施することにより、VTM フルサイズパッケージにおいて相互接続のインダ クタンスを 00pH 程度に低くすることが可能です。 AC インピーダンスの低減について、その他の推奨事項： 1）交互に挟み込んでいる内層に電流を伝達するために、J リード同士の間と裏側にバイヤホールを使 用します。バイヤホールは同様に、DC インピーダンスをさらに減少させるために J リードの前に配置 できますが、そのパッドは AC インピーダンスを制限するために可能な限り小さくし、そして、J リー ドから離れるに従ってバイヤホールの数を減らす必要があります。 2）交互に挟み込む銅箔層は、可能な限り多くします。もしも Vout ＋と Vout −にベタパターンを割り 当てることが不可能な場合、横並びとは対照的にお互いの上部にパターンもしくはパッドを使用しま す。 3）負荷からの寄生インダクタンスを少なくするために、負荷点において高周波バイパスコンデンサを 使用します。これらのコンデンサは、低 ESL/ESR タイプを使用し、電流の流れに沿って一列に配置し ます。 4）VTM は、可能な限り、負荷点に近く配置して下さい。 PRM–VTM レイアウト PRM と VTM を接続する際の電力線、および信号線の相互接続のレイアウトについて現在検証中です。 PRM 制御信号：OS,SC,CD PRM の端子配列は Fig. に示されます。出力電圧設定点の制御、及び、アダプティブループモード で使用するときの負荷の関数として補正を制御するいくつかの制御端子があります。 vicorpower.jp アプリケーション・エンジニアリング部 Rev. 1.0 03-5487-5407 AN:005 of 10 Application Note AN:005 これらの制御端子は、インピーダンスが高く、ノイズに影響を受けやすい特徴を持っています。注意 が必要な端子は PR、OS、SC、CD、VC の各端子です。また、PC 端子にも若干の注意が必要です。 PC 以外の全ての端子は、レギュレーション制御ループに直接接続されています。 Figure11 PRM 端子配列 （Bottom View） VC VH SC PC SG TM OS IL NC NC CD PR +OUT +IN –OUT –IN Bottom View 出力を設定するために使用する抵抗（OS、CD）は、誘導されるノイズを最小限にするために、それぞ れ接続される PRM の各端子に可能な限り近づけるように配置します。ノイズ環境耐性を高めるために、 パワーラインからこれらの信号ラインをシールドしてください。このシールドプレーンは、Fig. に 示されるように、プリント基板の一部として形成します。もしもこれらの抵抗が PRM の近傍に配置で きない場合、高周波成分を減衰するために、バイパスコンデンサ（∼ 00pF）を使用してください。こ のデバイスはレギュレーションステージを構成するため、VTM に比べるときレイアウト問題に対して 最も敏感です。 Figure12 パワーラインから 信号ラインをシールド PRM 制御信号：PR PR 信号は、PRM、もしくは PRM/VTM ペアの複数の並列運転を行うために使用されます。V ･ I Chip の並列運転については特別な考慮事項がありますので、該当するアプリケーションノートをご参照下 さい。 PRM,VTM, および BCM 制御信号：PC PRM、VTM、及び BCM は全て出力の起動と停止を行うために使用する PC（Primary Control）端子を 持っています。外部のアプリケーションの特定のデバイス（負荷、またはマイクロコントローラ、も しくは電源のシーケンス動作を行うその他のデバイス）とインターフェースするように設計されてい るという点で、この端子は重要です。一般的なアプリケーションでは、PC 信号パターンがプリント基 板を横断してかなりの距離を引き回される可能性があり、注意を払う必要があります。PC 信号は、特 に制御信号 OS、CD、SC と比べてノイズ環境耐性があります。しかし高電圧でスイッチングしている パターンに容量結合した場合は、PC 端子上にノイズが注入され、誤動作を引き起こす可能性あります。 vicorpower.jp アプリケーション・エンジニアリング部 Rev. 1.0 03-5487-5407 AN:005 of 10 Application Note AN:005 PC 端子に進入したノイズが大きい場合、出力停止を引き起こす可能性があります。これを除去するた めに、高速にスイッチングしているパターンの下、もしくはその近傍に PC 端子のパターンを引くの は避けて下さい。他のモジュール化されたパワーデバイスが内部で高電圧スイッチングを行っている 場合もありますので留意して下さい（例として、Fig. に示されるように、高電圧 BCM の一次側の下 に、PC パターンを引く事を避けて下さい） 。高電圧スイッチングのパターン、もしくはデバイスの近 くにパターンを引くことが必要な場合、Fig. に同様に示されるように、VTM と BCM については− IN リターンを、PRM については SG を使用するファラデーシールドなどを使用して下さい。 Figure13 高電圧スイッチングラインから PC 信号ラインをシールド （高電圧 BCM） PRM/VTM 相互接続信号：VC VTM は制御端子 VC を持っており、PRM とのペアをアダプティブ・ループで使用するときに、負荷電 圧の変動分を補正するために使用されます。この信号ラインは、リターンラインとして使用される PRM OUT パターンの近くに引いて下さい。SG に接続された つの層の間に信号パターンを引くこ とによってシールドを行って下さい。VC ラインと− IN ラインにフェライトビーズ（ Ω＠ 00MHz） を挿入することは、いくつかの非常に高い周波数の減衰に効果的です。 PRM/VTM 間の給電ライン PRM から VTM へ比較的高いバス電圧（例：∼ V）を供給することによって、給電損失を最小化する ことに加えて、VTM を PRM から離れた負荷点に配置できます。例えば、.5V00A（50W）出力の VTM には、PRM から A 程度を供給するだけです。負荷点から、VTM を通してみた PRM と VTM と の間の配線インピーダンスは、次の式 で表されます。 式2 ZLoad ＝ ZPRM–VTM・K2 vicorpower.jp アプリケーション・エンジニアリング部 Rev. 1.0 03-5487-5407 AN:005 of 10 Application Note AN:005 ここで K は、VTM の出力電圧をその入力電圧で除算することによって定義される変換比率です。式 は、DC から MHz までのインピーダンス値については適用できます。これより上の帯域では、VTM の内部インピーダンスが支配的になります。 式 は、K ファクタと反射インピーダンス間の関係を示しています。K ＝ について、PRM と VTM と の配線インピーダンスはそのまま負荷側に現れます。しかし K ＝ / について、負荷側に現れる PRM-VTM 間の配線インピーダンスは約 /000 になります。したがって、K ＝ /VTM を使用する 場合、PRM と VTM 間の配線インピーダンス Ωは、負荷点からは等価的に m Ωになります。 給電ラインの配線インピーダンスによる負荷側への影響が VTM によって減少するので、負荷特性への 影響はほとんどなく、PRM と VTM 間の給電配線は細く、高インピーダンスにすることができます。 しかし常に電力損失が可能な限り小さくなるようにパターンのサイズを決めて下さい。また、寄生イ ンダクタンスも最小にして下さい。 最後の注意点は、出力と入力のリップル電圧に関してです。PRM と VTM はそれぞれ特定のスイッチ ング周波数で動作する電力変換デバイスなので、入力と出力のバスライン上に、それぞれ特徴的なリッ プル電圧が出力されます。PRM と VTM とは異なる周波数で動作しているため、PRM から VTM への 給電ラインに低周波の“ビート・ノイズ”が現れる可能性があります。ビート周波数を減衰し、制御ルー プとアプリケーション双方への潜在的な影響を少なくするために、PRM と VTM との間に少量のイン ダクタンスを挿入することを推奨します。大部分のアプリケーションにおいて、PRM の＋ OUT と VTM の＋ IN との間にインダクタ 0. μ H を直列に挿入することによって、高周波電流を十分に減衰し ます。 EMI 最小化のためのレイアウト これは、伝導ノイズ、 及び放射ノイズを最小限にするためのレイアウトのガイドラインです。実際のフィ ルタ、及びシールドの設計は別のアプリケーションノートをご参照下さい。ここでは伝導、及び放射 ノイズを最小化するためのコンポーネントのレイアウトを示します。 PRM、及び VTM の双方のコンポーネントは、数 MHz でスイッチングするコンバータです。使用され ているゼロ電圧スイッチング（ZVS）とゼロ電流スイッチング（ZCS）の技術によって伝導、及び放射ノ イズのレベルは従来のハードスイッチング方式の電源よりもかなり小さくなっています。 ノーマルモードノイズは、コンバータの Vin ＋と Vin −（もしくは Vout ＋と Vout −）との間に現れる AC 電圧です。PRM と VTM についてコモン、及びノーマルモード双方のノイズ成分は、 ∼ MHz の帯域において強く、0MHz を超えると小さくなります。通常の場合、VTM（もしくは、BCM）の 後段に使用される一般的な POL コンバータ（niPOL のような）は数百 kHz で動作していますので、 00kHz と 500kHz との間に強い基本周波数として現れるでしょう。 コモン、及びノーマルモードのフィルタは、 ∼ MHz を減衰するために形状を決め配置します。減 衰用の直列インダクタ、及びバイパスコンデンサは、V ･ I Chip に近づけて配置して下さい。 vicorpower.jp アプリケーション・エンジニアリング部 Rev. 1.0 03-5487-5407 AN:005 of 10 Application Note AN:005 伝導ノイズを管理するために非常に重要なのは放射ノイズです。放射ノイズは、電磁界によって生成 される AC 電圧です。電磁界は、導体（銅箔パターン、ベタパターン、もしくは配線のような）を通っ て移動する AC 電流によって生成されます。放射するための導体の能力は、その長さ、流れている電流、 そして、AC 電流の周波数が基になります。放射ノイズは同様に、トランス、もしくはインダクタか らの磁界が近傍の導体とカップリングすることによってもたらされます。 放射ノイズと伝導ノイズは関連しており、それぞれが互いに発生させる場合があります。伝導ノイズ を減衰するためのフィルタ、及びフィルタ用部品は、V ･ I Chip とカップリングしないように密着させ ずに、しかもフィルタと V ･ I Chip との配線から発生する放射ノイズが大きくならないように双方を近 接して配置して下さい。周囲の金属は、ノイズに敏感なコンポーネントを保護するためにシールドと して働く場合と、回路のその他の部分へノイズを再送する導管として働く場合があります。 以下は、電磁障害の影響を減少させるためのいくつかのシンプルなレイアウトのガイドラインです。 1）PCB 内部を移動する高周波のノーマルモード電流を制限することは重要です。高周波用のバイパス コンデンサは、可能な限りモジュールに近づけて配置して下さい。 ∼ MHz のリップル成分はそれ らが .5 ∼ 5cm 以上離れる場合はより効果的です（すなわち、PRM と VTM は 5cm を超えて分離され る） 。 2）コモンモード用のバイパスコンデンサは、個々の VTM に配置し、それぞれの VTM の下に直接設け たグランドシールドプレーンにバイパスして下さい。これは、容量結合したコモンモードスイッチン グ電流をそれぞれの VTM に戻し、その他のパターンへのカップリングを制限します。 3）インダクタとコンデンサの組合せを推奨します。バイパスコンデンサはノイズ電流の戻り経路に低 インピーダンスを提供し、インダクタはノイズ源と接続される経路のインピーダンスを増加します。 4）ノイズに敏感なコンポーネントは、PRM、もしくは、VTM の上に直接配置しないで下さい。双方 の V ･ I Chip コンポーネントは、パッケージの上部、及び下部に閉磁界が現れます。この磁界をさえぎ るコンポーネントにカップリングして、 ∼ MHz のノイズが現れる可能性があります。 5）バイパスコンデンサの自己共振周波数を確認することが必要です。バイパスコンデンサが、PRM、 もしくは VTM のスイッチング周波数に近い周波数において、自己共振する場合があります。一般に、 セラミック、もしくはフィルムコンデンサは非常に高い Q を持っています。直列にダンピング抵抗を 追加することはいくつかのアプリケーションにおいて検討すべき必要があります。 vicorpower.jp アプリケーション・エンジニアリング部 Rev. 1.0 03-5487-5407 AN:005 of 10 Application Note AN:005 さいごに 適切なレイアウト設計は、与えられたアプリケーションに対して最適に機能する、小型で高密度な電 源システムを設計するために欠かせません。ノイズに敏感な負荷コンポーネントの中に電源コンポー ネントを展開する際、負荷コンポーネントと電源システム双方のレイアウトを最適化するよう、設計 するシステムにおいて注意して下さい。 vicorpower.jp アプリケーション・エンジニアリング部 Rev. 1.0 03-5487-5407 AN:005 10 of 10